TimeQuest Timing Analyzer report for radioberry
Thu Aug 11 14:02:34 2016
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ad9866_clk'
 12. Slow 1200mV 85C Model Setup: 'spi_sck'
 13. Slow 1200mV 85C Model Setup: 'clk_10mhz'
 14. Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 15. Slow 1200mV 85C Model Hold: 'spi_sck'
 16. Slow 1200mV 85C Model Hold: 'ad9866_clk'
 17. Slow 1200mV 85C Model Hold: 'clk_10mhz'
 18. Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 19. Slow 1200mV 85C Model Recovery: 'spi_sck'
 20. Slow 1200mV 85C Model Recovery: 'clk_10mhz'
 21. Slow 1200mV 85C Model Recovery: 'ad9866_clk'
 22. Slow 1200mV 85C Model Removal: 'ad9866_clk'
 23. Slow 1200mV 85C Model Removal: 'spi_sck'
 24. Slow 1200mV 85C Model Removal: 'clk_10mhz'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. MTBF Summary
 36. Synchronizer Summary
 37. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 38. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 39. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 40. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 41. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 42. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 43. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
 44. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
 45. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
 46. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
 47. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
 48. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
 49. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
 50. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
 51. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
 52. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
 53. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
 54. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
 55. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
 56. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
 57. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
 58. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
 59. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
 60. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
 61. Slow 1200mV 0C Model Fmax Summary
 62. Slow 1200mV 0C Model Setup Summary
 63. Slow 1200mV 0C Model Hold Summary
 64. Slow 1200mV 0C Model Recovery Summary
 65. Slow 1200mV 0C Model Removal Summary
 66. Slow 1200mV 0C Model Minimum Pulse Width Summary
 67. Slow 1200mV 0C Model Setup: 'ad9866_clk'
 68. Slow 1200mV 0C Model Setup: 'spi_sck'
 69. Slow 1200mV 0C Model Setup: 'clk_10mhz'
 70. Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
 71. Slow 1200mV 0C Model Hold: 'spi_sck'
 72. Slow 1200mV 0C Model Hold: 'ad9866_clk'
 73. Slow 1200mV 0C Model Hold: 'clk_10mhz'
 74. Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
 75. Slow 1200mV 0C Model Recovery: 'spi_sck'
 76. Slow 1200mV 0C Model Recovery: 'clk_10mhz'
 77. Slow 1200mV 0C Model Recovery: 'ad9866_clk'
 78. Slow 1200mV 0C Model Removal: 'ad9866_clk'
 79. Slow 1200mV 0C Model Removal: 'spi_sck'
 80. Slow 1200mV 0C Model Removal: 'clk_10mhz'
 81. Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
 82. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
 83. Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
 84. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Propagation Delay
 90. Minimum Propagation Delay
 91. MTBF Summary
 92. Synchronizer Summary
 93. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
 94. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
 95. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
 96. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
 97. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
 98. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
 99. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
100. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
101. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
102. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
103. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
104. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
105. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
106. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
107. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
108. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
109. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
110. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
111. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
112. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
113. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
114. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
115. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
116. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
117. Fast 1200mV 0C Model Setup Summary
118. Fast 1200mV 0C Model Hold Summary
119. Fast 1200mV 0C Model Recovery Summary
120. Fast 1200mV 0C Model Removal Summary
121. Fast 1200mV 0C Model Minimum Pulse Width Summary
122. Fast 1200mV 0C Model Setup: 'ad9866_clk'
123. Fast 1200mV 0C Model Setup: 'spi_sck'
124. Fast 1200mV 0C Model Setup: 'clk_10mhz'
125. Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'
126. Fast 1200mV 0C Model Hold: 'spi_sck'
127. Fast 1200mV 0C Model Hold: 'ad9866_clk'
128. Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'
129. Fast 1200mV 0C Model Hold: 'clk_10mhz'
130. Fast 1200mV 0C Model Recovery: 'spi_sck'
131. Fast 1200mV 0C Model Recovery: 'clk_10mhz'
132. Fast 1200mV 0C Model Recovery: 'ad9866_clk'
133. Fast 1200mV 0C Model Removal: 'ad9866_clk'
134. Fast 1200mV 0C Model Removal: 'spi_sck'
135. Fast 1200mV 0C Model Removal: 'clk_10mhz'
136. Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'
137. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'
138. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'
139. Fast 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'
140. Setup Times
141. Hold Times
142. Clock to Output Times
143. Minimum Clock to Output Times
144. Propagation Delay
145. Minimum Propagation Delay
146. MTBF Summary
147. Synchronizer Summary
148. Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
149. Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
150. Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
151. Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
152. Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
153. Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
154. Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
155. Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
156. Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
157. Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
158. Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
159. Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
160. Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
161. Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
162. Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
163. Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
164. Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
165. Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
166. Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
167. Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
168. Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
169. Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
170. Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
171. Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
172. Multicorner Timing Analysis Summary
173. Setup Times
174. Hold Times
175. Clock to Output Times
176. Minimum Clock to Output Times
177. Progagation Delay
178. Minimum Progagation Delay
179. Board Trace Model Assignments
180. Input Transition Times
181. Slow Corner Signal Integrity Metrics
182. Fast Corner Signal Integrity Metrics
183. Setup Transfers
184. Hold Transfers
185. Recovery Transfers
186. Removal Transfers
187. Report TCCS
188. Report RSKM
189. Unconstrained Paths
190. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; radioberry                                                      ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C25E144C8                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.20        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  14.3%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; ad9866_clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ad9866_clk }                       ;
; clk_10mhz                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_10mhz }                        ;
; spi_sck                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_sck }                          ;
; spi_slave:spi_slave_rx_inst|done ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { spi_slave:spi_slave_rx_inst|done } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 118.57 MHz ; 118.57 MHz      ; ad9866_clk ;      ;
; 157.98 MHz ; 157.98 MHz      ; spi_sck    ;      ;
; 206.1 MHz  ; 206.1 MHz       ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                        ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -13.544 ; -27201.188    ;
; spi_sck                          ; -5.075  ; -588.857      ;
; clk_10mhz                        ; -4.571  ; -218.867      ;
; spi_slave:spi_slave_rx_inst|done ; -1.100  ; -63.692       ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.358 ; -16.027       ;
; ad9866_clk                       ; 0.191  ; 0.000         ;
; clk_10mhz                        ; 0.454  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.658  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; spi_sck    ; -3.857 ; -892.543         ;
; clk_10mhz  ; -3.755 ; -108.632         ;
; ad9866_clk ; -3.259 ; -396.758         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; ad9866_clk ; 2.643 ; 0.000            ;
; spi_sck    ; 2.784 ; 0.000            ;
; clk_10mhz  ; 3.996 ; 0.000            ;
+------------+-------+------------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -4.000 ; -13112.819    ;
; spi_slave:spi_slave_rx_inst|done ; -4.000 ; -325.889      ;
; spi_sck                          ; -3.201 ; -578.206      ;
; clk_10mhz                        ; -3.000 ; -127.908      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ad9866_clk'                                                                                                                            ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -13.544 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.544 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.849     ;
; -13.518 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.518 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.823     ;
; -13.367 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.367 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.672     ;
; -13.342 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.342 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.647     ;
; -13.315 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.315 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.607     ;
; -13.289 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.289 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.301      ; 14.581     ;
; -13.221 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.526     ;
; -13.221 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.526     ;
; -13.221 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.526     ;
; -13.221 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.526     ;
; -13.221 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.526     ;
; -13.221 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.526     ;
; -13.221 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.526     ;
; -13.221 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.314      ; 14.526     ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_sck'                                                                                                                   ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.075 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.195     ; 5.901      ;
; -5.075 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.195     ; 5.901      ;
; -5.067 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.932      ;
; -5.067 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.932      ;
; -5.067 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.932      ;
; -5.067 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.932      ;
; -5.067 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.932      ;
; -5.067 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.932      ;
; -5.067 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.932      ;
; -5.065 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.168     ; 5.918      ;
; -5.057 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.195     ; 5.883      ;
; -5.057 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.195     ; 5.883      ;
; -5.049 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.914      ;
; -5.049 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.914      ;
; -5.049 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.914      ;
; -5.049 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.914      ;
; -5.049 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.914      ;
; -5.049 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.914      ;
; -5.049 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.914      ;
; -5.047 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.168     ; 5.900      ;
; -5.031 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.942      ;
; -5.031 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.942      ;
; -5.031 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.942      ;
; -5.031 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.942      ;
; -5.031 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.942      ;
; -5.031 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.942      ;
; -5.031 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.942      ;
; -5.031 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.942      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.924      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.924      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.924      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.924      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.924      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.924      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.924      ;
; -5.013 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.924      ;
; -5.004 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.909      ;
; -5.004 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.909      ;
; -5.004 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.909      ;
; -5.004 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.909      ;
; -5.004 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.909      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.897      ;
; -5.001 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.897      ;
; -4.999 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.865      ;
; -4.999 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.865      ;
; -4.999 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.865      ;
; -4.999 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.865      ;
; -4.999 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.865      ;
; -4.986 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.891      ;
; -4.986 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.891      ;
; -4.986 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.891      ;
; -4.986 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.891      ;
; -4.986 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.891      ;
; -4.983 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.879      ;
; -4.983 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.879      ;
; -4.981 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.847      ;
; -4.981 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.847      ;
; -4.981 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.847      ;
; -4.981 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.847      ;
; -4.981 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.847      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.963      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.963      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.963      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.963      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.963      ;
; -4.950 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.963      ;
; -4.937 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.195     ; 5.763      ;
; -4.937 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.195     ; 5.763      ;
; -4.932 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.945      ;
; -4.932 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.945      ;
; -4.932 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.945      ;
; -4.932 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.945      ;
; -4.932 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.945      ;
; -4.932 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.008     ; 5.945      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.794      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.794      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.794      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.794      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.794      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.794      ;
; -4.929 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.794      ;
; -4.927 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.168     ; 5.780      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.397     ; 5.526      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.397     ; 5.526      ;
; -4.902 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.397     ; 5.526      ;
; -4.893 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.804      ;
; -4.893 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.804      ;
; -4.893 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.804      ;
; -4.893 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.804      ;
; -4.893 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.804      ;
; -4.893 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.804      ;
; -4.893 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.804      ;
; -4.893 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.110     ; 5.804      ;
; -4.884 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.397     ; 5.508      ;
; -4.884 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.397     ; 5.508      ;
; -4.884 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.397     ; 5.508      ;
; -4.866 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.771      ;
; -4.866 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.771      ;
; -4.866 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.771      ;
; -4.866 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.116     ; 5.771      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_10mhz'                                                                                                                            ;
+--------+-------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.571 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.636      ;
; -4.571 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.636      ;
; -4.571 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.636      ;
; -4.571 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.636      ;
; -4.571 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.636      ;
; -4.571 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.636      ;
; -4.535 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.600      ;
; -4.535 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.600      ;
; -4.535 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.600      ;
; -4.535 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.600      ;
; -4.535 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.600      ;
; -4.535 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.600      ;
; -4.477 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.542      ;
; -4.477 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.542      ;
; -4.477 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.542      ;
; -4.477 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.542      ;
; -4.477 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.542      ;
; -4.477 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.542      ;
; -4.353 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.418      ;
; -4.353 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.418      ;
; -4.353 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.418      ;
; -4.353 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.418      ;
; -4.353 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.418      ;
; -4.353 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.418      ;
; -4.196 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.261      ;
; -4.196 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.261      ;
; -4.196 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.261      ;
; -4.196 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.261      ;
; -4.196 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.261      ;
; -4.196 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.261      ;
; -4.183 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.248      ;
; -4.183 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.248      ;
; -4.183 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.248      ;
; -4.183 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.248      ;
; -4.183 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.248      ;
; -4.183 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.926     ; 4.248      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.988 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.035      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.974 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 4.021      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.896 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.943      ;
; -3.852 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.097     ; 4.756      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.787 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.944     ; 3.834      ;
; -3.764 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.686      ;
; -3.764 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.686      ;
; -3.764 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.686      ;
; -3.764 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.686      ;
; -3.764 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.686      ;
; -3.764 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.686      ;
; -3.724 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.097     ; 4.628      ;
; -3.704 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.626      ;
; -3.704 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.626      ;
; -3.704 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.626      ;
; -3.704 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.626      ;
; -3.704 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.626      ;
; -3.704 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.626      ;
; -3.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.601      ;
; -3.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.601      ;
; -3.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.601      ;
; -3.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.601      ;
; -3.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.601      ;
; -3.679 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.079     ; 4.601      ;
; -3.670 ; tx_gain[3]                    ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.927     ; 3.734      ;
; -3.657 ; tx_gain[1]                    ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.927     ; 3.721      ;
; -3.636 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.956     ; 3.671      ;
; -3.626 ; prev_gain[2]                  ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.062     ; 4.565      ;
+--------+-------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -1.100 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.220      ; 2.311      ;
; -1.070 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.780      ;
; -1.052 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.762      ;
; -1.020 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.730      ;
; -0.796 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.136      ; 1.923      ;
; -0.760 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.291      ; 1.793      ;
; -0.759 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.202      ; 1.952      ;
; -0.745 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.136      ; 1.872      ;
; -0.744 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.003      ; 1.489      ;
; -0.731 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.202     ; 1.520      ;
; -0.729 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.439      ;
; -0.729 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.221      ; 1.941      ;
; -0.727 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.136      ; 1.854      ;
; -0.726 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.011      ; 1.479      ;
; -0.724 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.434      ;
; -0.722 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.014      ; 1.727      ;
; -0.721 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.003      ; 1.466      ;
; -0.714 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.011      ; 1.467      ;
; -0.707 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.192      ; 1.890      ;
; -0.703 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.413      ;
; -0.701 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.291      ; 1.734      ;
; -0.697 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.014      ; 1.702      ;
; -0.697 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.014      ; 1.702      ;
; -0.692 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.402      ;
; -0.691 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.482      ;
; -0.686 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.493      ;
; -0.686 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.477      ;
; -0.686 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.477      ;
; -0.685 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.476      ;
; -0.676 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.011      ; 1.429      ;
; -0.673 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.221      ; 1.885      ;
; -0.672 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.382      ;
; -0.671 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.462      ;
; -0.661 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.011      ; 1.414      ;
; -0.658 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.077      ; 1.477      ;
; -0.657 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.051      ; 1.450      ;
; -0.651 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.361      ;
; -0.648 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.358      ;
; -0.648 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.439      ;
; -0.642 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.352      ;
; -0.638 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.136      ; 1.765      ;
; -0.637 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.013      ; 1.641      ;
; -0.637 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.202      ; 1.830      ;
; -0.636 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.221      ; 1.848      ;
; -0.630 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.340      ;
; -0.630 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.136      ; 1.757      ;
; -0.626 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.417      ;
; -0.623 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.430      ;
; -0.621 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.136      ; 1.748      ;
; -0.620 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.411      ;
; -0.619 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.426      ;
; -0.618 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.221      ; 1.830      ;
; -0.617 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.424      ;
; -0.615 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.422      ;
; -0.608 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.035      ; 1.385      ;
; -0.598 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.025      ; 1.365      ;
; -0.592 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.025      ; 1.359      ;
; -0.580 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.202      ; 1.773      ;
; -0.574 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.459      ; 2.024      ;
; -0.571 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.136      ; 1.698      ;
; -0.570 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.049      ; 1.361      ;
; -0.570 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.202      ; 1.763      ;
; -0.566 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.192      ; 1.749      ;
; -0.565 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.013      ; 1.569      ;
; -0.562 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.192      ; 1.745      ;
; -0.560 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.188      ; 1.739      ;
; -0.557 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.014      ; 1.562      ;
; -0.548 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.077      ; 1.367      ;
; -0.548 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.192      ; 1.731      ;
; -0.548 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.459      ; 1.998      ;
; -0.544 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.014      ; 1.549      ;
; -0.544 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.192      ; 1.727      ;
; -0.542 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.202      ; 1.735      ;
; -0.539 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.014      ; 1.544      ;
; -0.536 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.077      ; 1.355      ;
; -0.527 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.202      ; 1.720      ;
; -0.516 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.188      ; 1.695      ;
; -0.516 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.244      ; 1.751      ;
; -0.503 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.136      ; 1.630      ;
; -0.487 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.221      ; 1.699      ;
; -0.481 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.244      ; 1.716      ;
; -0.462 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.202     ; 1.251      ;
; -0.449 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.013      ; 1.453      ;
; -0.448 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.291      ; 1.481      ;
; -0.422 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.459      ; 1.872      ;
; -0.417 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.127      ;
; -0.415 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.291      ; 1.448      ;
; -0.410 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.120      ;
; -0.394 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.291      ; 1.427      ;
; -0.392 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.291      ; 1.425      ;
; -0.374 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.017      ; 1.133      ;
; -0.367 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.077      ;
; -0.363 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.025      ; 1.130      ;
; -0.361 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.032     ; 1.071      ;
; -0.351 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.025      ; 1.118      ;
; -0.346 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.202      ; 1.539      ;
; -0.345 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.051      ; 1.138      ;
; -0.342 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.035      ; 1.119      ;
; -0.341 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.035      ; 1.118      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.035      ; 1.102      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_sck'                                                                                                                                                                                                                                 ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.358 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.707      ; 3.851      ;
; -0.358 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.707      ; 3.851      ;
; -0.358 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.707      ; 3.851      ;
; -0.358 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.707      ; 3.851      ;
; -0.326 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.672      ; 3.848      ;
; -0.326 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.672      ; 3.848      ;
; -0.326 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.672      ; 3.848      ;
; -0.326 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.672      ; 3.848      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.491      ; 3.668      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.491      ; 3.668      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.491      ; 3.668      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.491      ; 3.668      ;
; -0.290 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.600      ; 3.812      ;
; -0.290 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.600      ; 3.812      ;
; -0.290 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.600      ; 3.812      ;
; -0.290 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.600      ; 3.812      ;
; -0.288 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.131      ; 4.388      ;
; -0.287 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.124      ; 4.382      ;
; -0.287 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.124      ; 4.382      ;
; -0.275 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.703      ; 3.973      ;
; -0.274 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.696      ; 3.967      ;
; -0.274 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.696      ; 3.967      ;
; -0.273 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.642      ; 3.871      ;
; -0.273 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.642      ; 3.871      ;
; -0.273 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.642      ; 3.871      ;
; -0.273 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.642      ; 3.871      ;
; -0.263 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.823      ; 4.105      ;
; -0.262 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.816      ; 4.099      ;
; -0.262 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.816      ; 4.099      ;
; -0.258 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.819      ; 4.106      ;
; -0.257 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.812      ; 4.100      ;
; -0.257 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.812      ; 4.100      ;
; -0.251 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.046      ; 4.340      ;
; -0.250 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.039      ; 4.334      ;
; -0.250 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 4.039      ; 4.334      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.626      ; 3.887      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.626      ; 3.887      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.626      ; 3.887      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.626      ; 3.887      ;
; -0.225 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.830      ; 4.150      ;
; -0.211 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.758      ; 4.092      ;
; -0.210 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.751      ; 4.086      ;
; -0.210 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.751      ; 4.086      ;
; -0.195 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.707      ; 3.514      ;
; -0.195 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.707      ; 3.514      ;
; -0.195 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.707      ; 3.514      ;
; -0.195 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.707      ; 3.514      ;
; -0.188 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.832      ; 4.189      ;
; -0.177 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.839      ; 4.207      ;
; -0.176 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.832      ; 4.201      ;
; -0.160 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.712      ; 4.097      ;
; -0.159 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.440      ; 3.784      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.672      ; 3.519      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.672      ; 3.519      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.672      ; 3.519      ;
; -0.155 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.672      ; 3.519      ;
; -0.136 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.651      ; 4.060      ;
; -0.125 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.631      ; 4.051      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.677      ; 4.098      ;
; -0.122 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.642      ; 3.522      ;
; -0.122 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.642      ; 3.522      ;
; -0.122 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.642      ; 3.522      ;
; -0.122 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.642      ; 3.522      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.646      ; 4.027      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.646      ; 4.027      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.646      ; 4.027      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.646      ; 4.027      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.600      ; 3.481      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.600      ; 3.481      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.600      ; 3.481      ;
; -0.121 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.600      ; 3.481      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.505      ; 3.892      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.505      ; 3.892      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.505      ; 3.892      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.505      ; 3.892      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.617      ; 4.016      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.617      ; 4.016      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.617      ; 4.016      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.617      ; 4.016      ;
; -0.095 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.622      ; 4.072      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.491      ; 3.405      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.491      ; 3.405      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.491      ; 3.405      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.491      ; 3.405      ;
; -0.085 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.516      ; 3.934      ;
; -0.083 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.647      ; 4.109      ;
; -0.081 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.626      ; 3.547      ;
; -0.081 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.626      ; 3.547      ;
; -0.081 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.626      ; 3.547      ;
; -0.081 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.626      ; 3.547      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.440      ; 3.871      ;
; -0.070 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.414      ; 3.847      ;
; -0.069 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.131      ; 4.107      ;
; -0.066 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.124      ; 4.103      ;
; -0.066 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 4.124      ; 4.103      ;
; -0.054 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.837      ; 4.328      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.830      ; 4.322      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.402      ; 3.854      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.402      ; 3.854      ;
; -0.051 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.402      ; 3.854      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.191 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 1.013      ; 1.446      ;
; 0.330 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.815      ; 1.387      ;
; 0.375 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.800      ; 1.417      ;
; 0.378 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.816      ; 1.436      ;
; 0.386 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.816      ; 1.444      ;
; 0.388 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.816      ; 1.446      ;
; 0.389 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.816      ; 1.447      ;
; 0.391 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.800      ; 1.433      ;
; 0.392 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.191      ; 0.795      ;
; 0.394 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.215      ; 0.821      ;
; 0.408 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.191      ; 0.811      ;
; 0.408 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.816      ; 1.466      ;
; 0.411 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.800      ; 1.453      ;
; 0.416 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.192      ; 0.820      ;
; 0.418 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.800      ; 1.460      ;
; 0.432 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.800      ; 1.474      ;
; 0.434 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.192      ; 0.838      ;
; 0.483 ; transmitter:transmitter_inst|tx_IQ_data[16]                                                                                      ; transmitter:transmitter_inst|fir_q[0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 0.977      ;
; 0.484 ; transmitter:transmitter_inst|tx_IQ_data[15]                                                                                      ; transmitter:transmitter_inst|fir_i[15]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 0.978      ;
; 0.485 ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.495 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.104      ; 0.811      ;
; 0.497 ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.758      ;
; 0.497 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.597      ; 1.348      ;
; 0.500 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.215      ; 0.927      ;
; 0.509 ; transmitter:transmitter_inst|tx_IQ_data[17]                                                                                      ; transmitter:transmitter_inst|fir_q[1]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 1.003      ;
; 0.509 ; receiver:receiver_inst|cordic:cordic_inst|Z[12][0]                                                                               ; receiver:receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.776      ;
; 0.510 ; transmitter:transmitter_inst|tx_IQ_data[18]                                                                                      ; transmitter:transmitter_inst|fir_q[2]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.282      ; 1.004      ;
; 0.511 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[13][5]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][5]                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.268      ; 0.991      ;
; 0.526 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.793      ;
; 0.527 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.794      ;
; 0.527 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.794      ;
; 0.528 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.794      ;
; 0.528 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.796      ;
; 0.528 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.795      ;
; 0.529 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.797      ;
; 0.529 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.794      ;
; 0.529 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.795      ;
; 0.530 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.796      ;
; 0.530 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.796      ;
; 0.532 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.797      ;
; 0.534 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                        ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.802      ;
; 0.534 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddr                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.802      ;
; 0.536 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.804      ;
; 0.537 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rEnd4                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.053      ; 0.802      ;
; 0.538 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[1]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[1]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.511      ; 1.261      ;
; 0.539 ; transmitter:transmitter_inst|tx_IQ_data[28]                                                                                      ; transmitter:transmitter_inst|fir_q[12]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.045      ; 0.796      ;
; 0.541 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][1]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][1]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.808      ;
; 0.542 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.810      ;
; 0.542 ; receiver:receiver_inst|cordic:cordic_inst|Z[5][1]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[6][1]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.809      ;
; 0.544 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.811      ;
; 0.549 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[7]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[7]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.817      ;
; 0.549 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[12]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[12]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.818      ;
; 0.550 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[14]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[14]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.819      ;
; 0.550 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[36]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[36]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.818      ;
; 0.551 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[19]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[19]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.551 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[13]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[13]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.818      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]                                    ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[2]                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.820      ;
; 0.551 ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[2].cic_comb_inst|out_data[34]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|prev_data[34]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.056      ; 0.819      ;
; 0.552 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                        ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.821      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[2]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[2]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.819      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[10]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[10]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.055      ; 0.819      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[13]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[13]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[14]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[14]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.054      ; 0.818      ;
; 0.552 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[17]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[17]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.057      ; 0.821      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_10mhz'                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.758      ;
; 0.503 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.794      ;
; 0.504 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.795      ;
; 0.504 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.795      ;
; 0.511 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.802      ;
; 0.535 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 0.827      ;
; 0.699 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.990      ;
; 0.700 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.991      ;
; 0.701 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.992      ;
; 0.701 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.992      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.702 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 0.993      ;
; 0.737 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.738 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.739 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.030      ;
; 0.740 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.741 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.741 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.742 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.742 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.033      ;
; 0.743 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.034      ;
; 0.745 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.036      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.039      ;
; 0.749 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.041      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.042      ;
; 0.752 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.043      ;
; 0.764 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.767 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.818 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.109      ;
; 0.819 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.110      ;
; 0.819 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.110      ;
; 0.827 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.118      ;
; 0.828 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.119      ;
; 0.828 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.119      ;
; 0.851 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.143      ;
; 0.875 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.166      ;
; 0.932 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.223      ;
; 0.952 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.243      ;
; 0.960 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.251      ;
; 0.961 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.252      ;
; 0.966 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.257      ;
; 0.967 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.258      ;
; 0.968 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.259      ;
; 0.971 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.262      ;
; 0.973 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.264      ;
; 0.975 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.266      ;
; 1.009 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.301      ;
; 1.024 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.316      ;
; 1.025 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.316      ;
; 1.035 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.327      ;
; 1.035 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.080      ; 1.327      ;
; 1.092 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.383      ;
; 1.092 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.383      ;
; 1.093 ; counter[1]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.384      ;
; 1.093 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.384      ;
; 1.093 ; counter[15]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.384      ;
; 1.094 ; counter[17]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.385      ;
; 1.094 ; counter[3]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.385      ;
; 1.094 ; counter[5]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.385      ;
; 1.095 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.076      ; 1.383      ;
; 1.095 ; counter[19]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.386      ;
; 1.095 ; counter[21]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.386      ;
; 1.101 ; counter[12]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.392      ;
; 1.101 ; counter[2]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.392      ;
; 1.101 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.392      ;
; 1.102 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; counter[8]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; counter[10]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.393      ;
; 1.102 ; counter[0]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.079      ; 1.393      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.658 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.328      ; 1.228      ;
; 0.677 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.328      ; 1.247      ;
; 0.678 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.328      ; 1.248      ;
; 0.681 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.328      ; 1.251      ;
; 0.710 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.757      ; 1.709      ;
; 0.720 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.511      ; 1.473      ;
; 0.721 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.551      ; 1.514      ;
; 0.737 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.530      ; 1.509      ;
; 0.743 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.757      ; 1.742      ;
; 0.757 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.551      ; 1.550      ;
; 0.765 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.498      ; 1.505      ;
; 0.768 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.757      ; 1.767      ;
; 0.770 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.511      ; 1.523      ;
; 0.784 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.511      ; 1.537      ;
; 0.785 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.511      ; 1.538      ;
; 0.790 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.401      ; 1.000      ;
; 0.792 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.502      ; 1.536      ;
; 0.795 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.502      ; 1.539      ;
; 0.795 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.502      ; 1.539      ;
; 0.801 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.502      ; 1.545      ;
; 0.804 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.498      ; 1.544      ;
; 0.808 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.401      ; 1.018      ;
; 0.809 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.511      ; 1.562      ;
; 0.814 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.008      ;
; 0.814 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.447      ; 1.503      ;
; 0.823 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.425      ; 1.057      ;
; 0.825 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.124      ; 1.191      ;
; 0.831 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.401      ; 1.041      ;
; 0.832 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.026      ;
; 0.833 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.027      ;
; 0.841 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.369      ; 1.019      ;
; 0.842 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.036      ;
; 0.857 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.401      ; 1.067      ;
; 0.857 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.447      ; 1.546      ;
; 0.858 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.052      ;
; 0.858 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.447      ; 1.547      ;
; 0.859 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.447      ; 1.548      ;
; 0.860 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.054      ;
; 0.864 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.447      ; 1.553      ;
; 0.868 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.377      ; 1.054      ;
; 0.872 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.377      ; 1.058      ;
; 0.875 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.322      ; 1.006      ;
; 0.881 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.369      ; 1.059      ;
; 0.884 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.322      ; 1.015      ;
; 0.887 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.329      ; 1.458      ;
; 0.890 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.329      ; 1.461      ;
; 0.891 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.631      ; 1.331      ;
; 0.904 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.329      ; 1.475      ;
; 0.911 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.328      ; 1.481      ;
; 0.912 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.631      ; 1.352      ;
; 0.913 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.530      ; 1.685      ;
; 0.918 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.632      ; 1.359      ;
; 0.925 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.322      ; 1.056      ;
; 0.930 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.329      ; 1.501      ;
; 0.930 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.322      ; 1.061      ;
; 0.939 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.329      ; 1.510      ;
; 0.947 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.530      ; 1.719      ;
; 0.949 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.632      ; 1.390      ;
; 0.949 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.511      ; 1.702      ;
; 0.956 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.329      ; 1.527      ;
; 0.958 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.530      ; 1.730      ;
; 0.972 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.328      ; 1.542      ;
; 0.986 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.502      ; 1.730      ;
; 1.015 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.530      ; 1.787      ;
; 1.021 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.447      ; 1.710      ;
; 1.024 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.511      ; 1.777      ;
; 1.036 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.425      ; 1.270      ;
; 1.041 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.447      ; 1.730      ;
; 1.047 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.426      ; 1.282      ;
; 1.068 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.399      ; 1.276      ;
; 1.071 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.377      ; 1.257      ;
; 1.073 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.267      ;
; 1.079 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.124      ; 1.445      ;
; 1.083 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.377      ; 1.269      ;
; 1.101 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.447      ; 1.790      ;
; 1.111 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.416      ; 1.336      ;
; 1.119 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.322      ; 1.250      ;
; 1.121 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.322      ; 1.252      ;
; 1.128 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.416      ; 1.353      ;
; 1.130 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.416      ; 1.355      ;
; 1.132 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.400      ; 1.341      ;
; 1.136 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.416      ; 1.361      ;
; 1.137 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.401      ; 1.347      ;
; 1.138 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.322      ; 1.269      ;
; 1.143 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.321      ; 1.273      ;
; 1.145 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.400      ; 1.354      ;
; 1.146 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.322      ; 1.277      ;
; 1.154 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.426      ; 1.389      ;
; 1.157 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.631      ; 1.597      ;
; 1.161 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.400      ; 1.370      ;
; 1.171 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.362      ; 1.342      ;
; 1.179 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.416      ; 1.404      ;
; 1.179 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.400      ; 1.388      ;
; 1.184 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.398      ; 1.391      ;
; 1.190 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.362      ; 1.361      ;
; 1.190 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.321      ; 1.320      ;
; 1.192 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.400      ; 1.401      ;
; 1.197 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.400      ; 1.406      ;
; 1.199 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.321      ; 1.329      ;
; 1.200 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.400      ; 1.409      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'spi_sck'                                                                                                                                                                                                               ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.408      ; 5.171      ;
; -3.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.408      ; 5.171      ;
; -3.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.408      ; 5.171      ;
; -3.857 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.408      ; 5.171      ;
; -3.833 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.433      ; 5.172      ;
; -3.833 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.433      ; 5.172      ;
; -3.833 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.433      ; 5.172      ;
; -3.833 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.433      ; 5.172      ;
; -3.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 5.154      ;
; -3.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 5.154      ;
; -3.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 5.154      ;
; -3.827 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.421      ; 5.154      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.802 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.334      ; 4.627      ;
; -3.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.460      ; 5.159      ;
; -3.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.460      ; 5.159      ;
; -3.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.460      ; 5.159      ;
; -3.793 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.460      ; 5.159      ;
; -3.780 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.470      ; 5.156      ;
; -3.780 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.470      ; 5.156      ;
; -3.780 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.470      ; 5.156      ;
; -3.780 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.470      ; 5.156      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.756 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.394      ; 4.641      ;
; -3.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.513      ; 5.160      ;
; -3.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.513      ; 5.160      ;
; -3.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.513      ; 5.160      ;
; -3.741 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.513      ; 5.160      ;
; -3.720 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.415      ; 5.173      ;
; -3.716 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.529      ; 5.151      ;
; -3.716 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.529      ; 5.151      ;
; -3.716 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.529      ; 5.151      ;
; -3.716 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.529      ; 5.151      ;
; -3.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.557      ; 5.170      ;
; -3.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.557      ; 5.170      ;
; -3.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.557      ; 5.170      ;
; -3.707 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.557      ; 5.170      ;
; -3.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 5.149      ;
; -3.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 5.149      ;
; -3.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 5.149      ;
; -3.705 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.538      ; 5.149      ;
; -3.696 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.440      ; 5.174      ;
; -3.690 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.428      ; 5.156      ;
; -3.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.553      ; 5.146      ;
; -3.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.553      ; 5.146      ;
; -3.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.553      ; 5.146      ;
; -3.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.553      ; 5.146      ;
; -3.657 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.582      ; 5.145      ;
; -3.657 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.582      ; 5.145      ;
; -3.657 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.582      ; 5.145      ;
; -3.657 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.582      ; 5.145      ;
; -3.656 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.467      ; 5.161      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.646 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.491      ; 4.628      ;
; -3.643 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.477      ; 5.158      ;
; -3.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.615      ; 5.161      ;
; -3.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.615      ; 5.161      ;
; -3.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.615      ; 5.161      ;
; -3.640 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.615      ; 5.161      ;
; -3.604 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.520      ; 5.162      ;
; -3.579 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.536      ; 5.153      ;
; -3.575 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.094      ; 4.660      ;
; -3.575 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.094      ; 4.660      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_10mhz'                                                                                                                 ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.755 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 4.643      ;
; -3.755 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 4.643      ;
; -3.755 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 4.643      ;
; -3.755 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 4.643      ;
; -3.755 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 4.643      ;
; -3.755 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.113     ; 4.643      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.084     ; 4.661      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.084     ; 4.661      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.084     ; 4.661      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.084     ; 4.661      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.084     ; 4.661      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.084     ; 4.661      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.084     ; 4.661      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.662      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.662      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.662      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.662      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.662      ;
; -3.744 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.083     ; 4.662      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
; -3.743 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.101     ; 4.643      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                              ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.259 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 5.165      ;
; -3.259 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 5.165      ;
; -3.259 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 5.165      ;
; -3.259 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.000      ; 5.165      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 5.161      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 5.161      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 5.161      ;
; -3.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.012      ; 5.161      ;
; -3.182 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.073      ; 5.161      ;
; -3.182 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.073      ; 5.161      ;
; -3.182 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.073      ; 5.161      ;
; -3.182 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.073      ; 5.161      ;
; -3.167 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.092      ; 5.165      ;
; -3.167 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.092      ; 5.165      ;
; -3.167 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.092      ; 5.165      ;
; -3.167 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.092      ; 5.165      ;
; -3.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.113      ; 5.165      ;
; -3.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.113      ; 5.165      ;
; -3.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.113      ; 5.165      ;
; -3.146 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.113      ; 5.165      ;
; -3.128 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.130      ; 5.164      ;
; -3.128 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.130      ; 5.164      ;
; -3.128 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.130      ; 5.164      ;
; -3.128 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.130      ; 5.164      ;
; -3.122 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.007      ; 5.167      ;
; -3.106 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 5.163      ;
; -3.085 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.169      ; 5.160      ;
; -3.085 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.169      ; 5.160      ;
; -3.085 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.169      ; 5.160      ;
; -3.085 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.169      ; 5.160      ;
; -3.045 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.080      ; 5.163      ;
; -3.030 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.099      ; 5.167      ;
; -3.009 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.120      ; 5.167      ;
; -2.991 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.137      ; 5.166      ;
; -2.948 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.176      ; 5.162      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.839 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.810      ; 4.640      ;
; -2.748 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.507      ; 5.161      ;
; -2.748 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.507      ; 5.161      ;
; -2.748 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.507      ; 5.161      ;
; -2.748 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.507      ; 5.161      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.948      ; 4.641      ;
; -2.692 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.974      ; 4.657      ;
; -2.692 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.974      ; 4.657      ;
; -2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.977      ; 4.655      ;
; -2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.977      ; 4.655      ;
; -2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.977      ; 4.655      ;
; -2.687 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.977      ; 4.655      ;
; -2.674 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.990      ; 4.655      ;
; -2.674 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.990      ; 4.655      ;
; -2.674 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.990      ; 4.655      ;
; -2.674 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.990      ; 4.655      ;
; -2.674 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.990      ; 4.655      ;
; -2.674 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.990      ; 4.655      ;
; -2.674 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.990      ; 4.655      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.655      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.655      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.655      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.655      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.655      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.655      ;
; -2.626 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.038      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.617 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.047      ; 4.655      ;
; -2.611 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.514      ; 5.163      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
; -2.587 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.069      ; 4.647      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ad9866_clk'                                                                                                                                                                                                              ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.643 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.425      ; 4.310      ;
; 2.643 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.425      ; 4.310      ;
; 2.643 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.425      ; 4.310      ;
; 2.643 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.425      ; 4.310      ;
; 2.643 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.425      ; 4.310      ;
; 2.674 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 4.310      ;
; 2.674 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 4.310      ;
; 2.674 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.394      ; 4.310      ;
; 2.678 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.390      ; 4.310      ;
; 2.678 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.390      ; 4.310      ;
; 2.678 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.390      ; 4.310      ;
; 2.678 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.390      ; 4.310      ;
; 2.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.386      ; 4.307      ;
; 2.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.386      ; 4.307      ;
; 2.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.386      ; 4.307      ;
; 2.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.386      ; 4.307      ;
; 2.679 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.386      ; 4.307      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.680 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.388      ; 4.310      ;
; 2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 4.296      ;
; 2.702 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.352      ; 4.296      ;
; 2.712 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 4.310      ;
; 2.712 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 4.310      ;
; 2.712 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 4.310      ;
; 2.712 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 4.310      ;
; 2.712 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 4.310      ;
; 2.712 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 4.310      ;
; 2.712 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 4.310      ;
; 2.712 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.356      ; 4.310      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.780      ; 4.735      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.780      ; 4.735      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.780      ; 4.735      ;
; 2.714 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.780      ; 4.735      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.715 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 4.310      ;
; 2.716 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.350      ; 4.308      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.340      ; 4.307      ;
; 2.728 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.785      ; 4.797      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.754 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.318      ; 4.314      ;
; 2.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.314      ;
; 2.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.314      ;
; 2.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.314      ;
; 2.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.314      ;
; 2.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.314      ;
; 2.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.314      ;
; 2.764 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.308      ; 4.314      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.258      ; 4.314      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.258      ; 4.314      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.258      ; 4.314      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.258      ; 4.314      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.258      ; 4.314      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.258      ; 4.314      ;
; 2.814 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.258      ; 4.314      ;
; 2.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.244      ; 4.314      ;
; 2.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.244      ; 4.314      ;
; 2.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.244      ; 4.314      ;
; 2.828 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.244      ; 4.314      ;
; 2.834 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.241      ; 4.317      ;
; 2.834 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.241      ; 4.317      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.842 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.214      ; 4.298      ;
; 2.985 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.070      ; 4.297      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'spi_sck'                                                                                                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.784 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.307      ; 4.333      ;
; 2.784 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.307      ; 4.333      ;
; 2.784 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.307      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.792 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.299      ; 4.333      ;
; 2.806 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.284      ; 4.332      ;
; 2.806 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.284      ; 4.332      ;
; 2.806 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.284      ; 4.332      ;
; 2.806 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.284      ; 4.332      ;
; 2.806 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.284      ; 4.332      ;
; 2.806 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.284      ; 4.332      ;
; 2.806 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.284      ; 4.332      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 2.831 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.257      ; 4.330      ;
; 3.021 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.048      ; 4.311      ;
; 3.021 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.048      ; 4.311      ;
; 3.024 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.041      ; 4.307      ;
; 3.024 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.041      ; 4.307      ;
; 3.039 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.019      ; 4.300      ;
; 3.046 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.019      ; 4.307      ;
; 3.046 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.019      ; 4.307      ;
; 3.046 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.019      ; 4.307      ;
; 3.082 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.987      ; 4.311      ;
; 3.082 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.987      ; 4.311      ;
; 3.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.754      ; 4.306      ;
; 3.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.754      ; 4.306      ;
; 3.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.754      ; 4.306      ;
; 3.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.754      ; 4.306      ;
; 3.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.754      ; 4.306      ;
; 3.310 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.754      ; 4.306      ;
; 3.335 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.723      ; 4.300      ;
; 3.363 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.703      ; 4.308      ;
; 3.363 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.703      ; 4.308      ;
; 3.363 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.703      ; 4.308      ;
; 3.363 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.703      ; 4.308      ;
; 3.363 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.703      ; 4.308      ;
; 3.363 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.703      ; 4.308      ;
; 3.385 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.680      ; 4.307      ;
; 3.385 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.680      ; 4.307      ;
; 3.385 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.680      ; 4.307      ;
; 3.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.672      ; 4.308      ;
; 3.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5         ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.672      ; 4.308      ;
; 3.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.672      ; 4.308      ;
; 3.394 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.672      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.405 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.661      ; 4.308      ;
; 3.406 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.660      ; 4.308      ;
; 3.406 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.660      ; 4.308      ;
; 3.406 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.660      ; 4.308      ;
; 3.406 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.660      ; 4.308      ;
; 3.406 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.660      ; 4.308      ;
; 3.406 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.660      ; 4.308      ;
; 3.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.628      ; 4.288      ;
; 3.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.628      ; 4.288      ;
; 3.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.628      ; 4.288      ;
; 3.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 4.320      ;
; 3.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 4.320      ;
; 3.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 4.320      ;
; 3.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 4.320      ;
; 3.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 4.320      ;
; 3.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 4.320      ;
; 3.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 4.320      ;
; 3.430 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.648      ; 4.320      ;
; 3.441 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.621      ; 4.304      ;
; 3.441 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.621      ; 4.304      ;
; 3.441 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.621      ; 4.304      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_10mhz'                                                                                                                 ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.996 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.113      ; 4.321      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 3.998 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.095      ; 4.305      ;
; 4.010 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 4.305      ;
; 4.010 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 4.305      ;
; 4.010 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 4.305      ;
; 4.010 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 4.305      ;
; 4.010 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 4.305      ;
; 4.010 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.083      ; 4.305      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                 ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                         ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_10mhz'                                                                                 ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.321 ; 2.492 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.340 ; 0.663 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 1.090 ; 1.365 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.773 ; 1.102 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 0.810 ; 1.133 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 0.910 ; 1.198 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 0.897 ; 1.106 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 0.791 ; 1.011 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 1.018 ; 1.304 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.538 ; 1.807 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.158 ; 0.481 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.297 ; 1.546 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 2.321 ; 2.492 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.475 ; 3.716 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.833 ; 3.022 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 3.752 ; 4.165 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.406 ; 5.542 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 4.477 ; 5.089 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 4.477 ; 5.089 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.846 ; 2.176 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.861 ; 3.184 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.861 ; 3.184 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 3.321 ; 3.525 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 0.348  ; 0.050  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.158  ; -0.140 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.602 ; -0.855 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.297 ; -0.600 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.332 ; -0.631 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.416 ; -0.680 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.363 ; -0.552 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.259 ; -0.458 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.528 ; -0.791 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -1.034 ; -1.280 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.348  ; 0.050  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.788 ; -1.015 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -1.788 ; -1.951 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.589 ; -1.874 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.296 ; -1.553 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -3.214 ; -3.613 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -3.991 ; -4.128 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.568 ; -0.881 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.568 ; -0.881 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.716 ; -0.928 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.769 ; -2.123 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.769 ; -2.123 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -1.212 ; -1.459 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 9.375  ; 9.243  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 13.377 ; 13.494 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.636 ; 10.324 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.925 ; 10.844 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.787 ; 10.367 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.377 ; 13.494 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.649 ; 10.544 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.804 ; 10.541 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.705  ; 6.997  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.705  ; 6.997  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 14.363 ; 14.822 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 12.176 ; 12.223 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 11.765 ; 11.785 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.384  ; 7.330  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 8.347  ; 8.220  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.811  ; 7.738  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.778  ; 7.689  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.052  ; 7.978  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.983  ; 7.911  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.932  ; 8.728  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 9.155  ; 8.961  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 9.153  ; 8.960  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.960  ; 8.741  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.765 ; 11.785 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.846  ; 9.597  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.705  ; 6.997  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.705  ; 6.997  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 9.097  ; 8.738  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.811  ; 8.546  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 9.240  ; 8.946  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.778  ; 8.601  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.113  ; 7.953  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.853 ; 10.870 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.717 ; 10.799 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 11.922 ; 11.608 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 13.817 ; 13.977 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.984 ; 10.571 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 11.130 ; 11.062 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 11.593 ; 11.174 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 13.817 ; 13.977 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 11.601 ; 11.537 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 11.278 ; 10.962 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 8.805  ; 8.649  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 10.319 ; 10.017 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.319 ; 10.017 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.531 ; 10.436 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.463 ; 10.059 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.058 ; 13.180 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.332 ; 10.229 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.416 ; 10.146 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.554  ; 6.837  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.554  ; 6.837  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 10.860 ; 11.252 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 10.434 ; 10.514 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 7.207  ; 7.155  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.207  ; 7.155  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 8.130  ; 8.008  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.616  ; 7.546  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.585  ; 7.499  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.848  ; 7.777  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.782  ; 7.712  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.684  ; 8.488  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.906  ; 8.720  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.904  ; 8.718  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.712  ; 8.500  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.516 ; 11.542 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.570  ; 9.331  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.554  ; 6.837  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.554  ; 6.837  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 8.851  ; 8.502  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.577  ; 8.318  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 8.987  ; 8.702  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.543  ; 8.371  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 7.906  ; 7.750  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.651 ; 10.660 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.511 ; 10.597 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 8.832  ; 8.606  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 10.104 ; 9.902  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.276 ; 9.902  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 10.104 ; 9.992  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 10.367 ; 9.915  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 12.765 ; 12.887 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.580 ; 10.375 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.272 ; 9.949  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.062 ; 10.844 ; 11.354 ; 11.179 ;
; ptt_in     ; ad9866_adio[0]  ; 8.314  ; 7.930  ; 8.554  ; 8.170  ;
; ptt_in     ; ad9866_adio[1]  ; 8.359  ; 7.975  ; 8.605  ; 8.221  ;
; ptt_in     ; ad9866_adio[2]  ; 8.327  ; 7.943  ; 8.573  ; 8.189  ;
; ptt_in     ; ad9866_adio[3]  ; 8.327  ; 7.943  ; 8.573  ; 8.189  ;
; ptt_in     ; ad9866_adio[4]  ; 8.869  ; 8.485  ; 9.147  ; 8.763  ;
; ptt_in     ; ad9866_adio[5]  ; 8.869  ; 8.485  ; 9.147  ; 8.763  ;
; ptt_in     ; ad9866_adio[6]  ; 9.245  ; 8.861  ; 9.480  ; 9.096  ;
; ptt_in     ; ad9866_adio[7]  ; 9.245  ; 8.861  ; 9.480  ; 9.096  ;
; ptt_in     ; ad9866_adio[8]  ; 9.258  ; 8.874  ; 9.478  ; 9.094  ;
; ptt_in     ; ad9866_adio[9]  ; 9.258  ; 8.874  ; 9.478  ; 9.094  ;
; ptt_in     ; ad9866_adio[10] ; 9.267  ; 8.883  ; 9.500  ; 9.116  ;
; ptt_in     ; ad9866_adio[11] ; 8.538  ; 8.154  ; 8.865  ; 8.481  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.778 ; 11.205 ;        ;
; ptt_in     ; ad9866_txen     ; 8.194  ;        ;        ; 8.417  ;
; spi_ce[0]  ; spi_miso        ; 7.654  ; 7.270  ; 7.821  ; 7.437  ;
+------------+-----------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 10.744 ; 10.530 ; 11.024 ; 10.851 ;
; ptt_in     ; ad9866_adio[0]  ; 8.014  ; 7.646  ; 8.244  ; 7.876  ;
; ptt_in     ; ad9866_adio[1]  ; 8.057  ; 7.689  ; 8.292  ; 7.924  ;
; ptt_in     ; ad9866_adio[2]  ; 8.026  ; 7.658  ; 8.262  ; 7.894  ;
; ptt_in     ; ad9866_adio[3]  ; 8.026  ; 7.658  ; 8.262  ; 7.894  ;
; ptt_in     ; ad9866_adio[4]  ; 8.547  ; 8.179  ; 8.814  ; 8.446  ;
; ptt_in     ; ad9866_adio[5]  ; 8.547  ; 8.179  ; 8.814  ; 8.446  ;
; ptt_in     ; ad9866_adio[6]  ; 8.908  ; 8.540  ; 9.133  ; 8.765  ;
; ptt_in     ; ad9866_adio[7]  ; 8.908  ; 8.540  ; 9.133  ; 8.765  ;
; ptt_in     ; ad9866_adio[8]  ; 8.920  ; 8.552  ; 9.132  ; 8.764  ;
; ptt_in     ; ad9866_adio[9]  ; 8.920  ; 8.552  ; 9.132  ; 8.764  ;
; ptt_in     ; ad9866_adio[10] ; 8.930  ; 8.562  ; 9.153  ; 8.785  ;
; ptt_in     ; ad9866_adio[11] ; 8.229  ; 7.861  ; 8.543  ; 8.175  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.578 ; 10.996 ;        ;
; ptt_in     ; ad9866_txen     ; 7.994  ;        ;        ; 8.208  ;
; spi_ce[0]  ; spi_miso        ; 7.375  ; 7.007  ; 7.539  ; 7.171  ;
+------------+-----------------+--------+--------+--------+--------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -6.303         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; -0.521       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -5.782       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.860         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; -0.126       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -5.734       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.698         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; 0.087        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -5.785       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.686         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.084        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -5.770       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.651         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; 0.083        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -5.734       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.532         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; -0.124       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -5.408       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.467         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; -0.346       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -5.121       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.444         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; 0.085        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -5.529       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -5.101         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; -0.125       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -4.976       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.894         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; -0.098       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -4.796       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -4.757         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; 0.086        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -4.843       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.523         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; -0.127       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -4.396       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.128         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; -0.128       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.128         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; -0.128       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.127         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; -0.127       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.125         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; -0.125       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.125         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; -0.125       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.124         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; -0.124       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.081          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; 0.081        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.081          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; 0.081        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.083          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; 0.083        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.084          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; 0.084        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.084          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; 0.084        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.086          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; 0.086        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 127.47 MHz ; 127.47 MHz      ; ad9866_clk ;      ;
; 164.04 MHz ; 164.04 MHz      ; spi_sck    ;      ;
; 220.46 MHz ; 220.46 MHz      ; clk_10mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                         ;
+----------------------------------+---------+---------------+
; Clock                            ; Slack   ; End Point TNS ;
+----------------------------------+---------+---------------+
; ad9866_clk                       ; -12.109 ; -24981.098    ;
; spi_sck                          ; -4.672  ; -535.056      ;
; clk_10mhz                        ; -4.219  ; -195.409      ;
; spi_slave:spi_slave_rx_inst|done ; -1.122  ; -68.625       ;
+----------------------------------+---------+---------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.327 ; -15.090       ;
; ad9866_clk                       ; 0.134  ; 0.000         ;
; clk_10mhz                        ; 0.402  ; 0.000         ;
; spi_slave:spi_slave_rx_inst|done ; 0.742  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -3.461 ; -778.446        ;
; clk_10mhz  ; -3.389 ; -98.110         ;
; ad9866_clk ; -2.791 ; -336.675        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 2.213 ; 0.000           ;
; spi_sck    ; 2.325 ; 0.000           ;
; clk_10mhz  ; 3.589 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -4.000 ; -13139.939    ;
; spi_slave:spi_slave_rx_inst|done ; -4.000 ; -325.889      ;
; spi_sck                          ; -3.201 ; -578.266      ;
; clk_10mhz                        ; -3.000 ; -127.908      ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                             ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -12.109 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -12.109 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.544     ;
; -11.983 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.983 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.418     ;
; -11.976 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.976 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.402     ;
; -11.915 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.915 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.350     ;
; -11.850 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.850 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.276     ;
; -11.820 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.820 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.434      ; 13.246     ;
; -11.791 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.226     ;
; -11.791 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.226     ;
; -11.791 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.226     ;
; -11.791 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.443      ; 13.226     ;
+---------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.672 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.189     ; 5.505      ;
; -4.672 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.189     ; 5.505      ;
; -4.667 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.170     ; 5.519      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.533      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.533      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.533      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.533      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.533      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.533      ;
; -4.666 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.533      ;
; -4.631 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.189     ; 5.464      ;
; -4.631 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.189     ; 5.464      ;
; -4.626 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.170     ; 5.478      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.492      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.492      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.492      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.492      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.492      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.492      ;
; -4.625 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.492      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.542      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.542      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.542      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.542      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.542      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.542      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.542      ;
; -4.621 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.542      ;
; -4.614 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.513      ;
; -4.614 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.513      ;
; -4.614 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.513      ;
; -4.614 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.513      ;
; -4.614 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.513      ;
; -4.613 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.510      ;
; -4.613 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.510      ;
; -4.602 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.468      ;
; -4.602 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.468      ;
; -4.602 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.468      ;
; -4.602 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.468      ;
; -4.602 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.468      ;
; -4.580 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.501      ;
; -4.580 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.501      ;
; -4.580 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.501      ;
; -4.580 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.501      ;
; -4.580 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.501      ;
; -4.580 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.501      ;
; -4.580 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.501      ;
; -4.580 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.501      ;
; -4.573 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.472      ;
; -4.573 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.472      ;
; -4.573 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.472      ;
; -4.573 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.472      ;
; -4.573 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.472      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.469      ;
; -4.572 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.469      ;
; -4.561 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.427      ;
; -4.561 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.427      ;
; -4.561 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.427      ;
; -4.561 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.427      ;
; -4.561 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.156     ; 5.427      ;
; -4.555 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.189     ; 5.388      ;
; -4.555 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.189     ; 5.388      ;
; -4.550 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.170     ; 5.402      ;
; -4.549 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.416      ;
; -4.549 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.416      ;
; -4.549 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.416      ;
; -4.549 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.416      ;
; -4.549 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.416      ;
; -4.549 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.416      ;
; -4.549 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.155     ; 5.416      ;
; -4.539 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.561      ;
; -4.539 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.561      ;
; -4.539 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.561      ;
; -4.539 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.561      ;
; -4.539 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.561      ;
; -4.539 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.561      ;
; -4.505 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.373     ; 5.154      ;
; -4.505 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.373     ; 5.154      ;
; -4.505 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.373     ; 5.154      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.425      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.425      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.425      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.425      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.425      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.425      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.425      ;
; -4.504 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.101     ; 5.425      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.520      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.520      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.520      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.520      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.520      ;
; -4.498 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; 0.000      ; 5.520      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.396      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.396      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.396      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.396      ;
; -4.497 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.123     ; 5.396      ;
; -4.496 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.393      ;
; -4.496 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.125     ; 5.393      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                                             ;
+--------+-------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -4.219 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.358      ;
; -4.219 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.358      ;
; -4.219 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.358      ;
; -4.219 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.358      ;
; -4.219 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.358      ;
; -4.219 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.358      ;
; -4.144 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.283      ;
; -4.144 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.283      ;
; -4.144 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.283      ;
; -4.144 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.283      ;
; -4.144 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.283      ;
; -4.144 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.283      ;
; -4.103 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.242      ;
; -4.103 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.242      ;
; -4.103 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.242      ;
; -4.103 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.242      ;
; -4.103 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.242      ;
; -4.103 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.242      ;
; -3.987 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.126      ;
; -3.987 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.126      ;
; -3.987 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.126      ;
; -3.987 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.126      ;
; -3.987 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.126      ;
; -3.987 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 4.126      ;
; -3.819 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.958      ;
; -3.819 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.958      ;
; -3.819 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.958      ;
; -3.819 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.958      ;
; -3.819 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.958      ;
; -3.819 ; tx_gain[2]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.958      ;
; -3.809 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.948      ;
; -3.809 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.948      ;
; -3.809 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.948      ;
; -3.809 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.948      ;
; -3.809 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.948      ;
; -3.809 ; tx_gain[4]                    ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.948      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.637 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.760      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.574 ; tx_gain[3]                    ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.697      ;
; -3.536 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.087     ; 4.451      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.521 ; tx_gain[5]                    ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.644      ;
; -3.436 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.367      ;
; -3.436 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.367      ;
; -3.436 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.367      ;
; -3.436 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.367      ;
; -3.436 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.367      ;
; -3.436 ; ad9866:ad9866_inst|dut1_pc[2] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.367      ;
; -3.426 ; ad9866:ad9866_inst|dut1_pc[4] ; ad9866:ad9866_inst|dut2_data[1]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.087     ; 4.341      ;
; -3.424 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.355      ;
; -3.424 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.355      ;
; -3.424 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.355      ;
; -3.424 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.355      ;
; -3.424 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.355      ;
; -3.424 ; ad9866:ad9866_inst|dut1_pc[5] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.355      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.405 ; tx_gain[0]                    ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.869     ; 3.528      ;
; -3.380 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.311      ;
; -3.380 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.311      ;
; -3.380 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[8]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.311      ;
; -3.380 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[9]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.311      ;
; -3.380 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[10] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.311      ;
; -3.380 ; ad9866:ad9866_inst|dut1_pc[3] ; ad9866:ad9866_inst|dut2_data[11] ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.071     ; 4.311      ;
; -3.343 ; tx_gain[1]                    ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.853     ; 3.482      ;
; -3.334 ; tx_gain[1]                    ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.877     ; 3.449      ;
; -3.316 ; prev_gain[2]                  ; ad9866:ad9866_inst|dut2_data[4]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.056     ; 4.262      ;
; -3.316 ; prev_gain[2]                  ; ad9866:ad9866_inst|dut2_data[7]  ; clk_10mhz                        ; clk_10mhz   ; 1.000        ; -0.056     ; 4.262      ;
+--------+-------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; -1.122 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.085      ; 2.199      ;
; -1.109 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.175     ; 1.693      ;
; -1.087 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.175     ; 1.671      ;
; -1.062 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.175     ; 1.646      ;
; -0.842 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.007     ; 1.827      ;
; -0.811 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.130      ; 1.700      ;
; -0.801 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.858      ;
; -0.796 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.007     ; 1.781      ;
; -0.789 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.007     ; 1.774      ;
; -0.786 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.343     ; 1.435      ;
; -0.775 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.175     ; 1.359      ;
; -0.774 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.126     ; 1.640      ;
; -0.773 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.126     ; 1.639      ;
; -0.773 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.134     ; 1.398      ;
; -0.769 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.088      ; 1.849      ;
; -0.766 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.175     ; 1.350      ;
; -0.755 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.118     ; 1.396      ;
; -0.753 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.134     ; 1.378      ;
; -0.750 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.126     ; 1.616      ;
; -0.749 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.129      ; 1.637      ;
; -0.748 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.175     ; 1.332      ;
; -0.740 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.118     ; 1.381      ;
; -0.740 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.175     ; 1.324      ;
; -0.740 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.060      ; 1.792      ;
; -0.731 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.175     ; 1.315      ;
; -0.729 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.093     ; 1.395      ;
; -0.727 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.086     ; 1.400      ;
; -0.726 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.093     ; 1.392      ;
; -0.721 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.093     ; 1.387      ;
; -0.715 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.073     ; 1.401      ;
; -0.708 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.174     ; 1.293      ;
; -0.708 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.093     ; 1.374      ;
; -0.704 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.174     ; 1.289      ;
; -0.704 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.065     ; 1.398      ;
; -0.704 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.088      ; 1.784      ;
; -0.703 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.118     ; 1.344      ;
; -0.702 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.083     ; 1.378      ;
; -0.701 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.174     ; 1.286      ;
; -0.696 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.127     ; 1.561      ;
; -0.696 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.007     ; 1.681      ;
; -0.691 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.174     ; 1.276      ;
; -0.689 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.118     ; 1.330      ;
; -0.687 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.093     ; 1.353      ;
; -0.685 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.007     ; 1.670      ;
; -0.683 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.740      ;
; -0.674 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.088      ; 1.754      ;
; -0.670 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.088      ; 1.750      ;
; -0.670 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.007     ; 1.655      ;
; -0.668 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.093     ; 1.334      ;
; -0.662 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.093     ; 1.328      ;
; -0.660 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.103     ; 1.316      ;
; -0.655 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.073     ; 1.341      ;
; -0.652 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.073     ; 1.338      ;
; -0.652 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.073     ; 1.338      ;
; -0.650 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.073     ; 1.336      ;
; -0.646 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.297      ; 1.935      ;
; -0.643 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.108     ; 1.294      ;
; -0.634 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.108     ; 1.285      ;
; -0.631 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.688      ;
; -0.623 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.297      ; 1.912      ;
; -0.621 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.678      ;
; -0.619 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.007     ; 1.604      ;
; -0.617 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.127     ; 1.482      ;
; -0.616 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.047      ; 1.655      ;
; -0.614 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.065     ; 1.308      ;
; -0.613 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.126     ; 1.479      ;
; -0.612 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.060      ; 1.664      ;
; -0.608 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.060      ; 1.660      ;
; -0.607 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.085     ; 1.281      ;
; -0.605 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.126     ; 1.471      ;
; -0.597 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.126     ; 1.463      ;
; -0.595 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.652      ;
; -0.591 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.066     ; 1.284      ;
; -0.587 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.060      ; 1.639      ;
; -0.580 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.060      ; 1.632      ;
; -0.574 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.631      ;
; -0.564 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.102      ; 1.658      ;
; -0.560 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.047      ; 1.599      ;
; -0.560 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.007     ; 1.545      ;
; -0.525 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.102      ; 1.619      ;
; -0.522 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.088      ; 1.602      ;
; -0.506 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.343     ; 1.155      ;
; -0.504 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.130      ; 1.393      ;
; -0.487 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.297      ; 1.776      ;
; -0.481 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.129      ; 1.369      ;
; -0.456 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.174     ; 1.041      ;
; -0.454 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.129      ; 1.342      ;
; -0.451 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.127     ; 1.316      ;
; -0.451 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.174     ; 1.036      ;
; -0.450 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.130      ; 1.339      ;
; -0.411 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.174     ; 0.996      ;
; -0.403 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.174     ; 0.988      ;
; -0.402 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.124     ; 1.037      ;
; -0.391 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.065      ; 1.448      ;
; -0.388 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.108     ; 1.039      ;
; -0.383 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.108     ; 1.034      ;
; -0.378 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.103     ; 1.034      ;
; -0.377 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.103     ; 1.033      ;
; -0.368 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.083     ; 1.044      ;
; -0.364 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; -0.103     ; 1.020      ;
+--------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                  ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.327 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.510      ; 3.643      ;
; -0.327 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.510      ; 3.643      ;
; -0.327 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.510      ; 3.643      ;
; -0.327 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.510      ; 3.643      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.312      ; 3.447      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.312      ; 3.447      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.312      ; 3.447      ;
; -0.325 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.312      ; 3.447      ;
; -0.301 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.510      ; 3.169      ;
; -0.301 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.510      ; 3.169      ;
; -0.301 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.510      ; 3.169      ;
; -0.301 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.510      ; 3.169      ;
; -0.290 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.467      ; 3.637      ;
; -0.290 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.467      ; 3.637      ;
; -0.290 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.467      ; 3.637      ;
; -0.290 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.467      ; 3.637      ;
; -0.279 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.467      ; 3.148      ;
; -0.279 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.467      ; 3.148      ;
; -0.279 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.467      ; 3.148      ;
; -0.279 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.467      ; 3.148      ;
; -0.277 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.923      ; 4.146      ;
; -0.276 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.917      ; 4.141      ;
; -0.276 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.917      ; 4.141      ;
; -0.276 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.512      ; 3.736      ;
; -0.275 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.506      ; 3.731      ;
; -0.275 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.506      ; 3.731      ;
; -0.273 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.414      ; 3.601      ;
; -0.273 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.414      ; 3.601      ;
; -0.273 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.414      ; 3.601      ;
; -0.273 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.414      ; 3.601      ;
; -0.259 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.612      ; 3.853      ;
; -0.258 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.606      ; 3.848      ;
; -0.258 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.606      ; 3.848      ;
; -0.252 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.605      ; 3.853      ;
; -0.251 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.599      ; 3.848      ;
; -0.251 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.599      ; 3.848      ;
; -0.245 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.414      ; 3.129      ;
; -0.245 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.414      ; 3.129      ;
; -0.245 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.414      ; 3.129      ;
; -0.245 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.414      ; 3.129      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.436      ; 3.155      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.436      ; 3.155      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.436      ; 3.155      ;
; -0.241 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.436      ; 3.155      ;
; -0.239 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.842      ; 4.103      ;
; -0.238 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.836      ; 4.098      ;
; -0.238 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.836      ; 4.098      ;
; -0.234 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.436      ; 3.662      ;
; -0.234 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.436      ; 3.662      ;
; -0.234 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.436      ; 3.662      ;
; -0.234 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.436      ; 3.662      ;
; -0.214 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.428      ; 3.674      ;
; -0.214 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.428      ; 3.674      ;
; -0.214 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.428      ; 3.674      ;
; -0.214 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.428      ; 3.674      ;
; -0.213 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.561      ; 3.848      ;
; -0.212 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.555      ; 3.843      ;
; -0.212 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.555      ; 3.843      ;
; -0.195 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.428      ; 3.193      ;
; -0.195 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.428      ; 3.193      ;
; -0.195 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.428      ; 3.193      ;
; -0.195 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.428      ; 3.193      ;
; -0.187 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.615      ; 3.928      ;
; -0.187 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.923      ; 3.736      ;
; -0.184 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.917      ; 3.733      ;
; -0.184 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.917      ; 3.733      ;
; -0.179 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.312      ; 3.093      ;
; -0.179 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.312      ; 3.093      ;
; -0.179 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.312      ; 3.093      ;
; -0.179 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.312      ; 3.093      ;
; -0.170 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.842      ; 3.672      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.836      ; 3.669      ;
; -0.167 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.836      ; 3.669      ;
; -0.151 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.617      ; 3.966      ;
; -0.144 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.623      ; 3.979      ;
; -0.143 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.617      ; 3.974      ;
; -0.139 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.284      ; 3.610      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.615      ; 3.477      ;
; -0.133 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.512      ; 3.379      ;
; -0.130 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.506      ; 3.376      ;
; -0.130 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.506      ; 3.376      ;
; -0.122 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.517      ; 3.895      ;
; -0.115 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.599      ; 3.484      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.440      ; 3.793      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.440      ; 3.793      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.440      ; 3.793      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.440      ; 3.793      ;
; -0.106 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.324      ; 3.678      ;
; -0.106 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.324      ; 3.678      ;
; -0.106 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.324      ; 3.678      ;
; -0.106 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.324      ; 3.678      ;
; -0.103 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.447      ; 3.844      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.420      ; 3.278      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.420      ; 3.278      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.420      ; 3.278      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.420      ; 3.278      ;
; -0.101 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; -0.500       ; 3.617      ; 3.516      ;
; -0.099 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.420      ; 3.781      ;
; -0.099 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.420      ; 3.781      ;
; -0.099 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 3.420      ; 3.781      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.134 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.952      ; 1.311      ;
; 0.269 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.750      ; 1.244      ;
; 0.289 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.761      ; 1.275      ;
; 0.294 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.768      ; 1.287      ;
; 0.298 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.761      ; 1.284      ;
; 0.301 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.768      ; 1.294      ;
; 0.303 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.768      ; 1.296      ;
; 0.303 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.768      ; 1.296      ;
; 0.319 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.768      ; 1.312      ;
; 0.324 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.233      ; 0.752      ;
; 0.330 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.761      ; 1.316      ;
; 0.336 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.761      ; 1.322      ;
; 0.347 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.233      ; 0.775      ;
; 0.347 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.188      ; 0.730      ;
; 0.352 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.761      ; 1.338      ;
; 0.371 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.188      ; 0.754      ;
; 0.407 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.166      ; 0.768      ;
; 0.410 ; transmitter:transmitter_inst|tx_IQ_data[16]                                                                                      ; transmitter:transmitter_inst|fir_q[0]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.269      ; 0.874      ;
; 0.412 ; transmitter:transmitter_inst|tx_IQ_data[15]                                                                                      ; transmitter:transmitter_inst|fir_i[15]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.269      ; 0.876      ;
; 0.430 ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                       ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.669      ;
; 0.431 ; transmitter:transmitter_inst|tx_IQ_data[17]                                                                                      ; transmitter:transmitter_inst|fir_q[1]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.269      ; 0.895      ;
; 0.432 ; transmitter:transmitter_inst|tx_IQ_data[18]                                                                                      ; transmitter:transmitter_inst|fir_q[2]                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.269      ; 0.896      ;
; 0.445 ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.044      ; 0.684      ;
; 0.448 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.566      ; 1.244      ;
; 0.449 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[1]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[1]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.479      ; 1.123      ;
; 0.449 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[13][5]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][5]                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.258      ; 0.902      ;
; 0.453 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.097      ; 0.745      ;
; 0.465 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.233      ; 0.893      ;
; 0.470 ; receiver:receiver_inst|cordic:cordic_inst|Z[12][0]                                                                               ; receiver:receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.714      ;
; 0.477 ; transmitter:transmitter_inst|tx_IQ_data[28]                                                                                      ; transmitter:transmitter_inst|fir_q[12]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.067      ; 0.739      ;
; 0.491 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.736      ;
; 0.491 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.737      ;
; 0.492 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.735      ;
; 0.493 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.739      ;
; 0.493 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.739      ;
; 0.493 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.166      ; 0.854      ;
; 0.494 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.739      ;
; 0.494 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.739      ;
; 0.494 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.737      ;
; 0.494 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.738      ;
; 0.495 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.738      ;
; 0.496 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rEnd4                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.738      ;
; 0.496 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.738      ;
; 0.497 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.047      ; 0.739      ;
; 0.498 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                        ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.742      ;
; 0.500 ; receiver:receiver_inst|cordic:cordic_inst|Z[1][1]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][1]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.744      ;
; 0.500 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddr                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.744      ;
; 0.500 ; receiver:receiver_inst|cordic:cordic_inst|Z[5][1]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[6][1]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.744      ;
; 0.502 ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                          ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.746      ;
; 0.502 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.048      ; 0.745      ;
; 0.503 ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.188      ; 0.886      ;
; 0.504 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.178      ; 0.877      ;
; 0.504 ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.049      ; 0.748      ;
; 0.505 ; transmitter:transmitter_inst|tx_IQ_data[10]                                                                                      ; transmitter:transmitter_inst|fir_i[10]                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.457      ; 1.157      ;
; 0.509 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                        ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.755      ;
; 0.512 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[7]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[7]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.757      ;
; 0.512 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[34]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[34]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.759      ;
; 0.512 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[36]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[36]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.759      ;
; 0.513 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[12]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[12]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.759      ;
; 0.513 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[14]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[14]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.051      ; 0.759      ;
; 0.513 ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[0].cic_comb_inst|out_data[32]                                   ; receiver:receiver_inst|varcic:varcic_inst_Q1|cic_comb:cic_stages[1].cic_comb_inst|prev_data[32]                                   ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.052      ; 0.760      ;
; 0.514 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[19]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[19]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; transmitter:transmitter_inst|CicInterpM5:in2|q0[17]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[17]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; transmitter:transmitter_inst|CicInterpM5:in2|q1[9]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dq1[9]                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.759      ;
; 0.514 ; transmitter:transmitter_inst|CicInterpM5:in2|x0[18]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[18]                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.050      ; 0.759      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.419 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.684      ;
; 0.470 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.735      ;
; 0.471 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.737      ;
; 0.472 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.738      ;
; 0.478 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 0.743      ;
; 0.496 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.762      ;
; 0.645 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.912      ;
; 0.646 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.914      ;
; 0.684 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.950      ;
; 0.684 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.950      ;
; 0.685 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.951      ;
; 0.686 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.952      ;
; 0.687 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.687 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.953      ;
; 0.688 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.954      ;
; 0.689 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.689 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.955      ;
; 0.690 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.956      ;
; 0.691 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.691 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.957      ;
; 0.692 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.958      ;
; 0.693 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.694 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.960      ;
; 0.694 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.961      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.699 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.701 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.967      ;
; 0.702 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.968      ;
; 0.709 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.976      ;
; 0.714 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.980      ;
; 0.715 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 0.981      ;
; 0.717 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 0.985      ;
; 0.763 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.028      ;
; 0.769 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.034      ;
; 0.771 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.036      ;
; 0.773 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.038      ;
; 0.779 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.044      ;
; 0.780 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.045      ;
; 0.795 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.061      ;
; 0.799 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.064      ;
; 0.863 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.130      ;
; 0.865 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.132      ;
; 0.866 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.132      ;
; 0.868 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.135      ;
; 0.869 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.135      ;
; 0.870 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.136      ;
; 0.872 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.070      ; 1.137      ;
; 0.873 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.140      ;
; 0.880 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.146      ;
; 0.881 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.148      ;
; 0.909 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.175      ;
; 0.913 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.179      ;
; 0.925 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.191      ;
; 0.937 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.203      ;
; 0.951 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.217      ;
; 1.006 ; counter[12]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.272      ;
; 1.006 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.272      ;
; 1.006 ; counter[2]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.272      ;
; 1.007 ; counter[10]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; counter[1]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; counter[15]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; counter[18]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.273      ;
; 1.008 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; counter[8]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.274      ;
; 1.008 ; counter[0]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.274      ;
; 1.008 ; counter[14]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.274      ;
; 1.008 ; counter[17]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.274      ;
; 1.009 ; counter[6]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.275      ;
; 1.009 ; counter[16]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.275      ;
; 1.009 ; counter[4]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.275      ;
; 1.009 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.068      ; 1.272      ;
; 1.010 ; counter[20]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.276      ;
; 1.011 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.071      ; 1.277      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.742 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.352      ;
; 0.748 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.137      ;
; 0.751 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.574      ; 1.550      ;
; 0.753 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.142      ;
; 0.754 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.143      ;
; 0.754 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.371      ; 1.350      ;
; 0.755 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.144      ;
; 0.757 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.574      ; 1.556      ;
; 0.763 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.350      ; 1.338      ;
; 0.773 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.385      ; 1.383      ;
; 0.773 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.574      ; 1.572      ;
; 0.789 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 1.348      ;
; 0.790 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.350      ; 1.365      ;
; 0.792 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.350      ; 1.367      ;
; 0.795 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.346      ; 1.366      ;
; 0.796 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.350      ; 1.371      ;
; 0.798 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.346      ; 1.369      ;
; 0.802 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.346      ; 1.373      ;
; 0.802 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.346      ; 1.373      ;
; 0.813 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 1.372      ;
; 0.816 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.350      ; 1.391      ;
; 0.837 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.281      ; 1.343      ;
; 0.857 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.238      ; 0.924      ;
; 0.865 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.238      ; 0.932      ;
; 0.870 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.281      ; 1.376      ;
; 0.876 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.281      ; 1.382      ;
; 0.877 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.281      ; 1.383      ;
; 0.884 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.255      ; 0.968      ;
; 0.887 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.220      ; 0.936      ;
; 0.889 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.238      ; 0.956      ;
; 0.891 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.281      ; 1.397      ;
; 0.894 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.220      ; 0.943      ;
; 0.897 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.200      ; 0.926      ;
; 0.898 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.220      ; 0.947      ;
; 0.906 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.220      ; 0.955      ;
; 0.908 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.371      ; 1.504      ;
; 0.916 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.238      ; 0.983      ;
; 0.918 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.220      ; 0.967      ;
; 0.920 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.220      ; 0.969      ;
; 0.921 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.042     ; 1.104      ;
; 0.923 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.215      ; 0.967      ;
; 0.934 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.215      ; 0.978      ;
; 0.935 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.324      ;
; 0.936 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.325      ;
; 0.936 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.443      ; 1.208      ;
; 0.948 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.337      ;
; 0.948 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.200      ; 0.977      ;
; 0.949 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.338      ;
; 0.949 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 0.928      ;
; 0.951 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.340      ;
; 0.954 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 0.933      ;
; 0.955 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.371      ; 1.551      ;
; 0.956 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.443      ; 1.228      ;
; 0.957 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.346      ;
; 0.962 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.350      ; 1.537      ;
; 0.963 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.443      ; 1.235      ;
; 0.968 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.371      ; 1.564      ;
; 0.974 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.363      ;
; 0.988 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.346      ; 1.559      ;
; 0.990 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 0.969      ;
; 0.991 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.443      ; 1.263      ;
; 0.995 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 0.974      ;
; 0.999 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.164      ; 1.388      ;
; 1.013 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.371      ; 1.609      ;
; 1.013 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.350      ; 1.588      ;
; 1.022 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.281      ; 1.528      ;
; 1.054 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.281      ; 1.560      ;
; 1.056 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.255      ; 1.140      ;
; 1.069 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.255      ; 1.153      ;
; 1.082 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.236      ; 1.147      ;
; 1.085 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.215      ; 1.129      ;
; 1.090 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.220      ; 1.139      ;
; 1.096 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.215      ; 1.140      ;
; 1.104 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.281      ; 1.610      ;
; 1.127 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; -0.042     ; 1.310      ;
; 1.139 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.248      ; 1.216      ;
; 1.143 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 1.122      ;
; 1.146 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 1.125      ;
; 1.146 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.238      ; 1.213      ;
; 1.153 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.248      ; 1.230      ;
; 1.155 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.248      ; 1.232      ;
; 1.158 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.248      ; 1.235      ;
; 1.160 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 1.139      ;
; 1.164 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.230      ; 1.223      ;
; 1.165 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.255      ; 1.249      ;
; 1.166 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 1.145      ;
; 1.166 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 1.145      ;
; 1.173 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.443      ; 1.445      ;
; 1.174 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.230      ; 1.233      ;
; 1.183 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.236      ; 1.248      ;
; 1.188 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.230      ; 1.247      ;
; 1.189 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.205      ; 1.223      ;
; 1.195 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.230      ; 1.254      ;
; 1.198 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.248      ; 1.275      ;
; 1.206 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.205      ; 1.240      ;
; 1.209 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 1.188      ;
; 1.216 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.230      ; 1.275      ;
; 1.217 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.150      ; 1.196      ;
; 1.220 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.230      ; 1.279      ;
; 1.223 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.230      ; 1.282      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.461 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.324      ; 4.277      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.421 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.376      ; 4.289      ;
; -3.365 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.476      ; 4.755      ;
; -3.365 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.476      ; 4.755      ;
; -3.365 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.476      ; 4.755      ;
; -3.365 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.476      ; 4.755      ;
; -3.350 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 4.757      ;
; -3.350 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 4.757      ;
; -3.350 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 4.757      ;
; -3.350 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.493      ; 4.757      ;
; -3.341 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.488      ; 4.743      ;
; -3.341 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.488      ; 4.743      ;
; -3.341 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.488      ; 4.743      ;
; -3.341 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.488      ; 4.743      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.317 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.469      ; 4.278      ;
; -3.307 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 4.747      ;
; -3.307 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 4.747      ;
; -3.307 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 4.747      ;
; -3.307 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.526      ; 4.747      ;
; -3.295 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.535      ; 4.744      ;
; -3.295 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.535      ; 4.744      ;
; -3.295 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.535      ; 4.744      ;
; -3.295 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.535      ; 4.744      ;
; -3.259 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.574      ; 4.747      ;
; -3.259 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.574      ; 4.747      ;
; -3.259 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.574      ; 4.747      ;
; -3.259 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.574      ; 4.747      ;
; -3.252 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.546      ; 4.290      ;
; -3.252 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.546      ; 4.290      ;
; -3.252 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.546      ; 4.290      ;
; -3.252 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                                                            ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.546      ; 4.290      ;
; -3.248 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.482      ; 4.759      ;
; -3.246 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.580      ; 4.740      ;
; -3.246 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.580      ; 4.740      ;
; -3.246 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.580      ; 4.740      ;
; -3.246 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.580      ; 4.740      ;
; -3.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.599      ; 4.754      ;
; -3.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.599      ; 4.754      ;
; -3.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.599      ; 4.754      ;
; -3.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.599      ; 4.754      ;
; -3.237 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.587      ; 4.738      ;
; -3.237 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.587      ; 4.738      ;
; -3.237 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.587      ; 4.738      ;
; -3.237 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.587      ; 4.738      ;
; -3.233 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.499      ; 4.761      ;
; -3.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.595      ; 4.735      ;
; -3.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.595      ; 4.735      ;
; -3.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.595      ; 4.735      ;
; -3.226 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.595      ; 4.735      ;
; -3.224 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.494      ; 4.747      ;
; -3.195 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.625      ; 4.734      ;
; -3.195 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.625      ; 4.734      ;
; -3.195 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.625      ; 4.734      ;
; -3.195 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.625      ; 4.734      ;
; -3.190 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.532      ; 4.751      ;
; -3.189 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                                                             ; clk_10mhz    ; spi_sck     ; 0.500        ; 0.595      ; 4.276      ;
; -3.178 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.541      ; 4.748      ;
; -3.168 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.666      ; 4.748      ;
; -3.168 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.666      ; 4.748      ;
; -3.168 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.666      ; 4.748      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.389 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 4.289      ;
; -3.389 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 4.289      ;
; -3.389 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 4.289      ;
; -3.389 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 4.289      ;
; -3.389 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 4.289      ;
; -3.389 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.102     ; 4.289      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.382 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.078     ; 4.306      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
; -3.381 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.094     ; 4.289      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                               ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.791 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.045      ; 4.750      ;
; -2.791 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.045      ; 4.750      ;
; -2.791 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.045      ; 4.750      ;
; -2.791 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.045      ; 4.750      ;
; -2.781 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.750      ;
; -2.781 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.750      ;
; -2.781 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.750      ;
; -2.781 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.055      ; 4.750      ;
; -2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.111      ; 4.750      ;
; -2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.111      ; 4.750      ;
; -2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.111      ; 4.750      ;
; -2.725 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.111      ; 4.750      ;
; -2.705 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.131      ; 4.750      ;
; -2.705 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.131      ; 4.750      ;
; -2.705 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.131      ; 4.750      ;
; -2.705 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.131      ; 4.750      ;
; -2.686 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 4.750      ;
; -2.686 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 4.750      ;
; -2.686 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 4.750      ;
; -2.686 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.150      ; 4.750      ;
; -2.675 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.160      ; 4.749      ;
; -2.675 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.160      ; 4.749      ;
; -2.675 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.160      ; 4.749      ;
; -2.675 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.160      ; 4.749      ;
; -2.674 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.051      ; 4.754      ;
; -2.664 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.061      ; 4.754      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.200      ; 4.749      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.200      ; 4.749      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.200      ; 4.749      ;
; -2.635 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.200      ; 4.749      ;
; -2.608 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.117      ; 4.754      ;
; -2.588 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.137      ; 4.754      ;
; -2.569 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.156      ; 4.754      ;
; -2.558 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.166      ; 4.753      ;
; -2.518 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.206      ; 4.753      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.418 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.880      ; 4.290      ;
; -2.309 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.527      ; 4.750      ;
; -2.309 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.527      ; 4.750      ;
; -2.309 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.527      ; 4.750      ;
; -2.309 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.527      ; 4.750      ;
; -2.292 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.018      ; 4.302      ;
; -2.292 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.018      ; 4.302      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.279 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.019      ; 4.290      ;
; -2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.300      ;
; -2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.300      ;
; -2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.300      ;
; -2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.300      ;
; -2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.300      ;
; -2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.300      ;
; -2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.033      ; 4.300      ;
; -2.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.300      ;
; -2.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.300      ;
; -2.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.300      ;
; -2.252 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.056      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.088      ; 4.300      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.106      ; 4.293      ;
; -2.195 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.105      ; 4.292      ;
; -2.192 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.533      ; 4.754      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.295      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.295      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.295      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.295      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.295      ;
; -2.187 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 1.116      ; 4.295      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                               ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.213 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.435      ; 3.873      ;
; 2.213 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.435      ; 3.873      ;
; 2.213 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.435      ; 3.873      ;
; 2.213 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.435      ; 3.873      ;
; 2.213 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.435      ; 3.873      ;
; 2.239 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 3.870      ;
; 2.239 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 3.870      ;
; 2.239 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 3.870      ;
; 2.239 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 3.870      ;
; 2.239 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.406      ; 3.870      ;
; 2.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.872      ;
; 2.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.872      ;
; 2.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.872      ;
; 2.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.872      ;
; 2.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.872      ;
; 2.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.872      ;
; 2.243 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.404      ; 3.872      ;
; 2.252 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.396      ; 3.873      ;
; 2.252 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.396      ; 3.873      ;
; 2.252 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.396      ; 3.873      ;
; 2.252 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.396      ; 3.873      ;
; 2.252 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.396      ; 3.873      ;
; 2.252 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.396      ; 3.873      ;
; 2.258 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.378      ; 3.861      ;
; 2.258 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.378      ; 3.861      ;
; 2.273 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.772      ; 4.265      ;
; 2.273 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.772      ; 4.265      ;
; 2.273 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.772      ; 4.265      ;
; 2.273 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.772      ; 4.265      ;
; 2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.379      ; 3.879      ;
; 2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.379      ; 3.879      ;
; 2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.379      ; 3.879      ;
; 2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.379      ; 3.879      ;
; 2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.379      ; 3.879      ;
; 2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.379      ; 3.879      ;
; 2.275 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.379      ; 3.879      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.366      ; 3.872      ;
; 2.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.365      ; 3.872      ;
; 2.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.365      ; 3.872      ;
; 2.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.365      ; 3.872      ;
; 2.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.365      ; 3.872      ;
; 2.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.365      ; 3.872      ;
; 2.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.365      ; 3.872      ;
; 2.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.365      ; 3.872      ;
; 2.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.365      ; 3.872      ;
; 2.286 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.779      ; 4.325      ;
; 2.291 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.354      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.292 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.353      ; 3.870      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.335      ; 3.879      ;
; 2.352 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.879      ;
; 2.352 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.879      ;
; 2.352 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.879      ;
; 2.352 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.302      ; 3.879      ;
; 2.375 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.279      ; 3.879      ;
; 2.375 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.279      ; 3.879      ;
; 2.375 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.279      ; 3.879      ;
; 2.375 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.279      ; 3.879      ;
; 2.375 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.279      ; 3.879      ;
; 2.375 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.279      ; 3.879      ;
; 2.375 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.279      ; 3.879      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.377 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.865      ;
; 2.393 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.881      ;
; 2.393 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.263      ; 3.881      ;
; 2.521 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 1.119      ; 3.865      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                                               ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.345      ; 3.895      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.346      ; 3.896      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.346      ; 3.896      ;
; 2.325 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.346      ; 3.896      ;
; 2.336 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.333      ; 3.894      ;
; 2.336 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.333      ; 3.894      ;
; 2.336 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.333      ; 3.894      ;
; 2.336 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.333      ; 3.894      ;
; 2.336 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.333      ; 3.894      ;
; 2.336 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.333      ; 3.894      ;
; 2.336 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.333      ; 3.894      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.351 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                                              ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.317      ; 3.893      ;
; 2.529 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 3.873      ;
; 2.529 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.119      ; 3.873      ;
; 2.559 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.085      ; 3.869      ;
; 2.559 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.085      ; 3.869      ;
; 2.559 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.085      ; 3.869      ;
; 2.562 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                         ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.082      ; 3.869      ;
; 2.562 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                         ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.082      ; 3.869      ;
; 2.563 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.079      ; 3.867      ;
; 2.588 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.060      ; 3.873      ;
; 2.588 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 1.060      ; 3.873      ;
; 2.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[32]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.830      ; 3.868      ;
; 2.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[33]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.830      ; 3.868      ;
; 2.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[34]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.830      ; 3.868      ;
; 2.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[35]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.830      ; 3.868      ;
; 2.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[36]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.830      ; 3.868      ;
; 2.813 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[37]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.830      ; 3.868      ;
; 2.863 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[6]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.779      ; 3.867      ;
; 2.877 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 3.870      ;
; 2.877 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 3.870      ;
; 2.877 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 3.870      ;
; 2.877 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 3.870      ;
; 2.877 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 3.870      ;
; 2.877 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.768      ; 3.870      ;
; 2.893 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[1]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.751      ; 3.869      ;
; 2.893 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[4]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.751      ; 3.869      ;
; 2.893 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[7]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.751      ; 3.869      ;
; 2.912 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.733      ; 3.870      ;
; 2.912 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5         ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.733      ; 3.870      ;
; 2.912 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[2]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.733      ; 3.870      ;
; 2.912 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[9]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.733      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.915 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.730      ; 3.870      ;
; 2.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.724      ; 3.870      ;
; 2.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.724      ; 3.870      ;
; 2.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.724      ; 3.870      ;
; 2.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[0]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.724      ; 3.870      ;
; 2.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[5]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.724      ; 3.870      ;
; 2.921 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[8]                                  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.724      ; 3.870      ;
; 2.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[31]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.725      ; 3.881      ;
; 2.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[30]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.725      ; 3.881      ;
; 2.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[28]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.725      ; 3.881      ;
; 2.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[27]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.725      ; 3.881      ;
; 2.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[26]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.725      ; 3.881      ;
; 2.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[25]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.725      ; 3.881      ;
; 2.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[22]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.725      ; 3.881      ;
; 2.931 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[21]                                                                             ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.725      ; 3.881      ;
; 2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.693      ; 3.853      ;
; 2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.693      ; 3.853      ;
; 2.935 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.693      ; 3.853      ;
; 2.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.699      ; 3.866      ;
; 2.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.699      ; 3.866      ;
; 2.942 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                 ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.699      ; 3.866      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.881      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.881      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.881      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.881      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.881      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.881      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.097      ; 3.881      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.882      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.882      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.882      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.882      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.882      ;
; 3.589 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.098      ; 3.882      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.591 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.081      ; 3.867      ;
; 3.600 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 3.867      ;
; 3.600 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 3.867      ;
; 3.600 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 3.867      ;
; 3.600 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 3.867      ;
; 3.600 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 3.867      ;
; 3.600 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.072      ; 3.867      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_coef[9]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[0]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[10]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[11]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[12]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[13]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[14]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[15]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[16]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[17]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[18]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[19]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[1]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[20]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[21]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[22]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[23]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[24]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[25]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[26]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[27]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[28]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[29]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[2]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[30]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[31]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[32]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[33]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[34]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[35]                 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[3]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[4]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[5]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[6]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[7]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[8]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:A|reg_q[9]                  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|firX8R8:fir2|fir256:B|reg_coef[5]~_Duplicate_1  ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]               ;
; -4.000 ; 1.000        ; 5.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[9]~_Duplicate_1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; spi_sck ; Rise       ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                          ;
+------------------+----------------------------------+--------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.002  ; 2.051 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.096  ; 0.324 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.824  ; 0.971 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.501  ; 0.740 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 0.540  ; 0.767 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 0.669  ; 0.821 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 0.620  ; 0.674 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 0.539  ; 0.606 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 0.758  ; 0.909 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.230  ; 1.388 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.100 ; 0.127 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.036  ; 1.151 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 2.002  ; 2.051 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.000  ; 3.088 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.613  ; 2.536 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 3.421  ; 3.645 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 4.947  ; 4.698 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 3.918  ; 4.483 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 3.918  ; 4.483 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.545  ; 1.706 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.590  ; 2.727 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.590  ; 2.727 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 3.073  ; 3.045 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 0.560  ; 0.350  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.355  ; 0.144  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.381 ; -0.514 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.070 ; -0.292 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.107 ; -0.317 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.220 ; -0.357 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.132 ; -0.175 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.054 ; -0.110 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.313 ; -0.449 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.771 ; -0.914 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.560  ; 0.350  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.573 ; -0.675 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -1.515 ; -1.563 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.306 ; -1.429 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -1.205 ; -1.269 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -2.937 ; -3.157 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -3.595 ; -3.441 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.309 ; -0.521 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.309 ; -0.521 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.516 ; -0.522 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -1.583 ; -1.785 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -1.583 ; -1.785 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -1.054 ; -1.224 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 9.092  ; 8.722  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 12.996 ; 12.891 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.274 ; 9.735  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.550 ; 10.178 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.428 ; 9.760  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 12.996 ; 12.891 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.261 ; 9.935  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.438 ; 9.912  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.294  ; 6.472  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.294  ; 6.472  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 13.548 ; 14.306 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 11.518 ; 11.635 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 11.302 ; 11.254 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.055  ; 6.947  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.934  ; 7.723  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.454  ; 7.322  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.425  ; 7.276  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.632  ; 7.503  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.574  ; 7.443  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.485  ; 8.188  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.699  ; 8.431  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.700  ; 8.440  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.506  ; 8.220  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.302 ; 11.254 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.354  ; 9.020  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.294  ; 6.472  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.294  ; 6.472  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 8.694  ; 8.193  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.438  ; 7.992  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 8.799  ; 8.428  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.399  ; 8.058  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 7.793  ; 7.436  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.368 ; 10.515 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.374 ; 10.310 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 11.313 ; 10.811 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 13.306 ; 13.291 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.523 ; 9.908  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 10.609 ; 10.337 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 11.060 ; 10.450 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 13.306 ; 13.291 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.974 ; 10.808 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 10.796 ; 10.257 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 8.556  ; 8.183  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 9.962  ; 9.454  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 9.975  ; 9.454  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.180 ; 9.802  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.121 ; 9.478  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 12.694 ; 12.602 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 9.962  ; 9.646  ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.072 ; 9.547  ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.162  ; 6.336  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.162  ; 6.336  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 10.245 ; 10.867 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 9.872  ; 10.090 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 6.897  ; 6.793  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 6.897  ; 6.793  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 7.740  ; 7.537  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.280  ; 7.152  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.252  ; 7.109  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 7.451  ; 7.327  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.396  ; 7.269  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.263  ; 7.977  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 8.475  ; 8.217  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 8.476  ; 8.226  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.283  ; 8.007  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.078 ; 11.040 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.103  ; 8.782  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.162  ; 6.336  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.162  ; 6.336  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 8.466  ; 7.981  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.220  ; 7.788  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 8.564  ; 8.206  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.181  ; 7.853  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 7.599  ; 7.255  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.188 ; 10.321 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.188 ; 10.134 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 8.423  ; 8.011  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 9.609  ; 9.267  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 9.775  ; 9.279  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 9.609  ; 9.342  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 9.882  ; 9.267  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 12.247 ; 12.265 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 10.022 ; 9.630  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 9.788  ; 9.307  ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 10.500 ; 10.081 ; 10.595 ; 10.214 ;
; ptt_in     ; ad9866_adio[0]  ; 7.821  ; 7.445  ; 7.854  ; 7.478  ;
; ptt_in     ; ad9866_adio[1]  ; 7.861  ; 7.485  ; 7.905  ; 7.529  ;
; ptt_in     ; ad9866_adio[2]  ; 7.824  ; 7.448  ; 7.881  ; 7.505  ;
; ptt_in     ; ad9866_adio[3]  ; 7.824  ; 7.448  ; 7.881  ; 7.505  ;
; ptt_in     ; ad9866_adio[4]  ; 8.323  ; 7.947  ; 8.397  ; 8.021  ;
; ptt_in     ; ad9866_adio[5]  ; 8.323  ; 7.947  ; 8.397  ; 8.021  ;
; ptt_in     ; ad9866_adio[6]  ; 8.682  ; 8.306  ; 8.691  ; 8.315  ;
; ptt_in     ; ad9866_adio[7]  ; 8.682  ; 8.306  ; 8.691  ; 8.315  ;
; ptt_in     ; ad9866_adio[8]  ; 8.696  ; 8.320  ; 8.703  ; 8.327  ;
; ptt_in     ; ad9866_adio[9]  ; 8.696  ; 8.320  ; 8.703  ; 8.327  ;
; ptt_in     ; ad9866_adio[10] ; 8.700  ; 8.324  ; 8.726  ; 8.350  ;
; ptt_in     ; ad9866_adio[11] ; 8.025  ; 7.649  ; 8.127  ; 7.751  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.327 ; 10.546 ;        ;
; ptt_in     ; ad9866_txen     ; 7.743  ;        ;        ; 7.758  ;
; spi_ce[0]  ; spi_miso        ; 7.183  ; 6.807  ; 7.189  ; 6.813  ;
+------------+-----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+-----------------+--------+--------+--------+-------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF    ;
+------------+-----------------+--------+--------+--------+-------+
; ptt_in     ; DEBUG_LED4      ; 10.206 ; 9.800  ; 10.300 ; 9.929 ;
; ptt_in     ; ad9866_adio[0]  ; 7.541  ; 7.180  ; 7.574  ; 7.213 ;
; ptt_in     ; ad9866_adio[1]  ; 7.579  ; 7.218  ; 7.623  ; 7.262 ;
; ptt_in     ; ad9866_adio[2]  ; 7.544  ; 7.183  ; 7.599  ; 7.238 ;
; ptt_in     ; ad9866_adio[3]  ; 7.544  ; 7.183  ; 7.599  ; 7.238 ;
; ptt_in     ; ad9866_adio[4]  ; 8.024  ; 7.663  ; 8.095  ; 7.734 ;
; ptt_in     ; ad9866_adio[5]  ; 8.024  ; 7.663  ; 8.095  ; 7.734 ;
; ptt_in     ; ad9866_adio[6]  ; 8.368  ; 8.007  ; 8.378  ; 8.017 ;
; ptt_in     ; ad9866_adio[7]  ; 8.368  ; 8.007  ; 8.378  ; 8.017 ;
; ptt_in     ; ad9866_adio[8]  ; 8.382  ; 8.021  ; 8.390  ; 8.029 ;
; ptt_in     ; ad9866_adio[9]  ; 8.382  ; 8.021  ; 8.390  ; 8.029 ;
; ptt_in     ; ad9866_adio[10] ; 8.385  ; 8.024  ; 8.411  ; 8.050 ;
; ptt_in     ; ad9866_adio[11] ; 7.737  ; 7.376  ; 7.837  ; 7.476 ;
; ptt_in     ; ad9866_rxen     ;        ; 10.146 ; 10.365 ;       ;
; ptt_in     ; ad9866_txen     ; 7.562  ;        ;        ; 7.577 ;
; spi_ce[0]  ; spi_miso        ; 6.926  ; 6.565  ; 6.937  ; 6.576 ;
+------------+-----------------+--------+--------+--------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.745         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; -0.434       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -5.311       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.314         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; -0.029       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -5.285       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.136         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.177        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -5.313       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.122         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; 0.181        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -5.303       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -5.106         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; 0.178        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -5.284       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.988         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; -0.027       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -4.961       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.948         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; -0.239       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -4.709       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.903         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; 0.179        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -5.082       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -4.711         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; -0.029       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -4.682       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.469         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; -0.038       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -4.431       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -4.377         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; 0.179        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -4.556       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -4.093         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; -0.029       ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -4.064       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.033         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; -0.033       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.033         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; -0.033       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.032         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; -0.032       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.031         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; -0.031       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; -0.030         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; -0.030       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.030         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; -0.030       ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.173          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; 0.173        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.174          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; 0.174        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.175          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; 0.175        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.175          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; 0.175        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.175          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; 0.175        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.178          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; 0.178        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -5.475 ; -8296.596     ;
; spi_sck                          ; -1.600 ; -98.701       ;
; clk_10mhz                        ; -1.427 ; -49.366       ;
; spi_slave:spi_slave_rx_inst|done ; 0.219  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; spi_sck                          ; -0.180 ; -8.500        ;
; ad9866_clk                       ; -0.088 ; -0.516        ;
; spi_slave:spi_slave_rx_inst|done ; 0.045  ; 0.000         ;
; clk_10mhz                        ; 0.186  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; spi_sck    ; -1.355 ; -290.824        ;
; clk_10mhz  ; -1.250 ; -36.125         ;
; ad9866_clk ; -1.062 ; -123.834        ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; ad9866_clk ; 1.263 ; 0.000           ;
; spi_sck    ; 1.349 ; 0.000           ;
; clk_10mhz  ; 1.828 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; ad9866_clk                       ; -3.000 ; -10861.313    ;
; spi_sck                          ; -3.000 ; -446.745      ;
; clk_10mhz                        ; -3.000 ; -110.824      ;
; spi_slave:spi_slave_rx_inst|done ; -1.000 ; -111.000      ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ad9866_clk'                                                                                                                            ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -5.475 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.475 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.492      ;
; -5.471 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.471 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.488      ;
; -5.344 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.344 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[29] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.361      ;
; -5.340 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[26] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[27] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[28] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[29] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[30] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.340 ; rxfreq[31] ; receiver:receiver_inst|cordic:cordic_inst|phase[28] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.357      ;
; -5.289 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.289 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[31] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.299      ;
; -5.285 ; rxfreq[0]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[1]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[2]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[3]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[4]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[5]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[6]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[7]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[8]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[9]  ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[10] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[11] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[12] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[13] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[14] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[15] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[16] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.285 ; rxfreq[17] ; receiver:receiver_inst|cordic:cordic_inst|phase[30] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.033      ; 6.295      ;
; -5.276 ; rxfreq[18] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.293      ;
; -5.276 ; rxfreq[19] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.293      ;
; -5.276 ; rxfreq[20] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.293      ;
; -5.276 ; rxfreq[21] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.293      ;
; -5.276 ; rxfreq[22] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.293      ;
; -5.276 ; rxfreq[23] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.293      ;
; -5.276 ; rxfreq[24] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.293      ;
; -5.276 ; rxfreq[25] ; receiver:receiver_inst|cordic:cordic_inst|phase[27] ; spi_slave:spi_slave_rx_inst|done ; ad9866_clk  ; 1.000        ; 0.040      ; 6.293      ;
+--------+------------+-----------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_sck'                                                                                                                    ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.099     ; 2.508      ;
; -1.600 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.099     ; 2.508      ;
; -1.599 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.099     ; 2.507      ;
; -1.599 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.099     ; 2.507      ;
; -1.590 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.535      ;
; -1.589 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.534      ;
; -1.569 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.517      ;
; -1.569 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.517      ;
; -1.569 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.517      ;
; -1.569 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.517      ;
; -1.569 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.517      ;
; -1.569 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.517      ;
; -1.569 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.517      ;
; -1.568 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.516      ;
; -1.568 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.516      ;
; -1.568 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.516      ;
; -1.568 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.516      ;
; -1.568 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.516      ;
; -1.568 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.516      ;
; -1.568 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.516      ;
; -1.564 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.512      ;
; -1.564 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.512      ;
; -1.564 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.512      ;
; -1.564 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.512      ;
; -1.564 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.512      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.535      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.535      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.535      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.535      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.535      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.535      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.535      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.535      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.511      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.511      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.511      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.511      ;
; -1.563 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.511      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.549      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.549      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.549      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.549      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.549      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.549      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.534      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.534      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.534      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.534      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.534      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.534      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.534      ;
; -1.562 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[21] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.534      ;
; -1.561 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[32] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.548      ;
; -1.561 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[33] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.548      ;
; -1.561 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[34] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.548      ;
; -1.561 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[35] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.548      ;
; -1.561 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[36] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.548      ;
; -1.561 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[37] ; spi_sck      ; spi_sck     ; 1.000        ; -0.020     ; 2.548      ;
; -1.548 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.520      ;
; -1.548 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.520      ;
; -1.548 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.520      ;
; -1.548 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.520      ;
; -1.548 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.520      ;
; -1.547 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[3]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.519      ;
; -1.547 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[2]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.519      ;
; -1.547 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[1]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.519      ;
; -1.547 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[0]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.519      ;
; -1.547 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[38] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.519      ;
; -1.546 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.036     ; 2.517      ;
; -1.546 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.036     ; 2.517      ;
; -1.545 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[11] ; spi_sck      ; spi_sck     ; 1.000        ; -0.036     ; 2.516      ;
; -1.545 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[9]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.036     ; 2.516      ;
; -1.532 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[23] ; spi_sck      ; spi_sck     ; 1.000        ; -0.099     ; 2.440      ;
; -1.532 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[19] ; spi_sck      ; spi_sck     ; 1.000        ; -0.099     ; 2.440      ;
; -1.522 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[29] ; spi_sck      ; spi_sck     ; 1.000        ; -0.062     ; 2.467      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.187     ; 2.335      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.187     ; 2.335      ;
; -1.515 ; spi_slave:spi_slave_rx_inst|nb[1] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.187     ; 2.335      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[24] ; spi_sck      ; spi_sck     ; 1.000        ; -0.187     ; 2.334      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[20] ; spi_sck      ; spi_sck     ; 1.000        ; -0.187     ; 2.334      ;
; -1.514 ; spi_slave:spi_slave_rx_inst|nb[0] ; spi_slave:spi_slave_rx_inst|rdata[18] ; spi_sck      ; spi_sck     ; 1.000        ; -0.187     ; 2.334      ;
; -1.501 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[17] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.449      ;
; -1.501 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[16] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.449      ;
; -1.501 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[15] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.449      ;
; -1.501 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[14] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.449      ;
; -1.501 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[13] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.449      ;
; -1.501 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[12] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.449      ;
; -1.501 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[10] ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.449      ;
; -1.496 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[8]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.444      ;
; -1.496 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[7]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.444      ;
; -1.496 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[6]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.444      ;
; -1.496 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[5]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.444      ;
; -1.496 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[4]  ; spi_sck      ; spi_sck     ; 1.000        ; -0.059     ; 2.444      ;
; -1.495 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[31] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.467      ;
; -1.495 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[30] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.467      ;
; -1.495 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[28] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.467      ;
; -1.495 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[27] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.467      ;
; -1.495 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[26] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.467      ;
; -1.495 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[25] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.467      ;
; -1.495 ; spi_slave:spi_slave_rx_inst|nb[2] ; spi_slave:spi_slave_rx_inst|rdata[22] ; spi_sck      ; spi_sck     ; 1.000        ; -0.035     ; 2.467      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_10mhz'                                                                                                          ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.427 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.944      ;
; -1.427 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.944      ;
; -1.427 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.944      ;
; -1.427 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.944      ;
; -1.427 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.944      ;
; -1.427 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.944      ;
; -1.413 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.930      ;
; -1.413 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.930      ;
; -1.413 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.930      ;
; -1.413 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.930      ;
; -1.413 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.930      ;
; -1.413 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.930      ;
; -1.389 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.906      ;
; -1.389 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.906      ;
; -1.389 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.906      ;
; -1.389 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.906      ;
; -1.389 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.906      ;
; -1.389 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.906      ;
; -1.341 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.858      ;
; -1.341 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.858      ;
; -1.341 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.858      ;
; -1.341 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.858      ;
; -1.341 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.858      ;
; -1.341 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.858      ;
; -1.258 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.775      ;
; -1.258 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.775      ;
; -1.258 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.775      ;
; -1.258 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.775      ;
; -1.258 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.775      ;
; -1.258 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.775      ;
; -1.252 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[4]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.769      ;
; -1.252 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[7]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.769      ;
; -1.252 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[8]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.769      ;
; -1.252 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[9]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.769      ;
; -1.252 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[10] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.769      ;
; -1.252 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[11] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.460     ; 1.769      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.182 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.690      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.170 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.678      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.145 ; tx_gain[5] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.653      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.096 ; tx_gain[0] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.604      ;
; -1.076 ; tx_gain[1] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.461     ; 1.592      ;
; -1.062 ; tx_gain[3] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.461     ; 1.578      ;
; -1.052 ; tx_gain[1] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.475     ; 1.554      ;
; -1.038 ; tx_gain[5] ; ad9866:ad9866_inst|sen_n         ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.461     ; 1.554      ;
; -1.038 ; tx_gain[3] ; ad9866:ad9866_inst|dut2_state.1  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.475     ; 1.540      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.025 ; tx_gain[2] ; ad9866:ad9866_inst|dut2_data[15] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.533      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[0]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[1]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[2]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[3]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[5]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[6]  ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[12] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[13] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
; -1.018 ; tx_gain[4] ; ad9866:ad9866_inst|dut2_data[14] ; spi_slave:spi_slave_rx_inst|done ; clk_10mhz   ; 1.000        ; -0.469     ; 1.526      ;
+--------+------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'spi_slave:spi_slave_rx_inst|done'                                                                                                     ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.219 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.233      ; 0.991      ;
; 0.233 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.764      ;
; 0.239 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.758      ;
; 0.240 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.757      ;
; 0.347 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.144      ; 0.659      ;
; 0.355 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.153      ; 0.660      ;
; 0.355 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.193      ; 0.815      ;
; 0.359 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.227      ; 0.845      ;
; 0.361 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.144      ; 0.645      ;
; 0.361 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.636      ;
; 0.362 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.153      ; 0.653      ;
; 0.362 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.193      ; 0.808      ;
; 0.365 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.632      ;
; 0.373 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.305      ; 0.794      ;
; 0.374 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.177      ; 0.665      ;
; 0.374 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.623      ;
; 0.376 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.621      ;
; 0.379 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.153      ; 0.636      ;
; 0.380 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.177      ; 0.659      ;
; 0.380 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.177      ; 0.659      ;
; 0.380 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.173      ; 0.655      ;
; 0.383 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.171      ; 0.765      ;
; 0.388 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.186      ; 0.660      ;
; 0.389 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.177      ; 0.650      ;
; 0.389 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.153      ; 0.626      ;
; 0.394 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.177      ; 0.645      ;
; 0.398 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.193      ; 0.772      ;
; 0.399 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.171      ; 0.749      ;
; 0.400 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.193      ; 0.770      ;
; 0.401 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.193      ; 0.769      ;
; 0.402 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.305      ; 0.765      ;
; 0.403 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.177      ; 0.636      ;
; 0.406 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.186      ; 0.642      ;
; 0.406 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.193      ; 0.764      ;
; 0.408 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.177      ; 0.631      ;
; 0.409 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.588      ;
; 0.409 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.237      ; 0.805      ;
; 0.411 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.586      ;
; 0.412 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.585      ;
; 0.413 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.186      ; 0.635      ;
; 0.414 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.186      ; 0.634      ;
; 0.421 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.068      ; 0.624      ;
; 0.421 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.212      ; 0.653      ;
; 0.421 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.576      ;
; 0.423 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.178      ; 0.617      ;
; 0.424 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.573      ;
; 0.424 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.186      ; 0.624      ;
; 0.426 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.219      ; 0.770      ;
; 0.427 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.219      ; 0.769      ;
; 0.427 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.212      ; 0.762      ;
; 0.427 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.193      ; 0.743      ;
; 0.430 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.219      ; 0.766      ;
; 0.430 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.237      ; 0.784      ;
; 0.433 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.219      ; 0.763      ;
; 0.433 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.237      ; 0.781      ;
; 0.433 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.227      ; 0.771      ;
; 0.434 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.171      ; 0.714      ;
; 0.438 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.227      ; 0.766      ;
; 0.442 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.161      ; 0.581      ;
; 0.443 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.161      ; 0.580      ;
; 0.443 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.219      ; 0.753      ;
; 0.443 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.237      ; 0.771      ;
; 0.443 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.212      ; 0.746      ;
; 0.445 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.227      ; 0.759      ;
; 0.446 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.169      ; 0.585      ;
; 0.446 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.227      ; 0.758      ;
; 0.446 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.227      ; 0.758      ;
; 0.453 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.173      ; 0.582      ;
; 0.459 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.170      ; 0.688      ;
; 0.459 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.362      ; 0.880      ;
; 0.466 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.237      ; 0.748      ;
; 0.474 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.362      ; 0.865      ;
; 0.479 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.270      ; 0.768      ;
; 0.485 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.212      ; 0.589      ;
; 0.487 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.212      ; 0.587      ;
; 0.493 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.270      ; 0.754      ;
; 0.494 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.170      ; 0.653      ;
; 0.494 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.362      ; 0.845      ;
; 0.495 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.193      ; 0.675      ;
; 0.503 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.171      ; 0.645      ;
; 0.509 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.171      ; 0.639      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.171      ; 0.634      ;
; 0.514 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.305      ; 0.653      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.170      ; 0.632      ;
; 0.515 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.482      ;
; 0.518 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.479      ;
; 0.529 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.068      ; 0.516      ;
; 0.529 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.305      ; 0.638      ;
; 0.529 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.305      ; 0.638      ;
; 0.530 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.152      ; 0.484      ;
; 0.537 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.460      ;
; 0.539 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.135      ; 0.458      ;
; 0.539 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.305      ; 0.628      ;
; 0.540 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.161      ; 0.483      ;
; 0.545 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.161      ; 0.478      ;
; 0.552 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.169      ; 0.479      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.178      ; 0.487      ;
; 0.553 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.169      ; 0.478      ;
; 0.557 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.169      ; 0.474      ;
; 0.558 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 1.000        ; 0.152      ; 0.456      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_sck'                                                                                                                                                                                                                                  ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                                         ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.180 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.631      ; 1.690      ;
; -0.158 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.633      ; 1.714      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.528      ; 1.596      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.528      ; 1.596      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.528      ; 1.596      ;
; -0.157 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.528      ; 1.596      ;
; -0.154 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.607      ; 1.692      ;
; -0.152 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.543      ; 1.616      ;
; -0.152 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.543      ; 1.616      ;
; -0.152 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.543      ; 1.616      ;
; -0.152 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.543      ; 1.616      ;
; -0.145 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.407      ; 1.481      ;
; -0.144 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.729      ; 1.824      ;
; -0.144 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.731      ; 1.826      ;
; -0.144 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.729      ; 1.824      ;
; -0.142 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.633      ; 1.730      ;
; -0.142 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.635      ; 1.732      ;
; -0.140 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.516      ; 1.601      ;
; -0.140 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.516      ; 1.601      ;
; -0.140 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.516      ; 1.601      ;
; -0.140 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.516      ; 1.601      ;
; -0.139 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.539      ; 1.639      ;
; -0.139 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.541      ; 1.641      ;
; -0.139 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.539      ; 1.639      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.614      ; 1.715      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.616      ; 1.717      ;
; -0.138 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.614      ; 1.715      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.607      ; 1.715      ;
; -0.131 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.609      ; 1.717      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.681      ; 1.796      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_datain_reg0   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.683      ; 1.798      ;
; -0.124 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~porta_we_reg        ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.681      ; 1.796      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.594      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.594      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.594      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.487      ; 1.594      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.507      ; 1.614      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.507      ; 1.614      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.507      ; 1.614      ;
; -0.118 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.507      ; 1.614      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.569      ; 1.701      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.571      ; 1.703      ;
; -0.107 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~porta_we_reg       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.569      ; 1.701      ;
; -0.102 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.569      ;
; -0.099 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.467      ; 1.587      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.631      ; 1.782      ;
; -0.088 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~porta_datain_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.633      ; 1.784      ;
; -0.083 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[6]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.498      ; 1.634      ;
; -0.074 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.519      ; 1.670      ;
; -0.074 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.519      ; 1.670      ;
; -0.074 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.519      ; 1.670      ;
; -0.074 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.519      ; 1.670      ;
; -0.073 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.598      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.499      ; 1.652      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.499      ; 1.652      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.499      ; 1.652      ;
; -0.072 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.499      ; 1.652      ;
; -0.067 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.407      ; 1.559      ;
; -0.063 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.407      ; 1.563      ;
; -0.054 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.417      ; 1.588      ;
; -0.054 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.417      ; 1.588      ;
; -0.054 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.417      ; 1.588      ;
; -0.054 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.417      ; 1.588      ;
; -0.053 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.467      ; 1.633      ;
; -0.049 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[10]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.415      ; 1.585      ;
; -0.049 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[11]                                               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.415      ; 1.585      ;
; -0.045 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.529      ; 1.723      ;
; -0.042 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.636      ;
; -0.042 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                       ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.636      ;
; -0.042 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.629      ;
; -0.042 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.636      ;
; -0.042 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[9]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.459      ; 1.636      ;
; -0.041 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.630      ;
; -0.041 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                   ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.630      ;
; -0.040 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.631      ;
; -0.038 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.633      ;
; -0.038 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.508      ; 1.709      ;
; -0.035 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.520      ; 1.724      ;
; -0.031 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.407      ; 1.595      ;
; -0.028 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.544      ; 1.755      ;
; -0.027 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.644      ;
; -0.027 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.644      ;
; -0.027 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]               ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.644      ;
; -0.027 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.644      ;
; -0.027 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[5]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.644      ;
; -0.027 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[8]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.644      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.426      ; 1.628      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.426      ; 1.628      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.426      ; 1.628      ;
; -0.023 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.426      ; 1.628      ;
; -0.020 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.467      ; 1.666      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.383      ; 1.584      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.383      ; 1.584      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.383      ; 1.584      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.383      ; 1.584      ;
; -0.018 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.383      ; 1.584      ;
; -0.017 ; spi_slave:spi_slave_rx_inst|done ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                    ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.452      ; 1.654      ;
; -0.013 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.517      ; 1.743      ;
; -0.013 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.457      ; 1.669      ;
; -0.013 ; spi_slave:spi_slave_rx_inst|done ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; spi_slave:spi_slave_rx_inst|done ; spi_sck     ; 0.000        ; 1.457      ; 1.669      ;
+--------+----------------------------------+---------------------------------------------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ad9866_clk'                                                                                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                        ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.088 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[10]                                                                ; transmitter:transmitter_inst|out_data[10]                                                                                                                        ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.164      ; 0.660      ;
; -0.077 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[8]                                                                 ; transmitter:transmitter_inst|out_data[8]                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.164      ; 0.671      ;
; -0.070 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[12]                                                                ; transmitter:transmitter_inst|out_data[12]                                                                                                                        ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.164      ; 0.678      ;
; -0.069 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[11]                                                                ; transmitter:transmitter_inst|out_data[11]                                                                                                                        ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.164      ; 0.679      ;
; -0.066 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[9]                                                                 ; transmitter:transmitter_inst|out_data[9]                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.164      ; 0.682      ;
; -0.056 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]                                 ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.493      ; 0.551      ;
; -0.044 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[3]                                                                 ; transmitter:transmitter_inst|out_data[3]                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.143      ; 0.683      ;
; -0.033 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[13]                                                                ; transmitter:transmitter_inst|out_data[13]                                                                                                                        ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.143      ; 0.694      ;
; -0.010 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[6]                                                                 ; transmitter:transmitter_inst|out_data[6]                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.182      ; 0.756      ;
; -0.003 ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[7]                                                                 ; transmitter:transmitter_inst|out_data[7]                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.182      ; 0.763      ;
; 0.016  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]                                 ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.406      ; 0.536      ;
; 0.055  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[5]                                                                 ; transmitter:transmitter_inst|out_data[5]                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.089      ; 0.728      ;
; 0.064  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.370      ; 0.548      ;
; 0.066  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[2]                                                                 ; transmitter:transmitter_inst|out_data[2]                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.089      ; 0.739      ;
; 0.071  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.370      ; 0.555      ;
; 0.072  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.365      ; 0.551      ;
; 0.072  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.370      ; 0.556      ;
; 0.073  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.174      ; 0.331      ;
; 0.076  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.365      ; 0.555      ;
; 0.077  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.365      ; 0.556      ;
; 0.078  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.365      ; 0.557      ;
; 0.079  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.370      ; 0.563      ;
; 0.079  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|rounded_I[4]                                                                 ; transmitter:transmitter_inst|out_data[4]                                                                                                                         ; ad9866_clk   ; ad9866_clk  ; -0.500       ; 1.089      ; 0.752      ;
; 0.084  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.365      ; 0.563      ;
; 0.093  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]                                  ; spi_sck      ; ad9866_clk  ; 0.000        ; 0.370      ; 0.577      ;
; 0.120  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.174      ; 0.378      ;
; 0.133  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.174      ; 0.391      ;
; 0.137  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.174      ; 0.395      ;
; 0.143  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.174      ; 0.401      ;
; 0.146  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.174      ; 0.404      ;
; 0.156  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.082      ; 0.322      ;
; 0.157  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.082      ; 0.323      ;
; 0.171  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.174      ; 0.429      ;
; 0.173  ; transmitter:transmitter_inst|fir_q[3]                                                                                            ; transmitter:transmitter_inst|FirInterp8_1024:fi|firram36I_1024:ram|altsyncram:altsyncram_component|altsyncram_hhn1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.146      ; 0.423      ;
; 0.173  ; transmitter:transmitter_inst|fir_q[5]                                                                                            ; transmitter:transmitter_inst|FirInterp8_1024:fi|firram36I_1024:ram|altsyncram:altsyncram_component|altsyncram_hhn1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.146      ; 0.423      ;
; 0.174  ; transmitter:transmitter_inst|fir_q[10]                                                                                           ; transmitter:transmitter_inst|FirInterp8_1024:fi|firram36I_1024:ram|altsyncram:altsyncram_component|altsyncram_hhn1:auto_generated|ram_block1a0~porta_datain_reg0 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.146      ; 0.424      ;
; 0.197  ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[13][5]                                                                     ; transmitter:transmitter_inst|cpl_cordic:cordic_inst|Z[14][5]                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.108      ; 0.389      ;
; 0.201  ; agc_nearclip                                                                                                                     ; agc_nearclip                                                                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[3]                                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                    ; receiver:receiver_inst|firX8R8:fir2|wstate[1]                                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                     ; receiver:receiver_inst|firX8R8:fir2|waddr[0]                                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[1]                                                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[0]                                                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|phase[2]                                                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                      ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rRun                                                                                                      ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rWait                                                                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                              ; transmitter:transmitter_inst|FirInterp8_1024:fi|req                                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|waddr[0]                                                                                                         ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                               ; transmitter:transmitter_inst|FirInterp8_1024:fi|we                                                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                     ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                                                     ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.307      ;
; 0.204  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                     ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.041      ; 0.329      ;
; 0.205  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.205  ; receiver:receiver_inst|cordic:cordic_inst|Z[12][0]                                                                               ; receiver:receiver_inst|cordic:cordic_inst|Z[13][2]                                                                                                               ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.313      ;
; 0.206  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.313      ;
; 0.206  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10]                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.206  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.314      ;
; 0.207  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.316      ;
; 0.207  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.314      ;
; 0.207  ; receiver:receiver_inst|cordic:cordic_inst|Z[1][0]                                                                                ; receiver:receiver_inst|cordic:cordic_inst|Z[2][0]                                                                                                                ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.024      ; 0.315      ;
; 0.208  ; agc_delaycnt[0]                                                                                                                  ; agc_delaycnt[0]                                                                                                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.022      ; 0.314      ;
; 0.208  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.315      ;
; 0.208  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.317      ;
; 0.208  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddr                                                                     ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.317      ;
; 0.209  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]                                 ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.316      ;
; 0.209  ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[17]                                         ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|prev_data[17]                                                                        ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.093      ; 0.386      ;
; 0.209  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.023      ; 0.316      ;
; 0.211  ; transmitter:transmitter_inst|FirInterp8_1024:fi|caddr[2]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|firromI_1024:rom|altsyncram:altsyncram_component|altsyncram_02b1:auto_generated|ram_block1a9~porta_address_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.168      ; 0.483      ;
; 0.212  ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrA                                                                    ; transmitter:transmitter_inst|FirInterp8_1024:fi|rstate.rAddrB                                                                                                    ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.321      ;
; 0.214  ; transmitter:transmitter_inst|tx_IQ_data[15]                                                                                      ; transmitter:transmitter_inst|fir_i[15]                                                                                                                           ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.081      ; 0.379      ;
; 0.215  ; transmitter:transmitter_inst|FirInterp8_1024:fi|caddr[1]                                                                         ; transmitter:transmitter_inst|FirInterp8_1024:fi|firromI_1024:rom|altsyncram:altsyncram_component|altsyncram_02b1:auto_generated|ram_block1a9~porta_address_reg0  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.168      ; 0.487      ;
; 0.215  ; transmitter:transmitter_inst|tx_IQ_data[16]                                                                                      ; transmitter:transmitter_inst|fir_q[0]                                                                                                                            ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.081      ; 0.380      ;
; 0.215  ; transmitter:transmitter_inst|CicInterpM5:in2|x0[7]                                                                               ; transmitter:transmitter_inst|CicInterpM5:in2|dx0[7]                                                                                                              ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.324      ;
; 0.216  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[19]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[19]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.325      ;
; 0.216  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[13]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[13]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.325      ;
; 0.216  ; transmitter:transmitter_inst|CicInterpM5:in2|q0[14]                                                                              ; transmitter:transmitter_inst|CicInterpM5:in2|dq0[14]                                                                                                             ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.325      ;
; 0.216  ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[3].cic_comb_inst|out_data[35]                                   ; receiver:receiver_inst|varcic:varcic_inst_I1|cic_comb:cic_stages[4].cic_comb_inst|prev_data[35]                                                                  ; ad9866_clk   ; ad9866_clk  ; 0.000        ; 0.025      ; 0.325      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'spi_slave:spi_slave_rx_inst|done'                                                                                                      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                 ; Launch Clock ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+
; 0.045 ; spi_slave:spi_slave_rx_inst|rdata[33] ; tx_gain[1]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.309      ; 0.468      ;
; 0.048 ; spi_slave:spi_slave_rx_inst|rdata[34] ; tx_gain[2]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.309      ; 0.471      ;
; 0.048 ; spi_slave:spi_slave_rx_inst|rdata[37] ; tx_gain[5]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.309      ; 0.471      ;
; 0.066 ; spi_slave:spi_slave_rx_inst|rdata[36] ; tx_gain[4]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.309      ; 0.489      ;
; 0.085 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.405      ; 0.604      ;
; 0.088 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.364      ; 0.566      ;
; 0.091 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.405      ; 0.610      ;
; 0.092 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.494      ; 0.700      ;
; 0.107 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.494      ; 0.715      ;
; 0.109 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.375      ; 0.598      ;
; 0.110 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.494      ; 0.718      ;
; 0.121 ; spi_slave:spi_slave_rx_inst|rdata[38] ; randomize               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.358      ; 0.593      ;
; 0.125 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.364      ; 0.603      ;
; 0.127 ; spi_slave:spi_slave_rx_inst|rdata[40] ; speed[0]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.213      ; 0.454      ;
; 0.130 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.351      ; 0.595      ;
; 0.130 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.364      ; 0.608      ;
; 0.135 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.364      ; 0.613      ;
; 0.136 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.358      ; 0.608      ;
; 0.138 ; spi_slave:spi_slave_rx_inst|rdata[34] ; att[2]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.562      ;
; 0.139 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.358      ; 0.611      ;
; 0.139 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.333      ; 0.586      ;
; 0.140 ; spi_slave:spi_slave_rx_inst|rdata[37] ; dither                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.564      ;
; 0.140 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.364      ; 0.618      ;
; 0.143 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.358      ; 0.615      ;
; 0.145 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.351      ; 0.610      ;
; 0.146 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.333      ; 0.593      ;
; 0.147 ; spi_slave:spi_slave_rx_inst|rdata[35] ; att[3]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.571      ;
; 0.149 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.366      ; 0.422      ;
; 0.155 ; spi_slave:spi_slave_rx_inst|rdata[35] ; tx_gain[3]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.309      ; 0.578      ;
; 0.160 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.401      ;
; 0.164 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.333      ; 0.611      ;
; 0.166 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.407      ;
; 0.166 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.333      ; 0.613      ;
; 0.169 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.333      ; 0.616      ;
; 0.172 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.325      ; 0.404      ;
; 0.174 ; spi_slave:spi_slave_rx_inst|rdata[33] ; att[1]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.598      ;
; 0.174 ; spi_slave:spi_slave_rx_inst|rdata[32] ; tx_gain[0]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.309      ; 0.597      ;
; 0.175 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.416      ;
; 0.178 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.375      ; 0.667      ;
; 0.179 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.325      ; 0.411      ;
; 0.179 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.325      ; 0.411      ;
; 0.181 ; spi_slave:spi_slave_rx_inst|rdata[32] ; att[0]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.605      ;
; 0.181 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.325      ; 0.413      ;
; 0.185 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.426      ;
; 0.186 ; spi_slave:spi_slave_rx_inst|rdata[36] ; att[4]                  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.610      ;
; 0.188 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.325      ; 0.420      ;
; 0.189 ; spi_slave:spi_slave_rx_inst|rdata[11] ; rxfreq[11]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.311      ; 0.407      ;
; 0.189 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.325      ; 0.421      ;
; 0.193 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.364      ; 0.671      ;
; 0.194 ; spi_slave:spi_slave_rx_inst|rdata[2]  ; rxfreq[2]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.319      ; 0.420      ;
; 0.196 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.456      ; 0.559      ;
; 0.197 ; spi_slave:spi_slave_rx_inst|rdata[18] ; rxfreq[18]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.457      ; 0.561      ;
; 0.197 ; spi_slave:spi_slave_rx_inst|rdata[3]  ; rxfreq[3]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.319      ; 0.423      ;
; 0.199 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.456      ; 0.562      ;
; 0.199 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.375      ; 0.688      ;
; 0.200 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.375      ; 0.689      ;
; 0.201 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.294      ; 0.402      ;
; 0.206 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.294      ; 0.407      ;
; 0.206 ; spi_slave:spi_slave_rx_inst|rdata[9]  ; rxfreq[9]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.311      ; 0.424      ;
; 0.207 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.358      ; 0.679      ;
; 0.214 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.457      ; 0.578      ;
; 0.219 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]~_Duplicate_2  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.375      ; 0.708      ;
; 0.220 ; spi_slave:spi_slave_rx_inst|rdata[31] ; rxfreq[31]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.294      ; 0.421      ;
; 0.222 ; spi_slave:spi_slave_rx_inst|rdata[26] ; rxfreq[26]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.294      ; 0.423      ;
; 0.226 ; spi_slave:spi_slave_rx_inst|rdata[41] ; speed[1]                ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.213      ; 0.553      ;
; 0.232 ; spi_slave:spi_slave_rx_inst|rdata[28] ; rxfreq[28]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.333      ; 0.679      ;
; 0.243 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.366      ; 0.516      ;
; 0.244 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.364      ; 0.722      ;
; 0.244 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.333      ; 0.691      ;
; 0.247 ; spi_slave:spi_slave_rx_inst|rdata[19] ; rxfreq[19]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.367      ; 0.521      ;
; 0.268 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_2 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.333      ; 0.715      ;
; 0.280 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.330      ; 0.517      ;
; 0.290 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.325      ; 0.522      ;
; 0.291 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.319      ; 0.517      ;
; 0.292 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.319      ; 0.518      ;
; 0.293 ; spi_slave:spi_slave_rx_inst|rdata[23] ; rxfreq[23]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.367      ; 0.567      ;
; 0.306 ; spi_slave:spi_slave_rx_inst|rdata[25] ; rxfreq[25]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.294      ; 0.507      ;
; 0.308 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.343      ; 0.558      ;
; 0.310 ; spi_slave:spi_slave_rx_inst|rdata[7]  ; rxfreq[7]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.343      ; 0.560      ;
; 0.311 ; spi_slave:spi_slave_rx_inst|rdata[5]  ; rxfreq[5]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.552      ;
; 0.312 ; spi_slave:spi_slave_rx_inst|rdata[8]  ; rxfreq[8]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.343      ; 0.562      ;
; 0.313 ; spi_slave:spi_slave_rx_inst|rdata[17] ; rxfreq[17]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.554      ;
; 0.314 ; spi_slave:spi_slave_rx_inst|rdata[20] ; rxfreq[20]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.456      ; 0.677      ;
; 0.315 ; spi_slave:spi_slave_rx_inst|rdata[21] ; rxfreq[21]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.294      ; 0.516      ;
; 0.315 ; spi_slave:spi_slave_rx_inst|rdata[27] ; rxfreq[27]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.294      ; 0.516      ;
; 0.316 ; spi_slave:spi_slave_rx_inst|rdata[4]  ; rxfreq[4]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.343      ; 0.566      ;
; 0.316 ; spi_slave:spi_slave_rx_inst|rdata[12] ; rxfreq[12]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.557      ;
; 0.317 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.294      ; 0.518      ;
; 0.321 ; spi_slave:spi_slave_rx_inst|rdata[22] ; rxfreq[22]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.293      ; 0.521      ;
; 0.327 ; spi_slave:spi_slave_rx_inst|rdata[14] ; rxfreq[14]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.568      ;
; 0.330 ; spi_slave:spi_slave_rx_inst|rdata[29] ; rxfreq[29]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.329      ; 0.566      ;
; 0.331 ; spi_slave:spi_slave_rx_inst|rdata[10] ; rxfreq[10]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.572      ;
; 0.332 ; spi_slave:spi_slave_rx_inst|rdata[24] ; rxfreq[24]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.457      ; 0.696      ;
; 0.333 ; spi_slave:spi_slave_rx_inst|rdata[6]  ; rxfreq[6]               ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.343      ; 0.583      ;
; 0.337 ; spi_slave:spi_slave_rx_inst|rdata[15] ; rxfreq[15]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.578      ;
; 0.338 ; spi_slave:spi_slave_rx_inst|rdata[16] ; rxfreq[16]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.579      ;
; 0.338 ; spi_slave:spi_slave_rx_inst|rdata[1]  ; rxfreq[1]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.555      ;
; 0.342 ; spi_slave:spi_slave_rx_inst|rdata[13] ; rxfreq[13]              ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.334      ; 0.583      ;
; 0.343 ; spi_slave:spi_slave_rx_inst|rdata[30] ; rxfreq[30]~_Duplicate_1 ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.293      ; 0.543      ;
; 0.345 ; spi_slave:spi_slave_rx_inst|rdata[0]  ; rxfreq[0]~_Duplicate_1  ; spi_sck      ; spi_slave:spi_slave_rx_inst|done ; 0.000        ; 0.310      ; 0.562      ;
+-------+---------------------------------------+-------------------------+--------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_10mhz'                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; ad9866:ad9866_inst|sen_n                           ; ad9866:ad9866_inst|sen_n                           ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_bitcount[3]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[0]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[13]                   ; ad9866:ad9866_inst|dut2_data[14]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; ad9866:ad9866_inst|dut2_data[14]                   ; ad9866:ad9866_inst|dut2_data[15]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.203 ; ad9866:ad9866_inst|dut2_bitcount[1]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.323      ;
; 0.207 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.327      ;
; 0.217 ; ad9866:ad9866_inst|dut1_pc[5]                      ; ad9866:ad9866_inst|dut1_pc[5]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.338      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[0]                    ; ad9866:ad9866_inst|dut2_data[1]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[5]                    ; ad9866:ad9866_inst|dut2_data[6]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[7]                    ; ad9866:ad9866_inst|dut2_data[8]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[8]                    ; ad9866:ad9866_inst|dut2_data[9]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; ad9866:ad9866_inst|dut2_data[10]                   ; ad9866:ad9866_inst|dut2_data[11]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; ad9866:ad9866_inst|dut2_data[1]                    ; ad9866:ad9866_inst|dut2_data[2]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; ad9866:ad9866_inst|dut2_data[9]                    ; ad9866:ad9866_inst|dut2_data[10]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.292 ; counter[9]                                         ; counter[9]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; counter[11]                                        ; counter[11]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; counter[1]                                         ; counter[1]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[7]                                         ; counter[7]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; counter[15]                                        ; counter[15]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; counter[2]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[3]                                         ; counter[3]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[5]                                         ; counter[5]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[12]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[13]                                        ; counter[13]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter[17]                                        ; counter[17]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; counter[4]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[8]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[10]                                        ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[14]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[18]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[19]                                        ; counter[19]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter[21]                                        ; counter[21]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; counter[6]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[16]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter[20]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; ad9866:ad9866_inst|dut2_data[12]                   ; ad9866:ad9866_inst|dut2_data[13]                   ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[18] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[2]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[4]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[14] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[8]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[15] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[20] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; reset_handler:reset_handler_inst|reset_counter[3]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; reset_handler:reset_handler_inst|reset_counter[19] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; reset_handler:reset_handler_inst|reset_counter[23] ; reset_handler:reset_handler_inst|reset_counter[23] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; reset_handler:reset_handler_inst|reset_counter[21] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.421      ;
; 0.304 ; reset_handler:reset_handler_inst|reset_counter[1]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; reset_handler:reset_handler_inst|reset_counter[0]  ; reset_handler:reset_handler_inst|reset_counter[1]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; reset_handler:reset_handler_inst|reset_counter[6]  ; reset_handler:reset_handler_inst|reset_counter[6]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[0]                                         ; counter[0]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[23]                                        ; counter[23]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; counter[22]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.330 ; ad9866:ad9866_inst|dut2_bitcount[0]                ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.450      ;
; 0.335 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[0]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.455      ;
; 0.337 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.457      ;
; 0.338 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[2]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.458      ;
; 0.339 ; ad9866:ad9866_inst|dut2_state.1                    ; ad9866:ad9866_inst|dut2_bitcount[1]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.459      ;
; 0.339 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|dut2_state.1                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.459      ;
; 0.348 ; ad9866:ad9866_inst|dut1_pc[0]                      ; ad9866:ad9866_inst|dut1_pc[0]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.469      ;
; 0.366 ; ad9866:ad9866_inst|dut2_bitcount[2]                ; ad9866:ad9866_inst|dut2_bitcount[3]                ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.486      ;
; 0.368 ; reset_handler:reset_handler_inst|reset_counter[22] ; reset_handler:reset_handler_inst|reset_counter[22] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.487      ;
; 0.371 ; reset_handler:reset_handler_inst|reset_counter[16] ; reset_handler:reset_handler_inst|reset_counter[16] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.490      ;
; 0.371 ; reset_handler:reset_handler_inst|reset_counter[5]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; reset_handler:reset_handler_inst|reset_counter[9]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.492      ;
; 0.373 ; reset_handler:reset_handler_inst|reset_counter[7]  ; reset_handler:reset_handler_inst|reset_counter[7]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; reset_handler:reset_handler_inst|reset_counter[10] ; reset_handler:reset_handler_inst|reset_counter[10] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.494      ;
; 0.375 ; ad9866:ad9866_inst|sclk                            ; ad9866:ad9866_inst|sclk                            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.495      ;
; 0.375 ; reset_handler:reset_handler_inst|reset_counter[11] ; reset_handler:reset_handler_inst|reset_counter[11] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.495      ;
; 0.376 ; reset_handler:reset_handler_inst|reset_counter[17] ; reset_handler:reset_handler_inst|reset_counter[17] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.495      ;
; 0.378 ; reset_handler:reset_handler_inst|reset_counter[13] ; reset_handler:reset_handler_inst|reset_counter[13] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.497      ;
; 0.391 ; reset_handler:reset_handler_inst|reset_counter[12] ; reset_handler:reset_handler_inst|reset_counter[12] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.510      ;
; 0.394 ; ad9866:ad9866_inst|dut1_pc[2]                      ; ad9866:ad9866_inst|dut1_pc[2]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.515      ;
; 0.398 ; ad9866:ad9866_inst|dut1_pc[1]                      ; ad9866:ad9866_inst|dut1_pc[1]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.519      ;
; 0.403 ; ad9866:ad9866_inst|dut1_pc[3]                      ; ad9866:ad9866_inst|dut1_pc[3]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.524      ;
; 0.410 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut1_pc[4]                      ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.531      ;
; 0.434 ; ad9866:ad9866_inst|dut1_pc[4]                      ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.037      ; 0.555      ;
; 0.441 ; counter[9]                                         ; counter[10]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.561      ;
; 0.442 ; counter[1]                                         ; counter[2]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; counter[7]                                         ; counter[8]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; counter[15]                                        ; counter[16]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; counter[3]                                         ; counter[4]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; counter[13]                                        ; counter[14]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; counter[17]                                        ; counter[18]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; counter[5]                                         ; counter[6]                                         ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; counter[11]                                        ; counter[12]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.033      ; 0.561      ;
; 0.444 ; counter[19]                                        ; counter[20]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; counter[21]                                        ; counter[22]                                        ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.564      ;
; 0.447 ; reset_handler:reset_handler_inst|reset_counter[2]  ; reset_handler:reset_handler_inst|reset_counter[3]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; reset_handler:reset_handler_inst|reset_counter[18] ; reset_handler:reset_handler_inst|reset_counter[19] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.566      ;
; 0.447 ; reset_handler:reset_handler_inst|reset_counter[4]  ; reset_handler:reset_handler_inst|reset_counter[5]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; reset_handler:reset_handler_inst|reset_counter[14] ; reset_handler:reset_handler_inst|reset_counter[15] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; reset_handler:reset_handler_inst|reset_counter[8]  ; reset_handler:reset_handler_inst|reset_counter[9]  ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; reset_handler:reset_handler_inst|reset_counter[20] ; reset_handler:reset_handler_inst|reset_counter[21] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.035      ; 0.568      ;
; 0.451 ; ad9866:ad9866_inst|dut2_data[6]                    ; ad9866:ad9866_inst|dut2_data[7]                    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 0.580      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'spi_sck'                                                                                                                                                                                                                ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.355 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 2.387      ;
; -1.355 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 2.387      ;
; -1.355 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 2.387      ;
; -1.355 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 2.387      ;
; -1.332 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 2.373      ;
; -1.332 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 2.373      ;
; -1.332 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 2.373      ;
; -1.332 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 2.373      ;
; -1.332 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 2.388      ;
; -1.332 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 2.388      ;
; -1.332 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 2.388      ;
; -1.332 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 2.388      ;
; -1.319 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.087      ; 2.405      ;
; -1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 2.378      ;
; -1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 2.378      ;
; -1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 2.378      ;
; -1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 2.378      ;
; -1.305 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.125      ; 2.375      ;
; -1.305 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.125      ; 2.375      ;
; -1.305 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.125      ; 2.375      ;
; -1.305 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.125      ; 2.375      ;
; -1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.096      ; 2.391      ;
; -1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.111      ; 2.406      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[24]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.070     ; 2.192      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[20]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.070     ; 2.192      ;
; -1.285 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[18]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.070     ; 2.192      ;
; -1.281 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.116      ; 2.396      ;
; -1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.154      ; 2.377      ;
; -1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.154      ; 2.377      ;
; -1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.154      ; 2.377      ;
; -1.278 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.154      ; 2.377      ;
; -1.269 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.125      ; 2.393      ;
; -1.261 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.165      ; 2.371      ;
; -1.261 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.165      ; 2.371      ;
; -1.261 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.165      ; 2.371      ;
; -1.261 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.165      ; 2.371      ;
; -1.256 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.185      ; 2.386      ;
; -1.256 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.185      ; 2.386      ;
; -1.256 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.185      ; 2.386      ;
; -1.256 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.185      ; 2.386      ;
; -1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.173      ; 2.369      ;
; -1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.173      ; 2.369      ;
; -1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.173      ; 2.369      ;
; -1.251 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.173      ; 2.369      ;
; -1.242 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.154      ; 2.395      ;
; -1.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.033     ; 2.185      ;
; -1.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.033     ; 2.185      ;
; -1.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.033     ; 2.185      ;
; -1.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.033     ; 2.185      ;
; -1.241 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; -0.033     ; 2.185      ;
; -1.240 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.182      ; 2.367      ;
; -1.240 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.182      ; 2.367      ;
; -1.240 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.182      ; 2.367      ;
; -1.240 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.182      ; 2.367      ;
; -1.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.193      ; 2.366      ;
; -1.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.193      ; 2.366      ;
; -1.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.193      ; 2.366      ;
; -1.228 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.193      ; 2.366      ;
; -1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.207      ; 2.379      ;
; -1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.207      ; 2.379      ;
; -1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.207      ; 2.379      ;
; -1.227 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.207      ; 2.379      ;
; -1.225 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.165      ; 2.389      ;
; -1.220 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.185      ; 2.404      ;
; -1.215 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.173      ; 2.387      ;
; -1.204 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.182      ; 2.385      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[23]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.020      ; 2.193      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[19]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.020      ; 2.193      ;
; -1.196 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.010      ; 2.183      ;
; -1.192 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.193      ; 2.384      ;
; -1.191 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.207      ; 2.397      ;
; -1.175 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.045      ; 2.197      ;
; -1.166 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[8]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.051      ; 2.194      ;
; -1.166 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[7]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.051      ; 2.194      ;
; -1.166 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[6]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.051      ; 2.194      ;
; -1.166 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[5]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.051      ; 2.194      ;
; -1.166 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[4]                                                                                            ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.051      ; 2.194      ;
; -1.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]               ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.035      ; 2.176      ;
; -1.164 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.035      ; 2.176      ;
; -1.161 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[29]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.057      ; 2.195      ;
; -1.161 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.047      ; 2.185      ;
; -1.161 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.047      ; 2.185      ;
; -1.161 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.047      ; 2.185      ;
; -1.161 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.047      ; 2.185      ;
; -1.161 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.047      ; 2.185      ;
; -1.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[17]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.060      ; 2.192      ;
; -1.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[16]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.060      ; 2.192      ;
; -1.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[15]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.060      ; 2.192      ;
; -1.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[14]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.060      ; 2.192      ;
; -1.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[13]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.060      ; 2.192      ;
; -1.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[12]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.060      ; 2.192      ;
; -1.155 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.060      ; 2.192      ;
; -1.152 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|done                                                                                                ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.055      ; 2.184      ;
; -1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.176      ;
; -1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.176      ;
; -1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.176      ;
; -1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.176      ;
; -1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.176      ;
; -1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.176      ;
; -1.149 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ; clk_10mhz    ; spi_sck     ; 1.000        ; 0.050      ; 2.176      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_10mhz'                                                                                                                  ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.250 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 2.184      ;
; -1.250 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 2.184      ;
; -1.250 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 2.184      ;
; -1.250 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 2.184      ;
; -1.250 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 2.184      ;
; -1.250 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.053     ; 2.184      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.193      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.193      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.193      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.193      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.193      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.193      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.039     ; 2.193      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.038     ; 2.194      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.038     ; 2.194      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.038     ; 2.194      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.038     ; 2.194      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.038     ; 2.194      ;
; -1.245 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.038     ; 2.194      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
; -1.244 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 1.000        ; -0.047     ; 2.184      ;
+--------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ad9866_clk'                                                                                                                                                                                                               ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.062 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[23]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 2.381      ;
; -1.062 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[22]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 2.381      ;
; -1.062 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[21]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 2.381      ;
; -1.062 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[20]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 2.381      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[3]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 2.377      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[2]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 2.377      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[1]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 2.377      ;
; -1.051 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[0]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 2.377      ;
; -1.026 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a20~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.374      ; 2.399      ;
; -1.019 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[31]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.377      ;
; -1.019 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[30]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.377      ;
; -1.019 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[29]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.377      ;
; -1.019 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[28]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.377      ;
; -1.015 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a0~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.381      ; 2.395      ;
; -1.014 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[7]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.421      ; 2.380      ;
; -1.014 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[6]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.421      ; 2.380      ;
; -1.014 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[5]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.421      ; 2.380      ;
; -1.014 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[4]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.421      ; 2.380      ;
; -1.011 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[15]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.425      ; 2.381      ;
; -1.011 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[14]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.425      ; 2.381      ;
; -1.011 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[13]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.425      ; 2.381      ;
; -1.011 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[12]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.425      ; 2.381      ;
; -0.993 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[19]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.380      ;
; -0.993 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[18]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.380      ;
; -0.993 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[17]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.380      ;
; -0.993 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[16]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.380      ;
; -0.983 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a28~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.395      ;
; -0.978 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a4~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.421      ; 2.398      ;
; -0.975 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a12~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.425      ; 2.399      ;
; -0.962 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[11]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.469      ; 2.376      ;
; -0.962 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[10]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.469      ; 2.376      ;
; -0.962 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[9]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.469      ; 2.376      ;
; -0.962 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[8]                             ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.469      ; 2.376      ;
; -0.957 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a16~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.442      ; 2.398      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.944 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.264      ; 2.185      ;
; -0.926 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.469      ; 2.394      ;
; -0.894 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.324      ; 2.195      ;
; -0.894 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.324      ; 2.195      ;
; -0.894 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.324      ; 2.195      ;
; -0.894 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.324      ; 2.195      ;
; -0.869 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.196      ;
; -0.869 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.196      ;
; -0.869 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.196      ;
; -0.869 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.196      ;
; -0.869 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.196      ;
; -0.869 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.196      ;
; -0.869 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.350      ; 2.196      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.862 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.346      ; 2.185      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.379      ; 2.197      ;
; -0.841 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.379      ; 2.197      ;
; -0.823 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.609      ; 2.377      ;
; -0.823 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.609      ; 2.377      ;
; -0.823 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.609      ; 2.377      ;
; -0.823 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.609      ; 2.377      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.196      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.196      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.196      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.196      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.196      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.196      ;
; -0.806 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.413      ; 2.196      ;
; -0.787 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.609      ; 2.395      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.786 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.432      ; 2.195      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
; -0.783 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 1.000        ; 0.427      ; 2.187      ;
+--------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ad9866_clk'                                                                                                                                                                                                               ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.263 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.963      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.963      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.963      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.963      ;
; 1.263 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.586      ; 1.963      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.581      ; 1.963      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.581      ; 1.963      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.581      ; 1.963      ;
; 1.268 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.581      ; 1.963      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.580      ; 1.963      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.580      ; 1.963      ;
; 1.269 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.580      ; 1.963      ;
; 1.276 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.573      ; 1.963      ;
; 1.276 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.573      ; 1.963      ;
; 1.276 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.573      ; 1.963      ;
; 1.276 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.573      ; 1.963      ;
; 1.276 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.573      ; 1.963      ;
; 1.276 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.573      ; 1.963      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.569      ; 1.960      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.569      ; 1.960      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.569      ; 1.960      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.569      ; 1.960      ;
; 1.277 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|rdptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.569      ; 1.960      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.566      ; 1.961      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.281 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.568      ; 1.963      ;
; 1.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.567      ; 1.963      ;
; 1.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.567      ; 1.963      ;
; 1.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.567      ; 1.963      ;
; 1.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.567      ; 1.963      ;
; 1.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.567      ; 1.963      ;
; 1.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.567      ; 1.963      ;
; 1.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.567      ; 1.963      ;
; 1.282 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.567      ; 1.963      ;
; 1.291 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a24~portb_address_reg0   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.735      ; 2.160      ;
; 1.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.554      ; 1.959      ;
; 1.291 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.554      ; 1.959      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.294 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.552      ; 1.960      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[2]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[1]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[10]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[11]                                                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[9]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[8]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[7]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[6]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[5]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.296 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[4]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.558      ; 1.968      ;
; 1.314 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[27]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.734      ; 2.168      ;
; 1.314 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[26]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.734      ; 2.168      ;
; 1.314 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[25]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.734      ; 2.168      ;
; 1.314 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|q_b[24]                            ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.734      ; 2.168      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a1                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.538      ; 1.969      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a2                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.538      ; 1.969      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a3                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.538      ; 1.969      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a4                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.538      ; 1.969      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a5                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.538      ; 1.969      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a6                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.538      ; 1.969      ;
; 1.317 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a7                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.538      ; 1.969      ;
; 1.354 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.502      ; 1.970      ;
; 1.354 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.502      ; 1.970      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]   ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.379 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1]  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.468      ; 1.961      ;
; 1.383 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|sub_parity6a[0]                 ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.969      ;
; 1.383 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|parity5                         ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.969      ;
; 1.383 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a0                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.969      ;
; 1.383 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[3]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.969      ;
; 1.383 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[2]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.969      ;
; 1.383 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[1]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.969      ;
; 1.383 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|wrptr_g[0]                                                  ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.472      ; 1.969      ;
; 1.409 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a9                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.445      ; 1.968      ;
; 1.409 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a11                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.445      ; 1.968      ;
; 1.409 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a8                      ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.445      ; 1.968      ;
; 1.409 ; reset_handler:reset_handler_inst|reset ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_qjc:wrptr_g1p|counter4a10                     ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.445      ; 1.968      ;
; 1.436 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|altsyncram_3l31:fifo_ram|ram_block3a8~portb_address_reg0    ; clk_10mhz    ; ad9866_clk  ; 0.000        ; 0.589      ; 2.159      ;
+-------+----------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'spi_sck'                                                                                                                                                                          ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.349 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[5]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.985      ; 1.948      ;
; 1.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[15]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.969      ; 1.957      ;
; 1.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[16]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.969      ; 1.957      ;
; 1.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[17]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.969      ; 1.957      ;
; 1.374 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[18]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.969      ; 1.957      ;
; 1.402 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[29]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.463      ; 1.979      ;
; 1.402 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[30]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.463      ; 1.979      ;
; 1.402 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[31]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.463      ; 1.979      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[0]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[1]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[2]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[3]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[4]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[5]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[6]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[7]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[8]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[9]                                                       ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[10]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[11]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[12]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[13]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[14]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.414 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[15]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.450      ; 1.978      ;
; 1.417 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[19]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.446      ; 1.977      ;
; 1.417 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[20]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.446      ; 1.977      ;
; 1.417 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[21]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.446      ; 1.977      ;
; 1.417 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[22]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.446      ; 1.977      ;
; 1.417 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[23]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.446      ; 1.977      ;
; 1.417 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[24]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.446      ; 1.977      ;
; 1.417 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[25]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.446      ; 1.977      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[13]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[14]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[31]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[32]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[33]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[34]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[35]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[36]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[37]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[38]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[39]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[40]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[41]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.426 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[42]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.910      ; 1.950      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[16]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[17]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[18]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[26]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[27]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[28]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[32]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[33]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[34]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[35]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[36]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[37]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[38]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[39]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.463 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rreg[40]                                                      ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.399      ; 1.976      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.381      ; 1.960      ;
; 1.465 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.381      ; 1.960      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[19]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[20]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[21]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[22]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[23]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[24]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[25]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[26]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[27]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[28]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[29]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[30]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.481 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[47]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.862      ; 1.957      ;
; 1.491 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.355      ; 1.960      ;
; 1.499 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.350      ; 1.963      ;
; 1.499 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.350      ; 1.963      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.341      ; 1.960      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.341      ; 1.960      ;
; 1.505 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.341      ; 1.960      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[0]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[1]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[2]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[3]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[4]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[6]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[7]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[8]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[9]                                                       ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[10]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[11]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[12]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[43]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[44]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[45]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.514 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|treg[46]                                                      ; clk_10mhz    ; spi_sck     ; -0.500       ; 0.820      ; 1.948      ;
; 1.516 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[41]                                                     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.333      ; 1.963      ;
; 1.516 ; reset_handler:reset_handler_inst|reset ; spi_slave:spi_slave_rx_inst|rdata[40]                                                     ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.333      ; 1.963      ;
; 1.575 ; reset_handler:reset_handler_inst|reset ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|wrptr_g[6]          ; clk_10mhz    ; spi_sck     ; 0.000        ; 0.271      ; 1.960      ;
+-------+----------------------------------------+-------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_10mhz'                                                                                                                  ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[0]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.966      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[1]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.966      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[2]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.966      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[3]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.966      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[4]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.966      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sen_n            ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.966      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut1_pc[5]       ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.966      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[0]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[1]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[2]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[3]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[5]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[6]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[12]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[13]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[14]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.828 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[15]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.045      ; 1.957      ;
; 1.829 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[4]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.967      ;
; 1.829 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[7]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.967      ;
; 1.829 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[8]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.967      ;
; 1.829 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[9]     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.967      ;
; 1.829 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[10]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.967      ;
; 1.829 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_data[11]    ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.054      ; 1.967      ;
; 1.834 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|sclk             ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.957      ;
; 1.834 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[0] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.957      ;
; 1.834 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[1] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.957      ;
; 1.834 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[2] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.957      ;
; 1.834 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_bitcount[3] ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.957      ;
; 1.834 ; reset_handler:reset_handler_inst|reset ; ad9866:ad9866_inst|dut2_state.1     ; clk_10mhz    ; clk_10mhz   ; 0.000        ; 0.039      ; 1.957      ;
+-------+----------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ad9866_clk'                                                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; ad9866_clk ; Rise       ; ad9866_clk                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; adc[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[0]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[10]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[11]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[12]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[13]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[14]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[15]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[16]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[17]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[18]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[19]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[1]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[20]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[21]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[2]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[3]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[4]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[5]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[6]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[7]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[8]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_delaycnt[9]                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_goodlvl                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_nearclip                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[0]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[1]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[2]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[3]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[4]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; agc_value[5]                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[23]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[24]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[25]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[26]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[27]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|out_data[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[0].cic_comb_inst|prev_data[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; ad9866_clk ; Rise       ; receiver:receiver_inst|cic:cic_inst_I2|cic_comb:cic_stages[1].cic_comb_inst|out_data[0]   ;
+--------+--------------+----------------+------------+------------+------------+-------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_sck'                                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; spi_sck ; Rise       ; spi_sck                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a10                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a11                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a8                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|counter1a9                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|parity2                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|a_graycounter_u57:rdptr_g1p|sub_parity3a[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[16]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[17]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[18]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[19]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[20]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[21]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[22]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[23]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[24]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[25]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[26]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[27]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[28]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[29]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[30]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[31]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[32]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[33]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[34]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[35]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[36]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[37]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[38]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[39]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[40]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[41]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[42]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[43]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[44]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[45]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[46]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[47]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|q_b[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a20~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a24~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a28~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a32~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a36~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a40~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a44~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|altsyncram_hl31:fifo_ram|ram_block7a8~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|done                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[0]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[1]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[2]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[3]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[4]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[5]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|nb[6]                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[10]                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_sck ; Rise       ; spi_slave:spi_slave_rx_inst|rdata[11]                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_10mhz'                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_10mhz ; Rise       ; clk_10mhz                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_bitcount[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_state.1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sclk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|sen_n                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[10]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[11]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[12]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[13]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[14]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[15]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[16]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[17]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[18]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[19]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[20]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[21]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[22]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[23]                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[5]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[6]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[7]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[8]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; counter[9]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_10mhz ; Rise       ; reset_handler:reset_handler_inst|reset_counter[9]  ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[10]                   ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[11]                   ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[4]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[7]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[8]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut2_data[9]                    ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[0]                                       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[1]                                       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[2]                                       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[3]                                       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[4]                                       ;
; -0.233 ; -0.049       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; prev_gain[5]                                       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[0]                      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[1]                      ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width ; clk_10mhz ; Rise       ; ad9866:ad9866_inst|dut1_pc[2]                      ;
+--------+--------------+----------------+-----------------+-----------+------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'spi_slave:spi_slave_rx_inst|done'                                                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                            ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; att[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; dither                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; randomize               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[0]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[10]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[11]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[12]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[13]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[14]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[15]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[16]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[17]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[18]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[19]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[1]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[20]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[21]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[22]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[23]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[24]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[25]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[26]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[27]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[28]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[29]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[2]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[30]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[31]~_Duplicate_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[3]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[4]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[5]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[6]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[7]~_Duplicate_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; spi_slave:spi_slave_rx_inst|done ; Rise       ; rxfreq[8]~_Duplicate_2  ;
+--------+--------------+----------------+------------+----------------------------------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 1.091 ; 1.873 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.268 ; 0.992 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 0.592 ; 1.324 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.458 ; 1.179 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 0.471 ; 1.196 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 0.488 ; 1.218 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 0.523 ; 1.277 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 0.462 ; 1.218 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 0.554 ; 1.281 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 0.831 ; 1.586 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.232 ; 0.956 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 0.665 ; 1.412 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 1.091 ; 1.873 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 1.599 ; 2.373 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 0.641 ; 1.530 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 1.726 ; 2.662 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 2.344 ; 3.345 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.226 ; 2.985 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.226 ; 2.985 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 0.939 ; 1.754 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 0.751 ; 1.592 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 0.751 ; 1.592 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 1.420 ; 2.295 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; -0.013 ; -0.725 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; -0.052 ; -0.764 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.380 ; -1.100 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.250 ; -0.959 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.263 ; -0.975 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.272 ; -0.990 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.295 ; -1.035 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.233 ; -0.975 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.340 ; -1.056 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.611 ; -1.353 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; -0.013 ; -0.725 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.442 ; -1.176 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.856 ; -1.630 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.777 ; -1.574 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.019 ; -0.840 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.488 ; -2.408 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -1.769 ; -2.720 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.419 ; -1.156 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.419 ; -1.156 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.470 ; -1.245 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.257 ; -1.068 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.257 ; -1.068 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.569 ; -1.273 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 4.252 ; 4.391 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 6.580 ; 7.121 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.757 ; 4.956 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.912 ; 5.181 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.801 ; 4.996 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.580 ; 7.121 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.832 ; 5.064 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.825 ; 5.054 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.287 ; 4.046 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.287 ; 4.046 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 6.912 ; 6.629 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 5.689 ; 5.553 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 6.553 ; 6.972 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 4.063 ; 4.176 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.472 ; 4.640 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.256 ; 4.385 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.224 ; 4.355 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.378 ; 4.508 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.337 ; 4.473 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.736 ; 4.874 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.851 ; 5.037 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.841 ; 5.041 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.748 ; 4.877 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.553 ; 6.972 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 5.134 ; 5.367 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.287 ; 4.046 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.287 ; 4.046 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 4.216 ; 4.335 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 4.110 ; 4.222 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 4.286 ; 4.475 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 4.065 ; 4.278 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.771 ; 3.934 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 5.957 ; 5.522 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 6.036 ; 6.450 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 5.433 ; 5.474 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 6.974 ; 7.460 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 5.059 ; 5.201 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 5.196 ; 5.363 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 5.331 ; 5.450 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 6.974 ; 7.460 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 5.446 ; 5.521 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 5.202 ; 5.359 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 4.010 ; 4.120 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 4.621 ; 4.811 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.621 ; 4.811 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.741 ; 4.996 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.662 ; 4.851 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.442 ; 6.973 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.693 ; 4.916 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.659 ; 4.875 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 5.261 ; 5.013 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 4.937 ; 4.777 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 3.978 ; 4.090 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 3.978 ; 4.090 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.372 ; 4.535 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.163 ; 4.291 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.133 ; 4.262 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.281 ; 4.409 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.242 ; 4.375 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.621 ; 4.754 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.735 ; 4.917 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.726 ; 4.921 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.633 ; 4.757 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.437 ; 6.852 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 5.007 ; 5.234 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 4.107 ; 4.219 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 4.005 ; 4.110 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 4.172 ; 4.354 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 3.961 ; 4.165 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.678 ; 3.835 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 5.858 ; 5.429 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 5.941 ; 6.350 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 4.100 ; 4.175 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 4.701 ; 4.806 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.720 ; 4.806 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.701 ; 4.825 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.724 ; 4.835 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 6.452 ; 6.884 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.880 ; 5.059 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.707 ; 4.822 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.187 ; 5.266 ; 6.040 ; 6.138 ;
; ptt_in     ; ad9866_adio[0]  ; 5.113 ; 4.737 ; 5.926 ; 5.550 ;
; ptt_in     ; ad9866_adio[1]  ; 5.137 ; 4.761 ; 5.954 ; 5.578 ;
; ptt_in     ; ad9866_adio[2]  ; 5.126 ; 4.750 ; 5.935 ; 5.559 ;
; ptt_in     ; ad9866_adio[3]  ; 5.126 ; 4.750 ; 5.935 ; 5.559 ;
; ptt_in     ; ad9866_adio[4]  ; 5.381 ; 5.005 ; 6.251 ; 5.875 ;
; ptt_in     ; ad9866_adio[5]  ; 5.381 ; 5.005 ; 6.251 ; 5.875 ;
; ptt_in     ; ad9866_adio[6]  ; 5.536 ; 5.160 ; 6.422 ; 6.046 ;
; ptt_in     ; ad9866_adio[7]  ; 5.536 ; 5.160 ; 6.422 ; 6.046 ;
; ptt_in     ; ad9866_adio[8]  ; 5.554 ; 5.178 ; 6.433 ; 6.057 ;
; ptt_in     ; ad9866_adio[9]  ; 5.554 ; 5.178 ; 6.433 ; 6.057 ;
; ptt_in     ; ad9866_adio[10] ; 5.559 ; 5.183 ; 6.439 ; 6.063 ;
; ptt_in     ; ad9866_adio[11] ; 5.243 ; 4.867 ; 6.090 ; 5.714 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.611 ; 6.738 ;       ;
; ptt_in     ; ad9866_txen     ; 3.919 ;       ;       ; 4.821 ;
; spi_ce[0]  ; spi_miso        ; 4.787 ; 4.411 ; 5.546 ; 5.170 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.041 ; 5.114 ; 5.882 ; 5.974 ;
; ptt_in     ; ad9866_adio[0]  ; 4.917 ; 4.556 ; 5.722 ; 5.361 ;
; ptt_in     ; ad9866_adio[1]  ; 4.940 ; 4.579 ; 5.749 ; 5.388 ;
; ptt_in     ; ad9866_adio[2]  ; 4.930 ; 4.569 ; 5.731 ; 5.370 ;
; ptt_in     ; ad9866_adio[3]  ; 4.930 ; 4.569 ; 5.731 ; 5.370 ;
; ptt_in     ; ad9866_adio[4]  ; 5.175 ; 4.814 ; 6.034 ; 5.673 ;
; ptt_in     ; ad9866_adio[5]  ; 5.175 ; 4.814 ; 6.034 ; 5.673 ;
; ptt_in     ; ad9866_adio[6]  ; 5.324 ; 4.963 ; 6.198 ; 5.837 ;
; ptt_in     ; ad9866_adio[7]  ; 5.324 ; 4.963 ; 6.198 ; 5.837 ;
; ptt_in     ; ad9866_adio[8]  ; 5.342 ; 4.981 ; 6.209 ; 5.848 ;
; ptt_in     ; ad9866_adio[9]  ; 5.342 ; 4.981 ; 6.209 ; 5.848 ;
; ptt_in     ; ad9866_adio[10] ; 5.346 ; 4.985 ; 6.215 ; 5.854 ;
; ptt_in     ; ad9866_adio[11] ; 5.043 ; 4.682 ; 5.880 ; 5.519 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.516 ; 6.634 ;       ;
; ptt_in     ; ad9866_txen     ; 3.824 ;       ;       ; 4.717 ;
; spi_ce[0]  ; spi_miso        ; 4.607 ; 4.246 ; 5.358 ; 4.997 ;
+------------+-----------------+-------+-------+-------+-------+


----------------
; MTBF Summary ;
----------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Synchronizer Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; Source Node                                                                               ; Synchronization Node                                                                                                             ; Worst-Case MTBF (Years) ; Typical MTBF (Years) ; Included in Design MTBF ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10] ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]  ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]         ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ; Not Calculated          ; Not Calculated       ; Yes                     ;
; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]          ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ; Not Calculated          ; Not Calculated       ; Yes                     ;
+-------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------+----------------------+-------------------------+


Synchronizer Chain #1: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.663         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[5]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[5] ;                ;              ;                  ; 0.307        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[5] ;                ;              ;                  ; -1.970       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #2: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.371         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[6]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[6] ;                ;              ;                  ; 0.545        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[6] ;                ;              ;                  ; -1.916       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #3: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.351         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[4]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[4] ;                ;              ;                  ; 0.608        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[4] ;                ;              ;                  ; -1.959       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #4: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.319         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[7]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[7] ;                ;              ;                  ; 0.610        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[7] ;                ;              ;                  ; -1.929       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #5: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.306         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[9]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[9] ;                ;              ;                  ; 0.612        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[9] ;                ;              ;                  ; -1.918       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #6: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.226         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[8]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[8] ;                ;              ;                  ; 0.547        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[8] ;                ;              ;                  ; -1.773       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #7: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.200         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[3]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[3] ;                ;              ;                  ; 0.610        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[3] ;                ;              ;                  ; -1.810       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #8: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -1.178         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[2]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[2] ;                ;              ;                  ; 0.449        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[2] ;                ;              ;                  ; -1.627       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #9: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -1.087         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[11]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[11] ;                ;              ;                  ; 0.544        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[11] ;                ;              ;                  ; -1.631       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #10: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.987         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[1]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[1] ;                ;              ;                  ; 0.520        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[1] ;                ;              ;                  ; -1.507       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #11: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; -0.945         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[10]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[10] ;                ;              ;                  ; 0.612        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[10] ;                ;              ;                  ; -1.557       ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #12: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;
; Synchronization Node    ; txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                         ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                            ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                          ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                             ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                     ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                     ; -0.787         ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                        ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                     ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                         ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                            ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                      ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                              ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|delayed_wrptr_g[0]                                        ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                        ;                ;              ;                  ;              ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe5a[0] ;                ;              ;                  ; 0.544        ;
;  txFIFO:txFIFO_inst|dcfifo:dcfifo_component|dcfifo_jek1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe4|dffe6a[0] ;                ;              ;                  ; -1.331       ;
+----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #13: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.541          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[5]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[5]  ;                ;              ;                  ; 0.541        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[5] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #14: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.542          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[9]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[9]  ;                ;              ;                  ; 0.542        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[9] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #15: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.543          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[6]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[6]  ;                ;              ;                  ; 0.543        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[6] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #16: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.546          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[11]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[11]  ;                ;              ;                  ; 0.546        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[11] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #17: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.546          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[3]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[3]  ;                ;              ;                  ; 0.546        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[3] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #18: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.547          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[0]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[0]  ;                ;              ;                  ; 0.547        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[0] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #19: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.606          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[8]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[8]  ;                ;              ;                  ; 0.606        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[8] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #20: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.607          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[7]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[7]  ;                ;              ;                  ; 0.607        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[7] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #21: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.609          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[1]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[1]  ;                ;              ;                  ; 0.609        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[1] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #22: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.610          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[2]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[2]  ;                ;              ;                  ; 0.610        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[2] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #23: Worst-Case MTBF is Not Calculated
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                            ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                   ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                   ;
; Included in Design MTBF ; Yes                                                                                                                              ;
+-------------------------+----------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                           ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                              ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                            ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                               ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                       ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                       ; 0.611          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                          ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                       ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                           ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                              ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                        ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                                ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[10]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                          ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[10]  ;                ;              ;                  ; 0.611        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[10] ;                ;              ;                  ; n/a          ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



Synchronizer Chain #24: Worst-Case MTBF is Not Calculated
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Chain Summary                                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                ; Value                                                                                                                           ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Source Node             ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                ;
; Synchronization Node    ; rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4] ;
; Worst-Case MTBF (years) ; Not Calculated                                                                                                                  ;
; Typical MTBF (years)    ; Not Calculated                                                                                                                  ;
; Included in Design MTBF ; Yes                                                                                                                             ;
+-------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Statistics                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Property                                                                                                                          ; Value          ; Clock Period ; Active Edge Rate ; Output Slack ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+
; Method of Synchronizer Identification                                                                                             ; User Specified ;              ;                  ;              ;
; Worst-Case MTBF (years)                                                                                                           ; Not Calculated ;              ;                  ;              ;
; Typical MTBF (years)                                                                                                              ; Not Calculated ;              ;                  ;              ;
; Number of Synchronization Registers in Chain                                                                                      ; 2              ;              ;                  ;              ;
; Available Settling Time (ns)                                                                                                      ; 0.613          ;              ;                  ;              ;
; Data Toggle Rate Used in MTBF Calculation (millions of transitions / sec)                                                         ; 125            ;              ;                  ;              ;
; Source Clock                                                                                                                      ;                ;              ;                  ;              ;
;  spi_sck                                                                                                                          ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Synchronization Clock                                                                                                             ;                ;              ;                  ;              ;
;  ad9866_clk                                                                                                                       ;                ; 1.000        ; 1000.0 MHz       ;              ;
; Asynchronous Source                                                                                                               ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|rdptr_g[4]                                                 ;                ;              ;                  ;              ;
; Synchronization Registers                                                                                                         ;                ;              ;                  ;              ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe9a[4]  ;                ;              ;                  ; 0.613        ;
;  rxFIFO:rxFIFO_inst|dcfifo:dcfifo_component|dcfifo_bqj1:auto_generated|alt_synch_pipe_sld:ws_dgrp|dffpipe_re9:dffpipe8|dffe10a[4] ;                ;              ;                  ; n/a          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------+--------------+------------------+--------------+



+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+-----------------------------------+------------+---------+-----------+---------+---------------------+
; Clock                             ; Setup      ; Hold    ; Recovery  ; Removal ; Minimum Pulse Width ;
+-----------------------------------+------------+---------+-----------+---------+---------------------+
; Worst-case Slack                  ; -13.544    ; -0.358  ; -3.857    ; 1.263   ; -4.000              ;
;  ad9866_clk                       ; -13.544    ; -0.088  ; -3.259    ; 1.263   ; -4.000              ;
;  clk_10mhz                        ; -4.571     ; 0.186   ; -3.755    ; 1.828   ; -3.000              ;
;  spi_sck                          ; -5.075     ; -0.358  ; -3.857    ; 1.349   ; -3.201              ;
;  spi_slave:spi_slave_rx_inst|done ; -1.122     ; 0.045   ; N/A       ; N/A     ; -4.000              ;
; Design-wide TNS                   ; -28072.604 ; -16.027 ; -1397.933 ; 0.0     ; -14172.002          ;
;  ad9866_clk                       ; -27201.188 ; -0.516  ; -396.758  ; 0.000   ; -13139.939          ;
;  clk_10mhz                        ; -218.867   ; 0.000   ; -108.632  ; 0.000   ; -127.908            ;
;  spi_sck                          ; -588.857   ; -16.027 ; -892.543  ; 0.000   ; -578.266            ;
;  spi_slave:spi_slave_rx_inst|done ; -68.625    ; 0.000   ; N/A       ; N/A     ; -325.889            ;
+-----------------------------------+------------+---------+-----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                         ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 2.321 ; 2.492 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.340 ; 0.992 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 1.090 ; 1.365 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 0.773 ; 1.179 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 0.810 ; 1.196 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 0.910 ; 1.218 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 0.897 ; 1.277 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 0.791 ; 1.218 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 1.018 ; 1.304 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 1.538 ; 1.807 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.232 ; 0.956 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 1.297 ; 1.546 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 2.321 ; 2.492 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 3.475 ; 3.716 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; 2.833 ; 3.022 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; 3.752 ; 4.165 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; 5.406 ; 5.542 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 4.477 ; 5.089 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 4.477 ; 5.089 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; 1.846 ; 2.176 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; 2.861 ; 3.184 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; 2.861 ; 3.184 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; 3.321 ; 3.525 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                            ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; ad9866_adio[*]   ; ad9866_clk                       ; 0.560  ; 0.350  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 0.355  ; 0.144  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; -0.380 ; -0.514 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; -0.070 ; -0.292 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; -0.107 ; -0.317 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; -0.220 ; -0.357 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; -0.132 ; -0.175 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; -0.054 ; -0.110 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; -0.313 ; -0.449 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; -0.611 ; -0.914 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 0.560  ; 0.350  ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; -0.442 ; -0.675 ; Rise       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; -0.856 ; -1.563 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.777 ; -1.429 ; Rise       ; ad9866_clk                       ;
; ptt_in           ; ad9866_clk                       ; -0.019 ; -0.840 ; Fall       ; ad9866_clk                       ;
; ad9866_sdo       ; clk_10mhz                        ; -1.488 ; -2.408 ; Rise       ; clk_10mhz                        ;
; ptt_in           ; spi_sck                          ; -1.769 ; -2.720 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.309 ; -0.521 ; Rise       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.309 ; -0.521 ; Rise       ; spi_sck                          ;
; spi_mosi         ; spi_sck                          ; -0.470 ; -0.522 ; Rise       ; spi_sck                          ;
; spi_ce[*]        ; spi_sck                          ; -0.257 ; -1.068 ; Fall       ; spi_sck                          ;
;  spi_ce[0]       ; spi_sck                          ; -0.257 ; -1.068 ; Fall       ; spi_sck                          ;
; ptt_in           ; spi_slave:spi_slave_rx_inst|done ; -0.569 ; -1.224 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 9.375  ; 9.243  ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 13.377 ; 13.494 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 10.636 ; 10.324 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 10.925 ; 10.844 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 10.787 ; 10.367 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 13.377 ; 13.494 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 10.649 ; 10.544 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 10.804 ; 10.541 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.705  ; 6.997  ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.705  ; 6.997  ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 14.363 ; 14.822 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 12.176 ; 12.223 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 11.765 ; 11.785 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 7.384  ; 7.330  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 8.347  ; 8.220  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 7.811  ; 7.738  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 7.778  ; 7.689  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 8.052  ; 7.978  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 7.983  ; 7.911  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 8.932  ; 8.728  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 9.155  ; 8.961  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 9.153  ; 8.960  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 8.960  ; 8.741  ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 11.765 ; 11.785 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 9.846  ; 9.597  ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 6.705  ; 6.997  ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 6.705  ; 6.997  ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 9.097  ; 8.738  ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 8.811  ; 8.546  ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 9.240  ; 8.946  ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 8.778  ; 8.601  ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 8.113  ; 7.953  ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 10.853 ; 10.870 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 10.717 ; 10.799 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 11.922 ; 11.608 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 13.817 ; 13.977 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 10.984 ; 10.571 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 11.130 ; 11.062 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 11.593 ; 11.174 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 13.817 ; 13.977 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 11.601 ; 11.537 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 11.278 ; 10.962 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+--------+--------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port        ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+
; DEBUG_LED4       ; ad9866_clk                       ; 4.010 ; 4.120 ; Rise       ; ad9866_clk                       ;
; ad9866_pga[*]    ; ad9866_clk                       ; 4.621 ; 4.811 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[0]   ; ad9866_clk                       ; 4.621 ; 4.811 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[1]   ; ad9866_clk                       ; 4.741 ; 4.996 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[2]   ; ad9866_clk                       ; 4.662 ; 4.851 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[3]   ; ad9866_clk                       ; 6.442 ; 6.973 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[4]   ; ad9866_clk                       ; 4.693 ; 4.916 ; Rise       ; ad9866_clk                       ;
;  ad9866_pga[5]   ; ad9866_clk                       ; 4.659 ; 4.875 ; Rise       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Rise       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Rise       ; ad9866_clk                       ;
; rxFIFOEmpty      ; ad9866_clk                       ; 5.261 ; 5.013 ; Rise       ; ad9866_clk                       ;
; txFIFOFull       ; ad9866_clk                       ; 4.937 ; 4.777 ; Rise       ; ad9866_clk                       ;
; ad9866_adio[*]   ; ad9866_clk                       ; 3.978 ; 4.090 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[0]  ; ad9866_clk                       ; 3.978 ; 4.090 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[1]  ; ad9866_clk                       ; 4.372 ; 4.535 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[2]  ; ad9866_clk                       ; 4.163 ; 4.291 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[3]  ; ad9866_clk                       ; 4.133 ; 4.262 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[4]  ; ad9866_clk                       ; 4.281 ; 4.409 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[5]  ; ad9866_clk                       ; 4.242 ; 4.375 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[6]  ; ad9866_clk                       ; 4.621 ; 4.754 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[7]  ; ad9866_clk                       ; 4.735 ; 4.917 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[8]  ; ad9866_clk                       ; 4.726 ; 4.921 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[9]  ; ad9866_clk                       ; 4.633 ; 4.757 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[10] ; ad9866_clk                       ; 6.437 ; 6.852 ; Fall       ; ad9866_clk                       ;
;  ad9866_adio[11] ; ad9866_clk                       ; 5.007 ; 5.234 ; Fall       ; ad9866_clk                       ;
; ad9866_rxclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Fall       ; ad9866_clk                       ;
; ad9866_txclk     ; ad9866_clk                       ; 3.216 ; 3.968 ; Fall       ; ad9866_clk                       ;
; DEBUG_LED1       ; clk_10mhz                        ; 4.107 ; 4.219 ; Rise       ; clk_10mhz                        ;
; DEBUG_LED2       ; clk_10mhz                        ; 4.005 ; 4.110 ; Rise       ; clk_10mhz                        ;
; ad9866_rst_n     ; clk_10mhz                        ; 4.172 ; 4.354 ; Rise       ; clk_10mhz                        ;
; ad9866_sclk      ; clk_10mhz                        ; 3.961 ; 4.165 ; Rise       ; clk_10mhz                        ;
; ad9866_sdio      ; clk_10mhz                        ; 3.678 ; 3.835 ; Rise       ; clk_10mhz                        ;
; ad9866_sen_n     ; clk_10mhz                        ; 5.858 ; 5.429 ; Rise       ; clk_10mhz                        ;
; spi_miso         ; spi_sck                          ; 5.941 ; 6.350 ; Fall       ; spi_sck                          ;
; DEBUG_LED3       ; spi_slave:spi_slave_rx_inst|done ; 4.100 ; 4.175 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
; ad9866_pga[*]    ; spi_slave:spi_slave_rx_inst|done ; 4.701 ; 4.806 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[0]   ; spi_slave:spi_slave_rx_inst|done ; 4.720 ; 4.806 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[1]   ; spi_slave:spi_slave_rx_inst|done ; 4.701 ; 4.825 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[2]   ; spi_slave:spi_slave_rx_inst|done ; 4.724 ; 4.835 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[3]   ; spi_slave:spi_slave_rx_inst|done ; 6.452 ; 6.884 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[4]   ; spi_slave:spi_slave_rx_inst|done ; 4.880 ; 5.059 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
;  ad9866_pga[5]   ; spi_slave:spi_slave_rx_inst|done ; 4.707 ; 4.822 ; Rise       ; spi_slave:spi_slave_rx_inst|done ;
+------------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------+
; Progagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; ptt_in     ; DEBUG_LED4      ; 11.062 ; 10.844 ; 11.354 ; 11.179 ;
; ptt_in     ; ad9866_adio[0]  ; 8.314  ; 7.930  ; 8.554  ; 8.170  ;
; ptt_in     ; ad9866_adio[1]  ; 8.359  ; 7.975  ; 8.605  ; 8.221  ;
; ptt_in     ; ad9866_adio[2]  ; 8.327  ; 7.943  ; 8.573  ; 8.189  ;
; ptt_in     ; ad9866_adio[3]  ; 8.327  ; 7.943  ; 8.573  ; 8.189  ;
; ptt_in     ; ad9866_adio[4]  ; 8.869  ; 8.485  ; 9.147  ; 8.763  ;
; ptt_in     ; ad9866_adio[5]  ; 8.869  ; 8.485  ; 9.147  ; 8.763  ;
; ptt_in     ; ad9866_adio[6]  ; 9.245  ; 8.861  ; 9.480  ; 9.096  ;
; ptt_in     ; ad9866_adio[7]  ; 9.245  ; 8.861  ; 9.480  ; 9.096  ;
; ptt_in     ; ad9866_adio[8]  ; 9.258  ; 8.874  ; 9.478  ; 9.094  ;
; ptt_in     ; ad9866_adio[9]  ; 9.258  ; 8.874  ; 9.478  ; 9.094  ;
; ptt_in     ; ad9866_adio[10] ; 9.267  ; 8.883  ; 9.500  ; 9.116  ;
; ptt_in     ; ad9866_adio[11] ; 8.538  ; 8.154  ; 8.865  ; 8.481  ;
; ptt_in     ; ad9866_rxen     ;        ; 10.778 ; 11.205 ;        ;
; ptt_in     ; ad9866_txen     ; 8.194  ;        ;        ; 8.417  ;
; spi_ce[0]  ; spi_miso        ; 7.654  ; 7.270  ; 7.821  ; 7.437  ;
+------------+-----------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Progagation Delay                                    ;
+------------+-----------------+-------+-------+-------+-------+
; Input Port ; Output Port     ; RR    ; RF    ; FR    ; FF    ;
+------------+-----------------+-------+-------+-------+-------+
; ptt_in     ; DEBUG_LED4      ; 5.041 ; 5.114 ; 5.882 ; 5.974 ;
; ptt_in     ; ad9866_adio[0]  ; 4.917 ; 4.556 ; 5.722 ; 5.361 ;
; ptt_in     ; ad9866_adio[1]  ; 4.940 ; 4.579 ; 5.749 ; 5.388 ;
; ptt_in     ; ad9866_adio[2]  ; 4.930 ; 4.569 ; 5.731 ; 5.370 ;
; ptt_in     ; ad9866_adio[3]  ; 4.930 ; 4.569 ; 5.731 ; 5.370 ;
; ptt_in     ; ad9866_adio[4]  ; 5.175 ; 4.814 ; 6.034 ; 5.673 ;
; ptt_in     ; ad9866_adio[5]  ; 5.175 ; 4.814 ; 6.034 ; 5.673 ;
; ptt_in     ; ad9866_adio[6]  ; 5.324 ; 4.963 ; 6.198 ; 5.837 ;
; ptt_in     ; ad9866_adio[7]  ; 5.324 ; 4.963 ; 6.198 ; 5.837 ;
; ptt_in     ; ad9866_adio[8]  ; 5.342 ; 4.981 ; 6.209 ; 5.848 ;
; ptt_in     ; ad9866_adio[9]  ; 5.342 ; 4.981 ; 6.209 ; 5.848 ;
; ptt_in     ; ad9866_adio[10] ; 5.346 ; 4.985 ; 6.215 ; 5.854 ;
; ptt_in     ; ad9866_adio[11] ; 5.043 ; 4.682 ; 5.880 ; 5.519 ;
; ptt_in     ; ad9866_rxen     ;       ; 5.516 ; 6.634 ;       ;
; ptt_in     ; ad9866_txen     ; 3.824 ;       ;       ; 4.717 ;
; spi_ce[0]  ; spi_miso        ; 4.607 ; 4.246 ; 5.358 ; 4.997 ;
+------------+-----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; spi_miso        ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; spi_ce[1]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ptt_in          ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_clk      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_10mhz       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_ce[0]       ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_sck         ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; spi_mosi        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ad9866_sdo      ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~   ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.09 V              ; -0.0143 V           ; 0.036 V                              ; 0.132 V                              ; 9.31e-10 s                  ; 8.92e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.09 V             ; -0.0143 V          ; 0.036 V                             ; 0.132 V                             ; 9.31e-10 s                 ; 8.92e-10 s                 ; Yes                       ; Yes                       ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.19e-06 V                   ; 3.08 V              ; -0.00185 V          ; 0.026 V                              ; 0.198 V                              ; 7.29e-09 s                  ; 7.15e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.19e-06 V                  ; 3.08 V             ; -0.00185 V         ; 0.026 V                             ; 0.198 V                             ; 7.29e-09 s                 ; 7.15e-09 s                 ; Yes                       ; Yes                       ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0157 V           ; 0.064 V                              ; 0.115 V                              ; 8.91e-10 s                  ; 8.66e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0157 V          ; 0.064 V                             ; 0.115 V                             ; 8.91e-10 s                 ; 8.66e-10 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.00186 V          ; 0.07 V                               ; 0.172 V                              ; 7.27e-09 s                  ; 7.07e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.00186 V         ; 0.07 V                              ; 0.172 V                             ; 7.27e-09 s                 ; 7.07e-09 s                 ; Yes                       ; Yes                       ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8e-07 V                      ; 3.09 V              ; -0.0139 V           ; 0.082 V                              ; 0.137 V                              ; 1.32e-09 s                  ; 1.29e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8e-07 V                     ; 3.09 V             ; -0.0139 V          ; 0.082 V                             ; 0.137 V                             ; 1.32e-09 s                 ; 1.29e-09 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ad9866_rxen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rxclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_txen     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_txclk    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_sclk     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sdio     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_sen_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_rst_n    ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_mode     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; ad9866_pga[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; ad9866_pga[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.53 V              ; -0.0594 V           ; 0.209 V                              ; 0.186 V                              ; 6.36e-10 s                  ; 6.3e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.53 V             ; -0.0594 V          ; 0.209 V                             ; 0.186 V                             ; 6.36e-10 s                 ; 6.3e-10 s                  ; No                        ; No                        ;
; spi_miso        ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.92e-07 V                   ; 3.47 V              ; -0.00833 V          ; 0.321 V                              ; 0.308 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.92e-07 V                  ; 3.47 V             ; -0.00833 V         ; 0.321 V                             ; 0.308 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; DEBUG_LED1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DEBUG_LED3      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DEBUG_LED4      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rxFIFOEmpty     ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; txFIFOFull      ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[0]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[1]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[2]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[3]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[4]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[5]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[6]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[7]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[8]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ad9866_adio[9]  ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.54 V              ; -0.0659 V           ; 0.392 V                              ; 0.179 V                              ; 5.03e-10 s                  ; 6.23e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.54 V             ; -0.0659 V          ; 0.392 V                             ; 0.179 V                             ; 5.03e-10 s                 ; 6.23e-10 s                 ; No                        ; No                        ;
; ad9866_adio[10] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.47 V              ; -0.0089 V           ; 0.316 V                              ; 0.302 V                              ; 4.78e-09 s                  ; 4.88e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.47 V             ; -0.0089 V          ; 0.316 V                             ; 0.302 V                             ; 4.78e-09 s                 ; 4.88e-09 s                 ; No                        ; No                        ;
; ad9866_adio[11] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.98e-07 V                   ; 3.52 V              ; -0.0536 V           ; 0.251 V                              ; 0.255 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.98e-07 V                  ; 3.52 V             ; -0.0536 V          ; 0.251 V                             ; 0.255 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866_clk                       ; ad9866_clk                       ; 258996   ; 0        ; 12       ; 0        ;
; clk_10mhz                        ; ad9866_clk                       ; 45       ; 0        ; 0        ; 0        ;
; spi_sck                          ; ad9866_clk                       ; 24       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 31039856 ; 0        ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1878     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 120      ; 0        ; 0        ; 0        ;
; spi_sck                          ; spi_sck                          ; 1893     ; 0        ; 384      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 148      ; 148      ; 0        ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 111      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; ad9866_clk                       ; ad9866_clk                       ; 258996   ; 0        ; 12       ; 0        ;
; clk_10mhz                        ; ad9866_clk                       ; 45       ; 0        ; 0        ; 0        ;
; spi_sck                          ; ad9866_clk                       ; 24       ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; ad9866_clk                       ; 31039856 ; 0        ; 0        ; 0        ;
; clk_10mhz                        ; clk_10mhz                        ; 1878     ; 0        ; 0        ; 0        ;
; spi_slave:spi_slave_rx_inst|done ; clk_10mhz                        ; 120      ; 0        ; 0        ; 0        ;
; spi_sck                          ; spi_sck                          ; 1893     ; 0        ; 384      ; 47       ;
; spi_slave:spi_slave_rx_inst|done ; spi_sck                          ; 148      ; 148      ; 0        ; 0        ;
; spi_sck                          ; spi_slave:spi_slave_rx_inst|done ; 111      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 144      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 218      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_10mhz  ; ad9866_clk ; 144      ; 0        ; 0        ; 0        ;
; clk_10mhz  ; clk_10mhz  ; 29       ; 0        ; 0        ; 0        ;
; clk_10mhz  ; spi_sck    ; 218      ; 0        ; 48       ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 137   ; 137  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Aug 11 14:02:17 2016
Info: Command: quartus_sta RadioBerry -c radioberry
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_jek1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe4|dffe5a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'radioberry.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ad9866_clk ad9866_clk
    Info (332105): create_clock -period 1.000 -name spi_slave:spi_slave_rx_inst|done spi_slave:spi_slave_rx_inst|done
    Info (332105): create_clock -period 1.000 -name spi_sck spi_sck
    Info (332105): create_clock -period 1.000 -name clk_10mhz clk_10mhz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.544
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.544    -27201.188 ad9866_clk 
    Info (332119):    -5.075      -588.857 spi_sck 
    Info (332119):    -4.571      -218.867 clk_10mhz 
    Info (332119):    -1.100       -63.692 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.358       -16.027 spi_sck 
    Info (332119):     0.191         0.000 ad9866_clk 
    Info (332119):     0.454         0.000 clk_10mhz 
    Info (332119):     0.658         0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -3.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.857      -892.543 spi_sck 
    Info (332119):    -3.755      -108.632 clk_10mhz 
    Info (332119):    -3.259      -396.758 ad9866_clk 
Info (332146): Worst-case removal slack is 2.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.643         0.000 ad9866_clk 
    Info (332119):     2.784         0.000 spi_sck 
    Info (332119):     3.996         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000    -13112.819 ad9866_clk 
    Info (332119):    -4.000      -325.889 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.201      -578.206 spi_sck 
    Info (332119):    -3.000      -127.908 clk_10mhz 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.109
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.109    -24981.098 ad9866_clk 
    Info (332119):    -4.672      -535.056 spi_sck 
    Info (332119):    -4.219      -195.409 clk_10mhz 
    Info (332119):    -1.122       -68.625 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.327       -15.090 spi_sck 
    Info (332119):     0.134         0.000 ad9866_clk 
    Info (332119):     0.402         0.000 clk_10mhz 
    Info (332119):     0.742         0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case recovery slack is -3.461
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.461      -778.446 spi_sck 
    Info (332119):    -3.389       -98.110 clk_10mhz 
    Info (332119):    -2.791      -336.675 ad9866_clk 
Info (332146): Worst-case removal slack is 2.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.213         0.000 ad9866_clk 
    Info (332119):     2.325         0.000 spi_sck 
    Info (332119):     3.589         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.000    -13139.939 ad9866_clk 
    Info (332119):    -4.000      -325.889 spi_slave:spi_slave_rx_inst|done 
    Info (332119):    -3.201      -578.266 spi_sck 
    Info (332119):    -3.000      -127.908 clk_10mhz 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.475
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.475     -8296.596 ad9866_clk 
    Info (332119):    -1.600       -98.701 spi_sck 
    Info (332119):    -1.427       -49.366 clk_10mhz 
    Info (332119):     0.219         0.000 spi_slave:spi_slave_rx_inst|done 
Info (332146): Worst-case hold slack is -0.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.180        -8.500 spi_sck 
    Info (332119):    -0.088        -0.516 ad9866_clk 
    Info (332119):     0.045         0.000 spi_slave:spi_slave_rx_inst|done 
    Info (332119):     0.186         0.000 clk_10mhz 
Info (332146): Worst-case recovery slack is -1.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.355      -290.824 spi_sck 
    Info (332119):    -1.250       -36.125 clk_10mhz 
    Info (332119):    -1.062      -123.834 ad9866_clk 
Info (332146): Worst-case removal slack is 1.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.263         0.000 ad9866_clk 
    Info (332119):     1.349         0.000 spi_sck 
    Info (332119):     1.828         0.000 clk_10mhz 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000    -10861.313 ad9866_clk 
    Info (332119):    -3.000      -446.745 spi_sck 
    Info (332119):    -3.000      -110.824 clk_10mhz 
    Info (332119):    -1.000      -111.000 spi_slave:spi_slave_rx_inst|done 
Info (332114): Report Metastability: Found 24 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 654 megabytes
    Info: Processing ended: Thu Aug 11 14:02:34 2016
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:24


