TimeQuest Timing Analyzer report for UART
Sun Nov  2 17:36:55 2014
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; UART                                                            ;
; Device Family      ; Cyclone IV GX                                                   ;
; Device Name        ; EP4CGX150DF31C7                                                 ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 373.83 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.675 ; -88.456            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.392 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -112.500                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.675 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.583      ;
; -1.675 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.583      ;
; -1.675 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.583      ;
; -1.675 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.583      ;
; -1.675 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.583      ;
; -1.675 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.583      ;
; -1.675 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.583      ;
; -1.675 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.583      ;
; -1.645 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.553      ;
; -1.645 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.553      ;
; -1.645 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.553      ;
; -1.645 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.553      ;
; -1.645 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.553      ;
; -1.645 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.553      ;
; -1.645 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.553      ;
; -1.645 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.553      ;
; -1.643 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.551      ;
; -1.643 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.551      ;
; -1.643 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.551      ;
; -1.643 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.551      ;
; -1.643 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.551      ;
; -1.643 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.551      ;
; -1.643 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.551      ;
; -1.643 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.551      ;
; -1.613 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.521      ;
; -1.613 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.521      ;
; -1.613 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.521      ;
; -1.613 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.521      ;
; -1.613 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.521      ;
; -1.613 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.521      ;
; -1.613 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.521      ;
; -1.613 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.521      ;
; -1.559 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.467      ;
; -1.559 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.467      ;
; -1.559 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.467      ;
; -1.559 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.467      ;
; -1.559 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.467      ;
; -1.559 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.467      ;
; -1.559 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.467      ;
; -1.559 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.090     ; 2.467      ;
; -1.551 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.459      ;
; -1.551 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.459      ;
; -1.551 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.459      ;
; -1.551 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.459      ;
; -1.551 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.459      ;
; -1.551 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.459      ;
; -1.551 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.459      ;
; -1.551 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.459      ;
; -1.528 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.436      ;
; -1.528 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.436      ;
; -1.528 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.436      ;
; -1.528 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.436      ;
; -1.528 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.436      ;
; -1.528 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.436      ;
; -1.528 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.436      ;
; -1.528 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.090     ; 2.436      ;
; -1.521 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.429      ;
; -1.521 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.429      ;
; -1.521 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.429      ;
; -1.521 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.429      ;
; -1.521 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.429      ;
; -1.521 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.429      ;
; -1.521 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.429      ;
; -1.521 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.429      ;
; -1.464 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 1.000        ; -0.090     ; 2.372      ;
; -1.464 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 1.000        ; -0.090     ; 2.372      ;
; -1.464 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 1.000        ; -0.090     ; 2.372      ;
; -1.464 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[3]         ; clk          ; clk         ; 1.000        ; -0.090     ; 2.372      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.446 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.353      ;
; -1.435 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.343      ;
; -1.435 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.343      ;
; -1.435 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.343      ;
; -1.435 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.343      ;
; -1.435 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.343      ;
; -1.435 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.343      ;
; -1.435 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.343      ;
; -1.435 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 1.000        ; -0.090     ; 2.343      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.434 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.341      ;
; -1.426 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.333      ;
; -1.426 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.333      ;
; -1.426 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.333      ;
; -1.426 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; clk          ; clk         ; 1.000        ; -0.091     ; 2.333      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.392 ; UARTTransmitter:TRANSMITTER|state.idle       ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.392 ; UARTTransmitter:TRANSMITTER|state.start      ; UARTTransmitter:TRANSMITTER|state.start      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.393 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; UARTReceiver:RECEIVER|rxd_bit_inv            ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; UARTReceiver:RECEIVER|state.bit0             ; UARTReceiver:RECEIVER|state.bit0             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|state.idle             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|bit_spacing[3]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.395 ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.107      ; 0.688      ;
; 0.398 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.674      ;
; 0.415 ; UARTTransmitter:TRANSMITTER|state.bit4       ; UARTTransmitter:TRANSMITTER|state.bit5       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.692      ;
; 0.415 ; UARTTransmitter:TRANSMITTER|state.bit5       ; UARTTransmitter:TRANSMITTER|state.bit6       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.692      ;
; 0.415 ; UARTReceiver:RECEIVER|data[0]                ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.691      ;
; 0.416 ; UARTTransmitter:TRANSMITTER|state.start      ; UARTTransmitter:TRANSMITTER|state.bit0       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.693      ;
; 0.416 ; UARTTransmitter:TRANSMITTER|state.bit1       ; UARTTransmitter:TRANSMITTER|state.bit2       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.693      ;
; 0.416 ; UARTTransmitter:TRANSMITTER|state.bit7       ; UARTTransmitter:TRANSMITTER|state.stop1      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.693      ;
; 0.416 ; UARTReceiver:RECEIVER|state.bit2             ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.692      ;
; 0.417 ; UARTTransmitter:TRANSMITTER|state.bit3       ; UARTTransmitter:TRANSMITTER|state.bit4       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.694      ;
; 0.417 ; UARTReceiver:RECEIVER|state.bit1             ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.693      ;
; 0.417 ; UARTReceiver:RECEIVER|state.bit3             ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.693      ;
; 0.418 ; UARTReceiver:RECEIVER|state.bit4             ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.694      ;
; 0.418 ; UARTReceiver:RECEIVER|state.bit5             ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.694      ;
; 0.422 ; UARTTransmitter:TRANSMITTER|state.stop1      ; UARTTransmitter:TRANSMITTER|state.stop2      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.699      ;
; 0.422 ; UARTReceiver:RECEIVER|data[2]                ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.698      ;
; 0.423 ; UARTReceiver:RECEIVER|data[5]                ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.699      ;
; 0.423 ; UARTReceiver:RECEIVER|data[4]                ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.699      ;
; 0.424 ; UARTReceiver:RECEIVER|data[6]                ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.700      ;
; 0.424 ; UARTReceiver:RECEIVER|data[2]                ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.700      ;
; 0.424 ; UARTReceiver:RECEIVER|data[3]                ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.700      ;
; 0.424 ; UARTReceiver:RECEIVER|data[4]                ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.700      ;
; 0.424 ; UARTReceiver:RECEIVER|data[6]                ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.700      ;
; 0.425 ; UARTTransmitter:TRANSMITTER|state.bit0       ; UARTTransmitter:TRANSMITTER|state.bit1       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.702      ;
; 0.425 ; UARTReceiver:RECEIVER|data[5]                ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.701      ;
; 0.426 ; UARTReceiver:RECEIVER|data[3]                ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.702      ;
; 0.437 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.713      ;
; 0.437 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.713      ;
; 0.531 ; UARTReceiver:RECEIVER|rxd_sync_inv[0]        ; UARTReceiver:RECEIVER|rxd_sync_inv[1]        ; clk          ; clk         ; 0.000        ; 0.107      ; 0.824      ;
; 0.542 ; UARTTransmitter:TRANSMITTER|state.stop2      ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.819      ;
; 0.544 ; UARTTransmitter:TRANSMITTER|state.bit2       ; UARTTransmitter:TRANSMITTER|state.bit3       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.821      ;
; 0.546 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.250      ;
; 0.552 ; UARTReceiver:RECEIVER|data[7]                ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.828      ;
; 0.553 ; UARTTransmitter:TRANSMITTER|state.bit6       ; UARTTransmitter:TRANSMITTER|state.bit7       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.830      ;
; 0.553 ; UARTReceiver:RECEIVER|data[1]                ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 0.000        ; 0.090      ; 0.829      ;
; 0.553 ; UARTReceiver:RECEIVER|data[1]                ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.829      ;
; 0.555 ; UARTReceiver:RECEIVER|data[7]                ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.831      ;
; 0.562 ; UARTReceiver:RECEIVER|state.bit0             ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.838      ;
; 0.592 ; UARTReceiver:RECEIVER|state.bit6             ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.868      ;
; 0.606 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.090      ; 0.882      ;
; 0.616 ; UARTReceiver:RECEIVER|state.stop             ; UARTReceiver:RECEIVER|state.idle             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.892      ;
; 0.623 ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.107      ; 0.916      ;
; 0.630 ; UARTReceiver:RECEIVER|baud_divider[8]        ; UARTReceiver:RECEIVER|baud_divider[8]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.906      ;
; 0.632 ; UARTReceiver:RECEIVER|baud_divider[6]        ; UARTReceiver:RECEIVER|baud_divider[6]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.908      ;
; 0.632 ; UARTReceiver:RECEIVER|baud_divider[7]        ; UARTReceiver:RECEIVER|baud_divider[7]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.908      ;
; 0.636 ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.913      ;
; 0.637 ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.914      ;
; 0.637 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.914      ;
; 0.638 ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.915      ;
; 0.638 ; UARTReceiver:RECEIVER|baud_divider[10]       ; UARTReceiver:RECEIVER|baud_divider[10]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.914      ;
; 0.638 ; UARTReceiver:RECEIVER|baud_divider[14]       ; UARTReceiver:RECEIVER|baud_divider[14]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.914      ;
; 0.640 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.917      ;
; 0.640 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.917      ;
; 0.640 ; UARTReceiver:RECEIVER|baud_divider[12]       ; UARTReceiver:RECEIVER|baud_divider[12]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.916      ;
; 0.640 ; UARTReceiver:RECEIVER|baud_divider[13]       ; UARTReceiver:RECEIVER|baud_divider[13]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.916      ;
; 0.641 ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.918      ;
; 0.641 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.918      ;
; 0.641 ; UARTReceiver:RECEIVER|baud_divider[9]        ; UARTReceiver:RECEIVER|baud_divider[9]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.917      ;
; 0.649 ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.926      ;
; 0.653 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.357      ;
; 0.655 ; UARTReceiver:RECEIVER|baud_divider[11]       ; UARTReceiver:RECEIVER|baud_divider[11]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.931      ;
; 0.656 ; UARTReceiver:RECEIVER|baud_divider[5]        ; UARTReceiver:RECEIVER|baud_divider[5]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.932      ;
; 0.661 ; UARTReceiver:RECEIVER|state.stop             ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.937      ;
; 0.667 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.371      ;
; 0.671 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.375      ;
; 0.681 ; UARTTransmitter:TRANSMITTER|state.stop2      ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.958      ;
; 0.690 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.394      ;
; 0.694 ; UARTReceiver:RECEIVER|baudover_tick          ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.090      ; 0.970      ;
; 0.708 ; UARTReceiver:RECEIVER|state.bit7             ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 0.000        ; 0.090      ; 0.984      ;
; 0.726 ; UARTReceiver:RECEIVER|rxd_bit_inv            ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.090      ; 1.002      ;
; 0.774 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.478      ;
; 0.779 ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.483      ;
; 0.781 ; UARTTransmitter:TRANSMITTER|state.idle       ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.787 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.491      ;
; 0.792 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.496      ;
; 0.797 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.501      ;
; 0.799 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.076      ;
; 0.825 ; UARTTransmitter:TRANSMITTER|baud_tick        ; UARTTransmitter:TRANSMITTER|state.start      ; clk          ; clk         ; 0.000        ; 0.091      ; 1.102      ;
; 0.827 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|state.bit0             ; clk          ; clk         ; 0.000        ; 0.090      ; 1.103      ;
; 0.831 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.090      ; 1.107      ;
; 0.833 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.090      ; 1.109      ;
; 0.834 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 0.000        ; 0.090      ; 1.110      ;
; 0.835 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 0.000        ; 0.090      ; 1.111      ;
; 0.836 ; UARTTransmitter:TRANSMITTER|baud_tick        ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.113      ;
; 0.844 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.090      ; 1.120      ;
; 0.890 ; UARTTransmitter:TRANSMITTER|state.bit6       ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.091      ; 1.167      ;
; 0.892 ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; UARTTransmitter:TRANSMITTER|baud_tick        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.169      ;
; 0.898 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_tick        ; clk          ; clk         ; 0.000        ; 0.091      ; 1.175      ;
; 0.900 ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.604      ;
; 0.905 ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.518      ; 1.609      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[10]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[11]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[12]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[13]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[14]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[5]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[6]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[7]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[8]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[9]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baudover_tick          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[0]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[1]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[2]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[3]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[0]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[1]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[2]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[3]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[4]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[5]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[6]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[7]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_bit_inv            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[0]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[1]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[2]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[3]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[4]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[5]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[6]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[7]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data_ready         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[0]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit0             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit1             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit2             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit3             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit4             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit5             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit6             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit7             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.idle             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.stop             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[10] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[11] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[12] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[13] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[14] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[15] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[16] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[17] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[18] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_tick        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit0       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit1       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit2       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit3       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit4       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit5       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit6       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit7       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.idle       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.start      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop1      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop2      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|txd              ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[10] ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[11] ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[12] ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[13] ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[14] ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[15] ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[16] ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_tick        ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit0       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit1       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit2       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit3       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit4       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit5       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit6       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit7       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.idle       ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.start      ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop1      ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop2      ;
; 0.235  ; 0.455        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|txd              ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[10]       ;
; 0.241  ; 0.461        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[11]       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 0.816 ; 1.201 ; Rise       ; clk             ;
; txd_start ; clk        ; 0.920 ; 1.293 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -0.318 ; -0.700 ; Rise       ; clk             ;
; txd_start ; clk        ; -0.292 ; -0.641 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rxd_data[*]    ; clk        ; 8.470  ; 8.542  ; Rise       ; clk             ;
;  rxd_data[0]   ; clk        ; 6.981  ; 6.983  ; Rise       ; clk             ;
;  rxd_data[1]   ; clk        ; 6.992  ; 6.992  ; Rise       ; clk             ;
;  rxd_data[2]   ; clk        ; 7.312  ; 7.309  ; Rise       ; clk             ;
;  rxd_data[3]   ; clk        ; 7.389  ; 7.379  ; Rise       ; clk             ;
;  rxd_data[4]   ; clk        ; 7.308  ; 7.300  ; Rise       ; clk             ;
;  rxd_data[5]   ; clk        ; 8.470  ; 8.542  ; Rise       ; clk             ;
;  rxd_data[6]   ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  rxd_data[7]   ; clk        ; 7.298  ; 7.294  ; Rise       ; clk             ;
; rxd_data_ready ; clk        ; 7.549  ; 7.522  ; Rise       ; clk             ;
; txd            ; clk        ; 13.971 ; 14.126 ; Rise       ; clk             ;
; txd_busy       ; clk        ; 7.297  ; 7.279  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rxd_data[*]    ; clk        ; 6.758  ; 6.758  ; Rise       ; clk             ;
;  rxd_data[0]   ; clk        ; 6.758  ; 6.758  ; Rise       ; clk             ;
;  rxd_data[1]   ; clk        ; 6.769  ; 6.767  ; Rise       ; clk             ;
;  rxd_data[2]   ; clk        ; 7.076  ; 7.072  ; Rise       ; clk             ;
;  rxd_data[3]   ; clk        ; 7.152  ; 7.142  ; Rise       ; clk             ;
;  rxd_data[4]   ; clk        ; 7.072  ; 7.064  ; Rise       ; clk             ;
;  rxd_data[5]   ; clk        ; 8.238  ; 8.310  ; Rise       ; clk             ;
;  rxd_data[6]   ; clk        ; 7.154  ; 7.154  ; Rise       ; clk             ;
;  rxd_data[7]   ; clk        ; 7.064  ; 7.059  ; Rise       ; clk             ;
; rxd_data_ready ; clk        ; 7.304  ; 7.278  ; Rise       ; clk             ;
; txd            ; clk        ; 13.463 ; 13.616 ; Rise       ; clk             ;
; txd_busy       ; clk        ; 7.062  ; 7.044  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 407.17 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.456 ; -73.951           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.344 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -112.500                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.456 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.456 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.456 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.456 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.456 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.456 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.456 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.456 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.442 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.442 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.442 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.442 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.442 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.442 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.442 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.442 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.360      ;
; -1.429 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.429 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.429 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.429 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.429 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.429 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.429 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.429 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.415 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.333      ;
; -1.415 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.333      ;
; -1.415 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.333      ;
; -1.415 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.333      ;
; -1.415 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.333      ;
; -1.415 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.333      ;
; -1.415 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.333      ;
; -1.415 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.333      ;
; -1.374 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.374 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.374 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.374 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.374 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.374 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.374 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.374 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.347 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.347 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.347 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.347 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.347 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.347 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.347 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.347 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.222      ;
; -1.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.222      ;
; -1.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.222      ;
; -1.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.222      ;
; -1.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.222      ;
; -1.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.222      ;
; -1.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.222      ;
; -1.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.222      ;
; -1.283 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.283 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.283 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.283 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.283 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.283 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.283 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.283 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.252 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.170      ;
; -1.252 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.170      ;
; -1.252 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.170      ;
; -1.252 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.170      ;
; -1.252 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.170      ;
; -1.252 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.170      ;
; -1.252 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.170      ;
; -1.252 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.081     ; 2.170      ;
; -1.228 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.146      ;
; -1.228 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.146      ;
; -1.228 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.146      ;
; -1.228 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[3]         ; clk          ; clk         ; 1.000        ; -0.081     ; 2.146      ;
; -1.225 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.225 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.225 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.225 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.225 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.225 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.225 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.225 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.143      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.216 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.133      ;
; -1.215 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.133      ;
; -1.215 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.133      ;
; -1.215 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.133      ;
; -1.215 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.133      ;
; -1.215 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.133      ;
; -1.215 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.133      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; UARTTransmitter:TRANSMITTER|state.idle       ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; UARTTransmitter:TRANSMITTER|state.start      ; UARTTransmitter:TRANSMITTER|state.start      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.597      ;
; 0.345 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; UARTReceiver:RECEIVER|rxd_bit_inv            ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; UARTReceiver:RECEIVER|state.bit0             ; UARTReceiver:RECEIVER|state.bit0             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|state.idle             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|bit_spacing[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.354 ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.623      ;
; 0.356 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.608      ;
; 0.380 ; UARTReceiver:RECEIVER|data[0]                ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.633      ;
; 0.381 ; UARTTransmitter:TRANSMITTER|state.bit4       ; UARTTransmitter:TRANSMITTER|state.bit5       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.634      ;
; 0.381 ; UARTTransmitter:TRANSMITTER|state.bit5       ; UARTTransmitter:TRANSMITTER|state.bit6       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.634      ;
; 0.381 ; UARTReceiver:RECEIVER|state.bit2             ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.634      ;
; 0.382 ; UARTTransmitter:TRANSMITTER|state.start      ; UARTTransmitter:TRANSMITTER|state.bit0       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.635      ;
; 0.382 ; UARTTransmitter:TRANSMITTER|state.bit1       ; UARTTransmitter:TRANSMITTER|state.bit2       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.635      ;
; 0.382 ; UARTTransmitter:TRANSMITTER|state.bit7       ; UARTTransmitter:TRANSMITTER|state.stop1      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.635      ;
; 0.382 ; UARTReceiver:RECEIVER|state.bit1             ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.635      ;
; 0.382 ; UARTReceiver:RECEIVER|state.bit3             ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.635      ;
; 0.383 ; UARTTransmitter:TRANSMITTER|state.bit3       ; UARTTransmitter:TRANSMITTER|state.bit4       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.636      ;
; 0.383 ; UARTReceiver:RECEIVER|state.bit4             ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.636      ;
; 0.383 ; UARTReceiver:RECEIVER|state.bit5             ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.636      ;
; 0.386 ; UARTReceiver:RECEIVER|data[2]                ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.639      ;
; 0.387 ; UARTReceiver:RECEIVER|data[4]                ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.640      ;
; 0.388 ; UARTTransmitter:TRANSMITTER|state.stop1      ; UARTTransmitter:TRANSMITTER|state.stop2      ; clk          ; clk         ; 0.000        ; 0.082      ; 0.641      ;
; 0.388 ; UARTReceiver:RECEIVER|data[5]                ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.641      ;
; 0.388 ; UARTReceiver:RECEIVER|data[2]                ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.641      ;
; 0.388 ; UARTReceiver:RECEIVER|data[4]                ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.641      ;
; 0.389 ; UARTReceiver:RECEIVER|data[6]                ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.642      ;
; 0.389 ; UARTReceiver:RECEIVER|data[3]                ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.642      ;
; 0.389 ; UARTReceiver:RECEIVER|data[6]                ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.642      ;
; 0.390 ; UARTTransmitter:TRANSMITTER|state.bit0       ; UARTTransmitter:TRANSMITTER|state.bit1       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.643      ;
; 0.390 ; UARTReceiver:RECEIVER|data[3]                ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.643      ;
; 0.390 ; UARTReceiver:RECEIVER|data[5]                ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.643      ;
; 0.401 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.653      ;
; 0.401 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.653      ;
; 0.486 ; UARTReceiver:RECEIVER|rxd_sync_inv[0]        ; UARTReceiver:RECEIVER|rxd_sync_inv[1]        ; clk          ; clk         ; 0.000        ; 0.097      ; 0.754      ;
; 0.488 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.136      ;
; 0.491 ; UARTTransmitter:TRANSMITTER|state.stop2      ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.744      ;
; 0.498 ; UARTTransmitter:TRANSMITTER|state.bit2       ; UARTTransmitter:TRANSMITTER|state.bit3       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.751      ;
; 0.506 ; UARTReceiver:RECEIVER|data[7]                ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.759      ;
; 0.506 ; UARTReceiver:RECEIVER|data[1]                ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.759      ;
; 0.506 ; UARTReceiver:RECEIVER|data[1]                ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.759      ;
; 0.507 ; UARTTransmitter:TRANSMITTER|state.bit6       ; UARTTransmitter:TRANSMITTER|state.bit7       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.760      ;
; 0.508 ; UARTReceiver:RECEIVER|data[7]                ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.761      ;
; 0.512 ; UARTReceiver:RECEIVER|state.bit0             ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.765      ;
; 0.540 ; UARTReceiver:RECEIVER|state.bit6             ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.552 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.566 ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.835      ;
; 0.571 ; UARTReceiver:RECEIVER|state.stop             ; UARTReceiver:RECEIVER|state.idle             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.823      ;
; 0.576 ; UARTReceiver:RECEIVER|baud_divider[6]        ; UARTReceiver:RECEIVER|baud_divider[6]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.576 ; UARTReceiver:RECEIVER|baud_divider[7]        ; UARTReceiver:RECEIVER|baud_divider[7]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.578 ; UARTReceiver:RECEIVER|baud_divider[8]        ; UARTReceiver:RECEIVER|baud_divider[8]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.830      ;
; 0.582 ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.835      ;
; 0.582 ; UARTReceiver:RECEIVER|baud_divider[14]       ; UARTReceiver:RECEIVER|baud_divider[14]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.834      ;
; 0.584 ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.837      ;
; 0.584 ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.837      ;
; 0.584 ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.837      ;
; 0.584 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.837      ;
; 0.584 ; UARTReceiver:RECEIVER|baud_divider[10]       ; UARTReceiver:RECEIVER|baud_divider[10]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.836      ;
; 0.584 ; UARTReceiver:RECEIVER|baud_divider[12]       ; UARTReceiver:RECEIVER|baud_divider[12]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.836      ;
; 0.585 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.838      ;
; 0.585 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.838      ;
; 0.586 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.839      ;
; 0.586 ; UARTReceiver:RECEIVER|baud_divider[13]       ; UARTReceiver:RECEIVER|baud_divider[13]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.838      ;
; 0.587 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.235      ;
; 0.587 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.235      ;
; 0.587 ; UARTReceiver:RECEIVER|baud_divider[9]        ; UARTReceiver:RECEIVER|baud_divider[9]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.839      ;
; 0.593 ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.846      ;
; 0.599 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.247      ;
; 0.599 ; UARTReceiver:RECEIVER|baud_divider[11]       ; UARTReceiver:RECEIVER|baud_divider[11]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.851      ;
; 0.600 ; UARTReceiver:RECEIVER|baud_divider[5]        ; UARTReceiver:RECEIVER|baud_divider[5]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.852      ;
; 0.606 ; UARTReceiver:RECEIVER|state.stop             ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.859      ;
; 0.615 ; UARTTransmitter:TRANSMITTER|state.stop2      ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.868      ;
; 0.631 ; UARTReceiver:RECEIVER|baudover_tick          ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.884      ;
; 0.632 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.280      ;
; 0.659 ; UARTReceiver:RECEIVER|state.bit7             ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.912      ;
; 0.670 ; UARTReceiver:RECEIVER|rxd_bit_inv            ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.923      ;
; 0.685 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.333      ;
; 0.686 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.334      ;
; 0.696 ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.344      ;
; 0.698 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.346      ;
; 0.706 ; UARTTransmitter:TRANSMITTER|state.idle       ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.959      ;
; 0.710 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.358      ;
; 0.741 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.994      ;
; 0.753 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.005      ;
; 0.755 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.007      ;
; 0.755 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.007      ;
; 0.757 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|state.bit0             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.009      ;
; 0.761 ; UARTTransmitter:TRANSMITTER|baud_tick        ; UARTTransmitter:TRANSMITTER|state.start      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.014      ;
; 0.768 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.020      ;
; 0.771 ; UARTTransmitter:TRANSMITTER|baud_tick        ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.024      ;
; 0.774 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.026      ;
; 0.795 ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.443      ;
; 0.802 ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.450      ;
; 0.809 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.457      ;
; 0.810 ; UARTTransmitter:TRANSMITTER|state.bit6       ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.063      ;
; 0.818 ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.477      ; 1.466      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[10]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[11]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[12]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[13]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[14]       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[5]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[6]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[7]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[8]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[9]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|baudover_tick          ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[0]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[1]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[2]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[3]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[0]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[1]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[2]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[3]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[4]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[5]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[6]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[7]                ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_bit_inv            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[0]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[1]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[2]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[3]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[4]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[5]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[6]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[7]            ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data_ready         ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[0]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[1]        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit0             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit1             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit2             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit3             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit4             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit5             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit6             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit7             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.idle             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.stop             ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[10] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[11] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[12] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[13] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[14] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[15] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[16] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[17] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[18] ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_tick        ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit0       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit1       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit2       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit3       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit4       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit5       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit6       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit7       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.idle       ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.start      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop1      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop2      ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|txd              ;
; 0.219  ; 0.437        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[0]        ;
; 0.219  ; 0.437        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[1]        ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[17] ;
; 0.228  ; 0.446        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[18] ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[10] ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[11] ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[12] ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[13] ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[14] ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[15] ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[16] ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_tick        ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit0       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit1       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit2       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit3       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit4       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit5       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit6       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit7       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.idle       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.start      ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop1      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 0.647 ; 0.941 ; Rise       ; clk             ;
; txd_start ; clk        ; 0.746 ; 1.035 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -0.202 ; -0.495 ; Rise       ; clk             ;
; txd_start ; clk        ; -0.185 ; -0.441 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rxd_data[*]    ; clk        ; 7.594  ; 7.608  ; Rise       ; clk             ;
;  rxd_data[0]   ; clk        ; 6.298  ; 6.272  ; Rise       ; clk             ;
;  rxd_data[1]   ; clk        ; 6.309  ; 6.281  ; Rise       ; clk             ;
;  rxd_data[2]   ; clk        ; 6.608  ; 6.567  ; Rise       ; clk             ;
;  rxd_data[3]   ; clk        ; 6.688  ; 6.636  ; Rise       ; clk             ;
;  rxd_data[4]   ; clk        ; 6.604  ; 6.558  ; Rise       ; clk             ;
;  rxd_data[5]   ; clk        ; 7.594  ; 7.608  ; Rise       ; clk             ;
;  rxd_data[6]   ; clk        ; 6.688  ; 6.648  ; Rise       ; clk             ;
;  rxd_data[7]   ; clk        ; 6.600  ; 6.556  ; Rise       ; clk             ;
; rxd_data_ready ; clk        ; 6.833  ; 6.756  ; Rise       ; clk             ;
; txd            ; clk        ; 12.590 ; 12.983 ; Rise       ; clk             ;
; txd_busy       ; clk        ; 6.598  ; 6.539  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rxd_data[*]    ; clk        ; 6.086  ; 6.060  ; Rise       ; clk             ;
;  rxd_data[0]   ; clk        ; 6.086  ; 6.060  ; Rise       ; clk             ;
;  rxd_data[1]   ; clk        ; 6.097  ; 6.069  ; Rise       ; clk             ;
;  rxd_data[2]   ; clk        ; 6.384  ; 6.344  ; Rise       ; clk             ;
;  rxd_data[3]   ; clk        ; 6.463  ; 6.412  ; Rise       ; clk             ;
;  rxd_data[4]   ; clk        ; 6.380  ; 6.335  ; Rise       ; clk             ;
;  rxd_data[5]   ; clk        ; 7.374  ; 7.389  ; Rise       ; clk             ;
;  rxd_data[6]   ; clk        ; 6.463  ; 6.423  ; Rise       ; clk             ;
;  rxd_data[7]   ; clk        ; 6.377  ; 6.333  ; Rise       ; clk             ;
; rxd_data_ready ; clk        ; 6.601  ; 6.526  ; Rise       ; clk             ;
; txd            ; clk        ; 12.124 ; 12.505 ; Rise       ; clk             ;
; txd_busy       ; clk        ; 6.376  ; 6.318  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.325 ; -10.875           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.174 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -77.127                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.325 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.265      ;
; -0.325 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.265      ;
; -0.325 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.265      ;
; -0.325 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.265      ;
; -0.325 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.265      ;
; -0.325 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.265      ;
; -0.325 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.265      ;
; -0.325 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.265      ;
; -0.314 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.254      ;
; -0.314 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.254      ;
; -0.314 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.254      ;
; -0.314 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.254      ;
; -0.314 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.254      ;
; -0.314 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.254      ;
; -0.314 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.254      ;
; -0.314 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.254      ;
; -0.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.244      ;
; -0.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.244      ;
; -0.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.244      ;
; -0.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.244      ;
; -0.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.244      ;
; -0.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.244      ;
; -0.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.244      ;
; -0.304 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.244      ;
; -0.293 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.233      ;
; -0.293 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.233      ;
; -0.293 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.233      ;
; -0.293 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.233      ;
; -0.293 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.233      ;
; -0.293 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.233      ;
; -0.293 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.233      ;
; -0.293 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.233      ;
; -0.261 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.201      ;
; -0.261 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.201      ;
; -0.261 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.201      ;
; -0.261 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.201      ;
; -0.261 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.201      ;
; -0.261 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.201      ;
; -0.261 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.201      ;
; -0.261 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.201      ;
; -0.255 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.195      ;
; -0.255 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.195      ;
; -0.255 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.195      ;
; -0.255 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.195      ;
; -0.255 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.195      ;
; -0.255 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.195      ;
; -0.255 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.195      ;
; -0.255 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.195      ;
; -0.244 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.184      ;
; -0.244 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.184      ;
; -0.244 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.184      ;
; -0.244 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.184      ;
; -0.244 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.184      ;
; -0.244 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.184      ;
; -0.244 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.184      ;
; -0.244 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.184      ;
; -0.240 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.180      ;
; -0.240 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.180      ;
; -0.240 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.180      ;
; -0.240 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.180      ;
; -0.240 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.180      ;
; -0.240 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.180      ;
; -0.240 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.180      ;
; -0.240 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.180      ;
; -0.219 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 1.000        ; -0.047     ; 1.159      ;
; -0.219 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 1.000        ; -0.047     ; 1.159      ;
; -0.219 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 1.000        ; -0.047     ; 1.159      ;
; -0.219 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[3]         ; clk          ; clk         ; 1.000        ; -0.047     ; 1.159      ;
; -0.191 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.131      ;
; -0.191 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.131      ;
; -0.191 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.131      ;
; -0.191 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.131      ;
; -0.191 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.131      ;
; -0.191 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.131      ;
; -0.191 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.131      ;
; -0.191 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 1.000        ; -0.047     ; 1.131      ;
; -0.189 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.129      ;
; -0.189 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.129      ;
; -0.189 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.129      ;
; -0.189 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.129      ;
; -0.189 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.129      ;
; -0.189 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.129      ;
; -0.189 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.129      ;
; -0.189 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 1.000        ; -0.047     ; 1.129      ;
; -0.168 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.108      ;
; -0.168 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.108      ;
; -0.168 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.108      ;
; -0.168 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.108      ;
; -0.168 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.108      ;
; -0.168 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.108      ;
; -0.168 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.108      ;
; -0.168 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 1.000        ; -0.047     ; 1.108      ;
; -0.166 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.104      ;
; -0.166 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.104      ;
; -0.166 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.104      ;
; -0.166 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.104      ;
; -0.166 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.104      ;
; -0.166 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.104      ;
; -0.166 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.104      ;
; -0.166 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; clk          ; clk         ; 1.000        ; -0.049     ; 1.104      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; UARTTransmitter:TRANSMITTER|state.idle       ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; UARTTransmitter:TRANSMITTER|state.start      ; UARTTransmitter:TRANSMITTER|state.start      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.315      ;
; 0.175 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; UARTReceiver:RECEIVER|rxd_bit_inv            ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; UARTReceiver:RECEIVER|state.bit0             ; UARTReceiver:RECEIVER|state.bit0             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|state.idle             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; UARTReceiver:RECEIVER|bit_spacing[2]         ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; UARTReceiver:RECEIVER|bit_spacing[3]         ; UARTReceiver:RECEIVER|bit_spacing[3]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.180 ; UARTTransmitter:TRANSMITTER|state.bit4       ; UARTTransmitter:TRANSMITTER|state.bit5       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.313      ;
; 0.180 ; UARTTransmitter:TRANSMITTER|state.bit5       ; UARTTransmitter:TRANSMITTER|state.bit6       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.313      ;
; 0.181 ; UARTTransmitter:TRANSMITTER|state.bit7       ; UARTTransmitter:TRANSMITTER|state.stop1      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.314      ;
; 0.181 ; UARTReceiver:RECEIVER|state.bit2             ; UARTReceiver:RECEIVER|state.bit3             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.313      ;
; 0.181 ; UARTReceiver:RECEIVER|data[0]                ; UARTReceiver:RECEIVER|rxd_data[0]            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.313      ;
; 0.182 ; UARTTransmitter:TRANSMITTER|state.start      ; UARTTransmitter:TRANSMITTER|state.bit0       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.315      ;
; 0.182 ; UARTTransmitter:TRANSMITTER|state.bit1       ; UARTTransmitter:TRANSMITTER|state.bit2       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.315      ;
; 0.182 ; UARTTransmitter:TRANSMITTER|state.bit3       ; UARTTransmitter:TRANSMITTER|state.bit4       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.315      ;
; 0.182 ; UARTReceiver:RECEIVER|state.bit3             ; UARTReceiver:RECEIVER|state.bit4             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.314      ;
; 0.183 ; UARTReceiver:RECEIVER|state.bit1             ; UARTReceiver:RECEIVER|state.bit2             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.315      ;
; 0.183 ; UARTReceiver:RECEIVER|state.bit4             ; UARTReceiver:RECEIVER|state.bit5             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.315      ;
; 0.183 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.314      ;
; 0.184 ; UARTTransmitter:TRANSMITTER|state.stop1      ; UARTTransmitter:TRANSMITTER|state.stop2      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.317      ;
; 0.184 ; UARTReceiver:RECEIVER|state.bit5             ; UARTReceiver:RECEIVER|state.bit6             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.316      ;
; 0.184 ; UARTReceiver:RECEIVER|data[2]                ; UARTReceiver:RECEIVER|rxd_data[2]            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.316      ;
; 0.185 ; UARTReceiver:RECEIVER|data[5]                ; UARTReceiver:RECEIVER|data[4]                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.317      ;
; 0.185 ; UARTReceiver:RECEIVER|data[4]                ; UARTReceiver:RECEIVER|data[3]                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.317      ;
; 0.186 ; UARTTransmitter:TRANSMITTER|state.bit0       ; UARTTransmitter:TRANSMITTER|state.bit1       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.319      ;
; 0.186 ; UARTReceiver:RECEIVER|data[6]                ; UARTReceiver:RECEIVER|data[5]                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.318      ;
; 0.186 ; UARTReceiver:RECEIVER|data[3]                ; UARTReceiver:RECEIVER|rxd_data[3]            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.318      ;
; 0.186 ; UARTReceiver:RECEIVER|data[4]                ; UARTReceiver:RECEIVER|rxd_data[4]            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.318      ;
; 0.186 ; UARTReceiver:RECEIVER|data[6]                ; UARTReceiver:RECEIVER|rxd_data[6]            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.318      ;
; 0.187 ; UARTReceiver:RECEIVER|data[2]                ; UARTReceiver:RECEIVER|data[1]                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.319      ;
; 0.187 ; UARTReceiver:RECEIVER|data[5]                ; UARTReceiver:RECEIVER|rxd_data[5]            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.319      ;
; 0.188 ; UARTReceiver:RECEIVER|data[3]                ; UARTReceiver:RECEIVER|data[2]                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.320      ;
; 0.192 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; clk          ; clk         ; 0.000        ; 0.048      ; 0.324      ;
; 0.192 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; clk          ; clk         ; 0.000        ; 0.048      ; 0.324      ;
; 0.239 ; UARTReceiver:RECEIVER|rxd_sync_inv[0]        ; UARTReceiver:RECEIVER|rxd_sync_inv[1]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.378      ;
; 0.242 ; UARTTransmitter:TRANSMITTER|state.bit2       ; UARTTransmitter:TRANSMITTER|state.bit3       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.375      ;
; 0.242 ; UARTReceiver:RECEIVER|state.bit0             ; UARTReceiver:RECEIVER|state.bit1             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.374      ;
; 0.246 ; UARTTransmitter:TRANSMITTER|state.stop2      ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.379      ;
; 0.248 ; UARTReceiver:RECEIVER|data[7]                ; UARTReceiver:RECEIVER|data[6]                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.380      ;
; 0.248 ; UARTReceiver:RECEIVER|data[1]                ; UARTReceiver:RECEIVER|data[0]                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.380      ;
; 0.248 ; UARTReceiver:RECEIVER|data[1]                ; UARTReceiver:RECEIVER|rxd_data[1]            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.380      ;
; 0.249 ; UARTTransmitter:TRANSMITTER|state.bit6       ; UARTTransmitter:TRANSMITTER|state.bit7       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.382      ;
; 0.250 ; UARTReceiver:RECEIVER|data[7]                ; UARTReceiver:RECEIVER|rxd_data[7]            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.382      ;
; 0.252 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.586      ;
; 0.257 ; UARTReceiver:RECEIVER|state.bit6             ; UARTReceiver:RECEIVER|state.bit7             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.389      ;
; 0.262 ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.394      ;
; 0.275 ; UARTReceiver:RECEIVER|state.stop             ; UARTReceiver:RECEIVER|state.idle             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.406      ;
; 0.283 ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.056      ; 0.423      ;
; 0.286 ; UARTReceiver:RECEIVER|baud_divider[8]        ; UARTReceiver:RECEIVER|baud_divider[8]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.418      ;
; 0.287 ; UARTReceiver:RECEIVER|baud_divider[6]        ; UARTReceiver:RECEIVER|baud_divider[6]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.419      ;
; 0.287 ; UARTReceiver:RECEIVER|baud_divider[7]        ; UARTReceiver:RECEIVER|baud_divider[7]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.419      ;
; 0.289 ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.422      ;
; 0.289 ; UARTReceiver:RECEIVER|baud_divider[14]       ; UARTReceiver:RECEIVER|baud_divider[14]       ; clk          ; clk         ; 0.000        ; 0.048      ; 0.421      ;
; 0.290 ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.423      ;
; 0.290 ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; UARTTransmitter:TRANSMITTER|baud_divider[10] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.423      ;
; 0.290 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.423      ;
; 0.290 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.423      ;
; 0.290 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.423      ;
; 0.290 ; UARTReceiver:RECEIVER|baud_divider[10]       ; UARTReceiver:RECEIVER|baud_divider[10]       ; clk          ; clk         ; 0.000        ; 0.048      ; 0.422      ;
; 0.291 ; UARTReceiver:RECEIVER|baud_divider[13]       ; UARTReceiver:RECEIVER|baud_divider[13]       ; clk          ; clk         ; 0.000        ; 0.048      ; 0.423      ;
; 0.291 ; UARTReceiver:RECEIVER|baud_divider[9]        ; UARTReceiver:RECEIVER|baud_divider[9]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.423      ;
; 0.292 ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; UARTReceiver:RECEIVER|baud_divider[12]       ; UARTReceiver:RECEIVER|baud_divider[12]       ; clk          ; clk         ; 0.000        ; 0.048      ; 0.424      ;
; 0.295 ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.298 ; UARTReceiver:RECEIVER|baud_divider[5]        ; UARTReceiver:RECEIVER|baud_divider[5]        ; clk          ; clk         ; 0.000        ; 0.048      ; 0.430      ;
; 0.299 ; UARTReceiver:RECEIVER|baud_divider[11]       ; UARTReceiver:RECEIVER|baud_divider[11]       ; clk          ; clk         ; 0.000        ; 0.048      ; 0.431      ;
; 0.304 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.638      ;
; 0.304 ; UARTReceiver:RECEIVER|state.stop             ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.048      ; 0.436      ;
; 0.305 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.639      ;
; 0.312 ; UARTReceiver:RECEIVER|state.bit7             ; UARTReceiver:RECEIVER|state.stop             ; clk          ; clk         ; 0.000        ; 0.048      ; 0.444      ;
; 0.313 ; UARTTransmitter:TRANSMITTER|state.stop2      ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.446      ;
; 0.315 ; UARTTransmitter:TRANSMITTER|baud_divider[15] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.649      ;
; 0.316 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.650      ;
; 0.321 ; UARTReceiver:RECEIVER|rxd_bit_inv            ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.048      ; 0.453      ;
; 0.321 ; UARTReceiver:RECEIVER|baudover_tick          ; UARTReceiver:RECEIVER|rxd_data_ready         ; clk          ; clk         ; 0.000        ; 0.048      ; 0.453      ;
; 0.357 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.490      ;
; 0.366 ; UARTTransmitter:TRANSMITTER|state.idle       ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.499      ;
; 0.367 ; UARTTransmitter:TRANSMITTER|baud_divider[14] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.701      ;
; 0.367 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.498      ;
; 0.368 ; UARTTransmitter:TRANSMITTER|baud_divider[16] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.702      ;
; 0.368 ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ; UARTReceiver:RECEIVER|rxd_bit_inv            ; clk          ; clk         ; 0.000        ; 0.048      ; 0.500      ;
; 0.369 ; UARTTransmitter:TRANSMITTER|baud_divider[12] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.703      ;
; 0.369 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[2]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.500      ;
; 0.369 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|bit_spacing[0]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.500      ;
; 0.370 ; UARTTransmitter:TRANSMITTER|baud_tick        ; UARTTransmitter:TRANSMITTER|state.start      ; clk          ; clk         ; 0.000        ; 0.049      ; 0.503      ;
; 0.371 ; UARTReceiver:RECEIVER|state.idle             ; UARTReceiver:RECEIVER|state.bit0             ; clk          ; clk         ; 0.000        ; 0.047      ; 0.502      ;
; 0.374 ; UARTTransmitter:TRANSMITTER|baud_tick        ; UARTTransmitter:TRANSMITTER|state.idle       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.507      ;
; 0.378 ; UARTReceiver:RECEIVER|bit_spacing[0]         ; UARTReceiver:RECEIVER|bit_spacing[1]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.509      ;
; 0.379 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_divider[18] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.713      ;
; 0.382 ; UARTTransmitter:TRANSMITTER|baud_divider[11] ; UARTTransmitter:TRANSMITTER|baud_divider[17] ; clk          ; clk         ; 0.000        ; 0.250      ; 0.716      ;
; 0.397 ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ; UARTTransmitter:TRANSMITTER|baud_tick        ; clk          ; clk         ; 0.000        ; 0.049      ; 0.530      ;
; 0.401 ; UARTTransmitter:TRANSMITTER|baud_divider[13] ; UARTTransmitter:TRANSMITTER|baud_tick        ; clk          ; clk         ; 0.000        ; 0.049      ; 0.534      ;
; 0.401 ; UARTReceiver:RECEIVER|rxd_bit_inv            ; UARTReceiver:RECEIVER|data[7]                ; clk          ; clk         ; 0.000        ; 0.048      ; 0.533      ;
; 0.407 ; UARTTransmitter:TRANSMITTER|state.bit6       ; UARTTransmitter:TRANSMITTER|txd              ; clk          ; clk         ; 0.000        ; 0.049      ; 0.540      ;
; 0.418 ; UARTReceiver:RECEIVER|bit_spacing[1]         ; UARTReceiver:RECEIVER|bit_spacing[3]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.549      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|baudover_tick          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_bit_inv            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_data_ready         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit4             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit5             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit6             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit7             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.idle             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.stop             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_tick        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit4       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit5       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit6       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.bit7       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.idle       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.start      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|state.stop2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|txd              ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[17] ;
; -0.042 ; 0.142        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTTransmitter:TRANSMITTER|baud_divider[18] ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[0]        ;
; -0.036 ; 0.148        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_sync_inv[1]        ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[10]       ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[11]       ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[12]       ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[13]       ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[14]       ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[5]        ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[6]        ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[7]        ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[8]        ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baud_divider[9]        ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[0]         ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[1]         ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[2]         ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|bit_spacing[3]         ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_bit_inv            ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_cnt_inv[0]         ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|rxd_cnt_inv[1]         ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.bit0             ;
; -0.016 ; 0.168        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|state.idle             ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|baudover_tick          ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[0]                ;
; -0.015 ; 0.169        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; UARTReceiver:RECEIVER|data[1]                ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 0.404 ; 0.994 ; Rise       ; clk             ;
; txd_start ; clk        ; 0.410 ; 0.961 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -0.154 ; -0.746 ; Rise       ; clk             ;
; txd_start ; clk        ; -0.108 ; -0.656 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rxd_data[*]    ; clk        ; 4.679 ; 4.780 ; Rise       ; clk             ;
;  rxd_data[0]   ; clk        ; 3.714 ; 3.772 ; Rise       ; clk             ;
;  rxd_data[1]   ; clk        ; 3.724 ; 3.782 ; Rise       ; clk             ;
;  rxd_data[2]   ; clk        ; 3.883 ; 3.964 ; Rise       ; clk             ;
;  rxd_data[3]   ; clk        ; 3.950 ; 4.031 ; Rise       ; clk             ;
;  rxd_data[4]   ; clk        ; 3.878 ; 3.955 ; Rise       ; clk             ;
;  rxd_data[5]   ; clk        ; 4.679 ; 4.780 ; Rise       ; clk             ;
;  rxd_data[6]   ; clk        ; 3.953 ; 4.039 ; Rise       ; clk             ;
;  rxd_data[7]   ; clk        ; 3.887 ; 3.965 ; Rise       ; clk             ;
; rxd_data_ready ; clk        ; 4.001 ; 4.089 ; Rise       ; clk             ;
; txd            ; clk        ; 7.930 ; 7.447 ; Rise       ; clk             ;
; txd_busy       ; clk        ; 3.887 ; 3.955 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rxd_data[*]    ; clk        ; 3.593 ; 3.650 ; Rise       ; clk             ;
;  rxd_data[0]   ; clk        ; 3.593 ; 3.650 ; Rise       ; clk             ;
;  rxd_data[1]   ; clk        ; 3.603 ; 3.660 ; Rise       ; clk             ;
;  rxd_data[2]   ; clk        ; 3.756 ; 3.835 ; Rise       ; clk             ;
;  rxd_data[3]   ; clk        ; 3.822 ; 3.901 ; Rise       ; clk             ;
;  rxd_data[4]   ; clk        ; 3.750 ; 3.826 ; Rise       ; clk             ;
;  rxd_data[5]   ; clk        ; 4.554 ; 4.653 ; Rise       ; clk             ;
;  rxd_data[6]   ; clk        ; 3.826 ; 3.909 ; Rise       ; clk             ;
;  rxd_data[7]   ; clk        ; 3.760 ; 3.836 ; Rise       ; clk             ;
; rxd_data_ready ; clk        ; 3.870 ; 3.955 ; Rise       ; clk             ;
; txd            ; clk        ; 7.640 ; 7.179 ; Rise       ; clk             ;
; txd_busy       ; clk        ; 3.760 ; 3.827 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.675  ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.675  ; 0.174 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -88.456 ; 0.0   ; 0.0      ; 0.0     ; -112.5              ;
;  clk             ; -88.456 ; 0.000 ; N/A      ; N/A     ; -112.500            ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 0.816 ; 1.201 ; Rise       ; clk             ;
; txd_start ; clk        ; 0.920 ; 1.293 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -0.154 ; -0.495 ; Rise       ; clk             ;
; txd_start ; clk        ; -0.108 ; -0.441 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; rxd_data[*]    ; clk        ; 8.470  ; 8.542  ; Rise       ; clk             ;
;  rxd_data[0]   ; clk        ; 6.981  ; 6.983  ; Rise       ; clk             ;
;  rxd_data[1]   ; clk        ; 6.992  ; 6.992  ; Rise       ; clk             ;
;  rxd_data[2]   ; clk        ; 7.312  ; 7.309  ; Rise       ; clk             ;
;  rxd_data[3]   ; clk        ; 7.389  ; 7.379  ; Rise       ; clk             ;
;  rxd_data[4]   ; clk        ; 7.308  ; 7.300  ; Rise       ; clk             ;
;  rxd_data[5]   ; clk        ; 8.470  ; 8.542  ; Rise       ; clk             ;
;  rxd_data[6]   ; clk        ; 7.391  ; 7.391  ; Rise       ; clk             ;
;  rxd_data[7]   ; clk        ; 7.298  ; 7.294  ; Rise       ; clk             ;
; rxd_data_ready ; clk        ; 7.549  ; 7.522  ; Rise       ; clk             ;
; txd            ; clk        ; 13.971 ; 14.126 ; Rise       ; clk             ;
; txd_busy       ; clk        ; 7.297  ; 7.279  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; rxd_data[*]    ; clk        ; 3.593 ; 3.650 ; Rise       ; clk             ;
;  rxd_data[0]   ; clk        ; 3.593 ; 3.650 ; Rise       ; clk             ;
;  rxd_data[1]   ; clk        ; 3.603 ; 3.660 ; Rise       ; clk             ;
;  rxd_data[2]   ; clk        ; 3.756 ; 3.835 ; Rise       ; clk             ;
;  rxd_data[3]   ; clk        ; 3.822 ; 3.901 ; Rise       ; clk             ;
;  rxd_data[4]   ; clk        ; 3.750 ; 3.826 ; Rise       ; clk             ;
;  rxd_data[5]   ; clk        ; 4.554 ; 4.653 ; Rise       ; clk             ;
;  rxd_data[6]   ; clk        ; 3.826 ; 3.909 ; Rise       ; clk             ;
;  rxd_data[7]   ; clk        ; 3.760 ; 3.836 ; Rise       ; clk             ;
; rxd_data_ready ; clk        ; 3.870 ; 3.955 ; Rise       ; clk             ;
; txd            ; clk        ; 7.640 ; 7.179 ; Rise       ; clk             ;
; txd_busy       ; clk        ; 3.760 ; 3.827 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd_busy       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rxd_data_ready ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; txd_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; txd_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; txd_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; txd_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; txd_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; txd_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; txd_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; txd_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; txd_start           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; txd_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; rxd_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data_ready ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; txd_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; rxd_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rxd_data_ready ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; txd_busy       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rxd_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rxd_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rxd_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rxd_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rxd_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rxd_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; rxd_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rxd_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rxd_data_ready ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 630      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 630      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Nov  2 17:36:52 2014
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.675       -88.456 clk 
Info (332146): Worst-case hold slack is 0.392
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.392         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -112.500 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.456
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.456       -73.951 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.344         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -112.500 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.325
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.325       -10.875 clk 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.174         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -77.127 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 417 megabytes
    Info: Processing ended: Sun Nov  2 17:36:55 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


