TimeQuest Timing Analyzer report for TB_mp
Thu Mar 05 18:58:53 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpu_clk'
 13. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 14. Slow 1200mV 85C Model Hold: 'cpu_clk'
 15. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 16. Slow 1200mV 85C Model Recovery: 'cpu_clk'
 17. Slow 1200mV 85C Model Removal: 'cpu_clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'cpu_clk'
 36. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 37. Slow 1200mV 0C Model Hold: 'cpu_clk'
 38. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 39. Slow 1200mV 0C Model Recovery: 'cpu_clk'
 40. Slow 1200mV 0C Model Removal: 'cpu_clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'cpu_clk'
 58. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 59. Fast 1200mV 0C Model Hold: 'cpu_clk'
 60. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 61. Fast 1200mV 0C Model Recovery: 'cpu_clk'
 62. Fast 1200mV 0C Model Removal: 'cpu_clk'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Recovery Transfers
 87. Removal Transfers
 88. Report TCCS
 89. Report RSKM
 90. Unconstrained Paths
 91. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; TB_mp                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; cpu_clk                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu_clk }                                 ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|IRld_ctrl } ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 135.48 MHz ; 135.48 MHz      ; cpu_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -6.381 ; -1659.710     ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -1.681 ; -22.145       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -2.138 ; -2.138        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.499  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; cpu_clk ; -0.683 ; -10.928             ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 1.197 ; 0.000               ;
+---------+-------+---------------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -3.000 ; -546.445      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.453  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpu_clk'                                                                                                                       ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.381 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.085     ; 7.294      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.217 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.131      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.175 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.084     ; 7.089      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -6.097 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 7.009      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.944 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 6.870      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.916 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 6.843      ;
; -5.870 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.782      ;
; -5.870 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.782      ;
; -5.870 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.782      ;
; -5.870 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.086     ; 6.782      ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.681 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.370      ; 1.623      ;
; -1.638 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.637      ; 1.229      ;
; -1.630 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.599      ; 1.530      ;
; -1.602 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.547      ; 1.477      ;
; -1.595 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.546      ; 1.458      ;
; -1.594 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.585      ; 1.481      ;
; -1.565 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.547      ; 1.452      ;
; -1.457 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.381      ; 1.393      ;
; -1.372 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.594      ; 1.281      ;
; -1.307 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.557      ; 1.278      ;
; -1.242 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.609      ; 1.166      ;
; -1.235 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.550      ; 1.230      ;
; -1.217 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.551      ; 1.189      ;
; -1.124 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.380      ; 1.094      ;
; -0.964 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.550      ; 0.942      ;
; -0.922 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.556      ; 0.898      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                                                                   ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -2.138 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; 0.000        ; 3.034      ; 1.344      ;
; -1.563 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 3.034      ; 1.419      ;
; 0.394  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.612      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[0]           ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[1]           ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[2]           ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|cur_state[3]           ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.669      ;
; 0.432  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za        ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.696      ;
; 0.434  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.698      ;
; 0.443  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.707      ;
; 0.446  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb        ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.710      ;
; 0.447  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.711      ;
; 0.452  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.670      ;
; 0.452  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST     ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.717      ;
; 0.458  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.676      ;
; 0.458  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.676      ;
; 0.458  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.676      ;
; 0.460  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.678      ;
; 0.467  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.020      ; 3.673      ;
; 0.471  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.689      ;
; 0.479  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.697      ;
; 0.519  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.027      ; 3.732      ;
; 0.526  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.025      ; 3.737      ;
; 0.527  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.025      ; 3.738      ;
; 0.625  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.889      ;
; 0.626  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb    ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.072      ; 0.884      ;
; 0.632  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.896      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.922      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.922      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.922      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.923      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.923      ;
; 0.659  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.924      ;
; 0.659  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.924      ;
; 0.660  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.925      ;
; 0.660  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.925      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.927      ;
; 0.662  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.927      ;
; 0.663  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.928      ;
; 0.663  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.928      ;
; 0.672  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.890      ;
; 0.672  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.890      ;
; 0.672  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.890      ;
; 0.672  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.890      ;
; 0.672  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.890      ;
; 0.672  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.890      ;
; 0.672  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.890      ;
; 0.672  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.032      ; 3.890      ;
; 0.673  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.938      ;
; 0.675  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                   ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 0.939      ;
; 0.684  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.949      ;
; 0.688  ; ctrl_unit:Unit0|controller:U0|state.S_INIT           ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 0.953      ;
; 0.748  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.019      ; 3.953      ;
; 0.748  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.019      ; 3.953      ;
; 0.748  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.019      ; 3.953      ;
; 0.748  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                       ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 3.019      ; 3.953      ;
; 0.793  ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa          ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb                                                               ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 1.058      ;
; 0.812  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.435      ; 1.469      ;
; 0.898  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.084      ; 1.168      ;
; 0.910  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.084      ; 1.180      ;
; 0.911  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z         ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.085      ; 1.182      ;
; 0.913  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.032      ; 3.651      ;
; 0.938  ; ctrl_unit:Unit0|controller:U0|state.S_ADD            ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.084      ; 1.208      ;
; 0.951  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.032      ; 3.689      ;
; 0.951  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.032      ; 3.689      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE                                                       ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                       ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_SUBT                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.955  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.219      ;
; 0.961  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.032      ; 3.699      ;
; 0.972  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                 ; cpu_clk     ; -0.500       ; 3.032      ; 3.710      ;
; 0.975  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 1.240      ;
; 0.975  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.079      ; 1.240      ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.499 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.822      ; 0.851      ;
; 0.553 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.816      ; 0.899      ;
; 0.686 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.884      ; 1.100      ;
; 0.717 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.913      ; 1.160      ;
; 0.785 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.816      ; 1.131      ;
; 0.822 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.816      ; 1.168      ;
; 0.826 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.869      ; 1.225      ;
; 0.854 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.822      ; 1.206      ;
; 0.882 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.639      ; 1.051      ;
; 1.007 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.859      ; 1.396      ;
; 1.028 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.812      ; 1.370      ;
; 1.036 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.811      ; 1.377      ;
; 1.038 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.874      ; 1.442      ;
; 1.050 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.813      ; 1.393      ;
; 1.176 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.639      ; 1.345      ;
; 1.389 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.628      ; 1.547      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'cpu_clk'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
; -0.683 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.601      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
; 1.197 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.078      ; 1.461      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                         ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE                                                             ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|dataa          ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|dataa          ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 1.028 ; 1.045 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.276 ; 2.382 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; -0.394 ; -0.433 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.086 ; -0.124 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 9.005  ; 9.068  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 9.005  ; 9.068  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 8.355  ; 8.317  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 8.353  ; 8.454  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 8.527  ; 8.583  ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 14.972 ; 14.838 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 8.700  ; 8.650  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 8.164  ; 8.111  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 7.922  ; 7.901  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 7.866  ; 7.846  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 8.700  ; 8.650  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 8.637  ; 8.568  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 9.758  ; 9.832  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 9.758  ; 9.832  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 8.242  ; 8.225  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 7.960  ; 7.940  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 8.368  ; 8.333  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 8.670  ; 8.598  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 8.917  ; 8.827  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 8.917  ; 8.827  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 8.423  ; 8.372  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 9.292  ; 9.369  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 9.292  ; 9.369  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 8.120  ; 8.158  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 9.076  ; 9.143  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 8.164  ; 8.181  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 8.594  ; 8.669  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 14.042 ; 14.043 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 10.681 ; 10.632 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 14.042 ; 14.043 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 11.970 ; 12.078 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 11.694 ; 11.571 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 11.043 ; 11.006 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 12.427 ; 12.292 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 10.606 ; 10.529 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 11.000 ; 10.970 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 12.618 ; 12.679 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 11.962 ; 11.986 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 12.405 ; 12.445 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 12.245 ; 12.194 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 10.464 ; 10.480 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 9.768  ; 9.775  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 10.474 ; 10.470 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 9.702  ; 9.673  ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 9.318  ; 9.343  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 9.318  ; 9.343  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 8.215  ; 8.242  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 8.858  ; 8.958  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 8.606  ; 8.715  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 8.735  ; 8.703  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.725  ; 4.865  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.271  ; 4.409  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 14.363 ; 14.233 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 12.136 ; 12.136 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 12.436 ; 12.235 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 12.411 ; 12.389 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 11.731 ; 11.665 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 11.369 ; 11.297 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 14.363 ; 14.188 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 11.869 ; 11.700 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 12.679 ; 12.545 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 13.288 ; 13.362 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 12.780 ; 12.856 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 14.232 ; 14.233 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 12.545 ; 12.339 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 13.422 ; 13.243 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 11.507 ; 11.462 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 12.582 ; 12.479 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 12.595 ; 12.438 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 11.879 ; 11.801 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 9.077  ; 9.028  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 10.480 ; 10.337 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 11.879 ; 11.801 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 8.423  ; 8.450  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 10.366 ; 10.240 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 8.726  ; 8.746  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 11.688 ; 11.524 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 8.877  ; 8.925  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 9.043  ; 9.085  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 10.096 ; 10.136 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 9.768  ; 9.805  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 9.947  ; 10.042 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 10.686 ; 10.761 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 10.914 ; 10.769 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 10.255 ; 10.273 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 10.023 ; 9.946  ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 14.068 ; 14.068 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 10.153 ; 10.154 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 14.068 ; 14.068 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 11.980 ; 12.088 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 11.704 ; 11.581 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 11.098 ; 11.060 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 12.281 ; 12.070 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 10.498 ; 10.462 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 10.926 ; 10.900 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 12.746 ; 12.748 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 12.496 ; 12.469 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 12.437 ; 12.479 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 12.235 ; 12.184 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 9.309  ; 9.357  ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 10.881 ; 10.888 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 8.353  ; 8.399  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 10.881 ; 10.888 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 8.160  ; 8.125  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 9.150  ; 9.063  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 8.247  ; 8.188  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 8.341  ; 8.338  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 9.693  ; 9.625  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 8.924  ; 8.867  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 8.050  ; 8.069  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 8.189  ; 8.141  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 8.464  ; 8.430  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 8.751  ; 8.751  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 7.841  ; 7.870  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 8.490  ; 8.537  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 9.864  ; 10.032 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 8.362  ; 8.356  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 11.698 ; 11.534 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 9.039  ; 8.991  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 10.490 ; 10.347 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 10.594 ; 10.420 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 8.403  ; 8.430  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 10.385 ; 10.259 ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 8.746  ; 8.766  ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 11.698 ; 11.534 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 9.244  ; 9.240  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 9.047  ; 9.088  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 10.093 ; 10.133 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 9.778  ; 9.815  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 8.644  ; 8.642  ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 10.686 ; 10.761 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 10.419 ; 10.331 ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 10.255 ; 10.273 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 11.340 ; 11.367 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.725  ; 4.865  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.271  ; 4.409  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.402 ; 13.310 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.334 ; 10.276 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.369 ; 12.386 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.258 ; 11.366 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.763 ; 10.626 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.562 ; 10.605 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.519 ; 12.302 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.326 ; 10.279 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.465 ; 10.420 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.136 ; 12.262 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.760 ; 12.745 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.266 ; 12.271 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.402 ; 13.310 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.927 ; 10.886 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.732  ; 9.726  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.647  ; 9.641  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.015  ; 8.989  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.720  ; 8.706  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.528  ; 9.527  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.499  ; 9.437  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.927 ; 10.886 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.512  ; 9.382  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.392 ; 13.300 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.806  ; 9.798  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.395 ; 12.411 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.268 ; 11.376 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.773 ; 10.636 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.617 ; 10.659 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.373 ; 12.080 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.218 ; 10.212 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.391 ; 10.350 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.264 ; 12.331 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.294 ; 13.228 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.298 ; 12.305 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.392 ; 13.300 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 8.066  ; 8.027  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 8.692  ; 8.751  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 8.066  ; 8.027  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 8.067  ; 8.162  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 8.234  ; 8.285  ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 11.005 ; 10.914 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 7.597  ; 7.576  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 7.884  ; 7.832  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 7.652  ; 7.630  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 7.597  ; 7.576  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 8.398  ; 8.348  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 8.337  ; 8.269  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 7.688  ; 7.668  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 9.467  ; 9.541  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 7.958  ; 7.940  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 7.688  ; 7.668  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 8.080  ; 8.045  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 8.371  ; 8.300  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 8.133  ; 8.083  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 8.608  ; 8.520  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 8.133  ; 8.083  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 7.842  ; 7.876  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 8.968  ; 9.041  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 7.842  ; 7.876  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 8.761  ; 8.823  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 7.884  ; 7.898  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 8.297  ; 8.367  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 8.174  ; 8.200  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 9.602  ; 9.607  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 12.252 ; 12.250 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 9.995  ; 10.174 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 10.481 ; 10.370 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 9.769  ; 9.761  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 11.291 ; 11.090 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 9.530  ; 9.456  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 9.595  ; 9.596  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 10.676 ; 10.699 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 10.855 ; 10.835 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 9.810  ; 9.842  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 10.332 ; 10.376 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 9.339  ; 9.358  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 8.693  ; 8.722  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 8.794  ; 8.777  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 8.174  ; 8.200  ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 7.934  ; 7.959  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 8.990  ; 9.012  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 7.934  ; 7.959  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 8.548  ; 8.643  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 8.307  ; 8.410  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 8.431  ; 8.399  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.590  ; 4.728  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.149  ; 4.286  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 8.744  ; 8.776  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 10.478 ; 10.491 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 10.438 ; 10.313 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 10.290 ; 10.323 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 9.635  ; 9.638  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 8.925  ; 8.946  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 11.778 ; 11.678 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 9.031  ; 8.954  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 10.197 ; 10.175 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 10.789 ; 10.959 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 10.331 ; 10.432 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 11.734 ; 11.764 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 10.164 ; 10.028 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 10.364 ; 10.281 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 8.744  ; 8.776  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 9.652  ; 9.615  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 9.822  ; 9.707  ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 8.154  ; 8.179  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 8.782  ; 8.734  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 10.127 ; 9.989  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 11.521 ; 11.449 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 8.154  ; 8.179  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 10.020 ; 9.897  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 8.445  ; 8.463  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 11.288 ; 11.129 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 8.591  ; 8.635  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 8.749  ; 8.789  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 9.759  ; 9.796  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 9.447  ; 9.481  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 9.665  ; 9.760  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 10.328 ; 10.397 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 10.546 ; 10.406 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 9.912  ; 9.928  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 9.691  ; 9.616  ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 9.095  ; 9.149  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 9.095  ; 9.149  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 12.278 ; 12.275 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 10.005 ; 10.184 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 10.491 ; 10.380 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 9.821  ; 9.812  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 11.150 ; 10.876 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 9.429  ; 9.395  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 9.523  ; 9.528  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 10.798 ; 10.765 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 11.368 ; 11.299 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 9.842  ; 9.875  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 10.322 ; 10.366 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 8.981  ; 9.026  ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 7.575  ; 7.601  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 8.064  ; 8.107  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 10.545 ; 10.554 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 7.882  ; 7.846  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 8.830  ; 8.745  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 7.962  ; 7.905  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 8.055  ; 8.051  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 9.352  ; 9.285  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 8.613  ; 8.557  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 7.773  ; 7.790  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 7.906  ; 7.858  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 8.171  ; 8.137  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 8.446  ; 8.445  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 7.575  ; 7.601  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 8.196  ; 8.240  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 9.569  ; 9.733  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 8.075  ; 8.067  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 8.134  ; 8.159  ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 8.744  ; 8.698  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 10.137 ; 9.999  ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 10.236 ; 10.068 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 8.134  ; 8.159  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 10.038 ; 9.915  ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 8.465  ; 8.483  ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 11.298 ; 11.139 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 8.941  ; 8.936  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 8.754  ; 8.792  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 9.756  ; 9.793  ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 9.457  ; 9.491  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 8.365  ; 8.362  ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 10.328 ; 10.397 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 10.069 ; 9.984  ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 9.912  ; 9.928  ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 11.008 ; 11.037 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.590  ; 4.728  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.149  ; 4.286  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.390  ; 9.391  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.390  ; 9.391  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.833 ; 11.897 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.222 ; 10.331 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.960  ; 9.897  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.167 ; 10.207 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.040 ; 11.829 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.932  ; 9.885  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.073 ; 10.029 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.597 ; 11.698 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.260 ; 12.233 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.729 ; 11.708 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.892 ; 12.803 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.391  ; 8.375  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.365  ; 9.357  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.289  ; 9.282  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.676  ; 8.650  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.391  ; 8.375  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.175  ; 9.172  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.139  ; 9.078  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.563 ; 10.526 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.159  ; 9.033  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.883  ; 8.933  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.883  ; 8.933  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.859 ; 11.922 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.232 ; 10.341 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.970  ; 9.907  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.219 ; 10.258 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.899 ; 11.615 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.831  ; 9.824  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.001 ; 9.961  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.719 ; 11.764 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.773 ; 12.697 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.761 ; 11.741 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.882 ; 12.793 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.537  ; 8.460  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.482  ; 9.405  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.052  ; 8.975  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.537  ; 8.460  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.027  ; 8.950  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.527  ; 9.430  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.774  ; 9.677  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.590 ; 10.493 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.763  ; 9.666  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.163  ; 9.086  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.763  ; 9.666  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.744  ; 9.647  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.482  ; 9.405  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.567  ; 9.470  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.763  ; 9.666  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 10.590 ; 10.493 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 11.135 ; 11.139 ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.248  ; 8.171  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.156  ; 9.079  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.743  ; 8.666  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.248  ; 8.171  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.718  ; 8.641  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.166  ; 9.069  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.404  ; 9.307  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.187 ; 10.090 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.393  ; 9.296  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.850  ; 8.773  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.393  ; 9.296  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.375  ; 9.278  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.156  ; 9.079  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.205  ; 9.108  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.393  ; 9.296  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 10.187 ; 10.090 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.765 ; 10.769 ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.532     ; 8.609     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.495     ; 9.572     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.027     ; 9.104     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.532     ; 8.609     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.985     ; 9.062     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.549     ; 9.646     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.783     ; 9.880     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.597    ; 10.694    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.754     ; 9.851     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.171     ; 9.248     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.754     ; 9.851     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.734     ; 9.831     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.495     ; 9.572     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.550     ; 9.647     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.754     ; 9.851     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 10.597    ; 10.694    ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 11.244    ; 11.240    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.241     ; 8.318     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.165     ; 9.242     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.716     ; 8.793     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 8.241     ; 8.318     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.676     ; 8.753     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.183     ; 9.280     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.408     ; 9.505     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 10.190    ; 10.287    ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.380     ; 9.477     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.853     ; 8.930     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.380     ; 9.477     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.361     ; 9.458     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.165     ; 9.242     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.184     ; 9.281     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.380     ; 9.477     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 10.190    ; 10.287    ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.870    ; 10.866    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 148.9 MHz ; 148.9 MHz       ; cpu_clk    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -5.716 ; -1482.648     ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -1.589 ; -20.961       ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -1.931 ; -1.931        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.550  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; cpu_clk ; -0.512 ; -8.192             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 1.103 ; 0.000              ;
+---------+-------+--------------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -3.000 ; -545.565      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.413  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                        ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.716 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.076     ; 6.639      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.581 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.505      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.527 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.075     ; 6.451      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.485 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.407      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.298 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 6.237      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.284 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 6.222      ;
; -5.274 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.196      ;
; -5.274 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.196      ;
; -5.274 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.196      ;
; -5.274 ; datapath:Unit1|reg_file:U2|RFr1[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.077     ; 6.196      ;
+--------+--------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.589 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.266      ; 1.513      ;
; -1.560 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.502      ; 1.137      ;
; -1.531 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.474      ; 1.417      ;
; -1.521 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.425      ; 1.365      ;
; -1.511 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.427      ; 1.380      ;
; -1.508 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.460      ; 1.379      ;
; -1.484 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.426      ; 1.359      ;
; -1.374 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.276      ; 1.292      ;
; -1.297 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.468      ; 1.188      ;
; -1.226 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.437      ; 1.177      ;
; -1.187 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.478      ; 1.088      ;
; -1.174 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.430      ; 1.145      ;
; -1.157 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.430      ; 1.108      ;
; -1.053 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.275      ; 1.001      ;
; -0.915 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.430      ; 0.872      ;
; -0.874 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.437      ; 0.831      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                                                                   ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.931 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; 0.000        ; 2.751      ; 1.234      ;
; -1.392 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 2.751      ; 1.273      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|cur_state[0]           ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|cur_state[1]           ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|cur_state[2]           ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.356  ; ctrl_unit:Unit0|controller:U0|cur_state[3]           ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.597      ;
; 0.357  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.597      ;
; 0.357  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.597      ;
; 0.360  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.280      ;
; 0.398  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za        ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.639      ;
; 0.401  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.641      ;
; 0.401  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.642      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb        ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.645      ;
; 0.409  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST     ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.650      ;
; 0.413  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.653      ;
; 0.414  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.334      ;
; 0.439  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.735      ; 3.345      ;
; 0.455  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.375      ;
; 0.456  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.376      ;
; 0.456  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.376      ;
; 0.456  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.376      ;
; 0.458  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.378      ;
; 0.474  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.394      ;
; 0.501  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.744      ; 3.416      ;
; 0.506  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.742      ; 3.419      ;
; 0.506  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.742      ; 3.419      ;
; 0.571  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.812      ;
; 0.577  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.818      ;
; 0.579  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb    ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.062      ; 0.812      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.842      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.842      ;
; 0.601  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.842      ;
; 0.602  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.843      ;
; 0.602  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.843      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.844      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.844      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.846      ;
; 0.605  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.846      ;
; 0.606  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.847      ;
; 0.606  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.847      ;
; 0.606  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.847      ;
; 0.607  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.848      ;
; 0.607  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.848      ;
; 0.607  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.848      ;
; 0.616  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.857      ;
; 0.619  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                   ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 0.859      ;
; 0.626  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.867      ;
; 0.628  ; ctrl_unit:Unit0|controller:U0|state.S_INIT           ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.869      ;
; 0.637  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.557      ;
; 0.637  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.557      ;
; 0.637  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.557      ;
; 0.637  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.557      ;
; 0.637  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.557      ;
; 0.637  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.557      ;
; 0.637  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.557      ;
; 0.637  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.749      ; 3.557      ;
; 0.720  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.734      ; 3.625      ;
; 0.720  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.734      ; 3.625      ;
; 0.720  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.734      ; 3.625      ;
; 0.720  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                       ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 2.734      ; 3.625      ;
; 0.737  ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa          ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb                                                               ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 0.978      ;
; 0.742  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.387      ; 1.330      ;
; 0.834  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.077      ; 1.082      ;
; 0.838  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z         ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.078      ; 1.087      ;
; 0.838  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.077      ; 1.086      ;
; 0.862  ; ctrl_unit:Unit0|controller:U0|state.S_ADD            ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.077      ; 1.110      ;
; 0.887  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.128      ;
; 0.887  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.128      ;
; 0.887  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.128      ;
; 0.888  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.129      ;
; 0.890  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.131      ;
; 0.891  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.132      ;
; 0.892  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.133      ;
; 0.892  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.133      ;
; 0.893  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.134      ;
; 0.894  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.135      ;
; 0.894  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.135      ;
; 0.894  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.135      ;
; 0.895  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.136      ;
; 0.895  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.136      ;
; 0.895  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.070      ; 1.136      ;
; 0.902  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 1.142      ;
; 0.902  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 1.142      ;
; 0.902  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 1.142      ;
; 0.902  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE                                                       ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 1.142      ;
; 0.902  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.069      ; 1.142      ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.550 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.680      ; 0.760      ;
; 0.598 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.673      ; 0.801      ;
; 0.720 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.729      ; 0.979      ;
; 0.757 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.753      ; 1.040      ;
; 0.809 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.673      ; 1.012      ;
; 0.839 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.673      ; 1.042      ;
; 0.852 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.718      ; 1.100      ;
; 0.871 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.680      ; 1.081      ;
; 0.907 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.513      ; 0.950      ;
; 1.005 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.710      ; 1.245      ;
; 1.026 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.669      ; 1.225      ;
; 1.030 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.668      ; 1.228      ;
; 1.043 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.724      ; 1.297      ;
; 1.045 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.670      ; 1.245      ;
; 1.164 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.513      ; 1.207      ;
; 1.351 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.503      ; 1.384      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                   ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
; -0.512 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.071     ; 1.440      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
; 1.103 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.069      ; 1.343      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE                                                             ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|dataa          ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|dataa          ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.549 ; 0.549        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.970 ; 1.053 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.082 ; 2.294 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; -0.360 ; -0.491 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.111 ; -0.210 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 8.170  ; 8.145  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 8.170  ; 8.145  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 7.563  ; 7.458  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 7.568  ; 7.585  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 7.729  ; 7.706  ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 13.706 ; 13.344 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 7.888  ; 7.770  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 7.387  ; 7.294  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 7.159  ; 7.106  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 7.108  ; 7.055  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 7.888  ; 7.770  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 7.839  ; 7.692  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 8.797  ; 8.767  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 8.797  ; 8.767  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 7.458  ; 7.396  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 7.199  ; 7.141  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 7.578  ; 7.486  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 7.862  ; 7.725  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 8.092  ; 7.938  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 8.092  ; 7.938  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 7.625  ; 7.522  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 8.484  ; 8.403  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 8.484  ; 8.403  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 7.358  ; 7.313  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 8.263  ; 8.197  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 7.383  ; 7.343  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 7.819  ; 7.779  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 12.909 ; 12.696 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 9.727  ; 9.598  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 12.909 ; 12.696 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 10.894 ; 10.884 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 10.702 ; 10.395 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 10.071 ; 9.937  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 11.271 ; 11.125 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 9.616  ; 9.450  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 10.012 ; 9.862  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 11.530 ; 11.421 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 10.953 ; 10.759 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 11.366 ; 11.148 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 11.160 ; 10.978 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 9.459  ; 9.469  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 8.824  ; 8.838  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 9.561  ; 9.389  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 8.759  ; 8.749  ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 8.463  ; 8.405  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 8.463  ; 8.405  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 7.452  ; 7.407  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 8.082  ; 8.024  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 7.839  ; 7.810  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 7.994  ; 7.796  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.277  ; 4.425  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 3.841  ; 4.007  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 13.070 ; 12.792 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 11.060 ; 10.921 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 11.259 ; 10.967 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 11.280 ; 11.145 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 10.604 ; 10.438 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 10.313 ; 10.149 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 13.070 ; 12.750 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 10.780 ; 10.507 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 11.478 ; 11.226 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 12.084 ; 12.002 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 11.567 ; 11.510 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 12.952 ; 12.792 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 11.342 ; 11.043 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 12.238 ; 11.882 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 10.353 ; 10.251 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 11.390 ; 11.211 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 11.390 ; 11.124 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 10.843 ; 10.499 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 8.278  ; 8.085  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 9.618  ; 9.252  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 10.843 ; 10.499 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 7.641  ; 7.576  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 9.467  ; 9.171  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 7.904  ; 7.847  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 10.665 ; 10.374 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 8.037  ; 8.017  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 8.223  ; 8.142  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 9.201  ; 9.078  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 8.863  ; 8.798  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 8.963  ; 8.944  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 9.740  ; 9.655  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 9.982  ; 9.649  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 9.330  ; 9.200  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 9.132  ; 8.930  ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 12.935 ; 12.721 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 9.240  ; 9.174  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 12.935 ; 12.721 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 10.904 ; 10.894 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 10.712 ; 10.405 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 10.113 ; 9.986  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 11.133 ; 10.924 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 9.513  ; 9.402  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 9.939  ; 9.796  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 11.662 ; 11.485 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 11.447 ; 11.188 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 11.400 ; 11.179 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 11.150 ; 10.969 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 8.512  ; 8.387  ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 9.868  ; 9.707  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 7.577  ; 7.525  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 9.868  ; 9.707  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 7.389  ; 7.300  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 8.340  ; 8.129  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 7.477  ; 7.344  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 7.572  ; 7.479  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 8.808  ; 8.652  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 8.180  ; 7.938  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 7.296  ; 7.230  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 7.425  ; 7.294  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 7.738  ; 7.556  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 7.941  ; 7.852  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 7.098  ; 7.066  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 7.729  ; 7.658  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 8.896  ; 8.936  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 7.588  ; 7.490  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 10.675 ; 10.384 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 8.241  ; 8.051  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 9.628  ; 9.262  ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 9.742  ; 9.320  ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 7.621  ; 7.556  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 9.486  ; 9.191  ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 7.924  ; 7.867  ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 10.675 ; 10.384 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 8.378  ; 8.292  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 8.226  ; 8.143  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 9.199  ; 9.076  ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 8.873  ; 8.808  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 7.848  ; 7.750  ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 9.740  ; 9.655  ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 9.513  ; 9.256  ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 9.330  ; 9.200  ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 10.280 ; 10.136 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.277  ; 4.425  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 3.841  ; 4.007  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.203 ; 11.855 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.272  ; 9.138  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.249 ; 11.029 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.186 ; 10.176 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.780  ; 9.444  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.521  ; 9.451  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.341 ; 10.971 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.307  ; 9.156  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.444  ; 9.285  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.016 ; 10.923 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.611 ; 11.370 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.159 ; 10.922 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.203 ; 11.855 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.792  ; 9.635  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.747  ; 8.652  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.670  ; 8.590  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.082  ; 7.999  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.797  ; 7.738  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.581  ; 8.478  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.538  ; 8.397  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.792  ; 9.635  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.557  ; 8.361  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.193 ; 11.846 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.785  ; 8.714  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.275 ; 11.054 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.196 ; 10.186 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.790  ; 9.454  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.563  ; 9.500  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.203 ; 10.770 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.204  ; 9.108  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.371  ; 9.219  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.148 ; 10.987 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.105 ; 11.799 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.193 ; 10.953 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.193 ; 11.846 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                        ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 7.285  ; 7.183  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 7.870  ; 7.845  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 7.285  ; 7.183  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 7.292  ; 7.308  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 7.446  ; 7.422  ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 10.161 ; 9.742  ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 6.849  ; 6.797  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 7.117  ; 7.028  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 6.899  ; 6.847  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 6.849  ; 6.797  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 7.597  ; 7.483  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 7.550  ; 7.409  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 6.937  ; 6.881  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 8.518  ; 8.491  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 7.184  ; 7.124  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 6.937  ; 6.881  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 7.301  ; 7.212  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 7.574  ; 7.442  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 7.347  ; 7.247  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 7.796  ; 7.647  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 7.347  ; 7.247  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 7.089  ; 7.045  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 8.175  ; 8.097  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 7.089  ; 7.045  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 7.960  ; 7.895  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 7.113  ; 7.073  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 7.535  ; 7.495  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 7.393  ; 7.347  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 8.721  ; 8.595  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 11.158 ; 10.991 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 9.086  ; 9.115  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 9.579  ; 9.277  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 8.886  ; 8.745  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 10.239 ; 9.969  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 8.661  ; 8.464  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 8.716  ; 8.602  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 9.706  ; 9.625  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 9.925  ; 9.710  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 8.958  ; 8.806  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 9.410  ; 9.290  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 8.482  ; 8.373  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 7.884  ; 7.803  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 7.986  ; 7.856  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 7.393  ; 7.347  ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 7.181  ; 7.137  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 8.149  ; 8.092  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 7.181  ; 7.137  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 7.786  ; 7.730  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 7.554  ; 7.525  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 7.702  ; 7.510  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.141  ; 4.286  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 3.718  ; 3.880  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 7.915  ; 7.854  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 9.549  ; 9.399  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 9.492  ; 9.242  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 9.357  ; 9.253  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 8.752  ; 8.622  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 8.073  ; 8.002  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 10.757 ; 10.498 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 8.179  ; 8.012  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 9.263  ; 9.099  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 9.829  ; 9.813  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 9.399  ; 9.342  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 10.703 ; 10.558 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 9.244  ; 9.005  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 9.459  ; 9.200  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 7.915  ; 7.854  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 8.758  ; 8.617  ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 8.946  ; 8.710  ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 7.377  ; 7.314  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 7.989  ; 7.803  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 9.273  ; 8.921  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 10.492 ; 10.165 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 7.377  ; 7.314  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 9.126  ; 8.842  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 7.625  ; 7.571  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 10.275 ; 9.996  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 7.754  ; 7.735  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 7.936  ; 7.858  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 8.870  ; 8.752  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 8.548  ; 8.486  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 8.687  ; 8.671  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 9.388  ; 9.307  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 9.622  ; 9.302  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 8.993  ; 8.869  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 8.806  ; 8.612  ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 8.254  ; 8.188  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 8.254  ; 8.188  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 11.184 ; 11.016 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 9.096  ; 9.125  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 9.589  ; 9.287  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 8.925  ; 8.790  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 10.105 ; 9.775  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 8.565  ; 8.421  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 8.646  ; 8.537  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 9.833  ; 9.686  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 10.399 ; 10.122 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 8.991  ; 8.837  ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 9.400  ; 9.280  ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 8.200  ; 8.077  ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 6.841  ; 6.810  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 7.299  ; 7.248  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 9.546  ; 9.392  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 7.121  ; 7.035  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 8.031  ; 7.828  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 7.203  ; 7.074  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 7.297  ; 7.207  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 8.482  ; 8.331  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 7.883  ; 7.649  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 7.028  ; 6.964  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 7.152  ; 7.025  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 7.458  ; 7.281  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 7.648  ; 7.562  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 6.841  ; 6.810  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 7.449  ; 7.380  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 8.613  ; 8.652  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 7.311  ; 7.216  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 7.357  ; 7.294  ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 7.951  ; 7.769  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 9.283  ; 8.931  ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 9.392  ; 8.985  ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 7.357  ; 7.294  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 9.144  ; 8.861  ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 7.645  ; 7.591  ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 10.285 ; 10.006 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 8.080  ; 7.998  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 7.939  ; 7.859  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 8.868  ; 8.750  ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 8.558  ; 8.496  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 7.573  ; 7.479  ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 9.388  ; 9.307  ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 9.170  ; 8.923  ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 8.993  ; 8.869  ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 9.953  ; 9.818  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.141  ; 4.286  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 3.718  ; 3.880  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.421  ; 8.339  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.421  ; 8.339  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.726 ; 10.572 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.214  ; 9.181  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.025  ; 8.792  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.143  ; 9.079  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.890 ; 10.531 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.933  ; 8.787  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.069  ; 8.916  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.506 ; 10.403 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.129 ; 10.895 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.651 ; 10.401 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.720 ; 11.386 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.483  ; 7.426  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.400  ; 8.307  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.330  ; 8.252  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.760  ; 7.679  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.483  ; 7.426  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.243  ; 8.143  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.196  ; 8.060  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.447  ; 9.298  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.219  ; 8.030  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.954  ; 7.932  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 7.954  ; 7.932  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.752 ; 10.597 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.224  ; 9.191  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.035  ; 8.802  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.182  ; 9.124  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.756 ; 10.337 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.837  ; 8.744  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.999  ; 8.851  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.633 ; 10.464 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.603 ; 11.307 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.684 ; 10.432 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.710 ; 11.376 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.755  ; 7.667  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.644  ; 8.556  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.244  ; 8.156  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 7.755  ; 7.667  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.222  ; 8.134  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.659  ; 8.590  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.892  ; 8.823  ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.643  ; 9.574  ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.882  ; 8.813  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.350  ; 8.262  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.882  ; 8.813  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.864  ; 8.795  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.644  ; 8.556  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.693  ; 8.624  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.882  ; 8.813  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.643  ; 9.574  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.083 ; 10.067 ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.493 ; 7.405 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.346 ; 8.258 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 7.962 ; 7.874 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 7.493 ; 7.405 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 7.942 ; 7.854 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.322 ; 8.253 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.546 ; 8.477 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.267 ; 9.198 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.536 ; 8.467 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.064 ; 7.976 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.536 ; 8.467 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.519 ; 8.450 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.346 ; 8.258 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.355 ; 8.286 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.536 ; 8.467 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.267 ; 9.198 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.737 ; 9.721 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.625     ; 7.713     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.490     ; 8.578     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.068     ; 8.156     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 7.625     ; 7.713     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.031     ; 8.119     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.553     ; 8.622     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.762     ; 8.831     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.498     ; 9.567     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.733     ; 8.802     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.195     ; 8.283     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.733     ; 8.802     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.714     ; 8.783     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.490     ; 8.578     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.558     ; 8.627     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.733     ; 8.802     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.498     ; 9.567     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.006    ; 10.022    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.365     ; 7.453     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 8.195     ; 8.283     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 7.790     ; 7.878     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 7.365     ; 7.453     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 7.754     ; 7.842     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.218     ; 8.287     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 8.418     ; 8.487     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.126     ; 9.195     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.391     ; 8.460     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 7.912     ; 8.000     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 8.391     ; 8.460     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.372     ; 8.441     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.195     ; 8.283     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.223     ; 8.292     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.391     ; 8.460     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.126     ; 9.195     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.662     ; 9.678     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -2.572 ; -646.153      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.563 ; -6.526        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -1.212 ; -1.212        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.395  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 0.150 ; 0.000               ;
+---------+-------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 0.558 ; 0.000              ;
+---------+-------+--------------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; cpu_clk                                 ; -3.000 ; -429.763      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.353  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                 ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.572 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.046     ; 3.513      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.492 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.434      ;
; -2.435 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[14][9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 3.361      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.431 ; datapath:Unit1|reg_file:U2|RFr2[1]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.045     ; 3.373      ;
; -2.419 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[13][9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.353      ;
; -2.384 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[6][9]   ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.061     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.370 ; datapath:Unit1|reg_file:U2|RFr2[3]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.047     ; 3.310      ;
; -2.356 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[8][9]   ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.048     ; 3.295      ;
; -2.355 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; datapath:Unit1|reg_file:U2|tmp_rf[14][9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.060     ; 3.282      ;
; -2.354 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[0][9]   ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.036     ; 3.305      ;
; -2.354 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[12][9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.036     ; 3.305      ;
; -2.352 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[15][9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.035     ; 3.304      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.347 ; datapath:Unit1|reg_file:U2|RFr2[2]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]          ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.034     ; 3.300      ;
; -2.341 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[13][13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.053     ; 3.275      ;
; -2.339 ; datapath:Unit1|reg_file:U2|RFr2[0]         ; datapath:Unit1|reg_file:U2|tmp_rf[13][9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.052     ; 3.274      ;
; -2.323 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[14][13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.035     ; 3.275      ;
; -2.319 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; datapath:Unit1|reg_file:U2|tmp_rf[4][13]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.035     ; 3.271      ;
; -2.317 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.273      ;
; -2.317 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.273      ;
; -2.317 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.273      ;
; -2.317 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.273      ;
; -2.317 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.273      ;
; -2.317 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.273      ;
; -2.317 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.273      ;
; -2.317 ; datapath:Unit1|reg_file:U2|RFr2[7]         ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]           ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.031     ; 3.273      ;
+--------+--------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.563 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.240      ; 0.837      ;
; -0.544 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.352      ; 0.801      ;
; -0.538 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.373      ; 0.631      ;
; -0.530 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.322      ; 0.767      ;
; -0.524 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.320      ; 0.753      ;
; -0.510 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.342      ; 0.759      ;
; -0.503 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.321      ; 0.750      ;
; -0.449 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.247      ; 0.726      ;
; -0.410 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.350      ; 0.674      ;
; -0.368 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.329      ; 0.658      ;
; -0.339 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.326      ; 0.639      ;
; -0.329 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.326      ; 0.617      ;
; -0.319 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.357      ; 0.590      ;
; -0.264 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.247      ; 0.555      ;
; -0.179 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.326      ; 0.474      ;
; -0.157 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.329      ; 0.447      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                                                                                   ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.212 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; 0.000        ; 1.605      ; 0.612      ;
; -0.647 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl              ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk     ; -0.500       ; 1.605      ; 0.677      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]             ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl             ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl             ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl               ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[2]           ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.183  ; ctrl_unit:Unit0|controller:U0|cur_state[3]           ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]           ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]            ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl             ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                    ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|state.S_HALT           ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|cur_state[0]           ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; ctrl_unit:Unit0|controller:U0|cur_state[1]           ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.307      ;
; 0.190  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za        ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.314      ;
; 0.193  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.316      ;
; 0.200  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 1.890      ;
; 0.200  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 1.890      ;
; 0.200  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 1.890      ;
; 0.200  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.323      ;
; 0.202  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 1.892      ;
; 0.204  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb    ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.328      ;
; 0.207  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb        ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.331      ;
; 0.212  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST     ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.335      ;
; 0.232  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 1.922      ;
; 0.232  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 1.922      ;
; 0.237  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.605      ; 1.926      ;
; 0.263  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 1.953      ;
; 0.275  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.399      ;
; 0.278  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.601      ; 1.963      ;
; 0.279  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.593      ; 1.956      ;
; 0.280  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.598      ; 1.962      ;
; 0.280  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.404      ;
; 0.280  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb    ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                         ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.033      ; 0.397      ;
; 0.281  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.598      ; 1.963      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.424      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.425      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.425      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.426      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.426      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.427      ;
; 0.303  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.427      ;
; 0.304  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.428      ;
; 0.304  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.428      ;
; 0.307  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa    ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                   ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.430      ;
; 0.311  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.434      ;
; 0.313  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.437      ;
; 0.313  ; ctrl_unit:Unit0|controller:U0|state.S_INIT           ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.039      ; 0.436      ;
; 0.345  ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa          ; ctrl_unit:Unit0|controller:U0|state.S_SUBTb                                                               ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.469      ;
; 0.371  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 2.061      ;
; 0.371  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 2.061      ;
; 0.371  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                  ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 2.061      ;
; 0.371  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 2.061      ;
; 0.371  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 2.061      ;
; 0.371  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                      ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 2.061      ;
; 0.371  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 2.061      ;
; 0.371  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                     ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.606      ; 2.061      ;
; 0.384  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.592      ; 2.060      ;
; 0.384  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.592      ; 2.060      ;
; 0.384  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.592      ; 2.060      ;
; 0.384  ; cpu_clk                                              ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                       ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 1.592      ; 2.060      ;
; 0.386  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl               ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.222      ; 0.712      ;
; 0.412  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z         ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                             ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.047      ; 0.543      ;
; 0.412  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.045      ; 0.541      ;
; 0.414  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.045      ; 0.543      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                            ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE                                                       ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOAD                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                       ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                 ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_SUBT                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.418  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST    ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                              ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.038      ; 0.540      ;
; 0.425  ; ctrl_unit:Unit0|controller:U0|state.S_ADD            ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.044      ; 0.553      ;
; 0.442  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT           ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa                                                               ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.044      ; 0.570      ;
; 0.450  ; datapath:Unit1|reg_file:U2|tmp_rf[14][2]             ; datapath:Unit1|reg_file:U2|RFr2[2]                                                                        ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.574      ;
; 0.450  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                     ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.574      ;
; 0.451  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.575      ;
; 0.451  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                      ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                 ; cpu_clk     ; 0.000        ; 0.040      ; 0.575      ;
+--------+------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.395 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.481      ; 0.406      ;
; 0.418 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.478      ; 0.426      ;
; 0.484 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.513      ; 0.527      ;
; 0.503 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.530      ; 0.563      ;
; 0.542 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.479      ; 0.551      ;
; 0.556 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.478      ; 0.564      ;
; 0.556 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.506      ; 0.592      ;
; 0.565 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.396      ; 0.491      ;
; 0.570 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.482      ; 0.582      ;
; 0.642 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.498      ; 0.670      ;
; 0.663 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.473      ; 0.666      ;
; 0.665 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.474      ; 0.669      ;
; 0.671 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.475      ; 0.676      ;
; 0.674 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.508      ; 0.712      ;
; 0.706 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.397      ; 0.633      ;
; 0.818 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.389      ; 0.737      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
; 0.150 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.040     ; 0.797      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
; 0.558 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.039      ; 0.681      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADD                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDa                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST_wait                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOAD                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_INIT                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Z                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE                                                             ;
+--------+--------------+----------------+------------+---------+------------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|dataa          ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datad            ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datad            ;
; 0.626 ; 0.626        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datad          ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datac            ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.633 ; 0.633        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.633 ; 0.633        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.635 ; 0.635        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|dataa          ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|dataa          ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|dataa          ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|dataa          ;
; 0.641 ; 0.641        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|dataa          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.529 ; 0.757 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.218 ; 1.371 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; -0.200 ; -0.423 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.044 ; -0.291 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                              ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 4.723 ; 4.951 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 4.723 ; 4.951 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 4.345 ; 4.503 ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 4.406 ; 4.600 ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 4.483 ; 4.676 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 7.589 ; 7.772 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 4.542 ; 4.721 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 4.292 ; 4.425 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 4.185 ; 4.312 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 4.148 ; 4.273 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 4.542 ; 4.721 ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 4.478 ; 4.657 ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 5.329 ; 5.552 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 5.329 ; 5.552 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 4.336 ; 4.493 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 4.204 ; 4.334 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 4.387 ; 4.544 ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 4.536 ; 4.705 ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 4.663 ; 4.839 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 4.663 ; 4.839 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 4.409 ; 4.566 ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 4.899 ; 5.165 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 4.899 ; 5.165 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 4.258 ; 4.419 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 4.748 ; 4.978 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 4.280 ; 4.437 ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 4.509 ; 4.734 ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 7.267 ; 7.593 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 5.610 ; 5.758 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 7.267 ; 7.593 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 6.272 ; 6.518 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 6.034 ; 6.234 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 5.804 ; 5.984 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 6.469 ; 6.554 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 5.521 ; 5.697 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 5.733 ; 5.938 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 6.543 ; 6.847 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 6.146 ; 6.510 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 6.399 ; 6.715 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 6.304 ; 6.597 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 5.500 ; 5.611 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 5.160 ; 5.249 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 5.377 ; 5.685 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 5.115 ; 5.152 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 4.874 ; 5.127 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 4.874 ; 5.127 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 4.336 ; 4.500 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 4.629 ; 4.877 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 4.530 ; 4.758 ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 4.552 ; 4.756 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.601 ; 2.952 ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.326 ; 2.684 ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 7.414 ; 7.730 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 6.241 ; 6.474 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 6.384 ; 6.587 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 6.364 ; 6.634 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 6.035 ; 6.218 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 5.815 ; 5.986 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 7.414 ; 7.730 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 6.051 ; 6.222 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 6.514 ; 6.728 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 6.842 ; 7.177 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 6.612 ; 6.878 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 7.310 ; 7.666 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 6.453 ; 6.606 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 6.835 ; 7.082 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 5.969 ; 6.094 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 6.453 ; 6.657 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 6.468 ; 6.641 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 6.335 ; 6.619 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 4.765 ; 4.946 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 5.392 ; 5.657 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 6.335 ; 6.619 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 4.469 ; 4.642 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 5.354 ; 5.596 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 4.602 ; 4.772 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 6.078 ; 6.385 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 4.709 ; 4.902 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 4.788 ; 4.997 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 5.262 ; 5.532 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 5.131 ; 5.382 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 5.437 ; 5.659 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 5.592 ; 5.909 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 5.624 ; 5.898 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 5.328 ; 5.603 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 5.244 ; 5.478 ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 7.294 ; 7.619 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 5.377 ; 5.497 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 7.294 ; 7.619 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 6.282 ; 6.528 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 6.044 ; 6.244 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 5.827 ; 6.010 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 6.359 ; 6.417 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 5.523 ; 5.700 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 5.688 ; 5.888 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 6.592 ; 6.885 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 6.386 ; 6.778 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 6.419 ; 6.739 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 6.294 ; 6.587 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 4.869 ; 5.127 ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 5.841 ; 6.129 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 4.354 ; 4.534 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 5.841 ; 6.129 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 4.289 ; 4.433 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 4.725 ; 4.926 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 4.294 ; 4.437 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 4.374 ; 4.534 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 5.047 ; 5.279 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 4.632 ; 4.840 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 4.209 ; 4.360 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 4.254 ; 4.393 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 4.425 ; 4.603 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 4.547 ; 4.751 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 4.144 ; 4.283 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 4.464 ; 4.674 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 5.389 ; 5.642 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 4.360 ; 4.521 ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 6.131 ; 6.422 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 4.732 ; 4.916 ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 5.402 ; 5.667 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 5.448 ; 5.696 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 4.449 ; 4.622 ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 5.372 ; 5.614 ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 4.622 ; 4.792 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 6.088 ; 6.395 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 4.849 ; 5.053 ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 4.788 ; 4.993 ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 5.261 ; 5.531 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 5.141 ; 5.392 ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 4.558 ; 4.738 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 5.592 ; 5.909 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 5.382 ; 5.645 ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 5.328 ; 5.603 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 6.131 ; 6.422 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.601 ; 2.952 ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.326 ; 2.684 ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.872 ; 7.274 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.422 ; 5.570 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.402 ; 6.769 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.972 ; 6.218 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.583 ; 5.820 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.531 ; 5.768 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.447 ; 6.760 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.371 ; 5.575 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.457 ; 5.695 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.291 ; 6.659 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.596 ; 6.973 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.333 ; 6.698 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.872 ; 7.274 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.958 ; 6.152 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.170 ; 5.362 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.124 ; 5.319 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.806 ; 4.940 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.641 ; 4.764 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.034 ; 5.222 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.027 ; 5.185 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.958 ; 6.152 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.051 ; 5.203 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.862 ; 7.264 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.189 ; 5.309 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.429 ; 6.795 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.982 ; 6.228 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.593 ; 5.830 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.554 ; 5.794 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.337 ; 6.623 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.373 ; 5.578 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.412 ; 5.645 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.340 ; 6.697 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.836 ; 7.241 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.353 ; 6.722 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.862 ; 7.264 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 4.197 ; 4.349 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 4.562 ; 4.781 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 4.197 ; 4.349 ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 4.258 ; 4.445 ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 4.331 ; 4.516 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 5.581 ; 5.921 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 4.009 ; 4.129 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 4.148 ; 4.276 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 4.045 ; 4.167 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 4.009 ; 4.129 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 4.387 ; 4.559 ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 4.326 ; 4.498 ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 4.064 ; 4.189 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 5.179 ; 5.396 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 4.189 ; 4.340 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 4.064 ; 4.189 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 4.239 ; 4.390 ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 4.384 ; 4.546 ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 4.261 ; 4.412 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 4.505 ; 4.674 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 4.261 ; 4.412 ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 4.115 ; 4.269 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 4.736 ; 4.993 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 4.115 ; 4.269 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 4.587 ; 4.808 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 4.136 ; 4.286 ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 4.361 ; 4.578 ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 4.268 ; 4.418 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 4.967 ; 5.161 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 6.247 ; 6.552 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 5.210 ; 5.539 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 5.349 ; 5.550 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 5.065 ; 5.304 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 5.762 ; 5.990 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 4.881 ; 5.109 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 4.962 ; 5.212 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 5.539 ; 5.791 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 5.582 ; 5.855 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 5.071 ; 5.346 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 5.350 ; 5.647 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 4.823 ; 5.062 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 4.521 ; 4.707 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 4.550 ; 4.733 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 4.268 ; 4.418 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 4.192 ; 4.349 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 4.706 ; 4.949 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 4.192 ; 4.349 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 4.474 ; 4.714 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 4.380 ; 4.600 ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 4.400 ; 4.597 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.534 ; 2.886 ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.267 ; 2.626 ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 4.548 ; 4.749 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 5.374 ; 5.702 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 5.357 ; 5.633 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 5.314 ; 5.625 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 4.956 ; 5.213 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 4.597 ; 4.771 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 6.074 ; 6.417 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 4.641 ; 4.810 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 5.209 ; 5.478 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 5.594 ; 5.980 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 5.324 ; 5.637 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 6.016 ; 6.343 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 5.207 ; 5.372 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 5.321 ; 5.596 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 4.548 ; 4.749 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 4.991 ; 5.238 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 4.999 ; 5.179 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 4.324 ; 4.491 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 4.609 ; 4.783 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 5.208 ; 5.464 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 6.149 ; 6.423 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 4.324 ; 4.491 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 5.168 ; 5.401 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 4.447 ; 4.610 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 5.863 ; 6.158 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 4.550 ; 4.735 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 4.631 ; 4.832 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 5.079 ; 5.339 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 4.956 ; 5.197 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 5.286 ; 5.501 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 5.397 ; 5.702 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 5.428 ; 5.691 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 5.143 ; 5.408 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 5.063 ; 5.288 ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 4.745 ; 4.910 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 4.745 ; 4.910 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 6.274 ; 6.578 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 5.220 ; 5.549 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 5.359 ; 5.560 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 5.087 ; 5.328 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 5.655 ; 5.858 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 4.886 ; 5.116 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 4.917 ; 5.163 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 5.585 ; 5.829 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 5.812 ; 6.112 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 5.090 ; 5.369 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 5.340 ; 5.637 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 4.705 ; 4.954 ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 4.007 ; 4.141 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 4.206 ; 4.379 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 5.671 ; 5.950 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 4.146 ; 4.285 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 4.563 ; 4.756 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 4.149 ; 4.286 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 4.228 ; 4.382 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 4.873 ; 5.097 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 4.479 ; 4.680 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 4.067 ; 4.212 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 4.110 ; 4.244 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 4.280 ; 4.451 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 4.392 ; 4.588 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 4.007 ; 4.141 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 4.317 ; 4.520 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 5.236 ; 5.482 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 4.213 ; 4.369 ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 4.304 ; 4.471 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 4.575 ; 4.753 ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 5.218 ; 5.474 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 5.262 ; 5.500 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 4.304 ; 4.471 ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 5.186 ; 5.419 ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 4.467 ; 4.630 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 5.873 ; 6.168 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 4.683 ; 4.879 ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 4.630 ; 4.828 ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 5.079 ; 5.338 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 4.966 ; 5.207 ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 4.408 ; 4.582 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 5.397 ; 5.702 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 5.194 ; 5.447 ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 5.143 ; 5.408 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 5.951 ; 6.232 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.534 ; 2.886 ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.267 ; 2.626 ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.936 ; 5.115 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.936 ; 5.115 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.147 ; 6.513 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.402 ; 5.680 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.208 ; 5.426 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.329 ; 5.558 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.206 ; 6.508 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.172 ; 5.368 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.259 ; 5.488 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.026 ; 6.369 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.346 ; 6.699 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.063 ; 6.400 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.618 ; 7.005 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.472 ; 4.589 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.982 ; 5.166 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.940 ; 5.127 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.632 ; 4.761 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.472 ; 4.589 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.851 ; 5.032 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.842 ; 4.995 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.773 ; 5.961 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.870 ; 5.016 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.714 ; 4.864 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.714 ; 4.864 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.174 ; 6.539 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.412 ; 5.690 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.218 ; 5.436 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.351 ; 5.582 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.099 ; 6.376 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.177 ; 5.375 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.214 ; 5.439 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.072 ; 6.407 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.576 ; 6.956 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.082 ; 6.423 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.608 ; 6.995 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.504 ; 4.503 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 4.968 ; 4.967 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 4.747 ; 4.746 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 4.504 ; 4.503 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 4.739 ; 4.738 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 4.991 ; 4.977 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.096 ; 5.082 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.513 ; 5.499 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.089 ; 5.075 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 4.803 ; 4.802 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.089 ; 5.075 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.073 ; 5.059 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 4.968 ; 4.967 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 4.995 ; 4.981 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.089 ; 5.075 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.513 ; 5.499 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 6.030 ; 6.065 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.361 ; 4.360 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 4.806 ; 4.805 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 4.594 ; 4.593 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 4.361 ; 4.360 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 4.587 ; 4.586 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 4.820 ; 4.806 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 4.920 ; 4.906 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.321 ; 5.307 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 4.913 ; 4.899 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 4.648 ; 4.647 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 4.913 ; 4.899 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 4.898 ; 4.884 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 4.806 ; 4.805 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 4.823 ; 4.809 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 4.913 ; 4.899 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.321 ; 5.307 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.854 ; 5.889 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.689     ; 4.690     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.228     ; 5.229     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 4.960     ; 4.961     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 4.689     ; 4.690     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 4.941     ; 4.942     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.241     ; 5.255     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.362     ; 5.376     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.838     ; 5.852     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.344     ; 5.358     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.034     ; 5.035     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.344     ; 5.358     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.328     ; 5.342     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.228     ; 5.229     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.245     ; 5.259     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.344     ; 5.358     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.838     ; 5.852     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 6.345     ; 6.310     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.538     ; 4.539     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.056     ; 5.057     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 4.799     ; 4.800     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 4.538     ; 4.539     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 4.780     ; 4.781     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.058     ; 5.072     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 5.175     ; 5.189     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.631     ; 5.645     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.158     ; 5.172     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 4.870     ; 4.871     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.158     ; 5.172     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.142     ; 5.156     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.056     ; 5.057     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.062     ; 5.076     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.158     ; 5.172     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.631     ; 5.645     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 6.158     ; 6.123     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                    ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -6.381    ; -2.138 ; -0.683   ; 0.558   ; -3.000              ;
;  cpu_clk                                 ; -6.381    ; -2.138 ; -0.683   ; 0.558   ; -3.000              ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -1.681    ; 0.395  ; N/A      ; N/A     ; 0.353               ;
; Design-wide TNS                          ; -1681.855 ; -2.138 ; -10.928  ; 0.0     ; -546.445            ;
;  cpu_clk                                 ; -1659.710 ; -2.138 ; -10.928  ; 0.000   ; -546.445            ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -22.145   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 1.028 ; 1.053 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.276 ; 2.382 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; -0.200 ; -0.423 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.044 ; -0.124 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 9.005  ; 9.068  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 9.005  ; 9.068  ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 8.355  ; 8.317  ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 8.353  ; 8.454  ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 8.527  ; 8.583  ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 14.972 ; 14.838 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 8.700  ; 8.650  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 8.164  ; 8.111  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 7.922  ; 7.901  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 7.866  ; 7.846  ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 8.700  ; 8.650  ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 8.637  ; 8.568  ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 9.758  ; 9.832  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 9.758  ; 9.832  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 8.242  ; 8.225  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 7.960  ; 7.940  ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 8.368  ; 8.333  ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 8.670  ; 8.598  ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 8.917  ; 8.827  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 8.917  ; 8.827  ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 8.423  ; 8.372  ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 9.292  ; 9.369  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 9.292  ; 9.369  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 8.120  ; 8.158  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 9.076  ; 9.143  ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 8.164  ; 8.181  ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 8.594  ; 8.669  ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 14.042 ; 14.043 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 10.681 ; 10.632 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 14.042 ; 14.043 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 11.970 ; 12.078 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 11.694 ; 11.571 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 11.043 ; 11.006 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 12.427 ; 12.292 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 10.606 ; 10.529 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 11.000 ; 10.970 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 12.618 ; 12.679 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 11.962 ; 11.986 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 12.405 ; 12.445 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 12.245 ; 12.194 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 10.464 ; 10.480 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 9.768  ; 9.775  ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 10.474 ; 10.470 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 9.702  ; 9.673  ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 9.318  ; 9.343  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 9.318  ; 9.343  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 8.215  ; 8.242  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 8.858  ; 8.958  ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 8.606  ; 8.715  ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 8.735  ; 8.703  ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.725  ; 4.865  ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.271  ; 4.409  ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 14.363 ; 14.233 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 12.136 ; 12.136 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 12.436 ; 12.235 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 12.411 ; 12.389 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 11.731 ; 11.665 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 11.369 ; 11.297 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 14.363 ; 14.188 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 11.869 ; 11.700 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 12.679 ; 12.545 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 13.288 ; 13.362 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 12.780 ; 12.856 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 14.232 ; 14.233 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 12.545 ; 12.339 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 13.422 ; 13.243 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 11.507 ; 11.462 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 12.582 ; 12.479 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 12.595 ; 12.438 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 11.879 ; 11.801 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 9.077  ; 9.028  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 10.480 ; 10.337 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 11.879 ; 11.801 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 8.423  ; 8.450  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 10.366 ; 10.240 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 8.726  ; 8.746  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 11.688 ; 11.524 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 8.877  ; 8.925  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 9.043  ; 9.085  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 10.096 ; 10.136 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 9.768  ; 9.805  ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 9.947  ; 10.042 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 10.686 ; 10.761 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 10.914 ; 10.769 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 10.255 ; 10.273 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 10.023 ; 9.946  ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 14.068 ; 14.068 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 10.153 ; 10.154 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 14.068 ; 14.068 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 11.980 ; 12.088 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 11.704 ; 11.581 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 11.098 ; 11.060 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 12.281 ; 12.070 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 10.498 ; 10.462 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 10.926 ; 10.900 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 12.746 ; 12.748 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 12.496 ; 12.469 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 12.437 ; 12.479 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 12.235 ; 12.184 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 9.309  ; 9.357  ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 10.881 ; 10.888 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 8.353  ; 8.399  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 10.881 ; 10.888 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 8.160  ; 8.125  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 9.150  ; 9.063  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 8.247  ; 8.188  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 8.341  ; 8.338  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 9.693  ; 9.625  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 8.924  ; 8.867  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 8.050  ; 8.069  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 8.189  ; 8.141  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 8.464  ; 8.430  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 8.751  ; 8.751  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 7.841  ; 7.870  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 8.490  ; 8.537  ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 9.864  ; 10.032 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 8.362  ; 8.356  ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 11.698 ; 11.534 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 9.039  ; 8.991  ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 10.490 ; 10.347 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 10.594 ; 10.420 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 8.403  ; 8.430  ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 10.385 ; 10.259 ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 8.746  ; 8.766  ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 11.698 ; 11.534 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 9.244  ; 9.240  ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 9.047  ; 9.088  ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 10.093 ; 10.133 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 9.778  ; 9.815  ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 8.644  ; 8.642  ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 10.686 ; 10.761 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 10.419 ; 10.331 ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 10.255 ; 10.273 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 11.340 ; 11.367 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 4.725  ; 4.865  ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 4.271  ; 4.409  ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.402 ; 13.310 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.334 ; 10.276 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.369 ; 12.386 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.258 ; 11.366 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.763 ; 10.626 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.562 ; 10.605 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.519 ; 12.302 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.326 ; 10.279 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.465 ; 10.420 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.136 ; 12.262 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.760 ; 12.745 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.266 ; 12.271 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.402 ; 13.310 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.927 ; 10.886 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.732  ; 9.726  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.647  ; 9.641  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.015  ; 8.989  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 8.720  ; 8.706  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.528  ; 9.527  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.499  ; 9.437  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.927 ; 10.886 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.512  ; 9.382  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.392 ; 13.300 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 9.806  ; 9.798  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.395 ; 12.411 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 11.268 ; 11.376 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.773 ; 10.636 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.617 ; 10.659 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.373 ; 12.080 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.218 ; 10.212 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 10.391 ; 10.350 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.264 ; 12.331 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.294 ; 13.228 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 12.298 ; 12.305 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 13.392 ; 13.300 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+--------+--------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; Data Port         ; Clock Port                              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                         ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                 ; 4.197 ; 4.349 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[0]      ; cpu_clk                                 ; 4.562 ; 4.781 ; Rise       ; cpu_clk                                 ;
;  D_ALUs_s[1]      ; cpu_clk                                 ; 4.197 ; 4.349 ; Rise       ; cpu_clk                                 ;
; D_Mre_s           ; cpu_clk                                 ; 4.258 ; 4.445 ; Rise       ; cpu_clk                                 ;
; D_Mwe_s           ; cpu_clk                                 ; 4.331 ; 4.516 ; Rise       ; cpu_clk                                 ;
; D_PCld_s          ; cpu_clk                                 ; 5.581 ; 5.921 ; Rise       ; cpu_clk                                 ;
; D_RFr1a_s[*]      ; cpu_clk                                 ; 4.009 ; 4.129 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[0]     ; cpu_clk                                 ; 4.148 ; 4.276 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[1]     ; cpu_clk                                 ; 4.045 ; 4.167 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[2]     ; cpu_clk                                 ; 4.009 ; 4.129 ; Rise       ; cpu_clk                                 ;
;  D_RFr1a_s[3]     ; cpu_clk                                 ; 4.387 ; 4.559 ; Rise       ; cpu_clk                                 ;
; D_RFr1e_s         ; cpu_clk                                 ; 4.326 ; 4.498 ; Rise       ; cpu_clk                                 ;
; D_RFr2a_s[*]      ; cpu_clk                                 ; 4.064 ; 4.189 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[0]     ; cpu_clk                                 ; 5.179 ; 5.396 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[1]     ; cpu_clk                                 ; 4.189 ; 4.340 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[2]     ; cpu_clk                                 ; 4.064 ; 4.189 ; Rise       ; cpu_clk                                 ;
;  D_RFr2a_s[3]     ; cpu_clk                                 ; 4.239 ; 4.390 ; Rise       ; cpu_clk                                 ;
; D_RFr2e_s         ; cpu_clk                                 ; 4.384 ; 4.546 ; Rise       ; cpu_clk                                 ;
; D_RFs_s[*]        ; cpu_clk                                 ; 4.261 ; 4.412 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[0]       ; cpu_clk                                 ; 4.505 ; 4.674 ; Rise       ; cpu_clk                                 ;
;  D_RFs_s[1]       ; cpu_clk                                 ; 4.261 ; 4.412 ; Rise       ; cpu_clk                                 ;
; D_RFwa_s[*]       ; cpu_clk                                 ; 4.115 ; 4.269 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[0]      ; cpu_clk                                 ; 4.736 ; 4.993 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[1]      ; cpu_clk                                 ; 4.115 ; 4.269 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[2]      ; cpu_clk                                 ; 4.587 ; 4.808 ; Rise       ; cpu_clk                                 ;
;  D_RFwa_s[3]      ; cpu_clk                                 ; 4.136 ; 4.286 ; Rise       ; cpu_clk                                 ;
; D_RFwe_s          ; cpu_clk                                 ; 4.361 ; 4.578 ; Rise       ; cpu_clk                                 ;
; D_addr_bus[*]     ; cpu_clk                                 ; 4.268 ; 4.418 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[0]    ; cpu_clk                                 ; 4.967 ; 5.161 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[1]    ; cpu_clk                                 ; 6.247 ; 6.552 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[2]    ; cpu_clk                                 ; 5.210 ; 5.539 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[3]    ; cpu_clk                                 ; 5.349 ; 5.550 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[4]    ; cpu_clk                                 ; 5.065 ; 5.304 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[5]    ; cpu_clk                                 ; 5.762 ; 5.990 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[6]    ; cpu_clk                                 ; 4.881 ; 5.109 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[7]    ; cpu_clk                                 ; 4.962 ; 5.212 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[8]    ; cpu_clk                                 ; 5.539 ; 5.791 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[9]    ; cpu_clk                                 ; 5.582 ; 5.855 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[10]   ; cpu_clk                                 ; 5.071 ; 5.346 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[11]   ; cpu_clk                                 ; 5.350 ; 5.647 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[12]   ; cpu_clk                                 ; 4.823 ; 5.062 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[13]   ; cpu_clk                                 ; 4.521 ; 4.707 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[14]   ; cpu_clk                                 ; 4.550 ; 4.733 ; Rise       ; cpu_clk                                 ;
;  D_addr_bus[15]   ; cpu_clk                                 ; 4.268 ; 4.418 ; Rise       ; cpu_clk                                 ;
; D_cur_state[*]    ; cpu_clk                                 ; 4.192 ; 4.349 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[0]   ; cpu_clk                                 ; 4.706 ; 4.949 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[1]   ; cpu_clk                                 ; 4.192 ; 4.349 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[2]   ; cpu_clk                                 ; 4.474 ; 4.714 ; Rise       ; cpu_clk                                 ;
;  D_cur_state[3]   ; cpu_clk                                 ; 4.380 ; 4.600 ; Rise       ; cpu_clk                                 ;
; D_jpz_s           ; cpu_clk                                 ; 4.400 ; 4.597 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.534 ; 2.886 ; Rise       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.267 ; 2.626 ; Rise       ; cpu_clk                                 ;
; D_mdin_bus[*]     ; cpu_clk                                 ; 4.548 ; 4.749 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[0]    ; cpu_clk                                 ; 5.374 ; 5.702 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[1]    ; cpu_clk                                 ; 5.357 ; 5.633 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[2]    ; cpu_clk                                 ; 5.314 ; 5.625 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[3]    ; cpu_clk                                 ; 4.956 ; 5.213 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[4]    ; cpu_clk                                 ; 4.597 ; 4.771 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[5]    ; cpu_clk                                 ; 6.074 ; 6.417 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[6]    ; cpu_clk                                 ; 4.641 ; 4.810 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[7]    ; cpu_clk                                 ; 5.209 ; 5.478 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[8]    ; cpu_clk                                 ; 5.594 ; 5.980 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[9]    ; cpu_clk                                 ; 5.324 ; 5.637 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[10]   ; cpu_clk                                 ; 6.016 ; 6.343 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[11]   ; cpu_clk                                 ; 5.207 ; 5.372 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[12]   ; cpu_clk                                 ; 5.321 ; 5.596 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[13]   ; cpu_clk                                 ; 4.548 ; 4.749 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[14]   ; cpu_clk                                 ; 4.991 ; 5.238 ; Rise       ; cpu_clk                                 ;
;  D_mdin_bus[15]   ; cpu_clk                                 ; 4.999 ; 5.179 ; Rise       ; cpu_clk                                 ;
; D_mdout_bus[*]    ; cpu_clk                                 ; 4.324 ; 4.491 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[0]   ; cpu_clk                                 ; 4.609 ; 4.783 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[1]   ; cpu_clk                                 ; 5.208 ; 5.464 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[2]   ; cpu_clk                                 ; 6.149 ; 6.423 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[3]   ; cpu_clk                                 ; 4.324 ; 4.491 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[4]   ; cpu_clk                                 ; 5.168 ; 5.401 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[5]   ; cpu_clk                                 ; 4.447 ; 4.610 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[6]   ; cpu_clk                                 ; 5.863 ; 6.158 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[7]   ; cpu_clk                                 ; 4.550 ; 4.735 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[8]   ; cpu_clk                                 ; 4.631 ; 4.832 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[9]   ; cpu_clk                                 ; 5.079 ; 5.339 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[10]  ; cpu_clk                                 ; 4.956 ; 5.197 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[11]  ; cpu_clk                                 ; 5.286 ; 5.501 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[12]  ; cpu_clk                                 ; 5.397 ; 5.702 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[13]  ; cpu_clk                                 ; 5.428 ; 5.691 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[14]  ; cpu_clk                                 ; 5.143 ; 5.408 ; Rise       ; cpu_clk                                 ;
;  D_mdout_bus[15]  ; cpu_clk                                 ; 5.063 ; 5.288 ; Rise       ; cpu_clk                                 ;
; D_mem_addr[*]     ; cpu_clk                                 ; 4.745 ; 4.910 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[0]    ; cpu_clk                                 ; 4.745 ; 4.910 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[1]    ; cpu_clk                                 ; 6.274 ; 6.578 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[2]    ; cpu_clk                                 ; 5.220 ; 5.549 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[3]    ; cpu_clk                                 ; 5.359 ; 5.560 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[4]    ; cpu_clk                                 ; 5.087 ; 5.328 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[5]    ; cpu_clk                                 ; 5.655 ; 5.858 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[6]    ; cpu_clk                                 ; 4.886 ; 5.116 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[7]    ; cpu_clk                                 ; 4.917 ; 5.163 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[8]    ; cpu_clk                                 ; 5.585 ; 5.829 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[9]    ; cpu_clk                                 ; 5.812 ; 6.112 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[10]   ; cpu_clk                                 ; 5.090 ; 5.369 ; Rise       ; cpu_clk                                 ;
;  D_mem_addr[11]   ; cpu_clk                                 ; 5.340 ; 5.637 ; Rise       ; cpu_clk                                 ;
; D_oe_s            ; cpu_clk                                 ; 4.705 ; 4.954 ; Rise       ; cpu_clk                                 ;
; D_rfout_bus[*]    ; cpu_clk                                 ; 4.007 ; 4.141 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[0]   ; cpu_clk                                 ; 4.206 ; 4.379 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[1]   ; cpu_clk                                 ; 5.671 ; 5.950 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[2]   ; cpu_clk                                 ; 4.146 ; 4.285 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[3]   ; cpu_clk                                 ; 4.563 ; 4.756 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[4]   ; cpu_clk                                 ; 4.149 ; 4.286 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[5]   ; cpu_clk                                 ; 4.228 ; 4.382 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[6]   ; cpu_clk                                 ; 4.873 ; 5.097 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[7]   ; cpu_clk                                 ; 4.479 ; 4.680 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[8]   ; cpu_clk                                 ; 4.067 ; 4.212 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[9]   ; cpu_clk                                 ; 4.110 ; 4.244 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[10]  ; cpu_clk                                 ; 4.280 ; 4.451 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[11]  ; cpu_clk                                 ; 4.392 ; 4.588 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[12]  ; cpu_clk                                 ; 4.007 ; 4.141 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[13]  ; cpu_clk                                 ; 4.317 ; 4.520 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[14]  ; cpu_clk                                 ; 5.236 ; 5.482 ; Rise       ; cpu_clk                                 ;
;  D_rfout_bus[15]  ; cpu_clk                                 ; 4.213 ; 4.369 ; Rise       ; cpu_clk                                 ;
; cpu_output[*]     ; cpu_clk                                 ; 4.304 ; 4.471 ; Rise       ; cpu_clk                                 ;
;  cpu_output[0]    ; cpu_clk                                 ; 4.575 ; 4.753 ; Rise       ; cpu_clk                                 ;
;  cpu_output[1]    ; cpu_clk                                 ; 5.218 ; 5.474 ; Rise       ; cpu_clk                                 ;
;  cpu_output[2]    ; cpu_clk                                 ; 5.262 ; 5.500 ; Rise       ; cpu_clk                                 ;
;  cpu_output[3]    ; cpu_clk                                 ; 4.304 ; 4.471 ; Rise       ; cpu_clk                                 ;
;  cpu_output[4]    ; cpu_clk                                 ; 5.186 ; 5.419 ; Rise       ; cpu_clk                                 ;
;  cpu_output[5]    ; cpu_clk                                 ; 4.467 ; 4.630 ; Rise       ; cpu_clk                                 ;
;  cpu_output[6]    ; cpu_clk                                 ; 5.873 ; 6.168 ; Rise       ; cpu_clk                                 ;
;  cpu_output[7]    ; cpu_clk                                 ; 4.683 ; 4.879 ; Rise       ; cpu_clk                                 ;
;  cpu_output[8]    ; cpu_clk                                 ; 4.630 ; 4.828 ; Rise       ; cpu_clk                                 ;
;  cpu_output[9]    ; cpu_clk                                 ; 5.079 ; 5.338 ; Rise       ; cpu_clk                                 ;
;  cpu_output[10]   ; cpu_clk                                 ; 4.966 ; 5.207 ; Rise       ; cpu_clk                                 ;
;  cpu_output[11]   ; cpu_clk                                 ; 4.408 ; 4.582 ; Rise       ; cpu_clk                                 ;
;  cpu_output[12]   ; cpu_clk                                 ; 5.397 ; 5.702 ; Rise       ; cpu_clk                                 ;
;  cpu_output[13]   ; cpu_clk                                 ; 5.194 ; 5.447 ; Rise       ; cpu_clk                                 ;
;  cpu_output[14]   ; cpu_clk                                 ; 5.143 ; 5.408 ; Rise       ; cpu_clk                                 ;
;  cpu_output[15]   ; cpu_clk                                 ; 5.951 ; 6.232 ; Rise       ; cpu_clk                                 ;
; D_main_mem_clk    ; cpu_clk                                 ; 2.534 ; 2.886 ; Fall       ; cpu_clk                                 ;
; D_main_mem_status ; cpu_clk                                 ; 2.267 ; 2.626 ; Fall       ; cpu_clk                                 ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.936 ; 5.115 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.936 ; 5.115 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.147 ; 6.513 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.402 ; 5.680 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.208 ; 5.426 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.329 ; 5.558 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.206 ; 6.508 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.172 ; 5.368 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.259 ; 5.488 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.026 ; 6.369 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.346 ; 6.699 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.063 ; 6.400 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.618 ; 7.005 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.472 ; 4.589 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.982 ; 5.166 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.940 ; 5.127 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.632 ; 4.761 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.472 ; 4.589 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.851 ; 5.032 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.842 ; 4.995 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.773 ; 5.961 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.870 ; 5.016 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.714 ; 4.864 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 4.714 ; 4.864 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.174 ; 6.539 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.412 ; 5.690 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.218 ; 5.436 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.351 ; 5.582 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.099 ; 6.376 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.177 ; 5.375 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 5.214 ; 5.439 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.072 ; 6.407 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.576 ; 6.956 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.082 ; 6.423 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 6.608 ; 6.995 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ;
+-------------------+-----------------------------------------+-------+-------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cpu_output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwe_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_PCld_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mre_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mwe_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_jpz_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_oe_s            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_big_addr        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_status ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_clk    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cpu_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cpu_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; cpu_clk                                 ; cpu_clk                                 ; 28779    ; 24       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk                                 ; 1        ; 225      ; 0        ; 0        ;
; cpu_clk                                 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0        ; 0        ; 16       ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; cpu_clk                                 ; cpu_clk                                 ; 28779    ; 24       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; cpu_clk                                 ; 1        ; 225      ; 0        ; 0        ;
; cpu_clk                                 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0        ; 0        ; 16       ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 367   ; 367  ;
; Unconstrained Output Ports      ; 130   ; 130  ;
; Unconstrained Output Port Paths ; 584   ; 584  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Mar 05 18:58:49 2015
Info: Command: quartus_sta TB_mp -c TB_mp
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TB_mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpu_clk cpu_clk
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|IRld_ctrl ctrl_unit:Unit0|controller:U0|IRld_ctrl
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.381     -1659.710 cpu_clk 
    Info (332119):    -1.681       -22.145 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -2.138
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.138        -2.138 cpu_clk 
    Info (332119):     0.499         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.683
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.683       -10.928 cpu_clk 
Info (332146): Worst-case removal slack is 1.197
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.197         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -546.445 cpu_clk 
    Info (332119):     0.453         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.716
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.716     -1482.648 cpu_clk 
    Info (332119):    -1.589       -20.961 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -1.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.931        -1.931 cpu_clk 
    Info (332119):     0.550         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.512
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.512        -8.192 cpu_clk 
Info (332146): Worst-case removal slack is 1.103
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.103         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -545.565 cpu_clk 
    Info (332119):     0.413         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.572
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.572      -646.153 cpu_clk 
    Info (332119):    -0.563        -6.526 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -1.212
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.212        -1.212 cpu_clk 
    Info (332119):     0.395         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is 0.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.150         0.000 cpu_clk 
Info (332146): Worst-case removal slack is 0.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.558         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -429.763 cpu_clk 
    Info (332119):     0.353         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 550 megabytes
    Info: Processing ended: Thu Mar 05 18:58:53 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


