
LCD8.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000000c  00800100  00000ac6  00000b5a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000ac6  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000016  0080010c  0080010c  00000b66  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000b66  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000b98  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000108  00000000  00000000  00000bd8  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000112f  00000000  00000000  00000ce0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000009a0  00000000  00000000  00001e0f  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000a21  00000000  00000000  000027af  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000230  00000000  00000000  000031d0  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000545  00000000  00000000  00003400  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000085e  00000000  00000000  00003945  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000c8  00000000  00000000  000041a3  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3c 00 	jmp	0x78	; 0x78 <__ctors_end>
   4:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
   8:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
   c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  10:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  14:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  18:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  1c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  20:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  24:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  28:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  2c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  30:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  34:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  38:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  3c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  40:	0c 94 b2 02 	jmp	0x564	; 0x564 <__vector_16>
  44:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  48:	0c 94 e9 02 	jmp	0x5d2	; 0x5d2 <__vector_18>
  4c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  50:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  54:	0c 94 8d 02 	jmp	0x51a	; 0x51a <__vector_21>
  58:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  5c:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  60:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  64:	0c 94 59 00 	jmp	0xb2	; 0xb2 <__bad_interrupt>
  68:	65 00       	.word	0x0065	; ????
  6a:	70 00       	.word	0x0070	; ????
  6c:	7e 00       	.word	0x007e	; ????
  6e:	8c 00       	.word	0x008c	; ????
  70:	9a 00       	.word	0x009a	; ????
  72:	a8 00       	.word	0x00a8	; ????
  74:	b6 00       	.word	0x00b6	; ????
  76:	bf 00       	.word	0x00bf	; ????

00000078 <__ctors_end>:
  78:	11 24       	eor	r1, r1
  7a:	1f be       	out	0x3f, r1	; 63
  7c:	cf ef       	ldi	r28, 0xFF	; 255
  7e:	d8 e0       	ldi	r29, 0x08	; 8
  80:	de bf       	out	0x3e, r29	; 62
  82:	cd bf       	out	0x3d, r28	; 61

00000084 <__do_copy_data>:
  84:	11 e0       	ldi	r17, 0x01	; 1
  86:	a0 e0       	ldi	r26, 0x00	; 0
  88:	b1 e0       	ldi	r27, 0x01	; 1
  8a:	e6 ec       	ldi	r30, 0xC6	; 198
  8c:	fa e0       	ldi	r31, 0x0A	; 10
  8e:	02 c0       	rjmp	.+4      	; 0x94 <__do_copy_data+0x10>
  90:	05 90       	lpm	r0, Z+
  92:	0d 92       	st	X+, r0
  94:	ac 30       	cpi	r26, 0x0C	; 12
  96:	b1 07       	cpc	r27, r17
  98:	d9 f7       	brne	.-10     	; 0x90 <__do_copy_data+0xc>

0000009a <__do_clear_bss>:
  9a:	21 e0       	ldi	r18, 0x01	; 1
  9c:	ac e0       	ldi	r26, 0x0C	; 12
  9e:	b1 e0       	ldi	r27, 0x01	; 1
  a0:	01 c0       	rjmp	.+2      	; 0xa4 <.do_clear_bss_start>

000000a2 <.do_clear_bss_loop>:
  a2:	1d 92       	st	X+, r1

000000a4 <.do_clear_bss_start>:
  a4:	a2 32       	cpi	r26, 0x22	; 34
  a6:	b2 07       	cpc	r27, r18
  a8:	e1 f7       	brne	.-8      	; 0xa2 <.do_clear_bss_loop>
  aa:	0e 94 41 02 	call	0x482	; 0x482 <main>
  ae:	0c 94 61 05 	jmp	0xac2	; 0xac2 <_exit>

000000b2 <__bad_interrupt>:
  b2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000b6 <SetupADC>:
 * Created: 18/07/2024 13:01:49
 *  Author: luisa
 */ 
#include "ADC.h"
void SetupADC(uint8_t PinADC){
	switch (PinADC)
  b6:	90 e0       	ldi	r25, 0x00	; 0
  b8:	88 30       	cpi	r24, 0x08	; 8
  ba:	91 05       	cpc	r25, r1
  bc:	08 f0       	brcs	.+2      	; 0xc0 <SetupADC+0xa>
  be:	67 c0       	rjmp	.+206    	; 0x18e <SetupADC+0xd8>
  c0:	fc 01       	movw	r30, r24
  c2:	ec 5c       	subi	r30, 0xCC	; 204
  c4:	ff 4f       	sbci	r31, 0xFF	; 255
  c6:	0c 94 47 05 	jmp	0xa8e	; 0xa8e <__tablejump2__>
	{
		case PC0 :
		DIDR0 |= (1<<ADC0D);
  ca:	ee e7       	ldi	r30, 0x7E	; 126
  cc:	f0 e0       	ldi	r31, 0x00	; 0
  ce:	80 81       	ld	r24, Z
  d0:	81 60       	ori	r24, 0x01	; 1
  d2:	80 83       	st	Z, r24
		ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
  d4:	ec e7       	ldi	r30, 0x7C	; 124
  d6:	f0 e0       	ldi	r31, 0x00	; 0
  d8:	80 81       	ld	r24, Z
  da:	88 7f       	andi	r24, 0xF8	; 248
  dc:	80 83       	st	Z, r24
		break;
  de:	57 c0       	rjmp	.+174    	; 0x18e <SetupADC+0xd8>
		case PC1 :
		ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
  e0:	ec e7       	ldi	r30, 0x7C	; 124
  e2:	f0 e0       	ldi	r31, 0x00	; 0
  e4:	80 81       	ld	r24, Z
  e6:	88 7f       	andi	r24, 0xF8	; 248
  e8:	80 83       	st	Z, r24
		ADMUX|=(1<<MUX0);
  ea:	80 81       	ld	r24, Z
  ec:	81 60       	ori	r24, 0x01	; 1
  ee:	80 83       	st	Z, r24
		DIDR0 |= (1<<ADC1D);
  f0:	ee e7       	ldi	r30, 0x7E	; 126
  f2:	f0 e0       	ldi	r31, 0x00	; 0
  f4:	80 81       	ld	r24, Z
  f6:	82 60       	ori	r24, 0x02	; 2
  f8:	80 83       	st	Z, r24
		break;
  fa:	49 c0       	rjmp	.+146    	; 0x18e <SetupADC+0xd8>
		case PC2 :
		ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
  fc:	ec e7       	ldi	r30, 0x7C	; 124
  fe:	f0 e0       	ldi	r31, 0x00	; 0
 100:	80 81       	ld	r24, Z
 102:	88 7f       	andi	r24, 0xF8	; 248
 104:	80 83       	st	Z, r24
		ADMUX|=(1<<MUX1);
 106:	80 81       	ld	r24, Z
 108:	82 60       	ori	r24, 0x02	; 2
 10a:	80 83       	st	Z, r24
		DIDR0 |= (1<<ADC2D);
 10c:	ee e7       	ldi	r30, 0x7E	; 126
 10e:	f0 e0       	ldi	r31, 0x00	; 0
 110:	80 81       	ld	r24, Z
 112:	84 60       	ori	r24, 0x04	; 4
 114:	80 83       	st	Z, r24
		break;
 116:	3b c0       	rjmp	.+118    	; 0x18e <SetupADC+0xd8>
		case PC3 :
		ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
 118:	ec e7       	ldi	r30, 0x7C	; 124
 11a:	f0 e0       	ldi	r31, 0x00	; 0
 11c:	80 81       	ld	r24, Z
 11e:	88 7f       	andi	r24, 0xF8	; 248
 120:	80 83       	st	Z, r24
		ADMUX|=(1<<MUX0)|(1<<MUX1);
 122:	80 81       	ld	r24, Z
 124:	83 60       	ori	r24, 0x03	; 3
 126:	80 83       	st	Z, r24
		DIDR0 |= (1<<ADC3D);
 128:	ee e7       	ldi	r30, 0x7E	; 126
 12a:	f0 e0       	ldi	r31, 0x00	; 0
 12c:	80 81       	ld	r24, Z
 12e:	88 60       	ori	r24, 0x08	; 8
 130:	80 83       	st	Z, r24
		break;
 132:	2d c0       	rjmp	.+90     	; 0x18e <SetupADC+0xd8>
		case PC4 :
		ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
 134:	ec e7       	ldi	r30, 0x7C	; 124
 136:	f0 e0       	ldi	r31, 0x00	; 0
 138:	80 81       	ld	r24, Z
 13a:	88 7f       	andi	r24, 0xF8	; 248
 13c:	80 83       	st	Z, r24
		ADMUX|=(1<<MUX2);
 13e:	80 81       	ld	r24, Z
 140:	84 60       	ori	r24, 0x04	; 4
 142:	80 83       	st	Z, r24
		DIDR0 |= (1<<ADC4D);
 144:	ee e7       	ldi	r30, 0x7E	; 126
 146:	f0 e0       	ldi	r31, 0x00	; 0
 148:	80 81       	ld	r24, Z
 14a:	80 61       	ori	r24, 0x10	; 16
 14c:	80 83       	st	Z, r24
		break;
 14e:	1f c0       	rjmp	.+62     	; 0x18e <SetupADC+0xd8>
		case PC5 :
		ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
 150:	ec e7       	ldi	r30, 0x7C	; 124
 152:	f0 e0       	ldi	r31, 0x00	; 0
 154:	80 81       	ld	r24, Z
 156:	88 7f       	andi	r24, 0xF8	; 248
 158:	80 83       	st	Z, r24
		ADMUX|=(1<<MUX2)|(1<<MUX0);
 15a:	80 81       	ld	r24, Z
 15c:	85 60       	ori	r24, 0x05	; 5
 15e:	80 83       	st	Z, r24
		DIDR0 |= (1<<ADC5D);
 160:	ee e7       	ldi	r30, 0x7E	; 126
 162:	f0 e0       	ldi	r31, 0x00	; 0
 164:	80 81       	ld	r24, Z
 166:	80 62       	ori	r24, 0x20	; 32
 168:	80 83       	st	Z, r24
		break;
 16a:	11 c0       	rjmp	.+34     	; 0x18e <SetupADC+0xd8>
		case PC6 :
		ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
 16c:	ec e7       	ldi	r30, 0x7C	; 124
 16e:	f0 e0       	ldi	r31, 0x00	; 0
 170:	80 81       	ld	r24, Z
 172:	88 7f       	andi	r24, 0xF8	; 248
 174:	80 83       	st	Z, r24
		ADMUX|=(1<<MUX2)|(1<<MUX1);
 176:	80 81       	ld	r24, Z
 178:	86 60       	ori	r24, 0x06	; 6
 17a:	80 83       	st	Z, r24
		break;
 17c:	08 c0       	rjmp	.+16     	; 0x18e <SetupADC+0xd8>
		case PC7 :
		ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
 17e:	ec e7       	ldi	r30, 0x7C	; 124
 180:	f0 e0       	ldi	r31, 0x00	; 0
 182:	80 81       	ld	r24, Z
 184:	88 7f       	andi	r24, 0xF8	; 248
 186:	80 83       	st	Z, r24
		ADMUX|=(1<<MUX2)|(1<<MUX1)|(1<<MUX0);
 188:	80 81       	ld	r24, Z
 18a:	87 60       	ori	r24, 0x07	; 7
 18c:	80 83       	st	Z, r24
		break;
	}
	//JUSTIFICACION IZQUIERDA
	ADMUX |= (1<<ADLAR);
 18e:	ec e7       	ldi	r30, 0x7C	; 124
 190:	f0 e0       	ldi	r31, 0x00	; 0
 192:	80 81       	ld	r24, Z
 194:	80 62       	ori	r24, 0x20	; 32
 196:	80 83       	st	Z, r24
	//REFERENCIA INTERNA
	ADMUX |= (1<<REFS0);
 198:	80 81       	ld	r24, Z
 19a:	80 64       	ori	r24, 0x40	; 64
 19c:	80 83       	st	Z, r24
	// HABILITAR INTERRUPCION
	ADCSRA |= (1<<ADIE);
 19e:	ea e7       	ldi	r30, 0x7A	; 122
 1a0:	f0 e0       	ldi	r31, 0x00	; 0
 1a2:	80 81       	ld	r24, Z
 1a4:	88 60       	ori	r24, 0x08	; 8
 1a6:	80 83       	st	Z, r24
	//PRESCALER 128
	ADCSRA |= (1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0);
 1a8:	80 81       	ld	r24, Z
 1aa:	87 60       	ori	r24, 0x07	; 7
 1ac:	80 83       	st	Z, r24
	//HABILITAR
	ADCSRA |= (1<<ADEN);
 1ae:	80 81       	ld	r24, Z
 1b0:	80 68       	ori	r24, 0x80	; 128
 1b2:	80 83       	st	Z, r24
 1b4:	08 95       	ret

000001b6 <LCD_Port>:
	LCD_CMD(0x1C);
}

//Desplazamiento hacia la izquierda
void Lcd_Shift_Left(void){
	LCD_CMD(0x18);
 1b6:	80 ff       	sbrs	r24, 0
 1b8:	04 c0       	rjmp	.+8      	; 0x1c2 <LCD_Port+0xc>
 1ba:	9b b1       	in	r25, 0x0b	; 11
 1bc:	90 61       	ori	r25, 0x10	; 16
 1be:	9b b9       	out	0x0b, r25	; 11
 1c0:	03 c0       	rjmp	.+6      	; 0x1c8 <LCD_Port+0x12>
 1c2:	9b b1       	in	r25, 0x0b	; 11
 1c4:	9f 7e       	andi	r25, 0xEF	; 239
 1c6:	9b b9       	out	0x0b, r25	; 11
 1c8:	81 ff       	sbrs	r24, 1
 1ca:	04 c0       	rjmp	.+8      	; 0x1d4 <LCD_Port+0x1e>
 1cc:	9b b1       	in	r25, 0x0b	; 11
 1ce:	90 62       	ori	r25, 0x20	; 32
 1d0:	9b b9       	out	0x0b, r25	; 11
 1d2:	03 c0       	rjmp	.+6      	; 0x1da <LCD_Port+0x24>
 1d4:	9b b1       	in	r25, 0x0b	; 11
 1d6:	9f 7d       	andi	r25, 0xDF	; 223
 1d8:	9b b9       	out	0x0b, r25	; 11
 1da:	82 ff       	sbrs	r24, 2
 1dc:	04 c0       	rjmp	.+8      	; 0x1e6 <LCD_Port+0x30>
 1de:	9b b1       	in	r25, 0x0b	; 11
 1e0:	90 64       	ori	r25, 0x40	; 64
 1e2:	9b b9       	out	0x0b, r25	; 11
 1e4:	03 c0       	rjmp	.+6      	; 0x1ec <LCD_Port+0x36>
 1e6:	9b b1       	in	r25, 0x0b	; 11
 1e8:	9f 7b       	andi	r25, 0xBF	; 191
 1ea:	9b b9       	out	0x0b, r25	; 11
 1ec:	83 ff       	sbrs	r24, 3
 1ee:	04 c0       	rjmp	.+8      	; 0x1f8 <LCD_Port+0x42>
 1f0:	9b b1       	in	r25, 0x0b	; 11
 1f2:	90 68       	ori	r25, 0x80	; 128
 1f4:	9b b9       	out	0x0b, r25	; 11
 1f6:	03 c0       	rjmp	.+6      	; 0x1fe <LCD_Port+0x48>
 1f8:	9b b1       	in	r25, 0x0b	; 11
 1fa:	9f 77       	andi	r25, 0x7F	; 127
 1fc:	9b b9       	out	0x0b, r25	; 11
 1fe:	84 ff       	sbrs	r24, 4
 200:	04 c0       	rjmp	.+8      	; 0x20a <LCD_Port+0x54>
 202:	95 b1       	in	r25, 0x05	; 5
 204:	91 60       	ori	r25, 0x01	; 1
 206:	95 b9       	out	0x05, r25	; 5
 208:	03 c0       	rjmp	.+6      	; 0x210 <LCD_Port+0x5a>
 20a:	95 b1       	in	r25, 0x05	; 5
 20c:	9e 7f       	andi	r25, 0xFE	; 254
 20e:	95 b9       	out	0x05, r25	; 5
 210:	85 ff       	sbrs	r24, 5
 212:	04 c0       	rjmp	.+8      	; 0x21c <LCD_Port+0x66>
 214:	95 b1       	in	r25, 0x05	; 5
 216:	92 60       	ori	r25, 0x02	; 2
 218:	95 b9       	out	0x05, r25	; 5
 21a:	03 c0       	rjmp	.+6      	; 0x222 <LCD_Port+0x6c>
 21c:	95 b1       	in	r25, 0x05	; 5
 21e:	9d 7f       	andi	r25, 0xFD	; 253
 220:	95 b9       	out	0x05, r25	; 5
 222:	86 ff       	sbrs	r24, 6
 224:	04 c0       	rjmp	.+8      	; 0x22e <LCD_Port+0x78>
 226:	95 b1       	in	r25, 0x05	; 5
 228:	94 60       	ori	r25, 0x04	; 4
 22a:	95 b9       	out	0x05, r25	; 5
 22c:	03 c0       	rjmp	.+6      	; 0x234 <LCD_Port+0x7e>
 22e:	95 b1       	in	r25, 0x05	; 5
 230:	9b 7f       	andi	r25, 0xFB	; 251
 232:	95 b9       	out	0x05, r25	; 5
 234:	88 23       	and	r24, r24
 236:	24 f4       	brge	.+8      	; 0x240 <LCD_Port+0x8a>
 238:	85 b1       	in	r24, 0x05	; 5
 23a:	88 60       	ori	r24, 0x08	; 8
 23c:	85 b9       	out	0x05, r24	; 5
 23e:	08 95       	ret
 240:	85 b1       	in	r24, 0x05	; 5
 242:	87 7f       	andi	r24, 0xF7	; 247
 244:	85 b9       	out	0x05, r24	; 5
 246:	08 95       	ret

00000248 <LCD_CMD>:
 248:	9b b1       	in	r25, 0x0b	; 11
 24a:	9b 7f       	andi	r25, 0xFB	; 251
 24c:	9b b9       	out	0x0b, r25	; 11
 24e:	0e 94 db 00 	call	0x1b6	; 0x1b6 <LCD_Port>
 252:	8b b1       	in	r24, 0x0b	; 11
 254:	88 60       	ori	r24, 0x08	; 8
 256:	8b b9       	out	0x0b, r24	; 11
 258:	85 e0       	ldi	r24, 0x05	; 5
 25a:	8a 95       	dec	r24
 25c:	f1 f7       	brne	.-4      	; 0x25a <LCD_CMD+0x12>
 25e:	00 00       	nop
 260:	8b b1       	in	r24, 0x0b	; 11
 262:	87 7f       	andi	r24, 0xF7	; 247
 264:	8b b9       	out	0x0b, r24	; 11
 266:	8f e7       	ldi	r24, 0x7F	; 127
 268:	9e e3       	ldi	r25, 0x3E	; 62
 26a:	01 97       	sbiw	r24, 0x01	; 1
 26c:	f1 f7       	brne	.-4      	; 0x26a <LCD_CMD+0x22>
 26e:	00 c0       	rjmp	.+0      	; 0x270 <LCD_CMD+0x28>
 270:	00 00       	nop
 272:	08 95       	ret

00000274 <initLCD8bit>:
 274:	8a b1       	in	r24, 0x0a	; 10
 276:	8c 6f       	ori	r24, 0xFC	; 252
 278:	8a b9       	out	0x0a, r24	; 10
 27a:	8b b1       	in	r24, 0x0b	; 11
 27c:	8b b9       	out	0x0b, r24	; 11
 27e:	84 b1       	in	r24, 0x04	; 4
 280:	8f 60       	ori	r24, 0x0F	; 15
 282:	84 b9       	out	0x04, r24	; 4
 284:	85 b1       	in	r24, 0x05	; 5
 286:	85 b9       	out	0x05, r24	; 5
 288:	2f ef       	ldi	r18, 0xFF	; 255
 28a:	89 ef       	ldi	r24, 0xF9	; 249
 28c:	90 e0       	ldi	r25, 0x00	; 0
 28e:	21 50       	subi	r18, 0x01	; 1
 290:	80 40       	sbci	r24, 0x00	; 0
 292:	90 40       	sbci	r25, 0x00	; 0
 294:	e1 f7       	brne	.-8      	; 0x28e <initLCD8bit+0x1a>
 296:	00 c0       	rjmp	.+0      	; 0x298 <initLCD8bit+0x24>
 298:	00 00       	nop
 29a:	88 e3       	ldi	r24, 0x38	; 56
 29c:	0e 94 24 01 	call	0x248	; 0x248 <LCD_CMD>
 2a0:	8f e1       	ldi	r24, 0x1F	; 31
 2a2:	9e e4       	ldi	r25, 0x4E	; 78
 2a4:	01 97       	sbiw	r24, 0x01	; 1
 2a6:	f1 f7       	brne	.-4      	; 0x2a4 <initLCD8bit+0x30>
 2a8:	00 c0       	rjmp	.+0      	; 0x2aa <initLCD8bit+0x36>
 2aa:	00 00       	nop
 2ac:	8e e0       	ldi	r24, 0x0E	; 14
 2ae:	0e 94 24 01 	call	0x248	; 0x248 <LCD_CMD>
 2b2:	8f e3       	ldi	r24, 0x3F	; 63
 2b4:	9f e1       	ldi	r25, 0x1F	; 31
 2b6:	01 97       	sbiw	r24, 0x01	; 1
 2b8:	f1 f7       	brne	.-4      	; 0x2b6 <initLCD8bit+0x42>
 2ba:	00 c0       	rjmp	.+0      	; 0x2bc <initLCD8bit+0x48>
 2bc:	00 00       	nop
 2be:	81 e0       	ldi	r24, 0x01	; 1
 2c0:	0e 94 24 01 	call	0x248	; 0x248 <LCD_CMD>
 2c4:	8f e3       	ldi	r24, 0x3F	; 63
 2c6:	9f e1       	ldi	r25, 0x1F	; 31
 2c8:	01 97       	sbiw	r24, 0x01	; 1
 2ca:	f1 f7       	brne	.-4      	; 0x2c8 <initLCD8bit+0x54>
 2cc:	00 c0       	rjmp	.+0      	; 0x2ce <initLCD8bit+0x5a>
 2ce:	00 00       	nop
 2d0:	86 e0       	ldi	r24, 0x06	; 6
 2d2:	0e 94 24 01 	call	0x248	; 0x248 <LCD_CMD>
 2d6:	08 95       	ret

000002d8 <LCD_Write_CHAR>:
 2d8:	9b b1       	in	r25, 0x0b	; 11
 2da:	94 60       	ori	r25, 0x04	; 4
 2dc:	9b b9       	out	0x0b, r25	; 11
 2de:	0e 94 db 00 	call	0x1b6	; 0x1b6 <LCD_Port>
 2e2:	8b b1       	in	r24, 0x0b	; 11
 2e4:	88 60       	ori	r24, 0x08	; 8
 2e6:	8b b9       	out	0x0b, r24	; 11
 2e8:	85 e0       	ldi	r24, 0x05	; 5
 2ea:	8a 95       	dec	r24
 2ec:	f1 f7       	brne	.-4      	; 0x2ea <LCD_Write_CHAR+0x12>
 2ee:	00 00       	nop
 2f0:	8b b1       	in	r24, 0x0b	; 11
 2f2:	87 7f       	andi	r24, 0xF7	; 247
 2f4:	8b b9       	out	0x0b, r24	; 11
 2f6:	8f e3       	ldi	r24, 0x3F	; 63
 2f8:	9f e1       	ldi	r25, 0x1F	; 31
 2fa:	01 97       	sbiw	r24, 0x01	; 1
 2fc:	f1 f7       	brne	.-4      	; 0x2fa <LCD_Write_CHAR+0x22>
 2fe:	00 c0       	rjmp	.+0      	; 0x300 <LCD_Write_CHAR+0x28>
 300:	00 00       	nop
 302:	08 95       	ret

00000304 <LCD_Write_String>:
 304:	0f 93       	push	r16
 306:	1f 93       	push	r17
 308:	cf 93       	push	r28
 30a:	df 93       	push	r29
 30c:	8c 01       	movw	r16, r24
 30e:	c0 e0       	ldi	r28, 0x00	; 0
 310:	d0 e0       	ldi	r29, 0x00	; 0
 312:	03 c0       	rjmp	.+6      	; 0x31a <LCD_Write_String+0x16>
 314:	0e 94 6c 01 	call	0x2d8	; 0x2d8 <LCD_Write_CHAR>
 318:	21 96       	adiw	r28, 0x01	; 1
 31a:	f8 01       	movw	r30, r16
 31c:	ec 0f       	add	r30, r28
 31e:	fd 1f       	adc	r31, r29
 320:	80 81       	ld	r24, Z
 322:	81 11       	cpse	r24, r1
 324:	f7 cf       	rjmp	.-18     	; 0x314 <LCD_Write_String+0x10>
 326:	df 91       	pop	r29
 328:	cf 91       	pop	r28
 32a:	1f 91       	pop	r17
 32c:	0f 91       	pop	r16
 32e:	08 95       	ret

00000330 <LCD_Set_Cursor>:
}

//Establecer el cursor 
void LCD_Set_Cursor(char c, char f){
	char temp;
	if (f == 1){
 330:	61 30       	cpi	r22, 0x01	; 1
 332:	21 f4       	brne	.+8      	; 0x33c <LCD_Set_Cursor+0xc>
		temp = 0x80 + c -1; 
		/*z = temp >> 4; 
		y = temp & 0x0F;*/
		LCD_CMD(temp);
 334:	81 58       	subi	r24, 0x81	; 129
 336:	0e 94 24 01 	call	0x248	; 0x248 <LCD_CMD>
 33a:	08 95       	ret
		 
	}else if( f == 2){
 33c:	62 30       	cpi	r22, 0x02	; 2
 33e:	19 f4       	brne	.+6      	; 0x346 <LCD_Set_Cursor+0x16>
		temp = 0xC0 + c -1;
		LCD_CMD(temp);
 340:	81 54       	subi	r24, 0x41	; 65
 342:	0e 94 24 01 	call	0x248	; 0x248 <LCD_CMD>
 346:	08 95       	ret

00000348 <setup>:

    }
}

void setup(void){
	cli();
 348:	f8 94       	cli
	SetupADC(PC5);
 34a:	85 e0       	ldi	r24, 0x05	; 5
 34c:	0e 94 5b 00 	call	0xb6	; 0xb6 <SetupADC>
	SetupADC(PC6);
 350:	86 e0       	ldi	r24, 0x06	; 6
 352:	0e 94 5b 00 	call	0xb6	; 0xb6 <SetupADC>
	sei();
 356:	78 94       	sei
 358:	08 95       	ret

0000035a <initTimer0>:
}

void initTimer0(void){
	TCCR0B |= (1<<CS00)|(1<<CS02);
 35a:	85 b5       	in	r24, 0x25	; 37
 35c:	85 60       	ori	r24, 0x05	; 5
 35e:	85 bd       	out	0x25, r24	; 37
	TCNT0 = 220;
 360:	8c ed       	ldi	r24, 0xDC	; 220
 362:	86 bd       	out	0x26, r24	; 38
	TIMSK0 |= (1<<TOIE0);
 364:	ee e6       	ldi	r30, 0x6E	; 110
 366:	f0 e0       	ldi	r31, 0x00	; 0
 368:	80 81       	ld	r24, Z
 36a:	81 60       	ori	r24, 0x01	; 1
 36c:	80 83       	st	Z, r24
 36e:	08 95       	ret

00000370 <voltageToStr>:
}

void voltageToStr(char *str, uint8_t valor) {
 370:	8f 92       	push	r8
 372:	9f 92       	push	r9
 374:	af 92       	push	r10
 376:	bf 92       	push	r11
 378:	cf 92       	push	r12
 37a:	df 92       	push	r13
 37c:	ef 92       	push	r14
 37e:	ff 92       	push	r15
 380:	cf 93       	push	r28
 382:	df 93       	push	r29
 384:	ec 01       	movw	r28, r24
	float voltage = valor * 5.0 / 255.0; // Conversión de ADC a voltaje
 386:	70 e0       	ldi	r23, 0x00	; 0
 388:	80 e0       	ldi	r24, 0x00	; 0
 38a:	90 e0       	ldi	r25, 0x00	; 0
 38c:	0e 94 3a 04 	call	0x874	; 0x874 <__floatsisf>
 390:	20 e0       	ldi	r18, 0x00	; 0
 392:	30 e0       	ldi	r19, 0x00	; 0
 394:	40 ea       	ldi	r20, 0xA0	; 160
 396:	50 e4       	ldi	r21, 0x40	; 64
 398:	0e 94 c6 04 	call	0x98c	; 0x98c <__mulsf3>
 39c:	20 e0       	ldi	r18, 0x00	; 0
 39e:	30 e0       	ldi	r19, 0x00	; 0
 3a0:	4f e7       	ldi	r20, 0x7F	; 127
 3a2:	53 e4       	ldi	r21, 0x43	; 67
 3a4:	0e 94 90 03 	call	0x720	; 0x720 <__divsf3>
 3a8:	4b 01       	movw	r8, r22
 3aa:	5c 01       	movw	r10, r24
	int int_part = (int) voltage; // Parte entera
 3ac:	0e 94 02 04 	call	0x804	; 0x804 <__fixsfsi>
 3b0:	6b 01       	movw	r12, r22
 3b2:	7c 01       	movw	r14, r24
	int dec_part = (int)((voltage - int_part) * 100); // Parte decimal
 3b4:	07 2e       	mov	r0, r23
 3b6:	00 0c       	add	r0, r0
 3b8:	88 0b       	sbc	r24, r24
 3ba:	99 0b       	sbc	r25, r25
 3bc:	0e 94 3a 04 	call	0x874	; 0x874 <__floatsisf>
 3c0:	9b 01       	movw	r18, r22
 3c2:	ac 01       	movw	r20, r24
 3c4:	c5 01       	movw	r24, r10
 3c6:	b4 01       	movw	r22, r8
 3c8:	0e 94 23 03 	call	0x646	; 0x646 <__subsf3>
 3cc:	20 e0       	ldi	r18, 0x00	; 0
 3ce:	30 e0       	ldi	r19, 0x00	; 0
 3d0:	48 ec       	ldi	r20, 0xC8	; 200
 3d2:	52 e4       	ldi	r21, 0x42	; 66
 3d4:	0e 94 c6 04 	call	0x98c	; 0x98c <__mulsf3>
 3d8:	0e 94 02 04 	call	0x804	; 0x804 <__fixsfsi>
	str[0] = '0' + int_part;
 3dc:	20 e3       	ldi	r18, 0x30	; 48
 3de:	2c 0d       	add	r18, r12
 3e0:	28 83       	st	Y, r18
	str[1] = '.';
 3e2:	2e e2       	ldi	r18, 0x2E	; 46
 3e4:	29 83       	std	Y+1, r18	; 0x01
	str[2] = '0' + (dec_part / 10);
 3e6:	cb 01       	movw	r24, r22
 3e8:	6a e0       	ldi	r22, 0x0A	; 10
 3ea:	70 e0       	ldi	r23, 0x00	; 0
 3ec:	0e 94 33 05 	call	0xa66	; 0xa66 <__divmodhi4>
 3f0:	60 5d       	subi	r22, 0xD0	; 208
 3f2:	6a 83       	std	Y+2, r22	; 0x02
	str[3] = '0' + (dec_part % 10);
 3f4:	80 5d       	subi	r24, 0xD0	; 208
 3f6:	8b 83       	std	Y+3, r24	; 0x03
	str[4] = 'V';
 3f8:	86 e5       	ldi	r24, 0x56	; 86
 3fa:	8c 83       	std	Y+4, r24	; 0x04
	str[5] = '\0';
 3fc:	1d 82       	std	Y+5, r1	; 0x05
}
 3fe:	df 91       	pop	r29
 400:	cf 91       	pop	r28
 402:	ff 90       	pop	r15
 404:	ef 90       	pop	r14
 406:	df 90       	pop	r13
 408:	cf 90       	pop	r12
 40a:	bf 90       	pop	r11
 40c:	af 90       	pop	r10
 40e:	9f 90       	pop	r9
 410:	8f 90       	pop	r8
 412:	08 95       	ret

00000414 <contadorToStr>:

void contadorToStr(char *str, int8_t valor) {
 414:	fc 01       	movw	r30, r24
	int is_negative = 0;
	if (valor < 0) {
 416:	66 23       	and	r22, r22
 418:	24 f4       	brge	.+8      	; 0x422 <contadorToStr+0xe>
		is_negative = 1;
		valor = -valor;
 41a:	61 95       	neg	r22
}

void contadorToStr(char *str, int8_t valor) {
	int is_negative = 0;
	if (valor < 0) {
		is_negative = 1;
 41c:	81 e0       	ldi	r24, 0x01	; 1
 41e:	90 e0       	ldi	r25, 0x00	; 0
 420:	02 c0       	rjmp	.+4      	; 0x426 <contadorToStr+0x12>
	str[4] = 'V';
	str[5] = '\0';
}

void contadorToStr(char *str, int8_t valor) {
	int is_negative = 0;
 422:	80 e0       	ldi	r24, 0x00	; 0
 424:	90 e0       	ldi	r25, 0x00	; 0
	if (valor < 0) {
		is_negative = 1;
		valor = -valor;
	}

	if (is_negative) {
 426:	89 2b       	or	r24, r25
 428:	b9 f0       	breq	.+46     	; 0x458 <contadorToStr+0x44>
		str[0] = '-';
 42a:	8d e2       	ldi	r24, 0x2D	; 45
 42c:	80 83       	st	Z, r24
		str[1] = '0' + (valor / 10);
 42e:	97 e6       	ldi	r25, 0x67	; 103
 430:	69 02       	muls	r22, r25
 432:	91 2d       	mov	r25, r1
 434:	11 24       	eor	r1, r1
 436:	95 95       	asr	r25
 438:	95 95       	asr	r25
 43a:	67 fd       	sbrc	r22, 7
 43c:	93 95       	inc	r25
 43e:	80 e3       	ldi	r24, 0x30	; 48
 440:	89 0f       	add	r24, r25
 442:	81 83       	std	Z+1, r24	; 0x01
		str[2] = '0' + (valor % 10);
 444:	99 0f       	add	r25, r25
 446:	89 2f       	mov	r24, r25
 448:	88 0f       	add	r24, r24
 44a:	88 0f       	add	r24, r24
 44c:	98 0f       	add	r25, r24
 44e:	69 1b       	sub	r22, r25
 450:	60 5d       	subi	r22, 0xD0	; 208
 452:	62 83       	std	Z+2, r22	; 0x02
		str[3] = '\0';
 454:	13 82       	std	Z+3, r1	; 0x03
 456:	08 95       	ret
		} else {
		str[0] = '0' + (valor / 10);
 458:	97 e6       	ldi	r25, 0x67	; 103
 45a:	69 02       	muls	r22, r25
 45c:	91 2d       	mov	r25, r1
 45e:	11 24       	eor	r1, r1
 460:	95 95       	asr	r25
 462:	95 95       	asr	r25
 464:	67 fd       	sbrc	r22, 7
 466:	93 95       	inc	r25
 468:	80 e3       	ldi	r24, 0x30	; 48
 46a:	89 0f       	add	r24, r25
 46c:	80 83       	st	Z, r24
		str[1] = '0' + (valor % 10);
 46e:	99 0f       	add	r25, r25
 470:	89 2f       	mov	r24, r25
 472:	88 0f       	add	r24, r24
 474:	88 0f       	add	r24, r24
 476:	98 0f       	add	r25, r24
 478:	69 1b       	sub	r22, r25
 47a:	60 5d       	subi	r22, 0xD0	; 208
 47c:	61 83       	std	Z+1, r22	; 0x01
		str[2] = '\0';
 47e:	12 82       	std	Z+2, r1	; 0x02
 480:	08 95       	ret

00000482 <main>:
void contadorToStr(char *str, int8_t valor); 


int main(void)
{
    setup();
 482:	0e 94 a4 01 	call	0x348	; 0x348 <setup>
	initLCD8bit();
 486:	0e 94 3a 01 	call	0x274	; 0x274 <initLCD8bit>
	initTimer0();
 48a:	0e 94 ad 01 	call	0x35a	; 0x35a <initTimer0>
	SetupUART0(M9600);
 48e:	81 e0       	ldi	r24, 0x01	; 1
 490:	0e 94 06 03 	call	0x60c	; 0x60c <SetupUART0>
	
	LCD_Set_Cursor(1,1);
 494:	61 e0       	ldi	r22, 0x01	; 1
 496:	81 e0       	ldi	r24, 0x01	; 1
 498:	0e 94 98 01 	call	0x330	; 0x330 <LCD_Set_Cursor>
	LCD_Write_String("S1:");
 49c:	80 e0       	ldi	r24, 0x00	; 0
 49e:	91 e0       	ldi	r25, 0x01	; 1
 4a0:	0e 94 82 01 	call	0x304	; 0x304 <LCD_Write_String>
	
	
	LCD_Set_Cursor(6,1);
 4a4:	61 e0       	ldi	r22, 0x01	; 1
 4a6:	86 e0       	ldi	r24, 0x06	; 6
 4a8:	0e 94 98 01 	call	0x330	; 0x330 <LCD_Set_Cursor>
	LCD_Write_String("S2:");
 4ac:	84 e0       	ldi	r24, 0x04	; 4
 4ae:	91 e0       	ldi	r25, 0x01	; 1
 4b0:	0e 94 82 01 	call	0x304	; 0x304 <LCD_Write_String>
	
	LCD_Set_Cursor(11, 1);
 4b4:	61 e0       	ldi	r22, 0x01	; 1
 4b6:	8b e0       	ldi	r24, 0x0B	; 11
 4b8:	0e 94 98 01 	call	0x330	; 0x330 <LCD_Set_Cursor>
	LCD_Write_String("S3:");
 4bc:	88 e0       	ldi	r24, 0x08	; 8
 4be:	91 e0       	ldi	r25, 0x01	; 1
 4c0:	0e 94 82 01 	call	0x304	; 0x304 <LCD_Write_String>
	
    while (1) 
    {
		voltageToStr(lista1, POT1);
 4c4:	60 91 0f 01 	lds	r22, 0x010F	; 0x80010f <POT1>
 4c8:	84 e1       	ldi	r24, 0x14	; 20
 4ca:	91 e0       	ldi	r25, 0x01	; 1
 4cc:	0e 94 b8 01 	call	0x370	; 0x370 <voltageToStr>
		voltageToStr(lista2, POT2);
 4d0:	60 91 0e 01 	lds	r22, 0x010E	; 0x80010e <POT2>
 4d4:	8b e1       	ldi	r24, 0x1B	; 27
 4d6:	91 e0       	ldi	r25, 0x01	; 1
 4d8:	0e 94 b8 01 	call	0x370	; 0x370 <voltageToStr>
		contadorToStr(contadorStr, contador); 
 4dc:	60 91 0c 01 	lds	r22, 0x010C	; 0x80010c <__data_end>
 4e0:	80 e1       	ldi	r24, 0x10	; 16
 4e2:	91 e0       	ldi	r25, 0x01	; 1
 4e4:	0e 94 0a 02 	call	0x414	; 0x414 <contadorToStr>
		
		LCD_Set_Cursor(1,2);
 4e8:	62 e0       	ldi	r22, 0x02	; 2
 4ea:	81 e0       	ldi	r24, 0x01	; 1
 4ec:	0e 94 98 01 	call	0x330	; 0x330 <LCD_Set_Cursor>
		LCD_Write_String(lista1);
 4f0:	84 e1       	ldi	r24, 0x14	; 20
 4f2:	91 e0       	ldi	r25, 0x01	; 1
 4f4:	0e 94 82 01 	call	0x304	; 0x304 <LCD_Write_String>
		LCD_Set_Cursor(6, 2);
 4f8:	62 e0       	ldi	r22, 0x02	; 2
 4fa:	86 e0       	ldi	r24, 0x06	; 6
 4fc:	0e 94 98 01 	call	0x330	; 0x330 <LCD_Set_Cursor>
		LCD_Write_String(lista2);
 500:	8b e1       	ldi	r24, 0x1B	; 27
 502:	91 e0       	ldi	r25, 0x01	; 1
 504:	0e 94 82 01 	call	0x304	; 0x304 <LCD_Write_String>
		
		LCD_Set_Cursor(11, 2);
 508:	62 e0       	ldi	r22, 0x02	; 2
 50a:	8b e0       	ldi	r24, 0x0B	; 11
 50c:	0e 94 98 01 	call	0x330	; 0x330 <LCD_Set_Cursor>
		LCD_Write_String(contadorStr);
 510:	80 e1       	ldi	r24, 0x10	; 16
 512:	91 e0       	ldi	r25, 0x01	; 1
 514:	0e 94 82 01 	call	0x304	; 0x304 <LCD_Write_String>
 518:	d5 cf       	rjmp	.-86     	; 0x4c4 <main+0x42>

0000051a <__vector_21>:
		str[1] = '0' + (valor % 10);
		str[2] = '\0';
	}
}

ISR(ADC_vect){
 51a:	1f 92       	push	r1
 51c:	0f 92       	push	r0
 51e:	0f b6       	in	r0, 0x3f	; 63
 520:	0f 92       	push	r0
 522:	11 24       	eor	r1, r1
 524:	8f 93       	push	r24
 526:	ef 93       	push	r30
 528:	ff 93       	push	r31
	switch(Turno){
 52a:	80 91 0d 01 	lds	r24, 0x010D	; 0x80010d <Turno>
 52e:	88 23       	and	r24, r24
 530:	19 f0       	breq	.+6      	; 0x538 <__vector_21+0x1e>
 532:	81 30       	cpi	r24, 0x01	; 1
 534:	31 f0       	breq	.+12     	; 0x542 <__vector_21+0x28>
 536:	09 c0       	rjmp	.+18     	; 0x54a <__vector_21+0x30>
		case 0:
			POT1 = ADCH; 
 538:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 53c:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <POT1>
			break;
 540:	04 c0       	rjmp	.+8      	; 0x54a <__vector_21+0x30>
		case 1:
			POT2 = ADCH; 
 542:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 546:	80 93 0e 01 	sts	0x010E, r24	; 0x80010e <POT2>
			break;
		default:
			break;
	}
	ADCSRA |= (1<<ADIF);
 54a:	ea e7       	ldi	r30, 0x7A	; 122
 54c:	f0 e0       	ldi	r31, 0x00	; 0
 54e:	80 81       	ld	r24, Z
 550:	80 61       	ori	r24, 0x10	; 16
 552:	80 83       	st	Z, r24
}
 554:	ff 91       	pop	r31
 556:	ef 91       	pop	r30
 558:	8f 91       	pop	r24
 55a:	0f 90       	pop	r0
 55c:	0f be       	out	0x3f, r0	; 63
 55e:	0f 90       	pop	r0
 560:	1f 90       	pop	r1
 562:	18 95       	reti

00000564 <__vector_16>:

ISR(TIMER0_OVF_vect){
 564:	1f 92       	push	r1
 566:	0f 92       	push	r0
 568:	0f b6       	in	r0, 0x3f	; 63
 56a:	0f 92       	push	r0
 56c:	11 24       	eor	r1, r1
 56e:	8f 93       	push	r24
 570:	ef 93       	push	r30
 572:	ff 93       	push	r31
	switch(Turno){
 574:	80 91 0d 01 	lds	r24, 0x010D	; 0x80010d <Turno>
 578:	88 23       	and	r24, r24
 57a:	19 f0       	breq	.+6      	; 0x582 <__vector_16+0x1e>
 57c:	81 30       	cpi	r24, 0x01	; 1
 57e:	69 f0       	breq	.+26     	; 0x59a <__vector_16+0x36>
 580:	16 c0       	rjmp	.+44     	; 0x5ae <__vector_16+0x4a>
		case 0:
			Turno = 1;
 582:	81 e0       	ldi	r24, 0x01	; 1
 584:	80 93 0d 01 	sts	0x010D, r24	; 0x80010d <Turno>
			ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2)); //PC5
 588:	ec e7       	ldi	r30, 0x7C	; 124
 58a:	f0 e0       	ldi	r31, 0x00	; 0
 58c:	80 81       	ld	r24, Z
 58e:	88 7f       	andi	r24, 0xF8	; 248
 590:	80 83       	st	Z, r24
			ADMUX|=(1<<MUX2)|(1<<MUX0);
 592:	80 81       	ld	r24, Z
 594:	85 60       	ori	r24, 0x05	; 5
 596:	80 83       	st	Z, r24
			break;
 598:	0a c0       	rjmp	.+20     	; 0x5ae <__vector_16+0x4a>
		case 1:
			Turno = 0; 
 59a:	10 92 0d 01 	sts	0x010D, r1	; 0x80010d <Turno>
			ADMUX &= ~((1<<MUX0)|(1<<MUX1)|(1<<MUX2));
 59e:	ec e7       	ldi	r30, 0x7C	; 124
 5a0:	f0 e0       	ldi	r31, 0x00	; 0
 5a2:	80 81       	ld	r24, Z
 5a4:	88 7f       	andi	r24, 0xF8	; 248
 5a6:	80 83       	st	Z, r24
			ADMUX|=(1<<MUX2)|(1<<MUX1);
 5a8:	80 81       	ld	r24, Z
 5aa:	86 60       	ori	r24, 0x06	; 6
 5ac:	80 83       	st	Z, r24
			break;		
	}
	ADCSRA |= (1<<ADSC);
 5ae:	ea e7       	ldi	r30, 0x7A	; 122
 5b0:	f0 e0       	ldi	r31, 0x00	; 0
 5b2:	80 81       	ld	r24, Z
 5b4:	80 64       	ori	r24, 0x40	; 64
 5b6:	80 83       	st	Z, r24
	//TCNT0 = 250;
	TCNT0 = 220;
 5b8:	8c ed       	ldi	r24, 0xDC	; 220
 5ba:	86 bd       	out	0x26, r24	; 38
	TIFR0 |= (1 << TOV0);
 5bc:	85 b3       	in	r24, 0x15	; 21
 5be:	81 60       	ori	r24, 0x01	; 1
 5c0:	85 bb       	out	0x15, r24	; 21
}
 5c2:	ff 91       	pop	r31
 5c4:	ef 91       	pop	r30
 5c6:	8f 91       	pop	r24
 5c8:	0f 90       	pop	r0
 5ca:	0f be       	out	0x3f, r0	; 63
 5cc:	0f 90       	pop	r0
 5ce:	1f 90       	pop	r1
 5d0:	18 95       	reti

000005d2 <__vector_18>:

ISR(USART_RX_vect){
 5d2:	1f 92       	push	r1
 5d4:	0f 92       	push	r0
 5d6:	0f b6       	in	r0, 0x3f	; 63
 5d8:	0f 92       	push	r0
 5da:	11 24       	eor	r1, r1
 5dc:	8f 93       	push	r24
	uint8_t dato = UDR0;  // Leer el dato recibido (para limpiar la bandera de interrupción)
 5de:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
	if (dato == '+') {
 5e2:	8b 32       	cpi	r24, 0x2B	; 43
 5e4:	31 f4       	brne	.+12     	; 0x5f2 <__vector_18+0x20>
		contador++;       // Incrementar el contador si el dato es 'a'
 5e6:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <__data_end>
 5ea:	8f 5f       	subi	r24, 0xFF	; 255
 5ec:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <__data_end>
 5f0:	07 c0       	rjmp	.+14     	; 0x600 <__vector_18+0x2e>
		} else if (dato == '-') {
 5f2:	8d 32       	cpi	r24, 0x2D	; 45
 5f4:	29 f4       	brne	.+10     	; 0x600 <__vector_18+0x2e>
		contador--;       // Decrementar el contador si el dato es 'b'
 5f6:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <__data_end>
 5fa:	81 50       	subi	r24, 0x01	; 1
 5fc:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <__data_end>
	}
}
 600:	8f 91       	pop	r24
 602:	0f 90       	pop	r0
 604:	0f be       	out	0x3f, r0	; 63
 606:	0f 90       	pop	r0
 608:	1f 90       	pop	r1
 60a:	18 95       	reti

0000060c <SetupUART0>:
 */ 
#include "UART.h"

void SetupUART0(uint8_t MODO)
{
	if (MODO == M9600){
 60c:	81 30       	cpi	r24, 0x01	; 1
 60e:	d1 f4       	brne	.+52     	; 0x644 <SetupUART0+0x38>
		//Paso 1: RX como entrada y TX como salida
		DDRD &= ~(1<<DDD0);
 610:	8a b1       	in	r24, 0x0a	; 10
 612:	8e 7f       	andi	r24, 0xFE	; 254
 614:	8a b9       	out	0x0a, r24	; 10
		DDRD |= (1<<DDD1);
 616:	8a b1       	in	r24, 0x0a	; 10
 618:	82 60       	ori	r24, 0x02	; 2
 61a:	8a b9       	out	0x0a, r24	; 10
		
		//Paso 2: Confi. UCSR0A
		UCSR0A = 0;
 61c:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
		
		//Paso 3: Conf. UCSR0B > donde habilitamos ISR de recepci?n, habilitamos rx y tx
		UCSR0B = 0;
 620:	e1 ec       	ldi	r30, 0xC1	; 193
 622:	f0 e0       	ldi	r31, 0x00	; 0
 624:	10 82       	st	Z, r1
		
		UCSR0B |= (1<< RXCIE0) |(1<<RXEN0) |(1<<TXEN0);
 626:	80 81       	ld	r24, Z
 628:	88 69       	ori	r24, 0x98	; 152
 62a:	80 83       	st	Z, r24
		
		//Paso 4: Cond. UCSR0C > Asyncrono, Paridad: None, 1 bit de Stop, Data bits 8/bits
		UCSR0C = 0;
 62c:	e2 ec       	ldi	r30, 0xC2	; 194
 62e:	f0 e0       	ldi	r31, 0x00	; 0
 630:	10 82       	st	Z, r1
		
		UCSR0C |= (1<< UCSZ01)| (1<< UCSZ00);
 632:	80 81       	ld	r24, Z
 634:	86 60       	ori	r24, 0x06	; 6
 636:	80 83       	st	Z, r24
		
		//Paso #5: Conf. velocidad de Baudrate: 9600
		
		UBRR0 = 103;
 638:	87 e6       	ldi	r24, 0x67	; 103
 63a:	90 e0       	ldi	r25, 0x00	; 0
 63c:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 640:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 644:	08 95       	ret

00000646 <__subsf3>:
 646:	50 58       	subi	r21, 0x80	; 128

00000648 <__addsf3>:
 648:	bb 27       	eor	r27, r27
 64a:	aa 27       	eor	r26, r26
 64c:	0e 94 3b 03 	call	0x676	; 0x676 <__addsf3x>
 650:	0c 94 8c 04 	jmp	0x918	; 0x918 <__fp_round>
 654:	0e 94 7e 04 	call	0x8fc	; 0x8fc <__fp_pscA>
 658:	38 f0       	brcs	.+14     	; 0x668 <__addsf3+0x20>
 65a:	0e 94 85 04 	call	0x90a	; 0x90a <__fp_pscB>
 65e:	20 f0       	brcs	.+8      	; 0x668 <__addsf3+0x20>
 660:	39 f4       	brne	.+14     	; 0x670 <__addsf3+0x28>
 662:	9f 3f       	cpi	r25, 0xFF	; 255
 664:	19 f4       	brne	.+6      	; 0x66c <__addsf3+0x24>
 666:	26 f4       	brtc	.+8      	; 0x670 <__addsf3+0x28>
 668:	0c 94 7b 04 	jmp	0x8f6	; 0x8f6 <__fp_nan>
 66c:	0e f4       	brtc	.+2      	; 0x670 <__addsf3+0x28>
 66e:	e0 95       	com	r30
 670:	e7 fb       	bst	r30, 7
 672:	0c 94 75 04 	jmp	0x8ea	; 0x8ea <__fp_inf>

00000676 <__addsf3x>:
 676:	e9 2f       	mov	r30, r25
 678:	0e 94 9d 04 	call	0x93a	; 0x93a <__fp_split3>
 67c:	58 f3       	brcs	.-42     	; 0x654 <__addsf3+0xc>
 67e:	ba 17       	cp	r27, r26
 680:	62 07       	cpc	r22, r18
 682:	73 07       	cpc	r23, r19
 684:	84 07       	cpc	r24, r20
 686:	95 07       	cpc	r25, r21
 688:	20 f0       	brcs	.+8      	; 0x692 <__addsf3x+0x1c>
 68a:	79 f4       	brne	.+30     	; 0x6aa <__addsf3x+0x34>
 68c:	a6 f5       	brtc	.+104    	; 0x6f6 <__addsf3x+0x80>
 68e:	0c 94 bf 04 	jmp	0x97e	; 0x97e <__fp_zero>
 692:	0e f4       	brtc	.+2      	; 0x696 <__addsf3x+0x20>
 694:	e0 95       	com	r30
 696:	0b 2e       	mov	r0, r27
 698:	ba 2f       	mov	r27, r26
 69a:	a0 2d       	mov	r26, r0
 69c:	0b 01       	movw	r0, r22
 69e:	b9 01       	movw	r22, r18
 6a0:	90 01       	movw	r18, r0
 6a2:	0c 01       	movw	r0, r24
 6a4:	ca 01       	movw	r24, r20
 6a6:	a0 01       	movw	r20, r0
 6a8:	11 24       	eor	r1, r1
 6aa:	ff 27       	eor	r31, r31
 6ac:	59 1b       	sub	r21, r25
 6ae:	99 f0       	breq	.+38     	; 0x6d6 <__addsf3x+0x60>
 6b0:	59 3f       	cpi	r21, 0xF9	; 249
 6b2:	50 f4       	brcc	.+20     	; 0x6c8 <__addsf3x+0x52>
 6b4:	50 3e       	cpi	r21, 0xE0	; 224
 6b6:	68 f1       	brcs	.+90     	; 0x712 <__addsf3x+0x9c>
 6b8:	1a 16       	cp	r1, r26
 6ba:	f0 40       	sbci	r31, 0x00	; 0
 6bc:	a2 2f       	mov	r26, r18
 6be:	23 2f       	mov	r18, r19
 6c0:	34 2f       	mov	r19, r20
 6c2:	44 27       	eor	r20, r20
 6c4:	58 5f       	subi	r21, 0xF8	; 248
 6c6:	f3 cf       	rjmp	.-26     	; 0x6ae <__addsf3x+0x38>
 6c8:	46 95       	lsr	r20
 6ca:	37 95       	ror	r19
 6cc:	27 95       	ror	r18
 6ce:	a7 95       	ror	r26
 6d0:	f0 40       	sbci	r31, 0x00	; 0
 6d2:	53 95       	inc	r21
 6d4:	c9 f7       	brne	.-14     	; 0x6c8 <__addsf3x+0x52>
 6d6:	7e f4       	brtc	.+30     	; 0x6f6 <__addsf3x+0x80>
 6d8:	1f 16       	cp	r1, r31
 6da:	ba 0b       	sbc	r27, r26
 6dc:	62 0b       	sbc	r22, r18
 6de:	73 0b       	sbc	r23, r19
 6e0:	84 0b       	sbc	r24, r20
 6e2:	ba f0       	brmi	.+46     	; 0x712 <__addsf3x+0x9c>
 6e4:	91 50       	subi	r25, 0x01	; 1
 6e6:	a1 f0       	breq	.+40     	; 0x710 <__addsf3x+0x9a>
 6e8:	ff 0f       	add	r31, r31
 6ea:	bb 1f       	adc	r27, r27
 6ec:	66 1f       	adc	r22, r22
 6ee:	77 1f       	adc	r23, r23
 6f0:	88 1f       	adc	r24, r24
 6f2:	c2 f7       	brpl	.-16     	; 0x6e4 <__addsf3x+0x6e>
 6f4:	0e c0       	rjmp	.+28     	; 0x712 <__addsf3x+0x9c>
 6f6:	ba 0f       	add	r27, r26
 6f8:	62 1f       	adc	r22, r18
 6fa:	73 1f       	adc	r23, r19
 6fc:	84 1f       	adc	r24, r20
 6fe:	48 f4       	brcc	.+18     	; 0x712 <__addsf3x+0x9c>
 700:	87 95       	ror	r24
 702:	77 95       	ror	r23
 704:	67 95       	ror	r22
 706:	b7 95       	ror	r27
 708:	f7 95       	ror	r31
 70a:	9e 3f       	cpi	r25, 0xFE	; 254
 70c:	08 f0       	brcs	.+2      	; 0x710 <__addsf3x+0x9a>
 70e:	b0 cf       	rjmp	.-160    	; 0x670 <__addsf3+0x28>
 710:	93 95       	inc	r25
 712:	88 0f       	add	r24, r24
 714:	08 f0       	brcs	.+2      	; 0x718 <__addsf3x+0xa2>
 716:	99 27       	eor	r25, r25
 718:	ee 0f       	add	r30, r30
 71a:	97 95       	ror	r25
 71c:	87 95       	ror	r24
 71e:	08 95       	ret

00000720 <__divsf3>:
 720:	0e 94 a4 03 	call	0x748	; 0x748 <__divsf3x>
 724:	0c 94 8c 04 	jmp	0x918	; 0x918 <__fp_round>
 728:	0e 94 85 04 	call	0x90a	; 0x90a <__fp_pscB>
 72c:	58 f0       	brcs	.+22     	; 0x744 <__divsf3+0x24>
 72e:	0e 94 7e 04 	call	0x8fc	; 0x8fc <__fp_pscA>
 732:	40 f0       	brcs	.+16     	; 0x744 <__divsf3+0x24>
 734:	29 f4       	brne	.+10     	; 0x740 <__divsf3+0x20>
 736:	5f 3f       	cpi	r21, 0xFF	; 255
 738:	29 f0       	breq	.+10     	; 0x744 <__divsf3+0x24>
 73a:	0c 94 75 04 	jmp	0x8ea	; 0x8ea <__fp_inf>
 73e:	51 11       	cpse	r21, r1
 740:	0c 94 c0 04 	jmp	0x980	; 0x980 <__fp_szero>
 744:	0c 94 7b 04 	jmp	0x8f6	; 0x8f6 <__fp_nan>

00000748 <__divsf3x>:
 748:	0e 94 9d 04 	call	0x93a	; 0x93a <__fp_split3>
 74c:	68 f3       	brcs	.-38     	; 0x728 <__divsf3+0x8>

0000074e <__divsf3_pse>:
 74e:	99 23       	and	r25, r25
 750:	b1 f3       	breq	.-20     	; 0x73e <__divsf3+0x1e>
 752:	55 23       	and	r21, r21
 754:	91 f3       	breq	.-28     	; 0x73a <__divsf3+0x1a>
 756:	95 1b       	sub	r25, r21
 758:	55 0b       	sbc	r21, r21
 75a:	bb 27       	eor	r27, r27
 75c:	aa 27       	eor	r26, r26
 75e:	62 17       	cp	r22, r18
 760:	73 07       	cpc	r23, r19
 762:	84 07       	cpc	r24, r20
 764:	38 f0       	brcs	.+14     	; 0x774 <__divsf3_pse+0x26>
 766:	9f 5f       	subi	r25, 0xFF	; 255
 768:	5f 4f       	sbci	r21, 0xFF	; 255
 76a:	22 0f       	add	r18, r18
 76c:	33 1f       	adc	r19, r19
 76e:	44 1f       	adc	r20, r20
 770:	aa 1f       	adc	r26, r26
 772:	a9 f3       	breq	.-22     	; 0x75e <__divsf3_pse+0x10>
 774:	35 d0       	rcall	.+106    	; 0x7e0 <__divsf3_pse+0x92>
 776:	0e 2e       	mov	r0, r30
 778:	3a f0       	brmi	.+14     	; 0x788 <__divsf3_pse+0x3a>
 77a:	e0 e8       	ldi	r30, 0x80	; 128
 77c:	32 d0       	rcall	.+100    	; 0x7e2 <__divsf3_pse+0x94>
 77e:	91 50       	subi	r25, 0x01	; 1
 780:	50 40       	sbci	r21, 0x00	; 0
 782:	e6 95       	lsr	r30
 784:	00 1c       	adc	r0, r0
 786:	ca f7       	brpl	.-14     	; 0x77a <__divsf3_pse+0x2c>
 788:	2b d0       	rcall	.+86     	; 0x7e0 <__divsf3_pse+0x92>
 78a:	fe 2f       	mov	r31, r30
 78c:	29 d0       	rcall	.+82     	; 0x7e0 <__divsf3_pse+0x92>
 78e:	66 0f       	add	r22, r22
 790:	77 1f       	adc	r23, r23
 792:	88 1f       	adc	r24, r24
 794:	bb 1f       	adc	r27, r27
 796:	26 17       	cp	r18, r22
 798:	37 07       	cpc	r19, r23
 79a:	48 07       	cpc	r20, r24
 79c:	ab 07       	cpc	r26, r27
 79e:	b0 e8       	ldi	r27, 0x80	; 128
 7a0:	09 f0       	breq	.+2      	; 0x7a4 <__divsf3_pse+0x56>
 7a2:	bb 0b       	sbc	r27, r27
 7a4:	80 2d       	mov	r24, r0
 7a6:	bf 01       	movw	r22, r30
 7a8:	ff 27       	eor	r31, r31
 7aa:	93 58       	subi	r25, 0x83	; 131
 7ac:	5f 4f       	sbci	r21, 0xFF	; 255
 7ae:	3a f0       	brmi	.+14     	; 0x7be <__divsf3_pse+0x70>
 7b0:	9e 3f       	cpi	r25, 0xFE	; 254
 7b2:	51 05       	cpc	r21, r1
 7b4:	78 f0       	brcs	.+30     	; 0x7d4 <__divsf3_pse+0x86>
 7b6:	0c 94 75 04 	jmp	0x8ea	; 0x8ea <__fp_inf>
 7ba:	0c 94 c0 04 	jmp	0x980	; 0x980 <__fp_szero>
 7be:	5f 3f       	cpi	r21, 0xFF	; 255
 7c0:	e4 f3       	brlt	.-8      	; 0x7ba <__divsf3_pse+0x6c>
 7c2:	98 3e       	cpi	r25, 0xE8	; 232
 7c4:	d4 f3       	brlt	.-12     	; 0x7ba <__divsf3_pse+0x6c>
 7c6:	86 95       	lsr	r24
 7c8:	77 95       	ror	r23
 7ca:	67 95       	ror	r22
 7cc:	b7 95       	ror	r27
 7ce:	f7 95       	ror	r31
 7d0:	9f 5f       	subi	r25, 0xFF	; 255
 7d2:	c9 f7       	brne	.-14     	; 0x7c6 <__divsf3_pse+0x78>
 7d4:	88 0f       	add	r24, r24
 7d6:	91 1d       	adc	r25, r1
 7d8:	96 95       	lsr	r25
 7da:	87 95       	ror	r24
 7dc:	97 f9       	bld	r25, 7
 7de:	08 95       	ret
 7e0:	e1 e0       	ldi	r30, 0x01	; 1
 7e2:	66 0f       	add	r22, r22
 7e4:	77 1f       	adc	r23, r23
 7e6:	88 1f       	adc	r24, r24
 7e8:	bb 1f       	adc	r27, r27
 7ea:	62 17       	cp	r22, r18
 7ec:	73 07       	cpc	r23, r19
 7ee:	84 07       	cpc	r24, r20
 7f0:	ba 07       	cpc	r27, r26
 7f2:	20 f0       	brcs	.+8      	; 0x7fc <__divsf3_pse+0xae>
 7f4:	62 1b       	sub	r22, r18
 7f6:	73 0b       	sbc	r23, r19
 7f8:	84 0b       	sbc	r24, r20
 7fa:	ba 0b       	sbc	r27, r26
 7fc:	ee 1f       	adc	r30, r30
 7fe:	88 f7       	brcc	.-30     	; 0x7e2 <__divsf3_pse+0x94>
 800:	e0 95       	com	r30
 802:	08 95       	ret

00000804 <__fixsfsi>:
 804:	0e 94 09 04 	call	0x812	; 0x812 <__fixunssfsi>
 808:	68 94       	set
 80a:	b1 11       	cpse	r27, r1
 80c:	0c 94 c0 04 	jmp	0x980	; 0x980 <__fp_szero>
 810:	08 95       	ret

00000812 <__fixunssfsi>:
 812:	0e 94 a5 04 	call	0x94a	; 0x94a <__fp_splitA>
 816:	88 f0       	brcs	.+34     	; 0x83a <__fixunssfsi+0x28>
 818:	9f 57       	subi	r25, 0x7F	; 127
 81a:	98 f0       	brcs	.+38     	; 0x842 <__fixunssfsi+0x30>
 81c:	b9 2f       	mov	r27, r25
 81e:	99 27       	eor	r25, r25
 820:	b7 51       	subi	r27, 0x17	; 23
 822:	b0 f0       	brcs	.+44     	; 0x850 <__fixunssfsi+0x3e>
 824:	e1 f0       	breq	.+56     	; 0x85e <__fixunssfsi+0x4c>
 826:	66 0f       	add	r22, r22
 828:	77 1f       	adc	r23, r23
 82a:	88 1f       	adc	r24, r24
 82c:	99 1f       	adc	r25, r25
 82e:	1a f0       	brmi	.+6      	; 0x836 <__fixunssfsi+0x24>
 830:	ba 95       	dec	r27
 832:	c9 f7       	brne	.-14     	; 0x826 <__fixunssfsi+0x14>
 834:	14 c0       	rjmp	.+40     	; 0x85e <__fixunssfsi+0x4c>
 836:	b1 30       	cpi	r27, 0x01	; 1
 838:	91 f0       	breq	.+36     	; 0x85e <__fixunssfsi+0x4c>
 83a:	0e 94 bf 04 	call	0x97e	; 0x97e <__fp_zero>
 83e:	b1 e0       	ldi	r27, 0x01	; 1
 840:	08 95       	ret
 842:	0c 94 bf 04 	jmp	0x97e	; 0x97e <__fp_zero>
 846:	67 2f       	mov	r22, r23
 848:	78 2f       	mov	r23, r24
 84a:	88 27       	eor	r24, r24
 84c:	b8 5f       	subi	r27, 0xF8	; 248
 84e:	39 f0       	breq	.+14     	; 0x85e <__fixunssfsi+0x4c>
 850:	b9 3f       	cpi	r27, 0xF9	; 249
 852:	cc f3       	brlt	.-14     	; 0x846 <__fixunssfsi+0x34>
 854:	86 95       	lsr	r24
 856:	77 95       	ror	r23
 858:	67 95       	ror	r22
 85a:	b3 95       	inc	r27
 85c:	d9 f7       	brne	.-10     	; 0x854 <__fixunssfsi+0x42>
 85e:	3e f4       	brtc	.+14     	; 0x86e <__fixunssfsi+0x5c>
 860:	90 95       	com	r25
 862:	80 95       	com	r24
 864:	70 95       	com	r23
 866:	61 95       	neg	r22
 868:	7f 4f       	sbci	r23, 0xFF	; 255
 86a:	8f 4f       	sbci	r24, 0xFF	; 255
 86c:	9f 4f       	sbci	r25, 0xFF	; 255
 86e:	08 95       	ret

00000870 <__floatunsisf>:
 870:	e8 94       	clt
 872:	09 c0       	rjmp	.+18     	; 0x886 <__floatsisf+0x12>

00000874 <__floatsisf>:
 874:	97 fb       	bst	r25, 7
 876:	3e f4       	brtc	.+14     	; 0x886 <__floatsisf+0x12>
 878:	90 95       	com	r25
 87a:	80 95       	com	r24
 87c:	70 95       	com	r23
 87e:	61 95       	neg	r22
 880:	7f 4f       	sbci	r23, 0xFF	; 255
 882:	8f 4f       	sbci	r24, 0xFF	; 255
 884:	9f 4f       	sbci	r25, 0xFF	; 255
 886:	99 23       	and	r25, r25
 888:	a9 f0       	breq	.+42     	; 0x8b4 <__floatsisf+0x40>
 88a:	f9 2f       	mov	r31, r25
 88c:	96 e9       	ldi	r25, 0x96	; 150
 88e:	bb 27       	eor	r27, r27
 890:	93 95       	inc	r25
 892:	f6 95       	lsr	r31
 894:	87 95       	ror	r24
 896:	77 95       	ror	r23
 898:	67 95       	ror	r22
 89a:	b7 95       	ror	r27
 89c:	f1 11       	cpse	r31, r1
 89e:	f8 cf       	rjmp	.-16     	; 0x890 <__floatsisf+0x1c>
 8a0:	fa f4       	brpl	.+62     	; 0x8e0 <__floatsisf+0x6c>
 8a2:	bb 0f       	add	r27, r27
 8a4:	11 f4       	brne	.+4      	; 0x8aa <__floatsisf+0x36>
 8a6:	60 ff       	sbrs	r22, 0
 8a8:	1b c0       	rjmp	.+54     	; 0x8e0 <__floatsisf+0x6c>
 8aa:	6f 5f       	subi	r22, 0xFF	; 255
 8ac:	7f 4f       	sbci	r23, 0xFF	; 255
 8ae:	8f 4f       	sbci	r24, 0xFF	; 255
 8b0:	9f 4f       	sbci	r25, 0xFF	; 255
 8b2:	16 c0       	rjmp	.+44     	; 0x8e0 <__floatsisf+0x6c>
 8b4:	88 23       	and	r24, r24
 8b6:	11 f0       	breq	.+4      	; 0x8bc <__floatsisf+0x48>
 8b8:	96 e9       	ldi	r25, 0x96	; 150
 8ba:	11 c0       	rjmp	.+34     	; 0x8de <__floatsisf+0x6a>
 8bc:	77 23       	and	r23, r23
 8be:	21 f0       	breq	.+8      	; 0x8c8 <__floatsisf+0x54>
 8c0:	9e e8       	ldi	r25, 0x8E	; 142
 8c2:	87 2f       	mov	r24, r23
 8c4:	76 2f       	mov	r23, r22
 8c6:	05 c0       	rjmp	.+10     	; 0x8d2 <__floatsisf+0x5e>
 8c8:	66 23       	and	r22, r22
 8ca:	71 f0       	breq	.+28     	; 0x8e8 <__floatsisf+0x74>
 8cc:	96 e8       	ldi	r25, 0x86	; 134
 8ce:	86 2f       	mov	r24, r22
 8d0:	70 e0       	ldi	r23, 0x00	; 0
 8d2:	60 e0       	ldi	r22, 0x00	; 0
 8d4:	2a f0       	brmi	.+10     	; 0x8e0 <__floatsisf+0x6c>
 8d6:	9a 95       	dec	r25
 8d8:	66 0f       	add	r22, r22
 8da:	77 1f       	adc	r23, r23
 8dc:	88 1f       	adc	r24, r24
 8de:	da f7       	brpl	.-10     	; 0x8d6 <__floatsisf+0x62>
 8e0:	88 0f       	add	r24, r24
 8e2:	96 95       	lsr	r25
 8e4:	87 95       	ror	r24
 8e6:	97 f9       	bld	r25, 7
 8e8:	08 95       	ret

000008ea <__fp_inf>:
 8ea:	97 f9       	bld	r25, 7
 8ec:	9f 67       	ori	r25, 0x7F	; 127
 8ee:	80 e8       	ldi	r24, 0x80	; 128
 8f0:	70 e0       	ldi	r23, 0x00	; 0
 8f2:	60 e0       	ldi	r22, 0x00	; 0
 8f4:	08 95       	ret

000008f6 <__fp_nan>:
 8f6:	9f ef       	ldi	r25, 0xFF	; 255
 8f8:	80 ec       	ldi	r24, 0xC0	; 192
 8fa:	08 95       	ret

000008fc <__fp_pscA>:
 8fc:	00 24       	eor	r0, r0
 8fe:	0a 94       	dec	r0
 900:	16 16       	cp	r1, r22
 902:	17 06       	cpc	r1, r23
 904:	18 06       	cpc	r1, r24
 906:	09 06       	cpc	r0, r25
 908:	08 95       	ret

0000090a <__fp_pscB>:
 90a:	00 24       	eor	r0, r0
 90c:	0a 94       	dec	r0
 90e:	12 16       	cp	r1, r18
 910:	13 06       	cpc	r1, r19
 912:	14 06       	cpc	r1, r20
 914:	05 06       	cpc	r0, r21
 916:	08 95       	ret

00000918 <__fp_round>:
 918:	09 2e       	mov	r0, r25
 91a:	03 94       	inc	r0
 91c:	00 0c       	add	r0, r0
 91e:	11 f4       	brne	.+4      	; 0x924 <__fp_round+0xc>
 920:	88 23       	and	r24, r24
 922:	52 f0       	brmi	.+20     	; 0x938 <__fp_round+0x20>
 924:	bb 0f       	add	r27, r27
 926:	40 f4       	brcc	.+16     	; 0x938 <__fp_round+0x20>
 928:	bf 2b       	or	r27, r31
 92a:	11 f4       	brne	.+4      	; 0x930 <__fp_round+0x18>
 92c:	60 ff       	sbrs	r22, 0
 92e:	04 c0       	rjmp	.+8      	; 0x938 <__fp_round+0x20>
 930:	6f 5f       	subi	r22, 0xFF	; 255
 932:	7f 4f       	sbci	r23, 0xFF	; 255
 934:	8f 4f       	sbci	r24, 0xFF	; 255
 936:	9f 4f       	sbci	r25, 0xFF	; 255
 938:	08 95       	ret

0000093a <__fp_split3>:
 93a:	57 fd       	sbrc	r21, 7
 93c:	90 58       	subi	r25, 0x80	; 128
 93e:	44 0f       	add	r20, r20
 940:	55 1f       	adc	r21, r21
 942:	59 f0       	breq	.+22     	; 0x95a <__fp_splitA+0x10>
 944:	5f 3f       	cpi	r21, 0xFF	; 255
 946:	71 f0       	breq	.+28     	; 0x964 <__fp_splitA+0x1a>
 948:	47 95       	ror	r20

0000094a <__fp_splitA>:
 94a:	88 0f       	add	r24, r24
 94c:	97 fb       	bst	r25, 7
 94e:	99 1f       	adc	r25, r25
 950:	61 f0       	breq	.+24     	; 0x96a <__fp_splitA+0x20>
 952:	9f 3f       	cpi	r25, 0xFF	; 255
 954:	79 f0       	breq	.+30     	; 0x974 <__fp_splitA+0x2a>
 956:	87 95       	ror	r24
 958:	08 95       	ret
 95a:	12 16       	cp	r1, r18
 95c:	13 06       	cpc	r1, r19
 95e:	14 06       	cpc	r1, r20
 960:	55 1f       	adc	r21, r21
 962:	f2 cf       	rjmp	.-28     	; 0x948 <__fp_split3+0xe>
 964:	46 95       	lsr	r20
 966:	f1 df       	rcall	.-30     	; 0x94a <__fp_splitA>
 968:	08 c0       	rjmp	.+16     	; 0x97a <__fp_splitA+0x30>
 96a:	16 16       	cp	r1, r22
 96c:	17 06       	cpc	r1, r23
 96e:	18 06       	cpc	r1, r24
 970:	99 1f       	adc	r25, r25
 972:	f1 cf       	rjmp	.-30     	; 0x956 <__fp_splitA+0xc>
 974:	86 95       	lsr	r24
 976:	71 05       	cpc	r23, r1
 978:	61 05       	cpc	r22, r1
 97a:	08 94       	sec
 97c:	08 95       	ret

0000097e <__fp_zero>:
 97e:	e8 94       	clt

00000980 <__fp_szero>:
 980:	bb 27       	eor	r27, r27
 982:	66 27       	eor	r22, r22
 984:	77 27       	eor	r23, r23
 986:	cb 01       	movw	r24, r22
 988:	97 f9       	bld	r25, 7
 98a:	08 95       	ret

0000098c <__mulsf3>:
 98c:	0e 94 d9 04 	call	0x9b2	; 0x9b2 <__mulsf3x>
 990:	0c 94 8c 04 	jmp	0x918	; 0x918 <__fp_round>
 994:	0e 94 7e 04 	call	0x8fc	; 0x8fc <__fp_pscA>
 998:	38 f0       	brcs	.+14     	; 0x9a8 <__mulsf3+0x1c>
 99a:	0e 94 85 04 	call	0x90a	; 0x90a <__fp_pscB>
 99e:	20 f0       	brcs	.+8      	; 0x9a8 <__mulsf3+0x1c>
 9a0:	95 23       	and	r25, r21
 9a2:	11 f0       	breq	.+4      	; 0x9a8 <__mulsf3+0x1c>
 9a4:	0c 94 75 04 	jmp	0x8ea	; 0x8ea <__fp_inf>
 9a8:	0c 94 7b 04 	jmp	0x8f6	; 0x8f6 <__fp_nan>
 9ac:	11 24       	eor	r1, r1
 9ae:	0c 94 c0 04 	jmp	0x980	; 0x980 <__fp_szero>

000009b2 <__mulsf3x>:
 9b2:	0e 94 9d 04 	call	0x93a	; 0x93a <__fp_split3>
 9b6:	70 f3       	brcs	.-36     	; 0x994 <__mulsf3+0x8>

000009b8 <__mulsf3_pse>:
 9b8:	95 9f       	mul	r25, r21
 9ba:	c1 f3       	breq	.-16     	; 0x9ac <__mulsf3+0x20>
 9bc:	95 0f       	add	r25, r21
 9be:	50 e0       	ldi	r21, 0x00	; 0
 9c0:	55 1f       	adc	r21, r21
 9c2:	62 9f       	mul	r22, r18
 9c4:	f0 01       	movw	r30, r0
 9c6:	72 9f       	mul	r23, r18
 9c8:	bb 27       	eor	r27, r27
 9ca:	f0 0d       	add	r31, r0
 9cc:	b1 1d       	adc	r27, r1
 9ce:	63 9f       	mul	r22, r19
 9d0:	aa 27       	eor	r26, r26
 9d2:	f0 0d       	add	r31, r0
 9d4:	b1 1d       	adc	r27, r1
 9d6:	aa 1f       	adc	r26, r26
 9d8:	64 9f       	mul	r22, r20
 9da:	66 27       	eor	r22, r22
 9dc:	b0 0d       	add	r27, r0
 9de:	a1 1d       	adc	r26, r1
 9e0:	66 1f       	adc	r22, r22
 9e2:	82 9f       	mul	r24, r18
 9e4:	22 27       	eor	r18, r18
 9e6:	b0 0d       	add	r27, r0
 9e8:	a1 1d       	adc	r26, r1
 9ea:	62 1f       	adc	r22, r18
 9ec:	73 9f       	mul	r23, r19
 9ee:	b0 0d       	add	r27, r0
 9f0:	a1 1d       	adc	r26, r1
 9f2:	62 1f       	adc	r22, r18
 9f4:	83 9f       	mul	r24, r19
 9f6:	a0 0d       	add	r26, r0
 9f8:	61 1d       	adc	r22, r1
 9fa:	22 1f       	adc	r18, r18
 9fc:	74 9f       	mul	r23, r20
 9fe:	33 27       	eor	r19, r19
 a00:	a0 0d       	add	r26, r0
 a02:	61 1d       	adc	r22, r1
 a04:	23 1f       	adc	r18, r19
 a06:	84 9f       	mul	r24, r20
 a08:	60 0d       	add	r22, r0
 a0a:	21 1d       	adc	r18, r1
 a0c:	82 2f       	mov	r24, r18
 a0e:	76 2f       	mov	r23, r22
 a10:	6a 2f       	mov	r22, r26
 a12:	11 24       	eor	r1, r1
 a14:	9f 57       	subi	r25, 0x7F	; 127
 a16:	50 40       	sbci	r21, 0x00	; 0
 a18:	9a f0       	brmi	.+38     	; 0xa40 <__mulsf3_pse+0x88>
 a1a:	f1 f0       	breq	.+60     	; 0xa58 <__mulsf3_pse+0xa0>
 a1c:	88 23       	and	r24, r24
 a1e:	4a f0       	brmi	.+18     	; 0xa32 <__mulsf3_pse+0x7a>
 a20:	ee 0f       	add	r30, r30
 a22:	ff 1f       	adc	r31, r31
 a24:	bb 1f       	adc	r27, r27
 a26:	66 1f       	adc	r22, r22
 a28:	77 1f       	adc	r23, r23
 a2a:	88 1f       	adc	r24, r24
 a2c:	91 50       	subi	r25, 0x01	; 1
 a2e:	50 40       	sbci	r21, 0x00	; 0
 a30:	a9 f7       	brne	.-22     	; 0xa1c <__mulsf3_pse+0x64>
 a32:	9e 3f       	cpi	r25, 0xFE	; 254
 a34:	51 05       	cpc	r21, r1
 a36:	80 f0       	brcs	.+32     	; 0xa58 <__mulsf3_pse+0xa0>
 a38:	0c 94 75 04 	jmp	0x8ea	; 0x8ea <__fp_inf>
 a3c:	0c 94 c0 04 	jmp	0x980	; 0x980 <__fp_szero>
 a40:	5f 3f       	cpi	r21, 0xFF	; 255
 a42:	e4 f3       	brlt	.-8      	; 0xa3c <__mulsf3_pse+0x84>
 a44:	98 3e       	cpi	r25, 0xE8	; 232
 a46:	d4 f3       	brlt	.-12     	; 0xa3c <__mulsf3_pse+0x84>
 a48:	86 95       	lsr	r24
 a4a:	77 95       	ror	r23
 a4c:	67 95       	ror	r22
 a4e:	b7 95       	ror	r27
 a50:	f7 95       	ror	r31
 a52:	e7 95       	ror	r30
 a54:	9f 5f       	subi	r25, 0xFF	; 255
 a56:	c1 f7       	brne	.-16     	; 0xa48 <__mulsf3_pse+0x90>
 a58:	fe 2b       	or	r31, r30
 a5a:	88 0f       	add	r24, r24
 a5c:	91 1d       	adc	r25, r1
 a5e:	96 95       	lsr	r25
 a60:	87 95       	ror	r24
 a62:	97 f9       	bld	r25, 7
 a64:	08 95       	ret

00000a66 <__divmodhi4>:
 a66:	97 fb       	bst	r25, 7
 a68:	07 2e       	mov	r0, r23
 a6a:	16 f4       	brtc	.+4      	; 0xa70 <__divmodhi4+0xa>
 a6c:	00 94       	com	r0
 a6e:	07 d0       	rcall	.+14     	; 0xa7e <__divmodhi4_neg1>
 a70:	77 fd       	sbrc	r23, 7
 a72:	09 d0       	rcall	.+18     	; 0xa86 <__divmodhi4_neg2>
 a74:	0e 94 4d 05 	call	0xa9a	; 0xa9a <__udivmodhi4>
 a78:	07 fc       	sbrc	r0, 7
 a7a:	05 d0       	rcall	.+10     	; 0xa86 <__divmodhi4_neg2>
 a7c:	3e f4       	brtc	.+14     	; 0xa8c <__divmodhi4_exit>

00000a7e <__divmodhi4_neg1>:
 a7e:	90 95       	com	r25
 a80:	81 95       	neg	r24
 a82:	9f 4f       	sbci	r25, 0xFF	; 255
 a84:	08 95       	ret

00000a86 <__divmodhi4_neg2>:
 a86:	70 95       	com	r23
 a88:	61 95       	neg	r22
 a8a:	7f 4f       	sbci	r23, 0xFF	; 255

00000a8c <__divmodhi4_exit>:
 a8c:	08 95       	ret

00000a8e <__tablejump2__>:
 a8e:	ee 0f       	add	r30, r30
 a90:	ff 1f       	adc	r31, r31
 a92:	05 90       	lpm	r0, Z+
 a94:	f4 91       	lpm	r31, Z
 a96:	e0 2d       	mov	r30, r0
 a98:	09 94       	ijmp

00000a9a <__udivmodhi4>:
 a9a:	aa 1b       	sub	r26, r26
 a9c:	bb 1b       	sub	r27, r27
 a9e:	51 e1       	ldi	r21, 0x11	; 17
 aa0:	07 c0       	rjmp	.+14     	; 0xab0 <__udivmodhi4_ep>

00000aa2 <__udivmodhi4_loop>:
 aa2:	aa 1f       	adc	r26, r26
 aa4:	bb 1f       	adc	r27, r27
 aa6:	a6 17       	cp	r26, r22
 aa8:	b7 07       	cpc	r27, r23
 aaa:	10 f0       	brcs	.+4      	; 0xab0 <__udivmodhi4_ep>
 aac:	a6 1b       	sub	r26, r22
 aae:	b7 0b       	sbc	r27, r23

00000ab0 <__udivmodhi4_ep>:
 ab0:	88 1f       	adc	r24, r24
 ab2:	99 1f       	adc	r25, r25
 ab4:	5a 95       	dec	r21
 ab6:	a9 f7       	brne	.-22     	; 0xaa2 <__udivmodhi4_loop>
 ab8:	80 95       	com	r24
 aba:	90 95       	com	r25
 abc:	bc 01       	movw	r22, r24
 abe:	cd 01       	movw	r24, r26
 ac0:	08 95       	ret

00000ac2 <_exit>:
 ac2:	f8 94       	cli

00000ac4 <__stop_program>:
 ac4:	ff cf       	rjmp	.-2      	; 0xac4 <__stop_program>
