# 25秋HITSZ数字逻辑设计实验
25秋的数字逻辑设计课程共包括六次实验，难度随做实验的次序单调递增。鉴于实验使用的是绝大部分人第一次接触的verilog语言且老师进行检查时有严格的代码规范要求，现将六次实验用到的全部代码进行归纳整理供后续同样要上这门课的同学参考~
> [!WARNING]
> **学术诚信提醒**：该课程每年的实验题目均会有较大变动，本仓库代码仅供学习参考和思路借鉴。**严禁直接抄袭、打包运行或作为作业提交**。

## 关于实验环境
- 开发工具：本课程实验所用的开发平台是Xilinx公司开发的Vivado平台，学校的电脑安装的是2023.2的版本。
- 硬件平台：实验过程中使用的开发板是Minisys开发板，芯片型号是xc7a100tfgg484-1，芯片的型号决定了约束文件的写法，本资源中的约束文件仅适配该芯片型号
## 关于实验内容
本学期六次实验的题目如下：
- Vivado使用与组合电路
- 寄存器
- 计数器
- 数码管控制器
- 状态机
- 综合实验（含附加题）

感谢观看！
