# 2.4 マルチプレクサとセレクタの構成と応用

本節では、論理回路において非常に重要な構成要素である**マルチプレクサ（MUX）**と**セレクタ（セレクタ回路／デコーダ）**について学びます。

- **MUX**：複数のデータ入力から1つを選択して出力する回路  
- **セレクタ**：入力制御に応じて1つの出力をHighにする回路（デコーダとも）

---

## 🔹 マルチプレクサ（MUX）の基本

### 2入力1出力 MUX（2:1 MUX）

- 入力：A, B（データ）、S（セレクト）
- 出力：Y は S によって A または B を選択

### 論理式：

$$
Y = (\overline{S} \cdot A) + (S \cdot B)
$$

### 真理値表：

| S | A | B | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |

<div align="left">

<img src="../images/chapter2_mux_2to1.png" alt="図2.4-1 2:1 MUX構成図" width="300px">

</div>

---

## 🔹 MUXの拡張（4:1 MUX）

- 入力：A, B, C, D（データ）、S₁, S₀（選択ビット）
- 出力：Y = A if 00, B if 01, C if 10, D if 11

<div align="left">

<img src="../images/chapter2_mux_4to1.png" alt="図2.4-2 4:1 MUX構成図" width="380px">

</div>

---

## 🔹 セレクタ（デコーダ）の基本構成

- 代表例：**2→4 デコーダ**
- 入力：2bit（A₁, A₀）
- 出力：Y₀〜Y₃（4本）、そのうち**1本のみHigh**

### 出力論理式例（Y₀）：

$$
Y_0 = \overline{A_1} \cdot \overline{A_0}
$$

<div align="left">

<img src="../images/chapter2_decoder_2to4.png" alt="図2.4-3 デコーダ構成" width="360px">

</div>

---

## 🔹 MUXとセレクタの応用例

| 用途 | MUX | セレクタ（デコーダ） |
|------|-----|------------------|
| **選択** | データバス制御、条件分岐 | 状態の切替、アドレス指定 |
| **構成** | AND/OR構成で合成可能 | AND/NOTで合成可能 |
| **使用例** | ALU、マルチチャンネル切替 | マイクロコード、状態制御 |

---

## ✅ まとめ

- **MUX**：データ入力の中から**1本を選んで出力**
- **セレクタ**：選択入力に応じて**1本の出力のみHigh**
- 両者は、制御ロジックや演算器、SoC内部の切替回路において不可欠
- 組み合わせ回路としての理解により、**構造の設計や最適化が容易**

---

📎 次節：[`2.5_half_full_adder.md`](./2.5_half_full_adder.md)
