<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:41.2041</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7010214</applicationNumber><claimCount>8</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 그 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SAME</inventionTitleEng><openDate>2025.05.13</openDate><openNumber>10-2025-0065841</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.28</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화가 가능한 트랜지스터를 제공한다. 전기 특성이 양호한 트랜지스터를 제공한다. 반도체 장치는 제 1 도전층 내지 제 3 도전층, 제 1 반도체층 내지 제 3 반도체층, 제 1 절연층 및 제 2 절연층을 포함한다. 제 2 반도체층은 제 1 도전층 위에 제공되고, 제 1 절연층은 제 2 반도체층 위에 제공되고, 제 2 도전층은 제 1 절연층 위에 제공되고, 제 3 반도체층은 제 2 도전층 위에 제공된다. 제 1 절연층은 제 2 반도체층에 도달하는 개구를 포함한다. 제 1 반도체층은 제 3 반도체층과 접하는 부분, 개구의 내측에서 제 1 절연층의 측면과 접하는 부분, 제 2 반도체층과 접하는 부분을 포함한다. 제 2 절연층은 제 1 반도체층을 덮는다. 제 3 도전층은 제 2 절연층을 개재(介在)하여 제 1 반도체층과 중첩된다. 제 1 반도체층 내지 제 3 반도체층은 실리콘을 포함한다. 제 2 반도체층 및 제 3 반도체층은 같은 불순물 원소를 포함한다. 제 1 절연층은 수소, 질소, 및 실리콘을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.14</internationOpenDate><internationOpenNumber>WO2024052773</internationOpenNumber><internationalApplicationDate>2023.09.01</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/058643</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 도전층, 제 2 도전층, 제 3 도전층, 제 1 반도체층, 제 2 반도체층, 제 3 반도체층, 제 1 절연층, 및 제 2 절연층을 포함하고,상기 제 2 반도체층은 상기 제 1 도전층 위에 제공되고,상기 제 1 절연층은 상기 제 2 반도체층 위에 제공되고,상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 3 반도체층은 상기 제 2 도전층 위에 제공되고,상기 제 1 절연층은 상기 제 2 반도체층에 도달하는 개구를 포함하고,상기 제 1 반도체층은 상기 제 3 반도체층과 접하는 부분과, 상기 개구의 내측에서 상기 제 1 절연층의 측면과 접하는 부분과, 상기 제 2 반도체층과 접하는 부분을 포함하고,상기 제 2 절연층은 상기 제 1 반도체층을 덮고,상기 제 3 도전층은 상기 제 2 절연층을 개재(介在)하여 상기 제 1 반도체층과 중첩되는 부분을 포함하고,상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 실리콘을 포함하고,상기 제 2 반도체층 및 상기 제 3 반도체층은 같은 불순물 원소를 포함하고,상기 제 1 절연층은 수소와, 질소와, 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 각각 비정질 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 각각 다결정 실리콘을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제 2 반도체층은 상기 제 1 반도체층과 접하는 제 1 부분과, 상기 제 1 절연층과 접하는 제 2 부분을 포함하고,상기 제 1 부분은 상기 제 2 부분보다 상기 불순물 원소의 농도가 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 불순물 원소는 인, 비소, 붕소, 알루미늄 중에서 선택된 한 종류 이상인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치의 제작 방법으로서,절연 평면 위에 제 1 도전층을, 상기 제 1 도전층 위에 불순물 원소를 포함하는 제 2 반도체층을 순차적으로 형성하고,상기 제 2 반도체층을 덮어 제 1 절연층을 형성하고,상기 제 1 절연층 위에 제 2 도전층을, 상기 제 2 도전층 위에 상기 불순물 원소를 포함하는 제 3 반도체층을 순차적으로 형성하고,상기 제 3 반도체층, 상기 제 2 도전층, 및 상기 제 1 절연층 각각의 일부를 에칭하여 상기 제 2 반도체층에 도달하는 개구를 형성하고,상기 제 3 반도체층, 상기 제 2 반도체층, 및 상기 제 1 절연층의 측면과 접하는 제 1 반도체층을 형성하고,상기 제 1 반도체층 위에 제 2 절연층을, 상기 제 2 절연층 위에 제 3 도전층을 순차적으로 형성하고,상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 실리콘을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>7. 반도체 장치의 제작 방법으로서,절연 평면 위에 제 1 도전층을, 상기 제 1 도전층 위에 제 2 반도체층을 순차적으로 형성하고,상기 제 2 반도체층을 덮어 제 1 절연층을 형성하고,상기 제 1 절연층 위에 제 2 도전층을, 상기 제 2 도전층 위에 제 3 반도체층을 순차적으로 형성하고,상기 제 3 반도체층, 상기 제 2 도전층, 및 상기 제 1 절연층 각각의 일부를 에칭하여 상기 제 2 반도체층에 도달하는 개구를 형성하고,상기 제 2 반도체층에서 상기 개구와 중첩되는 부분과 상기 제 3 반도체층에 불순물 원소를 첨가하고,상기 제 3 반도체층, 상기 제 2 반도체층, 및 상기 제 1 절연층의 측면과 접하는 제 1 반도체층을 형성하고,상기 제 1 반도체층 위에 제 2 절연층을, 상기 제 2 절연층 위에 제 3 도전층을 순차적으로 형성하고,상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 실리콘을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>8. 제 6 항 또는 제 7 항에 있어서,상기 불순물 원소로서는 인, 비소, 붕소, 알루미늄 중에서 선택된 한 종류 이상을 사용하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진초 마사미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>NAKADA, Masataka</engName><name>나카다 마사타카</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YOSHIZUMI, Kensuke</engName><name>요시즈미 켄수케</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.09.08</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-142855</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.03.28</receiptDate><receiptNumber>1-1-2025-0350937-86</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.04.11</receiptDate><receiptNumber>1-5-2025-0060560-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257010214.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c939dd9d3b930fdf21e0f6b2890b9c3963e095720bd9c31c063c18f8a89bc0403d12f59a4f81a8a5d4c56c931c9f14e2d4e22fbe7f71ad2ed59</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf45881d1384cca52615a6f441dfc1745759e94dc212ea975cd4981cab347e3f4d57323052c41473c0e3cd3255e5858d5c7e322d1c030385cf</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>