---
layout: post
author: 'Wu Zhangjin'
title: "Risc-V 发展迅猛，正是关注好时机"
draft: true
license: "cc-by-nc-nd-4.0"
permalink: /riscv-overview/
description: "本文将持续收录 Risc-V 各类资料，方便大家查阅。"
category:
  - Risc-V
tags:
  - tag1
  - tag2
---

> By Falcon of [TinyLab.org][1]
> Aug 05, 2019

随着高通入股 sifive，清华伯克利联合成立国际 Risc-V 实验室，以及华米发布采用自研 Risc-V 的小米手环4，Risc-V 势头越发凶猛，大有追赶 ARM 之势。

在技术上，Linux 5.1 官方内核默认支持了 Risc-V，Qemu 4.0.0 对 Risc-V 也提供了全面支持，而 Qemu Risc-V Hypervisor / Xvisor 模拟也在紧锣密鼓开展，系统层面，Buildroot, Openembedded，Debian，Fedora 的开发也如火如荼。

[Linux Lab](http://tinylab.org/linux-lab) 不甘示弱，在一周之内以迅疾之速添加了 `riscv32/virt` 和 `riscv64/virt` 两款板子的支持。

为了更好地紧跟这波浪潮，本文将持续收集整合资料，在软硬件诸方面同步出发。

* Risc-V 公司

  - [Sifive](https://sifive.com)

* [Risc-V 代码仓库](https://github.com/riscv)

* Risc-V 工具链

  目前有 sifive 和 gnu-mcu-eclipse 两个渠道有提供工具链，但是只有后者能正常编译。下载地址见：[Risc-V toolchain](https://github.com/gnu-mcu-eclipse/riscv-none-gcc/releases)

* Risc-V CPU 免费实现

  @ww 提到：“官方没提供实现，比较有名的有 BOOM 和 FREEDOM，国内有胡振波写的 蜂鸟E201，比较好，还有两本书。”

  其他 CPU Free 实现有：openrisc or1k，sun sparc t1

* Risc-V 硬件设计语言和验证工具

   - chisel，hardware construction language, [Chisel: Constructing Hardware in an Scala Embedded...](https://chisel.eecs.berkeley.edu/)
   - verilator,  Verilog HDL simulator, [Intro - Verilator - Veripool](https://www.veripool.org/wiki/verilator)

* Risc-V 模拟器

  - Qemu
  - [rv8 - RISC-V simulator for x86-64](https://rv8.io/)

* Risc-V 操作系统

  除了 Linux，清华大学用于教学的 uCore OS Plus 的 Rust 版本目前也可以跑在 Risc-V 上：[GitHub - oscourse-tsinghua/rcore_plus: Rust version](https://github.com/oscourse-tsinghua/rcore_plus)

* Risc-V 资讯

  国内专门的资讯渠道：[关于 - CNRV](https://cnrv.io/)

* Risc-V 系列文章

  - [开放指令集 Risc-V 分析](https://medium.com/@yuxing.tang/the-risc-v-analysis-in-chinese-a26abaac03f3)
  - [“网红”RISC-V的前世今生](https://mp.weixin.qq.com/s/GOZYGHqubB-N-jKPhYN7RA)


[1]: http://tinylab.org
