Оператор редукції в VHDL - це оператор у VHDL (починаючи з **VHDL-2008**), який **зводить (редукує) вектор до одного біта**, застосовуючи одну й ту саму логічну операцію до **всіх елементів вектора**.

```VHDL
architecture synth of and8 is
begin
y <= and a; -- needs VHDL 2008
–– and a is much easier to write than
–– y <= a(7) and a(6) and a(5) and a(4) and
–– a(3) and a(2) and a(1) and a(0);
end;
```

![[Pasted image 20251222233300.png]]
