# Verilog语句

## 数据流建模

语法结构：`assign`语句 + 运算符；用于描述所有组合电路。

连续赋值语句：目标类型主要有标量线网和向量线网两种（只能是wire类型）

显式连续赋值语句：`<net_declaration><range><name>`（所有name使用相同的
range），`assign#<delay><name> = Assignment expression`（建议使用）

隐式连续赋值语句：
`<net_declaration><drive_strength><range>#<delay><name> = Assignment expression`（定义与赋值在同一条语句）

注意事项：

1. 连续赋值语句对象只能是wire类型
2. 在连续赋值中，若赋值语句右边表达式有任何一个变量变化，表达式立即被计算
且结果被立即赋给左边信号（若未定义延时量，即组合电路）
3. 连续赋值语句不能出现在过程块（initial，always等）中
4. 多个连续赋值语句之间是并行语句，与位置顺序无关
5. 连续赋值语句的延时是硬件电路的固有延时，任何小于该延迟的信号都会被滤除

## 行为级建模

语法结构：赋值语句和条件语句

`initial`语句：用在仿真和测试中间，产生测试向量和激励信号。可以由复位语句
代替？

```Verilog
reg A, B, C;
initial
begin
    A = 0; B = 1; C = 0;
    #100 A = 1; B = 0; // 延迟100个时钟周期后改变A, B的值，产生激励信号
    #100 A = 0; C = 1;
    #100 B = 1;
end
```

`always@(敏感事件表)`语句：敏感事件表变化时发生作用，事件列表中只有或没有
与的概念。

注意事项：

1. 在过程语句中，只能对`reg`类型的信号赋值
2. 需要准确选取输入信号作为敏感信号列表
