TimeQuest Timing Analyzer report for uart_top
Thu May 21 17:31:47 2015
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Setup: 'clk_gen:clk_gen|clk_hwx'
 13. Slow 1200mV 85C Model Setup: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 14. Slow 1200mV 85C Model Hold: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 15. Slow 1200mV 85C Model Hold: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'clk_gen:clk_gen|clk_hwx'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:clk_gen|clk_hwx'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Setup: 'clk_gen:clk_gen|clk_hwx'
 34. Slow 1200mV 0C Model Setup: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 35. Slow 1200mV 0C Model Hold: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 36. Slow 1200mV 0C Model Hold: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Hold: 'clk_gen:clk_gen|clk_hwx'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen|clk_hwx'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Setup: 'clk_gen:clk_gen|clk_hwx'
 54. Fast 1200mV 0C Model Setup: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 55. Fast 1200mV 0C Model Hold: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 56. Fast 1200mV 0C Model Hold: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Hold: 'clk_gen:clk_gen|clk_hwx'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen|clk_hwx'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'ir_hwx:ir_hwx|keyCode_reg[0]'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; uart_top                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  33.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------------------+-----------------------------------------------------------------------+
; Clock Name                                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                              ; Targets                                                               ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------------------+-----------------------------------------------------------------------+
; clk_gen:clk_gen|clk_hwx                                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                                     ; { clk_gen:clk_gen|clk_hwx }                                           ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                                     ; { ir_hwx:ir_hwx|keyCode_reg[0] }                                      ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 5.000  ; 200.0 MHz  ; 0.000 ; 2.500  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; sys_clk ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|inclk[0] ; { PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] } ;
; sys_clk                                                           ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                                     ; { sys_clk }                                                           ;
+-------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                      ;
+------------+-----------------+-------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                        ; Note ;
+------------+-----------------+-------------------------------------------------------------------+------+
; 179.21 MHz ; 179.21 MHz      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 188.71 MHz ; 188.71 MHz      ; clk_gen:clk_gen|clk_hwx                                           ;      ;
; 215.52 MHz ; 215.52 MHz      ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;      ;
+------------+-----------------+-------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                        ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -9.996 ; -3091.511     ;
; clk_gen:clk_gen|clk_hwx                                           ; -4.299 ; -100.752      ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; -3.383 ; -23.775       ;
+-------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                         ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; -3.248 ; -20.897       ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.190 ; -0.190        ;
; clk_gen:clk_gen|clk_hwx                                           ; 0.453  ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                          ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; clk_gen:clk_gen|clk_hwx                                           ; -1.487 ; -53.532       ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 0.257  ; 0.000         ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.194  ; 0.000         ;
; sys_clk                                                           ; 9.934  ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                             ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node              ; Launch Clock                 ; Latch Clock                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.996 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.115     ; 4.832      ;
; -9.764 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.152     ; 4.563      ;
; -9.764 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.152     ; 4.563      ;
; -9.764 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.152     ; 4.563      ;
; -9.742 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.114     ; 4.579      ;
; -9.742 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.114     ; 4.579      ;
; -9.742 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.114     ; 4.579      ;
; -9.742 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.114     ; 4.579      ;
; -9.742 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.114     ; 4.579      ;
; -9.742 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][14] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.114     ; 4.579      ;
; -9.742 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][15] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.114     ; 4.579      ;
; -9.714 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[0][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.113     ; 4.552      ;
; -9.714 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[0][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.113     ; 4.552      ;
; -9.714 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[0][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.113     ; 4.552      ;
; -9.713 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[0][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.968     ; 4.696      ;
; -9.713 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[0][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.968     ; 4.696      ;
; -9.713 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[0][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.968     ; 4.696      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.701 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -5.320     ; 4.832      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.698 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.970     ; 4.679      ;
; -9.641 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[6][1]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.997     ; 4.595      ;
; -9.641 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[6][2]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.997     ; 4.595      ;
; -9.641 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[6][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.997     ; 4.595      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.593 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.154     ; 4.390      ;
; -9.582 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.106     ; 4.427      ;
; -9.582 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.106     ; 4.427      ;
; -9.582 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.106     ; 4.427      ;
; -9.582 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][27] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.106     ; 4.427      ;
; -9.555 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[8]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.024     ; 3.982      ;
; -9.555 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[9]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.024     ; 3.982      ;
; -9.555 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[10]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.024     ; 3.982      ;
; -9.555 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[11]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.024     ; 3.982      ;
; -9.555 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[12]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.024     ; 3.982      ;
; -9.544 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[6][1]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.142     ; 4.353      ;
; -9.544 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[6][2]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.142     ; 4.353      ;
; -9.544 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[6][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.142     ; 4.353      ;
; -9.520 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.153     ; 4.318      ;
; -9.520 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.153     ; 4.318      ;
; -9.520 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.153     ; 4.318      ;
; -9.520 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.153     ; 4.318      ;
; -9.520 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.153     ; 4.318      ;
; -9.520 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][14] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.153     ; 4.318      ;
; -9.520 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][15] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.153     ; 4.318      ;
; -9.519 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][17] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.638     ; 4.832      ;
; -9.519 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][19] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.638     ; 4.832      ;
; -9.519 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][25] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.638     ; 4.832      ;
; -9.519 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][27] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.638     ; 4.832      ;
; -9.519 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][29] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.638     ; 4.832      ;
; -9.519 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][30] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.638     ; 4.832      ;
; -9.519 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][31] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.638     ; 4.832      ;
; -9.513 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[8]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.099     ; 3.865      ;
; -9.513 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[9]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.099     ; 3.865      ;
; -9.513 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[10]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.099     ; 3.865      ;
; -9.513 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[11]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.099     ; 3.865      ;
; -9.513 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[12]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -6.099     ; 3.865      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][5]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][6]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][13] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.492 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][14] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.982     ; 4.461      ;
; -9.486 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.006     ; 4.431      ;
; -9.486 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.006     ; 4.431      ;
; -9.486 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.006     ; 4.431      ;
; -9.486 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.006     ; 4.431      ;
; -9.486 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.006     ; 4.431      ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_gen:clk_gen|clk_hwx'                                                                                                                  ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -4.299 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.150      ;
; -4.299 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.150      ;
; -4.299 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.150      ;
; -4.299 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.150      ;
; -4.299 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.150      ;
; -4.299 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.150      ;
; -4.299 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.150      ;
; -4.153 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.004      ;
; -4.153 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.004      ;
; -4.153 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.004      ;
; -4.153 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.004      ;
; -4.153 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.004      ;
; -4.153 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.004      ;
; -4.153 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 3.004      ;
; -3.964 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.815      ;
; -3.964 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.815      ;
; -3.964 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.815      ;
; -3.964 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.815      ;
; -3.964 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.815      ;
; -3.964 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.815      ;
; -3.964 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.815      ;
; -3.947 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.798      ;
; -3.947 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.798      ;
; -3.947 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.798      ;
; -3.947 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.798      ;
; -3.947 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.798      ;
; -3.947 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.798      ;
; -3.947 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.798      ;
; -3.833 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.684      ;
; -3.833 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.684      ;
; -3.833 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.684      ;
; -3.833 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.684      ;
; -3.833 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.684      ;
; -3.833 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.684      ;
; -3.833 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.684      ;
; -3.716 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.153     ; 2.564      ;
; -3.716 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.153     ; 2.564      ;
; -3.716 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.153     ; 2.564      ;
; -3.716 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.153     ; 2.564      ;
; -3.716 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.153     ; 2.564      ;
; -3.716 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.153     ; 2.564      ;
; -3.716 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.153     ; 2.564      ;
; -3.704 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.623      ;
; -3.641 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.560      ;
; -3.525 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.376      ;
; -3.525 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.376      ;
; -3.525 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.376      ;
; -3.525 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.376      ;
; -3.525 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.376      ;
; -3.525 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.376      ;
; -3.525 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.376      ;
; -3.497 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.414      ;
; -3.463 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.382      ;
; -3.435 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.352      ;
; -3.402 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.321      ;
; -3.397 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.248      ;
; -3.397 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.248      ;
; -3.397 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.248      ;
; -3.397 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.248      ;
; -3.397 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.248      ;
; -3.397 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.248      ;
; -3.397 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -2.150     ; 2.248      ;
; -3.395 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.312      ;
; -3.371 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.290      ;
; -3.369 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.288      ;
; -3.367 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.286      ;
; -3.315 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.234      ;
; -3.309 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.228      ;
; -3.307 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.226      ;
; -3.305 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.224      ;
; -3.266 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.183      ;
; -3.254 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.173      ;
; -3.253 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.170      ;
; -3.247 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.164      ;
; -3.245 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.162      ;
; -3.204 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.121      ;
; -3.191 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.108      ;
; -3.183 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.102      ;
; -3.160 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.079      ;
; -3.142 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.061      ;
; -3.123 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.095     ; 4.029      ;
; -3.121 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.040      ;
; -3.119 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.038      ;
; -3.118 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.035      ;
; -3.117 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.036      ;
; -3.115 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 4.032      ;
; -3.115 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 4.034      ;
; -3.070 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 3.987      ;
; -3.051 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 3.968      ;
; -3.047 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 3.964      ;
; -3.045 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.095     ; 3.951      ;
; -3.015 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.095     ; 3.921      ;
; -3.014 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 3.931      ;
; -2.995 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[19]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 3.912      ;
; -2.992 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[23]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.084     ; 3.909      ;
; -2.989 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 3.908      ;
; -2.987 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 3.906      ;
; -2.985 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 3.904      ;
; -2.981 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.095     ; 3.887      ;
; -2.955 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.082     ; 3.874      ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                                                                                                          ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node          ; Launch Clock                                                      ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; -3.383 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.717      ; 6.191      ;
; -3.359 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.555      ; 6.925      ;
; -3.355 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.388      ; 7.176      ;
; -3.315 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.717      ; 6.123      ;
; -3.307 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.555      ; 6.873      ;
; -3.303 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.388      ; 7.124      ;
; -3.277 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.550      ; 6.340      ;
; -3.209 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.550      ; 6.272      ;
; -3.180 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.063      ; 7.176      ;
; -3.163 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.717      ; 5.971      ;
; -3.147 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.717      ; 5.955      ;
; -3.128 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.063      ; 7.124      ;
; -3.109 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.550      ; 6.172      ;
; -3.109 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.717      ; 5.917      ;
; -3.102 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.225      ; 6.340      ;
; -3.067 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.520      ; 7.036      ;
; -3.057 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.550      ; 6.120      ;
; -3.041 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.550      ; 6.104      ;
; -3.034 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.225      ; 6.272      ;
; -3.015 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.520      ; 6.984      ;
; -2.990 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.682      ; 6.201      ;
; -2.988 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.555      ; 6.554      ;
; -2.988 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.555      ; 6.554      ;
; -2.986 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.555      ; 6.552      ;
; -2.984 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.388      ; 6.805      ;
; -2.984 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.388      ; 6.805      ;
; -2.982 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.388      ; 6.803      ;
; -2.963 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.659      ; 6.869      ;
; -2.934 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.225      ; 6.172      ;
; -2.922 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.682      ; 6.133      ;
; -2.917 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.658      ; 7.009      ;
; -2.911 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.659      ; 6.817      ;
; -2.885 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.821      ; 6.033      ;
; -2.882 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.225      ; 6.120      ;
; -2.879 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.858      ; 6.061      ;
; -2.873 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.550      ; 5.936      ;
; -2.873 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.717      ; 5.681      ;
; -2.866 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.225      ; 6.104      ;
; -2.865 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.658      ; 6.957      ;
; -2.855 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.696      ; 6.795      ;
; -2.840 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.820      ; 6.174      ;
; -2.837 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.717      ; 5.645      ;
; -2.821 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.682      ; 6.032      ;
; -2.817 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.821      ; 5.965      ;
; -2.811 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.858      ; 5.993      ;
; -2.809 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.063      ; 6.805      ;
; -2.809 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.063      ; 6.805      ;
; -2.807 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.063      ; 6.803      ;
; -2.803 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.696      ; 6.743      ;
; -2.772 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.820      ; 6.106      ;
; -2.770 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.682      ; 5.981      ;
; -2.754 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.555      ; 6.320      ;
; -2.754 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.682      ; 5.965      ;
; -2.750 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.388      ; 6.571      ;
; -2.742 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.333      ; 7.009      ;
; -2.731 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.550      ; 5.794      ;
; -2.717 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.821      ; 5.865      ;
; -2.711 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.555      ; 6.277      ;
; -2.707 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.388      ; 6.528      ;
; -2.698 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.225      ; 5.936      ;
; -2.696 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.520      ; 6.665      ;
; -2.696 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.520      ; 6.665      ;
; -2.694 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.520      ; 6.663      ;
; -2.690 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.333      ; 6.957      ;
; -2.671 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.820      ; 6.005      ;
; -2.665 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.495      ; 6.174      ;
; -2.665 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.821      ; 5.813      ;
; -2.659 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.858      ; 5.841      ;
; -2.649 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.821      ; 5.797      ;
; -2.643 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.858      ; 5.825      ;
; -2.620 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.820      ; 5.954      ;
; -2.607 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.658      ; 6.699      ;
; -2.606 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.576      ; 6.186      ;
; -2.605 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.755      ; 6.217      ;
; -2.604 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.820      ; 5.938      ;
; -2.598 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.658      ; 6.690      ;
; -2.597 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.495      ; 6.106      ;
; -2.592 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.659      ; 6.498      ;
; -2.592 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.659      ; 6.498      ;
; -2.590 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.659      ; 6.496      ;
; -2.585 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.682      ; 5.796      ;
; -2.582 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.414      ; 6.920      ;
; -2.581 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.593      ; 6.951      ;
; -2.575 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.063      ; 6.571      ;
; -2.563 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.858      ; 5.745      ;
; -2.556 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.225      ; 5.794      ;
; -2.546 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.658      ; 6.638      ;
; -2.538 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.576      ; 6.118      ;
; -2.537 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.755      ; 6.149      ;
; -2.532 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 5.063      ; 6.528      ;
; -2.530 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.414      ; 6.868      ;
; -2.529 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.593      ; 6.899      ;
; -2.496 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.495      ; 6.005      ;
; -2.489 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.696      ; 6.429      ;
; -2.484 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.696      ; 6.424      ;
; -2.484 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.696      ; 6.424      ;
; -2.481 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.821      ; 5.629      ;
; -2.462 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.520      ; 6.431      ;
; -2.445 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.495      ; 5.954      ;
; -2.444 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.682      ; 5.655      ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                                                                                                           ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node          ; Launch Clock                                                      ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; -3.248 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.190      ; 3.012      ;
; -3.016 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.151      ; 3.205      ;
; -2.942 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.043      ; 3.171      ;
; -2.746 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.006      ; 3.330      ;
; -2.691 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.190      ; 3.569      ;
; -2.542 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.190      ; 3.718      ;
; -2.459 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.151      ; 3.762      ;
; -2.440 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.032      ; 3.162      ;
; -2.393 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.190      ; 3.867      ;
; -2.385 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.043      ; 3.728      ;
; -2.340 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.107      ; 3.337      ;
; -2.310 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.151      ; 3.911      ;
; -2.246 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.846      ; 3.170      ;
; -2.236 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.108      ; 4.133      ;
; -2.236 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.043      ; 3.877      ;
; -2.203 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.147      ; 4.205      ;
; -2.189 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.006      ; 3.887      ;
; -2.175 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.190      ; 4.085      ;
; -2.174 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.266      ; 3.162      ;
; -2.161 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.151      ; 4.060      ;
; -2.097 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.151      ; 4.124      ;
; -2.087 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.043      ; 4.026      ;
; -2.074 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.341      ; 3.337      ;
; -2.040 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.006      ; 4.036      ;
; -2.037 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.190      ; 4.223      ;
; -2.011 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.064      ; 4.314      ;
; -1.980 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.080      ; 3.170      ;
; -1.953 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.395      ; 3.012      ;
; -1.933 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.000      ; 4.328      ;
; -1.923 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.963      ; 4.301      ;
; -1.919 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.819      ; 3.470      ;
; -1.891 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.006      ; 4.185      ;
; -1.883 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.032      ; 3.719      ;
; -1.869 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.043      ; 4.244      ;
; -1.859 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.151      ; 4.362      ;
; -1.854 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.989      ; 4.396      ;
; -1.812 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.959      ; 3.167      ;
; -1.784 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.006      ; 4.292      ;
; -1.783 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.107      ; 3.894      ;
; -1.779 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.998      ; 3.239      ;
; -1.734 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.032      ; 3.868      ;
; -1.731 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.043      ; 4.382      ;
; -1.724 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.190      ; 4.536      ;
; -1.724 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.190      ; 4.536      ;
; -1.721 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.356      ; 3.205      ;
; -1.708 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.108      ; 4.181      ;
; -1.689 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.846      ; 3.727      ;
; -1.682 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.147      ; 4.246      ;
; -1.662 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.803      ; 4.402      ;
; -1.653 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.053      ; 3.470      ;
; -1.647 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.248      ; 3.171      ;
; -1.634 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.107      ; 4.043      ;
; -1.617 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.266      ; 3.719      ;
; -1.591 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.151      ; 4.630      ;
; -1.591 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.776      ; 4.446      ;
; -1.585 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.032      ; 4.017      ;
; -1.583 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.151      ; 4.638      ;
; -1.570 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.064      ; 4.275      ;
; -1.546 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.006      ; 4.530      ;
; -1.540 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.846      ; 3.876      ;
; -1.517 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.341      ; 3.894      ;
; -1.509 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.851      ; 3.362      ;
; -1.499 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.814      ; 3.335      ;
; -1.485 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.107      ; 4.192      ;
; -1.468 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.266      ; 3.868      ;
; -1.451 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.211      ; 3.330      ;
; -1.423 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.080      ; 3.727      ;
; -1.418 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.043      ; 4.695      ;
; -1.418 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.043      ; 4.695      ;
; -1.414 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.989      ; 4.356      ;
; -1.411 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.107      ; 4.266      ;
; -1.404 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.963      ; 4.340      ;
; -1.396 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.395      ; 3.569      ;
; -1.393 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.313      ; 4.181      ;
; -1.391 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.846      ; 4.025      ;
; -1.378 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.000      ; 4.403      ;
; -1.368 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.341      ; 4.043      ;
; -1.367 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.032      ; 4.235      ;
; -1.367 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.352      ; 4.246      ;
; -1.362 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.819      ; 4.027      ;
; -1.319 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.266      ; 4.017      ;
; -1.287 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.006      ; 4.789      ;
; -1.284 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.298      ; 4.275      ;
; -1.279 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 6.006      ; 4.797      ;
; -1.274 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.080      ; 3.876      ;
; -1.261 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.803      ; 4.323      ;
; -1.247 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.395      ; 3.718      ;
; -1.229 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.032      ; 4.373      ;
; -1.219 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.341      ; 4.192      ;
; -1.213 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.819      ; 4.176      ;
; -1.173 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.846      ; 4.243      ;
; -1.173 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 6.107      ; 4.504      ;
; -1.164 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.356      ; 3.762      ;
; -1.150 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.776      ; 4.407      ;
; -1.145 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.341      ; 4.266      ;
; -1.128 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.223      ; 4.356      ;
; -1.126 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.915      ; 3.309      ;
; -1.125 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.080      ; 4.025      ;
; -1.101 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.266      ; 4.235      ;
; -1.098 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.395      ; 3.867      ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                                      ; Latch Clock                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; -0.190 ; clk_gen:clk_gen|clk_hwx           ; clk_gen:clk_gen|clk_hwx           ; clk_gen:clk_gen|clk_hwx                                           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.764      ;
; 0.292  ; clk_gen:clk_gen|clk_hwx           ; clk_gen:clk_gen|clk_hwx           ; clk_gen:clk_gen|clk_hwx                                           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.381      ; 0.746      ;
; 0.431  ; xkz_a:xkz_a|g[0]                  ; xkz_a:xkz_a|g[0]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 0.746      ;
; 0.431  ; xkz_a:xkz_a|c[1]                  ; xkz_a:xkz_a|c[1]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 0.746      ;
; 0.431  ; xkz_a:xkz_a|g[1]                  ; xkz_a:xkz_a|g[1]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 0.746      ;
; 0.431  ; xkz_a:xkz_a|c[2]                  ; xkz_a:xkz_a|c[2]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 0.746      ;
; 0.431  ; xkz_a:xkz_a|c[3]                  ; xkz_a:xkz_a|c[3]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.103      ; 0.746      ;
; 0.433  ; xkz_a:xkz_a|c[0]                  ; xkz_a:xkz_a|c[0]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.746      ;
; 0.433  ; xkz_a:xkz_a|g[5]                  ; xkz_a:xkz_a|g[5]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.746      ;
; 0.433  ; xkz_a:xkz_a|c[7]                  ; xkz_a:xkz_a|c[7]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.746      ;
; 0.433  ; xkz_a:xkz_a|g[7]                  ; xkz_a:xkz_a|g[7]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.746      ;
; 0.434  ; key_debounce:key_debounce|key_rst ; key_debounce:key_debounce|key_rst ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; xkz_a:xkz_a|c[4]                  ; xkz_a:xkz_a|c[4]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; xkz_a:xkz_a|c[5]                  ; xkz_a:xkz_a|c[5]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; xkz_a:xkz_a|c[6]                  ; xkz_a:xkz_a|c[6]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.452  ; xkz_a:xkz_a|g[3]                  ; xkz_a:xkz_a|g[3]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|bps_start_r       ; uart_rx:uart_rx|bps_start_r       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_int            ; uart_rx:uart_rx|rx_int            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|num[0]            ; uart_rx:uart_rx|num[0]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|num[1]            ; uart_rx:uart_rx|num[1]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|num[2]            ; uart_rx:uart_rx|num[2]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|num[3]            ; uart_rx:uart_rx|num[3]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_temp_data[5]   ; uart_rx:uart_rx|rx_temp_data[5]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_temp_data[7]   ; uart_rx:uart_rx|rx_temp_data[7]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_temp_data[3]   ; uart_rx:uart_rx|rx_temp_data[3]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_temp_data[4]   ; uart_rx:uart_rx|rx_temp_data[4]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_temp_data[6]   ; uart_rx:uart_rx|rx_temp_data[6]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_temp_data[2]   ; uart_rx:uart_rx|rx_temp_data[2]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_temp_data[1]   ; uart_rx:uart_rx|rx_temp_data[1]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_rx:uart_rx|rx_temp_data[0]   ; uart_rx:uart_rx|rx_temp_data[0]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; xkz_a:xkz_a|g[2]                  ; xkz_a:xkz_a|g[2]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; xkz_a:xkz_a|g[4]                  ; xkz_a:xkz_a|g[4]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; xkz_a:xkz_a|g[6]                  ; xkz_a:xkz_a|g[6]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx|tx_en             ; uart_tx:uart_tx|tx_en             ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx|num[0]            ; uart_tx:uart_tx|num[0]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx|num[1]            ; uart_tx:uart_tx|num[1]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx|num[2]            ; uart_tx:uart_tx|num[2]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx|num[3]            ; uart_tx:uart_tx|num[3]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_tx:uart_tx|bps_start_r       ; uart_tx:uart_tx|bps_start_r       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.500  ; uart_tx:uart_tx|rx_int0           ; uart_tx:uart_tx|rx_int1           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.793      ;
; 0.508  ; uart_tx:uart_tx|rx_int1           ; uart_tx:uart_tx|tx_en             ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.801      ;
; 0.509  ; uart_rx:uart_rx|rs232_rx0         ; uart_rx:uart_rx|rs232_rx1         ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.802      ;
; 0.509  ; uart_rx:uart_rx|rs232_rx1         ; uart_rx:uart_rx|rs232_rx2         ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.802      ;
; 0.512  ; uart_tx:uart_tx|rx_int1           ; uart_tx:uart_tx|bps_start_r       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.805      ;
; 0.525  ; uart_tx:uart_tx|rx_int1           ; uart_tx:uart_tx|rx_int2           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.818      ;
; 0.545  ; uart_rx:uart_rx|rx_int            ; uart_rx:uart_rx|num[0]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.838      ;
; 0.583  ; xkz_a:xkz_a|a[21]                 ; xkz_a:xkz_a|a[22]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.410      ;
; 0.583  ; xkz_a:xkz_a|h[1][27]              ; xkz_a:xkz_a|h[1][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.410      ;
; 0.589  ; xkz_a:xkz_a|h[7][2]               ; xkz_a:xkz_a|h[7][3]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.616      ; 1.417      ;
; 0.593  ; xkz_a:xkz_a|a[26]                 ; xkz_a:xkz_a|a[27]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.420      ;
; 0.593  ; xkz_a:xkz_a|h[1][24]              ; xkz_a:xkz_a|h[1][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.420      ;
; 0.593  ; xkz_a:xkz_a|h[4][30]              ; xkz_a:xkz_a|h[4][31]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.614      ; 1.419      ;
; 0.594  ; xkz_a:xkz_a|h[4][24]              ; xkz_a:xkz_a|h[4][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.614      ; 1.420      ;
; 0.594  ; xkz_a:xkz_a|h[4][26]              ; xkz_a:xkz_a|h[4][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.614      ; 1.420      ;
; 0.594  ; xkz_a:xkz_a|h[5][22]              ; xkz_a:xkz_a|h[5][23]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.612      ; 1.418      ;
; 0.596  ; xkz_a:xkz_a|h[5][26]              ; xkz_a:xkz_a|h[5][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.612      ; 1.420      ;
; 0.601  ; xkz_a:xkz_a|a[20]                 ; xkz_a:xkz_a|a[22]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.428      ;
; 0.602  ; xkz_a:xkz_a|a[26]                 ; xkz_a:xkz_a|a[28]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.429      ;
; 0.602  ; xkz_a:xkz_a|h[1][26]              ; xkz_a:xkz_a|h[1][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.429      ;
; 0.603  ; xkz_a:xkz_a|h[4][26]              ; xkz_a:xkz_a|h[4][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.614      ; 1.429      ;
; 0.605  ; xkz_a:xkz_a|h[5][26]              ; xkz_a:xkz_a|h[5][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.612      ; 1.429      ;
; 0.617  ; xkz_a:xkz_a|h[0][3]               ; xkz_a:xkz_a|h[0][4]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.579      ; 1.408      ;
; 0.625  ; xkz_a:xkz_a|h[0][22]              ; xkz_a:xkz_a|h[0][23]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.581      ; 1.418      ;
; 0.627  ; xkz_a:xkz_a|h[0][24]              ; xkz_a:xkz_a|h[0][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.581      ; 1.420      ;
; 0.627  ; xkz_a:xkz_a|h[0][26]              ; xkz_a:xkz_a|h[0][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.581      ; 1.420      ;
; 0.627  ; xkz_a:xkz_a|h[1][12]              ; xkz_a:xkz_a|h[1][13]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.579      ; 1.418      ;
; 0.627  ; xkz_a:xkz_a|h[3][6]               ; xkz_a:xkz_a|h[3][7]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.417      ;
; 0.627  ; xkz_a:xkz_a|h[6][2]               ; xkz_a:xkz_a|h[6][3]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.417      ;
; 0.627  ; xkz_a:xkz_a|h[7][16]              ; xkz_a:xkz_a|h[7][17]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.417      ;
; 0.628  ; xkz_a:xkz_a|h[3][14]              ; xkz_a:xkz_a|h[3][15]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.418      ;
; 0.628  ; xkz_a:xkz_a|h[5][12]              ; xkz_a:xkz_a|h[5][13]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.418      ;
; 0.628  ; xkz_a:xkz_a|h[7][18]              ; xkz_a:xkz_a|h[7][19]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.418      ;
; 0.629  ; xkz_a:xkz_a|h[6][8]               ; xkz_a:xkz_a|h[6][9]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.419      ;
; 0.630  ; xkz_a:xkz_a|a[12]                 ; xkz_a:xkz_a|a[13]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.418      ;
; 0.630  ; xkz_a:xkz_a|h[6][20]              ; xkz_a:xkz_a|h[6][21]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.419      ;
; 0.630  ; xkz_a:xkz_a|h[7][24]              ; xkz_a:xkz_a|h[7][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.420      ;
; 0.630  ; xkz_a:xkz_a|h[7][26]              ; xkz_a:xkz_a|h[7][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.420      ;
; 0.630  ; xkz_a:xkz_a|h[7][28]              ; xkz_a:xkz_a|h[7][29]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.420      ;
; 0.631  ; xkz_a:xkz_a|h[6][24]              ; xkz_a:xkz_a|h[6][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.420      ;
; 0.635  ; xkz_a:xkz_a|h[0][2]               ; xkz_a:xkz_a|h[0][4]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.579      ; 1.426      ;
; 0.636  ; xkz_a:xkz_a|h[0][26]              ; xkz_a:xkz_a|h[0][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.581      ; 1.429      ;
; 0.636  ; xkz_a:xkz_a|h[6][2]               ; xkz_a:xkz_a|h[6][4]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.426      ;
; 0.639  ; xkz_a:xkz_a|a[12]                 ; xkz_a:xkz_a|a[14]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.427      ;
; 0.639  ; xkz_a:xkz_a|h[7][28]              ; xkz_a:xkz_a|h[7][30]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.429      ;
; 0.711  ; xkz_a:xkz_a|h[7][1]               ; xkz_a:xkz_a|h[7][3]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.616      ; 1.539      ;
; 0.713  ; xkz_a:xkz_a|h[1][15]              ; xkz_a:xkz_a|h[1][18]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.623      ; 1.548      ;
; 0.714  ; xkz_a:xkz_a|h[1][27]              ; xkz_a:xkz_a|h[1][29]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.541      ;
; 0.715  ; xkz_a:xkz_a|a[25]                 ; xkz_a:xkz_a|a[27]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.542      ;
; 0.715  ; xkz_a:xkz_a|h[1][23]              ; xkz_a:xkz_a|h[1][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.542      ;
; 0.716  ; xkz_a:xkz_a|h[4][23]              ; xkz_a:xkz_a|h[4][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.614      ; 1.542      ;
; 0.717  ; xkz_a:xkz_a|h[5][21]              ; xkz_a:xkz_a|h[5][23]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.612      ; 1.541      ;
; 0.718  ; xkz_a:xkz_a|h[5][25]              ; xkz_a:xkz_a|h[5][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.612      ; 1.542      ;
; 0.722  ; xkz_a:xkz_a|a[19]                 ; xkz_a:xkz_a|a[22]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.549      ;
; 0.723  ; xkz_a:xkz_a|h[1][27]              ; xkz_a:xkz_a|h[1][30]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.550      ;
; 0.724  ; xkz_a:xkz_a|a[25]                 ; xkz_a:xkz_a|a[28]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.551      ;
; 0.727  ; xkz_a:xkz_a|h[5][25]              ; xkz_a:xkz_a|h[5][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.612      ; 1.551      ;
; 0.727  ; xkz_a:xkz_a|h[7][15]              ; xkz_a:xkz_a|h[7][17]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.600      ; 1.539      ;
; 0.729  ; xkz_a:xkz_a|h[7][0]               ; xkz_a:xkz_a|h[7][3]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.616      ; 1.557      ;
; 0.732  ; xkz_a:xkz_a|h[1][14]              ; xkz_a:xkz_a|h[1][18]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.623      ; 1.567      ;
; 0.733  ; xkz_a:xkz_a|a[26]                 ; xkz_a:xkz_a|a[29]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.615      ; 1.560      ;
+--------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_gen:clk_gen|clk_hwx'                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.453 ; ir_hwx:ir_hwx|data[19]          ; ir_hwx:ir_hwx|data[19]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ir_hwx:ir_hwx|data[23]          ; ir_hwx:ir_hwx|data[23]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ir_hwx:ir_hwx|data[22]          ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ir_hwx:ir_hwx|data[16]          ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ir_hwx:ir_hwx|data[20]          ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ir_hwx:ir_hwx|data[18]          ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ir_hwx:ir_hwx|state.Lead_4ms    ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ir_hwx:ir_hwx|data[17]          ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ir_hwx:ir_hwx|data[21]          ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.080      ; 0.746      ;
; 0.516 ; ir_hwx:ir_hwx|cnt[8]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 0.809      ;
; 0.713 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.006      ;
; 0.769 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.063      ;
; 0.772 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.065      ;
; 0.777 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|ir_reg2           ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.084      ; 1.073      ;
; 0.778 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.071      ;
; 0.779 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[0]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.072      ;
; 0.779 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.072      ;
; 0.790 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.083      ;
; 0.877 ; ir_hwx:ir_hwx|state.Idle        ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.080      ; 1.169      ;
; 0.967 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.260      ;
; 0.977 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.270      ;
; 0.990 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.283      ;
; 0.996 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.289      ;
; 1.081 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[0]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.374      ;
; 1.081 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.374      ;
; 1.081 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.374      ;
; 1.081 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.374      ;
; 1.081 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.374      ;
; 1.087 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[0]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.380      ;
; 1.102 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.395      ;
; 1.117 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.410      ;
; 1.124 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.419      ;
; 1.133 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.426      ;
; 1.142 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.435      ;
; 1.151 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.444      ;
; 1.160 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.453      ;
; 1.256 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.550      ;
; 1.264 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.559      ;
; 1.273 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.566      ;
; 1.282 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.575      ;
; 1.291 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.584      ;
; 1.300 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.593      ;
; 1.323 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.616      ;
; 1.332 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.625      ;
; 1.333 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.626      ;
; 1.337 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.630      ;
; 1.348 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.078      ; 1.638      ;
; 1.350 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.643      ;
; 1.360 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.653      ;
; 1.396 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.689      ;
; 1.397 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.690      ;
; 1.405 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.698      ;
; 1.406 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.699      ;
; 1.407 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.700      ;
; 1.407 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.700      ;
; 1.408 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.701      ;
; 1.413 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.706      ;
; 1.422 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.715      ;
; 1.431 ; ir_hwx:ir_hwx|state.Lead_4ms    ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.080      ; 1.723      ;
; 1.440 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.733      ;
; 1.441 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.080      ; 1.733      ;
; 1.445 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.738      ;
; 1.460 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.080      ; 1.752      ;
; 1.472 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.765      ;
; 1.474 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.077      ; 1.763      ;
; 1.474 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.077      ; 1.763      ;
; 1.480 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.773      ;
; 1.490 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.783      ;
; 1.536 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.829      ;
; 1.537 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.830      ;
; 1.545 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.838      ;
; 1.546 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.839      ;
; 1.547 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.840      ;
; 1.547 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.840      ;
; 1.580 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.873      ;
; 1.612 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.905      ;
; 1.625 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.918      ;
; 1.637 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.077      ; 1.926      ;
; 1.637 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.077      ; 1.926      ;
; 1.682 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.077      ; 1.971      ;
; 1.682 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.077      ; 1.971      ;
; 1.703 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.996      ;
; 1.704 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.997      ;
; 1.705 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.081      ; 1.998      ;
; 1.706 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[0]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.084      ; 2.002      ;
; 1.706 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.084      ; 2.002      ;
; 1.706 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.084      ; 2.002      ;
; 1.706 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.084      ; 2.002      ;
; 1.706 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.084      ; 2.002      ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_gen:clk_gen|clk_hwx'                                                                ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[20]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[21]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[22]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[23]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg2            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Idle         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_4ms     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_9ms     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.ReceiveCode  ;
; 0.161  ; 0.381        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg2            ;
; 0.162  ; 0.382        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]     ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[0]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[1]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[2]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[3]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[4]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[5]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[6]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[7]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[8]             ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[0]         ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[1]         ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[2]         ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[3]         ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[4]         ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[16]           ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[18]           ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[20]           ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[22]           ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg1            ;
; 0.163  ; 0.383        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.ReceiveCode  ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[17]           ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[19]           ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[21]           ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[23]           ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Idle         ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_4ms     ;
; 0.166  ; 0.386        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_9ms     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[1]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[2]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[3]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[4]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[5]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[6]     ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[7]     ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[1]     ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[2]     ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[3]     ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[4]     ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[5]     ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[6]     ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[7]     ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; clk_gen|clk_hwx~clkctrl|inclk[0] ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; clk_gen|clk_hwx~clkctrl|outclk   ;
; 0.422  ; 0.610        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[19]           ;
; 0.422  ; 0.610        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[23]           ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[17]           ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[21]           ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Idle         ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_4ms     ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_9ms     ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[0]             ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[1]             ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[2]             ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[3]             ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[4]             ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[5]             ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[6]             ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[7]             ;
; 0.424  ; 0.612        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[8]             ;
; 0.425  ; 0.613        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[0]         ;
; 0.425  ; 0.613        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[1]         ;
; 0.425  ; 0.613        ; 0.188          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[2]         ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                          ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[3]            ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[0]            ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[1]            ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[2]            ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[3]|datad            ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[3]|datad            ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|inclk[0] ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|outclk   ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[2]            ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[0]|datad            ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[1]|datad            ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[2]|datac            ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[2]|datac            ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[0]            ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[3]            ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[0]|datac            ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[3]            ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[1]            ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[1]|dataa            ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[0]            ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[1]            ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[2]            ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[3]|datad            ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[3]|datad            ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|inclk[0] ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|outclk   ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[2]            ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[0]|datad            ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[1]|datad            ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[2]|datac            ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[2]|datac            ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[0]            ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[3]            ;
; 0.370 ; 0.370        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[0]|datac            ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[1]            ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[1]|dataa            ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|combout   ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|combout   ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|combout    ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|datac     ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|combout         ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|datad     ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datab           ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|combout         ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|datab           ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|datad      ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2|combout         ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|combout         ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datac           ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; ir_hwx|keyCode_reg[0]|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; ir_hwx|keyCode_reg[0]|q     ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2|combout         ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|combout         ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|combout         ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|combout         ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|datad      ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|datab           ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datab           ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|datad     ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|datac     ;
; 0.564 ; 0.564        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|combout    ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|combout   ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|combout   ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[1]|dataa            ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[1]            ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[0]|datac            ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[3]            ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[0]            ;
; 0.612 ; 0.612        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[2]|datac            ;
; 0.613 ; 0.613        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[2]|datac            ;
; 0.615 ; 0.615        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[0]|datad            ;
; 0.615 ; 0.615        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[1]|datad            ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|inclk[0] ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|outclk   ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[2]            ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[3]|datad            ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[3]|datad            ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[2]            ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[1]            ;
; 0.652 ; 0.652        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[0]            ;
; 0.655 ; 0.655        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[1]|dataa            ;
; 0.657 ; 0.657        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[1]            ;
; 0.659 ; 0.659        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[3]            ;
; 0.659 ; 0.659        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[0]|datac            ;
; 0.665 ; 0.665        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[3]            ;
; 0.666 ; 0.666        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[0]            ;
; 0.668 ; 0.668        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[2]|datac            ;
; 0.668 ; 0.668        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[2]|datac            ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[0]|datad            ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[1]|datad            ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[2]            ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|inclk[0] ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|outclk   ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[3]|datad            ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[3]|datad            ;
; 0.679 ; 0.679        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[2]            ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[1]            ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                             ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------+------------+------------------------------------+
; 2.194 ; 2.414        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][3]                ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][0]                ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][15]               ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][17]               ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][21]               ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][4]                ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][5]                ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][6]                ;
; 2.200 ; 2.420        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][7]                ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][10]               ;
; 2.201 ; 2.421        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][9]                ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[0]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[10]                  ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[11]                  ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[12]                  ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[13]                  ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[14]                  ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[15]                  ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[1]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[2]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[3]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[4]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[5]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[6]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[7]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[8]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[9]                   ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][0]                ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][13]               ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][1]                ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][2]                ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][3]                ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][4]                ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][5]                ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][6]                ;
; 2.203 ; 2.423        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][7]                ;
; 2.204 ; 2.424        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[1]                   ;
; 2.204 ; 2.424        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[2][12]               ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[7]                   ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][0]                ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][11]               ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][3]                ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][4]                ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][5]                ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][6]                ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][7]                ;
; 2.205 ; 2.425        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][9]                ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[0]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[13]                  ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[14]                  ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[15]                  ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[1]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[2]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[3]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[4]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[5]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[6]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[7]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[1]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[2]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[3]                   ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][18]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][20]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][25]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][28]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][29]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][30]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][31]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][25]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][27]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][28]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][29]               ;
; 2.206 ; 2.426        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][31]               ;
; 2.207 ; 2.427        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:key_debounce|key_rst  ;
; 2.207 ; 2.427        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:key_debounce|key_samp ;
; 2.207 ; 2.427        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[4]                   ;
; 2.207 ; 2.427        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[5]                   ;
; 2.207 ; 2.427        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[6]                   ;
; 2.207 ; 2.427        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][19]               ;
; 2.207 ; 2.427        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][21]               ;
; 2.208 ; 2.428        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[22]                  ;
; 2.208 ; 2.428        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[27]                  ;
; 2.208 ; 2.428        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[28]                  ;
; 2.208 ; 2.428        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[29]                  ;
; 2.208 ; 2.428        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[30]                  ;
; 2.208 ; 2.428        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[31]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[16]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[17]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[18]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[19]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[20]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[21]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[22]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[23]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[24]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[25]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[26]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[27]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[28]                  ;
; 2.209 ; 2.429        ; 0.220          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[29]                  ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                             ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                             ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                             ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+
; key_in    ; sys_clk                 ; 1.995 ; 2.130 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_rx  ; sys_clk                 ; 5.146 ; 5.422 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rstn  ; sys_clk                 ; 2.638 ; 2.763 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ir        ; clk_gen:clk_gen|clk_hwx ; 2.219 ; 2.474 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; sys_rstn  ; clk_gen:clk_gen|clk_hwx ; 1.728 ; 1.762 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+
; key_in    ; sys_clk                 ; -0.955 ; -1.112 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_rx  ; sys_clk                 ; -4.265 ; -4.516 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rstn  ; sys_clk                 ; -1.872 ; -1.999 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ir        ; clk_gen:clk_gen|clk_hwx ; -1.667 ; -1.897 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; sys_rstn  ; clk_gen:clk_gen|clk_hwx ; -0.143 ; -0.267 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                         ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+
; digital[*]  ; sys_clk                      ; 11.832 ; 11.915 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[0] ; sys_clk                      ; 11.766 ; 11.597 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[1] ; sys_clk                      ; 11.742 ; 11.570 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[2] ; sys_clk                      ; 11.832 ; 11.717 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[3] ; sys_clk                      ; 11.631 ; 11.429 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[4] ; sys_clk                      ; 11.709 ; 11.538 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[5] ; sys_clk                      ; 11.726 ; 11.625 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[6] ; sys_clk                      ; 11.723 ; 11.915 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_out     ; sys_clk                      ; 11.682 ; 11.383 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_tx    ; sys_clk                      ; 7.149  ; 7.252  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; z[*]        ; sys_clk                      ; 6.783  ; 6.653  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[0]       ; sys_clk                      ; 6.587  ; 6.394  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[1]       ; sys_clk                      ; 6.131  ; 6.022  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[2]       ; sys_clk                      ; 6.783  ; 6.558  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[3]       ; sys_clk                      ; 6.740  ; 6.507  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[4]       ; sys_clk                      ; 6.704  ; 6.653  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[5]       ; sys_clk                      ; 5.943  ; 5.882  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[6]       ; sys_clk                      ; 6.460  ; 6.246  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[7]       ; sys_clk                      ; 6.717  ; 6.535  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; digital[*]  ; clk_gen:clk_gen|clk_hwx      ; 11.827 ; 12.019 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[0] ; clk_gen:clk_gen|clk_hwx      ; 11.683 ; 11.701 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[1] ; clk_gen:clk_gen|clk_hwx      ; 11.652 ; 11.674 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[2] ; clk_gen:clk_gen|clk_hwx      ; 11.825 ; 11.821 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[3] ; clk_gen:clk_gen|clk_hwx      ; 11.548 ; 11.533 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[4] ; clk_gen:clk_gen|clk_hwx      ; 11.625 ; 11.642 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[5] ; clk_gen:clk_gen|clk_hwx      ; 11.725 ; 11.729 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[6] ; clk_gen:clk_gen|clk_hwx      ; 11.827 ; 12.019 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; led_out     ; clk_gen:clk_gen|clk_hwx      ; 11.347 ; 11.013 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.851  ; 9.753  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.677  ; 9.400  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.664  ; 9.401  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.851  ; 9.127  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.539  ; 9.233  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.616  ; 9.344  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.715  ; 9.345  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.603  ; 9.753  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.380  ; 7.277  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.870  ; 10.062 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.726  ; 9.744  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.695  ; 9.717  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.486  ; 9.864  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.591  ; 9.576  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.668  ; 9.685  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.768  ; 9.772  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.870  ; 10.062 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.585  ; 8.043  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port   ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; digital[*]  ; sys_clk                      ; 7.831 ; 7.551 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[0] ; sys_clk                      ; 8.006 ; 7.768 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[1] ; sys_clk                      ; 7.944 ; 7.739 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[2] ; sys_clk                      ; 8.093 ; 7.887 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[3] ; sys_clk                      ; 7.831 ; 7.551 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[4] ; sys_clk                      ; 7.905 ; 7.636 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[5] ; sys_clk                      ; 8.001 ; 7.742 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[6] ; sys_clk                      ; 7.896 ; 8.024 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_out     ; sys_clk                      ; 6.114 ; 5.792 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_tx    ; sys_clk                      ; 6.541 ; 6.637 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; z[*]        ; sys_clk                      ; 5.328 ; 5.267 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[0]       ; sys_clk                      ; 5.940 ; 5.754 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[1]       ; sys_clk                      ; 5.503 ; 5.396 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[2]       ; sys_clk                      ; 6.129 ; 5.911 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[3]       ; sys_clk                      ; 6.092 ; 5.867 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[4]       ; sys_clk                      ; 6.059 ; 6.007 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[5]       ; sys_clk                      ; 5.328 ; 5.267 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[6]       ; sys_clk                      ; 5.824 ; 5.617 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[7]       ; sys_clk                      ; 6.071 ; 5.894 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; digital[*]  ; clk_gen:clk_gen|clk_hwx      ; 8.588 ; 8.316 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[0] ; clk_gen:clk_gen|clk_hwx      ; 8.726 ; 8.601 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[1] ; clk_gen:clk_gen|clk_hwx      ; 8.701 ; 8.445 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[2] ; clk_gen:clk_gen|clk_hwx      ; 8.997 ; 8.593 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[3] ; clk_gen:clk_gen|clk_hwx      ; 8.588 ; 8.316 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[4] ; clk_gen:clk_gen|clk_hwx      ; 8.659 ; 8.535 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[5] ; clk_gen:clk_gen|clk_hwx      ; 8.860 ; 8.500 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[6] ; clk_gen:clk_gen|clk_hwx      ; 8.602 ; 8.796 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; led_out     ; clk_gen:clk_gen|clk_hwx      ; 8.724 ; 8.516 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.144 ; 7.872 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.282 ; 8.821 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.257 ; 8.001 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.146 ; 8.149 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.144 ; 7.872 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.215 ; 8.689 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.078 ; 8.056 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.158 ; 8.352 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.003 ; 6.968 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.176 ; 7.912 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.047 ; 8.082 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.291 ; 8.043 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.478 ; 8.889 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.176 ; 7.912 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.906 ; 8.016 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.341 ; 9.009 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.198 ; 8.384 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.244 ; 7.643 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                       ;
+------------+-----------------+-------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                        ; Note ;
+------------+-----------------+-------------------------------------------------------------------+------+
; 192.05 MHz ; 192.05 MHz      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 203.13 MHz ; 203.13 MHz      ; clk_gen:clk_gen|clk_hwx                                           ;      ;
; 210.26 MHz ; 210.26 MHz      ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;      ;
+------------+-----------------+-------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                         ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -9.210 ; -2825.299     ;
; clk_gen:clk_gen|clk_hwx                                           ; -3.923 ; -91.812       ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; -3.404 ; -23.549       ;
+-------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                          ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; -3.054 ; -18.558       ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.305 ; -0.305        ;
; clk_gen:clk_gen|clk_hwx                                           ; 0.402  ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                           ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; clk_gen:clk_gen|clk_hwx                                           ; -1.487 ; -53.532       ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 0.037  ; 0.000         ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.160  ; 0.000         ;
; sys_clk                                                           ; 9.943  ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                              ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node              ; Launch Clock                 ; Latch Clock                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -9.210 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.612     ; 4.550      ;
; -8.987 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.298      ;
; -8.987 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.298      ;
; -8.987 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.298      ;
; -8.987 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.330      ;
; -8.987 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.330      ;
; -8.987 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.330      ;
; -8.987 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.330      ;
; -8.987 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.330      ;
; -8.987 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][14] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.330      ;
; -8.987 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][15] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.330      ;
; -8.957 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[0][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.300      ;
; -8.957 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[0][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.300      ;
; -8.957 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[0][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.609     ; 4.300      ;
; -8.952 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[0][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.432      ;
; -8.952 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[0][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.432      ;
; -8.952 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[0][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.432      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.924 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.475     ; 4.401      ;
; -8.862 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[6][1]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.498     ; 4.316      ;
; -8.862 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[6][2]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.498     ; 4.316      ;
; -8.862 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[6][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.498     ; 4.316      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.853 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -4.755     ; 4.550      ;
; -8.842 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.602     ; 4.192      ;
; -8.842 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.602     ; 4.192      ;
; -8.842 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.602     ; 4.192      ;
; -8.842 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[1][27] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.602     ; 4.192      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.814 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.644     ; 4.122      ;
; -8.777 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[6][1]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.635     ; 4.094      ;
; -8.777 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[6][2]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.635     ; 4.094      ;
; -8.777 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[6][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.635     ; 4.094      ;
; -8.770 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.081      ;
; -8.770 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.081      ;
; -8.770 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.081      ;
; -8.770 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.081      ;
; -8.770 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.081      ;
; -8.770 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][14] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.081      ;
; -8.770 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[1][15] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.641     ; 4.081      ;
; -8.758 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][17] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.160     ; 4.550      ;
; -8.758 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][19] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.160     ; 4.550      ;
; -8.758 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][25] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.160     ; 4.550      ;
; -8.758 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][27] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.160     ; 4.550      ;
; -8.758 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][29] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.160     ; 4.550      ;
; -8.758 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][30] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.160     ; 4.550      ;
; -8.758 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][31] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.160     ; 4.550      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][5]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][6]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][13] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[3][14] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.485     ; 4.207      ;
; -8.740 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.503     ; 4.189      ;
; -8.740 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.503     ; 4.189      ;
; -8.740 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.503     ; 4.189      ;
; -8.740 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.503     ; 4.189      ;
; -8.740 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.503     ; 4.189      ;
; -8.740 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][14] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.503     ; 4.189      ;
; -8.740 ; xkz_a:xkz_a|e[3] ; xkz_a:xkz_a|h[1][15] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.503     ; 4.189      ;
; -8.730 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[1][8]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.210      ;
; -8.730 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[1][9]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.210      ;
; -8.730 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[1][10] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.210      ;
; -8.730 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[1][11] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.210      ;
; -8.730 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[1][12] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.210      ;
; -8.730 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[1][14] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.210      ;
; -8.730 ; xkz_a:xkz_a|e[1] ; xkz_a:xkz_a|h[1][15] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.472     ; 4.210      ;
; -8.670 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][1]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -5.639     ; 3.983      ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_gen:clk_gen|clk_hwx'                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -3.923 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.960      ;
; -3.923 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.960      ;
; -3.923 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.960      ;
; -3.923 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.960      ;
; -3.923 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.960      ;
; -3.923 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.960      ;
; -3.923 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.960      ;
; -3.790 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.827      ;
; -3.790 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.827      ;
; -3.790 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.827      ;
; -3.790 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.827      ;
; -3.790 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.827      ;
; -3.790 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.827      ;
; -3.790 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.827      ;
; -3.606 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.643      ;
; -3.606 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.643      ;
; -3.606 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.643      ;
; -3.606 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.643      ;
; -3.606 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.643      ;
; -3.606 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.643      ;
; -3.606 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.643      ;
; -3.588 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.625      ;
; -3.588 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.625      ;
; -3.588 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.625      ;
; -3.588 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.625      ;
; -3.588 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.625      ;
; -3.588 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.625      ;
; -3.588 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.625      ;
; -3.484 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.521      ;
; -3.484 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.521      ;
; -3.484 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.521      ;
; -3.484 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.521      ;
; -3.484 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.521      ;
; -3.484 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.521      ;
; -3.484 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.521      ;
; -3.381 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.966     ; 2.417      ;
; -3.381 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.966     ; 2.417      ;
; -3.381 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.966     ; 2.417      ;
; -3.381 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.966     ; 2.417      ;
; -3.381 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.966     ; 2.417      ;
; -3.381 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.966     ; 2.417      ;
; -3.381 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.966     ; 2.417      ;
; -3.335 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 4.267      ;
; -3.287 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 4.219      ;
; -3.193 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.230      ;
; -3.193 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.230      ;
; -3.193 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.230      ;
; -3.193 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.230      ;
; -3.193 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.230      ;
; -3.193 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.230      ;
; -3.193 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.230      ;
; -3.131 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 4.060      ;
; -3.130 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 4.062      ;
; -3.110 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 4.042      ;
; -3.089 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 4.018      ;
; -3.042 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.971      ;
; -3.036 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.073      ;
; -3.036 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.073      ;
; -3.036 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.073      ;
; -3.036 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.073      ;
; -3.036 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.073      ;
; -3.036 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.073      ;
; -3.036 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -1.965     ; 2.073      ;
; -3.006 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.938      ;
; -3.003 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.935      ;
; -3.001 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.933      ;
; -2.974 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.906      ;
; -2.959 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.891      ;
; -2.956 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.888      ;
; -2.954 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.886      ;
; -2.942 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.871      ;
; -2.941 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.873      ;
; -2.935 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.864      ;
; -2.891 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.823      ;
; -2.888 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.817      ;
; -2.881 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.810      ;
; -2.876 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.805      ;
; -2.867 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.799      ;
; -2.848 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.085     ; 3.765      ;
; -2.835 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.085     ; 3.752      ;
; -2.833 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.762      ;
; -2.828 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.760      ;
; -2.819 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.751      ;
; -2.796 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.725      ;
; -2.793 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.725      ;
; -2.790 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.722      ;
; -2.788 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.720      ;
; -2.783 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.712      ;
; -2.770 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.699      ;
; -2.758 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.687      ;
; -2.753 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.682      ;
; -2.744 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.676      ;
; -2.743 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.675      ;
; -2.742 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.674      ;
; -2.740 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.085     ; 3.657      ;
; -2.722 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.073     ; 3.651      ;
; -2.718 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.650      ;
; -2.717 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.649      ;
; -2.716 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.070     ; 3.648      ;
; -2.716 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.085     ; 3.633      ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                                                                                                           ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node          ; Launch Clock                                                      ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; -3.404 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.380      ; 5.934      ;
; -3.325 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.062      ; 6.457      ;
; -3.306 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.879      ; 6.668      ;
; -3.282 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.062      ; 6.414      ;
; -3.276 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.409      ; 6.668      ;
; -3.271 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.197      ; 6.031      ;
; -3.263 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.879      ; 6.625      ;
; -3.253 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.380      ; 5.783      ;
; -3.241 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.727      ; 6.031      ;
; -3.233 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.409      ; 6.625      ;
; -3.131 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.380      ; 5.661      ;
; -3.120 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.197      ; 5.880      ;
; -3.117 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.380      ; 5.647      ;
; -3.090 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.727      ; 5.880      ;
; -3.043 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.197      ; 5.803      ;
; -3.034 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.380      ; 5.564      ;
; -3.013 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.727      ; 5.803      ;
; -2.998 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.197      ; 5.758      ;
; -2.995 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.032      ; 6.550      ;
; -2.984 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.197      ; 5.744      ;
; -2.968 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.727      ; 5.758      ;
; -2.966 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.062      ; 6.098      ;
; -2.965 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.062      ; 6.097      ;
; -2.961 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.350      ; 5.914      ;
; -2.954 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.727      ; 5.744      ;
; -2.952 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.032      ; 6.507      ;
; -2.947 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.879      ; 6.309      ;
; -2.946 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.879      ; 6.308      ;
; -2.939 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.062      ; 6.071      ;
; -2.920 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.879      ; 6.282      ;
; -2.917 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.409      ; 6.309      ;
; -2.916 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.409      ; 6.308      ;
; -2.908 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.197      ; 5.668      ;
; -2.902 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.380      ; 5.432      ;
; -2.899 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.380      ; 5.429      ;
; -2.897 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.164      ; 6.401      ;
; -2.890 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.409      ; 6.282      ;
; -2.879 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.120      ; 6.517      ;
; -2.878 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.727      ; 5.668      ;
; -2.862 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.482      ; 5.764      ;
; -2.860 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.513      ; 5.789      ;
; -2.854 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.164      ; 6.358      ;
; -2.849 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.650      ; 6.517      ;
; -2.845 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.438      ; 5.881      ;
; -2.836 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.120      ; 6.474      ;
; -2.815 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.968      ; 5.881      ;
; -2.810 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.350      ; 5.763      ;
; -2.806 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.650      ; 6.474      ;
; -2.805 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.062      ; 5.937      ;
; -2.786 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.879      ; 6.148      ;
; -2.781 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.195      ; 6.312      ;
; -2.769 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.197      ; 5.529      ;
; -2.756 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.409      ; 6.148      ;
; -2.739 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.727      ; 5.529      ;
; -2.738 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.195      ; 6.269      ;
; -2.732 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.350      ; 5.685      ;
; -2.728 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.062      ; 5.860      ;
; -2.711 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.482      ; 5.613      ;
; -2.709 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.879      ; 6.071      ;
; -2.709 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.513      ; 5.638      ;
; -2.694 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.438      ; 5.730      ;
; -2.688 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.350      ; 5.641      ;
; -2.679 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.409      ; 6.071      ;
; -2.674 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.350      ; 5.627      ;
; -2.664 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.968      ; 5.730      ;
; -2.636 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.032      ; 6.191      ;
; -2.635 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.032      ; 6.190      ;
; -2.634 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.482      ; 5.536      ;
; -2.623 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.225      ; 5.928      ;
; -2.616 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.438      ; 5.652      ;
; -2.609 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.032      ; 6.164      ;
; -2.597 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.350      ; 5.550      ;
; -2.593 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.755      ; 5.928      ;
; -2.589 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.482      ; 5.491      ;
; -2.587 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.513      ; 5.516      ;
; -2.586 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.968      ; 5.652      ;
; -2.585 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.392      ; 5.923      ;
; -2.575 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.482      ; 5.477      ;
; -2.573 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.513      ; 5.502      ;
; -2.572 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.438      ; 5.608      ;
; -2.560 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.074      ; 6.500      ;
; -2.558 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.438      ; 5.594      ;
; -2.555 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.922      ; 5.923      ;
; -2.544 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.907      ; 6.451      ;
; -2.542 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.120      ; 6.180      ;
; -2.542 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.968      ; 5.608      ;
; -2.538 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.164      ; 6.042      ;
; -2.537 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.164      ; 6.041      ;
; -2.536 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.120      ; 6.174      ;
; -2.530 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.604      ; 6.500      ;
; -2.528 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.968      ; 5.594      ;
; -2.517 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.074      ; 6.457      ;
; -2.514 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.437      ; 6.451      ;
; -2.512 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.650      ; 6.180      ;
; -2.511 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.164      ; 6.015      ;
; -2.506 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 4.650      ; 6.174      ;
; -2.501 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 3.907      ; 6.408      ;
; -2.500 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.513      ; 5.429      ;
; -2.499 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 3.482      ; 5.401      ;
; -2.493 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 4.120      ; 6.131      ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                                                                                                            ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node          ; Launch Clock                                                      ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; -3.054 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.676      ; 2.692      ;
; -2.836 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.644      ; 2.878      ;
; -2.768 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.538      ; 2.840      ;
; -2.564 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.507      ; 3.013      ;
; -2.551 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.676      ; 3.195      ;
; -2.385 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.676      ; 3.361      ;
; -2.333 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.644      ; 3.381      ;
; -2.293 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.676      ; 3.453      ;
; -2.265 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.538      ; 3.343      ;
; -2.167 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.644      ; 3.547      ;
; -2.159 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.733      ; 3.814      ;
; -2.137 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.765      ; 3.868      ;
; -2.105 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.676      ; 3.641      ;
; -2.099 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.538      ; 3.509      ;
; -2.075 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.644      ; 3.639      ;
; -2.061 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.507      ; 3.516      ;
; -2.033 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.284      ; 2.821      ;
; -2.007 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.538      ; 3.601      ;
; -1.949 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.644      ; 3.765      ;
; -1.920 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.340      ; 2.990      ;
; -1.919 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.670      ; 2.821      ;
; -1.895 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.507      ; 3.682      ;
; -1.893 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.676      ; 3.853      ;
; -1.886 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.596      ; 3.950      ;
; -1.864 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.627      ; 4.003      ;
; -1.840 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.111      ; 2.841      ;
; -1.827 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.653      ; 2.846      ;
; -1.819 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.538      ; 3.789      ;
; -1.806 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.726      ; 2.990      ;
; -1.805 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.685      ; 2.900      ;
; -1.803 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.507      ; 3.774      ;
; -1.726 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.497      ; 2.841      ;
; -1.697 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.819      ; 2.692      ;
; -1.681 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.644      ; 4.033      ;
; -1.676 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.507      ; 3.901      ;
; -1.676 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.429      ; 3.993      ;
; -1.631 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.676      ; 4.115      ;
; -1.626 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.676      ; 4.120      ;
; -1.612 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.733      ; 3.881      ;
; -1.607 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.538      ; 4.001      ;
; -1.589 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.765      ; 3.936      ;
; -1.554 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.516      ; 2.982      ;
; -1.548 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.373      ; 4.065      ;
; -1.543 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.082      ; 3.109      ;
; -1.532 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.547      ; 3.035      ;
; -1.530 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.284      ; 3.324      ;
; -1.479 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.787      ; 2.878      ;
; -1.459 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.644      ; 4.255      ;
; -1.453 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.644      ; 4.261      ;
; -1.429 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.468      ; 3.109      ;
; -1.417 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.340      ; 3.493      ;
; -1.416 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.670      ; 3.324      ;
; -1.411 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.681      ; 2.840      ;
; -1.403 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.507      ; 4.174      ;
; -1.364 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.284      ; 3.490      ;
; -1.347 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.200      ; 4.093      ;
; -1.345 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.538      ; 4.263      ;
; -1.340 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.538      ; 4.268      ;
; -1.337 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.111      ; 3.344      ;
; -1.331 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.596      ; 4.025      ;
; -1.303 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.726      ; 3.493      ;
; -1.299 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.171      ; 4.112      ;
; -1.295 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.627      ; 4.092      ;
; -1.272 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.284      ; 3.582      ;
; -1.271 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.429      ; 3.918      ;
; -1.251 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.340      ; 3.659      ;
; -1.250 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.670      ; 3.490      ;
; -1.235 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.876      ; 3.881      ;
; -1.223 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.497      ; 3.344      ;
; -1.212 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.908      ; 3.936      ;
; -1.207 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.650      ; 3.013      ;
; -1.194 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.819      ; 3.195      ;
; -1.178 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.507      ; 4.399      ;
; -1.172 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 5.507      ; 4.405      ;
; -1.171 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.111      ; 3.510      ;
; -1.159 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.340      ; 3.751      ;
; -1.158 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.670      ; 3.582      ;
; -1.145 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.653      ; 3.528      ;
; -1.143 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.653      ; 3.530      ;
; -1.137 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.726      ; 3.659      ;
; -1.137 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.815      ; 3.918      ;
; -1.136 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.653      ; 3.537      ;
; -1.136 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.373      ; 3.997      ;
; -1.123 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.685      ; 3.582      ;
; -1.121 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.685      ; 3.584      ;
; -1.114 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.685      ; 3.591      ;
; -1.084 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.284      ; 3.770      ;
; -1.079 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.111      ; 3.602      ;
; -1.057 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.497      ; 3.510      ;
; -1.045 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.726      ; 3.751      ;
; -1.041 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.340      ; 3.869      ;
; -1.040 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.082      ; 3.612      ;
; -1.028 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.819      ; 3.361      ;
; -1.002 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.759      ; 3.997      ;
; -0.976 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.787      ; 3.381      ;
; -0.970 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.670      ; 3.770      ;
; -0.965 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.497      ; 3.602      ;
; -0.961 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 5.200      ; 3.999      ;
; -0.954 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 4.739      ; 4.025      ;
; -0.936 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 4.819      ; 3.453      ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                                                      ; Latch Clock                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; -0.305 ; clk_gen:clk_gen|clk_hwx           ; clk_gen:clk_gen|clk_hwx           ; clk_gen:clk_gen|clk_hwx                                           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.463      ; 0.693      ;
; 0.171  ; clk_gen:clk_gen|clk_hwx           ; clk_gen:clk_gen|clk_hwx           ; clk_gen:clk_gen|clk_hwx                                           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.463      ; 0.669      ;
; 0.380  ; xkz_a:xkz_a|g[1]                  ; xkz_a:xkz_a|g[1]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.669      ;
; 0.381  ; xkz_a:xkz_a|g[0]                  ; xkz_a:xkz_a|g[0]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.669      ;
; 0.381  ; xkz_a:xkz_a|c[1]                  ; xkz_a:xkz_a|c[1]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.669      ;
; 0.381  ; xkz_a:xkz_a|c[2]                  ; xkz_a:xkz_a|c[2]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.669      ;
; 0.381  ; xkz_a:xkz_a|c[3]                  ; xkz_a:xkz_a|c[3]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.669      ;
; 0.382  ; xkz_a:xkz_a|c[0]                  ; xkz_a:xkz_a|c[0]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; xkz_a:xkz_a|g[5]                  ; xkz_a:xkz_a|g[5]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.669      ;
; 0.382  ; xkz_a:xkz_a|c[7]                  ; xkz_a:xkz_a|c[7]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.669      ;
; 0.383  ; key_debounce:key_debounce|key_rst ; key_debounce:key_debounce|key_rst ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; xkz_a:xkz_a|c[4]                  ; xkz_a:xkz_a|c[4]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; xkz_a:xkz_a|c[5]                  ; xkz_a:xkz_a|c[5]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; xkz_a:xkz_a|c[6]                  ; xkz_a:xkz_a|c[6]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.384  ; xkz_a:xkz_a|g[7]                  ; xkz_a:xkz_a|g[7]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.090      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|bps_start_r       ; uart_rx:uart_rx|bps_start_r       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_int            ; uart_rx:uart_rx|rx_int            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|num[0]            ; uart_rx:uart_rx|num[0]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|num[1]            ; uart_rx:uart_rx|num[1]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|num[2]            ; uart_rx:uart_rx|num[2]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|num[3]            ; uart_rx:uart_rx|num[3]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_temp_data[5]   ; uart_rx:uart_rx|rx_temp_data[5]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_temp_data[7]   ; uart_rx:uart_rx|rx_temp_data[7]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_temp_data[3]   ; uart_rx:uart_rx|rx_temp_data[3]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_temp_data[4]   ; uart_rx:uart_rx|rx_temp_data[4]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_temp_data[6]   ; uart_rx:uart_rx|rx_temp_data[6]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_temp_data[2]   ; uart_rx:uart_rx|rx_temp_data[2]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_temp_data[1]   ; uart_rx:uart_rx|rx_temp_data[1]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_rx:uart_rx|rx_temp_data[0]   ; uart_rx:uart_rx|rx_temp_data[0]   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; xkz_a:xkz_a|g[3]                  ; xkz_a:xkz_a|g[3]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; xkz_a:xkz_a|g[4]                  ; xkz_a:xkz_a|g[4]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; xkz_a:xkz_a|g[6]                  ; xkz_a:xkz_a|g[6]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx|tx_en             ; uart_tx:uart_tx|tx_en             ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx|num[0]            ; uart_tx:uart_tx|num[0]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx|num[1]            ; uart_tx:uart_tx|num[1]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx|num[2]            ; uart_tx:uart_tx|num[2]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx|num[3]            ; uart_tx:uart_tx|num[3]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_tx:uart_tx|bps_start_r       ; uart_tx:uart_tx|bps_start_r       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; xkz_a:xkz_a|g[2]                  ; xkz_a:xkz_a|g[2]                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.468  ; uart_tx:uart_tx|rx_int1           ; uart_tx:uart_tx|tx_en             ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.736      ;
; 0.469  ; uart_tx:uart_tx|rx_int0           ; uart_tx:uart_tx|rx_int1           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.472  ; uart_tx:uart_tx|rx_int1           ; uart_tx:uart_tx|bps_start_r       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.476  ; uart_rx:uart_rx|rs232_rx0         ; uart_rx:uart_rx|rs232_rx1         ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.744      ;
; 0.478  ; uart_rx:uart_rx|rs232_rx1         ; uart_rx:uart_rx|rs232_rx2         ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.746      ;
; 0.489  ; uart_tx:uart_tx|rx_int1           ; uart_tx:uart_tx|rx_int2           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.757      ;
; 0.501  ; uart_rx:uart_rx|rx_int            ; uart_rx:uart_rx|num[0]            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.769      ;
; 0.522  ; xkz_a:xkz_a|h[4][26]              ; xkz_a:xkz_a|h[4][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.580      ; 1.297      ;
; 0.522  ; xkz_a:xkz_a|h[4][30]              ; xkz_a:xkz_a|h[4][31]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.580      ; 1.297      ;
; 0.522  ; xkz_a:xkz_a|h[5][22]              ; xkz_a:xkz_a|h[5][23]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.294      ;
; 0.522  ; xkz_a:xkz_a|h[7][2]               ; xkz_a:xkz_a|h[7][3]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.295      ;
; 0.523  ; xkz_a:xkz_a|h[4][24]              ; xkz_a:xkz_a|h[4][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.580      ; 1.298      ;
; 0.524  ; xkz_a:xkz_a|a[21]                 ; xkz_a:xkz_a|a[22]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.295      ;
; 0.524  ; xkz_a:xkz_a|h[1][27]              ; xkz_a:xkz_a|h[1][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.296      ;
; 0.525  ; xkz_a:xkz_a|h[5][26]              ; xkz_a:xkz_a|h[5][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.297      ;
; 0.526  ; xkz_a:xkz_a|a[26]                 ; xkz_a:xkz_a|a[27]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.297      ;
; 0.526  ; xkz_a:xkz_a|h[1][24]              ; xkz_a:xkz_a|h[1][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.298      ;
; 0.538  ; xkz_a:xkz_a|h[4][26]              ; xkz_a:xkz_a|h[4][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.580      ; 1.313      ;
; 0.541  ; xkz_a:xkz_a|h[5][26]              ; xkz_a:xkz_a|h[5][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.313      ;
; 0.541  ; xkz_a:xkz_a|h[1][26]              ; xkz_a:xkz_a|h[1][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.313      ;
; 0.542  ; xkz_a:xkz_a|a[26]                 ; xkz_a:xkz_a|a[28]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.313      ;
; 0.542  ; xkz_a:xkz_a|a[20]                 ; xkz_a:xkz_a|a[22]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.313      ;
; 0.553  ; xkz_a:xkz_a|h[0][22]              ; xkz_a:xkz_a|h[0][23]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.546      ; 1.294      ;
; 0.554  ; xkz_a:xkz_a|h[3][6]               ; xkz_a:xkz_a|h[3][7]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.294      ;
; 0.554  ; xkz_a:xkz_a|h[6][20]              ; xkz_a:xkz_a|h[6][21]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.547      ; 1.296      ;
; 0.555  ; xkz_a:xkz_a|h[3][14]              ; xkz_a:xkz_a|h[3][15]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.295      ;
; 0.555  ; xkz_a:xkz_a|h[7][16]              ; xkz_a:xkz_a|h[7][17]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.295      ;
; 0.556  ; xkz_a:xkz_a|h[0][26]              ; xkz_a:xkz_a|h[0][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.546      ; 1.297      ;
; 0.556  ; xkz_a:xkz_a|h[6][24]              ; xkz_a:xkz_a|h[6][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.547      ; 1.298      ;
; 0.556  ; xkz_a:xkz_a|h[7][18]              ; xkz_a:xkz_a|h[7][19]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.296      ;
; 0.557  ; xkz_a:xkz_a|h[0][24]              ; xkz_a:xkz_a|h[0][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.546      ; 1.298      ;
; 0.557  ; xkz_a:xkz_a|h[7][26]              ; xkz_a:xkz_a|h[7][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.297      ;
; 0.557  ; xkz_a:xkz_a|h[7][28]              ; xkz_a:xkz_a|h[7][29]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.297      ;
; 0.558  ; xkz_a:xkz_a|h[0][3]               ; xkz_a:xkz_a|h[0][4]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.294      ;
; 0.558  ; xkz_a:xkz_a|h[6][2]               ; xkz_a:xkz_a|h[6][3]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.295      ;
; 0.558  ; xkz_a:xkz_a|h[7][24]              ; xkz_a:xkz_a|h[7][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.298      ;
; 0.559  ; xkz_a:xkz_a|h[5][12]              ; xkz_a:xkz_a|h[5][13]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.296      ;
; 0.560  ; xkz_a:xkz_a|h[6][8]               ; xkz_a:xkz_a|h[6][9]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.297      ;
; 0.561  ; xkz_a:xkz_a|h[1][12]              ; xkz_a:xkz_a|h[1][13]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.540      ; 1.296      ;
; 0.567  ; xkz_a:xkz_a|a[12]                 ; xkz_a:xkz_a|a[13]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.534      ; 1.296      ;
; 0.572  ; xkz_a:xkz_a|h[0][26]              ; xkz_a:xkz_a|h[0][28]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.546      ; 1.313      ;
; 0.573  ; xkz_a:xkz_a|h[7][28]              ; xkz_a:xkz_a|h[7][30]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.545      ; 1.313      ;
; 0.574  ; xkz_a:xkz_a|h[6][2]               ; xkz_a:xkz_a|h[6][4]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.542      ; 1.311      ;
; 0.575  ; xkz_a:xkz_a|h[0][2]               ; xkz_a:xkz_a|h[0][4]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.311      ;
; 0.583  ; xkz_a:xkz_a|a[12]                 ; xkz_a:xkz_a|a[14]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.534      ; 1.312      ;
; 0.617  ; xkz_a:xkz_a|h[1][27]              ; xkz_a:xkz_a|h[1][29]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.389      ;
; 0.617  ; xkz_a:xkz_a|h[5][21]              ; xkz_a:xkz_a|h[5][23]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.389      ;
; 0.619  ; xkz_a:xkz_a|h[7][1]               ; xkz_a:xkz_a|h[7][3]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.392      ;
; 0.621  ; xkz_a:xkz_a|h[4][23]              ; xkz_a:xkz_a|h[4][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.580      ; 1.396      ;
; 0.623  ; xkz_a:xkz_a|h[5][25]              ; xkz_a:xkz_a|h[5][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.395      ;
; 0.624  ; xkz_a:xkz_a|a[25]                 ; xkz_a:xkz_a|a[27]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.395      ;
; 0.624  ; xkz_a:xkz_a|h[1][23]              ; xkz_a:xkz_a|h[1][25]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.396      ;
; 0.627  ; xkz_a:xkz_a|h[7][15]              ; xkz_a:xkz_a|h[7][17]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.565      ; 1.387      ;
; 0.636  ; xkz_a:xkz_a|h[1][15]              ; xkz_a:xkz_a|h[1][18]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.584      ; 1.415      ;
; 0.643  ; xkz_a:xkz_a|h[7][0]               ; xkz_a:xkz_a|h[7][3]               ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.578      ; 1.416      ;
; 0.644  ; xkz_a:xkz_a|h[4][26]              ; xkz_a:xkz_a|h[4][29]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.580      ; 1.419      ;
; 0.645  ; xkz_a:xkz_a|h[4][24]              ; xkz_a:xkz_a|h[4][27]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.580      ; 1.420      ;
; 0.646  ; xkz_a:xkz_a|h[1][27]              ; xkz_a:xkz_a|h[1][30]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.418      ;
; 0.646  ; xkz_a:xkz_a|a[19]                 ; xkz_a:xkz_a|a[22]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.576      ; 1.417      ;
; 0.646  ; xkz_a:xkz_a|h[6][19]              ; xkz_a:xkz_a|h[6][21]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.547      ; 1.388      ;
; 0.646  ; xkz_a:xkz_a|h[5][20]              ; xkz_a:xkz_a|h[5][23]              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.418      ;
+--------+-----------------------------------+-----------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_gen:clk_gen|clk_hwx'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.402 ; ir_hwx:ir_hwx|data[22]          ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ir_hwx:ir_hwx|data[16]          ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ir_hwx:ir_hwx|data[20]          ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ir_hwx:ir_hwx|data[18]          ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ir_hwx:ir_hwx|data[19]          ; ir_hwx:ir_hwx|data[19]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ir_hwx:ir_hwx|data[23]          ; ir_hwx:ir_hwx|data[23]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ir_hwx:ir_hwx|state.Lead_4ms    ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ir_hwx:ir_hwx|data[17]          ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ir_hwx:ir_hwx|data[21]          ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.071      ; 0.669      ;
; 0.476 ; ir_hwx:ir_hwx|cnt[8]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.743      ;
; 0.643 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.910      ;
; 0.692 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|ir_reg2           ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.073      ; 0.960      ;
; 0.714 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.981      ;
; 0.718 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.985      ;
; 0.720 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.987      ;
; 0.725 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.992      ;
; 0.726 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.993      ;
; 0.730 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[0]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 0.997      ;
; 0.737 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.004      ;
; 0.818 ; ir_hwx:ir_hwx|state.Idle        ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.071      ; 1.084      ;
; 0.880 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.147      ;
; 0.885 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.152      ;
; 0.895 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.162      ;
; 0.903 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.170      ;
; 0.977 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[0]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.244      ;
; 1.025 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.292      ;
; 1.036 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.303      ;
; 1.037 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.304      ;
; 1.039 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.306      ;
; 1.040 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.307      ;
; 1.040 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.307      ;
; 1.042 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[0]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.309      ;
; 1.047 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.314      ;
; 1.050 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.317      ;
; 1.054 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.321      ;
; 1.056 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.323      ;
; 1.071 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.338      ;
; 1.147 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.414      ;
; 1.147 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.414      ;
; 1.151 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.418      ;
; 1.161 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.428      ;
; 1.162 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.429      ;
; 1.162 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.429      ;
; 1.169 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.436      ;
; 1.172 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.439      ;
; 1.176 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.443      ;
; 1.178 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.445      ;
; 1.184 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.451      ;
; 1.191 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.458      ;
; 1.193 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.460      ;
; 1.204 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.068      ; 1.467      ;
; 1.243 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.510      ;
; 1.253 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.520      ;
; 1.259 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.526      ;
; 1.260 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.527      ;
; 1.266 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.533      ;
; 1.269 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.536      ;
; 1.269 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.536      ;
; 1.274 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.541      ;
; 1.281 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.548      ;
; 1.283 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.550      ;
; 1.284 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.551      ;
; 1.284 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.551      ;
; 1.290 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.557      ;
; 1.298 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.565      ;
; 1.338 ; ir_hwx:ir_hwx|state.Lead_4ms    ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.071      ; 1.604      ;
; 1.339 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.606      ;
; 1.347 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.071      ; 1.613      ;
; 1.354 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.621      ;
; 1.363 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.071      ; 1.629      ;
; 1.365 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.632      ;
; 1.376 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.070      ; 1.641      ;
; 1.376 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.070      ; 1.641      ;
; 1.381 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.648      ;
; 1.382 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.649      ;
; 1.388 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.655      ;
; 1.391 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.658      ;
; 1.391 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.658      ;
; 1.406 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.673      ;
; 1.406 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.673      ;
; 1.476 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.743      ;
; 1.487 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.754      ;
; 1.496 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.763      ;
; 1.507 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.070      ; 1.772      ;
; 1.507 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.070      ; 1.772      ;
; 1.514 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.070      ; 1.779      ;
; 1.514 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.070      ; 1.779      ;
; 1.539 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.806      ;
; 1.539 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.806      ;
; 1.540 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.807      ;
; 1.541 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.072      ; 1.808      ;
; 1.544 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[0]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.073      ; 1.812      ;
; 1.544 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.073      ; 1.812      ;
; 1.544 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.073      ; 1.812      ;
; 1.544 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.073      ; 1.812      ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen|clk_hwx'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[8]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[20]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[21]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[22]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[23]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg1            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg2            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Idle         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_4ms     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_9ms     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.ReceiveCode  ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[0]         ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[1]         ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[2]         ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[3]         ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[4]         ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[16]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[18]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[20]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[22]           ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg1            ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg2            ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]     ;
; 0.100  ; 0.316        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.ReceiveCode  ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[0]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[1]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[2]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[3]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[4]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[5]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[6]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[7]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[8]             ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[17]           ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[19]           ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[21]           ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[23]           ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Idle         ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_4ms     ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_9ms     ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[1]     ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[2]     ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[3]     ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[4]     ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[5]     ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[6]     ;
; 0.212  ; 0.428        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[7]     ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; clk_gen|clk_hwx~clkctrl|inclk[0] ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; clk_gen|clk_hwx~clkctrl|outclk   ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt_dat[0]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt_dat[1]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt_dat[2]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt_dat[3]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt_dat[4]|clk            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|data[16]|clk              ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|data[18]|clk              ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|data[20]|clk              ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|data[22]|clk              ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|ir_reg1|clk               ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|ir_reg2|clk               ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|keyCode_reg[0]|clk        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|state.ReceiveCode|clk     ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[0]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[1]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[2]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[3]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[4]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[5]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[6]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[7]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|cnt[8]|clk                ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|data[17]|clk              ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|data[19]|clk              ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|data[21]|clk              ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx|data[23]|clk              ;
+--------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                           ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[1]            ;
; 0.038 ; 0.038        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[3]            ;
; 0.039 ; 0.039        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[0]            ;
; 0.076 ; 0.076        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[2]            ;
; 0.078 ; 0.078        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[2]            ;
; 0.083 ; 0.083        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[3]|datad            ;
; 0.084 ; 0.084        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[0]            ;
; 0.084 ; 0.084        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[0]|datad            ;
; 0.084 ; 0.084        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[1]|datad            ;
; 0.084 ; 0.084        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[3]|datad            ;
; 0.088 ; 0.088        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[1]|dataa            ;
; 0.091 ; 0.091        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[2]|datac            ;
; 0.092 ; 0.092        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[1]            ;
; 0.092 ; 0.092        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[3]            ;
; 0.092 ; 0.092        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[2]|datac            ;
; 0.093 ; 0.093        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[0]|datac            ;
; 0.107 ; 0.107        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|inclk[0] ;
; 0.107 ; 0.107        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|outclk   ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[3]            ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[0]            ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[1]            ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|combout         ;
; 0.321 ; 0.321        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|combout   ;
; 0.322 ; 0.322        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|combout   ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datab           ;
; 0.333 ; 0.333        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[2]            ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[2]            ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|datac     ;
; 0.340 ; 0.340        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[3]|datad            ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[0]            ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[0]|datad            ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[1]|datad            ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[3]|datad            ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[1]|dataa            ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[1]            ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[3]            ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[2]|datac            ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[2]|datac            ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[0]|datac            ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|combout    ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|inclk[0] ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|outclk   ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|datad     ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|combout         ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|datad      ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2|combout         ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|datab           ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datac           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; ir_hwx|keyCode_reg[0]|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; ir_hwx|keyCode_reg[0]|q     ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|combout         ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datac           ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2|combout         ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|combout         ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|datab           ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|datad      ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|inclk[0] ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|outclk   ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[0]|datac            ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[1]            ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[3]            ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[2]|datac            ;
; 0.624 ; 0.624        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[2]|datac            ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[1]|dataa            ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|datad     ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[0]            ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[0]|datad            ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[1]|datad            ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[3]|datad            ;
; 0.632 ; 0.632        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[3]|datad            ;
; 0.634 ; 0.634        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|combout    ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[2]            ;
; 0.639 ; 0.639        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[2]            ;
; 0.658 ; 0.658        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|datac     ;
; 0.668 ; 0.668        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datab           ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|combout         ;
; 0.673 ; 0.673        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|combout   ;
; 0.674 ; 0.674        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|combout   ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[0]            ;
; 0.677 ; 0.677        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[3]            ;
; 0.678 ; 0.678        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[1]            ;
; 0.878 ; 0.878        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|inclk[0] ;
; 0.878 ; 0.878        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|outclk   ;
; 0.893 ; 0.893        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[0]|datac            ;
; 0.894 ; 0.894        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[1]            ;
; 0.894 ; 0.894        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[3]            ;
; 0.894 ; 0.894        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[2]|datac            ;
; 0.894 ; 0.894        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[2]|datac            ;
; 0.898 ; 0.898        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[1]|dataa            ;
; 0.902 ; 0.902        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[0]            ;
; 0.902 ; 0.902        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[0]|datad            ;
; 0.902 ; 0.902        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[1]|datad            ;
; 0.902 ; 0.902        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[3]|datad            ;
; 0.903 ; 0.903        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[3]|datad            ;
; 0.908 ; 0.908        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[2]            ;
; 0.910 ; 0.910        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[2]            ;
; 0.946 ; 0.946        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[1]            ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                  ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                             ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------+------------+------------------------------------+
; 2.160 ; 2.376        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][25]               ;
; 2.160 ; 2.376        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][27]               ;
; 2.160 ; 2.376        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][28]               ;
; 2.160 ; 2.376        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][29]               ;
; 2.160 ; 2.376        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][31]               ;
; 2.163 ; 2.379        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][3]                ;
; 2.166 ; 2.382        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[1]                   ;
; 2.167 ; 2.383        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[22]                  ;
; 2.167 ; 2.383        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[27]                  ;
; 2.167 ; 2.383        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[28]                  ;
; 2.167 ; 2.383        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[29]                  ;
; 2.167 ; 2.383        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[30]                  ;
; 2.167 ; 2.383        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[31]                  ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[0]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[10]                  ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[11]                  ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[12]                  ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[13]                  ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[14]                  ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[15]                  ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[1]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[2]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[4]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[5]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[6]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[7]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[8]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[9]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[1]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[2]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[3]                   ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][19]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][21]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][23]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][27]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][28]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][29]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][30]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][31]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][0]                ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][11]               ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][3]                ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][4]                ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][5]                ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][6]                ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][7]                ;
; 2.168 ; 2.384        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][9]                ;
; 2.169 ; 2.385        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][18]               ;
; 2.169 ; 2.385        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][20]               ;
; 2.169 ; 2.385        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][25]               ;
; 2.169 ; 2.385        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][28]               ;
; 2.169 ; 2.385        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][29]               ;
; 2.169 ; 2.385        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][30]               ;
; 2.169 ; 2.385        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][31]               ;
; 2.169 ; 2.385        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[2][12]               ;
; 2.170 ; 2.386        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[0]                   ;
; 2.170 ; 2.386        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[7]                   ;
; 2.170 ; 2.386        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][16]               ;
; 2.170 ; 2.386        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][17]               ;
; 2.170 ; 2.386        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][21]               ;
; 2.170 ; 2.386        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][25]               ;
; 2.171 ; 2.387        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[3]                   ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:key_debounce|key_rst  ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:key_debounce|key_samp ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[5]                   ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[7]                   ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][0]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][4]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][5]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][6]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][7]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][0]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][13]               ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][1]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][2]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][3]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][4]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][5]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][6]                ;
; 2.172 ; 2.388        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][7]                ;
; 2.173 ; 2.389        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][15]               ;
; 2.173 ; 2.389        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][17]               ;
; 2.173 ; 2.389        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][21]               ;
; 2.173 ; 2.389        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][12]               ;
; 2.173 ; 2.389        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][13]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[0]                   ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][18]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][20]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][23]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][25]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][27]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][28]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][29]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][30]               ;
; 2.175 ; 2.391        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][31]               ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][0]                ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][15]               ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][1]                ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][2]                ;
; 2.176 ; 2.392        ; 0.216          ; High Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][3]                ;
+-------+--------------+----------------+------------------+-------------------------------------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                             ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                             ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                             ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+
; key_in    ; sys_clk                 ; 1.695 ; 1.889 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_rx  ; sys_clk                 ; 4.549 ; 4.623 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rstn  ; sys_clk                 ; 2.296 ; 2.486 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ir        ; clk_gen:clk_gen|clk_hwx ; 1.966 ; 2.041 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; sys_rstn  ; clk_gen:clk_gen|clk_hwx ; 1.656 ; 1.642 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+
; key_in    ; sys_clk                 ; -0.760 ; -0.977 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_rx  ; sys_clk                 ; -3.752 ; -3.844 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rstn  ; sys_clk                 ; -1.614 ; -1.800 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ir        ; clk_gen:clk_gen|clk_hwx ; -1.466 ; -1.526 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; sys_rstn  ; clk_gen:clk_gen|clk_hwx ; -0.154 ; -0.299 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                         ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+
; digital[*]  ; sys_clk                      ; 11.071 ; 11.134 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[0] ; sys_clk                      ; 11.013 ; 10.736 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[1] ; sys_clk                      ; 11.000 ; 10.710 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[2] ; sys_clk                      ; 10.983 ; 10.831 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[3] ; sys_clk                      ; 10.902 ; 10.582 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[4] ; sys_clk                      ; 10.977 ; 10.683 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[5] ; sys_clk                      ; 11.071 ; 10.761 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[6] ; sys_clk                      ; 10.855 ; 11.134 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_out     ; sys_clk                      ; 10.866 ; 10.474 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_tx    ; sys_clk                      ; 6.436  ; 6.722  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; z[*]        ; sys_clk                      ; 6.391  ; 6.100  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[0]       ; sys_clk                      ; 6.191  ; 5.863  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[1]       ; sys_clk                      ; 5.760  ; 5.523  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[2]       ; sys_clk                      ; 6.391  ; 5.989  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[3]       ; sys_clk                      ; 6.353  ; 5.943  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[4]       ; sys_clk                      ; 6.279  ; 6.100  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[5]       ; sys_clk                      ; 5.569  ; 5.407  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[6]       ; sys_clk                      ; 6.063  ; 5.717  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[7]       ; sys_clk                      ; 6.302  ; 5.994  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; digital[*]  ; clk_gen:clk_gen|clk_hwx      ; 11.021 ; 11.293 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[0] ; clk_gen:clk_gen|clk_hwx      ; 10.963 ; 10.895 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[1] ; clk_gen:clk_gen|clk_hwx      ; 10.950 ; 10.869 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[2] ; clk_gen:clk_gen|clk_hwx      ; 10.827 ; 10.990 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[3] ; clk_gen:clk_gen|clk_hwx      ; 10.852 ; 10.741 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[4] ; clk_gen:clk_gen|clk_hwx      ; 10.927 ; 10.842 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[5] ; clk_gen:clk_gen|clk_hwx      ; 11.021 ; 10.920 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[6] ; clk_gen:clk_gen|clk_hwx      ; 11.014 ; 11.293 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; led_out     ; clk_gen:clk_gen|clk_hwx      ; 10.531 ; 9.995  ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.967  ; 8.862  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.804  ; 8.471  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.790  ; 8.469  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.967  ; 8.209  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.693  ; 8.318  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.754  ; 8.421  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.864  ; 8.389  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.611  ; 8.862  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.794  ; 6.591  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.128  ; 9.400  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.070  ; 9.002  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.057  ; 8.976  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.794  ; 9.097  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.959  ; 8.848  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.034  ; 8.949  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.128  ; 9.027  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.121  ; 9.400  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 6.937  ; 7.205  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port   ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; digital[*]  ; sys_clk                      ; 7.190 ; 6.845 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[0] ; sys_clk                      ; 7.357 ; 7.044 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[1] ; sys_clk                      ; 7.317 ; 7.042 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[2] ; sys_clk                      ; 7.461 ; 7.165 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[3] ; sys_clk                      ; 7.250 ; 6.845 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[4] ; sys_clk                      ; 7.354 ; 6.923 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[5] ; sys_clk                      ; 7.514 ; 7.020 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[6] ; sys_clk                      ; 7.190 ; 7.373 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_out     ; sys_clk                      ; 5.741 ; 5.313 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_tx    ; sys_clk                      ; 5.880 ; 6.152 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; z[*]        ; sys_clk                      ; 4.998 ; 4.842 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[0]       ; sys_clk                      ; 5.592 ; 5.277 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[1]       ; sys_clk                      ; 5.178 ; 4.949 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[2]       ; sys_clk                      ; 5.785 ; 5.398 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[3]       ; sys_clk                      ; 5.751 ; 5.356 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[4]       ; sys_clk                      ; 5.679 ; 5.506 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[5]       ; sys_clk                      ; 4.998 ; 4.842 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[6]       ; sys_clk                      ; 5.472 ; 5.139 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[7]       ; sys_clk                      ; 5.703 ; 5.406 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; digital[*]  ; clk_gen:clk_gen|clk_hwx      ; 7.717 ; 7.452 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[0] ; clk_gen:clk_gen|clk_hwx      ; 7.930 ; 7.873 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[1] ; clk_gen:clk_gen|clk_hwx      ; 7.922 ; 7.569 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[2] ; clk_gen:clk_gen|clk_hwx      ; 8.362 ; 7.692 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[3] ; clk_gen:clk_gen|clk_hwx      ; 7.812 ; 7.452 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[4] ; clk_gen:clk_gen|clk_hwx      ; 7.881 ; 7.813 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[5] ; clk_gen:clk_gen|clk_hwx      ; 8.229 ; 7.619 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[6] ; clk_gen:clk_gen|clk_hwx      ; 7.717 ; 7.992 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; led_out     ; clk_gen:clk_gen|clk_hwx      ; 8.007 ; 7.737 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.365 ; 7.100 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.578 ; 7.967 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.570 ; 7.217 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.384 ; 7.340 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.460 ; 7.100 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.529 ; 7.846 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.298 ; 7.267 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.365 ; 7.640 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.421 ; 6.293 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.441 ; 7.177 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.343 ; 7.332 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.642 ; 7.294 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.821 ; 8.088 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.532 ; 7.177 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.226 ; 7.272 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.688 ; 8.234 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.441 ; 7.711 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 6.606 ; 6.823 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                         ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -4.151 ; -1270.314     ;
; clk_gen:clk_gen|clk_hwx                                           ; -1.318 ; -23.959       ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; -1.156 ; -6.710        ;
+-------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                          ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; -1.494 ; -10.294       ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.039 ; -0.039        ;
; clk_gen:clk_gen|clk_hwx                                           ; 0.187  ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                           ;
+-------------------------------------------------------------------+--------+---------------+
; Clock                                                             ; Slack  ; End Point TNS ;
+-------------------------------------------------------------------+--------+---------------+
; clk_gen:clk_gen|clk_hwx                                           ; -1.000 ; -36.000       ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 0.261  ; 0.000         ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.266  ; 0.000         ;
; sys_clk                                                           ; 9.594  ; 0.000         ;
+-------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                              ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node              ; Launch Clock                 ; Latch Clock                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; -4.151 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[8]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.897     ; 1.691      ;
; -4.151 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[9]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.897     ; 1.691      ;
; -4.151 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[10]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.897     ; 1.691      ;
; -4.151 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[11]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.897     ; 1.691      ;
; -4.151 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[12]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.897     ; 1.691      ;
; -4.128 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[8]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.934     ; 1.631      ;
; -4.128 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[9]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.934     ; 1.631      ;
; -4.128 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[10]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.934     ; 1.631      ;
; -4.128 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[11]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.934     ; 1.631      ;
; -4.128 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|a[12]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.934     ; 1.631      ;
; -4.083 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[3]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.714     ; 1.806      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][16] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][18] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][20] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][21] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][23] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.076 ; xkz_a:xkz_a|e[0] ; xkz_a:xkz_a|h[7][28] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.421     ; 2.092      ;
; -4.060 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[3]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.751     ; 1.746      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[0]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[1]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[2]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[14]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[12]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[11]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[13]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[15]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[4]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[6]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[5]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[8]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[7]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[9]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.049 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[10]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.707     ; 1.779      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[30]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[31]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[17]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[16]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[18]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[19]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[20]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[21]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[22]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[23]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[24]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[25]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[26]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[27]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[28]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.043 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|b[29]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.702     ; 1.778      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[0]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[1]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[2]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[14]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[12]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[11]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[13]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[15]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[4]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[6]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[5]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[8]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[7]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[9]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.026 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[10]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.744     ; 1.719      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[30]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[31]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[17]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[16]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[18]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[19]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[20]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[21]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[22]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[23]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[24]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[25]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[26]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[27]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[28]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.020 ; xkz_a:xkz_a|d[1] ; xkz_a:xkz_a|b[29]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.739     ; 1.718      ;
; -4.004 ; xkz_a:xkz_a|d[3] ; xkz_a:xkz_a|a[8]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.821     ; 1.620      ;
; -4.004 ; xkz_a:xkz_a|d[3] ; xkz_a:xkz_a|a[9]     ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.821     ; 1.620      ;
; -4.004 ; xkz_a:xkz_a|d[3] ; xkz_a:xkz_a|a[10]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.821     ; 1.620      ;
; -4.004 ; xkz_a:xkz_a|d[3] ; xkz_a:xkz_a|a[11]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.821     ; 1.620      ;
; -4.004 ; xkz_a:xkz_a|d[3] ; xkz_a:xkz_a|a[12]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.821     ; 1.620      ;
; -3.995 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][22] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.428     ; 2.004      ;
; -3.995 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][24] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.428     ; 2.004      ;
; -3.995 ; xkz_a:xkz_a|e[2] ; xkz_a:xkz_a|h[0][26] ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.428     ; 2.004      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[16]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[17]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[18]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[19]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[20]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[21]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[23]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[24]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
; -3.993 ; xkz_a:xkz_a|d[2] ; xkz_a:xkz_a|a[25]    ; ir_hwx:ir_hwx|keyCode_reg[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -2.889     ; 1.541      ;
+--------+------------------+----------------------+------------------------------+-------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_gen:clk_gen|clk_hwx'                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.318 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.338      ;
; -1.318 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.338      ;
; -1.318 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.338      ;
; -1.318 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.338      ;
; -1.318 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.338      ;
; -1.318 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.338      ;
; -1.318 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.338      ;
; -1.245 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.265      ;
; -1.245 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.265      ;
; -1.245 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.265      ;
; -1.245 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.265      ;
; -1.245 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.265      ;
; -1.245 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.265      ;
; -1.245 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.265      ;
; -1.198 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.218      ;
; -1.198 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.218      ;
; -1.198 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.218      ;
; -1.198 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.218      ;
; -1.198 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.218      ;
; -1.198 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.218      ;
; -1.198 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.218      ;
; -1.195 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.215      ;
; -1.195 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.215      ;
; -1.195 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.215      ;
; -1.195 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.215      ;
; -1.195 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.215      ;
; -1.195 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.215      ;
; -1.195 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.215      ;
; -1.123 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.143      ;
; -1.123 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.143      ;
; -1.123 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.143      ;
; -1.123 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.143      ;
; -1.123 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.143      ;
; -1.123 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.143      ;
; -1.123 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.143      ;
; -1.100 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.968     ; 1.119      ;
; -1.100 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.968     ; 1.119      ;
; -1.100 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.968     ; 1.119      ;
; -1.100 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.968     ; 1.119      ;
; -1.100 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.968     ; 1.119      ;
; -1.100 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.968     ; 1.119      ;
; -1.100 ; ir_hwx:ir_hwx|ir_reg2           ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.968     ; 1.119      ;
; -1.011 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.031      ;
; -1.011 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.031      ;
; -1.011 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.031      ;
; -1.011 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.031      ;
; -1.011 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.031      ;
; -1.011 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.031      ;
; -1.011 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 1.031      ;
; -1.009 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.958      ;
; -0.979 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.928      ;
; -0.935 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.883      ;
; -0.928 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[5]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 0.948      ;
; -0.928 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 0.948      ;
; -0.928 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[2]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 0.948      ;
; -0.928 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[4]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 0.948      ;
; -0.928 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[1]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 0.948      ;
; -0.928 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[3]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 0.948      ;
; -0.928 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|keyCode_reg[6]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.967     ; 0.948      ;
; -0.918 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.867      ;
; -0.907 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.855      ;
; -0.905 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.853      ;
; -0.887 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.836      ;
; -0.886 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.835      ;
; -0.885 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.834      ;
; -0.884 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.833      ;
; -0.857 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.806      ;
; -0.855 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.804      ;
; -0.854 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.803      ;
; -0.846 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.795      ;
; -0.839 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.788      ;
; -0.835 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.783      ;
; -0.834 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.783      ;
; -0.821 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.770      ;
; -0.813 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.761      ;
; -0.809 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.758      ;
; -0.808 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.756      ;
; -0.783 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.731      ;
; -0.783 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.731      ;
; -0.769 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.717      ;
; -0.767 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.045     ; 1.709      ;
; -0.760 ; ir_hwx:ir_hwx|data[23]          ; ir_hwx:ir_hwx|keyCode_reg[7]    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.964     ; 0.783      ;
; -0.760 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.709      ;
; -0.760 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.708      ;
; -0.758 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.707      ;
; -0.757 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.706      ;
; -0.757 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.706      ;
; -0.753 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.701      ;
; -0.744 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.693      ;
; -0.743 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.692      ;
; -0.743 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.691      ;
; -0.742 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.690      ;
; -0.741 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.690      ;
; -0.736 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.039     ; 1.684      ;
; -0.736 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.045     ; 1.678      ;
; -0.728 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.045     ; 1.670      ;
; -0.718 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.667      ;
; -0.717 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.666      ;
; -0.715 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.664      ;
; -0.712 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 1.000        ; -0.038     ; 1.661      ;
+--------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                                                                                                           ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node          ; Launch Clock                                                      ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; -1.156 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.625      ; 2.673      ;
; -1.069 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.625      ; 2.586      ;
; -1.007 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.071      ; 2.890      ;
; -0.990 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.625      ; 2.507      ;
; -0.989 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.625      ; 2.506      ;
; -0.983 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.071      ; 2.866      ;
; -0.975 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.611      ; 2.657      ;
; -0.968 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.625      ; 2.485      ;
; -0.946 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.681      ; 2.615      ;
; -0.942 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.071      ; 2.825      ;
; -0.930 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.666      ; 2.585      ;
; -0.922 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.625      ; 2.439      ;
; -0.908 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.625      ; 2.425      ;
; -0.891 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.071      ; 2.774      ;
; -0.888 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.611      ; 2.570      ;
; -0.882 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.057      ; 2.930      ;
; -0.882 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.071      ; 2.765      ;
; -0.879 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.611      ; 2.561      ;
; -0.861 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.057      ; 2.909      ;
; -0.859 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.681      ; 2.528      ;
; -0.843 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.010      ; 2.713      ;
; -0.843 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.666      ; 2.498      ;
; -0.838 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.112      ; 2.859      ;
; -0.835 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.666      ; 2.490      ;
; -0.833 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.611      ; 2.515      ;
; -0.821 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.611      ; 2.503      ;
; -0.817 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.112      ; 2.838      ;
; -0.809 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.071      ; 2.692      ;
; -0.808 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.611      ; 2.490      ;
; -0.797 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.127      ; 2.832      ;
; -0.789 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.666      ; 2.444      ;
; -0.782 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.071      ; 2.665      ;
; -0.780 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.681      ; 2.449      ;
; -0.779 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.681      ; 2.448      ;
; -0.777 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.666      ; 2.432      ;
; -0.773 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.127      ; 2.808      ;
; -0.766 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.057      ; 2.814      ;
; -0.763 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.666      ; 2.418      ;
; -0.761 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.057      ; 2.809      ;
; -0.760 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.057      ; 2.808      ;
; -0.756 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.010      ; 2.626      ;
; -0.751 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.456      ; 2.987      ;
; -0.750 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.681      ; 2.419      ;
; -0.748 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.010      ; 2.618      ;
; -0.732 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.127      ; 2.767      ;
; -0.730 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.456      ; 2.966      ;
; -0.727 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.626      ; 2.713      ;
; -0.727 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.611      ; 2.409      ;
; -0.722 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.112      ; 2.743      ;
; -0.716 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.112      ; 2.737      ;
; -0.716 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.112      ; 2.737      ;
; -0.704 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.681      ; 2.373      ;
; -0.702 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.010      ; 2.572      ;
; -0.698 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.681      ; 2.367      ;
; -0.690 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.010      ; 2.560      ;
; -0.682 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 1.666      ; 2.337      ;
; -0.681 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.127      ; 2.716      ;
; -0.681 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.129      ; 2.663      ;
; -0.676 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.010      ; 2.546      ;
; -0.672 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.127      ; 2.707      ;
; -0.660 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.057      ; 2.708      ;
; -0.640 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.626      ; 2.626      ;
; -0.637 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.057      ; 2.685      ;
; -0.635 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 2.072      ; 2.987      ;
; -0.635 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.456      ; 2.871      ;
; -0.632 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.626      ; 2.618      ;
; -0.629 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.456      ; 2.865      ;
; -0.629 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.456      ; 2.865      ;
; -0.616 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.112      ; 2.637      ;
; -0.614 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 2.072      ; 2.966      ;
; -0.599 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.127      ; 2.634      ;
; -0.595 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.010      ; 2.465      ;
; -0.594 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.112      ; 2.615      ;
; -0.594 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.129      ; 2.576      ;
; -0.591 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.095      ; 2.683      ;
; -0.588 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.575      ; 2.936      ;
; -0.588 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.022      ; 2.669      ;
; -0.586 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.626      ; 2.572      ;
; -0.585 ; ir_hwx:ir_hwx|keyCode_reg[4] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.129      ; 2.567      ;
; -0.574 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.626      ; 2.560      ;
; -0.572 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.127      ; 2.607      ;
; -0.567 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.575      ; 2.915      ;
; -0.565 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.745      ; 2.663      ;
; -0.560 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.626      ; 2.546      ;
; -0.539 ; ir_hwx:ir_hwx|keyCode_reg[7] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.129      ; 2.521      ;
; -0.529 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.456      ; 2.765      ;
; -0.527 ; ir_hwx:ir_hwx|keyCode_reg[2] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.129      ; 2.509      ;
; -0.520 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.456      ; 2.756      ;
; -0.519 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 2.072      ; 2.871      ;
; -0.514 ; ir_hwx:ir_hwx|keyCode_reg[6] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.129      ; 2.496      ;
; -0.513 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 2.072      ; 2.865      ;
; -0.513 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 2.072      ; 2.865      ;
; -0.504 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.095      ; 2.596      ;
; -0.501 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.022      ; 2.582      ;
; -0.479 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|d[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.626      ; 2.465      ;
; -0.478 ; ir_hwx:ir_hwx|keyCode_reg[5] ; xkz_a:xkz_a|d[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.745      ; 2.576      ;
; -0.475 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.711      ; 2.683      ;
; -0.472 ; ir_hwx:ir_hwx|keyCode_reg[1] ; xkz_a:xkz_a|d[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 1.638      ; 2.669      ;
; -0.472 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 1.000        ; 2.191      ; 2.936      ;
; -0.472 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.500        ; 2.575      ; 2.820      ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                                                                                                            ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node          ; Launch Clock                                                      ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+
; -1.494 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.663      ; 1.239      ;
; -1.425 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.649      ; 1.294      ;
; -1.386 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.605      ; 1.289      ;
; -1.297 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.590      ; 1.363      ;
; -1.264 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.663      ; 1.469      ;
; -1.240 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.475      ; 1.305      ;
; -1.214 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.512      ; 1.368      ;
; -1.195 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.649      ; 1.524      ;
; -1.182 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.399      ; 1.287      ;
; -1.173 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.663      ; 1.560      ;
; -1.166 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.901      ; 1.305      ;
; -1.156 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.605      ; 1.519      ;
; -1.140 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.938      ; 1.368      ;
; -1.121 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.663      ; 1.612      ;
; -1.108 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.825      ; 1.287      ;
; -1.104 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.649      ; 1.615      ;
; -1.073 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.791      ; 1.823      ;
; -1.067 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.590      ; 1.593      ;
; -1.065 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.605      ; 1.610      ;
; -1.056 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.386      ; 1.400      ;
; -1.052 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.649      ; 1.667      ;
; -1.049 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.663      ; 1.684      ;
; -1.015 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.754      ; 1.844      ;
; -1.013 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.605      ; 1.662      ;
; -1.010 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.475      ; 1.535      ;
; -0.992 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.649      ; 1.727      ;
; -0.987 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.663      ; 1.746      ;
; -0.984 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.512      ; 1.598      ;
; -0.982 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.812      ; 1.400      ;
; -0.976 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.590      ; 1.684      ;
; -0.957 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.678      ; 1.826      ;
; -0.952 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.399      ; 1.517      ;
; -0.941 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.605      ; 1.734      ;
; -0.936 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.901      ; 1.535      ;
; -0.924 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.590      ; 1.736      ;
; -0.919 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.475      ; 1.626      ;
; -0.918 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.649      ; 1.801      ;
; -0.910 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.938      ; 1.598      ;
; -0.893 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.512      ; 1.689      ;
; -0.886 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.590      ; 1.774      ;
; -0.879 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.605      ; 1.796      ;
; -0.879 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.665      ; 1.891      ;
; -0.878 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.825      ; 1.517      ;
; -0.867 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.475      ; 1.678      ;
; -0.861 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.399      ; 1.608      ;
; -0.858 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.663      ; 1.875      ;
; -0.854 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.663      ; 1.879      ;
; -0.845 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.901      ; 1.626      ;
; -0.841 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.512      ; 1.741      ;
; -0.840 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.516      ; 1.781      ;
; -0.831 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.502      ; 1.776      ;
; -0.826 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.386      ; 1.630      ;
; -0.819 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.938      ; 1.689      ;
; -0.809 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.399      ; 1.660      ;
; -0.803 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.512      ; 1.779      ;
; -0.795 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.475      ; 1.750      ;
; -0.793 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.901      ; 1.678      ;
; -0.790 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.590      ; 1.870      ;
; -0.789 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.649      ; 1.930      ;
; -0.787 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.825      ; 1.608      ;
; -0.785 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.649      ; 1.934      ;
; -0.782 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.451      ; 1.239      ;
; -0.767 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.938      ; 1.741      ;
; -0.752 ; uart_rx:uart_rx|rx_data_r[2] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.812      ; 1.630      ;
; -0.750 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.605      ; 1.925      ;
; -0.746 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.605      ; 1.929      ;
; -0.737 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[2] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.042      ; 1.325      ;
; -0.737 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.399      ; 1.732      ;
; -0.735 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.386      ; 1.721      ;
; -0.735 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.825      ; 1.660      ;
; -0.733 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.475      ; 1.812      ;
; -0.732 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[3] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.458      ; 1.831      ;
; -0.730 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[0] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.028      ; 1.318      ;
; -0.729 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.938      ; 1.779      ;
; -0.721 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.901      ; 1.750      ;
; -0.713 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.437      ; 1.294      ;
; -0.707 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.512      ; 1.875      ;
; -0.702 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.443      ; 1.846      ;
; -0.683 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.386      ; 1.773      ;
; -0.675 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.399      ; 1.794      ;
; -0.674 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.393      ; 1.289      ;
; -0.663 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.825      ; 1.732      ;
; -0.662 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.590      ; 1.998      ;
; -0.661 ; uart_rx:uart_rx|rx_data_r[6] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.812      ; 1.721      ;
; -0.659 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.901      ; 1.812      ;
; -0.658 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.590      ; 2.002      ;
; -0.633 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.938      ; 1.875      ;
; -0.631 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.304      ; 1.778      ;
; -0.629 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[3] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 1.984      ; 1.375      ;
; -0.624 ; ir_hwx:ir_hwx|keyCode_reg[3] ; xkz_a:xkz_a|e[1] ; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 1.969      ; 1.365      ;
; -0.624 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|e[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.290      ; 1.771      ;
; -0.619 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[1] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.365      ; 1.851      ;
; -0.611 ; uart_rx:uart_rx|rx_data_r[1] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.386      ; 1.845      ;
; -0.609 ; uart_rx:uart_rx|rx_data_r[4] ; xkz_a:xkz_a|d[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.812      ; 1.773      ;
; -0.604 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.475      ; 1.941      ;
; -0.601 ; uart_rx:uart_rx|rx_data_r[5] ; xkz_a:xkz_a|d[3] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.825      ; 1.794      ;
; -0.600 ; uart_rx:uart_rx|rx_data_r[7] ; xkz_a:xkz_a|d[2] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.475      ; 1.945      ;
; -0.586 ; ir_hwx:ir_hwx|keyCode_reg[0] ; xkz_a:xkz_a|d[2] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.328      ; 1.847      ;
; -0.585 ; uart_rx:uart_rx|rx_data_r[0] ; xkz_a:xkz_a|e[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; -0.500       ; 2.378      ; 1.363      ;
; -0.579 ; uart_rx:uart_rx|rx_data_r[3] ; xkz_a:xkz_a|d[1] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 0.000        ; 2.512      ; 2.003      ;
+--------+------------------------------+------------------+-------------------------------------------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                                      ; Latch Clock                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+
; -0.039 ; clk_gen:clk_gen|clk_hwx                ; clk_gen:clk_gen|clk_hwx                ; clk_gen:clk_gen|clk_hwx                                           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.307      ;
; 0.178  ; xkz_a:xkz_a|c[0]                       ; xkz_a:xkz_a|c[0]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; xkz_a:xkz_a|g[0]                       ; xkz_a:xkz_a|g[0]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; xkz_a:xkz_a|c[1]                       ; xkz_a:xkz_a|c[1]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; xkz_a:xkz_a|g[1]                       ; xkz_a:xkz_a|g[1]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; xkz_a:xkz_a|c[2]                       ; xkz_a:xkz_a|c[2]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; xkz_a:xkz_a|c[3]                       ; xkz_a:xkz_a|c[3]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; xkz_a:xkz_a|g[5]                       ; xkz_a:xkz_a|g[5]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; xkz_a:xkz_a|c[7]                       ; xkz_a:xkz_a|c[7]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.307      ;
; 0.179  ; key_debounce:key_debounce|key_rst      ; key_debounce:key_debounce|key_rst      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; xkz_a:xkz_a|c[4]                       ; xkz_a:xkz_a|c[4]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; xkz_a:xkz_a|c[5]                       ; xkz_a:xkz_a|c[5]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; xkz_a:xkz_a|c[6]                       ; xkz_a:xkz_a|c[6]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; xkz_a:xkz_a|g[7]                       ; xkz_a:xkz_a|g[7]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.186  ; xkz_a:xkz_a|g[3]                       ; xkz_a:xkz_a|g[3]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|bps_start_r            ; uart_rx:uart_rx|bps_start_r            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_int                 ; uart_rx:uart_rx|rx_int                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|num[0]                 ; uart_rx:uart_rx|num[0]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|num[1]                 ; uart_rx:uart_rx|num[1]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|num[2]                 ; uart_rx:uart_rx|num[2]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|num[3]                 ; uart_rx:uart_rx|num[3]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_temp_data[5]        ; uart_rx:uart_rx|rx_temp_data[5]        ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_temp_data[7]        ; uart_rx:uart_rx|rx_temp_data[7]        ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_temp_data[3]        ; uart_rx:uart_rx|rx_temp_data[3]        ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_temp_data[4]        ; uart_rx:uart_rx|rx_temp_data[4]        ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_temp_data[6]        ; uart_rx:uart_rx|rx_temp_data[6]        ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_temp_data[2]        ; uart_rx:uart_rx|rx_temp_data[2]        ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_temp_data[1]        ; uart_rx:uart_rx|rx_temp_data[1]        ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_rx:uart_rx|rx_temp_data[0]        ; uart_rx:uart_rx|rx_temp_data[0]        ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; xkz_a:xkz_a|g[2]                       ; xkz_a:xkz_a|g[2]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; xkz_a:xkz_a|g[4]                       ; xkz_a:xkz_a|g[4]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; xkz_a:xkz_a|g[6]                       ; xkz_a:xkz_a|g[6]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx|tx_en                  ; uart_tx:uart_tx|tx_en                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx|num[0]                 ; uart_tx:uart_tx|num[0]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx|num[1]                 ; uart_tx:uart_tx|num[1]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx|num[2]                 ; uart_tx:uart_tx|num[2]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx|num[3]                 ; uart_tx:uart_tx|num[3]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart_tx:uart_tx|bps_start_r            ; uart_tx:uart_tx|bps_start_r            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; uart_tx:uart_tx|rx_int0                ; uart_tx:uart_tx|rx_int1                ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.313      ;
; 0.198  ; uart_rx:uart_rx|rs232_rx0              ; uart_rx:uart_rx|rs232_rx1              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198  ; uart_rx:uart_rx|rs232_rx1              ; uart_rx:uart_rx|rs232_rx2              ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.205  ; uart_tx:uart_tx|rx_int1                ; uart_tx:uart_tx|rx_int2                ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.210  ; uart_tx:uart_tx|rx_int1                ; uart_tx:uart_tx|tx_en                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.330      ;
; 0.213  ; uart_tx:uart_tx|rx_int1                ; uart_tx:uart_tx|bps_start_r            ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.225  ; uart_rx:uart_rx|rx_int                 ; uart_rx:uart_rx|num[0]                 ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.345      ;
; 0.241  ; xkz_a:xkz_a|h[1][27]                   ; xkz_a:xkz_a|h[1][28]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.249      ; 0.574      ;
; 0.243  ; xkz_a:xkz_a|a[21]                      ; xkz_a:xkz_a|a[22]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.247      ; 0.574      ;
; 0.251  ; xkz_a:xkz_a|h[0][3]                    ; xkz_a:xkz_a|h[0][4]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.573      ;
; 0.252  ; xkz_a:xkz_a|h[1][24]                   ; xkz_a:xkz_a|h[1][25]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.249      ; 0.585      ;
; 0.252  ; xkz_a:xkz_a|h[7][2]                    ; xkz_a:xkz_a|h[7][3]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.248      ; 0.584      ;
; 0.254  ; xkz_a:xkz_a|h[5][22]                   ; xkz_a:xkz_a|h[5][23]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.584      ;
; 0.255  ; xkz_a:xkz_a|a[26]                      ; xkz_a:xkz_a|a[27]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.247      ; 0.586      ;
; 0.255  ; xkz_a:xkz_a|h[4][24]                   ; xkz_a:xkz_a|h[4][25]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.585      ;
; 0.255  ; xkz_a:xkz_a|h[4][30]                   ; xkz_a:xkz_a|h[4][31]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.585      ;
; 0.256  ; xkz_a:xkz_a|h[4][26]                   ; xkz_a:xkz_a|h[4][27]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.586      ;
; 0.256  ; xkz_a:xkz_a|h[5][26]                   ; xkz_a:xkz_a|h[5][27]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.586      ;
; 0.256  ; xkz_a:xkz_a|h[1][26]                   ; xkz_a:xkz_a|h[1][28]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.249      ; 0.589      ;
; 0.257  ; xkz_a:xkz_a|a[20]                      ; xkz_a:xkz_a|a[22]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.247      ; 0.588      ;
; 0.258  ; xkz_a:xkz_a|a[26]                      ; xkz_a:xkz_a|a[28]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.247      ; 0.589      ;
; 0.259  ; xkz_a:xkz_a|h[4][26]                   ; xkz_a:xkz_a|h[4][28]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.589      ;
; 0.259  ; xkz_a:xkz_a|h[5][26]                   ; xkz_a:xkz_a|h[5][28]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.246      ; 0.589      ;
; 0.260  ; xkz_a:xkz_a|h[3][6]                    ; xkz_a:xkz_a|h[3][7]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.583      ;
; 0.261  ; xkz_a:xkz_a|h[3][14]                   ; xkz_a:xkz_a|h[3][15]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.239      ; 0.584      ;
; 0.262  ; xkz_a:xkz_a|h[0][22]                   ; xkz_a:xkz_a|h[0][23]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.584      ;
; 0.262  ; xkz_a:xkz_a|h[7][16]                   ; xkz_a:xkz_a|h[7][17]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.584      ;
; 0.263  ; xkz_a:xkz_a|h[0][24]                   ; xkz_a:xkz_a|h[0][25]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.585      ;
; 0.263  ; xkz_a:xkz_a|h[1][12]                   ; xkz_a:xkz_a|h[1][13]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.585      ;
; 0.263  ; xkz_a:xkz_a|h[7][18]                   ; xkz_a:xkz_a|h[7][19]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.585      ;
; 0.263  ; xkz_a:xkz_a|h[7][24]                   ; xkz_a:xkz_a|h[7][25]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.585      ;
; 0.264  ; xkz_a:xkz_a|h[0][26]                   ; xkz_a:xkz_a|h[0][27]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.586      ;
; 0.264  ; xkz_a:xkz_a|h[7][26]                   ; xkz_a:xkz_a|h[7][27]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.586      ;
; 0.264  ; xkz_a:xkz_a|h[7][28]                   ; xkz_a:xkz_a|h[7][29]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.586      ;
; 0.265  ; xkz_a:xkz_a|h[5][12]                   ; xkz_a:xkz_a|h[5][13]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.585      ;
; 0.265  ; xkz_a:xkz_a|h[6][2]                    ; xkz_a:xkz_a|h[6][3]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.584      ;
; 0.265  ; xkz_a:xkz_a|h[6][8]                    ; xkz_a:xkz_a|h[6][9]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.584      ;
; 0.265  ; xkz_a:xkz_a|h[0][2]                    ; xkz_a:xkz_a|h[0][4]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.587      ;
; 0.266  ; xkz_a:xkz_a|a[12]                      ; xkz_a:xkz_a|a[13]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.585      ;
; 0.266  ; xkz_a:xkz_a|h[6][20]                   ; xkz_a:xkz_a|h[6][21]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.585      ;
; 0.266  ; xkz_a:xkz_a|h[6][24]                   ; xkz_a:xkz_a|h[6][25]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.585      ;
; 0.267  ; xkz_a:xkz_a|h[0][26]                   ; xkz_a:xkz_a|h[0][28]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.589      ;
; 0.267  ; xkz_a:xkz_a|h[7][28]                   ; xkz_a:xkz_a|h[7][30]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.238      ; 0.589      ;
; 0.268  ; xkz_a:xkz_a|h[6][2]                    ; xkz_a:xkz_a|h[6][4]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.587      ;
; 0.269  ; xkz_a:xkz_a|a[12]                      ; xkz_a:xkz_a|a[14]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.235      ; 0.588      ;
; 0.294  ; xkz_a:xkz_a|h[3][15]                   ; xkz_a:xkz_a|h[3][15]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.423      ;
; 0.295  ; xkz_a:xkz_a|a[15]                      ; xkz_a:xkz_a|a[15]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.423      ;
; 0.295  ; xkz_a:xkz_a|a[31]                      ; xkz_a:xkz_a|a[31]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|b[31]                      ; xkz_a:xkz_a|b[31]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|b[15]                      ; xkz_a:xkz_a|b[15]                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.423      ;
; 0.295  ; xkz_a:xkz_a|h[0][5]                    ; xkz_a:xkz_a|h[0][5]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[0][31]                   ; xkz_a:xkz_a|h[0][31]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[1][3]                    ; xkz_a:xkz_a|h[1][3]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[1][5]                    ; xkz_a:xkz_a|h[1][5]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[1][31]                   ; xkz_a:xkz_a|h[1][31]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[3][3]                    ; xkz_a:xkz_a|h[3][3]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[5][31]                   ; xkz_a:xkz_a|h[5][31]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[7][31]                   ; xkz_a:xkz_a|h[7][31]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[7][3]                    ; xkz_a:xkz_a|h[7][3]                    ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.295  ; xkz_a:xkz_a|h[1][13]                   ; xkz_a:xkz_a|h[1][13]                   ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.424      ;
; 0.296  ; key_debounce:key_debounce|delay_cnt[9] ; key_debounce:key_debounce|delay_cnt[9] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; xkz_a:xkz_a|a[3]                       ; xkz_a:xkz_a|a[3]                       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.424      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_gen:clk_gen|clk_hwx'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.187 ; ir_hwx:ir_hwx|data[22]          ; ir_hwx:ir_hwx|data[22]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|data[16]          ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|data[20]          ; ir_hwx:ir_hwx|data[20]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|data[18]          ; ir_hwx:ir_hwx|data[18]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|state.Lead_4ms    ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|data[19]          ; ir_hwx:ir_hwx|data[19]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|data[17]          ; ir_hwx:ir_hwx|data[17]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|data[23]          ; ir_hwx:ir_hwx|data[23]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ir_hwx:ir_hwx|data[21]          ; ir_hwx:ir_hwx|data[21]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.307      ;
; 0.208 ; ir_hwx:ir_hwx|cnt[8]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.328      ;
; 0.274 ; ir_hwx:ir_hwx|cnt_dat[4]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.394      ;
; 0.298 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|ir_reg2           ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.037      ; 0.419      ;
; 0.310 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.430      ;
; 0.313 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.433      ;
; 0.316 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[0]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.437      ;
; 0.321 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.441      ;
; 0.353 ; ir_hwx:ir_hwx|state.Idle        ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.473      ;
; 0.377 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.497      ;
; 0.377 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.497      ;
; 0.388 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.508      ;
; 0.389 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.509      ;
; 0.411 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[0]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.531      ;
; 0.411 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.531      ;
; 0.411 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.531      ;
; 0.411 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.531      ;
; 0.411 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.531      ;
; 0.423 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[0]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.543      ;
; 0.438 ; ir_hwx:ir_hwx|state.ReceiveCode ; ir_hwx:ir_hwx|state.ReceiveCode ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.558      ;
; 0.459 ; ir_hwx:ir_hwx|cnt_dat[3]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.587      ;
; 0.471 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.591      ;
; 0.474 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.594      ;
; 0.479 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.599      ;
; 0.482 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.602      ;
; 0.513 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.633      ;
; 0.525 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.648      ;
; 0.530 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; ir_hwx:ir_hwx|cnt[5]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.651      ;
; 0.533 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.655      ;
; 0.537 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.657      ;
; 0.537 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.658      ;
; 0.540 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.660      ;
; 0.545 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.665      ;
; 0.547 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.667      ;
; 0.548 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.668      ;
; 0.550 ; ir_hwx:ir_hwx|cnt_dat[2]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.670      ;
; 0.551 ; ir_hwx:ir_hwx|ir_reg1           ; ir_hwx:ir_hwx|state.Lead_9ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.035      ; 0.670      ;
; 0.569 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.689      ;
; 0.572 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[1]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.692      ;
; 0.572 ; ir_hwx:ir_hwx|state.Lead_4ms    ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.692      ;
; 0.575 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[2]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.695      ;
; 0.581 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.701      ;
; 0.588 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.708      ;
; 0.589 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.709      ;
; 0.591 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.711      ;
; 0.592 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.712      ;
; 0.592 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.033      ; 0.709      ;
; 0.593 ; ir_hwx:ir_hwx|cnt[6]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.033      ; 0.710      ;
; 0.594 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|data[16]          ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.714      ;
; 0.594 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.714      ;
; 0.596 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.716      ;
; 0.599 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.720      ;
; 0.603 ; ir_hwx:ir_hwx|cnt_dat[1]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.723      ;
; 0.603 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.723      ;
; 0.606 ; ir_hwx:ir_hwx|cnt[2]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.726      ;
; 0.638 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[3]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.758      ;
; 0.641 ; ir_hwx:ir_hwx|cnt_dat[0]        ; ir_hwx:ir_hwx|cnt_dat[4]        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.761      ;
; 0.655 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.775      ;
; 0.657 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.777      ;
; 0.658 ; ir_hwx:ir_hwx|cnt[3]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.778      ;
; 0.660 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.033      ; 0.777      ;
; 0.660 ; ir_hwx:ir_hwx|cnt[1]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.780      ;
; 0.661 ; ir_hwx:ir_hwx|cnt[7]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.033      ; 0.778      ;
; 0.662 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Idle        ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.033      ; 0.779      ;
; 0.662 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.782      ;
; 0.663 ; ir_hwx:ir_hwx|cnt[4]            ; ir_hwx:ir_hwx|state.Lead_4ms    ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.033      ; 0.780      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[0]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[1]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[2]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[3]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[4]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[5]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[6]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[7]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.664 ; ir_hwx:ir_hwx|state.Lead_9ms    ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.039      ; 0.787      ;
; 0.665 ; ir_hwx:ir_hwx|cnt[0]            ; ir_hwx:ir_hwx|cnt[8]            ; clk_gen:clk_gen|clk_hwx ; clk_gen:clk_gen|clk_hwx ; 0.000        ; 0.036      ; 0.785      ;
+-------+---------------------------------+---------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_gen:clk_gen|clk_hwx'                                                                ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Idle        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_4ms    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_9ms    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.ReceiveCode ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[17]          ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[21]          ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Idle        ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_4ms    ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.Lead_9ms    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[0]        ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[1]        ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[2]        ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[3]        ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[4]        ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[16]          ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg1           ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|state.ReceiveCode ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[0]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[1]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[2]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[3]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[4]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[5]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[6]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[7]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[8]            ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[18]          ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[19]          ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[20]          ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[22]          ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[23]          ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg2           ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[1]    ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[2]    ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[3]    ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[4]    ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[5]    ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[6]    ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[7]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[1]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[2]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[3]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[4]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[5]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[6]    ;
; 0.328  ; 0.544        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[7]    ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[0]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[1]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[2]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[3]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[4]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[5]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[6]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[7]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt[8]            ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[0]        ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[1]        ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[2]        ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[3]        ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|cnt_dat[4]        ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[16]          ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[18]          ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[19]          ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[20]          ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[22]          ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|data[23]          ;
; 0.361  ; 0.577        ; 0.216          ; High Pulse Width ; clk_gen:clk_gen|clk_hwx ; Rise       ; ir_hwx:ir_hwx|ir_reg1           ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ir_hwx:ir_hwx|keyCode_reg[0]'                                                           ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[1]|dataa            ;
; 0.267 ; 0.267        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[2]            ;
; 0.268 ; 0.268        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[1]            ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[1]            ;
; 0.268 ; 0.268        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[3]            ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[2]|datac            ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[0]|datac            ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[2]|datac            ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[0]            ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[3]|datad            ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[1]|datad            ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[3]|datad            ;
; 0.275 ; 0.275        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[0]|datad            ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[2]            ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[3]            ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[0]            ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|inclk[0] ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|outclk   ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|combout         ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datab           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|combout   ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|datac     ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datac           ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2|combout         ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|datad     ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|combout   ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|combout         ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|datad      ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|combout    ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|datab           ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|inclk[0] ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|outclk   ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[1]|dataa            ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[2]            ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[1]            ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[1]            ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[3]            ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[2]|datac            ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[0]|datac            ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[2]|datac            ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[0]            ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[0]|datad            ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[1]|datad            ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[3]|datad            ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[3]|datad            ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[2]            ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[0]            ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[3]            ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; ir_hwx|keyCode_reg[0]|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; ir_hwx|keyCode_reg[0]|q     ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~0|combout         ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[0]            ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[3]            ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[2]            ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[0]|datad            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[0]            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[3]|datad            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[1]|datad            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[3]|datad            ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[2]|datac            ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[0]|datac            ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|e[2]|datac            ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[1]            ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[1]            ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|e[3]            ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|d[2]            ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|inclk[0] ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2clkctrl|outclk   ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a|d[1]|dataa            ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|datab           ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~1|combout         ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|combout    ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|Equal13~1|datad      ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; display|a~2|combout         ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|combout   ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~2|datad     ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datac           ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|datac     ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; switch|led_2[1]~3|combout   ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|combout         ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2|datab           ;
; 0.658 ; 0.658        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|inclk[0] ;
; 0.658 ; 0.658        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; display|a~2clkctrl|outclk   ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[3]            ;
; 0.697 ; 0.697        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[0]            ;
; 0.699 ; 0.699        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[2]            ;
; 0.700 ; 0.700        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[3]|datad            ;
; 0.701 ; 0.701        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[0]            ;
; 0.701 ; 0.701        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[0]|datad            ;
; 0.701 ; 0.701        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[1]|datad            ;
; 0.701 ; 0.701        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[3]|datad            ;
; 0.705 ; 0.705        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|d[2]|datac            ;
; 0.705 ; 0.705        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[0]|datac            ;
; 0.705 ; 0.705        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a|e[2]|datac            ;
; 0.706 ; 0.706        ; 0.000          ; Low Pulse Width  ; ir_hwx:ir_hwx|keyCode_reg[0] ; Fall       ; xkz_a:xkz_a|d[1]            ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[1]            ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; ir_hwx:ir_hwx|keyCode_reg[0] ; Rise       ; xkz_a:xkz_a|e[3]            ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+--------------+----------------+-----------------+-------------------------------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                                             ; Clock Edge ; Target                             ;
+-------+--------------+----------------+-----------------+-------------------------------------------------------------------+------------+------------------------------------+
; 2.266 ; 2.450        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][12]               ;
; 2.266 ; 2.450        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][13]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[22]                  ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[27]                  ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[28]                  ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[29]                  ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[30]                  ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[31]                  ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[1]                   ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[2]                   ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[3]                   ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[0]                   ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][23]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][27]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][28]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][29]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][30]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][31]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][17]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][19]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][25]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][27]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][29]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][30]               ;
; 2.267 ; 2.451        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][31]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][18]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][20]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][25]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][28]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][29]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][30]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][31]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][0]                ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][13]               ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][1]                ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][2]                ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][3]                ;
; 2.268 ; 2.452        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[5][4]                ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:key_debounce|key_rst  ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key_debounce:key_debounce|key_samp ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][18]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][20]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][23]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][25]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][27]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][28]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][29]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][30]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[0][31]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][19]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[1][21]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[2][12]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][0]                ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][15]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][1]                ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][2]                ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][3]                ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][4]                ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[3][7]                ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][25]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][27]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][28]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][29]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[4][31]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][16]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][17]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][21]               ;
; 2.269 ; 2.453        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][25]               ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[0]                   ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|c[7]                   ;
; 2.270 ; 2.454        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[1]                   ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|g[5]                   ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][0]                ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][11]               ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][3]                ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][4]                ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][5]                ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][6]                ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][7]                ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[6][9]                ;
; 2.271 ; 2.455        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|h[7][3]                ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[0]                   ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[13]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[14]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[15]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[1]                   ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[2]                   ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[3]                   ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[4]                   ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[5]                   ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[6]                   ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|a[7]                   ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[16]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[17]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[18]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[19]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[20]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[21]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[22]                  ;
; 2.272 ; 2.456        ; 0.184          ; Low Pulse Width ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; xkz_a:xkz_a|b[23]                  ;
+-------+--------------+----------------+-----------------+-------------------------------------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                             ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                             ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                             ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+
; key_in    ; sys_clk                 ; 1.063 ; 1.373 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_rx  ; sys_clk                 ; 2.482 ; 3.113 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rstn  ; sys_clk                 ; 1.352 ; 1.646 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ir        ; clk_gen:clk_gen|clk_hwx ; 1.093 ; 1.749 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; sys_rstn  ; clk_gen:clk_gen|clk_hwx ; 0.738 ; 1.129 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+
; key_in    ; sys_clk                 ; -0.597 ; -0.922 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_rx  ; sys_clk                 ; -2.074 ; -2.665 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rstn  ; sys_clk                 ; -0.998 ; -1.301 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ir        ; clk_gen:clk_gen|clk_hwx ; -0.851 ; -1.492 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; sys_rstn  ; clk_gen:clk_gen|clk_hwx ; -0.090 ; -0.442 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port   ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; digital[*]  ; sys_clk                      ; 5.303 ; 5.201 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[0] ; sys_clk                      ; 5.115 ; 5.173 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[1] ; sys_clk                      ; 5.081 ; 5.176 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[2] ; sys_clk                      ; 5.155 ; 5.201 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[3] ; sys_clk                      ; 5.037 ; 5.079 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[4] ; sys_clk                      ; 5.092 ; 5.150 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[5] ; sys_clk                      ; 5.141 ; 5.184 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[6] ; sys_clk                      ; 5.303 ; 5.179 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_out     ; sys_clk                      ; 5.062 ; 5.162 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_tx    ; sys_clk                      ; 3.625 ; 3.466 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; z[*]        ; sys_clk                      ; 3.095 ; 3.309 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[0]       ; sys_clk                      ; 2.925 ; 3.055 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[1]       ; sys_clk                      ; 2.714 ; 2.830 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[2]       ; sys_clk                      ; 2.990 ; 3.185 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[3]       ; sys_clk                      ; 2.994 ; 3.161 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[4]       ; sys_clk                      ; 3.095 ; 3.309 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[5]       ; sys_clk                      ; 2.663 ; 2.780 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[6]       ; sys_clk                      ; 2.902 ; 3.047 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[7]       ; sys_clk                      ; 2.978 ; 3.127 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; digital[*]  ; clk_gen:clk_gen|clk_hwx      ; 5.532 ; 5.406 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[0] ; clk_gen:clk_gen|clk_hwx      ; 5.336 ; 5.321 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[1] ; clk_gen:clk_gen|clk_hwx      ; 5.310 ; 5.317 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[2] ; clk_gen:clk_gen|clk_hwx      ; 5.384 ; 5.269 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[3] ; clk_gen:clk_gen|clk_hwx      ; 5.253 ; 5.226 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[4] ; clk_gen:clk_gen|clk_hwx      ; 5.315 ; 5.297 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[5] ; clk_gen:clk_gen|clk_hwx      ; 5.353 ; 5.347 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[6] ; clk_gen:clk_gen|clk_hwx      ; 5.532 ; 5.406 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; led_out     ; clk_gen:clk_gen|clk_hwx      ; 4.961 ; 5.131 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.662 ; 4.536 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.466 ; 4.488 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.440 ; 4.491 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.514 ; 4.363 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.383 ; 4.394 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.445 ; 4.465 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.483 ; 4.477 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.662 ; 4.536 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.688 ; 3.506 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.511 ; 4.459 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.291 ; 4.413 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.268 ; 4.391 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.183 ; 4.459 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.212 ; 4.315 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.275 ; 4.384 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.267 ; 4.433 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.511 ; 4.403 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.476 ; 3.932 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port   ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; digital[*]  ; sys_clk                      ; 3.343 ; 3.456 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[0] ; sys_clk                      ; 3.457 ; 3.549 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[1] ; sys_clk                      ; 3.431 ; 3.502 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[2] ; sys_clk                      ; 3.524 ; 3.555 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[3] ; sys_clk                      ; 3.343 ; 3.456 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[4] ; sys_clk                      ; 3.404 ; 3.528 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[5] ; sys_clk                      ; 3.442 ; 3.614 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[6] ; sys_clk                      ; 3.614 ; 3.545 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_out     ; sys_clk                      ; 2.679 ; 2.782 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_tx    ; sys_clk                      ; 3.342 ; 3.186 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; z[*]        ; sys_clk                      ; 2.377 ; 2.490 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[0]       ; sys_clk                      ; 2.631 ; 2.756 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[1]       ; sys_clk                      ; 2.428 ; 2.539 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[2]       ; sys_clk                      ; 2.693 ; 2.880 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[3]       ; sys_clk                      ; 2.695 ; 2.855 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[4]       ; sys_clk                      ; 2.792 ; 2.998 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[5]       ; sys_clk                      ; 2.377 ; 2.490 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[6]       ; sys_clk                      ; 2.607 ; 2.746 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[7]       ; sys_clk                      ; 2.680 ; 2.823 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; digital[*]  ; clk_gen:clk_gen|clk_hwx      ; 3.809 ; 3.875 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[0] ; clk_gen:clk_gen|clk_hwx      ; 4.032 ; 3.976 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[1] ; clk_gen:clk_gen|clk_hwx      ; 3.859 ; 3.942 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[2] ; clk_gen:clk_gen|clk_hwx      ; 3.937 ; 4.143 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[3] ; clk_gen:clk_gen|clk_hwx      ; 3.809 ; 3.875 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[4] ; clk_gen:clk_gen|clk_hwx      ; 4.003 ; 3.941 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[5] ; clk_gen:clk_gen|clk_hwx      ; 3.902 ; 4.112 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[6] ; clk_gen:clk_gen|clk_hwx      ; 4.066 ; 3.958 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; led_out     ; clk_gen:clk_gen|clk_hwx      ; 3.930 ; 4.015 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.711 ; 3.770 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.797 ; 4.177 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.760 ; 3.836 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.123 ; 3.909 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.711 ; 3.770 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.768 ; 4.122 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.172 ; 3.877 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.961 ; 3.860 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.531 ; 3.366 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.683 ; 3.749 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.063 ; 3.850 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.733 ; 3.816 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.811 ; 4.161 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.683 ; 3.749 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.010 ; 3.815 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.776 ; 4.198 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.940 ; 3.832 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.329 ; 3.750 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                 ;
+--------------------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                                              ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                   ; -9.996    ; -3.248  ; N/A      ; N/A     ; -1.487              ;
;  PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -9.996    ; -0.305  ; N/A      ; N/A     ; 2.160               ;
;  clk_gen:clk_gen|clk_hwx                                           ; -4.299    ; 0.187   ; N/A      ; N/A     ; -1.487              ;
;  ir_hwx:ir_hwx|keyCode_reg[0]                                      ; -3.404    ; -3.248  ; N/A      ; N/A     ; 0.037               ;
;  sys_clk                                                           ; N/A       ; N/A     ; N/A      ; N/A     ; 9.594               ;
; Design-wide TNS                                                    ; -3216.038 ; -21.087 ; 0.0      ; 0.0     ; -53.532             ;
;  PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; -3091.511 ; -0.305  ; N/A      ; N/A     ; 0.000               ;
;  clk_gen:clk_gen|clk_hwx                                           ; -100.752  ; 0.000   ; N/A      ; N/A     ; -53.532             ;
;  ir_hwx:ir_hwx|keyCode_reg[0]                                      ; -23.775   ; -20.897 ; N/A      ; N/A     ; 0.000               ;
;  sys_clk                                                           ; N/A       ; N/A     ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+
; key_in    ; sys_clk                 ; 1.995 ; 2.130 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_rx  ; sys_clk                 ; 5.146 ; 5.422 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rstn  ; sys_clk                 ; 2.638 ; 2.763 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ir        ; clk_gen:clk_gen|clk_hwx ; 2.219 ; 2.474 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; sys_rstn  ; clk_gen:clk_gen|clk_hwx ; 1.728 ; 1.762 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
+-----------+-------------------------+-------+-------+------------+-------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                             ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+
; key_in    ; sys_clk                 ; -0.597 ; -0.922 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_rx  ; sys_clk                 ; -2.074 ; -2.665 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; sys_rstn  ; sys_clk                 ; -0.998 ; -1.301 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; ir        ; clk_gen:clk_gen|clk_hwx ; -0.851 ; -1.492 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; sys_rstn  ; clk_gen:clk_gen|clk_hwx ; -0.090 ; -0.267 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
+-----------+-------------------------+--------+--------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                         ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+
; Data Port   ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                   ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+
; digital[*]  ; sys_clk                      ; 11.832 ; 11.915 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[0] ; sys_clk                      ; 11.766 ; 11.597 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[1] ; sys_clk                      ; 11.742 ; 11.570 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[2] ; sys_clk                      ; 11.832 ; 11.717 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[3] ; sys_clk                      ; 11.631 ; 11.429 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[4] ; sys_clk                      ; 11.709 ; 11.538 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[5] ; sys_clk                      ; 11.726 ; 11.625 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[6] ; sys_clk                      ; 11.723 ; 11.915 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_out     ; sys_clk                      ; 11.682 ; 11.383 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_tx    ; sys_clk                      ; 7.149  ; 7.252  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; z[*]        ; sys_clk                      ; 6.783  ; 6.653  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[0]       ; sys_clk                      ; 6.587  ; 6.394  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[1]       ; sys_clk                      ; 6.131  ; 6.022  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[2]       ; sys_clk                      ; 6.783  ; 6.558  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[3]       ; sys_clk                      ; 6.740  ; 6.507  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[4]       ; sys_clk                      ; 6.704  ; 6.653  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[5]       ; sys_clk                      ; 5.943  ; 5.882  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[6]       ; sys_clk                      ; 6.460  ; 6.246  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[7]       ; sys_clk                      ; 6.717  ; 6.535  ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; digital[*]  ; clk_gen:clk_gen|clk_hwx      ; 11.827 ; 12.019 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[0] ; clk_gen:clk_gen|clk_hwx      ; 11.683 ; 11.701 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[1] ; clk_gen:clk_gen|clk_hwx      ; 11.652 ; 11.674 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[2] ; clk_gen:clk_gen|clk_hwx      ; 11.825 ; 11.821 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[3] ; clk_gen:clk_gen|clk_hwx      ; 11.548 ; 11.533 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[4] ; clk_gen:clk_gen|clk_hwx      ; 11.625 ; 11.642 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[5] ; clk_gen:clk_gen|clk_hwx      ; 11.725 ; 11.729 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[6] ; clk_gen:clk_gen|clk_hwx      ; 11.827 ; 12.019 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; led_out     ; clk_gen:clk_gen|clk_hwx      ; 11.347 ; 11.013 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.851  ; 9.753  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.677  ; 9.400  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.664  ; 9.401  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.851  ; 9.127  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.539  ; 9.233  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.616  ; 9.344  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.715  ; 9.345  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.603  ; 9.753  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 8.380  ; 7.277  ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.870  ; 10.062 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.726  ; 9.744  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.695  ; 9.717  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.486  ; 9.864  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.591  ; 9.576  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.668  ; 9.685  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.768  ; 9.772  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 9.870  ; 10.062 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 7.585  ; 8.043  ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
+-------------+------------------------------+--------+--------+------------+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; Data Port   ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                   ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+
; digital[*]  ; sys_clk                      ; 3.343 ; 3.456 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[0] ; sys_clk                      ; 3.457 ; 3.549 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[1] ; sys_clk                      ; 3.431 ; 3.502 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[2] ; sys_clk                      ; 3.524 ; 3.555 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[3] ; sys_clk                      ; 3.343 ; 3.456 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[4] ; sys_clk                      ; 3.404 ; 3.528 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[5] ; sys_clk                      ; 3.442 ; 3.614 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  digital[6] ; sys_clk                      ; 3.614 ; 3.545 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; led_out     ; sys_clk                      ; 2.679 ; 2.782 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rs232_tx    ; sys_clk                      ; 3.342 ; 3.186 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; z[*]        ; sys_clk                      ; 2.377 ; 2.490 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[0]       ; sys_clk                      ; 2.631 ; 2.756 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[1]       ; sys_clk                      ; 2.428 ; 2.539 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[2]       ; sys_clk                      ; 2.693 ; 2.880 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[3]       ; sys_clk                      ; 2.695 ; 2.855 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[4]       ; sys_clk                      ; 2.792 ; 2.998 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[5]       ; sys_clk                      ; 2.377 ; 2.490 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[6]       ; sys_clk                      ; 2.607 ; 2.746 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  z[7]       ; sys_clk                      ; 2.680 ; 2.823 ; Rise       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
; digital[*]  ; clk_gen:clk_gen|clk_hwx      ; 3.809 ; 3.875 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[0] ; clk_gen:clk_gen|clk_hwx      ; 4.032 ; 3.976 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[1] ; clk_gen:clk_gen|clk_hwx      ; 3.859 ; 3.942 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[2] ; clk_gen:clk_gen|clk_hwx      ; 3.937 ; 4.143 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[3] ; clk_gen:clk_gen|clk_hwx      ; 3.809 ; 3.875 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[4] ; clk_gen:clk_gen|clk_hwx      ; 4.003 ; 3.941 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[5] ; clk_gen:clk_gen|clk_hwx      ; 3.902 ; 4.112 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
;  digital[6] ; clk_gen:clk_gen|clk_hwx      ; 4.066 ; 3.958 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; led_out     ; clk_gen:clk_gen|clk_hwx      ; 3.930 ; 4.015 ; Rise       ; clk_gen:clk_gen|clk_hwx                                           ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.711 ; 3.770 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.797 ; 4.177 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.760 ; 3.836 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.123 ; 3.909 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.711 ; 3.770 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.768 ; 4.122 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.172 ; 3.877 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.961 ; 3.860 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.531 ; 3.366 ; Rise       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; digital[*]  ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.683 ; 3.749 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[0] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.063 ; 3.850 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[1] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.733 ; 3.816 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[2] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.811 ; 4.161 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[3] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.683 ; 3.749 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[4] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 4.010 ; 3.815 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[5] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.776 ; 4.198 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
;  digital[6] ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.940 ; 3.832 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
; led_out     ; ir_hwx:ir_hwx|keyCode_reg[0] ; 3.329 ; 3.750 ; Fall       ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ;
+-------------+------------------------------+-------+-------+------------+-------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs232_tx      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digital[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digital[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digital[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digital[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digital[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digital[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digital[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digital[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_rstn                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs232_rx                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ir                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; led_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digital[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digital[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digital[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digital[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digital[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digital[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digital[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; digital[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; z[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; z[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; z[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; z[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; led_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digital[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digital[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digital[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digital[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digital[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digital[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digital[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; digital[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; z[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; z[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; z[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; z[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; led_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digital[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digital[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digital[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digital[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digital[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digital[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digital[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; digital[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; z[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; z[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; z[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                   ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; clk_gen:clk_gen|clk_hwx                                           ; clk_gen:clk_gen|clk_hwx                                           ; 822      ; 0        ; 0        ; 0        ;
; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 1008     ; 0        ; 1008     ; 0        ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 128      ; 128      ; 128      ; 128      ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 4528     ; 0        ; 4528     ; 0        ;
; clk_gen:clk_gen|clk_hwx                                           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1368     ; 1368     ; 0        ; 0        ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 18355    ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                    ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                        ; To Clock                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
; clk_gen:clk_gen|clk_hwx                                           ; clk_gen:clk_gen|clk_hwx                                           ; 822      ; 0        ; 0        ; 0        ;
; clk_gen:clk_gen|clk_hwx                                           ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 1008     ; 0        ; 1008     ; 0        ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 128      ; 128      ; 128      ; 128      ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; 4528     ; 0        ; 4528     ; 0        ;
; clk_gen:clk_gen|clk_hwx                                           ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; ir_hwx:ir_hwx|keyCode_reg[0]                                      ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 1368     ; 1368     ; 0        ; 0        ;
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; 18355    ; 0        ; 0        ; 0        ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 155   ; 155  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 138   ; 138  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Thu May 21 17:31:43 2015
Info: Command: quartus_sta uart_top -c uart_top
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name sys_clk sys_clk
    Info (332110): create_generated_clock -source {PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]} {PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_gen:clk_gen|clk_hwx clk_gen:clk_gen|clk_hwx
    Info (332105): create_clock -period 1.000 -name ir_hwx:ir_hwx|keyCode_reg[0] ir_hwx:ir_hwx|keyCode_reg[0]
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "display|a~2|combout"
    Warning (332126): Node "display|a~2|dataa"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.996     -3091.511 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.299      -100.752 clk_gen:clk_gen|clk_hwx 
    Info (332119):    -3.383       -23.775 ir_hwx:ir_hwx|keyCode_reg[0] 
Info (332146): Worst-case hold slack is -3.248
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.248       -20.897 ir_hwx:ir_hwx|keyCode_reg[0] 
    Info (332119):    -0.190        -0.190 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.453         0.000 clk_gen:clk_gen|clk_hwx 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -53.532 clk_gen:clk_gen|clk_hwx 
    Info (332119):     0.257         0.000 ir_hwx:ir_hwx|keyCode_reg[0] 
    Info (332119):     2.194         0.000 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.934         0.000 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.210     -2825.299 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.923       -91.812 clk_gen:clk_gen|clk_hwx 
    Info (332119):    -3.404       -23.549 ir_hwx:ir_hwx|keyCode_reg[0] 
Info (332146): Worst-case hold slack is -3.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.054       -18.558 ir_hwx:ir_hwx|keyCode_reg[0] 
    Info (332119):    -0.305        -0.305 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.402         0.000 clk_gen:clk_gen|clk_hwx 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -53.532 clk_gen:clk_gen|clk_hwx 
    Info (332119):     0.037         0.000 ir_hwx:ir_hwx|keyCode_reg[0] 
    Info (332119):     2.160         0.000 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.943         0.000 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.151     -1270.314 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.318       -23.959 clk_gen:clk_gen|clk_hwx 
    Info (332119):    -1.156        -6.710 ir_hwx:ir_hwx|keyCode_reg[0] 
Info (332146): Worst-case hold slack is -1.494
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.494       -10.294 ir_hwx:ir_hwx|keyCode_reg[0] 
    Info (332119):    -0.039        -0.039 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.187         0.000 clk_gen:clk_gen|clk_hwx 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -36.000 clk_gen:clk_gen|clk_hwx 
    Info (332119):     0.261         0.000 ir_hwx:ir_hwx|keyCode_reg[0] 
    Info (332119):     2.266         0.000 PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.594         0.000 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 476 megabytes
    Info: Processing ended: Thu May 21 17:31:47 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


