{
   ExpandedHierarchyInLayout: "",
   guistr: "# # String gsaved with Nlview 6.6.11  2017-06-12 bk=1.3860 VDI=40 GEI=35 GUI=JA:1.6
#  -string -flagsOSRD
preplace port clk_in -pg 1 -y 130 -defaultsOSRD
preplace port s00_axi_aresetn_40MHz -pg 1 -y 520 -defaultsOSRD
preplace port S_AXI -pg 1 -y 280 -defaultsOSRD
preplace port bitslip_ena -pg 1 -y 650 -defaultsOSRD
preplace port RXD_N -pg 1 -y 70 -defaultsOSRD
preplace port clk40 -pg 1 -y 500 -defaultsOSRD
preplace port RXD_P -pg 1 -y 50 -defaultsOSRD
preplace port ref_clock -pg 1 -y 190 -defaultsOSRD
preplace port io_reset -pg 1 -y 170 -defaultsOSRD
preplace port m_axis_aclk -pg 1 -y 300 -defaultsOSRD
preplace port M_AXIS -pg 1 -y 470 -defaultsOSRD
preplace port reverse -pg 1 -y 700 -defaultsOSRD
preplace port success -pg 1 -y 780 -defaultsOSRD
preplace port rst_n -pg 1 -y 480 -defaultsOSRD
preplace portBus data_in_to_device -pg 1 -y 180 -defaultsOSRD
preplace portBus in_delay_tap_in1 -pg 1 -y 230 -defaultsOSRD
preplace portBus in_delay_tap_in2 -pg 1 -y 410 -defaultsOSRD
preplace portBus data_in_to_device1 -pg 1 -y 200 -defaultsOSRD
preplace inst axi_clock_converter_1 -pg 1 -lvl 2 -y 320 -defaultsOSRD
preplace inst bitslip_Generator_Master -pg 1 -lvl 4 -y 700 -defaultsOSRD
preplace inst xlconstant_2 -pg 1 -lvl 1 -y 750 -defaultsOSRD
preplace inst rx_controller_SCURVE -pg 1 -lvl 3 -y 600 -defaultsOSRD
preplace inst axis_clock_converter_0 -pg 1 -lvl 5 -y 606 -defaultsOSRD
preplace inst diff_to_diff -pg 1 -lvl 4 -y 60 -defaultsOSRD
preplace inst IDELAY_block -pg 1 -lvl 5 -y 376 -defaultsOSRD
preplace inst inverse_reverse_master -pg 1 -lvl 2 -y 740 -defaultsOSRD
preplace inst F1_F2_FILTER -pg 1 -lvl 4 -y 440 -defaultsOSRD
preplace netloc Conn1 1 0 2 NJ 280 NJ
preplace netloc Receiver_logic_M_AXIS 1 5 1 1800J
preplace netloc F1_F2_OUT 1 4 1 1240
preplace netloc Receiver_logic_data_in_to_device 1 1 5 190 210 NJ 210 NJ 210 NJ 210 1800
preplace netloc io_reset_1 1 0 5 NJ 170 NJ 170 NJ 170 NJ 170 1320J
preplace netloc microblaze_0_Clk 1 0 5 NJ 300 160 420 520J 340 NJ 340 1250J
preplace netloc CLK_40mhZ 1 0 5 NJ 500 180 520 550 520 860 530 1290
preplace netloc bitslip_1 1 4 1 1210
preplace netloc IDELAY_block_data_in_to_device2 1 5 1 1810J
preplace netloc proc_sys_reset_1_peripheral_aresetn 1 0 5 NJ 480 150 480 NJ 480 870J 520 1230J
preplace netloc in_delay_tap_in1_1 1 0 5 NJ 230 NJ 230 NJ 230 NJ 230 1280J
preplace netloc axi_clock_converter_1_M_AXI 1 2 1 540
preplace netloc diff_to_diff_RXD_N_O 1 4 1 1310
preplace netloc tx_controller_hier_INV_RX 1 1 1 150J
preplace netloc F1_F2_IN 1 2 2 560 730 N
preplace netloc bitslip_Generator_Master_success 1 3 3 890 780 1280 716 1810J
preplace netloc RXD_P_1 1 0 4 NJ 50 NJ 50 NJ 50 NJ
preplace netloc clk_wiz_1_clk_out1 1 0 5 NJ 130 NJ 130 NJ 130 NJ 130 1330J
preplace netloc diff_to_diff_0_RXD_P_O 1 4 1 1340
preplace netloc Receiver_logic_dv 1 4 1 1260
preplace netloc rx_controller_v1_0_0_data_out 1 3 1 850
preplace netloc RXD_N_1 1 0 4 NJ 70 NJ 70 NJ 70 NJ
preplace netloc clk_wiz_0_clk_out2 1 0 5 NJ 190 NJ 190 NJ 190 NJ 190 1300J
preplace netloc s00_axi_aresetn_1 1 0 5 NJ 520 170 630 540 680 880 620 1220J
preplace netloc Receiver_logic_gpio_io_o1 1 0 4 NJ 650 NJ 650 520J 690 860J
preplace netloc in_delay_tap_in2_1 1 0 5 NJ 410 NJ 410 530J 360 NJ 360 1270J
preplace netloc xlconstant_3_dout 1 0 2 NJ 700 160J
levelinfo -pg 1 -30 80 370 720 1060 1620 1840 -top -70 -bot 1300
",
}
0
