<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:06:35.635</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0190031</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2024.07.09</openDate><openNumber>10-2024-0107412</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.11.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/179</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예들은, 표시 장치에 관한 것으로서, 더욱 상세하게는, 기판 상에 배치되는 라이트 쉴드층, 라이트 쉴드층 상에 배치되는 제1 버퍼층, 제1 버퍼층 상에 배치되고, 미도핑 영역 및 도핑 영역을 포함하는 실리콘층, 실리콘층 상에 배치되는 제2 버퍼층 및 제2 버퍼층 상에 배치되는 박막 트랜지스터를 포함하고, 도핑 영역은 라이트 쉴드층과 중첩되는 위치에 배치함으로써, 특정 박막 트랜지스터의 에스펙터(S-factor)를 조절하여 넓은 범위의 계조 표현과 빠른 온-오프 동작을 실현할 수 있는 표시 장치를 제공할 수 있다 </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판 상에 배치되는 라이트 쉴드층;상기 라이트 쉴드층 상에 배치되는 제1 버퍼층;상기 제1 버퍼층 상에 배치되고, 미도핑 영역 및 도핑 영역을 포함하는 실리콘층;상기 실리콘층 상에 배치되는 제2 버퍼층; 및상기 제2 버퍼층 상에 배치되는 박막 트랜지스터를 포함하고,상기 도핑 영역은 상기 라이트 쉴드층과 중첩되는 위치에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 상기 제1 항에 있어서,상기 박막 트랜지스터는 반도체 패턴, 게이트 전극, 소스 전극 및 드레인 전극을 포함하고,상기 도핑 영역 및 상기 라이트 쉴드층은 연결 전극을 통해 상기 소스 전극 또는 드레인 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 상기 제1 항에 있어서,상기 도핑 영역의 면적이 상기 라이트 쉴드층의 면적과 동일하거나 큰 표시 장치.</claim></claimInfo><claimInfo><claim>4. 상기 제1 항에 있어서,상기 실리콘층은 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 및 폴리 실리콘으로 이루어진 군에서 선택된 어느 하나를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 상기 제1 항에 있어서,상기 도핑 영역은 n형 불순물 또는 p형 불순물로 도핑된 표시 장치.</claim></claimInfo><claimInfo><claim>6. 상기 제2 항에 있어서,상기 표시 장치는 제1 커패시터 전극 및 제2 커패시터 전극을 포함하는 커패시터를 포함하고,상기 제1 커패시터 전극은 상기 라이트 쉴드층과 동일한 층에 배치되며, 상기 제2 커패시터 전극은 상기 게이트 전극과 동일한 층에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 상기 제6 항에 있어서,상기 제1 커패시터 전극 및 상기 제2 커패시터 전극 사이에 상기 실리콘층의 미도핑 영역이 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 상기 제6 항에 있어서,상기 제2 커패시터 전극은 상기 소스 전극 또는 드레인 전극을 통해 상기 반도체 패턴과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 반도체 패턴은 산화물 반도체를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 기판 상에 배치되는 제1 라이트 쉴드층;상기 제1 라이트 쉴드층 상에 배치되는 제1 버퍼층;상기 제1 버퍼층 상에 배치되고, 미도핑 영역 및 도핑 영역을 포함하는 실리콘층;상기 실리콘층 상에 배치되는 제2 버퍼층;상기 제2 버퍼층 상에 배치되는 제1 및 제2 박막 트랜지스터; 및상기 제1 박막 트랜지스터와 전기적으로 연결되는 발광 소자층을 포함하고,상기 도핑 영역은 상기 제1 라이트 쉴드층과 중첩되는 위치에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 상기 제10 항에 있어서,상기 제1 박막 트랜지스터는 제1 반도체 패턴, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하며,상기 제2 박막 트랜지스터는 제2 반도체 패턴, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하고,상기 도핑 영역 및 상기 제1 라이트 쉴드층은 제1 연결 전극을 통해 상기 제1 소스 전극 또는 제1 드레인 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 상기 제10 항에 있어서,상기 도핑 영역의 면적이 상기 제1 라이트 쉴드층의 면적과 동일하거나 큰 표시 장치.</claim></claimInfo><claimInfo><claim>13. 상기 제10 항에 있어서,상기 실리콘층은 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 및 폴리 실리콘으로 이루어진 군에서 선택된 어느 하나를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 상기 제10 항에 있어서,상기 도핑 영역은 n형 불순물 또는 p형 불순물로 도핑된 표시 장치.</claim></claimInfo><claimInfo><claim>15. 상기 제11 항에 있어서,상기 표시 장치는 제1 커패시터 전극 및 제2 커패시터 전극을 포함하는 커패시터를 포함하고,상기 제1 커패시터 전극은 상기 제1 라이트 쉴드층과 동일한 층에 배치되며, 상기 제2 커패시터 전극은 상기 제1 게이트 전극과 동일한 층에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 상기 제15 항에 있어서,상기 제2 반도체 패턴의 하부에 배치된 제2 라이트 쉴드층을 더 포함하고,상기 제2 라이트 쉴드층 및 상기 제2 반도체 패턴 사이와 상기 제1 커패시터 전극 및 상기 제2 커패시터 전극 사이에 상기 실리콘층의 미도핑 영역이 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 상기 제15 항에 있어서,상기 제2 커패시터 전극은 상기 제1 소스 전극 또는 제1 드레인 전극을 통해 상기 제1 반도체 패턴과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제1 항에 있어서,상기 제1 반도체 패턴은 산화물 반도체를 포함하고,상기 제2 반도체 패턴은 산화물 반도체, 다결정 실리콘 반도체 또는 비정질 실리콘 반도체인 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>KIM, Jin Sung</engName><name>김진성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.30</receiptDate><receiptNumber>1-1-2022-1422215-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.11.05</receiptDate><receiptNumber>1-1-2025-1234459-09</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220190031.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938826990045ec5c6d3f157225867559b21add52c78aef5284cb06e9722bb2fae938fe585de497a7d66005f54330cadc30bb3c512cbc34bd8e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf66b532a156c4392b4b70f234fc58dad65edee41883694b7eab1410f4b9acace25575c5db1717f0faefd84fd0d4c95f1b798fc05bcd0930cd</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>