Fitter report for Galaksija
Tue Oct 07 18:01:39 2025
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Oct 07 18:01:38 2025       ;
; Quartus Prime Version           ; 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Revision Name                   ; Galaksija                                   ;
; Top-level Entity Name           ; sys_top                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 8,648 / 41,910 ( 21 % )                     ;
; Total registers                 ; 12445                                       ;
; Total pins                      ; 145 / 314 ( 46 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 646,565 / 5,662,720 ( 11 % )                ;
; Total RAM Blocks                ; 91 / 553 ( 16 % )                           ;
; Total DSP Blocks                ; 33 / 112 ( 29 % )                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 3 / 6 ( 50 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; On                                    ; Off                                   ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; PowerPlay Power Optimization During Fitting                                ; Off                                   ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Final Placement Optimizations                                              ; Always                                ; Automatically                         ;
; Periphery to Core Placement and Routing Optimization                       ; On                                    ; Off                                   ;
; Auto Packed Registers                                                      ; Normal                                ; Auto                                  ;
; Auto Delay Chains for High Fanout Input Pins                               ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; On                                    ; Auto                                  ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 24          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
;     Processor 3            ;   3.0%      ;
;     Processor 4            ;   2.9%      ;
;     Processor 5            ;   2.5%      ;
;     Processor 6            ;   2.4%      ;
;     Processor 7            ;   2.4%      ;
;     Processor 8            ;   2.3%      ;
;     Processor 9            ;   2.1%      ;
;     Processor 10           ;   2.1%      ;
;     Processor 11           ;   2.1%      ;
;     Processor 12           ;   2.1%      ;
;     Processor 13           ;   2.1%      ;
;     Processor 14           ;   2.1%      ;
;     Processor 15           ;   2.1%      ;
;     Processor 16           ;   2.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                     ; Action           ; Operation                                         ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                          ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; aspi_sck~CLKENA0                                                                                                         ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|div_clk[3]~CLKENA0                                                                                               ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                         ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; hdmi_tx_clk~CLKENA0                                                                                                      ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                         ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                       ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0                                   ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; vga_tx_clk~CLKENA0                                                                                                       ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; FPGA_CLK1_50~inputCLKENA0                                                                                                ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; FPGA_CLK2_50~inputCLKENA0                                                                                                ; Created          ; Placement                                         ; Fitter Periphery Placement      ;           ;                ;                                                                                                                           ;                  ;                       ;
; Add2~6                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; Add27~22                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; Equal31~2                                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; alsa:alsa|Add5~30                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; alsa:alsa|buf_rptr~9                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add17~46                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add20~30                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add50~2                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add69~50                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add74~49                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add74~50                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add75~46                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add80~14                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add84~2                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add85~2                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add91~0                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add93~53                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add94~50                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add95~50                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add177~49                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add179~33                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add181~5                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add181~6                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add182~5                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Add182~6                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan14~0                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan14~1                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan14~1_RESYN1062_BDD1063                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan14~1_RESYN1064_BDD1065                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan15~3                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan19~2                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~0                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~0_OTERM323                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~2                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~2_OTERM265                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~2_RTM0267                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~2_RTM0267                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~3                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~3_RTM0266                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~4                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~4_OTERM269                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan27~5                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan28~2                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~0                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~0_OTERM785                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~0_RTM0787                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~0_RTM0787                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~1                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~1_OTERM791                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~2                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~2_OTERM799                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~3                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~3_OTERM789                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~4                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~4_OTERM797                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~5                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~5_OTERM793                                                                                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~5_RTM0795                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~5_RTM0795                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~6                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~6_RTM0786                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan29~6_RTM0794                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan38~4                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan38~7                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan38~8                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan38~8_RESYN1030_BDD1031                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan38~8_RESYN1032_BDD1033                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan38~9                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan38~9_RESYN1034_BDD1035                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan39~2                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan39~3                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan39~6                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan39~8                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan39~8_RESYN1180_BDD1181                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan39~8_RESYN1182_BDD1183                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan46~0                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan46~1                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan46~1_RESYN1090_BDD1091                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan46~1_RESYN1092_BDD1093                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan53~0                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan53~1                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan53~1_RESYN1044_BDD1045                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|LessThan53~1_RESYN1046_BDD1047                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Mux285~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Mux697~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Mux709~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Mux721~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Mux733~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector32~1                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector36~0                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector43~0                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector43~0_RESYN1086_BDD1087                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector46~0                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector46~1                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector62~0                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector76~0                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector97~0                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector97~0_RESYN1076_BDD1077                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|Selector97~0_RESYN1078_BDD1079                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|i_adrsi~3                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|i_hacc[1]~21                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|i_vacc~12                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|last_v~0                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|last_v~1                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|last_v~2                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|last_v~3                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|last_v~3_RESYN1194_BDD1195                                                                                   ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|last_v~3_RESYN1196_BDD1197                                                                                   ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|last_v~3_RESYN1198_BDD1199                                                                                   ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|lev_dec_v~0                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|lev_dec_v~0_RESYN1192_BDD1193                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_adrs~5                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_bibv~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_bibv~0_RESYN1096_BDD1097                                                                                   ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_bibv~1                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_bibv~1_RESYN1098_BDD1099                                                                                   ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_divstart~0                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[0]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[0]_OTERM455                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[1]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[1]_OTERM443                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[2]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[2]_OTERM469                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[3]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[3]_OTERM441                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[4]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[4]_OTERM451                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[5]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[5]_OTERM447                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[6]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[6]_OTERM461                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[7]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.g[7]_OTERM439                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[0]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[0]_OTERM467                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[1]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[1]_OTERM459                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[2]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[2]_OTERM457                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[3]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[3]_OTERM453                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[4]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[4]_OTERM463                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[5]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[5]_OTERM445                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[6]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[6]_OTERM465                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[7]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.r[7]_OTERM449                                                                                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]_NEW522_RTM0524                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]_OTERM523                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]_NEW519_RTM0521                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]_OTERM520                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]_NEW516_RTM0518                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]_OTERM517                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]_NEW513_RTM0515                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]_OTERM514                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]_NEW510_RTM0512                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]_OTERM511                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]_NEW507_RTM0509                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]_OTERM508                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]_NEW504_RTM0506                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]_OTERM505                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]_NEW501_RTM0503                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]_OTERM502                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]_NEW498_RTM0500                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]_OTERM499                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]_NEW495_RTM0497                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]_OTERM496                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]_NEW492_RTM0494                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]_OTERM493                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]_NEW555_RTM0557                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]_OTERM556                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]_NEW552_RTM0554                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]_OTERM553                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]_NEW549_RTM0551                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]_OTERM550                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]_NEW546_RTM0548                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]_OTERM547                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]_NEW543_RTM0545                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]_OTERM544                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]_NEW540_RTM0542                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]_OTERM541                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]_NEW537_RTM0539                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]_OTERM538                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]_NEW534_RTM0536                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]_OTERM535                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]_NEW531_RTM0533                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]_OTERM532                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]_NEW528_RTM0530                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]_OTERM529                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]_NEW525_RTM0527                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]_OTERM526                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t1[8]                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t1[8]_OTERM331                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t1[8]_OTERM333                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[8]                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[8]_OTERM325                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[8]_OTERM327                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a.t2[8]_OTERM329                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a~0                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase_a~0_RTM0335                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_hfrac[3][11]_RTM0334                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_hfrac[3][11]_RTM0334                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_lastv~0                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_lastv~0_RESYN1080_BDD1081                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]_OTERM257                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]_OTERM259                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]_OTERM261                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[0]_OTERM263                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]_OTERM249                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]_OTERM251                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]_OTERM253                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[1]_OTERM255                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]_OTERM241                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]_OTERM243                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]_OTERM245                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[2]_OTERM247                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]_OTERM233                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]_OTERM235                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]_OTERM237                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[3]_OTERM239                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]_OTERM225                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]_OTERM227                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]_OTERM229                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[4]_OTERM231                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]_OTERM217                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]_OTERM219                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]_OTERM221                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[5]_OTERM223                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]_OTERM209                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]_OTERM211                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]_OTERM213                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[6]_OTERM215                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM197                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM199                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM201                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM203                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM205                                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM207_OTERM775                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM207_OTERM777                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM207_OTERM779                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM207_OTERM781                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lum[7]_OTERM207_OTERM783                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_primv~4                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_primv~4_RESYN1088_BDD1089                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_readlev[0]~1                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_readlev[0]~1_RESYN1082_BDD1083                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_readlev[1]~0                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_readlev[1]~0_RESYN1060_BDD1061                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_addr[7]                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]_OTERM491                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]_OTERM489                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]_OTERM487                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]_OTERM485                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]_OTERM483                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]_OTERM481                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]_OTERM479                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]_OTERM477                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]_OTERM475                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]_OTERM473                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]_OTERM471                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]_OTERM579                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]_OTERM577                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]_OTERM575                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]_OTERM573                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]_OTERM571                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]_OTERM569                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]_OTERM567                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]_OTERM565                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]_OTERM563                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]_OTERM561                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]_OTERM559                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[8]                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[8]_OTERM337                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[8]_OTERM339                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t2[8]                                                                                       ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t2[8]_OTERM271                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t2[8]_OTERM273                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a~0                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a~0_RTM0341                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vacc[12]~2                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vacc[12]~2_RESYN1200_BDD1201                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vacc_next~11                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vacc~13                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vcpt_sync[9]~0                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vcpt_sync[9]~1                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vcpt_sync[9]~2                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vcpt_sync[9]~2_RESYN1026_BDD1027                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vcpt_sync[9]~2_RESYN1028_BDD1029                                                                           ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vmode[2]_RTM0340                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vmode[2]_RTM0340                                                                                           ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpe~1                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpe~7                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpe~8                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpe~8_RESYN1066_BDD1067                                                                                    ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpe~8_RESYN1068_BDD1069                                                                                    ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpe~8_RESYN1070_BDD1071                                                                                    ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[0]_OTERM369                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[0]_OTERM661                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[0]_OTERM665_OTERM933                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[0]_OTERM665_OTERM935                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[0]_OTERM665_OTERM937                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[0]_OTERM665_OTERM939                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[1]_OTERM367                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[1]_OTERM655                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[1]_OTERM659_OTERM941                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[1]_OTERM659_OTERM943                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[1]_OTERM659_OTERM945                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[1]_OTERM659_OTERM947                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[2]_OTERM365                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[2]_OTERM649                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[2]_OTERM653_OTERM949                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[2]_OTERM653_OTERM951                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[2]_OTERM653_OTERM953                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[2]_OTERM653_OTERM955                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[3]_OTERM363                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[3]_OTERM643                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[3]_OTERM647_OTERM957                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[3]_OTERM647_OTERM959                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[3]_OTERM647_OTERM961                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[3]_OTERM647_OTERM963                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[4]_OTERM361                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[4]_OTERM637                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[4]_OTERM641_OTERM965                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[4]_OTERM641_OTERM967                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[4]_OTERM641_OTERM969                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[4]_OTERM641_OTERM971                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[5]_OTERM359                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[5]_OTERM631                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[5]_OTERM635_OTERM973                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[5]_OTERM635_OTERM975                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[5]_OTERM635_OTERM977                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[5]_OTERM635_OTERM979                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[6]_OTERM357                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[6]_OTERM625                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[6]_OTERM629_OTERM981                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[6]_OTERM629_OTERM983                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[6]_OTERM629_OTERM985                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[6]_OTERM629_OTERM987                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[7]_OTERM355                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[7]_OTERM619                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[7]_OTERM623_OTERM989                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[7]_OTERM623_OTERM991                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[7]_OTERM623_OTERM993                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].b[7]_OTERM623_OTERM995                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM387                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM721                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM725_OTERM801                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM725_OTERM803                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM725_OTERM805                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM725_OTERM807                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM725_OTERM809                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM725_OTERM811                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[1]_OTERM385                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[1]_OTERM703                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[1]_OTERM707_OTERM829                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[1]_OTERM707_OTERM831                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[1]_OTERM707_OTERM833                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[1]_OTERM707_OTERM835                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[2]_OTERM353                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[2]_OTERM613                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[2]_OTERM617_OTERM885                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[2]_OTERM617_OTERM887                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[2]_OTERM617_OTERM889                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[2]_OTERM617_OTERM891                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[3]_OTERM351                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[3]_OTERM607                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[3]_OTERM611_OTERM893                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[3]_OTERM611_OTERM895                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[3]_OTERM611_OTERM897                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[3]_OTERM611_OTERM899                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[4]_OTERM349                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[4]_OTERM601                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[4]_OTERM605_OTERM901                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[4]_OTERM605_OTERM903                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[4]_OTERM605_OTERM905                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[4]_OTERM605_OTERM907                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[5]_OTERM389                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[5]_OTERM715                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[5]_OTERM719_OTERM813                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[5]_OTERM719_OTERM815                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[5]_OTERM719_OTERM817                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[5]_OTERM719_OTERM819                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[6]_OTERM383                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[6]_OTERM697                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[6]_OTERM701_OTERM837                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[6]_OTERM701_OTERM839                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[6]_OTERM701_OTERM841                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[6]_OTERM701_OTERM843                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[7]_OTERM377                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[7]_OTERM685                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[7]_OTERM689_OTERM853                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[7]_OTERM689_OTERM855                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[7]_OTERM689_OTERM857                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[7]_OTERM689_OTERM859                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[0]_OTERM375                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[0]_OTERM679                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[0]_OTERM683_OTERM861                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[0]_OTERM683_OTERM863                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[0]_OTERM683_OTERM865                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[0]_OTERM683_OTERM867                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[1]_OTERM371                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[1]_OTERM673                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[1]_OTERM677_OTERM869                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[1]_OTERM677_OTERM871                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[1]_OTERM677_OTERM873                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[1]_OTERM677_OTERM875                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[2]_OTERM347                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[2]_OTERM595                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[2]_OTERM599_OTERM909                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[2]_OTERM599_OTERM911                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[2]_OTERM599_OTERM913                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[2]_OTERM599_OTERM915                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[3]_OTERM345                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[3]_OTERM589                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[3]_OTERM593_OTERM917                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[3]_OTERM593_OTERM919                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[3]_OTERM593_OTERM921                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[3]_OTERM593_OTERM923                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[4]_OTERM343                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[4]_OTERM581                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[4]_OTERM583                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[4]_OTERM587_OTERM925                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[4]_OTERM587_OTERM927                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[4]_OTERM587_OTERM929                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[4]_OTERM587_OTERM931                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[5]_OTERM373                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[5]_OTERM667                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[5]_OTERM671_OTERM877                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[5]_OTERM671_OTERM879                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[5]_OTERM671_OTERM881                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[5]_OTERM671_OTERM883                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[6]_OTERM381                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[6]_OTERM691                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[6]_OTERM695_OTERM845                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[6]_OTERM695_OTERM847                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[6]_OTERM695_OTERM849                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[6]_OTERM695_OTERM851                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[7]_OTERM379                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[7]_OTERM709                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[7]_OTERM713_OTERM821                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[7]_OTERM713_OTERM823                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[7]_OTERM713_OTERM825                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].r[7]_OTERM713_OTERM827                                                                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[0]_OTERM189                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[0]_OTERM191                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[0]_OTERM193                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[0]_OTERM195                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[1]_OTERM181                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[1]_OTERM183                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[1]_OTERM185                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[1]_OTERM187                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[2]_OTERM173                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[2]_OTERM175                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[2]_OTERM177                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[2]_OTERM179                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[3]_OTERM165                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[3]_OTERM167                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[3]_OTERM169                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[3]_OTERM171                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[4]_OTERM157                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[4]_OTERM159                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[4]_OTERM161                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[4]_OTERM163                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[5]_OTERM149                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[5]_OTERM151                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[5]_OTERM153                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[5]_OTERM155                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[6]_OTERM141                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[6]_OTERM143                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[6]_OTERM145                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[6]_OTERM147                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[7]_OTERM133                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[7]_OTERM135                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[7]_OTERM137                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[7]_OTERM139                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[0]_OTERM125                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[0]_OTERM127                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[0]_OTERM129                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[0]_OTERM131                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[1]_OTERM117                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[1]_OTERM119                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[1]_OTERM121                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[1]_OTERM123                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[2]_OTERM109                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[2]_OTERM111                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[2]_OTERM113                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[2]_OTERM115                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[3]_OTERM101                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[3]_OTERM103                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[3]_OTERM105                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[3]_OTERM107                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[4]_OTERM93                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[4]_OTERM95                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[4]_OTERM97                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[4]_OTERM99                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[5]_OTERM85                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[5]_OTERM87                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[5]_OTERM89                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[5]_OTERM91                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[6]_OTERM77                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[6]_OTERM79                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[6]_OTERM81                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[6]_OTERM83                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[7]_OTERM69                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[7]_OTERM71                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[7]_OTERM73                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[7]_OTERM75                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[0]_OTERM61                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[0]_OTERM63                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[0]_OTERM65                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[0]_OTERM67                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[1]_OTERM53                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[1]_OTERM55                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[1]_OTERM57                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[1]_OTERM59                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[2]_OTERM45                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[2]_OTERM47                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[2]_OTERM49                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[2]_OTERM51                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[3]_OTERM37                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[3]_OTERM39                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[3]_OTERM41                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[3]_OTERM43                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[4]_OTERM29                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[4]_OTERM31                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[4]_OTERM33                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[4]_OTERM35                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[5]_OTERM21                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[5]_OTERM23                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[5]_OTERM25                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[5]_OTERM27                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[6]_OTERM13                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[6]_OTERM15                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[6]_OTERM17                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[6]_OTERM19                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]_OTERM1                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]_OTERM3                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]_OTERM5                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]_OTERM7                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]_OTERM9                                                                                  ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]_OTERM11                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[0]_OTERM437                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[0]_OTERM773                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[1]_OTERM435                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[1]_OTERM771                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[2]_OTERM433                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[2]_OTERM769                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[3]_OTERM431                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[3]_OTERM767                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[4]_OTERM429                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[4]_OTERM765                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[5]_OTERM427                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[5]_OTERM763                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[6]_OTERM425                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[6]_OTERM761                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[7]_OTERM423                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].b[7]_OTERM759                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[0]_OTERM421                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[0]_OTERM757                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[1]_OTERM419                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[1]_OTERM755                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[2]_OTERM417                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[2]_OTERM753                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[3]_OTERM415                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[3]_OTERM751                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[4]_OTERM413                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[4]_OTERM749                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[5]_OTERM411                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[5]_OTERM747                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[6]_OTERM409                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[6]_OTERM745                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[7]_OTERM407                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].g[7]_OTERM743                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[0]_OTERM405                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[0]_OTERM741                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[1]_OTERM403                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[1]_OTERM739                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[2]_OTERM401                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[2]_OTERM737                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[3]_OTERM399                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[3]_OTERM735                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[4]_OTERM397                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[4]_OTERM733                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[5]_OTERM395                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[5]_OTERM731                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[6]_OTERM393                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[6]_OTERM729                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[7]_OTERM391                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[1].r[7]_OTERM727                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].b[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].b[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].b[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].b[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].b[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].b[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].b[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].b[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].g[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].g[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].g[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].g[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].g[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].g[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].g[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].g[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].r[0]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].r[1]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].r[2]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].r[3]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].r[4]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].r[5]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].r[6]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_vpix_outer[2].r[7]                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|off_v~12                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|vcarry_v~0                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|v~8                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; audio_out:audio_out|i2s:i2s|Add0~18                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; audio_out:audio_out|i2s:i2s|bit_cnt~2                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; cnt~3                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ddr_svc:ddr_svc|Add1~14                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ddr_svc:ddr_svc|state~2                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|Add3~29                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|Add3~30                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|Add4~46                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|Add5~30                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|Add9~58                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan1~5                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan1~13                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan1~14                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan2~6                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan3~4                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan4~9                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Add1~22                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Add2~22                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Add3~21                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Add3~22                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Add4~22                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Add5~22                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Add7~22                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Add8~21                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|A~29                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Equal24~2                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|PC~29                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|PC~31                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|PC~33                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|PC~39                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|SP~11                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_ALU:alu|Add3~2                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_ALU:alu|Add5~2                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_ALU:alu|DAA_Q[1]~0                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_ALU:alu|Q_t~37                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_ALU:alu|Q_t~38                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TmpAddr~6                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|Add0~26                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|Add7~34                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|LessThan7~1                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|screen_x[0]~1                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|Add4~26                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|Add10~42                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|Selector227~0                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt~12                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~1_OTERM321                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~5                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~5_OTERM319                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~9                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~9_OTERM317                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~13                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~13_OTERM315                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~17                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~17_OTERM313                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~21                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~21_OTERM311                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~25                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~25_OTERM309                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~29                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~29_OTERM307                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~33                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~33_OTERM305                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~37                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~37_OTERM303                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~41                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~41_OTERM301                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~45                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~45_OTERM299                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~49                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~49_OTERM297                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~53                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~53_OTERM295                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~57                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~57_OTERM293                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~61                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~61_OTERM291                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~65                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~65_OTERM289                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~69                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~69_OTERM287                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~73                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~73_OTERM285                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~77                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~77_OTERM283                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~81                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~81_OTERM281                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~85                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~85_OTERM279                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~89                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~89_NEW_REG274_RTM0276                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~89_OTERM275                                                                                            ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~89_RTM0277                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~89_RTM0277                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add2~90                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add17~10                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add19~81                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add20~6                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add22~70                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Add24~34                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~0                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~1                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~2                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~2_RESYN1012_BDD1013                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~2_RESYN1014_BDD1015                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~3                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~4                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~5                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal9~6                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal10~2                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal10~5                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal10~7                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal10~8                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal10~8_RESYN1186_BDD1187                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal10~11                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal10~11_RESYN998_BDD999                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal10~11_RESYN1000_BDD1001                                                                                ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal12~0                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal12~1                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal12~1_RESYN1188_BDD1189                                                                                 ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal12~2                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal12~4                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal12~5                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|Equal12~6                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|always3~7                                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[0]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[1]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[2]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[3]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[4]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[5]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[6]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[7]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[8]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[9]                                                                                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[10]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[11]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[12]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[13]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[14]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[15]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[16]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[17]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[18]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[19]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[20]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|cnt[21]                                                                                                     ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|f1~0                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_osd_start~13                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~1                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~2                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~2_RESYN1190_BDD1191                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~4                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~5                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~6                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~6_RESYN1004_BDD1005                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~6_RESYN1006_BDD1007                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~7                                                                                                    ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~7_RESYN1008_BDD1009                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~8                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN1052_BDD1053                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN1054_BDD1055                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_de~8_RESYN1056_BDD1057                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_en~0                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_en~0_RESYN1074_BDD1075                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_en~1                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_en~1_RESYN1084_BDD1085                                                                                  ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_hcnt2~2                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt[5]~3                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt[5]~3_RESYN1024_BDD1025                                                                             ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_vcnt~25                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|pixcnt[8]~0                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|pixcnt[8]~0_RESYN1016_BDD1017                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|pixcnt[8]~0_RESYN1018_BDD1019                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|pixcnt[8]~1                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|pixcnt[8]~2                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|pixcnt[8]~2_RESYN1020_BDD1021                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|pixcnt[8]~2_RESYN1022_BDD1023                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|v_cnt[17]~4                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|v_cnt[17]~4_RESYN1072_BDD1073                                                                               ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:hdmi_osd|v_cnt~6                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|Add17~2                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|Add19~65                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|Add20~2                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|Add22~30                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|Add24~26                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|Equal12~4                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|h_osd_start~8                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|osd_hcnt2~0                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|osd_vcnt~16                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; osd:vga_osd|v_cnt~5                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_cfg_hdmi:pll_cfg_hdmi|Selector23~3                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_cfg_hdmi:pll_cfg_hdmi|Selector27~1                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_cfg_hdmi:pll_cfg_hdmi|Selector27~2                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_cfg_hdmi:pll_cfg_hdmi|Selector27~4                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_cfg_hdmi:pll_cfg_hdmi|Selector34~7                                                                                   ; Deleted          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_cfg_hdmi:pll_cfg_hdmi|Selector34~8                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_cfg_hdmi:pll_cfg_hdmi|dprio_mux:dprio_mux_inst|dprio_address[3]~13                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add6~74                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add10~33                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Add21~1                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Equal5~6                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|LessThan5~9                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|Selector39~0                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac~43                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|Add1~29                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|Add2~18                                          ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminate_counter~8                        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; vga_out:vga_scaler_out|Add5~1                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; vga_out:vga_scaler_out|Add5~1_RESYN1184_BDD1185                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; vga_out:vga_scaler_out|Add5~5                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|cntr_ohf:cntr1|counter_comb_bita0~COUT     ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]~0        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; yc_out:yc_out|Add28~30                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; yc_out:yc_out|Add29~39                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; yc_out:yc_out|Add30~30                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; yc_out:yc_out|Add33~30                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; yc_out:yc_out|altshift_taps:phase[2].y_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_comb_bita0~COUT        ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; yc_out:yc_out|altshift_taps:phase[2].y_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]~0           ; Modified         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|i_h_frac[8]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[8]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[8]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|i_h_frac[8]~_Duplicate_1                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[8]~_Duplicate_1                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[8]~_Duplicate_2                                                                                      ; Q                ;                       ;
; ascal:ascal|i_h_frac[8]~_Duplicate_2                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[8]~_Duplicate_2                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[8]~_Duplicate_3                                                                                      ; Q                ;                       ;
; ascal:ascal|i_h_frac[9]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[9]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[9]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|i_h_frac[9]~_Duplicate_1                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[9]~_Duplicate_1                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[9]~_Duplicate_2                                                                                      ; Q                ;                       ;
; ascal:ascal|i_h_frac[9]~_Duplicate_2                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[9]~_Duplicate_2                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[9]~_Duplicate_3                                                                                      ; Q                ;                       ;
; ascal:ascal|i_h_frac[10]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[10]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[10]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_h_frac[10]~_Duplicate_1                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[10]~_Duplicate_1                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[10]~_Duplicate_2                                                                                     ; Q                ;                       ;
; ascal:ascal|i_h_frac[10]~_Duplicate_2                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[10]~_Duplicate_2                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[10]~_Duplicate_3                                                                                     ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_1                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_1                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_2                                                                                     ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_2                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_2                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_3                                                                                     ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_3                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_3                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_4                                                                                     ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_4                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_4                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_5                                                                                     ; Q                ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_5                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_h_frac[11]~_Duplicate_5                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_h_frac[11]~_Duplicate_6                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[0]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[0]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[1]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[1]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[2]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[2]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[3]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[3]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[4]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[4]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[5]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[5]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[6]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[6]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.b[7]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.b[7]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.b[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[0]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[0]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[1]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[1]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[2]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[2]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[3]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[3]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[4]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[4]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[5]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[5]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[6]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[6]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.g[7]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.g[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[0]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[1]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[1]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[2]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[2]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[3]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[3]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[4]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[4]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[5]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[5]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[6]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[6]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix2.r[7]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; AX               ;                       ;
; ascal:ascal|i_hpix2.r[7]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix2.r[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[0]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[0]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[1]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[1]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[2]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[2]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[3]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[3]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[4]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[4]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[5]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[5]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[6]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[6]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.b[7]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add32~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.b[7]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.b[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[0]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[0]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[1]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[1]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[2]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[2]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[3]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[3]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[4]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[4]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[5]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[5]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[6]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[6]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.g[7]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add31~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.g[7]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.g[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[0]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[0]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[0]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[1]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[1]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[1]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[2]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[2]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[2]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[3]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[3]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[3]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[4]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[4]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[4]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[5]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[5]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[5]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[6]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[6]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[6]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_hpix3.r[7]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add30~8                                                                                                       ; BX               ;                       ;
; ascal:ascal|i_hpix3.r[7]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_hpix3.r[7]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[6]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[6]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[6]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_1                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_1                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[6]~_Duplicate_2                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_2                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[6]~_Duplicate_2                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[6]~_Duplicate_3                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[7]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[7]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[7]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[7]~_Duplicate_1                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[7]~_Duplicate_1                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[7]~_Duplicate_2                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[7]~_Duplicate_2                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[7]~_Duplicate_2                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[7]~_Duplicate_3                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[8]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[8]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[8]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[8]~_Duplicate_1                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[8]~_Duplicate_1                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[8]~_Duplicate_2                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[8]~_Duplicate_2                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[8]~_Duplicate_2                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[8]~_Duplicate_3                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[9]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[9]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[9]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[9]~_Duplicate_1                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[9]~_Duplicate_1                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[9]~_Duplicate_2                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[9]~_Duplicate_2                                                                                     ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[9]~_Duplicate_2                                                                                     ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[9]~_Duplicate_3                                                                                      ; Q                ;                       ;
; ascal:ascal|i_v_frac[10]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[10]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[10]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[10]~_Duplicate_1                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[10]~_Duplicate_1                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[10]~_Duplicate_2                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[10]~_Duplicate_2                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[10]~_Duplicate_2                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[10]~_Duplicate_3                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_1                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add35~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_1                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_2                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_2                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_2                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_3                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_3                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add36~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_3                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_4                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_4                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_4                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_5                                                                                     ; Q                ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_5                                                                                    ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add37~8                                                                                                       ; BY               ;                       ;
; ascal:ascal|i_v_frac[11]~_Duplicate_5                                                                                    ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|i_v_frac[11]~_Duplicate_6                                                                                     ; Q                ;                       ;
; ascal:ascal|o_adrs_pre[0]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Mult14~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[1]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[2]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[3]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[4]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[5]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[6]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[7]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[8]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[9]                                                                                                ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[10]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[11]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[12]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[13]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[14]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[15]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[16]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[17]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[18]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[19]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[20]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[21]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[22]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_adrs_pre[23]                                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b0[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.b1[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g0[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.g1[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r0[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_h_poly_t.r1[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_hpixq[8][0].b[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].b[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].g[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][0].r[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].b[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].g[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][1].r[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].b[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].g[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][2].r[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].b[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].g[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_hpixq[8][3].r[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[0]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[1]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[2]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[3]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[4]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[5]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[6]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[7]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~0                                                                                          ; Deleted          ; Register Packing                                  ; Timing optimization             ; COMBOUT   ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_ta[8]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[0]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[1]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[2]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[3]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[4]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[5]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[6]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]                                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_1                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_1                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_1                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_2                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_2                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_2                                                                               ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_3                                                                                ; Q                ;                       ;
; ascal:ascal|o_poly_lerp_tb[7]~_Duplicate_3                                                                               ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_poly_phase.t0[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[8]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[9]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[10]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[11]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[12]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[13]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[14]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[15]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[16]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t0[17]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[8]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[9]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[10]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[11]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[12]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[13]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[14]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[15]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[16]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t1[17]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[8]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[9]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[10]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[11]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[12]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[13]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[14]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[15]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[16]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t2[17]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[0]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[1]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[2]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[3]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[4]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[5]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[6]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[7]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[8]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[9]                                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[10]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[11]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[12]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[13]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[14]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[15]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[16]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase.t3[17]                                                                                          ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t0[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t1[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t2[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_a2.t3[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; BY               ;                       ;
; ascal:ascal|o_poly_phase_b.t0[0]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a30                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[1]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a31                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[2]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a32                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[3]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a33                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[4]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a34                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[5]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a35                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[6]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a36                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[7]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a37                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[8]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a38                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t0[9]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a39                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[0]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a20                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[1]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a21                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[2]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a22                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[3]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a23                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[4]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a24                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[5]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a25                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[6]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a26                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[7]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a27                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[8]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a28                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t1[9]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a29                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[0]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a10                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[1]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a11                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[2]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a12                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[3]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a13                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[4]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a14                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[5]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a15                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[6]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a16                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[7]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a17                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[8]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a18                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t2[9]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a19                                    ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[0]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a0                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[1]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a1                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[2]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a2                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[3]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a3                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[4]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a4                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[5]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a5                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[6]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a6                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[7]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a7                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[8]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a8                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b.t3[9]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ram_block1a9                                     ; PORTBDATAOUT     ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t0[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add103~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t1[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add104~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t2[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add105~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_poly_phase_b2.t3[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add106~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_stride[0]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[0]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[0]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[0]~SCLR_LUT                                                                                         ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_stride[1]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[1]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[1]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[1]~SCLR_LUT                                                                                         ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_stride[2]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[2]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[2]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[2]~SCLR_LUT                                                                                         ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_stride[3]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[3]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[3]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[3]~SCLR_LUT                                                                                         ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_stride[4]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[4]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[4]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[4]~SCLR_LUT                                                                                         ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_stride[5]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[5]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[5]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[5]~SCLR_LUT                                                                                         ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_stride[6]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[6]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[6]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[6]~SCLR_LUT                                                                                         ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_stride[7]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[7]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[7]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[7]~SCLR_LUT                                                                                         ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_stride[8]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[8]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[8]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[9]                                                                                                  ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[9]                                                                                                  ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[9]~_Duplicate_1                                                                                      ; Q                ;                       ;
; ascal:ascal|o_stride[10]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[10]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[10]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|o_stride[11]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[11]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[11]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|o_stride[12]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[12]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[12]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|o_stride[13]                                                                                                 ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_adrs_pre[0]                                                                                                 ; AY               ;                       ;
; ascal:ascal|o_stride[13]                                                                                                 ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_stride[13]~_Duplicate_1                                                                                     ; Q                ;                       ;
; ascal:ascal|o_v_poly_t.b0[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b0[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.b1[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g0[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.g1[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r0[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[8]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[9]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[10]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[11]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[12]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[13]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[14]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[15]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[16]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[17]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[18]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[19]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[20]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[21]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[22]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[23]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[24]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[25]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_v_poly_t.r1[26]                                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; RESULTA          ;                       ;
; ascal:ascal|o_vpixq[0].b[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].b[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].g[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[0].r[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[1].b[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].b[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].g[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[1].r[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[2].b[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].b[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].g[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[2].r[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; BX               ;                       ;
; ascal:ascal|o_vpixq[3].b[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].b[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].g[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[0]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[1]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[2]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[3]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[4]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[5]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[6]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AX               ;                       ;
; ascal:ascal|o_vpixq[3].r[7]                                                                                              ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AX               ;                       ;
; hdmi_out_d[0]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[0]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[1]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[1]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[2]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[2]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[3]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[3]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[4]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[4]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[5]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[5]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[6]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[6]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[7]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[7]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[8]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[8]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[9]                                                                                                            ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[9]~output                                                                                                       ; I                ;                       ;
; hdmi_out_d[10]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[10]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[11]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[11]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[12]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[12]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[13]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[13]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[14]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[14]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[15]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[15]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[16]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[16]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[17]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[17]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[18]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[18]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[19]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[19]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[20]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[20]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[21]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[21]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[22]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[22]~output                                                                                                      ; I                ;                       ;
; hdmi_out_d[23]                                                                                                           ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_D[23]~output                                                                                                      ; I                ;                       ;
; hdmi_out_de                                                                                                              ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_DE~output                                                                                                         ; I                ;                       ;
; hdmi_out_hs                                                                                                              ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_HS~output                                                                                                         ; I                ;                       ;
; hdmi_out_vs                                                                                                              ; Duplicated       ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; hdmi_out_vs~_Duplicate_1                                                                                                  ; Q                ;                       ;
; hdmi_out_vs                                                                                                              ; Packed Register  ; Register Packing                                  ; Fast Output Register assignment ; Q         ;                ; HDMI_TX_VS~output                                                                                                         ; I                ;                       ;
; shadowmask:HDMI_shadowmask|lut[0]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a0                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[1]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a1                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[2]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a2                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[3]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a3                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[4]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a4                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[5]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a5                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[6]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a6                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[7]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a7                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[8]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a8                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[9]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a9                          ; PORTBDATAOUT     ;                       ;
; shadowmask:HDMI_shadowmask|lut[10]                                                                                       ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ram_block1a10                         ; PORTBDATAOUT     ;                       ;
; yc_out:yc_out|phase[1].u[10]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[11]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[12]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[13]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[14]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[15]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[16]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[17]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[18]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[19]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].u[20]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult0~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[10]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[11]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[12]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[13]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[14]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[15]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[16]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[17]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[18]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[19]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; yc_out:yc_out|phase[1].v[20]                                                                                             ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; yc_out:yc_out|Mult1~8                                                                                                     ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[0]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[1]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[2]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[3]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[4]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[5]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[6]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[7]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[8]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[9]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[10]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[11]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[12]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[13]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[14]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[15]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[16]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add172~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_2                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_3                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_3                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add170~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_3                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_4                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_4                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_4                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_5                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t1[17]~_Duplicate_5                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add168~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[0]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[1]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[2]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[3]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[4]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[5]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[6]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[7]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[8]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[9]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[10]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[11]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[12]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[13]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[14]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[15]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[16]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add173~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_2                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_3                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_3                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add171~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_3                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_4                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_4                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_4                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_5                                                                            ; Q                ;                       ;
; ascal:ascal|o_h_poly_phase.t3[17]~_Duplicate_5                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add169~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[0]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[1]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[2]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[3]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[4]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[5]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[6]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[7]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[8]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[9]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[10]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[11]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[12]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[13]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[14]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[15]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[16]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add231~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_2                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_3                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_3                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add229~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_3                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_4                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_4                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_4                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_5                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t1[17]~_Duplicate_5                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add227~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[0]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[1]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[2]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[3]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[4]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[5]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]~SCLR_LUT                                                                                ; Created          ; Register Packing                                  ; Timing optimization             ;           ;                ;                                                                                                                           ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[6]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[7]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[8]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]                                                                                         ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]                                                                                         ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_1                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_1                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_1                                                                            ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_2                                                                             ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[9]~_Duplicate_2                                                                            ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[10]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[11]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[12]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[13]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[14]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[15]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[16]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]                                                                                        ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]                                                                                        ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_1                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_1                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add232~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_1                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_2                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_2                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_2                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_3                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_3                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add230~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_3                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_4                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_4                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_4                                                                           ; Duplicated       ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_5                                                                            ; Q                ;                       ;
; ascal:ascal|o_v_poly_phase.t3[17]~_Duplicate_5                                                                           ; Packed Register  ; Register Packing                                  ; Timing optimization             ; Q         ;                ; ascal:ascal|Add228~8                                                                                                      ; AY               ;                       ;
; FB_STRIDE[0]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; FB_STRIDE[0]~DUPLICATE                                                                                                    ;                  ;                       ;
; FB_STRIDE[5]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; FB_STRIDE[5]~DUPLICATE                                                                                                    ;                  ;                       ;
; FB_STRIDE[9]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; FB_STRIDE[9]~DUPLICATE                                                                                                    ;                  ;                       ;
; HSET[0]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; HSET[0]~DUPLICATE                                                                                                         ;                  ;                       ;
; LFB_BASE[6]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[6]~DUPLICATE                                                                                                     ;                  ;                       ;
; LFB_BASE[12]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[12]~DUPLICATE                                                                                                    ;                  ;                       ;
; LFB_BASE[14]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; LFB_BASE[14]~DUPLICATE                                                                                                    ;                  ;                       ;
; PhaseInc[1]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; PhaseInc[1]~DUPLICATE                                                                                                     ;                  ;                       ;
; PhaseInc[8]                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; PhaseInc[8]~DUPLICATE                                                                                                     ;                  ;                       ;
; PhaseInc[31]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; PhaseInc[31]~DUPLICATE                                                                                                    ;                  ;                       ;
; PhaseInc[37]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; PhaseInc[37]~DUPLICATE                                                                                                    ;                  ;                       ;
; VSET[5]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VSET[5]~DUPLICATE                                                                                                         ;                  ;                       ;
; acx_att[4]                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; acx_att[4]~DUPLICATE                                                                                                      ;                  ;                       ;
; adj_address[2]                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; adj_address[2]~DUPLICATE                                                                                                  ;                  ;                       ;
; adj_data[16]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; adj_data[16]~DUPLICATE                                                                                                    ;                  ;                       ;
; alsa:alsa|acc[17]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[17]~DUPLICATE                                                                                               ;                  ;                       ;
; alsa:alsa|acc[18]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[18]~DUPLICATE                                                                                               ;                  ;                       ;
; alsa:alsa|acc[20]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[20]~DUPLICATE                                                                                               ;                  ;                       ;
; alsa:alsa|acc[22]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[22]~DUPLICATE                                                                                               ;                  ;                       ;
; alsa:alsa|acc[26]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[26]~DUPLICATE                                                                                               ;                  ;                       ;
; alsa:alsa|acc[27]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[27]~DUPLICATE                                                                                               ;                  ;                       ;
; alsa:alsa|acc[29]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[29]~DUPLICATE                                                                                               ;                  ;                       ;
; alsa:alsa|acc[30]                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|acc[30]~DUPLICATE                                                                                               ;                  ;                       ;
; alsa:alsa|buf_len[7]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[7]~DUPLICATE                                                                                            ;                  ;                       ;
; alsa:alsa|buf_len[16]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_len[16]~DUPLICATE                                                                                           ;                  ;                       ;
; alsa:alsa|buf_wptr[4]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[4]~DUPLICATE                                                                                           ;                  ;                       ;
; alsa:alsa|buf_wptr[17]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|buf_wptr[17]~DUPLICATE                                                                                          ;                  ;                       ;
; alsa:alsa|data2[10]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[10]~DUPLICATE                                                                                             ;                  ;                       ;
; alsa:alsa|data2[15]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[15]~DUPLICATE                                                                                             ;                  ;                       ;
; alsa:alsa|data2[23]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[23]~DUPLICATE                                                                                             ;                  ;                       ;
; alsa:alsa|data2[33]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[33]~DUPLICATE                                                                                             ;                  ;                       ;
; alsa:alsa|data2[36]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[36]~DUPLICATE                                                                                             ;                  ;                       ;
; alsa:alsa|data2[43]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[43]~DUPLICATE                                                                                             ;                  ;                       ;
; alsa:alsa|data2[46]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[46]~DUPLICATE                                                                                             ;                  ;                       ;
; alsa:alsa|data2[59]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|data2[59]~DUPLICATE                                                                                             ;                  ;                       ;
; alsa:alsa|spicnt[0]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; alsa:alsa|spicnt[0]~DUPLICATE                                                                                             ;                  ;                       ;
; ascal:ascal|LessThan27~2_OTERM265                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|LessThan27~2_OTERM265DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|avl_o_vs                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|avl_o_vs~DUPLICATE                                                                                            ;                  ;                       ;
; ascal:ascal|i_acpt[0]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_acpt[0]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_adrsi[16]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[16]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_adrsi[20]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[20]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_adrsi[22]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_adrsi[22]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_count[1]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_count[1]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_de_delay[0]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_delay[0]~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|i_de_delay[2]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_de_delay[2]~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|i_hacc[4]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[4]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_hacc[7]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[7]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_hacc[10]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hacc[10]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_hbcpt[0]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hbcpt[0]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_hbcpt[4]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hbcpt[4]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_hcpt[0]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hcpt[0]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_hcpt[3]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hcpt[3]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_hcpt[5]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hcpt[5]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_hmax[7]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hmax[7]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_hpix.b[2]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix.b[2]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_hpix.b[4]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix.b[4]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_hpix.g[0]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix.g[0]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_hpix.g[2]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix.g[2]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_hpix.g[5]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix.g[5]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_hpix1.r[3]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix1.r[3]~DUPLICATE                                                                                        ;                  ;                       ;
; ascal:ascal|i_hpix2.g[2]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix2.g[2]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix2.g[3]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix2.g[3]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.b[1]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.b[1]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.b[7]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.b[7]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.g[3]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.g[3]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.g[5]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.g[5]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.g[6]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.g[6]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.g[7]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.g[7]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.r[1]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[1]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.r[2]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[2]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.r[4]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[4]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.r[5]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[5]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hpix3.r[7]~_Duplicate_1                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hpix3.r[7]~_Duplicate_1DUPLICATE                                                                            ;                  ;                       ;
; ascal:ascal|i_hsize[5]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_hsize[5]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_intercnt[0]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_intercnt[0]~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|i_intercnt[1]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_intercnt[1]~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|i_lrad[0]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lrad[0]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_lrad[1]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lrad[1]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_lrad[5]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lrad[5]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_lrad[7]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lrad[7]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_lwad[5]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lwad[5]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_lwad[7]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_lwad[7]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_pde                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_pde~DUPLICATE                                                                                               ;                  ;                       ;
; ascal:ascal|i_push                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_push~DUPLICATE                                                                                              ;                  ;                       ;
; ascal:ascal|i_pushhead3                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_pushhead3~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_shift[68]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[68]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_shift[76]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[76]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_shift[118]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_shift[118]~DUPLICATE                                                                                        ;                  ;                       ;
; ascal:ascal|i_vacc[2]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[2]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_vacc[4]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[4]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_vacc[8]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[8]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_vacc[10]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[10]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_vacc[11]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[11]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_vacc[12]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vacc[12]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_vcpt[0]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[0]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_vcpt[7]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[7]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_vcpt[11]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vcpt[11]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|i_vmax[0]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vmax[0]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|i_vmaxmin[1]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vmaxmin[1]~DUPLICATE                                                                                        ;                  ;                       ;
; ascal:ascal|i_vmaxmin[3]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vmaxmin[3]~DUPLICATE                                                                                        ;                  ;                       ;
; ascal:ascal|i_vmaxmin[10]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vmaxmin[10]~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|i_vs_pre                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_vs_pre~DUPLICATE                                                                                            ;                  ;                       ;
; ascal:ascal|i_wad[0]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[0]~DUPLICATE                                                                                            ;                  ;                       ;
; ascal:ascal|i_wad[1]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wad[1]~DUPLICATE                                                                                            ;                  ;                       ;
; ascal:ascal|i_wdelay[2]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wdelay[2]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|i_wreq                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_wreq~DUPLICATE                                                                                              ;                  ;                       ;
; ascal:ascal|i_write                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|i_write~DUPLICATE                                                                                             ;                  ;                       ;
; ascal:ascal|o_bufup1                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_bufup1~DUPLICATE                                                                                            ;                  ;                       ;
; ascal:ascal|o_dcptv[13][0]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[13][0]~DUPLICATE                                                                                      ;                  ;                       ;
; ascal:ascal|o_dcptv[13][5]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[13][5]~DUPLICATE                                                                                      ;                  ;                       ;
; ascal:ascal|o_dcptv[13][6]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[13][6]~DUPLICATE                                                                                      ;                  ;                       ;
; ascal:ascal|o_dcptv[13][7]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[13][7]~DUPLICATE                                                                                      ;                  ;                       ;
; ascal:ascal|o_dcptv[13][10]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[13][10]~DUPLICATE                                                                                     ;                  ;                       ;
; ascal:ascal|o_dcptv[13][11]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dcptv[13][11]~DUPLICATE                                                                                     ;                  ;                       ;
; ascal:ascal|o_divcpt[0]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[0]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|o_divcpt[1]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[1]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|o_divcpt[2]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_divcpt[2]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|o_dshi[0]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dshi[0]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|o_dshi[1]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_dshi[1]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|o_format[1]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_format[1]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.b[5]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_lum_pix.b[5]~DUPLICATE                                                                                    ;                  ;                       ;
; ascal:ascal|o_h_lum_pix.b[6]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_lum_pix.b[6]~DUPLICATE                                                                                    ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[1]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[1]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[5]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[5]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[7]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[7]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[8]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[8]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[13]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[13]~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[14]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[14]~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[16]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[16]~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t0[17]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t0[17]~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[0]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[0]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[1]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[1]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[2]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[2]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[9]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[9]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[10]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[10]~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[13]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[13]~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_h_poly_phase.t2[16]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_phase.t2[16]~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_h_poly_use_adaptive                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_h_poly_use_adaptive~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_hacc[0]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hacc[0]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|o_hbcpt[2]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[2]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|o_hbcpt[3]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[3]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|o_hbcpt[4]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_hbcpt[4]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|o_iendframe02                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_iendframe02~DUPLICATE                                                                                       ;                  ;                       ;
; ascal:ascal|o_obuf0[1]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_obuf0[1]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|o_obuf1[0]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_obuf1[0]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|o_obuf1[1]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_obuf1[1]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|o_poly_lum1[7]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_poly_lum1[7]~DUPLICATE                                                                                      ;                  ;                       ;
; ascal:ascal|o_poly_phase1.t0[9]                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_poly_phase1.t0[9]~DUPLICATE                                                                                 ;                  ;                       ;
; ascal:ascal|o_poly_phase1.t2[15]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_poly_phase1.t2[15]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_prim                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_prim~DUPLICATE                                                                                              ;                  ;                       ;
; ascal:ascal|o_shift[137]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[137]~DUPLICATE                                                                                        ;                  ;                       ;
; ascal:ascal|o_shift[138]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[138]~DUPLICATE                                                                                        ;                  ;                       ;
; ascal:ascal|o_shift[143]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_shift[143]~DUPLICATE                                                                                        ;                  ;                       ;
; ascal:ascal|o_v_poly_addr[7]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_addr[7]~DUPLICATE                                                                                    ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[4]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[4]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[6]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[6]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[8]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[8]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t0[9]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t0[9]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[1]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[1]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[6]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[6]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[8]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[8]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[9]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[9]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_v_poly_phase.t2[15]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase.t2[15]~DUPLICATE                                                                               ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t0[5]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase_a.t0[5]~DUPLICATE                                                                              ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[4]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase_a.t1[4]~DUPLICATE                                                                              ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t1[6]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase_a.t1[6]~DUPLICATE                                                                              ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t2[0]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase_a.t2[0]~DUPLICATE                                                                              ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t3[0]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase_a.t3[0]~DUPLICATE                                                                              ;                  ;                       ;
; ascal:ascal|o_v_poly_phase_a.t3[8]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_v_poly_phase_a.t3[8]~DUPLICATE                                                                              ;                  ;                       ;
; ascal:ascal|o_vcpt2[11]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt2[11]~DUPLICATE                                                                                         ;                  ;                       ;
; ascal:ascal|o_vcpt_sync2[5]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_sync2[5]~DUPLICATE                                                                                     ;                  ;                       ;
; ascal:ascal|o_vcpt_sync2[9]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_sync2[9]~DUPLICATE                                                                                     ;                  ;                       ;
; ascal:ascal|o_vcpt_sync2[10]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vcpt_sync2[10]~DUPLICATE                                                                                    ;                  ;                       ;
; ascal:ascal|o_vfrac[7]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vfrac[7]~DUPLICATE                                                                                          ;                  ;                       ;
; ascal:ascal|o_vpix_inner[0].g[0]_OTERM725_OTERM803                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_inner[0].g[0]_OTERM725_OTERM803~DUPLICATE                                                              ;                  ;                       ;
; ascal:ascal|o_vpix_inner[1].r[5]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_inner[1].r[5]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_vpix_inner[1].r[6]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_inner[1].r[6]~DUPLICATE                                                                                ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[0]_OTERM191                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].b[0]_OTERM191~DUPLICATE                                                                       ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[2]_OTERM177                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].b[2]_OTERM177~DUPLICATE                                                                       ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[3]_OTERM167                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].b[3]_OTERM167~DUPLICATE                                                                       ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].b[6]_OTERM145                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].b[6]_OTERM145~DUPLICATE                                                                       ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[0]_OTERM127                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].g[0]_OTERM127~DUPLICATE                                                                       ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[4]_OTERM93                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].g[4]_OTERM93~DUPLICATE                                                                        ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[4]_OTERM97                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].g[4]_OTERM97~DUPLICATE                                                                        ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].g[5]_OTERM85                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].g[5]_OTERM85~DUPLICATE                                                                        ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[1]_OTERM55                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].r[1]_OTERM55~DUPLICATE                                                                        ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[3]_OTERM37                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].r[3]_OTERM37~DUPLICATE                                                                        ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]_OTERM1                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].r[7]_OTERM1~DUPLICATE                                                                         ;                  ;                       ;
; ascal:ascal|o_vpix_outer[0].r[7]_OTERM3                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_vpix_outer[0].r[7]_OTERM3~DUPLICATE                                                                         ;                  ;                       ;
; ascal:ascal|o_wadl[2]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_wadl[2]~DUPLICATE                                                                                           ;                  ;                       ;
; ascal:ascal|o_wadl[6]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; ascal:ascal|o_wadl[6]~DUPLICATE                                                                                           ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|a3[11]                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_l|a3[11]~DUPLICATE                                                                 ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|a3[12]                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_l|a3[12]~DUPLICATE                                                                 ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_l|a3[16]                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_l|a3[16]~DUPLICATE                                                                 ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_r|a3[14]                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_r|a3[14]~DUPLICATE                                                                 ;                  ;                       ;
; audio_out:audio_out|aud_mix_top:audmix_r|a3[16]                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|aud_mix_top:audmix_r|a3[16]~DUPLICATE                                                                 ;                  ;                       ;
; audio_out:audio_out|cl2[5]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|cl2[5]~DUPLICATE                                                                                      ;                  ;                       ;
; audio_out:audio_out|sigma_delta_dac:sd_r|SigmaLatch[17]                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|sigma_delta_dac:sd_r|SigmaLatch[17]~DUPLICATE                                                         ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[0]                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[0]~DUPLICATE                                                                ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|bit_count_q[3]                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|bit_count_q[3]~DUPLICATE                                                                ;                  ;                       ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[6]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; audio_out:audio_out|spdif:toslink|subframe_count_q[6]~DUPLICATE                                                           ;                  ;                       ;
; csync:csync_hdmi|h_cnt[3]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[3]~DUPLICATE                                                                                       ;                  ;                       ;
; csync:csync_hdmi|h_cnt[5]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[5]~DUPLICATE                                                                                       ;                  ;                       ;
; csync:csync_hdmi|h_cnt[7]                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[7]~DUPLICATE                                                                                       ;                  ;                       ;
; csync:csync_hdmi|h_cnt[10]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[10]~DUPLICATE                                                                                      ;                  ;                       ;
; csync:csync_hdmi|h_cnt[15]                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; csync:csync_hdmi|h_cnt[15]~DUPLICATE                                                                                      ;                  ;                       ;
; div[3]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[3]~DUPLICATE                                                                                                          ;                  ;                       ;
; div[31]                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; div[31]~DUPLICATE                                                                                                         ;                  ;                       ;
; emu:emu|div_clk[1]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|div_clk[1]~DUPLICATE                                                                                              ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|addr[0]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|addr[0]~DUPLICATE                                                       ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|addr[1]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|addr[1]~DUPLICATE                                                       ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_gen_cnt[1]                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_gen_cnt[1]~DUPLICATE                                                ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_gen_cnt[2]                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_gen_cnt[2]~DUPLICATE                                                ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_gen_cnt[7]                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_gen_cnt[7]~DUPLICATE                                                ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_vol[4]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_vol[4]~DUPLICATE                                                    ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|noise_div                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|noise_div~DUPLICATE                                                     ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|noise_gen_cnt[1]                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|noise_gen_cnt[1]~DUPLICATE                                              ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|poly17[16]                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|poly17[16]~DUPLICATE                                                    ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][3]                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][3]~DUPLICATE                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][5]                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][5]~DUPLICATE                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][6]                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][6]~DUPLICATE                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][7]                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][7]~DUPLICATE                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[2][1]                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[2][1]~DUPLICATE                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[3][3]                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[3][3]~DUPLICATE                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[3][5]                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[3][5]~DUPLICATE                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[3][10]                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[3][10]~DUPLICATE                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_op[1]                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_op[1]~DUPLICATE                                                ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[6][3]                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[6][3]~DUPLICATE                                                   ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[6][4]                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[6][4]~DUPLICATE                                                   ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[13][0]                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[13][0]~DUPLICATE                                                  ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|ACC[3]                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|ACC[3]~DUPLICATE                                                      ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|A[7]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|A[7]~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Auto_Wait_t1                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Auto_Wait_t1~DUPLICATE                                                ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|F[1]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|F[1]~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Halt_FF                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Halt_FF~DUPLICATE                                                     ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|M1_n                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|M1_n~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|No_BTR                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|No_BTR~DUPLICATE                                                      ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|PC[0]                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|PC[0]~DUPLICATE                                                       ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Pre_XY_F_M[1]                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Pre_XY_F_M[1]~DUPLICATE                                               ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|R[4]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|R[4]~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TState[1]                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TState[1]~DUPLICATE                                                   ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TState[2]                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TState[2]~DUPLICATE                                                   ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|addr_max[6]                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|addr_max[6]~DUPLICATE                                                                 ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|clock_correct[1]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|clock_correct[1]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|clock_correct[2]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|clock_correct[2]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|clock_correct[5]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|clock_correct[5]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|clock_correct[6]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|clock_correct[6]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|clock_correct[11]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|clock_correct[11]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|clock_correct[12]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|clock_correct[12]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|clock_correct[16]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|clock_correct[16]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|delay_counter[2]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|delay_counter[2]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|delay_counter[4]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|delay_counter[4]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|delay_counter[6]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|delay_counter[6]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|delay_counter[10]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|delay_counter[10]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|delay_counter[11]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|delay_counter[11]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|delay_counter[12]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|delay_counter[12]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|font_line[1]                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|font_line[1]~DUPLICATE                                          ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|prev_prev_x[0]                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|prev_prev_x[0]~DUPLICATE                                        ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|text_v_pos[0]                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|text_v_pos[0]~DUPLICATE                                         ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|v_pos[0]                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|v_pos[0]~DUPLICATE                                              ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|int_cnt[3]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|int_cnt[3]~DUPLICATE                                                                  ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|read_counter[5]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|read_counter[5]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|galaksija_top:galaksija_top|read_counter[17]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|galaksija_top:galaksija_top|read_counter[17]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|byte_cnt[7]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|byte_cnt[7]~DUPLICATE                                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[0]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[0]~DUPLICATE                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[1]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[1]~DUPLICATE                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[2]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[2]~DUPLICATE                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[5]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[5]~DUPLICATE                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[6]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[6]~DUPLICATE                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.addr[7]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.addr[7]~DUPLICATE                                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|fio_block.cnt[0]                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|fio_block.cnt[0]~DUPLICATE                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_addr[4]                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_addr[4]~DUPLICATE                                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_addr[5]                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_addr[5]~DUPLICATE                                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|ioctl_addr[12]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ioctl_addr[12]~DUPLICATE                                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|ps2_key_raw[5]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|ps2_key_raw[5]~DUPLICATE                                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|uio_block.cmd[2]                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|uio_block.cmd[2]~DUPLICATE                                                                          ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|calch                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|calch~DUPLICATE                                                               ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[0]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[0]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[2]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[2]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[4]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[7]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[7]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[10]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[10]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[12]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[12]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[14]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[14]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[15]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[15]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[18]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[18]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[19]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[19]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[20]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[20]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[0]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[0]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[1]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[1]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[2]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[2]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[4]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[9]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[9]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[11]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[11]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[12]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[12]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[14]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|de_h[14]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[4]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[5]~reg1                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[5]~reg1DUPLICATE                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[6]~reg1                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[6]~reg1DUPLICATE                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[12]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[13]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[18]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[18]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[19]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[19]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[20]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[20]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[21]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[21]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[22]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[22]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[23]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[23]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[24]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[24]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[30]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[0]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[0]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[8]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[8]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[12]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[12]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[14]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[14]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[15]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[15]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[16]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[16]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[20]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[20]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[21]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[21]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[24]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|htime[24]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|old_de                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|old_de~DUPLICATE                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|old_vs                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|old_vs~DUPLICATE                                                              ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[0]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[0]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[1]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[1]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[2]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[2]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[1]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[1]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[3]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[3]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[4]                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[4]~DUPLICATE                                                             ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[11]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[11]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[14]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[14]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[24]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[24]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[25]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[25]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[27]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[27]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[29]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[29]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[31]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[31]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[3]                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[3]~DUPLICATE                                                         ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[18]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[18]~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[26]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_hcnt[26]~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[18]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[18]~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[19]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[19]~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[28]                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_vcnt[28]~DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[0]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[1]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[3]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[3]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[5]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[5]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[6]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~DUPLICATE                                                            ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~reg1                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[8]~reg1DUPLICATE                                                        ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[11]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[11]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[12]~reg1                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[12]~reg1DUPLICATE                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~reg1                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[13]~reg1DUPLICATE                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]~reg1                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[14]~reg1DUPLICATE                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[15]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[15]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[15]~reg1                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[15]~reg1DUPLICATE                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]~reg1                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[16]~reg1DUPLICATE                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[18]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[18]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]~reg1                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[19]~reg1DUPLICATE                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[20]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[20]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[24]~reg1                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[24]~reg1DUPLICATE                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[25]~reg1                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[25]~reg1DUPLICATE                                                       ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[26]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[26]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[27]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[27]~DUPLICATE                                                           ;                  ;                       ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[29]                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; emu:emu|hps_io:hps_io|video_calc:video_calc|vtime[29]~DUPLICATE                                                           ;                  ;                       ;
; gotd2                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; gotd2~DUPLICATE                                                                                                           ;                  ;                       ;
; hss[1]                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; hss[1]~DUPLICATE                                                                                                          ;                  ;                       ;
; line_cnt[11]                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; line_cnt[11]~DUPLICATE                                                                                                    ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[0]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[0]~DUPLICATE                                                                         ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[1]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[1]~DUPLICATE                                                                         ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[3]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[3]~DUPLICATE                                                                         ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[4]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[4]~DUPLICATE                                                                         ;                  ;                       ;
; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[5]                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|i2c:i2c|SD_COUNTER[5]~DUPLICATE                                                                         ;                  ;                       ;
; mcp23009:mcp23009|idx[0]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[0]~DUPLICATE                                                                                        ;                  ;                       ;
; mcp23009:mcp23009|idx[1]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[1]~DUPLICATE                                                                                        ;                  ;                       ;
; mcp23009:mcp23009|idx[2]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[2]~DUPLICATE                                                                                        ;                  ;                       ;
; mcp23009:mcp23009|idx[3]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|idx[3]~DUPLICATE                                                                                        ;                  ;                       ;
; mcp23009:mcp23009|rw                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|rw~DUPLICATE                                                                                            ;                  ;                       ;
; mcp23009:mcp23009|state.00                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|state.00~DUPLICATE                                                                                      ;                  ;                       ;
; mcp23009:mcp23009|timeout[4]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; mcp23009:mcp23009|timeout[4]~DUPLICATE                                                                                    ;                  ;                       ;
; osd:hdmi_osd|Add2~13_OTERM315                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~13_OTERM315DUPLICATE                                                                                    ;                  ;                       ;
; osd:hdmi_osd|Add2~25_OTERM309                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~25_OTERM309DUPLICATE                                                                                    ;                  ;                       ;
; osd:hdmi_osd|Add2~37_OTERM303                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~37_OTERM303DUPLICATE                                                                                    ;                  ;                       ;
; osd:hdmi_osd|Add2~45_OTERM299                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~45_OTERM299DUPLICATE                                                                                    ;                  ;                       ;
; osd:hdmi_osd|Add2~49_OTERM297                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~49_OTERM297DUPLICATE                                                                                    ;                  ;                       ;
; osd:hdmi_osd|Add2~53_OTERM295                                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|Add2~53_OTERM295DUPLICATE                                                                                    ;                  ;                       ;
; osd:hdmi_osd|bcnt[1]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[1]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:hdmi_osd|bcnt[3]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[3]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:hdmi_osd|bcnt[7]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[7]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:hdmi_osd|bcnt[9]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[9]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:hdmi_osd|bcnt[11]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|bcnt[11]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|deD~reg1                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|deD~reg1DUPLICATE                                                                                            ;                  ;                       ;
; osd:hdmi_osd|h_cnt[0]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[0]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_cnt[1]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[1]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_cnt[2]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[2]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_cnt[3]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[3]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_cnt[6]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[6]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_cnt[7]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[7]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_cnt[8]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[8]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_cnt[9]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[9]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|h_cnt[16]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[16]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:hdmi_osd|h_cnt[18]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[18]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:hdmi_osd|h_cnt[20]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[20]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:hdmi_osd|h_cnt[23]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|h_cnt[23]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:hdmi_osd|infoh[3]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infoh[3]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|infow[8]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|infow[8]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:hdmi_osd|osd_mux                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|osd_mux~DUPLICATE                                                                                            ;                  ;                       ;
; osd:hdmi_osd|pixcnt[2]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[2]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:hdmi_osd|pixcnt[6]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[6]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:hdmi_osd|pixcnt[14]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[14]~DUPLICATE                                                                                         ;                  ;                       ;
; osd:hdmi_osd|pixcnt[19]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[19]~DUPLICATE                                                                                         ;                  ;                       ;
; osd:hdmi_osd|pixcnt[20]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:hdmi_osd|pixcnt[20]~DUPLICATE                                                                                         ;                  ;                       ;
; osd:vga_osd|bcnt[2]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|bcnt[2]~DUPLICATE                                                                                             ;                  ;                       ;
; osd:vga_osd|bcnt[7]                                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|bcnt[7]~DUPLICATE                                                                                             ;                  ;                       ;
; osd:vga_osd|deD~reg1                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|deD~reg1DUPLICATE                                                                                             ;                  ;                       ;
; osd:vga_osd|h_cnt[0]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[0]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|h_cnt[5]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[5]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|h_cnt[13]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|h_cnt[13]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:vga_osd|infoh[3]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infoh[3]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|infoh[8]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infoh[8]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|infow[8]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infow[8]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|infox[0]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infox[0]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|infox[1]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infox[1]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|infox[4]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infox[4]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|infoy[4]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infoy[4]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|infoy[5]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infoy[5]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|infoy[10]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|infoy[10]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:vga_osd|nrdout1[4]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|nrdout1[4]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:vga_osd|nrdout1[5]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|nrdout1[5]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:vga_osd|nrdout1[6]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|nrdout1[6]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:vga_osd|nrdout1[20]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|nrdout1[20]~DUPLICATE                                                                                         ;                  ;                       ;
; osd:vga_osd|ordout1[20]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|ordout1[20]~DUPLICATE                                                                                         ;                  ;                       ;
; osd:vga_osd|pixcnt[2]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[2]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:vga_osd|pixcnt[5]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[5]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:vga_osd|pixcnt[7]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[7]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:vga_osd|pixcnt[9]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[9]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:vga_osd|pixcnt[10]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[10]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:vga_osd|pixcnt[11]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[11]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:vga_osd|pixcnt[13]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[13]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:vga_osd|pixcnt[17]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[17]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:vga_osd|pixcnt[18]                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|pixcnt[18]~DUPLICATE                                                                                          ;                  ;                       ;
; osd:vga_osd|rdout[0]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|rdout[0]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|rdout[9]                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|rdout[9]~DUPLICATE                                                                                            ;                  ;                       ;
; osd:vga_osd|rdout[11]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|rdout[11]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:vga_osd|rdout[14]                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|rdout[14]~DUPLICATE                                                                                           ;                  ;                       ;
; osd:vga_osd|rot[1]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|rot[1]~DUPLICATE                                                                                              ;                  ;                       ;
; osd:vga_osd|vs_out                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; osd:vga_osd|vs_out~DUPLICATE                                                                                              ;                  ;                       ;
; pll_cfg_hdmi:pll_cfg_hdmi|fpll_dprio_init:fpll_dprio_init_inst|count[2]                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_cfg_hdmi:pll_cfg_hdmi|fpll_dprio_init:fpll_dprio_init_inst|count[2]~DUPLICATE                                         ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|i_delay[1]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_hdmi_adj:pll_hdmi_adj|i_delay[1]~DUPLICATE                                                                            ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|i_linecpt[6]                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_hdmi_adj:pll_hdmi_adj|i_linecpt[6]~DUPLICATE                                                                          ;                  ;                       ;
; pll_hdmi_adj:pll_hdmi_adj|i_vss_delay                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; pll_hdmi_adj:pll_hdmi_adj|i_vss_delay~DUPLICATE                                                                           ;                  ;                       ;
; scanlines:VGA_scanlines|vs1                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; scanlines:VGA_scanlines|vs1~DUPLICATE                                                                                     ;                  ;                       ;
; shadowmask:HDMI_shadowmask|g2[4]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|g2[4]~DUPLICATE                                                                                ;                  ;                       ;
; shadowmask:HDMI_shadowmask|g2[5]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|g2[5]~DUPLICATE                                                                                ;                  ;                       ;
; shadowmask:HDMI_shadowmask|hcount[0]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|hcount[0]~DUPLICATE                                                                            ;                  ;                       ;
; shadowmask:HDMI_shadowmask|hcount[3]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|hcount[3]~DUPLICATE                                                                            ;                  ;                       ;
; shadowmask:HDMI_shadowmask|idx[0]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|idx[0]~DUPLICATE                                                                               ;                  ;                       ;
; shadowmask:HDMI_shadowmask|next_v                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|next_v~DUPLICATE                                                                               ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[1]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[1]~DUPLICATE                                                                              ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[2]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[2]~DUPLICATE                                                                              ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[4]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[4]~DUPLICATE                                                                              ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[6]                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[6]~DUPLICATE                                                                              ;                  ;                       ;
; shadowmask:HDMI_shadowmask|pcnt[11]                                                                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|pcnt[11]~DUPLICATE                                                                             ;                  ;                       ;
; shadowmask:HDMI_shadowmask|r2[4]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|r2[4]~DUPLICATE                                                                                ;                  ;                       ;
; shadowmask:HDMI_shadowmask|r2[6]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|r2[6]~DUPLICATE                                                                                ;                  ;                       ;
; shadowmask:HDMI_shadowmask|r2[7]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|r2[7]~DUPLICATE                                                                                ;                  ;                       ;
; shadowmask:HDMI_shadowmask|r4[8]                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|r4[8]~DUPLICATE                                                                                ;                  ;                       ;
; shadowmask:HDMI_shadowmask|vcount[0]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|vcount[0]~DUPLICATE                                                                            ;                  ;                       ;
; shadowmask:HDMI_shadowmask|vcount[1]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|vcount[1]~DUPLICATE                                                                            ;                  ;                       ;
; shadowmask:HDMI_shadowmask|vcount[2]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|vcount[2]~DUPLICATE                                                                            ;                  ;                       ;
; shadowmask:HDMI_shadowmask|vcount[3]                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask:HDMI_shadowmask|vcount[3]~DUPLICATE                                                                            ;                  ;                       ;
; shadowmask_data[0]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask_data[0]~DUPLICATE                                                                                              ;                  ;                       ;
; shadowmask_data[2]                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; shadowmask_data[2]~DUPLICATE                                                                                              ;                  ;                       ;
; sync_fix:sync_v|cnt[31]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sync_fix:sync_v|cnt[31]~DUPLICATE                                                                                         ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|rem[37]                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|rem[37]~DUPLICATE                                                                     ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[0]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[0]~DUPLICATE                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[4]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[4]~DUPLICATE                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|run                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_udiv:udiv|run~DUPLICATE                                                                         ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[0]                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[0]~DUPLICATE                                                                      ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[2]                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[2]~DUPLICATE                                                                      ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[3]                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[3]~DUPLICATE                                                                      ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[4]                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[4]~DUPLICATE                                                                      ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[5]                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[5]~DUPLICATE                                                                      ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[7]                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[7]~DUPLICATE                                                                      ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[8]                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[8]~DUPLICATE                                                                      ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[10]                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[10]~DUPLICATE                                                                     ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[13]                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[13]~DUPLICATE                                                                     ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[20]                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[20]~DUPLICATE                                                                     ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[21]                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[21]~DUPLICATE                                                                     ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[22]                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|add[22]~DUPLICATE                                                                     ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[0]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[0]~DUPLICATE                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[1]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[1]~DUPLICATE                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[9]                                                                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[9]~DUPLICATE                                                                   ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[11]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[11]~DUPLICATE                                                                  ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[13]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[13]~DUPLICATE                                                                  ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[15]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[15]~DUPLICATE                                                                  ;                  ;                       ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[20]                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[20]~DUPLICATE                                                                  ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|init_reset_deasserted                            ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|init_reset_deasserted~DUPLICATE                   ;                  ;                       ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|state_write                                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|state_write~DUPLICATE                             ;                  ;                       ;
; vga_out:vga_out|din1[5]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|din1[5]~DUPLICATE                                                                                         ;                  ;                       ;
; vga_out:vga_out|din1[17]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|din1[17]~DUPLICATE                                                                                        ;                  ;                       ;
; vga_out:vga_out|din1[22]                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_out|din1[22]~DUPLICATE                                                                                        ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[0]~DUPLICATE ;                  ;                       ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|cntr_ohf:cntr1|counter_reg_bit[1]~DUPLICATE ;                  ;                       ;
; vga_out:vga_scaler_out|y_2[16]                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; vga_out:vga_scaler_out|y_2[16]~DUPLICATE                                                                                  ;                  ;                       ;
; yc_out:yc_out|blue_1[0]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|blue_1[0]~DUPLICATE                                                                                         ;                  ;                       ;
; yc_out:yc_out|blue_1[1]                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|blue_1[1]~DUPLICATE                                                                                         ;                  ;                       ;
; yc_out:yc_out|chroma_LUT_BURST[2]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|chroma_LUT_BURST[2]~DUPLICATE                                                                               ;                  ;                       ;
; yc_out:yc_out|chroma_LUT_BURST[3]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|chroma_LUT_BURST[3]~DUPLICATE                                                                               ;                  ;                       ;
; yc_out:yc_out|chroma_LUT_BURST[4]                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|chroma_LUT_BURST[4]~DUPLICATE                                                                               ;                  ;                       ;
; yc_out:yc_out|chroma_LUT_SIN[5]                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|chroma_LUT_SIN[5]~DUPLICATE                                                                                 ;                  ;                       ;
; yc_out:yc_out|chroma_LUT_SIN[6]                                                                                          ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|chroma_LUT_SIN[6]~DUPLICATE                                                                                 ;                  ;                       ;
; yc_out:yc_out|hsync_o                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|hsync_o~DUPLICATE                                                                                           ;                  ;                       ;
; yc_out:yc_out|phase[0].u[1]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|phase[0].u[1]~DUPLICATE                                                                                     ;                  ;                       ;
; yc_out:yc_out|phase[0].u[2]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|phase[0].u[2]~DUPLICATE                                                                                     ;                  ;                       ;
; yc_out:yc_out|phase[0].u[4]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|phase[0].u[4]~DUPLICATE                                                                                     ;                  ;                       ;
; yc_out:yc_out|phase[0].u[5]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|phase[0].u[5]~DUPLICATE                                                                                     ;                  ;                       ;
; yc_out:yc_out|phase[0].u[6]                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|phase[0].u[6]~DUPLICATE                                                                                     ;                  ;                       ;
; yc_out:yc_out|phase[5].y[12]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|phase[5].y[12]~DUPLICATE                                                                                    ;                  ;                       ;
; yc_out:yc_out|phase[5].y[14]                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; yc_out:yc_out|phase[5].y[14]~DUPLICATE                                                                                    ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+---------------+--------------------------------+
; Name                                  ; Ignored Entity ; Ignored From ; Ignored To                                 ; Ignored Value ; Ignored Source                 ;
+---------------------------------------+----------------+--------------+--------------------------------------------+---------------+--------------------------------+
; Fast Input Register                   ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON            ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; HDMI_TX_CLK                                ; ON            ; QSF Assignment                 ;
; Fast Output Register                  ; sys_top        ;              ; SDRAM_*                                    ; ON            ; QSF Assignment                 ;
; Fast Output Enable Register           ; sys_top        ;              ; SDRAM_DQ[*]                                ; ON            ; QSF Assignment                 ;
; Unforce Merging of PLL Output Counter ; sys_top        ;              ; *pll_hdmi_0002*|altera_pll:altera_pll_i*|* ; ON            ; sys/pll_hdmi/pll_hdmi_0002.qip ;
+---------------------------------------+----------------+--------------+--------------------------------------------+---------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 27325 ) ; 0.00 % ( 0 / 27325 )       ; 0.00 % ( 0 / 27325 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 27325 ) ; 0.00 % ( 0 / 27325 )       ; 0.00 % ( 0 / 27325 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 27270 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 55 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/brend/Downloads/Galaksija_MiSTer/output_files/Galaksija.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8,648 / 41,910        ; 21 %  ;
; ALMs needed [=A-B+C]                                        ; 8,648                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10,504 / 41,910       ; 25 %  ;
;         [a] ALMs used for LUT logic and registers           ; 3,272                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,707                 ;       ;
;         [c] ALMs used for registers                         ; 2,525                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,916 / 41,910        ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 60 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 59                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,386 / 4,191         ; 33 %  ;
;     -- Logic LABs                                           ; 1,386                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 13,727                ;       ;
;     -- 7 input functions                                    ; 203                   ;       ;
;     -- 6 input functions                                    ; 2,584                 ;       ;
;     -- 5 input functions                                    ; 1,839                 ;       ;
;     -- 4 input functions                                    ; 1,755                 ;       ;
;     -- <=3 input functions                                  ; 7,346                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,929                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 12,414                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 11,593 / 83,820       ; 14 %  ;
;         -- Secondary logic registers                        ; 821 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 11,892                ;       ;
;         -- Routing optimization registers                   ; 522                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 145 / 314             ; 46 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 31                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 1 / 1 ( 100 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 1 / 4 ( 25 % )        ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 1 / 2 ( 50 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 91 / 553              ; 16 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 646,565 / 5,662,720   ; 11 %  ;
; Total block memory implementation bits                      ; 931,840 / 5,662,720   ; 16 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 33 / 112              ; 29 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 3 / 6                 ; 50 %  ;
; Global signals                                              ; 11                    ;       ;
;     -- Global clocks                                        ; 10 / 16               ; 63 %  ;
;     -- Quadrant clocks                                      ; 1 / 66                ; 2 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 8.1% / 8.1% / 8.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 30.0% / 30.9% / 28.3% ;       ;
; Maximum fan-out                                             ; 3846                  ;       ;
; Highest non-global fan-out                                  ; 1488                  ;       ;
; Total fan-out                                               ; 98377                 ;       ;
; Average fan-out                                             ; 3.33                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8648 / 41910 ( 21 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 8648                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10504 / 41910 ( 25 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 3272                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4707                   ; 0                              ;
;         [c] ALMs used for registers                         ; 2525                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1916 / 41910 ( 5 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 60 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 59                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1386 / 4191 ( 33 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 1386                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 13727                  ; 0                              ;
;     -- 7 input functions                                    ; 203                    ; 0                              ;
;     -- 6 input functions                                    ; 2584                   ; 0                              ;
;     -- 5 input functions                                    ; 1839                   ; 0                              ;
;     -- 4 input functions                                    ; 1755                   ; 0                              ;
;     -- <=3 input functions                                  ; 7346                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 2929                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 11593 / 83820 ( 14 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 821 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 11892                  ; 0                              ;
;         -- Routing optimization registers                   ; 522                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 137                    ; 8                              ;
; I/O registers                                               ; 27                     ; 4                              ;
; Total block memory bits                                     ; 646565                 ; 0                              ;
; Total block memory implementation bits                      ; 931840                 ; 0                              ;
; M10K block                                                  ; 91 / 553 ( 16 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 33 / 112 ( 29 % )      ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )      ; 10 / 116 ( 8 % )               ;
; Double data rate I/O output circuitry                       ; 27 / 400 ( 6 % )       ; 2 / 400 ( < 1 % )              ;
; Clock select block                                          ; 0 / 16 ( 0 % )         ; 2 / 16 ( 12 % )                ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS MPU general-purpose interface                           ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; HPS peripheral I2C interface                                ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; HPS peripheral SPI Master interface                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HPS peripheral UART interface                               ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                 ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 3 / 6 ( 50 % )                 ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 11086                  ; 284                            ;
;     -- Registered Input Connections                         ; 10589                  ; 0                              ;
;     -- Output Connections                                   ; 314                    ; 11056                          ;
;     -- Registered Output Connections                        ; 28                     ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 101508                 ; 11477                          ;
;     -- Registered Connections                               ; 55413                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 62                     ; 11338                          ;
;     -- hard_block:auto_generated_inst                       ; 11338                  ; 2                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 16                     ; 287                            ;
;     -- Output Ports                                         ; 97                     ; 253                            ;
;     -- Bidir Ports                                          ; 32                     ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 2                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 24                             ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_SDO      ; AD4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_OSD      ; AG25  ; 4A       ; 86           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_RESET    ; AG23  ; 4A       ; 78           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; BTN_USER     ; AH24  ; 4A       ; 80           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK1_50 ; V11   ; 3B       ; 32           ; 0            ; 0            ; 710                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK2_50 ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 204                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_CLK3_50 ; E11   ; 8A       ; 32           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HDMI_TX_INT  ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SD_SPI_MISO  ; AH8   ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; W24   ; 5B       ; 89           ; 25           ; 20           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; W21   ; 5B       ; 89           ; 23           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; W20   ; 5B       ; 89           ; 23           ; 20           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; VGA_EN       ; AH27  ; 4A       ; 86           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; U9    ; 3A       ; 4            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCK       ; V10   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SDI       ; AC4   ; 3A       ; 6            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_L       ; AC24  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_R       ; AE25  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUDIO_SPDIF   ; AG26  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2C_SCL  ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_I2S      ; T13   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_LRCLK    ; T11   ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_MCLK     ; U11   ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_SCLK     ; T12   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IO_SCL        ; U14   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]        ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]        ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]        ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]        ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]        ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]        ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]        ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]        ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_HDD       ; AA15  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_POWER     ; AG28  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED_USER      ; Y15   ; 4A       ; 64           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDIO_CLK      ; AH26  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[0]    ; Y11   ; 3A       ; 8            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[10]   ; AB26  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[11]   ; AD17  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[12]   ; D12   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[1]    ; AA26  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[2]    ; AA13  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[3]    ; AA11  ; 3A       ; 8            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[4]    ; W11   ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[5]    ; Y19   ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[6]    ; AB23  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[7]    ; AC23  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[8]    ; AC22  ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_A[9]    ; C12   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]   ; Y17   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]   ; AB25  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CKE     ; AG10  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_CLK     ; AD20  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQMH    ; AF13  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_DQML    ; AG13  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCAS    ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nCS     ; Y18   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nRAS    ; W14   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SDRAM_nWE     ; AA19  ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CLK    ; AG8   ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_CS     ; AE15  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_SPI_MOSI   ; U13   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; AG21  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AA20  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AE22  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AF22  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH23  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AH21  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; AE19  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AG15  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AF18  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AG18  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AG19  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AG20  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AE17  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AE20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AF20  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AH18  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH19  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF21  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; AG24  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group              ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; hdmi_sda_en                      ;
; IO_SDA       ; AG9   ; 4A       ; 52           ; 0            ; 34           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; mcp23009:mcp23009|i2c:i2c|SDO[3] ;
; SDCD_SPDIF   ; AH7   ; 4A       ; 50           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SDCD_SPDIF~2 (inverted)          ;
; SDIO_CMD     ; AF27  ; 4A       ; 88           ; 0            ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; av_dis (inverted)                ;
; SDIO_DAT[0]  ; AF25  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SDIO_DAT[2]~8 (inverted)         ;
; SDIO_DAT[1]  ; AF23  ; 4A       ; 78           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SDIO_DAT[2]~8 (inverted)         ;
; SDIO_DAT[2]  ; AD26  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; SDIO_DAT[2]~8 (inverted)         ;
; SDIO_DAT[3]  ; AF28  ; 4A       ; 88           ; 0            ; 52           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; av_dis (inverted)                ;
; SDRAM_DQ[0]  ; V12   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[10] ; AE6   ; 3A       ; 8            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[11] ; AE23  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[12] ; AG14  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[13] ; AD5   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[14] ; AF4   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[15] ; AH3   ; 3B       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[1]  ; E8    ; 8A       ; 38           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[2]  ; D11   ; 8A       ; 32           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[3]  ; W12   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[4]  ; AH13  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[5]  ; D8    ; 8A       ; 38           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[6]  ; AH14  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[7]  ; AF7   ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[8]  ; AE24  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; SDRAM_DQ[9]  ; AD23  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[0]   ; AG11  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[1]   ; AH9   ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[2]   ; AH12  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~14 (inverted)            ;
; USER_IO[3]   ; AH11  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; USER_IO[4]   ; AG16  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~15 (inverted)            ;
; USER_IO[5]   ; AF15  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; USER_IO~16 (inverted)            ;
; USER_IO[6]   ; AF17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                ;
; VGA_HS       ; AH22  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; av_dis (inverted)                ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+----------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 68 / 68 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 6 / 6 ( 100 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; LED_HDD                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 170        ; 4A             ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 213        ; 5A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; LED[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; LED[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 253        ; 5B             ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; ADC_SDI                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 200        ; 4A             ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ; 220        ; 5A             ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; ADC_SDO                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD5      ; 67         ; 3A             ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; SDIO_DAT[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; SD_SPI_CS                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 175        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 197        ; 4A             ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 199        ; 4A             ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 216        ; 5A             ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE26     ; 214        ; 5A             ; LED[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; USER_IO[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; USER_IO[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF18     ; 166        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 181        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 183        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 189        ; 4A             ; SDIO_DAT[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; SDIO_DAT[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF26     ; 212        ; 5A             ; LED[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; SDIO_CMD                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AF28     ; 209        ; 4A             ; SDIO_DAT[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; SD_SPI_CLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG9      ; 139        ; 4A             ; IO_SDA                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG10     ; 142        ; 4A             ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; USER_IO[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG15     ; 158        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 149        ; 4A             ; USER_IO[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ; 174        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG20     ; 177        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 182        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; BTN_RESET                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG24     ; 195        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG25     ; 205        ; 4A             ; BTN_OSD                         ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AG26     ; 198        ; 4A             ; AUDIO_SPDIF                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; LED_POWER                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; SDCD_SPDIF                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH8      ; 137        ; 4A             ; SD_SPI_MISO                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH9      ; 140        ; 4A             ; USER_IO[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; USER_IO[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH12     ; 150        ; 4A             ; USER_IO[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH13     ; 153        ; 4A             ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 172        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH22     ; 188        ; 4A             ; VGA_HS                          ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 190        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 193        ; 4A             ; BTN_USER                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; SDIO_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH27     ; 204        ; 4A             ; VGA_EN                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; FPGA_CLK3_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; HDMI_LRCLK                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 120        ; 3B             ; HDMI_SCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; HDMI_I2S                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; HDMI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; SD_SPI_MOSI                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U14      ; 138        ; 4A             ; IO_SCL                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; ADC_SCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ; 114        ; 3B             ; FPGA_CLK1_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; LED[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; LED[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 128        ; 3B             ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W15      ; 223        ; 5A             ; LED[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; FPGA_CLK2_50                    ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; LED_USER                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 221        ; 5A             ; LED[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y18      ; 219        ; 5A             ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y19      ; 215        ; 5A             ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; IO_SCL        ; Missing slew rate                    ;
; LED_USER      ; Missing drive strength and slew rate ;
; HDMI_MCLK     ; Missing drive strength and slew rate ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; HDMI_SCLK     ; Missing drive strength and slew rate ;
; HDMI_LRCLK    ; Missing drive strength and slew rate ;
; HDMI_I2S      ; Missing drive strength and slew rate ;
; SDRAM_A[0]    ; Missing slew rate                    ;
; SDRAM_A[1]    ; Missing slew rate                    ;
; SDRAM_A[2]    ; Missing slew rate                    ;
; SDRAM_A[3]    ; Missing slew rate                    ;
; SDRAM_A[4]    ; Missing slew rate                    ;
; SDRAM_A[5]    ; Missing slew rate                    ;
; SDRAM_A[6]    ; Missing slew rate                    ;
; SDRAM_A[7]    ; Missing slew rate                    ;
; SDRAM_A[8]    ; Missing slew rate                    ;
; SDRAM_A[9]    ; Missing slew rate                    ;
; SDRAM_A[10]   ; Missing slew rate                    ;
; SDRAM_A[11]   ; Missing slew rate                    ;
; SDRAM_A[12]   ; Missing slew rate                    ;
; SDRAM_DQML    ; Missing slew rate                    ;
; SDRAM_DQMH    ; Missing slew rate                    ;
; SDRAM_nWE     ; Missing slew rate                    ;
; SDRAM_nCAS    ; Missing slew rate                    ;
; SDRAM_nRAS    ; Missing slew rate                    ;
; SDRAM_nCS     ; Missing slew rate                    ;
; SDRAM_BA[0]   ; Missing slew rate                    ;
; SDRAM_BA[1]   ; Missing slew rate                    ;
; SDRAM_CLK     ; Missing slew rate                    ;
; SDRAM_CKE     ; Missing slew rate                    ;
; AUDIO_L       ; Missing slew rate                    ;
; AUDIO_R       ; Missing slew rate                    ;
; AUDIO_SPDIF   ; Missing slew rate                    ;
; SD_SPI_CLK    ; Missing slew rate                    ;
; SD_SPI_MOSI   ; Missing slew rate                    ;
; ADC_SCK       ; Missing drive strength and slew rate ;
; ADC_SDI       ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing slew rate                    ;
; VGA_R[1]      ; Missing slew rate                    ;
; VGA_R[2]      ; Missing slew rate                    ;
; VGA_R[3]      ; Missing slew rate                    ;
; VGA_R[4]      ; Missing slew rate                    ;
; VGA_R[5]      ; Missing slew rate                    ;
; VGA_G[0]      ; Missing slew rate                    ;
; VGA_G[1]      ; Missing slew rate                    ;
; VGA_G[2]      ; Missing slew rate                    ;
; VGA_G[3]      ; Missing slew rate                    ;
; VGA_G[4]      ; Missing slew rate                    ;
; VGA_G[5]      ; Missing slew rate                    ;
; VGA_B[0]      ; Missing slew rate                    ;
; VGA_B[1]      ; Missing slew rate                    ;
; VGA_B[2]      ; Missing slew rate                    ;
; VGA_B[3]      ; Missing slew rate                    ;
; VGA_B[4]      ; Missing slew rate                    ;
; VGA_B[5]      ; Missing slew rate                    ;
; VGA_VS        ; Missing slew rate                    ;
; SDIO_CLK      ; Missing slew rate                    ;
; LED_HDD       ; Missing drive strength and slew rate ;
; LED_POWER     ; Missing drive strength and slew rate ;
; SD_SPI_CS     ; Missing slew rate                    ;
; LED[0]        ; Missing drive strength and slew rate ;
; LED[1]        ; Missing drive strength and slew rate ;
; LED[2]        ; Missing drive strength and slew rate ;
; LED[3]        ; Missing drive strength and slew rate ;
; LED[4]        ; Missing drive strength and slew rate ;
; LED[5]        ; Missing drive strength and slew rate ;
; LED[6]        ; Missing drive strength and slew rate ;
; LED[7]        ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL  ; Missing drive strength and slew rate ;
; SDIO_DAT[3]   ; Missing slew rate                    ;
; IO_SDA        ; Missing slew rate                    ;
; SDIO_CMD      ; Missing slew rate                    ;
; VGA_HS        ; Missing slew rate                    ;
; SDIO_DAT[0]   ; Missing slew rate                    ;
; SDIO_DAT[1]   ; Missing slew rate                    ;
; SDIO_DAT[2]   ; Missing slew rate                    ;
; SDRAM_DQ[0]   ; Missing slew rate                    ;
; SDRAM_DQ[1]   ; Missing slew rate                    ;
; SDRAM_DQ[2]   ; Missing slew rate                    ;
; SDRAM_DQ[3]   ; Missing slew rate                    ;
; SDRAM_DQ[4]   ; Missing slew rate                    ;
; SDRAM_DQ[5]   ; Missing slew rate                    ;
; SDRAM_DQ[6]   ; Missing slew rate                    ;
; SDRAM_DQ[7]   ; Missing slew rate                    ;
; SDRAM_DQ[8]   ; Missing slew rate                    ;
; SDRAM_DQ[9]   ; Missing slew rate                    ;
; SDRAM_DQ[10]  ; Missing slew rate                    ;
; SDRAM_DQ[11]  ; Missing slew rate                    ;
; SDRAM_DQ[12]  ; Missing slew rate                    ;
; SDRAM_DQ[13]  ; Missing slew rate                    ;
; SDRAM_DQ[14]  ; Missing slew rate                    ;
; SDRAM_DQ[15]  ; Missing slew rate                    ;
; SDCD_SPDIF    ; Missing slew rate                    ;
; USER_IO[2]    ; Missing slew rate                    ;
; USER_IO[4]    ; Missing slew rate                    ;
; USER_IO[5]    ; Missing slew rate                    ;
; HDMI_I2C_SDA  ; Missing drive strength and slew rate ;
; USER_IO[0]    ; Missing slew rate                    ;
; USER_IO[1]    ; Missing slew rate                    ;
; USER_IO[3]    ; Missing slew rate                    ;
; USER_IO[6]    ; Missing slew rate                    ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0|fpll ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 445.499998 MHz             ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 89.786756 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 3908420153 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; clk_0                      ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK1_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|counter[0].output_counter ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 148.499999 MHz             ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 3                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                    ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X0_Y74_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 417.792 MHz                ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 95.741421 MHz              ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 1528321163 / 4294967296    ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X0_Y80_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK3_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                     ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 24.576 MHz                 ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X0_Y76_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; On                         ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 17                         ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                    ;                            ;
;     -- PLL Type                                                                                                                             ; Fractional PLL             ;
;     -- PLL Location                                                                                                                         ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                              ; none                       ;
;     -- PLL Bandwidth                                                                                                                        ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                              ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                                            ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                           ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                                    ; 400.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                                   ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                                    ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                                    ; 100.000000 MHz             ;
;     -- PLL Enable                                                                                                                           ; On                         ;
;     -- PLL Fractional Division                                                                                                              ; 0 / 4294967296             ;
;     -- M Counter                                                                                                                            ; 8                          ;
;     -- N Counter                                                                                                                            ; 1                          ;
;     -- PLL Refclk Select                                                                                                                    ;                            ;
;             -- PLL Refclk Select Location                                                                                                   ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                           ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                           ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                              ; N/A                        ;
;             -- CORECLKIN source                                                                                                             ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                           ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                            ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                             ; N/A                        ;
;             -- CLKIN(0) source                                                                                                              ; FPGA_CLK2_50~input         ;
;             -- CLKIN(1) source                                                                                                              ; N/A                        ;
;             -- CLKIN(2) source                                                                                                              ; N/A                        ;
;             -- CLKIN(3) source                                                                                                              ; N/A                        ;
;     -- PLL Output Counter                                                                                                                   ;                            ;
;         -- emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                     ;                            ;
;             -- Output Clock Frequency                                                                                                       ; 50.0 MHz                   ;
;             -- Output Clock Location                                                                                                        ; PLLOUTPUTCOUNTER_X89_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                       ; Off                        ;
;             -- Duty Cycle                                                                                                                   ; 50.0000                    ;
;             -- Phase Shift                                                                                                                  ; 0.000000 degrees           ;
;             -- C Counter                                                                                                                    ; 8                          ;
;             -- C Counter PH Mux PRST                                                                                                        ; 0                          ;
;             -- C Counter PRST                                                                                                               ; 1                          ;
;                                                                                                                                             ;                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; Compilation Hierarchy Node                                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                ; Entity Name                ; Library Name ;
+--------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
; |sys_top                                                     ; 8648.0 (725.5)       ; 10502.9 (1070.1)                 ; 1914.0 (354.0)                                    ; 59.0 (9.4)                       ; 0.0 (0.0)            ; 13727 (1188)        ; 12414 (1411)              ; 31 (31)       ; 646565            ; 91    ; 33         ; 145  ; 0            ; |sys_top                                                                                                                                                           ; sys_top                    ; work         ;
;    |alsa:alsa|                                               ; 272.0 (272.0)        ; 359.0 (359.0)                    ; 87.0 (87.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 399 (399)           ; 545 (545)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|alsa:alsa                                                                                                                                                 ; alsa                       ; work         ;
;    |altddio_out:hdmiclk_ddr|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:hdmiclk_ddr                                                                                                                                   ; altddio_out                ; work         ;
;       |ddio_out_b2j:auto_generated|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:hdmiclk_ddr|ddio_out_b2j:auto_generated                                                                                                       ; ddio_out_b2j               ; work         ;
;    |altddio_out:vgaclk_ddr|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:vgaclk_ddr                                                                                                                                    ; altddio_out                ; work         ;
;       |ddio_out_1oj:auto_generated|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|altddio_out:vgaclk_ddr|ddio_out_1oj:auto_generated                                                                                                        ; ddio_out_1oj               ; work         ;
;    |ascal:ascal|                                             ; 2072.0 (2069.0)      ; 2903.4 (2900.4)                  ; 849.1 (849.1)                                     ; 17.7 (17.7)                      ; 0.0 (0.0)            ; 3129 (3123)         ; 4103 (4099)               ; 0 (0)         ; 315488            ; 43    ; 23         ; 0    ; 0            ; |sys_top|ascal:ascal                                                                                                                                               ; ascal                      ; work         ;
;       |altshift_taps:o_vpix_inner[2].r_rtl_0|                ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0                                                                                                         ; altshift_taps              ; work         ;
;          |shift_taps_agv:auto_generated|                     ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 4 (2)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated                                                                           ; shift_taps_agv             ; work         ;
;             |altsyncram_jr91:altsyncram4|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 96                ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4                                               ; altsyncram_jr91            ; work         ;
;             |cntr_phf:cntr1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|cntr_phf:cntr1                                                            ; cntr_phf                   ; work         ;
;       |altsyncram:i_dpram_rtl_0|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0                                                                                                                      ; altsyncram                 ; work         ;
;          |altsyncram_g9j1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated                                                                                       ; altsyncram_g9j1            ; work         ;
;       |altsyncram:i_mem[0].r[7]__1|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1                                                                                                                   ; altsyncram                 ; work         ;
;          |altsyncram_89q1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated                                                                                    ; altsyncram_89q1            ; work         ;
;       |altsyncram:o_a_poly_mem_rtl_0|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_a_poly_mem_rtl_0                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_o9j1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated                                                                                  ; altsyncram_o9j1            ; work         ;
;       |altsyncram:o_dpram_rtl_0|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0                                                                                                                      ; altsyncram                 ; work         ;
;          |altsyncram_32k1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 4     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated                                                                                       ; altsyncram_32k1            ; work         ;
;       |altsyncram:o_h_poly_mem_rtl_0|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_mem_rtl_0                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_o9j1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_h_poly_mem_rtl_0|altsyncram_o9j1:auto_generated                                                                                  ; altsyncram_o9j1            ; work         ;
;       |altsyncram:o_line0[0].r[7]__2|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated                                                                                  ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line1[0].r[7]__3|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated                                                                                  ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line2[0].r[7]__4|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated                                                                                  ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_line3[0].r[7]__5|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_ccn1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 5     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated                                                                                  ; altsyncram_ccn1            ; work         ;
;       |altsyncram:o_linf0[0].r[7]__6|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_linf0[0].r[7]__6                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_m6n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_linf0[0].r[7]__6|altsyncram_m6n1:auto_generated                                                                                  ; altsyncram_m6n1            ; work         ;
;       |altsyncram:o_linf1[0].r[7]__7|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_linf1[0].r[7]__7                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_m6n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_linf1[0].r[7]__7|altsyncram_m6n1:auto_generated                                                                                  ; altsyncram_m6n1            ; work         ;
;       |altsyncram:o_linf2[0].r[7]__8|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_linf2[0].r[7]__8                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_m6n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_linf2[0].r[7]__8|altsyncram_m6n1:auto_generated                                                                                  ; altsyncram_m6n1            ; work         ;
;       |altsyncram:o_linf3[0].r[7]__9|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_linf3[0].r[7]__9                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_m6n1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_linf3[0].r[7]__9|altsyncram_m6n1:auto_generated                                                                                  ; altsyncram_m6n1            ; work         ;
;       |altsyncram:o_v_poly_mem_rtl_0|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_mem_rtl_0                                                                                                                 ; altsyncram                 ; work         ;
;          |altsyncram_o9j1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10240             ; 1     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:o_v_poly_mem_rtl_0|altsyncram_o9j1:auto_generated                                                                                  ; altsyncram_o9j1            ; work         ;
;       |altsyncram:pal1_mem_rtl_0|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal1_mem_rtl_0                                                                                                                     ; altsyncram                 ; work         ;
;          |altsyncram_2aj1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 2     ; 0          ; 0    ; 0            ; |sys_top|ascal:ascal|altsyncram:pal1_mem_rtl_0|altsyncram_2aj1:auto_generated                                                                                      ; altsyncram_2aj1            ; work         ;
;    |audio_out:audio_out|                                     ; 789.6 (72.7)         ; 870.9 (74.6)                     ; 92.6 (3.4)                                        ; 11.3 (1.6)                       ; 0.0 (0.0)            ; 1297 (133)          ; 898 (109)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |sys_top|audio_out:audio_out                                                                                                                                       ; audio_out                  ; work         ;
;       |DC_blocker:dcb_l|                                     ; 69.3 (69.3)          ; 70.2 (70.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|DC_blocker:dcb_l                                                                                                                      ; DC_blocker                 ; work         ;
;       |DC_blocker:dcb_r|                                     ; 69.3 (69.3)          ; 69.5 (69.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|DC_blocker:dcb_r                                                                                                                      ; DC_blocker                 ; work         ;
;       |IIR_filter:IIR_filter|                                ; 413.5 (39.4)         ; 455.5 (66.0)                     ; 51.7 (29.7)                                       ; 9.7 (3.1)                        ; 0.0 (0.0)            ; 700 (58)            ; 338 (98)                  ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter                                                                                                                 ; IIR_filter                 ; work         ;
;          |iir_filter_tap:iir_tap_0|                          ; 110.5 (110.5)        ; 130.5 (130.5)                    ; 21.3 (21.3)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 189 (189)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0                                                                                        ; iir_filter_tap             ; work         ;
;          |iir_filter_tap:iir_tap_1|                          ; 132.8 (132.8)        ; 130.5 (130.5)                    ; 0.5 (0.5)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 228 (228)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1                                                                                        ; iir_filter_tap             ; work         ;
;          |iir_filter_tap:iir_tap_2|                          ; 130.9 (130.9)        ; 128.5 (128.5)                    ; 0.2 (0.2)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 225 (225)           ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |sys_top|audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2                                                                                        ; iir_filter_tap             ; work         ;
;       |aud_mix_top:audmix_l|                                 ; 44.8 (44.8)          ; 54.7 (54.7)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 86 (86)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|aud_mix_top:audmix_l                                                                                                                  ; aud_mix_top                ; work         ;
;       |aud_mix_top:audmix_r|                                 ; 44.3 (44.3)          ; 54.5 (54.5)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 85 (85)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|aud_mix_top:audmix_r                                                                                                                  ; aud_mix_top                ; work         ;
;       |i2s:i2s|                                              ; 24.2 (24.2)          ; 33.0 (33.0)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|i2s:i2s                                                                                                                               ; i2s                        ; work         ;
;       |sigma_delta_dac:sd_l|                                 ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_l                                                                                                                  ; sigma_delta_dac            ; work         ;
;       |sigma_delta_dac:sd_r|                                 ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|sigma_delta_dac:sd_r                                                                                                                  ; sigma_delta_dac            ; work         ;
;       |spdif:toslink|                                        ; 31.5 (31.5)          ; 39.5 (39.5)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|audio_out:audio_out|spdif:toslink                                                                                                                         ; spdif                      ; work         ;
;    |csync:csync_hdmi|                                        ; 23.2 (23.2)          ; 29.4 (29.4)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_hdmi                                                                                                                                          ; csync                      ; work         ;
;    |csync:csync_vga|                                         ; 24.0 (24.0)          ; 30.7 (30.7)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|csync:csync_vga                                                                                                                                           ; csync                      ; work         ;
;    |ddr_svc:ddr_svc|                                         ; 28.3 (28.3)          ; 81.3 (81.3)                      ; 52.9 (52.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 156 (156)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|ddr_svc:ddr_svc                                                                                                                                           ; ddr_svc                    ; work         ;
;    |emu:emu|                                                 ; 1923.8 (4.0)         ; 2085.0 (4.9)                     ; 171.3 (0.9)                                       ; 10.1 (0.0)                       ; 0.0 (0.0)            ; 2989 (7)            ; 1657 (6)                  ; 0 (0)         ; 262272            ; 34    ; 0          ; 0    ; 0            ; |sys_top|emu:emu                                                                                                                                                   ; emu                        ; work         ;
;       |galaksija_top:galaksija_top|                          ; 1504.3 (128.6)       ; 1586.1 (140.8)                   ; 91.4 (14.1)                                       ; 9.6 (1.9)                        ; 0.0 (0.0)            ; 2309 (233)          ; 842 (143)                 ; 0 (0)         ; 262272            ; 34    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top                                                                                                                       ; galaksija_top              ; work         ;
;          |AY8912:AY8912|                                     ; 213.2 (213.2)        ; 219.1 (219.1)                    ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 317 (317)           ; 201 (201)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|AY8912:AY8912                                                                                                         ; AY8912                     ; work         ;
;          |T80s:cpu|                                          ; 1016.2 (10.1)        ; 1065.0 (10.0)                    ; 56.3 (0.0)                                        ; 7.6 (0.1)                        ; 0.0 (0.0)            ; 1513 (10)           ; 395 (12)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu                                                                                                              ; T80s                       ; work         ;
;             |T80:u0|                                         ; 1005.9 (447.4)       ; 1055.0 (467.3)                   ; 56.6 (25.2)                                       ; 7.5 (5.3)                        ; 0.0 (0.0)            ; 1503 (683)          ; 383 (225)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0                                                                                                       ; T80                        ; work         ;
;                |T80_ALU:alu|                                 ; 134.7 (134.7)        ; 138.8 (138.8)                    ; 4.7 (4.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 217 (217)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_ALU:alu                                                                                           ; T80_ALU                    ; work         ;
;                |T80_MCode:mcode|                             ; 304.6 (304.6)        ; 320.5 (320.5)                    ; 15.9 (15.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 471 (471)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_MCode:mcode                                                                                       ; T80_MCode                  ; work         ;
;                |T80_Reg:Regs|                                ; 119.2 (119.2)        ; 128.3 (128.3)                    ; 10.8 (10.8)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 132 (132)           ; 158 (158)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs                                                                                          ; T80_Reg                    ; work         ;
;                   |altsyncram:RegsH_rtl_0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0                                                                   ; altsyncram                 ; work         ;
;                      |altsyncram_6tm1:auto_generated|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated                                    ; altsyncram_6tm1            ; work         ;
;                   |altsyncram:RegsL_rtl_0|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0                                                                   ; altsyncram                 ; work         ;
;                      |altsyncram_6tm1:auto_generated|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated                                    ; altsyncram_6tm1            ; work         ;
;          |galaksija_keyboard:galaksija_keyboard|             ; 79.3 (79.3)          ; 88.5 (88.5)                      ; 9.2 (9.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_keyboard:galaksija_keyboard                                                                                 ; galaksija_keyboard         ; work         ;
;          |galaksija_tape_buf_ram:tape_buf_ram|               ; 3.8 (0.0)            ; 5.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_tape_buf_ram:tape_buf_ram                                                                                   ; galaksija_tape_buf_ram     ; work         ;
;             |altsyncram:altsyncram_component|                ; 3.8 (0.0)            ; 5.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_tape_buf_ram:tape_buf_ram|altsyncram:altsyncram_component                                                   ; altsyncram                 ; work         ;
;                |altsyncram_aei2:auto_generated|              ; 3.8 (0.3)            ; 5.2 (1.0)                        ; 1.3 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_tape_buf_ram:tape_buf_ram|altsyncram:altsyncram_component|altsyncram_aei2:auto_generated                    ; altsyncram_aei2            ; work         ;
;                   |decode_5la:decode2|                       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_tape_buf_ram:tape_buf_ram|altsyncram:altsyncram_component|altsyncram_aei2:auto_generated|decode_5la:decode2 ; decode_5la                 ; work         ;
;                   |mux_lfb:mux5|                             ; 2.7 (2.7)            ; 3.5 (3.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_tape_buf_ram:tape_buf_ram|altsyncram:altsyncram_component|altsyncram_aei2:auto_generated|mux_lfb:mux5       ; mux_lfb                    ; work         ;
;          |galaksija_video:video|                             ; 63.2 (63.2)          ; 67.6 (67.6)                      ; 4.6 (4.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 115 (115)           ; 46 (46)                   ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_video:video                                                                                                 ; galaksija_video            ; work         ;
;             |galaksija_video_ram:vram|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_video:video|galaksija_video_ram:vram                                                                        ; galaksija_video_ram        ; work         ;
;                |altsyncram:altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_video:video|galaksija_video_ram:vram|altsyncram:altsyncram_component                                        ; altsyncram                 ; work         ;
;                   |altsyncram_4bi2:auto_generated|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_video:video|galaksija_video_ram:vram|altsyncram:altsyncram_component|altsyncram_4bi2:auto_generated         ; altsyncram_4bi2            ; work         ;
;             |sprom:font_rom|                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_video:video|sprom:font_rom                                                                                  ; sprom                      ; work         ;
;                |altsyncram:altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_video:video|sprom:font_rom|altsyncram:altsyncram_component                                                  ; altsyncram                 ; work         ;
;                   |altsyncram_4qg1:auto_generated|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|galaksija_video:video|sprom:font_rom|altsyncram:altsyncram_component|altsyncram_4qg1:auto_generated                   ; altsyncram_4qg1            ; work         ;
;          |spram:ram00|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|spram:ram00                                                                                                           ; spram                      ; work         ;
;             |altsyncram:altsyncram_component|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|spram:ram00|altsyncram:altsyncram_component                                                                           ; altsyncram                 ; work         ;
;                |altsyncram_iem1:auto_generated|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|spram:ram00|altsyncram:altsyncram_component|altsyncram_iem1:auto_generated                                            ; altsyncram_iem1            ; work         ;
;          |spram:ram01|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|spram:ram01                                                                                                           ; spram                      ; work         ;
;             |altsyncram:altsyncram_component|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|spram:ram01|altsyncram:altsyncram_component                                                                           ; altsyncram                 ; work         ;
;                |altsyncram_iem1:auto_generated|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|spram:ram01|altsyncram:altsyncram_component|altsyncram_iem1:auto_generated                                            ; altsyncram_iem1            ; work         ;
;          |sprom:rom1|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|sprom:rom1                                                                                                            ; sprom                      ; work         ;
;             |altsyncram:altsyncram_component|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|sprom:rom1|altsyncram:altsyncram_component                                                                            ; altsyncram                 ; work         ;
;                |altsyncram_rig1:auto_generated|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 8     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|sprom:rom1|altsyncram:altsyncram_component|altsyncram_rig1:auto_generated                                             ; altsyncram_rig1            ; work         ;
;          |sprom:rom2|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|sprom:rom2                                                                                                            ; sprom                      ; work         ;
;             |altsyncram:altsyncram_component|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|sprom:rom2|altsyncram:altsyncram_component                                                                            ; altsyncram                 ; work         ;
;                |altsyncram_sig1:auto_generated|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|galaksija_top:galaksija_top|sprom:rom2|altsyncram:altsyncram_component|altsyncram_sig1:auto_generated                                             ; altsyncram_sig1            ; work         ;
;       |hps_io:hps_io|                                        ; 415.0 (141.8)        ; 493.5 (161.7)                    ; 79.0 (19.8)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 672 (228)           ; 809 (162)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io                                                                                                                                     ; hps_io                     ; work         ;
;          |video_calc:video_calc|                             ; 273.2 (273.2)        ; 331.8 (331.8)                    ; 59.2 (59.2)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 444 (444)           ; 647 (647)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|hps_io:hps_io|video_calc:video_calc                                                                                                               ; video_calc                 ; work         ;
;       |pll:pll|                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll                                                                                                                                           ; pll                        ; pll          ;
;          |pll_0002:pll_inst|                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst                                                                                                                         ; pll_0002                   ; pll          ;
;             |altera_pll:altera_pll_i|                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                 ; altera_pll                 ; work         ;
;    |mcp23009:mcp23009|                                       ; 94.3 (28.8)          ; 96.8 (29.7)                      ; 2.5 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 170 (57)            ; 116 (49)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009                                                                                                                                         ; mcp23009                   ; work         ;
;       |i2c:i2c|                                              ; 65.5 (65.5)          ; 67.2 (67.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|mcp23009:mcp23009|i2c:i2c                                                                                                                                 ; i2c                        ; work         ;
;    |osd:hdmi_osd|                                            ; 547.2 (547.2)        ; 581.3 (581.3)                    ; 35.1 (35.1)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 919 (919)           ; 613 (613)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd                                                                                                                                              ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0                                                                                                                  ; altsyncram                 ; work         ;
;          |altsyncram_i6k1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated                                                                                   ; altsyncram_i6k1            ; work         ;
;    |osd:vga_osd|                                             ; 543.1 (543.1)        ; 595.7 (595.7)                    ; 55.1 (55.1)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 892 (892)           ; 679 (679)                 ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd                                                                                                                                               ; osd                        ; work         ;
;       |altsyncram:osd_buffer_rtl_0|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0                                                                                                                   ; altsyncram                 ; work         ;
;          |altsyncram_i6k1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |sys_top|osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated                                                                                    ; altsyncram_i6k1            ; work         ;
;    |pll_audio:pll_audio|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio                                                                                                                                       ; pll_audio                  ; pll_audio    ;
;       |pll_audio_0002:pll_audio_inst|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio|pll_audio_0002:pll_audio_inst                                                                                                         ; pll_audio_0002             ; pll_audio    ;
;          |altera_pll:altera_pll_i|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i                                                                                 ; altera_pll                 ; work         ;
;    |pll_cfg_hdmi:pll_cfg_hdmi|                               ; 203.2 (152.0)        ; 211.2 (158.0)                    ; 9.9 (7.6)                                         ; 2.0 (1.6)                        ; 0.0 (0.0)            ; 304 (206)           ; 193 (163)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi                                                                                                                                 ; pll_cfg_hdmi               ; pll_cfg      ;
;       |altera_std_synchronizer:altera_std_synchronizer_inst| ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|altera_std_synchronizer:altera_std_synchronizer_inst                                                                            ; altera_std_synchronizer    ; work         ;
;       |dprio_mux:dprio_mux_inst|                             ; 26.4 (26.4)          ; 27.3 (27.3)                      ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|dprio_mux:dprio_mux_inst                                                                                                        ; dprio_mux                  ; pll_cfg      ;
;       |dyn_phase_shift:dyn_phase_shift_inst|                 ; 4.8 (0.8)            ; 4.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|dyn_phase_shift:dyn_phase_shift_inst                                                                                            ; dyn_phase_shift            ; pll_cfg      ;
;          |generic_lcell_comb:lcell_cnt_sel_0|                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_0                                                         ; generic_lcell_comb         ; pll_cfg      ;
;          |generic_lcell_comb:lcell_cnt_sel_1|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_1                                                         ; generic_lcell_comb         ; pll_cfg      ;
;          |generic_lcell_comb:lcell_cnt_sel_2|                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_2                                                         ; generic_lcell_comb         ; pll_cfg      ;
;          |generic_lcell_comb:lcell_cnt_sel_3|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_3                                                         ; generic_lcell_comb         ; pll_cfg      ;
;          |generic_lcell_comb:lcell_cnt_sel_4|                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|dyn_phase_shift:dyn_phase_shift_inst|generic_lcell_comb:lcell_cnt_sel_4                                                         ; generic_lcell_comb         ; pll_cfg      ;
;       |fpll_dprio_init:fpll_dprio_init_inst|                 ; 6.3 (6.3)            ; 7.3 (7.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|fpll_dprio_init:fpll_dprio_init_inst                                                                                            ; fpll_dprio_init            ; pll_cfg      ;
;       |generic_lcell_comb:lcell_dprio_read|                  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|generic_lcell_comb:lcell_dprio_read                                                                                             ; generic_lcell_comb         ; pll_cfg      ;
;       |generic_lcell_comb:lcell_fpll_0_1|                    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|generic_lcell_comb:lcell_fpll_0_1                                                                                               ; generic_lcell_comb         ; pll_cfg      ;
;       |self_reset:self_reset_inst|                           ; 10.2 (10.2)          ; 10.5 (10.5)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_cfg_hdmi:pll_cfg_hdmi|self_reset:self_reset_inst                                                                                                      ; self_reset                 ; pll_cfg      ;
;    |pll_hdmi:pll_hdmi|                                       ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi                                                                                                                                         ; pll_hdmi                   ; pll_hdmi     ;
;       |pll_hdmi_0002:pll_hdmi_inst|                          ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst                                                                                                             ; pll_hdmi_0002              ; pll_hdmi     ;
;          |altera_pll:altera_pll_i|                           ; 3.7 (0.0)            ; 3.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i                                                                                     ; altera_pll                 ; work         ;
;             |altera_cyclonev_pll:cyclonev_pll|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll                                                    ; altera_cyclonev_pll        ; work         ;
;                |altera_cyclonev_pll_base:fpll_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|altera_cyclonev_pll_base:fpll_0                    ; altera_cyclonev_pll_base   ; work         ;
;             |dps_extra_kick:dps_extra_inst|                  ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|dps_extra_kick:dps_extra_inst                                                       ; dps_extra_kick             ; work         ;
;    |pll_hdmi_adj:pll_hdmi_adj|                               ; 547.9 (547.9)        ; 584.2 (584.2)                    ; 39.2 (39.2)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 789 (789)           ; 505 (505)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|pll_hdmi_adj:pll_hdmi_adj                                                                                                                                 ; pll_hdmi_adj               ; work         ;
;    |scanlines:VGA_scanlines|                                 ; 9.2 (9.2)            ; 29.3 (29.3)                      ; 20.2 (20.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|scanlines:VGA_scanlines                                                                                                                                   ; scanlines                  ; work         ;
;    |shadowmask:HDMI_shadowmask|                              ; 134.7 (131.7)        ; 163.5 (160.5)                    ; 28.8 (28.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 255 (249)           ; 267 (263)                 ; 0 (0)         ; 3140              ; 4     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask                                                                                                                                ; shadowmask                 ; work         ;
;       |altshift_taps:vid_rtl_0|                              ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0                                                                                                        ; altshift_taps              ; work         ;
;          |shift_taps_0vu:auto_generated|                     ; 3.0 (2.0)            ; 3.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (4)               ; 4 (2)                     ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated                                                                          ; shift_taps_0vu             ; work         ;
;             |altsyncram_pr91:altsyncram4|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4                                              ; altsyncram_pr91            ; work         ;
;             |cntr_phf:cntr1|                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|cntr_phf:cntr1                                                           ; cntr_phf                   ; work         ;
;       |altsyncram:mask_lut_rtl_0|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2816              ; 1     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0                                                                                                      ; altsyncram                 ; work         ;
;          |altsyncram_k9j1:auto_generated|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2816              ; 1     ; 0          ; 0    ; 0            ; |sys_top|shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated                                                                       ; altsyncram_k9j1            ; work         ;
;    |sync_fix:sync_h|                                         ; 17.7 (17.7)          ; 18.0 (18.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_h                                                                                                                                           ; sync_fix                   ; work         ;
;    |sync_fix:sync_v|                                         ; 17.8 (17.8)          ; 18.0 (18.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sync_fix:sync_v                                                                                                                                           ; sync_fix                   ; work         ;
;    |sys_umuldiv:ar_muldiv|                                   ; 47.5 (0.5)           ; 58.3 (0.5)                       ; 10.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (1)              ; 134 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv                                                                                                                                     ; sys_umuldiv                ; work         ;
;       |sys_udiv:udiv|                                        ; 24.7 (24.7)          ; 29.8 (29.8)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv|sys_udiv:udiv                                                                                                                       ; sys_udiv                   ; work         ;
;       |sys_umul:umul|                                        ; 22.3 (22.3)          ; 28.0 (28.0)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sys_umuldiv:ar_muldiv|sys_umul:umul                                                                                                                       ; sys_umul                   ; work         ;
;    |sysmem_lite:sysmem|                                      ; 99.5 (22.5)          ; 115.7 (23.9)                     ; 16.2 (1.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 156 (41)            ; 154 (37)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem                                                                                                                                        ; sysmem_lite                ; work         ;
;       |f2sdram_safe_terminator:f2sdram_safe_terminator_ram2| ; 18.8 (18.8)          ; 19.2 (19.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2                                                                                   ; f2sdram_safe_terminator    ; work         ;
;       |f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf| ; 57.2 (57.2)          ; 71.7 (71.7)                      ; 14.5 (14.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 81 (81)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf                                                                                   ; f2sdram_safe_terminator    ; work         ;
;       |sysmem_HPS_fpga_interfaces:fpga_interfaces|           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces                                                                                             ; sysmem_HPS_fpga_interfaces ; work         ;
;    |vga_out:vga_out|                                         ; 119.9 (119.9)        ; 141.3 (141.3)                    ; 21.4 (21.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 228 (228)           ; 228 (228)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_out                                                                                                                                           ; vga_out                    ; work         ;
;    |vga_out:vga_scaler_out|                                  ; 154.2 (150.4)        ; 167.9 (164.1)                    ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 293 (286)           ; 211 (205)                 ; 0 (0)         ; 93                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out                                                                                                                                    ; vga_out                    ; work         ;
;       |altshift_taps:din1_rtl_0|                             ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 93                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0                                                                                                           ; altshift_taps              ; work         ;
;          |shift_taps_quu:auto_generated|                     ; 3.8 (1.3)            ; 3.8 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 6 (2)                     ; 0 (0)         ; 93                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated                                                                             ; shift_taps_quu             ; work         ;
;             |altsyncram_dr91:altsyncram4|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 93                ; 1     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|altsyncram_dr91:altsyncram4                                                 ; altsyncram_dr91            ; work         ;
;             |cntr_ohf:cntr1|                                 ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|cntr_ohf:cntr1                                                              ; cntr_ohf                   ; work         ;
;    |yc_out:yc_out|                                           ; 249.7 (245.7)        ; 288.3 (283.9)                    ; 40.6 (40.2)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 453 (446)           ; 298 (294)                 ; 0 (0)         ; 36                ; 1     ; 2          ; 0    ; 0            ; |sys_top|yc_out:yc_out                                                                                                                                             ; yc_out                     ; work         ;
;       |altshift_taps:phase[2].y_rtl_0|                       ; 4.0 (0.0)            ; 4.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 4 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |sys_top|yc_out:yc_out|altshift_taps:phase[2].y_rtl_0                                                                                                              ; altshift_taps              ; work         ;
;          |shift_taps_puu:auto_generated|                     ; 4.0 (1.2)            ; 4.3 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 4 (2)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |sys_top|yc_out:yc_out|altshift_taps:phase[2].y_rtl_0|shift_taps_puu:auto_generated                                                                                ; shift_taps_puu             ; work         ;
;             |altsyncram_br91:altsyncram4|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36                ; 1     ; 0          ; 0    ; 0            ; |sys_top|yc_out:yc_out|altshift_taps:phase[2].y_rtl_0|shift_taps_puu:auto_generated|altsyncram_br91:altsyncram4                                                    ; altsyncram_br91            ; work         ;
;             |cntr_ohf:cntr1|                                 ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sys_top|yc_out:yc_out|altshift_taps:phase[2].y_rtl_0|shift_taps_puu:auto_generated|cntr_ohf:cntr1                                                                 ; cntr_ohf                   ; work         ;
+--------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; IO_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_USER      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; HDMI_MCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_SCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_LRCLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2S      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_A[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQML    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQMH    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nWE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nRAS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_nCS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_BA[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_CKE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_L       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_R       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUDIO_SPDIF   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_MOSI   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_SDI       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_HDD       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED_POWER     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_SPI_CS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SD_SPI_MISO   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SDO       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SDIO_DAT[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IO_SDA        ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_CMD      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDIO_DAT[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[0]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[1]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[2]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[3]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[4]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[5]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[6]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[7]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[8]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[9]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[10]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[11]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[12]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[13]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[14]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDRAM_DQ[15]  ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SDCD_SPDIF    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; USER_IO[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_RESET     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_EN        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK3_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK2_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_CLK1_50  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_OSD       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; BTN_USER      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; HDMI_TX_INT                                 ;                   ;         ;
; SD_SPI_MISO                                 ;                   ;         ;
; ADC_SDO                                     ;                   ;         ;
; SDIO_DAT[3]                                 ;                   ;         ;
; IO_SDA                                      ;                   ;         ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[1]~0 ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|ACK~0      ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[3]~1 ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[0]~2 ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[2]~3 ; 1                 ; 0       ;
;      - mcp23009:mcp23009|i2c:i2c|rdata[4]~4 ; 1                 ; 0       ;
; SDIO_CMD                                    ;                   ;         ;
; VGA_HS                                      ;                   ;         ;
; SDIO_DAT[0]                                 ;                   ;         ;
; SDIO_DAT[1]                                 ;                   ;         ;
; SDIO_DAT[2]                                 ;                   ;         ;
; SDRAM_DQ[0]                                 ;                   ;         ;
; SDRAM_DQ[1]                                 ;                   ;         ;
; SDRAM_DQ[2]                                 ;                   ;         ;
; SDRAM_DQ[3]                                 ;                   ;         ;
; SDRAM_DQ[4]                                 ;                   ;         ;
; SDRAM_DQ[5]                                 ;                   ;         ;
; SDRAM_DQ[6]                                 ;                   ;         ;
; SDRAM_DQ[7]                                 ;                   ;         ;
; SDRAM_DQ[8]                                 ;                   ;         ;
; SDRAM_DQ[9]                                 ;                   ;         ;
; SDRAM_DQ[10]                                ;                   ;         ;
; SDRAM_DQ[11]                                ;                   ;         ;
; SDRAM_DQ[12]                                ;                   ;         ;
; SDRAM_DQ[13]                                ;                   ;         ;
; SDRAM_DQ[14]                                ;                   ;         ;
; SDRAM_DQ[15]                                ;                   ;         ;
; SDCD_SPDIF                                  ;                   ;         ;
;      - concat~1                             ; 1                 ; 0       ;
;      - concat~2                             ; 1                 ; 0       ;
;      - SDIO_DAT[2]~8                        ; 1                 ; 0       ;
; USER_IO[2]                                  ;                   ;         ;
; USER_IO[4]                                  ;                   ;         ;
; USER_IO[5]                                  ;                   ;         ;
; HDMI_I2C_SDA                                ;                   ;         ;
;      - hdmi_i2c                             ; 1                 ; 0       ;
; USER_IO[0]                                  ;                   ;         ;
; USER_IO[1]                                  ;                   ;         ;
; USER_IO[3]                                  ;                   ;         ;
; USER_IO[6]                                  ;                   ;         ;
; SW[3]                                       ;                   ;         ;
;      - comb~17                              ; 0                 ; 0       ;
;      - btn_r~0                              ; 0                 ; 0       ;
;      - av_dis                               ; 0                 ; 0       ;
;      - LED_HDD~2                            ; 0                 ; 0       ;
;      - comb~21                              ; 0                 ; 0       ;
;      - SDIO_DAT[2]~8                        ; 0                 ; 0       ;
;      - deb_osd~0                            ; 0                 ; 0       ;
;      - deb_user~0                           ; 0                 ; 0       ;
; BTN_RESET                                   ;                   ;         ;
;      - btn_r~0                              ; 0                 ; 0       ;
;      - btn_up~0                             ; 0                 ; 0       ;
; VGA_EN                                      ;                   ;         ;
;      - comb~20                              ; 0                 ; 0       ;
;      - av_dis                               ; 0                 ; 0       ;
;      - LED_HDD~2                            ; 0                 ; 0       ;
;      - SD_SPI_CS~1                          ; 0                 ; 0       ;
;      - comb~21                              ; 0                 ; 0       ;
;      - SDIO_DAT[2]~8                        ; 0                 ; 0       ;
;      - btn_en~0                             ; 0                 ; 0       ;
; FPGA_CLK3_50                                ;                   ;         ;
; FPGA_CLK2_50                                ;                   ;         ;
; SW[0]                                       ;                   ;         ;
;      - AUDIO_L~1                            ; 1                 ; 0       ;
;      - AUDIO_R~1                            ; 1                 ; 0       ;
;      - AUDIO_SPDIF~1                        ; 1                 ; 0       ;
; SW[2]                                       ;                   ;         ;
;      - concat~1                             ; 1                 ; 0       ;
;      - concat~2                             ; 1                 ; 0       ;
;      - SDIO_DAT[2]~8                        ; 1                 ; 0       ;
; FPGA_CLK1_50                                ;                   ;         ;
; BTN_OSD                                     ;                   ;         ;
;      - deb_osd~0                            ; 0                 ; 0       ;
;      - btn_up~0                             ; 0                 ; 0       ;
; KEY[0]                                      ;                   ;         ;
;      - deb_osd~0                            ; 0                 ; 0       ;
; BTN_USER                                    ;                   ;         ;
;      - deb_user~0                           ; 0                 ; 0       ;
;      - btn_up~0                             ; 0                 ; 0       ;
; KEY[1]                                      ;                   ;         ;
;      - deb_user~0                           ; 1                 ; 0       ;
; SW[1]                                       ;                   ;         ;
;      - USER_IO~14                           ; 0                 ; 0       ;
;      - USER_IO~15                           ; 0                 ; 0       ;
;      - USER_IO~16                           ; 0                 ; 0       ;
+---------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Name                                                                                                                                                                 ; Location                                     ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                    ; Input Clock 3                                                            ; Clock Select 0 ; Clock Select 1 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; ColorBurst_Range[0]~0                                                                                                                                                ; LABCELL_X35_Y36_N57                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ColorBurst_Range[16]~1                                                                                                                                               ; LABCELL_X35_Y36_N27                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~0                                                                                                                                                           ; MLABCELL_X34_Y39_N48                         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~1                                                                                                                                                           ; MLABCELL_X34_Y39_N51                         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~3                                                                                                                                                           ; MLABCELL_X34_Y39_N42                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~4                                                                                                                                                           ; MLABCELL_X34_Y39_N54                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~5                                                                                                                                                           ; LABCELL_X36_Y38_N0                           ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~6                                                                                                                                                           ; MLABCELL_X34_Y39_N39                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~7                                                                                                                                                           ; MLABCELL_X34_Y39_N30                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder0~8                                                                                                                                                           ; MLABCELL_X34_Y39_N33                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; Decoder2~0                                                                                                                                                           ; LABCELL_X31_Y40_N21                          ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FB_EN                                                                                                                                                                ; FF_X36_Y42_N17                               ; 50      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK1_50                                                                                                                                                         ; PIN_V11                                      ; 709     ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK2_50                                                                                                                                                         ; PIN_Y13                                      ; 203     ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FREESCALE~0                                                                                                                                                          ; MLABCELL_X39_Y38_N54                         ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; HDMI_PR                                                                                                                                                              ; FF_X35_Y40_N35                               ; 24      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LED_HDD~2                                                                                                                                                            ; LABCELL_X63_Y7_N6                            ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_BASE[0]~0                                                                                                                                                        ; LABCELL_X36_Y38_N9                           ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_BASE[16]~1                                                                                                                                                       ; LABCELL_X36_Y38_N33                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_EN                                                                                                                                                               ; FF_X31_Y39_N29                               ; 91      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_FMT[0]~0                                                                                                                                                         ; LABCELL_X36_Y38_N6                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HEIGHT[0]~0                                                                                                                                                      ; LABCELL_X36_Y38_N30                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HMAX[0]~0                                                                                                                                                        ; LABCELL_X36_Y38_N15                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_HMIN[0]~0                                                                                                                                                        ; LABCELL_X36_Y38_N18                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_STRIDE[0]~0                                                                                                                                                      ; LABCELL_X36_Y38_N24                          ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_VMAX[0]~0                                                                                                                                                        ; LABCELL_X36_Y38_N39                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_VMIN[0]~0                                                                                                                                                        ; LABCELL_X36_Y38_N45                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LFB_WIDTH[0]~0                                                                                                                                                       ; LABCELL_X36_Y38_N21                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan0~3                                                                                                                                                          ; LABCELL_X60_Y8_N18                           ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; LessThan5~1                                                                                                                                                          ; LABCELL_X29_Y42_N36                          ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; PhaseInc[0]~2                                                                                                                                                        ; LABCELL_X35_Y36_N48                          ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; PhaseInc[16]~1                                                                                                                                                       ; LABCELL_X35_Y36_N0                           ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; PhaseInc[32]~0                                                                                                                                                       ; LABCELL_X35_Y36_N54                          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; SDIO_DAT[2]~8                                                                                                                                                        ; LABCELL_X63_Y7_N18                           ; 3       ; Output enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; SD_SPI_CS~1                                                                                                                                                          ; LABCELL_X51_Y7_N0                            ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; VSET[0]~0                                                                                                                                                            ; LABCELL_X36_Y38_N54                          ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; WideNor0                                                                                                                                                             ; LABCELL_X60_Y8_N39                           ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[19]~2                                                                                                                                                            ; LABCELL_X36_Y34_N0                           ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[25]~0                                                                                                                                                            ; LABCELL_X36_Y34_N9                           ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[39]~3                                                                                                                                                            ; LABCELL_X36_Y34_N3                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[3]~14                                                                                                                                                            ; LABCELL_X36_Y36_N15                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx[7]~29                                                                                                                                                            ; LABCELL_X36_Y34_N12                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acx_att[1]~2                                                                                                                                                         ; LABCELL_X36_Y34_N21                          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; acy2[0]~0                                                                                                                                                            ; LABCELL_X31_Y32_N51                          ; 126     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; adj_data[31]~0                                                                                                                                                       ; LABCELL_X17_Y8_N36                           ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; adj_write                                                                                                                                                            ; FF_X17_Y8_N11                                ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|Equal0~29                                                                                                                                                  ; LABCELL_X45_Y70_N30                          ; 65      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|LessThan7~4                                                                                                                                                ; LABCELL_X35_Y71_N54                          ; 35      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|buf_info[60]~0                                                                                                                                             ; LABCELL_X46_Y71_N48                          ; 61      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|buf_rptr[18]~2                                                                                                                                             ; LABCELL_X42_Y67_N39                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ce_cnt[5]~1                                                                                                                                                ; LABCELL_X45_Y67_N12                          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ce_cnt[5]~2                                                                                                                                                ; LABCELL_X45_Y67_N54                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|len[14]~1                                                                                                                                                  ; LABCELL_X42_Y67_N18                          ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|len[14]~2                                                                                                                                                  ; LABCELL_X42_Y67_N21                          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|pcm_l[0]~1                                                                                                                                                 ; LABCELL_X46_Y54_N24                          ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|ram_req~1                                                                                                                                                  ; LABCELL_X42_Y67_N54                          ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|readdata[31]~1                                                                                                                                             ; LABCELL_X46_Y54_N6                           ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|readdata[32]~0                                                                                                                                             ; LABCELL_X46_Y54_N15                          ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; alsa:alsa|state.01                                                                                                                                                   ; FF_X42_Y67_N32                               ; 57      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always0~0                                                                                                                                                            ; LABCELL_X27_Y33_N30                          ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always10~0                                                                                                                                                           ; LABCELL_X17_Y8_N42                           ; 39      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always11~0                                                                                                                                                           ; LABCELL_X40_Y21_N6                           ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always15~0                                                                                                                                                           ; LABCELL_X45_Y38_N57                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always2~0                                                                                                                                                            ; MLABCELL_X39_Y34_N9                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; always9~0                                                                                                                                                            ; MLABCELL_X34_Y32_N24                         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ar_md_start                                                                                                                                                          ; FF_X30_Y40_N32                               ; 75      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ar_md_start~0                                                                                                                                                        ; LABCELL_X31_Y40_N57                          ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add108~1                                                                                                                                                 ; LABCELL_X13_Y56_N57                          ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add174~13                                                                                                                                                ; LABCELL_X19_Y51_N54                          ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add175~13                                                                                                                                                ; LABCELL_X31_Y51_N54                          ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add176~13                                                                                                                                                ; MLABCELL_X21_Y55_N54                         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add21~1                                                                                                                                                  ; MLABCELL_X21_Y61_N57                         ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add233~13                                                                                                                                                ; MLABCELL_X21_Y43_N54                         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add234~13                                                                                                                                                ; MLABCELL_X21_Y38_N54                         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Add235~13                                                                                                                                                ; LABCELL_X19_Y46_N54                          ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder3~0                                                                                                                                               ; LABCELL_X37_Y40_N21                          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder3~1                                                                                                                                               ; LABCELL_X37_Y40_N9                           ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder3~2                                                                                                                                               ; LABCELL_X37_Y40_N36                          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Decoder3~3                                                                                                                                               ; LABCELL_X37_Y40_N15                          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal10~0                                                                                                                                                ; MLABCELL_X34_Y62_N36                         ; 47      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal36~5                                                                                                                                                ; LABCELL_X27_Y48_N51                          ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal40~0                                                                                                                                                ; LABCELL_X30_Y55_N33                          ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Equal4~2                                                                                                                                                 ; MLABCELL_X34_Y62_N54                         ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~3                                                                                                                                                   ; LABCELL_X35_Y62_N0                           ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|InAT~5                                                                                                                                                   ; LABCELL_X33_Y62_N0                           ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan38~9                                                                                                                                             ; MLABCELL_X28_Y46_N18                         ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan39~8                                                                                                                                             ; LABCELL_X30_Y47_N30                          ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|LessThan58~7                                                                                                                                             ; LABCELL_X19_Y49_N48                          ; 48      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Mux465~0                                                                                                                                                 ; LABCELL_X37_Y40_N54                          ; 1       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Mux467~0                                                                                                                                                 ; LABCELL_X37_Y40_N30                          ; 1       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|Mux469~0                                                                                                                                                 ; LABCELL_X37_Y40_N33                          ; 1       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|OLBUF~0                                                                                                                                                  ; LABCELL_X18_Y50_N30                          ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|OLBUF~1                                                                                                                                                  ; LABCELL_X18_Y50_N0                           ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|OLBUF~2                                                                                                                                                  ; LABCELL_X18_Y50_N21                          ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|OLBUF~3                                                                                                                                                  ; LABCELL_X18_Y50_N48                          ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|OLBUF~4                                                                                                                                                  ; LABCELL_X18_Y50_N6                           ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|OLBUF~5                                                                                                                                                  ; LABCELL_X18_Y50_N15                          ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|OLBUF~6                                                                                                                                                  ; LABCELL_X18_Y50_N45                          ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|OLBUF~7                                                                                                                                                  ; LABCELL_X18_Y50_N27                          ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_address[0]~0                                                                                                                                         ; LABCELL_X43_Y55_N3                           ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_fb_ena                                                                                                                                               ; FF_X40_Y50_N56                               ; 63      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_o_offset0[31]~0                                                                                                                                      ; LABCELL_X40_Y50_N6                           ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_readack~0                                                                                                                                            ; LABCELL_X43_Y55_N54                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_readdataack~0                                                                                                                                        ; LABCELL_X40_Y50_N21                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_reset_na                                                                                                                                             ; FF_X39_Y49_N14                               ; 190     ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_state.sREAD                                                                                                                                          ; FF_X43_Y55_N38                               ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wad[3]~1                                                                                                                                             ; LABCELL_X40_Y50_N57                          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wadrs[22]~0                                                                                                                                          ; LABCELL_X43_Y55_N15                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|avl_wr                                                                                                                                                   ; FF_X42_Y55_N32                               ; 4       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrs[22]~0                                                                                                                                             ; LABCELL_X37_Y60_N51                          ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrsi[22]~4                                                                                                                                            ; LABCELL_X36_Y61_N3                           ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_adrsi[22]~5                                                                                                                                            ; LABCELL_X36_Y60_N33                          ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_bil                                                                                                                                                    ; FF_X33_Y63_N11                               ; 55      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_count[2]~0                                                                                                                                             ; LABCELL_X35_Y64_N45                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_dw[127]~2                                                                                                                                              ; LABCELL_X35_Y62_N57                          ; 128     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_flm~0                                                                                                                                                  ; LABCELL_X31_Y62_N57                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hbcpt[4]~1                                                                                                                                             ; LABCELL_X36_Y61_N15                          ; 31      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hbcpt[4]~3                                                                                                                                             ; LABCELL_X35_Y61_N12                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hdown                                                                                                                                                  ; FF_X27_Y64_N5                                ; 60      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_himax[11]~0                                                                                                                                            ; MLABCELL_X34_Y62_N6                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.b[7]~0                                                                                                                                            ; LABCELL_X29_Y61_N15                          ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.g[4]~0                                                                                                                                            ; LABCELL_X27_Y61_N24                          ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_hpix.r[4]~0                                                                                                                                            ; MLABCELL_X28_Y59_N48                         ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lrad[10]~0                                                                                                                                             ; MLABCELL_X25_Y64_N57                         ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lwad[10]~1                                                                                                                                             ; MLABCELL_X25_Y63_N36                         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_lwr                                                                                                                                                    ; FF_X35_Y62_N20                               ; 19      ; Sync. clear, Write enable               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pce                                                                                                                                                    ; FF_X25_Y57_N13                               ; 22      ; Read enable                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.b[2]~0                                                                                                                                             ; LABCELL_X33_Y63_N48                          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.g[3]~0                                                                                                                                             ; LABCELL_X33_Y63_N12                          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pix.r[3]~1                                                                                                                                             ; LABCELL_X33_Y63_N24                          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_pushhead                                                                                                                                               ; FF_X36_Y60_N56                               ; 81      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_reset_na                                                                                                                                               ; FF_X36_Y63_N29                               ; 181     ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_shift[0]~0                                                                                                                                             ; LABCELL_X33_Y64_N57                          ; 123     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_v_frac[11]~0                                                                                                                                           ; LABCELL_X35_Y63_N33                          ; 26      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_v_frac[11]~1                                                                                                                                           ; LABCELL_X31_Y63_N30                          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vacc[0]~13                                                                                                                                             ; MLABCELL_X34_Y62_N9                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vacc[12]~1                                                                                                                                             ; LABCELL_X31_Y61_N21                          ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vcpt[11]~0                                                                                                                                             ; LABCELL_X36_Y60_N0                           ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vmax[11]~0                                                                                                                                             ; LABCELL_X36_Y60_N48                          ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vs_pre~0                                                                                                                                               ; LABCELL_X31_Y61_N15                          ; 413     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_vsize~0                                                                                                                                                ; LABCELL_X31_Y60_N21                          ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wad[4]~1                                                                                                                                               ; LABCELL_X35_Y62_N15                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wadrs[17]~0                                                                                                                                            ; LABCELL_X37_Y61_N45                          ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wadrs_mem[22]~0                                                                                                                                        ; LABCELL_X35_Y61_N33                          ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wdelay[1]~1                                                                                                                                            ; LABCELL_X37_Y61_N54                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|i_wr                                                                                                                                                     ; FF_X35_Y62_N14                               ; 4       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_acpt[0]~1                                                                                                                                              ; LABCELL_X29_Y54_N54                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_adrs[23]~12                                                                                                                                            ; LABCELL_X30_Y55_N54                          ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_adrs[3]~1                                                                                                                                              ; MLABCELL_X28_Y55_N18                         ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_altx[3]~0                                                                                                                                              ; LABCELL_X27_Y52_N39                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copy.sCOPY                                                                                                                                             ; FF_X28_Y54_N47                               ; 53      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copy.sWAIT                                                                                                                                             ; FF_X27_Y52_N35                               ; 31      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_copylev~0                                                                                                                                              ; LABCELL_X27_Y52_N54                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_dcptv_clr[12]                                                                                                                                          ; FF_X17_Y51_N37                               ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_first                                                                                                                                                  ; FF_X39_Y55_N29                               ; 49      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_h_poly_phase.t2[1]~0                                                                                                                                   ; MLABCELL_X34_Y47_N48                         ; 87      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hacc_next[13]~1                                                                                                                                        ; MLABCELL_X28_Y54_N51                         ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hacpt[11]~0                                                                                                                                            ; LABCELL_X29_Y52_N54                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hfrac[2][11]                                                                                                                                           ; FF_X17_Y55_N26                               ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hmode[2]                                                                                                                                               ; FF_X35_Y50_N5                                ; 40      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpix0.b[0]~0                                                                                                                                           ; MLABCELL_X39_Y55_N57                         ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpix1.b[0]~0                                                                                                                                           ; MLABCELL_X39_Y55_N21                         ; 72      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpixs.g[7]~0                                                                                                                                           ; LABCELL_X36_Y54_N30                          ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_hpixs.r[7]~0                                                                                                                                           ; MLABCELL_X39_Y55_N12                         ; 163     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ibuf0[1]~1                                                                                                                                             ; LABCELL_X36_Y50_N48                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ibuf1[1]~3                                                                                                                                             ; LABCELL_X36_Y50_N33                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ihsize[11]~0                                                                                                                                           ; LABCELL_X36_Y54_N21                          ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_ihsizem[11]~0                                                                                                                                          ; LABCELL_X27_Y52_N36                          ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_isync2                                                                                                                                                 ; FF_X27_Y46_N44                               ; 15      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_last1~1                                                                                                                                                ; LABCELL_X27_Y54_N51                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_obuf0[1]~2                                                                                                                                             ; LABCELL_X36_Y50_N45                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_obuf1[1]~1                                                                                                                                             ; LABCELL_X36_Y50_N57                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_pev[11]                                                                                                                                                ; FF_X23_Y38_N31                               ; 25      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_poly_phase_a.t1[2]~0                                                                                                                                   ; MLABCELL_X34_Y47_N51                         ; 78      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[0]~3                                                                                                                                             ; LABCELL_X29_Y53_N45                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[1]~8                                                                                                                                             ; LABCELL_X29_Y53_N42                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv[2]~10                                                                                                                                            ; MLABCELL_X28_Y55_N57                         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_primv~0                                                                                                                                                ; MLABCELL_X28_Y55_N54                         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_pshift[3]~0                                                                                                                                            ; LABCELL_X27_Y54_N45                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_reset_na                                                                                                                                               ; FF_X30_Y52_N53                               ; 431     ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_shift[126]~3                                                                                                                                           ; LABCELL_X36_Y56_N18                          ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_v_poly_use_adaptive                                                                                                                                    ; FF_X34_Y47_N2                                ; 132     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacc[12]~0                                                                                                                                             ; LABCELL_X24_Y48_N51                          ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacc[12]~2                                                                                                                                             ; LABCELL_X27_Y50_N12                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacc_next[0]~12                                                                                                                                        ; LABCELL_X27_Y50_N54                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vacpt[0]~0                                                                                                                                             ; LABCELL_X24_Y50_N57                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vcpt_pre3[10]~0                                                                                                                                        ; MLABCELL_X28_Y46_N24                         ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vcpt_sync[9]~3                                                                                                                                         ; MLABCELL_X28_Y46_N6                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[11]                                                                                                                                              ; FF_X34_Y46_N29                               ; 99      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[11]~0                                                                                                                                            ; MLABCELL_X25_Y48_N48                         ; 26      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vfrac[11]~1                                                                                                                                            ; MLABCELL_X25_Y48_N12                         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vmode[2]                                                                                                                                               ; FF_X35_Y50_N47                               ; 47      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|o_vrr_sync2                                                                                                                                              ; FF_X29_Y45_N14                               ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ascal:ascal|vcarry_v~0                                                                                                                                               ; LABCELL_X24_Y49_N24                          ; 14      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_sck                                                                                                                                                             ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 130     ; Clock                                   ; yes    ; Regional Clock       ; RCLK6            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_ss                                                                                                                                                              ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 89      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|DC_blocker:dcb_l|WideXor0                                                                                                                        ; MLABCELL_X47_Y45_N30                         ; 39      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|DC_blocker:dcb_r|WideXor0                                                                                                                        ; LABCELL_X48_Y42_N27                          ; 39      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|Equal0~4                                                                                                                                         ; LABCELL_X33_Y37_N33                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|IIR_filter:IIR_filter|ch                                                                                                                         ; FF_X33_Y39_N8                                ; 132     ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|intreg[1][39]~0                                                                                   ; LABCELL_X33_Y41_N15                          ; 136     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|IIR_filter:IIR_filter|inp_m[0]~0                                                                                                                 ; LABCELL_X33_Y41_N42                          ; 160     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|LessThan0~3                                                                                                                                      ; LABCELL_X46_Y39_N54                          ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|LessThan1~3                                                                                                                                      ; LABCELL_X48_Y34_N54                          ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|WideNor0                                                                                                                                         ; MLABCELL_X47_Y42_N3                          ; 12      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|a_en1~0                                                                                                                                          ; LABCELL_X33_Y41_N27                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|a_en2                                                                                                                                            ; FF_X46_Y38_N14                               ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|a_en2~0                                                                                                                                          ; LABCELL_X40_Y37_N42                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_l|WideXor0                                                                                                                    ; MLABCELL_X47_Y41_N54                         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_l|a4~0                                                                                                                        ; LABCELL_X45_Y41_N51                          ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|aud_mix_top:audmix_r|WideXor0                                                                                                                    ; LABCELL_X45_Y40_N12                          ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|comb~0                                                                                                                                           ; LABCELL_X33_Y41_N30                          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|dly2[13]~0                                                                                                                                       ; LABCELL_X40_Y37_N48                          ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|bit_cnt[5]~0                                                                                                                             ; LABCELL_X42_Y37_N42                          ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|bit_cnt[5]~1                                                                                                                             ; LABCELL_X42_Y37_N36                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|i2s:i2s|right[2]~1                                                                                                                               ; LABCELL_X42_Y37_N30                          ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|mclk_ce                                                                                                                                          ; FF_X48_Y39_N14                               ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|sample_ce                                                                                                                                        ; FF_X47_Y42_N2                                ; 341     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|Equal0~1                                                                                                                           ; MLABCELL_X47_Y38_N48                         ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|load_subframe_q                                                                                                                    ; FF_X48_Y38_N56                               ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|sample_buf_q[15]~0                                                                                                                 ; MLABCELL_X47_Y38_N54                         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; audio_out:audio_out|spdif:toslink|subframe_count_q[0]                                                                                                                ; FF_X47_Y38_N2                                ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; av_dis                                                                                                                                                               ; LABCELL_X63_Y7_N9                            ; 27      ; Output enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p1[0]~1                                                                                                                                                   ; MLABCELL_X34_Y39_N27                         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p2[0]~6                                                                                                                                                   ; MLABCELL_X34_Y39_N0                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_custom_p2[16]~7                                                                                                                                                  ; MLABCELL_X34_Y39_N24                         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cfg_done~2                                                                                                                                                           ; LABCELL_X36_Y38_N3                           ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cmd[3]~0                                                                                                                                                             ; MLABCELL_X39_Y34_N15                         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; coef_addr[0]~0                                                                                                                                                       ; MLABCELL_X39_Y38_N24                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; coef_data[0]~0                                                                                                                                                       ; MLABCELL_X39_Y38_N51                         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~20                                                                                                                                                              ; LABCELL_X63_Y7_N57                           ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~21                                                                                                                                                              ; LABCELL_X63_Y7_N54                           ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~22                                                                                                                                                              ; LABCELL_X43_Y25_N54                          ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; comb~23                                                                                                                                                              ; LABCELL_X42_Y37_N24                          ; 359     ; Async. clear                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|always0~0                                                                                                                                           ; LABCELL_X35_Y16_N51                          ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|hs_len[15]~0                                                                                                                                        ; LABCELL_X35_Y16_N39                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_hdmi|line_len[15]~0                                                                                                                                      ; LABCELL_X35_Y16_N42                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|always0~0                                                                                                                                            ; LABCELL_X40_Y19_N33                          ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|hs_len[4]~0                                                                                                                                          ; LABCELL_X40_Y19_N24                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; csync:csync_vga|line_len[9]~0                                                                                                                                        ; LABCELL_X40_Y19_N51                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; cvbs                                                                                                                                                                 ; FF_X40_Y26_N26                               ; 16      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ack[0]~1                                                                                                                                             ; LABCELL_X45_Y59_N54                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ack[1]~0                                                                                                                                             ; LABCELL_X45_Y59_N36                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|always0~0                                                                                                                                            ; LABCELL_X45_Y59_N48                          ; 31      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ch~0                                                                                                                                                 ; LABCELL_X45_Y54_N51                          ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ram_bcnt[0]~0                                                                                                                                        ; LABCELL_X45_Y54_N24                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready[1]                                                                                                                                             ; FF_X46_Y53_N8                                ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready~0                                                                                                                                              ; LABCELL_X45_Y54_N27                          ; 65      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|ready~1                                                                                                                                              ; LABCELL_X46_Y53_N30                          ; 49      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; ddr_svc:ddr_svc|state                                                                                                                                                ; FF_X45_Y54_N50                               ; 16      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|comb~0                                                                                                                                                       ; LABCELL_X42_Y30_N30                          ; 105     ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|div_clk[2]                                                                                                                                                   ; FF_X37_Y34_N50                               ; 1488    ; Clock, Clock enable                     ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|div_clk[3]                                                                                                                                                   ; FF_X1_Y36_N2                                 ; 633     ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|div_clk[4]                                                                                                                                                   ; FF_X33_Y33_N26                               ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan1~16                                                                                                       ; LABCELL_X42_Y28_N54                          ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan2~11                                                                                                       ; LABCELL_X33_Y28_N18                          ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan3~11                                                                                                       ; LABCELL_X37_Y29_N39                          ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|LessThan4~19                                                                                                       ; LABCELL_X37_Y32_N18                          ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|addr[0]~1                                                                                                          ; LABCELL_X42_Y30_N57                          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|env_vol[4]~1                                                                                                       ; LABCELL_X37_Y31_N0                           ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|noise_div~0                                                                                                        ; LABCELL_X35_Y33_N3                           ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|noise_gen_cnt[4]~1                                                                                                 ; LABCELL_X33_Y33_N27                          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|poly17[0]~0                                                                                                        ; LABCELL_X33_Y33_N42                          ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_cnt[1][11]~0                                                                                              ; LABCELL_X37_Y29_N12                          ; 63      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_op[1]~0                                                                                                   ; LABCELL_X42_Y28_N6                           ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_op[2]~1                                                                                                   ; LABCELL_X33_Y28_N36                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|tone_gen_op[3]~2                                                                                                   ; LABCELL_X37_Y29_N18                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[0][7]~8                                                                                                      ; LABCELL_X37_Y31_N15                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[10][3]~6                                                                                                     ; LABCELL_X37_Y31_N27                          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[11][0]~20                                                                                                    ; LABCELL_X37_Y31_N39                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[12][6]~19                                                                                                    ; LABCELL_X37_Y31_N18                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[13][0]~13                                                                                                    ; LABCELL_X37_Y31_N21                          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[1][0]~10                                                                                                     ; LABCELL_X37_Y31_N45                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[2][6]~14                                                                                                     ; LABCELL_X37_Y31_N30                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[3][0]~15                                                                                                     ; LABCELL_X37_Y31_N24                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[4][2]~16                                                                                                     ; LABCELL_X37_Y31_N9                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[5][0]~17                                                                                                     ; LABCELL_X37_Y31_N42                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[6][1]~12                                                                                                     ; LABCELL_X37_Y31_N36                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[7][2]~1                                                                                                      ; LABCELL_X37_Y31_N33                          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[8][4]~3                                                                                                      ; LABCELL_X37_Y31_N12                          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|AY8912:AY8912|ymreg[9][1]~5                                                                                                      ; LABCELL_X37_Y31_N6                           ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|LessThan1~6                                                                                                                      ; LABCELL_X12_Y29_N54                          ; 39      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|LessThan7~5                                                                                                                      ; MLABCELL_X28_Y42_N30                         ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|ACC[0]~9                                                                                                         ; LABCELL_X55_Y26_N9                           ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|A[13]~11                                                                                                         ; LABCELL_X48_Y27_N12                          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|A[13]~13                                                                                                         ; LABCELL_X48_Y27_N0                           ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Ap[7]~0                                                                                                          ; LABCELL_X55_Y24_N39                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|A~14                                                                                                             ; LABCELL_X53_Y27_N0                           ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|BTR_r~2                                                                                                          ; LABCELL_X55_Y26_N48                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|BusA[2]~0                                                                                                        ; MLABCELL_X52_Y20_N27                         ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|BusA[2]~1                                                                                                        ; MLABCELL_X59_Y22_N24                         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|BusB[7]~3                                                                                                        ; LABCELL_X51_Y23_N48                          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|DO[3]~4                                                                                                          ; LABCELL_X53_Y25_N54                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Equal5~0                                                                                                         ; LABCELL_X57_Y26_N54                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|F[5]~55                                                                                                          ; LABCELL_X55_Y26_N30                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|IR[1]~2                                                                                                          ; LABCELL_X48_Y26_N27                          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|IR~4                                                                                                             ; LABCELL_X57_Y27_N48                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|ISet~2                                                                                                           ; LABCELL_X55_Y27_N42                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|I[7]~0                                                                                                           ; MLABCELL_X52_Y25_N27                         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|MCycle[2]~2                                                                                                      ; LABCELL_X56_Y28_N39                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|NMICycle~0                                                                                                       ; LABCELL_X55_Y28_N24                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|PC[8]~10                                                                                                         ; MLABCELL_X52_Y27_N18                         ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|PC[8]~15                                                                                                         ; LABCELL_X53_Y27_N21                          ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|Pre_XY_F_M[2]~1                                                                                                  ; LABCELL_X57_Y27_N3                           ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|R[0]~2                                                                                                           ; LABCELL_X53_Y27_N3                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|RegWEH~3                                                                                                         ; LABCELL_X57_Y23_N15                          ; 10      ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|RegWEL~0                                                                                                         ; LABCELL_X57_Y23_N54                          ; 10      ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|R~1                                                                                                              ; MLABCELL_X52_Y25_N9                          ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|SP[7]~12                                                                                                         ; LABCELL_X51_Y22_N9                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|SP[8]~5                                                                                                          ; LABCELL_X51_Y22_N6                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[0][0]~4                                                                                       ; LABCELL_X60_Y21_N6                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[1][0]~5                                                                                       ; LABCELL_X60_Y21_N0                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[2][0]~6                                                                                       ; LABCELL_X60_Y21_N3                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[3][0]~7                                                                                       ; LABCELL_X60_Y21_N18                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[4][0]~0                                                                                       ; LABCELL_X60_Y21_N24                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[5][0]~1                                                                                       ; LABCELL_X60_Y21_N54                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[6][0]~2                                                                                       ; LABCELL_X60_Y21_N57                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsH[7][0]~3                                                                                       ; LABCELL_X60_Y21_N48                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[0][0]~4                                                                                       ; LABCELL_X60_Y21_N9                           ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[1][0]~5                                                                                       ; LABCELL_X60_Y21_N42                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[2][0]~6                                                                                       ; LABCELL_X60_Y21_N45                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[3][0]~7                                                                                       ; LABCELL_X60_Y21_N21                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[4][0]~0                                                                                       ; LABCELL_X60_Y21_N27                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[5][0]~1                                                                                       ; LABCELL_X60_Y21_N12                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[6][0]~2                                                                                       ; LABCELL_X60_Y21_N15                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|RegsL[7][0]~3                                                                                       ; LABCELL_X60_Y21_N51                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TmpAddr[15]~3                                                                                                    ; LABCELL_X51_Y24_N57                          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TmpAddr[15]~5                                                                                                    ; MLABCELL_X52_Y24_N48                         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TmpAddr[6]~7                                                                                                     ; MLABCELL_X52_Y24_N54                         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|TmpAddr~2                                                                                                        ; MLABCELL_X52_Y24_N3                          ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|process_0~3                                                                                                      ; LABCELL_X55_Y25_N24                          ; 60      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|process_5~0                                                                                                      ; LABCELL_X57_Y27_N0                           ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|WideNor5                                                                                                                         ; LABCELL_X45_Y26_N24                          ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|WideOr0                                                                                                                          ; LABCELL_X48_Y26_N21                          ; 8       ; Latch enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|always0~0                                                                                                                        ; MLABCELL_X52_Y29_N48                         ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|always2~0                                                                                                                        ; LABCELL_X46_Y35_N24                          ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|always2~1                                                                                                                        ; LABCELL_X43_Y32_N21                          ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|galaksija_tape_buf_ram:tape_buf_ram|altsyncram:altsyncram_component|altsyncram_aei2:auto_generated|decode_5la:decode2|eq_node[0] ; LABCELL_X42_Y34_N45                          ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|galaksija_tape_buf_ram:tape_buf_ram|altsyncram:altsyncram_component|altsyncram_aei2:auto_generated|decode_5la:decode2|eq_node[1] ; LABCELL_X42_Y34_N42                          ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|always1~1                                                                                                  ; LABCELL_X45_Y26_N57                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|text_v_pos[3]~0                                                                                            ; LABCELL_X42_Y30_N15                          ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|text_v_pos[3]~4                                                                                            ; LABCELL_X42_Y30_N54                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|vga_blank                                                                                                  ; FF_X40_Y31_N47                               ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|vga_dat[0]~0                                                                                               ; LABCELL_X42_Y30_N12                          ; 27      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|read_counter[14]~5                                                                                                               ; LABCELL_X43_Y32_N33                          ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|read_counter[19]                                                                                                                 ; FF_X43_Y39_N58                               ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|read_counter~4                                                                                                                   ; LABCELL_X43_Y32_N12                          ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|reset_cnt[5]~1                                                                                                                   ; LABCELL_X42_Y30_N27                          ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|reset_cnt[6]                                                                                                                     ; FF_X47_Y27_N56                               ; 201     ; Async. clear                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|wr_mram0                                                                                                                         ; MLABCELL_X47_Y26_N3                          ; 3       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|galaksija_top:galaksija_top|wr_mram1                                                                                                                         ; MLABCELL_X47_Y26_N9                          ; 3       ; Write enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Equal10~2                                                                                                                                      ; LABCELL_X19_Y33_N39                          ; 42      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|Equal65~2                                                                                                                                      ; LABCELL_X43_Y34_N57                          ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|byte_cnt[6]~6                                                                                                                                  ; LABCELL_X19_Y34_N18                          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|cfg[1]~0                                                                                                                                       ; LABCELL_X19_Y33_N57                          ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|cfg[1]~2                                                                                                                                       ; LABCELL_X22_Y34_N48                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[12]~1                                                                                                                           ; LABCELL_X42_Y34_N57                          ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.addr[13]~3                                                                                                                           ; LABCELL_X42_Y34_N48                          ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.cmd[15]~0                                                                                                                            ; MLABCELL_X39_Y34_N27                         ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|fio_block.cnt[0]~1                                                                                                                             ; LABCELL_X40_Y34_N30                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[13]                                                                                                                                 ; FF_X42_Y36_N49                               ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[13]~3                                                                                                                               ; LABCELL_X42_Y34_N51                          ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_addr[3]~1                                                                                                                                ; LABCELL_X42_Y36_N24                          ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ioctl_dout[7]~1                                                                                                                                ; LABCELL_X43_Y34_N24                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ps2_key[9]~2                                                                                                                                   ; LABCELL_X22_Y34_N6                           ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ps2_key_raw[12]~3                                                                                                                              ; LABCELL_X42_Y33_N3                           ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ps2_key_raw[30]~4                                                                                                                              ; LABCELL_X42_Y33_N45                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|ps2_key_raw[31]~5                                                                                                                              ; LABCELL_X42_Y33_N51                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|status[5]~2                                                                                                                                    ; LABCELL_X19_Y33_N42                          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|uio_block.cmd[14]~0                                                                                                                            ; MLABCELL_X39_Y34_N18                         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always1~0                                                                                                                ; LABCELL_X16_Y35_N24                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always1~1                                                                                                                ; MLABCELL_X15_Y35_N15                         ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~0                                                                                                                ; LABCELL_X13_Y34_N21                          ; 73      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~1                                                                                                                ; MLABCELL_X15_Y35_N3                          ; 110     ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always2~2                                                                                                                ; MLABCELL_X15_Y35_N30                         ; 42      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|always3~0                                                                                                                ; LABCELL_X13_Y34_N18                          ; 77      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt[29]~1                                                                                                               ; MLABCELL_X15_Y35_N27                         ; 43      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|ccnt~0                                                                                                                   ; MLABCELL_X15_Y35_N42                         ; 44      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|de_v[0]~0                                                                                                                ; LABCELL_X17_Y37_N30                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|dout[4]~4                                                                                                                ; LABCELL_X16_Y34_N0                           ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[1]~1                                                                                                                ; MLABCELL_X15_Y35_N45                         ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|hcnt[27]~0                                                                                                               ; MLABCELL_X15_Y35_N9                          ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|resto[0]~0                                                                                                               ; LABCELL_X16_Y36_N48                          ; 107     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vcnt[7]~0                                                                                                                ; LABCELL_X17_Y37_N48                          ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_ccnt[12]~0                                                                                                           ; MLABCELL_X15_Y35_N12                         ; 91      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_de_v[0]~0                                                                                                            ; LABCELL_X17_Y37_N33                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_nres[0]~1                                                                                                            ; LABCELL_X16_Y36_N54                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|hps_io:hps_io|video_calc:video_calc|vid_pixrep[0]~0                                                                                                          ; LABCELL_X17_Y37_N54                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                             ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                             ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 3256    ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~0                                                                                           ; MLABCELL_X28_Y56_N39                         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; has_cmd                                                                                                                                                              ; FF_X37_Y38_N23                               ; 117     ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hcalc[8]~0                                                                                                                                                           ; LABCELL_X31_Y40_N39                          ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_height~3                                                                                                                                                        ; LABCELL_X35_Y40_N30                          ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_tx_clk                                                                                                                                                          ; CLKSEL_X42_Y0_N2                             ; 83      ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; comb~22        ; VCC            ;
; hmini[11]~0                                                                                                                                                          ; LABCELL_X31_Y40_N18                          ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; io_dout_sys[2]~4                                                                                                                                                     ; MLABCELL_X39_Y34_N51                         ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; io_uio~0                                                                                                                                                             ; LABCELL_X36_Y34_N48                          ; 104     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; led_overtake[0]~0                                                                                                                                                    ; MLABCELL_X39_Y38_N30                         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|WideNand0                                                                                                                                          ; MLABCELL_X52_Y7_N51                          ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|din[0]~1                                                                                                                                           ; MLABCELL_X52_Y7_N9                           ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|flg_sd_cd~1                                                                                                                                        ; LABCELL_X51_Y7_N45                           ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|i2c:i2c|LessThan0~5                                                                                                                                ; LABCELL_X51_Y6_N6                            ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; mcp23009:mcp23009|i2c:i2c|always1~0                                                                                                                                  ; MLABCELL_X52_Y7_N18                          ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|Equal10~11                                                                                                                                              ; LABCELL_X36_Y20_N36                          ; 45      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|WideNand0                                                                                                                                               ; MLABCELL_X34_Y19_N6                          ; 36      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|WideNand1                                                                                                                                               ; LABCELL_X37_Y24_N18                          ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always1~0                                                                                                                                               ; LABCELL_X22_Y24_N18                          ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always1~1                                                                                                                                               ; LABCELL_X22_Y24_N3                           ; 29      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always3~12                                                                                                                                              ; MLABCELL_X34_Y20_N3                          ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|always3~6                                                                                                                                               ; LABCELL_X36_Y22_N54                          ; 84      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|bcnt[0]~0                                                                                                                                               ; LABCELL_X35_Y30_N3                           ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|bcnt[9]~1                                                                                                                                               ; LABCELL_X35_Y30_N54                          ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|ce_pix                                                                                                                                                  ; FF_X27_Y22_N41                               ; 417     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|cmd[7]~1                                                                                                                                                ; LABCELL_X35_Y30_N6                           ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|h_osd_start[15]~0                                                                                                                                       ; LABCELL_X36_Y22_N15                          ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|info                                                                                                                                                    ; FF_X35_Y30_N2                                ; 116     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infoh[3]~1                                                                                                                                              ; MLABCELL_X39_Y27_N45                         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infow[3]~1                                                                                                                                              ; MLABCELL_X39_Y27_N6                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infox[0]~1                                                                                                                                              ; MLABCELL_X39_Y27_N57                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|infoy[0]~1                                                                                                                                              ; MLABCELL_X39_Y27_N21                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|osd_buffer~0                                                                                                                                            ; LABCELL_X35_Y30_N48                          ; 4       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|osd_vcnt[9]~24                                                                                                                                          ; LABCELL_X36_Y22_N36                          ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|pixcnt[8]~3                                                                                                                                             ; LABCELL_X22_Y24_N21                          ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|pixsz~5                                                                                                                                                 ; LABCELL_X22_Y23_N54                          ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|rot[0]~4                                                                                                                                                ; MLABCELL_X39_Y27_N30                         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:hdmi_osd|v_cnt[17]~4                                                                                                                                             ; MLABCELL_X34_Y20_N42                         ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|Equal10~11                                                                                                                                               ; MLABCELL_X28_Y30_N18                         ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|WideNand0                                                                                                                                                ; LABCELL_X23_Y33_N36                          ; 27      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|WideNand1                                                                                                                                                ; LABCELL_X27_Y30_N51                          ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always1~0                                                                                                                                                ; LABCELL_X17_Y26_N48                          ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always1~1                                                                                                                                                ; LABCELL_X17_Y26_N57                          ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always3~10                                                                                                                                               ; LABCELL_X23_Y33_N39                          ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|always3~2                                                                                                                                                ; MLABCELL_X21_Y32_N39                         ; 91      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|bcnt[0]~0                                                                                                                                                ; LABCELL_X31_Y32_N54                          ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|bcnt[0]~1                                                                                                                                                ; LABCELL_X31_Y32_N0                           ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|ce_pix                                                                                                                                                   ; FF_X17_Y27_N14                               ; 408     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|cmd[4]~1                                                                                                                                                 ; LABCELL_X31_Y32_N12                          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|h_osd_start[14]~1                                                                                                                                        ; MLABCELL_X25_Y32_N42                         ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|hs_out                                                                                                                                                   ; FF_X34_Y29_N50                               ; 57      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|info                                                                                                                                                     ; FF_X30_Y32_N59                               ; 109     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infoh[3]~1                                                                                                                                               ; MLABCELL_X28_Y32_N9                          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infow[3]~1                                                                                                                                               ; MLABCELL_X28_Y32_N6                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infox[0]~3                                                                                                                                               ; MLABCELL_X28_Y32_N21                         ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|infoy[0]~1                                                                                                                                               ; MLABCELL_X28_Y32_N3                          ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_buffer~0                                                                                                                                             ; LABCELL_X31_Y32_N36                          ; 4       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_mux                                                                                                                                                  ; FF_X42_Y23_N35                               ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|osd_vcnt[9]~15                                                                                                                                           ; LABCELL_X24_Y30_N57                          ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|pixcnt[2]~2                                                                                                                                              ; LABCELL_X17_Y27_N24                          ; 31      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|pixsz~2                                                                                                                                                  ; LABCELL_X16_Y26_N54                          ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|rot[0]~2                                                                                                                                                 ; MLABCELL_X28_Y32_N18                         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; osd:vga_osd|v_cnt[5]~6                                                                                                                                               ; LABCELL_X17_Y28_N54                          ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pal_en                                                                                                                                                               ; FF_X40_Y26_N11                               ; 29      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                             ; PLLOUTPUTCOUNTER_X0_Y76_N1                   ; 1543    ; Clock                                   ; yes    ; Global Clock         ; GCLK15           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|dprio_temp_m_n_c_readdata_1_q[12]~0                                                                                                        ; LABCELL_X9_Y4_N54                            ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|dprio_temp_m_n_c_readdata_1_q[12]~1                                                                                                        ; LABCELL_X9_Y4_N57                            ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|dprio_temp_m_n_c_readdata_2_q[6]~0                                                                                                         ; MLABCELL_X8_Y5_N30                           ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|dprio_temp_m_n_c_readdata_2_q[6]~1                                                                                                         ; MLABCELL_X8_Y5_N0                            ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|fpll_dprio_init:fpll_dprio_init_inst|int_dprio_init_done~0                                                                                 ; MLABCELL_X8_Y4_N18                           ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|fpll_dprio_init:fpll_dprio_init_inst|rst_n[1]                                                                                              ; FF_X11_Y7_N59                                ; 9       ; Async. clear                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|self_reset:self_reset_inst|counter[3]~0                                                                                                    ; LABCELL_X7_Y6_N24                            ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|self_reset:self_reset_inst|counter[3]~1                                                                                                    ; LABCELL_X7_Y6_N0                             ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|self_reset:self_reset_inst|reset                                                                                                           ; LABCELL_X9_Y4_N45                            ; 116     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|temp_c_cnt_odd_duty_div_en[5]~1                                                                                                            ; LABCELL_X11_Y7_N27                           ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|usr_bwctrl_value[2]~0                                                                                                                      ; LABCELL_X12_Y5_N54                           ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|usr_c_cnt_hi[4]~0                                                                                                                          ; LABCELL_X11_Y6_N0                            ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|usr_cp_current_value[0]~1                                                                                                                  ; LABCELL_X12_Y5_N15                           ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|usr_k_value[11]~0                                                                                                                          ; LABCELL_X11_Y6_N57                           ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|usr_m_cnt_lo[5]~0                                                                                                                          ; LABCELL_X11_Y6_N54                           ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_cfg_hdmi:pll_cfg_hdmi|usr_n_cnt_hi[6]~0                                                                                                                          ; LABCELL_X11_Y6_N33                           ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                     ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 3835    ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]                                                     ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~0                                                                                                                                    ; MLABCELL_X28_Y56_N33                         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Delay~1                                                                                                                                    ; MLABCELL_X28_Y56_N51                         ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~26                                                                                                                                 ; MLABCELL_X15_Y15_N33                         ; 25      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~29                                                                                                                                 ; MLABCELL_X15_Y14_N33                         ; 24      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Sampler~30                                                                                                                                 ; MLABCELL_X15_Y14_N48                         ; 24      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|Schmurtz~5                                                                                                                                 ; LABCELL_X16_Y9_N57                           ; 41      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|col[3]~2                                                                                                                                   ; LABCELL_X17_Y13_N42                          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|cpt[1]~1                                                                                                                                   ; LABCELL_X17_Y13_N0                           ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|expand                                                                                                                                     ; FF_X15_Y15_N20                               ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|i_delay[1]~5                                                                                                                               ; MLABCELL_X28_Y56_N57                         ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|i_line[11]~0                                                                                                                               ; MLABCELL_X28_Y56_N48                         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|ifsize[23]~0                                                                                                                               ; MLABCELL_X15_Y15_N51                         ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|itog~0                                                                                                                                     ; MLABCELL_X15_Y15_N36                         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|logcpt[4]~2                                                                                                                                ; LABCELL_X13_Y12_N45                          ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[31]~2                                                                                                                                ; LABCELL_X19_Y9_N12                           ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac[40]~20                                                                                                                               ; LABCELL_X13_Y10_N57                          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[31]~0                                                                                                                            ; LABCELL_X19_Y9_N54                           ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_mem[40]~1                                                                                                                            ; LABCELL_X13_Y10_N27                          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[0]~1                                                                                                                             ; LABCELL_X19_Y9_N15                           ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mfrac_ref[32]~0                                                                                                                            ; LABCELL_X13_Y10_N54                          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|mul[15]~0                                                                                                                                  ; MLABCELL_X15_Y8_N15                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|offset[23]~0                                                                                                                               ; MLABCELL_X15_Y15_N48                         ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|ofsize[21]~0                                                                                                                               ; MLABCELL_X15_Y14_N54                         ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|osize[23]~0                                                                                                                                ; MLABCELL_X15_Y15_N0                          ; 48      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|osizep[22]~0                                                                                                                               ; MLABCELL_X15_Y14_N57                         ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|otog~0                                                                                                                                     ; MLABCELL_X15_Y14_N36                         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|pdata[15]~0                                                                                                                                ; LABCELL_X13_Y10_N36                          ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW1                                                                                                                                  ; FF_X13_Y10_N26                               ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|state.sW5                                                                                                                                  ; FF_X12_Y8_N2                                 ; 21      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|sync                                                                                                                                       ; FF_X15_Y15_N5                                ; 36      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[4]~0                                                                                                                             ; LABCELL_X12_Y12_N18                          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_freq[5]~2                                                                                                                             ; LABCELL_X17_Y14_N33                          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|tune_phase[4]~1                                                                                                                            ; MLABCELL_X15_Y15_N6                          ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi_adj:pll_hdmi_adj|up_v~1                                                                                                                                     ; LABCELL_X13_Y10_N48                          ; 47      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; reset_req                                                                                                                                                            ; FF_X46_Y54_N2                                ; 243     ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_flt[0]~0                                                                                                                                                      ; LABCELL_X36_Y38_N48                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_out                                                                                                                                                           ; FF_X36_Y35_N5                                ; 424     ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_out~0                                                                                                                                                         ; MLABCELL_X39_Y34_N12                         ; 41      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scaler_out~1                                                                                                                                                         ; MLABCELL_X39_Y34_N57                         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; scanlines:VGA_scanlines|ce_out                                                                                                                                       ; FF_X16_Y36_N53                               ; 25      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|always0~0                                                                                                                                 ; LABCELL_X27_Y32_N42                          ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|always0~2                                                                                                                                 ; LABCELL_X30_Y30_N48                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|hmax[3]~0                                                                                                                                 ; MLABCELL_X34_Y31_N36                         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|idx[0]~0                                                                                                                                  ; MLABCELL_X34_Y31_N39                         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|m_enable~0                                                                                                                                ; MLABCELL_X34_Y31_N6                          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|mask_2x                                                                                                                                   ; FF_X35_Y31_N22                               ; 18      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|mask_lut~0                                                                                                                                ; MLABCELL_X34_Y31_N27                         ; 1       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|vcount[0]~2                                                                                                                               ; LABCELL_X27_Y32_N30                          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask:HDMI_shadowmask|vmax[3]~0                                                                                                                                 ; MLABCELL_X34_Y31_N45                         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask_data[14]                                                                                                                                                  ; FF_X39_Y31_N38                               ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; shadowmask_data[15]~0                                                                                                                                                ; MLABCELL_X39_Y34_N54                         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; state[1]                                                                                                                                                             ; FF_X31_Y40_N35                               ; 42      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; state[2]                                                                                                                                                             ; FF_X31_Y40_N32                               ; 69      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; subcarrier~0                                                                                                                                                         ; LABCELL_X35_Y36_N24                          ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_h|always0~0                                                                                                                                            ; LABCELL_X50_Y35_N57                          ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_fix:sync_v|always0~0                                                                                                                                            ; MLABCELL_X52_Y29_N57                         ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_line[11]~0                                                                                                                                                      ; LABCELL_X45_Y38_N54                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sync_line[11]~1                                                                                                                                                      ; LABCELL_X45_Y38_N45                          ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|comb~0                                                                                                                                         ; LABCELL_X23_Y40_N21                          ; 90      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|rem[24]~0                                                                                                                        ; LABCELL_X23_Y39_N24                          ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_udiv:udiv|result[11]~0                                                                                                                     ; LABCELL_X30_Y39_N45                          ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|result[1]~0                                                                                                                      ; LABCELL_X23_Y40_N51                          ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|LessThan0~3                                                                                                                                       ; LABCELL_X56_Y32_N48                          ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_ram2|address_latch[0]~0                                                                           ; LABCELL_X46_Y57_N42                          ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|address_latch[0]~0                                                                           ; MLABCELL_X47_Y55_N33                         ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|on_start_write_transaction~0                                                                 ; LABCELL_X46_Y56_N3                           ; 37      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|on_write_transaction~1                                                                       ; LABCELL_X48_Y55_N45                          ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_burstcounter[5]~0                                                                      ; LABCELL_X45_Y55_N24                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|f2sdram_safe_terminator:f2sdram_safe_terminator_vbuf|write_terminate_counter[3]~10                                                                ; LABCELL_X46_Y55_N48                          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|ram2_reset_1                                                                                                                                      ; FF_X46_Y57_N2                                ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                                                                       ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 736     ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|intermediate[21]                                                                                       ; HPSINTERFACEFPGA2SDRAM_X52_Y53_N111          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vcnt[1]~3                                                                                                                                                            ; LABCELL_X42_Y21_N6                           ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vcnt_ll[12]~1                                                                                                                                                        ; LABCELL_X42_Y21_N39                          ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vde~5                                                                                                                                                                ; MLABCELL_X39_Y21_N30                         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vga_out:vga_out|pb_2[18]                                                                                                                                             ; FF_X46_Y14_N56                               ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vga_out:vga_out|pr_2[18]                                                                                                                                             ; FF_X42_Y15_N56                               ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vga_out:vga_scaler_out|pb_2[18]                                                                                                                                      ; FF_X43_Y12_N56                               ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vga_out:vga_scaler_out|pr_2[18]                                                                                                                                      ; FF_X45_Y9_N56                                ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vga_tx_clk                                                                                                                                                           ; CLKSEL_X42_Y0_N11                            ; 1       ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; vgas_en~0      ; VCC            ;
; vol_att[2]~0                                                                                                                                                         ; MLABCELL_X39_Y38_N33                         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vol_att[4]                                                                                                                                                           ; FF_X43_Y37_N44                               ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vs_line[0]~1                                                                                                                                                         ; MLABCELL_X39_Y38_N6                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vsz[0]~0                                                                                                                                                             ; LABCELL_X42_Y21_N57                          ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; wcalc[6]~0                                                                                                                                                           ; LABCELL_X31_Y39_N36                          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; yc_en                                                                                                                                                                ; FF_X40_Y26_N38                               ; 71      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; yc_en~0                                                                                                                                                              ; LABCELL_X35_Y36_N3                           ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; yc_out:yc_out|cburst_phase[0]~0                                                                                                                                      ; MLABCELL_X34_Y29_N57                         ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; yc_out:yc_out|phase~0                                                                                                                                                ; LABCELL_X48_Y16_N24                          ; 30      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; Name                                                                                                             ; Location                                     ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                    ; Input Clock 3                                                            ; Clock Select 0 ; Clock Select 1 ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+
; FPGA_CLK1_50                                                                                                     ; PIN_V11                                      ; 709     ; Global Clock         ; GCLK0            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; FPGA_CLK2_50                                                                                                     ; PIN_Y13                                      ; 203     ; Global Clock         ; GCLK2            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; aspi_sck                                                                                                         ; HPSINTERFACEPERIPHERALSPIMASTER_X52_Y72_N111 ; 130     ; Regional Clock       ; RCLK6            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|div_clk[3]                                                                                               ; FF_X1_Y36_N2                                 ; 633     ; Global Clock         ; GCLK3            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                         ; PLLOUTPUTCOUNTER_X89_Y5_N1                   ; 3256    ; Global Clock         ; GCLK5            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; hdmi_tx_clk                                                                                                      ; CLKSEL_X42_Y0_N2                             ; 83      ; Global Clock         ; GCLK4            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; comb~22        ; VCC            ;
; pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]                         ; PLLOUTPUTCOUNTER_X0_Y76_N1                   ; 1543    ; Global Clock         ; GCLK15           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 3835    ; Global Clock         ; GCLK6            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                       ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 54      ; Global Clock         ; GCLK11           ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]                                   ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 736     ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                               ; --                                                                       ; --             ; --             ;
; vga_tx_clk                                                                                                       ; CLKSEL_X42_Y0_N11                            ; 1       ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0] ; emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0] ; vgas_en~0      ; VCC            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------+------------------+---------------------------+---------------+---------------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------+----------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name               ; Fan-Out    ;
+--------------------+------------+
; emu:emu|div_clk[2] ; 1488       ;
+--------------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF               ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 24           ; 4            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 96     ; 4                           ; 24                          ; 4                           ; 24                          ; 96                  ; 1           ; 0          ; None              ; M10K_X26_Y48_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; ascal:ascal|altsyncram:i_dpram_rtl_0|altsyncram_g9j1:auto_generated|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None              ; M10K_X49_Y64_N0, M10K_X49_Y65_N0, M10K_X49_Y66_N0, M10K_X41_Y66_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:i_mem[0].r[7]__1|altsyncram_89q1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None              ; M10K_X26_Y63_N0, M10K_X26_Y60_N0, M10K_X26_Y61_N0, M10K_X26_Y62_N0, M10K_X26_Y64_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_a_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 40           ; 256          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 10240  ; 256                         ; 40                          ; 256                         ; 40                          ; 10240               ; 1           ; 0          ; None              ; M10K_X38_Y45_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:o_dpram_rtl_0|altsyncram_32k1:auto_generated|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 128          ; 32           ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 32                          ; 128                         ; 32                          ; 128                         ; 4096                ; 4           ; 0          ; None              ; M10K_X38_Y56_N0, M10K_X41_Y57_N0, M10K_X41_Y58_N0, M10K_X38_Y58_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:o_h_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 40           ; 256          ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 10240  ; 256                         ; 40                          ; 256                         ; 40                          ; 10240               ; 1           ; 0          ; None              ; M10K_X38_Y44_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:o_line0[0].r[7]__2|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None              ; M10K_X5_Y49_N0, M10K_X26_Y49_N0, M10K_X26_Y45_N0, M10K_X5_Y45_N0, M10K_X5_Y46_N0                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line1[0].r[7]__3|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None              ; M10K_X5_Y50_N0, M10K_X26_Y50_N0, M10K_X26_Y47_N0, M10K_X5_Y47_N0, M10K_X5_Y48_N0                                                                                                                                                                                               ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None              ; M10K_X14_Y50_N0, M10K_X26_Y51_N0, M10K_X26_Y46_N0, M10K_X14_Y45_N0, M10K_X14_Y51_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_line3[0].r[7]__5|altsyncram_ccn1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 49152  ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 5           ; 0          ; None              ; M10K_X14_Y53_N0, M10K_X14_Y52_N0, M10K_X14_Y44_N0, M10K_X5_Y44_N0, M10K_X5_Y51_N0                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; ascal:ascal|altsyncram:o_linf0[0].r[7]__6|altsyncram_m6n1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144   ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0          ; None              ; M10K_X14_Y46_N0                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ascal:ascal|altsyncram:o_linf1[0].r[7]__7|altsyncram_m6n1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144   ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0          ; None              ; M10K_X14_Y47_N0                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ascal:ascal|altsyncram:o_linf2[0].r[7]__8|altsyncram_m6n1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144   ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0          ; None              ; M10K_X14_Y48_N0                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ascal:ascal|altsyncram:o_linf3[0].r[7]__9|altsyncram_m6n1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144   ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1           ; 0          ; None              ; M10K_X14_Y49_N0                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; ascal:ascal|altsyncram:o_v_poly_mem_rtl_0|altsyncram_o9j1:auto_generated|ALTSYNCRAM                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 40           ; 256          ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 10240  ; 256                         ; 40                          ; 256                         ; 40                          ; 10240               ; 1           ; 0          ; None              ; M10K_X38_Y46_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; ascal:ascal|altsyncram:pal1_mem_rtl_0|altsyncram_2aj1:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 48           ; 128          ; 48           ; yes                    ; no                      ; yes                    ; no                      ; 6144   ; 128                         ; 48                          ; 128                         ; 48                          ; 6144                ; 2           ; 0          ; None              ; M10K_X41_Y53_N0, M10K_X41_Y54_N0                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None              ; M10K_X58_Y21_N0                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|galaksija_top:galaksija_top|T80s:cpu|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None              ; M10K_X58_Y22_N0                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; emu:emu|galaksija_top:galaksija_top|galaksija_tape_buf_ram:tape_buf_ram|altsyncram:altsyncram_component|altsyncram_aei2:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port   ; Dual Clocks  ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0          ; None              ; M10K_X41_Y39_N0, M10K_X41_Y37_N0, M10K_X38_Y40_N0, M10K_X38_Y38_N0, M10K_X38_Y33_N0, M10K_X38_Y35_N0, M10K_X41_Y33_N0, M10K_X41_Y35_N0, M10K_X38_Y39_N0, M10K_X38_Y37_N0, M10K_X41_Y34_N0, M10K_X38_Y34_N0, M10K_X41_Y40_N0, M10K_X41_Y38_N0, M10K_X38_Y36_N0, M10K_X41_Y36_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|galaksija_video_ram:vram|altsyncram:altsyncram_component|altsyncram_4bi2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 65536  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0          ; None              ; M10K_X41_Y30_N0, M10K_X41_Y31_N0                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; emu:emu|galaksija_top:galaksija_top|galaksija_video:video|sprom:font_rom|altsyncram:altsyncram_component|altsyncram_4qg1:auto_generated|ALTSYNCRAM           ; AUTO ; ROM              ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2           ; 0          ; ./roms/chrgen.mif ; M10K_X38_Y32_N0, M10K_X41_Y32_N0                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|galaksija_top:galaksija_top|spram:ram00|altsyncram:altsyncram_component|altsyncram_iem1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2           ; 0          ; None              ; M10K_X41_Y26_N0, M10K_X41_Y25_N0                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|galaksija_top:galaksija_top|spram:ram01|altsyncram:altsyncram_component|altsyncram_iem1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Single Port      ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384  ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2           ; 0          ; None              ; M10K_X49_Y26_N0, M10K_X49_Y27_N0                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|galaksija_top:galaksija_top|sprom:rom1|altsyncram:altsyncram_component|altsyncram_rig1:auto_generated|ALTSYNCRAM                                     ; AUTO ; ROM              ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 8           ; 0          ; ./roms/ROM1.hex   ; M10K_X49_Y24_N0, M10K_X49_Y28_N0, M10K_X49_Y29_N0, M10K_X41_Y24_N0, M10K_X41_Y29_N0, M10K_X41_Y27_N0, M10K_X41_Y28_N0, M10K_X49_Y25_N0                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; emu:emu|galaksija_top:galaksija_top|sprom:rom2|altsyncram:altsyncram_component|altsyncram_sig1:auto_generated|ALTSYNCRAM                                     ; AUTO ; ROM              ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 8           ; 0          ; ./roms/ROM2.hex   ; M10K_X49_Y24_N0, M10K_X49_Y28_N0, M10K_X49_Y29_N0, M10K_X41_Y24_N0, M10K_X41_Y29_N0, M10K_X41_Y27_N0, M10K_X41_Y28_N0, M10K_X49_Y25_N0                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; osd:hdmi_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None              ; M10K_X38_Y27_N0, M10K_X38_Y29_N0, M10K_X38_Y26_N0, M10K_X38_Y28_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; osd:vga_osd|altsyncram:osd_buffer_rtl_0|altsyncram_i6k1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0          ; None              ; M10K_X26_Y33_N0, M10K_X26_Y34_N0, M10K_X26_Y31_N0, M10K_X26_Y32_N0                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; shadowmask:HDMI_shadowmask|altshift_taps:vid_rtl_0|shift_taps_0vu:auto_generated|altsyncram_pr91:altsyncram4|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 81           ; 4            ; 81           ; yes                    ; no                      ; yes                    ; yes                     ; 324    ; 4                           ; 81                          ; 4                           ; 81                          ; 324                 ; 3           ; 0          ; None              ; M10K_X38_Y47_N0, M10K_X41_Y47_N0, M10K_X38_Y48_N0                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; shadowmask:HDMI_shadowmask|altsyncram:mask_lut_rtl_0|altsyncram_k9j1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 11           ; 256          ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 2816   ; 256                         ; 11                          ; 256                         ; 11                          ; 2816                ; 1           ; 0          ; None              ; M10K_X38_Y31_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|altsyncram_dr91:altsyncram4|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 31           ; 3            ; 31           ; yes                    ; no                      ; yes                    ; yes                     ; 93     ; 3                           ; 31                          ; 3                           ; 31                          ; 93                  ; 1           ; 0          ; None              ; M10K_X41_Y10_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; yc_out:yc_out|altshift_taps:phase[2].y_rtl_0|shift_taps_puu:auto_generated|altsyncram_br91:altsyncram4|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 12           ; 3            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 36     ; 3                           ; 12                          ; 3                           ; 12                          ; 36                  ; 1           ; 0          ; None              ; M10K_X49_Y17_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 3           ;
; Independent 18x18 plus 36         ; 1           ;
; Sum of two 18x18                  ; 22          ;
; Independent 27x27                 ; 7           ;
; Total number of DSP blocks        ; 33          ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 6           ;
; Fixed Point Unsigned Multiplier   ; 13          ;
; Fixed Point Mixed Sign Multiplier ; 36          ;
+-----------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                         ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ascal:ascal|Add35~8                                                          ; Sum of two 18x18          ; DSP_X32_Y63_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add36~8                                                          ; Sum of two 18x18          ; DSP_X32_Y61_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add37~8                                                          ; Sum of two 18x18          ; DSP_X32_Y65_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Mult14~8                                                         ; Two Independent 18x18     ; DSP_X32_Y55_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add30~8                                                          ; Sum of two 18x18          ; DSP_X32_Y59_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add31~8                                                          ; Sum of two 18x18          ; DSP_X20_Y59_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add32~8                                                          ; Sum of two 18x18          ; DSP_X32_Y57_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; yc_out:yc_out|Mult1~8                                                        ; Two Independent 18x18     ; DSP_X54_Y16_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; yc_out:yc_out|Mult0~8                                                        ; Two Independent 18x18     ; DSP_X54_Y18_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add231~8                                                         ; Sum of two 18x18          ; DSP_X20_Y47_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add232~8                                                         ; Sum of two 18x18          ; DSP_X20_Y45_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add230~8                                                         ; Sum of two 18x18          ; DSP_X20_Y37_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add229~8                                                         ; Sum of two 18x18          ; DSP_X20_Y39_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add228~8                                                         ; Sum of two 18x18          ; DSP_X20_Y41_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add227~8                                                         ; Sum of two 18x18          ; DSP_X20_Y43_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~mult_hlmac                   ; Independent 18x18 plus 36 ; DSP_X32_Y39_N0 ; Mixed               ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|Mult0~319                          ; Independent 27x27         ; DSP_X32_Y41_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add104~8                                                         ; Sum of two 18x18          ; DSP_X32_Y47_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add103~8                                                         ; Sum of two 18x18          ; DSP_X32_Y45_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add106~8                                                         ; Sum of two 18x18          ; DSP_X32_Y49_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add105~8                                                         ; Sum of two 18x18          ; DSP_X32_Y43_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|Mult0~152 ; Independent 27x27         ; DSP_X32_Y35_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_0|Mult0~493 ; Independent 27x27         ; DSP_X32_Y37_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1|Mult0~152 ; Independent 27x27         ; DSP_X20_Y33_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_1|Mult0~493 ; Independent 27x27         ; DSP_X32_Y33_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add173~8                                                         ; Sum of two 18x18          ; DSP_X20_Y55_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add172~8                                                         ; Sum of two 18x18          ; DSP_X20_Y53_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add170~8                                                         ; Sum of two 18x18          ; DSP_X32_Y53_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add171~8                                                         ; Sum of two 18x18          ; DSP_X32_Y51_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add168~8                                                         ; Sum of two 18x18          ; DSP_X20_Y49_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ascal:ascal|Add169~8                                                         ; Sum of two 18x18          ; DSP_X20_Y51_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; no                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2|Mult0~8   ; Independent 27x27         ; DSP_X32_Y28_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; audio_out:audio_out|IIR_filter:IIR_filter|iir_filter_tap:iir_tap_2|Mult0~349 ; Independent 27x27         ; DSP_X32_Y30_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 32,200 / 289,320 ( 11 % ) ;
; C12 interconnects                           ; 417 / 13,420 ( 3 % )      ;
; C2 interconnects                            ; 9,494 / 119,108 ( 8 % )   ;
; C4 interconnects                            ; 5,930 / 56,300 ( 11 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 4,199 / 289,320 ( 1 % )   ;
; Global clocks                               ; 10 / 16 ( 63 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 1 / 7 ( 14 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 2 / 6 ( 33 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 225 / 852 ( 26 % )        ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 196 / 408 ( 48 % )        ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 2 / 64 ( 3 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 24 / 32 ( 75 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 23 / 32 ( 72 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 2 / 8 ( 25 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 2 / 8 ( 25 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 1 / 4 ( 25 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 3 / 14 ( 21 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 7,146 / 84,580 ( 8 % )    ;
; Quadrant clocks                             ; 1 / 66 ( 2 % )            ;
; R14 interconnects                           ; 548 / 12,676 ( 4 % )      ;
; R14/C12 interconnect drivers                ; 849 / 20,720 ( 4 % )      ;
; R3 interconnects                            ; 13,277 / 130,992 ( 10 % ) ;
; R6 interconnects                            ; 18,245 / 266,960 ( 7 % )  ;
; Spine clocks                                ; 48 / 360 ( 13 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                         ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.               ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 145       ; 29           ; 145       ; 0            ; 0            ; 145       ; 145       ; 0            ; 145       ; 145       ; 83           ; 0            ; 0            ; 23           ; 0            ; 83           ; 0            ; 0            ; 23           ; 0            ; 56           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 116          ; 0         ; 145          ; 145          ; 0         ; 0         ; 145          ; 0         ; 0         ; 62           ; 145          ; 145          ; 122          ; 145          ; 62           ; 145          ; 145          ; 122          ; 145          ; 89           ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ; 145          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; IO_SCL             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_USER           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_MCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_DE         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_SCLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_LRCLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2S           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQML         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nWE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_nCS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_CKE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_L            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_R            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUDIO_SPDIF        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CLK         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MOSI        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDI            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_HDD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED_POWER          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_CS          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SCL       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_SPI_MISO        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SDO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IO_SDA             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_CMD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDIO_DAT[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SDCD_SPDIF         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; USER_IO[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_RESET          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_EN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK3_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK2_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_CLK1_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_OSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; BTN_USER           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                   ; Destination Clock(s)                                                              ; Delay Added in ns ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk ; 682.3             ;
; emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk           ; emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk           ; 670.8             ;
; pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk   ; pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk   ; 132.5             ;
; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk                                ; 87.9              ;
; FPGA_CLK1_50                                                                      ; FPGA_CLK1_50                                                                      ; 44.6              ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                         ; Destination Register                                                                                                                        ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; dv_de                                                                                                                   ; hdmi_dv_de                                                                                                                                  ; 1.240             ;
; dv_data[17]                                                                                                             ; hdmi_dv_data[17]                                                                                                                            ; 1.225             ;
; dv_data[6]                                                                                                              ; hdmi_dv_data[6]                                                                                                                             ; 1.225             ;
; dv_data[15]                                                                                                             ; hdmi_dv_data[15]                                                                                                                            ; 1.221             ;
; dv_data[14]                                                                                                             ; hdmi_dv_data[14]                                                                                                                            ; 1.215             ;
; dv_data[11]                                                                                                             ; hdmi_dv_data[11]                                                                                                                            ; 1.215             ;
; dv_data[8]                                                                                                              ; hdmi_dv_data[8]                                                                                                                             ; 1.207             ;
; dv_data[16]                                                                                                             ; hdmi_dv_data[16]                                                                                                                            ; 1.205             ;
; dv_vs                                                                                                                   ; hdmi_dv_vs                                                                                                                                  ; 1.205             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[28]                                                                       ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 1.135             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[5]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.060             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[9]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.059             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[7]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.059             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[3]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.059             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[8]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.058             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[6]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.058             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[4]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.058             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[2]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.058             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[1]                                                                              ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 1.058             ;
; dv_data[18]                                                                                                             ; hdmi_dv_data[18]                                                                                                                            ; 1.046             ;
; dv_hs                                                                                                                   ; hdmi_dv_hs                                                                                                                                  ; 1.022             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[25]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.985             ;
; alsa:alsa|len[17]                                                                                                       ; alsa:alsa|hurryup[0]                                                                                                                        ; 0.973             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1869                                           ; ascal:ascal|avl_dw[63]                                                                                                                      ; 0.960             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[28]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.952             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[15]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.948             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1870                                           ; ascal:ascal|avl_dw[62]                                                                                                                      ; 0.936             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[35]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.935             ;
; alsa:alsa|len[18]                                                                                                       ; alsa:alsa|hurryup[0]                                                                                                                        ; 0.926             ;
; ascal:ascal|i_inter                                                                                                     ; ascal:ascal|i_adrsi[8]                                                                                                                      ; 0.902             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[26]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.886             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[13]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.874             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[12]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.849             ;
; osd:hdmi_osd|vs_out                                                                                                     ; vs                                                                                                                                          ; 0.849             ;
; ascal:ascal|i_hbcpt[2]                                                                                                  ; ascal:ascal|i_adrsi[8]                                                                                                                      ; 0.847             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[24]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.845             ;
; ascal:ascal|i_hbcpt[3]                                                                                                  ; ascal:ascal|i_adrsi[8]                                                                                                                      ; 0.845             ;
; ascal:ascal|i_ohsize[6]                                                                                                 ; ascal:ascal|i_hacc[1]                                                                                                                       ; 0.833             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[33]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.831             ;
; ascal:ascal|i_hbcpt[4]                                                                                                  ; ascal:ascal|i_adrsi[8]                                                                                                                      ; 0.826             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[19]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.825             ;
; ascal:ascal|i_hbcpt[1]                                                                                                  ; ascal:ascal|i_adrsi[8]                                                                                                                      ; 0.824             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[17]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.821             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[32]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.812             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[14]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.793             ;
; ascal:ascal|i_hbcpt[0]                                                                                                  ; ascal:ascal|i_adrsi[8]                                                                                                                      ; 0.785             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[34]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.784             ;
; dv_data[0]                                                                                                              ; hdmi_dv_data[0]                                                                                                                             ; 0.777             ;
; ascal:ascal|o_vpix_inner[1].b[0]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a23~porta_datain_reg0 ; 0.769             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[27]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.768             ;
; ascal:ascal|o_vpix_inner[1].r[4]                                                                                        ; ascal:ascal|o_poly_lum[7]_OTERM207_OTERM779                                                                                                 ; 0.764             ;
; ascal:ascal|o_vpix_inner[1].r[0]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a7~porta_datain_reg0  ; 0.751             ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|altsyncram_dr91:altsyncram4|ram_block5a23 ; d[7]                                                                                                                                        ; 0.731             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[11]                                                                             ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 0.729             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[15]                                                                             ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 0.729             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[13]                                                                             ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 0.729             ;
; ascal:ascal|o_hpixq[7][1].b[1]                                                                                          ; ascal:ascal|o_hpixq[8][1].b[1]                                                                                                              ; 0.729             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[14]                                                                             ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 0.728             ;
; osd:vga_osd|rdout[4]                                                                                                    ; vga_out:vga_out|y_1b[12]                                                                                                                    ; 0.727             ;
; ascal:ascal|o_hpixq[7][1].b[0]                                                                                          ; ascal:ascal|o_hpixq[8][1].b[0]                                                                                                              ; 0.727             ;
; ascal:ascal|o_vpix_inner[1].r[6]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a1~porta_datain_reg0  ; 0.727             ;
; ascal:ascal|o_vpix_inner[1].r[5]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a2~porta_datain_reg0  ; 0.727             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[16]                                                                             ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 0.727             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[12]                                                                             ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 0.727             ;
; vga_out:vga_scaler_out|altshift_taps:din1_rtl_0|shift_taps_quu:auto_generated|altsyncram_dr91:altsyncram4|ram_block5a25 ; d[5]                                                                                                                                        ; 0.724             ;
; ascal:ascal|o_vpix_inner[1].b[4]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a19~porta_datain_reg0 ; 0.721             ;
; dv_data[21]                                                                                                             ; hdmi_dv_data[21]                                                                                                                            ; 0.715             ;
; sys_umuldiv:ar_muldiv|sys_umul:umul|add[10]                                                                             ; sys_umuldiv:ar_muldiv|sys_umul:umul|result[23]                                                                                              ; 0.712             ;
; ascal:ascal|o_radl2[1]                                                                                                  ; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ram_block1a11~portb_address_reg0                                   ; 0.707             ;
; ascal:ascal|o_radl2[9]                                                                                                  ; ascal:ascal|altsyncram:o_line2[0].r[7]__4|altsyncram_ccn1:auto_generated|ram_block1a11~portb_address_reg0                                   ; 0.707             ;
; audio_out:audio_out|IIR_filter:IIR_filter|out[16]                                                                       ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.706             ;
; ascal:ascal|i_hpix2.b[2]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.b[2]                                                                                                                    ; 0.705             ;
; ascal:ascal|o_vpix_inner[1].r[7]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a0~porta_datain_reg0  ; 0.704             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1862                                           ; ascal:ascal|avl_dw[54]                                                                                                                      ; 0.703             ;
; ascal:ascal|o_hpixq[7][0].b[2]                                                                                          ; ascal:ascal|o_hpixq[8][0].b[2]                                                                                                              ; 0.702             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1855                                           ; ascal:ascal|avl_dw[45]                                                                                                                      ; 0.702             ;
; ascal:ascal|i_hpix2.b[0]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.b[0]                                                                                                                    ; 0.702             ;
; ascal:ascal|i_hpix2.b[3]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.b[3]                                                                                                                    ; 0.702             ;
; ascal:ascal|i_hpix2.r[6]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.r[6]                                                                                                                    ; 0.701             ;
; ascal:ascal|o_hpixq[7][0].r[1]                                                                                          ; ascal:ascal|o_hpixq[8][0].r[1]                                                                                                              ; 0.700             ;
; ascal:ascal|i_hpix2.r[2]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.r[2]                                                                                                                    ; 0.700             ;
; ascal:ascal|i_hpix2.r[4]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.r[4]                                                                                                                    ; 0.700             ;
; ascal:ascal|i_hpix2.r[7]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.r[7]                                                                                                                    ; 0.700             ;
; ascal:ascal|o_vpix_inner[1].g[6]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a9~porta_datain_reg0  ; 0.697             ;
; ascal:ascal|o_vpix_inner[1].g[5]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a10~porta_datain_reg0 ; 0.697             ;
; ascal:ascal|o_vpix_inner[1].g[4]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a11~porta_datain_reg0 ; 0.697             ;
; ascal:ascal|i_hpix2.r[1]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.r[1]                                                                                                                    ; 0.696             ;
; ascal:ascal|o_hpixq[7][0].g[3]                                                                                          ; ascal:ascal|o_hpixq[8][0].g[3]                                                                                                              ; 0.686             ;
; osd:hdmi_osd|de_out                                                                                                     ; de                                                                                                                                          ; 0.686             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1856                                           ; ascal:ascal|avl_dw[44]                                                                                                                      ; 0.686             ;
; audio_out:audio_out|DC_blocker:dcb_l|x1[30]                                                                             ; audio_out:audio_out|DC_blocker:dcb_l|y[8]                                                                                                   ; 0.681             ;
; sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_1826                                           ; ascal:ascal|avl_dw[10]                                                                                                                      ; 0.681             ;
; sync_fix:sync_v|s2                                                                                                      ; sync_fix:sync_v|cnt[30]                                                                                                                     ; 0.679             ;
; ascal:ascal|o_vpix_inner[1].g[7]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a8~porta_datain_reg0  ; 0.678             ;
; ascal:ascal|o_vpix_inner[1].g[3]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a12~porta_datain_reg0 ; 0.678             ;
; ascal:ascal|o_vpix_inner[1].r[3]                                                                                        ; ascal:ascal|altshift_taps:o_vpix_inner[2].r_rtl_0|shift_taps_agv:auto_generated|altsyncram_jr91:altsyncram4|ram_block5a4~porta_datain_reg0  ; 0.678             ;
; ascal:ascal|o_poly_lum1[4]                                                                                              ; ascal:ascal|o_poly_lerp_tb[4]                                                                                                               ; 0.678             ;
; ascal:ascal|o_poly_lum1[6]                                                                                              ; ascal:ascal|o_poly_lerp_tb[6]                                                                                                               ; 0.678             ;
; ascal:ascal|o_hpixq[7][1].g[0]                                                                                          ; ascal:ascal|o_hpixq[8][1].g[0]                                                                                                              ; 0.676             ;
; ascal:ascal|i_hpix2.b[4]~_Duplicate_1                                                                                   ; ascal:ascal|i_hpix3.b[4]                                                                                                                    ; 0.676             ;
+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20030): Parallel compilation is enabled and will use 16 of the 24 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "Galaksija"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 9 clocks (8 global, 1 regional)
    Info (11162): aspi_sck~CLKENA0 with 129 fanout uses regional clock CLKCTRL_R6
        Info (11177): Node drives Regional Clock Region 0 from (0, 37) to (51, 81)
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 54 fanout uses global clock CLKCTRL_G11
    Info (11162): sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|h2f_user0_clk[0]~CLKENA0 with 940 fanout uses global clock CLKCTRL_G9
    Info (11162): hdmi_tx_clk~CLKENA0 with 84 fanout uses global clock CLKCTRL_G4
    Info (11162): vga_tx_clk~CLKENA0 with 3 fanout uses global clock CLKCTRL_G7
    Info (11162): pll_hdmi:pll_hdmi|pll_hdmi_0002:pll_hdmi_inst|altera_pll:altera_pll_i|altera_cyclonev_pll:cyclonev_pll|divclk[0]~CLKENA0 with 4960 fanout uses global clock CLKCTRL_G6
    Info (11162): pll_audio:pll_audio|pll_audio_0002:pll_audio_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1560 fanout uses global clock CLKCTRL_G15
    Info (11162): emu:emu|pll:pll|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3254 fanout uses global clock CLKCTRL_G5
    Info (11162): emu:emu|div_clk[3]~CLKENA0 with 644 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): FPGA_CLK1_50~inputCLKENA0 with 705 fanout uses global clock CLKCTRL_G0
    Info (11162): FPGA_CLK2_50~inputCLKENA0 with 189 fanout uses global clock CLKCTRL_G2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'sys/sys_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk}
    Info (332110): create_generated_clock -source {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|refclkin} -divide_by 512 -multiply_by 4563 -duty_cycle 50.00 -name {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]} {pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 512 -multiply_by 4279 -duty_cycle 50.00 -name {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 17 -duty_cycle 50.00 -name {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 8 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 8 -duty_cycle 50.00 -name {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: emu:emu|div_clk[2] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register emu:emu|hps_io:hps_io|io_dout[11] is being clocked by emu:emu|div_clk[2]
Warning (332060): Node: emu:emu|div_clk[3] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register emu:emu|galaksija_top:galaksija_top|reading_tape is being clocked by emu:emu|div_clk[3]
Warning (332060): Node: emu:emu|galaksija_top:galaksija_top|T80s:cpu|MREQ_n was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch emu:emu|galaksija_top:galaksija_top|idata[6] is being clocked by emu:emu|galaksija_top:galaksija_top|T80s:cpu|MREQ_n
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll  from: refclkin  to: fbclk
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_762
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|cmd_port_clk_2  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_920
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_7
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_6
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|rd_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_4
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_0  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_3
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_1  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_2
    Info (332098): From: sysmem|fpga_interfaces|f2sdram|wr_clk_3  to: sysmem_lite:sysmem|sysmem_HPS_fpga_interfaces:fpga_interfaces|f2sdram~FF_0
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 12 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    2.500 emu|pll|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   20.000 emu|pll|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 FPGA_CLK1_50
    Info (332111):   20.000 FPGA_CLK2_50
    Info (332111):   20.000 FPGA_CLK3_50
    Info (332111):  100.000     hdmi_sck
    Info (332111):    2.393 pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.682 pll_audio|pll_audio_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    6.732 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|counter[0].output_counter|divclk
    Info (332111):    2.244 pll_hdmi|pll_hdmi_inst|altera_pll_i|cyclonev_pll|fpll_0|fpll|vcoph[0]
    Info (332111):   10.000      spi_sck
    Info (332111):   10.000 sysmem|fpga_interfaces|clocks_resets|h2f_user0_clk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 51 registers into blocks of type Block RAM
    Extra Info (176218): Packed 784 registers into blocks of type DSP block
    Extra Info (176218): Packed 27 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 150 register duplicates
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 139 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:26
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 228 registers into blocks of type DSP block
    Extra Info (176220): Created 156 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:47
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:20
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X22_Y46 to location X32_Y57
Info (170194): Fitter routing operations ending: elapsed time is 00:00:40
Info (11888): Total time spent on timing analysis during the Fitter is 26.41 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:24
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 20 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SDRAM_DQ[0] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[1] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[2] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[3] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[4] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[5] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[6] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[7] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[8] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[9] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[10] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[11] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[12] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[13] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[14] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin SDRAM_DQ[15] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 48
    Info (169065): Pin USER_IO[0] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[1] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[3] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 125
    Info (169065): Pin USER_IO[6] has a permanently disabled output enable File: C:/Users/brend/Downloads/Galaksija_MiSTer/sys/sys_top.v Line: 125
Info (144001): Generated suppressed messages file C:/Users/brend/Downloads/Galaksija_MiSTer/output_files/Galaksija.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 8637 megabytes
    Info: Processing ended: Tue Oct 07 18:01:43 2025
    Info: Elapsed time: 00:05:36
    Info: Total CPU time (on all processors): 00:36:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/brend/Downloads/Galaksija_MiSTer/output_files/Galaksija.fit.smsg.


