Fitter report for IR_Reciever_Quartus_Proj
Tue Sep 24 05:38:54 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+---------------------------------+----------------------------------------------------+
; Fitter Status                   ; Successful - Tue Sep 24 05:38:54 2024              ;
; Quartus Prime Version           ; 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Revision Name                   ; IR_Reciever_Quartus_Proj                           ;
; Top-level Entity Name           ; TOP_IR_RX                                          ;
; Family                          ; Cyclone V                                          ;
; Device                          ; 5CSEMA5F31C6                                       ;
; Timing Models                   ; Final                                              ;
; Logic utilization (in ALMs)     ; 106 / 32,070 ( < 1 % )                             ;
; Total registers                 ; 182                                                ;
; Total pins                      ; 78 / 457 ( 17 % )                                  ;
; Total virtual pins              ; 0                                                  ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                              ;
; Total RAM Blocks                ; 0 / 397 ( 0 % )                                    ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                     ;
; Total HSSI RX PCSs              ; 0                                                  ;
; Total HSSI PMA RX Deserializers ; 0                                                  ;
; Total HSSI TX PCSs              ; 0                                                  ;
; Total HSSI PMA TX Serializers   ; 0                                                  ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                      ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                      ;
+---------------------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                          ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
;     Processor 3            ;   0.8%      ;
;     Processor 4            ;   0.8%      ;
;     Processor 5            ;   0.7%      ;
;     Processor 6            ;   0.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                         ; Action           ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                       ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                             ; Created          ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|Add0~10                                     ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|Add1~0                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|Add1~1                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|Add1~4                                      ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|Selector0~3                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|Selector0~3_RTM0196                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|Selector1~0                                 ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|Selector1~0_RTM0199                         ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[0]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[0]_OTERM227                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[1]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[1]_NEW267_RTM0269                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[1]_OTERM268                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[2]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[2]_NEW270_RTM0272                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[2]_OTERM271                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[3]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[3]_NEW228_RTM0230                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[3]_OTERM229                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[4]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[4]_NEW231_RTM0233                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[4]_OTERM232                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[5]                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[5]_NEW264_RTM0266                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit[5]_OTERM265                      ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_bit~2                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[0]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[0]_OTERM259                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[1]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[1]_OTERM263                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[2]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[2]_OTERM261                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[3]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[3]_OTERM253                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[4]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[4]_OTERM251                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[5]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[5]_OTERM249                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[6]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[6]_OTERM243                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[7]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[7]_OTERM255                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[8]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[8]_OTERM257                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[9]                              ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[9]_OTERM247                     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[10]                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[10]_OTERM245                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[11]                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[11]_OTERM241                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[12]                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[12]_OTERM239                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[13]                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[13]_OTERM235                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[14]                             ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[14]_OTERM237                    ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.DATA_CHECK                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.DATA_CHECK_OTERM225        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.FRAME_CAPTURE              ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.FRAME_CAPTURE_OTERM223     ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE                       ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM187              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM189              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM191              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM193              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM195              ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.START_PULSE_CHECK          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.START_PULSE_CHECK_OTERM198 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK          ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM201 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM203 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM205 ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK           ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_OTERM207  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_OTERM209  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_OTERM211  ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_dataIn_lag                               ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[0]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[0]_OTERM157                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[1]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[1]_OTERM125                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[2]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[2]_OTERM123                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[3]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[3]_OTERM185                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[4]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[4]_OTERM121                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[5]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[5]_OTERM115                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[5]_OTERM117                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[5]_OTERM119                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[6]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[6]_OTERM113                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[7]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[7]_OTERM177                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[7]_OTERM179                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[7]_OTERM181                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[7]_OTERM183                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[8]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[8]_OTERM109                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[8]_OTERM111                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[9]                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[9]_OTERM173                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[9]_OTERM175                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[10]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[10]_OTERM105                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[10]_OTERM107                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[11]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[11]_OTERM169                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[11]_OTERM171                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[12]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[12]_OTERM103                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[13]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM159                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM161                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM163                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM165                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM167                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[14]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM93                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM95                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM97                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM99                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM101                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[15]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[15]_OTERM85                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[15]_OTERM87                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[15]_OTERM89                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[15]_OTERM91                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[16]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[16]_OTERM153                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[17]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[17]_OTERM151                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[18]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[18]_OTERM147                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[19]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[19]_OTERM143                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[20]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[20]_OTERM137                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[20]_OTERM139                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[21]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[21]_OTERM133                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[22]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[22]_OTERM127                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[22]_OTERM129                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[23]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[23]_OTERM213                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[23]_OTERM215                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[24]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[24]_OTERM155                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[25]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[25]_OTERM221                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[26]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[26]_OTERM149                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[27]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[27]_OTERM145                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[28]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[28]_OTERM141                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[29]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[29]_OTERM135                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[30]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[30]_OTERM131                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[31]                                ; Deleted          ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[31]_OTERM217                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[31]_OTERM219                       ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr0~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr0~0_OTERM83                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr1~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr1~0_OTERM81                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr2~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr2~0_OTERM79                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr3~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr3~0_OTERM77                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr4~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr4~0_OTERM75                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr5~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr5~0_OTERM73                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr6~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr6~0_OTERM71                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr0~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr0~0_OTERM69                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr1~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr1~0_OTERM67                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr2~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr2~0_OTERM65                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr3~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr3~0_OTERM63                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr4~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr4~0_OTERM61                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr5~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr5~0_OTERM59                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr6~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr6~0_OTERM57                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr0~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr0~0_OTERM55                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr1~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr1~0_OTERM53                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr2~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr2~0_OTERM51                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr3~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr3~0_OTERM49                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr4~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr4~0_OTERM47                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr5~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr5~0_OTERM45                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr6~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr6~0_OTERM43                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr0~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr0~0_OTERM41                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr1~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr1~0_OTERM39                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr2~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr2~0_OTERM37                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr3~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr3~0_OTERM35                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr4~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr4~0_OTERM33                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr5~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr5~0_OTERM31                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr6~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr6~0_OTERM29                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr0~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr0~0_OTERM27                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr1~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr1~0_OTERM25                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr2~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr2~0_OTERM23                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr3~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr3~0_OTERM21                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr4~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr4~0_OTERM19                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr5~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr5~0_OTERM17                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr6~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr6~0_OTERM15                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr0~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr0~0_OTERM13                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr1~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr1~0_OTERM11                        ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr2~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr2~0_OTERM9                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr3~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr3~0_OTERM7                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr4~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr4~0_OTERM5                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr5~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr5~0_OTERM3                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr6~0                                ; Modified         ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr6~0_OTERM1                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization        ;           ;                ;                                                                        ;                  ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[0]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address[0]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[1]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address[1]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[2]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address[2]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[3]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address[3]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[4]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address[4]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[5]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address[5]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[6]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address[6]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[7]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address[7]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[8]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address_bar[0]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[9]                               ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address_bar[1]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[10]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address_bar[2]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[11]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address_bar[3]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[12]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address_bar[4]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[13]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address_bar[5]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[14]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address_bar[6]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[15]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_address_bar[7]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[16]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command[0]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[17]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command[1]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[18]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command[2]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[19]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command[3]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[20]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command[4]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[21]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command[5]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[22]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command[6]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[23]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command[7]~output                                                    ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[24]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command_bar[0]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[25]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command_bar[1]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[26]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command_bar[2]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[27]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command_bar[3]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[28]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command_bar[4]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[29]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command_bar[5]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[30]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command_bar[6]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_frame[31]                              ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_command_bar[7]~output                                                ; I                ;                       ;
; ir_rx:inst_ir_rx|o_rx_valid                                  ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; o_valid~output                                                         ; I                ;                       ;
; seven_seg:inst_hex0|WideOr0~0_OTERM83                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX0[6]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex0|WideOr0~0_OTERM83                        ; Inverted         ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex0|WideOr1~0_OTERM81                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX0[5]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex0|WideOr2~0_OTERM79                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX0[4]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex0|WideOr3~0_OTERM77                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX0[3]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex0|WideOr4~0_OTERM75                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX0[2]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex0|WideOr5~0_OTERM73                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX0[1]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex0|WideOr6~0_OTERM71                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX0[0]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex1|WideOr0~0_OTERM69                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX1[6]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex1|WideOr0~0_OTERM69                        ; Inverted         ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex1|WideOr1~0_OTERM67                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX1[5]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex1|WideOr2~0_OTERM65                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX1[4]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex1|WideOr3~0_OTERM63                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX1[3]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex1|WideOr4~0_OTERM61                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX1[2]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex1|WideOr5~0_OTERM59                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX1[1]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex1|WideOr6~0_OTERM57                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX1[0]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex2|WideOr0~0_OTERM55                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX2[6]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex2|WideOr0~0_OTERM55                        ; Inverted         ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex2|WideOr1~0_OTERM53                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX2[5]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex2|WideOr2~0_OTERM51                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX2[4]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex2|WideOr3~0_OTERM49                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX2[3]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex2|WideOr4~0_OTERM47                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX2[2]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex2|WideOr5~0_OTERM45                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX2[1]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex2|WideOr6~0_OTERM43                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX2[0]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex3|WideOr0~0_OTERM41                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX3[6]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex3|WideOr0~0_OTERM41                        ; Inverted         ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex3|WideOr1~0_OTERM39                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX3[5]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex3|WideOr2~0_OTERM37                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX3[4]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex3|WideOr3~0_OTERM35                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX3[3]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex3|WideOr4~0_OTERM33                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX3[2]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex3|WideOr5~0_OTERM31                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX3[1]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex3|WideOr6~0_OTERM29                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX3[0]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex4|WideOr0~0_OTERM27                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX4[6]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex4|WideOr0~0_OTERM27                        ; Inverted         ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex4|WideOr1~0_OTERM25                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX4[5]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex4|WideOr2~0_OTERM23                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX4[4]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex4|WideOr3~0_OTERM21                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX4[3]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex4|WideOr4~0_OTERM19                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX4[2]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex4|WideOr5~0_OTERM17                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX4[1]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex4|WideOr6~0_OTERM15                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX4[0]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex5|WideOr0~0_OTERM13                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX5[6]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex5|WideOr0~0_OTERM13                        ; Inverted         ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                        ;                  ;                       ;
; seven_seg:inst_hex5|WideOr1~0_OTERM11                        ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX5[5]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex5|WideOr2~0_OTERM9                         ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX5[4]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex5|WideOr3~0_OTERM7                         ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX5[3]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex5|WideOr4~0_OTERM5                         ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX5[2]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex5|WideOr5~0_OTERM3                         ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX5[1]~output                                                         ; I                ;                       ;
; seven_seg:inst_hex5|WideOr6~0_OTERM1                         ; Packed Register  ; Register Packing                                  ; Timing optimization        ; Q         ;                ; HEX5[0]~output                                                         ; I                ;                       ;
; clock_dividor:inst_clock_dividor|cnt[4]                      ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_dividor:inst_clock_dividor|cnt[4]~DUPLICATE                      ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[10]                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ir_rx:inst_ir_rx|rx_cnt_tick[10]~DUPLICATE                             ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_cnt_tick[14]                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ir_rx:inst_ir_rx|rx_cnt_tick[14]~DUPLICATE                             ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM201 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM201~DUPLICATE ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_dataIn_lag                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ir_rx:inst_ir_rx|rx_dataIn_lag~DUPLICATE                               ;                  ;                       ;
; ir_rx:inst_ir_rx|rx_frame[20]_OTERM139                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ir_rx:inst_ir_rx|rx_frame[20]_OTERM139~DUPLICATE                       ;                  ;                       ;
+--------------------------------------------------------------+------------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 428 ) ; 0.00 % ( 0 / 428 )         ; 0.00 % ( 0 / 428 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 428 ) ; 0.00 % ( 0 / 428 )         ; 0.00 % ( 0 / 428 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 428 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/moham/Downloads/Algorithm/NEC-IR-Receiver-Implemented-on-DE1_SoC-main/IR_Reciever_Quartus_Proj/output_files/IR_Reciever_Quartus_Proj.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 106 / 32,070       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 106                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 116 / 32,070       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 35                 ;       ;
;         [b] ALMs used for LUT logic                         ; 65                 ;       ;
;         [c] ALMs used for registers                         ; 16                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 10 / 32,070        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 32,070         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 16 / 3,207         ; < 1 % ;
;     -- Logic LABs                                           ; 16                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 186                ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 31                 ;       ;
;     -- 5 input functions                                    ; 25                 ;       ;
;     -- 4 input functions                                    ; 70                 ;       ;
;     -- <=3 input functions                                  ; 60                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                  ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 107                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 101 / 64,140       ; < 1 % ;
;         -- Secondary logic registers                        ; 6 / 64,140         ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 101                ;       ;
;         -- Routing optimization registers                   ; 6                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 78 / 457           ; 17 %  ;
;     -- Clock pins                                           ; 3 / 8              ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
; I/O registers                                               ; 75                 ;       ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 397            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 4,065,280      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 87             ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global signals                                              ; 1                  ;       ;
;     -- Global clocks                                        ; 1 / 16             ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.2% / 0.2% / 0.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 6.8% / 6.3% / 8.5% ;       ;
; Maximum fan-out                                             ; 174                ;       ;
; Highest non-global fan-out                                  ; 174                ;       ;
; Total fan-out                                               ; 1550               ;       ;
; Average fan-out                                             ; 2.95               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 106 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 106                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 116 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 35                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 65                    ; 0                              ;
;         [c] ALMs used for registers                         ; 16                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 10 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 32070 ( 0 % )     ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 16 / 3207 ( < 1 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 16                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 186                   ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 31                    ; 0                              ;
;     -- 5 input functions                                    ; 25                    ; 0                              ;
;     -- 4 input functions                                    ; 70                    ; 0                              ;
;     -- <=3 input functions                                  ; 60                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 101 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 6 / 64140 ( < 1 % )   ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 101                   ; 0                              ;
;         -- Routing optimization registers                   ; 6                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 78                    ; 0                              ;
; I/O registers                                               ; 75                    ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 75 / 400 ( 18 % )     ; 0 / 400 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 1550                  ; 0                              ;
;     -- Registered Connections                               ; 644                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 0                              ;
;     -- Output Ports                                         ; 75                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk    ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 10                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; i_data ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rst_n  ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 174                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]          ; AE26  ; 5A       ; 89           ; 8            ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]          ; AE27  ; 5A       ; 89           ; 11           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]          ; AE28  ; 5A       ; 89           ; 11           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]          ; AG27  ; 5A       ; 89           ; 4            ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]          ; AF28  ; 5A       ; 89           ; 13           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]          ; AG28  ; 5A       ; 89           ; 13           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]          ; Y21   ; 5A       ; 89           ; 6            ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HEX1[0]          ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]          ; AH29  ; 5A       ; 89           ; 6            ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]          ; AH30  ; 5A       ; 89           ; 16           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]          ; AG30  ; 5A       ; 89           ; 16           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]          ; AF29  ; 5A       ; 89           ; 15           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]          ; AF30  ; 5A       ; 89           ; 15           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]          ; AD27  ; 5A       ; 89           ; 8            ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]          ; AB23  ; 5A       ; 89           ; 9            ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]          ; AE29  ; 5B       ; 89           ; 23           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]          ; AD29  ; 5B       ; 89           ; 23           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]          ; AC28  ; 5B       ; 89           ; 20           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]          ; AD30  ; 5B       ; 89           ; 25           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]          ; AC29  ; 5B       ; 89           ; 20           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]          ; AC30  ; 5B       ; 89           ; 25           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]          ; AD26  ; 5A       ; 89           ; 16           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]          ; AC27  ; 5A       ; 89           ; 16           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]          ; AD25  ; 5A       ; 89           ; 4            ; 43           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]          ; AC25  ; 5A       ; 89           ; 4            ; 60           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]          ; AB28  ; 5B       ; 89           ; 21           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]          ; AB25  ; 5A       ; 89           ; 11           ; 60           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]          ; AB22  ; 5A       ; 89           ; 9            ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]          ; AA24  ; 5A       ; 89           ; 11           ; 43           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]          ; Y23   ; 5A       ; 89           ; 13           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]          ; Y24   ; 5A       ; 89           ; 13           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]          ; W22   ; 5A       ; 89           ; 8            ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]          ; W24   ; 5A       ; 89           ; 15           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]          ; V23   ; 5A       ; 89           ; 15           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]          ; W25   ; 5B       ; 89           ; 20           ; 43           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]          ; V25   ; 5B       ; 89           ; 20           ; 60           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]          ; AA28  ; 5B       ; 89           ; 21           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]          ; Y27   ; 5B       ; 89           ; 25           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]          ; AB27  ; 5B       ; 89           ; 23           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]          ; AB26  ; 5A       ; 89           ; 9            ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]          ; AA26  ; 5B       ; 89           ; 23           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]          ; AA25  ; 5A       ; 89           ; 9            ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; o_address[0]     ; AC20  ; 4A       ; 76           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address[1]     ; AB21  ; 4A       ; 88           ; 0            ; 18           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address[2]     ; AD20  ; 4A       ; 82           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address[3]     ; AC23  ; 4A       ; 86           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address[4]     ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address[5]     ; AK26  ; 4A       ; 76           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address[6]     ; AK29  ; 4A       ; 82           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address[7]     ; AD19  ; 4A       ; 76           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address_bar[0] ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address_bar[1] ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address_bar[2] ; AH25  ; 4A       ; 78           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address_bar[3] ; AF24  ; 4A       ; 74           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address_bar[4] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address_bar[5] ; AF23  ; 4A       ; 74           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address_bar[6] ; AE23  ; 4A       ; 78           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_address_bar[7] ; AE22  ; 4A       ; 78           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command[0]     ; AD24  ; 4A       ; 88           ; 0            ; 35           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command[1]     ; AK28  ; 4A       ; 82           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command[2]     ; AA21  ; 4A       ; 88           ; 0            ; 1            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command[3]     ; AE24  ; 4A       ; 88           ; 0            ; 52           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command[4]     ; AD21  ; 4A       ; 82           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command[5]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command[6]     ; AG26  ; 4A       ; 84           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command[7]     ; AA20  ; 4A       ; 84           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command_bar[0] ; AF26  ; 4A       ; 86           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command_bar[1] ; V18   ; 4A       ; 80           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command_bar[2] ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command_bar[3] ; AH27  ; 4A       ; 84           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command_bar[4] ; W19   ; 4A       ; 80           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command_bar[5] ; AC22  ; 4A       ; 86           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command_bar[6] ; AK27  ; 4A       ; 80           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_command_bar[7] ; AF25  ; 4A       ; 86           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_valid          ; V16   ; 4A       ; 52           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 33 / 80 ( 41 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 29 / 32 ( 91 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 14 / 16 ( 88 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; rst_n                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; o_command[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; o_command[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; i_data                          ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; o_address[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; o_address[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; o_command_bar[5]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; o_address[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; o_address[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; o_address[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; o_command[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; o_command[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; o_address_bar[7]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; o_address_bar[6]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; o_command[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; o_address_bar[5]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; o_address_bar[3]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; o_command_bar[7]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; o_command_bar[0]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; o_address_bar[4]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; o_command[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; o_address_bar[2]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; o_command_bar[3]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; o_address_bar[1]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; o_address_bar[0]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; o_address[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; o_command_bar[2]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; o_address[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; o_command_bar[6]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; o_command[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; o_address[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; o_valid                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; o_command_bar[1]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; o_command_bar[4]                ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; o_command[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; HEX0[0]          ; Missing drive strength and slew rate ;
; HEX0[1]          ; Missing drive strength and slew rate ;
; HEX0[2]          ; Missing drive strength and slew rate ;
; HEX0[3]          ; Missing drive strength and slew rate ;
; HEX0[4]          ; Missing drive strength and slew rate ;
; HEX0[5]          ; Missing drive strength and slew rate ;
; HEX0[6]          ; Missing drive strength and slew rate ;
; HEX1[0]          ; Missing drive strength and slew rate ;
; HEX1[1]          ; Missing drive strength and slew rate ;
; HEX1[2]          ; Missing drive strength and slew rate ;
; HEX1[3]          ; Missing drive strength and slew rate ;
; HEX1[4]          ; Missing drive strength and slew rate ;
; HEX1[5]          ; Missing drive strength and slew rate ;
; HEX1[6]          ; Missing drive strength and slew rate ;
; HEX2[0]          ; Missing drive strength and slew rate ;
; HEX2[1]          ; Missing drive strength and slew rate ;
; HEX2[2]          ; Missing drive strength and slew rate ;
; HEX2[3]          ; Missing drive strength and slew rate ;
; HEX2[4]          ; Missing drive strength and slew rate ;
; HEX2[5]          ; Missing drive strength and slew rate ;
; HEX2[6]          ; Missing drive strength and slew rate ;
; HEX3[0]          ; Missing drive strength and slew rate ;
; HEX3[1]          ; Missing drive strength and slew rate ;
; HEX3[2]          ; Missing drive strength and slew rate ;
; HEX3[3]          ; Missing drive strength and slew rate ;
; HEX3[4]          ; Missing drive strength and slew rate ;
; HEX3[5]          ; Missing drive strength and slew rate ;
; HEX3[6]          ; Missing drive strength and slew rate ;
; HEX4[0]          ; Missing drive strength and slew rate ;
; HEX4[1]          ; Missing drive strength and slew rate ;
; HEX4[2]          ; Missing drive strength and slew rate ;
; HEX4[3]          ; Missing drive strength and slew rate ;
; HEX4[4]          ; Missing drive strength and slew rate ;
; HEX4[5]          ; Missing drive strength and slew rate ;
; HEX4[6]          ; Missing drive strength and slew rate ;
; HEX5[0]          ; Missing drive strength and slew rate ;
; HEX5[1]          ; Missing drive strength and slew rate ;
; HEX5[2]          ; Missing drive strength and slew rate ;
; HEX5[3]          ; Missing drive strength and slew rate ;
; HEX5[4]          ; Missing drive strength and slew rate ;
; HEX5[5]          ; Missing drive strength and slew rate ;
; HEX5[6]          ; Missing drive strength and slew rate ;
; o_address[0]     ; Incomplete set of assignments        ;
; o_address[1]     ; Incomplete set of assignments        ;
; o_address[2]     ; Incomplete set of assignments        ;
; o_address[3]     ; Incomplete set of assignments        ;
; o_address[4]     ; Incomplete set of assignments        ;
; o_address[5]     ; Incomplete set of assignments        ;
; o_address[6]     ; Incomplete set of assignments        ;
; o_address[7]     ; Incomplete set of assignments        ;
; o_address_bar[0] ; Incomplete set of assignments        ;
; o_address_bar[1] ; Incomplete set of assignments        ;
; o_address_bar[2] ; Incomplete set of assignments        ;
; o_address_bar[3] ; Incomplete set of assignments        ;
; o_address_bar[4] ; Incomplete set of assignments        ;
; o_address_bar[5] ; Incomplete set of assignments        ;
; o_address_bar[6] ; Incomplete set of assignments        ;
; o_address_bar[7] ; Incomplete set of assignments        ;
; o_command[0]     ; Incomplete set of assignments        ;
; o_command[1]     ; Incomplete set of assignments        ;
; o_command[2]     ; Incomplete set of assignments        ;
; o_command[3]     ; Incomplete set of assignments        ;
; o_command[4]     ; Incomplete set of assignments        ;
; o_command[5]     ; Incomplete set of assignments        ;
; o_command[6]     ; Incomplete set of assignments        ;
; o_command[7]     ; Incomplete set of assignments        ;
; o_command_bar[0] ; Incomplete set of assignments        ;
; o_command_bar[1] ; Incomplete set of assignments        ;
; o_command_bar[2] ; Incomplete set of assignments        ;
; o_command_bar[3] ; Incomplete set of assignments        ;
; o_command_bar[4] ; Incomplete set of assignments        ;
; o_command_bar[5] ; Incomplete set of assignments        ;
; o_command_bar[6] ; Incomplete set of assignments        ;
; o_command_bar[7] ; Incomplete set of assignments        ;
; o_valid          ; Incomplete set of assignments        ;
; rst_n            ; Incomplete set of assignments        ;
; i_data           ; Incomplete set of assignments        ;
; clk              ; Incomplete set of assignments        ;
; HEX0[6]          ; Missing location assignment          ;
; o_address[0]     ; Missing location assignment          ;
; o_address[1]     ; Missing location assignment          ;
; o_address[2]     ; Missing location assignment          ;
; o_address[3]     ; Missing location assignment          ;
; o_address[4]     ; Missing location assignment          ;
; o_address[5]     ; Missing location assignment          ;
; o_address[6]     ; Missing location assignment          ;
; o_address[7]     ; Missing location assignment          ;
; o_address_bar[0] ; Missing location assignment          ;
; o_address_bar[1] ; Missing location assignment          ;
; o_address_bar[2] ; Missing location assignment          ;
; o_address_bar[3] ; Missing location assignment          ;
; o_address_bar[4] ; Missing location assignment          ;
; o_address_bar[5] ; Missing location assignment          ;
; o_address_bar[6] ; Missing location assignment          ;
; o_address_bar[7] ; Missing location assignment          ;
; o_command[0]     ; Missing location assignment          ;
; o_command[1]     ; Missing location assignment          ;
; o_command[2]     ; Missing location assignment          ;
; o_command[3]     ; Missing location assignment          ;
; o_command[4]     ; Missing location assignment          ;
; o_command[5]     ; Missing location assignment          ;
; o_command[6]     ; Missing location assignment          ;
; o_command[7]     ; Missing location assignment          ;
; o_command_bar[0] ; Missing location assignment          ;
; o_command_bar[1] ; Missing location assignment          ;
; o_command_bar[2] ; Missing location assignment          ;
; o_command_bar[3] ; Missing location assignment          ;
; o_command_bar[4] ; Missing location assignment          ;
; o_command_bar[5] ; Missing location assignment          ;
; o_command_bar[6] ; Missing location assignment          ;
; o_command_bar[7] ; Missing location assignment          ;
+------------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                         ; Entity Name   ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------+---------------+--------------+
; |TOP_IR_RX                            ; 106.0 (0.5)          ; 115.0 (0.5)                      ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 186 (1)             ; 107 (0)                   ; 75 (75)       ; 0                 ; 0     ; 0          ; 78   ; 0            ; |TOP_IR_RX                                  ; TOP_IR_RX     ; work         ;
;    |clock_dividor:inst_clock_dividor| ; 6.0 (6.0)            ; 7.5 (7.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_IR_RX|clock_dividor:inst_clock_dividor ; clock_dividor ; work         ;
;    |ir_rx:inst_ir_rx|                 ; 78.5 (78.5)          ; 86.2 (86.2)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (132)           ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_IR_RX|ir_rx:inst_ir_rx                 ; ir_rx         ; work         ;
;    |seven_seg:inst_hex0|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_IR_RX|seven_seg:inst_hex0              ; seven_seg     ; work         ;
;    |seven_seg:inst_hex1|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_IR_RX|seven_seg:inst_hex1              ; seven_seg     ; work         ;
;    |seven_seg:inst_hex2|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_IR_RX|seven_seg:inst_hex2              ; seven_seg     ; work         ;
;    |seven_seg:inst_hex3|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_IR_RX|seven_seg:inst_hex3              ; seven_seg     ; work         ;
;    |seven_seg:inst_hex4|              ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_IR_RX|seven_seg:inst_hex4              ; seven_seg     ; work         ;
;    |seven_seg:inst_hex5|              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_IR_RX|seven_seg:inst_hex5              ; seven_seg     ; work         ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+------------------+----------+----+------+------+----+-------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+-------+-------+--------+------------------------+--------------------------+
; HEX0[0]          ; Output   ; -- ; --   ; --   ; -- ; (30)  ; --    ; --     ; --                     ; --                       ;
; HEX0[1]          ; Output   ; -- ; --   ; --   ; -- ; (21)  ; --    ; --     ; --                     ; --                       ;
; HEX0[2]          ; Output   ; -- ; --   ; --   ; -- ; (22)  ; --    ; --     ; --                     ; --                       ;
; HEX0[3]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX0[4]          ; Output   ; -- ; --   ; --   ; -- ; (24)  ; --    ; --     ; --                     ; --                       ;
; HEX0[5]          ; Output   ; -- ; --   ; --   ; -- ; (23)  ; --    ; --     ; --                     ; --                       ;
; HEX0[6]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX1[0]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX1[1]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX1[2]          ; Output   ; -- ; --   ; --   ; -- ; (20)  ; --    ; --     ; --                     ; --                       ;
; HEX1[3]          ; Output   ; -- ; --   ; --   ; -- ; (21)  ; --    ; --     ; --                     ; --                       ;
; HEX1[4]          ; Output   ; -- ; --   ; --   ; -- ; (23)  ; --    ; --     ; --                     ; --                       ;
; HEX1[5]          ; Output   ; -- ; --   ; --   ; -- ; (23)  ; --    ; --     ; --                     ; --                       ;
; HEX1[6]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX2[0]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX2[1]          ; Output   ; -- ; --   ; --   ; -- ; (10)  ; --    ; --     ; --                     ; --                       ;
; HEX2[2]          ; Output   ; -- ; --   ; --   ; -- ; (11)  ; --    ; --     ; --                     ; --                       ;
; HEX2[3]          ; Output   ; -- ; --   ; --   ; -- ; (12)  ; --    ; --     ; --                     ; --                       ;
; HEX2[4]          ; Output   ; -- ; --   ; --   ; -- ; (14)  ; --    ; --     ; --                     ; --                       ;
; HEX2[5]          ; Output   ; -- ; --   ; --   ; -- ; (13)  ; --    ; --     ; --                     ; --                       ;
; HEX2[6]          ; Output   ; -- ; --   ; --   ; -- ; (14)  ; --    ; --     ; --                     ; --                       ;
; HEX3[0]          ; Output   ; -- ; --   ; --   ; -- ; (24)  ; --    ; --     ; --                     ; --                       ;
; HEX3[1]          ; Output   ; -- ; --   ; --   ; -- ; (24)  ; --    ; --     ; --                     ; --                       ;
; HEX3[2]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX3[3]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX3[4]          ; Output   ; -- ; --   ; --   ; -- ; (16)  ; --    ; --     ; --                     ; --                       ;
; HEX3[5]          ; Output   ; -- ; --   ; --   ; -- ; (25)  ; --    ; --     ; --                     ; --                       ;
; HEX3[6]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX4[0]          ; Output   ; -- ; --   ; --   ; -- ; (26)  ; --    ; --     ; --                     ; --                       ;
; HEX4[1]          ; Output   ; -- ; --   ; --   ; -- ; (29)  ; --    ; --     ; --                     ; --                       ;
; HEX4[2]          ; Output   ; -- ; --   ; --   ; -- ; (29)  ; --    ; --     ; --                     ; --                       ;
; HEX4[3]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX4[4]          ; Output   ; -- ; --   ; --   ; -- ; (28)  ; --    ; --     ; --                     ; --                       ;
; HEX4[5]          ; Output   ; -- ; --   ; --   ; -- ; (29)  ; --    ; --     ; --                     ; --                       ;
; HEX4[6]          ; Output   ; -- ; --   ; --   ; -- ; (17)  ; --    ; --     ; --                     ; --                       ;
; HEX5[0]          ; Output   ; -- ; --   ; --   ; -- ; (18)  ; --    ; --     ; --                     ; --                       ;
; HEX5[1]          ; Output   ; -- ; --   ; --   ; -- ; (17)  ; --    ; --     ; --                     ; --                       ;
; HEX5[2]          ; Output   ; -- ; --   ; --   ; -- ; (18)  ; --    ; --     ; --                     ; --                       ;
; HEX5[3]          ; Output   ; -- ; --   ; --   ; -- ; (15)  ; --    ; --     ; --                     ; --                       ;
; HEX5[4]          ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; HEX5[5]          ; Output   ; -- ; --   ; --   ; -- ; (16)  ; --    ; --     ; --                     ; --                       ;
; HEX5[6]          ; Output   ; -- ; --   ; --   ; -- ; (30)  ; --    ; --     ; --                     ; --                       ;
; o_address[0]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_address[1]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_address[2]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_address[3]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_address[4]     ; Output   ; -- ; --   ; --   ; -- ; (24)  ; --    ; --     ; --                     ; --                       ;
; o_address[5]     ; Output   ; -- ; --   ; --   ; -- ; (25)  ; --    ; --     ; --                     ; --                       ;
; o_address[6]     ; Output   ; -- ; --   ; --   ; -- ; (30)  ; --    ; --     ; --                     ; --                       ;
; o_address[7]     ; Output   ; -- ; --   ; --   ; -- ; (30)  ; --    ; --     ; --                     ; --                       ;
; o_address_bar[0] ; Output   ; -- ; --   ; --   ; -- ; (26)  ; --    ; --     ; --                     ; --                       ;
; o_address_bar[1] ; Output   ; -- ; --   ; --   ; -- ; (26)  ; --    ; --     ; --                     ; --                       ;
; o_address_bar[2] ; Output   ; -- ; --   ; --   ; -- ; (24)  ; --    ; --     ; --                     ; --                       ;
; o_address_bar[3] ; Output   ; -- ; --   ; --   ; -- ; (29)  ; --    ; --     ; --                     ; --                       ;
; o_address_bar[4] ; Output   ; -- ; --   ; --   ; -- ; (24)  ; --    ; --     ; --                     ; --                       ;
; o_address_bar[5] ; Output   ; -- ; --   ; --   ; -- ; (28)  ; --    ; --     ; --                     ; --                       ;
; o_address_bar[6] ; Output   ; -- ; --   ; --   ; -- ; (28)  ; --    ; --     ; --                     ; --                       ;
; o_address_bar[7] ; Output   ; -- ; --   ; --   ; -- ; (28)  ; --    ; --     ; --                     ; --                       ;
; o_command[0]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command[1]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command[2]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command[3]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command[4]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command[5]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command[6]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command[7]     ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command_bar[0] ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command_bar[1] ; Output   ; -- ; --   ; --   ; -- ; (28)  ; --    ; --     ; --                     ; --                       ;
; o_command_bar[2] ; Output   ; -- ; --   ; --   ; -- ; (23)  ; --    ; --     ; --                     ; --                       ;
; o_command_bar[3] ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command_bar[4] ; Output   ; -- ; --   ; --   ; -- ; (29)  ; --    ; --     ; --                     ; --                       ;
; o_command_bar[5] ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_command_bar[6] ; Output   ; -- ; --   ; --   ; -- ; (23)  ; --    ; --     ; --                     ; --                       ;
; o_command_bar[7] ; Output   ; -- ; --   ; --   ; -- ; (31)  ; --    ; --     ; --                     ; --                       ;
; o_valid          ; Output   ; -- ; --   ; --   ; -- ; (15)  ; --    ; --     ; --                     ; --                       ;
; rst_n            ; Input    ; -- ; --   ; (7)  ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; i_data           ; Input    ; -- ; (7)  ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
; clk              ; Input    ; -- ; (0)  ; --   ; -- ; --    ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+-------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------+-------------------+---------+
; rst_n                                                                         ;                   ;         ;
;      - ir_rx:inst_ir_rx|o_rx_valid                                            ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[0]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[1]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[2]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[3]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[4]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[5]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[6]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[7]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[8]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[9]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[10]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[11]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[12]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[13]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[14]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[15]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[16]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[17]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[18]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[19]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[20]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[21]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[22]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[23]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[24]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[25]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[26]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[27]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[28]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[29]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[30]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|o_rx_frame[31]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[12]                                       ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[9]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[8]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[7]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[6]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[5]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[4]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[14]                                       ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[13]                                       ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[3]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[11]                                       ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[10]                                       ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[2]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[1]                                        ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[0]                                        ; 1                 ; 7       ;
;      - clock_dividor:inst_clock_dividor|clk_out                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_bit[5]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_bit[4]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_bit[3]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_bit[2]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_bit[1]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_bit[0]                                         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_dataIn_lag                                         ; 1                 ; 7       ;
;      - clock_dividor:inst_clock_dividor|cnt[3]~0                              ; 1                 ; 7       ;
;      - seven_seg:inst_hex5|WideOr6~0_NEW_REG0                                 ; 1                 ; 7       ;
;      - seven_seg:inst_hex5|WideOr5~0_NEW_REG2                                 ; 1                 ; 7       ;
;      - seven_seg:inst_hex5|WideOr4~0_NEW_REG4                                 ; 1                 ; 7       ;
;      - seven_seg:inst_hex5|WideOr3~0_NEW_REG6                                 ; 1                 ; 7       ;
;      - seven_seg:inst_hex5|WideOr2~0_NEW_REG8                                 ; 1                 ; 7       ;
;      - seven_seg:inst_hex5|WideOr1~0_NEW_REG10                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex4|WideOr6~0_NEW_REG14                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex4|WideOr5~0_NEW_REG16                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex4|WideOr4~0_NEW_REG18                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex4|WideOr3~0_NEW_REG20                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex4|WideOr2~0_NEW_REG22                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex4|WideOr1~0_NEW_REG24                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex3|WideOr6~0_NEW_REG28                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex3|WideOr5~0_NEW_REG30                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex3|WideOr4~0_NEW_REG32                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex3|WideOr3~0_NEW_REG34                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex3|WideOr2~0_NEW_REG36                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex3|WideOr1~0_NEW_REG38                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex2|WideOr6~0_NEW_REG42                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex2|WideOr5~0_NEW_REG44                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex2|WideOr4~0_NEW_REG46                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex2|WideOr3~0_NEW_REG48                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex2|WideOr2~0_NEW_REG50                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex2|WideOr1~0_NEW_REG52                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex1|WideOr6~0_NEW_REG56                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex1|WideOr5~0_NEW_REG58                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex1|WideOr4~0_NEW_REG60                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex1|WideOr3~0_NEW_REG62                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex1|WideOr2~0_NEW_REG64                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex1|WideOr1~0_NEW_REG66                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex0|WideOr6~0_NEW_REG70                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex0|WideOr5~0_NEW_REG72                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex0|WideOr4~0_NEW_REG74                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex0|WideOr3~0_NEW_REG76                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex0|WideOr2~0_NEW_REG78                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex0|WideOr1~0_NEW_REG80                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[15]_NEW_REG84                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[15]_NEW_REG86                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[15]_NEW_REG88                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[15]_NEW_REG90                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[14]_NEW_REG92                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[14]_NEW_REG94                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[14]_NEW_REG96                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[14]_NEW_REG98                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[14]_NEW_REG100                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[12]_NEW_REG102                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[10]_NEW_REG104                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[10]_NEW_REG106                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[8]_NEW_REG108                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[8]_NEW_REG110                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[6]_NEW_REG112                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[5]_NEW_REG114                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[5]_NEW_REG116                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[5]_NEW_REG118                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[4]_NEW_REG120                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[2]_NEW_REG122                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[1]_NEW_REG124                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[22]_NEW_REG126                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[22]_NEW_REG128                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[30]_NEW_REG130                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[21]_NEW_REG132                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[29]_NEW_REG134                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[20]_NEW_REG136                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[20]_NEW_REG138                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[28]_NEW_REG140                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[19]_NEW_REG142                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[27]_NEW_REG144                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[18]_NEW_REG146                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[26]_NEW_REG148                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[17]_NEW_REG150                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[16]_NEW_REG152                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[24]_NEW_REG154                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[0]_NEW_REG156                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[13]_NEW_REG158                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[13]_NEW_REG160                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[13]_NEW_REG162                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[13]_NEW_REG164                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[13]_NEW_REG166                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[11]_NEW_REG168                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[11]_NEW_REG170                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[9]_NEW_REG172                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[9]_NEW_REG174                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[7]_NEW_REG176                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[7]_NEW_REG178                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[7]_NEW_REG180                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[7]_NEW_REG182                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[3]_NEW_REG184                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.IDLE_NEW_REG186                      ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.IDLE_NEW_REG188                      ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.IDLE_NEW_REG190                      ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.IDLE_NEW_REG192                      ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.IDLE_NEW_REG194                      ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.START_PULSE_CHECK_NEW_REG197         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_NEW_REG200         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_NEW_REG202         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_NEW_REG204         ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_NEW_REG206          ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_NEW_REG208          ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_NEW_REG210          ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[23]_NEW_REG212                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[23]_NEW_REG214                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[31]_NEW_REG216                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[31]_NEW_REG218                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[25]_NEW_REG220                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.FRAME_CAPTURE_NEW_REG222             ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.DATA_CHECK_NEW_REG224                ; 1                 ; 7       ;
;      - seven_seg:inst_hex2|WideOr0~0_NEW_REG54                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex5|WideOr0~0_NEW_REG12                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex1|WideOr0~0_NEW_REG68                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex0|WideOr0~0_NEW_REG82                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex3|WideOr0~0_NEW_REG40                                ; 1                 ; 7       ;
;      - seven_seg:inst_hex4|WideOr0~0_NEW_REG26                                ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[10]~DUPLICATE                             ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_tick[14]~DUPLICATE                             ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_dataIn_lag~DUPLICATE                               ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_frame[20]_OTERM139~DUPLICATE                       ; 1                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM201~DUPLICATE ; 1                 ; 7       ;
; i_data                                                                        ;                   ;         ;
;      - ir_rx:inst_ir_rx|Decoder0~1                                            ; 0                 ; 7       ;
;      - ir_rx:inst_ir_rx|Decoder0~5                                            ; 0                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_cnt_bit[5]~1                                       ; 0                 ; 7       ;
;      - ir_rx:inst_ir_rx|Selector5~0                                           ; 0                 ; 7       ;
;      - ir_rx:inst_ir_rx|Selector0~0                                           ; 0                 ; 7       ;
;      - ir_rx:inst_ir_rx|Selector0~1                                           ; 0                 ; 7       ;
;      - ir_rx:inst_ir_rx|Selector0~2                                           ; 0                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_dataIn_lag~0                                       ; 0                 ; 7       ;
;      - ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_NEW_REG204         ; 0                 ; 7       ;
; clk                                                                           ;                   ;         ;
;      - clock_dividor:inst_clock_dividor|clk_out                               ; 0                 ; 0       ;
+-------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                   ;
+-------------------------------------------+---------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location            ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+---------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+
; clk                                       ; PIN_AF14            ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; clk                                       ; PIN_AF14            ; 9       ; Clock                                  ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clock_dividor:inst_clock_dividor|clk_out  ; FF_X88_Y4_N56       ; 173     ; Clock                                  ; no     ; --                   ; --               ; --                        ;
; clock_dividor:inst_clock_dividor|cnt[3]~0 ; MLABCELL_X82_Y4_N42 ; 9       ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ir_rx:inst_ir_rx|Selector0~3              ; LABCELL_X88_Y3_N30  ; 65      ; Sync. clear                            ; no     ; --                   ; --               ; --                        ;
; ir_rx:inst_ir_rx|done~2                   ; LABCELL_X88_Y3_N18  ; 75      ; Clock enable                           ; no     ; --                   ; --               ; --                        ;
; rst_n                                     ; PIN_AA15            ; 174     ; Async. clear, Async. load, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+---------------------+---------+----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_AF14 ; 9       ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 585 / 289,320 ( < 1 % ) ;
; C12 interconnects                           ; 19 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 286 / 119,108 ( < 1 % ) ;
; C4 interconnects                            ; 220 / 56,300 ( < 1 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 21 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 49 / 84,580 ( < 1 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 49 / 12,676 ( < 1 % )   ;
; R14/C12 interconnect drivers                ; 61 / 20,720 ( < 1 % )   ;
; R3 interconnects                            ; 317 / 130,992 ( < 1 % ) ;
; R6 interconnects                            ; 302 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 1 / 360 ( < 1 % )       ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 45           ; 0            ; 45           ; 0            ; 0            ; 78        ; 45           ; 0            ; 78        ; 78        ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 33           ; 78           ; 33           ; 78           ; 78           ; 0         ; 33           ; 78           ; 0         ; 0         ; 78           ; 45           ; 78           ; 78           ; 78           ; 78           ; 45           ; 78           ; 78           ; 78           ; 78           ; 45           ; 78           ; 78           ; 78           ; 78           ; 78           ; 78           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address_bar[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address_bar[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address_bar[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address_bar[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address_bar[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address_bar[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address_bar[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_address_bar[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command_bar[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command_bar[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command_bar[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command_bar[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command_bar[4]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command_bar[5]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command_bar[6]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_command_bar[7]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_valid            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_data             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clk_out              ; 280.9             ;
; clk_out         ; clk_out              ; 232.8             ;
; clk_out,I/O     ; clk_out              ; 24.1              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                      ;
+--------------------------------------------------------------+-------------------------------------------------+-------------------+
; Source Register                                              ; Destination Register                            ; Delay Added in ns ;
+--------------------------------------------------------------+-------------------------------------------------+-------------------+
; rst_n                                                        ; ir_rx:inst_ir_rx|o_rx_valid                     ; 4.606             ;
; ir_rx:inst_ir_rx|rx_current_state.FRAME_CAPTURE_OTERM223     ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 4.266             ;
; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM205 ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 4.256             ;
; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM201 ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 4.254             ;
; ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_OTERM211  ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 4.159             ;
; ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_OTERM209  ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 3.586             ;
; i_data                                                       ; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM191 ; 3.434             ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM191              ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 3.319             ;
; ir_rx:inst_ir_rx|rx_dataIn_lag                               ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 3.281             ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM193              ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 3.210             ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM195              ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 3.107             ;
; ir_rx:inst_ir_rx|rx_current_state.START_SPACE_CHECK_OTERM203 ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 3.061             ;
; ir_rx:inst_ir_rx|rx_cnt_bit[2]                               ; ir_rx:inst_ir_rx|rx_cnt_bit[2]                  ; 2.973             ;
; ir_rx:inst_ir_rx|rx_cnt_bit[1]                               ; ir_rx:inst_ir_rx|rx_cnt_bit[2]                  ; 2.970             ;
; ir_rx:inst_ir_rx|rx_current_state.START_PULSE_CHECK_OTERM198 ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 2.915             ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM189              ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 2.776             ;
; ir_rx:inst_ir_rx|rx_current_state.STOP_PULSE_CHECK_OTERM207  ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 2.651             ;
; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM187              ; ir_rx:inst_ir_rx|rx_cnt_bit[0]                  ; 2.614             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[14]                             ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 2.386             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[10]                             ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 2.365             ;
; ir_rx:inst_ir_rx|rx_cnt_bit[0]                               ; ir_rx:inst_ir_rx|rx_cnt_bit[3]                  ; 2.316             ;
; ir_rx:inst_ir_rx|rx_cnt_bit[3]                               ; ir_rx:inst_ir_rx|rx_cnt_bit[3]                  ; 2.316             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[11]                             ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 2.118             ;
; ir_rx:inst_ir_rx|rx_current_state.DATA_CHECK_OTERM225        ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 2.108             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[12]                             ; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM195 ; 1.843             ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM97                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.802             ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM95                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.801             ;
; clock_dividor:inst_clock_dividor|cnt[4]                      ; clock_dividor:inst_clock_dividor|clk_out        ; 1.777             ;
; clock_dividor:inst_clock_dividor|cnt[7]                      ; clock_dividor:inst_clock_dividor|clk_out        ; 1.775             ;
; clock_dividor:inst_clock_dividor|clk_out                     ; clock_dividor:inst_clock_dividor|clk_out        ; 1.752             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[13]                             ; ir_rx:inst_ir_rx|rx_current_state.IDLE_OTERM195 ; 1.738             ;
; ir_rx:inst_ir_rx|rx_frame[22]_OTERM127                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.736             ;
; clock_dividor:inst_clock_dividor|cnt[5]                      ; clock_dividor:inst_clock_dividor|clk_out        ; 1.719             ;
; ir_rx:inst_ir_rx|rx_frame[25]_OTERM221                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.705             ;
; ir_rx:inst_ir_rx|rx_frame[20]_OTERM139                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.695             ;
; ir_rx:inst_ir_rx|rx_frame[22]_OTERM129                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.693             ;
; ir_rx:inst_ir_rx|rx_frame[15]_OTERM87                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.672             ;
; ir_rx:inst_ir_rx|rx_frame[28]_OTERM141                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.661             ;
; ir_rx:inst_ir_rx|rx_frame[15]_OTERM91                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.638             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[2]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.625             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[1]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.625             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[0]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.625             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[7]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.605             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[5]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.605             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[4]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.605             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[6]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.605             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[3]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.603             ;
; clock_dividor:inst_clock_dividor|cnt[3]                      ; clock_dividor:inst_clock_dividor|clk_out        ; 1.600             ;
; clock_dividor:inst_clock_dividor|cnt[2]                      ; clock_dividor:inst_clock_dividor|clk_out        ; 1.597             ;
; ir_rx:inst_ir_rx|rx_frame[23]_OTERM213                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.568             ;
; ir_rx:inst_ir_rx|rx_frame[10]_OTERM107                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.565             ;
; clock_dividor:inst_clock_dividor|cnt[6]                      ; clock_dividor:inst_clock_dividor|clk_out        ; 1.549             ;
; ir_rx:inst_ir_rx|rx_frame[17]_OTERM151                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.545             ;
; ir_rx:inst_ir_rx|rx_frame[24]_OTERM155                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.523             ;
; ir_rx:inst_ir_rx|rx_frame[8]_OTERM111                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.516             ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM161                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.492             ;
; ir_rx:inst_ir_rx|rx_frame[27]_OTERM145                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.487             ;
; ir_rx:inst_ir_rx|rx_frame[15]_OTERM89                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.466             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[9]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.422             ;
; ir_rx:inst_ir_rx|rx_cnt_tick[8]                              ; ir_rx:inst_ir_rx|rx_cnt_tick[6]                 ; 1.422             ;
; ir_rx:inst_ir_rx|rx_frame[20]_OTERM137                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.418             ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM163                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.386             ;
; ir_rx:inst_ir_rx|rx_frame[21]_OTERM133                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.374             ;
; clock_dividor:inst_clock_dividor|cnt[0]                      ; clock_dividor:inst_clock_dividor|clk_out        ; 1.373             ;
; clock_dividor:inst_clock_dividor|cnt[1]                      ; clock_dividor:inst_clock_dividor|clk_out        ; 1.370             ;
; ir_rx:inst_ir_rx|rx_frame[23]_OTERM215                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.346             ;
; ir_rx:inst_ir_rx|rx_frame[26]_OTERM149                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.345             ;
; ir_rx:inst_ir_rx|rx_frame[18]_OTERM147                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.287             ;
; ir_rx:inst_ir_rx|rx_cnt_bit[5]                               ; ir_rx:inst_ir_rx|rx_cnt_bit[5]                  ; 1.271             ;
; ir_rx:inst_ir_rx|rx_cnt_bit[4]                               ; ir_rx:inst_ir_rx|rx_cnt_bit[5]                  ; 1.271             ;
; ir_rx:inst_ir_rx|rx_frame[19]_OTERM143                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.221             ;
; ir_rx:inst_ir_rx|rx_frame[29]_OTERM135                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.166             ;
; ir_rx:inst_ir_rx|rx_frame[30]_OTERM131                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.087             ;
; ir_rx:inst_ir_rx|rx_frame[16]_OTERM153                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.076             ;
; ir_rx:inst_ir_rx|rx_frame[7]_OTERM181                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.026             ;
; ir_rx:inst_ir_rx|rx_frame[7]_OTERM179                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 1.022             ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM165                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 0.958             ;
; ir_rx:inst_ir_rx|rx_frame[31]_OTERM219                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 0.944             ;
; ir_rx:inst_ir_rx|rx_frame[31]_OTERM217                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 0.838             ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM101                       ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 0.782             ;
; ir_rx:inst_ir_rx|rx_frame[10]_OTERM105                       ; ir_rx:inst_ir_rx|rx_frame[10]_OTERM105          ; 0.750             ;
; ir_rx:inst_ir_rx|rx_frame[8]_OTERM109                        ; ir_rx:inst_ir_rx|rx_frame[8]_OTERM109           ; 0.740             ;
; ir_rx:inst_ir_rx|rx_frame[6]_OTERM113                        ; ir_rx:inst_ir_rx|o_rx_frame[6]                  ; 0.717             ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM93                        ; ir_rx:inst_ir_rx|rx_frame[14]_OTERM93           ; 0.698             ;
; ir_rx:inst_ir_rx|rx_frame[15]_OTERM85                        ; ir_rx:inst_ir_rx|rx_frame[15]_OTERM85           ; 0.693             ;
; ir_rx:inst_ir_rx|rx_frame[12]_OTERM103                       ; ir_rx:inst_ir_rx|rx_frame[12]_OTERM103          ; 0.669             ;
; ir_rx:inst_ir_rx|rx_frame[11]_OTERM169                       ; ir_rx:inst_ir_rx|rx_frame[11]_OTERM169          ; 0.648             ;
; ir_rx:inst_ir_rx|rx_frame[5]_OTERM119                        ; ir_rx:inst_ir_rx|o_rx_frame[5]                  ; 0.634             ;
; ir_rx:inst_ir_rx|rx_frame[2]_OTERM123                        ; ir_rx:inst_ir_rx|o_rx_frame[2]                  ; 0.631             ;
; ir_rx:inst_ir_rx|rx_frame[14]_OTERM99                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 0.609             ;
; ir_rx:inst_ir_rx|rx_frame[4]_OTERM121                        ; ir_rx:inst_ir_rx|o_rx_frame[4]                  ; 0.605             ;
; ir_rx:inst_ir_rx|rx_frame[5]_OTERM117                        ; ir_rx:inst_ir_rx|o_rx_frame[5]                  ; 0.590             ;
; ir_rx:inst_ir_rx|rx_frame[9]_OTERM173                        ; ir_rx:inst_ir_rx|rx_frame[9]_OTERM173           ; 0.537             ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM159                       ; ir_rx:inst_ir_rx|rx_frame[13]_OTERM159          ; 0.536             ;
; ir_rx:inst_ir_rx|rx_frame[7]_OTERM183                        ; seven_seg:inst_hex1|WideOr5~0_OTERM59           ; 0.532             ;
; ir_rx:inst_ir_rx|rx_frame[11]_OTERM171                       ; ir_rx:inst_ir_rx|rx_frame[11]_OTERM169          ; 0.490             ;
; ir_rx:inst_ir_rx|rx_frame[9]_OTERM175                        ; ir_rx:inst_ir_rx|rx_frame[9]_OTERM173           ; 0.486             ;
; ir_rx:inst_ir_rx|rx_frame[13]_OTERM167                       ; ir_rx:inst_ir_rx|rx_frame[13]_OTERM159          ; 0.486             ;
; ir_rx:inst_ir_rx|rx_frame[3]_OTERM185                        ; ir_rx:inst_ir_rx|o_rx_frame[3]                  ; 0.399             ;
; ir_rx:inst_ir_rx|rx_frame[5]_OTERM115                        ; ir_rx:inst_ir_rx|o_rx_frame[5]                  ; 0.360             ;
+--------------------------------------------------------------+-------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "IR_Reciever_Quartus_Proj"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 33 pins of 78 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 8 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'IR_Reciever_Quartus_Proj.sdc'
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
    Info (332111): 1000.000      clk_out
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 3877 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:01
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 75 registers into blocks of type I/O output buffer
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X78_Y0 to location X89_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/Users/moham/Downloads/Algorithm/NEC-IR-Receiver-Implemented-on-DE1_SoC-main/IR_Reciever_Quartus_Proj/output_files/IR_Reciever_Quartus_Proj.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 7357 megabytes
    Info: Processing ended: Tue Sep 24 05:38:54 2024
    Info: Elapsed time: 00:01:09
    Info: Total CPU time (on all processors): 00:01:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/moham/Downloads/Algorithm/NEC-IR-Receiver-Implemented-on-DE1_SoC-main/IR_Reciever_Quartus_Proj/output_files/IR_Reciever_Quartus_Proj.fit.smsg.


