# Architecture

# Langage Assembly

## Concepts de Base

### DÃ©finition
- **Assembly** = langage de bas niveau lisible par l'humain
- Traduit en **code machine** (binaire) comprÃ©hensible par le processeur
- Aussi appelÃ© "code machine symbolique"

### Exemple de Traduction
```
Assembly:    add rax, 1
Shellcode:   4883C001
Binaire:     01001000 10000011 11000000 00000001
```

### Shellcode
- ReprÃ©sentation hexadÃ©cimale du code machine
- Peut Ãªtre reconverti en Assembly
- Chargeable directement en mÃ©moire

## HiÃ©rarchie des Langages

### Langages de Haut Niveau
- **Exemples**: C++, Java, Python
- Code unique pour tous les processeurs
- NÃ©cessitent compilation ou interprÃ©tation

### Langages de Bas Niveau (Assembly)
- SpÃ©cifique Ã  chaque architecture processeur
- Instructions directes pour le CPU
- Traduit en code machine (1 et 0)

## Ã‰tapes de Compilation

```
Python â†’ C â†’ Assembly â†’ Shellcode â†’ Binaire
```

### Exemple "Hello World!"

**Python:**
```python
print("Hello World!")
```

**C (Ã©quivalent):**
```c
write(1, "Hello World!", 12);
_exit(0);
```

**Assembly (syscall Linux):**
```nasm
mov rax, 1      ; syscall write
mov rdi, 1      ; stdout
mov rsi, message ; texte
mov rdx, 12     ; longueur
syscall

mov rax, 60     ; syscall exit
mov rdi, 0
syscall
```

**Shellcode (hex):**
```
48 c7 c0 01
48 c7 c7 01
48 8b 34 25
48 c7 c2 0c
0f 05
...
```

**Binaire:**
```
01001000 11000111 11000000 00000001
01001000 11000111 11000111 00000001
...
```

## Types de Langages

### CompilÃ©s
- **Exemples**: C, C++, Rust
- Conversion directe en code machine
- Plus rapides (pas d'intermÃ©diaire)

### InterprÃ©tÃ©s
- **Exemples**: Python, PHP, Bash, JavaScript
- Utilisent des bibliothÃ¨ques prÃ©-compilÃ©es (C/C++)
- InterprÃ©tÃ©s pendant l'exÃ©cution

### Multi-plateforme
- **Exemple**: Java
- Code â†’ Bytecode Java â†’ Code machine (JVM)
- Plus lent mais portable

## IntÃ©rÃªt pour le Pentesting

### Exploitation Binaire
- **Essentiel** pour attaquer des programmes compilÃ©s
- NÃ©cessaire pour:
  - Buffer overflows
  - ROP chains
  - Heap exploitation
  - DÃ©sassemblage et dÃ©bogage

### CompÃ©tences Requises
- Comprendre les instructions Assembly
- Suivre le flux d'exÃ©cution en mÃ©moire
- Ã‰crire des exploits personnalisÃ©s
- Injecter du shellcode

### Architectures
- **x86/x64 Intel**: Standard pour PC modernes
- **ARM**: Smartphones, MacBook M1/M2
- Les bases Assembly sont transfÃ©rables entre architectures

---

# Architecture des Ordinateurs

## Architecture Von Neumann (1945)

### Principe
- Base de tous les ordinateurs modernes
- Concept de "Ordinateur Ã  Usage GÃ©nÃ©ral" (Turing/Babbage)
- ExÃ©cute du code machine pour des algorithmes spÃ©cifiques

### Composants Principaux
```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              CPU                    â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”      â”‚
â”‚  â”‚  CU   â”‚  ALU  â”‚ Registresâ”‚      â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜      â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
         â†•              â†•
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚ MÃ©moireâ”‚    â”‚   I/O    â”‚
    â”‚Cache+RAMâ”‚   â”‚Clavier   â”‚
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â”‚Ã‰cran     â”‚
                  â”‚Stockage  â”‚
                  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## CPU - Processeur Central

### 3 Composants Essentiels

| Composant | Fonction |
|-----------|----------|
| **CU** (Control Unit) | ContrÃ´le l'exÃ©cution |
| **ALU** (Arithmetic Logic Unit) | Calculs arithmÃ©tiques/logiques |
| **Registres** | Stockage ultra-rapide |

## MÃ©moire (Primary Memory)

### Cache Memory

**CaractÃ©ristiques:**
- SituÃ©e **dans le CPU**
- ExtrÃªmement rapide (vitesse du CPU)
- TrÃ¨s limitÃ©e en taille
- CoÃ»teuse Ã  fabriquer

**Niveaux de Cache:**

| Niveau | Taille | Vitesse | Localisation |
|--------|--------|---------|--------------|
| **L1** | Ko | Ultra-rapide | Dans chaque cÅ“ur CPU |
| **L2** | Mo | TrÃ¨s rapide | PartagÃ© entre cÅ“urs |
| **L3** | Mo | Rapide | Optionnel, plus grand que L2 |

**Performance:**
- L1 : ~1 cycle d'horloge
- L2 : quelques cycles
- RAM : ~200 cycles

### RAM (Random Access Memory)

**CaractÃ©ristiques:**
- Taille: Go â†’ To
- Plus lente que le cache
- Volatile (donnÃ©es temporaires)
- Ã‰loignÃ©e du CPU

**Adressage:**
```
32-bit: 0x00000000 â†’ 0xFFFFFFFF (max 4 Go)
64-bit: 0x0000000000000000 â†’ 0xFFFFFFFFFFFFFFFF (max 18.5 exaoctets)
```

## Segments MÃ©moire RAM

```
Adresses Hautes
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚    STACK     â”‚ â† LIFO, taille fixe
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚      â†“       â”‚
â”‚              â”‚
â”‚      â†‘       â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚     HEAP     â”‚ â† HiÃ©rarchique, dynamique
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚     DATA     â”‚ â† Variables (.data + .bss)
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚     TEXT     â”‚ â† Instructions Assembly
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
Adresses Basses
```

### DÃ©tails des Segments

| Segment | Description | CaractÃ©ristiques |
|---------|-------------|------------------|
| **Stack** | Pile LIFO | Taille fixe, push/pop uniquement, rapide |
| **Heap** | Tas dynamique | Allocation flexible, plus lent, plus grand |
| **Data** | Variables | `.data` (initialisÃ©es) + `.bss` (non initialisÃ©es) |
| **Text** | Code | Instructions Assembly chargÃ©es ici |

### MÃ©moire Virtuelle
- Chaque application a sa **propre** mÃ©moire virtuelle
- Chaque app â†’ son Stack/Heap/Data/Text isolÃ©

## I/O et Stockage (Secondary Memory)

### PÃ©riphÃ©riques I/O
- Clavier
- Ã‰cran
- Stockage (HDD/SSD)

### Bus Interfaces
- "Autoroutes" pour transfÃ©rer donnÃ©es/adresses
- CapacitÃ©: multiples de 4 bits â†’ 128 bits
- Exemples: SATA, USB

### Types de Stockage

| Type | Technologie | Vitesse |
|------|-------------|---------|
| **HDD** | MagnÃ©tique | Lent |
| **SSD** | Circuit non-volatile (style RAM) | Plus rapide |

**CaractÃ©ristiques:**
- Stockage **permanent** (non-volatile)
- Le plus Ã©loignÃ© du CPU = le plus lent
- Taille: To et plus

## HiÃ©rarchie de Vitesse

```
RAPIDE â†’ LENT
```

| Composant | Vitesse | Taille | Cycles |
|-----------|---------|--------|--------|
| **Registres** | âš¡âš¡âš¡âš¡âš¡ | octets | ~1 |
| **L1 Cache** | âš¡âš¡âš¡âš¡ | Ko | ~3-5 |
| **L2 Cache** | âš¡âš¡âš¡ | Mo | ~10-20 |
| **L3 Cache** | âš¡âš¡ | Mo | ~40-75 |
| **RAM** | âš¡ | Go-To | ~200 |
| **Stockage** | ðŸŒ | To+ | Milliers |

### RÃ¨gle GÃ©nÃ©rale
```
Plus c'est LOIN du CPU â†’ Plus c'est LENT
Plus c'est GROS â†’ Plus c'est LENT
```

## Points ClÃ©s pour Assembly

### Pourquoi C'est Important
1. Assembly travaille principalement avec **CPU + MÃ©moire**
2. Comprendre oÃ¹ vont/viennent les donnÃ©es
3. ConnaÃ®tre le coÃ»t (vitesse) de chaque instruction
4. Essentiel pour exploitation binaire:
   - Stack overflows â†’ comprendre Stack
   - ROP/Heap exploits â†’ comprendre profondÃ©ment l'architecture

### Flux de DonnÃ©es Typique
```
Stockage â†’ RAM (segments) â†’ Cache â†’ Registres â†’ ALU
                                              â†“
                                          RÃ©sultat
```

## RÃ©sumÃ©

**Architecture Von Neumann = CPU + MÃ©moire + I/O**

**CPU:**
- CU: ContrÃ´le
- ALU: Calculs
- Registres: DonnÃ©es immÃ©diates

**MÃ©moire:**
- Cache (L1/L2/L3): Ko-Mo, ultra-rapide
- RAM: Go-To, 4 segments (Stack/Heap/Data/Text)

**Stockage:**
- HDD/SSD: To+, permanent, le plus lent

**Vitesse:** Registres > Cache > RAM > Stockage

**Exploitation:** Comprendre cette architecture = fondamental pour pwn binaire

---

# Architecture CPU

## Composants du CPU

### Structure
```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚            CPU                 â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚    CU    â”‚     ALU      â”‚  â”‚
â”‚  â”‚ ContrÃ´le â”‚  ArithmÃ©tiqueâ”‚  â”‚
â”‚  â”‚ + DonnÃ©esâ”‚  + Logique   â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

| Composant | Fonction |
|-----------|----------|
| **CU** (Control Unit) | DÃ©place et contrÃ´le les donnÃ©es |
| **ALU** (Arithmetic Logic Unit) | Calculs arithmÃ©tiques et logiques |

## ISA - Instruction Set Architecture

### DÃ©finition
- DÃ©termine **comment** le CPU traite les instructions
- Chaque processeur = ISA diffÃ©rente

### Deux Approches Principales

| Type | Principe | CaractÃ©ristiques |
|------|----------|------------------|
| **RISC** | Instructions simples | Plus de cycles, cycles courts, moins d'Ã©nergie |
| **CISC** | Instructions complexes | Moins de cycles, cycles longs, plus d'Ã©nergie |

## Vitesse d'Horloge (Clock Speed)

### Clock Cycle
- **1 cycle** = traitement d'une instruction basique
- ExÃ©cutÃ© par CU ou ALU
- FrÃ©quence: cycles/seconde (Hertz)

**Exemple:**
```
CPU 3.0 GHz = 3 milliards de cycles/seconde (par cÅ“ur)
```

### Diagramme Clock Cycle
```
     â”Œâ”€â”   â”Œâ”€â”   â”Œâ”€â”   â”Œâ”€â”   â”Œâ”€â”   â”Œâ”€â”
â”€â”€â”€â”€â”€â”˜ â””â”€â”€â”€â”˜ â””â”€â”€â”€â”˜ â””â”€â”€â”€â”˜ â””â”€â”€â”€â”˜ â””â”€â”€â”€â”˜ â””â”€â”€â”€
     T1  T2  T3  T4  T5  T6
```

### Multi-Core
- CPUs modernes = plusieurs cÅ“urs
- Permet **plusieurs cycles simultanÃ©s**

## Cycle d'Instruction (Instruction Cycle)

### 4 Ã‰tapes

```
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚  FETCH   â”‚ â† 1. RÃ©cupÃ©rer l'instruction
    â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
          â†“
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚  DECODE  â”‚ â† 2. DÃ©coder binaire â†’ instruction
    â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
          â†“
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚ EXECUTE  â”‚ â† 3. ExÃ©cuter (ALU/CU)
    â””â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”˜
          â†“
    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
    â”‚  STORE   â”‚ â† 4. Stocker rÃ©sultat
    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### DÃ©tails des Ã‰tapes

| Ã‰tape | Description | ExÃ©cutÃ© par |
|-------|-------------|-------------|
| **1. FETCH** | RÃ©cupÃ¨re adresse depuis IAR (Instruction Address Register) | CU |
| **2. DECODE** | DÃ©code binaire pour comprendre l'instruction | CU |
| **3. EXECUTE** | RÃ©cupÃ¨re opÃ©randes et exÃ©cute | ALU (arith) / CU |
| **4. STORE** | Stocke rÃ©sultat dans destination | CU |

## Exemple: `add rax, 1`

```nasm
add rax, 1    ; Assembly
48 83 C0 01   ; Machine code (hex)
```

**Cycle complet:**

1. **FETCH**: RÃ©cupÃ¨re `48 83 C0 01` depuis registre `rip`
2. **DECODE**: Comprend â†’ "ajouter 1 Ã  rax"
3. **EXECUTE**: 
   - CU: lit valeur actuelle de `rax`
   - ALU: calcule `rax + 1`
4. **STORE**: Ã‰crit nouveau rÃ©sultat dans `rax`


## Traitement ParallÃ¨le

### Ancien Design (SÃ©quentiel)
```
T1  T2  T3  T4  T5  T6
[F1][D1][E1]          â† Instruction 1 terminÃ©e
            [F2][D2][E2] â† Instruction 2 commence aprÃ¨s
```

### Design Moderne (Pipeline)
```
T1  T2  T3  T4  T5  T6
[F1][D1][E1]
    [F2][D2][E2]
        [F3][D3][E3]
```

**Avantages:**
- Multi-thread + Multi-core
- **Plusieurs instructions en parallÃ¨le**
- Beaucoup plus rapide

## Architectures SpÃ©cifiques

### Code Machine â‰  Universel

**MÃªme code machine = instructions diffÃ©rentes:**

| Processeur | Code Machine | Instruction |
|------------|--------------|-------------|
| Intel x86 64-bit | `4883C001` | `add rax, 1` |
| ARM | `4883C001` | `biceq r8, r0, r8, asr #6` |

### ISA par Processeur

**Intel x86_64:**
```nasm
add rax, 1
```

**ARM:**
```nasm
add r1, r1, 1
```

## Syntaxes DiffÃ©rentes (mÃªme ISA)

### x86 Architecture = Plusieurs Syntaxes

**Intel Syntax:**
```nasm
add rax, 1
```

**AT&T Syntax:**
```nasm
addb $0x1,%rax
```

**DiffÃ©rences:**
- Ordre source/destination inversÃ©
- PrÃ©fixes diffÃ©rents ($, %)
- **MÃªme code machine final!**

## x86_64

### Architecture CiblÃ©e
- **x86_64** (aussi appelÃ© AMD64)
- Syntaxe: **Intel**
- Raison: majoritÃ© des PC/serveurs modernes

### VÃ©rifier l'Architecture (Linux)

```bash
lscpu
```

**Output:**
```
Architecture:                    x86_64
CPU op-mode(s):                  32-bit, 64-bit
Byte Order:                      Little Endian
```

**Ou:**
```bash
uname -m
```

**Output:**
```
x86_64
```

## Points ClÃ©s Ã  Retenir

### Processeur
- CU + ALU = CPU
- Chaque processeur = ISA diffÃ©rente
- ISA = ensemble d'instructions spÃ©cifiques

### Cycles
- **Clock Cycle**: 1 instruction basique
- **Instruction Cycle**: 4 Ã©tapes (Fetch â†’ Decode â†’ Execute â†’ Store)
- Moderne = parallÃ©lisation (multi-core/thread)

### Code Machine
- **Non universel**: mÃªme hex â‰  mÃªme instruction sur CPUs diffÃ©rents
- x86 Intel â‰  ARM
- MÃªme ISA peut avoir syntaxes diffÃ©rentes (Intel vs AT&T)


## RÃ©sumÃ© Architecture

```
Code Assembly â†’ ISA spÃ©cifique â†’ Code Machine â†’ ExÃ©cution CPU

Exemple x86_64 Intel:
add rax, 1 â†’ 48 83 C0 01 â†’ Fetch/Decode/Execute/Store â†’ rax = rax+1
```

**Important:** 
- 1 instruction Assembly â‰  1 clock cycle
- 1 instruction = 1 instruction cycle = plusieurs clock cycles
- RISC vs CISC = compromis vitesse/complexitÃ©/Ã©nergie

---

# ISA - Instruction Set Architectures

## DÃ©finition ISA

### Qu'est-ce qu'une ISA?
- SpÃ©cifie la **syntaxe et sÃ©mantique** de l'Assembly
- IntÃ©grÃ©e dans la **conception mÃªme du processeur**
- Affecte l'ordre d'exÃ©cution et la complexitÃ© des instructions

## Composants d'une ISA

| Composant | Description | Exemples |
|-----------|-------------|----------|
| **Instructions** | Format: `opcode operand_list` (1-3 opÃ©randes) | `add rax, 1`, `mov rsp, rax`, `push rax` |
| **Registres** | Stockage temporaire (opÃ©randes/adresses/instructions) | `rax`, `rsp`, `rip` |
| **Adresses MÃ©moire** | Pointeurs vers donnÃ©es/instructions | `0xffffffffaa8a25ff`, `0x44d0`, `$rax` |
| **Types de DonnÃ©es** | Type des donnÃ©es stockÃ©es | `byte`, `word`, `double word` |

## Deux Architectures Principales

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              ISA                           â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚     CISC     â”‚        RISC          â”‚  â”‚
â”‚  â”‚ Intel / AMD  â”‚     ARM / Apple      â”‚  â”‚
â”‚  â”‚  PC / Serveursâ”‚  Smartphones / Laptopsâ”‚ â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

## CISC - Complex Instruction Set Computer

### Principe
- Instructions **complexes**
- RÃ©duit le nombre total d'instructions
- Optimisation au niveau **matÃ©riel (CPU)**

### Exemple: `add rax, rbx`

**CISC traite en 1 seul cycle d'instruction:**
```
[Fetch-Decode-Execute-Store] â†’ TerminÃ©!
```

Pas besoin de:
1. Fetch rax
2. Fetch rbx  
3. Add
4. Store
(Chacune prenant son propre cycle)

### Raisons Historiques
1. ExÃ©cuter plus d'instructions complexes d'un coup
2. **MÃ©moire limitÃ©e** dans le passÃ© â†’ code plus court prÃ©fÃ©rÃ©

### CaractÃ©ristiques

**Avantages:**
- âœ… Moins d'instructions totales
- âœ… Code Assembly plus court
- âœ… Instructions complexes en 1 cycle

**InconvÃ©nients:**
- âŒ CPU plus complexe Ã  concevoir
- âŒ Chaque instruction = **plusieurs clock cycles**
- âŒ **Haute consommation d'Ã©nergie**
- âŒ Plus de chaleur
- âŒ Instructions de longueur variable

## RISC - Reduced Instruction Set Computer

### Principe
- Instructions **simples**
- Optimisation au niveau **logiciel (Assembly)**
- CPU conÃ§u pour instructions basiques uniquement

### Exemple: `add r1, r2, r3`

**RISC dÃ©compose en plusieurs cycles:**
```
Cycle 1: [Fetch-Decode-Execute-Store] â†’ Fetch r2
Cycle 2: [Fetch-Decode-Execute-Store] â†’ Fetch r3
Cycle 3: [Fetch-Decode-Execute-Store] â†’ Add
Cycle 4: [Fetch-Decode-Execute-Store] â†’ Store in r1
```

### CaractÃ©ristiques

**Avantages:**
- âœ… Instructions de **longueur fixe** (32-bit/64-bit)
- âœ… Chaque Ã©tape = **1 clock cycle** prÃ©cis
- âœ… **TrÃ¨s faible consommation** d'Ã©nergie
- âœ… IdÃ©al pour batteries (smartphones/laptops)
- âœ… CPU plus simple Ã  concevoir
- âœ… Optimisation logicielle moderne â†’ trÃ¨s rapide

**InconvÃ©nients:**
- âŒ Plus d'instructions totales
- âŒ Code Assembly plus long
- âŒ MÃ©moire/stockage plus utilisÃ© (moins problÃ©matique aujourd'hui)

### Pipeline RISC
```
Clock Cycles: T1  T2  T3  T4  T5  T6
Instruction 1: [F][D][E]
Instruction 2:    [F][D][E]
Instruction 3:       [F][D][E]
```

**F**=Fetch, **D**=Decode, **E**=Execute

- Chaque Ã©tape = **1 clock cycle exactement**
- ParallÃ©lisation efficace

## CISC vs RISC - Tableau Comparatif

| CritÃ¨re | CISC | RISC |
|---------|------|------|
| **ComplexitÃ©** | Instructions complexes | Instructions simples |
| **Longueur Instructions** | Variable (multiples de 8-bit) | Fixe (32/64-bit) |
| **Instructions/Programme** | Peu (code court) | Beaucoup (code long) |
| **Optimisation** | MatÃ©rielle (CPU) | Logicielle (Assembly) |
| **Temps d'ExÃ©cution** | Variable (multi-cycles) | Fixe (1 cycle) |
| **Instructions SupportÃ©es** | Nombreuses (~1500) | LimitÃ©es (~200) |
| **Consommation Ã‰nergie** | Haute âš¡âš¡âš¡ | TrÃ¨s basse âš¡ |
| **Exemples** | Intel, AMD | ARM, Apple |
| **Usage** | PC, Serveurs | Smartphones, Laptops modernes |

## Diagramme Clock Cycles

### CISC (Variable)
```
Instruction:  [  Fetch  ][ Decode ][    Execute     ]
Clock Cycles: T1  T2  T3  T4  T5  T6
              â””â”€â”€â”€â”´â”€â”€â”€â”´â”€â”€â”€â”´â”€â”€â”€â”´â”€â”€â”€â”˜
              Longueur variable
```

### RISC (Fixe)
```
Instr 1: [F][D][E]
Instr 2:    [F][D][E]
Instr 3:       [F][D][E]
Cycles:  T1 T2 T3 T4 T5 T6
         â””â”€â”´â”€â”´â”€â”´â”€â”´â”€â”´â”€â”˜
         1 cycle par Ã©tape
```

## Ã‰volution et Tendances

### PassÃ©
- **MÃ©moire/stockage limitÃ©s** â†’ CISC avantagÃ© (code court)
- RISC dÃ©savantagÃ© par code long

### PrÃ©sent/Futur
- MÃ©moire/stockage abondants et bon marchÃ©
- Compilateurs/assembleurs modernes â†’ optimisation logicielle excellente
- RISC devient **plus rapide** que CISC (mÃªme pour apps lourdes)
- RISC consomme **beaucoup moins** d'Ã©nergie
- **Tendance**: RISC devient dominant

### Aujourd'hui (Pentesting)
- MajoritÃ© des cibles = **Intel/AMD (CISC)**
- PrioritÃ© = **Apprendre CISC/x86**
- Bases Assembly transfÃ©rables â†’ ARM plus facile aprÃ¨s

## Fun Fact

> **Question**: Peut-on crÃ©er un ordinateur Ã  usage gÃ©nÃ©ral avec un CPU ne supportant qu'**une seule instruction** ?

**RÃ©ponse**: Oui! 
- On peut construire des instructions complexes avec seulement `sub` (soustraction)
- DÃ©montre la puissance de la simplicitÃ© RISC
- Instructions complexes = combinaisons d'instructions simples

---

# Registres, Adresses et Types de DonnÃ©es

## Registres x86_64

### DÃ©finition
- Composants **les plus rapides** (intÃ©grÃ©s au CPU)
- TrÃ¨s **limitÃ©s en taille** (quelques octets)
- Stockage temporaire pour instructions/donnÃ©es

## Types de Registres

### Data Registers (Registres de DonnÃ©es)

**Utilisation:** Stocker arguments d'instructions/syscalls

| Registre | Usage Principal |
|----------|-----------------|
| **rax** | NumÃ©ro syscall / Valeur de retour |
| **rbx** | Callee Saved (sauvegardÃ©) |
| **rcx** | 4Ã¨me argument / Compteur de boucle |
| **rdx** | 3Ã¨me argument |
| **rdi** | 1er argument / OpÃ©rande destination |
| **rsi** | 2Ã¨me argument / OpÃ©rande source |
| **r8** | 5Ã¨me argument |
| **r9** | 6Ã¨me argument |
| **r10** | Registre secondaire |

### Pointer Registers (Registres Pointeurs)

**Utilisation:** Stocker adresses importantes

| Registre | Usage | Description |
|----------|-------|-------------|
| **rbp** | Base Stack Pointer | DÃ©but de la Stack |
| **rsp** | Stack Pointer | Position actuelle dans la Stack (sommet) |
| **rip** | Instruction Pointer | Adresse de la prochaine instruction |

## Sub-Registres (Sous-Registres)

### Structure d'un Registre 64-bit

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚                            RAX (64 bits)                          â”‚
â”‚                                                                   â”‚
â”‚                    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”          â”‚
â”‚                    â”‚         EAX (32 bits)            â”‚          â”‚
â”‚                    â”‚                                  â”‚          â”‚
â”‚                    â”‚          â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”   â”‚          â”‚
â”‚                    â”‚          â”‚   AX (16 bits)    â”‚   â”‚          â”‚
â”‚                    â”‚          â”‚                   â”‚   â”‚          â”‚
â”‚                    â”‚          â”‚    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”‚   â”‚          â”‚
â”‚                    â”‚          â”‚    â”‚AL (8bit)â”‚    â”‚   â”‚          â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
 63                 32         16    8         0
```

### RÃ¨gles de Nommage

| Taille | Octets | Nom | Exemple | RÃ¨gle |
|--------|--------|-----|---------|-------|
| **64-bit** | 8 | `r` + base | `rax` | PrÃ©fixe `r` |
| **32-bit** | 4 | `e` + base | `eax` | PrÃ©fixe `e` |
| **16-bit** | 2 | base | `ax` | Nom de base |
| **8-bit** | 1 | base + `l` | `al` | Suffixe `l` |

### Exemples
```
bx  â†’ bl (8-bit), bx (16-bit), ebx (32-bit), rbx (64-bit)
bp  â†’ bpl (8-bit), bp (16-bit), ebp (32-bit), rbp (64-bit)
```

## Tableau Complet des Registres

### Data/Arguments Registers

| Description | 64-bit | 32-bit | 16-bit | 8-bit |
|-------------|--------|--------|--------|-------|
| Syscall Number/Return | **rax** | eax | ax | al |
| Callee Saved | **rbx** | ebx | bx | bl |
| 1st arg - Destination | **rdi** | edi | di | dil |
| 2nd arg - Source | **rsi** | esi | si | sil |
| 3rd arg | **rdx** | edx | dx | dl |
| 4th arg - Loop counter | **rcx** | ecx | cx | cl |
| 5th arg | **r8** | r8d | r8w | r8b |
| 6th arg | **r9** | r9d | r9w | r9b |

### Pointer Registers

| Description | 64-bit | 32-bit | 16-bit | 8-bit |
|-------------|--------|--------|--------|-------|
| Base Stack Pointer | **rbp** | ebp | bp | bpl |
| Current/Top Stack Pointer | **rsp** | esp | sp | spl |
| Instruction Pointer | **rip** | eip | ip | ipl |

> **Note:** `rip` est en "call only" (lecture seule pour la plupart des ops)


## Adresses MÃ©moire

### Plage d'Adresses (64-bit)
```
0x0000000000000000 â†’ 0xFFFFFFFFFFFFFFFF
```

### Segments de RAM

```
Adresses Hautes (0xFFFF...)
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚       STACK          â”‚ â† rsp, rbp
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚        HEAP          â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚        DATA          â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚        TEXT          â”‚ â† rip (code)
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
Adresses Basses (0x0000...)
```

**Permissions:** Chaque rÃ©gion a des permissions R/W/X

## Modes d'Adressage

### Ordre de Vitesse (Rapide â†’ Lent)

| Mode | Description | Exemple | Vitesse |
|------|-------------|---------|---------|
| **Immediate** | Valeur dans l'instruction | `add 2` | âš¡âš¡âš¡âš¡âš¡ |
| **Register** | Nom du registre | `add rax` | âš¡âš¡âš¡âš¡ |
| **Direct** | Adresse complÃ¨te | `call 0xffffffffaa8a25ff` | âš¡âš¡âš¡ |
| **Indirect** | Pointeur de rÃ©fÃ©rence | `call [rax]` ou `call 0x44d000` | âš¡âš¡ |
| **Stack** | Adresse au sommet de stack | `add rsp` | âš¡ |

**RÃ¨gle:** Plus c'est immÃ©diat, plus c'est rapide!

## Endianness (Ordre des Octets)

### DÃ©finition
- Ordre de stockage/rÃ©cupÃ©ration des octets en mÃ©moire
- **x86/AMD = Little-Endian** (utilisÃ© dans ce module)

### Little-Endian vs Big-Endian

**Adresse Ã  stocker:** `0x0011223344556677`

#### Little-Endian (x86/AMD)
```
Stockage: DROITE â†’ GAUCHE

Adresse:  [0] [1] [2] [3] [4] [5] [6] [7]
Valeur:    77  66  55  44  33  22  11  00
RÃ©sultat: 0x7766554433221100 (inversÃ©!)
```

#### Big-Endian (Autres architectures)
```
Stockage: GAUCHE â†’ DROITE

Adresse:  [0] [1] [2] [3] [4] [5] [6] [7]
Valeur:    00  11  22  33  44  55  66  77
RÃ©sultat: 0x0011223344556677 (normal)
```

### Exemple Concret: Integer 426

**Binaire:** `00000001 10101010` (2 octets)

| Ordre | Octets | Valeur DÃ©cimale |
|-------|--------|-----------------|
| **Normal** | `00000001 10101010` | 426 âœ… |
| **InversÃ©** | `10101010 00000001` | 43521 âŒ |

**Impact:** L'ordre change complÃ¨tement la valeur!

## Implications Pratiques Endianness

### Ã‰criture en Assembly (Little-Endian)

**Pour stocker "Hello":**
```
Ordre normal:  H  e  l  l  o
Ordre Ã  push:  o, l, l, e, H  (inversÃ©!)
```

**Pour stocker une adresse:**
```
Adresse:       0x12345678
Ordre Ã  push:  0x78, 0x56, 0x34, 0x12
```

### Avantages Little-Endian
- âœ… AccÃ¨s aux sub-registres sans parcourir tout le registre
- âœ… ArithmÃ©tique dans le bon ordre (droite â†’ gauche)
- âœ… Plus efficace pour certaines opÃ©rations

## Types de DonnÃ©es

### Tailles Standard

| Type | Taille | Octets | Exemple |
|------|--------|--------|---------|
| **byte** | 8 bits | 1 | `0xAB` |
| **word** | 16 bits | 2 | `0xABCD` |
| **dword** (double word) | 32 bits | 4 | `0xABCDEF12` |
| **qword** (quad word) | 64 bits | 8 | `0xABCDEF1234567890` |

## Correspondance Registres â†” Types

### RÃ¨gle Fondamentale
> **Les deux opÃ©randes doivent avoir la MÃŠME taille!**

### Tableau de Correspondance

| Sub-Registre | Type de DonnÃ©es | Taille |
|--------------|-----------------|--------|
| **al** | byte | 8 bits |
| **ax** | word | 16 bits |
| **eax** | dword | 32 bits |
| **rax** | qword | 64 bits |

### Exemple d'Erreur
```nasm
âŒ mov rax, byte_var    ; ERREUR: rax=8 bytes, byte_var=1 byte
âœ… mov al, byte_var     ; OK: al=1 byte, byte_var=1 byte
```

## Points ClÃ©s Ã  Retenir

### Registres
1. **Data Registers**: rax, rbx, rcx, rdx, rdi, rsi, r8-r10
2. **Pointer Registers**: rbp, rsp, rip
3. Chaque registre 64-bit â†’ divisible en 32, 16, 8 bits
4. Convention de nommage: r(64) â†’ e(32) â†’ base(16) â†’ l(8)

### Adresses
1. 64-bit: `0x0` â†’ `0xFFFFFFFFFFFFFFFF`
2. Modes: Immediate > Register > Direct > Indirect > Stack
3. Segments RAM: Stack, Heap, Data, Text

### Endianness
1. **x86 = Little-Endian** (droite â†’ gauche)
2. Stocker en ordre **inversÃ©** en Assembly
3. L'ordre des octets change la valeur!

### Types de DonnÃ©es
1. byte (8), word (16), dword (32), qword (64)
2. **Toujours matcher** taille registre â†” type donnÃ©es
3. al â†” byte, ax â†” word, eax â†” dword, rax â†” qword

---

