标题title
一种慢波神经信号放大电路
摘要abst
本申请涉及一种慢波神经信号放大电路，其中，该慢波神经信号放大电路包括：滤波单元和放大单元，滤波单元包括电容和伪电阻；电容的一端作为信号输入端，电容的另一端与伪电阻的第一端以及放大单元的输入端连接，电容将输入信号耦合至放大单元；伪电阻的第二端连接共模电压，伪电阻的第一端与放大单元的输入端连接，为放大单元提供偏置电压；通过设置伪电阻的阻抗值，使得滤波单元的滤波截止频率达到目标值，得到滤波信号，并对滤波信号进行放大。通过本申请，解决了在传统的脑机接口信号采集电路中使用跨接在输入端和输出端的伪电阻的阻抗不稳定的问题，通过采用输入偏置的方法，大幅降低了高通截止频率，有利于慢波神经信号的采集。
权利要求书clms
1.一种慢波神经信号放大电路，其特征在于，所述信号放大电路包括滤波单元和放大单元，所述滤波单元包括电容和伪电阻；所述电容的一端作为信号输入端，所述电容的另一端与所述伪电阻的第一端连接，所述电容的另一端还与所述放大单元的输入端连接，所述电容将输入信号耦合至所述放大单元，所述放大单元的输出端作为信号输出端；所述伪电阻的第二端连接共模电压，所述伪电阻的第一端与所述放大单元的输入端连接，所述伪电阻为所述放大单元提供偏置电压；所述伪电阻的第一端和第二端的电压值相同；通过设置所述伪电阻的阻抗值，使得所述滤波单元的滤波截止频率达到目标值，得到滤波信号，并通过所述放大单元对所述滤波信号进行放大。2.根据权利要求1所述的慢波神经信号放大电路，其特征在于，所述放大单元包括放大器和采集器；所述放大器和所述采集器连接；所述放大单元的一端与所述电容的另一端连接，所述放大单元的另一端作为信号输出端；所述放大器的输入端与所述电容的另一端连接，所述采集器的输出端作为信号输出端；所述放大单元通过放大器放大输入信号的差值，并通过所述采集器提取共模电位以形成共模反馈。3.根据权利要求1所述的慢波神经信号放大电路，其特征在于，所述信号放大电路还包括反馈单元；所述反馈单元的一端与所述放大单元的输出端连接，所述反馈单元的另一端与所述放大单元的输入端连接；所述反馈单元将所述放大单元的输出电压反馈至所述放大单元的输入端。4.根据权利要求2所述的慢波神经信号放大电路，其特征在于，所述信号放大电路还包括：阻抗提升单元；所述阻抗提升单元的一端与所述放大单元的输出端连接，所述阻抗提升单元的输出端与所述电容的输入端连接；所述阻抗提升单元通过正反馈网络提高所述慢波神经信号放大电路的输入阻抗。5.根据权利要求1所述的慢波神经信号放大电路，其特征在于，所述信号放大电路还包括：模数转换单元；所述模数转换单元的输入端与所述放大单元的输出端连接；所述模数转换单元的输入端接收所述放大单元输出的模拟信号，并将模拟信号转化为数字信号。6.根据权利要求1所述的慢波神经信号放大电路，其特征在于，所述滤波单元包括多个伪电阻，多个所述伪电阻的第三端互相连接。7.根据权利要求1所述的慢波神经信号放大电路，其特征在于，所述放大单元为全差分放大器。8.根据权利要求1所述的慢波神经信号放大电路，其特征在于，所述伪电阻为场效应管。9.根据权利要求1所述的慢波神经信号放大电路，其特征在于，所述信号放大电路还包括控制单元，所述控制单元与所述滤波单元连接，所述控制单元用于对所述伪电阻进行复位。10.一种慢波神经信号处理设备，其特征在于，所述慢波神经信号处理设备包括信号采集电极和如权利要求1至权利要求9中任一项所述的慢波神经信号放大电路，所述信号采集电极和慢波神经信号放大电路连接。
说明书desc
技术领域本申请涉及集成电路技术领域，特别是涉及一种慢波神经信号放大电路。背景技术长期以来，脑科学研究一直是生物科学的重点研究领域。近年来，许多研究开始集中在脑电信号分析方法上，以了解大脑活动、恢复大脑的工作机制。随着神经科学、生物材料、传感器、大数据、人工智能等多学科多领域的繁荣发展，脑机接口技术进入了一个高速发展时代。脑机接口技术为大脑和外部的交流、信息传递和控制建立了一种新型途径。脑机接口技术将大脑和外部设备直接连接，不依赖于肌肉或者其他传输神经，建立了神经组织和实体设备之间的交互桥梁，从而实现脑电信号的控制、监测、编辑、修改等作用。在传统的脑机接口技术中的信号采集过程中，采用跨接在输入端和输出端的伪电阻，来为电路提供高通截止频率，但电路中的放大单元会将信号放大，因此会导致跨接在输入端和输出端的伪电阻两端电压相差很大，造成伪电阻在采集过程中阻抗下降；同时，由于伪电阻的阻抗是根据两端的端电压决定，且非常敏感，因此，在信号采集电路中使用跨接在输入端和输出端的较低阻抗的伪电阻，不利于采集慢波神经信号。针对相关技术中存在信号采集电路中使用跨接在输入端和输出端的较低阻抗的伪电阻，不利于采集慢波神经信号的问题，目前还没有提出有效的解决方案。发明内容在本实施例中提供了一种慢波神经信号放大电路，以解决相关技术中信号采集电路中使用跨接在输入端和输出端的伪电阻，不利于采集慢波神经信号的问题。第一个方面，在本实施例中提供了一种慢波神经信号放大电路，所述信号放大电路包括滤波单元和放大单元，所述滤波单元包括电容和伪电阻；所述电容的一端作为信号输入端，所述电容的另一端与所述伪电阻的第一端连接，所述电容的另一端还与所述放大单元的输入端连接，所述电容将输入信号耦合至所述放大单元，所述放大单元的输出端作为信号输出端；所述伪电阻的第二端连接共模电压，所述伪电阻的第一端与所述放大单元的输入端连接，所述伪电阻为所述放大单元提供偏置电压；所述伪电阻的第一端和第二端的电压值相同；通过设置所述伪电阻的阻抗值，使得所述滤波单元的滤波截止频率达到目标值，得到滤波信号，并通过所述放大单元对所述滤波信号进行放大。在其中的一些实施例中，所述放大单元包括放大器和采集器；所述放大器和所述采集器连接；所述放大单元的一端与所述电容的另一端连接，所述放大单元的另一端作为信号输出端；所述放大器的输入端与所述电容的另一端连接，所述采集器的输出端作为信号输出端；所述放大单元通过放大器放大输入信号的差值，并通过所述采集器提取共模电位以形成共模反馈。在其中的一些实施例中，所述信号放大电路还包括反馈单元；所述反馈单元的一端与所述放大单元的输出端连接，所述反馈单元的另一端与所述放大单元的输入端连接；所述反馈单元将所述放大单元的输出电压反馈至所述放大单元的输入端。在其中的一些实施例中，所述信号放大电路还包括：阻抗提升单元；所述阻抗提升单元的一端与所述放大单元的输出端连接，所述阻抗提升单元的输出端与所述电容的输入端连接；所述阻抗提升单元通过正反馈网络提高所述慢波神经信号放大电路的输入阻抗。在其中的一些实施例中，所述信号放大电路还包括：模数转换单元；所述模数转换单元的输入端与所述放大单元的输出端连接；所述模数转换单元的输入端接收所述放大单元输出的模拟信号，并将模拟信号转化为数字信号。在其中的一些实施例中，所述滤波单元包括多个伪电阻，多个所述伪电阻的第三端互相连接。在其中的一些实施例中，所述放大单元为全差分放大器。在其中的一些实施例中，所述信号放大电路还包括控制单元，所述控制单元与所述滤波单元连接，所述控制单元用于对所述伪电阻进行复位。第二个方面，在本实施例中提供了一种慢波神经信号处理设备，所述慢波神经信号处理设备包括信号采集电极和如第一个方面中所述的慢波神经信号放大电路，所述信号采集电极和慢波神经信号放大电路连接。与相关技术相比，在本实施例中提供的一种慢波神经信号放大电路，通过将伪电阻两端分别连接在放大器电路的输入端，使得伪电阻两端信号的波动更小，带来的伪电阻的阻抗更稳定，进而根据稳定的伪电阻阻抗和放大单元对慢波神经信号进行滤波和放大，提高了采集慢波神经信号的带宽，进而有利于采集慢波神经信号，解决了传统信号采集装置中伪电阻的阻抗较低的问题。本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1是本实施例的慢波神经信号放大电路的示意图；图2是本实施例的另一种慢波神经信号放大电路的示意图；图3是本实施例的另一种慢波神经信号放大电路的示意图；图4是本实施例的另一种慢波神经信号放大电路的示意图；图5是本实施例的另一种慢波神经信号放大电路的示意图；图6是本实施例的另一种慢波神经信号放大电路的示意图；图7是本实施例的放大单元的电路图；图8是本具体实施例的慢波神经信号采集方法的流程图；图9是本具体实施例的慢波神经信号放大电路的示意图；图10是本具体实施例的慢波神经信号放大电路的电路图；图11是本具体实施例的伪电阻的结构示意图。附图标记：1、滤波单元；2、放大单元；11、电容；12、伪电阻；21、放大器；22、采集器；3、反馈单元；4、阻抗提升单元；51、第一滤波单元；511、第一电容；512、第一伪电阻；52、第二滤波单元；521、第二电容；522、第二伪电阻；53、第一反馈单元；54、第二反馈单元；55、第一阻抗提升单元；56、第二阻抗提升单元；5、模数转换单元；6、控制单元；91、输入电容；92、共模偏置；94、全差分放大器；95、反馈电容；96、阻抗提升回路。具体实施方式为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块的过程、方法和系统、产品或设备并未限定于列出的步骤或模块，而可包括未列出的步骤或模块，或者可包括这些过程、方法、产品或设备固有的其他步骤或模块。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。传统的信号采集电路中会使用到伪电阻来提供高通截止频率，但传统的信号采集电路的伪电阻通常是跨接在输入端和输出端；此时信号经过放大器后，放大器会将信号放大，例如放大器的放大倍数为一百倍，那么可以得到跨接在输入端和输出端的伪电阻两端的电压相差一百倍，由于伪电阻的阻抗是根据两端的端电压决定，且非常敏感，因此伪电阻两端电压的差值造成在采集过程中伪电阻的阻抗下降。因此，本申请采用将伪电阻跨接在输入正端和输入负端的结构，解决由于传统的信号采集电路中伪电阻两端的电压差带来的伪电阻阻抗下降的问题。因采集的信号是没有经过放大的信号，因此伪电阻两端信号的波动很小，得到的伪电阻的阻抗更稳定，不会因为伪电阻两端信号过大的波动导致伪电阻的阻抗发生较大的变化，进而可以得到电路中恒定的高通截止频率，同时高通截止频率不会随着输入信号的大小波动而变化，较高的伪电阻阻抗为电路提供了极低的高通截止频率，进而有利于慢波神经信号的无损采集。在本实施例中提供了一种慢波神经信号放大电路，图1是本实施例的慢波神经信号放大电路的示意图，如图1所示，该慢波神经信号放大电路包括滤波单元1和放大单元2，滤波单元1包括电容11和伪电阻12；电容11的一端作为信号输入端，电容11的另一端与伪电阻12的第一端连接，电容11的另一端还与放大单元2的输入端连接，电容11将输入信号耦合至放大单元2，放大单元2的输出端作为信号输出端；伪电阻12的第二端连接共模电压，伪电阻12的第一端与放大单元2的输入端连接，伪电阻12为放大单元2提供偏置电压；伪电阻12的第一端和第二端的电压值相同，滤波单元1包括多个伪电阻12，多个伪电阻12的第三端互相连接；通过设置伪电阻12的阻抗值，使得滤波单元1的滤波截止频率达到目标值，得到滤波信号，并通过放大单元2对滤波信号进行放大。具体地，慢波神经信号放大电路包括滤波单元1和放大单元2，其中，信号输入端与滤波单元1中电容11的一端进行连接，电容11的另一端连接滤波单元1中的伪电阻12的第一端，电容11的另一端还和放大单元2的输入端连接；伪电阻12的第一端还与放大单元2连接，伪电阻12的第二端与共模电压连接，共模电压为伪电阻12的一端提供电压，同时伪电阻12的第一端和第二端的电压值相同；滤波信号中所包括的多个伪电阻12的第三端互相连接；当输入采集的慢波神经信号至神经放大电路后，输入信号经过电容11和伪电阻12形成的滤波单元1，通过设置伪电阻12的阻抗值，使得滤波单元1的滤波截止频率达到目标值，极大降低了滤波单元1的高通频率角，提升了采集输入信号的带宽，得到滤波信号，且提高了对输入信号的无损采集性能；同时电容11将输入信号耦合至放大单元2，以放大该输入信号，进而避免了使用跨接在输入端和输出端的较低阻抗的伪电阻12的问题，通过输入偏置伪电阻12结构对放大单元2的输入进行偏置，提高了伪电阻12的阻抗稳定性，同时伪电阻12两端电压差值较小且两端电压变化较小，有利于大幅度降低高通频率角，进而提升采集慢波神经信号的带宽，进而保证无损采集慢波神经信号。在其中的一些实施例中，提供了另一种慢波神经信号放大电路，图2是本实施例的另一种慢波神经信号放大电路的示意图。如图2所示，放大单元2包括放大器21和采集器22；放大器21和采集器22连接；放大单元2的一端与电容11的另一端连接，放大单元2的另一端作为信号输出端；放大器21的输入端与电容11的另一端连接，采集器22的输出端作为信号输出端；放大单元2通过放大器21放大输入信号的差值，并通过采集器22提取共模电位以形成共模反馈。具体地，慢波神经信号放大电路包括滤波单元1和放大单元2，其中，滤波单元1包括电容11和伪电阻12，放大单元2包括放大器21和采集器22；电容11的一端作为信号输入端，电容11的另一端与伪电阻12的第一端连接，电容11的另一端还与放大单元2的输入端连接，电容11将输入信号耦合至放大单元2，放大单元2的输出端作为信号输出端；伪电阻12的第二端连接共模电压，伪电阻12的第一端与放大单元2的输入端连接，伪电阻12为放大单元2提供偏置电压；伪电阻12的第一端和第二端的电压值相同，滤波单元1包括多个伪电阻12，多个伪电阻12的第三端互相连接；电容11与伪电阻12的第一端连接，以形成滤波单元1；通过设置伪电阻12的阻抗值，以使滤波单元1的滤波截止频率达到目标值，进而大大降低滤波单元1的高通频率角；放大单元2通过放大器21放大输入信号的差值，并通过采集器22提取共模电位以形成共模反馈，放大单元2有效减少了闪烁噪声，同时采用伪电阻12采集共模信号直接反馈回负载支路，简化了共模反馈回路，进而减少不必要的功耗。同时通过使用输入端共模偏置的方法保证了伪电阻12两端电压波动仅为输入的差分信号的幅值，即微伏级，继而保证了伪电阻12保持高阻抗运行，同时实现了极低的高通截止频率，使伪电阻12一直工作在截止区，保证了慢波神经信号的无损采集。在其中的一些实施例中，提供了另一种慢波神经信号放大电路，图3是本实施例的另一种慢波神经信号放大电路的示意图。如图3所示，信号放大电路还包括反馈单元3；反馈单元3的一端与放大单元2的输出端连接，反馈单元3的另一端与放大单元2的输入端连接；反馈单元3将放大单元2的输出电压反馈至放大单元2的输入端。具体地，慢波神经信号放大电路包括滤波单元1和放大单元2，还包括反馈单元3，滤波单元1包括电容11和伪电阻12，放大单元2包括放大器21和采集器22；电容11的一端作为信号输入端，电容11的另一端与伪电阻12的第一端连接，电容11的另一端还与放大单元2的输入端连接，电容11将输入信号耦合至放大单元2，放大单元2的输出端作为信号输出端；伪电阻12的第二端连接共模电压，伪电阻12的第一端与放大单元2的输入端连接，伪电阻12为放大单元2提供偏置电压；伪电阻12的第一端和第二端的电压值相同，滤波单元1包括多个伪电阻12，多个伪电阻12的第三端互相连接；电容11与伪电阻12的第一端连接，以形成滤波单元1；同时，通过反馈单元3将放大单元2的输出电压反馈至放大单元2的输入端，进而改变放大单元2的特性，影响电路的整体性能，其中，负反馈是将输出的一部分通过负反馈网络与输入相减，从而减小放大器21的增益。正反馈则是将输出的一部分通过正反馈网络与输入相加，从而增加放大器21的增益。通过使用输入端共模偏置的方法保证了伪电阻12两端电压波动仅为输入的差分信号的幅值，继而保证了伪电阻12保持高阻抗运行，同时实现了极低的高通截止频率，使伪电阻12一直工作在截止区，保证了慢波神经信号的无损采集。在其中的一些实施例中，提供了另一种慢波神经信号放大电路，图4是本实施例的另一种慢波神经信号放大电路的示意图。如图4所示，信号放大电路还包括：阻抗提升单元4；阻抗提升单元4的一端与放大单元2的输出端连接，阻抗提升单元4的输出端与电容11的输入端连接；阻抗提升单元4通过正反馈网络提高慢波神经信号放大电路的输入阻抗。具体地，慢波神经信号放大电路包括滤波单元1、放大单元2和反馈单元3，还包括阻抗提升单元4，滤波单元1包括电容11和伪电阻12，放大单元2包括放大器21和采集器22；电容11的一端作为信号输入端，电容11的另一端与伪电阻12的第一端连接，电容11的另一端还与放大单元2的输入端连接，电容11将输入信号耦合至放大单元2，放大单元2的输出端作为信号输出端；伪电阻12的第二端连接共模电压，伪电阻12的第一端与放大单元2的输入端连接，伪电阻12为放大单元2提供偏置电压；伪电阻12的第一端和第二端的电压值相同，滤波单元1包括多个伪电阻12，多个伪电阻12的第三端互相连接；电容11与伪电阻12的第一端连接，以形成滤波单元1；阻抗提升单元4的一端与放大单元2的输出端连接，阻抗提升单元4的输出端与电容11的输入端连接。通过使用输入端共模偏置的方法保证了伪电阻12两端电压波动仅为输入的差分信号的幅值，继而保证了伪电阻12保持高阻抗运行，同时实现了极低的高通截止频率，使伪电阻12一直工作在截止区，保证了慢波神经信号的无损采集。同时，阻抗提升单元4通过正反馈网络提高慢波神经信号放大电路的输入阻抗，有利于进一步采集慢波神经信号。在其中的一些实施例中，提供了另一种慢波神经信号放大电路，图5是本实施例的另一种慢波神经信号放大电路的示意图。如图5所示，慢波神经信号放大电路包括滤波单元1、放大单元2、反馈单元3以及阻抗提升单元4；其中，滤波单元1包括电容11和伪电阻12；放大单元2包括放大器21和采集器22；示例性地，分别存在两个滤波单元1、一个放大单元2、两个反馈单元3以及两个阻抗提升单元4；分别为；第一滤波单元51、第二滤波单元52、第一反馈单元53、第二反馈单元54、第一阻抗提升单元55以及第二提升单元；其中，第一滤波单元51中的第一电容511作为信号的正输入端，第一电容511的另一端与第一伪电阻512的第一端连接，还与放大单元正输入端连接；第一伪电阻512的第二端连接共模电压，第一伪电阻512的第一端还与放大单元正输入端连接；第一反馈单元53的输入端与放大单元2的正输出端连接，第一反馈单元53的输出端与放大单元正输入端连接；第一阻抗提升单元55的输入端与放大单元2的负输出端连接，第一阻抗提升单元55的输出端与信号的正输入端即第一电容511连接；第二滤波单元52中的第二电容521作为信号的负输入端，第一电容511的另一端与第二伪电阻522的第一端连接，还与放大单元负输入端连接；第一伪电阻512的第二端连接共模电压，第一伪电阻512的第一端还与放大单元负输入端连接；第二反馈单元54的输入端与放大单元2的负输出端连接，第二反馈单元54的输出端与放大单元负输入端连接；第二阻抗提升单元56的输入端与放大单元2的正输出端连接，第二阻抗提升单元56的输出端与信号的负输入端即第一电容511连接；伪电阻为放大单元2提高偏置电压；第一伪电阻512和第二伪电阻522的第三端相互连接。通过设置第一伪电阻512和第二伪电阻522的阻抗值，使得滤波单元1的滤波截止频率达到目标值，极大降低了滤波单元1的高通频率角，提升了采集输入信号的带宽，得到滤波信号，且提高了对输入信号的无损采集性能。在其中的一些实施例中，提供了另一种慢波神经信号放大电路，图6是本实施例的另一种慢波神经信号放大电路的示意图。如图6所示，信号放大电路还包括：模数转换单元5；模数转换单元5的输入端与放大单元2的输出端连接；模数转换单元5的输入端接收放大单元2输出的模拟信号，并将模拟信号转化为数字信号。具体地，信号放大电路包括滤波单元1、放大单元2、反馈单元3和阻抗提升单元4，还包括模数转换单元5；其中，滤波单元1包括电容11和伪电阻12，放大单元2包括放大器21和采集器22；模数转换单元5的输入端与放大单元2的输出端连接，模数转换单元5接收放大单元2输出的经滤波单元1和放大单元2处理后得到的放大的模拟慢波神经信号，并将接收到的模拟信号转化为数字信号，以便于后续例如计算机处理该慢波神经信号。在其中的一些实施例中，图7是本实施例的放大单元的电路图。如图7所示，放大单元为全差分放大器。其中，放大单元的电路包括输入偏置Ibias、直流电压源VDD、同向输入端Vp、反向输入端Vn、正输入端Vinp，负输入端Vinn、正输出端Voutp，负输出端Voutn及接地GND；该全差分放大器采用PMOS输入的全差分折叠式共源共栅结构，并使用一对伪电阻提取共模电位直接反馈至负载支路电流源形成共模反馈，有效减少闪烁噪声；同时采用伪电阻采集共模信号直接反馈回负载支路，最简化共模反馈回路，减少了不必要的功耗。具体地，此处的伪电阻即为前述实施例中的采集器。当输入信号发生变化时，差分放大电路的输出也会发生变化，这将导致负载支路电流的变化。这个电流的变化将通过伪电阻反馈回输入级，从而改变输入级的输出电压。由于伪电阻的电阻值与输入电压无关，因此这种反馈方式能够减小电路对电源电压和温度变化的敏感性，提高电路的稳定性和性能。在其中的一些实施例中，伪电阻为场效应管。在其中的一些实施例中，信号放大电路还包括控制单元，控制单元与滤波单元连接，控制单元用于对伪电阻进行复位。具体地，慢波神经信号放大电路包括滤波单元、放大单元、反馈单元、阻抗提升单元和模数转换单元，还包括控制单元；控制单元与滤波单元连接，用于在放大单元运行的初始阶段，对伪电阻进行复位。在本实施例中还提供了一种慢波神经信号处理设备。慢波神经信号处理设备包括信号采集电极和如图5中的慢波神经信号放大电路，信号采集电极和慢波神经信号放大电路连接。下面通过具体实施例对本实施例进行描述和说明。图8是本具体实施例的慢波神经信号采集方法的流程图。如图8所示，该慢波神经信号采集方法包括如下步骤：步骤S810，获取神经信号电位。具体地，测试对象穿戴脑机接口设备或植入脑机接口设备，脑机接口设备中的信号采集电极获取到测试对象的脑波神经信号点位，并将神经信号点位传输至慢波神经信号采集放大器中，即前述实施例中的慢波神经信号电路；其中，脑电波中的慢波的频率为8Hz以下，具体地，慢波包括4-7Hz的θ波和4Hz以下的δ波，因此在采集慢波神经信号时，需要较低的高通截止频率。步骤S820，处理神经信号。具体地，图9是本具体实施例的慢波神经信号放大电路的示意图。如图9所示，该慢波神经信号放大电路包括输入电容91、共模偏置92、伪电阻12、全差分放大器94、反馈电容95和阻抗提升回路96；其中，输入电容91和伪电阻12即为前述实施例中滤波单元的电容和伪电阻12，反馈电容95即为前述实施例中的反馈单元，阻抗提升回路96即为前述实施例中的阻抗提升单元，全差分放大器94即为前述实施例中的放大单元。当神经信号被输入至慢波神经信号放大电路时，神经信号被电极与放大器输入阻抗分压，之后信号耦合通过CCIA的输入电容91，此时输入偏置伪电阻12与输入电容91共同形成高通频率拐角，同时通过外接共模电位Vcm给予放大器直流工作点。CCIA由电容耦合形成闭环结构，示例性地，输入电容91与反馈电容95比值为100:1，将将这个比值转化为电阻的比值，即输入电阻与反馈电阻的比值为100:1，进而通过信号增益公式：，可以得到其信号增益为40dB。CCIA的核心放大模块采用PMOS输入的全差分折叠式共源共栅结构，并使用一对伪电阻12提取共模电位直接反馈至负载支路电流源形成共模反馈。该共源共栅结构放大器即cascode放大器，采用P输入结构，有效减少闪烁噪声。同时采用伪电阻12采集共模信号直接反馈回负载支路，最简化共模反馈回路，减少了不必要的功耗。CCIA使用阻抗提升回路86，有效提升了输入阻抗。其中，输入偏置伪电阻结构中的两个伪电阻均连接在全差分放大器的输入侧，并通过共模电压进行偏置，其输入到输出的传递函数为：得到高通截止频率：其中，A为闭环放大倍数，A0为运算放大器开环增益。其中，C为反馈电容值，R为阻抗，s为复数。而传统伪电阻跨接结构的传递函数为：得到高通截止频率：其中，A为闭环放大倍数，A0为运算放大器开环增益。其中，C为反馈电容值，R为阻抗，s为复数。因此可以得到，输入偏置伪电阻结构的高通截止频率与传统结构的高通截止频率的比值为：由上可得：输入偏置伪电阻结构的高通频率角比传统结构低A0倍，其中，A0为运算放大器开环增益，因此采用输入偏置伪电阻结构，可以得到极低的高通频率角，继而保证了伪电阻保持高阻抗运行，有利于慢波神经信号的无损采集。示例性地，图10是本具体实施例的慢波神经信号放大电路的电路图。如图10所示，其中由虚线框出的部分表示伪电阻12，慢波神经信号放大电路包括全差分运算放大器Gm、正输入端Vinp、负输入端Vinn、正输出端Voutp、负输出端Voutn、输入电容C1、反馈电容C2、阻抗提升回路CIBL、共模电压Vcm、直流电压源VDD及复位开关S1；参考图11，图11是本具体实施例的伪电阻12的结构示意图，伪电阻12为两个PMOS采用“背靠背”的形式，将两个PMOS的漏端连接在一起，各自的源端放置于滤波单元的电容后，并各自接入放大单元差分输入对的正负端。伪电阻12的栅端相连同时由外置的共模电压控制，伪电阻12的体端相连并由放大单元的供电电压提供偏置。在电路的放大器运行开始阶段，通过打开连接到伪电阻源端的复位开关S1,先将共模电压传递至伪电阻的源端，使伪电阻12的源端与漏端之间的电压差为0，保证了伪电阻的漏电流接近于0，进而使伪电阻12的阻抗保持在预定的欧姆，即G欧以上。示例性地，复位时间持续100微秒，之后断开复位开关S1，由于伪电阻12的漏端持续由共模电压Vcm提供偏置，且源端的电压波动控制在微伏级，幅值极小，使伪电阻12的源端电压可以保持在Vcm左右，继而保证了伪电阻12保持高阻抗运行，同时实现了极低的高通截止频率，保证了慢波神经信号的无损采集。如图10和图11所示的电路，伪电阻采用跨接在输入正负端的结构，因为接收的神经信号是没有经过放大的信号，因此伪电阻两端信号的波动非常小，带来的伪电阻的阻抗更稳定，不会随过大的波动导致伪电阻的阻抗变化较大，进而保持恒定的高通截止频率，而不会随着输入信号的大小波动而使高通截止频率变化；同时，提供了极低的高通截止频率，适用于针对慢波神经信号的采集。同时，在制造芯片的过程中会存在工艺误差，工艺误差会造成芯片的输入或输出直流偏差，该直流偏差会进一步导致伪电阻两端的电压差异增加，进一步导致伪电阻的阻抗更小；而电路中伪电阻两端的信号为输入信号，而不是输入和输出信号，进而有利于抵抗制造芯片时的工艺误差导致伪电阻阻抗的衰减，得到恒定的较小的高通截止频率。图10中的电路包括两个伪电阻，伪电阻的一端分别连在Vcm上，另一端分别连接放大器输入端的正极和负极，此处为虚短点，虚短点的电压相当于是输入端的电压，因此流过伪电阻的信号即为输入信号，基于Vcm上微弱的输入信号的跳变，假设Vcm的值是二分之一直流电压，那么神经信号中上下波动的信号为微伏级，即几十微伏的神经信号，因此此时伪电阻两端电压的波动较小，阻抗稳定；若是伪电阻跨接在输入和输出端，伪电阻的阻抗就很小。伪电阻是一个MOS管，伪电阻的初始阻抗由不同的接法、工作点等确定，伪电阻要工作在截止区，避免导通时伪电阻的阻抗很小；伪电阻要一直保持工作在截止区，即需要根据伪电阻三端的电压变化；其中，栅端接Vcm电压保持不变、源端的电压根据漏端锁定的Vcm的电压，而锁定在Vcm；当运算放大器开始工作之后，伪电阻会自动根据高阻或低阻的状况调整工作状态，那么每个点都有直流偏置点；Vcm给运算放大器提供输入端的直流偏置，同时伪电阻和放大器的输入电容配合，构成放大器的高通截止频率点，过滤掉直流信号；在信号采集过程中，直流偏差会饱和掉放大器的信号，因此采用AC交流耦合的放大器才能实现脑电信号准确的采集；Vin为直流的信号，需要被过滤，伪电阻为放大器提供直流偏置。同时在全差分放大器开始工作时，有一个控制信号，即复位信号，控制伪电阻两端的直流偏置点电压复位为和Vcm一样的电压；当复位成功后，伪电阻稳定，那么伪电阻的阻抗就不会发生变化，此时伪电阻两端流过的为微伏级的小信号，对伪电阻阻抗的影响非常小。伪电阻的两个晶体管连接在运放的正负极，即复位的点是晶体管分别连接正极的点和负极的点，正极点和负极点分别连接晶体管的源端，两个晶体管的漏端互连；由于两个晶体管尺寸相同，两端电压相同，中间的节点自动偏置到漏极电压，相当于伪电阻有微弱的压降，但是不足以使晶体管导通，因此使得晶体管的阻抗处于截止区的阻抗，阻抗的大小根据晶体管的型号、尺寸、偏置方式；通过使用偏置伪电阻结构的偏置方式，可以得到更稳定且更高的阻抗，进而有利于无损采集慢波神经信号。步骤S830，对放大后的神经信号进行数据转换。具体地，神经信号被电极与电容耦合仪表运算放大器放大处理至所需幅值后传输至模数转换器进行数据转换。需要说明的是，在本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，在本实施例中不再赘述。应该明白的是，这里描述的具体实施例只是用来解释这个应用，而不是用来对它进行限定。根据本申请提供的实施例，本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例，均属本申请保护范围。显然，附图只是本申请的一些例子或实施例，对本领域的普通技术人员来说，也可以根据这些附图将本申请适用于其他类似情况，但无需付出创造性劳动。另外，可以理解的是，尽管在此开发过程中所做的工作可能是复杂和漫长的，但是，对于本领域的普通技术人员来说，根据本申请披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段，不应被视为本申请公开的内容不足。“实施例”一词在本申请中指的是结合实施例描述的具体特征、结构或特性可以包括在本申请的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例，也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是，本申请中描述的实施例在没有冲突的情况下，可以与其它实施例结合。以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
