{
    "timeunit": [
        "timeunit",
        "H0Y6L",
        "module",
        1
    ],
    "reg32_0000": [
        "reg32_0000",
        "S1LGh",
        "module",
        3
    ],
    "mux2_32": [
        "mux2_32",
        "mQYkr",
        "module",
        4
    ],
    "comp3": [
        "comp3",
        "cnIFC",
        "module",
        23
    ],
    "if_id_pr_0000": [
        "if_id_pr_0000",
        "VevWj",
        "module",
        24
    ],
    "id_rr_pr_0000": [
        "id_rr_pr_0000",
        "xC4KD",
        "module",
        18
    ],
    "ex_m_pr_0000": [
        "ex_m_pr_0000",
        "kiAwh",
        "module",
        6
    ],
    "mem_wb_pr_0000": [
        "mem_wb_pr_0000",
        "EFAyM",
        "module",
        26
    ],
    "dependency_logic": [
        "dependency_logic",
        "yg7SC",
        "module",
        27
    ],
    "writeback_stage": [
        "writeback_stage",
        "cN2Ud",
        "module",
        28
    ],
    "decode_stage": [
        "decode_stage",
        "NW59P",
        "module",
        2
    ],
    "reg_file": [
        "reg_file",
        "h6AbR",
        "module",
        29
    ],
    "register_read_stage": [
        "register_read_stage",
        "cT6Bk",
        "module",
        14
    ],
    "adder32_0000": [
        "adder32_0000",
        "uaMQU",
        "module",
        19
    ],
    "execute_stage": [
        "execute_stage",
        "bnIja",
        "module",
        13
    ],
    "combined_tb": [
        "combined_tb",
        "twPI5",
        "module",
        30
    ],
    "and2$": [
        "and20x24",
        "VFdkN",
        "module",
        21
    ],
    "or2$": [
        "or20x24",
        "HYgzw",
        "module",
        31
    ],
    "inv1$": [
        "inv10x24",
        "NYIg8",
        "module",
        32
    ],
    "dff$": [
        "dff0x24",
        "SD5jH",
        "module",
        8
    ],
    "mux2$": [
        "mux20x24",
        "gbBs9",
        "module",
        25
    ],
    "decoder2_4$": [
        "decoder2_40x24",
        "QC4rD",
        "module",
        22
    ],
    "alu4$": [
        "alu40x24",
        "AjRvi",
        "module",
        15
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        9
    ],
    "table_dffq": [
        "table_dffq",
        "abmDd",
        "udp",
        10
    ],
    "table_imux2": [
        "table_imux2",
        "BYmPi",
        "udp",
        11
    ]
}