>Dmel_RG2
CTGCTCTTCCGCCGCTCTCTCCCCACACGC
>Dmel_RG3
CTGCTCCCCTGCCGCTCTCTCCCCACACGC
>Dmel_RG5
CTACTCTCCCGCCGCTCTCTCCCCACACGC
>Dmel_RG9
CTGCTCCCCTGCCGCTCTCTCCCCACACGC
>Dmel_RG18N
CTACTCTCCCGCCGCTCTCTCCCCACACGC
>Dmel_RG19
CTACTCTCCTGCCGCTCTCTCCCCACACGC
>Dmel_RG22
CTACTCTCCCGCCGCTCTCTCCCCACACGC
>Dmel_RG24
CTACTCCCCCGCCGCTCTCTCCCCACATGC
>Dmel_RG25
CTACTCCCCCGCCGCTCTCTCCCCACACGC
>Dmel_RG28
CTGCTCTTCCGCCGCTCTCTCCCCACACGC
>Dmel_RG32N
CTACTCCCCCGCCGCTCTCTCCCCACACGC
>Dmel_RG34
CTGCTCCCCTGCCGCTCTCTCCCCACACGC
>Dmel_RG36
CTACTCTCCTGCCGCTCTCTCCCCACACGC
>Dmel_RG38N
CTGCTCTCCCGCCGCTCTCTCCCCACGCGC
>Dsim_MD03
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD06
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD105
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD106
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD146
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD15
CTGCTCCCCCGCCGCTCTCTCCTTACACGC
>Dsim_MD197
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD199
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD201
CTGCTCCCCCGCCGCTCTTTCCCCACACGT
>Dsim_MD221
CTGCTCCCCCGCCGCTCTCTCCCCACGCGC
>Dsim_MD224
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD225
CTGCTCCCCCGCCGCTCTCTCCCCACGCGC
>Dsim_MD233
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD235
CTGCTCCCCCGCCGCTCTCTCCCTACACGC
>Dsim_MD238
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD243
CTGCTCCCCCGCCGCTCTCTCCCCACGCGC
>Dsim_MD251
CTGCTCCCCCGCCGCTCTCTCCCTACGCGC
>Dsim_MD255
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD63
CTGCTCCCCCGCCGCTCTCTCCCTACGCGC
>Dsim_MD72
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dsim_MD73
CTGCTCCCCCGCCGCTCTCTCCCCACACGC
>Dyak_528_13179
CTGCTTCCCCGCCGCTCTCTCCCCGCACGT
>Dere_528_13179
CTACTTCCCCGCCGCCCTCTCCCCGCGCGT
