# スピントロニクス半導体
スピン（角運動量の自由度）と電荷を同じ回路上で扱う半導体技術は、情報処理・記憶・センシングの境界を溶かし、低消費電力化と機能統合を同時に狙う枠組みである。[S1]  
本wikiは、半導体スピントロニクスを支える物理・材料・デバイス・計測・集積の論点を、式と指標を中心に整理するものである。[S1]

### 参考ドキュメント
1. Nature Reviews Electrical Engineering, Quantum materials for spintronic applications  
   https://www.nature.com/articles/s44174-024-00143-5  [S2]

2. 東北大学（NEDO事業関連資料）, 半導体スピン波技術とPSHに関する日本語資料（PDF）  
   https://www.tohoku.ac.jp/japanese/newimg/pressimg/tohokuuniv-press20250114_01web.pdf  [S5]

3. Dietl, Ohno, Dilute ferromagnetic semiconductors: Physics and spintronic structures（RMPに関する抄録情報）  
   https://scispace.com/papers/dilute-ferromagnetic-semiconductors-physics-and-spintronic-structures-1vvj5vtk6r  [S9]


## 0. 用語の注意点
スピントロニクス半導体は、半導体という材料・プロセス基盤の上で、スピン偏極、スピン蓄積、スピン流、スピン軌道相互作用（SOI）を設計変数として扱う研究領域である。[S1]  
一方で、磁性金属ベースのMRAMやSOT素子も「半導体回路に混載されるスピントロニクス」であり、集積の観点では同じ議題に入るため、用途に応じて境界を明示して語る必要がある。[S2]

本wikiでは、次の3層を分けて記述する。  
(1) 物理層：スピン生成・輸送・緩和・変換の普遍式  
(2) 材料層：半導体・界面・磁性体・量子材料の候補と指標  
(3) 回路層：CMOSとの接続、配線、温度、信頼性、製造歩留まり

### 0.1 スピン蓄積・スピン流の定義
スピン蓄積は、上向き・下向きスピンの化学ポテンシャル差として表すのが最も扱いやすい：
$$
\mu_s \equiv \mu_\uparrow - \mu_\downarrow,\qquad
\mu_c \equiv \frac{\mu_\uparrow + \mu_\downarrow}{2}.
$$
ここで $\mu_c$ は電荷（平均）化学ポテンシャル、$\mu_s$ はスピン化学ポテンシャルである。[S1]

スピン偏極度は、電流または伝導度のスピン分解量で定義が変わる。典型例として二電流モデル（two-current model）では
$$
P_\sigma \equiv \frac{\sigma_\uparrow-\sigma_\downarrow}{\sigma_\uparrow+\sigma_\downarrow},\qquad
P_j \equiv \frac{j_\uparrow-j_\downarrow}{j_\uparrow+j_\downarrow}.
$$
界面や非線形領域では $P_\sigma$ と $P_j$ が一致しないことがあるため、どちらを使っているかを常に明示するのが安全である。

### 0.2 スピン輸送の代表スケール
拡散輸送が支配的なとき、スピン拡散長は
$$
L_s=\sqrt{D\tau_s}
$$
で定義され、材料・温度・ドーピング・散乱で大きく変化する。[S1]  
ここで $D$ は拡散係数、$\tau_s$ はスピン寿命である。

また、スピン抵抗（spin resistance）という概念が便利である。断面積 $A$、抵抗率 $\rho$ の拡散チャネルに対して
$$
R_s \sim \frac{\rho L_s}{A}
$$
は「スピン蓄積を作るために必要な抵抗スケール」を与える。抵抗不整合の議論は、基本的にこの $R_s$ の大小比較として理解できる。


## 1. なぜ半導体でスピンを扱うのかという設計動機を数式で言い切る
半導体はゲート電界でキャリア密度や散乱を強く変調でき、スピン寿命やスピン拡散長も電気的に動かしやすい点が重要である。[S1]  
この「電界で状態空間を動かせる」性質は、金属スピントロニクスよりも強く、論理素子・再構成回路・アナログ演算への接続で効く。

エネルギーの観点では、スピンを情報担体として使う主張は「必要な電荷移動量を減らす」「不揮発状態を回路側に持ち込む」などに分解して議論できる。[S2]  
特に、記憶と論理を同じ素子で近接させる議論は、量子材料やスピン軌道トルク材料の進展とセットで再燃している。[S2]


## 2. スピン偏極の生成と注入
電気的注入の基本は、強磁性体（FM）と半導体（SC）の間で、スピン依存伝導を使ってスピン偏極キャリアをSC側に作ることである。[S1]  
ただし金属FMとSCを直接つなぐと抵抗不整合が効いて注入効率が落ちるため、トンネル障壁（例：酸化物）を介した接合が重要な設計要素になる。[S1]

スピン注入効率は、単純化すると接合のスピン分極度 $P$ と、界面抵抗・チャネル抵抗の比でスケールが変わる。  
実験の整理では「電流注入で得られたスピン蓄積の大きさ」「温度とバイアス依存」「界面の非線形性」を同時に見て、界面起源の効果とチャネル起源の効果を分けて解釈する必要がある。[S1]

近年は、トンネル障壁そのものに加え、バンド間トンネル（band-to-band tunneling）を利用したスピン輸送・注入という設計も議論されている。[S3]  
これは、従来の「熱励起キャリア主体」の注入像とは異なるエネルギー選択性を持ち、Ge系トンネル接合でのスピン輸送がPR Appliedで報告されている。[S3]


## 3. スピン輸送と緩和をスピン拡散方程式で統一する
多くの半導体スピントロニクスの測定は、スピン化学ポテンシャル（スピン蓄積）$\mu_s$ の拡散と緩和として整理できる。[S1]  
空間1次元の最小モデルは次である。

$$
\frac{\partial \mu_s(x,t)}{\partial t}
=
D \frac{\partial^2 \mu_s(x,t)}{\partial x^2}
-
\frac{\mu_s(x,t)}{\tau_s}
+
S(x,t),
$$

ここで $D$ は拡散係数、$\tau_s$ はスピン寿命、$S$ は注入・生成を表す項である。[S1]  
定常状態では $\partial/\partial t=0$ として解け、スピン拡散長 $L_s=\sqrt{D\tau_s}$ が輸送の代表長さになる。[S1]

緩和機構は材料によって変わり、SOIの強さ、散乱機構（不純物、フォノン）、キャリア密度、界面粗さが効く。  
したがって「スピン寿命が短い＝悪い」と単純化せず、目的（高速変調か長距離輸送か）に対して $\tau_s$ と $D$ の両方を設計対象として扱う必要がある。[S1]


## 4. ハンレ効果でスピン歳差運動を読み出す
外部磁場 $B$ によるラーモア歳差は、スピン蓄積の磁場依存を通じて $\tau_s$ の情報を与える。  
測定としては、ハンレ曲線の半値幅が典型的に $\omega_L \tau_s \sim 1$（$\omega_L=g\mu_B B/\hbar$）のスケールで決まる点が核である。[S1]

単純化したローレンツ型の形は、次のように書かれる。

$$
\Delta V(B) \propto \frac{1}{1+(\omega_L \tau_\mathrm{eff})^2}.
$$

ここで $\tau_\mathrm{eff}$ は界面・接触効果を含む実効寿命として出ることが多い。  
特に三端子（three-terminal）測定では、界面局在状態や接触起源の効果が混ざって解釈が難しくなる場合があり、制約条件を与える理論・実験の検討が存在する。[S4]

非局所（nonlocal）スピンバルブ配置は、電荷電流の経路とスピン検出の経路を分けることで、解釈の透明性が上がる。  
ただしこの場合も、接触抵抗、界面散乱、配線・パッドの寄与を除去する設計が必要であり、計測系の作り込みが結果の再現性に直結する。[S1]


## 5. スピン軌道相互作用が半導体スピントロニクスを「電気で動かす」中心に置く
半導体で強いSOIが働くと、運動量 $\mathbf{k}$ とスピン $\boldsymbol{\sigma}$ が結びつき、電場や電流でスピン状態を回せる。  
最も使われる最小表現はラシュバ項である。

$$
H_R = \alpha_R (\boldsymbol{\sigma} \times \mathbf{k})\cdot \hat{\mathbf{z}}.
$$

$\alpha_R$ は構造反転非対称性により決まり、ゲート電圧や界面設計で変調できる。[S2]  
これにより、従来は磁場に頼っていたスピン制御が、回路と同じ電気信号で行える可能性が生まれる。[S2]

また、ラシュバとドレッセルハウスの競合により、特定条件でスピンの秩序構造が長距離に保たれる「persistent spin helix（PSH）」が現れる。  
PSHはスピン散乱に対して比較的ロバストなモードを作り得るため、半導体中でスピン波的な自由度を情報キャリアとして扱う議論につながる。[S5]

PSHとスピン波の接続に関して、半導体中でPSHが作るスピン秩序がスピン波伝搬に寄与する可能性を示す研究報告・解説が出ている。  
東北大学のNEDO事業に関する日本語資料では、PSH由来のスピン秩序を介したスピン波技術の方向性が整理されている。[S5]


## 6. スピン流の生成と変換を電荷流との結合として書く
スピン流 $\mathbf{j}_s$ は「スピン角運動量の流れ」であり、電荷流 $\mathbf{j}_c$ とSOIにより相互変換する。  
代表例がスピンホール効果（SHE）と逆スピンホール効果（ISHE）である。[S6]

最小の関係式は、例えば次のように表現される。

$$
\mathbf{j}_s \propto \theta_{SH} \, \mathbf{j}_c \times \hat{\mathbf{s}}, \qquad
\mathbf{j}_c \propto \theta_{SH} \, \mathbf{j}_s \times \hat{\mathbf{s}},
$$

$\theta_{SH}$ はスピンホール角であり、材料の散乱とバンド構造に依存する。  
SHEの体系的整理はRMPとしてまとめられており、半導体・金属・トポロジカル材料を横断する基盤になっている。[S6]

さらに、界面でのスピン・運動量ロッキングに基づくEdelstein効果（スピン蓄積の生成）や逆Edelstein効果（電荷流への変換）も、界面設計で大きな効果を示す。  
量子材料をスピントロニクス機能として使う議論では、こうした界面起源の変換が中心的論点になり、Nature Reviews Electrical Engineeringでも整理されている。[S2]


## 7. 材料クラスの比較
材料選択は「(i) スピン寿命と輸送長」「(ii) SOIの強さと電気制御性」「(iii) 界面形成とプロセス互換」「(iv) 温度・信頼性」で決める。  
同じ半導体でも、通信・演算・電力・センサで要求が違うため、候補を用途別に束ねて比較する必要がある。[S1]

| 材料クラス | 強み | 主要論点 | 代表的な用途像 |
|---|---|---|---|
| Si/Ge系 | CMOS互換性が高い | 注入・界面・検出感度 | メモリ混載、スピン配線、量子デバイス連携 |
| III-V（GaAs等） | 高移動度と光学応答 | SOI設計、低温から室温へ | 光スピン、PSH、基礎物理の実証 |
| ワイドギャップ（GaN等） | 高温・高耐圧の環境耐性 | 欠陥・界面、強い電界下の散乱 | パワー半導体周辺のスピン機能 |
| 2D材料（グラフェン等） | 長距離輸送や界面設計自由度 | 接触起因緩和、バリア設計 | 低消費スピン配線、ヘテロ積層素子 |
| 量子材料（TI等） | 高効率スピン変換 | 表面状態・散乱・整合 | 変換素子、SOT、低電流駆動 |
| 強磁性半導体/DMS | スピン源を半導体内に内蔵 | 転移温度、欠陥制御 | スピン注入源、磁気ゲート |

GaNなどワイドギャップ半導体に関するスピントロニクスは、2024年のレビューで材料・デバイス・課題が整理されている。[S7]  
グラフェンのスピン輸送では、接触（コンタクト）が見かけのスピン寿命を支配し得る点が解析されており、トンネル障壁の設計が重要である。[S8]


## 8. 強磁性半導体とDMSを「温度」と「欠陥」で評価する
強磁性半導体や希薄磁性半導体（DMS）は、電荷・スピン・磁性を同じ母体の中で扱える点が魅力である。  
一方で、強磁性転移温度、キャリア媒介相互作用、欠陥・クラスタリングが性能を決めるため、材料科学の比重が大きい。[S9]

DMSの物理とスピントロニクス構造の整理は、DietlとOhnoによるRMPとしてまとまっており、設計の言語として今も参照される。  
特に「キャリア密度と磁性の連動」「不純物準位とバンドの関係」「輸送と磁気秩序の競合」は、半導体スピンデバイスを議論する際の基礎になっている。[S9]

近年は、室温近傍での強磁性半導体の可能性を示す報告が日本語で公開されており、材料探索とデバイス化の接続が意識されている。  
東京科学大学のプレスリリースでは、GaFeSbに関する室温領域の強磁性半導体の実現に向けた研究の位置づけが説明されている。[S10]


## 9. デバイス概念を「何をスイッチするか」で分類する
半導体スピントロニクスのデバイスは、(A) 電流をスイッチする、(B) 磁化をスイッチする、(C) 変換効率をスイッチする、の3類型に整理できる。  
この分類により、必要な材料指標（移動度、$\theta_{SH}$、磁気異方性、界面抵抗など）が自然に決まる。[S2]

(A)の代表がスピンFETであり、Datta–Das型のスピントランジスタは、SOIでスピン歳差を制御して出力を変える発想を提示した。  
現代では、同じ思想がラシュバ界面、TI表面、強SOI半導体へ拡張され、より大きな変調を狙う議論につながっている。[S11]

(B)の代表がSOTスイッチングであり、電流で生じるスピン蓄積が磁化反転を駆動する。  
SOTの体系化はレビューとして整理されており、材料・対称性・界面散乱・反転機構が式の形で議論されている。[S12]

(C)は、変換素子（SHE/ISHE、Edelstein/逆Edelstein）をゲートで制御して、同じ配線で役割を変える設計に対応する。  
量子材料を含むスピン変換の議論は、低消費電力化と機能統合の文脈で整理されており、スピントロニクス応用の入口として有用である。[S2]


## 10. 計測は「電荷とスピンの混線」を避ける配置から組む
半導体スピントロニクスでは、測りたいのはスピンであるが、実験で直接観測されるのは電圧・電流・光学信号である。  
したがって、電荷の寄与（整流、熱電、ホール、界面非線形）とスピンの寄与を構造的に分離できる配置を先に設計する必要がある。[S1]

非局所配置は解釈が比較的明確であるが、配線寄生や接触抵抗の揺らぎに弱い。  
三端子配置は作りやすいが、界面局在状態などが混ざる場合があり、測定条件とモデルの整合が問われる点が文献で議論されている。[S4]

2D材料やナノ構造では、接触がスピン緩和を支配し得るため、トンネル障壁・透明接触の使い分けが重要になる。  
グラフェンに対して、接触誘起のスピン緩和をハンレ解析モデルの違いまで含めて比較した研究があり、解釈の指針として参照できる。[S8]


## 11. CMOS集積で効く温度と工程順
半導体回路にスピントロニクス機能を混載する場合、デバイス単体の性能だけでは不十分であり、工程温度、界面の拡散、配線材料、パッケージ、ノイズが支配要因になる。  
特にBEOL（配線工程）での熱予算や汚染管理は、界面で動くスピントロニクス素子に強く効くため、材料科学とプロセス科学を同時に設計する必要がある。[S2]

製造という観点では、歩留まりは欠陥・汚染・工程ばらつき・設計の相互作用で決まる。  
IEEE IRDSの章では、半導体製造における歩留まり損失の要因や、欠陥と信頼性を結ぶ考え方が整理されており、スピントロニクス混載でも前提になる。[S13]


## 12. メモリ、論理、センサ、通信応用
メモリ用途では、書き込み電流密度、書き込みエネルギー、保持、耐久、読み出しマージンが主要指標になる。  
半導体側に求めるのは、電源電圧・トランジスタ駆動能力・配線抵抗・熱設計であり、磁性側の最適化と同時に議論すべきである。[S2]

論理用途では、スイッチングの可逆性、ファンアウト、ゲイン、ノイズマージンが本質である。  
この領域では、スピン変換素子を「電荷の入出力」へ変換する設計が核であり、量子材料や強SOI界面の進展が影響する。[S2]

センサ用途では、微小磁場感度、温度ドリフト、低周波ノイズ、集積密度が重要である。  
半導体プロセスに載るセンサとして成立させるには、素子物理だけでなく、パッケージと読み出し回路の同時設計が不可欠である。[S13]


## 13. 研究計画を立てるときの確認項目を物理量に落とす
最初に「必要な機能」を物理量に翻訳する必要がある。  
例えば、長距離輸送なら $L_s=\sqrt{D\tau_s}$ を伸ばす設計、低電流駆動なら $\theta_{SH}$ や界面変換効率を上げる設計、磁化反転なら磁気異方性と減衰の設計が中心になる。[S12]

次に、測定の出口を先に決めるべきである。  
非局所電圧、光学カー回転、ISHE電圧、ST-FMRスペクトルなど、出口が違うと混入項も違うため、出口に合わせて素子構造を組む必要がある。[S1]

最後に、温度と工程互換を早い段階で入れるべきである。  
室温動作、熱サイクル、プロセス温度、汚染制約を後回しにすると、材料系の選択が根本から変わり得るため、要求仕様として先に固定して進めるのが合理的である。[S13]


## まとめと展望
半導体スピントロニクスは、スピン生成・輸送・緩和・変換を、拡散方程式とSOIの最小ハミルトニアンで統一しつつ、界面・欠陥・工程互換という材料科学の制約で最終性能が決まる領域である。[S1]  

今後は、量子材料を含む高効率スピン変換の成熟、PSHやスピン波を使う波動型の情報表現、ワイドギャップ半導体での高温・高電界環境への展開が並行して進み、CMOS混載の設計空間が広がると見込まれる。[S2][S5][S7]


### その他参考文献
- Semiconductor spintronics: progress and perspectives（オープンアクセス総説）  
  https://pmc.ncbi.nlm.nih.gov/articles/PMC10986141/  [S1]
- Spin transport through germanium tunnel junctions via band-to-band tunneling（PR Applied）  
  https://journals.aps.org/prapplied/abstract/10.1103/PhysRevApplied.23.044002  [S3]
- Imprinting arbitrary spin helices into persistent spin helix materials（PR Applied）  
  https://journals.aps.org/prapplied/abstract/10.1103/PhysRevApplied.23.034019  [S5]
- Spin Hall effects（RMPに関する書誌情報）  
  https://cir.nii.ac.jp/crid/1360011142404464896  [S6]
- Spintronics in wide-bandgap semiconductors: a review（GaN等、レビュー）  
  https://www.sciencedirect.com/science/article/pii/S2542529324000114  [S7]
- Contact induced spin relaxation in graphene spin valves（接触起因緩和、arXiv）  
  https://arxiv.org/abs/1512.02255  [S8]
- Constraints on three-terminal Hanle measurements of spin accumulation（3端子ハンレ解釈の制約、PRB）  
  https://journals.aps.org/prb/abstract/10.1103/PhysRevB.89.245303  [S4]
- Current-induced spin-orbit torques（スピン軌道トルクの総説に関する抄録情報）  
  https://scispace.com/papers/current-induced-spin-orbit-torques-422bcb5xj4  [S12]
- IEEE IRDS 2024 Yield Enhancement（製造・歩留まりの前提）  
  https://irds.ieee.org/images/files/pdf/2024/2024IRDS_YE.pdf  [S13]
- 東京科学大学, GaFeSbに関する強磁性半導体の日本語プレスリリース  
  （検索で到達する公式ページを参照）  [S10]