## Estación de reserva

```
[IF] -> cola de instrucciones -> [ID/ISS] -> ventanas de instrucciones -> ALU
										  -> ventanas de instrucciones -> ALU
										  -> ventanas de instrucciones -> ALU
										  -> ventanas de instrucciones -> ALU
```

![[Pasted image 20241007133038.png]]
En vez de tener una ventana de instrucciones tenemos varias con los mismos parámetros que teníamos antes que esta asociada a cada unidad funcional.
![[t2_estacion_reserva.png]]

![[t2_estacion_reserva 1.png]]

### Ejemplo de uso 

![[t2_estacion_reserva_2.png]]
## Ejercicio

![[Pasted image 20241007140101.png]]

### Emisión ordenada, Ventana centralizada, 1er Recurso 
![[t2_ej_ventana_est_res.png]]


### Emisión desordenada, Ventana centralizada, 1er Recurso 

![[t2_ej_ventana_est_res 1.png]]

### Emisión ordenada, Ventana centralizada, 2er Recurso 

![[t2_ej_ventana_est_res 2.png]]

### Emisión desordenada, Ventana centralizada, 2er Recurso 

![[t2_ej_ventana_est_res 3.png]]

## Emisión ordenada

| Instrucción   | IF  | ID     | ISS | EX                      |
| ------------- | --- | ------ | --- | ----------------------- |
| Lw r1,0(r2)   | 1   | 2      | 3   | 4-8 (lw tarda 5 ciclos) |
| Add r2,r1,r3  | 1   | 2 - 8  | 9   | 10-11(add 2 ciclos)     |
| Mult r3,r1,r3 | 1   | 2 -11  | 12  | 13-17                   |
| Sub r4,r1,r2  | 1   | 2 -11  | 12  | 13-14                   |
| Add r4,r1,r2  | 1   | 2 - 14 | 15  | 16-17                   |
| Div r4,r5,r6  | 1   | 2 -17  | 18  | 19-23                   |
|               |     |        |     |                         |

```
			   1   2    3   4   5   6   7    8  9    10  11
Lw r1,0(r2)   [IF][ID][ISS][EX][EX][EX][EX][EX][]
Add r2,r1,r3  [IF][ID][dt ][dt][dt][dt][dt][dt][ISS][EX][EX]
Mult r3,r1,r3 [IF][ID][dt ][dt][dt][dt][dt][dt][dt ][dt][dt][EX][EX][EX]
Sub r4,r1,r2  [IF][ID][dt ][dt][dt][dt][dt][dt]
Add r4,r1,r2  [IF][ID][dt ][dt][dt][dt][dt][dt]
Div r4,r5,r6  [IF][ID][dt ][dt][dt][dt][dt][dt]

```

## Renombrado de registros

En los procesadores con finalización desordenada hay riesgo de WAR y WAW ([[Tipos de riesgos]]) pueden dar problemas.

![[t2_seg 4.png]]

Para evitar el efecto de dependencias WAR, o *antidependencias* (emisión desordenada) y WAW, o *Dependencias de salida* (ejecución desordenada)
![[t2_renombrado.png]]

## Implementaciones 

Esto se puede hacer

### Implementación Estática 

Durante la compilación

### Implementación Dinámica 

Durante la ejecución (circuitería adicional y registros extra)

## Características del buffer de renombrado

- Tipos de Buffers
	- Separados o mezclados con los registros
- Nº. de buffers de renombrado
- Mecanismo para acceder a los Buffers
	- Asociativo
	- Indexado
- Velocidad del renombrado
	- Máximo número de nombres asignados por ciclo que admite el procesador

![[t2_renombrado_1.png]]

### Tipos de buffer de renombrado

#### Buffer con Acceso Asociado

- Permite varias escrituras pendientes a un mismo registro.
- Se utiliza el último bit para marcar cual es el más reciente.

![[t2_renombrado_2.png]]

#### Buffer de Renombrado con Acceso Indexado

- Sólo permite una escritura pendiente a un mismo registro
- Se mantiene la escritura más reciente

![[t2_renombrado_2 1.png]]


![[ejemplo_renombrado.png]]


#### Ejemplo de Renombrado y Estaciones de Reserva
![[ejemplo_renombrado_est_res.png]]

## Buffer de reorden (ROB)

La gestión de interrupciones y ejecución especulativa se realiza fácilmente mediante ROB.
Las instrucciones se introducen en el ROB en orden de programa estricto y se puede estar marcadas como emitidas ( i o `issued`), en ejecución (x) o finalizada su ejecución (f)

Las instrucciones sólo se pueden retirar (es decir, cuando se produce produce la finalización de escritura en los registro WB) si han finalizado las que le preceden.

La consistencia se mantiene porque sólo las instrucciones que se retiran del ROB se completan y retiran en el orden estricto del programa.

![[ROB.png]]

### Ejemplo

![[ROB_ej.png]]


## Ejercicios 
Enunciado : [[tema2_reorden.pdf]] 

![[ej_emision.png]]