 2
特性需求瓶頸及節省測試時間，在本研究計畫中先行研發設計一個測試向量解壓縮電路架
構，然後此一電路再經由 Altera 公司的 FPGA 發展軟體 Quartus II 經由編譯與時序模擬等程
序後將測試向量產生電路的輸出信號轉換為與時間有關的 TBL 檔案(table file)，然後再送到
可程式向量產生器(programmable pattern generator)即可產生待測電路(circuit under test)所需
要的測試向量，此一方法可以經由自動化的方式來設定輸出接腳與波形，跟傳統的人工方
法相比較可以大量地節省設定時間及減少設定誤差。 
人才培育成果說明： 
在進行本研究計畫期間計畫主持人指定大學部學生林秋慧與謝佩如等兩人分別負責
硬體平台設計與驗證、軟體程式設計與模擬與系統整合與功能驗證，期間每月定時與合作
廠商研發人員作研究進度報告同時也反應研究過程中所遇到的困難，此時合作廠商的研發
人員則就其實務經驗提出建議及解決方案，如此產學雙方可從學理的探討與實務經驗的分
享達到產學交流的目的。 
本研究計畫的進行對廠商的研發人員提供專業知識使其不僅知其然更進ㄧ步知其所
以然，增加專業領域的廣度與深度，對其日後研發能力的提升有著積極正面的助益。在另
ㄧ方面，此一研究計畫對技職院校學生不啻增加一個難得的實務參與經驗，從設計測試向
量產生電路、使用 Altera 公司的 FPGA 發展軟體 Quartus II 來進行硬體描述語言 Verilog 的
檔案編輯、時序模擬與轉檔以提供給可程式向量產生器(Programmable pattern generator)等動
作以及整個測試系統整合等都在考驗參與計畫師生的智慧與能力，所幸在大家通力配合下
終能完成。相信此一研究計畫對參與學生將大大提升其實務能力，並對其以後投入職場將
有一定的貢獻。 
整體而言，經由本計畫的進行對於相關人員的培育成果如下： 
(1) 全體工作人員經由本研究計畫的進行，可以研讀植入式自我測試(Built-in self-test)
的規格與文獻，學習相關方法與技術以獲得日後解決相關問題的能力與研發的基礎。 
(2) 對於參與本計畫的學生藉由理論與實務設計，提昇其電路硬體與電腦軟體程式設
計之能力。參與本計畫的學生以其所學報名參加『94 學年度全國大學院校積體電路設計競
賽』與校內專題等多項競賽並榮獲多項殊榮，對參與本計畫學生的專業能力而言毫無疑問
地是一種肯定。 
技術研發成果說明： 
在本研究計畫中先行研發設計一個測試向量解壓縮電路架構，然後以此為核心來發展
 4
 
其中共有四個主要模組分別為: (1) r-state machine: 為一 r-state 的序向電路其輸出值是用來
依序產生如方程式(3)所示 cross matrix A 的行值即為(a11, a21, …, ar1), (a12, a22, …, ar2), …, 
(a1r, a2r, …, arr)，如此週而復始地重複。(2) section decoder: 為一個組合電路用來存放矩陣 D
的列值。(3) multiply-and-add tree: 由一串 and gate 與一個 exclusive-or gate 所組成，其中 and 
gate 是用來實現二進位乘法而 exclusive-or gate 則用來完成二進位加法，因此如方程式(2)
所示，T 矩陣中的某ㄧ元素 tij 是可以由 D 矩陣的 i 列元素分別與 A 矩陣的 j 行元素相乘後
再相加而得到。(4) LFSR (linear feedback shift register)即為線性迴授位移暫存器為一結構簡
單但是廣泛應用於通訊及測試工程的序向電路，用來提供 section decoder 輸入端的信號以
便將矩陣 D 的適當列值輸出到 multiply-and-add tree 與 A 矩陣的適當行進行先乘後加的動
作。 
如下圖所示本計畫的主要目的在於將測試軟體工具所產生的測試向量(test pattern)透過
Decompressor 的測試向量產生電路來完成，此一電路再經由 Altera 公司的 FPGA 發展軟體
Quartus II 編輯為一個硬體描述語言—Verilog 檔案經由編譯與時序模擬等程序後將測試向
量產生電路的輸出信號轉換為與時間有關的 TBL 檔案(table file)，如此再將 TBL 檔案送到
可程式向量產生器(programmable pattern generator)即可產生待測電路(circuit under test)所需
要的測試向量，如此可以經由自動化的方式來對可程式向量產生器設定輸出接腳與波形，
跟傳統的人工方法相比較可以大量地節省設定時間並減少設定誤差。  
 
