Fitter report for rafaelAula2
Wed Aug 20 15:23:19 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Aug 20 15:23:19 2025       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; rafaelAula2                                 ;
; Top-level Entity Name              ; SAP_BR                                      ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 544 / 49,760 ( 1 % )                        ;
;     Total combinational functions  ; 453 / 49,760 ( < 1 % )                      ;
;     Dedicated logic registers      ; 171 / 49,760 ( < 1 % )                      ;
; Total registers                    ; 171                                         ;
; Total pins                         ; 62 / 360 ( 17 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; A          ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; B          ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; C          ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; G1         ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; G2A        ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; G2B        ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; Y0         ; PIN_B11       ; QSF Assignment ;
; Location     ;                ;              ; Y1         ; PIN_A11       ; QSF Assignment ;
; Location     ;                ;              ; Y2         ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; Y3         ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; Y4         ; PIN_C13       ; QSF Assignment ;
; Location     ;                ;              ; Y5         ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; Y6         ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; Y7         ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; pin_name1  ; PIN_C10       ; QSF Assignment ;
; Location     ;                ;              ; pin_name2  ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; pin_name3  ; PIN_A8        ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; A          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; B          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; C          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; G1         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; G2A        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; G2B        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; Y0         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; Y1         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; Y2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; Y3         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; Y4         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; Y5         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; Y6         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; Y7         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; pin_name1  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; pin_name2  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; SAP_BR         ;              ; pin_name3  ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 769 ) ; 0.00 % ( 0 / 769 )         ; 0.00 % ( 0 / 769 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 769 ) ; 0.00 % ( 0 / 769 )         ; 0.00 % ( 0 / 769 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 753 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/civ/SAP-BR/output_files/rafaelAula2.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 544 / 49,760 ( 1 % )   ;
;     -- Combinational with no register       ; 373                    ;
;     -- Register only                        ; 91                     ;
;     -- Combinational with a register        ; 80                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 373                    ;
;     -- 3 input functions                    ; 60                     ;
;     -- <=2 input functions                  ; 20                     ;
;     -- Register only                        ; 91                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 453                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 171 / 51,509 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 171 / 49,760 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 83 / 3,110 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 62 / 360 ( 17 % )      ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0.7% / 0.7% / 0.8%     ;
; Peak interconnect usage (total/H/V)         ; 15.9% / 14.9% / 17.3%  ;
; Maximum fan-out                             ; 128                    ;
; Highest non-global fan-out                  ; 128                    ;
; Total fan-out                               ; 2352                   ;
; Average fan-out                             ; 2.73                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 544 / 49760 ( 1 % )   ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 373                   ; 0                              ;
;     -- Register only                        ; 91                    ; 0                              ;
;     -- Combinational with a register        ; 80                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 373                   ; 0                              ;
;     -- 3 input functions                    ; 60                    ; 0                              ;
;     -- <=2 input functions                  ; 20                    ; 0                              ;
;     -- Register only                        ; 91                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 453                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 171                   ; 0                              ;
;     -- Dedicated logic registers            ; 171 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 83 / 3110 ( 3 % )     ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 62                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2358                  ; 8                              ;
;     -- Registered Connections               ; 430                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 17                    ; 0                              ;
;     -- Output Ports                         ; 45                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; BTN_RST         ; M8    ; 2        ; 0            ; 18           ; 14           ; 43                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; CLOCK           ; AB13  ; 4        ; 40           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; HLT             ; Y11   ; 4        ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MAR_ADDR_PROG_0 ; AA9   ; 3        ; 34           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MAR_ADDR_PROG_1 ; AB2   ; 3        ; 22           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MAR_ADDR_PROG_2 ; B7    ; 8        ; 34           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; MAR_ADDR_PROG_3 ; V9    ; 3        ; 31           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; PROG            ; AA7   ; 3        ; 29           ; 0            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RAM_PROG_0      ; P8    ; 2        ; 0            ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RAM_PROG_1      ; AB5   ; 3        ; 29           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RAM_PROG_2      ; W15   ; 4        ; 54           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RAM_PROG_3      ; P11   ; 3        ; 34           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RAM_PROG_4      ; V8    ; 3        ; 20           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RAM_PROG_5      ; AB12  ; 4        ; 40           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RAM_PROG_6      ; AA6   ; 3        ; 29           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; RAM_PROG_7      ; V10   ; 3        ; 31           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; WR_PROG         ; E10   ; 8        ; 36           ; 39           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ACC_IN     ; AA14  ; 4        ; 51           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ACC_OUT    ; R12   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_OUT    ; W9    ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AL_0       ; V12   ; 4        ; 38           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AL_1       ; P9    ; 3        ; 22           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_OUT_0    ; W10   ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_OUT_1    ; AA3   ; 3        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_OUT_2    ; V14   ; 4        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_OUT_3    ; P13   ; 4        ; 51           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_OUT_4    ; P10   ; 3        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_OUT_5    ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_OUT_6    ; AB8   ; 3        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; A_OUT_7    ; AA11  ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; BR_IN      ; AB14  ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_OUT_0    ; AB11  ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_OUT_1    ; AB6   ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_OUT_2    ; V7    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_OUT_3    ; AB10  ; 4        ; 38           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_OUT_4    ; W8    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_OUT_5    ; AA12  ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_OUT_6    ; P12   ; 4        ; 40           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; B_OUT_7    ; W11   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IR_IN      ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; IR_OUT     ; AB4   ; 3        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; JMP        ; AA5   ; 3        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR_ADDR_0 ; Y10   ; 3        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR_ADDR_1 ; AB7   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR_ADDR_2 ; AA10  ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR_ADDR_3 ; AB9   ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; MAR_IN     ; R7    ; 2        ; 0            ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; NOT        ; AA13  ; 4        ; 49           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OPR_IN     ; V13   ; 4        ; 49           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OR_OUT_0   ; W13   ; 4        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OR_OUT_1   ; W14   ; 4        ; 49           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OR_OUT_2   ; AA15  ; 4        ; 54           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OR_OUT_3   ; R11   ; 3        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OR_OUT_4   ; W12   ; 4        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OR_OUT_5   ; R13   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OR_OUT_6   ; V5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; OR_OUT_7   ; AA8   ; 3        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_INC     ; Y13   ; 4        ; 51           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT     ; R10   ; 3        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAM_IN     ; W2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RAM_OUT    ; Y14   ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SUB        ; V11   ; 4        ; 38           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
; 3        ; 28 / 48 ( 58 % ) ; 2.5V          ; --           ;
; 4        ; 28 / 48 ( 58 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 6 / 36 ( 17 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; A_OUT_1                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; JMP                                            ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; RAM_PROG_6                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; PROG                                           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; OR_OUT_7                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; MAR_ADDR_PROG_0                                ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; MAR_ADDR_2                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 180        ; 4        ; A_OUT_7                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; B_OUT_5                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; NOT                                            ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 201        ; 4        ; ACC_IN                                         ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; OR_OUT_2                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; MAR_ADDR_PROG_1                                ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; IR_OUT                                         ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB5      ; 159        ; 3        ; RAM_PROG_1                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; B_OUT_1                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; MAR_ADDR_1                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; A_OUT_6                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; MAR_ADDR_3                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; B_OUT_3                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; B_OUT_0                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; RAM_PROG_5                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; CLOCK                                          ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; BR_IN                                          ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 203        ; 4        ; IR_IN                                          ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; A_OUT_5                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; MAR_ADDR_PROG_2                                ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; WR_PROG                                        ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; BTN_RST                                        ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RAM_PROG_0                                     ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P9       ; 142        ; 3        ; AL_1                                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ; 154        ; 3        ; A_OUT_4                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ; 166        ; 3        ; RAM_PROG_3                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 178        ; 4        ; B_OUT_6                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 198        ; 4        ; A_OUT_3                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; MAR_IN                                         ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; PC_OUT                                         ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 164        ; 3        ; OR_OUT_3                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 176        ; 4        ; ACC_OUT                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 196        ; 4        ; OR_OUT_5                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; OR_OUT_6                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; B_OUT_2                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 138        ; 3        ; RAM_PROG_4                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 160        ; 3        ; MAR_ADDR_PROG_3                                ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 162        ; 3        ; RAM_PROG_7                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 172        ; 4        ; SUB                                            ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 174        ; 4        ; AL_0                                           ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 192        ; 4        ; OPR_IN                                         ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 204        ; 4        ; A_OUT_2                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RAM_IN                                         ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; B_OUT_4                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ; 144        ; 3        ; ALU_OUT                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ; 146        ; 3        ; A_OUT_0                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 173        ; 4        ; B_OUT_7                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 193        ; 4        ; OR_OUT_4                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 195        ; 4        ; OR_OUT_0                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 194        ; 4        ; OR_OUT_1                                       ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W15      ; 206        ; 4        ; RAM_PROG_2                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; MAR_ADDR_0                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; HLT                                            ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; PC_INC                                         ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 202        ; 4        ; RAM_OUT                                        ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; OR_OUT_0        ; Incomplete set of assignments ;
; OR_OUT_1        ; Incomplete set of assignments ;
; OR_OUT_2        ; Incomplete set of assignments ;
; OR_OUT_3        ; Incomplete set of assignments ;
; OR_OUT_4        ; Incomplete set of assignments ;
; OR_OUT_5        ; Incomplete set of assignments ;
; OR_OUT_6        ; Incomplete set of assignments ;
; OR_OUT_7        ; Incomplete set of assignments ;
; MAR_ADDR_0      ; Incomplete set of assignments ;
; MAR_ADDR_1      ; Incomplete set of assignments ;
; MAR_ADDR_2      ; Incomplete set of assignments ;
; MAR_ADDR_3      ; Incomplete set of assignments ;
; B_OUT_0         ; Incomplete set of assignments ;
; B_OUT_1         ; Incomplete set of assignments ;
; B_OUT_2         ; Incomplete set of assignments ;
; B_OUT_3         ; Incomplete set of assignments ;
; B_OUT_4         ; Incomplete set of assignments ;
; B_OUT_5         ; Incomplete set of assignments ;
; B_OUT_6         ; Incomplete set of assignments ;
; B_OUT_7         ; Incomplete set of assignments ;
; A_OUT_0         ; Incomplete set of assignments ;
; A_OUT_1         ; Incomplete set of assignments ;
; A_OUT_2         ; Incomplete set of assignments ;
; A_OUT_3         ; Incomplete set of assignments ;
; A_OUT_4         ; Incomplete set of assignments ;
; A_OUT_5         ; Incomplete set of assignments ;
; A_OUT_6         ; Incomplete set of assignments ;
; A_OUT_7         ; Incomplete set of assignments ;
; PC_INC          ; Incomplete set of assignments ;
; JMP             ; Incomplete set of assignments ;
; PC_OUT          ; Incomplete set of assignments ;
; MAR_IN          ; Incomplete set of assignments ;
; RAM_IN          ; Incomplete set of assignments ;
; RAM_OUT         ; Incomplete set of assignments ;
; IR_IN           ; Incomplete set of assignments ;
; IR_OUT          ; Incomplete set of assignments ;
; ACC_OUT         ; Incomplete set of assignments ;
; ACC_IN          ; Incomplete set of assignments ;
; SUB             ; Incomplete set of assignments ;
; AL_1            ; Incomplete set of assignments ;
; AL_0            ; Incomplete set of assignments ;
; ALU_OUT         ; Incomplete set of assignments ;
; NOT             ; Incomplete set of assignments ;
; BR_IN           ; Incomplete set of assignments ;
; OPR_IN          ; Incomplete set of assignments ;
; MAR_ADDR_PROG_0 ; Incomplete set of assignments ;
; PROG            ; Incomplete set of assignments ;
; MAR_ADDR_PROG_1 ; Incomplete set of assignments ;
; MAR_ADDR_PROG_2 ; Incomplete set of assignments ;
; MAR_ADDR_PROG_3 ; Incomplete set of assignments ;
; WR_PROG         ; Incomplete set of assignments ;
; BTN_RST         ; Incomplete set of assignments ;
; CLOCK           ; Incomplete set of assignments ;
; HLT             ; Incomplete set of assignments ;
; RAM_PROG_0      ; Incomplete set of assignments ;
; RAM_PROG_1      ; Incomplete set of assignments ;
; RAM_PROG_2      ; Incomplete set of assignments ;
; RAM_PROG_3      ; Incomplete set of assignments ;
; RAM_PROG_4      ; Incomplete set of assignments ;
; RAM_PROG_5      ; Incomplete set of assignments ;
; RAM_PROG_6      ; Incomplete set of assignments ;
; RAM_PROG_7      ; Incomplete set of assignments ;
; OR_OUT_0        ; Missing location assignment   ;
; OR_OUT_1        ; Missing location assignment   ;
; OR_OUT_2        ; Missing location assignment   ;
; OR_OUT_3        ; Missing location assignment   ;
; OR_OUT_4        ; Missing location assignment   ;
; OR_OUT_5        ; Missing location assignment   ;
; OR_OUT_6        ; Missing location assignment   ;
; OR_OUT_7        ; Missing location assignment   ;
; MAR_ADDR_0      ; Missing location assignment   ;
; MAR_ADDR_1      ; Missing location assignment   ;
; MAR_ADDR_2      ; Missing location assignment   ;
; MAR_ADDR_3      ; Missing location assignment   ;
; B_OUT_0         ; Missing location assignment   ;
; B_OUT_1         ; Missing location assignment   ;
; B_OUT_2         ; Missing location assignment   ;
; B_OUT_3         ; Missing location assignment   ;
; B_OUT_4         ; Missing location assignment   ;
; B_OUT_5         ; Missing location assignment   ;
; B_OUT_6         ; Missing location assignment   ;
; B_OUT_7         ; Missing location assignment   ;
; A_OUT_0         ; Missing location assignment   ;
; A_OUT_1         ; Missing location assignment   ;
; A_OUT_2         ; Missing location assignment   ;
; A_OUT_3         ; Missing location assignment   ;
; A_OUT_4         ; Missing location assignment   ;
; A_OUT_5         ; Missing location assignment   ;
; A_OUT_6         ; Missing location assignment   ;
; A_OUT_7         ; Missing location assignment   ;
; PC_INC          ; Missing location assignment   ;
; JMP             ; Missing location assignment   ;
; PC_OUT          ; Missing location assignment   ;
; MAR_IN          ; Missing location assignment   ;
; RAM_IN          ; Missing location assignment   ;
; RAM_OUT         ; Missing location assignment   ;
; IR_IN           ; Missing location assignment   ;
; IR_OUT          ; Missing location assignment   ;
; ACC_OUT         ; Missing location assignment   ;
; ACC_IN          ; Missing location assignment   ;
; SUB             ; Missing location assignment   ;
; AL_1            ; Missing location assignment   ;
; AL_0            ; Missing location assignment   ;
; ALU_OUT         ; Missing location assignment   ;
; NOT             ; Missing location assignment   ;
; BR_IN           ; Missing location assignment   ;
; OPR_IN          ; Missing location assignment   ;
; MAR_ADDR_PROG_0 ; Missing location assignment   ;
; PROG            ; Missing location assignment   ;
; MAR_ADDR_PROG_1 ; Missing location assignment   ;
; MAR_ADDR_PROG_2 ; Missing location assignment   ;
; MAR_ADDR_PROG_3 ; Missing location assignment   ;
; WR_PROG         ; Missing location assignment   ;
; BTN_RST         ; Missing location assignment   ;
; CLOCK           ; Missing location assignment   ;
; HLT             ; Missing location assignment   ;
; RAM_PROG_0      ; Missing location assignment   ;
; RAM_PROG_1      ; Missing location assignment   ;
; RAM_PROG_2      ; Missing location assignment   ;
; RAM_PROG_3      ; Missing location assignment   ;
; RAM_PROG_4      ; Missing location assignment   ;
; RAM_PROG_5      ; Missing location assignment   ;
; RAM_PROG_6      ; Missing location assignment   ;
; RAM_PROG_7      ; Missing location assignment   ;
+-----------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                            ; Entity Name             ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------+-------------------------+--------------+
; |SAP_BR                               ; 544 (1)     ; 171 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 62   ; 0            ; 373 (1)      ; 91 (0)            ; 80 (0)           ; 0          ; |SAP_BR                                                                        ; SAP_BR                  ; work         ;
;    |ACC:inst5|                        ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 7 (0)            ; 0          ; |SAP_BR|ACC:inst5                                                              ; ACC                     ; work         ;
;       |Buffers_TriState_8:inst4|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|ACC:inst5|Buffers_TriState_8:inst4                                     ; Buffers_TriState_8      ; work         ;
;       |SN74LS173:inst1|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |SAP_BR|ACC:inst5|SN74LS173:inst1                                              ; SN74LS173               ; work         ;
;       |SN74LS173:inst|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0          ; |SAP_BR|ACC:inst5|SN74LS173:inst                                               ; SN74LS173               ; work         ;
;    |BR:inst8|                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |SAP_BR|BR:inst8                                                               ; BR                      ; work         ;
;       |SN74LS173:inst1|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |SAP_BR|BR:inst8|SN74LS173:inst1                                               ; SN74LS173               ; work         ;
;       |SN74LS173:inst|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |SAP_BR|BR:inst8|SN74LS173:inst                                                ; SN74LS173               ; work         ;
;    |CTRL:inst3|                       ; 89 (2)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (2)       ; 0 (0)             ; 8 (0)            ; 0          ; |SAP_BR|CTRL:inst3                                                             ; CTRL                    ; work         ;
;       |EEPROM_53x18_FULL:inst4|       ; 84 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (1)       ; 0 (0)             ; 8 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4                                     ; EEPROM_53x18_FULL       ; work         ;
;          |DEMUX_3bits_3:inst184|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|DEMUX_3bits_3:inst184               ; DEMUX_3bits_3           ; work         ;
;          |DEMUX_3bits_3:inst293|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|DEMUX_3bits_3:inst293               ; DEMUX_3bits_3           ; work         ;
;          |DEMUX_3bits_3:inst504|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|DEMUX_3bits_3:inst504               ; DEMUX_3bits_3           ; work         ;
;          |DEMUX_3bits_3:inst513|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|DEMUX_3bits_3:inst513               ; DEMUX_3bits_3           ; work         ;
;          |DEMUX_3bits_3:inst|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|DEMUX_3bits_3:inst                  ; DEMUX_3bits_3           ; work         ;
;          |DEMUX_4bits:inst547|        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|DEMUX_4bits:inst547                 ; DEMUX_4bits             ; work         ;
;             |DM74LS138:inst4|         ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|DEMUX_4bits:inst547|DM74LS138:inst4 ; DM74LS138               ; work         ;
;          |EEPROM_1bit:inst1695|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst1695                ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst1726|       ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst1726                ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst1728|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst1728                ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst1767|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst1767                ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst1840|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst1840                ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst35b8|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst35b8                ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst408|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst408                 ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst410|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst410                 ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst418|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst418                 ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst445|        ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst445                 ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst455|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst455                 ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst458|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst458                 ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst460|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst460                 ; EEPROM_1bit             ; work         ;
;          |EEPROM_1bit:inst840|        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst840                 ; EEPROM_1bit             ; work         ;
;       |FEC:inst|                      ; 6 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |SAP_BR|CTRL:inst3|FEC:inst                                                    ; FEC                     ; work         ;
;          |DM74LS161A:inst|            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0          ; |SAP_BR|CTRL:inst3|FEC:inst|DM74LS161A:inst                                    ; DM74LS161A              ; work         ;
;    |IR:inst2|                         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 7 (0)            ; 0          ; |SAP_BR|IR:inst2                                                               ; IR                      ; work         ;
;       |SN74LS173:inst1|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |SAP_BR|IR:inst2|SN74LS173:inst1                                               ; SN74LS173               ; work         ;
;       |SN74LS173:inst|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; 0          ; |SAP_BR|IR:inst2|SN74LS173:inst                                                ; SN74LS173               ; work         ;
;    |MAR:inst1|                        ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |SAP_BR|MAR:inst1                                                              ; MAR                     ; work         ;
;       |MuxDuplode4bits:inst|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |SAP_BR|MAR:inst1|MuxDuplode4bits:inst                                         ; MuxDuplode4bits         ; work         ;
;       |SN74LS173:inst1|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |SAP_BR|MAR:inst1|SN74LS173:inst1                                              ; SN74LS173               ; work         ;
;    |O_R:inst24|                       ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0          ; |SAP_BR|O_R:inst24                                                             ; O_R                     ; work         ;
;       |SN74LS173:inst1|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |SAP_BR|O_R:inst24|SN74LS173:inst1                                             ; SN74LS173               ; work         ;
;       |SN74LS173:inst|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |SAP_BR|O_R:inst24|SN74LS173:inst                                              ; SN74LS173               ; work         ;
;    |PC:inst|                          ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |SAP_BR|PC:inst                                                                ; PC                      ; work         ;
;       |DM74LS161A:inst|               ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; 0          ; |SAP_BR|PC:inst|DM74LS161A:inst                                                ; DM74LS161A              ; work         ;
;    |RAM:inst12|                       ; 345 (4)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (4)      ; 81 (0)            ; 47 (0)           ; 0          ; |SAP_BR|RAM:inst12                                                             ; RAM                     ; work         ;
;       |Buffers_TriState_8:inst4|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Buffers_TriState_8:inst4                                    ; Buffers_TriState_8      ; work         ;
;       |Cell_8x8_bits:inst2|           ; 142 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 45 (0)            ; 19 (0)           ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2                                         ; Cell_8x8_bits           ; work         ;
;          |Cell_1_bit:inst10|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst10                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst11|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst11                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst12|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst12                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst13|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst13                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst14|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst14                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst15|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst15                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst16|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst16                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst17|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst17                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst18|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst18                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst19|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst19                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst1|           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst1                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst20|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst20                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst21|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst21                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst22|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst22                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst23|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst23                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst24|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst24                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst25|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst25                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst26|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst26                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst27|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst27                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst28|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst28                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst29|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst29                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst2|           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst2                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst30|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst30                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst31|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst31                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst32|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst32                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst33|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst33                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst34|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst34                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst35|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst35                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst36|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst36                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst37|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst37                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst38|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst38                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst39|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst39                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst3|           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst3                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst40|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst40                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst41|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst41                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst42|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst42                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst43|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst43                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst44|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst44                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst45|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst45                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst46|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst46                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst47|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst47                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst48|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst48                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst49|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst49                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst4|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst4                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst50|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst50                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst51|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst51                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst52|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst52                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst53|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst53                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst54|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst54                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst55|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst55                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst56|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst56                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst57|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst57                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst58|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst58                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst59|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst59                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst5|           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst5                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst60|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst60                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst61|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst61                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst62|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst62                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst63|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst63                       ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst6|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst6                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst7|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst7                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst8|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst8                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst9|           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst9                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst|            ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst                         ; Cell_1_bit              ; work         ;
;       |Cell_8x8_bits:inst|            ; 212 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)      ; 36 (0)            ; 42 (0)           ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst                                          ; Cell_8x8_bits           ; work         ;
;          |Cell_1_bit:inst10|          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst10                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst11|          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst11                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst12|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst12                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst13|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst13                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst14|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst14                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst15|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst15                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst16|          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 5 (5)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst16                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst17|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst17                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst18|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst18                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst19|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst19                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst1|           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst1                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst20|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst20                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst21|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst21                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst22|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst22                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst23|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst23                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst24|          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 3 (3)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst24                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst25|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst25                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst26|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst26                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst27|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst27                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst28|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst28                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst29|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst29                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst2|           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst2                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst30|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst30                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst31|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst31                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst32|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst32                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst33|          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 3 (3)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst33                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst34|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst34                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst35|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst35                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst36|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst36                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst37|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst37                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst38|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst38                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst39|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst39                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst3|           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst3                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst40|          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 5 (5)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst40                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst41|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst41                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst42|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst42                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst43|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst43                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst44|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst44                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst45|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst45                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst46|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst46                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst47|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst47                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst48|          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 4 (4)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst48                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst49|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst49                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst4|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst4                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst50|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst50                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst51|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst51                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst52|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst52                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst53|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst53                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst54|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst54                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst55|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst55                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst56|          ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst56                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst57|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst57                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst58|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst58                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst59|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst59                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst5|           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst5                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst60|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst60                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst61|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst61                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst62|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst62                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst63|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst63                        ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst6|           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst6                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst7|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst7                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst8|           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst8                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst9|           ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst9                         ; Cell_1_bit              ; work         ;
;          |Cell_1_bit:inst|            ; 21 (21)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 1 (1)            ; 0          ; |SAP_BR|RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst                          ; Cell_1_bit              ; work         ;
;       |MuxDuplode8bits:inst7|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |SAP_BR|RAM:inst12|MuxDuplode8bits:inst7                                       ; MuxDuplode8bits         ; work         ;
;    |ULA_Iago:inst7|                   ; 89 (2)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (1)       ; 0 (0)             ; 22 (1)           ; 0          ; |SAP_BR|ULA_Iago:inst7                                                         ; ULA_Iago                ; work         ;
;       |Buffers_TriState_8:inst59|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|ULA_Iago:inst7|Buffers_TriState_8:inst59                               ; Buffers_TriState_8      ; work         ;
;       |Buffers_TriState_8:inst62|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |SAP_BR|ULA_Iago:inst7|Buffers_TriState_8:inst62                               ; Buffers_TriState_8      ; work         ;
;       |Buffers_TriState_8:inst63|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|ULA_Iago:inst7|Buffers_TriState_8:inst63                               ; Buffers_TriState_8      ; work         ;
;       |Buffers_TriState_8:inst65|     ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 11 (11)          ; 0          ; |SAP_BR|ULA_Iago:inst7|Buffers_TriState_8:inst65                               ; Buffers_TriState_8      ; work         ;
;       |Seletor4Canais:inst55|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |SAP_BR|ULA_Iago:inst7|Seletor4Canais:inst55                                   ; Seletor4Canais          ; work         ;
;       |Somador_Completo_74_283:inst3| ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; 0          ; |SAP_BR|ULA_Iago:inst7|Somador_Completo_74_283:inst3                           ; Somador_Completo_74_283 ; work         ;
;       |Somador_Completo_74_283:inst|  ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; 0          ; |SAP_BR|ULA_Iago:inst7|Somador_Completo_74_283:inst                            ; Somador_Completo_74_283 ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; OR_OUT_0        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OR_OUT_1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OR_OUT_2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OR_OUT_3        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OR_OUT_4        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OR_OUT_5        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OR_OUT_6        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OR_OUT_7        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR_ADDR_0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR_ADDR_1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR_ADDR_2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR_ADDR_3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_OUT_0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_OUT_1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_OUT_2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_OUT_3         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_OUT_4         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_OUT_5         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_OUT_6         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B_OUT_7         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_OUT_0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_OUT_1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_OUT_2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_OUT_3         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_OUT_4         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_OUT_5         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_OUT_6         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A_OUT_7         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC_INC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; JMP             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PC_OUT          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR_IN          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_IN          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RAM_OUT         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IR_IN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IR_OUT          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ACC_OUT         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ACC_IN          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SUB             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AL_1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AL_0            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ALU_OUT         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NOT             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BR_IN           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OPR_IN          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MAR_ADDR_PROG_0 ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; PROG            ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; MAR_ADDR_PROG_1 ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; MAR_ADDR_PROG_2 ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; MAR_ADDR_PROG_3 ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; WR_PROG         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; BTN_RST         ; Input    ; (0) 0 ps      ; (6) 873 ps    ; --                    ; --  ; --   ;
; CLOCK           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; HLT             ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; RAM_PROG_0      ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; RAM_PROG_1      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; RAM_PROG_2      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; RAM_PROG_3      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; RAM_PROG_4      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; RAM_PROG_5      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; RAM_PROG_6      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; RAM_PROG_7      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; MAR_ADDR_PROG_0                                               ;                   ;         ;
;      - MAR:inst1|MuxDuplode4bits:inst|inst24~0                ; 0                 ; 6       ;
; PROG                                                          ;                   ;         ;
;      - MAR:inst1|MuxDuplode4bits:inst|inst24~0                ; 1                 ; 6       ;
;      - MAR:inst1|MuxDuplode4bits:inst|inst21~0                ; 1                 ; 6       ;
;      - MAR:inst1|MuxDuplode4bits:inst|inst18~0                ; 1                 ; 6       ;
;      - MAR:inst1|MuxDuplode4bits:inst|inst13~0                ; 1                 ; 6       ;
;      - RAM:inst12|instb                                       ; 1                 ; 6       ;
;      - RAM:inst12|inste~0                                     ; 1                 ; 6       ;
;      - CTRL:inst3|inst1~0                                     ; 1                 ; 6       ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst24~0              ; 1                 ; 6       ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst21~0              ; 1                 ; 6       ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst18~0              ; 1                 ; 6       ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst13~0              ; 1                 ; 6       ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst10~0              ; 1                 ; 6       ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst6~0               ; 1                 ; 6       ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst3~0               ; 1                 ; 6       ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst~0                ; 1                 ; 6       ;
;      - RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst1|inst1~4 ; 1                 ; 6       ;
; MAR_ADDR_PROG_1                                               ;                   ;         ;
;      - MAR:inst1|MuxDuplode4bits:inst|inst21~0                ; 1                 ; 6       ;
; MAR_ADDR_PROG_2                                               ;                   ;         ;
;      - MAR:inst1|MuxDuplode4bits:inst|inst18~0                ; 1                 ; 6       ;
; MAR_ADDR_PROG_3                                               ;                   ;         ;
;      - MAR:inst1|MuxDuplode4bits:inst|inst13~0                ; 0                 ; 6       ;
; WR_PROG                                                       ;                   ;         ;
;      - RAM:inst12|instb                                       ; 0                 ; 6       ;
;      - RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst1|inst1~4 ; 0                 ; 6       ;
; BTN_RST                                                       ;                   ;         ;
;      - CTRL:inst3|FEC:inst|DM74LS161A:inst|inst~0             ; 1                 ; 6       ;
;      - CTRL:inst3|FEC:inst|DM74LS161A:inst|inst2~0            ; 1                 ; 6       ;
;      - CTRL:inst3|FEC:inst|DM74LS161A:inst|inst1~0            ; 1                 ; 6       ;
;      - PC:inst|DM74LS161A:inst|inst~1                         ; 1                 ; 6       ;
;      - PC:inst|DM74LS161A:inst|inst1~1                        ; 1                 ; 6       ;
;      - PC:inst|DM74LS161A:inst|inst2~3                        ; 1                 ; 6       ;
;      - PC:inst|DM74LS161A:inst|inst3~2                        ; 1                 ; 6       ;
; CLOCK                                                         ;                   ;         ;
;      - CTRL:inst3|inst1                                       ; 0                 ; 0       ;
; HLT                                                           ;                   ;         ;
;      - CTRL:inst3|inst1~0                                     ; 0                 ; 6       ;
; RAM_PROG_0                                                    ;                   ;         ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst24~0              ; 1                 ; 6       ;
; RAM_PROG_1                                                    ;                   ;         ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst21~0              ; 0                 ; 6       ;
; RAM_PROG_2                                                    ;                   ;         ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst18~0              ; 1                 ; 6       ;
; RAM_PROG_3                                                    ;                   ;         ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst13~0              ; 1                 ; 6       ;
; RAM_PROG_4                                                    ;                   ;         ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst10~0              ; 0                 ; 6       ;
; RAM_PROG_5                                                    ;                   ;         ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst6~0               ; 0                 ; 6       ;
; RAM_PROG_6                                                    ;                   ;         ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst3~0               ; 0                 ; 6       ;
; RAM_PROG_7                                                    ;                   ;         ;
;      - RAM:inst12|MuxDuplode8bits:inst7|inst~0                ; 0                 ; 0       ;
+---------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+-------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                              ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; BTN_RST                                                           ; PIN_M8             ; 36      ; Async. clear  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst1726|inst10~24 ; LCCOMB_X39_Y8_N16  ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst1767|inst10~4  ; LCCOMB_X39_Y10_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst35b8|inst10~2  ; LCCOMB_X41_Y10_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst408|inst10~25  ; LCCOMB_X39_Y8_N14  ; 9       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst408|inst10~26  ; LCCOMB_X40_Y11_N28 ; 62      ; Output enable ; no     ; --                   ; --               ; --                        ;
; CTRL:inst3|EEPROM_53x18_FULL:inst4|EEPROM_1bit:inst460|inst10~1   ; LCCOMB_X42_Y6_N0   ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; CTRL:inst3|inst1                                                  ; LCCOMB_X40_Y11_N14 ; 38      ; Clock         ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; CTRL:inst3|inst1                                                  ; LCCOMB_X40_Y11_N14 ; 7       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst10|inst             ; LCCOMB_X35_Y9_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst11|inst             ; LCCOMB_X37_Y4_N10  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst12|inst             ; LCCOMB_X37_Y8_N16  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst13|inst             ; LCCOMB_X37_Y7_N24  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst14|inst             ; LCCOMB_X37_Y9_N16  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst15|inst             ; LCCOMB_X37_Y9_N22  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst16|inst             ; LCCOMB_X38_Y5_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst17|inst             ; LCCOMB_X37_Y12_N20 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst18|inst             ; LCCOMB_X37_Y9_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst19|inst             ; LCCOMB_X42_Y8_N12  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst1|inst              ; LCCOMB_X37_Y11_N30 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst20|inst             ; LCCOMB_X34_Y5_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst21|inst             ; LCCOMB_X37_Y11_N20 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst22|inst             ; LCCOMB_X40_Y9_N0   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst23|inst             ; LCCOMB_X40_Y9_N22  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst24|inst             ; LCCOMB_X34_Y9_N26  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst25|inst             ; LCCOMB_X38_Y13_N10 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst26|inst             ; LCCOMB_X35_Y9_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst27|inst             ; LCCOMB_X38_Y11_N26 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst28|inst             ; LCCOMB_X34_Y7_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst29|inst             ; LCCOMB_X39_Y12_N2  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst2|inst              ; LCCOMB_X34_Y9_N20  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst30|inst             ; LCCOMB_X38_Y10_N28 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst31|inst             ; LCCOMB_X36_Y8_N18  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst32|inst             ; LCCOMB_X38_Y12_N4  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst33|inst             ; LCCOMB_X40_Y12_N18 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst34|inst             ; LCCOMB_X42_Y10_N22 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst35|inst             ; LCCOMB_X37_Y8_N22  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst36|inst             ; LCCOMB_X38_Y10_N6  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst37|inst             ; LCCOMB_X39_Y12_N22 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst38|inst             ; LCCOMB_X38_Y9_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst39|inst             ; LCCOMB_X37_Y8_N14  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst3|inst              ; LCCOMB_X37_Y8_N26  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst40|inst             ; LCCOMB_X34_Y8_N18  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst41|inst             ; LCCOMB_X38_Y11_N30 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst42|inst             ; LCCOMB_X39_Y6_N8   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst43|inst             ; LCCOMB_X37_Y8_N8   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst44|inst             ; LCCOMB_X38_Y9_N26  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst45|inst             ; LCCOMB_X38_Y9_N8   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst46|inst             ; LCCOMB_X42_Y9_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst47|inst             ; LCCOMB_X43_Y9_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst48|inst             ; LCCOMB_X37_Y7_N26  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst49|inst             ; LCCOMB_X37_Y10_N8  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst4|inst              ; LCCOMB_X37_Y11_N8  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst50|inst             ; LCCOMB_X37_Y7_N22  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst51|inst             ; LCCOMB_X37_Y10_N16 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst52|inst             ; LCCOMB_X38_Y9_N12  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst53|inst             ; LCCOMB_X37_Y10_N6  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst54|inst             ; LCCOMB_X37_Y9_N24  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst55|inst             ; LCCOMB_X37_Y8_N20  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst56|inst             ; LCCOMB_X43_Y7_N20  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst57|inst             ; LCCOMB_X37_Y11_N22 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst58|inst             ; LCCOMB_X39_Y9_N8   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst59|inst             ; LCCOMB_X36_Y8_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst5|inst              ; LCCOMB_X38_Y5_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst60|inst             ; LCCOMB_X38_Y9_N6   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst61|inst             ; LCCOMB_X37_Y11_N28 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst62|inst             ; LCCOMB_X38_Y9_N2   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst63|inst             ; LCCOMB_X39_Y9_N0   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst6|inst              ; LCCOMB_X37_Y11_N16 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst7|inst              ; LCCOMB_X37_Y4_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst8|inst              ; LCCOMB_X34_Y7_N18  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst9|inst              ; LCCOMB_X37_Y8_N12  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst|inst               ; LCCOMB_X35_Y8_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst10|inst              ; LCCOMB_X38_Y10_N8  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst11|inst              ; LCCOMB_X38_Y5_N18  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst12|inst              ; LCCOMB_X35_Y7_N10  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst13|inst              ; LCCOMB_X38_Y8_N18  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst14|inst              ; LCCOMB_X37_Y9_N8   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst15|inst              ; LCCOMB_X37_Y7_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst16|inst              ; LCCOMB_X43_Y8_N16  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst17|inst              ; LCCOMB_X42_Y8_N16  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst18|inst              ; LCCOMB_X43_Y8_N6   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst19|inst              ; LCCOMB_X38_Y7_N22  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst1|inst               ; LCCOMB_X39_Y5_N14  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst20|inst              ; LCCOMB_X38_Y7_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst21|inst              ; LCCOMB_X38_Y8_N26  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst22|inst              ; LCCOMB_X39_Y10_N22 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst23|inst              ; LCCOMB_X41_Y9_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst24|inst              ; LCCOMB_X38_Y5_N12  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst25|inst              ; LCCOMB_X38_Y8_N12  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst26|inst              ; LCCOMB_X43_Y8_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst27|inst              ; LCCOMB_X35_Y9_N6   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst28|inst              ; LCCOMB_X38_Y9_N16  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst29|inst              ; LCCOMB_X39_Y4_N12  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst2|inst               ; LCCOMB_X37_Y9_N18  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst30|inst              ; LCCOMB_X38_Y7_N20  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst31|inst              ; LCCOMB_X38_Y7_N24  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst32|inst              ; LCCOMB_X38_Y8_N10  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst33|inst              ; LCCOMB_X38_Y10_N20 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst34|inst              ; LCCOMB_X42_Y8_N20  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst35|inst              ; LCCOMB_X39_Y13_N24 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst36|inst              ; LCCOMB_X39_Y10_N16 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst37|inst              ; LCCOMB_X38_Y8_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst38|inst              ; LCCOMB_X39_Y10_N6  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst39|inst              ; LCCOMB_X40_Y10_N24 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst3|inst               ; LCCOMB_X35_Y8_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst40|inst              ; LCCOMB_X38_Y9_N22  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst41|inst              ; LCCOMB_X38_Y8_N22  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst42|inst              ; LCCOMB_X42_Y8_N14  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst43|inst              ; LCCOMB_X34_Y6_N14  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst44|inst              ; LCCOMB_X38_Y9_N20  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst45|inst              ; LCCOMB_X38_Y8_N20  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst46|inst              ; LCCOMB_X37_Y9_N2   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst47|inst              ; LCCOMB_X41_Y6_N24  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst48|inst              ; LCCOMB_X36_Y9_N10  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst49|inst              ; LCCOMB_X38_Y8_N2   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst4|inst               ; LCCOMB_X38_Y8_N16  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst50|inst              ; LCCOMB_X36_Y8_N2   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst51|inst              ; LCCOMB_X37_Y5_N14  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst52|inst              ; LCCOMB_X37_Y9_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst53|inst              ; LCCOMB_X38_Y8_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst54|inst              ; LCCOMB_X37_Y9_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst55|inst              ; LCCOMB_X37_Y6_N26  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst56|inst              ; LCCOMB_X38_Y9_N14  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst57|inst              ; LCCOMB_X39_Y5_N10  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst58|inst              ; LCCOMB_X43_Y8_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst59|inst              ; LCCOMB_X43_Y7_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst5|inst               ; LCCOMB_X43_Y8_N22  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst60|inst              ; LCCOMB_X39_Y5_N16  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst61|inst              ; LCCOMB_X39_Y5_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst62|inst              ; LCCOMB_X39_Y10_N26 ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst63|inst              ; LCCOMB_X39_Y7_N30  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst6|inst               ; LCCOMB_X38_Y8_N24  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst7|inst               ; LCCOMB_X41_Y5_N4   ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst8|inst               ; LCCOMB_X38_Y10_N0  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst9|inst               ; LCCOMB_X37_Y5_N28  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst|inst                ; LCCOMB_X36_Y8_N12  ; 1       ; Clock         ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                  ;
+------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name             ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; BTN_RST          ; PIN_M8             ; 36      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; CTRL:inst3|inst1 ; LCCOMB_X40_Y11_N14 ; 38      ; 1                                    ; Global Clock         ; GCLK17           ; --                        ;
+------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 1,234 / 148,641 ( < 1 % ) ;
; C16 interconnects     ; 41 / 5,382 ( < 1 % )      ;
; C4 interconnects      ; 797 / 106,704 ( < 1 % )   ;
; Direct links          ; 146 / 148,641 ( < 1 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )           ;
; Local interconnects   ; 208 / 49,760 ( < 1 % )    ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 29 / 5,406 ( < 1 % )      ;
; R4 interconnects      ; 941 / 147,764 ( < 1 % )   ;
+-----------------------+---------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.55) ; Number of LABs  (Total = 83) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 8                            ;
; 2                                          ; 20                           ;
; 3                                          ; 9                            ;
; 4                                          ; 8                            ;
; 5                                          ; 3                            ;
; 6                                          ; 6                            ;
; 7                                          ; 3                            ;
; 8                                          ; 3                            ;
; 9                                          ; 1                            ;
; 10                                         ; 1                            ;
; 11                                         ; 2                            ;
; 12                                         ; 0                            ;
; 13                                         ; 1                            ;
; 14                                         ; 0                            ;
; 15                                         ; 1                            ;
; 16                                         ; 17                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.95) ; Number of LABs  (Total = 83) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 11                           ;
; 1 Clock                            ; 39                           ;
; 1 Clock enable                     ; 6                            ;
; 2 Clock enables                    ; 4                            ;
; 2 Clocks                           ; 19                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.61) ; Number of LABs  (Total = 83) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 6                            ;
; 3                                           ; 4                            ;
; 4                                           ; 16                           ;
; 5                                           ; 9                            ;
; 6                                           ; 8                            ;
; 7                                           ; 3                            ;
; 8                                           ; 6                            ;
; 9                                           ; 3                            ;
; 10                                          ; 3                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 2                            ;
; 18                                          ; 9                            ;
; 19                                          ; 1                            ;
; 20                                          ; 5                            ;
; 21                                          ; 1                            ;
; 22                                          ; 0                            ;
; 23                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.83) ; Number of LABs  (Total = 83) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 17                           ;
; 2                                               ; 25                           ;
; 3                                               ; 7                            ;
; 4                                               ; 4                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 5                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.19) ; Number of LABs  (Total = 83) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 8                            ;
; 4                                            ; 4                            ;
; 5                                            ; 10                           ;
; 6                                            ; 9                            ;
; 7                                            ; 7                            ;
; 8                                            ; 3                            ;
; 9                                            ; 5                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 4                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
; 34                                           ; 2                            ;
; 35                                           ; 1                            ;
; 36                                           ; 3                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 62        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 34           ; 45           ; 0            ; 34           ; 0            ; 0            ; 45           ; 0            ; 62        ; 62        ; 62        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 62           ; 62           ; 62           ; 62           ; 62           ; 0         ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ; 17           ; 62           ; 62           ; 62           ; 28           ; 17           ; 62           ; 28           ; 62           ; 62           ; 17           ; 62           ; 0         ; 0         ; 0         ; 62           ; 62           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; OR_OUT_0           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OR_OUT_1           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OR_OUT_2           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OR_OUT_3           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OR_OUT_4           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OR_OUT_5           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OR_OUT_6           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OR_OUT_7           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_ADDR_0         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_ADDR_1         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_ADDR_2         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_ADDR_3         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; B_OUT_0            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; B_OUT_1            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; B_OUT_2            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; B_OUT_3            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; B_OUT_4            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; B_OUT_5            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; B_OUT_6            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; B_OUT_7            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; A_OUT_0            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; A_OUT_1            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; A_OUT_2            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; A_OUT_3            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; A_OUT_4            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; A_OUT_5            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; A_OUT_6            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; A_OUT_7            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PC_INC             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; JMP                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PC_OUT             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_IN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_IN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_OUT            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IR_IN              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IR_OUT             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ACC_OUT            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ACC_IN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SUB                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AL_1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AL_0               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ALU_OUT            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; NOT                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BR_IN              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; OPR_IN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_ADDR_PROG_0    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; PROG               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_ADDR_PROG_1    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_ADDR_PROG_2    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAR_ADDR_PROG_3    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; WR_PROG            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BTN_RST            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HLT                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_PROG_0         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_PROG_1         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_PROG_2         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_PROG_3         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_PROG_4         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_PROG_5         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_PROG_6         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_PROG_7         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK,I/O       ; CLOCK                ; 176.3             ;
; CLOCK           ; CLOCK                ; 4.9               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                  ;
+--------------------------------------------------------+-----------------------------------+-------------------+
; Source Register                                        ; Destination Register              ; Delay Added in ns ;
+--------------------------------------------------------+-----------------------------------+-------------------+
; CTRL:inst3|FEC:inst|DM74LS161A:inst|inst1              ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; IR:inst2|SN74LS173:inst|inst26                         ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; IR:inst2|SN74LS173:inst|inst20                         ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; IR:inst2|SN74LS173:inst|inst15                         ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; IR:inst2|SN74LS173:inst|inst                           ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; CLOCK                                                  ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; PROG                                                   ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; HLT                                                    ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; CTRL:inst3|FEC:inst|DM74LS161A:inst|inst               ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; CTRL:inst3|FEC:inst|DM74LS161A:inst|inst2              ; ACC:inst5|SN74LS173:inst1|inst15  ; 3.098             ;
; MAR:inst1|SN74LS173:inst1|inst20                       ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; MAR_ADDR_PROG_1                                        ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; MAR:inst1|SN74LS173:inst1|inst15                       ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; MAR_ADDR_PROG_2                                        ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; WR_PROG                                                ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; MAR:inst1|SN74LS173:inst1|inst                         ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; MAR_ADDR_PROG_3                                        ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; MAR:inst1|SN74LS173:inst1|inst26                       ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; MAR_ADDR_PROG_0                                        ; BR:inst8|SN74LS173:inst1|inst26   ; 2.448             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst31|inst9  ; BR:inst8|SN74LS173:inst1|inst     ; 1.835             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst30|inst9  ; BR:inst8|SN74LS173:inst1|inst     ; 1.835             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst16|inst9  ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.775             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst18|inst9  ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.775             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst24|inst9  ; BR:inst8|SN74LS173:inst1|inst     ; 1.738             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst26|inst9  ; BR:inst8|SN74LS173:inst1|inst     ; 1.738             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst27|inst9  ; BR:inst8|SN74LS173:inst1|inst     ; 1.734             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst28|inst9  ; BR:inst8|SN74LS173:inst1|inst     ; 1.734             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst20|inst9 ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.691             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst22|inst9 ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.691             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst24|inst9 ; BR:inst8|SN74LS173:inst1|inst     ; 1.671             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst26|inst9 ; BR:inst8|SN74LS173:inst1|inst     ; 1.671             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst28|inst9 ; BR:inst8|SN74LS173:inst1|inst     ; 1.650             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst30|inst9 ; BR:inst8|SN74LS173:inst1|inst     ; 1.650             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst29|inst9 ; BR:inst8|SN74LS173:inst1|inst     ; 1.617             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst16|inst9 ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.556             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst18|inst9 ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.556             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst21|inst9 ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.546             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst23|inst9  ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.539             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst22|inst9  ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.539             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst|inst9   ; BR:inst8|SN74LS173:inst1|inst26   ; 1.511             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst5|inst9  ; BR:inst8|SN74LS173:inst1|inst26   ; 1.511             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst2|inst9  ; BR:inst8|SN74LS173:inst1|inst26   ; 1.480             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst10|inst9 ; BR:inst8|SN74LS173:inst1|inst26   ; 1.480             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst6|inst9  ; BR:inst8|SN74LS173:inst1|inst26   ; 1.468             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst63|inst9  ; O_R:inst24|SN74LS173:inst|inst    ; 1.455             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst62|inst9  ; O_R:inst24|SN74LS173:inst|inst    ; 1.455             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst3|inst9   ; BR:inst8|SN74LS173:inst1|inst26   ; 1.452             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst10|inst9  ; BR:inst8|SN74LS173:inst1|inst26   ; 1.452             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst|inst9    ; BR:inst8|SN74LS173:inst1|inst26   ; 1.446             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst5|inst9   ; BR:inst8|SN74LS173:inst1|inst26   ; 1.446             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst9|inst9   ; BR:inst8|SN74LS173:inst1|inst26   ; 1.433             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst2|inst9   ; BR:inst8|SN74LS173:inst1|inst26   ; 1.433             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst39|inst9  ; BR:inst8|SN74LS173:inst|inst26    ; 1.405             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst38|inst9  ; BR:inst8|SN74LS173:inst|inst26    ; 1.405             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst19|inst9  ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.395             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst20|inst9  ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.395             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst56|inst9  ; O_R:inst24|SN74LS173:inst|inst    ; 1.341             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst58|inst9  ; O_R:inst24|SN74LS173:inst|inst    ; 1.341             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst59|inst9  ; O_R:inst24|SN74LS173:inst|inst    ; 1.333             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst60|inst9  ; O_R:inst24|SN74LS173:inst|inst    ; 1.333             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst37|inst9 ; BR:inst8|SN74LS173:inst|inst26    ; 1.322             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst25|inst9 ; BR:inst8|SN74LS173:inst1|inst     ; 1.317             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst27|inst9 ; BR:inst8|SN74LS173:inst1|inst     ; 1.317             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst60|inst9 ; O_R:inst24|SN74LS173:inst|inst    ; 1.295             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst62|inst9 ; O_R:inst24|SN74LS173:inst|inst    ; 1.295             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst31|inst9 ; BR:inst8|SN74LS173:inst1|inst     ; 1.279             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst17|inst9  ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.271             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst21|inst9  ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.271             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst23|inst9 ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.269             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst56|inst9 ; O_R:inst24|SN74LS173:inst|inst    ; 1.265             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst58|inst9 ; O_R:inst24|SN74LS173:inst|inst    ; 1.265             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst17|inst9 ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.224             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst19|inst9 ; ACC:inst5|SN74LS173:inst1|inst15  ; 1.224             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst25|inst9  ; BR:inst8|SN74LS173:inst1|inst     ; 1.169             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst29|inst9  ; BR:inst8|SN74LS173:inst1|inst     ; 1.169             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst3|inst9  ; BR:inst8|SN74LS173:inst1|inst26   ; 1.095             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst1|inst9  ; BR:inst8|SN74LS173:inst1|inst26   ; 1.068             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst9|inst9  ; BR:inst8|SN74LS173:inst1|inst26   ; 1.068             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst33|inst9 ; BR:inst8|SN74LS173:inst|inst26    ; 1.063             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst34|inst9 ; BR:inst8|SN74LS173:inst|inst26    ; 1.063             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst36|inst9 ; BR:inst8|SN74LS173:inst|inst26    ; 1.056             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst38|inst9 ; BR:inst8|SN74LS173:inst|inst26    ; 1.056             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst1|inst9   ; BR:inst8|SN74LS173:inst1|inst26   ; 1.034             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst6|inst9   ; BR:inst8|SN74LS173:inst1|inst26   ; 1.034             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst47|inst9  ; O_R:inst24|SN74LS173:inst|inst20  ; 1.022             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst46|inst9  ; O_R:inst24|SN74LS173:inst|inst20  ; 1.022             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst33|inst9  ; BR:inst8|SN74LS173:inst|inst26    ; 0.964             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst34|inst9  ; BR:inst8|SN74LS173:inst|inst26    ; 0.964             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst40|inst9 ; O_R:inst24|SN74LS173:inst|inst20  ; 0.960             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst42|inst9 ; O_R:inst24|SN74LS173:inst|inst20  ; 0.960             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst61|inst9 ; O_R:inst24|SN74LS173:inst|inst    ; 0.959             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst35|inst9  ; BR:inst8|SN74LS173:inst|inst26    ; 0.936             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst36|inst9  ; BR:inst8|SN74LS173:inst|inst26    ; 0.936             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst15|inst9  ; O_R:inst24|SN74LS173:inst1|inst20 ; 0.819             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst14|inst9  ; O_R:inst24|SN74LS173:inst1|inst20 ; 0.819             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst32|inst9 ; BR:inst8|SN74LS173:inst|inst26    ; 0.818             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst35|inst9 ; BR:inst8|SN74LS173:inst|inst26    ; 0.818             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst57|inst9 ; O_R:inst24|SN74LS173:inst|inst    ; 0.810             ;
; RAM:inst12|Cell_8x8_bits:inst2|Cell_1_bit:inst59|inst9 ; O_R:inst24|SN74LS173:inst|inst    ; 0.810             ;
; RAM:inst12|Cell_8x8_bits:inst|Cell_1_bit:inst57|inst9  ; O_R:inst24|SN74LS173:inst|inst    ; 0.783             ;
+--------------------------------------------------------+-----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "rafaelAula2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 62 pins of 62 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rafaelAula2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CTRL:inst3|inst1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node IR:inst2|SN74LS173:inst|inst
        Info (176357): Destination node MAR:inst1|SN74LS173:inst1|inst
        Info (176357): Destination node MAR:inst1|SN74LS173:inst1|inst15
        Info (176357): Destination node MAR:inst1|SN74LS173:inst1|inst20
        Info (176357): Destination node MAR:inst1|SN74LS173:inst1|inst26
        Info (176357): Destination node RAM:inst12|inste~0
Info (176353): Automatically promoted node BTN_RST~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CTRL:inst3|FEC:inst|DM74LS161A:inst|inst~0
        Info (176357): Destination node CTRL:inst3|FEC:inst|DM74LS161A:inst|inst2~0
        Info (176357): Destination node CTRL:inst3|FEC:inst|DM74LS161A:inst|inst1~0
        Info (176357): Destination node PC:inst|DM74LS161A:inst|inst~1
        Info (176357): Destination node PC:inst|DM74LS161A:inst|inst1~1
        Info (176357): Destination node PC:inst|DM74LS161A:inst|inst2~3
        Info (176357): Destination node PC:inst|DM74LS161A:inst|inst3~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 61 (unused VREF, 2.5V VCCIO, 16 input, 45 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "C" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G2A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G2B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "Y7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pin_name1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pin_name2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pin_name3" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X33_Y0 to location X44_Y10
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 0.79 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/civ/SAP-BR/output_files/rafaelAula2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 823 megabytes
    Info: Processing ended: Wed Aug 20 15:23:20 2025
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/civ/SAP-BR/output_files/rafaelAula2.fit.smsg.


