# Exercício: Simulação da Sequência de Fibonacci em VHDL

Desenvolva um testbench em VHDL que calcule e imprima a sequência de Fibonacci. A sequência deve ser gerada e reportada sequencialmente, começando pelos números 0 e 1, até que o próximo número a ser gerado seja igual ou superior a uma constante pré-definida, `FIB_LIMIT`, que você deverá definir como 100. O objetivo deste exercício é praticar o uso de variáveis, constantes e loops em VHDL para simular uma sequência numérica conhecida.

---
