# 107-期末在线作业-3 (Final Online Assignment Set 3)

> **说明**：本文件收录了用户提供的第 23-40 题期末在线作业题（单选题），并整理了中英文对照、详细解析及知识点链接。
> **来源**：用户输入 "这是一份计算机组成原理的考试卷..."
> **题量**: 18
> **时间**：2025-11-30

## 一、单选题 (Multiple Choice Questions)

23. **The signals of interrupt request and acknowledgement exchange...**
    **CPU 与请求 I/O 模块之间交换中断请求和响应信号。CPU 发出响应（Acknowledgement）的原因是 ______。**
    A. 让 I/O 模块移除请求信号 (To allow I/O module to remove request signal)
    B. 让 CPU 从数据总线获取向量 (To allow CPU to get vector from data bus)
    C. a 和 b 都是 (Both a and b)
    D. 其他目的 (Other purposes)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): C**
>
> **解析 (Explanation)**: 当 CPU 响应中断时，它会发送 INTA（中断响应）信号。这个信号既通知 I/O 设备“我已经收到请求了，你可以撤销请求信号了”，同时也告诉设备“请把你的中断向量放到数据总线上，以便我去查找中断服务程序”。
>
> **相关知识点**: [25-中断系统.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/25-中断系统.md)

24. **The "MESI" means states of ______**
    **"MESI" 代表 ______ 的状态。**
    A. 内存 (Memory)
    B. 硬盘 (Hard Disk)
    C. 修改(Modified), 独占(Exclusive), 共享(Shared), 无效(Invalid)
    D. 总线 (Bus)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): C**
>
> **解析 (Explanation)**: MESI 是多核处理器中常见的**缓存一致性协议**（Cache Coherence Protocol）。它定义了 Cache Line 的四种状态：Modified（已修改）、Exclusive（独占）、Shared（共享）、Invalid（无效）。
>
> **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)

25. **Cache's write-through policy means...**
    **Cache 的“写通”（Write-through）策略意味着写操作写入主存 ______。**
    A. 同时也写入 Cache (as well as cache)
    B. 仅当 Cache 被替换时 (Only when cache is replaced)
    C. 仅当 Cache 命中时 (Only when cache hit)
    D. 从不写入 (Never write)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): A**
>
> **解析 (Explanation)**: Write-through（写通/直写）是指数据在写入 Cache 的同时，也同步写入主存，以保证数据一致性。
>
> **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)

26. **If the speed of main memory is as fast as CPU, which technique is not necessary?**
    **如果主存（Main Memory）的速度和 CPU 一样快，哪项技术就不需要了？**
    A. DMA
    B. 中断 (Interrupt)
    C. Cache (缓存)
    D. 流水线 (Pipeline)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): C**
>
> **解析 (Explanation)**: Cache 的存在是为了解决 CPU 快、主存慢的速度差异问题（Memory Wall）。如果主存足够快，能跟上 CPU 的速度，就不需要 Cache 了。
>
> **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)

27. **Which is not in the ALU?**
    **哪一个不在 ALU（算术逻辑单元）中？**
    A. 移位器 (Shifter)
    B. 加法器 (Adder)
    C. 求补器 (Complementer)
    D. 累加器 (Accumulator)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): D**
>
> **解析 (Explanation)**: Shifter, Adder, Complementer 是执行逻辑运算的**电路**，是 ALU 的核心组成部分。Accumulator（累加器）是一个**寄存器**（Register），虽然它紧密连接 ALU 并存储结果，但在经典的架构框图中，寄存器通常被画在 ALU 外部（作为输入/输出），属于寄存器组或特定的专用寄存器。
>
> **相关知识点**: [06-二进制运算.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/06-二进制运算.md)

28. **There are three kinds of BUSes. Which is not belong to them?**
    **总线有三种。哪一种不属于它们？**
    A. 地址总线 (Address Bus)
    B. 系统总线 (System Bus)
    C. 数据总线 (Data Bus)
    D. 控制总线 (Control Bus)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): B**
>
> **解析 (Explanation)**: 计算机的三大基础总线是：数据总线 (Data)、地址总线 (Address)、控制总线 (Control)。"System Bus" 是它们的统称，而不是其中一种具体的信号类型。
>
> **相关知识点**: [22-总线系统.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/22-总线系统.md)

29. **Which isn't function of computer?**
    **哪一个不是计算机的功能？**
    A. 数据移动 (Data movement)
    B. 数据操作 (Data operation)
    C. 数据存储 (Data storage)
    D. 数据创造 (Data creation)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): D**
>
> **解析 (Explanation)**: 计算机的功能包括数据的传输（I/O）、处理（Operation/Processing）和存储（Storage）。计算机处理数据，但不会凭空“创造”数据（Data creation 通常指数据源头的产生，如传感器或人类输入）。
>
> **相关知识点**: [01-计算机体系结构概述.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/01-计算机体系结构概述.md)

30. **Generally ______ cache is(are) divided to Instruction cache and Data cache.**
    **通常 ______ Cache 会被分为指令 Cache 和数据 Cache。**
    A. L1
    B. L2
    C. L3
    D. All

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): A**
>
> **解析 (Explanation)**: 为了支持指令流水线（同时取指和读写数据），L1 Cache 通常采用哈佛架构，分为 I-Cache（指令）和 D-Cache（数据）。L2 和 L3 通常是统一的（Unified）。
>
> **相关知识点**: [19-Cache技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/19-Cache技术.md)

31. **The Stack Use "Last In First Out" operation, the operating location is known as ______ of stack.**
    **栈使用“后进先出”操作，操作的位置被称为栈的 ______。**
    A. 底部 (Bottom)
    B. 顶部 (Top)
    C. 头部 (Head)
    D. 指针 (Pointer)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): B**
>
> **解析 (Explanation)**: 栈的所有操作（入栈 Push、出栈 Pop）都发生在栈顶（Top）。
>
> **相关知识点**: [26-子程序调用.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/26-子程序调用.md)

32. **Before DMA operation, CPU must send some information to DMA controller, which is not belong them:**
    **在 DMA 操作前，CPU 必须发送一些信息给 DMA 控制器，以下哪项不属于这些信息：**
    A. I/O 地址 (I/O address)
    B. 内存地址 (Memory address)
    C. 传送方向 (Transfer direction)
    D. 激活信号 (Active signal)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): D**
>
> **解析 (Explanation)**: CPU 初始化 DMA 时需要告知：设备地址 (I/O address)、主存起始地址 (Memory address)、数据量 (Word count) 和读写控制 (Transfer direction)。“Active signal”通常是总线握手状态，而不是 CPU 发送的配置参数。
>
> **相关知识点**: [24-DMA技术.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/24-DMA技术.md)

33. **If signed integer is 32-bit, its representation range is ______**
    **如果有符号整数是 32 位的，它的表示范围是 ______。**
    A. $-2^{32}$ ~ $2^{32}-1$
    B. $-2^{31}-1$ ~ $2^{31}$
    C. $-2^{31}$ ~ $2^{31}-1$
    D. $-2^{32}-1$ ~ $2^{32}$

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): C**
>
> **解析 (Explanation)**: 这是补码（Two's complement）的标准范围。32位中1位是符号位，31位是数值位。范围是 $-2^{n-1}$ 到 $2^{n-1}-1$。
>
> **相关知识点**: [04-定点数表示.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/04-定点数表示.md)

34. **SRAM is used for ______**
    **SRAM（静态随机存取存储器）被用于 ______。**
    A. 片上 Cache (On-chip Cache)
    B. 片外 Cache (Off-chip Cache)
    C. 主存 (Main Memory)
    D. A 和 B 都可以 (Both A and B)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): D**
>
> **解析 (Explanation)**: SRAM 速度快但昂贵，主要用于 Cache。现代 CPU 主要用片上 Cache（On-chip），早期计算机或特定架构可能包含片外 Cache（Off-chip）。两者皆用 SRAM。
>
> **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)

35. **Interrupt process steps are ______**
    **中断处理的步骤是 ______。**
    A. 分支, 挂起, 处理, 恢复
    B. 挂起, 恢复, 处理, 分支
    C. 挂起(suspending), 分支(branching), 处理(processing) & 恢复(resuming)
    D. 处理, 挂起, 分支, 恢复

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): C**
>
> **解析 (Explanation)**: 标准流程：1. **Suspend**: 保护现场，暂停当前程序。2. **Branch**: 跳转到中断向量地址。3. **Process**: 执行中断服务程序。4. **Resume**: 恢复现场，返回原程序。
>
> **相关知识点**: [25-中断系统.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/25-中断系统.md)

36. **Using hamming code, its purpose is of ______ one-bit error.**
    **使用海明码，其目的是 ______ 一位错误。**
    A. 检测并纠正 (Detecting and correcting)
    B. 仅检测 (Detecting only)
    C. 仅纠正 (Correcting only)
    D. 忽略 (Ignoring)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): A**
>
> **解析 (Explanation)**: 海明码（Hamming Code）最典型的特性是 SEC-DED（Single Error Correction, Double Error Detection），即可以**纠正**一位错误。
>
> **相关知识点**: [08-舍入与误差.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/08-舍入与误差.md)

37. **The SMP means ______**
    **SMP 意味着 ______。**
    A. 简单多处理 (Simple Multi-Processing)
    B. 共享内存处理 (Shared Memory Processing)
    C. 静态多处理 (Static Multi-Processing)
    D. 对称多处理 (Symmetric Multi-Processor)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): D**
>
> **解析 (Explanation)**: SMP (Symmetric Multi-Processor) 是对称多处理技术的缩写，指多个处理器共享内存和总线，地位平等。
>
> **相关知识点**: [01-计算机体系结构概述.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/01-计算机体系结构概述.md)

38. **Using Direct addressing, after fetch subcycle, ______ in MBR.**
    **使用直接寻址，在“取指周期”（fetch subcycle）结束后，MBR 中也是 ______。**
    A. 一条指令 (an instruction)
    B. 操作数 (operand)
    C. 地址 (address)
    D. 结果 (result)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): A**
>
> **解析 (Explanation)**: **取指周期**的任务是从内存中取出指令。流程：PC -> MAR -> Memory -> MBR (或 MDR) -> IR。所以在取指周期结束时，MBR 里存放的是刚从内存读出来的**指令**。
>
> **相关知识点**: [14-指令执行周期.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/14-指令执行周期.md)

39. **which type of memory has 6-transistor structure ______**
    **哪种类型的存储器具有 6 晶体管结构？**
    A. DRAM
    B. SRAM
    C. ROM
    D. Flash

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): B**
>
> **解析 (Explanation)**: 标准的 SRAM 存储单元由 6 个晶体管（6T）组成一个触发器结构。DRAM 通常是 1T1C（1个晶体管+1个电容）。
>
> **相关知识点**: [18-存储层次结构.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/18-存储层次结构.md)

40. **After the information flow of indirect subcycle, the content of MBR is ______**
    **在“间接寻址周期”（indirect subcycle）的信息流结束后，MBR 的内容是 ______。**
    A. 指令 (Instruction)
    B. 操作数 (Operand)
    C. 结果 (Result)
    D. 操作数的地址 (address of operand)

> [!example]- 查看答案与解析 (View Answer & Explanation)
> **答案 (Answer): D**
>
> **解析 (Explanation)**: **间接寻址**意味着指令中给出的地址不是操作数的真实地址，而是指向存放真实地址的内存单元。在间接周期中，CPU 根据指令中的地址去访问内存，读出的数据是**有效地址**（即操作数的真实地址）。这个有效地址会被读入 MBR。
>
> **相关知识点**: [10-寻址方式.md](file:///d:/我的笔记/计算机组成原理/1-核心笔记/精简版/10-寻址方式.md)
