// $Module: sc_core $
// $RegisterBank Version: V 1.0.00 $
// $Author:  $
// $Date: Tue, 02 Nov 2021 03:27:20 PM $
//

//GEN REG ADDR/OFFSET/MASK
#define  SC_CORE_SC_WRAP_REG_0  0x0
#define  SC_CORE_SC_WRAP_REG_1  0x4
#define  SC_CORE_SC_WRAP_REG_2  0x8
#define  SC_CORE_SC_CROP_REG_0  0xc
#define  SC_CORE_SC_CROP_REG_1  0x10
#define  SC_CORE_SC_CROP_REG_2  0x14
#define  SC_CORE_SC_CROP_REG_3  0x18
#define  SC_CORE_SC_CORE_CFG  0x40
#define  SC_CORE_SC_2TAP_CFG  0x44
#define  SC_CORE_SC_2TAP_NOR  0x48
#define  SC_CORE_SC_2_TAP_DBG  0x4c
#define  SC_CORE_BORDER_0  0x80
#define  SC_CORE_BORDER_1  0x84
#define  SC_CORE_REG_CHK_CTRL  0x90
#define  SC_CORE_CHK_AXI_VGOP_0  0x94
#define  SC_CORE_CHK_AXI_VGOP_1  0x98
#define  SC_CORE_CHK_AXI_WDATA  0x9c
#define  SC_CORE_SC_CORE_REG_0  0x118
#define  SC_CORE_SC_CORE_REG_1  0x11c
#define  SC_CORE_SC_CORE_REG_2  0x120
#define  SC_CORE_SC_CORE_REG_3  0x124
#define  SC_CORE_SC_CORE_REG_4  0x128
#define  SC_CORE_SC_CORE_REG_5  0x12c
#define  SC_CORE_SC_CORE_REG_6  0x130
#define  SC_CORE_SC_CORE_REG_7  0x134
#define  SC_CORE_SC_CORE_REG_8  0x138
#define  SC_CORE_SC_CORE_REG_9  0x13c
#define  SC_CORE_SC_CORE_REG_10  0x140
#define  SC_CORE_SC_CORE_REG_11  0x144
#define  SC_CORE_SC_CORE_REG_12  0x148
#define  SC_CORE_BLT_CIR_REG_0  0x200
#define  SC_CORE_BLT_CIR_REG_1  0x204
#define  SC_CORE_BLT_CIR_REG_2  0x208
#define  SC_CORE_BLT_CIR_REG_3  0x20c
#define  SC_CORE_BLT_CIR_REG_4  0x210
#define  SC_CORE_BLT_CIR_REG_5  0x214
#define  SC_CORE_BLT_CIR_REG_6  0x218
#define  SC_CORE_PRI_M_REG_0  0x300
#define  SC_CORE_PRI_M_REG_1  0x304
#define  SC_CORE_PRI_M_REG_2  0x308
#define  SC_CORE_PRI_M_REG_3  0x30c
#define  SC_CORE_PRI_M_REG_4  0x310
#define  SC_CORE_PRI_M_REG_5  0x318
#define  SC_CORE_PRI_M_REG_6  0x31c
#define  SC_CORE_PRI_M_REG_7  0x320
#define  SC_CORE_RESERVED_B0   0x0
#define  SC_CORE_RESERVED_B0_OFFSET 0
#define  SC_CORE_RESERVED_B0_MASK   0x1
#define  SC_CORE_REG_SC_CORE_BYPASS_EN   0x0
#define  SC_CORE_REG_SC_CORE_BYPASS_EN_OFFSET 1
#define  SC_CORE_REG_SC_CORE_BYPASS_EN_MASK   0x2
#define  SC_CORE_REG_VGOP_BYPASS_EN   0x0
#define  SC_CORE_REG_VGOP_BYPASS_EN_OFFSET 2
#define  SC_CORE_REG_VGOP_BYPASS_EN_MASK   0x4
#define  SC_CORE_RESERVED_B1   0x0
#define  SC_CORE_RESERVED_B1_OFFSET 3
#define  SC_CORE_RESERVED_B1_MASK   0x8
#define  SC_CORE_REG_DBG_EN   0x0
#define  SC_CORE_REG_DBG_EN_OFFSET 4
#define  SC_CORE_REG_DBG_EN_MASK   0x10
#define  SC_CORE_REG_CIR_BYPASS_EN   0x0
#define  SC_CORE_REG_CIR_BYPASS_EN_OFFSET 5
#define  SC_CORE_REG_CIR_BYPASS_EN_MASK   0x20
#define  SC_CORE_REG_DMA_BYPASS_EN   0x0
#define  SC_CORE_REG_DMA_BYPASS_EN_OFFSET 6
#define  SC_CORE_REG_DMA_BYPASS_EN_MASK   0x40
#define  SC_CORE_REG_PWR_TEST   0x0
#define  SC_CORE_REG_PWR_TEST_OFFSET 30
#define  SC_CORE_REG_PWR_TEST_MASK   0x40000000
#define  SC_CORE_REG_FORCE_CLK_ENABLE   0x0
#define  SC_CORE_REG_FORCE_CLK_ENABLE_OFFSET 31
#define  SC_CORE_REG_FORCE_CLK_ENABLE_MASK   0x80000000
#define  SC_CORE_REG_SW_RST   0x4
#define  SC_CORE_REG_SW_RST_OFFSET 0
#define  SC_CORE_REG_SW_RST_MASK   0x1
#define  SC_CORE_REG_SHDW_READ_SEL   0x4
#define  SC_CORE_REG_SHDW_READ_SEL_OFFSET 1
#define  SC_CORE_REG_SHDW_READ_SEL_MASK   0x2
#define  SC_CORE_REG_CROP_IDLE   0x8
#define  SC_CORE_REG_CROP_IDLE_OFFSET 0
#define  SC_CORE_REG_CROP_IDLE_MASK   0x1
#define  SC_CORE_REG_HSCALE_IDLE   0x8
#define  SC_CORE_REG_HSCALE_IDLE_OFFSET 1
#define  SC_CORE_REG_HSCALE_IDLE_MASK   0x2
#define  SC_CORE_REG_VSCALE_IDLE   0x8
#define  SC_CORE_REG_VSCALE_IDLE_OFFSET 2
#define  SC_CORE_REG_VSCALE_IDLE_MASK   0x4
#define  SC_CORE_REG_VGOP_IDLE   0x8
#define  SC_CORE_REG_VGOP_IDLE_OFFSET 3
#define  SC_CORE_REG_VGOP_IDLE_MASK   0x8
#define  SC_CORE_REG_SC_WDMA_IDLE   0x8
#define  SC_CORE_REG_SC_WDMA_IDLE_OFFSET 4
#define  SC_CORE_REG_SC_WDMA_IDLE_MASK   0x10
#define  SC_CORE_REG_SRC_WD   0xc
#define  SC_CORE_REG_SRC_WD_OFFSET 0
#define  SC_CORE_REG_SRC_WD_MASK   0xfff
#define  SC_CORE_REG_SRC_HT   0xc
#define  SC_CORE_REG_SRC_HT_OFFSET 12
#define  SC_CORE_REG_SRC_HT_MASK   0xfff000
#define  SC_CORE_REG_CROP_X_STR   0x10
#define  SC_CORE_REG_CROP_X_STR_OFFSET 0
#define  SC_CORE_REG_CROP_X_STR_MASK   0xfff
#define  SC_CORE_REG_CROP_Y_STR   0x10
#define  SC_CORE_REG_CROP_Y_STR_OFFSET 12
#define  SC_CORE_REG_CROP_Y_STR_MASK   0xfff000
#define  SC_CORE_REG_CROP_WD   0x14
#define  SC_CORE_REG_CROP_WD_OFFSET 0
#define  SC_CORE_REG_CROP_WD_MASK   0xfff
#define  SC_CORE_REG_CROP_HT   0x14
#define  SC_CORE_REG_CROP_HT_OFFSET 16
#define  SC_CORE_REG_CROP_HT_MASK   0xfff0000
#define  SC_CORE_REG_CROP_DEBUG   0x18
#define  SC_CORE_REG_CROP_DEBUG_OFFSET 0
#define  SC_CORE_REG_CROP_DEBUG_MASK   0xffffffff
#define  SC_CORE_REG_SC_CORE_CONFIG_RO   0x40
#define  SC_CORE_REG_SC_CORE_CONFIG_RO_OFFSET 0
#define  SC_CORE_REG_SC_CORE_CONFIG_RO_MASK   0xffffffff
#define  SC_CORE_REG_RESIZE_BLNR_MODE   0x44
#define  SC_CORE_REG_RESIZE_BLNR_MODE_OFFSET 0
#define  SC_CORE_REG_RESIZE_BLNR_MODE_MASK   0x1
#define  SC_CORE_REG_RESIZE_AREA_FAST   0x44
#define  SC_CORE_REG_RESIZE_AREA_FAST_OFFSET 1
#define  SC_CORE_REG_RESIZE_AREA_FAST_MASK   0x2
#define  SC_CORE_REG_RESIZE_DBG_SEL   0x44
#define  SC_CORE_REG_RESIZE_DBG_SEL_OFFSET 4
#define  SC_CORE_REG_RESIZE_DBG_SEL_MASK   0x70
#define  SC_CORE_REG_RESIZE_H_NOR   0x48
#define  SC_CORE_REG_RESIZE_H_NOR_OFFSET 0
#define  SC_CORE_REG_RESIZE_H_NOR_MASK   0xffff
#define  SC_CORE_REG_RESIZE_V_NOR   0x48
#define  SC_CORE_REG_RESIZE_V_NOR_OFFSET 16
#define  SC_CORE_REG_RESIZE_V_NOR_MASK   0xffff0000
#define  SC_CORE_REG_RESIZE_SC_DBG   0x4c
#define  SC_CORE_REG_RESIZE_SC_DBG_OFFSET 0
#define  SC_CORE_REG_RESIZE_SC_DBG_MASK   0xffffffff
#define  SC_CORE_REG_BD_R   0x80
#define  SC_CORE_REG_BD_R_OFFSET 0
#define  SC_CORE_REG_BD_R_MASK   0xff
#define  SC_CORE_REG_BD_G   0x80
#define  SC_CORE_REG_BD_G_OFFSET 8
#define  SC_CORE_REG_BD_G_MASK   0xff00
#define  SC_CORE_REG_BD_B   0x80
#define  SC_CORE_REG_BD_B_OFFSET 16
#define  SC_CORE_REG_BD_B_MASK   0xff0000
#define  SC_CORE_REG_BORDER_EN   0x80
#define  SC_CORE_REG_BORDER_EN_OFFSET 31
#define  SC_CORE_REG_BORDER_EN_MASK   0x80000000
#define  SC_CORE_REG_BORDER_X_STR   0x84
#define  SC_CORE_REG_BORDER_X_STR_OFFSET 0
#define  SC_CORE_REG_BORDER_X_STR_MASK   0xfff
#define  SC_CORE_REG_BORDER_Y_STR   0x84
#define  SC_CORE_REG_BORDER_Y_STR_OFFSET 16
#define  SC_CORE_REG_BORDER_Y_STR_MASK   0xfff0000
#define  SC_CORE_REG_CHKSUM_DAT_IN   0x90
#define  SC_CORE_REG_CHKSUM_DAT_IN_OFFSET 0
#define  SC_CORE_REG_CHKSUM_DAT_IN_MASK   0xff
#define  SC_CORE_REG_CHKSUM_DAT_OUT   0x90
#define  SC_CORE_REG_CHKSUM_DAT_OUT_OFFSET 8
#define  SC_CORE_REG_CHKSUM_DAT_OUT_MASK   0xff00
#define  SC_CORE_REG_CHECKSUM_EN   0x90
#define  SC_CORE_REG_CHECKSUM_EN_OFFSET 31
#define  SC_CORE_REG_CHECKSUM_EN_MASK   0x80000000
#define  SC_CORE_REG_CHKSUM_AXI_VGOP_0   0x94
#define  SC_CORE_REG_CHKSUM_AXI_VGOP_0_OFFSET 0
#define  SC_CORE_REG_CHKSUM_AXI_VGOP_0_MASK   0xffffffff
#define  SC_CORE_REG_CHKSUM_AXI_VGOP_1   0x98
#define  SC_CORE_REG_CHKSUM_AXI_VGOP_1_OFFSET 0
#define  SC_CORE_REG_CHKSUM_AXI_VGOP_1_MASK   0xffffffff
#define  SC_CORE_REG_CHKSUM_AXI_WDT   0x9c
#define  SC_CORE_REG_CHKSUM_AXI_WDT_OFFSET 0
#define  SC_CORE_REG_CHKSUM_AXI_WDT_MASK   0xffffffff
#define  SC_CORE_REG_COEF_ADDR   0x118
#define  SC_CORE_REG_COEF_ADDR_OFFSET 0
#define  SC_CORE_REG_COEF_ADDR_MASK   0x7f
#define  SC_CORE_REG_COEF_H_WR   0x118
#define  SC_CORE_REG_COEF_H_WR_OFFSET 8
#define  SC_CORE_REG_COEF_H_WR_MASK   0x100
#define  SC_CORE_REG_COEF_H_RD   0x118
#define  SC_CORE_REG_COEF_H_RD_OFFSET 9
#define  SC_CORE_REG_COEF_H_RD_MASK   0x200
#define  SC_CORE_REG_COEF_V_WR   0x118
#define  SC_CORE_REG_COEF_V_WR_OFFSET 10
#define  SC_CORE_REG_COEF_V_WR_MASK   0x400
#define  SC_CORE_REG_COEF_V_RD   0x118
#define  SC_CORE_REG_COEF_V_RD_OFFSET 11
#define  SC_CORE_REG_COEF_V_RD_MASK   0x800
#define  SC_CORE_REG_COEF_W0   0x11c
#define  SC_CORE_REG_COEF_W0_OFFSET 0
#define  SC_CORE_REG_COEF_W0_MASK   0xfff
#define  SC_CORE_REG_COEF_W1   0x11c
#define  SC_CORE_REG_COEF_W1_OFFSET 16
#define  SC_CORE_REG_COEF_W1_MASK   0xfff0000
#define  SC_CORE_REG_COEF_W2   0x120
#define  SC_CORE_REG_COEF_W2_OFFSET 0
#define  SC_CORE_REG_COEF_W2_MASK   0xfff
#define  SC_CORE_REG_COEF_W3   0x120
#define  SC_CORE_REG_COEF_W3_OFFSET 16
#define  SC_CORE_REG_COEF_W3_MASK   0xfff0000
#define  SC_CORE_REG_COEF_H_R0   0x124
#define  SC_CORE_REG_COEF_H_R0_OFFSET 0
#define  SC_CORE_REG_COEF_H_R0_MASK   0xfff
#define  SC_CORE_REG_COEF_H_R1   0x124
#define  SC_CORE_REG_COEF_H_R1_OFFSET 16
#define  SC_CORE_REG_COEF_H_R1_MASK   0xfff0000
#define  SC_CORE_REG_COEF_H_R2   0x128
#define  SC_CORE_REG_COEF_H_R2_OFFSET 0
#define  SC_CORE_REG_COEF_H_R2_MASK   0xfff
#define  SC_CORE_REG_COEF_H_R3   0x128
#define  SC_CORE_REG_COEF_H_R3_OFFSET 16
#define  SC_CORE_REG_COEF_H_R3_MASK   0xfff0000
#define  SC_CORE_REG_COEF_V_R0   0x12c
#define  SC_CORE_REG_COEF_V_R0_OFFSET 0
#define  SC_CORE_REG_COEF_V_R0_MASK   0xfff
#define  SC_CORE_REG_COEF_V_R1   0x12c
#define  SC_CORE_REG_COEF_V_R1_OFFSET 16
#define  SC_CORE_REG_COEF_V_R1_MASK   0xfff0000
#define  SC_CORE_REG_COEF_V_R2   0x130
#define  SC_CORE_REG_COEF_V_R2_OFFSET 0
#define  SC_CORE_REG_COEF_V_R2_MASK   0xfff
#define  SC_CORE_REG_COEF_V_R3   0x130
#define  SC_CORE_REG_COEF_V_R3_OFFSET 16
#define  SC_CORE_REG_COEF_V_R3_MASK   0xfff0000
#define  SC_CORE_REG_SC_H_STR_MIR   0x134
#define  SC_CORE_REG_SC_H_STR_MIR_OFFSET 0
#define  SC_CORE_REG_SC_H_STR_MIR_MASK   0x1
#define  SC_CORE_REG_SC_V_STR_MIR   0x134
#define  SC_CORE_REG_SC_V_STR_MIR_OFFSET 1
#define  SC_CORE_REG_SC_V_STR_MIR_MASK   0x2
#define  SC_CORE_REG_SC_CB_MODE_EN   0x134
#define  SC_CORE_REG_SC_CB_MODE_EN_OFFSET 4
#define  SC_CORE_REG_SC_CB_MODE_EN_MASK   0x10
#define  SC_CORE_REG_H_SC_FAC   0x138
#define  SC_CORE_REG_H_SC_FAC_OFFSET 8
#define  SC_CORE_REG_H_SC_FAC_MASK   0x3ffff00
#define  SC_CORE_REG_V_SC_FAC   0x13c
#define  SC_CORE_REG_V_SC_FAC_OFFSET 8
#define  SC_CORE_REG_V_SC_FAC_MASK   0x3ffff00
#define  SC_CORE_REG_SC_CORE_WD   0x140
#define  SC_CORE_REG_SC_CORE_WD_OFFSET 0
#define  SC_CORE_REG_SC_CORE_WD_MASK   0xfff
#define  SC_CORE_REG_SC_CORE_HT   0x140
#define  SC_CORE_REG_SC_CORE_HT_OFFSET 16
#define  SC_CORE_REG_SC_CORE_HT_MASK   0xfff0000
#define  SC_CORE_REG_SC_CORE_DEBUG   0x144
#define  SC_CORE_REG_SC_CORE_DEBUG_OFFSET 0
#define  SC_CORE_REG_SC_CORE_DEBUG_MASK   0xffffffff
#define  SC_CORE_REG_H_INI_PH   0x148
#define  SC_CORE_REG_H_INI_PH_OFFSET 0
#define  SC_CORE_REG_H_INI_PH_MASK   0x1fff
#define  SC_CORE_REG_V_INI_PH   0x148
#define  SC_CORE_REG_V_INI_PH_OFFSET 16
#define  SC_CORE_REG_V_INI_PH_MASK   0x1fff0000
#define  SC_CORE_REG_CIR_MODE   0x200
#define  SC_CORE_REG_CIR_MODE_OFFSET 0
#define  SC_CORE_REG_CIR_MODE_MASK   0x3
#define  SC_CORE_REG_CIR_LINE_WD   0x200
#define  SC_CORE_REG_CIR_LINE_WD_OFFSET 8
#define  SC_CORE_REG_CIR_LINE_WD_MASK   0xf00
#define  SC_CORE_REG_CIR_CX   0x204
#define  SC_CORE_REG_CIR_CX_OFFSET 0
#define  SC_CORE_REG_CIR_CX_MASK   0xfff
#define  SC_CORE_REG_CIR_CY   0x208
#define  SC_CORE_REG_CIR_CY_OFFSET 0
#define  SC_CORE_REG_CIR_CY_MASK   0xfff
#define  SC_CORE_REG_CIR_RADIUS   0x20c
#define  SC_CORE_REG_CIR_RADIUS_OFFSET 0
#define  SC_CORE_REG_CIR_RADIUS_MASK   0xfff
#define  SC_CORE_REG_CIR_WD   0x210
#define  SC_CORE_REG_CIR_WD_OFFSET 0
#define  SC_CORE_REG_CIR_WD_MASK   0xfff
#define  SC_CORE_REG_CIR_HT   0x210
#define  SC_CORE_REG_CIR_HT_OFFSET 16
#define  SC_CORE_REG_CIR_HT_MASK   0xfff0000
#define  SC_CORE_REG_CIR_X_STR   0x214
#define  SC_CORE_REG_CIR_X_STR_OFFSET 0
#define  SC_CORE_REG_CIR_X_STR_MASK   0xfff
#define  SC_CORE_REG_CIR_Y_STR   0x214
#define  SC_CORE_REG_CIR_Y_STR_OFFSET 16
#define  SC_CORE_REG_CIR_Y_STR_MASK   0xfff0000
#define  SC_CORE_REG_CIR_R   0x218
#define  SC_CORE_REG_CIR_R_OFFSET 0
#define  SC_CORE_REG_CIR_R_MASK   0xff
#define  SC_CORE_REG_CIR_G   0x218
#define  SC_CORE_REG_CIR_G_OFFSET 8
#define  SC_CORE_REG_CIR_G_MASK   0xff00
#define  SC_CORE_REG_CIR_B   0x218
#define  SC_CORE_REG_CIR_B_OFFSET 16
#define  SC_CORE_REG_CIR_B_MASK   0xff0000
#define  SC_CORE_REG_PRI_M_EN   0x300
#define  SC_CORE_REG_PRI_M_EN_OFFSET 0
#define  SC_CORE_REG_PRI_M_EN_MASK   0x1
#define  SC_CORE_REG_PRI_M_PIXEL_MD   0x300
#define  SC_CORE_REG_PRI_M_PIXEL_MD_OFFSET 1
#define  SC_CORE_REG_PRI_M_PIXEL_MD_MASK   0x2
#define  SC_CORE_REG_PRI_FORCE_ALPHA   0x300
#define  SC_CORE_REG_PRI_FORCE_ALPHA_OFFSET 2
#define  SC_CORE_REG_PRI_FORCE_ALPHA_MASK   0x4
#define  SC_CORE_REG_PRI_MASK_RGB332   0x300
#define  SC_CORE_REG_PRI_MASK_RGB332_OFFSET 3
#define  SC_CORE_REG_PRI_MASK_RGB332_MASK   0x8
#define  SC_CORE_REG_PRI_BLEND_Y_ONLY   0x300
#define  SC_CORE_REG_PRI_BLEND_Y_ONLY_OFFSET 4
#define  SC_CORE_REG_PRI_BLEND_Y_ONLY_MASK   0x10
#define  SC_CORE_REG_PRI_Y2R_ENABLE   0x300
#define  SC_CORE_REG_PRI_Y2R_ENABLE_OFFSET 5
#define  SC_CORE_REG_PRI_Y2R_ENABLE_MASK   0x20
#define  SC_CORE_REG_PRI_GRID_SIZE   0x300
#define  SC_CORE_REG_PRI_GRID_SIZE_OFFSET 6
#define  SC_CORE_REG_PRI_GRID_SIZE_MASK   0x40
#define  SC_CORE_REG_PRI_M_FIT_P   0x300
#define  SC_CORE_REG_PRI_M_FIT_P_OFFSET 7
#define  SC_CORE_REG_PRI_M_FIT_P_MASK   0x80
#define  SC_CORE_REG_PRI_M_X_STR   0x304
#define  SC_CORE_REG_PRI_M_X_STR_OFFSET 0
#define  SC_CORE_REG_PRI_M_X_STR_MASK   0xffff
#define  SC_CORE_REG_PRI_M_Y_STR   0x304
#define  SC_CORE_REG_PRI_M_Y_STR_OFFSET 16
#define  SC_CORE_REG_PRI_M_Y_STR_MASK   0xffff0000
#define  SC_CORE_REG_PRI_M_X_STP   0x308
#define  SC_CORE_REG_PRI_M_X_STP_OFFSET 0
#define  SC_CORE_REG_PRI_M_X_STP_MASK   0xffff
#define  SC_CORE_REG_PRI_M_Y_STP   0x308
#define  SC_CORE_REG_PRI_M_Y_STP_OFFSET 16
#define  SC_CORE_REG_PRI_M_Y_STP_MASK   0xffff0000
#define  SC_CORE_REG_PRI_NO_MASK_IDX   0x30c
#define  SC_CORE_REG_PRI_NO_MASK_IDX_OFFSET 0
#define  SC_CORE_REG_PRI_NO_MASK_IDX_MASK   0xff
#define  SC_CORE_REG_PRI_ALPHA_FACTOR   0x30c
#define  SC_CORE_REG_PRI_ALPHA_FACTOR_OFFSET 8
#define  SC_CORE_REG_PRI_ALPHA_FACTOR_MASK   0x1ff00
#define  SC_CORE_REG_PRI_M_AXI_BASE   0x310
#define  SC_CORE_REG_PRI_M_AXI_BASE_OFFSET 0
#define  SC_CORE_REG_PRI_M_AXI_BASE_MASK   0xffffffffff
#define  SC_CORE_REG_PRI_M_AXI_STRIP   0x318
#define  SC_CORE_REG_PRI_M_AXI_STRIP_OFFSET 0
#define  SC_CORE_REG_PRI_M_AXI_STRIP_MASK   0xffff
#define  SC_CORE_REG_PRI_M_AXI_ARLEN   0x318
#define  SC_CORE_REG_PRI_M_AXI_ARLEN_OFFSET 16
#define  SC_CORE_REG_PRI_M_AXI_ARLEN_MASK   0xf0000
#define  SC_CORE_REG_PRI_M_AXI_LINE_NUM   0x31c
#define  SC_CORE_REG_PRI_M_AXI_LINE_NUM_OFFSET 0
#define  SC_CORE_REG_PRI_M_AXI_LINE_NUM_MASK   0xfff
#define  SC_CORE_REG_PRI_M_LINE_SIZE   0x31c
#define  SC_CORE_REG_PRI_M_LINE_SIZE_OFFSET 16
#define  SC_CORE_REG_PRI_M_LINE_SIZE_MASK   0xfff0000
#define  SC_CORE_REG_RIF_OS_MAX   0x320
#define  SC_CORE_REG_RIF_OS_MAX_OFFSET 0
#define  SC_CORE_REG_RIF_OS_MAX_MASK   0xf
#define  SC_CORE_REG_RIF_CS_STATE   0x320
#define  SC_CORE_REG_RIF_CS_STATE_OFFSET 4
#define  SC_CORE_REG_RIF_CS_STATE_MASK   0xf0
#define  SC_CORE_REG_RIF_OS_EMPTY   0x320
#define  SC_CORE_REG_RIF_OS_EMPTY_OFFSET 8
#define  SC_CORE_REG_RIF_OS_EMPTY_MASK   0x100
