|HW2
clk => test:gate0.clk
a << test:gate0.a_out
b << test:gate0.b_out
c << test:gate0.c_out


|HW2|test:gate0
clk => z[0].CLK
clk => z[1].CLK
clk => z[2].CLK
a_out <= z[0].DB_MAX_OUTPUT_PORT_TYPE
b_out <= z[1].DB_MAX_OUTPUT_PORT_TYPE
c_out <= z[2].DB_MAX_OUTPUT_PORT_TYPE


