VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {uart_top}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {PVT Mode} {max}
  {Tree Type} {balanced_tree}
  {Process} {1.0}
  {Voltage} {1.98}
  {Temperature} {-40.0}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 pF}
  {resistance unit} {1.000 kOhm}
  {TOOL} {Genus(TM) Synthesis Solution v17.22-s017_1}
  {DATE} {Wed Dec 27 19:11:09 IST 2023}
END_BANNER

PATH 1
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[28]} {CP}
  ENDPT {utx/count_reg[28]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.573}
    {=} {Slack Time} {3.384}
  END_SLK_CLC
  SLK 3.384

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.384} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.603} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.603} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.763} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.763} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.847} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.847} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.884} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.884} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.983} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.983} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.069} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.069} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.122} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.122} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.842} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.842} {} {} {}
    INST {utx/g4664} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.056} {} {1.573} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_197} {} {0.000} {0.000} {0.056} {0.002} {1.573} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.384} {} {} {}
  END_CAP_CLK_PATH

END_PATH 1

PATH 2
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[26]} {CP}
  ENDPT {utx/count_reg[26]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.573}
    {=} {Slack Time} {3.384}
  END_SLK_CLC
  SLK 3.384

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.384} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.603} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.603} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.763} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.763} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.847} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.847} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.884} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.884} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.983} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.983} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.069} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.069} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.122} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.122} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.842} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.842} {} {} {}
    INST {utx/g4663} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.056} {} {1.573} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_196} {} {0.000} {0.000} {0.056} {0.002} {1.573} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.384} {} {} {}
  END_CAP_CLK_PATH

END_PATH 2

PATH 3
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[22]} {CP}
  ENDPT {utx/count_reg[22]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.573}
    {=} {Slack Time} {3.384}
  END_SLK_CLC
  SLK 3.384

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.384} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.603} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.603} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.763} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.763} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.847} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.847} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.884} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.884} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.983} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.983} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.069} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.069} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.122} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.122} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.842} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.842} {} {} {}
    INST {utx/g4662} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.056} {} {1.573} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_195} {} {0.000} {0.000} {0.056} {0.002} {1.573} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.384} {} {} {}
  END_CAP_CLK_PATH

END_PATH 3

PATH 4
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[18]} {CP}
  ENDPT {utx/count_reg[18]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.573}
    {=} {Slack Time} {3.384}
  END_SLK_CLC
  SLK 3.384

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.384} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.603} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.603} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.763} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.763} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.847} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.847} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.884} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.884} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.983} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.983} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.069} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.069} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.122} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.122} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.842} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.842} {} {} {}
    INST {utx/g4661} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.056} {} {1.573} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_194} {} {0.000} {0.000} {0.056} {0.002} {1.573} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.384} {} {} {}
  END_CAP_CLK_PATH

END_PATH 4

PATH 5
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[14]} {CP}
  ENDPT {utx/count_reg[14]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.573}
    {=} {Slack Time} {3.384}
  END_SLK_CLC
  SLK 3.384

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.384} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.603} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.603} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.763} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.763} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.847} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.847} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.884} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.884} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.983} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.983} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.069} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.069} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.122} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.122} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.842} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.842} {} {} {}
    INST {utx/g4659} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.056} {} {1.573} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_192} {} {0.000} {0.000} {0.056} {0.002} {1.573} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.384} {} {} {}
  END_CAP_CLK_PATH

END_PATH 5

PATH 6
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[10]} {CP}
  ENDPT {utx/count_reg[10]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.573}
    {=} {Slack Time} {3.384}
  END_SLK_CLC
  SLK 3.384

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.384} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.603} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.603} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.763} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.763} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.847} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.847} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.884} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.884} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.983} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.983} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.069} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.069} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.122} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.122} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.842} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.842} {} {} {}
    INST {utx/g4658} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.056} {} {1.573} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_191} {} {0.000} {0.000} {0.056} {0.002} {1.573} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.384} {} {} {}
  END_CAP_CLK_PATH

END_PATH 6

PATH 7
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[6]} {CP}
  ENDPT {utx/count_reg[6]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.573}
    {=} {Slack Time} {3.384}
  END_SLK_CLC
  SLK 3.384

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.384} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.603} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.603} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.763} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.763} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.847} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.847} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.884} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.884} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.983} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.983} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.069} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.069} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.122} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.122} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.842} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.842} {} {} {}
    INST {utx/g4657} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.056} {} {1.573} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_190} {} {0.000} {0.000} {0.056} {0.002} {1.573} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.384} {} {} {}
  END_CAP_CLK_PATH

END_PATH 7

PATH 8
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[2]} {CP}
  ENDPT {utx/count_reg[2]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.573}
    {=} {Slack Time} {3.384}
  END_SLK_CLC
  SLK 3.384

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.384} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.603} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.603} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.763} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.763} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.847} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.847} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.884} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.884} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.983} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.983} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.069} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.069} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.122} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.122} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.842} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.842} {} {} {}
    INST {utx/g4660} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.056} {} {1.573} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_193} {} {0.000} {0.000} {0.056} {0.002} {1.573} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.384} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.384} {} {} {}
  END_CAP_CLK_PATH

END_PATH 8

PATH 9
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/uclk_reg} {CP}
  ENDPT {utx/uclk_reg} {D} {dfnrb1} {v} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.096}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.894}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.499}
    {=} {Slack Time} {3.395}
  END_SLK_CLC
  SLK 3.395

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.395} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.395} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.613} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.613} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.774} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.774} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.857} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.857} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.894} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.894} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {3.993} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {3.993} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.080} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.080} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.133} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.133} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.853} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.853} {} {} {}
    INST {utx/g4540__9682} {B1} {^} {ZN} {v} {} {oai22d1} {0.042} {0.000} {0.249} {} {1.500} {4.894} {} {1} {}
    NET {} {} {} {} {} {utx/n_71} {} {0.000} {0.000} {0.249} {0.002} {1.500} {4.894} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.395} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.395} {} {} {}
  END_CAP_CLK_PATH

END_PATH 9

PATH 10
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[31]} {CP}
  ENDPT {utx/count_reg[31]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4587__6877} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_40} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 10

PATH 11
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[29]} {CP}
  ENDPT {utx/count_reg[29]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4584__9682} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_43} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 11

PATH 12
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[27]} {CP}
  ENDPT {utx/count_reg[27]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4585__2683} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_42} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 12

PATH 13
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[24]} {CP}
  ENDPT {utx/count_reg[24]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4580__4296} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_47} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 13

PATH 14
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[23]} {CP}
  ENDPT {utx/count_reg[23]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4579__8780} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_48} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 14

PATH 15
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[21]} {CP}
  ENDPT {utx/count_reg[21]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4577__1857} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_50} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 15

PATH 16
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[19]} {CP}
  ENDPT {utx/count_reg[19]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4575__1840} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_52} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 16

PATH 17
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[17]} {CP}
  ENDPT {utx/count_reg[17]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4588__2900} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_39} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 17

PATH 18
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[16]} {CP}
  ENDPT {utx/count_reg[16]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4557__2683} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_70} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 18

PATH 19
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[15]} {CP}
  ENDPT {utx/count_reg[15]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4571__6083} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_56} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 19

PATH 20
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[13]} {CP}
  ENDPT {utx/count_reg[13]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4567__5703} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_60} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 20

PATH 21
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[12]} {CP}
  ENDPT {utx/count_reg[12]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4569__5266} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_58} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 21

PATH 22
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[11]} {CP}
  ENDPT {utx/count_reg[11]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4568__7114} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_59} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 22

PATH 23
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[9]} {CP}
  ENDPT {utx/count_reg[9]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4565__1786} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_62} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 23

PATH 24
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[8]} {CP}
  ENDPT {utx/count_reg[8]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4564__8757} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_63} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 24

PATH 25
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[7]} {CP}
  ENDPT {utx/count_reg[7]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4563__7118} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_64} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 25

PATH 26
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[5]} {CP}
  ENDPT {utx/count_reg[5]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4560__2900} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_67} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 26

PATH 27
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[3]} {CP}
  ENDPT {utx/count_reg[3]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4558__1309} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_69} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 27

PATH 28
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[1]} {CP}
  ENDPT {utx/count_reg[1]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.896} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.896} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.891} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.891} {} {} {}
    INST {utx/g4561__2391} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_66} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 28

PATH 29
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[4]} {CP}
  ENDPT {utx/count_reg[4]} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.897} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.897} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.892} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.892} {} {} {}
    INST {utx/g4559__6877} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_68} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 29

PATH 30
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[25]} {CP}
  ENDPT {utx/count_reg[25]} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.897} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.897} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.892} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.892} {} {} {}
    INST {utx/g4581__3772} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_46} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 30

PATH 31
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[20]} {CP}
  ENDPT {utx/count_reg[20]} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.897} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.897} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.892} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.892} {} {} {}
    INST {utx/g4576__5019} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_51} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 31

PATH 32
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[30]} {CP}
  ENDPT {utx/count_reg[30]} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.5229999999999997}
    {=} {Slack Time} {3.434}
  END_SLK_CLC
  SLK 3.434

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.434} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {3.652} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {3.652} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {3.813} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {3.813} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {3.897} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {3.897} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {3.933} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {3.933} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.032} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.032} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.119} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.119} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.172} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.172} {} {} {}
    INST {utx/g4590} {I} {v} {ZN} {^} {} {inv0d0} {0.720} {0.000} {1.615} {} {1.458} {4.892} {} {32} {}
    NET {} {} {} {} {} {utx/n_36} {} {0.000} {0.000} {1.615} {0.099} {1.458} {4.892} {} {} {}
    INST {utx/g4586__1309} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.055} {} {1.524} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_41} {} {0.000} {0.000} {0.055} {0.002} {1.524} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.434} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.434} {} {} {}
  END_CAP_CLK_PATH

END_PATH 32

PATH 33
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/uclk_reg} {CP}
  ENDPT {rtx/uclk_reg} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.042}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.948}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1790000000000003}
    {=} {Slack Time} {3.769}
  END_SLK_CLC
  SLK 3.769

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.769} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.769} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {3.991} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {3.991} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.147} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.147} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.245} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.245} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.328} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.328} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.380} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.380} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.785} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.785} {} {} {}
    INST {rtx/g3343} {I} {^} {ZN} {v} {} {inv0d0} {0.084} {0.000} {0.229} {} {1.100} {4.869} {} {2} {}
    NET {} {} {} {} {} {rtx/n_19} {} {0.000} {0.000} {0.229} {0.007} {1.100} {4.869} {} {} {}
    INST {rtx/g3294__2703} {A1} {v} {ZN} {^} {} {oai22d1} {0.079} {0.000} {0.182} {} {1.179} {4.948} {} {1} {}
    NET {} {} {} {} {} {rtx/n_54} {} {0.000} {0.000} {0.182} {0.002} {1.179} {4.948} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.769} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.769} {} {} {}
  END_CAP_CLK_PATH

END_PATH 33

PATH 34
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[0]} {CP}
  ENDPT {rtx/count_reg[0]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.034}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.956}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1640000000000006}
    {=} {Slack Time} {3.792}
  END_SLK_CLC
  SLK 3.792

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.792} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.792} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.014} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.014} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.170} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.170} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.268} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.268} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.351} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.351} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.402} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.402} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.807} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.807} {} {} {}
    INST {rtx/g3343} {I} {^} {ZN} {v} {} {inv0d0} {0.084} {0.000} {0.229} {} {1.100} {4.891} {} {2} {}
    NET {} {} {} {} {} {rtx/n_19} {} {0.000} {0.000} {0.229} {0.007} {1.100} {4.891} {} {} {}
    INST {rtx/g3326__2391} {A2} {v} {ZN} {^} {} {nr02d1} {0.064} {0.000} {0.076} {} {1.164} {4.956} {} {1} {}
    NET {} {} {} {} {} {rtx/n_37} {} {0.000} {0.000} {0.076} {0.002} {1.164} {4.956} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.792} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.792} {} {} {}
  END_CAP_CLK_PATH

END_PATH 34

PATH 35
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[28]} {CP}
  ENDPT {rtx/count_reg[28]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1310000000000002}
    {=} {Slack Time} {3.827}
  END_SLK_CLC
  SLK 3.827

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.827} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.049} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.049} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.205} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.205} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.303} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.303} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.386} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.386} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.438} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.438} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.843} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.843} {} {} {}
    INST {rtx/g3386} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.046} {} {1.131} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_178} {} {0.000} {0.000} {0.046} {0.002} {1.131} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.827} {} {} {}
  END_CAP_CLK_PATH

END_PATH 35

PATH 36
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[26]} {CP}
  ENDPT {rtx/count_reg[26]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1310000000000002}
    {=} {Slack Time} {3.827}
  END_SLK_CLC
  SLK 3.827

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.827} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.049} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.049} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.205} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.205} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.303} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.303} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.386} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.386} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.438} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.438} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.843} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.843} {} {} {}
    INST {rtx/g3387} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.046} {} {1.131} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_179} {} {0.000} {0.000} {0.046} {0.002} {1.131} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.827} {} {} {}
  END_CAP_CLK_PATH

END_PATH 36

PATH 37
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[22]} {CP}
  ENDPT {rtx/count_reg[22]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1310000000000002}
    {=} {Slack Time} {3.827}
  END_SLK_CLC
  SLK 3.827

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.827} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.049} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.049} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.205} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.205} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.303} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.303} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.386} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.386} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.438} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.438} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.843} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.843} {} {} {}
    INST {rtx/g3385} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.046} {} {1.131} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_177} {} {0.000} {0.000} {0.046} {0.002} {1.131} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.827} {} {} {}
  END_CAP_CLK_PATH

END_PATH 37

PATH 38
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[18]} {CP}
  ENDPT {rtx/count_reg[18]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1310000000000002}
    {=} {Slack Time} {3.827}
  END_SLK_CLC
  SLK 3.827

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.827} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.049} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.049} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.205} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.205} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.303} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.303} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.386} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.386} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.438} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.438} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.843} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.843} {} {} {}
    INST {rtx/g3384} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.046} {} {1.131} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_176} {} {0.000} {0.000} {0.046} {0.002} {1.131} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.827} {} {} {}
  END_CAP_CLK_PATH

END_PATH 38

PATH 39
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[14]} {CP}
  ENDPT {rtx/count_reg[14]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1310000000000002}
    {=} {Slack Time} {3.827}
  END_SLK_CLC
  SLK 3.827

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.827} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.049} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.049} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.205} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.205} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.303} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.303} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.386} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.386} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.438} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.438} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.843} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.843} {} {} {}
    INST {rtx/g3383} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.046} {} {1.131} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_175} {} {0.000} {0.000} {0.046} {0.002} {1.131} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.827} {} {} {}
  END_CAP_CLK_PATH

END_PATH 39

PATH 40
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[10]} {CP}
  ENDPT {rtx/count_reg[10]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1310000000000002}
    {=} {Slack Time} {3.827}
  END_SLK_CLC
  SLK 3.827

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.827} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.049} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.049} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.205} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.205} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.303} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.303} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.386} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.386} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.438} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.438} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.843} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.843} {} {} {}
    INST {rtx/g3382} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.046} {} {1.131} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_174} {} {0.000} {0.000} {0.046} {0.002} {1.131} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.827} {} {} {}
  END_CAP_CLK_PATH

END_PATH 40

PATH 41
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[6]} {CP}
  ENDPT {rtx/count_reg[6]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1310000000000002}
    {=} {Slack Time} {3.827}
  END_SLK_CLC
  SLK 3.827

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.827} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.049} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.049} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.205} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.205} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.303} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.303} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.386} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.386} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.438} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.438} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.843} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.843} {} {} {}
    INST {rtx/g3381} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.046} {} {1.131} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_173} {} {0.000} {0.000} {0.046} {0.002} {1.131} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.827} {} {} {}
  END_CAP_CLK_PATH

END_PATH 41

PATH 42
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[2]} {CP}
  ENDPT {rtx/count_reg[2]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1310000000000002}
    {=} {Slack Time} {3.827}
  END_SLK_CLC
  SLK 3.827

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.827} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.049} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.049} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.205} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.205} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.303} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.303} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.386} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.386} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.438} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.438} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.843} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.843} {} {} {}
    INST {rtx/g3380} {A} {^} {Z} {^} {} {ora211d1} {0.115} {0.000} {0.046} {} {1.131} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_172} {} {0.000} {0.000} {0.046} {0.002} {1.131} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.827} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.827} {} {} {}
  END_CAP_CLK_PATH

END_PATH 42

PATH 43
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[31]} {CP}
  ENDPT {rtx/count_reg[31]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3327__7675} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_36} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 43

PATH 44
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[17]} {CP}
  ENDPT {rtx/count_reg[17]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3328__7118} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_35} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 44

PATH 45
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[16]} {CP}
  ENDPT {rtx/count_reg[16]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3342__1857} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_21} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 45

PATH 46
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[13]} {CP}
  ENDPT {rtx/count_reg[13]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3324__6877} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_39} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 46

PATH 47
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[12]} {CP}
  ENDPT {rtx/count_reg[12]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3322__2683} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_41} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 47

PATH 48
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[9]} {CP}
  ENDPT {rtx/count_reg[9]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3320__4547} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_43} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 48

PATH 49
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[8]} {CP}
  ENDPT {rtx/count_reg[8]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3319__1474} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_44} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 49

PATH 50
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[7]} {CP}
  ENDPT {rtx/count_reg[7]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3314__1857} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_49} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 50

PATH 51
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[5]} {CP}
  ENDPT {rtx/count_reg[5]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3312__1840} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_51} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 51

PATH 52
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[3]} {CP}
  ENDPT {rtx/count_reg[3]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3313__5019} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_50} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 52

PATH 53
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[1]} {CP}
  ENDPT {rtx/count_reg[1]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3316__8780} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_47} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 53

PATH 54
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[4]} {CP}
  ENDPT {rtx/count_reg[4]} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3315__9906} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_48} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 54

PATH 55
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[20]} {CP}
  ENDPT {rtx/count_reg[20]} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.032}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.958}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0810000000000004}
    {=} {Slack Time} {3.877}
  END_SLK_CLC
  SLK 3.877

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.877} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.099} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.099} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.255} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.255} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.353} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.353} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.436} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.436} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.487} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.487} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.892} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.892} {} {} {}
    INST {rtx/g3331__5953} {A1} {^} {Z} {^} {} {an02d1} {0.066} {0.000} {0.045} {} {1.082} {4.958} {} {1} {}
    NET {} {} {} {} {} {rtx/n_32} {} {0.000} {0.000} {0.045} {0.002} {1.082} {4.958} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.877} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.877} {} {} {}
  END_CAP_CLK_PATH

END_PATH 55

PATH 56
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[24]} {CP}
  ENDPT {rtx/count_reg[24]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.076}
    {=} {Slack Time} {3.881}
  END_SLK_CLC
  SLK 3.881

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.881} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.881} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.103} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.103} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.259} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.259} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.357} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.357} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.440} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.440} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.492} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.492} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.897} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.897} {} {} {}
    INST {rtx/g3335__2250} {A1} {^} {Z} {^} {} {an02d0} {0.061} {0.000} {0.052} {} {1.076} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_28} {} {0.000} {0.000} {0.052} {0.002} {1.076} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.881} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.881} {} {} {}
  END_CAP_CLK_PATH

END_PATH 56

PATH 57
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[11]} {CP}
  ENDPT {rtx/count_reg[11]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.076}
    {=} {Slack Time} {3.881}
  END_SLK_CLC
  SLK 3.881

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.881} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.881} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.103} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.103} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.259} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.259} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.357} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.357} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.440} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.440} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.492} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.492} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.897} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.897} {} {} {}
    INST {rtx/g3323__1309} {A1} {^} {Z} {^} {} {an02d0} {0.061} {0.000} {0.052} {} {1.076} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_40} {} {0.000} {0.000} {0.052} {0.002} {1.076} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.881} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.881} {} {} {}
  END_CAP_CLK_PATH

END_PATH 57

PATH 58
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[29]} {CP}
  ENDPT {rtx/count_reg[29]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.073}
    {=} {Slack Time} {3.884}
  END_SLK_CLC
  SLK 3.884

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.884} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.106} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.106} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.262} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.262} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.361} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.361} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.443} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.443} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.495} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.495} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.900} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.900} {} {} {}
    INST {rtx/g3340__1840} {A2} {^} {Z} {^} {} {an02d0} {0.058} {0.000} {0.054} {} {1.073} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_23} {} {0.000} {0.000} {0.054} {0.002} {1.073} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.884} {} {} {}
  END_CAP_CLK_PATH

END_PATH 58

PATH 59
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[27]} {CP}
  ENDPT {rtx/count_reg[27]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.073}
    {=} {Slack Time} {3.884}
  END_SLK_CLC
  SLK 3.884

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.884} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.106} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.106} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.262} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.262} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.361} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.361} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.443} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.443} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.495} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.495} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.900} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.900} {} {} {}
    INST {rtx/g3337__2703} {A2} {^} {Z} {^} {} {an02d0} {0.058} {0.000} {0.054} {} {1.073} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_26} {} {0.000} {0.000} {0.054} {0.002} {1.073} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.884} {} {} {}
  END_CAP_CLK_PATH

END_PATH 59

PATH 60
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[23]} {CP}
  ENDPT {rtx/count_reg[23]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.073}
    {=} {Slack Time} {3.884}
  END_SLK_CLC
  SLK 3.884

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.884} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.106} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.106} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.262} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.262} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.361} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.361} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.443} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.443} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.495} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.495} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.900} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.900} {} {} {}
    INST {rtx/g3334__5266} {A2} {^} {Z} {^} {} {an02d0} {0.058} {0.000} {0.054} {} {1.073} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_29} {} {0.000} {0.000} {0.054} {0.002} {1.073} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.884} {} {} {}
  END_CAP_CLK_PATH

END_PATH 60

PATH 61
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[21]} {CP}
  ENDPT {rtx/count_reg[21]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.073}
    {=} {Slack Time} {3.884}
  END_SLK_CLC
  SLK 3.884

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.884} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.106} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.106} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.262} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.262} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.361} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.361} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.443} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.443} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.495} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.495} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.900} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.900} {} {} {}
    INST {rtx/g3332__5703} {A2} {^} {Z} {^} {} {an02d0} {0.058} {0.000} {0.054} {} {1.073} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_31} {} {0.000} {0.000} {0.054} {0.002} {1.073} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.884} {} {} {}
  END_CAP_CLK_PATH

END_PATH 61

PATH 62
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[19]} {CP}
  ENDPT {rtx/count_reg[19]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.073}
    {=} {Slack Time} {3.884}
  END_SLK_CLC
  SLK 3.884

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.884} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.106} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.106} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.262} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.262} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.361} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.361} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.443} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.443} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.495} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.495} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.900} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.900} {} {} {}
    INST {rtx/g3330__1786} {A2} {^} {Z} {^} {} {an02d0} {0.058} {0.000} {0.054} {} {1.073} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_33} {} {0.000} {0.000} {0.054} {0.002} {1.073} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.884} {} {} {}
  END_CAP_CLK_PATH

END_PATH 62

PATH 63
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[15]} {CP}
  ENDPT {rtx/count_reg[15]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.073}
    {=} {Slack Time} {3.884}
  END_SLK_CLC
  SLK 3.884

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.884} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.106} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.106} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.262} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.262} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.361} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.361} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.443} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.443} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.495} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.495} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.900} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.900} {} {} {}
    INST {rtx/g3311__7344} {A2} {^} {Z} {^} {} {an02d0} {0.058} {0.000} {0.054} {} {1.073} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_52} {} {0.000} {0.000} {0.054} {0.002} {1.073} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.884} {} {} {}
  END_CAP_CLK_PATH

END_PATH 63

PATH 64
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[25]} {CP}
  ENDPT {rtx/count_reg[25]} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.073}
    {=} {Slack Time} {3.884}
  END_SLK_CLC
  SLK 3.884

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.884} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.106} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.106} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.262} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.262} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.361} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.361} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.443} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.443} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.495} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.495} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.900} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.900} {} {} {}
    INST {rtx/g3336__6083} {A2} {^} {Z} {^} {} {an02d0} {0.058} {0.000} {0.054} {} {1.073} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_27} {} {0.000} {0.000} {0.054} {0.002} {1.073} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.884} {} {} {}
  END_CAP_CLK_PATH

END_PATH 64

PATH 65
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rtx/count_reg[30]} {CP}
  ENDPT {rtx/count_reg[30]} {D} {dfnrb1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {rtx/count_reg[23]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.073}
    {=} {Slack Time} {3.884}
  END_SLK_CLC
  SLK 3.884

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {3.884} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {rtx/count_reg[23]} {CP} {^} {Q} {v} {} {dfnrq1} {0.222} {0.000} {0.070} {} {0.222} {4.106} {} {4} {}
    NET {} {} {} {} {} {rtx/count[23]} {} {0.000} {0.000} {0.070} {0.016} {0.222} {4.106} {} {} {}
    INST {rtx/g3357__7118} {A4} {v} {Z} {v} {} {or04d0} {0.156} {0.000} {0.056} {} {0.378} {4.262} {} {1} {}
    NET {} {} {} {} {} {rtx/n_6} {} {0.000} {0.000} {0.056} {0.003} {0.378} {4.262} {} {} {}
    INST {rtx/g3350__9682} {A1} {v} {Z} {v} {} {or04d0} {0.098} {0.000} {0.062} {} {0.476} {4.361} {} {1} {}
    NET {} {} {} {} {} {rtx/n_13} {} {0.000} {0.000} {0.062} {0.004} {0.476} {4.361} {} {} {}
    INST {rtx/g3348__1474} {A4} {v} {ZN} {^} {} {nr04d1} {0.083} {0.000} {0.202} {} {0.559} {4.443} {} {1} {}
    NET {} {} {} {} {} {rtx/n_15} {} {0.000} {0.000} {0.202} {0.004} {0.559} {4.443} {} {} {}
    INST {rtx/g2} {B1} {^} {ZN} {v} {} {aoi31d1} {0.052} {0.000} {0.088} {} {0.611} {4.495} {} {1} {}
    NET {} {} {} {} {} {rtx/n_170} {} {0.000} {0.000} {0.088} {0.004} {0.611} {4.495} {} {} {}
    INST {rtx/g3344__9906} {A} {v} {ZN} {^} {} {aoim21d1} {0.405} {0.000} {0.886} {} {1.016} {4.900} {} {33} {}
    NET {} {} {} {} {} {rtx/n_20} {} {0.000} {0.000} {0.886} {0.101} {1.016} {4.900} {} {} {}
    INST {rtx/g3341__5019} {A2} {^} {Z} {^} {} {an02d0} {0.058} {0.000} {0.054} {} {1.073} {4.957} {} {1} {}
    NET {} {} {} {} {} {rtx/n_22} {} {0.000} {0.000} {0.054} {0.002} {1.073} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-3.884} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-3.884} {} {} {}
  END_CAP_CLK_PATH

END_PATH 65

PATH 66
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {utx/count_reg[0]} {CP}
  ENDPT {utx/count_reg[0]} {D} {dfnrq1} {^} {leading} {clk} {clk(C)(P)}
  BEGINPT {utx/count_reg[12]} {Q} {dfnrq1} {v} {leading} {clk} {clk(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.033}
    {+} {Phase Shift} {5.000}
    {-} {Uncertainty} {0.010}
    {=} {Required Time} {4.957}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7809999999999997}
    {=} {Slack Time} {4.176}
  END_SLK_CLC
  SLK 4.176

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {4.176} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {4.176} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {utx/count_reg[12]} {CP} {^} {Q} {v} {} {dfnrq1} {0.219} {0.000} {0.065} {} {0.219} {4.394} {} {3} {}
    NET {} {} {} {} {} {utx/count[12]} {} {0.000} {0.000} {0.065} {0.014} {0.219} {4.394} {} {} {}
    INST {utx/g4626__2391} {A4} {v} {Z} {v} {} {or04d0} {0.160} {0.000} {0.062} {} {0.379} {4.555} {} {1} {}
    NET {} {} {} {} {} {utx/n_9} {} {0.000} {0.000} {0.062} {0.004} {0.379} {4.555} {} {} {}
    INST {utx/g4602__5795} {A4} {v} {ZN} {^} {} {nr04d1} {0.084} {0.000} {0.203} {} {0.463} {4.638} {} {1} {}
    NET {} {} {} {} {} {utx/n_25} {} {0.000} {0.000} {0.203} {0.004} {0.463} {4.638} {} {} {}
    INST {utx/g4600__6083} {A1} {^} {ZN} {v} {} {nd02d1} {0.037} {0.000} {0.060} {} {0.500} {4.675} {} {1} {}
    NET {} {} {} {} {} {utx/n_27} {} {0.000} {0.000} {0.060} {0.003} {0.500} {4.675} {} {} {}
    INST {utx/g4595__5953} {A1} {v} {Z} {v} {} {or04d0} {0.099} {0.000} {0.062} {} {0.599} {4.774} {} {1} {}
    NET {} {} {} {} {} {utx/n_32} {} {0.000} {0.000} {0.062} {0.004} {0.599} {4.774} {} {} {}
    INST {utx/g4592__7118} {A4} {v} {ZN} {^} {} {nr04d1} {0.087} {0.000} {0.210} {} {0.685} {4.861} {} {1} {}
    NET {} {} {} {} {} {utx/n_35} {} {0.000} {0.000} {0.210} {0.004} {0.685} {4.861} {} {} {}
    INST {utx/g4644} {B1} {^} {ZN} {v} {} {aoi21d1} {0.053} {0.000} {0.088} {} {0.738} {4.914} {} {3} {}
    NET {} {} {} {} {} {utx/n_189} {} {0.000} {0.000} {0.088} {0.009} {0.738} {4.914} {} {} {}
    INST {utx/g4573__5795} {A2} {v} {ZN} {^} {} {nr02d1} {0.043} {0.000} {0.062} {} {0.781} {4.957} {} {1} {}
    NET {} {} {} {} {} {utx/n_54} {} {0.000} {0.000} {0.062} {0.002} {0.781} {4.957} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {clk} {^} {} {} {} {} {} {} {} {} {0.000} {-4.176} {} {} {}
    NET {} {} {} {} {} {clk} {} {0.000} {0.000} {0.000} {0.158r/0.152f} {0.000} {-4.176} {} {} {}
  END_CAP_CLK_PATH

END_PATH 66

