<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:36.3036</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7031522</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다수의 전기 노드들, 전기 노드 모듈, 전기 노드, 및 다층 구조물을 제조하기 위한 방법</inventionTitle><inventionTitleEng>METHOD FOR MANUFACTURING A NUMBER OF ELECTRICAL NODES, ELECTRICAL NODE MODULE, ELECTRICAL NODE, AND MULTILAYER STRUCTURE</inventionTitleEng><openDate>2024.11.15</openDate><openNumber>10-2024-0162505</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.09.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>H05K 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 다수의 전기 노드들(10)을 제조하기 위한 방법으로서, 본 방법은, 제1 기판(11), 이를테면 인쇄 회로 보드 또는 다른 전자 기판, 선택적으로, 저온 공소성 세라믹(low-temperature co-fired ceramic) 기판 상으로 다수의 전자 회로들을 제공하는 단계(410) — 전자 회로들 각각은 회로 패턴(14) 및 회로 패턴(14)과 연관된 적어도 하나의 전자 컴포넌트(12)를 포함하며, 전자 회로들은 제1 기판(11) 상에서 서로 이격되어 있으며, 이에 의해 각각, 다수의 전자 회로들 각각을 둘러싸는 블랭크 영역(30)을 정의함 —, 및 다수의 전자 회로들 각각을 포팅(potting) 또는 캐스팅(casting) 재료 내에 임베딩하기 위해 포팅 또는 캐스팅 재료를 제공하는 단계(420), 및, 후속해서, 다수의 전기 노드들(10)의 필러 재료층을 형성하기 위해 포팅 또는 캐스팅 재료를, 선택적으로 큐어링을 포함하여, 경화시키는 단계(430)를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.09.28</internationOpenDate><internationOpenNumber>WO2023180624</internationOpenNumber><internationalApplicationDate>2023.03.16</internationalApplicationDate><internationalApplicationNumber>PCT/FI2023/050150</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다수의 전기 노드들(10)을 제조하기 위한 방법으로서,- 제1 기판(11), 이를테면 인쇄 회로 보드 또는 다른 전자 기판, 선택적으로, 저온 공소성 세라믹(low-temperature co-fired ceramic) 기판 상에 또는 상으로 다수의 전자 회로들을 각각 획득하거나 제공하는 단계(410) — 상기 전자 회로들 각각은 회로 패턴(14) 및 상기 회로 패턴(14)과 연관된 적어도 하나의 전자 컴포넌트(12)를 포함하며, 상기 전자 회로들은 상기 제1 기판(11) 상에서 서로 이격되어 있으며, 이에 의해 각각, 상기 다수의 전자 회로들 각각을 둘러싸는 블랭크 영역(30)을 정의함 —, 및- 상기 다수의 전자 회로들 각각을 포팅(potting) 또는 캐스팅(casting) 재료 내에 임베딩하기 위해 상기 포팅 또는 캐스팅 재료를 제공하는 단계(420), 및, 후속해서,- 상기 다수의 전기 노드들(10)의 필러 재료층(16)을 형성하기 위해 상기 포팅 또는 캐스팅 재료를, 선택적으로 큐어링하는 것을 포함하여, 경화시키는 단계(430)를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 포팅 또는 캐스팅 재료의 상기 제공 동안, 상기 포팅 또는 캐스팅 재료, 이를테면 상기 포팅 또는 캐스팅 재료의 유동을 국한하기 위해, 상기 다수의 전자 회로들 주위에 배리어(barrier) 또는 댐(dam) 요소(20, 20B)를 제공하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 배리어 또는 댐 요소(20, 20B)는 상기 포팅 또는 캐스팅 재료의 상기 제공(420) 전에 제공되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 배리어 또는 댐 요소(20, 20B)는 상기 포팅 또는 캐스팅 재료의 상기 제공(420) 후에 제공되는, 방법.</claim></claimInfo><claimInfo><claim>5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 배리어 또는 댐 요소(20, 20B)는 각각, 상기 다수의 전자 회로들 각각 주위의 개별 배리어 부분들(20B)을 정의하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 배리어 또는 댐 요소(20, 20B)는 상기 제1 기판(11)의 주변 부분에 적어도 부분적으로 제공되는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 포팅 또는 캐스팅 재료는 섭씨 약 20도의 온도에서 5000 센티포아즈 미만, 바람직하게는 2500 센티포아즈 미만의 동적 점도를 갖는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 포팅 또는 캐스팅 재료는 폴리우레탄, 아크릴, 폴리에스테르, 실리콘, 폴리실록산, 에폭시, 및 이들의 공중합체 중 적어도 하나를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 포팅 또는 캐스팅 재료는 경화제, 가교제, 중합 촉매, 또는 사슬 연장제를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 경화 전에 상기 필러 재료층(16)으로부터 기포를 제거하기 위해, 상기 필러 재료층(16)을 포함하는 상기 제1 기판(11)의 적어도 일측 상으로 실질적으로 진공과 같은 저압을 인가하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 다수의 전기 노드들(10)을 제공하기 위해, 상기 필러 재료층(16)의 상기 경화(430) 후에, 임베딩된 상기 다수의 전자 회로들을 상기 블랭크 영역들(30)을 따라 서로 분리시키는 단계(440)를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 분리(440)는 밀링(milling), 바이패스 전단 커팅(bypass shear cutting)과 같은 커팅, 쏘잉(sawing), 스탬핑(stamping), 워터젯 커팅(waterjet cutting), 레이저 커팅, 또는 연마 커팅(abrasive cutting)을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제11항 또는 제12항에 있어서, 상기 분리(440)는 적어도, 상기 블랭크 영역(30)의 위치에 있는 상기 제1 기판(11) 및 상기 필러 재료층(16)의 부분들을 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 분리(440)는 상기 제1 기판(11) 상의 광학적(22) 또는 기계적 정렬 마커들에 기초한 상기 제1 기판(11)의 정렬을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 전기 노드들(10)은 시스템 인 패키지(system-in-package, SiP) 모듈들인, 방법.</claim></claimInfo><claimInfo><claim>16. 제1항 내지 제15항 중 어느 한 항에 있어서, 제1 횡방향, 및 선택적으로 제2 수직 횡방향으로 있는 상기 다수의 전기 노드들(10)의 치수는 5 밀리미터 내지 25 밀리미터의 범위 내, 이를테면 10 밀리미터, 15 밀리미터, 또는 20 밀리미터인, 방법.</claim></claimInfo><claimInfo><claim>17. 제1항 내지 제16항 중 어느 한 항에 있어서, 두께 방향(TH)에서의 상기 다수의 전기 노드들(10)의 두께는 1 밀리미터에서 10 밀리미터 또는 5 밀리미터에 이르는 범위, 바람직하게는 1.5 밀리미터에서 4 밀리미터에 이르는 범위, 그리고 가장 바람직하게는 1.8 밀리미터에서 3.5 밀리미터에 이르는 범위 내인, 방법.</claim></claimInfo><claimInfo><claim>18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 적어도 하나의 전자 컴포넌트(12)는 표면 실장(surface-mount) 또는 홀 관통(through-hole) 디바이스 또는 컴포넌트인, 방법.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 적어도 하나의 전자 컴포넌트는 솔더 페이스트(solder paste) 및/또는 다수의 접착제들을 이용해 상기 회로 패턴과 연관되어 실장되는, 방법.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 제1 기판(11)의 반대측 상에 적어도 부분적으로, 상기 다수의 전자 회로들에 대해 그리고 이에 대응하여 다수의 컨택트 패드들 또는 패턴들(19)을 제공하는 단계를 포함하며, 상기 컨택트 패드들 또는 패턴들(19)은 적어도 상기 대응하는 전자 회로들에 연결되는, 방법.</claim></claimInfo><claimInfo><claim>21. 제19항 및 제20항에 있어서, 상기 다수의 컨택트 패드들 또는 패턴들(19)은 적어도 부분적으로 상기 블랭크 영역(30)에 인접하여, 이를테면 상기 블랭크 영역(30)의 가장자리로부터 2 밀리미터 미만으로 배열되는, 방법.</claim></claimInfo><claimInfo><claim>22. 제1항 내지 제21항 중 어느 한 항에 있어서, 상기 제1 기판(11) 상의 다수의 전자 회로들은 적어도 두 개, 이를테면 2-50의 범위 내, 예를 들어, 2, 4, 9, 16, 25, 30, 36, 40, 45, 또는 50, 또는 심지어 그 이상, 이를테면 최대 500개인, 방법.</claim></claimInfo><claimInfo><claim>23. 제1항 내지 제22항 중 어느 한 항에 있어서, 상기 적어도 하나의 전자 컴포넌트(12)는 마이크로제어기, 집적 회로, 트랜지스터, 저항기, 커패시터, 인덕터, 다이오드, 포토다이오드, 발광 다이오드, 반도체 스위치, 전자 컴포넌트, 전자 기계 컴포넌트, 전기 광학 컴포넌트, 방사선 방출 컴포넌트, 발광 컴포넌트, OLED(유기 LED), 사이드 슈팅 LED 또는 다른 광원, 탑 슈팅(top-shooting) LED 또는 다른 광원, 보텀 슈팅(bottom-shooting) LED 또는 다른 광원, 방사선 검출 컴포넌트, 광 검출 또는 광 감지 컴포넌트, 포토다이오드, 포토트랜지스터, 포토볼테익 디바이스, 센서, 마이크로기계 컴포넌트, 스위치, 터치 스위치, 터치 패널, 근접 스위치, 터치 센서, 대기 센서, 온도 센서, 압력 센서, 수분 센서, 가스 센서, 근접 센서, 용량성 스위치, 용량성 센서, 투영식 용량성 센서 또는 스위치, 단일 전극 용량성 스위치 또는 센서, 용량성 버튼, 다중 전극 용량성 스위치 또는 센서, 자기 용량성 센서, 상호 용량성 센서, 유도성 센서, 센서 전극, 마이크로기계 컴포넌트, UI 요소, 사용자 입력 요소, 진동 요소, 사운드 생성 요소, 통신 요소, 송신기, 수신기, 송수신기, 안테나, 적외선(IR) 수신기 또는 송신기, 무선 통신 요소, 무선 태그, 라디오 태그, 태그 판독기, 데이터 처리 요소, 마이크로프로세서, 마이크로제어기, 디지털 신호 프로세서, 신호 프로세서, 프로그래머블 로직 칩, ASIC(application-specific integrated circuit), 데이터 저장 요소, 및 전자 서브조립체로 이루어진 군으로부터 선택되는, 방법.</claim></claimInfo><claimInfo><claim>24. 전기 노드 모듈(100)로서,제1 기판(11), 이를테면 인쇄 회로 보드 또는 다른 전자 기판, 선택적으로, 저온 공소성 세라믹 기판;상기 제1 기판(11) 상의 다수의 전자 회로들 — 상기 전자 회로들 각각은 회로 패턴(14) 및 상기 회로 패턴(14)과 연관된 적어도 하나의 전자 컴포넌트(12)를 포함하며, 상기 다수의 전자 회로들은 상기 제1 기판(11) 상에서 서로 이격되어 있으며, 이에 의해 각각, 상기 다수의 전자 회로들 각각을 둘러싸는 블랭크 영역(30)을 정의함 —;상기 다수의 전자 회로들을 임베딩하고, 상기 횡방향으로 전기 노드(10)의 적어도 80 퍼센트, 및/또는 바람직하게는 실질적으로, 전체 길이를 따라 상기 필러 재료층(16)의 두께 방향(TH)에 대해 수직인 횡방향으로 연장되는 필러 재료층(16)을 포함하는, 전기 노드 모듈.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 제1 기판(11) 상의 다수의 전자 회로들은 적어도 두 개, 이를테면 2-50의 범위 내, 예를 들어, 2, 4, 9, 16, 25, 30, 36, 40, 45, 또는 50, 또는 심지어 그 이상, 이를테면 최대 500개인, 전기 노드 모듈.</claim></claimInfo><claimInfo><claim>26. 전기 노드(10)로서,이를테면 인쇄 회로 보드 또는 다른 전자 기판, 선택적으로, 저온 공소성 세라믹 기판인, 제1 기판(11), 상기 제1 기판(11) 상의 전자 회로 — 상기 전자 회로는 회로 패턴(14) 및 상기 회로 패턴(14)과 연관된 적어도 하나의 전자 컴포넌트(12)를 포함함 —, 및상기 전자 회로를 임베딩하고, 상기 다수의 전자 회로들을 임베딩하며, 상기 횡방향으로 전기 노드(10)의 적어도 80 퍼센트, 및/또는 바람직하게는 실질적으로, 전기 노드(10)의 전체 길이를 따라 상기 필러 재료층(16)의 두께 방향(TH)에 대해 수직인 횡방향으로 연장되는 필러 재료층(16)을 포함하는, 전기 노드.</claim></claimInfo><claimInfo><claim>27. 다층 구조물(150)로서,제2 기판(40),상기 제2 기판(40) 상으로 배열된 전기 노드(10)로서:- 이를테면 인쇄 회로 보드 또는 다른 전자 기판, 선택적으로, 저온 공소성 세라믹 기판인, 제1 기판(11),- 상기 제1 기판(11) 상의 전자 회로 — 상기 전자 회로는 회로 패턴(14) 및 상기 회로 패턴(14)과 연관된 적어도 하나의 전자 컴포넌트(12)를 포함함 —, 및- 상기 전자 회로를 임베딩하고, 상기 다수의 전자 회로들을 임베딩하며, 상기 횡방향으로 상기 전기 노드(10)의 적어도 80 퍼센트, 및/또는 바람직하게는 실질적으로, 상기 전기 노드(10)의 전체 길이를 따라 상기 필러 재료층(16)의 두께 방향(TH)에 대해 수직인 횡방향으로 연장되는 필러 재료층(16)을 포함하는, 상기 전기 노드; 및상기 제2 기판(40)에 대해 상기 전기 노드(10)의 반대측 상에 있고 상기 전기 노드(10)를 몰딩된 재료층(50) 내에 적어도 부분적으로 임베딩하는, 사출 몰딩된 재료층과 같은, 상기 몰딩된 재료층(50)을 포함하는, 다층 구조물.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 제2 기판(40) 상의 제2 회로 패턴(42)을 포함하며, 상기 전기 노드(10)는 상기 제2 회로 패턴(42)에 연결되는 것인, 다층 구조물.</claim></claimInfo><claimInfo><claim>29. 제27항 또는 제28항에 있어서, 상기 제2 기판(40)은 바람직하게는 최대 1 밀리미터의 두께를 갖는, 가요성 플라스틱 막 또는 시트인, 다층 구조물.</claim></claimInfo><claimInfo><claim>30. 제27항 내지 제29항 중 어느 한 항에 있어서, 상기 제2 기판(40)은 적어도 국부적으로 3D 형상, 예를 들어, 오목하거나 볼록한 것과 같은 비평면 형상을 나타내는 것인, 다층 구조물.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>핀란드, ***** 오운룬살로, 오토마티오티 *</address><code>520150669651</code><country>핀란드</country><engName>TactoTek Oy</engName><name>택토텍 오와이</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>핀란드 ***** 오운룬살...</address><code> </code><country> </country><engName>SIMULA, Tomi</engName><name>시물라 토미</name></inventorInfo><inventorInfo><address>핀란드 ***** 오운룬살...</address><code> </code><country> </country><engName>RAUTIO, Tapio</engName><name>라우티오 타피오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.03.22</priorityApplicationDate><priorityApplicationNumber>17/700,657</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.09.20</receiptDate><receiptNumber>1-1-2024-1029094-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.10.24</receiptDate><receiptNumber>1-5-2024-0172045-03</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247031522.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2643d91e9fd83fd8beb1f08bb24090bb30292e903f7c98fee87ff3a2b842757a84faee902c61fa8a6b7c8367d25aa7093ab1bdaa17fc644</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb123188ae3a92e6c72f585b718a7f6de4b67caa4cabf351aacc928ec35238c6c6cedfa7d16e335a21f647005a4d2ee13a06219dbd3635080</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>