
DCMotor.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000003fa  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  0000046e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000012  00800060  00800060  0000046e  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000046e  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000004a0  2**2
                  CONTENTS, READONLY
  5 .debug_info   000004e6  00000000  00000000  000004dc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000004a3  00000000  00000000  000009c2  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000115  00000000  00000000  00000e65  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_str    00000196  00000000  00000000  00000f7a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   8:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  10:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  14:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  18:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  1c:	0c 94 82 01 	jmp	0x304	; 0x304 <__vector_7>
  20:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  24:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  28:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  2c:	0c 94 44 01 	jmp	0x288	; 0x288 <__vector_11>
  30:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  34:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  38:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  3c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  40:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  44:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  48:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  4c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  50:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	20 e0       	ldi	r18, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	a2 37       	cpi	r26, 0x72	; 114
  6c:	b2 07       	cpc	r27, r18
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	0e 94 39 01 	call	0x272	; 0x272 <main>
  74:	0c 94 fb 01 	jmp	0x3f6	; 0x3f6 <_exit>

00000078 <__bad_interrupt>:
  78:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000007c <DCMotor_Init>:
  7c:	41 e0       	ldi	r20, 0x01	; 1
  7e:	63 e0       	ldi	r22, 0x03	; 3
  80:	82 e0       	ldi	r24, 0x02	; 2
  82:	0e 94 6f 00 	call	0xde	; 0xde <DIO_SetPinDir>
  86:	41 e0       	ldi	r20, 0x01	; 1
  88:	64 e0       	ldi	r22, 0x04	; 4
  8a:	82 e0       	ldi	r24, 0x02	; 2
  8c:	0e 94 6f 00 	call	0xde	; 0xde <DIO_SetPinDir>
  90:	41 e0       	ldi	r20, 0x01	; 1
  92:	63 e0       	ldi	r22, 0x03	; 3
  94:	81 e0       	ldi	r24, 0x01	; 1
  96:	0e 94 6f 00 	call	0xde	; 0xde <DIO_SetPinDir>
  9a:	0c 94 d1 01 	jmp	0x3a2	; 0x3a2 <PWM0_Init>

0000009e <DCMotor_SetSpeed>:
  9e:	88 0f       	add	r24, r24
  a0:	98 2f       	mov	r25, r24
  a2:	99 0f       	add	r25, r25
  a4:	99 0f       	add	r25, r25
  a6:	89 0f       	add	r24, r25
  a8:	90 e0       	ldi	r25, 0x00	; 0
  aa:	0c 94 d9 01 	jmp	0x3b2	; 0x3b2 <PWM0_Generate>

000000ae <DCMotor_SetDir>:
  ae:	88 23       	and	r24, r24
  b0:	19 f0       	breq	.+6      	; 0xb8 <DCMotor_SetDir+0xa>
  b2:	81 30       	cpi	r24, 0x01	; 1
  b4:	41 f0       	breq	.+16     	; 0xc6 <DCMotor_SetDir+0x18>
  b6:	08 95       	ret
  b8:	41 e0       	ldi	r20, 0x01	; 1
  ba:	63 e0       	ldi	r22, 0x03	; 3
  bc:	82 e0       	ldi	r24, 0x02	; 2
  be:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <DIO_WritePin>
  c2:	40 e0       	ldi	r20, 0x00	; 0
  c4:	06 c0       	rjmp	.+12     	; 0xd2 <DCMotor_SetDir+0x24>
  c6:	40 e0       	ldi	r20, 0x00	; 0
  c8:	63 e0       	ldi	r22, 0x03	; 3
  ca:	82 e0       	ldi	r24, 0x02	; 2
  cc:	0e 94 d4 00 	call	0x1a8	; 0x1a8 <DIO_WritePin>
  d0:	41 e0       	ldi	r20, 0x01	; 1
  d2:	64 e0       	ldi	r22, 0x04	; 4
  d4:	82 e0       	ldi	r24, 0x02	; 2
  d6:	0c 94 d4 00 	jmp	0x1a8	; 0x1a8 <DIO_WritePin>

000000da <DCMotor_Start>:
  da:	0c 94 e3 01 	jmp	0x3c6	; 0x3c6 <PWM0_Start>

000000de <DIO_SetPinDir>:
  de:	44 23       	and	r20, r20
  e0:	79 f1       	breq	.+94     	; 0x140 <DIO_SetPinDir+0x62>
  e2:	41 30       	cpi	r20, 0x01	; 1
  e4:	09 f0       	breq	.+2      	; 0xe8 <DIO_SetPinDir+0xa>
  e6:	5f c0       	rjmp	.+190    	; 0x1a6 <DIO_SetPinDir+0xc8>
  e8:	81 30       	cpi	r24, 0x01	; 1
  ea:	79 f0       	breq	.+30     	; 0x10a <DIO_SetPinDir+0x2c>
  ec:	28 f0       	brcs	.+10     	; 0xf8 <DIO_SetPinDir+0x1a>
  ee:	82 30       	cpi	r24, 0x02	; 2
  f0:	a9 f0       	breq	.+42     	; 0x11c <DIO_SetPinDir+0x3e>
  f2:	83 30       	cpi	r24, 0x03	; 3
  f4:	e1 f0       	breq	.+56     	; 0x12e <DIO_SetPinDir+0x50>
  f6:	08 95       	ret
  f8:	2a b3       	in	r18, 0x1a	; 26
  fa:	81 e0       	ldi	r24, 0x01	; 1
  fc:	90 e0       	ldi	r25, 0x00	; 0
  fe:	01 c0       	rjmp	.+2      	; 0x102 <DIO_SetPinDir+0x24>
 100:	88 0f       	add	r24, r24
 102:	6a 95       	dec	r22
 104:	ea f7       	brpl	.-6      	; 0x100 <DIO_SetPinDir+0x22>
 106:	82 2b       	or	r24, r18
 108:	2c c0       	rjmp	.+88     	; 0x162 <DIO_SetPinDir+0x84>
 10a:	27 b3       	in	r18, 0x17	; 23
 10c:	81 e0       	ldi	r24, 0x01	; 1
 10e:	90 e0       	ldi	r25, 0x00	; 0
 110:	01 c0       	rjmp	.+2      	; 0x114 <DIO_SetPinDir+0x36>
 112:	88 0f       	add	r24, r24
 114:	6a 95       	dec	r22
 116:	ea f7       	brpl	.-6      	; 0x112 <DIO_SetPinDir+0x34>
 118:	82 2b       	or	r24, r18
 11a:	2e c0       	rjmp	.+92     	; 0x178 <DIO_SetPinDir+0x9a>
 11c:	24 b3       	in	r18, 0x14	; 20
 11e:	81 e0       	ldi	r24, 0x01	; 1
 120:	90 e0       	ldi	r25, 0x00	; 0
 122:	01 c0       	rjmp	.+2      	; 0x126 <DIO_SetPinDir+0x48>
 124:	88 0f       	add	r24, r24
 126:	6a 95       	dec	r22
 128:	ea f7       	brpl	.-6      	; 0x124 <DIO_SetPinDir+0x46>
 12a:	82 2b       	or	r24, r18
 12c:	30 c0       	rjmp	.+96     	; 0x18e <DIO_SetPinDir+0xb0>
 12e:	21 b3       	in	r18, 0x11	; 17
 130:	81 e0       	ldi	r24, 0x01	; 1
 132:	90 e0       	ldi	r25, 0x00	; 0
 134:	01 c0       	rjmp	.+2      	; 0x138 <DIO_SetPinDir+0x5a>
 136:	88 0f       	add	r24, r24
 138:	6a 95       	dec	r22
 13a:	ea f7       	brpl	.-6      	; 0x136 <DIO_SetPinDir+0x58>
 13c:	82 2b       	or	r24, r18
 13e:	32 c0       	rjmp	.+100    	; 0x1a4 <DIO_SetPinDir+0xc6>
 140:	81 30       	cpi	r24, 0x01	; 1
 142:	89 f0       	breq	.+34     	; 0x166 <DIO_SetPinDir+0x88>
 144:	28 f0       	brcs	.+10     	; 0x150 <DIO_SetPinDir+0x72>
 146:	82 30       	cpi	r24, 0x02	; 2
 148:	c9 f0       	breq	.+50     	; 0x17c <DIO_SetPinDir+0x9e>
 14a:	83 30       	cpi	r24, 0x03	; 3
 14c:	11 f1       	breq	.+68     	; 0x192 <DIO_SetPinDir+0xb4>
 14e:	08 95       	ret
 150:	2a b3       	in	r18, 0x1a	; 26
 152:	81 e0       	ldi	r24, 0x01	; 1
 154:	90 e0       	ldi	r25, 0x00	; 0
 156:	01 c0       	rjmp	.+2      	; 0x15a <DIO_SetPinDir+0x7c>
 158:	88 0f       	add	r24, r24
 15a:	6a 95       	dec	r22
 15c:	ea f7       	brpl	.-6      	; 0x158 <DIO_SetPinDir+0x7a>
 15e:	80 95       	com	r24
 160:	82 23       	and	r24, r18
 162:	8a bb       	out	0x1a, r24	; 26
 164:	08 95       	ret
 166:	27 b3       	in	r18, 0x17	; 23
 168:	81 e0       	ldi	r24, 0x01	; 1
 16a:	90 e0       	ldi	r25, 0x00	; 0
 16c:	01 c0       	rjmp	.+2      	; 0x170 <DIO_SetPinDir+0x92>
 16e:	88 0f       	add	r24, r24
 170:	6a 95       	dec	r22
 172:	ea f7       	brpl	.-6      	; 0x16e <DIO_SetPinDir+0x90>
 174:	80 95       	com	r24
 176:	82 23       	and	r24, r18
 178:	87 bb       	out	0x17, r24	; 23
 17a:	08 95       	ret
 17c:	24 b3       	in	r18, 0x14	; 20
 17e:	81 e0       	ldi	r24, 0x01	; 1
 180:	90 e0       	ldi	r25, 0x00	; 0
 182:	01 c0       	rjmp	.+2      	; 0x186 <DIO_SetPinDir+0xa8>
 184:	88 0f       	add	r24, r24
 186:	6a 95       	dec	r22
 188:	ea f7       	brpl	.-6      	; 0x184 <DIO_SetPinDir+0xa6>
 18a:	80 95       	com	r24
 18c:	82 23       	and	r24, r18
 18e:	84 bb       	out	0x14, r24	; 20
 190:	08 95       	ret
 192:	21 b3       	in	r18, 0x11	; 17
 194:	81 e0       	ldi	r24, 0x01	; 1
 196:	90 e0       	ldi	r25, 0x00	; 0
 198:	01 c0       	rjmp	.+2      	; 0x19c <DIO_SetPinDir+0xbe>
 19a:	88 0f       	add	r24, r24
 19c:	6a 95       	dec	r22
 19e:	ea f7       	brpl	.-6      	; 0x19a <DIO_SetPinDir+0xbc>
 1a0:	80 95       	com	r24
 1a2:	82 23       	and	r24, r18
 1a4:	81 bb       	out	0x11, r24	; 17
 1a6:	08 95       	ret

000001a8 <DIO_WritePin>:
 1a8:	44 23       	and	r20, r20
 1aa:	79 f1       	breq	.+94     	; 0x20a <DIO_WritePin+0x62>
 1ac:	41 30       	cpi	r20, 0x01	; 1
 1ae:	09 f0       	breq	.+2      	; 0x1b2 <DIO_WritePin+0xa>
 1b0:	5f c0       	rjmp	.+190    	; 0x270 <DIO_WritePin+0xc8>
 1b2:	81 30       	cpi	r24, 0x01	; 1
 1b4:	79 f0       	breq	.+30     	; 0x1d4 <DIO_WritePin+0x2c>
 1b6:	28 f0       	brcs	.+10     	; 0x1c2 <DIO_WritePin+0x1a>
 1b8:	82 30       	cpi	r24, 0x02	; 2
 1ba:	a9 f0       	breq	.+42     	; 0x1e6 <DIO_WritePin+0x3e>
 1bc:	83 30       	cpi	r24, 0x03	; 3
 1be:	e1 f0       	breq	.+56     	; 0x1f8 <DIO_WritePin+0x50>
 1c0:	08 95       	ret
 1c2:	2b b3       	in	r18, 0x1b	; 27
 1c4:	81 e0       	ldi	r24, 0x01	; 1
 1c6:	90 e0       	ldi	r25, 0x00	; 0
 1c8:	01 c0       	rjmp	.+2      	; 0x1cc <DIO_WritePin+0x24>
 1ca:	88 0f       	add	r24, r24
 1cc:	6a 95       	dec	r22
 1ce:	ea f7       	brpl	.-6      	; 0x1ca <DIO_WritePin+0x22>
 1d0:	82 2b       	or	r24, r18
 1d2:	2c c0       	rjmp	.+88     	; 0x22c <DIO_WritePin+0x84>
 1d4:	28 b3       	in	r18, 0x18	; 24
 1d6:	81 e0       	ldi	r24, 0x01	; 1
 1d8:	90 e0       	ldi	r25, 0x00	; 0
 1da:	01 c0       	rjmp	.+2      	; 0x1de <DIO_WritePin+0x36>
 1dc:	88 0f       	add	r24, r24
 1de:	6a 95       	dec	r22
 1e0:	ea f7       	brpl	.-6      	; 0x1dc <DIO_WritePin+0x34>
 1e2:	82 2b       	or	r24, r18
 1e4:	2e c0       	rjmp	.+92     	; 0x242 <DIO_WritePin+0x9a>
 1e6:	25 b3       	in	r18, 0x15	; 21
 1e8:	81 e0       	ldi	r24, 0x01	; 1
 1ea:	90 e0       	ldi	r25, 0x00	; 0
 1ec:	01 c0       	rjmp	.+2      	; 0x1f0 <DIO_WritePin+0x48>
 1ee:	88 0f       	add	r24, r24
 1f0:	6a 95       	dec	r22
 1f2:	ea f7       	brpl	.-6      	; 0x1ee <DIO_WritePin+0x46>
 1f4:	82 2b       	or	r24, r18
 1f6:	30 c0       	rjmp	.+96     	; 0x258 <DIO_WritePin+0xb0>
 1f8:	22 b3       	in	r18, 0x12	; 18
 1fa:	81 e0       	ldi	r24, 0x01	; 1
 1fc:	90 e0       	ldi	r25, 0x00	; 0
 1fe:	01 c0       	rjmp	.+2      	; 0x202 <DIO_WritePin+0x5a>
 200:	88 0f       	add	r24, r24
 202:	6a 95       	dec	r22
 204:	ea f7       	brpl	.-6      	; 0x200 <DIO_WritePin+0x58>
 206:	82 2b       	or	r24, r18
 208:	32 c0       	rjmp	.+100    	; 0x26e <DIO_WritePin+0xc6>
 20a:	81 30       	cpi	r24, 0x01	; 1
 20c:	89 f0       	breq	.+34     	; 0x230 <DIO_WritePin+0x88>
 20e:	28 f0       	brcs	.+10     	; 0x21a <DIO_WritePin+0x72>
 210:	82 30       	cpi	r24, 0x02	; 2
 212:	c9 f0       	breq	.+50     	; 0x246 <DIO_WritePin+0x9e>
 214:	83 30       	cpi	r24, 0x03	; 3
 216:	11 f1       	breq	.+68     	; 0x25c <DIO_WritePin+0xb4>
 218:	08 95       	ret
 21a:	2b b3       	in	r18, 0x1b	; 27
 21c:	81 e0       	ldi	r24, 0x01	; 1
 21e:	90 e0       	ldi	r25, 0x00	; 0
 220:	01 c0       	rjmp	.+2      	; 0x224 <DIO_WritePin+0x7c>
 222:	88 0f       	add	r24, r24
 224:	6a 95       	dec	r22
 226:	ea f7       	brpl	.-6      	; 0x222 <DIO_WritePin+0x7a>
 228:	80 95       	com	r24
 22a:	82 23       	and	r24, r18
 22c:	8b bb       	out	0x1b, r24	; 27
 22e:	08 95       	ret
 230:	28 b3       	in	r18, 0x18	; 24
 232:	81 e0       	ldi	r24, 0x01	; 1
 234:	90 e0       	ldi	r25, 0x00	; 0
 236:	01 c0       	rjmp	.+2      	; 0x23a <DIO_WritePin+0x92>
 238:	88 0f       	add	r24, r24
 23a:	6a 95       	dec	r22
 23c:	ea f7       	brpl	.-6      	; 0x238 <DIO_WritePin+0x90>
 23e:	80 95       	com	r24
 240:	82 23       	and	r24, r18
 242:	88 bb       	out	0x18, r24	; 24
 244:	08 95       	ret
 246:	25 b3       	in	r18, 0x15	; 21
 248:	81 e0       	ldi	r24, 0x01	; 1
 24a:	90 e0       	ldi	r25, 0x00	; 0
 24c:	01 c0       	rjmp	.+2      	; 0x250 <DIO_WritePin+0xa8>
 24e:	88 0f       	add	r24, r24
 250:	6a 95       	dec	r22
 252:	ea f7       	brpl	.-6      	; 0x24e <DIO_WritePin+0xa6>
 254:	80 95       	com	r24
 256:	82 23       	and	r24, r18
 258:	85 bb       	out	0x15, r24	; 21
 25a:	08 95       	ret
 25c:	22 b3       	in	r18, 0x12	; 18
 25e:	81 e0       	ldi	r24, 0x01	; 1
 260:	90 e0       	ldi	r25, 0x00	; 0
 262:	01 c0       	rjmp	.+2      	; 0x266 <DIO_WritePin+0xbe>
 264:	88 0f       	add	r24, r24
 266:	6a 95       	dec	r22
 268:	ea f7       	brpl	.-6      	; 0x264 <DIO_WritePin+0xbc>
 26a:	80 95       	com	r24
 26c:	82 23       	and	r24, r18
 26e:	82 bb       	out	0x12, r24	; 18
 270:	08 95       	ret

00000272 <main>:
 272:	0e 94 3e 00 	call	0x7c	; 0x7c <DCMotor_Init>
 276:	80 e0       	ldi	r24, 0x00	; 0
 278:	0e 94 57 00 	call	0xae	; 0xae <DCMotor_SetDir>
 27c:	8a e0       	ldi	r24, 0x0A	; 10
 27e:	0e 94 4f 00 	call	0x9e	; 0x9e <DCMotor_SetSpeed>
 282:	0e 94 6d 00 	call	0xda	; 0xda <DCMotor_Start>
 286:	ff cf       	rjmp	.-2      	; 0x286 <main+0x14>

00000288 <__vector_11>:
 288:	1f 92       	push	r1
 28a:	0f 92       	push	r0
 28c:	0f b6       	in	r0, 0x3f	; 63
 28e:	0f 92       	push	r0
 290:	11 24       	eor	r1, r1
 292:	2f 93       	push	r18
 294:	3f 93       	push	r19
 296:	4f 93       	push	r20
 298:	5f 93       	push	r21
 29a:	6f 93       	push	r22
 29c:	7f 93       	push	r23
 29e:	8f 93       	push	r24
 2a0:	9f 93       	push	r25
 2a2:	af 93       	push	r26
 2a4:	bf 93       	push	r27
 2a6:	ef 93       	push	r30
 2a8:	ff 93       	push	r31
 2aa:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <counter.1665>
 2ae:	90 91 65 00 	lds	r25, 0x0065	; 0x800065 <counter.1665+0x1>
 2b2:	01 96       	adiw	r24, 0x01	; 1
 2b4:	90 93 65 00 	sts	0x0065, r25	; 0x800065 <counter.1665+0x1>
 2b8:	80 93 64 00 	sts	0x0064, r24	; 0x800064 <counter.1665>
 2bc:	20 91 70 00 	lds	r18, 0x0070	; 0x800070 <Num_OverFlow>
 2c0:	30 91 71 00 	lds	r19, 0x0071	; 0x800071 <Num_OverFlow+0x1>
 2c4:	82 17       	cp	r24, r18
 2c6:	93 07       	cpc	r25, r19
 2c8:	61 f4       	brne	.+24     	; 0x2e2 <__vector_11+0x5a>
 2ca:	80 91 6e 00 	lds	r24, 0x006E	; 0x80006e <Init_Value>
 2ce:	82 bf       	out	0x32, r24	; 50
 2d0:	10 92 65 00 	sts	0x0065, r1	; 0x800065 <counter.1665+0x1>
 2d4:	10 92 64 00 	sts	0x0064, r1	; 0x800064 <counter.1665>
 2d8:	e0 91 68 00 	lds	r30, 0x0068	; 0x800068 <pp>
 2dc:	f0 91 69 00 	lds	r31, 0x0069	; 0x800069 <pp+0x1>
 2e0:	09 95       	icall
 2e2:	ff 91       	pop	r31
 2e4:	ef 91       	pop	r30
 2e6:	bf 91       	pop	r27
 2e8:	af 91       	pop	r26
 2ea:	9f 91       	pop	r25
 2ec:	8f 91       	pop	r24
 2ee:	7f 91       	pop	r23
 2f0:	6f 91       	pop	r22
 2f2:	5f 91       	pop	r21
 2f4:	4f 91       	pop	r20
 2f6:	3f 91       	pop	r19
 2f8:	2f 91       	pop	r18
 2fa:	0f 90       	pop	r0
 2fc:	0f be       	out	0x3f, r0	; 63
 2fe:	0f 90       	pop	r0
 300:	1f 90       	pop	r1
 302:	18 95       	reti

00000304 <__vector_7>:
 304:	1f 92       	push	r1
 306:	0f 92       	push	r0
 308:	0f b6       	in	r0, 0x3f	; 63
 30a:	0f 92       	push	r0
 30c:	11 24       	eor	r1, r1
 30e:	2f 93       	push	r18
 310:	3f 93       	push	r19
 312:	4f 93       	push	r20
 314:	5f 93       	push	r21
 316:	6f 93       	push	r22
 318:	7f 93       	push	r23
 31a:	8f 93       	push	r24
 31c:	9f 93       	push	r25
 31e:	af 93       	push	r26
 320:	bf 93       	push	r27
 322:	ef 93       	push	r30
 324:	ff 93       	push	r31
 326:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
 32a:	90 91 61 00 	lds	r25, 0x0061	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 32e:	a0 91 62 00 	lds	r26, 0x0062	; 0x800062 <__DATA_REGION_ORIGIN__+0x2>
 332:	b0 91 63 00 	lds	r27, 0x0063	; 0x800063 <__DATA_REGION_ORIGIN__+0x3>
 336:	01 96       	adiw	r24, 0x01	; 1
 338:	a1 1d       	adc	r26, r1
 33a:	b1 1d       	adc	r27, r1
 33c:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
 340:	90 93 61 00 	sts	0x0061, r25	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 344:	a0 93 62 00 	sts	0x0062, r26	; 0x800062 <__DATA_REGION_ORIGIN__+0x2>
 348:	b0 93 63 00 	sts	0x0063, r27	; 0x800063 <__DATA_REGION_ORIGIN__+0x3>
 34c:	40 91 6a 00 	lds	r20, 0x006A	; 0x80006a <Compare_Match>
 350:	50 91 6b 00 	lds	r21, 0x006B	; 0x80006b <Compare_Match+0x1>
 354:	60 91 6c 00 	lds	r22, 0x006C	; 0x80006c <Compare_Match+0x2>
 358:	70 91 6d 00 	lds	r23, 0x006D	; 0x80006d <Compare_Match+0x3>
 35c:	84 17       	cp	r24, r20
 35e:	95 07       	cpc	r25, r21
 360:	a6 07       	cpc	r26, r22
 362:	b7 07       	cpc	r27, r23
 364:	69 f4       	brne	.+26     	; 0x380 <__vector_7+0x7c>
 366:	10 92 60 00 	sts	0x0060, r1	; 0x800060 <__DATA_REGION_ORIGIN__>
 36a:	10 92 61 00 	sts	0x0061, r1	; 0x800061 <__DATA_REGION_ORIGIN__+0x1>
 36e:	10 92 62 00 	sts	0x0062, r1	; 0x800062 <__DATA_REGION_ORIGIN__+0x2>
 372:	10 92 63 00 	sts	0x0063, r1	; 0x800063 <__DATA_REGION_ORIGIN__+0x3>
 376:	e0 91 66 00 	lds	r30, 0x0066	; 0x800066 <timer1_ptr>
 37a:	f0 91 67 00 	lds	r31, 0x0067	; 0x800067 <timer1_ptr+0x1>
 37e:	09 95       	icall
 380:	ff 91       	pop	r31
 382:	ef 91       	pop	r30
 384:	bf 91       	pop	r27
 386:	af 91       	pop	r26
 388:	9f 91       	pop	r25
 38a:	8f 91       	pop	r24
 38c:	7f 91       	pop	r23
 38e:	6f 91       	pop	r22
 390:	5f 91       	pop	r21
 392:	4f 91       	pop	r20
 394:	3f 91       	pop	r19
 396:	2f 91       	pop	r18
 398:	0f 90       	pop	r0
 39a:	0f be       	out	0x3f, r0	; 63
 39c:	0f 90       	pop	r0
 39e:	1f 90       	pop	r1
 3a0:	18 95       	reti

000003a2 <PWM0_Init>:
 3a2:	ba 9a       	sbi	0x17, 2	; 23
 3a4:	83 b7       	in	r24, 0x33	; 51
 3a6:	88 64       	ori	r24, 0x48	; 72
 3a8:	83 bf       	out	0x33, r24	; 51
 3aa:	83 b7       	in	r24, 0x33	; 51
 3ac:	80 62       	ori	r24, 0x20	; 32
 3ae:	83 bf       	out	0x33, r24	; 51
 3b0:	08 95       	ret

000003b2 <PWM0_Generate>:
 3b2:	20 e0       	ldi	r18, 0x00	; 0
 3b4:	98 2f       	mov	r25, r24
 3b6:	82 2f       	mov	r24, r18
 3b8:	64 e6       	ldi	r22, 0x64	; 100
 3ba:	70 e0       	ldi	r23, 0x00	; 0
 3bc:	0e 94 e7 01 	call	0x3ce	; 0x3ce <__udivmodhi4>
 3c0:	61 50       	subi	r22, 0x01	; 1
 3c2:	6c bf       	out	0x3c, r22	; 60
 3c4:	08 95       	ret

000003c6 <PWM0_Start>:
 3c6:	83 b7       	in	r24, 0x33	; 51
 3c8:	83 60       	ori	r24, 0x03	; 3
 3ca:	83 bf       	out	0x33, r24	; 51
 3cc:	08 95       	ret

000003ce <__udivmodhi4>:
 3ce:	aa 1b       	sub	r26, r26
 3d0:	bb 1b       	sub	r27, r27
 3d2:	51 e1       	ldi	r21, 0x11	; 17
 3d4:	07 c0       	rjmp	.+14     	; 0x3e4 <__udivmodhi4_ep>

000003d6 <__udivmodhi4_loop>:
 3d6:	aa 1f       	adc	r26, r26
 3d8:	bb 1f       	adc	r27, r27
 3da:	a6 17       	cp	r26, r22
 3dc:	b7 07       	cpc	r27, r23
 3de:	10 f0       	brcs	.+4      	; 0x3e4 <__udivmodhi4_ep>
 3e0:	a6 1b       	sub	r26, r22
 3e2:	b7 0b       	sbc	r27, r23

000003e4 <__udivmodhi4_ep>:
 3e4:	88 1f       	adc	r24, r24
 3e6:	99 1f       	adc	r25, r25
 3e8:	5a 95       	dec	r21
 3ea:	a9 f7       	brne	.-22     	; 0x3d6 <__udivmodhi4_loop>
 3ec:	80 95       	com	r24
 3ee:	90 95       	com	r25
 3f0:	bc 01       	movw	r22, r24
 3f2:	cd 01       	movw	r24, r26
 3f4:	08 95       	ret

000003f6 <_exit>:
 3f6:	f8 94       	cli

000003f8 <__stop_program>:
 3f8:	ff cf       	rjmp	.-2      	; 0x3f8 <__stop_program>
