
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/flash_ctrl/rtl/flash_rd_ctrl.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Faux Flash Read Control</pre>
<pre style="margin:0; padding:0 ">   6: //</pre>
<pre style="margin:0; padding:0 ">   7: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8: module flash_rd_ctrl #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   parameter int AddrW = 10,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   parameter int DataW = 32</pre>
<pre style="margin:0; padding:0 ">  11: ) (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  14: </pre>
<pre style="margin:0; padding:0 ">  15:   // Software Interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   input                    op_start_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   input  [11:0]            op_num_words_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   output logic             op_done_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   output logic             op_err_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  20:   input [AddrW-1:0]        op_addr_i,</pre>
<pre style="margin:0; padding:0 ">  21: </pre>
<pre style="margin:0; padding:0 ">  22:   // FIFO Interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  23:   input                    data_rdy_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   output logic [DataW-1:0] data_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   output logic             data_wr_o,</pre>
<pre style="margin:0; padding:0 ">  26: </pre>
<pre style="margin:0; padding:0 ">  27:   // Flash Macro Interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   output logic             flash_req_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   output logic [AddrW-1:0] flash_addr_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   output logic             flash_ovfl_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   input [DataW-1:0]        flash_data_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   input                    flash_done_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   input                    flash_error_i</pre>
<pre style="margin:0; padding:0 ">  34: );</pre>
<pre style="margin:0; padding:0 ">  35: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   typedef enum logic {</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:     StNorm  = 'h0,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  38:     StErr   = 'h1</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   } state_e;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   state_e st, st_nxt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   logic [11:0] cnt, cnt_nxt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   logic cnt_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   logic [AddrW:0] int_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:   logic txn_done;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   logic err_sel; //1 selects error data, 0 selects normal data</pre>
<pre style="margin:0; padding:0 ">  47: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:   always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:     if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:       cnt <= '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:       st <= StNorm;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:     end else begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:       cnt <= cnt_nxt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:       st <= st_nxt;</pre>
<pre style="margin:0; padding:0 ">  55:     end</pre>
<pre style="margin:0; padding:0 ">  56:   end</pre>
<pre style="margin:0; padding:0 ">  57: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:   assign txn_done = flash_req_o & flash_done_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:   assign cnt_hit = (cnt == op_num_words_i);</pre>
<pre style="margin:0; padding:0 ">  60: </pre>
<pre style="margin:0; padding:0 ">  61:   // when error'd, continue to complete existing read transaction but fill in with all 1's</pre>
<pre style="margin:0; padding:0 ">  62:   // if this is not done, software may continue to attempt to read out of the fifo</pre>
<pre style="margin:0; padding:0 ">  63:   // and eventually cause a bus deadlock as the fifo would be empty</pre>
<pre style="margin:0; padding:0 ">  64:   // This scheme is similar to burst completion up an error</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:     st_nxt = st;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:     cnt_nxt = cnt;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:     flash_req_o = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:     data_wr_o = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  70:     op_done_o = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  71:     op_err_o = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:     err_sel = 1'b0;</pre>
<pre style="margin:0; padding:0 ">  73: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:     unique case (st)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:       StNorm: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:         flash_req_o = op_start_i & data_rdy_i;</pre>
<pre style="margin:0; padding:0 ">  77: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:         if (txn_done && cnt_hit) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:           cnt_nxt = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:           data_wr_o = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:           op_done_o = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:           op_err_o = flash_error_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:         end else if (txn_done) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:           cnt_nxt = cnt + 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:           data_wr_o = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:           err_sel = flash_error_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:           st_nxt = flash_error_i ? StErr : StNorm;</pre>
<pre style="margin:0; padding:0 ">  88:         end</pre>
<pre style="margin:0; padding:0 ">  89:       end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:       StErr: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:         data_wr_o = data_rdy_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:         err_sel = 1'b1;</pre>
<pre style="margin:0; padding:0 ">  93: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:         if (data_rdy_i && cnt_hit) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:           st_nxt = StNorm;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:           cnt_nxt = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:           op_done_o = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:           op_err_o = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:         end else if (data_rdy_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:           cnt_nxt = cnt + 1'b1;</pre>
<pre style="margin:0; padding:0 "> 101:         end</pre>
<pre style="margin:0; padding:0 "> 102:       end</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:       default:;</pre>
<pre style="margin:0; padding:0 "> 104:     endcase // unique case (st)</pre>
<pre style="margin:0; padding:0 "> 105:   end</pre>
<pre style="margin:0; padding:0 "> 106: </pre>
<pre style="margin:0; padding:0 "> 107:   // overflow error detection is not here, but instead handled at memory protection</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   assign int_addr = op_addr_i + AddrW'(cnt);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   assign flash_addr_o = int_addr[0 +: AddrW];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   assign flash_ovfl_o = int_addr[AddrW];</pre>
<pre style="margin:0; padding:0 "> 111:   // if error, return "empty" data</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   assign data_o = err_sel ? {DataW{1'b1}} : flash_data_i;</pre>
<pre style="margin:0; padding:0 "> 113: </pre>
<pre style="margin:0; padding:0 "> 114: </pre>
<pre style="margin:0; padding:0 "> 115: endmodule // flash_rd_ctrl</pre>
<pre style="margin:0; padding:0 "> 116: </pre>
</body>
</html>
