#once

#bankdef rom {
    #addr 0x0000
    #size 0x8000
    #outp 0x0000
}

#bankdef ram {
    #addr 0x8000
    #size 0x7C00
}

#bankdef periph {
    #addr 0xFC00
    #size 0x0400
}