# compile vhdl design source files
vhdl xil_defaultlib  "../../../generic_kaydirmali_saklayici.srcs/sources_1/new/generic_kaydirmali_saklayici.vhd"
vhdl xil_defaultlib  "../../../generic_kaydirmali_saklayici.srcs/sim_1/new/tb_generic_kaydirmali_saklayici.vhd"
