// ----------------------------------------------------------------------
//  HLS HDL:        Verilog Netlister
//  HLS Version:    2022.2_1/1019737 Production Release
//  HLS Date:       Mon Nov 21 20:05:27 PST 2022
// 
//  Generated by:   HLS_student@localhost.localdomain
//  Generated date: Tue Mar 25 11:37:38 2025
// ----------------------------------------------------------------------

// 
// ------------------------------------------------------------------
//  Design Unit:    FFT_COMPORTEMENT
// ------------------------------------------------------------------


module FFT_COMPORTEMENT (
  clk, rst, in_real, in_imag, out_real, out_imag, data_valid_source, data_req_source,
      data_valid_sink
);
  input clk;
  input rst;
  input [22:0] in_real;
  input [22:0] in_imag;
  output [22:0] out_real;
  output [22:0] out_imag;
  input data_valid_source;
  output data_req_source;
  reg data_req_source;
  output data_valid_sink;
  reg data_valid_sink;


  // Interconnect Declarations
  wire while_else_nor_1_tmp;
  wire while_else_if_1_nor_1_tmp;
  wire [31:0] while_else_if_if_1_acc_tmp;
  wire [32:0] nl_while_else_if_if_1_acc_tmp;
  wire and_dcpl_32;
  wire or_dcpl_44;
  wire or_dcpl_45;
  wire or_dcpl_50;
  wire or_dcpl_51;
  wire or_dcpl_52;
  wire or_dcpl_53;
  wire or_dcpl_54;
  wire or_dcpl_55;
  wire or_dcpl_56;
  wire or_dcpl_57;
  wire or_dcpl_58;
  wire or_dcpl_59;
  wire or_dcpl_60;
  wire or_dcpl_61;
  wire or_dcpl_62;
  wire or_dcpl_63;
  wire or_dcpl_64;
  wire or_dcpl_65;
  wire or_dcpl_66;
  wire or_dcpl_67;
  wire or_dcpl_68;
  wire or_dcpl_70;
  wire or_dcpl_71;
  wire or_dcpl_73;
  wire or_dcpl_75;
  wire or_dcpl_77;
  wire or_dcpl_78;
  wire or_dcpl_80;
  wire or_dcpl_81;
  wire or_dcpl_83;
  wire or_dcpl_85;
  wire or_dcpl_87;
  reg data_valid_sink_rd_sva;
  wire processing_sva_dfm_2;
  reg processing_sva;
  wire while_else_land_1_lpi_1_dfm_1;
  wire i_sva_dfm_1_3_mx0;
  reg [27:0] BUT_S3_4_FFT_but_2_acc_10_psp_sva_1_33_6;
  reg BUT_S3_4_FFT_but_2_or_4_itm_1;
  reg [27:0] BUT_S3_4_FFT_but_2_acc_psp_sva_1_33_6;
  reg BUT_S3_4_FFT_but_2_or_itm_1;
  reg [27:0] BUT_S3_2_FFT_but_2_acc_10_psp_sva_1_33_6;
  reg BUT_S3_2_FFT_but_2_or_4_itm_1;
  reg [27:0] BUT_S3_2_FFT_but_2_acc_psp_sva_1_33_6;
  reg BUT_S3_2_FFT_but_2_or_itm_1;
  wire while_else_land_3_lpi_1_dfm_1;
  wire j_sva_dfm_3_1;
  reg [2:0] j_sva_2_0;
  wire [26:0] BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1;
  wire [27:0] nl_BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_5_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_4_FFT_but_conc_8_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_3_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_4_FFT_but_conc_6_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_2_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_4_FFT_but_conc_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_16_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_2_FFT_but_conc_8_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_10_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_2_FFT_but_conc_6_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_7_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_2_FFT_but_conc_ncse_24_2_sva_1;
  reg data_req_source_wr_lpi_1;
  reg data_valid_source_svs_1_st_2;
  reg while_stage_0_3;
  reg while_else_land_1_lpi_1_dfm_2;
  reg while_stage_0_2;
  reg while_else_land_3_lpi_1_dfm_st_1;
  reg while_else_land_3_lpi_1_dfm_st_2;
  reg while_else_land_1_lpi_1_dfm_1_1;
  reg data_valid_source_svs_1_st_1;
  reg while_else_if_land_lpi_1_dfm_st_3;
  reg data_valid_source_svs_1_st_3;
  reg while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_3;
  reg while_else_land_lpi_1_dfm_st_3;
  reg while_stage_0_4;
  reg while_else_land_3_lpi_1_dfm_st_3;
  reg [2:0] while_else_asn_66_itm_3_2_0;
  reg while_else_asn_66_itm_3_3;
  reg [27:0] while_else_asn_66_itm_3_31_4;
  reg processing_sva_dfm_1_st_1_3;
  reg while_else_land_1_lpi_1_dfm_3;
  reg i_sva_3;
  reg [2:0] i_sva_2_0;
  wire [23:0] FFT_but_2_temp_imag_24_1_sva_1;
  wire FFT_but_2_temp_imag_0_sva_1;
  wire [23:0] FFT_but_2_temp_real_24_1_sva_1;
  wire FFT_but_2_temp_real_0_sva_1;
  wire [23:0] FFT_but_2_temp_imag_24_1_2_sva_1;
  wire FFT_but_2_temp_imag_0_2_sva_1;
  wire [23:0] FFT_but_2_temp_real_24_1_2_sva_1;
  wire FFT_but_2_temp_real_0_2_sva_1;
  wire while_else_unequal_tmp_1;
  wire [27:0] BUT_S3_4_FFT_but_2_acc_19_psp_sva_1;
  wire [28:0] nl_BUT_S3_4_FFT_but_2_acc_19_psp_sva_1;
  wire [27:0] BUT_S3_4_FFT_but_2_acc_9_psp_sva_1;
  wire [28:0] nl_BUT_S3_4_FFT_but_2_acc_9_psp_sva_1;
  wire [27:0] BUT_S3_2_FFT_but_2_acc_19_psp_sva_1;
  wire [28:0] nl_BUT_S3_2_FFT_but_2_acc_19_psp_sva_1;
  wire [27:0] BUT_S3_2_FFT_but_2_acc_9_psp_sva_1;
  wire [28:0] nl_BUT_S3_2_FFT_but_2_acc_9_psp_sva_1;
  wire [26:0] FFT_but_1_acc_sat_5_sva_1;
  wire [27:0] nl_FFT_but_1_acc_sat_5_sva_1;
  wire [26:0] FFT_but_1_acc_sat_16_sva_1;
  wire [27:0] nl_FFT_but_1_acc_sat_16_sva_1;
  reg [22:0] reg_while_else_asn_19_itm_1_cse;
  reg [27:0] reg_j_sva_31_4_cse;
  reg reg_j_sva_3_cse;
  reg FFT_but_slc_FFT_but_acc_sat_17_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_3_FFT_but_conc_8_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_14_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_3_FFT_but_conc_7_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_11_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_3_FFT_but_conc_6_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_8_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_3_FFT_but_conc_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_15_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_1_FFT_but_conc_8_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_12_26_2_24_3_itm_1;
  reg [22:0] BUT_S1_1_FFT_but_conc_7_ncse_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_9_26_2_24_2_itm_1;
  reg [22:0] FFT_FFT8S_stage1_imag_0_24_2_sva_1;
  reg FFT_but_slc_FFT_but_acc_sat_6_26_2_24_2_itm_1;
  reg [22:0] FFT_FFT8S_stage1_real_0_24_2_sva_1;
  reg BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_2;
  reg BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_2;
  reg BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_2;
  reg BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_2;
  reg [23:0] BUT_S2_2_FFT_but_1_conc_8_ncse_24_1_sva_2;
  reg BUT_S2_2_FFT_but_1_conc_8_ncse_0_sva_2;
  reg BUT_S2_2_FFT_but_1_conc_7_ncse_0_sva_2;
  reg BUT_S2_2_FFT_but_1_conc_ncse_0_sva_2;
  wire while_else_if_3_and_m1c;
  wire while_else_if_3_and_m1c_1;
  wire while_else_if_3_and_m1c_2;
  wire while_else_if_3_and_m1c_3;
  wire while_else_if_3_nor_cse;
  wire while_else_if_3_and_2_cse;
  wire while_else_if_3_and_5_cse;
  wire while_else_if_3_and_8_cse;
  reg [22:0] reg_input_fft_imag_3_25_2_reg;
  reg [22:0] reg_input_fft_imag_7_25_2_reg;
  reg [22:0] reg_input_fft_real_3_25_2_reg;
  reg [22:0] reg_input_fft_real_7_25_2_reg;
  reg [22:0] reg_input_fft_imag_1_25_2_reg;
  reg [22:0] reg_input_fft_imag_5_25_2_reg;
  reg [22:0] reg_input_fft_real_1_25_2_reg;
  reg [22:0] reg_input_fft_real_5_25_2_reg;
  reg [22:0] reg_input_fft_imag_2_25_2_reg;
  reg [22:0] reg_input_fft_imag_6_25_2_reg;
  reg [22:0] reg_input_fft_real_2_25_2_reg;
  reg [22:0] reg_input_fft_real_6_25_2_reg;
  reg [22:0] reg_input_fft_imag_0_25_2_reg;
  reg [22:0] reg_input_fft_imag_4_25_2_reg;
  reg [22:0] reg_input_fft_real_0_25_2_reg;
  reg [22:0] reg_input_fft_real_4_25_2_reg;
  wire [22:0] input_fft_imag_3_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_imag_7_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_real_3_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_real_7_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_imag_1_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_imag_5_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_real_1_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_real_5_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_imag_2_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_imag_6_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_real_2_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_real_6_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_imag_0_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_imag_4_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_real_0_25_2_sva_dfm_1_mx0_22_0;
  wire [22:0] input_fft_real_4_25_2_sva_dfm_1_mx0_22_0;
  wire [23:0] FFT_but_acc_sat_5_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_5_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_4_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_4_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_3_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_3_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_2_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_2_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_17_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_17_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_14_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_14_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_11_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_11_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_8_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_8_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_16_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_16_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_13_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_13_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_10_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_10_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_7_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_7_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_15_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_15_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_12_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_12_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_9_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_9_26_2_sva_1_23_0;
  wire [23:0] FFT_but_acc_sat_6_26_2_sva_1_23_0;
  wire [24:0] nl_FFT_but_acc_sat_6_26_2_sva_1_23_0;
  wire while_else_if_3_and_3_cse;
  wire while_else_if_3_and_4_cse;
  wire while_else_if_3_and_6_cse;
  wire while_else_if_3_and_7_cse;
  wire while_else_if_3_and_9_cse;
  wire while_else_if_3_and_10_cse;
  wire or_12_cse;
  reg [22:0] output_fft_real_3_sva;
  reg [22:0] output_fft_real_4_sva;
  reg [22:0] output_fft_real_5_sva;
  reg [22:0] output_fft_real_6_sva;
  reg [22:0] output_fft_real_7_sva;
  reg [22:0] output_fft_imag_3_sva;
  reg [22:0] output_fft_imag_2_sva;
  reg [22:0] output_fft_imag_5_sva;
  reg [22:0] output_fft_imag_1_sva;
  reg [22:0] output_fft_imag_6_sva;
  reg [22:0] output_fft_imag_7_sva;
  reg BUT_S2_2_FFT_but_1_conc_ncse_0_sva_1;
  reg BUT_S2_2_FFT_but_1_conc_6_ncse_0_sva_1;
  reg BUT_S2_2_FFT_but_1_conc_7_ncse_0_sva_1;
  reg [23:0] BUT_S2_2_FFT_but_1_conc_8_ncse_24_1_sva_1;
  reg BUT_S2_2_FFT_but_1_conc_8_ncse_0_sva_1;
  reg BUT_S2_4_FFT_but_1_conc_ncse_0_sva_1;
  reg [22:0] output_fft_real_4_sva_dfm_1;
  reg [22:0] output_fft_real_4_sva_dfm_2;
  reg [22:0] output_fft_real_6_sva_dfm_1;
  reg [22:0] output_fft_real_6_sva_dfm_2;
  reg FFT_but_slc_FFT_but_acc_sat_13_26_2_24_2_itm_1;
  reg FFT_but_slc_FFT_but_acc_sat_4_26_2_24_2_itm_1;
  reg BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_1;
  reg BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_1;
  reg BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_1;
  reg BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_1;
  reg BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_1;
  reg BUT_S2_4_FFT_but_1_FFT_but_1_nor_14_itm_1;
  reg BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_1;
  reg [23:0] BUT_S2_4_FFT_but_1_FFT_but_1_nor_16_itm_1;
  reg BUT_S2_4_FFT_but_1_FFT_but_1_nor_17_itm_1;
  reg BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_1;
  reg BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_1;
  reg [22:0] BUT_S3_3_FFT_but_2_nor_9_itm_1;
  reg BUT_S3_3_FFT_but_2_and_14_itm_1;
  reg [22:0] BUT_S3_3_FFT_but_2_nor_11_itm_1;
  reg BUT_S3_3_FFT_but_2_and_22_itm_1;
  reg [2:0] while_else_if_3_slc_j_2_0_1_itm_1;
  reg [2:0] while_else_if_3_slc_j_2_0_1_itm_2;
  reg [2:0] while_else_if_3_slc_j_2_0_1_itm_3;
  reg while_else_land_lpi_1_dfm_st_1;
  reg while_else_land_lpi_1_dfm_st_2;
  reg while_else_if_land_lpi_1_dfm_st_1;
  reg while_else_if_land_lpi_1_dfm_st_2;
  reg while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_1;
  reg while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_2;
  reg processing_sva_dfm_1_st_1_2;
  reg [22:0] FFT_but_1_FFT_but_or_itm_1_23_1;
  reg [22:0] FFT_but_1_FFT_but_or_2_itm_1_23_1;
  reg [27:0] i_sva_31_4;
  reg [27:0] while_else_asn_66_itm_1_31_4;
  reg while_else_asn_66_itm_1_3;
  reg [2:0] while_else_asn_66_itm_1_2_0;
  reg [27:0] while_else_asn_66_itm_2_31_4;
  reg while_else_asn_66_itm_2_3;
  reg [2:0] while_else_asn_66_itm_2_2_0;
  wire data_req_source_mx0c1;
  wire data_valid_sink_mx0c1;
  wire FFT_but_2_nor_ovfl_1_sva_1;
  wire FFT_but_2_and_unfl_1_sva_1;
  wire FFT_but_2_nor_ovfl_sva_1;
  wire FFT_but_2_and_unfl_sva_1;
  wire FFT_but_2_nor_ovfl_10_sva_1;
  wire FFT_but_2_and_unfl_10_sva_1;
  wire FFT_but_2_nor_ovfl_7_sva_1;
  wire FFT_but_2_and_unfl_7_sva_1;
  wire [22:0] while_else_asn_150_mx0w0;
  wire [22:0] while_else_asn_147_mx0w0;
  wire [22:0] while_else_asn_144_mx0w0;
  wire [22:0] while_else_asn_141_mx0w0;
  wire [22:0] output_fft_real_1_sva_dfm_mx0;
  wire [22:0] while_else_asn_159_mx0w0;
  wire [22:0] while_else_asn_156_mx0w0;
  wire [22:0] while_else_asn_153_mx0w0;
  wire [27:0] i_sva_31_4_mx0;
  wire [2:0] i_sva_2_0_mx0;
  wire [33:0] BUT_S3_4_FFT_but_2_acc_10_psp_sva_1;
  wire [34:0] nl_BUT_S3_4_FFT_but_2_acc_10_psp_sva_1;
  wire [33:0] BUT_S3_4_FFT_but_2_acc_psp_sva_1;
  wire [34:0] nl_BUT_S3_4_FFT_but_2_acc_psp_sva_1;
  wire [33:0] BUT_S3_2_FFT_but_2_acc_10_psp_sva_1;
  wire [34:0] nl_BUT_S3_2_FFT_but_2_acc_10_psp_sva_1;
  wire [33:0] BUT_S3_2_FFT_but_2_acc_psp_sva_1;
  wire [34:0] nl_BUT_S3_2_FFT_but_2_acc_psp_sva_1;
  wire [32:0] BUT_S3_4_FFT_but_2_mul_cse_sva_1;
  wire signed [33:0] nl_BUT_S3_4_FFT_but_2_mul_cse_sva_1;
  wire [32:0] BUT_S3_4_FFT_but_2_mul_1_cse_sva_1;
  wire signed [33:0] nl_BUT_S3_4_FFT_but_2_mul_1_cse_sva_1;
  wire [31:0] j_sva_3;
  wire [32:0] nl_j_sva_3;
  wire [22:0] output_fft_real_6_sva_mx0;
  wire [22:0] output_fft_real_4_sva_mx0;
  wire FFT_but_1_nor_ovfl_5_sva_1;
  wire FFT_but_1_and_unfl_5_sva_1;
  wire FFT_but_1_nor_ovfl_4_sva_1;
  wire [23:0] FFT_but_2_temp_imag_24_1_3_sva_1;
  wire FFT_but_2_temp_imag_0_3_sva_1;
  wire FFT_but_2_nor_ovfl_11_sva_1;
  wire FFT_but_1_nor_ovfl_20_sva_1;
  wire FFT_but_1_nor_ovfl_3_sva_1;
  wire FFT_but_1_and_unfl_3_sva_1;
  wire FFT_but_1_nor_ovfl_2_sva_1;
  wire FFT_but_1_nor_ovfl_1_sva_1;
  wire FFT_but_1_nor_ovfl_23_sva_1;
  wire FFT_but_1_nor_ovfl_17_sva_1;
  wire FFT_but_1_nor_ovfl_14_sva_1;
  wire FFT_but_1_nor_ovfl_22_sva_1;
  wire FFT_but_1_and_unfl_22_sva_1;
  wire FFT_but_1_nor_ovfl_19_sva_1;
  wire FFT_but_1_nor_ovfl_16_sva_1;
  wire FFT_but_1_and_unfl_16_sva_1;
  wire FFT_but_1_nor_ovfl_13_sva_1;
  wire FFT_but_1_nor_ovfl_10_sva_1;
  wire FFT_but_1_nor_ovfl_21_sva_1;
  wire FFT_but_1_nor_ovfl_18_sva_1;
  wire FFT_but_1_nor_ovfl_15_sva_1;
  wire FFT_but_1_nor_ovfl_12_sva_1;
  wire while_else_if_land_lpi_1_dfm_1;
  reg reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd;
  reg reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd;
  reg reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd;
  reg reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd;
  wire [24:0] FFT_but_1_acc_25_psp_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_25_psp_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_25_psp_2_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_25_psp_2_sva_1_26_2;
  wire [22:0] FFT_but_1_temp_imag_24_1_sva_1_23_1;
  wire [22:0] FFT_but_1_temp_imag_24_1_2_sva_1_23_1;
  reg BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_23;
  reg BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_23;
  wire [24:0] FFT_but_1_acc_sat_4_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_4_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_3_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_3_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_2_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_2_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_17_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_17_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_14_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_14_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_11_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_11_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_8_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_8_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_13_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_13_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_10_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_10_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_7_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_7_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_15_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_15_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_12_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_12_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_9_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_9_sva_1_26_2;
  wire [24:0] FFT_but_1_acc_sat_6_sva_1_26_2;
  wire [25:0] nl_FFT_but_1_acc_sat_6_sva_1_26_2;
  wire [22:0] FFT_but_1_conc_168_24_2;
  wire [22:0] BUT_S2_3_FFT_but_1_conc_8_ncse_24_1_sva_1_23_1;
  wire [22:0] FFT_FFT8S_stage2_imag_conc_3_24_2;
  wire [22:0] BUT_S2_3_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1;
  wire [22:0] FFT_FFT8S_stage2_real_conc_3_24_2;
  wire [22:0] BUT_S2_3_FFT_but_1_conc_ncse_24_1_sva_1_23_1;
  wire [22:0] BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_23_1;
  wire [22:0] BUT_S2_4_FFT_but_1_FFT_but_1_nor_7_itm_23_1;
  wire [22:0] BUT_S2_2_FFT_but_1_FFT_but_1_nor_13_itm_23_1;
  wire [22:0] BUT_S2_2_FFT_but_1_FFT_but_1_nor_7_itm_23_1;
  reg [22:0] BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1;
  reg [22:0] BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1;
  wire [22:0] FFT_but_1_conc_166_24_2;
  reg [22:0] reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_ftd;
  reg [21:0] reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd_1_22_1;
  reg reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd_1_0;
  reg [21:0] reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1;
  reg reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0;
  reg [21:0] reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd_1_22_1;
  reg reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd_1_0;
  reg [21:0] reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1;
  reg reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0;
  wire [21:0] output_fft_imag_4_sva_mx0_22_1;
  wire output_fft_imag_4_sva_mx0_0;
  wire [21:0] output_fft_imag_0_sva_mx0_22_1;
  wire output_fft_imag_0_sva_mx0_0;
  wire [21:0] output_fft_real_2_sva_mx0_22_1;
  wire output_fft_real_2_sva_mx0_0;
  wire [21:0] output_fft_real_0_sva_mx0_22_1;
  wire output_fft_real_0_sva_mx0_0;
  reg [21:0] BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_22_1;
  reg BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_0;
  reg [21:0] BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_22_1;
  reg BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_0;
  wire BUT_S3_1_FFT_but_2_nor_4_seb;
  wire BUT_S3_1_FFT_but_2_and_10_seb;
  reg [21:0] output_fft_real_0_sva_dfm_1_22_1;
  reg output_fft_real_0_sva_dfm_1_0;
  wire BUT_S3_3_FFT_but_2_nor_4_seb;
  wire BUT_S3_3_FFT_but_2_and_10_seb;
  reg [21:0] output_fft_real_2_sva_dfm_1_22_1;
  reg output_fft_real_2_sva_dfm_1_0;
  wire BUT_S3_1_FFT_but_2_nor_5_seb;
  wire BUT_S3_1_FFT_but_2_and_14_seb;
  reg [21:0] output_fft_imag_0_sva_dfm_1_22_1;
  reg output_fft_imag_0_sva_dfm_1_0;
  wire BUT_S3_1_FFT_but_2_nor_7_seb;
  wire BUT_S3_1_FFT_but_2_and_22_seb;
  reg [21:0] output_fft_imag_4_sva_dfm_1_22_1;
  reg output_fft_imag_4_sva_dfm_1_0;
  reg [21:0] output_fft_real_0_sva_dfm_2_22_1;
  reg output_fft_real_0_sva_dfm_2_0;
  reg [21:0] output_fft_real_2_sva_dfm_2_22_1;
  reg output_fft_real_2_sva_dfm_2_0;
  reg [21:0] output_fft_imag_0_sva_dfm_2_22_1;
  reg output_fft_imag_0_sva_dfm_2_0;
  reg [21:0] output_fft_imag_4_sva_dfm_2_22_1;
  reg output_fft_imag_4_sva_dfm_2_0;
  reg reg_BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_1_cse;
  reg reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_1_cse;
  wire while_else_if_3_and_itm;
  wire while_else_if_3_and_1_itm;
  wire [24:0] BUT_S3_4_FFT_but_2_acc_35_itm_26_2_1;
  wire [24:0] BUT_S3_2_FFT_but_2_acc_25_itm_26_2_1;
  wire [24:0] BUT_S3_2_FFT_but_2_acc_35_itm_26_2_1;
  wire [24:0] BUT_S3_4_FFT_but_2_acc_25_itm_26_2_1;
  wire [24:0] BUT_S3_4_FFT_but_2_acc_30_itm_26_2_1;
  wire [24:0] BUT_S3_2_FFT_but_2_acc_20_itm_26_2_1;
  wire [24:0] BUT_S3_2_FFT_but_2_acc_30_itm_26_2_1;
  wire [24:0] BUT_S3_4_FFT_but_2_acc_20_itm_26_2_1;
  wire while_else_aelse_2_acc_itm_29_1;
  wire [24:0] BUT_S3_1_FFT_but_2_acc_25_itm_26_2_1;
  wire [24:0] BUT_S3_3_FFT_but_2_acc_35_itm_26_2_1;
  wire [24:0] BUT_S3_3_FFT_but_2_acc_25_itm_26_2_1;
  wire [24:0] BUT_S3_1_FFT_but_2_acc_35_itm_26_2_1;
  wire [24:0] BUT_S3_1_FFT_but_2_acc_20_itm_26_2_1;
  wire [24:0] BUT_S3_3_FFT_but_2_acc_30_itm_26_2_1;
  wire [24:0] BUT_S3_3_FFT_but_2_acc_20_itm_26_2_1;
  wire [24:0] BUT_S3_1_FFT_but_2_acc_30_itm_26_2_1;
  wire while_else_if_if_1_if_acc_itm_29_1;
  wire while_else_if_acc_itm_29_1;
  reg [21:0] reg_out_imag_ftd;
  reg reg_out_imag_ftd_1;
  reg [21:0] reg_out_real_ftd;
  reg reg_out_real_ftd_1;
  wire BUT_S2_3_FFT_but_1_and_18_seb;

  wire mux_5_nl;
  wire nor_12_nl;
  wire or_13_nl;
  wire BUT_S3_3_FFT_but_2_nor_7_nl;
  wire BUT_S3_3_FFT_but_2_nor_5_nl;
  wire[23:0] BUT_S2_4_FFT_but_1_nor_24_nl;
  wire[22:0] BUT_S2_4_FFT_but_1_nor_21_nl;
  wire BUT_S2_4_FFT_but_1_and_18_nl;
  wire[22:0] BUT_S2_4_FFT_but_1_nor_15_nl;
  wire BUT_S2_4_FFT_but_1_and_10_nl;
  wire[22:0] BUT_S2_4_FFT_but_1_nor_18_nl;
  wire[21:0] BUT_S3_1_FFT_but_2_FFT_but_2_nor_3_nl;
  wire[21:0] BUT_S3_1_FFT_but_2_nor_11_nl;
  wire BUT_S3_1_FFT_but_2_FFT_but_2_nor_6_nl;
  wire[21:0] BUT_S3_1_FFT_but_2_FFT_but_2_nor_1_nl;
  wire[21:0] BUT_S3_1_FFT_but_2_nor_9_nl;
  wire BUT_S3_1_FFT_but_2_FFT_but_2_nor_5_nl;
  wire[22:0] BUT_S3_3_FFT_but_2_FFT_but_2_nor_2_nl;
  wire[22:0] BUT_S3_3_FFT_but_2_nor_10_nl;
  wire BUT_S3_3_FFT_but_2_nor_6_nl;
  wire BUT_S3_3_FFT_but_2_and_18_nl;
  wire[22:0] BUT_S3_1_FFT_but_2_FFT_but_2_nor_2_nl;
  wire[22:0] BUT_S3_1_FFT_but_2_nor_10_nl;
  wire BUT_S3_1_FFT_but_2_nor_6_nl;
  wire BUT_S3_1_FFT_but_2_and_18_nl;
  wire[21:0] BUT_S3_3_FFT_but_2_FFT_but_2_nor_nl;
  wire[21:0] BUT_S3_3_FFT_but_2_nor_8_nl;
  wire BUT_S3_3_FFT_but_2_FFT_but_2_nor_4_nl;
  wire[21:0] BUT_S3_1_FFT_but_2_FFT_but_2_nor_nl;
  wire[21:0] BUT_S3_1_FFT_but_2_nor_8_nl;
  wire BUT_S3_1_FFT_but_2_FFT_but_2_nor_4_nl;
  wire[23:0] BUT_S2_2_FFT_but_1_nor_24_nl;
  wire[22:0] BUT_S2_2_FFT_but_1_nor_21_nl;
  wire BUT_S2_2_FFT_but_1_and_18_nl;
  wire[22:0] BUT_S2_2_FFT_but_1_nor_18_nl;
  wire[22:0] BUT_S2_2_FFT_but_1_nor_15_nl;
  wire BUT_S2_2_FFT_but_1_and_10_nl;
  wire mux_4_nl;
  wire and_81_nl;
  wire while_else_if_while_else_if_or_nl;
  wire[26:0] BUT_S3_4_FFT_but_2_acc_35_nl;
  wire[27:0] nl_BUT_S3_4_FFT_but_2_acc_35_nl;
  wire[26:0] BUT_S3_2_FFT_but_2_acc_25_nl;
  wire[27:0] nl_BUT_S3_2_FFT_but_2_acc_25_nl;
  wire[26:0] BUT_S3_2_FFT_but_2_acc_35_nl;
  wire[27:0] nl_BUT_S3_2_FFT_but_2_acc_35_nl;
  wire[26:0] BUT_S3_4_FFT_but_2_acc_25_nl;
  wire[27:0] nl_BUT_S3_4_FFT_but_2_acc_25_nl;
  wire BUT_S3_4_FFT_but_2_and_5_nl;
  wire[23:0] BUT_S3_4_FFT_but_2_nor_15_nl;
  wire[26:0] BUT_S3_4_FFT_but_2_acc_30_nl;
  wire[27:0] nl_BUT_S3_4_FFT_but_2_acc_30_nl;
  wire[26:0] BUT_S3_2_FFT_but_2_acc_20_nl;
  wire[27:0] nl_BUT_S3_2_FFT_but_2_acc_20_nl;
  wire[26:0] BUT_S3_2_FFT_but_2_acc_30_nl;
  wire[27:0] nl_BUT_S3_2_FFT_but_2_acc_30_nl;
  wire[26:0] BUT_S3_4_FFT_but_2_acc_20_nl;
  wire[27:0] nl_BUT_S3_4_FFT_but_2_acc_20_nl;
  wire BUT_S3_4_FFT_but_2_and_nl;
  wire[23:0] BUT_S3_4_FFT_but_2_nor_12_nl;
  wire BUT_S3_2_FFT_but_2_and_5_nl;
  wire[23:0] BUT_S3_2_FFT_but_2_nor_15_nl;
  wire BUT_S3_2_FFT_but_2_and_nl;
  wire[23:0] BUT_S3_2_FFT_but_2_nor_12_nl;
  wire[22:0] BUT_S3_2_FFT_but_2_nor_9_nl;
  wire BUT_S3_2_FFT_but_2_nor_5_nl;
  wire BUT_S3_2_FFT_but_2_and_14_nl;
  wire[22:0] BUT_S3_4_FFT_but_2_nor_9_nl;
  wire BUT_S3_4_FFT_but_2_nor_5_nl;
  wire BUT_S3_4_FFT_but_2_and_14_nl;
  wire[22:0] BUT_S3_2_FFT_but_2_nor_11_nl;
  wire BUT_S3_2_FFT_but_2_nor_7_nl;
  wire BUT_S3_2_FFT_but_2_and_22_nl;
  wire[22:0] BUT_S3_4_FFT_but_2_nor_11_nl;
  wire BUT_S3_4_FFT_but_2_nor_7_nl;
  wire BUT_S3_4_FFT_but_2_and_22_nl;
  wire[22:0] BUT_S3_2_FFT_but_2_FFT_but_2_nor_nl;
  wire[22:0] BUT_S3_2_FFT_but_2_nor_8_nl;
  wire BUT_S3_2_FFT_but_2_nor_4_nl;
  wire BUT_S3_2_FFT_but_2_and_10_nl;
  wire[22:0] BUT_S3_4_FFT_but_2_nor_8_nl;
  wire BUT_S3_4_FFT_but_2_nor_4_nl;
  wire BUT_S3_4_FFT_but_2_and_10_nl;
  wire[22:0] BUT_S3_2_FFT_but_2_nor_10_nl;
  wire BUT_S3_2_FFT_but_2_nor_6_nl;
  wire BUT_S3_2_FFT_but_2_and_18_nl;
  wire[22:0] BUT_S3_4_FFT_but_2_nor_10_nl;
  wire BUT_S3_4_FFT_but_2_nor_6_nl;
  wire BUT_S3_4_FFT_but_2_and_18_nl;
  wire[29:0] while_else_aelse_2_acc_nl;
  wire[30:0] nl_while_else_aelse_2_acc_nl;
  wire[32:0] BUT_S3_2_FFT_but_2_mul_2_nl;
  wire signed [33:0] nl_BUT_S3_2_FFT_but_2_mul_2_nl;
  wire[32:0] BUT_S3_2_FFT_but_2_mul_3_nl;
  wire signed [33:0] nl_BUT_S3_2_FFT_but_2_mul_3_nl;
  wire[32:0] BUT_S3_2_FFT_but_2_mul_nl;
  wire signed [33:0] nl_BUT_S3_2_FFT_but_2_mul_nl;
  wire[32:0] BUT_S3_2_FFT_but_2_mul_1_nl;
  wire signed [33:0] nl_BUT_S3_2_FFT_but_2_mul_1_nl;
  wire[26:0] BUT_S3_1_FFT_but_2_acc_25_nl;
  wire[27:0] nl_BUT_S3_1_FFT_but_2_acc_25_nl;
  wire[26:0] BUT_S3_3_FFT_but_2_acc_35_nl;
  wire[27:0] nl_BUT_S3_3_FFT_but_2_acc_35_nl;
  wire[26:0] BUT_S3_3_FFT_but_2_acc_25_nl;
  wire[27:0] nl_BUT_S3_3_FFT_but_2_acc_25_nl;
  wire[26:0] BUT_S3_1_FFT_but_2_acc_35_nl;
  wire[27:0] nl_BUT_S3_1_FFT_but_2_acc_35_nl;
  wire[26:0] BUT_S3_1_FFT_but_2_acc_20_nl;
  wire[27:0] nl_BUT_S3_1_FFT_but_2_acc_20_nl;
  wire[26:0] BUT_S3_3_FFT_but_2_acc_30_nl;
  wire[27:0] nl_BUT_S3_3_FFT_but_2_acc_30_nl;
  wire[26:0] BUT_S3_3_FFT_but_2_acc_20_nl;
  wire[27:0] nl_BUT_S3_3_FFT_but_2_acc_20_nl;
  wire[26:0] BUT_S3_1_FFT_but_2_acc_30_nl;
  wire[27:0] nl_BUT_S3_1_FFT_but_2_acc_30_nl;
  wire[22:0] FFT_but_2_FFT_but_1_or_nl;
  wire[22:0] BUT_S2_3_FFT_but_1_nor_21_nl;
  wire FFT_but_2_FFT_but_1_or_2_nl;
  wire[22:0] BUT_S2_3_FFT_but_1_nor_24_nl;
  wire BUT_S2_3_FFT_but_1_and_22_nl;
  wire[22:0] BUT_S2_3_FFT_but_1_nor_18_nl;
  wire BUT_S2_3_FFT_but_1_and_14_nl;
  wire[22:0] BUT_S2_3_FFT_but_1_nor_15_nl;
  wire BUT_S2_3_FFT_but_1_and_10_nl;
  wire[29:0] while_else_if_if_1_if_acc_nl;
  wire[30:0] nl_while_else_if_if_1_if_acc_nl;
  wire[29:0] while_else_if_acc_nl;
  wire[30:0] nl_while_else_if_acc_nl;
  wire[22:0] BUT_S2_1_FFT_but_1_nor_24_nl;
  wire BUT_S2_1_FFT_but_1_and_22_nl;
  wire[22:0] BUT_S2_1_FFT_but_1_nor_21_nl;
  wire BUT_S2_1_FFT_but_1_and_18_nl;
  wire[22:0] BUT_S2_1_FFT_but_1_nor_18_nl;
  wire BUT_S2_1_FFT_but_1_and_14_nl;
  wire[22:0] BUT_S2_1_FFT_but_1_nor_15_nl;
  wire BUT_S2_1_FFT_but_1_and_10_nl;

  // Interconnect Declarations for Component Instantiations 
  assign while_else_if_3_and_m1c = (while_else_if_3_slc_j_2_0_1_itm_3==3'b001);
  assign while_else_if_3_and_m1c_1 = (while_else_if_3_slc_j_2_0_1_itm_3==3'b011);
  assign while_else_if_3_and_m1c_2 = (while_else_if_3_slc_j_2_0_1_itm_3==3'b101);
  assign while_else_if_3_and_m1c_3 = (while_else_if_3_slc_j_2_0_1_itm_3==3'b111);
  assign while_else_if_3_nor_cse = ~((while_else_if_3_slc_j_2_0_1_itm_3!=3'b000));
  assign while_else_if_3_and_2_cse = (while_else_if_3_slc_j_2_0_1_itm_3==3'b010);
  assign while_else_if_3_and_5_cse = (while_else_if_3_slc_j_2_0_1_itm_3==3'b100);
  assign while_else_if_3_and_8_cse = (while_else_if_3_slc_j_2_0_1_itm_3==3'b110);
  assign while_else_if_3_and_3_cse = (~ while_else_land_1_lpi_1_dfm_3) & while_else_if_3_and_m1c_1;
  assign while_else_if_3_and_4_cse = while_else_land_1_lpi_1_dfm_3 & while_else_if_3_and_m1c_1;
  assign while_else_if_3_and_6_cse = (~ while_else_land_1_lpi_1_dfm_3) & while_else_if_3_and_m1c_2;
  assign while_else_if_3_and_7_cse = while_else_land_1_lpi_1_dfm_3 & while_else_if_3_and_m1c_2;
  assign while_else_if_3_and_9_cse = (~ while_else_land_1_lpi_1_dfm_3) & while_else_if_3_and_m1c_3;
  assign while_else_if_3_and_10_cse = while_else_land_1_lpi_1_dfm_3 & while_else_if_3_and_m1c_3;
  assign while_else_if_3_and_itm = (~ while_else_land_1_lpi_1_dfm_3) & while_else_if_3_and_m1c;
  assign while_else_if_3_and_1_itm = while_else_land_1_lpi_1_dfm_3 & while_else_if_3_and_m1c;
  assign out_imag = {reg_out_imag_ftd , reg_out_imag_ftd_1};
  assign out_real = {reg_out_real_ftd , reg_out_real_ftd_1};
  assign BUT_S2_4_FFT_but_1_nor_21_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_4_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_4_sva_1));
  assign BUT_S2_4_FFT_but_1_and_18_nl = (FFT_but_1_acc_sat_4_sva_1_26_2[24:23]==2'b10);
  assign BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_23_1 = ~(MUX_v_23_2_2(BUT_S2_4_FFT_but_1_nor_21_nl,
      23'b11111111111111111111111, BUT_S2_4_FFT_but_1_and_18_nl));
  assign BUT_S2_4_FFT_but_1_nor_15_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_2_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_2_sva_1));
  assign BUT_S2_4_FFT_but_1_and_10_nl = (FFT_but_1_acc_sat_2_sva_1_26_2[24:23]==2'b10);
  assign BUT_S2_4_FFT_but_1_FFT_but_1_nor_7_itm_23_1 = ~(MUX_v_23_2_2(BUT_S2_4_FFT_but_1_nor_15_nl,
      23'b11111111111111111111111, BUT_S2_4_FFT_but_1_and_10_nl));
  assign BUT_S3_1_FFT_but_2_nor_7_seb = ~((BUT_S3_1_FFT_but_2_acc_35_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_1_FFT_but_2_and_22_seb = (BUT_S3_1_FFT_but_2_acc_35_itm_26_2_1[24:23]==2'b10);
  assign BUT_S3_1_FFT_but_2_nor_5_seb = ~((BUT_S3_1_FFT_but_2_acc_25_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_1_FFT_but_2_and_14_seb = (BUT_S3_1_FFT_but_2_acc_25_itm_26_2_1[24:23]==2'b10);
  assign BUT_S3_3_FFT_but_2_nor_4_seb = ~((BUT_S3_3_FFT_but_2_acc_20_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_3_FFT_but_2_and_10_seb = (BUT_S3_3_FFT_but_2_acc_20_itm_26_2_1[24:23]==2'b10);
  assign BUT_S3_1_FFT_but_2_nor_4_seb = ~((BUT_S3_1_FFT_but_2_acc_20_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_1_FFT_but_2_and_10_seb = (BUT_S3_1_FFT_but_2_acc_20_itm_26_2_1[24:23]==2'b10);
  assign BUT_S2_2_FFT_but_1_nor_21_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_13_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_19_sva_1));
  assign BUT_S2_2_FFT_but_1_and_18_nl = (FFT_but_1_acc_sat_13_sva_1_26_2[24:23]==2'b10);
  assign BUT_S2_2_FFT_but_1_FFT_but_1_nor_13_itm_23_1 = ~(MUX_v_23_2_2(BUT_S2_2_FFT_but_1_nor_21_nl,
      23'b11111111111111111111111, BUT_S2_2_FFT_but_1_and_18_nl));
  assign BUT_S2_2_FFT_but_1_nor_15_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_7_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_13_sva_1));
  assign BUT_S2_2_FFT_but_1_and_10_nl = (FFT_but_1_acc_sat_7_sva_1_26_2[24:23]==2'b10);
  assign BUT_S2_2_FFT_but_1_FFT_but_1_nor_7_itm_23_1 = ~(MUX_v_23_2_2(BUT_S2_2_FFT_but_1_nor_15_nl,
      23'b11111111111111111111111, BUT_S2_2_FFT_but_1_and_10_nl));
  assign and_81_nl = data_valid_source & while_else_if_acc_itm_29_1;
  assign mux_4_nl = MUX_s_1_2_2(i_sva_3, (while_else_if_if_1_acc_tmp[3]), and_81_nl);
  assign or_12_cse = (~((mux_4_nl & while_else_if_1_nor_1_tmp) | processing_sva))
      | (reg_j_sva_3_cse & while_else_nor_1_tmp) | data_valid_sink_rd_sva | (~ while_else_aelse_2_acc_itm_29_1);
  assign nl_BUT_S3_4_FFT_but_2_acc_35_nl = conv_s2s_26_27({BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_2
      , BUT_S2_2_FFT_but_1_conc_8_ncse_24_1_sva_2 , BUT_S2_2_FFT_but_1_conc_8_ncse_0_sva_2})
      + conv_s2s_26_27({(~ (BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[27])) , (~ FFT_but_2_temp_imag_24_1_sva_1)
      , (~ FFT_but_2_temp_imag_0_sva_1)}) + 27'b000000000000000000000000001;
  assign BUT_S3_4_FFT_but_2_acc_35_nl = nl_BUT_S3_4_FFT_but_2_acc_35_nl[26:0];
  assign BUT_S3_4_FFT_but_2_acc_35_itm_26_2_1 = readslicef_27_25_2(BUT_S3_4_FFT_but_2_acc_35_nl);
  assign nl_BUT_S3_2_FFT_but_2_acc_25_nl = conv_s2s_26_27({BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_2
      , reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_ftd , reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_1_cse
      , reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_1_cse}) + conv_s2s_26_27({(BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[27])
      , FFT_but_2_temp_imag_24_1_2_sva_1 , FFT_but_2_temp_imag_0_2_sva_1});
  assign BUT_S3_2_FFT_but_2_acc_25_nl = nl_BUT_S3_2_FFT_but_2_acc_25_nl[26:0];
  assign BUT_S3_2_FFT_but_2_acc_25_itm_26_2_1 = readslicef_27_25_2(BUT_S3_2_FFT_but_2_acc_25_nl);
  assign nl_BUT_S3_2_FFT_but_2_acc_35_nl = conv_s2s_26_27({BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_2
      , reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_ftd , reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_1_cse
      , reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_1_cse}) + conv_s2s_26_27({(~
      (BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[27])) , (~ FFT_but_2_temp_imag_24_1_2_sva_1)
      , (~ FFT_but_2_temp_imag_0_2_sva_1)}) + 27'b000000000000000000000000001;
  assign BUT_S3_2_FFT_but_2_acc_35_nl = nl_BUT_S3_2_FFT_but_2_acc_35_nl[26:0];
  assign BUT_S3_2_FFT_but_2_acc_35_itm_26_2_1 = readslicef_27_25_2(BUT_S3_2_FFT_but_2_acc_35_nl);
  assign nl_BUT_S3_4_FFT_but_2_acc_25_nl = conv_s2s_26_27({BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_2
      , BUT_S2_2_FFT_but_1_conc_8_ncse_24_1_sva_2 , BUT_S2_2_FFT_but_1_conc_8_ncse_0_sva_2})
      + conv_s2s_26_27({(BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[27]) , FFT_but_2_temp_imag_24_1_sva_1
      , FFT_but_2_temp_imag_0_sva_1});
  assign BUT_S3_4_FFT_but_2_acc_25_nl = nl_BUT_S3_4_FFT_but_2_acc_25_nl[26:0];
  assign BUT_S3_4_FFT_but_2_acc_25_itm_26_2_1 = readslicef_27_25_2(BUT_S3_4_FFT_but_2_acc_25_nl);
  assign BUT_S3_4_FFT_but_2_and_5_nl = (BUT_S3_4_FFT_but_2_acc_10_psp_sva_1_33_6[0])
      & BUT_S3_4_FFT_but_2_or_4_itm_1;
  assign nl_BUT_S3_4_FFT_but_2_acc_19_psp_sva_1 = conv_s2s_27_28(BUT_S3_4_FFT_but_2_acc_10_psp_sva_1_33_6[27:1])
      + conv_u2s_1_28(BUT_S3_4_FFT_but_2_and_5_nl);
  assign BUT_S3_4_FFT_but_2_acc_19_psp_sva_1 = nl_BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[27:0];
  assign BUT_S3_4_FFT_but_2_nor_15_nl = ~(MUX_v_24_2_2((BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[24:1]),
      24'b111111111111111111111111, FFT_but_2_nor_ovfl_1_sva_1));
  assign FFT_but_2_temp_imag_24_1_sva_1 = ~(MUX_v_24_2_2(BUT_S3_4_FFT_but_2_nor_15_nl,
      24'b111111111111111111111111, FFT_but_2_and_unfl_1_sva_1));
  assign FFT_but_2_temp_imag_0_sva_1 = ~((~((BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[0])
      | FFT_but_2_nor_ovfl_1_sva_1)) | FFT_but_2_and_unfl_1_sva_1);
  assign nl_BUT_S3_4_FFT_but_2_acc_30_nl = conv_s2s_26_27({BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_2
      , BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_23 , BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_22_1
      , BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_0 , BUT_S2_2_FFT_but_1_conc_7_ncse_0_sva_2})
      + conv_s2s_26_27({(~ (BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[27])) , (~ FFT_but_2_temp_real_24_1_sva_1)
      , (~ FFT_but_2_temp_real_0_sva_1)}) + 27'b000000000000000000000000001;
  assign BUT_S3_4_FFT_but_2_acc_30_nl = nl_BUT_S3_4_FFT_but_2_acc_30_nl[26:0];
  assign BUT_S3_4_FFT_but_2_acc_30_itm_26_2_1 = readslicef_27_25_2(BUT_S3_4_FFT_but_2_acc_30_nl);
  assign nl_BUT_S3_2_FFT_but_2_acc_20_nl = conv_s2s_26_27({BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_2
      , BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_23 , BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_22_1
      , BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_0 , BUT_S2_2_FFT_but_1_conc_ncse_0_sva_2})
      + conv_s2s_26_27({(BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[27]) , FFT_but_2_temp_real_24_1_2_sva_1
      , FFT_but_2_temp_real_0_2_sva_1});
  assign BUT_S3_2_FFT_but_2_acc_20_nl = nl_BUT_S3_2_FFT_but_2_acc_20_nl[26:0];
  assign BUT_S3_2_FFT_but_2_acc_20_itm_26_2_1 = readslicef_27_25_2(BUT_S3_2_FFT_but_2_acc_20_nl);
  assign nl_BUT_S3_2_FFT_but_2_acc_30_nl = conv_s2s_26_27({BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_2
      , BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_23 , BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_22_1
      , BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_0 , BUT_S2_2_FFT_but_1_conc_ncse_0_sva_2})
      + conv_s2s_26_27({(~ (BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[27])) , (~ FFT_but_2_temp_real_24_1_2_sva_1)
      , (~ FFT_but_2_temp_real_0_2_sva_1)}) + 27'b000000000000000000000000001;
  assign BUT_S3_2_FFT_but_2_acc_30_nl = nl_BUT_S3_2_FFT_but_2_acc_30_nl[26:0];
  assign BUT_S3_2_FFT_but_2_acc_30_itm_26_2_1 = readslicef_27_25_2(BUT_S3_2_FFT_but_2_acc_30_nl);
  assign nl_BUT_S3_4_FFT_but_2_acc_20_nl = conv_s2s_26_27({BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_2
      , BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_23 , BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_22_1
      , BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_0 , BUT_S2_2_FFT_but_1_conc_7_ncse_0_sva_2})
      + conv_s2s_26_27({(BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[27]) , FFT_but_2_temp_real_24_1_sva_1
      , FFT_but_2_temp_real_0_sva_1});
  assign BUT_S3_4_FFT_but_2_acc_20_nl = nl_BUT_S3_4_FFT_but_2_acc_20_nl[26:0];
  assign BUT_S3_4_FFT_but_2_acc_20_itm_26_2_1 = readslicef_27_25_2(BUT_S3_4_FFT_but_2_acc_20_nl);
  assign BUT_S3_4_FFT_but_2_and_nl = (BUT_S3_4_FFT_but_2_acc_psp_sva_1_33_6[0]) &
      BUT_S3_4_FFT_but_2_or_itm_1;
  assign nl_BUT_S3_4_FFT_but_2_acc_9_psp_sva_1 = conv_s2s_27_28(BUT_S3_4_FFT_but_2_acc_psp_sva_1_33_6[27:1])
      + conv_u2s_1_28(BUT_S3_4_FFT_but_2_and_nl);
  assign BUT_S3_4_FFT_but_2_acc_9_psp_sva_1 = nl_BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[27:0];
  assign BUT_S3_4_FFT_but_2_nor_12_nl = ~(MUX_v_24_2_2((BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[24:1]),
      24'b111111111111111111111111, FFT_but_2_nor_ovfl_sva_1));
  assign FFT_but_2_temp_real_24_1_sva_1 = ~(MUX_v_24_2_2(BUT_S3_4_FFT_but_2_nor_12_nl,
      24'b111111111111111111111111, FFT_but_2_and_unfl_sva_1));
  assign FFT_but_2_temp_real_0_sva_1 = ~((~((BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[0])
      | FFT_but_2_nor_ovfl_sva_1)) | FFT_but_2_and_unfl_sva_1);
  assign FFT_but_2_nor_ovfl_1_sva_1 = ~((BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[27])
      | (~((BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[26:25]!=2'b00))));
  assign FFT_but_2_and_unfl_1_sva_1 = (BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[27]) &
      (~((BUT_S3_4_FFT_but_2_acc_19_psp_sva_1[26:25]==2'b11)));
  assign FFT_but_2_nor_ovfl_sva_1 = ~((BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[27]) |
      (~((BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[26:25]!=2'b00))));
  assign FFT_but_2_and_unfl_sva_1 = (BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[27]) & (~((BUT_S3_4_FFT_but_2_acc_9_psp_sva_1[26:25]==2'b11)));
  assign BUT_S3_2_FFT_but_2_and_5_nl = (BUT_S3_2_FFT_but_2_acc_10_psp_sva_1_33_6[0])
      & BUT_S3_2_FFT_but_2_or_4_itm_1;
  assign nl_BUT_S3_2_FFT_but_2_acc_19_psp_sva_1 = conv_s2s_27_28(BUT_S3_2_FFT_but_2_acc_10_psp_sva_1_33_6[27:1])
      + conv_u2s_1_28(BUT_S3_2_FFT_but_2_and_5_nl);
  assign BUT_S3_2_FFT_but_2_acc_19_psp_sva_1 = nl_BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[27:0];
  assign BUT_S3_2_FFT_but_2_nor_15_nl = ~(MUX_v_24_2_2((BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[24:1]),
      24'b111111111111111111111111, FFT_but_2_nor_ovfl_10_sva_1));
  assign FFT_but_2_temp_imag_24_1_2_sva_1 = ~(MUX_v_24_2_2(BUT_S3_2_FFT_but_2_nor_15_nl,
      24'b111111111111111111111111, FFT_but_2_and_unfl_10_sva_1));
  assign FFT_but_2_temp_imag_0_2_sva_1 = ~((~((BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[0])
      | FFT_but_2_nor_ovfl_10_sva_1)) | FFT_but_2_and_unfl_10_sva_1);
  assign BUT_S3_2_FFT_but_2_and_nl = (BUT_S3_2_FFT_but_2_acc_psp_sva_1_33_6[0]) &
      BUT_S3_2_FFT_but_2_or_itm_1;
  assign nl_BUT_S3_2_FFT_but_2_acc_9_psp_sva_1 = conv_s2s_27_28(BUT_S3_2_FFT_but_2_acc_psp_sva_1_33_6[27:1])
      + conv_u2s_1_28(BUT_S3_2_FFT_but_2_and_nl);
  assign BUT_S3_2_FFT_but_2_acc_9_psp_sva_1 = nl_BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[27:0];
  assign BUT_S3_2_FFT_but_2_nor_12_nl = ~(MUX_v_24_2_2((BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[24:1]),
      24'b111111111111111111111111, FFT_but_2_nor_ovfl_7_sva_1));
  assign FFT_but_2_temp_real_24_1_2_sva_1 = ~(MUX_v_24_2_2(BUT_S3_2_FFT_but_2_nor_12_nl,
      24'b111111111111111111111111, FFT_but_2_and_unfl_7_sva_1));
  assign FFT_but_2_temp_real_0_2_sva_1 = ~((~((BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[0])
      | FFT_but_2_nor_ovfl_7_sva_1)) | FFT_but_2_and_unfl_7_sva_1);
  assign FFT_but_2_nor_ovfl_10_sva_1 = ~((BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[27])
      | (~((BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[26:25]!=2'b00))));
  assign FFT_but_2_and_unfl_10_sva_1 = (BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[27])
      & (~((BUT_S3_2_FFT_but_2_acc_19_psp_sva_1[26:25]==2'b11)));
  assign FFT_but_2_nor_ovfl_7_sva_1 = ~((BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[27])
      | (~((BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[26:25]!=2'b00))));
  assign FFT_but_2_and_unfl_7_sva_1 = (BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[27]) &
      (~((BUT_S3_2_FFT_but_2_acc_9_psp_sva_1[26:25]==2'b11)));
  assign BUT_S3_2_FFT_but_2_nor_5_nl = ~((BUT_S3_2_FFT_but_2_acc_25_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_2_FFT_but_2_nor_9_nl = ~(MUX_v_23_2_2((BUT_S3_2_FFT_but_2_acc_25_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_2_FFT_but_2_nor_5_nl));
  assign BUT_S3_2_FFT_but_2_and_14_nl = (BUT_S3_2_FFT_but_2_acc_25_itm_26_2_1[24:23]==2'b10);
  assign while_else_asn_150_mx0w0 = ~(MUX_v_23_2_2(BUT_S3_2_FFT_but_2_nor_9_nl, 23'b11111111111111111111111,
      BUT_S3_2_FFT_but_2_and_14_nl));
  assign BUT_S3_4_FFT_but_2_nor_5_nl = ~((BUT_S3_4_FFT_but_2_acc_25_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_4_FFT_but_2_nor_9_nl = ~(MUX_v_23_2_2((BUT_S3_4_FFT_but_2_acc_25_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_4_FFT_but_2_nor_5_nl));
  assign BUT_S3_4_FFT_but_2_and_14_nl = (BUT_S3_4_FFT_but_2_acc_25_itm_26_2_1[24:23]==2'b10);
  assign while_else_asn_147_mx0w0 = ~(MUX_v_23_2_2(BUT_S3_4_FFT_but_2_nor_9_nl, 23'b11111111111111111111111,
      BUT_S3_4_FFT_but_2_and_14_nl));
  assign BUT_S3_2_FFT_but_2_nor_7_nl = ~((BUT_S3_2_FFT_but_2_acc_35_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_2_FFT_but_2_nor_11_nl = ~(MUX_v_23_2_2((BUT_S3_2_FFT_but_2_acc_35_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_2_FFT_but_2_nor_7_nl));
  assign BUT_S3_2_FFT_but_2_and_22_nl = (BUT_S3_2_FFT_but_2_acc_35_itm_26_2_1[24:23]==2'b10);
  assign while_else_asn_144_mx0w0 = ~(MUX_v_23_2_2(BUT_S3_2_FFT_but_2_nor_11_nl,
      23'b11111111111111111111111, BUT_S3_2_FFT_but_2_and_22_nl));
  assign BUT_S3_4_FFT_but_2_nor_7_nl = ~((BUT_S3_4_FFT_but_2_acc_35_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_4_FFT_but_2_nor_11_nl = ~(MUX_v_23_2_2((BUT_S3_4_FFT_but_2_acc_35_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_4_FFT_but_2_nor_7_nl));
  assign BUT_S3_4_FFT_but_2_and_22_nl = (BUT_S3_4_FFT_but_2_acc_35_itm_26_2_1[24:23]==2'b10);
  assign while_else_asn_141_mx0w0 = ~(MUX_v_23_2_2(BUT_S3_4_FFT_but_2_nor_11_nl,
      23'b11111111111111111111111, BUT_S3_4_FFT_but_2_and_22_nl));
  assign BUT_S3_2_FFT_but_2_nor_4_nl = ~((BUT_S3_2_FFT_but_2_acc_20_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_2_FFT_but_2_nor_8_nl = ~(MUX_v_23_2_2((BUT_S3_2_FFT_but_2_acc_20_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_2_FFT_but_2_nor_4_nl));
  assign BUT_S3_2_FFT_but_2_and_10_nl = (BUT_S3_2_FFT_but_2_acc_20_itm_26_2_1[24:23]==2'b10);
  assign BUT_S3_2_FFT_but_2_FFT_but_2_nor_nl = ~(MUX_v_23_2_2(BUT_S3_2_FFT_but_2_nor_8_nl,
      23'b11111111111111111111111, BUT_S3_2_FFT_but_2_and_10_nl));
  assign output_fft_real_1_sva_dfm_mx0 = MUX_v_23_2_2(reg_while_else_asn_19_itm_1_cse,
      BUT_S3_2_FFT_but_2_FFT_but_2_nor_nl, while_else_land_1_lpi_1_dfm_3);
  assign BUT_S3_4_FFT_but_2_nor_4_nl = ~((BUT_S3_4_FFT_but_2_acc_20_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_4_FFT_but_2_nor_8_nl = ~(MUX_v_23_2_2((BUT_S3_4_FFT_but_2_acc_20_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_4_FFT_but_2_nor_4_nl));
  assign BUT_S3_4_FFT_but_2_and_10_nl = (BUT_S3_4_FFT_but_2_acc_20_itm_26_2_1[24:23]==2'b10);
  assign while_else_asn_159_mx0w0 = ~(MUX_v_23_2_2(BUT_S3_4_FFT_but_2_nor_8_nl, 23'b11111111111111111111111,
      BUT_S3_4_FFT_but_2_and_10_nl));
  assign BUT_S3_2_FFT_but_2_nor_6_nl = ~((BUT_S3_2_FFT_but_2_acc_30_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_2_FFT_but_2_nor_10_nl = ~(MUX_v_23_2_2((BUT_S3_2_FFT_but_2_acc_30_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_2_FFT_but_2_nor_6_nl));
  assign BUT_S3_2_FFT_but_2_and_18_nl = (BUT_S3_2_FFT_but_2_acc_30_itm_26_2_1[24:23]==2'b10);
  assign while_else_asn_156_mx0w0 = ~(MUX_v_23_2_2(BUT_S3_2_FFT_but_2_nor_10_nl,
      23'b11111111111111111111111, BUT_S3_2_FFT_but_2_and_18_nl));
  assign BUT_S3_4_FFT_but_2_nor_6_nl = ~((BUT_S3_4_FFT_but_2_acc_30_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_4_FFT_but_2_nor_10_nl = ~(MUX_v_23_2_2((BUT_S3_4_FFT_but_2_acc_30_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_4_FFT_but_2_nor_6_nl));
  assign BUT_S3_4_FFT_but_2_and_18_nl = (BUT_S3_4_FFT_but_2_acc_30_itm_26_2_1[24:23]==2'b10);
  assign while_else_asn_153_mx0w0 = ~(MUX_v_23_2_2(BUT_S3_4_FFT_but_2_nor_10_nl,
      23'b11111111111111111111111, BUT_S3_4_FFT_but_2_and_18_nl));
  assign while_else_if_1_nor_1_tmp = ~((i_sva_31_4_mx0!=28'b0000000000000000000000000000)
      | (i_sva_2_0_mx0!=3'b000));
  assign while_else_land_1_lpi_1_dfm_1 = ~(processing_sva | (~(i_sva_dfm_1_3_mx0
      & while_else_if_1_nor_1_tmp)));
  assign nl_while_else_aelse_2_acc_nl = conv_s2u_29_30({reg_j_sva_31_4_cse , j_sva_dfm_3_1})
      + 30'b111111111111111111111111111111;
  assign while_else_aelse_2_acc_nl = nl_while_else_aelse_2_acc_nl[29:0];
  assign while_else_aelse_2_acc_itm_29_1 = readslicef_30_1_29(while_else_aelse_2_acc_nl);
  assign j_sva_dfm_3_1 = reg_j_sva_3_cse & while_else_unequal_tmp_1;
  assign while_else_nor_1_tmp = ~((reg_j_sva_31_4_cse!=28'b0000000000000000000000000000)
      | (j_sva_2_0!=3'b000));
  assign while_else_unequal_tmp_1 = ~(reg_j_sva_3_cse & while_else_nor_1_tmp);
  assign nl_while_else_if_if_1_acc_tmp = ({i_sva_31_4 , i_sva_3 , i_sva_2_0}) + 32'b00000000000000000000000000000001;
  assign while_else_if_if_1_acc_tmp = nl_while_else_if_if_1_acc_tmp[31:0];
  assign i_sva_31_4_mx0 = MUX_v_28_2_2((while_else_if_if_1_acc_tmp[31:4]), i_sva_31_4,
      or_dcpl_51);
  assign i_sva_2_0_mx0 = MUX_v_3_2_2((while_else_if_if_1_acc_tmp[2:0]), i_sva_2_0,
      or_dcpl_51);
  assign i_sva_dfm_1_3_mx0 = MUX_s_1_2_2((while_else_if_if_1_acc_tmp[3]), i_sva_3,
      or_dcpl_51);
  assign while_else_land_3_lpi_1_dfm_1 = (~ data_valid_sink_rd_sva) & while_else_aelse_2_acc_itm_29_1
      & processing_sva_dfm_2;
  assign processing_sva_dfm_2 = (processing_sva | while_else_land_1_lpi_1_dfm_1)
      & while_else_unequal_tmp_1;
  assign nl_BUT_S3_4_FFT_but_2_acc_10_psp_sva_1 = conv_s2s_33_34(BUT_S3_4_FFT_but_2_mul_cse_sva_1)
      + conv_s2s_33_34(BUT_S3_4_FFT_but_2_mul_1_cse_sva_1);
  assign BUT_S3_4_FFT_but_2_acc_10_psp_sva_1 = nl_BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[33:0];
  assign BUT_S3_4_FFT_but_2_acc_psp_sva_1 = $signed(BUT_S3_4_FFT_but_2_mul_cse_sva_1)
      - $signed(BUT_S3_4_FFT_but_2_mul_1_cse_sva_1);
  assign nl_BUT_S3_2_FFT_but_2_mul_2_nl = $signed(({BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_1
      , reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd , reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1
      , reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0 , BUT_S2_4_FFT_but_1_conc_ncse_0_sva_1}))
      * $signed(8'b10100101);
  assign BUT_S3_2_FFT_but_2_mul_2_nl = nl_BUT_S3_2_FFT_but_2_mul_2_nl[32:0];
  assign nl_BUT_S3_2_FFT_but_2_mul_3_nl = $signed(({BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_1
      , BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1 , reg_BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_1_cse
      , reg_BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_1_cse})) * $signed(8'b01011011);
  assign BUT_S3_2_FFT_but_2_mul_3_nl = nl_BUT_S3_2_FFT_but_2_mul_3_nl[32:0];
  assign nl_BUT_S3_2_FFT_but_2_acc_10_psp_sva_1 = conv_s2s_33_34(BUT_S3_2_FFT_but_2_mul_2_nl)
      + conv_s2s_33_34(BUT_S3_2_FFT_but_2_mul_3_nl);
  assign BUT_S3_2_FFT_but_2_acc_10_psp_sva_1 = nl_BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[33:0];
  assign nl_BUT_S3_2_FFT_but_2_mul_nl = $signed(({BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_1
      , reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd , reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1
      , reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0 , BUT_S2_4_FFT_but_1_conc_ncse_0_sva_1}))
      * $signed(8'b01011011);
  assign BUT_S3_2_FFT_but_2_mul_nl = nl_BUT_S3_2_FFT_but_2_mul_nl[32:0];
  assign nl_BUT_S3_2_FFT_but_2_mul_1_nl = $signed(({BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_1
      , BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1 , reg_BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_1_cse
      , reg_BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_1_cse})) * $signed(8'b10100101);
  assign BUT_S3_2_FFT_but_2_mul_1_nl = nl_BUT_S3_2_FFT_but_2_mul_1_nl[32:0];
  assign BUT_S3_2_FFT_but_2_acc_psp_sva_1 = $signed(BUT_S3_2_FFT_but_2_mul_nl) -
      $signed(BUT_S3_2_FFT_but_2_mul_1_nl);
  assign nl_BUT_S3_4_FFT_but_2_mul_cse_sva_1 = $signed(({BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_1
      , reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd , reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd_1_22_1
      , reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd_1_0 , BUT_S2_4_FFT_but_1_FFT_but_1_nor_14_itm_1}))
      * $signed(8'b10100101);
  assign BUT_S3_4_FFT_but_2_mul_cse_sva_1 = nl_BUT_S3_4_FFT_but_2_mul_cse_sva_1[32:0];
  assign nl_BUT_S3_4_FFT_but_2_mul_1_cse_sva_1 = $signed(({BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_1
      , BUT_S2_4_FFT_but_1_FFT_but_1_nor_16_itm_1 , BUT_S2_4_FFT_but_1_FFT_but_1_nor_17_itm_1}))
      * $signed(8'b10100101);
  assign BUT_S3_4_FFT_but_2_mul_1_cse_sva_1 = nl_BUT_S3_4_FFT_but_2_mul_1_cse_sva_1[32:0];
  assign nl_j_sva_3 = ({reg_j_sva_31_4_cse , j_sva_dfm_3_1 , j_sva_2_0}) + 32'b00000000000000000000000000000001;
  assign j_sva_3 = nl_j_sva_3[31:0];
  assign output_fft_imag_4_sva_mx0_22_1 = MUX_v_22_2_2(reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1,
      output_fft_imag_4_sva_dfm_1_22_1, while_stage_0_3);
  assign output_fft_imag_4_sva_mx0_0 = MUX_s_1_2_2(reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0,
      output_fft_imag_4_sva_dfm_1_0, while_stage_0_3);
  assign output_fft_imag_0_sva_mx0_22_1 = MUX_v_22_2_2(reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd_1_22_1,
      output_fft_imag_0_sva_dfm_1_22_1, while_stage_0_3);
  assign output_fft_imag_0_sva_mx0_0 = MUX_s_1_2_2(reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd_1_0,
      output_fft_imag_0_sva_dfm_1_0, while_stage_0_3);
  assign output_fft_real_6_sva_mx0 = MUX_v_23_2_2(output_fft_real_6_sva, output_fft_real_6_sva_dfm_1,
      while_stage_0_3);
  assign output_fft_real_4_sva_mx0 = MUX_v_23_2_2(output_fft_real_4_sva, output_fft_real_4_sva_dfm_1,
      while_stage_0_3);
  assign output_fft_real_2_sva_mx0_22_1 = MUX_v_22_2_2(reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1,
      output_fft_real_2_sva_dfm_1_22_1, while_stage_0_3);
  assign output_fft_real_2_sva_mx0_0 = MUX_s_1_2_2(reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0,
      output_fft_real_2_sva_dfm_1_0, while_stage_0_3);
  assign output_fft_real_0_sva_mx0_22_1 = MUX_v_22_2_2(reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd_1_22_1,
      output_fft_real_0_sva_dfm_1_22_1, while_stage_0_3);
  assign output_fft_real_0_sva_mx0_0 = MUX_s_1_2_2(reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd_1_0,
      output_fft_real_0_sva_dfm_1_0, while_stage_0_3);
  assign nl_BUT_S3_1_FFT_but_2_acc_25_nl = conv_s2s_26_27({(FFT_but_1_acc_sat_9_sva_1_26_2[24])
      , FFT_FFT8S_stage2_imag_conc_3_24_2 , FFT_but_1_nor_ovfl_15_sva_1 , FFT_but_1_nor_ovfl_15_sva_1})
      + conv_s2s_26_27({(FFT_but_1_acc_sat_11_sva_1_26_2[24]) , BUT_S2_3_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1
      , FFT_but_1_nor_ovfl_17_sva_1 , FFT_but_1_nor_ovfl_17_sva_1});
  assign BUT_S3_1_FFT_but_2_acc_25_nl = nl_BUT_S3_1_FFT_but_2_acc_25_nl[26:0];
  assign BUT_S3_1_FFT_but_2_acc_25_itm_26_2_1 = readslicef_27_25_2(BUT_S3_1_FFT_but_2_acc_25_nl);
  assign nl_BUT_S3_3_FFT_but_2_acc_35_nl = conv_s2s_26_27({(FFT_but_1_acc_sat_15_sva_1_26_2[24])
      , FFT_but_1_conc_166_24_2 , FFT_but_1_nor_ovfl_21_sva_1 , FFT_but_1_nor_ovfl_21_sva_1})
      + conv_s2s_26_27({(~ (BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1[26]))
      , (~ FFT_but_2_temp_imag_24_1_3_sva_1) , (~ FFT_but_2_temp_imag_0_3_sva_1)})
      + 27'b000000000000000000000000001;
  assign BUT_S3_3_FFT_but_2_acc_35_nl = nl_BUT_S3_3_FFT_but_2_acc_35_nl[26:0];
  assign BUT_S3_3_FFT_but_2_acc_35_itm_26_2_1 = readslicef_27_25_2(BUT_S3_3_FFT_but_2_acc_35_nl);
  assign nl_BUT_S3_3_FFT_but_2_acc_25_nl = conv_s2s_26_27({(FFT_but_1_acc_sat_15_sva_1_26_2[24])
      , FFT_but_1_conc_166_24_2 , FFT_but_1_nor_ovfl_21_sva_1 , FFT_but_1_nor_ovfl_21_sva_1})
      + conv_s2s_26_27({(BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1[26])
      , FFT_but_2_temp_imag_24_1_3_sva_1 , FFT_but_2_temp_imag_0_3_sva_1});
  assign BUT_S3_3_FFT_but_2_acc_25_nl = nl_BUT_S3_3_FFT_but_2_acc_25_nl[26:0];
  assign BUT_S3_3_FFT_but_2_acc_25_itm_26_2_1 = readslicef_27_25_2(BUT_S3_3_FFT_but_2_acc_25_nl);
  assign nl_BUT_S3_1_FFT_but_2_acc_35_nl = conv_s2s_26_27({(FFT_but_1_acc_sat_9_sva_1_26_2[24])
      , FFT_FFT8S_stage2_imag_conc_3_24_2 , FFT_but_1_nor_ovfl_15_sva_1 , FFT_but_1_nor_ovfl_15_sva_1})
      + conv_s2s_26_27({(~ (FFT_but_1_acc_sat_11_sva_1_26_2[24])) , (~ BUT_S2_3_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1)
      , (~ FFT_but_1_nor_ovfl_17_sva_1) , (~ FFT_but_1_nor_ovfl_17_sva_1)}) + 27'b000000000000000000000000001;
  assign BUT_S3_1_FFT_but_2_acc_35_nl = nl_BUT_S3_1_FFT_but_2_acc_35_nl[26:0];
  assign BUT_S3_1_FFT_but_2_acc_35_itm_26_2_1 = readslicef_27_25_2(BUT_S3_1_FFT_but_2_acc_35_nl);
  assign nl_FFT_but_1_acc_sat_16_sva_1 = conv_s2s_26_27({FFT_but_slc_FFT_but_acc_sat_15_26_2_24_3_itm_1
      , BUT_S1_1_FFT_but_conc_8_ncse_24_2_sva_1 , 2'b00}) + conv_s2s_26_27({(~ (FFT_but_1_acc_25_psp_2_sva_1_26_2[24]))
      , (~ FFT_but_1_temp_imag_24_1_2_sva_1_23_1) , (~ FFT_but_1_nor_ovfl_10_sva_1)
      , (~ FFT_but_1_nor_ovfl_10_sva_1)}) + 27'b000000000000000000000000001;
  assign FFT_but_1_acc_sat_16_sva_1 = nl_FFT_but_1_acc_sat_16_sva_1[26:0];
  assign nl_BUT_S3_1_FFT_but_2_acc_20_nl = conv_s2s_26_27({(FFT_but_1_acc_sat_6_sva_1_26_2[24])
      , FFT_FFT8S_stage2_real_conc_3_24_2 , FFT_but_1_nor_ovfl_12_sva_1 , FFT_but_1_nor_ovfl_12_sva_1})
      + conv_s2s_26_27({(FFT_but_1_acc_sat_8_sva_1_26_2[24]) , BUT_S2_3_FFT_but_1_conc_ncse_24_1_sva_1_23_1
      , FFT_but_1_nor_ovfl_14_sva_1 , FFT_but_1_nor_ovfl_14_sva_1});
  assign BUT_S3_1_FFT_but_2_acc_20_nl = nl_BUT_S3_1_FFT_but_2_acc_20_nl[26:0];
  assign BUT_S3_1_FFT_but_2_acc_20_itm_26_2_1 = readslicef_27_25_2(BUT_S3_1_FFT_but_2_acc_20_nl);
  assign nl_BUT_S3_3_FFT_but_2_acc_30_nl = conv_s2s_26_27({(FFT_but_1_acc_sat_12_sva_1_26_2[24])
      , FFT_but_1_conc_168_24_2 , FFT_but_1_nor_ovfl_18_sva_1 , FFT_but_1_nor_ovfl_18_sva_1})
      + conv_s2s_26_27({(~ (FFT_but_1_acc_sat_17_sva_1_26_2[24])) , (~ BUT_S2_3_FFT_but_1_conc_8_ncse_24_1_sva_1_23_1)
      , (~ FFT_but_1_nor_ovfl_23_sva_1) , (~ FFT_but_1_nor_ovfl_23_sva_1)}) + 27'b000000000000000000000000001;
  assign BUT_S3_3_FFT_but_2_acc_30_nl = nl_BUT_S3_3_FFT_but_2_acc_30_nl[26:0];
  assign BUT_S3_3_FFT_but_2_acc_30_itm_26_2_1 = readslicef_27_25_2(BUT_S3_3_FFT_but_2_acc_30_nl);
  assign nl_BUT_S3_3_FFT_but_2_acc_20_nl = conv_s2s_26_27({(FFT_but_1_acc_sat_12_sva_1_26_2[24])
      , FFT_but_1_conc_168_24_2 , FFT_but_1_nor_ovfl_18_sva_1 , FFT_but_1_nor_ovfl_18_sva_1})
      + conv_s2s_26_27({(FFT_but_1_acc_sat_17_sva_1_26_2[24]) , BUT_S2_3_FFT_but_1_conc_8_ncse_24_1_sva_1_23_1
      , FFT_but_1_nor_ovfl_23_sva_1 , FFT_but_1_nor_ovfl_23_sva_1});
  assign BUT_S3_3_FFT_but_2_acc_20_nl = nl_BUT_S3_3_FFT_but_2_acc_20_nl[26:0];
  assign BUT_S3_3_FFT_but_2_acc_20_itm_26_2_1 = readslicef_27_25_2(BUT_S3_3_FFT_but_2_acc_20_nl);
  assign nl_BUT_S3_1_FFT_but_2_acc_30_nl = conv_s2s_26_27({(FFT_but_1_acc_sat_6_sva_1_26_2[24])
      , FFT_FFT8S_stage2_real_conc_3_24_2 , FFT_but_1_nor_ovfl_12_sva_1 , FFT_but_1_nor_ovfl_12_sva_1})
      + conv_s2s_26_27({(~ (FFT_but_1_acc_sat_8_sva_1_26_2[24])) , (~ BUT_S2_3_FFT_but_1_conc_ncse_24_1_sva_1_23_1)
      , (~ FFT_but_1_nor_ovfl_14_sva_1) , (~ FFT_but_1_nor_ovfl_14_sva_1)}) + 27'b000000000000000000000000001;
  assign BUT_S3_1_FFT_but_2_acc_30_nl = nl_BUT_S3_1_FFT_but_2_acc_30_nl[26:0];
  assign BUT_S3_1_FFT_but_2_acc_30_itm_26_2_1 = readslicef_27_25_2(BUT_S3_1_FFT_but_2_acc_30_nl);
  assign nl_FFT_but_1_acc_sat_13_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_12_26_2_24_3_itm_1
      , BUT_S1_1_FFT_but_conc_7_ncse_24_2_sva_1}) + conv_s2u_24_25({(~ FFT_but_slc_FFT_but_acc_sat_16_26_2_24_3_itm_1)
      , (~ BUT_S1_2_FFT_but_conc_8_ncse_24_2_sva_1)}) + 25'b0000000000000000000000001;
  assign FFT_but_1_acc_sat_13_sva_1_26_2 = nl_FFT_but_1_acc_sat_13_sva_1_26_2[24:0];
  assign nl_FFT_but_1_acc_sat_5_sva_1 = conv_s2s_26_27({FFT_but_slc_FFT_but_acc_sat_17_26_2_24_3_itm_1
      , BUT_S1_3_FFT_but_conc_8_ncse_24_2_sva_1 , 2'b00}) + conv_s2s_26_27({(~ (FFT_but_1_acc_25_psp_sva_1_26_2[24]))
      , (~ FFT_but_1_temp_imag_24_1_sva_1_23_1) , (~ FFT_but_1_nor_ovfl_1_sva_1)
      , (~ FFT_but_1_nor_ovfl_1_sva_1)}) + 27'b000000000000000000000000001;
  assign FFT_but_1_acc_sat_5_sva_1 = nl_FFT_but_1_acc_sat_5_sva_1[26:0];
  assign FFT_but_1_nor_ovfl_5_sva_1 = ~((FFT_but_1_acc_sat_5_sva_1[26:25]!=2'b01));
  assign FFT_but_1_and_unfl_5_sva_1 = (FFT_but_1_acc_sat_5_sva_1[26:25]==2'b10);
  assign nl_FFT_but_1_acc_sat_4_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_14_26_2_24_3_itm_1
      , BUT_S1_3_FFT_but_conc_7_ncse_24_2_sva_1}) + conv_s2u_24_25({(~ FFT_but_slc_FFT_but_acc_sat_5_26_2_24_3_itm_1)
      , (~ BUT_S1_4_FFT_but_conc_8_ncse_24_2_sva_1)}) + 25'b0000000000000000000000001;
  assign FFT_but_1_acc_sat_4_sva_1_26_2 = nl_FFT_but_1_acc_sat_4_sva_1_26_2[24:0];
  assign FFT_but_1_nor_ovfl_4_sva_1 = ~((FFT_but_1_acc_sat_4_sva_1_26_2[24:23]!=2'b01));
  assign nl_FFT_but_1_acc_sat_15_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_9_26_2_24_2_itm_1
      , FFT_FFT8S_stage1_imag_0_24_2_sva_1}) + conv_s2u_24_25({(~ FFT_but_slc_FFT_but_acc_sat_10_26_2_24_3_itm_1)
      , (~ BUT_S1_2_FFT_but_conc_6_ncse_24_2_sva_1)}) + 25'b0000000000000000000000001;
  assign FFT_but_1_acc_sat_15_sva_1_26_2 = nl_FFT_but_1_acc_sat_15_sva_1_26_2[24:0];
  assign BUT_S2_3_FFT_but_1_and_18_seb = (FFT_but_1_acc_sat_14_sva_1_26_2[24:23]==2'b10);
  assign BUT_S2_3_FFT_but_1_nor_21_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_14_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_20_sva_1));
  assign FFT_but_2_FFT_but_1_or_nl = MUX_v_23_2_2(BUT_S2_3_FFT_but_1_nor_21_nl, 23'b11111111111111111111111,
      BUT_S2_3_FFT_but_1_and_18_seb);
  assign FFT_but_2_FFT_but_1_or_2_nl = (~ FFT_but_1_nor_ovfl_20_sva_1) | BUT_S2_3_FFT_but_1_and_18_seb;
  assign nl_BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1 = conv_s2s_26_27({(~
      (FFT_but_1_acc_sat_14_sva_1_26_2[24])) , FFT_but_2_FFT_but_1_or_nl , FFT_but_2_FFT_but_1_or_2_nl
      , (~ FFT_but_1_nor_ovfl_20_sva_1)}) + 27'b000000000000000000000000001;
  assign BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1 = nl_BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1[26:0];
  assign FFT_but_2_temp_imag_24_1_3_sva_1 = MUX_v_24_2_2((BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1[24:1]),
      24'b111111111111111111111111, FFT_but_2_nor_ovfl_11_sva_1);
  assign FFT_but_2_temp_imag_0_3_sva_1 = (BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1[0])
      | FFT_but_2_nor_ovfl_11_sva_1;
  assign nl_FFT_but_1_acc_sat_12_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_6_26_2_24_2_itm_1
      , FFT_FFT8S_stage1_real_0_24_2_sva_1}) + conv_s2u_24_25({(~ FFT_but_slc_FFT_but_acc_sat_7_26_2_24_3_itm_1)
      , (~ BUT_S1_2_FFT_but_conc_ncse_24_2_sva_1)}) + 25'b0000000000000000000000001;
  assign FFT_but_1_acc_sat_12_sva_1_26_2 = nl_FFT_but_1_acc_sat_12_sva_1_26_2[24:0];
  assign nl_FFT_but_1_acc_sat_17_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_11_26_2_24_3_itm_1
      , BUT_S1_3_FFT_but_conc_6_ncse_24_2_sva_1}) + conv_s2u_24_25({(~ FFT_but_slc_FFT_but_acc_sat_3_26_2_24_3_itm_1)
      , (~ BUT_S1_4_FFT_but_conc_6_ncse_24_2_sva_1)}) + 25'b0000000000000000000000001;
  assign FFT_but_1_acc_sat_17_sva_1_26_2 = nl_FFT_but_1_acc_sat_17_sva_1_26_2[24:0];
  assign BUT_S2_3_FFT_but_1_nor_24_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_17_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_23_sva_1));
  assign BUT_S2_3_FFT_but_1_and_22_nl = (FFT_but_1_acc_sat_17_sva_1_26_2[24:23]==2'b10);
  assign BUT_S2_3_FFT_but_1_conc_8_ncse_24_1_sva_1_23_1 = ~(MUX_v_23_2_2(BUT_S2_3_FFT_but_1_nor_24_nl,
      23'b11111111111111111111111, BUT_S2_3_FFT_but_1_and_22_nl));
  assign FFT_but_2_nor_ovfl_11_sva_1 = ~((BUT_S3_3_FFT_but_2_FFT_but_2_FFT_but_2_acc_psp_sva_1[26:25]!=2'b01));
  assign nl_FFT_but_1_acc_sat_14_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_8_26_2_24_3_itm_1
      , BUT_S1_3_FFT_but_conc_ncse_24_2_sva_1}) + conv_s2u_24_25({(~ FFT_but_slc_FFT_but_acc_sat_2_26_2_24_3_itm_1)
      , (~ BUT_S1_4_FFT_but_conc_ncse_24_2_sva_1)}) + 25'b0000000000000000000000001;
  assign FFT_but_1_acc_sat_14_sva_1_26_2 = nl_FFT_but_1_acc_sat_14_sva_1_26_2[24:0];
  assign FFT_but_1_nor_ovfl_20_sva_1 = ~((FFT_but_1_acc_sat_14_sva_1_26_2[24:23]!=2'b01));
  assign nl_FFT_but_1_acc_sat_10_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_15_26_2_24_3_itm_1
      , BUT_S1_1_FFT_but_conc_8_ncse_24_2_sva_1}) + conv_s2u_24_25({(FFT_but_1_acc_25_psp_2_sva_1_26_2[24])
      , FFT_but_1_temp_imag_24_1_2_sva_1_23_1});
  assign FFT_but_1_acc_sat_10_sva_1_26_2 = nl_FFT_but_1_acc_sat_10_sva_1_26_2[24:0];
  assign nl_FFT_but_1_acc_sat_7_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_12_26_2_24_3_itm_1
      , BUT_S1_1_FFT_but_conc_7_ncse_24_2_sva_1}) + conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_16_26_2_24_3_itm_1
      , BUT_S1_2_FFT_but_conc_8_ncse_24_2_sva_1});
  assign FFT_but_1_acc_sat_7_sva_1_26_2 = nl_FFT_but_1_acc_sat_7_sva_1_26_2[24:0];
  assign nl_FFT_but_1_acc_sat_3_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_17_26_2_24_3_itm_1
      , BUT_S1_3_FFT_but_conc_8_ncse_24_2_sva_1}) + conv_s2u_24_25({(FFT_but_1_acc_25_psp_sva_1_26_2[24])
      , FFT_but_1_temp_imag_24_1_sva_1_23_1});
  assign FFT_but_1_acc_sat_3_sva_1_26_2 = nl_FFT_but_1_acc_sat_3_sva_1_26_2[24:0];
  assign nl_FFT_but_1_acc_sat_2_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_14_26_2_24_3_itm_1
      , BUT_S1_3_FFT_but_conc_7_ncse_24_2_sva_1}) + conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_5_26_2_24_3_itm_1
      , BUT_S1_4_FFT_but_conc_8_ncse_24_2_sva_1});
  assign FFT_but_1_acc_sat_2_sva_1_26_2 = nl_FFT_but_1_acc_sat_2_sva_1_26_2[24:0];
  assign nl_FFT_but_1_acc_sat_9_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_9_26_2_24_2_itm_1
      , FFT_FFT8S_stage1_imag_0_24_2_sva_1}) + conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_10_26_2_24_3_itm_1
      , BUT_S1_2_FFT_but_conc_6_ncse_24_2_sva_1});
  assign FFT_but_1_acc_sat_9_sva_1_26_2 = nl_FFT_but_1_acc_sat_9_sva_1_26_2[24:0];
  assign nl_FFT_but_1_acc_sat_11_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_11_26_2_24_3_itm_1
      , BUT_S1_3_FFT_but_conc_6_ncse_24_2_sva_1}) + conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_3_26_2_24_3_itm_1
      , BUT_S1_4_FFT_but_conc_6_ncse_24_2_sva_1});
  assign FFT_but_1_acc_sat_11_sva_1_26_2 = nl_FFT_but_1_acc_sat_11_sva_1_26_2[24:0];
  assign BUT_S2_3_FFT_but_1_nor_18_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_11_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_17_sva_1));
  assign BUT_S2_3_FFT_but_1_and_14_nl = (FFT_but_1_acc_sat_11_sva_1_26_2[24:23]==2'b10);
  assign BUT_S2_3_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1 = ~(MUX_v_23_2_2(BUT_S2_3_FFT_but_1_nor_18_nl,
      23'b11111111111111111111111, BUT_S2_3_FFT_but_1_and_14_nl));
  assign nl_FFT_but_1_acc_sat_6_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_6_26_2_24_2_itm_1
      , FFT_FFT8S_stage1_real_0_24_2_sva_1}) + conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_7_26_2_24_3_itm_1
      , BUT_S1_2_FFT_but_conc_ncse_24_2_sva_1});
  assign FFT_but_1_acc_sat_6_sva_1_26_2 = nl_FFT_but_1_acc_sat_6_sva_1_26_2[24:0];
  assign nl_FFT_but_1_acc_sat_8_sva_1_26_2 = conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_8_26_2_24_3_itm_1
      , BUT_S1_3_FFT_but_conc_ncse_24_2_sva_1}) + conv_s2u_24_25({FFT_but_slc_FFT_but_acc_sat_2_26_2_24_3_itm_1
      , BUT_S1_4_FFT_but_conc_ncse_24_2_sva_1});
  assign FFT_but_1_acc_sat_8_sva_1_26_2 = nl_FFT_but_1_acc_sat_8_sva_1_26_2[24:0];
  assign BUT_S2_3_FFT_but_1_nor_15_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_8_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_14_sva_1));
  assign BUT_S2_3_FFT_but_1_and_10_nl = (FFT_but_1_acc_sat_8_sva_1_26_2[24:23]==2'b10);
  assign BUT_S2_3_FFT_but_1_conc_ncse_24_1_sva_1_23_1 = ~(MUX_v_23_2_2(BUT_S2_3_FFT_but_1_nor_15_nl,
      23'b11111111111111111111111, BUT_S2_3_FFT_but_1_and_10_nl));
  assign nl_FFT_but_1_acc_25_psp_sva_1_26_2 = conv_s2u_24_25({(~ FFT_but_slc_FFT_but_acc_sat_4_26_2_24_2_itm_1)
      , FFT_but_1_FFT_but_or_2_itm_1_23_1}) + 25'b0000000000000000000000001;
  assign FFT_but_1_acc_25_psp_sva_1_26_2 = nl_FFT_but_1_acc_25_psp_sva_1_26_2[24:0];
  assign FFT_but_1_temp_imag_24_1_sva_1_23_1 = MUX_v_23_2_2((FFT_but_1_acc_25_psp_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_1_sva_1);
  assign FFT_but_1_nor_ovfl_3_sva_1 = ~((FFT_but_1_acc_sat_3_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_and_unfl_3_sva_1 = (FFT_but_1_acc_sat_3_sva_1_26_2[24:23]==2'b10);
  assign FFT_but_1_nor_ovfl_2_sva_1 = ~((FFT_but_1_acc_sat_2_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_1_sva_1 = ~((FFT_but_1_acc_25_psp_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_23_sva_1 = ~((FFT_but_1_acc_sat_17_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_17_sva_1 = ~((FFT_but_1_acc_sat_11_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_14_sva_1 = ~((FFT_but_1_acc_sat_8_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_22_sva_1 = ~((FFT_but_1_acc_sat_16_sva_1[26:25]!=2'b01));
  assign FFT_but_1_and_unfl_22_sva_1 = (FFT_but_1_acc_sat_16_sva_1[26:25]==2'b10);
  assign nl_FFT_but_1_acc_25_psp_2_sva_1_26_2 = conv_s2u_24_25({(~ FFT_but_slc_FFT_but_acc_sat_13_26_2_24_2_itm_1)
      , FFT_but_1_FFT_but_or_itm_1_23_1}) + 25'b0000000000000000000000001;
  assign FFT_but_1_acc_25_psp_2_sva_1_26_2 = nl_FFT_but_1_acc_25_psp_2_sva_1_26_2[24:0];
  assign FFT_but_1_temp_imag_24_1_2_sva_1_23_1 = MUX_v_23_2_2((FFT_but_1_acc_25_psp_2_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_10_sva_1);
  assign FFT_but_1_nor_ovfl_19_sva_1 = ~((FFT_but_1_acc_sat_13_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_16_sva_1 = ~((FFT_but_1_acc_sat_10_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_and_unfl_16_sva_1 = (FFT_but_1_acc_sat_10_sva_1_26_2[24:23]==2'b10);
  assign FFT_but_1_nor_ovfl_13_sva_1 = ~((FFT_but_1_acc_sat_7_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_10_sva_1 = ~((FFT_but_1_acc_25_psp_2_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_21_sva_1 = ~((FFT_but_1_acc_sat_15_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_18_sva_1 = ~((FFT_but_1_acc_sat_12_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_15_sva_1 = ~((FFT_but_1_acc_sat_9_sva_1_26_2[24:23]!=2'b01));
  assign FFT_but_1_nor_ovfl_12_sva_1 = ~((FFT_but_1_acc_sat_6_sva_1_26_2[24:23]!=2'b01));
  assign nl_while_else_if_if_1_if_acc_nl = conv_s2u_29_30(while_else_if_if_1_acc_tmp[31:3])
      + 30'b111111111111111111111111111111;
  assign while_else_if_if_1_if_acc_nl = nl_while_else_if_if_1_if_acc_nl[29:0];
  assign while_else_if_if_1_if_acc_itm_29_1 = readslicef_30_1_29(while_else_if_if_1_if_acc_nl);
  assign while_else_if_land_lpi_1_dfm_1 = ~(data_req_source_wr_lpi_1 | data_valid_source);
  assign nl_while_else_if_acc_nl = conv_s2u_29_30({i_sva_31_4 , i_sva_3}) + 30'b111111111111111111111111111111;
  assign while_else_if_acc_nl = nl_while_else_if_acc_nl[29:0];
  assign while_else_if_acc_itm_29_1 = readslicef_30_1_29(while_else_if_acc_nl);
  assign FFT_but_acc_sat_17_26_2_sva_1_23_0 = $signed(input_fft_imag_1_25_2_sva_dfm_1_mx0_22_0)
      - $signed(input_fft_imag_5_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_5_26_2_sva_1_23_0 = $signed(input_fft_imag_3_25_2_sva_dfm_1_mx0_22_0)
      - $signed(input_fft_imag_7_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_14_26_2_sva_1_23_0 = $signed(input_fft_real_1_25_2_sva_dfm_1_mx0_22_0)
      - $signed(input_fft_real_5_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_4_26_2_sva_1_23_0 = $signed(input_fft_real_3_25_2_sva_dfm_1_mx0_22_0)
      - $signed(input_fft_real_7_25_2_sva_dfm_1_mx0_22_0);
  assign nl_FFT_but_acc_sat_3_26_2_sva_1_23_0 = conv_s2s_23_24(input_fft_imag_3_25_2_sva_dfm_1_mx0_22_0)
      + conv_s2s_23_24(input_fft_imag_7_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_3_26_2_sva_1_23_0 = nl_FFT_but_acc_sat_3_26_2_sva_1_23_0[23:0];
  assign nl_FFT_but_acc_sat_11_26_2_sva_1_23_0 = conv_s2s_23_24(input_fft_imag_1_25_2_sva_dfm_1_mx0_22_0)
      + conv_s2s_23_24(input_fft_imag_5_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_11_26_2_sva_1_23_0 = nl_FFT_but_acc_sat_11_26_2_sva_1_23_0[23:0];
  assign nl_FFT_but_acc_sat_2_26_2_sva_1_23_0 = conv_s2s_23_24(input_fft_real_3_25_2_sva_dfm_1_mx0_22_0)
      + conv_s2s_23_24(input_fft_real_7_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_2_26_2_sva_1_23_0 = nl_FFT_but_acc_sat_2_26_2_sva_1_23_0[23:0];
  assign nl_FFT_but_acc_sat_8_26_2_sva_1_23_0 = conv_s2s_23_24(input_fft_real_1_25_2_sva_dfm_1_mx0_22_0)
      + conv_s2s_23_24(input_fft_real_5_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_8_26_2_sva_1_23_0 = nl_FFT_but_acc_sat_8_26_2_sva_1_23_0[23:0];
  assign FFT_but_acc_sat_15_26_2_sva_1_23_0 = $signed(input_fft_imag_0_25_2_sva_dfm_1_mx0_22_0)
      - $signed(input_fft_imag_4_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_16_26_2_sva_1_23_0 = $signed(input_fft_imag_2_25_2_sva_dfm_1_mx0_22_0)
      - $signed(input_fft_imag_6_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_12_26_2_sva_1_23_0 = $signed(input_fft_real_0_25_2_sva_dfm_1_mx0_22_0)
      - $signed(input_fft_real_4_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_13_26_2_sva_1_23_0 = $signed(input_fft_real_2_25_2_sva_dfm_1_mx0_22_0)
      - $signed(input_fft_real_6_25_2_sva_dfm_1_mx0_22_0);
  assign nl_FFT_but_acc_sat_10_26_2_sva_1_23_0 = conv_s2s_23_24(input_fft_imag_2_25_2_sva_dfm_1_mx0_22_0)
      + conv_s2s_23_24(input_fft_imag_6_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_10_26_2_sva_1_23_0 = nl_FFT_but_acc_sat_10_26_2_sva_1_23_0[23:0];
  assign nl_FFT_but_acc_sat_9_26_2_sva_1_23_0 = conv_s2s_23_24(input_fft_imag_0_25_2_sva_dfm_1_mx0_22_0)
      + conv_s2s_23_24(input_fft_imag_4_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_9_26_2_sva_1_23_0 = nl_FFT_but_acc_sat_9_26_2_sva_1_23_0[23:0];
  assign nl_FFT_but_acc_sat_7_26_2_sva_1_23_0 = conv_s2s_23_24(input_fft_real_2_25_2_sva_dfm_1_mx0_22_0)
      + conv_s2s_23_24(input_fft_real_6_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_7_26_2_sva_1_23_0 = nl_FFT_but_acc_sat_7_26_2_sva_1_23_0[23:0];
  assign nl_FFT_but_acc_sat_6_26_2_sva_1_23_0 = conv_s2s_23_24(input_fft_real_0_25_2_sva_dfm_1_mx0_22_0)
      + conv_s2s_23_24(input_fft_real_4_25_2_sva_dfm_1_mx0_22_0);
  assign FFT_but_acc_sat_6_26_2_sva_1_23_0 = nl_FFT_but_acc_sat_6_26_2_sva_1_23_0[23:0];
  assign input_fft_imag_3_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_imag, reg_input_fft_imag_3_25_2_reg,
      or_dcpl_56);
  assign input_fft_imag_7_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_imag, reg_input_fft_imag_7_25_2_reg,
      or_dcpl_58);
  assign input_fft_real_3_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_real, reg_input_fft_real_3_25_2_reg,
      or_dcpl_56);
  assign input_fft_real_7_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_real, reg_input_fft_real_7_25_2_reg,
      or_dcpl_58);
  assign input_fft_imag_1_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_imag, reg_input_fft_imag_1_25_2_reg,
      or_dcpl_60);
  assign input_fft_imag_5_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_imag, reg_input_fft_imag_5_25_2_reg,
      or_dcpl_61);
  assign input_fft_real_1_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_real, reg_input_fft_real_1_25_2_reg,
      or_dcpl_60);
  assign input_fft_real_5_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_real, reg_input_fft_real_5_25_2_reg,
      or_dcpl_61);
  assign input_fft_imag_2_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_imag, reg_input_fft_imag_2_25_2_reg,
      or_dcpl_63);
  assign input_fft_imag_6_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_imag, reg_input_fft_imag_6_25_2_reg,
      or_dcpl_64);
  assign input_fft_real_2_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_real, reg_input_fft_real_2_25_2_reg,
      or_dcpl_63);
  assign input_fft_real_6_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_real, reg_input_fft_real_6_25_2_reg,
      or_dcpl_64);
  assign input_fft_imag_0_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_imag, reg_input_fft_imag_0_25_2_reg,
      or_dcpl_66);
  assign input_fft_imag_4_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_imag, reg_input_fft_imag_4_25_2_reg,
      or_dcpl_67);
  assign input_fft_real_0_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_real, reg_input_fft_real_0_25_2_reg,
      or_dcpl_66);
  assign input_fft_real_4_25_2_sva_dfm_1_mx0_22_0 = MUX_v_23_2_2(in_real, reg_input_fft_real_4_25_2_reg,
      or_dcpl_67);
  assign BUT_S2_1_FFT_but_1_nor_24_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_15_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_21_sva_1));
  assign BUT_S2_1_FFT_but_1_and_22_nl = (FFT_but_1_acc_sat_15_sva_1_26_2[24:23]==2'b10);
  assign FFT_but_1_conc_166_24_2 = ~(MUX_v_23_2_2(BUT_S2_1_FFT_but_1_nor_24_nl, 23'b11111111111111111111111,
      BUT_S2_1_FFT_but_1_and_22_nl));
  assign BUT_S2_1_FFT_but_1_nor_21_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_12_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_18_sva_1));
  assign BUT_S2_1_FFT_but_1_and_18_nl = (FFT_but_1_acc_sat_12_sva_1_26_2[24:23]==2'b10);
  assign FFT_but_1_conc_168_24_2 = ~(MUX_v_23_2_2(BUT_S2_1_FFT_but_1_nor_21_nl, 23'b11111111111111111111111,
      BUT_S2_1_FFT_but_1_and_18_nl));
  assign BUT_S2_1_FFT_but_1_nor_18_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_9_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_15_sva_1));
  assign BUT_S2_1_FFT_but_1_and_14_nl = (FFT_but_1_acc_sat_9_sva_1_26_2[24:23]==2'b10);
  assign FFT_FFT8S_stage2_imag_conc_3_24_2 = ~(MUX_v_23_2_2(BUT_S2_1_FFT_but_1_nor_18_nl,
      23'b11111111111111111111111, BUT_S2_1_FFT_but_1_and_14_nl));
  assign BUT_S2_1_FFT_but_1_nor_15_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_6_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_12_sva_1));
  assign BUT_S2_1_FFT_but_1_and_10_nl = (FFT_but_1_acc_sat_6_sva_1_26_2[24:23]==2'b10);
  assign FFT_FFT8S_stage2_real_conc_3_24_2 = ~(MUX_v_23_2_2(BUT_S2_1_FFT_but_1_nor_15_nl,
      23'b11111111111111111111111, BUT_S2_1_FFT_but_1_and_10_nl));
  assign and_dcpl_32 = while_stage_0_4 & while_else_land_lpi_1_dfm_st_3;
  assign or_dcpl_44 = ~(while_stage_0_4 & while_else_land_3_lpi_1_dfm_st_3);
  assign or_dcpl_45 = ~(while_stage_0_4 & while_else_land_1_lpi_1_dfm_3);
  assign or_dcpl_50 = processing_sva | (~ while_else_if_acc_itm_29_1);
  assign or_dcpl_51 = or_dcpl_50 | (~ data_valid_source);
  assign or_dcpl_52 = ~(while_stage_0_3 & while_else_land_1_lpi_1_dfm_2);
  assign or_dcpl_53 = ~((i_sva_2_0[1:0]==2'b11));
  assign or_dcpl_54 = ~(while_else_if_acc_itm_29_1 & data_valid_source);
  assign or_dcpl_55 = or_dcpl_54 | (i_sva_2_0[2]);
  assign or_dcpl_56 = or_dcpl_55 | or_dcpl_53;
  assign or_dcpl_57 = or_dcpl_54 | (~ (i_sva_2_0[2]));
  assign or_dcpl_58 = or_dcpl_57 | or_dcpl_53;
  assign or_dcpl_59 = (i_sva_2_0[1:0]!=2'b01);
  assign or_dcpl_60 = or_dcpl_55 | or_dcpl_59;
  assign or_dcpl_61 = or_dcpl_57 | or_dcpl_59;
  assign or_dcpl_62 = (i_sva_2_0[1:0]!=2'b10);
  assign or_dcpl_63 = or_dcpl_55 | or_dcpl_62;
  assign or_dcpl_64 = or_dcpl_57 | or_dcpl_62;
  assign or_dcpl_65 = (i_sva_2_0[1:0]!=2'b00);
  assign or_dcpl_66 = or_dcpl_55 | or_dcpl_65;
  assign or_dcpl_67 = or_dcpl_57 | or_dcpl_65;
  assign or_dcpl_68 = ~((i_sva_2_0[2]) & (i_sva_2_0[0]));
  assign or_dcpl_70 = or_dcpl_51 | or_dcpl_68 | (~ (i_sva_2_0[1]));
  assign or_dcpl_71 = (~ (i_sva_2_0[2])) | (i_sva_2_0[0]);
  assign or_dcpl_73 = or_dcpl_51 | or_dcpl_71 | (~ (i_sva_2_0[1]));
  assign or_dcpl_75 = or_dcpl_51 | or_dcpl_68 | (i_sva_2_0[1]);
  assign or_dcpl_77 = or_dcpl_51 | or_dcpl_71 | (i_sva_2_0[1]);
  assign or_dcpl_78 = (i_sva_2_0[2]) | (~ (i_sva_2_0[0]));
  assign or_dcpl_80 = or_dcpl_51 | or_dcpl_78 | (~ (i_sva_2_0[1]));
  assign or_dcpl_81 = (i_sva_2_0[2]) | (i_sva_2_0[0]);
  assign or_dcpl_83 = or_dcpl_51 | or_dcpl_81 | (~ (i_sva_2_0[1]));
  assign or_dcpl_85 = or_dcpl_51 | or_dcpl_78 | (i_sva_2_0[1]);
  assign or_dcpl_87 = or_dcpl_51 | or_dcpl_81 | (i_sva_2_0[1]);
  assign data_req_source_mx0c1 = and_dcpl_32 & data_valid_source_svs_1_st_3 & (~
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_3);
  assign data_valid_sink_mx0c1 = (((while_else_asn_66_itm_3_31_4==28'b0000000000000000000000000000)
      & while_else_asn_66_itm_3_3 & (while_else_asn_66_itm_3_2_0==3'b000)) | processing_sva_dfm_1_st_1_3)
      & while_stage_0_4 & (~ while_else_land_3_lpi_1_dfm_st_3);
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      data_req_source <= 1'b0;
    end
    else if ( (mux_5_nl & and_dcpl_32) | data_req_source_mx0c1 ) begin
      data_req_source <= ~ data_req_source_mx0c1;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      data_valid_sink <= 1'b0;
    end
    else if ( (while_stage_0_4 & while_else_land_3_lpi_1_dfm_st_3) | data_valid_sink_mx0c1
        ) begin
      data_valid_sink <= ~ data_valid_sink_mx0c1;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_out_imag_ftd <= 22'b0000000000000000000000;
    end
    else if ( ~ or_dcpl_44 ) begin
      reg_out_imag_ftd <= MUX1HOT_v_22_12_2(output_fft_imag_0_sva_dfm_2_22_1, (output_fft_imag_1_sva[22:1]),
          (while_else_asn_150_mx0w0[22:1]), (output_fft_imag_2_sva[22:1]), (output_fft_imag_3_sva[22:1]),
          (while_else_asn_147_mx0w0[22:1]), output_fft_imag_4_sva_dfm_2_22_1, (output_fft_imag_5_sva[22:1]),
          (while_else_asn_144_mx0w0[22:1]), (output_fft_imag_6_sva[22:1]), (output_fft_imag_7_sva[22:1]),
          (while_else_asn_141_mx0w0[22:1]), {while_else_if_3_nor_cse , while_else_if_3_and_itm
          , while_else_if_3_and_1_itm , while_else_if_3_and_2_cse , while_else_if_3_and_3_cse
          , while_else_if_3_and_4_cse , while_else_if_3_and_5_cse , while_else_if_3_and_6_cse
          , while_else_if_3_and_7_cse , while_else_if_3_and_8_cse , while_else_if_3_and_9_cse
          , while_else_if_3_and_10_cse});
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_out_imag_ftd_1 <= 1'b0;
    end
    else if ( ~ or_dcpl_44 ) begin
      reg_out_imag_ftd_1 <= MUX1HOT_s_1_12_2(output_fft_imag_0_sva_dfm_2_0, (output_fft_imag_1_sva[0]),
          (while_else_asn_150_mx0w0[0]), (output_fft_imag_2_sva[0]), (output_fft_imag_3_sva[0]),
          (while_else_asn_147_mx0w0[0]), output_fft_imag_4_sva_dfm_2_0, (output_fft_imag_5_sva[0]),
          (while_else_asn_144_mx0w0[0]), (output_fft_imag_6_sva[0]), (output_fft_imag_7_sva[0]),
          (while_else_asn_141_mx0w0[0]), {while_else_if_3_nor_cse , while_else_if_3_and_itm
          , while_else_if_3_and_1_itm , while_else_if_3_and_2_cse , while_else_if_3_and_3_cse
          , while_else_if_3_and_4_cse , while_else_if_3_and_5_cse , while_else_if_3_and_6_cse
          , while_else_if_3_and_7_cse , while_else_if_3_and_8_cse , while_else_if_3_and_9_cse
          , while_else_if_3_and_10_cse});
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_out_real_ftd <= 22'b0000000000000000000000;
    end
    else if ( ~ or_dcpl_44 ) begin
      reg_out_real_ftd <= MUX1HOT_v_22_11_2(output_fft_real_0_sva_dfm_2_22_1, (output_fft_real_1_sva_dfm_mx0[22:1]),
          output_fft_real_2_sva_dfm_2_22_1, (output_fft_real_3_sva[22:1]), (while_else_asn_159_mx0w0[22:1]),
          (output_fft_real_4_sva_dfm_2[22:1]), (output_fft_real_5_sva[22:1]), (while_else_asn_156_mx0w0[22:1]),
          (output_fft_real_6_sva_dfm_2[22:1]), (output_fft_real_7_sva[22:1]), (while_else_asn_153_mx0w0[22:1]),
          {while_else_if_3_nor_cse , while_else_if_3_and_m1c , while_else_if_3_and_2_cse
          , while_else_if_3_and_3_cse , while_else_if_3_and_4_cse , while_else_if_3_and_5_cse
          , while_else_if_3_and_6_cse , while_else_if_3_and_7_cse , while_else_if_3_and_8_cse
          , while_else_if_3_and_9_cse , while_else_if_3_and_10_cse});
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_out_real_ftd_1 <= 1'b0;
    end
    else if ( ~ or_dcpl_44 ) begin
      reg_out_real_ftd_1 <= MUX1HOT_s_1_11_2(output_fft_real_0_sva_dfm_2_0, (output_fft_real_1_sva_dfm_mx0[0]),
          output_fft_real_2_sva_dfm_2_0, (output_fft_real_3_sva[0]), (while_else_asn_159_mx0w0[0]),
          (output_fft_real_4_sva_dfm_2[0]), (output_fft_real_5_sva[0]), (while_else_asn_156_mx0w0[0]),
          (output_fft_real_6_sva_dfm_2[0]), (output_fft_real_7_sva[0]), (while_else_asn_153_mx0w0[0]),
          {while_else_if_3_nor_cse , while_else_if_3_and_m1c , while_else_if_3_and_2_cse
          , while_else_if_3_and_3_cse , while_else_if_3_and_4_cse , while_else_if_3_and_5_cse
          , while_else_if_3_and_6_cse , while_else_if_3_and_7_cse , while_else_if_3_and_8_cse
          , while_else_if_3_and_9_cse , while_else_if_3_and_10_cse});
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_3 <= 1'b0;
      data_valid_source_svs_1_st_3 <= 1'b0;
      while_else_if_land_lpi_1_dfm_st_3 <= 1'b0;
      processing_sva_dfm_1_st_1_3 <= 1'b0;
      while_else_land_3_lpi_1_dfm_st_3 <= 1'b0;
      while_else_asn_66_itm_3_31_4 <= 28'b0000000000000000000000000000;
      while_else_asn_66_itm_3_3 <= 1'b0;
      while_else_asn_66_itm_3_2_0 <= 3'b000;
      while_else_land_1_lpi_1_dfm_3 <= 1'b0;
      while_else_land_lpi_1_dfm_st_3 <= 1'b0;
      reg_j_sva_3_cse <= 1'b0;
      i_sva_31_4 <= 28'b0000000000000000000000000000;
      i_sva_3 <= 1'b0;
      i_sva_2_0 <= 3'b000;
      data_valid_sink_rd_sva <= 1'b0;
      processing_sva <= 1'b0;
      while_stage_0_2 <= 1'b0;
      while_stage_0_3 <= 1'b0;
      while_stage_0_4 <= 1'b0;
      BUT_S3_3_FFT_but_2_and_22_itm_1 <= 1'b0;
      BUT_S3_3_FFT_but_2_and_14_itm_1 <= 1'b0;
      while_else_land_1_lpi_1_dfm_2 <= 1'b0;
      processing_sva_dfm_1_st_1_2 <= 1'b0;
      while_else_land_3_lpi_1_dfm_st_2 <= 1'b0;
      while_else_asn_66_itm_2_31_4 <= 28'b0000000000000000000000000000;
      while_else_asn_66_itm_2_2_0 <= 3'b000;
      while_else_asn_66_itm_2_3 <= 1'b0;
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_2 <= 1'b0;
      data_valid_source_svs_1_st_2 <= 1'b0;
      while_else_if_land_lpi_1_dfm_st_2 <= 1'b0;
      while_else_land_lpi_1_dfm_st_2 <= 1'b0;
      while_else_land_1_lpi_1_dfm_1_1 <= 1'b0;
      while_else_land_3_lpi_1_dfm_st_1 <= 1'b0;
      while_else_asn_66_itm_1_31_4 <= 28'b0000000000000000000000000000;
      while_else_asn_66_itm_1_2_0 <= 3'b000;
      while_else_asn_66_itm_1_3 <= 1'b0;
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_1 <= 1'b0;
      data_valid_source_svs_1_st_1 <= 1'b0;
      while_else_if_land_lpi_1_dfm_st_1 <= 1'b0;
      while_else_land_lpi_1_dfm_st_1 <= 1'b0;
    end
    else begin
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_3 <= while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_2;
      data_valid_source_svs_1_st_3 <= data_valid_source_svs_1_st_2;
      while_else_if_land_lpi_1_dfm_st_3 <= while_else_if_land_lpi_1_dfm_st_2;
      processing_sva_dfm_1_st_1_3 <= processing_sva_dfm_1_st_1_2;
      while_else_land_3_lpi_1_dfm_st_3 <= while_else_land_3_lpi_1_dfm_st_2;
      while_else_asn_66_itm_3_31_4 <= while_else_asn_66_itm_2_31_4;
      while_else_asn_66_itm_3_3 <= while_else_asn_66_itm_2_3;
      while_else_asn_66_itm_3_2_0 <= while_else_asn_66_itm_2_2_0;
      while_else_land_1_lpi_1_dfm_3 <= while_else_land_1_lpi_1_dfm_2;
      while_else_land_lpi_1_dfm_st_3 <= while_else_land_lpi_1_dfm_st_2;
      reg_j_sva_3_cse <= MUX_s_1_2_2((j_sva_3[3]), j_sva_dfm_3_1, or_12_cse);
      i_sva_31_4 <= i_sva_31_4_mx0;
      i_sva_3 <= i_sva_dfm_1_3_mx0 & (~ while_else_land_1_lpi_1_dfm_1);
      i_sva_2_0 <= i_sva_2_0_mx0;
      data_valid_sink_rd_sva <= (data_valid_sink_rd_sva & while_else_unequal_tmp_1
          & (~ processing_sva_dfm_2)) | while_else_land_3_lpi_1_dfm_1;
      processing_sva <= processing_sva_dfm_2;
      while_stage_0_2 <= 1'b1;
      while_stage_0_3 <= while_stage_0_2;
      while_stage_0_4 <= while_stage_0_3;
      BUT_S3_3_FFT_but_2_and_22_itm_1 <= (BUT_S3_3_FFT_but_2_acc_35_itm_26_2_1[24:23]==2'b10);
      BUT_S3_3_FFT_but_2_and_14_itm_1 <= (BUT_S3_3_FFT_but_2_acc_25_itm_26_2_1[24:23]==2'b10);
      while_else_land_1_lpi_1_dfm_2 <= while_else_land_1_lpi_1_dfm_1_1;
      processing_sva_dfm_1_st_1_2 <= processing_sva;
      while_else_land_3_lpi_1_dfm_st_2 <= while_else_land_3_lpi_1_dfm_st_1;
      while_else_asn_66_itm_2_31_4 <= while_else_asn_66_itm_1_31_4;
      while_else_asn_66_itm_2_2_0 <= while_else_asn_66_itm_1_2_0;
      while_else_asn_66_itm_2_3 <= while_else_asn_66_itm_1_3;
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_2 <= while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_1;
      data_valid_source_svs_1_st_2 <= data_valid_source_svs_1_st_1;
      while_else_if_land_lpi_1_dfm_st_2 <= while_else_if_land_lpi_1_dfm_st_1;
      while_else_land_lpi_1_dfm_st_2 <= while_else_land_lpi_1_dfm_st_1;
      while_else_land_1_lpi_1_dfm_1_1 <= while_else_land_1_lpi_1_dfm_1;
      while_else_land_3_lpi_1_dfm_st_1 <= while_else_land_3_lpi_1_dfm_1;
      while_else_asn_66_itm_1_31_4 <= reg_j_sva_31_4_cse;
      while_else_asn_66_itm_1_2_0 <= j_sva_2_0;
      while_else_asn_66_itm_1_3 <= reg_j_sva_3_cse;
      while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_1 <= while_else_if_if_1_if_acc_itm_29_1;
      data_valid_source_svs_1_st_1 <= data_valid_source;
      while_else_if_land_lpi_1_dfm_st_1 <= while_else_if_land_lpi_1_dfm_1;
      while_else_land_lpi_1_dfm_st_1 <= (~ processing_sva) & while_else_if_acc_itm_29_1;
    end
  end
  always @(posedge clk) begin
    BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_2 <= BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_1;
    BUT_S2_2_FFT_but_1_conc_8_ncse_24_1_sva_2 <= BUT_S2_2_FFT_but_1_conc_8_ncse_24_1_sva_1;
    BUT_S2_2_FFT_but_1_conc_8_ncse_0_sva_2 <= BUT_S2_2_FFT_but_1_conc_8_ncse_0_sva_1;
    BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_2 <= BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_1;
    BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_23 <= reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd;
    BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_22_1 <= reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd_1_22_1;
    BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_2_0 <= reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd_1_0;
    BUT_S2_2_FFT_but_1_conc_7_ncse_0_sva_2 <= BUT_S2_2_FFT_but_1_conc_7_ncse_0_sva_1;
    BUT_S3_4_FFT_but_2_acc_10_psp_sva_1_33_6 <= BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[33:6];
    BUT_S3_4_FFT_but_2_or_4_itm_1 <= (BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[0]) | (BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[1])
        | (BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[2]) | (BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[3])
        | (BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[4]) | (BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[5])
        | (BUT_S3_4_FFT_but_2_acc_10_psp_sva_1[7]);
    BUT_S3_4_FFT_but_2_acc_psp_sva_1_33_6 <= BUT_S3_4_FFT_but_2_acc_psp_sva_1[33:6];
    BUT_S3_4_FFT_but_2_or_itm_1 <= (BUT_S3_4_FFT_but_2_acc_psp_sva_1[0]) | (BUT_S3_4_FFT_but_2_acc_psp_sva_1[1])
        | (BUT_S3_4_FFT_but_2_acc_psp_sva_1[2]) | (BUT_S3_4_FFT_but_2_acc_psp_sva_1[3])
        | (BUT_S3_4_FFT_but_2_acc_psp_sva_1[4]) | (BUT_S3_4_FFT_but_2_acc_psp_sva_1[5])
        | (BUT_S3_4_FFT_but_2_acc_psp_sva_1[7]);
    BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_2 <= BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_1;
    reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_ftd <= BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1;
    reg_BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_2_1_cse <= BUT_S2_2_FFT_but_1_conc_6_ncse_0_sva_1;
    BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_2 <= BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_1;
    BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_23 <= reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd;
    BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_22_1 <= reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1;
    BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_2_0 <= reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0;
    BUT_S2_2_FFT_but_1_conc_ncse_0_sva_2 <= BUT_S2_2_FFT_but_1_conc_ncse_0_sva_1;
    BUT_S3_2_FFT_but_2_acc_10_psp_sva_1_33_6 <= BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[33:6];
    BUT_S3_2_FFT_but_2_or_4_itm_1 <= (BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[0]) | (BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[1])
        | (BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[2]) | (BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[3])
        | (BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[4]) | (BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[5])
        | (BUT_S3_2_FFT_but_2_acc_10_psp_sva_1[7]);
    BUT_S3_2_FFT_but_2_acc_psp_sva_1_33_6 <= BUT_S3_2_FFT_but_2_acc_psp_sva_1[33:6];
    BUT_S3_2_FFT_but_2_or_itm_1 <= (BUT_S3_2_FFT_but_2_acc_psp_sva_1[0]) | (BUT_S3_2_FFT_but_2_acc_psp_sva_1[1])
        | (BUT_S3_2_FFT_but_2_acc_psp_sva_1[2]) | (BUT_S3_2_FFT_but_2_acc_psp_sva_1[3])
        | (BUT_S3_2_FFT_but_2_acc_psp_sva_1[4]) | (BUT_S3_2_FFT_but_2_acc_psp_sva_1[5])
        | (BUT_S3_2_FFT_but_2_acc_psp_sva_1[7]);
    output_fft_imag_0_sva_dfm_2_22_1 <= output_fft_imag_0_sva_dfm_1_22_1;
    output_fft_imag_0_sva_dfm_2_0 <= output_fft_imag_0_sva_dfm_1_0;
    output_fft_imag_4_sva_dfm_2_22_1 <= output_fft_imag_4_sva_dfm_1_22_1;
    output_fft_imag_4_sva_dfm_2_0 <= output_fft_imag_4_sva_dfm_1_0;
    while_else_if_3_slc_j_2_0_1_itm_3 <= while_else_if_3_slc_j_2_0_1_itm_2;
    output_fft_real_0_sva_dfm_2_22_1 <= output_fft_real_0_sva_dfm_1_22_1;
    output_fft_real_0_sva_dfm_2_0 <= output_fft_real_0_sva_dfm_1_0;
    output_fft_real_2_sva_dfm_2_22_1 <= output_fft_real_2_sva_dfm_1_22_1;
    output_fft_real_2_sva_dfm_2_0 <= output_fft_real_2_sva_dfm_1_0;
    output_fft_real_4_sva_dfm_2 <= output_fft_real_4_sva_dfm_1;
    output_fft_real_6_sva_dfm_2 <= output_fft_real_6_sva_dfm_1;
    BUT_S3_3_FFT_but_2_nor_11_itm_1 <= ~(MUX_v_23_2_2((BUT_S3_3_FFT_but_2_acc_35_itm_26_2_1[22:0]),
        23'b11111111111111111111111, BUT_S3_3_FFT_but_2_nor_7_nl));
    BUT_S3_3_FFT_but_2_nor_9_itm_1 <= ~(MUX_v_23_2_2((BUT_S3_3_FFT_but_2_acc_25_itm_26_2_1[22:0]),
        23'b11111111111111111111111, BUT_S3_3_FFT_but_2_nor_5_nl));
    BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_1 <= FFT_but_1_acc_sat_5_sva_1[26];
    BUT_S2_4_FFT_but_1_FFT_but_1_nor_16_itm_1 <= ~(MUX_v_24_2_2(BUT_S2_4_FFT_but_1_nor_24_nl,
        24'b111111111111111111111111, FFT_but_1_and_unfl_5_sva_1));
    BUT_S2_4_FFT_but_1_FFT_but_1_nor_17_itm_1 <= ~((~((FFT_but_1_acc_sat_5_sva_1[0])
        | FFT_but_1_nor_ovfl_5_sva_1)) | FFT_but_1_and_unfl_5_sva_1);
    BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_1 <= FFT_but_1_acc_sat_4_sva_1_26_2[24];
    reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd <= BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_23_1[22];
    reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd_1_22_1 <= MUX_v_22_2_2(output_fft_real_0_sva_mx0_22_1,
        (BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_23_1[21:0]), while_stage_0_2);
    reg_BUT_S2_4_FFT_but_1_FFT_but_1_nor_13_itm_1_ftd_1_0 <= MUX_s_1_2_2(output_fft_real_0_sva_mx0_0,
        FFT_but_1_nor_ovfl_4_sva_1, while_stage_0_2);
    BUT_S2_4_FFT_but_1_FFT_but_1_nor_14_itm_1 <= FFT_but_1_nor_ovfl_4_sva_1;
    BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_1 <= FFT_but_1_acc_sat_2_sva_1_26_2[24];
    reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd <= BUT_S2_4_FFT_but_1_FFT_but_1_nor_7_itm_23_1[22];
    reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1 <= MUX_v_22_2_2(output_fft_real_2_sva_mx0_22_1,
        (BUT_S2_4_FFT_but_1_FFT_but_1_nor_7_itm_23_1[21:0]), while_stage_0_2);
    reg_BUT_S2_4_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0 <= MUX_s_1_2_2(output_fft_real_2_sva_mx0_0,
        FFT_but_1_nor_ovfl_2_sva_1, while_stage_0_2);
    BUT_S2_4_FFT_but_1_conc_ncse_0_sva_1 <= FFT_but_1_nor_ovfl_2_sva_1;
    BUT_S2_4_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_1 <= FFT_but_1_acc_sat_3_sva_1_26_2[24];
    BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1 <= ~(MUX_v_23_2_2(BUT_S2_4_FFT_but_1_nor_18_nl,
        23'b11111111111111111111111, FFT_but_1_and_unfl_3_sva_1));
    reg_BUT_S2_4_FFT_but_1_conc_6_ncse_24_1_sva_1_1_cse <= ~((~(FFT_but_1_nor_ovfl_1_sva_1
        | FFT_but_1_nor_ovfl_3_sva_1)) | FFT_but_1_and_unfl_3_sva_1);
    while_else_if_3_slc_j_2_0_1_itm_2 <= while_else_if_3_slc_j_2_0_1_itm_1;
    BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_5_26_2_itm_1 <= FFT_but_1_acc_sat_16_sva_1[26];
    BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_4_26_2_itm_1 <= FFT_but_1_acc_sat_13_sva_1_26_2[24];
    BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_3_26_2_itm_1 <= FFT_but_1_acc_sat_10_sva_1_26_2[24];
    BUT_S2_2_FFT_but_1_slc_FFT_but_1_acc_sat_2_26_2_itm_1 <= FFT_but_1_acc_sat_7_sva_1_26_2[24];
    output_fft_imag_4_sva_dfm_1_22_1 <= MUX_v_22_2_2(output_fft_imag_4_sva_mx0_22_1,
        BUT_S3_1_FFT_but_2_FFT_but_2_nor_3_nl, while_else_land_1_lpi_1_dfm_1_1);
    output_fft_imag_4_sva_dfm_1_0 <= MUX_s_1_2_2(output_fft_imag_4_sva_mx0_0, BUT_S3_1_FFT_but_2_FFT_but_2_nor_6_nl,
        while_else_land_1_lpi_1_dfm_1_1);
    output_fft_imag_0_sva_dfm_1_22_1 <= MUX_v_22_2_2(output_fft_imag_0_sva_mx0_22_1,
        BUT_S3_1_FFT_but_2_FFT_but_2_nor_1_nl, while_else_land_1_lpi_1_dfm_1_1);
    output_fft_imag_0_sva_dfm_1_0 <= MUX_s_1_2_2(output_fft_imag_0_sva_mx0_0, BUT_S3_1_FFT_but_2_FFT_but_2_nor_5_nl,
        while_else_land_1_lpi_1_dfm_1_1);
    output_fft_real_6_sva_dfm_1 <= MUX_v_23_2_2(output_fft_real_6_sva_mx0, BUT_S3_3_FFT_but_2_FFT_but_2_nor_2_nl,
        while_else_land_1_lpi_1_dfm_1_1);
    output_fft_real_4_sva_dfm_1 <= MUX_v_23_2_2(output_fft_real_4_sva_mx0, BUT_S3_1_FFT_but_2_FFT_but_2_nor_2_nl,
        while_else_land_1_lpi_1_dfm_1_1);
    output_fft_real_2_sva_dfm_1_22_1 <= MUX_v_22_2_2(output_fft_real_2_sva_mx0_22_1,
        BUT_S3_3_FFT_but_2_FFT_but_2_nor_nl, while_else_land_1_lpi_1_dfm_1_1);
    output_fft_real_2_sva_dfm_1_0 <= MUX_s_1_2_2(output_fft_real_2_sva_mx0_0, BUT_S3_3_FFT_but_2_FFT_but_2_nor_4_nl,
        while_else_land_1_lpi_1_dfm_1_1);
    output_fft_real_0_sva_dfm_1_22_1 <= MUX_v_22_2_2(output_fft_real_0_sva_mx0_22_1,
        BUT_S3_1_FFT_but_2_FFT_but_2_nor_nl, while_else_land_1_lpi_1_dfm_1_1);
    output_fft_real_0_sva_dfm_1_0 <= MUX_s_1_2_2(output_fft_real_0_sva_mx0_0, BUT_S3_1_FFT_but_2_FFT_but_2_nor_4_nl,
        while_else_land_1_lpi_1_dfm_1_1);
    BUT_S2_2_FFT_but_1_conc_8_ncse_0_sva_1 <= ~((~((FFT_but_1_acc_sat_16_sva_1[0])
        | FFT_but_1_nor_ovfl_22_sva_1)) | FFT_but_1_and_unfl_22_sva_1);
    BUT_S2_2_FFT_but_1_conc_8_ncse_24_1_sva_1 <= ~(MUX_v_24_2_2(BUT_S2_2_FFT_but_1_nor_24_nl,
        24'b111111111111111111111111, FFT_but_1_and_unfl_22_sva_1));
    BUT_S2_2_FFT_but_1_conc_7_ncse_0_sva_1 <= FFT_but_1_nor_ovfl_19_sva_1;
    reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd <= BUT_S2_2_FFT_but_1_FFT_but_1_nor_13_itm_23_1[22];
    reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd_1_22_1 <= MUX_v_22_2_2(output_fft_imag_0_sva_mx0_22_1,
        (BUT_S2_2_FFT_but_1_FFT_but_1_nor_13_itm_23_1[21:0]), while_stage_0_2);
    reg_BUT_S2_2_FFT_but_1_conc_7_ncse_24_1_sva_1_ftd_1_0 <= MUX_s_1_2_2(output_fft_imag_0_sva_mx0_0,
        FFT_but_1_nor_ovfl_19_sva_1, while_stage_0_2);
    BUT_S2_2_FFT_but_1_conc_6_ncse_0_sva_1 <= ~((~(FFT_but_1_nor_ovfl_10_sva_1 |
        FFT_but_1_nor_ovfl_16_sva_1)) | FFT_but_1_and_unfl_16_sva_1);
    BUT_S2_2_FFT_but_1_conc_6_ncse_24_1_sva_1_23_1 <= ~(MUX_v_23_2_2(BUT_S2_2_FFT_but_1_nor_18_nl,
        23'b11111111111111111111111, FFT_but_1_and_unfl_16_sva_1));
    BUT_S2_2_FFT_but_1_conc_ncse_0_sva_1 <= FFT_but_1_nor_ovfl_13_sva_1;
    reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd <= BUT_S2_2_FFT_but_1_FFT_but_1_nor_7_itm_23_1[22];
    reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_22_1 <= MUX_v_22_2_2(output_fft_imag_4_sva_mx0_22_1,
        (BUT_S2_2_FFT_but_1_FFT_but_1_nor_7_itm_23_1[21:0]), while_stage_0_2);
    reg_BUT_S2_2_FFT_but_1_conc_ncse_24_1_sva_1_ftd_1_0 <= MUX_s_1_2_2(output_fft_imag_4_sva_mx0_0,
        FFT_but_1_nor_ovfl_13_sva_1, while_stage_0_2);
    output_fft_real_6_sva <= output_fft_real_6_sva_mx0;
    output_fft_real_4_sva <= output_fft_real_4_sva_mx0;
    FFT_but_slc_FFT_but_acc_sat_17_26_2_24_3_itm_1 <= FFT_but_acc_sat_17_26_2_sva_1_23_0[23];
    BUT_S1_3_FFT_but_conc_8_ncse_24_2_sva_1 <= FFT_but_acc_sat_17_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_14_26_2_24_3_itm_1 <= FFT_but_acc_sat_14_26_2_sva_1_23_0[23];
    BUT_S1_3_FFT_but_conc_7_ncse_24_2_sva_1 <= FFT_but_acc_sat_14_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_5_26_2_24_3_itm_1 <= FFT_but_acc_sat_5_26_2_sva_1_23_0[23];
    BUT_S1_4_FFT_but_conc_8_ncse_24_2_sva_1 <= FFT_but_acc_sat_5_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_4_26_2_24_2_itm_1 <= FFT_but_acc_sat_4_26_2_sva_1_23_0[23];
    FFT_but_1_FFT_but_or_2_itm_1_23_1 <= ~ (FFT_but_acc_sat_4_26_2_sva_1_23_0[22:0]);
    FFT_but_slc_FFT_but_acc_sat_11_26_2_24_3_itm_1 <= FFT_but_acc_sat_11_26_2_sva_1_23_0[23];
    BUT_S1_3_FFT_but_conc_6_ncse_24_2_sva_1 <= FFT_but_acc_sat_11_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_3_26_2_24_3_itm_1 <= FFT_but_acc_sat_3_26_2_sva_1_23_0[23];
    BUT_S1_4_FFT_but_conc_6_ncse_24_2_sva_1 <= FFT_but_acc_sat_3_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_8_26_2_24_3_itm_1 <= FFT_but_acc_sat_8_26_2_sva_1_23_0[23];
    BUT_S1_3_FFT_but_conc_ncse_24_2_sva_1 <= FFT_but_acc_sat_8_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_2_26_2_24_3_itm_1 <= FFT_but_acc_sat_2_26_2_sva_1_23_0[23];
    BUT_S1_4_FFT_but_conc_ncse_24_2_sva_1 <= FFT_but_acc_sat_2_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_15_26_2_24_3_itm_1 <= FFT_but_acc_sat_15_26_2_sva_1_23_0[23];
    BUT_S1_1_FFT_but_conc_8_ncse_24_2_sva_1 <= FFT_but_acc_sat_15_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_12_26_2_24_3_itm_1 <= FFT_but_acc_sat_12_26_2_sva_1_23_0[23];
    BUT_S1_1_FFT_but_conc_7_ncse_24_2_sva_1 <= FFT_but_acc_sat_12_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_16_26_2_24_3_itm_1 <= FFT_but_acc_sat_16_26_2_sva_1_23_0[23];
    BUT_S1_2_FFT_but_conc_8_ncse_24_2_sva_1 <= FFT_but_acc_sat_16_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_13_26_2_24_2_itm_1 <= FFT_but_acc_sat_13_26_2_sva_1_23_0[23];
    FFT_but_1_FFT_but_or_itm_1_23_1 <= ~ (FFT_but_acc_sat_13_26_2_sva_1_23_0[22:0]);
    FFT_but_slc_FFT_but_acc_sat_9_26_2_24_2_itm_1 <= FFT_but_acc_sat_9_26_2_sva_1_23_0[23];
    FFT_FFT8S_stage1_imag_0_24_2_sva_1 <= FFT_but_acc_sat_9_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_10_26_2_24_3_itm_1 <= FFT_but_acc_sat_10_26_2_sva_1_23_0[23];
    BUT_S1_2_FFT_but_conc_6_ncse_24_2_sva_1 <= FFT_but_acc_sat_10_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_6_26_2_24_2_itm_1 <= FFT_but_acc_sat_6_26_2_sva_1_23_0[23];
    FFT_FFT8S_stage1_real_0_24_2_sva_1 <= FFT_but_acc_sat_6_26_2_sva_1_23_0[22:0];
    FFT_but_slc_FFT_but_acc_sat_7_26_2_24_3_itm_1 <= FFT_but_acc_sat_7_26_2_sva_1_23_0[23];
    BUT_S1_2_FFT_but_conc_ncse_24_2_sva_1 <= FFT_but_acc_sat_7_26_2_sva_1_23_0[22:0];
    while_else_if_3_slc_j_2_0_1_itm_1 <= j_sva_2_0;
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_45 ) begin
      output_fft_imag_7_sva <= while_else_asn_141_mx0w0;
    end
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_45 ) begin
      output_fft_imag_5_sva <= while_else_asn_144_mx0w0;
    end
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_45 ) begin
      output_fft_imag_3_sva <= while_else_asn_147_mx0w0;
    end
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_45 ) begin
      output_fft_imag_1_sva <= while_else_asn_150_mx0w0;
    end
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_45 ) begin
      output_fft_real_7_sva <= while_else_asn_153_mx0w0;
    end
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_45 ) begin
      output_fft_real_5_sva <= while_else_asn_156_mx0w0;
    end
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_45 ) begin
      output_fft_real_3_sva <= while_else_asn_159_mx0w0;
    end
  end
  always @(posedge clk) begin
    if ( while_stage_0_4 ) begin
      reg_while_else_asn_19_itm_1_cse <= output_fft_real_1_sva_dfm_mx0;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_j_sva_31_4_cse <= 28'b0000000000000000000000000000;
    end
    else if ( ~ or_12_cse ) begin
      reg_j_sva_31_4_cse <= j_sva_3[31:4];
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      j_sva_2_0 <= 3'b000;
    end
    else if ( ~ or_12_cse ) begin
      j_sva_2_0 <= j_sva_3[2:0];
    end
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_52 ) begin
      output_fft_imag_6_sva <= ~(MUX_v_23_2_2(BUT_S3_3_FFT_but_2_nor_11_itm_1, 23'b11111111111111111111111,
          BUT_S3_3_FFT_but_2_and_22_itm_1));
    end
  end
  always @(posedge clk) begin
    if ( ~ or_dcpl_52 ) begin
      output_fft_imag_2_sva <= ~(MUX_v_23_2_2(BUT_S3_3_FFT_but_2_nor_9_itm_1, 23'b11111111111111111111111,
          BUT_S3_3_FFT_but_2_and_14_itm_1));
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      data_req_source_wr_lpi_1 <= 1'b0;
    end
    else if ( ~ or_dcpl_50 ) begin
      data_req_source_wr_lpi_1 <= MUX_s_1_2_2(while_else_if_while_else_if_or_nl,
          while_else_if_if_1_if_acc_itm_29_1, data_valid_source);
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_imag_3_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_80 ) begin
      reg_input_fft_imag_3_25_2_reg <= in_imag;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_imag_7_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_70 ) begin
      reg_input_fft_imag_7_25_2_reg <= in_imag;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_real_3_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_80 ) begin
      reg_input_fft_real_3_25_2_reg <= in_real;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_real_7_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_70 ) begin
      reg_input_fft_real_7_25_2_reg <= in_real;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_imag_1_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_85 ) begin
      reg_input_fft_imag_1_25_2_reg <= in_imag;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_imag_5_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_75 ) begin
      reg_input_fft_imag_5_25_2_reg <= in_imag;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_real_1_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_85 ) begin
      reg_input_fft_real_1_25_2_reg <= in_real;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_real_5_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_75 ) begin
      reg_input_fft_real_5_25_2_reg <= in_real;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_imag_2_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_83 ) begin
      reg_input_fft_imag_2_25_2_reg <= in_imag;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_imag_6_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_73 ) begin
      reg_input_fft_imag_6_25_2_reg <= in_imag;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_real_2_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_83 ) begin
      reg_input_fft_real_2_25_2_reg <= in_real;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_real_6_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_73 ) begin
      reg_input_fft_real_6_25_2_reg <= in_real;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_imag_0_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_87 ) begin
      reg_input_fft_imag_0_25_2_reg <= in_imag;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_imag_4_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_77 ) begin
      reg_input_fft_imag_4_25_2_reg <= in_imag;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_real_0_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_87 ) begin
      reg_input_fft_real_0_25_2_reg <= in_real;
    end
  end
  always @(posedge clk or posedge rst) begin
    if ( rst ) begin
      reg_input_fft_real_4_25_2_reg <= 23'b00000000000000000000000;
    end
    else if ( ~ or_dcpl_77 ) begin
      reg_input_fft_real_4_25_2_reg <= in_real;
    end
  end
  assign nor_12_nl = ~((~ while_else_if_land_lpi_1_dfm_st_3) | data_valid_source_svs_1_st_3);
  assign or_13_nl = while_else_if_land_lpi_1_dfm_st_3 | data_valid_source_svs_1_st_3;
  assign mux_5_nl = MUX_s_1_2_2(nor_12_nl, or_13_nl, while_else_if_if_1_if_slc_while_else_if_if_1_if_acc_29_mdf_sva_st_3);
  assign BUT_S3_3_FFT_but_2_nor_7_nl = ~((BUT_S3_3_FFT_but_2_acc_35_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_3_FFT_but_2_nor_5_nl = ~((BUT_S3_3_FFT_but_2_acc_25_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S2_4_FFT_but_1_nor_24_nl = ~(MUX_v_24_2_2((FFT_but_1_acc_sat_5_sva_1[24:1]),
      24'b111111111111111111111111, FFT_but_1_nor_ovfl_5_sva_1));
  assign BUT_S2_4_FFT_but_1_nor_18_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_3_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_3_sva_1));
  assign BUT_S3_1_FFT_but_2_nor_11_nl = ~(MUX_v_22_2_2((BUT_S3_1_FFT_but_2_acc_35_itm_26_2_1[22:1]),
      22'b1111111111111111111111, BUT_S3_1_FFT_but_2_nor_7_seb));
  assign BUT_S3_1_FFT_but_2_FFT_but_2_nor_3_nl = ~(MUX_v_22_2_2(BUT_S3_1_FFT_but_2_nor_11_nl,
      22'b1111111111111111111111, BUT_S3_1_FFT_but_2_and_22_seb));
  assign BUT_S3_1_FFT_but_2_FFT_but_2_nor_6_nl = ~((~((BUT_S3_1_FFT_but_2_acc_35_itm_26_2_1[0])
      | BUT_S3_1_FFT_but_2_nor_7_seb)) | BUT_S3_1_FFT_but_2_and_22_seb);
  assign BUT_S3_1_FFT_but_2_nor_9_nl = ~(MUX_v_22_2_2((BUT_S3_1_FFT_but_2_acc_25_itm_26_2_1[22:1]),
      22'b1111111111111111111111, BUT_S3_1_FFT_but_2_nor_5_seb));
  assign BUT_S3_1_FFT_but_2_FFT_but_2_nor_1_nl = ~(MUX_v_22_2_2(BUT_S3_1_FFT_but_2_nor_9_nl,
      22'b1111111111111111111111, BUT_S3_1_FFT_but_2_and_14_seb));
  assign BUT_S3_1_FFT_but_2_FFT_but_2_nor_5_nl = ~((~((BUT_S3_1_FFT_but_2_acc_25_itm_26_2_1[0])
      | BUT_S3_1_FFT_but_2_nor_5_seb)) | BUT_S3_1_FFT_but_2_and_14_seb);
  assign BUT_S3_3_FFT_but_2_nor_6_nl = ~((BUT_S3_3_FFT_but_2_acc_30_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_3_FFT_but_2_nor_10_nl = ~(MUX_v_23_2_2((BUT_S3_3_FFT_but_2_acc_30_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_3_FFT_but_2_nor_6_nl));
  assign BUT_S3_3_FFT_but_2_and_18_nl = (BUT_S3_3_FFT_but_2_acc_30_itm_26_2_1[24:23]==2'b10);
  assign BUT_S3_3_FFT_but_2_FFT_but_2_nor_2_nl = ~(MUX_v_23_2_2(BUT_S3_3_FFT_but_2_nor_10_nl,
      23'b11111111111111111111111, BUT_S3_3_FFT_but_2_and_18_nl));
  assign BUT_S3_1_FFT_but_2_nor_6_nl = ~((BUT_S3_1_FFT_but_2_acc_30_itm_26_2_1[24:23]!=2'b01));
  assign BUT_S3_1_FFT_but_2_nor_10_nl = ~(MUX_v_23_2_2((BUT_S3_1_FFT_but_2_acc_30_itm_26_2_1[22:0]),
      23'b11111111111111111111111, BUT_S3_1_FFT_but_2_nor_6_nl));
  assign BUT_S3_1_FFT_but_2_and_18_nl = (BUT_S3_1_FFT_but_2_acc_30_itm_26_2_1[24:23]==2'b10);
  assign BUT_S3_1_FFT_but_2_FFT_but_2_nor_2_nl = ~(MUX_v_23_2_2(BUT_S3_1_FFT_but_2_nor_10_nl,
      23'b11111111111111111111111, BUT_S3_1_FFT_but_2_and_18_nl));
  assign BUT_S3_3_FFT_but_2_nor_8_nl = ~(MUX_v_22_2_2((BUT_S3_3_FFT_but_2_acc_20_itm_26_2_1[22:1]),
      22'b1111111111111111111111, BUT_S3_3_FFT_but_2_nor_4_seb));
  assign BUT_S3_3_FFT_but_2_FFT_but_2_nor_nl = ~(MUX_v_22_2_2(BUT_S3_3_FFT_but_2_nor_8_nl,
      22'b1111111111111111111111, BUT_S3_3_FFT_but_2_and_10_seb));
  assign BUT_S3_3_FFT_but_2_FFT_but_2_nor_4_nl = ~((~((BUT_S3_3_FFT_but_2_acc_20_itm_26_2_1[0])
      | BUT_S3_3_FFT_but_2_nor_4_seb)) | BUT_S3_3_FFT_but_2_and_10_seb);
  assign BUT_S3_1_FFT_but_2_nor_8_nl = ~(MUX_v_22_2_2((BUT_S3_1_FFT_but_2_acc_20_itm_26_2_1[22:1]),
      22'b1111111111111111111111, BUT_S3_1_FFT_but_2_nor_4_seb));
  assign BUT_S3_1_FFT_but_2_FFT_but_2_nor_nl = ~(MUX_v_22_2_2(BUT_S3_1_FFT_but_2_nor_8_nl,
      22'b1111111111111111111111, BUT_S3_1_FFT_but_2_and_10_seb));
  assign BUT_S3_1_FFT_but_2_FFT_but_2_nor_4_nl = ~((~((BUT_S3_1_FFT_but_2_acc_20_itm_26_2_1[0])
      | BUT_S3_1_FFT_but_2_nor_4_seb)) | BUT_S3_1_FFT_but_2_and_10_seb);
  assign BUT_S2_2_FFT_but_1_nor_24_nl = ~(MUX_v_24_2_2((FFT_but_1_acc_sat_16_sva_1[24:1]),
      24'b111111111111111111111111, FFT_but_1_nor_ovfl_22_sva_1));
  assign BUT_S2_2_FFT_but_1_nor_18_nl = ~(MUX_v_23_2_2((FFT_but_1_acc_sat_10_sva_1_26_2[22:0]),
      23'b11111111111111111111111, FFT_but_1_nor_ovfl_16_sva_1));
  assign while_else_if_while_else_if_or_nl = data_req_source_wr_lpi_1 | while_else_if_land_lpi_1_dfm_1;

  function automatic  MUX1HOT_s_1_11_2;
    input  input_10;
    input  input_9;
    input  input_8;
    input  input_7;
    input  input_6;
    input  input_5;
    input  input_4;
    input  input_3;
    input  input_2;
    input  input_1;
    input  input_0;
    input [10:0] sel;
    reg  result;
  begin
    result = input_0 & sel[0];
    result = result | (input_1 & sel[1]);
    result = result | (input_2 & sel[2]);
    result = result | (input_3 & sel[3]);
    result = result | (input_4 & sel[4]);
    result = result | (input_5 & sel[5]);
    result = result | (input_6 & sel[6]);
    result = result | (input_7 & sel[7]);
    result = result | (input_8 & sel[8]);
    result = result | (input_9 & sel[9]);
    result = result | (input_10 & sel[10]);
    MUX1HOT_s_1_11_2 = result;
  end
  endfunction


  function automatic  MUX1HOT_s_1_12_2;
    input  input_11;
    input  input_10;
    input  input_9;
    input  input_8;
    input  input_7;
    input  input_6;
    input  input_5;
    input  input_4;
    input  input_3;
    input  input_2;
    input  input_1;
    input  input_0;
    input [11:0] sel;
    reg  result;
  begin
    result = input_0 & sel[0];
    result = result | (input_1 & sel[1]);
    result = result | (input_2 & sel[2]);
    result = result | (input_3 & sel[3]);
    result = result | (input_4 & sel[4]);
    result = result | (input_5 & sel[5]);
    result = result | (input_6 & sel[6]);
    result = result | (input_7 & sel[7]);
    result = result | (input_8 & sel[8]);
    result = result | (input_9 & sel[9]);
    result = result | (input_10 & sel[10]);
    result = result | (input_11 & sel[11]);
    MUX1HOT_s_1_12_2 = result;
  end
  endfunction


  function automatic [21:0] MUX1HOT_v_22_11_2;
    input [21:0] input_10;
    input [21:0] input_9;
    input [21:0] input_8;
    input [21:0] input_7;
    input [21:0] input_6;
    input [21:0] input_5;
    input [21:0] input_4;
    input [21:0] input_3;
    input [21:0] input_2;
    input [21:0] input_1;
    input [21:0] input_0;
    input [10:0] sel;
    reg [21:0] result;
  begin
    result = input_0 & {22{sel[0]}};
    result = result | (input_1 & {22{sel[1]}});
    result = result | (input_2 & {22{sel[2]}});
    result = result | (input_3 & {22{sel[3]}});
    result = result | (input_4 & {22{sel[4]}});
    result = result | (input_5 & {22{sel[5]}});
    result = result | (input_6 & {22{sel[6]}});
    result = result | (input_7 & {22{sel[7]}});
    result = result | (input_8 & {22{sel[8]}});
    result = result | (input_9 & {22{sel[9]}});
    result = result | (input_10 & {22{sel[10]}});
    MUX1HOT_v_22_11_2 = result;
  end
  endfunction


  function automatic [21:0] MUX1HOT_v_22_12_2;
    input [21:0] input_11;
    input [21:0] input_10;
    input [21:0] input_9;
    input [21:0] input_8;
    input [21:0] input_7;
    input [21:0] input_6;
    input [21:0] input_5;
    input [21:0] input_4;
    input [21:0] input_3;
    input [21:0] input_2;
    input [21:0] input_1;
    input [21:0] input_0;
    input [11:0] sel;
    reg [21:0] result;
  begin
    result = input_0 & {22{sel[0]}};
    result = result | (input_1 & {22{sel[1]}});
    result = result | (input_2 & {22{sel[2]}});
    result = result | (input_3 & {22{sel[3]}});
    result = result | (input_4 & {22{sel[4]}});
    result = result | (input_5 & {22{sel[5]}});
    result = result | (input_6 & {22{sel[6]}});
    result = result | (input_7 & {22{sel[7]}});
    result = result | (input_8 & {22{sel[8]}});
    result = result | (input_9 & {22{sel[9]}});
    result = result | (input_10 & {22{sel[10]}});
    result = result | (input_11 & {22{sel[11]}});
    MUX1HOT_v_22_12_2 = result;
  end
  endfunction


  function automatic  MUX_s_1_2_2;
    input  input_0;
    input  input_1;
    input  sel;
    reg  result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_s_1_2_2 = result;
  end
  endfunction


  function automatic [21:0] MUX_v_22_2_2;
    input [21:0] input_0;
    input [21:0] input_1;
    input  sel;
    reg [21:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_22_2_2 = result;
  end
  endfunction


  function automatic [22:0] MUX_v_23_2_2;
    input [22:0] input_0;
    input [22:0] input_1;
    input  sel;
    reg [22:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_23_2_2 = result;
  end
  endfunction


  function automatic [23:0] MUX_v_24_2_2;
    input [23:0] input_0;
    input [23:0] input_1;
    input  sel;
    reg [23:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_24_2_2 = result;
  end
  endfunction


  function automatic [27:0] MUX_v_28_2_2;
    input [27:0] input_0;
    input [27:0] input_1;
    input  sel;
    reg [27:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_28_2_2 = result;
  end
  endfunction


  function automatic [2:0] MUX_v_3_2_2;
    input [2:0] input_0;
    input [2:0] input_1;
    input  sel;
    reg [2:0] result;
  begin
    case (sel)
      1'b0 : begin
        result = input_0;
      end
      default : begin
        result = input_1;
      end
    endcase
    MUX_v_3_2_2 = result;
  end
  endfunction


  function automatic [24:0] readslicef_27_25_2;
    input [26:0] vector;
    reg [26:0] tmp;
  begin
    tmp = vector >> 2;
    readslicef_27_25_2 = tmp[24:0];
  end
  endfunction


  function automatic [0:0] readslicef_30_1_29;
    input [29:0] vector;
    reg [29:0] tmp;
  begin
    tmp = vector >> 29;
    readslicef_30_1_29 = tmp[0:0];
  end
  endfunction


  function automatic [23:0] conv_s2s_23_24 ;
    input [22:0]  vector ;
  begin
    conv_s2s_23_24 = {vector[22], vector};
  end
  endfunction


  function automatic [26:0] conv_s2s_26_27 ;
    input [25:0]  vector ;
  begin
    conv_s2s_26_27 = {vector[25], vector};
  end
  endfunction


  function automatic [27:0] conv_s2s_27_28 ;
    input [26:0]  vector ;
  begin
    conv_s2s_27_28 = {vector[26], vector};
  end
  endfunction


  function automatic [33:0] conv_s2s_33_34 ;
    input [32:0]  vector ;
  begin
    conv_s2s_33_34 = {vector[32], vector};
  end
  endfunction


  function automatic [24:0] conv_s2u_24_25 ;
    input [23:0]  vector ;
  begin
    conv_s2u_24_25 = {vector[23], vector};
  end
  endfunction


  function automatic [29:0] conv_s2u_29_30 ;
    input [28:0]  vector ;
  begin
    conv_s2u_29_30 = {vector[28], vector};
  end
  endfunction


  function automatic [27:0] conv_u2s_1_28 ;
    input [0:0]  vector ;
  begin
    conv_u2s_1_28 = {{27{1'b0}}, vector};
  end
  endfunction

endmodule

// ------------------------------------------------------------------
//  Design Unit:    FFT
// ------------------------------------------------------------------


module FFT (
  clk, rst, in_real, in_imag, out_real, out_imag, data_valid_source, data_req_source,
      data_valid_sink, data_req_sink
);
  input clk;
  input rst;
  input [22:0] in_real;
  input [22:0] in_imag;
  output [22:0] out_real;
  output [22:0] out_imag;
  input data_valid_source;
  output data_req_source;
  output data_valid_sink;
  input data_req_sink;



  // Interconnect Declarations for Component Instantiations 
  FFT_COMPORTEMENT FFT_COMPORTEMENT_inst (
      .clk(clk),
      .rst(rst),
      .in_real(in_real),
      .in_imag(in_imag),
      .out_real(out_real),
      .out_imag(out_imag),
      .data_valid_source(data_valid_source),
      .data_req_source(data_req_source),
      .data_valid_sink(data_valid_sink)
    );
endmodule



