标题title
垂直型功率器件及其制备方法
摘要abst
本发明公开了一种垂直型功率器件及其制备方法。该功率器件包括漏极；第一缓冲层，位于所述漏极上；补丁层，位于所述第一缓冲层上，用于降低外延孔洞产生的电子泄露；第二缓冲层，位于所述补丁层上；沟道层，位于所述第二缓冲层上；势垒层，位于所述沟道层上；盖层，位于所述势垒层上；栅极、第一源极和第二源极，位于所述盖层上，其中所述第一源极和所述第二源极位于所述栅极的两侧。采用上述结构引入补丁层替代传统牺牲层，可以阻挡来自外延层中的孔洞，可有效降低高频垂直型器件的电子泄露，减少漏电使得器件可靠性更佳。
权利要求书clms
1.一种垂直型功率器件，其特征在于，包括：漏极；第一缓冲层，位于所述漏极上；补丁层，位于所述第一缓冲层上，用于降低外延孔洞产生的电子泄露；第二缓冲层，位于所述补丁层上；沟道层，位于所述第二缓冲层上；势垒层，位于所述沟道层上；盖层，位于所述势垒层上；栅极、第一源极和第二源极，位于所述盖层上，其中所述第一源极和所述第二源极位于所述栅极的两侧。2.根据权利要求1所述的垂直型功率器件，其特征在于，所述补丁层包括第一补丁层，材质为氮化铌。3.根据权利要求2所述的垂直型功率器件，其特征在于，所述补丁层还包括第二补丁层，所述第二补丁层位于所述第一补丁层上，材质为N+GaN，Si掺杂浓度2E+19㎝-3～8E+19㎝-3。4.根据权利要求2所述的垂直型功率器件，其特征在于，所述第一缓冲层和所述第一补丁层采用PVD工艺或MOCVD工艺生长。5.根据权利要求4所述的垂直型功率器件，其特征在于，所述第一补丁层采用PVD溅射工艺生长，真空度4×10-7Torr，生长温度为300℃～650℃，氮氩比为1/12.66～3.15/10.5，功率为120w～180w，沉积速率为5～11nm/min。6.根据权利要求3所述的垂直型功率器件，其特征在于，所述补丁层为所述第一补丁层和所述第二补丁层交替层叠构成的超晶格结构，交替周期为3～20。7.根据权利要求1所述的垂直型功率器件，其特征在于，所述第二缓冲层材质为掺杂碳或铁元素的高阻GaN，掺杂浓度为1E+17㎝-3～1E+19㎝-3。8.一种垂直型功率器件的制备方法，其特征在于，包括：提供第一衬底；在所述第一衬底上生长第一缓冲层；在所述第一缓冲层上生长补丁层，用于降低外延孔洞产生的电子泄露；在所述补丁层上依次生长第二缓冲层、沟道层、势垒层和盖层；在所述盖层上设置栅极、第一源极和第二源极，所述第一源极和所述第二源极位于所述栅极的两侧；沉积介质层，所述介质层完全覆盖所述栅极、所述第一源极和所述第二源极；提供第二衬底；将所述介质层与所述第二衬底键合；去除所述第一衬底，暴露出所述第一缓冲层；在所述第一缓冲层上设置漏极，所述漏极覆盖所述第一缓冲层；去除所述介质层与所述第二衬底。9.根据权利要求8所述的垂直型功率器件的制备方法，其特征在于，所述补丁层包括第一补丁层，材质为氮化铌。10.根据权利要求9所述的垂直型功率器件的制备方法，其特征在于，所述补丁层还包括第二补丁层，所述第二补丁层位于所述第一补丁层上，材质为N+GaN，Si掺杂浓度2E+19㎝-3～8E+19㎝-3。11.根据权利要求10所述的垂直型功率器件的制备方法，其特征在于，采用PVD工艺生长所述第一缓冲层和所述第一补丁层，快速退火炉内退火，取出再采用MOCVD工艺生长所述第二补丁层、所述第二缓冲层、所述沟道层、所述势垒层和所述盖层。12.根据权利要求11所述的垂直型功率器件的制备方法，其特征在于，所述第一补丁层采用PVD溅射工艺生长，真空度4×10-7Torr，生长温度为300℃～650℃，氮氩比为1/12.66～3.15/10.5，功率为120w～180w，沉积速率为5～11nm/min。13.根据权利要求10所述的垂直型功率器件的制备方法，其特征在于，采用MOCVD工艺生长所述第一缓冲层和所述第一补丁层，MOCVD设备内退火，接着继续采用MOCVD工艺生长所述第二补丁层、所述第二缓冲层、所述沟道层、所述势垒层和所述盖层。14.根据权利要求10所述的垂直型功率器件的制备方法，其特征在于，交替层叠生长所述第一补丁层和所述第二补丁层构成超晶格结构，交替周期为3～20。
说明书desc
技术领域本发明涉及半导体功率器件技术领域，更具体地说，涉及一种垂直型功率器件及其制备方法。背景技术氮化镓作为第三代宽禁带半导体材料的代表，具有禁带宽度大、击穿电场高、热导率大、电子饱和漂移速度高、介电常数小等独特的性能。GaN器件无论是功率器件还是光电器件，在外延或芯片制程过程中，在外延结构层中都会产生小孔/多孔微管结构，如附图1所示，外延缺陷孔洞被电极金属渗透填充，造成漏电通道，这些缺陷本身就是深能级陷阱层，会以各种机制方式，例如激子捕获、影响器件动态电阻等方式影响功率器件三极管结构或光电子二极管PN结结构性能。尤其是复杂度较高的垂直器件，孔洞产生的电子泄露是导致器件失效或可靠性降低的关键核心因素之一。现有技术通过各种工艺来尽力减少GaN及AlGaN合金中的外延孔洞问题，至少是贯穿问题不能贯通外延结构层。大多采用两种方式，第一种加厚GaN外延层整体厚度，第二种增加各种牺牲层，或是缓冲层，或是高阻掺杂缓冲层调整应力同时调整外延各缺陷密度及孔洞大小，在有足够厚度的保证前提下，规避孔洞成为泄露通道的问题。但是，外延厚度的增加会增加器件外延负荷，影响器件的性能。发明内容本发明的目的在于提供一种垂直型功率器件及其制备方法，在外延牺牲层处，用补丁层代替，从源头解决垂直型器件孔洞电子泄露问题。为解决上述技术问题，本发明提供一种垂直型功率器件，包括：漏极；第一缓冲层，位于所述漏极上；补丁层，位于所述第一缓冲层上，用于降低外延孔洞产生的电子泄露；第二缓冲层，位于所述补丁层上；沟道层，位于所述第二缓冲层上；势垒层，位于所述沟道层上；盖层，位于所述势垒层上；栅极、第一源极和第二源极，位于所述盖层上，其中所述第一源极和所述第二源极位于所述栅极的两侧。在一具体实施方式中，所述补丁层包括第一补丁层，材质为氮化铌。在一具体实施方式中，所述补丁层还包括第二补丁层，所述第二补丁层位于所述第一补丁层上，材质为N+GaN，Si掺杂浓度2E+19㎝-3～8E+19㎝-3。在一具体实施方式中，所述第一缓冲层和所述第一补丁层采用PVD工艺或MOCVD工艺生长。在一具体实施方式中，所述第一补丁层采用PVD溅射工艺生长，真空度4×10-7Torr，生长温度为300℃～650℃，氮氩比为1/12.66～3.15/10.5，功率为120w～180w，沉积速率为5～11nm/min。在一具体实施方式中，所述补丁层为所述第一补丁层和所述第二补丁层交替层叠构成的超晶格结构，交替周期为3～20。在一具体实施方式中，所述第二缓冲层材质为掺杂碳或铁元素的高阻GaN，掺杂浓度为1E+17㎝-3～1E+19㎝-3。基于同一发明构思，本发明还提供一种垂直型功率器件的制备方法，包括：提供第一衬底；在所述第一衬底上生长第一缓冲层；在所述第一缓冲层上生长补丁层，用于降低外延孔洞产生的电子泄露；在所述补丁层上依次生长第二缓冲层、沟道层、势垒层和盖层；在所述盖层上设置栅极、第一源极和第二源极，所述第一源极和所述第二源极位于所述栅极的两侧；沉积介质层，所述介质层完全覆盖所述栅极、所述第一源极和所述第二源极；提供第二衬底；将所述介质层与所述第二衬底键合；去除所述第一衬底，暴露出所述第一缓冲层；在所述第一缓冲层上设置漏极，所述漏极覆盖所述第一缓冲层；去除所述介质层与所述第二衬底。在一具体实施方式中，所述补丁层包括第一补丁层，材质为氮化铌。在一具体实施方式中，所述补丁层还包括第二补丁层，，所述第二补丁层位于所述第一补丁层上，材质为N+GaN，Si掺杂浓度2E+19㎝-3～8E+19㎝-3。在一具体实施方式中，采用PVD工艺生长所述第一缓冲层和所述第一补丁层，快速退火炉内退火，取出再采用MOCVD工艺生长所述第二补丁层、所述第二缓冲层、所述沟道层、所述势垒层和所述盖层。在一具体实施方式中，所述第一补丁层采用PVD溅射工艺生长，真空度4×10-7Torr，生长温度为300℃～650℃，氮氩比为1/12.66～3.15/10.5，功率为120w～180w，沉积速率为5～11nm/min。在一具体实施方式中，采用MOCVD工艺生长所述第一缓冲层和所述第一补丁层，MOCVD设备内退火，接着继续采用MOCVD工艺生长所述第二补丁层、所述第二缓冲层、所述沟道层、所述势垒层和所述盖层。在一具体实施方式中，交替层叠生长所述第一补丁层和所述第二补丁层构成超晶格结构，交替周期为3～20。与现有技术相比，本发明提出一种垂直型功率器件结构，其有益效果至少包括：1、引入补丁层替代传统牺牲层，可有效降低外延孔洞产生的电子泄露；获得薄外延层，不增加器件外延负荷，同时满足复杂器件优化的剥离与键合、电镀层等复杂工艺需求，使得器件可靠性更佳；2、在生长外延层阶段提前采取措施而不是留到器件后期制备阶段，从源头解决电子泄露问题，为后续器件制备工艺留下更多的操作空间。有益效果进一步还包括：1、氮化铌材料多孔结构，可以阻挡来自外延层中的孔洞，可有效降低高频垂直型器件的电子泄露，减少漏电；2、氮化铌材料与电极金属的混溶隙小，有效阻挡金属材料渗透至外延结构层；同时，氮化铌是具有超导特性的材料，导电性良好，不影响其他电子的通过，不影响外延层原有的性能；3、与传统Si基产品相比，本申请垂直型功率器件能提供相对更高的安培容量，能够显著提高功率设计中的功率密度。这类器件的导通损耗和开关损耗较低，从而在提高安培容量方面表现出众且器件不易烧毁。GaN凭借其以更小体积、更高效率处理更高功率的能力，能够很好地满足设计人员的要求。附图说明图1为传统方式外延缺陷图；图2～图10b是本发明实施例制备垂直型功率器件的各工艺步骤中的结构示意图。其中，附图标记说明如下：01-第一衬底，02-第一缓冲层，03-第一补丁层，04-第二补丁层，05-第二缓冲层，06-沟道层，07-势垒层，08-盖层，091-第一源极，092-第二源极，10-栅极，11-介质层，12-第二衬底，13-漏极。具体实施方式以下结合附图和具体实施例对本发明提出的垂直型功率器件及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。图2～图10b是本发明实施例制备垂直型功率器件的各工艺步骤中的结构示意图，参考图2，提供第一衬底01，所述第一衬底01的材质为硅、蓝宝石或碳化硅，在所述第一衬底01上生长第一缓冲层02和第一补丁层03，所述第一缓冲层02材质为AlN或U-GaN，所述第一补丁层03材质为氮化铌。采用物理气相沉积工艺生长第一缓冲层02和第一补丁层03，第一补丁层03位于第一缓冲层02上，采用PVD溅射工艺生长第一补丁层03，真空度4×10-7Torr，生长温度为300℃～650℃，氮氩比为1/12.66～3.15/10.5，功率为120w～180w，沉积速率为5～11nm/min。为保持氮化铌补丁层的超导特性，第一补丁层03采用氮化铌时未进行掺杂。第一补丁层03生成后放入快速退火炉内退火，若采用常温退火，则退火温度为550℃～750℃；若采用高温退火，则退火温度为1000℃～1700℃。然后再采用金属有机化合物化学气相沉积工艺生长其他外延层。或者，采用MOCVD工艺生长第一缓冲层02和第一补丁层03，接着MOCVD设备内快速高温退火，退火温度为1000℃～1400℃，然后再接着生长其他外延层。第一缓冲层02用于提高晶体的结晶质量，消除晶体与第一衬底01之间的应力，调节晶体结构，优化晶体性能，阻止来自第一衬底01的杂质离子和其他杂质进入晶体中，从而提高器件的品质和稳定性。采用第一补丁层03即采用氮化铌补丁层时，其多孔结构层可以阻挡外延层中的孔洞，减少漏电；氮化铌材料与电极金属，例如铬、铝、铂、金、钛等的混溶隙小，有效阻挡金属材料渗透至外延结构层；同时，氮化铌是具有超导特性的材料，导电性良好，不影响其他电子的通过，不影响外延层原有的性能。参考图3，在第一补丁层03上采用MOCVD工艺生长第二补丁层04，第二补丁层04与第一补丁层03共同构成补丁层，所述第二补丁层04的材质为N+GaN，Si掺杂浓度2E+19㎝-3～8E+19㎝-3，厚度为1μm～10μm，用补丁层替代传统牺牲层，可有效降低外延孔洞产生的电子泄露；获得薄外延层，不增加器件外延负荷，同时满足复杂器件优化的剥离与键合、镀反射镜Ag层、电镀层等复杂工艺需求，使得器件可靠性更佳。参考图4a，在第二补丁层04上采用MOCVD工艺依次生长第二缓冲层05、沟道层06、势垒层07、盖层08，其中第二缓冲层05为掺杂碳或铁元素的高阻GaN层，掺杂浓度为1E+17㎝-3～1E+19㎝-3。高阻GaN层具有较高的电阻率和宽禁带，能对电流进行有效地限制和调节。沟道层06材质为GaN，由于GaN具有大的电子迁移率、高的饱和漂移速度和宽的能带隙等优异的电学性质，可以实现更高的移动性和电子结构稳定性。势垒层07材质为AlGaN，由于AlGaN的带隙宽度大，耐击穿电压高，因此其对电子的输运影响较小，可以更好地实现高速、高功率和低噪声的放大和开关功能。盖层08材质为P型GaN，也可以为U型GaN，优选P型GaN，可以有效保护外延结构，增加外延异质结构层界面清晰度，提高界面势垒能级差，提高外延载流子迁移率，限制器件电子沟道层中载流子的提前耗尽，从而降低器件的漏电流，提升器件的安培容量及可靠性，并充分发挥器件的高频特性。参考图4b，作为另一种实施方式，采用MOCVD工艺交替层叠生长第一补丁层03和第二补丁04层构成超晶格结构补丁层，交替周期3～20，超晶格结构能够增强电子限制效应，更好地限制外延层孔洞的电子泄露，同时改善薄膜质量从而提高器件的性能和可靠性。接下来步骤与图4a相同，不再赘述。参考图5a，在盖层08上设置第一源极091、栅极10、第二源极092，第一源极091和第二源极092分别位于栅极10的两侧。作为另一种实施方式，图5b步骤与图5a相比，区别在于采用第一补丁层03和第二补丁层04交替层叠构成的超晶格结构的补丁层，其余结构相同，不再赘述。参考图6a，在第一源极091、栅极10、第二源极092的上方沉积介质层11对材料表面进行钝化保护，介质层11包括SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的一种，或者是其任意组合。作为另一种实施方式，图6b步骤与图6a相比，区别在于采用第一补丁层03和第二补丁层04交替层叠构成的超晶格结构的补丁层，其余结构相同，不再赘述。参考图7a，提供第二衬底12，将所述第二衬底12与介质层11键合。第二衬底12的材质可以与第一衬底01相同，也可以不同，例如氮化铝、陶瓷、石英、金属基板等。键合的方法可以有多种，例如范德华力键合、有机薄膜键合、合金键合、金属热压键合等，具体选择何种键合方法需要根据具体的所述第二衬底12材料的物理特性特别是热膨胀特性，以及器件的工作温度而定。为了更好使第二衬底12与介质层11键合，可以在第二衬底12与介质层11之间先形成一层键合层，从而将第二衬底12与介质层11结合在一起。所述键合层材料可以是二氧化硅、氧化铝、聚四氟乙烯、环氧树脂、苯并环丁烯、基础树脂高聚物、金、铜、银、锡、硅或铟等材料中的任意一种。作为另一种实施方式，图7b步骤与图7a相比，区别在于采用第一补丁层03和第二补丁层04交替层叠构成的超晶格结构的补丁层，其余结构相同，不再赘述。参考图8a，翻转器件，使得第二衬底12位于最下方，去除第一衬底01。如果第一衬底01材质为硅、碳化硅，可以使用研磨后再加干法刻蚀去除；如果第一衬底01材质是蓝宝石，可以使用氢氟酸与异丙醇混合液，在高温条件下进行去除。第一衬底01去除后，露出第一缓冲层02，对第一缓冲层02进行表面处理，去除表面的有机和无机污染物，提高表面粘附力。作为另一种实施方式，图8b步骤与图8a相比，区别在于采用第一补丁层03和第二补丁层04交替层叠构成的超晶格结构的补丁层，其余结构相同，不再赘述。参考图9a，在第一缓冲层02的上方设置漏极13，所述漏极13覆盖第一缓冲层02，厚度大于100μm。该种设置方式可以使漏极电流分布更均匀，提高器件工作的稳定性，提高器件的安培容量、截止频率和工作速度，适合高频高电流的垂直型功率器件，同时漏极13还兼具衬底的作用。作为另一种实施方式，图9b步骤与图9a相比，区别在于采用第一补丁层03和第二补丁层04交替层叠构成的超晶格结构的补丁层，其余结构相同，不再赘述。参考图10a，再次翻转器件，去除第二衬底12和介质层11，使用溶剂或酸碱溶液等化学方法将第二衬底12和介质层11溶解，使第一源极091、栅极10、第二源极092露出，形成垂直型功率器件。作为另一种实施方式，图10b步骤与图10a相同比，区别在于采用第一补丁层03和第二补丁层04交替层叠构成的超晶格结构的补丁层，其余结构相同，不再赘述。实验例一提供硅材质的第一衬底01。在300℃温度条件下、200torr压力条件下，采用PVD工艺在第一衬底01上生长10nm的AlN材质的第一缓冲层02。采用PVD工艺，在真空度4×10-7Torr，生长温度为300℃，氮氩比为2.11sccm/11.7sccm，功率为180w，沉积速率为5/min条件下，生长20nm的氮化铌材质的第一补丁层03，然后放入快速退火炉内1200℃高温退火。在1100℃温度条件下、200torr压力条件下，在第一补丁层03上生长300nm的高阻GaN材质的第二缓冲层05，其中C掺杂浓度为1E+18㎝-3。在1100℃温度条件下、200torr压力条件下，在第二缓冲层05上生长100nm的材质为GaN的沟道层06。在1100℃温度条件下、200torr压力条件下，在沟道层06上生长15nm的材质为AlGaN的势垒层07。在1100℃温度条件下、200torr压力条件下，在势垒层07上生长150nm的材质为P型GaN的盖层08。在盖层08上设置第一源极091、栅极10、第二源极092，第一源极091和第二源极092分别位于栅极10的两侧。在300℃温度条件下、200torr压力条件下，采用PECVD工艺在第一源极091、栅极10、第二源极092的上方沉积50nm的材质为SiO2的介质层11。提供硅材质的第二衬底12，与介质层11在300℃温度条件下键合。翻转器件，使得第二衬底12位于最下方，使用研磨后再加干法刻蚀方法去除第一衬底01，然后使用氢氟酸与异丙醇混合液对露出的第一缓冲层02表面进行处理。在第一缓冲层02的上方设置厚度为150μm的漏极13，所述漏极13覆盖第一缓冲层02。再次翻转器件，使得漏极13位于最下方，使用酸碱溶液去除第二衬底12和介质层11，使第一源极091、栅极10、第二源极092露出，形成垂直型功率器件。实验例二实验例二与实验例一的制备过程基本相同，与实验例一不同之处仅在于：在1100℃温度条件下、200torr压力条件下，采用MOCVD工艺在第一衬底01上生长10nm的AlN材质的第一缓冲层02。采用MOCVD工艺，生长温度为600℃，200torr压力条件下，氮氩比为2.11sccm/11.7sccm，功率为180w，沉积速率为5/min条件下，生长20nm的氮化铌材质的第一补丁层03，然后MOCVD内1200℃高温退火。实施例三实验例三与实验例二的制备过程基本相同，与实验例二不同之处仅在于：在1100℃温度条件下、200torr压力条件下，在第一补丁层03上采用MOCVD工艺生长厚度为1μm的材质为N+GaN的第二补丁层04，其中Si掺杂浓度5E+19㎝-3。在1100℃温度条件下、200torr压力条件下，在第二补丁层04上生长300nm的高阻GaN材质的第二缓冲层05，其中C掺杂浓度为1E+18㎝-3。实施例四实验例四与实验例三的制备过程基本相同，与实验例三不同之处仅在于：采用MOCVD工艺，生长温度为600℃，200torr压力条件下，氮氩比为2.11sccm/11.7sccm，功率为180w，沉积速率为5/min条件下，生长5nm的氮化铌材质的第一补丁层03，然后MOCVD内1200℃高温退火。在1100℃温度条件下、200torr压力条件下，在第一补丁层03上采用MOCVD工艺生长厚度为250nm的材质为N+GaN的第二补丁层04，其中Si掺杂浓度5E+19㎝-3。交替层叠生长第一补丁层03和第二补丁04层构成超晶格结构补丁层，交替周期为4。对比例一对比例一与实验例一、实验例二的制备过程基本相同，与实验例二不同之处仅在于未设置氮化铌材质第一补丁层03，设置相同厚度的AlN材质牺牲层。对比例二对比例二与实验例三、实验例四的制备过程基本相同，与实验例三、实验例四不同之处仅在于未设置氮化铌材质第一补丁层03和N+GaN材质第二补丁层04，设置相同厚度的AlN材质牺牲层。表1实验例通过实验例一、实验例二及对比例一可知，补丁层与牺牲层厚度相同情况下，25℃时器件的IDSS实验例一、实验例二与对比例一分别为8μA、8.1μA和10μA，150℃时器件的IDSS实验例一、实验例二与对比例一分别为280μA、285μA和350μA，采用氮化铌材质补丁层相对优于采用传统AlN材质牺牲层结构。通过实验例三、实验例四及对比例二可知，25℃时器件的IDSS实验例三、实验例四与对比例二分别为5μA、4μA和8.1μA，150℃时器件的IDSS实验例三、实验例四与对比例二分别为100μA、80μA和192μA，采用交替层叠氮化铌第一补丁层03和N+GaNg材质第二补丁04层构成超晶格结构的补丁层性能优于采用氮化铌第一补丁层03和N+GaNg材质第二补丁04层构成的补丁层明显优于传统AlN材质牺牲层；可见，采用本发明提到的实验例三、实验例四最终获得的IDSS比传统数据低了近一半，能有效地防止电流泄露，为器件后续的工艺制作留下了更大的操作空间。上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
