El LATCH D sigue a la entrada D cuando su clock esta activado.

Un LATCH D de NANDS + LATCH NAND cambia en clock alto.
Un LATCH D de NORS + LATCH NAND cambia en clock bajo.

El LATCH D elimina la ambiguedad por entradas invalidas, no tiene entradas invalidas.

---
### NANDS + LATCH NAND
Clock en 0, anula la informacion de D, la salida de ambos nands iniciales se vuelve 1 1, por lo que el LATCH NAND mantiene la informacion que tenga.

Clock en 1, los nand iniciales se vuelven negaciones de D y -D, por lo que lo que el SET recibe -D, y  RESET recibe D, entonces la salida Q = D

![[digital5.png]]

Entonces el circuito puede mantener una memoria cuando clock este bajo, y cuando clock este alto puede copiar el valor de D, si D oscila mientras clock esta en alto, Q lo seguira, y se quedara con el ultimo valor de D.

---
### TABLA DE VERDAD
![[digital6.png]]