Fitter report for Lab3
Fri Mar 04 11:42:54 2016
Quartus II Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 04 11:42:54 2016    ;
; Quartus II Version                 ; 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name                      ; Lab3                                     ;
; Top-level Entity Name              ; Lab3                                     ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C16F484C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 403 / 15,408 ( 3 % )                     ;
;     Total combinational functions  ; 395 / 15,408 ( 3 % )                     ;
;     Dedicated logic registers      ; 41 / 15,408 ( < 1 % )                    ;
; Total registers                    ; 41                                       ;
; Total pins                         ; 41 / 347 ( 12 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 1 / 112 ( < 1 % )                        ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; Seg7[31] ; Missing drive strength and slew rate ;
; Seg7[30] ; Missing drive strength and slew rate ;
; Seg7[29] ; Missing drive strength and slew rate ;
; Seg7[28] ; Missing drive strength and slew rate ;
; Seg7[27] ; Missing drive strength and slew rate ;
; Seg7[26] ; Missing drive strength and slew rate ;
; Seg7[25] ; Missing drive strength and slew rate ;
; Seg7[24] ; Missing drive strength and slew rate ;
; Seg7[23] ; Missing drive strength and slew rate ;
; Seg7[22] ; Missing drive strength and slew rate ;
; Seg7[21] ; Missing drive strength and slew rate ;
; Seg7[20] ; Missing drive strength and slew rate ;
; Seg7[19] ; Missing drive strength and slew rate ;
; Seg7[18] ; Missing drive strength and slew rate ;
; Seg7[17] ; Missing drive strength and slew rate ;
; Seg7[16] ; Missing drive strength and slew rate ;
; Seg7[15] ; Missing drive strength and slew rate ;
; Seg7[14] ; Missing drive strength and slew rate ;
; Seg7[13] ; Missing drive strength and slew rate ;
; Seg7[12] ; Missing drive strength and slew rate ;
; Seg7[11] ; Missing drive strength and slew rate ;
; Seg7[10] ; Missing drive strength and slew rate ;
; Seg7[9]  ; Missing drive strength and slew rate ;
; Seg7[8]  ; Missing drive strength and slew rate ;
; Seg7[7]  ; Missing drive strength and slew rate ;
; Seg7[6]  ; Missing drive strength and slew rate ;
; Seg7[5]  ; Missing drive strength and slew rate ;
; Seg7[4]  ; Missing drive strength and slew rate ;
; Seg7[3]  ; Missing drive strength and slew rate ;
; Seg7[2]  ; Missing drive strength and slew rate ;
; Seg7[1]  ; Missing drive strength and slew rate ;
; Seg7[0]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 541 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 541 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 531     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/hw2/lab3/Lab3.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                       ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                 ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 403 / 15,408 ( 3 % )                                                                                                                  ;
;     -- Combinational with no register       ; 362                                                                                                                                   ;
;     -- Register only                        ; 8                                                                                                                                     ;
;     -- Combinational with a register        ; 33                                                                                                                                    ;
;                                             ;                                                                                                                                       ;
; Logic element usage by number of LUT inputs ;                                                                                                                                       ;
;     -- 4 input functions                    ; 108                                                                                                                                   ;
;     -- 3 input functions                    ; 93                                                                                                                                    ;
;     -- <=2 input functions                  ; 194                                                                                                                                   ;
;     -- Register only                        ; 8                                                                                                                                     ;
;                                             ;                                                                                                                                       ;
; Logic elements by mode                      ;                                                                                                                                       ;
;     -- normal mode                          ; 261                                                                                                                                   ;
;     -- arithmetic mode                      ; 134                                                                                                                                   ;
;                                             ;                                                                                                                                       ;
; Total registers*                            ; 41 / 17,068 ( < 1 % )                                                                                                                 ;
;     -- Dedicated logic registers            ; 41 / 15,408 ( < 1 % )                                                                                                                 ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )                                                                                                                     ;
;                                             ;                                                                                                                                       ;
; Total LABs:  partially or completely used   ; 33 / 963 ( 3 % )                                                                                                                      ;
; User inserted logic elements                ; 0                                                                                                                                     ;
; Virtual pins                                ; 0                                                                                                                                     ;
; I/O pins                                    ; 41 / 347 ( 12 % )                                                                                                                     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                                                                                        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                                                         ;
; Global signals                              ; 2                                                                                                                                     ;
; M9Ks                                        ; 0 / 56 ( 0 % )                                                                                                                        ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )                                                                                                                   ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )                                                                                                                   ;
; Embedded Multiplier 9-bit elements          ; 1 / 112 ( < 1 % )                                                                                                                     ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                                                                         ;
; Global clocks                               ; 2 / 20 ( 10 % )                                                                                                                       ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                                         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                         ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                                         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                                                                                                                          ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 5%                                                                                                                          ;
; Maximum fan-out node                        ; clk~inputclkctrl                                                                                                                      ;
; Maximum fan-out                             ; 30                                                                                                                                    ;
; Highest non-global fan-out signal           ; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[9]~14 ;
; Highest non-global fan-out                  ; 28                                                                                                                                    ;
; Total fan-out                               ; 1246                                                                                                                                  ;
; Average fan-out                             ; 2.28                                                                                                                                  ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 403 / 15408 ( 2 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 362                  ; 0                              ;
;     -- Register only                        ; 8                    ; 0                              ;
;     -- Combinational with a register        ; 33                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 108                  ; 0                              ;
;     -- 3 input functions                    ; 93                   ; 0                              ;
;     -- <=2 input functions                  ; 194                  ; 0                              ;
;     -- Register only                        ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 261                  ; 0                              ;
;     -- arithmetic mode                      ; 134                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 41                   ; 0                              ;
;     -- Dedicated logic registers            ; 41 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 33 / 963 ( 3 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 41                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 112 ( < 1 % )    ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1258                 ; 5                              ;
;     -- Registered Connections               ; 173                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 9                    ; 0                              ;
;     -- Output Ports                         ; 32                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; A[0]      ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; A[1]      ; E4    ; 1        ; 0            ; 26           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; A[2]      ; D2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B[0]      ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B[1]      ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B[2]      ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[0] ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[1] ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk       ; G21   ; 6        ; 41           ; 15           ; 0            ; 31                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Seg7[0]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[10] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[11] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[12] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[13] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[14] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[15] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[16] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[17] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[18] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[19] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[1]  ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[20] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[21] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[22] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[23] ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[24] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[25] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[26] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[27] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[28] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[29] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[2]  ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[30] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[31] ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[3]  ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[4]  ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[5]  ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[6]  ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[7]  ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[8]  ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; Seg7[9]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; A[1]                    ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; Seg7[24]                ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; Seg7[20]                ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; Seg7[21]                ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; Seg7[13]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; Seg7[6]                 ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; Seg7[14]                ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; Seg7[15]                ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; Seg7[10]                ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; Seg7[7]                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; Seg7[11]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; Seg7[12]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; Seg7[8]                 ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; Seg7[9]                 ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; Seg7[0]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; Seg7[1]                 ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 33 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 32 / 47 ( 68 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; Seg7[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; Seg7[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; Seg7[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; Seg7[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; Seg7[20]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; Seg7[23]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; Seg7[26]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; Seg7[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; Seg7[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; Seg7[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; Seg7[18]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; Seg7[21]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; Seg7[24]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; Seg7[27]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; Seg7[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; Seg7[28]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; A[2]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; Seg7[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; Seg7[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; Seg7[29]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; A[0]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; A[1]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; Seg7[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; Seg7[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; Seg7[19]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; Seg7[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; Seg7[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; Seg7[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; Seg7[22]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; Seg7[25]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; button[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; Seg7[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; Seg7[30]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; Seg7[31]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; button[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; B[1]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; B[2]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; Seg7[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; Seg7[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; B[0]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                 ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Lab3                                         ; 403 (1)     ; 41 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 41   ; 0            ; 362 (1)      ; 8 (0)             ; 33 (2)           ; |Lab3                                                                                                                               ;              ;
;    |Bin2Dec:inst17|                           ; 305 (16)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (16)     ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17                                                                                                                ;              ;
;       |lpm_divide:Div1|                       ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div1                                                                                                ;              ;
;          |lpm_divide_gvo:auto_generated|      ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated                                                                  ;              ;
;             |abs_divider_kbg:divider|         ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider                                          ;              ;
;                |alt_u_div_t5f:divider|        ; 54 (54)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider                    ;              ;
;                |lpm_abs_6v9:my_abs_num|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num                   ;              ;
;       |lpm_divide:Div2|                       ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div2                                                                                                ;              ;
;          |lpm_divide_3uo:auto_generated|      ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated                                                                  ;              ;
;             |abs_divider_7ag:divider|         ; 84 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (11)      ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider                                          ;              ;
;                |alt_u_div_33f:divider|        ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider                    ;              ;
;                |lpm_abs_st9:my_abs_num|       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num                   ;              ;
;       |lpm_divide:Mod1|                       ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Mod1                                                                                                ;              ;
;          |lpm_divide_ino:auto_generated|      ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated                                                                  ;              ;
;             |abs_divider_jbg:divider|         ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider                                          ;              ;
;                |alt_u_div_r5f:divider|        ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider                    ;              ;
;       |lpm_divide:Mod2|                       ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Mod2                                                                                                ;              ;
;          |lpm_divide_fno:auto_generated|      ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated                                                                  ;              ;
;             |abs_divider_gbg:divider|         ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider                                          ;              ;
;                |alt_u_div_l5f:divider|        ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 0 (0)            ; |Lab3|Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider                    ;              ;
;    |altmult_accum0:inst10|                    ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |Lab3|altmult_accum0:inst10                                                                                                         ;              ;
;       |altmult_accum:altmult_accum_component| ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |Lab3|altmult_accum0:inst10|altmult_accum:altmult_accum_component                                                                   ;              ;
;          |mult_accum_4362:auto_generated|     ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |Lab3|altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated                                    ;              ;
;             |ded_mult_dj81:ded_mult1|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1            ;              ;
;             |zaccum_t7j:zaccum2|              ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |Lab3|altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2                 ;              ;
;                |accum_oem:accum|              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |Lab3|altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum ;              ;
;    |button_debouncer:inst6|                   ; 49 (49)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 4 (4)             ; 22 (22)          ; |Lab3|button_debouncer:inst6                                                                                                        ;              ;
;    |button_debouncer:inst|                    ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |Lab3|button_debouncer:inst                                                                                                         ;              ;
;    |mux_seg7:inst20|                          ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|mux_seg7:inst20                                                                                                               ;              ;
;       |lpm_mux:LPM_MUX_component|             ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |Lab3|mux_seg7:inst20|lpm_mux:LPM_MUX_component                                                                                     ;              ;
;          |mux_irc:auto_generated|             ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |Lab3|mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated                                                              ;              ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Seg7[31]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[30]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[29]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[28]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[27]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[26]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[25]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[24]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[23]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[22]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[21]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[20]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[19]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[18]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[17]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[16]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Seg7[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; A[0]      ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; A[1]      ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; A[2]      ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; B[0]      ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; B[1]      ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; B[2]      ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; button[1] ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; button[0] ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                                                 ;                   ;         ;
; A[0]                                                                                                                                ;                   ;         ;
;      - altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3 ; 1                 ; 6       ;
; A[1]                                                                                                                                ;                   ;         ;
;      - altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3 ; 0                 ; 6       ;
; A[2]                                                                                                                                ;                   ;         ;
;      - altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3 ; 0                 ; 6       ;
; B[0]                                                                                                                                ;                   ;         ;
;      - altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3 ; 0                 ; 6       ;
; B[1]                                                                                                                                ;                   ;         ;
;      - altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3 ; 0                 ; 6       ;
; B[2]                                                                                                                                ;                   ;         ;
;      - altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3 ; 1                 ; 6       ;
; button[1]                                                                                                                           ;                   ;         ;
;      - button_debouncer:inst6|data_in_0                                                                                             ; 0                 ; 6       ;
; button[0]                                                                                                                           ;                   ;         ;
;      - button_debouncer:inst|data_in_0                                                                                              ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                              ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; button_debouncer:inst6|Equal0~6 ; LCCOMB_X19_Y11_N4  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; button_debouncer:inst6|data_out ; FF_X20_Y21_N7      ; 14      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; clk                             ; PIN_G21            ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                             ; PIN_G21            ; 30      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; inst14                          ; LCCOMB_X19_Y11_N10 ; 12      ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name   ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk    ; PIN_G21            ; 30      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; inst14 ; LCCOMB_X19_Y11_N10 ; 12      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+--------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[9]~14           ; 28      ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[9]~14           ; 21      ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[8]~12           ; 20      ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[88]~64                      ; 19      ;
; inst19                                                                                                                                          ; 18      ;
; button_debouncer:inst6|counter[0]                                                                                                               ; 17      ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[6]~10           ; 17      ;
; button_debouncer:inst6|Equal0~0                                                                                                                 ; 16      ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[5]~8            ; 16      ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[9]~14           ; 16      ;
; button_debouncer:inst6|Equal0~7                                                                                                                 ; 15      ;
; button_debouncer:inst6|data_out                                                                                                                 ; 14      ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[6]~10           ; 14      ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[4]~6            ; 14      ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[6]~10           ; 13      ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[6]~10           ; 13      ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[6]~10           ; 13      ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[5]~8            ; 12      ;
; inst15                                                                                                                                          ; 10      ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|quotient[0]~2                                              ; 10      ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[0]        ; 10      ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|dffe7             ; 10      ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[6]~10           ; 10      ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[56]~99                      ; 9       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[3]        ; 9       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[4]        ; 9       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[5]        ; 9       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[55]~100                     ; 8       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|quotient[1]~1                                              ; 8       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[1]        ; 8       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[2]        ; 8       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[6]        ; 8       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[7]        ; 8       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_ffa[8]        ; 8       ;
; Bin2Dec:inst17|Equal20~0                                                                                                                        ; 7       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[9]~14           ; 7       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[9]~14          ; 7       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|quotient[2]~3                                              ; 6       ;
; Bin2Dec:inst17|Equal31~0                                                                                                                        ; 5       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[57]~98                      ; 5       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[6]~10           ; 5       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[6]~32                                                              ; 4       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[58]~97                      ; 4       ;
; Bin2Dec:inst17|WideNor2~2                                                                                                                       ; 4       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~8                           ; 4       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~6                           ; 4       ;
; Bin2Dec:inst17|Equal32~0                                                                                                                        ; 3       ;
; Bin2Dec:inst17|WideNor3~0                                                                                                                       ; 3       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[14]~24                                                             ; 3       ;
; Bin2Dec:inst17|Equal20~1                                                                                                                        ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~4                                                     ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~2                                                     ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~14                          ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~12                          ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~10                          ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~4                           ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~12                          ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~10                          ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~8                           ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~6                           ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~4                           ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~2                           ; 3       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~0                           ; 3       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[50]~112                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[44]~111                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[38]~110                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[32]~109                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[33]~108                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[32]~84                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[26]~83                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[27]~82                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[75]~76                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[76]~75                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[77]~74                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[78]~73                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[51]~105                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[45]~104                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[39]~102                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[33]~78                      ; 2       ;
; button_debouncer:inst6|Equal0~6                                                                                                                 ; 2       ;
; button_debouncer:inst6|Equal0~4                                                                                                                 ; 2       ;
; button_debouncer:inst6|counter[5]                                                                                                               ; 2       ;
; button_debouncer:inst6|counter[6]                                                                                                               ; 2       ;
; button_debouncer:inst6|counter[7]                                                                                                               ; 2       ;
; button_debouncer:inst6|counter[8]                                                                                                               ; 2       ;
; button_debouncer:inst6|Equal0~3                                                                                                                 ; 2       ;
; button_debouncer:inst6|counter[13]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[14]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[15]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[16]                                                                                                              ; 2       ;
; button_debouncer:inst6|Equal0~2                                                                                                                 ; 2       ;
; button_debouncer:inst6|counter[9]                                                                                                               ; 2       ;
; button_debouncer:inst6|counter[10]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[11]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[12]                                                                                                              ; 2       ;
; button_debouncer:inst6|Equal0~1                                                                                                                 ; 2       ;
; button_debouncer:inst6|counter[17]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[18]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[19]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[20]                                                                                                              ; 2       ;
; button_debouncer:inst6|counter[1]                                                                                                               ; 2       ;
; button_debouncer:inst6|counter[2]                                                                                                               ; 2       ;
; button_debouncer:inst6|counter[3]                                                                                                               ; 2       ;
; button_debouncer:inst6|counter[4]                                                                                                               ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[49]~93                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[49]~92                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[50]~91                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[51]~90                      ; 2       ;
; Bin2Dec:inst17|Equal20~2                                                                                                                        ; 2       ;
; Bin2Dec:inst17|Equal28~1                                                                                                                        ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|quotient[3]~0                                              ; 2       ;
; Bin2Dec:inst17|Equal28~0                                                                                                                        ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[73]~62                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[73]~59                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[74]~58                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[74]~57                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[75]~56                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[76]~55                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[77]~54                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[78]~53                      ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[1]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[3]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[2]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[1]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[3]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[2]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[1]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[3]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[2]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[1]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[3]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[2]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[1]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~6                                                     ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[6]~10           ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~2                           ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[6]~8            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[5]~6            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[4]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[3]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[2]~0            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[1]~16           ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[6]~8            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[5]~6            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[4]~4            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[3]~2            ; 2       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[2]~0            ; 2       ;
; button[0]~input                                                                                                                                 ; 1       ;
; button[1]~input                                                                                                                                 ; 1       ;
; B[2]~input                                                                                                                                      ; 1       ;
; B[1]~input                                                                                                                                      ; 1       ;
; B[0]~input                                                                                                                                      ; 1       ;
; A[2]~input                                                                                                                                      ; 1       ;
; A[1]~input                                                                                                                                      ; 1       ;
; A[0]~input                                                                                                                                      ; 1       ;
; clk~input                                                                                                                                       ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[34]~107                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[38]~85                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[28]~81                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[79]~77                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[83]~76                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[84]~75                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[85]~74                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[86]~73                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[87]~72                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[88]~71                      ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[0]~48                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[2]~47                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[3]~46                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[6]~45                                                              ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[52]~106                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[46]~103                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[40]~101                     ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[9]~44                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[11]~43                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[13]~42                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[14]~41                                                             ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[39]~80                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[40]~79                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[34]~77                      ; 1       ;
; button_debouncer:inst|data_in_0                                                                                                                 ; 1       ;
; button_debouncer:inst|data_in_1                                                                                                                 ; 1       ;
; button_debouncer:inst6|data_in_0                                                                                                                ; 1       ;
; button_debouncer:inst|data_in_2                                                                                                                 ; 1       ;
; button_debouncer:inst6|data_in_1                                                                                                                ; 1       ;
; button_debouncer:inst|data_in_3                                                                                                                 ; 1       ;
; button_debouncer:inst6|counter~14                                                                                                               ; 1       ;
; button_debouncer:inst6|counter~13                                                                                                               ; 1       ;
; button_debouncer:inst6|counter~12                                                                                                               ; 1       ;
; button_debouncer:inst6|counter~11                                                                                                               ; 1       ;
; button_debouncer:inst6|counter~10                                                                                                               ; 1       ;
; button_debouncer:inst6|counter~9                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~8                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~7                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~6                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~5                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~4                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~3                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~2                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~1                                                                                                                ; 1       ;
; button_debouncer:inst6|counter~0                                                                                                                ; 1       ;
; button_debouncer:inst6|data_in_2                                                                                                                ; 1       ;
; button_debouncer:inst|data_out                                                                                                                  ; 1       ;
; button_debouncer:inst6|Equal0~5                                                                                                                 ; 1       ;
; button_debouncer:inst6|data_in_3                                                                                                                ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[0]~40                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[1]~39                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[1]~38                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[3]~37                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[4]~36                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[4]~35                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[5]~34                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[5]~33                                                              ; 1       ;
; Bin2Dec:inst17|Equal31~1                                                                                                                        ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[6]~31                                                              ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[52]~96                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[48]~95                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[48]~94                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[42]~89                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[42]~88                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[43]~87                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[43]~86                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[44]~85                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[45]~84                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[46]~83                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[36]~82                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[36]~81                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[37]~80                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[37]~79                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[38]~78                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[39]~77                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[40]~76                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[30]~75                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[30]~74                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[31]~73                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[31]~72                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[32]~71                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[33]~70                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[34]~69                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[24]~68                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[24]~67                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[25]~66                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[25]~65                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[26]~64                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[26]~63                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[27]~62                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[27]~61                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|StageOut[28]~60                      ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[8]~30                                                              ; 1       ;
; Bin2Dec:inst17|Equal24~0                                                                                                                        ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[9]~29                                                              ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[10]~28                                                             ; 1       ;
; Bin2Dec:inst17|Equal22~0                                                                                                                        ; 1       ;
; Bin2Dec:inst17|WideNor2~3                                                                                                                       ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[12]~27                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[12]~26                                                             ; 1       ;
; Bin2Dec:inst17|Equal28~2                                                                                                                        ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[13]~25                                                             ; 1       ;
; Bin2Dec:inst17|WideNor2~1                                                                                                                       ; 1       ;
; Bin2Dec:inst17|WideNor2~0                                                                                                                       ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[14]~23                                                             ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[36]~76                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[36]~75                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[37]~74                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[37]~73                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[38]~72                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[39]~71                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[40]~70                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[30]~69                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[30]~68                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[31]~67                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[31]~66                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[32]~65                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[33]~64                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[34]~63                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[24]~62                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[24]~61                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[25]~60                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[25]~59                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[26]~58                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[27]~57                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[28]~56                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[18]~55                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[18]~54                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[19]~53                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[19]~52                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[20]~51                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[20]~50                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[21]~49                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[21]~48                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[82]~72                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[72]~71                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[72]~70                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[83]~69                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[84]~68                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[85]~67                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[86]~66                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[87]~65                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[79]~63                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[63]~61                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[63]~60                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[64]~52                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[64]~51                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[65]~50                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[65]~49                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[66]~48                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[66]~47                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[67]~46                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[67]~45                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[68]~44                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[68]~43                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[69]~42                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[69]~41                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|StageOut[70]~40                      ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[16]~22                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[17]~21                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[18]~20                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[19]~19                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[20]~18                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[21]~17                                                             ; 1       ;
; mux_seg7:inst20|lpm_mux:LPM_MUX_component|mux_irc:auto_generated|result_node[22]~16                                                             ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[82]~70                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[72]~69                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[72]~68                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[82]~67                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[83]~66                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[84]~65                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[85]~64                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[86]~63                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[87]~62                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[88]~61                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[73]~60                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[73]~59                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[74]~58                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[74]~57                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[75]~56                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[75]~55                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[76]~54                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[76]~53                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[77]~52                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[77]~51                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[78]~50                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[78]~49                      ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[79]~48                      ; 1       ;
; button_debouncer:inst6|Add0~40                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~39                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~38                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~37                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~36                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~35                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~34                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~33                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~32                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~31                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~30                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~29                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~28                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~27                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~26                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~25                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~24                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~23                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~22                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~21                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~20                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~19                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~18                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~17                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~16                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~15                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~14                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~13                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~12                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~11                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~10                                                                                                                  ; 1       ;
; button_debouncer:inst6|Add0~9                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~8                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~7                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~6                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~5                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~4                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~3                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~2                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~1                                                                                                                   ; 1       ;
; button_debouncer:inst6|Add0~0                                                                                                                   ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~23                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~22                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~21                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~20                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~19                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~18                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~17                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~16                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~15                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~14                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~13                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~12                 ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~DATAOUT5           ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~DATAOUT4           ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~DATAOUT3           ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~DATAOUT2           ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3~DATAOUT1           ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3                    ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[8]~0    ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[8]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[8]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[7]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[7]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[6]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[6]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[5]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[5]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[4]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[4]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[3]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[3]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[2]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[2]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[1]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[1]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[0]~COUT ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|zaccum_t7j:zaccum2|accum_oem:accum|acc_cella[0]      ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_out4~DATAOUT5            ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_out4~DATAOUT4            ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_out4~DATAOUT3            ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_out4~DATAOUT2            ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_out4~DATAOUT1            ; 1       ;
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_out4                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[5]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[3]~4            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[2]~2            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_9_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[5]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[3]~4            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[2]~2            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_8_result_int[1]~0            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[5]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_7_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[5]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_6_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[5]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_5_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod2|lpm_divide_fno:auto_generated|abs_divider_gbg:divider|alt_u_div_l5f:divider|add_sub_4_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~12                                                    ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~11                                                    ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~10                                                    ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~9                                                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~8                                                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~7                                                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~5                                                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~3                                                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~1                                                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~0                                                     ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[4]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[4]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~13                          ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~11                          ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~9                           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~7                           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~5                           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~3                           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~1                           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[1]~16           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[8]~13           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[7]~11           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[7]~10           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[6]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[6]~8            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[5]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[5]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[4]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[4]~4            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[3]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[3]~2            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[2]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_9_result_int[2]~0            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[1]~16           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[8]~13           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[7]~11           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[7]~10           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[6]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[6]~8            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[5]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[5]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[4]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[4]~4            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[3]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[3]~2            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[2]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_8_result_int[2]~0            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[7]~11           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[7]~10           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[6]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[5]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[4]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[3]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Mod1|lpm_divide_ino:auto_generated|abs_divider_jbg:divider|alt_u_div_r5f:divider|add_sub_7_result_int[2]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[8]~13          ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[7]~11          ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[6]~9           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[5]~7           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[4]~5           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[3]~3           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[2]~1           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[1]~16           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[8]~13           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[7]~11           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[7]~10           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[6]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[6]~8            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[5]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[5]~6            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[4]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[4]~4            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[3]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[3]~2            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[2]~1            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[2]~0            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[8]~13           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[7]~11           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[7]~10           ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[6]~9            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[5]~7            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[4]~5            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[3]~3            ; 1       ;
; Bin2Dec:inst17|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[2]~1            ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                            ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_out4     ; Simple Multiplier (9-bit) ; DSPOUT_X18_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    altmult_accum0:inst10|altmult_accum:altmult_accum_component|mult_accum_4362:auto_generated|ded_mult_dj81:ded_mult1|mac_mult3 ;                           ; DSPMULT_X18_Y21_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 411 / 47,787 ( < 1 % ) ;
; C16 interconnects          ; 7 / 1,804 ( < 1 % )    ;
; C4 interconnects           ; 305 / 31,272 ( < 1 % ) ;
; Direct links               ; 75 / 47,787 ( < 1 % )  ;
; Global clocks              ; 2 / 20 ( 10 % )        ;
; Local interconnects        ; 168 / 15,408 ( 1 % )   ;
; R24 interconnects          ; 13 / 1,775 ( < 1 % )   ;
; R4 interconnects           ; 268 / 41,310 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.45) ; Number of LABs  (Total = 33) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 0                            ;
; 16                                          ; 21                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.21) ; Number of LABs  (Total = 33) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 4                            ;
; 1 Clock enable                     ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.91) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 3                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 10                           ;
; 16                                           ; 6                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.45) ; Number of LABs  (Total = 33) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 1                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 5                            ;
; 10                                              ; 3                            ;
; 11                                              ; 1                            ;
; 12                                              ; 3                            ;
; 13                                              ; 3                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.73) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 3                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 41        ; 0            ; 41        ; 0            ; 0            ; 41        ; 41        ; 0            ; 41        ; 41        ; 0            ; 32           ; 0            ; 0            ; 9            ; 0            ; 32           ; 9            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 41        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 41           ; 0         ; 41           ; 41           ; 0         ; 0         ; 41           ; 0         ; 0         ; 41           ; 9            ; 41           ; 41           ; 32           ; 41           ; 9            ; 32           ; 41           ; 41           ; 41           ; 9            ; 41           ; 41           ; 41           ; 41           ; 41           ; 0         ; 41           ; 41           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Seg7[31]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[30]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[29]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[28]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[27]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[26]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[25]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[24]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[23]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[22]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[21]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[20]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[19]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[18]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Seg7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Fri Mar 04 11:42:18 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Lab3 -c Lab3
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP3C16F484C6 for design "Lab3"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F484C6 is compatible
    Info: Device EP3C55F484C6 is compatible
    Info: Device EP3C80F484C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst15|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'Lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {button_debouncer:inst6|data_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {button_debouncer:inst6|data_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {button_debouncer:inst6|data_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {button_debouncer:inst6|data_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {button_debouncer:inst6|data_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {button_debouncer:inst6|data_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {button_debouncer:inst6|data_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {button_debouncer:inst6|data_out}] -hold 0.020
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node button_debouncer:inst|data_out
Info: Automatically promoted node inst14 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Generated suppressed messages file D:/hw2/lab3/Lab3.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 440 megabytes
    Info: Processing ended: Fri Mar 04 11:42:54 2016
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/hw2/lab3/Lab3.fit.smsg.


