TimeQuest Timing Analyzer report for Add_Sub_Mul_Div_Accum_Lab4
Sat May 04 23:33:30 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_startDivision'
 12. Slow Model Hold: 'Arena_startDivision'
 13. Slow Model Minimum Pulse Width: 'Arena_startDivision'
 14. Slow Model Minimum Pulse Width: 'Arena_button[2]'
 15. Slow Model Minimum Pulse Width: 'Arena_button[0]'
 16. Slow Model Minimum Pulse Width: 'Arena_button[1]'
 17. Slow Model Minimum Pulse Width: 'Arena_button[3]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'Arena_startDivision'
 28. Fast Model Hold: 'Arena_startDivision'
 29. Fast Model Minimum Pulse Width: 'Arena_startDivision'
 30. Fast Model Minimum Pulse Width: 'Arena_button[2]'
 31. Fast Model Minimum Pulse Width: 'Arena_button[0]'
 32. Fast Model Minimum Pulse Width: 'Arena_button[1]'
 33. Fast Model Minimum Pulse Width: 'Arena_button[3]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Add_Sub_Mul_Div_Accum_Lab4                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Arena_button[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[0] }     ;
; Arena_button[1]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[1] }     ;
; Arena_button[2]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[2] }     ;
; Arena_button[3]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[3] }     ;
; Arena_startDivision ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_startDivision } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+---------------------------------------------+
; Slow Model Setup Summary                    ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; Arena_startDivision ; 0.878 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Arena_startDivision ; -0.342 ; -15.492       ;
+---------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Arena_startDivision ; -1.380 ; -65.380       ;
; Arena_button[2]     ; -1.380 ; -1.380        ;
; Arena_button[0]     ; -1.222 ; -1.222        ;
; Arena_button[1]     ; -1.222 ; -1.222        ;
; Arena_button[3]     ; -1.222 ; -1.222        ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_startDivision'                                                                                                                        ;
+-------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node   ; Launch Clock    ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+
; 0.878 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[31] ; inst6[31] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; -0.074     ; 0.084      ;
; 0.880 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[18] ; inst6[18] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; -0.072     ; 0.084      ;
; 0.901 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[14]  ; inst7[14] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.051     ; 0.084      ;
; 0.901 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[0]   ; inst7[0]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.051     ; 0.084      ;
; 0.912 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[1]   ; inst7[1]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.040     ; 0.084      ;
; 0.913 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[11]  ; inst7[11] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.039     ; 0.084      ;
; 0.917 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[16]  ; inst7[16] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; -0.035     ; 0.084      ;
; 0.918 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[9]   ; inst7[9]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.034     ; 0.084      ;
; 0.923 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[30]  ; inst7[30] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; -0.029     ; 0.084      ;
; 0.928 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[24]  ; inst7[24] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; -0.024     ; 0.084      ;
; 0.929 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[5]   ; inst7[5]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.023     ; 0.084      ;
; 0.929 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[3]   ; inst7[3]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.023     ; 0.084      ;
; 0.930 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[13]  ; inst7[13] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.022     ; 0.084      ;
; 0.930 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[6]   ; inst7[6]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.022     ; 0.084      ;
; 0.930 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[4]   ; inst7[4]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; -0.022     ; 0.084      ;
; 0.934 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[13] ; inst6[13] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; -0.018     ; 0.084      ;
; 0.938 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[26]  ; inst7[26] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; -0.014     ; 0.084      ;
; 0.943 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[23]  ; inst7[23] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; -0.009     ; 0.084      ;
; 0.975 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[26] ; inst6[26] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.023      ; 0.084      ;
; 0.997 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[28] ; inst6[28] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.045      ; 0.084      ;
; 0.999 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[19] ; inst6[19] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.047      ; 0.084      ;
; 1.000 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[20] ; inst6[20] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.048      ; 0.084      ;
; 1.011 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[29] ; inst6[29] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.059      ; 0.084      ;
; 1.017 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[17] ; inst6[17] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.065      ; 0.084      ;
; 1.018 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[27] ; inst6[27] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.066      ; 0.084      ;
; 1.025 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[16] ; inst6[16] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.073      ; 0.084      ;
; 1.027 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[31]  ; inst7[31] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.075      ; 0.084      ;
; 1.027 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[18]  ; inst7[18] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.075      ; 0.084      ;
; 1.029 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[23] ; inst6[23] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.077      ; 0.084      ;
; 1.030 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[21] ; inst6[21] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.078      ; 0.084      ;
; 1.036 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[2]   ; inst7[2]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.084      ; 0.084      ;
; 1.037 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[25] ; inst6[25] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.085      ; 0.084      ;
; 1.037 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[15]  ; inst7[15] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.085      ; 0.084      ;
; 1.038 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[30] ; inst6[30] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.086      ; 0.084      ;
; 1.038 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[24] ; inst6[24] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.086      ; 0.084      ;
; 1.040 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[8]   ; inst7[8]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.088      ; 0.084      ;
; 1.041 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[10]  ; inst7[10] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.089      ; 0.084      ;
; 1.044 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[12] ; inst6[12] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.092      ; 0.084      ;
; 1.044 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[11] ; inst6[11] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.092      ; 0.084      ;
; 1.048 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[29]  ; inst7[29] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.096      ; 0.084      ;
; 1.049 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[22] ; inst6[22] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.097      ; 0.084      ;
; 1.051 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[10] ; inst6[10] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.099      ; 0.084      ;
; 1.051 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[4]  ; inst6[4]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.099      ; 0.084      ;
; 1.052 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[8]  ; inst6[8]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.100      ; 0.084      ;
; 1.053 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[7]   ; inst7[7]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.101      ; 0.084      ;
; 1.055 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[28]  ; inst7[28] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.103      ; 0.084      ;
; 1.057 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[12]  ; inst7[12] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.105      ; 0.084      ;
; 1.057 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[9]  ; inst6[9]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.105      ; 0.084      ;
; 1.061 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[27]  ; inst7[27] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.109      ; 0.084      ;
; 1.062 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[17]  ; inst7[17] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.110      ; 0.084      ;
; 1.064 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[25]  ; inst7[25] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.112      ; 0.084      ;
; 1.065 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[20]  ; inst7[20] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.113      ; 0.084      ;
; 1.065 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[19]  ; inst7[19] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.113      ; 0.084      ;
; 1.066 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[21]  ; inst7[21] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.114      ; 0.084      ;
; 1.070 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[2]  ; inst6[2]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.118      ; 0.084      ;
; 1.078 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[22]  ; inst7[22] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.126      ; 0.084      ;
; 1.078 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[1]  ; inst6[1]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.126      ; 0.084      ;
; 1.079 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[7]  ; inst6[7]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.127      ; 0.084      ;
; 1.079 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[6]  ; inst6[6]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.127      ; 0.084      ;
; 1.080 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[14] ; inst6[14] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.128      ; 0.084      ;
; 1.092 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[5]  ; inst6[5]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.140      ; 0.084      ;
; 1.093 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[3]  ; inst6[3]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.141      ; 0.084      ;
; 1.111 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[15] ; inst6[15] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.159      ; 0.084      ;
; 1.112 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[0]  ; inst6[0]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.160      ; 0.084      ;
+-------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_startDivision'                                                                                                                          ;
+--------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node   ; Launch Clock    ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+
; -0.342 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[0]  ; inst6[0]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.160      ; 0.084      ;
; -0.341 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[15] ; inst6[15] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.159      ; 0.084      ;
; -0.323 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[3]  ; inst6[3]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.141      ; 0.084      ;
; -0.322 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[5]  ; inst6[5]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.140      ; 0.084      ;
; -0.310 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[14] ; inst6[14] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.128      ; 0.084      ;
; -0.309 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[7]  ; inst6[7]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.127      ; 0.084      ;
; -0.309 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[6]  ; inst6[6]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.127      ; 0.084      ;
; -0.308 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[22]  ; inst7[22] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.126      ; 0.084      ;
; -0.308 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[1]  ; inst6[1]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.126      ; 0.084      ;
; -0.300 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[2]  ; inst6[2]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.118      ; 0.084      ;
; -0.296 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[21]  ; inst7[21] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.114      ; 0.084      ;
; -0.295 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[20]  ; inst7[20] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.113      ; 0.084      ;
; -0.295 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[19]  ; inst7[19] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.113      ; 0.084      ;
; -0.294 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[25]  ; inst7[25] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.112      ; 0.084      ;
; -0.292 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[17]  ; inst7[17] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.110      ; 0.084      ;
; -0.291 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[27]  ; inst7[27] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.109      ; 0.084      ;
; -0.287 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[12]  ; inst7[12] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.105      ; 0.084      ;
; -0.287 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[9]  ; inst6[9]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.105      ; 0.084      ;
; -0.285 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[28]  ; inst7[28] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.103      ; 0.084      ;
; -0.283 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[7]   ; inst7[7]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.101      ; 0.084      ;
; -0.282 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[8]  ; inst6[8]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.100      ; 0.084      ;
; -0.281 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[10] ; inst6[10] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.099      ; 0.084      ;
; -0.281 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[4]  ; inst6[4]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.099      ; 0.084      ;
; -0.279 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[22] ; inst6[22] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.097      ; 0.084      ;
; -0.278 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[29]  ; inst7[29] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.096      ; 0.084      ;
; -0.274 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[12] ; inst6[12] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.092      ; 0.084      ;
; -0.274 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[11] ; inst6[11] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.092      ; 0.084      ;
; -0.271 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[10]  ; inst7[10] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.089      ; 0.084      ;
; -0.270 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[8]   ; inst7[8]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.088      ; 0.084      ;
; -0.268 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[30] ; inst6[30] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.086      ; 0.084      ;
; -0.268 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[24] ; inst6[24] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.086      ; 0.084      ;
; -0.267 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[25] ; inst6[25] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.085      ; 0.084      ;
; -0.267 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[15]  ; inst7[15] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.085      ; 0.084      ;
; -0.266 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[2]   ; inst7[2]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.084      ; 0.084      ;
; -0.260 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[21] ; inst6[21] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.078      ; 0.084      ;
; -0.259 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[23] ; inst6[23] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.077      ; 0.084      ;
; -0.257 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[31]  ; inst7[31] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.075      ; 0.084      ;
; -0.257 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[18]  ; inst7[18] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.075      ; 0.084      ;
; -0.255 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[16] ; inst6[16] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.073      ; 0.084      ;
; -0.248 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[27] ; inst6[27] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.066      ; 0.084      ;
; -0.247 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[17] ; inst6[17] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.065      ; 0.084      ;
; -0.241 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[29] ; inst6[29] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.059      ; 0.084      ;
; -0.230 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[20] ; inst6[20] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.048      ; 0.084      ;
; -0.229 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[19] ; inst6[19] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.047      ; 0.084      ;
; -0.227 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[28] ; inst6[28] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.045      ; 0.084      ;
; -0.205 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[26] ; inst6[26] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.023      ; 0.084      ;
; -0.173 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[23]  ; inst7[23] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; -0.009     ; 0.084      ;
; -0.168 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[26]  ; inst7[26] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; -0.014     ; 0.084      ;
; -0.164 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[13] ; inst6[13] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; -0.018     ; 0.084      ;
; -0.160 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[13]  ; inst7[13] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.022     ; 0.084      ;
; -0.160 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[6]   ; inst7[6]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.022     ; 0.084      ;
; -0.160 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[4]   ; inst7[4]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.022     ; 0.084      ;
; -0.159 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[5]   ; inst7[5]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.023     ; 0.084      ;
; -0.159 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[3]   ; inst7[3]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.023     ; 0.084      ;
; -0.158 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[24]  ; inst7[24] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; -0.024     ; 0.084      ;
; -0.153 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[30]  ; inst7[30] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; -0.029     ; 0.084      ;
; -0.148 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[9]   ; inst7[9]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.034     ; 0.084      ;
; -0.147 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[16]  ; inst7[16] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; -0.035     ; 0.084      ;
; -0.143 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[11]  ; inst7[11] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.039     ; 0.084      ;
; -0.142 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[1]   ; inst7[1]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.040     ; 0.084      ;
; -0.131 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[14]  ; inst7[14] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.051     ; 0.084      ;
; -0.131 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[0]   ; inst7[0]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; -0.051     ; 0.084      ;
; -0.110 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[18] ; inst6[18] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; -0.072     ; 0.084      ;
; -0.108 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[31] ; inst6[31] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; -0.074     ; 0.084      ;
+--------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_startDivision'                                                              ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_startDivision ; Rise       ; Arena_startDivision ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[25]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[25]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[26]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[26]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[27]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[27]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[28]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[28]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[29]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[29]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[30]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[30]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[31]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[31]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[25]           ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[2]'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[2] ; Rise       ; Arena_button[2]                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[0]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[0]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[10]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[10]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[11]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[11]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[12]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[12]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[13]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[13]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[14]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[14]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[15]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[15]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[1]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[1]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[2]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[2]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[3]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[3]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[4]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[4]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[5]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[5]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[6]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[6]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[7]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[7]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[8]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[8]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[9]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[9]|datac                     ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[0]'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[0]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[0]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[10]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[10]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[11]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[11]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[12]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[12]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[13]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[13]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[14]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[14]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[15]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[15]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[1]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[1]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[2]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[2]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[3]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[3]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[4]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[4]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[5]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[5]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[6]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[6]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[7]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[7]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[8]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[8]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[9]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[9]|datad                     ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[1]'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[16]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[16]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[17]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[17]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[18]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[18]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[19]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[19]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[20]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[20]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[21]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[21]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[22]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[22]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[23]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[23]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[24]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[24]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[25]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[25]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[26]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[26]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[27]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[27]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[28]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[28]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[29]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[29]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[30]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[30]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[31]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[31]|datac                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[3]'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[3] ; Rise       ; Arena_button[3]                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clk_delay_ctrl|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clk_delay_ctrl|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clk_delay_ctrl|clkout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clk_delay_ctrl|clkout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[16]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[16]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[17]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[17]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[18]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[18]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[19]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[19]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[20]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[20]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[21]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[21]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[22]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[22]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[23]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[23]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[24]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[24]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[25]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[25]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[26]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[26]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[27]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[27]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[28]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[28]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[29]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[29]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[30]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[30]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[31]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[31]|datad                    ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 5.934 ; 5.934 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 1.079 ; 1.079 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 1.526 ; 1.526 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 1.487 ; 1.487 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 0.829 ; 0.829 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 0.669 ; 0.669 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 1.267 ; 1.267 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 0.586 ; 0.586 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 1.370 ; 1.370 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 1.870 ; 1.870 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 1.616 ; 1.616 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 1.435 ; 1.435 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 1.283 ; 1.283 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 1.362 ; 1.362 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 5.066 ; 5.066 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 5.162 ; 5.162 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 5.934 ; 5.934 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 6.582 ; 6.582 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 0.992 ; 0.992 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 1.801 ; 1.801 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 1.151 ; 1.151 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 0.631 ; 0.631 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 0.589 ; 0.589 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 0.995 ; 0.995 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 1.243 ; 1.243 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 1.469 ; 1.469 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 1.498 ; 1.498 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 1.186 ; 1.186 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.452 ; 0.452 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 1.366 ; 1.366 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 1.312 ; 1.312 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 5.419 ; 5.419 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 5.799 ; 5.799 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 6.582 ; 6.582 ; Rise       ; Arena_button[1] ;
; Arena_octalBits[*]   ; Arena_button[2] ; 6.471 ; 6.471 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[0]  ; Arena_button[2] ; 1.169 ; 1.169 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[1]  ; Arena_button[2] ; 1.486 ; 1.486 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[2]  ; Arena_button[2] ; 1.188 ; 1.188 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[3]  ; Arena_button[2] ; 0.565 ; 0.565 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[4]  ; Arena_button[2] ; 0.570 ; 0.570 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[5]  ; Arena_button[2] ; 0.852 ; 0.852 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[6]  ; Arena_button[2] ; 0.425 ; 0.425 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[7]  ; Arena_button[2] ; 1.666 ; 1.666 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[8]  ; Arena_button[2] ; 1.507 ; 1.507 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[9]  ; Arena_button[2] ; 1.057 ; 1.057 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[10] ; Arena_button[2] ; 0.520 ; 0.520 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[11] ; Arena_button[2] ; 1.109 ; 1.109 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[12] ; Arena_button[2] ; 1.153 ; 1.153 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[13] ; Arena_button[2] ; 5.180 ; 5.180 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[14] ; Arena_button[2] ; 6.200 ; 6.200 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[15] ; Arena_button[2] ; 6.471 ; 6.471 ; Rise       ; Arena_button[2] ;
; Arena_octalBits[*]   ; Arena_button[3] ; 6.461 ; 6.461 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[0]  ; Arena_button[3] ; 0.819 ; 0.819 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[1]  ; Arena_button[3] ; 1.850 ; 1.850 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[2]  ; Arena_button[3] ; 1.037 ; 1.037 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[3]  ; Arena_button[3] ; 0.671 ; 0.671 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[4]  ; Arena_button[3] ; 0.668 ; 0.668 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[5]  ; Arena_button[3] ; 0.989 ; 0.989 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[6]  ; Arena_button[3] ; 0.587 ; 0.587 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[7]  ; Arena_button[3] ; 1.554 ; 1.554 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[8]  ; Arena_button[3] ; 1.378 ; 1.378 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[9]  ; Arena_button[3] ; 1.634 ; 1.634 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[10] ; Arena_button[3] ; 0.406 ; 0.406 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[11] ; Arena_button[3] ; 1.256 ; 1.256 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[12] ; Arena_button[3] ; 0.959 ; 0.959 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[13] ; Arena_button[3] ; 5.306 ; 5.306 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[14] ; Arena_button[3] ; 5.730 ; 5.730 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[15] ; Arena_button[3] ; 6.461 ; 6.461 ; Rise       ; Arena_button[3] ;
+----------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.224  ; 0.224  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.407 ; -0.407 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.854 ; -0.854 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -0.812 ; -0.812 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -0.164 ; -0.164 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 0.141  ; 0.141  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -0.602 ; -0.602 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 0.224  ; 0.224  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -0.698 ; -0.698 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -1.195 ; -1.195 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -0.950 ; -0.950 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -0.760 ; -0.760 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -0.596 ; -0.596 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -0.541 ; -0.541 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -4.404 ; -4.404 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -4.351 ; -4.351 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -5.076 ; -5.076 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.232  ; 0.232  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -0.320 ; -0.320 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.991 ; -0.991 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -0.209 ; -0.209 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 0.034  ; 0.034  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 0.232  ; 0.232  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -0.151 ; -0.151 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.571 ; -0.571 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -0.644 ; -0.644 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -0.682 ; -0.682 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -0.512 ; -0.512 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.220  ; 0.220  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -0.545 ; -0.545 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -0.637 ; -0.637 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -4.597 ; -4.597 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -4.940 ; -4.940 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -5.636 ; -5.636 ; Rise       ; Arena_button[1] ;
; Arena_octalBits[*]   ; Arena_button[2] ; 0.297  ; 0.297  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[0]  ; Arena_button[2] ; -0.228 ; -0.228 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[1]  ; Arena_button[2] ; -0.819 ; -0.819 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[2]  ; Arena_button[2] ; -0.371 ; -0.371 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[3]  ; Arena_button[2] ; 0.103  ; 0.103  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[4]  ; Arena_button[2] ; 0.088  ; 0.088  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[5]  ; Arena_button[2] ; -0.194 ; -0.194 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[6]  ; Arena_button[2] ; 0.233  ; 0.233  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[7]  ; Arena_button[2] ; -0.811 ; -0.811 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[8]  ; Arena_button[2] ; -0.827 ; -0.827 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[9]  ; Arena_button[2] ; -0.399 ; -0.399 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[10] ; Arena_button[2] ; 0.297  ; 0.297  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[11] ; Arena_button[2] ; -0.442 ; -0.442 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[12] ; Arena_button[2] ; -0.297 ; -0.297 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[13] ; Arena_button[2] ; -4.518 ; -4.518 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[14] ; Arena_button[2] ; -5.264 ; -5.264 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[15] ; Arena_button[2] ; -5.799 ; -5.799 ; Rise       ; Arena_button[2] ;
; Arena_octalBits[*]   ; Arena_button[3] ; 0.261  ; 0.261  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[0]  ; Arena_button[3] ; -0.156 ; -0.156 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[1]  ; Arena_button[3] ; -0.969 ; -0.969 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[2]  ; Arena_button[3] ; -0.362 ; -0.362 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[3]  ; Arena_button[3] ; 0.139  ; 0.139  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[4]  ; Arena_button[3] ; 0.165  ; 0.165  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[5]  ; Arena_button[3] ; -0.324 ; -0.324 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[6]  ; Arena_button[3] ; 0.085  ; 0.085  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[7]  ; Arena_button[3] ; -0.703 ; -0.703 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[8]  ; Arena_button[3] ; -0.714 ; -0.714 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[9]  ; Arena_button[3] ; -0.959 ; -0.959 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[10] ; Arena_button[3] ; 0.261  ; 0.261  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[11] ; Arena_button[3] ; -0.591 ; -0.591 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[12] ; Arena_button[3] ; -0.294 ; -0.294 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[13] ; Arena_button[3] ; -4.636 ; -4.636 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[14] ; Arena_button[3] ; -4.751 ; -4.751 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[15] ; Arena_button[3] ; -5.786 ; -5.786 ; Rise       ; Arena_button[3] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------------------+---------------------+---------+---------+------------+---------------------+
; Data Port                  ; Clock Port          ; Rise    ; Fall    ; Clock Edge ; Clock Reference     ;
+----------------------------+---------------------+---------+---------+------------+---------------------+
; Arena_Quotient_32bit[*]    ; Arena_startDivision ; 738.044 ; 738.044 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[0]   ; Arena_startDivision ; 738.044 ; 738.044 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[1]   ; Arena_startDivision ; 712.388 ; 712.388 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[2]   ; Arena_startDivision ; 688.816 ; 688.816 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[3]   ; Arena_startDivision ; 662.261 ; 662.261 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[4]   ; Arena_startDivision ; 639.377 ; 639.377 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[5]   ; Arena_startDivision ; 612.947 ; 612.947 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[6]   ; Arena_startDivision ; 589.613 ; 589.613 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[7]   ; Arena_startDivision ; 561.730 ; 561.730 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[8]   ; Arena_startDivision ; 538.225 ; 538.225 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[9]   ; Arena_startDivision ; 515.477 ; 515.477 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[10]  ; Arena_startDivision ; 485.667 ; 485.667 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[11]  ; Arena_startDivision ; 484.481 ; 484.481 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[12]  ; Arena_startDivision ; 457.554 ; 457.554 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[13]  ; Arena_startDivision ; 434.272 ; 434.272 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[14]  ; Arena_startDivision ; 408.897 ; 408.897 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[15]  ; Arena_startDivision ; 381.953 ; 381.953 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[16]  ; Arena_startDivision ; 356.800 ; 356.800 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[17]  ; Arena_startDivision ; 333.264 ; 333.264 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[18]  ; Arena_startDivision ; 310.066 ; 310.066 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[19]  ; Arena_startDivision ; 283.492 ; 283.492 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[20]  ; Arena_startDivision ; 261.359 ; 261.359 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[21]  ; Arena_startDivision ; 237.290 ; 237.290 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[22]  ; Arena_startDivision ; 211.480 ; 211.480 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[23]  ; Arena_startDivision ; 189.952 ; 189.952 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[24]  ; Arena_startDivision ; 166.586 ; 166.586 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[25]  ; Arena_startDivision ; 142.876 ; 142.876 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[26]  ; Arena_startDivision ; 120.718 ; 120.718 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[27]  ; Arena_startDivision ; 97.072  ; 97.072  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[28]  ; Arena_startDivision ; 74.719  ; 74.719  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[29]  ; Arena_startDivision ; 49.923  ; 49.923  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[30]  ; Arena_startDivision ; 30.226  ; 30.226  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[31]  ; Arena_startDivision ; 15.138  ; 15.138  ; Rise       ; Arena_startDivision ;
; Arena_Remainder_32bit[*]   ; Arena_startDivision ; 739.835 ; 739.835 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[0]  ; Arena_startDivision ; 739.245 ; 739.245 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[1]  ; Arena_startDivision ; 739.835 ; 739.835 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[2]  ; Arena_startDivision ; 739.190 ; 739.190 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[3]  ; Arena_startDivision ; 738.551 ; 738.551 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[4]  ; Arena_startDivision ; 738.964 ; 738.964 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[5]  ; Arena_startDivision ; 738.549 ; 738.549 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[6]  ; Arena_startDivision ; 738.276 ; 738.276 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[7]  ; Arena_startDivision ; 737.857 ; 737.857 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[8]  ; Arena_startDivision ; 738.600 ; 738.600 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[9]  ; Arena_startDivision ; 738.777 ; 738.777 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[10] ; Arena_startDivision ; 738.978 ; 738.978 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[11] ; Arena_startDivision ; 738.883 ; 738.883 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[12] ; Arena_startDivision ; 738.529 ; 738.529 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[13] ; Arena_startDivision ; 739.041 ; 739.041 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[14] ; Arena_startDivision ; 739.108 ; 739.108 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[15] ; Arena_startDivision ; 739.093 ; 739.093 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[16] ; Arena_startDivision ; 738.867 ; 738.867 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[17] ; Arena_startDivision ; 739.036 ; 739.036 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[18] ; Arena_startDivision ; 738.169 ; 738.169 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[19] ; Arena_startDivision ; 738.635 ; 738.635 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[20] ; Arena_startDivision ; 738.798 ; 738.798 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[21] ; Arena_startDivision ; 737.628 ; 737.628 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[22] ; Arena_startDivision ; 737.081 ; 737.081 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[23] ; Arena_startDivision ; 737.450 ; 737.450 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[24] ; Arena_startDivision ; 737.631 ; 737.631 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[25] ; Arena_startDivision ; 737.284 ; 737.284 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[26] ; Arena_startDivision ; 738.542 ; 738.542 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[27] ; Arena_startDivision ; 737.310 ; 737.310 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[28] ; Arena_startDivision ; 737.288 ; 737.288 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[29] ; Arena_startDivision ; 736.542 ; 736.542 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[30] ; Arena_startDivision ; 736.994 ; 736.994 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[31] ; Arena_startDivision ; 735.804 ; 735.804 ; Rise       ; Arena_startDivision ;
; Arena_segment1_A           ; Arena_startDivision ; 736.510 ; 736.510 ; Rise       ; Arena_startDivision ;
; Arena_segment1_B           ; Arena_startDivision ; 736.526 ; 736.526 ; Rise       ; Arena_startDivision ;
; Arena_segment1_C           ; Arena_startDivision ; 736.491 ; 736.491 ; Rise       ; Arena_startDivision ;
; Arena_segment1_D           ; Arena_startDivision ; 736.305 ; 736.305 ; Rise       ; Arena_startDivision ;
; Arena_segment1_E           ; Arena_startDivision ; 736.511 ; 736.511 ; Rise       ; Arena_startDivision ;
; Arena_segment1_F           ; Arena_startDivision ; 736.262 ; 736.262 ; Rise       ; Arena_startDivision ;
; Arena_segment1_G           ; Arena_startDivision ; 736.285 ; 736.285 ; Rise       ; Arena_startDivision ;
; Arena_segment2_A           ; Arena_startDivision ; 641.876 ; 641.876 ; Rise       ; Arena_startDivision ;
; Arena_segment2_B           ; Arena_startDivision ; 641.934 ; 641.934 ; Rise       ; Arena_startDivision ;
; Arena_segment2_C           ; Arena_startDivision ; 641.761 ; 641.761 ; Rise       ; Arena_startDivision ;
; Arena_segment2_D           ; Arena_startDivision ; 642.210 ; 642.210 ; Rise       ; Arena_startDivision ;
; Arena_segment2_E           ; Arena_startDivision ; 642.583 ; 642.583 ; Rise       ; Arena_startDivision ;
; Arena_segment2_F           ; Arena_startDivision ; 642.287 ; 642.287 ; Rise       ; Arena_startDivision ;
; Arena_segment2_G           ; Arena_startDivision ; 641.434 ; 641.434 ; Rise       ; Arena_startDivision ;
; Arena_segment3_A           ; Arena_startDivision ; 539.831 ; 539.831 ; Rise       ; Arena_startDivision ;
; Arena_segment3_B           ; Arena_startDivision ; 538.593 ; 538.593 ; Rise       ; Arena_startDivision ;
; Arena_segment3_C           ; Arena_startDivision ; 539.743 ; 539.743 ; Rise       ; Arena_startDivision ;
; Arena_segment3_D           ; Arena_startDivision ; 539.482 ; 539.482 ; Rise       ; Arena_startDivision ;
; Arena_segment3_E           ; Arena_startDivision ; 538.059 ; 538.059 ; Rise       ; Arena_startDivision ;
; Arena_segment3_F           ; Arena_startDivision ; 538.826 ; 538.826 ; Rise       ; Arena_startDivision ;
; Arena_segment3_G           ; Arena_startDivision ; 539.030 ; 539.030 ; Rise       ; Arena_startDivision ;
; Arena_segment4_A           ; Arena_startDivision ; 459.104 ; 459.104 ; Rise       ; Arena_startDivision ;
; Arena_segment4_B           ; Arena_startDivision ; 459.716 ; 459.716 ; Rise       ; Arena_startDivision ;
; Arena_segment4_C           ; Arena_startDivision ; 459.214 ; 459.214 ; Rise       ; Arena_startDivision ;
; Arena_segment4_D           ; Arena_startDivision ; 459.640 ; 459.640 ; Rise       ; Arena_startDivision ;
; Arena_segment4_E           ; Arena_startDivision ; 459.060 ; 459.060 ; Rise       ; Arena_startDivision ;
; Arena_segment4_F           ; Arena_startDivision ; 459.595 ; 459.595 ; Rise       ; Arena_startDivision ;
; Arena_segment4_G           ; Arena_startDivision ; 459.641 ; 459.641 ; Rise       ; Arena_startDivision ;
; Arena_segment5_A           ; Arena_startDivision ; 358.946 ; 358.946 ; Rise       ; Arena_startDivision ;
; Arena_segment5_B           ; Arena_startDivision ; 358.988 ; 358.988 ; Rise       ; Arena_startDivision ;
; Arena_segment5_C           ; Arena_startDivision ; 359.490 ; 359.490 ; Rise       ; Arena_startDivision ;
; Arena_segment5_D           ; Arena_startDivision ; 358.136 ; 358.136 ; Rise       ; Arena_startDivision ;
; Arena_segment5_E           ; Arena_startDivision ; 358.016 ; 358.016 ; Rise       ; Arena_startDivision ;
; Arena_segment5_F           ; Arena_startDivision ; 358.637 ; 358.637 ; Rise       ; Arena_startDivision ;
; Arena_segment5_G           ; Arena_startDivision ; 359.552 ; 359.552 ; Rise       ; Arena_startDivision ;
; Arena_segment6_A           ; Arena_startDivision ; 263.257 ; 263.257 ; Rise       ; Arena_startDivision ;
; Arena_segment6_B           ; Arena_startDivision ; 262.223 ; 262.223 ; Rise       ; Arena_startDivision ;
; Arena_segment6_C           ; Arena_startDivision ; 262.849 ; 262.849 ; Rise       ; Arena_startDivision ;
; Arena_segment6_D           ; Arena_startDivision ; 262.415 ; 262.415 ; Rise       ; Arena_startDivision ;
; Arena_segment6_E           ; Arena_startDivision ; 262.430 ; 262.430 ; Rise       ; Arena_startDivision ;
; Arena_segment6_F           ; Arena_startDivision ; 262.920 ; 262.920 ; Rise       ; Arena_startDivision ;
; Arena_segment6_G           ; Arena_startDivision ; 263.317 ; 263.317 ; Rise       ; Arena_startDivision ;
; Arena_segment7_A           ; Arena_startDivision ; 168.601 ; 168.601 ; Rise       ; Arena_startDivision ;
; Arena_segment7_B           ; Arena_startDivision ; 168.159 ; 168.159 ; Rise       ; Arena_startDivision ;
; Arena_segment7_C           ; Arena_startDivision ; 168.772 ; 168.772 ; Rise       ; Arena_startDivision ;
; Arena_segment7_D           ; Arena_startDivision ; 168.245 ; 168.245 ; Rise       ; Arena_startDivision ;
; Arena_segment7_E           ; Arena_startDivision ; 168.179 ; 168.179 ; Rise       ; Arena_startDivision ;
; Arena_segment7_F           ; Arena_startDivision ; 168.869 ; 168.869 ; Rise       ; Arena_startDivision ;
; Arena_segment7_G           ; Arena_startDivision ; 168.391 ; 168.391 ; Rise       ; Arena_startDivision ;
; Arena_segment8_A           ; Arena_startDivision ; 76.720  ; 76.720  ; Rise       ; Arena_startDivision ;
; Arena_segment8_B           ; Arena_startDivision ; 76.446  ; 76.446  ; Rise       ; Arena_startDivision ;
; Arena_segment8_C           ; Arena_startDivision ; 76.696  ; 76.696  ; Rise       ; Arena_startDivision ;
; Arena_segment8_D           ; Arena_startDivision ; 76.016  ; 76.016  ; Rise       ; Arena_startDivision ;
; Arena_segment8_E           ; Arena_startDivision ; 76.668  ; 76.668  ; Rise       ; Arena_startDivision ;
; Arena_segment8_F           ; Arena_startDivision ; 76.078  ; 76.078  ; Rise       ; Arena_startDivision ;
; Arena_segment8_G           ; Arena_startDivision ; 77.043  ; 77.043  ; Rise       ; Arena_startDivision ;
+----------------------------+---------------------+---------+---------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+----------------------------+---------------------+--------+--------+------------+---------------------+
; Data Port                  ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+----------------------------+---------------------+--------+--------+------------+---------------------+
; Arena_Quotient_32bit[*]    ; Arena_startDivision ; 8.827  ; 8.827  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[0]   ; Arena_startDivision ; 11.072 ; 11.072 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[1]   ; Arena_startDivision ; 10.470 ; 10.470 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[2]   ; Arena_startDivision ; 10.513 ; 10.513 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[3]   ; Arena_startDivision ; 10.032 ; 10.032 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[4]   ; Arena_startDivision ; 10.062 ; 10.062 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[5]   ; Arena_startDivision ; 10.321 ; 10.321 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[6]   ; Arena_startDivision ; 8.827  ; 8.827  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[7]   ; Arena_startDivision ; 10.193 ; 10.193 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[8]   ; Arena_startDivision ; 11.016 ; 11.016 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[9]   ; Arena_startDivision ; 10.256 ; 10.256 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[10]  ; Arena_startDivision ; 12.657 ; 12.657 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[11]  ; Arena_startDivision ; 11.471 ; 11.471 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[12]  ; Arena_startDivision ; 10.492 ; 10.492 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[13]  ; Arena_startDivision ; 9.900  ; 9.900  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[14]  ; Arena_startDivision ; 9.548  ; 9.548  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[15]  ; Arena_startDivision ; 9.729  ; 9.729  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[16]  ; Arena_startDivision ; 9.250  ; 9.250  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[17]  ; Arena_startDivision ; 9.317  ; 9.317  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[18]  ; Arena_startDivision ; 9.670  ; 9.670  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[19]  ; Arena_startDivision ; 9.137  ; 9.137  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[20]  ; Arena_startDivision ; 9.731  ; 9.731  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[21]  ; Arena_startDivision ; 9.447  ; 9.447  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[22]  ; Arena_startDivision ; 9.429  ; 9.429  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[23]  ; Arena_startDivision ; 9.824  ; 9.824  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[24]  ; Arena_startDivision ; 9.559  ; 9.559  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[25]  ; Arena_startDivision ; 9.195  ; 9.195  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[26]  ; Arena_startDivision ; 9.238  ; 9.238  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[27]  ; Arena_startDivision ; 9.422  ; 9.422  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[28]  ; Arena_startDivision ; 9.432  ; 9.432  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[29]  ; Arena_startDivision ; 9.906  ; 9.906  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[30]  ; Arena_startDivision ; 9.356  ; 9.356  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[31]  ; Arena_startDivision ; 9.943  ; 9.943  ; Rise       ; Arena_startDivision ;
; Arena_Remainder_32bit[*]   ; Arena_startDivision ; 7.816  ; 7.816  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[0]  ; Arena_startDivision ; 8.915  ; 8.915  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[1]  ; Arena_startDivision ; 7.816  ; 7.816  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[2]  ; Arena_startDivision ; 8.777  ; 8.777  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[3]  ; Arena_startDivision ; 9.548  ; 9.548  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[4]  ; Arena_startDivision ; 8.787  ; 8.787  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[5]  ; Arena_startDivision ; 9.971  ; 9.971  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[6]  ; Arena_startDivision ; 9.079  ; 9.079  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[7]  ; Arena_startDivision ; 8.876  ; 8.876  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[8]  ; Arena_startDivision ; 9.466  ; 9.466  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[9]  ; Arena_startDivision ; 10.346 ; 10.346 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[10] ; Arena_startDivision ; 10.562 ; 10.562 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[11] ; Arena_startDivision ; 9.594  ; 9.594  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[12] ; Arena_startDivision ; 9.451  ; 9.451  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[13] ; Arena_startDivision ; 9.737  ; 9.737  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[14] ; Arena_startDivision ; 9.338  ; 9.338  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[15] ; Arena_startDivision ; 9.082  ; 9.082  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[16] ; Arena_startDivision ; 9.155  ; 9.155  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[17] ; Arena_startDivision ; 9.189  ; 9.189  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[18] ; Arena_startDivision ; 8.972  ; 8.972  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[19] ; Arena_startDivision ; 9.805  ; 9.805  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[20] ; Arena_startDivision ; 9.576  ; 9.576  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[21] ; Arena_startDivision ; 9.209  ; 9.209  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[22] ; Arena_startDivision ; 9.173  ; 9.173  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[23] ; Arena_startDivision ; 10.145 ; 10.145 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[24] ; Arena_startDivision ; 10.011 ; 10.011 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[25] ; Arena_startDivision ; 8.899  ; 8.899  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[26] ; Arena_startDivision ; 10.644 ; 10.644 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[27] ; Arena_startDivision ; 8.696  ; 8.696  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[28] ; Arena_startDivision ; 8.906  ; 8.906  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[29] ; Arena_startDivision ; 8.611  ; 8.611  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[30] ; Arena_startDivision ; 9.312  ; 9.312  ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[31] ; Arena_startDivision ; 8.857  ; 8.857  ; Rise       ; Arena_startDivision ;
; Arena_segment1_A           ; Arena_startDivision ; 9.538  ; 9.538  ; Rise       ; Arena_startDivision ;
; Arena_segment1_B           ; Arena_startDivision ; 9.554  ; 9.554  ; Rise       ; Arena_startDivision ;
; Arena_segment1_C           ; Arena_startDivision ; 9.519  ; 9.519  ; Rise       ; Arena_startDivision ;
; Arena_segment1_D           ; Arena_startDivision ; 9.333  ; 9.333  ; Rise       ; Arena_startDivision ;
; Arena_segment1_E           ; Arena_startDivision ; 9.539  ; 9.539  ; Rise       ; Arena_startDivision ;
; Arena_segment1_F           ; Arena_startDivision ; 9.290  ; 9.290  ; Rise       ; Arena_startDivision ;
; Arena_segment1_G           ; Arena_startDivision ; 9.313  ; 9.313  ; Rise       ; Arena_startDivision ;
; Arena_segment2_A           ; Arena_startDivision ; 11.102 ; 11.102 ; Rise       ; Arena_startDivision ;
; Arena_segment2_B           ; Arena_startDivision ; 11.129 ; 11.129 ; Rise       ; Arena_startDivision ;
; Arena_segment2_C           ; Arena_startDivision ; 10.954 ; 10.954 ; Rise       ; Arena_startDivision ;
; Arena_segment2_D           ; Arena_startDivision ; 11.407 ; 11.407 ; Rise       ; Arena_startDivision ;
; Arena_segment2_E           ; Arena_startDivision ; 11.812 ; 11.812 ; Rise       ; Arena_startDivision ;
; Arena_segment2_F           ; Arena_startDivision ; 11.487 ; 11.487 ; Rise       ; Arena_startDivision ;
; Arena_segment2_G           ; Arena_startDivision ; 10.660 ; 10.660 ; Rise       ; Arena_startDivision ;
; Arena_segment3_A           ; Arena_startDivision ; 10.827 ; 10.827 ; Rise       ; Arena_startDivision ;
; Arena_segment3_B           ; Arena_startDivision ; 11.170 ; 11.170 ; Rise       ; Arena_startDivision ;
; Arena_segment3_C           ; Arena_startDivision ; 11.857 ; 11.857 ; Rise       ; Arena_startDivision ;
; Arena_segment3_D           ; Arena_startDivision ; 11.629 ; 11.629 ; Rise       ; Arena_startDivision ;
; Arena_segment3_E           ; Arena_startDivision ; 10.850 ; 10.850 ; Rise       ; Arena_startDivision ;
; Arena_segment3_F           ; Arena_startDivision ; 10.972 ; 10.972 ; Rise       ; Arena_startDivision ;
; Arena_segment3_G           ; Arena_startDivision ; 11.177 ; 11.177 ; Rise       ; Arena_startDivision ;
; Arena_segment4_A           ; Arena_startDivision ; 10.678 ; 10.678 ; Rise       ; Arena_startDivision ;
; Arena_segment4_B           ; Arena_startDivision ; 11.234 ; 11.234 ; Rise       ; Arena_startDivision ;
; Arena_segment4_C           ; Arena_startDivision ; 10.742 ; 10.742 ; Rise       ; Arena_startDivision ;
; Arena_segment4_D           ; Arena_startDivision ; 11.183 ; 11.183 ; Rise       ; Arena_startDivision ;
; Arena_segment4_E           ; Arena_startDivision ; 10.627 ; 10.627 ; Rise       ; Arena_startDivision ;
; Arena_segment4_F           ; Arena_startDivision ; 11.152 ; 11.152 ; Rise       ; Arena_startDivision ;
; Arena_segment4_G           ; Arena_startDivision ; 11.178 ; 11.178 ; Rise       ; Arena_startDivision ;
; Arena_segment5_A           ; Arena_startDivision ; 11.396 ; 11.396 ; Rise       ; Arena_startDivision ;
; Arena_segment5_B           ; Arena_startDivision ; 11.437 ; 11.437 ; Rise       ; Arena_startDivision ;
; Arena_segment5_C           ; Arena_startDivision ; 11.940 ; 11.940 ; Rise       ; Arena_startDivision ;
; Arena_segment5_D           ; Arena_startDivision ; 10.586 ; 10.586 ; Rise       ; Arena_startDivision ;
; Arena_segment5_E           ; Arena_startDivision ; 10.466 ; 10.466 ; Rise       ; Arena_startDivision ;
; Arena_segment5_F           ; Arena_startDivision ; 11.087 ; 11.087 ; Rise       ; Arena_startDivision ;
; Arena_segment5_G           ; Arena_startDivision ; 12.002 ; 12.002 ; Rise       ; Arena_startDivision ;
; Arena_segment6_A           ; Arena_startDivision ; 11.629 ; 11.629 ; Rise       ; Arena_startDivision ;
; Arena_segment6_B           ; Arena_startDivision ; 10.595 ; 10.595 ; Rise       ; Arena_startDivision ;
; Arena_segment6_C           ; Arena_startDivision ; 11.221 ; 11.221 ; Rise       ; Arena_startDivision ;
; Arena_segment6_D           ; Arena_startDivision ; 10.787 ; 10.787 ; Rise       ; Arena_startDivision ;
; Arena_segment6_E           ; Arena_startDivision ; 10.802 ; 10.802 ; Rise       ; Arena_startDivision ;
; Arena_segment6_F           ; Arena_startDivision ; 11.292 ; 11.292 ; Rise       ; Arena_startDivision ;
; Arena_segment6_G           ; Arena_startDivision ; 11.689 ; 11.689 ; Rise       ; Arena_startDivision ;
; Arena_segment7_A           ; Arena_startDivision ; 11.144 ; 11.144 ; Rise       ; Arena_startDivision ;
; Arena_segment7_B           ; Arena_startDivision ; 10.702 ; 10.702 ; Rise       ; Arena_startDivision ;
; Arena_segment7_C           ; Arena_startDivision ; 11.318 ; 11.318 ; Rise       ; Arena_startDivision ;
; Arena_segment7_D           ; Arena_startDivision ; 10.788 ; 10.788 ; Rise       ; Arena_startDivision ;
; Arena_segment7_E           ; Arena_startDivision ; 10.722 ; 10.722 ; Rise       ; Arena_startDivision ;
; Arena_segment7_F           ; Arena_startDivision ; 10.990 ; 10.990 ; Rise       ; Arena_startDivision ;
; Arena_segment7_G           ; Arena_startDivision ; 10.936 ; 10.936 ; Rise       ; Arena_startDivision ;
; Arena_segment8_A           ; Arena_startDivision ; 10.974 ; 10.974 ; Rise       ; Arena_startDivision ;
; Arena_segment8_B           ; Arena_startDivision ; 10.701 ; 10.701 ; Rise       ; Arena_startDivision ;
; Arena_segment8_C           ; Arena_startDivision ; 10.947 ; 10.947 ; Rise       ; Arena_startDivision ;
; Arena_segment8_D           ; Arena_startDivision ; 10.267 ; 10.267 ; Rise       ; Arena_startDivision ;
; Arena_segment8_E           ; Arena_startDivision ; 10.920 ; 10.920 ; Rise       ; Arena_startDivision ;
; Arena_segment8_F           ; Arena_startDivision ; 10.330 ; 10.330 ; Rise       ; Arena_startDivision ;
; Arena_segment8_G           ; Arena_startDivision ; 11.295 ; 11.295 ; Rise       ; Arena_startDivision ;
+----------------------------+---------------------+--------+--------+------------+---------------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; Arena_startDivision ; 1.063 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Fast Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Arena_startDivision ; -0.309 ; -15.563       ;
+---------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Arena_startDivision ; -1.380 ; -65.380       ;
; Arena_button[2]     ; -1.380 ; -1.380        ;
; Arena_button[0]     ; -1.222 ; -1.222        ;
; Arena_button[1]     ; -1.222 ; -1.222        ;
; Arena_button[3]     ; -1.222 ; -1.222        ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_startDivision'                                                                                                                        ;
+-------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node   ; Launch Clock    ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+
; 1.063 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[31] ; inst6[31] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.073      ; 0.042      ;
; 1.065 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[18] ; inst6[18] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.075      ; 0.042      ;
; 1.067 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[14]  ; inst7[14] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.077      ; 0.042      ;
; 1.067 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[0]   ; inst7[0]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.077      ; 0.042      ;
; 1.072 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[1]   ; inst7[1]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.082      ; 0.042      ;
; 1.073 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[11]  ; inst7[11] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.083      ; 0.042      ;
; 1.074 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[9]   ; inst7[9]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.084      ; 0.042      ;
; 1.082 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[6]   ; inst7[6]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.092      ; 0.042      ;
; 1.083 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[3]   ; inst7[3]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.093      ; 0.042      ;
; 1.084 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[13]  ; inst7[13] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.094      ; 0.042      ;
; 1.084 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[5]   ; inst7[5]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.094      ; 0.042      ;
; 1.084 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[4]   ; inst7[4]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.094      ; 0.042      ;
; 1.086 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[16]  ; inst7[16] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.096      ; 0.042      ;
; 1.090 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[30]  ; inst7[30] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.100      ; 0.042      ;
; 1.090 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[24]  ; inst7[24] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.100      ; 0.042      ;
; 1.095 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[26] ; inst6[26] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.105      ; 0.042      ;
; 1.100 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[26]  ; inst7[26] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.110      ; 0.042      ;
; 1.102 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[13] ; inst6[13] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.112      ; 0.042      ;
; 1.104 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[23]  ; inst7[23] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.114      ; 0.042      ;
; 1.105 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[19] ; inst6[19] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.115      ; 0.042      ;
; 1.106 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[28] ; inst6[28] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.116      ; 0.042      ;
; 1.107 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[20] ; inst6[20] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.117      ; 0.042      ;
; 1.114 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[29] ; inst6[29] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.124      ; 0.042      ;
; 1.116 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[17] ; inst6[17] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.126      ; 0.042      ;
; 1.117 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[27] ; inst6[27] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.127      ; 0.042      ;
; 1.120 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[8]   ; inst7[8]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.130      ; 0.042      ;
; 1.120 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[2]   ; inst7[2]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.130      ; 0.042      ;
; 1.121 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[15]  ; inst7[15] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.131      ; 0.042      ;
; 1.124 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[10]  ; inst7[10] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.134      ; 0.042      ;
; 1.125 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[23] ; inst6[23] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.135      ; 0.042      ;
; 1.125 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[16] ; inst6[16] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.135      ; 0.042      ;
; 1.126 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[21] ; inst6[21] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.136      ; 0.042      ;
; 1.128 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[18]  ; inst7[18] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.138      ; 0.042      ;
; 1.129 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[31]  ; inst7[31] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.139      ; 0.042      ;
; 1.131 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[7]   ; inst7[7]  ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.141      ; 0.042      ;
; 1.132 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[25] ; inst6[25] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.142      ; 0.042      ;
; 1.133 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[12]  ; inst7[12] ; Arena_button[2] ; Arena_startDivision ; 1.000        ; 0.143      ; 0.042      ;
; 1.134 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[24] ; inst6[24] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.144      ; 0.042      ;
; 1.136 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[30] ; inst6[30] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.146      ; 0.042      ;
; 1.140 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[29]  ; inst7[29] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.150      ; 0.042      ;
; 1.142 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[22] ; inst6[22] ; Arena_button[1] ; Arena_startDivision ; 1.000        ; 0.152      ; 0.042      ;
; 1.144 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[28]  ; inst7[28] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.154      ; 0.042      ;
; 1.144 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[12] ; inst6[12] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.154      ; 0.042      ;
; 1.144 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[11] ; inst6[11] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.154      ; 0.042      ;
; 1.146 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[10] ; inst6[10] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.156      ; 0.042      ;
; 1.146 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[4]  ; inst6[4]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.156      ; 0.042      ;
; 1.147 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[27]  ; inst7[27] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.157      ; 0.042      ;
; 1.147 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[17]  ; inst7[17] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.157      ; 0.042      ;
; 1.147 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[8]  ; inst6[8]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.157      ; 0.042      ;
; 1.149 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[25]  ; inst7[25] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.159      ; 0.042      ;
; 1.149 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[20]  ; inst7[20] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.159      ; 0.042      ;
; 1.149 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[19]  ; inst7[19] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.159      ; 0.042      ;
; 1.151 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[21]  ; inst7[21] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.161      ; 0.042      ;
; 1.151 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[9]  ; inst6[9]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.161      ; 0.042      ;
; 1.155 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[2]  ; inst6[2]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.165      ; 0.042      ;
; 1.156 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[22]  ; inst7[22] ; Arena_button[3] ; Arena_startDivision ; 1.000        ; 0.166      ; 0.042      ;
; 1.161 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[7]  ; inst6[7]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.171      ; 0.042      ;
; 1.161 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[6]  ; inst6[6]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.171      ; 0.042      ;
; 1.161 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[1]  ; inst6[1]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.171      ; 0.042      ;
; 1.164 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[14] ; inst6[14] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.174      ; 0.042      ;
; 1.168 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[5]  ; inst6[5]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.178      ; 0.042      ;
; 1.171 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[3]  ; inst6[3]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.181      ; 0.042      ;
; 1.187 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[0]  ; inst6[0]  ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.197      ; 0.042      ;
; 1.189 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[15] ; inst6[15] ; Arena_button[0] ; Arena_startDivision ; 1.000        ; 0.199      ; 0.042      ;
+-------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_startDivision'                                                                                                                          ;
+--------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node   ; Launch Clock    ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+
; -0.309 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[15] ; inst6[15] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.199      ; 0.042      ;
; -0.307 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[0]  ; inst6[0]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.197      ; 0.042      ;
; -0.291 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[3]  ; inst6[3]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.181      ; 0.042      ;
; -0.288 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[5]  ; inst6[5]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.178      ; 0.042      ;
; -0.284 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[14] ; inst6[14] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.174      ; 0.042      ;
; -0.281 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[7]  ; inst6[7]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.171      ; 0.042      ;
; -0.281 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[6]  ; inst6[6]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.171      ; 0.042      ;
; -0.281 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[1]  ; inst6[1]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.171      ; 0.042      ;
; -0.276 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[22]  ; inst7[22] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.166      ; 0.042      ;
; -0.275 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[2]  ; inst6[2]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.165      ; 0.042      ;
; -0.271 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[21]  ; inst7[21] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.161      ; 0.042      ;
; -0.271 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[9]  ; inst6[9]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.161      ; 0.042      ;
; -0.269 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[25]  ; inst7[25] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.159      ; 0.042      ;
; -0.269 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[20]  ; inst7[20] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.159      ; 0.042      ;
; -0.269 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[19]  ; inst7[19] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.159      ; 0.042      ;
; -0.267 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[27]  ; inst7[27] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.157      ; 0.042      ;
; -0.267 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[17]  ; inst7[17] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.157      ; 0.042      ;
; -0.267 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[8]  ; inst6[8]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.157      ; 0.042      ;
; -0.266 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[10] ; inst6[10] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.156      ; 0.042      ;
; -0.266 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[4]  ; inst6[4]  ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.156      ; 0.042      ;
; -0.264 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[28]  ; inst7[28] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.154      ; 0.042      ;
; -0.264 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[12] ; inst6[12] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.154      ; 0.042      ;
; -0.264 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[11] ; inst6[11] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.154      ; 0.042      ;
; -0.262 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[22] ; inst6[22] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.152      ; 0.042      ;
; -0.260 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[29]  ; inst7[29] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.150      ; 0.042      ;
; -0.256 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[30] ; inst6[30] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.146      ; 0.042      ;
; -0.254 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[24] ; inst6[24] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.144      ; 0.042      ;
; -0.253 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[12]  ; inst7[12] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.143      ; 0.042      ;
; -0.252 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[25] ; inst6[25] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.142      ; 0.042      ;
; -0.251 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[7]   ; inst7[7]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.141      ; 0.042      ;
; -0.249 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[31]  ; inst7[31] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.139      ; 0.042      ;
; -0.248 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[18]  ; inst7[18] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.138      ; 0.042      ;
; -0.246 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[21] ; inst6[21] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.136      ; 0.042      ;
; -0.245 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[23] ; inst6[23] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.135      ; 0.042      ;
; -0.245 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[16] ; inst6[16] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.135      ; 0.042      ;
; -0.244 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[10]  ; inst7[10] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.134      ; 0.042      ;
; -0.241 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[15]  ; inst7[15] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.131      ; 0.042      ;
; -0.240 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[8]   ; inst7[8]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.130      ; 0.042      ;
; -0.240 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[2]   ; inst7[2]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.130      ; 0.042      ;
; -0.237 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[27] ; inst6[27] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.127      ; 0.042      ;
; -0.236 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[17] ; inst6[17] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.126      ; 0.042      ;
; -0.234 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[29] ; inst6[29] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.124      ; 0.042      ;
; -0.227 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[20] ; inst6[20] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.117      ; 0.042      ;
; -0.226 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[28] ; inst6[28] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.116      ; 0.042      ;
; -0.225 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[19] ; inst6[19] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.115      ; 0.042      ;
; -0.224 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[23]  ; inst7[23] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.114      ; 0.042      ;
; -0.222 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[13] ; inst6[13] ; Arena_button[0] ; Arena_startDivision ; 0.000        ; 0.112      ; 0.042      ;
; -0.220 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[26]  ; inst7[26] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.110      ; 0.042      ;
; -0.215 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[26] ; inst6[26] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.105      ; 0.042      ;
; -0.210 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[30]  ; inst7[30] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.100      ; 0.042      ;
; -0.210 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[24]  ; inst7[24] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.100      ; 0.042      ;
; -0.206 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[16]  ; inst7[16] ; Arena_button[3] ; Arena_startDivision ; 0.000        ; 0.096      ; 0.042      ;
; -0.204 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[13]  ; inst7[13] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.094      ; 0.042      ;
; -0.204 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[5]   ; inst7[5]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.094      ; 0.042      ;
; -0.204 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[4]   ; inst7[4]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.094      ; 0.042      ;
; -0.203 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[3]   ; inst7[3]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.093      ; 0.042      ;
; -0.202 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[6]   ; inst7[6]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.092      ; 0.042      ;
; -0.194 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[9]   ; inst7[9]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.084      ; 0.042      ;
; -0.193 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[11]  ; inst7[11] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.083      ; 0.042      ;
; -0.192 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[1]   ; inst7[1]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.082      ; 0.042      ;
; -0.187 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[14]  ; inst7[14] ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.077      ; 0.042      ;
; -0.187 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[0]   ; inst7[0]  ; Arena_button[2] ; Arena_startDivision ; 0.000        ; 0.077      ; 0.042      ;
; -0.185 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[18] ; inst6[18] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.075      ; 0.042      ;
; -0.183 ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[31] ; inst6[31] ; Arena_button[1] ; Arena_startDivision ; 0.000        ; 0.073      ; 0.042      ;
+--------+-----------------------------------------------------------+-----------+-----------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_startDivision'                                                              ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_startDivision ; Rise       ; Arena_startDivision ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[25]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[25]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[26]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[26]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[27]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[27]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[28]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[28]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[29]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[29]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[30]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[30]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[31]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[31]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst6[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst6[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[20]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[20]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[21]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[21]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[22]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[22]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[23]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[23]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[24]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_startDivision ; Rise       ; inst7[24]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_startDivision ; Rise       ; inst7[25]           ;
+--------+--------------+----------------+------------------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[2]'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[2] ; Rise       ; Arena_button[2]                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; Arena_button[2]~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[0]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[0]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[10]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[10]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[11]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[11]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[12]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[12]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[13]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[13]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[14]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[14]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[15]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[15]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[1]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[1]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[2]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[2]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[3]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[3]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[4]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[4]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[5]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[5]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[6]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[6]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[7]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[7]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[8]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[8]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[9]|datac                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[2] ; Rise       ; inst2|Arena_32bitOutput_One[9]|datac                     ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[0]'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[0]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[0]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[10]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[10]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[11]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[11]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[12]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[12]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[13]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[13]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[14]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[14]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[15]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[15]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[1]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[1]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[2]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[2]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[3]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[3]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[4]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[4]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[5]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[5]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[6]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[6]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[7]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[7]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[8]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[8]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[9]|datad                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput_Zero[9]|datad                     ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[1]'                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_Zero[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[16]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[16]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[17]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[17]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[18]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[18]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[19]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[19]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[20]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[20]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[21]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[21]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[22]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[22]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[23]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[23]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[24]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[24]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[25]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[25]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[26]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[26]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[27]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[27]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[28]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[28]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[29]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[29]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[30]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[30]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[31]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput_Zero[31]|datac                    ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[3]'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[3] ; Rise       ; Arena_button[3]                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_32bitInput_Divider:inst2|Arena_32bitOutput_One[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]|combout                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clk_delay_ctrl|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clk_delay_ctrl|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clk_delay_ctrl|clkout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clk_delay_ctrl|clkout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|inclk[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; Arena_button[3]~clkctrl|outclk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[16]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[16]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[17]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[17]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[18]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[18]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[19]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[19]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[20]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[20]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[21]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[21]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[22]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[22]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[23]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[23]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[24]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[24]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[25]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[25]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[26]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[26]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[27]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[27]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[28]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[28]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[29]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[29]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[30]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[30]|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[31]|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[3] ; Rise       ; inst2|Arena_32bitOutput_One[31]|datad                    ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 3.238  ; 3.238  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 0.295  ; 0.295  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 0.543  ; 0.543  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 0.513  ; 0.513  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 0.180  ; 0.180  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 0.116  ; 0.116  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 0.396  ; 0.396  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 0.061  ; 0.061  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 0.545  ; 0.545  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 0.832  ; 0.832  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 0.667  ; 0.667  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.510  ; 0.510  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.382  ; 0.382  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.439  ; 0.439  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 2.751  ; 2.751  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 2.802  ; 2.802  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 3.238  ; 3.238  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 3.543  ; 3.543  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 0.233  ; 0.233  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 0.675  ; 0.675  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 0.304  ; 0.304  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 0.069  ; 0.069  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 0.061  ; 0.061  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 0.245  ; 0.245  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 0.442  ; 0.442  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 0.544  ; 0.544  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 0.561  ; 0.561  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 0.408  ; 0.408  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -0.036 ; -0.036 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.461  ; 0.461  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.402  ; 0.402  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 2.898  ; 2.898  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 3.137  ; 3.137  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 3.543  ; 3.543  ; Rise       ; Arena_button[1] ;
; Arena_octalBits[*]   ; Arena_button[2] ; 3.487  ; 3.487  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[0]  ; Arena_button[2] ; 0.316  ; 0.316  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[1]  ; Arena_button[2] ; 0.527  ; 0.527  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[2]  ; Arena_button[2] ; 0.319  ; 0.319  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[3]  ; Arena_button[2] ; 0.048  ; 0.048  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[4]  ; Arena_button[2] ; 0.060  ; 0.060  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[5]  ; Arena_button[2] ; 0.190  ; 0.190  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[6]  ; Arena_button[2] ; -0.024 ; -0.024 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[7]  ; Arena_button[2] ; 0.627  ; 0.627  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[8]  ; Arena_button[2] ; 0.552  ; 0.552  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[9]  ; Arena_button[2] ; 0.346  ; 0.346  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[10] ; Arena_button[2] ; -0.006 ; -0.006 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[11] ; Arena_button[2] ; 0.345  ; 0.345  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[12] ; Arena_button[2] ; 0.301  ; 0.301  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[13] ; Arena_button[2] ; 2.792  ; 2.792  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[14] ; Arena_button[2] ; 3.289  ; 3.289  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[15] ; Arena_button[2] ; 3.487  ; 3.487  ; Rise       ; Arena_button[2] ;
; Arena_octalBits[*]   ; Arena_button[3] ; 3.495  ; 3.495  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[0]  ; Arena_button[3] ; 0.164  ; 0.164  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[1]  ; Arena_button[3] ; 0.701  ; 0.701  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[2]  ; Arena_button[3] ; 0.260  ; 0.260  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[3]  ; Arena_button[3] ; 0.106  ; 0.106  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[4]  ; Arena_button[3] ; 0.110  ; 0.110  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[5]  ; Arena_button[3] ; 0.255  ; 0.255  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[6]  ; Arena_button[3] ; 0.057  ; 0.057  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[7]  ; Arena_button[3] ; 0.597  ; 0.597  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[8]  ; Arena_button[3] ; 0.513  ; 0.513  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[9]  ; Arena_button[3] ; 0.669  ; 0.669  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[10] ; Arena_button[3] ; -0.040 ; -0.040 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[11] ; Arena_button[3] ; 0.421  ; 0.421  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[12] ; Arena_button[3] ; 0.226  ; 0.226  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[13] ; Arena_button[3] ; 2.853  ; 2.853  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[14] ; Arena_button[3] ; 3.102  ; 3.102  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[15] ; Arena_button[3] ; 3.495  ; 3.495  ; Rise       ; Arena_button[3] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.281  ; 0.281  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.021 ; -0.021 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.269 ; -0.269 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -0.237 ; -0.237 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 0.092  ; 0.092  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 0.226  ; 0.226  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -0.124 ; -0.124 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 0.281  ; 0.281  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -0.271 ; -0.271 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -0.555 ; -0.555 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -0.395 ; -0.395 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -0.233 ; -0.233 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -0.098 ; -0.098 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -0.093 ; -0.093 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -2.482 ; -2.482 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -2.461 ; -2.461 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -2.877 ; -2.877 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.310  ; 0.310  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 0.041  ; 0.041  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.333 ; -0.333 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 0.086  ; 0.086  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 0.203  ; 0.203  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 0.286  ; 0.286  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 0.110  ; 0.110  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.168 ; -0.168 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -0.195 ; -0.195 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -0.217 ; -0.217 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -0.132 ; -0.132 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.310  ; 0.310  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -0.116 ; -0.116 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -0.125 ; -0.125 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -2.552 ; -2.552 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -2.775 ; -2.775 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -3.151 ; -3.151 ; Rise       ; Arena_button[1] ;
; Arena_octalBits[*]   ; Arena_button[2] ; 0.350  ; 0.350  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[0]  ; Arena_button[2] ; 0.073  ; 0.073  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[1]  ; Arena_button[2] ; -0.255 ; -0.255 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[2]  ; Arena_button[2] ; 0.025  ; 0.025  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[3]  ; Arena_button[2] ; 0.224  ; 0.224  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[4]  ; Arena_button[2] ; 0.207  ; 0.207  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[5]  ; Arena_button[2] ; 0.077  ; 0.077  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[6]  ; Arena_button[2] ; 0.291  ; 0.291  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[7]  ; Arena_button[2] ; -0.270 ; -0.270 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[8]  ; Arena_button[2] ; -0.273 ; -0.273 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[9]  ; Arena_button[2] ; -0.079 ; -0.079 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[10] ; Arena_button[2] ; 0.350  ; 0.350  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[11] ; Arena_button[2] ; -0.073 ; -0.073 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[12] ; Arena_button[2] ; 0.056  ; 0.056  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[13] ; Arena_button[2] ; -2.523 ; -2.523 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[14] ; Arena_button[2] ; -2.902 ; -2.902 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[15] ; Arena_button[2] ; -3.213 ; -3.213 ; Rise       ; Arena_button[2] ;
; Arena_octalBits[*]   ; Arena_button[3] ; 0.311  ; 0.311  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[0]  ; Arena_button[3] ; 0.106  ; 0.106  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[1]  ; Arena_button[3] ; -0.330 ; -0.330 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[2]  ; Arena_button[3] ; 0.016  ; 0.016  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[3]  ; Arena_button[3] ; 0.235  ; 0.235  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[4]  ; Arena_button[3] ; 0.244  ; 0.244  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[5]  ; Arena_button[3] ; 0.017  ; 0.017  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[6]  ; Arena_button[3] ; 0.217  ; 0.217  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[7]  ; Arena_button[3] ; -0.245 ; -0.245 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[8]  ; Arena_button[3] ; -0.244 ; -0.244 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[9]  ; Arena_button[3] ; -0.393 ; -0.393 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[10] ; Arena_button[3] ; 0.311  ; 0.311  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[11] ; Arena_button[3] ; -0.149 ; -0.149 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[12] ; Arena_button[3] ; 0.046  ; 0.046  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[13] ; Arena_button[3] ; -2.580 ; -2.580 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[14] ; Arena_button[3] ; -2.702 ; -2.702 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[15] ; Arena_button[3] ; -3.218 ; -3.218 ; Rise       ; Arena_button[3] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------------------+---------------------+---------+---------+------------+---------------------+
; Data Port                  ; Clock Port          ; Rise    ; Fall    ; Clock Edge ; Clock Reference     ;
+----------------------------+---------------------+---------+---------+------------+---------------------+
; Arena_Quotient_32bit[*]    ; Arena_startDivision ; 323.012 ; 323.012 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[0]   ; Arena_startDivision ; 323.012 ; 323.012 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[1]   ; Arena_startDivision ; 311.702 ; 311.702 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[2]   ; Arena_startDivision ; 301.469 ; 301.469 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[3]   ; Arena_startDivision ; 289.874 ; 289.874 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[4]   ; Arena_startDivision ; 279.808 ; 279.808 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[5]   ; Arena_startDivision ; 268.312 ; 268.312 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[6]   ; Arena_startDivision ; 258.255 ; 258.255 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[7]   ; Arena_startDivision ; 246.100 ; 246.100 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[8]   ; Arena_startDivision ; 235.915 ; 235.915 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[9]   ; Arena_startDivision ; 225.993 ; 225.993 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[10]  ; Arena_startDivision ; 212.856 ; 212.856 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[11]  ; Arena_startDivision ; 212.290 ; 212.290 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[12]  ; Arena_startDivision ; 200.473 ; 200.473 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[13]  ; Arena_startDivision ; 190.293 ; 190.293 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[14]  ; Arena_startDivision ; 179.238 ; 179.238 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[15]  ; Arena_startDivision ; 167.420 ; 167.420 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[16]  ; Arena_startDivision ; 156.469 ; 156.469 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[17]  ; Arena_startDivision ; 146.269 ; 146.269 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[18]  ; Arena_startDivision ; 136.251 ; 136.251 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[19]  ; Arena_startDivision ; 124.567 ; 124.567 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[20]  ; Arena_startDivision ; 115.049 ; 115.049 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[21]  ; Arena_startDivision ; 104.479 ; 104.479 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[22]  ; Arena_startDivision ; 93.103  ; 93.103  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[23]  ; Arena_startDivision ; 83.786  ; 83.786  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[24]  ; Arena_startDivision ; 73.650  ; 73.650  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[25]  ; Arena_startDivision ; 63.463  ; 63.463  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[26]  ; Arena_startDivision ; 53.880  ; 53.880  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[27]  ; Arena_startDivision ; 43.535  ; 43.535  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[28]  ; Arena_startDivision ; 33.790  ; 33.790  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[29]  ; Arena_startDivision ; 22.971  ; 22.971  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[30]  ; Arena_startDivision ; 14.358  ; 14.358  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[31]  ; Arena_startDivision ; 7.667   ; 7.667   ; Rise       ; Arena_startDivision ;
; Arena_Remainder_32bit[*]   ; Arena_startDivision ; 323.777 ; 323.777 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[0]  ; Arena_startDivision ; 323.521 ; 323.521 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[1]  ; Arena_startDivision ; 323.777 ; 323.777 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[2]  ; Arena_startDivision ; 323.492 ; 323.492 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[3]  ; Arena_startDivision ; 323.201 ; 323.201 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[4]  ; Arena_startDivision ; 323.412 ; 323.412 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[5]  ; Arena_startDivision ; 323.235 ; 323.235 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[6]  ; Arena_startDivision ; 323.082 ; 323.082 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[7]  ; Arena_startDivision ; 322.896 ; 322.896 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[8]  ; Arena_startDivision ; 323.239 ; 323.239 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[9]  ; Arena_startDivision ; 323.315 ; 323.315 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[10] ; Arena_startDivision ; 323.448 ; 323.448 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[11] ; Arena_startDivision ; 323.367 ; 323.367 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[12] ; Arena_startDivision ; 323.200 ; 323.200 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[13] ; Arena_startDivision ; 323.438 ; 323.438 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[14] ; Arena_startDivision ; 323.482 ; 323.482 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[15] ; Arena_startDivision ; 323.467 ; 323.467 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[16] ; Arena_startDivision ; 323.356 ; 323.356 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[17] ; Arena_startDivision ; 323.441 ; 323.441 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[18] ; Arena_startDivision ; 323.070 ; 323.070 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[19] ; Arena_startDivision ; 323.234 ; 323.234 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[20] ; Arena_startDivision ; 323.338 ; 323.338 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[21] ; Arena_startDivision ; 322.789 ; 322.789 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[22] ; Arena_startDivision ; 322.531 ; 322.531 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[23] ; Arena_startDivision ; 322.711 ; 322.711 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[24] ; Arena_startDivision ; 322.772 ; 322.772 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[25] ; Arena_startDivision ; 322.595 ; 322.595 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[26] ; Arena_startDivision ; 323.219 ; 323.219 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[27] ; Arena_startDivision ; 322.612 ; 322.612 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[28] ; Arena_startDivision ; 322.631 ; 322.631 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[29] ; Arena_startDivision ; 322.270 ; 322.270 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[30] ; Arena_startDivision ; 322.467 ; 322.467 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[31] ; Arena_startDivision ; 321.981 ; 321.981 ; Rise       ; Arena_startDivision ;
; Arena_segment1_A           ; Arena_startDivision ; 322.278 ; 322.278 ; Rise       ; Arena_startDivision ;
; Arena_segment1_B           ; Arena_startDivision ; 322.255 ; 322.255 ; Rise       ; Arena_startDivision ;
; Arena_segment1_C           ; Arena_startDivision ; 322.240 ; 322.240 ; Rise       ; Arena_startDivision ;
; Arena_segment1_D           ; Arena_startDivision ; 322.163 ; 322.163 ; Rise       ; Arena_startDivision ;
; Arena_segment1_E           ; Arena_startDivision ; 322.277 ; 322.277 ; Rise       ; Arena_startDivision ;
; Arena_segment1_F           ; Arena_startDivision ; 322.152 ; 322.152 ; Rise       ; Arena_startDivision ;
; Arena_segment1_G           ; Arena_startDivision ; 322.144 ; 322.144 ; Rise       ; Arena_startDivision ;
; Arena_segment2_A           ; Arena_startDivision ; 280.984 ; 280.984 ; Rise       ; Arena_startDivision ;
; Arena_segment2_B           ; Arena_startDivision ; 281.005 ; 281.005 ; Rise       ; Arena_startDivision ;
; Arena_segment2_C           ; Arena_startDivision ; 280.866 ; 280.866 ; Rise       ; Arena_startDivision ;
; Arena_segment2_D           ; Arena_startDivision ; 281.063 ; 281.063 ; Rise       ; Arena_startDivision ;
; Arena_segment2_E           ; Arena_startDivision ; 281.212 ; 281.212 ; Rise       ; Arena_startDivision ;
; Arena_segment2_F           ; Arena_startDivision ; 281.052 ; 281.052 ; Rise       ; Arena_startDivision ;
; Arena_segment2_G           ; Arena_startDivision ; 280.746 ; 280.746 ; Rise       ; Arena_startDivision ;
; Arena_segment3_A           ; Arena_startDivision ; 236.636 ; 236.636 ; Rise       ; Arena_startDivision ;
; Arena_segment3_B           ; Arena_startDivision ; 236.013 ; 236.013 ; Rise       ; Arena_startDivision ;
; Arena_segment3_C           ; Arena_startDivision ; 236.512 ; 236.512 ; Rise       ; Arena_startDivision ;
; Arena_segment3_D           ; Arena_startDivision ; 236.418 ; 236.418 ; Rise       ; Arena_startDivision ;
; Arena_segment3_E           ; Arena_startDivision ; 235.795 ; 235.795 ; Rise       ; Arena_startDivision ;
; Arena_segment3_F           ; Arena_startDivision ; 236.129 ; 236.129 ; Rise       ; Arena_startDivision ;
; Arena_segment3_G           ; Arena_startDivision ; 236.208 ; 236.208 ; Rise       ; Arena_startDivision ;
; Arena_segment4_A           ; Arena_startDivision ; 201.149 ; 201.149 ; Rise       ; Arena_startDivision ;
; Arena_segment4_B           ; Arena_startDivision ; 201.411 ; 201.411 ; Rise       ; Arena_startDivision ;
; Arena_segment4_C           ; Arena_startDivision ; 201.203 ; 201.203 ; Rise       ; Arena_startDivision ;
; Arena_segment4_D           ; Arena_startDivision ; 201.355 ; 201.355 ; Rise       ; Arena_startDivision ;
; Arena_segment4_E           ; Arena_startDivision ; 201.165 ; 201.165 ; Rise       ; Arena_startDivision ;
; Arena_segment4_F           ; Arena_startDivision ; 201.335 ; 201.335 ; Rise       ; Arena_startDivision ;
; Arena_segment4_G           ; Arena_startDivision ; 201.351 ; 201.351 ; Rise       ; Arena_startDivision ;
; Arena_segment5_A           ; Arena_startDivision ; 157.383 ; 157.383 ; Rise       ; Arena_startDivision ;
; Arena_segment5_B           ; Arena_startDivision ; 157.386 ; 157.386 ; Rise       ; Arena_startDivision ;
; Arena_segment5_C           ; Arena_startDivision ; 157.706 ; 157.706 ; Rise       ; Arena_startDivision ;
; Arena_segment5_D           ; Arena_startDivision ; 156.977 ; 156.977 ; Rise       ; Arena_startDivision ;
; Arena_segment5_E           ; Arena_startDivision ; 156.939 ; 156.939 ; Rise       ; Arena_startDivision ;
; Arena_segment5_F           ; Arena_startDivision ; 157.199 ; 157.199 ; Rise       ; Arena_startDivision ;
; Arena_segment5_G           ; Arena_startDivision ; 157.754 ; 157.754 ; Rise       ; Arena_startDivision ;
; Arena_segment6_A           ; Arena_startDivision ; 115.999 ; 115.999 ; Rise       ; Arena_startDivision ;
; Arena_segment6_B           ; Arena_startDivision ; 115.380 ; 115.380 ; Rise       ; Arena_startDivision ;
; Arena_segment6_C           ; Arena_startDivision ; 115.642 ; 115.642 ; Rise       ; Arena_startDivision ;
; Arena_segment6_D           ; Arena_startDivision ; 115.495 ; 115.495 ; Rise       ; Arena_startDivision ;
; Arena_segment6_E           ; Arena_startDivision ; 115.467 ; 115.467 ; Rise       ; Arena_startDivision ;
; Arena_segment6_F           ; Arena_startDivision ; 115.662 ; 115.662 ; Rise       ; Arena_startDivision ;
; Arena_segment6_G           ; Arena_startDivision ; 115.988 ; 115.988 ; Rise       ; Arena_startDivision ;
; Arena_segment7_A           ; Arena_startDivision ; 74.535  ; 74.535  ; Rise       ; Arena_startDivision ;
; Arena_segment7_B           ; Arena_startDivision ; 74.353  ; 74.353  ; Rise       ; Arena_startDivision ;
; Arena_segment7_C           ; Arena_startDivision ; 74.607  ; 74.607  ; Rise       ; Arena_startDivision ;
; Arena_segment7_D           ; Arena_startDivision ; 74.342  ; 74.342  ; Rise       ; Arena_startDivision ;
; Arena_segment7_E           ; Arena_startDivision ; 74.329  ; 74.329  ; Rise       ; Arena_startDivision ;
; Arena_segment7_F           ; Arena_startDivision ; 74.755  ; 74.755  ; Rise       ; Arena_startDivision ;
; Arena_segment7_G           ; Arena_startDivision ; 74.429  ; 74.429  ; Rise       ; Arena_startDivision ;
; Arena_segment8_A           ; Arena_startDivision ; 34.648  ; 34.648  ; Rise       ; Arena_startDivision ;
; Arena_segment8_B           ; Arena_startDivision ; 34.533  ; 34.533  ; Rise       ; Arena_startDivision ;
; Arena_segment8_C           ; Arena_startDivision ; 34.612  ; 34.612  ; Rise       ; Arena_startDivision ;
; Arena_segment8_D           ; Arena_startDivision ; 34.337  ; 34.337  ; Rise       ; Arena_startDivision ;
; Arena_segment8_E           ; Arena_startDivision ; 34.592  ; 34.592  ; Rise       ; Arena_startDivision ;
; Arena_segment8_F           ; Arena_startDivision ; 34.371  ; 34.371  ; Rise       ; Arena_startDivision ;
; Arena_segment8_G           ; Arena_startDivision ; 34.917  ; 34.917  ; Rise       ; Arena_startDivision ;
+----------------------------+---------------------+---------+---------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+----------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                  ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+----------------------------+---------------------+-------+-------+------------+---------------------+
; Arena_Quotient_32bit[*]    ; Arena_startDivision ; 4.799 ; 4.799 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[0]   ; Arena_startDivision ; 5.877 ; 5.877 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[1]   ; Arena_startDivision ; 5.554 ; 5.554 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[2]   ; Arena_startDivision ; 5.577 ; 5.577 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[3]   ; Arena_startDivision ; 5.354 ; 5.354 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[4]   ; Arena_startDivision ; 5.359 ; 5.359 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[5]   ; Arena_startDivision ; 5.484 ; 5.484 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[6]   ; Arena_startDivision ; 4.799 ; 4.799 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[7]   ; Arena_startDivision ; 5.406 ; 5.406 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[8]   ; Arena_startDivision ; 5.793 ; 5.793 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[9]   ; Arena_startDivision ; 5.465 ; 5.465 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[10]  ; Arena_startDivision ; 6.621 ; 6.621 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[11]  ; Arena_startDivision ; 6.055 ; 6.055 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[12]  ; Arena_startDivision ; 5.582 ; 5.582 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[13]  ; Arena_startDivision ; 5.299 ; 5.299 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[14]  ; Arena_startDivision ; 5.130 ; 5.130 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[15]  ; Arena_startDivision ; 5.205 ; 5.205 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[16]  ; Arena_startDivision ; 5.024 ; 5.024 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[17]  ; Arena_startDivision ; 5.010 ; 5.010 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[18]  ; Arena_startDivision ; 5.152 ; 5.152 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[19]  ; Arena_startDivision ; 4.932 ; 4.932 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[20]  ; Arena_startDivision ; 5.241 ; 5.241 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[21]  ; Arena_startDivision ; 5.091 ; 5.091 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[22]  ; Arena_startDivision ; 5.062 ; 5.062 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[23]  ; Arena_startDivision ; 5.248 ; 5.248 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[24]  ; Arena_startDivision ; 5.137 ; 5.137 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[25]  ; Arena_startDivision ; 4.973 ; 4.973 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[26]  ; Arena_startDivision ; 4.979 ; 4.979 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[27]  ; Arena_startDivision ; 5.037 ; 5.037 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[28]  ; Arena_startDivision ; 5.053 ; 5.053 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[29]  ; Arena_startDivision ; 5.289 ; 5.289 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[30]  ; Arena_startDivision ; 5.047 ; 5.047 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[31]  ; Arena_startDivision ; 5.345 ; 5.345 ; Rise       ; Arena_startDivision ;
; Arena_Remainder_32bit[*]   ; Arena_startDivision ; 4.288 ; 4.288 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[0]  ; Arena_startDivision ; 4.833 ; 4.833 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[1]  ; Arena_startDivision ; 4.288 ; 4.288 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[2]  ; Arena_startDivision ; 4.671 ; 4.671 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[3]  ; Arena_startDivision ; 5.032 ; 5.032 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[4]  ; Arena_startDivision ; 4.736 ; 4.736 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[5]  ; Arena_startDivision ; 5.309 ; 5.309 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[6]  ; Arena_startDivision ; 4.886 ; 4.886 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[7]  ; Arena_startDivision ; 4.821 ; 4.821 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[8]  ; Arena_startDivision ; 5.085 ; 5.085 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[9]  ; Arena_startDivision ; 5.471 ; 5.471 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[10] ; Arena_startDivision ; 5.582 ; 5.582 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[11] ; Arena_startDivision ; 5.125 ; 5.125 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[12] ; Arena_startDivision ; 5.069 ; 5.069 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[13] ; Arena_startDivision ; 5.256 ; 5.256 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[14] ; Arena_startDivision ; 5.055 ; 5.055 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[15] ; Arena_startDivision ; 4.935 ; 4.935 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[16] ; Arena_startDivision ; 4.946 ; 4.946 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[17] ; Arena_startDivision ; 5.022 ; 5.022 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[18] ; Arena_startDivision ; 4.926 ; 4.926 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[19] ; Arena_startDivision ; 5.233 ; 5.233 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[20] ; Arena_startDivision ; 5.148 ; 5.148 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[21] ; Arena_startDivision ; 4.989 ; 4.989 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[22] ; Arena_startDivision ; 4.919 ; 4.919 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[23] ; Arena_startDivision ; 5.434 ; 5.434 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[24] ; Arena_startDivision ; 5.361 ; 5.361 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[25] ; Arena_startDivision ; 4.790 ; 4.790 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[26] ; Arena_startDivision ; 5.620 ; 5.620 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[27] ; Arena_startDivision ; 4.728 ; 4.728 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[28] ; Arena_startDivision ; 4.842 ; 4.842 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[29] ; Arena_startDivision ; 4.722 ; 4.722 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[30] ; Arena_startDivision ; 5.028 ; 5.028 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[31] ; Arena_startDivision ; 4.841 ; 4.841 ; Rise       ; Arena_startDivision ;
; Arena_segment1_A           ; Arena_startDivision ; 5.143 ; 5.143 ; Rise       ; Arena_startDivision ;
; Arena_segment1_B           ; Arena_startDivision ; 5.120 ; 5.120 ; Rise       ; Arena_startDivision ;
; Arena_segment1_C           ; Arena_startDivision ; 5.105 ; 5.105 ; Rise       ; Arena_startDivision ;
; Arena_segment1_D           ; Arena_startDivision ; 5.028 ; 5.028 ; Rise       ; Arena_startDivision ;
; Arena_segment1_E           ; Arena_startDivision ; 5.142 ; 5.142 ; Rise       ; Arena_startDivision ;
; Arena_segment1_F           ; Arena_startDivision ; 5.017 ; 5.017 ; Rise       ; Arena_startDivision ;
; Arena_segment1_G           ; Arena_startDivision ; 5.009 ; 5.009 ; Rise       ; Arena_startDivision ;
; Arena_segment2_A           ; Arena_startDivision ; 5.870 ; 5.870 ; Rise       ; Arena_startDivision ;
; Arena_segment2_B           ; Arena_startDivision ; 5.898 ; 5.898 ; Rise       ; Arena_startDivision ;
; Arena_segment2_C           ; Arena_startDivision ; 5.754 ; 5.754 ; Rise       ; Arena_startDivision ;
; Arena_segment2_D           ; Arena_startDivision ; 5.956 ; 5.956 ; Rise       ; Arena_startDivision ;
; Arena_segment2_E           ; Arena_startDivision ; 6.103 ; 6.103 ; Rise       ; Arena_startDivision ;
; Arena_segment2_F           ; Arena_startDivision ; 5.945 ; 5.945 ; Rise       ; Arena_startDivision ;
; Arena_segment2_G           ; Arena_startDivision ; 5.639 ; 5.639 ; Rise       ; Arena_startDivision ;
; Arena_segment3_A           ; Arena_startDivision ; 5.746 ; 5.746 ; Rise       ; Arena_startDivision ;
; Arena_segment3_B           ; Arena_startDivision ; 5.803 ; 5.803 ; Rise       ; Arena_startDivision ;
; Arena_segment3_C           ; Arena_startDivision ; 6.139 ; 6.139 ; Rise       ; Arena_startDivision ;
; Arena_segment3_D           ; Arena_startDivision ; 6.042 ; 6.042 ; Rise       ; Arena_startDivision ;
; Arena_segment3_E           ; Arena_startDivision ; 5.673 ; 5.673 ; Rise       ; Arena_startDivision ;
; Arena_segment3_F           ; Arena_startDivision ; 5.754 ; 5.754 ; Rise       ; Arena_startDivision ;
; Arena_segment3_G           ; Arena_startDivision ; 5.836 ; 5.836 ; Rise       ; Arena_startDivision ;
; Arena_segment4_A           ; Arena_startDivision ; 5.581 ; 5.581 ; Rise       ; Arena_startDivision ;
; Arena_segment4_B           ; Arena_startDivision ; 5.828 ; 5.828 ; Rise       ; Arena_startDivision ;
; Arena_segment4_C           ; Arena_startDivision ; 5.625 ; 5.625 ; Rise       ; Arena_startDivision ;
; Arena_segment4_D           ; Arena_startDivision ; 5.790 ; 5.790 ; Rise       ; Arena_startDivision ;
; Arena_segment4_E           ; Arena_startDivision ; 5.593 ; 5.593 ; Rise       ; Arena_startDivision ;
; Arena_segment4_F           ; Arena_startDivision ; 5.757 ; 5.757 ; Rise       ; Arena_startDivision ;
; Arena_segment4_G           ; Arena_startDivision ; 5.782 ; 5.782 ; Rise       ; Arena_startDivision ;
; Arena_segment5_A           ; Arena_startDivision ; 5.938 ; 5.938 ; Rise       ; Arena_startDivision ;
; Arena_segment5_B           ; Arena_startDivision ; 5.941 ; 5.941 ; Rise       ; Arena_startDivision ;
; Arena_segment5_C           ; Arena_startDivision ; 6.261 ; 6.261 ; Rise       ; Arena_startDivision ;
; Arena_segment5_D           ; Arena_startDivision ; 5.532 ; 5.532 ; Rise       ; Arena_startDivision ;
; Arena_segment5_E           ; Arena_startDivision ; 5.494 ; 5.494 ; Rise       ; Arena_startDivision ;
; Arena_segment5_F           ; Arena_startDivision ; 5.754 ; 5.754 ; Rise       ; Arena_startDivision ;
; Arena_segment5_G           ; Arena_startDivision ; 6.309 ; 6.309 ; Rise       ; Arena_startDivision ;
; Arena_segment6_A           ; Arena_startDivision ; 6.191 ; 6.191 ; Rise       ; Arena_startDivision ;
; Arena_segment6_B           ; Arena_startDivision ; 5.572 ; 5.572 ; Rise       ; Arena_startDivision ;
; Arena_segment6_C           ; Arena_startDivision ; 5.834 ; 5.834 ; Rise       ; Arena_startDivision ;
; Arena_segment6_D           ; Arena_startDivision ; 5.687 ; 5.687 ; Rise       ; Arena_startDivision ;
; Arena_segment6_E           ; Arena_startDivision ; 5.659 ; 5.659 ; Rise       ; Arena_startDivision ;
; Arena_segment6_F           ; Arena_startDivision ; 5.854 ; 5.854 ; Rise       ; Arena_startDivision ;
; Arena_segment6_G           ; Arena_startDivision ; 6.180 ; 6.180 ; Rise       ; Arena_startDivision ;
; Arena_segment7_A           ; Arena_startDivision ; 5.818 ; 5.818 ; Rise       ; Arena_startDivision ;
; Arena_segment7_B           ; Arena_startDivision ; 5.632 ; 5.632 ; Rise       ; Arena_startDivision ;
; Arena_segment7_C           ; Arena_startDivision ; 5.887 ; 5.887 ; Rise       ; Arena_startDivision ;
; Arena_segment7_D           ; Arena_startDivision ; 5.621 ; 5.621 ; Rise       ; Arena_startDivision ;
; Arena_segment7_E           ; Arena_startDivision ; 5.612 ; 5.612 ; Rise       ; Arena_startDivision ;
; Arena_segment7_F           ; Arena_startDivision ; 5.853 ; 5.853 ; Rise       ; Arena_startDivision ;
; Arena_segment7_G           ; Arena_startDivision ; 5.713 ; 5.713 ; Rise       ; Arena_startDivision ;
; Arena_segment8_A           ; Arena_startDivision ; 5.727 ; 5.727 ; Rise       ; Arena_startDivision ;
; Arena_segment8_B           ; Arena_startDivision ; 5.613 ; 5.613 ; Rise       ; Arena_startDivision ;
; Arena_segment8_C           ; Arena_startDivision ; 5.691 ; 5.691 ; Rise       ; Arena_startDivision ;
; Arena_segment8_D           ; Arena_startDivision ; 5.415 ; 5.415 ; Rise       ; Arena_startDivision ;
; Arena_segment8_E           ; Arena_startDivision ; 5.670 ; 5.670 ; Rise       ; Arena_startDivision ;
; Arena_segment8_F           ; Arena_startDivision ; 5.451 ; 5.451 ; Rise       ; Arena_startDivision ;
; Arena_segment8_G           ; Arena_startDivision ; 5.995 ; 5.995 ; Rise       ; Arena_startDivision ;
+----------------------------+---------------------+-------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+----------------------+-------+---------+----------+---------+---------------------+
; Clock                ; Setup ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-------+---------+----------+---------+---------------------+
; Worst-case Slack     ; 0.878 ; -0.342  ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[0]     ; N/A   ; N/A     ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[1]     ; N/A   ; N/A     ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[2]     ; N/A   ; N/A     ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[3]     ; N/A   ; N/A     ; N/A      ; N/A     ; -1.222              ;
;  Arena_startDivision ; 0.878 ; -0.342  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS      ; 0.0   ; -15.563 ; 0.0      ; 0.0     ; -70.426             ;
;  Arena_button[0]     ; N/A   ; N/A     ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[1]     ; N/A   ; N/A     ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[2]     ; N/A   ; N/A     ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[3]     ; N/A   ; N/A     ; N/A      ; N/A     ; -1.222              ;
;  Arena_startDivision ; 0.000 ; -15.563 ; N/A      ; N/A     ; -65.380             ;
+----------------------+-------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 5.934 ; 5.934 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 1.079 ; 1.079 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 1.526 ; 1.526 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 1.487 ; 1.487 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 0.829 ; 0.829 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 0.669 ; 0.669 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 1.267 ; 1.267 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 0.586 ; 0.586 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 1.370 ; 1.370 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 1.870 ; 1.870 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 1.616 ; 1.616 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 1.435 ; 1.435 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 1.283 ; 1.283 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 1.362 ; 1.362 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 5.066 ; 5.066 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 5.162 ; 5.162 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 5.934 ; 5.934 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 6.582 ; 6.582 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 0.992 ; 0.992 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 1.801 ; 1.801 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 1.151 ; 1.151 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 0.631 ; 0.631 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 0.589 ; 0.589 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 0.995 ; 0.995 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 1.243 ; 1.243 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 1.469 ; 1.469 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 1.498 ; 1.498 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 1.186 ; 1.186 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.452 ; 0.452 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 1.366 ; 1.366 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 1.312 ; 1.312 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 5.419 ; 5.419 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 5.799 ; 5.799 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 6.582 ; 6.582 ; Rise       ; Arena_button[1] ;
; Arena_octalBits[*]   ; Arena_button[2] ; 6.471 ; 6.471 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[0]  ; Arena_button[2] ; 1.169 ; 1.169 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[1]  ; Arena_button[2] ; 1.486 ; 1.486 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[2]  ; Arena_button[2] ; 1.188 ; 1.188 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[3]  ; Arena_button[2] ; 0.565 ; 0.565 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[4]  ; Arena_button[2] ; 0.570 ; 0.570 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[5]  ; Arena_button[2] ; 0.852 ; 0.852 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[6]  ; Arena_button[2] ; 0.425 ; 0.425 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[7]  ; Arena_button[2] ; 1.666 ; 1.666 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[8]  ; Arena_button[2] ; 1.507 ; 1.507 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[9]  ; Arena_button[2] ; 1.057 ; 1.057 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[10] ; Arena_button[2] ; 0.520 ; 0.520 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[11] ; Arena_button[2] ; 1.109 ; 1.109 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[12] ; Arena_button[2] ; 1.153 ; 1.153 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[13] ; Arena_button[2] ; 5.180 ; 5.180 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[14] ; Arena_button[2] ; 6.200 ; 6.200 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[15] ; Arena_button[2] ; 6.471 ; 6.471 ; Rise       ; Arena_button[2] ;
; Arena_octalBits[*]   ; Arena_button[3] ; 6.461 ; 6.461 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[0]  ; Arena_button[3] ; 0.819 ; 0.819 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[1]  ; Arena_button[3] ; 1.850 ; 1.850 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[2]  ; Arena_button[3] ; 1.037 ; 1.037 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[3]  ; Arena_button[3] ; 0.671 ; 0.671 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[4]  ; Arena_button[3] ; 0.668 ; 0.668 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[5]  ; Arena_button[3] ; 0.989 ; 0.989 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[6]  ; Arena_button[3] ; 0.587 ; 0.587 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[7]  ; Arena_button[3] ; 1.554 ; 1.554 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[8]  ; Arena_button[3] ; 1.378 ; 1.378 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[9]  ; Arena_button[3] ; 1.634 ; 1.634 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[10] ; Arena_button[3] ; 0.406 ; 0.406 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[11] ; Arena_button[3] ; 1.256 ; 1.256 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[12] ; Arena_button[3] ; 0.959 ; 0.959 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[13] ; Arena_button[3] ; 5.306 ; 5.306 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[14] ; Arena_button[3] ; 5.730 ; 5.730 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[15] ; Arena_button[3] ; 6.461 ; 6.461 ; Rise       ; Arena_button[3] ;
+----------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.281  ; 0.281  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.021 ; -0.021 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.269 ; -0.269 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -0.237 ; -0.237 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 0.092  ; 0.092  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 0.226  ; 0.226  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -0.124 ; -0.124 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 0.281  ; 0.281  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -0.271 ; -0.271 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -0.555 ; -0.555 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -0.395 ; -0.395 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -0.233 ; -0.233 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -0.098 ; -0.098 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -0.093 ; -0.093 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -2.482 ; -2.482 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -2.461 ; -2.461 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -2.877 ; -2.877 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.310  ; 0.310  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 0.041  ; 0.041  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.333 ; -0.333 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 0.086  ; 0.086  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 0.203  ; 0.203  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 0.286  ; 0.286  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 0.110  ; 0.110  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.168 ; -0.168 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -0.195 ; -0.195 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -0.217 ; -0.217 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -0.132 ; -0.132 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.310  ; 0.310  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -0.116 ; -0.116 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -0.125 ; -0.125 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -2.552 ; -2.552 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -2.775 ; -2.775 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -3.151 ; -3.151 ; Rise       ; Arena_button[1] ;
; Arena_octalBits[*]   ; Arena_button[2] ; 0.350  ; 0.350  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[0]  ; Arena_button[2] ; 0.073  ; 0.073  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[1]  ; Arena_button[2] ; -0.255 ; -0.255 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[2]  ; Arena_button[2] ; 0.025  ; 0.025  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[3]  ; Arena_button[2] ; 0.224  ; 0.224  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[4]  ; Arena_button[2] ; 0.207  ; 0.207  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[5]  ; Arena_button[2] ; 0.077  ; 0.077  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[6]  ; Arena_button[2] ; 0.291  ; 0.291  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[7]  ; Arena_button[2] ; -0.270 ; -0.270 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[8]  ; Arena_button[2] ; -0.273 ; -0.273 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[9]  ; Arena_button[2] ; -0.079 ; -0.079 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[10] ; Arena_button[2] ; 0.350  ; 0.350  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[11] ; Arena_button[2] ; -0.073 ; -0.073 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[12] ; Arena_button[2] ; 0.056  ; 0.056  ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[13] ; Arena_button[2] ; -2.523 ; -2.523 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[14] ; Arena_button[2] ; -2.902 ; -2.902 ; Rise       ; Arena_button[2] ;
;  Arena_octalBits[15] ; Arena_button[2] ; -3.213 ; -3.213 ; Rise       ; Arena_button[2] ;
; Arena_octalBits[*]   ; Arena_button[3] ; 0.311  ; 0.311  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[0]  ; Arena_button[3] ; 0.106  ; 0.106  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[1]  ; Arena_button[3] ; -0.330 ; -0.330 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[2]  ; Arena_button[3] ; 0.016  ; 0.016  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[3]  ; Arena_button[3] ; 0.235  ; 0.235  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[4]  ; Arena_button[3] ; 0.244  ; 0.244  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[5]  ; Arena_button[3] ; 0.017  ; 0.017  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[6]  ; Arena_button[3] ; 0.217  ; 0.217  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[7]  ; Arena_button[3] ; -0.245 ; -0.245 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[8]  ; Arena_button[3] ; -0.244 ; -0.244 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[9]  ; Arena_button[3] ; -0.393 ; -0.393 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[10] ; Arena_button[3] ; 0.311  ; 0.311  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[11] ; Arena_button[3] ; -0.149 ; -0.149 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[12] ; Arena_button[3] ; 0.046  ; 0.046  ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[13] ; Arena_button[3] ; -2.580 ; -2.580 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[14] ; Arena_button[3] ; -2.702 ; -2.702 ; Rise       ; Arena_button[3] ;
;  Arena_octalBits[15] ; Arena_button[3] ; -3.218 ; -3.218 ; Rise       ; Arena_button[3] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------------------+---------------------+---------+---------+------------+---------------------+
; Data Port                  ; Clock Port          ; Rise    ; Fall    ; Clock Edge ; Clock Reference     ;
+----------------------------+---------------------+---------+---------+------------+---------------------+
; Arena_Quotient_32bit[*]    ; Arena_startDivision ; 738.044 ; 738.044 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[0]   ; Arena_startDivision ; 738.044 ; 738.044 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[1]   ; Arena_startDivision ; 712.388 ; 712.388 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[2]   ; Arena_startDivision ; 688.816 ; 688.816 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[3]   ; Arena_startDivision ; 662.261 ; 662.261 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[4]   ; Arena_startDivision ; 639.377 ; 639.377 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[5]   ; Arena_startDivision ; 612.947 ; 612.947 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[6]   ; Arena_startDivision ; 589.613 ; 589.613 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[7]   ; Arena_startDivision ; 561.730 ; 561.730 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[8]   ; Arena_startDivision ; 538.225 ; 538.225 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[9]   ; Arena_startDivision ; 515.477 ; 515.477 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[10]  ; Arena_startDivision ; 485.667 ; 485.667 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[11]  ; Arena_startDivision ; 484.481 ; 484.481 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[12]  ; Arena_startDivision ; 457.554 ; 457.554 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[13]  ; Arena_startDivision ; 434.272 ; 434.272 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[14]  ; Arena_startDivision ; 408.897 ; 408.897 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[15]  ; Arena_startDivision ; 381.953 ; 381.953 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[16]  ; Arena_startDivision ; 356.800 ; 356.800 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[17]  ; Arena_startDivision ; 333.264 ; 333.264 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[18]  ; Arena_startDivision ; 310.066 ; 310.066 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[19]  ; Arena_startDivision ; 283.492 ; 283.492 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[20]  ; Arena_startDivision ; 261.359 ; 261.359 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[21]  ; Arena_startDivision ; 237.290 ; 237.290 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[22]  ; Arena_startDivision ; 211.480 ; 211.480 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[23]  ; Arena_startDivision ; 189.952 ; 189.952 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[24]  ; Arena_startDivision ; 166.586 ; 166.586 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[25]  ; Arena_startDivision ; 142.876 ; 142.876 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[26]  ; Arena_startDivision ; 120.718 ; 120.718 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[27]  ; Arena_startDivision ; 97.072  ; 97.072  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[28]  ; Arena_startDivision ; 74.719  ; 74.719  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[29]  ; Arena_startDivision ; 49.923  ; 49.923  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[30]  ; Arena_startDivision ; 30.226  ; 30.226  ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[31]  ; Arena_startDivision ; 15.138  ; 15.138  ; Rise       ; Arena_startDivision ;
; Arena_Remainder_32bit[*]   ; Arena_startDivision ; 739.835 ; 739.835 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[0]  ; Arena_startDivision ; 739.245 ; 739.245 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[1]  ; Arena_startDivision ; 739.835 ; 739.835 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[2]  ; Arena_startDivision ; 739.190 ; 739.190 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[3]  ; Arena_startDivision ; 738.551 ; 738.551 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[4]  ; Arena_startDivision ; 738.964 ; 738.964 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[5]  ; Arena_startDivision ; 738.549 ; 738.549 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[6]  ; Arena_startDivision ; 738.276 ; 738.276 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[7]  ; Arena_startDivision ; 737.857 ; 737.857 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[8]  ; Arena_startDivision ; 738.600 ; 738.600 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[9]  ; Arena_startDivision ; 738.777 ; 738.777 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[10] ; Arena_startDivision ; 738.978 ; 738.978 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[11] ; Arena_startDivision ; 738.883 ; 738.883 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[12] ; Arena_startDivision ; 738.529 ; 738.529 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[13] ; Arena_startDivision ; 739.041 ; 739.041 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[14] ; Arena_startDivision ; 739.108 ; 739.108 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[15] ; Arena_startDivision ; 739.093 ; 739.093 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[16] ; Arena_startDivision ; 738.867 ; 738.867 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[17] ; Arena_startDivision ; 739.036 ; 739.036 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[18] ; Arena_startDivision ; 738.169 ; 738.169 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[19] ; Arena_startDivision ; 738.635 ; 738.635 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[20] ; Arena_startDivision ; 738.798 ; 738.798 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[21] ; Arena_startDivision ; 737.628 ; 737.628 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[22] ; Arena_startDivision ; 737.081 ; 737.081 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[23] ; Arena_startDivision ; 737.450 ; 737.450 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[24] ; Arena_startDivision ; 737.631 ; 737.631 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[25] ; Arena_startDivision ; 737.284 ; 737.284 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[26] ; Arena_startDivision ; 738.542 ; 738.542 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[27] ; Arena_startDivision ; 737.310 ; 737.310 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[28] ; Arena_startDivision ; 737.288 ; 737.288 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[29] ; Arena_startDivision ; 736.542 ; 736.542 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[30] ; Arena_startDivision ; 736.994 ; 736.994 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[31] ; Arena_startDivision ; 735.804 ; 735.804 ; Rise       ; Arena_startDivision ;
; Arena_segment1_A           ; Arena_startDivision ; 736.510 ; 736.510 ; Rise       ; Arena_startDivision ;
; Arena_segment1_B           ; Arena_startDivision ; 736.526 ; 736.526 ; Rise       ; Arena_startDivision ;
; Arena_segment1_C           ; Arena_startDivision ; 736.491 ; 736.491 ; Rise       ; Arena_startDivision ;
; Arena_segment1_D           ; Arena_startDivision ; 736.305 ; 736.305 ; Rise       ; Arena_startDivision ;
; Arena_segment1_E           ; Arena_startDivision ; 736.511 ; 736.511 ; Rise       ; Arena_startDivision ;
; Arena_segment1_F           ; Arena_startDivision ; 736.262 ; 736.262 ; Rise       ; Arena_startDivision ;
; Arena_segment1_G           ; Arena_startDivision ; 736.285 ; 736.285 ; Rise       ; Arena_startDivision ;
; Arena_segment2_A           ; Arena_startDivision ; 641.876 ; 641.876 ; Rise       ; Arena_startDivision ;
; Arena_segment2_B           ; Arena_startDivision ; 641.934 ; 641.934 ; Rise       ; Arena_startDivision ;
; Arena_segment2_C           ; Arena_startDivision ; 641.761 ; 641.761 ; Rise       ; Arena_startDivision ;
; Arena_segment2_D           ; Arena_startDivision ; 642.210 ; 642.210 ; Rise       ; Arena_startDivision ;
; Arena_segment2_E           ; Arena_startDivision ; 642.583 ; 642.583 ; Rise       ; Arena_startDivision ;
; Arena_segment2_F           ; Arena_startDivision ; 642.287 ; 642.287 ; Rise       ; Arena_startDivision ;
; Arena_segment2_G           ; Arena_startDivision ; 641.434 ; 641.434 ; Rise       ; Arena_startDivision ;
; Arena_segment3_A           ; Arena_startDivision ; 539.831 ; 539.831 ; Rise       ; Arena_startDivision ;
; Arena_segment3_B           ; Arena_startDivision ; 538.593 ; 538.593 ; Rise       ; Arena_startDivision ;
; Arena_segment3_C           ; Arena_startDivision ; 539.743 ; 539.743 ; Rise       ; Arena_startDivision ;
; Arena_segment3_D           ; Arena_startDivision ; 539.482 ; 539.482 ; Rise       ; Arena_startDivision ;
; Arena_segment3_E           ; Arena_startDivision ; 538.059 ; 538.059 ; Rise       ; Arena_startDivision ;
; Arena_segment3_F           ; Arena_startDivision ; 538.826 ; 538.826 ; Rise       ; Arena_startDivision ;
; Arena_segment3_G           ; Arena_startDivision ; 539.030 ; 539.030 ; Rise       ; Arena_startDivision ;
; Arena_segment4_A           ; Arena_startDivision ; 459.104 ; 459.104 ; Rise       ; Arena_startDivision ;
; Arena_segment4_B           ; Arena_startDivision ; 459.716 ; 459.716 ; Rise       ; Arena_startDivision ;
; Arena_segment4_C           ; Arena_startDivision ; 459.214 ; 459.214 ; Rise       ; Arena_startDivision ;
; Arena_segment4_D           ; Arena_startDivision ; 459.640 ; 459.640 ; Rise       ; Arena_startDivision ;
; Arena_segment4_E           ; Arena_startDivision ; 459.060 ; 459.060 ; Rise       ; Arena_startDivision ;
; Arena_segment4_F           ; Arena_startDivision ; 459.595 ; 459.595 ; Rise       ; Arena_startDivision ;
; Arena_segment4_G           ; Arena_startDivision ; 459.641 ; 459.641 ; Rise       ; Arena_startDivision ;
; Arena_segment5_A           ; Arena_startDivision ; 358.946 ; 358.946 ; Rise       ; Arena_startDivision ;
; Arena_segment5_B           ; Arena_startDivision ; 358.988 ; 358.988 ; Rise       ; Arena_startDivision ;
; Arena_segment5_C           ; Arena_startDivision ; 359.490 ; 359.490 ; Rise       ; Arena_startDivision ;
; Arena_segment5_D           ; Arena_startDivision ; 358.136 ; 358.136 ; Rise       ; Arena_startDivision ;
; Arena_segment5_E           ; Arena_startDivision ; 358.016 ; 358.016 ; Rise       ; Arena_startDivision ;
; Arena_segment5_F           ; Arena_startDivision ; 358.637 ; 358.637 ; Rise       ; Arena_startDivision ;
; Arena_segment5_G           ; Arena_startDivision ; 359.552 ; 359.552 ; Rise       ; Arena_startDivision ;
; Arena_segment6_A           ; Arena_startDivision ; 263.257 ; 263.257 ; Rise       ; Arena_startDivision ;
; Arena_segment6_B           ; Arena_startDivision ; 262.223 ; 262.223 ; Rise       ; Arena_startDivision ;
; Arena_segment6_C           ; Arena_startDivision ; 262.849 ; 262.849 ; Rise       ; Arena_startDivision ;
; Arena_segment6_D           ; Arena_startDivision ; 262.415 ; 262.415 ; Rise       ; Arena_startDivision ;
; Arena_segment6_E           ; Arena_startDivision ; 262.430 ; 262.430 ; Rise       ; Arena_startDivision ;
; Arena_segment6_F           ; Arena_startDivision ; 262.920 ; 262.920 ; Rise       ; Arena_startDivision ;
; Arena_segment6_G           ; Arena_startDivision ; 263.317 ; 263.317 ; Rise       ; Arena_startDivision ;
; Arena_segment7_A           ; Arena_startDivision ; 168.601 ; 168.601 ; Rise       ; Arena_startDivision ;
; Arena_segment7_B           ; Arena_startDivision ; 168.159 ; 168.159 ; Rise       ; Arena_startDivision ;
; Arena_segment7_C           ; Arena_startDivision ; 168.772 ; 168.772 ; Rise       ; Arena_startDivision ;
; Arena_segment7_D           ; Arena_startDivision ; 168.245 ; 168.245 ; Rise       ; Arena_startDivision ;
; Arena_segment7_E           ; Arena_startDivision ; 168.179 ; 168.179 ; Rise       ; Arena_startDivision ;
; Arena_segment7_F           ; Arena_startDivision ; 168.869 ; 168.869 ; Rise       ; Arena_startDivision ;
; Arena_segment7_G           ; Arena_startDivision ; 168.391 ; 168.391 ; Rise       ; Arena_startDivision ;
; Arena_segment8_A           ; Arena_startDivision ; 76.720  ; 76.720  ; Rise       ; Arena_startDivision ;
; Arena_segment8_B           ; Arena_startDivision ; 76.446  ; 76.446  ; Rise       ; Arena_startDivision ;
; Arena_segment8_C           ; Arena_startDivision ; 76.696  ; 76.696  ; Rise       ; Arena_startDivision ;
; Arena_segment8_D           ; Arena_startDivision ; 76.016  ; 76.016  ; Rise       ; Arena_startDivision ;
; Arena_segment8_E           ; Arena_startDivision ; 76.668  ; 76.668  ; Rise       ; Arena_startDivision ;
; Arena_segment8_F           ; Arena_startDivision ; 76.078  ; 76.078  ; Rise       ; Arena_startDivision ;
; Arena_segment8_G           ; Arena_startDivision ; 77.043  ; 77.043  ; Rise       ; Arena_startDivision ;
+----------------------------+---------------------+---------+---------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+----------------------------+---------------------+-------+-------+------------+---------------------+
; Data Port                  ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+----------------------------+---------------------+-------+-------+------------+---------------------+
; Arena_Quotient_32bit[*]    ; Arena_startDivision ; 4.799 ; 4.799 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[0]   ; Arena_startDivision ; 5.877 ; 5.877 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[1]   ; Arena_startDivision ; 5.554 ; 5.554 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[2]   ; Arena_startDivision ; 5.577 ; 5.577 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[3]   ; Arena_startDivision ; 5.354 ; 5.354 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[4]   ; Arena_startDivision ; 5.359 ; 5.359 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[5]   ; Arena_startDivision ; 5.484 ; 5.484 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[6]   ; Arena_startDivision ; 4.799 ; 4.799 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[7]   ; Arena_startDivision ; 5.406 ; 5.406 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[8]   ; Arena_startDivision ; 5.793 ; 5.793 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[9]   ; Arena_startDivision ; 5.465 ; 5.465 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[10]  ; Arena_startDivision ; 6.621 ; 6.621 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[11]  ; Arena_startDivision ; 6.055 ; 6.055 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[12]  ; Arena_startDivision ; 5.582 ; 5.582 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[13]  ; Arena_startDivision ; 5.299 ; 5.299 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[14]  ; Arena_startDivision ; 5.130 ; 5.130 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[15]  ; Arena_startDivision ; 5.205 ; 5.205 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[16]  ; Arena_startDivision ; 5.024 ; 5.024 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[17]  ; Arena_startDivision ; 5.010 ; 5.010 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[18]  ; Arena_startDivision ; 5.152 ; 5.152 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[19]  ; Arena_startDivision ; 4.932 ; 4.932 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[20]  ; Arena_startDivision ; 5.241 ; 5.241 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[21]  ; Arena_startDivision ; 5.091 ; 5.091 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[22]  ; Arena_startDivision ; 5.062 ; 5.062 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[23]  ; Arena_startDivision ; 5.248 ; 5.248 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[24]  ; Arena_startDivision ; 5.137 ; 5.137 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[25]  ; Arena_startDivision ; 4.973 ; 4.973 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[26]  ; Arena_startDivision ; 4.979 ; 4.979 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[27]  ; Arena_startDivision ; 5.037 ; 5.037 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[28]  ; Arena_startDivision ; 5.053 ; 5.053 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[29]  ; Arena_startDivision ; 5.289 ; 5.289 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[30]  ; Arena_startDivision ; 5.047 ; 5.047 ; Rise       ; Arena_startDivision ;
;  Arena_Quotient_32bit[31]  ; Arena_startDivision ; 5.345 ; 5.345 ; Rise       ; Arena_startDivision ;
; Arena_Remainder_32bit[*]   ; Arena_startDivision ; 4.288 ; 4.288 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[0]  ; Arena_startDivision ; 4.833 ; 4.833 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[1]  ; Arena_startDivision ; 4.288 ; 4.288 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[2]  ; Arena_startDivision ; 4.671 ; 4.671 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[3]  ; Arena_startDivision ; 5.032 ; 5.032 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[4]  ; Arena_startDivision ; 4.736 ; 4.736 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[5]  ; Arena_startDivision ; 5.309 ; 5.309 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[6]  ; Arena_startDivision ; 4.886 ; 4.886 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[7]  ; Arena_startDivision ; 4.821 ; 4.821 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[8]  ; Arena_startDivision ; 5.085 ; 5.085 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[9]  ; Arena_startDivision ; 5.471 ; 5.471 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[10] ; Arena_startDivision ; 5.582 ; 5.582 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[11] ; Arena_startDivision ; 5.125 ; 5.125 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[12] ; Arena_startDivision ; 5.069 ; 5.069 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[13] ; Arena_startDivision ; 5.256 ; 5.256 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[14] ; Arena_startDivision ; 5.055 ; 5.055 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[15] ; Arena_startDivision ; 4.935 ; 4.935 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[16] ; Arena_startDivision ; 4.946 ; 4.946 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[17] ; Arena_startDivision ; 5.022 ; 5.022 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[18] ; Arena_startDivision ; 4.926 ; 4.926 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[19] ; Arena_startDivision ; 5.233 ; 5.233 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[20] ; Arena_startDivision ; 5.148 ; 5.148 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[21] ; Arena_startDivision ; 4.989 ; 4.989 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[22] ; Arena_startDivision ; 4.919 ; 4.919 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[23] ; Arena_startDivision ; 5.434 ; 5.434 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[24] ; Arena_startDivision ; 5.361 ; 5.361 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[25] ; Arena_startDivision ; 4.790 ; 4.790 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[26] ; Arena_startDivision ; 5.620 ; 5.620 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[27] ; Arena_startDivision ; 4.728 ; 4.728 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[28] ; Arena_startDivision ; 4.842 ; 4.842 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[29] ; Arena_startDivision ; 4.722 ; 4.722 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[30] ; Arena_startDivision ; 5.028 ; 5.028 ; Rise       ; Arena_startDivision ;
;  Arena_Remainder_32bit[31] ; Arena_startDivision ; 4.841 ; 4.841 ; Rise       ; Arena_startDivision ;
; Arena_segment1_A           ; Arena_startDivision ; 5.143 ; 5.143 ; Rise       ; Arena_startDivision ;
; Arena_segment1_B           ; Arena_startDivision ; 5.120 ; 5.120 ; Rise       ; Arena_startDivision ;
; Arena_segment1_C           ; Arena_startDivision ; 5.105 ; 5.105 ; Rise       ; Arena_startDivision ;
; Arena_segment1_D           ; Arena_startDivision ; 5.028 ; 5.028 ; Rise       ; Arena_startDivision ;
; Arena_segment1_E           ; Arena_startDivision ; 5.142 ; 5.142 ; Rise       ; Arena_startDivision ;
; Arena_segment1_F           ; Arena_startDivision ; 5.017 ; 5.017 ; Rise       ; Arena_startDivision ;
; Arena_segment1_G           ; Arena_startDivision ; 5.009 ; 5.009 ; Rise       ; Arena_startDivision ;
; Arena_segment2_A           ; Arena_startDivision ; 5.870 ; 5.870 ; Rise       ; Arena_startDivision ;
; Arena_segment2_B           ; Arena_startDivision ; 5.898 ; 5.898 ; Rise       ; Arena_startDivision ;
; Arena_segment2_C           ; Arena_startDivision ; 5.754 ; 5.754 ; Rise       ; Arena_startDivision ;
; Arena_segment2_D           ; Arena_startDivision ; 5.956 ; 5.956 ; Rise       ; Arena_startDivision ;
; Arena_segment2_E           ; Arena_startDivision ; 6.103 ; 6.103 ; Rise       ; Arena_startDivision ;
; Arena_segment2_F           ; Arena_startDivision ; 5.945 ; 5.945 ; Rise       ; Arena_startDivision ;
; Arena_segment2_G           ; Arena_startDivision ; 5.639 ; 5.639 ; Rise       ; Arena_startDivision ;
; Arena_segment3_A           ; Arena_startDivision ; 5.746 ; 5.746 ; Rise       ; Arena_startDivision ;
; Arena_segment3_B           ; Arena_startDivision ; 5.803 ; 5.803 ; Rise       ; Arena_startDivision ;
; Arena_segment3_C           ; Arena_startDivision ; 6.139 ; 6.139 ; Rise       ; Arena_startDivision ;
; Arena_segment3_D           ; Arena_startDivision ; 6.042 ; 6.042 ; Rise       ; Arena_startDivision ;
; Arena_segment3_E           ; Arena_startDivision ; 5.673 ; 5.673 ; Rise       ; Arena_startDivision ;
; Arena_segment3_F           ; Arena_startDivision ; 5.754 ; 5.754 ; Rise       ; Arena_startDivision ;
; Arena_segment3_G           ; Arena_startDivision ; 5.836 ; 5.836 ; Rise       ; Arena_startDivision ;
; Arena_segment4_A           ; Arena_startDivision ; 5.581 ; 5.581 ; Rise       ; Arena_startDivision ;
; Arena_segment4_B           ; Arena_startDivision ; 5.828 ; 5.828 ; Rise       ; Arena_startDivision ;
; Arena_segment4_C           ; Arena_startDivision ; 5.625 ; 5.625 ; Rise       ; Arena_startDivision ;
; Arena_segment4_D           ; Arena_startDivision ; 5.790 ; 5.790 ; Rise       ; Arena_startDivision ;
; Arena_segment4_E           ; Arena_startDivision ; 5.593 ; 5.593 ; Rise       ; Arena_startDivision ;
; Arena_segment4_F           ; Arena_startDivision ; 5.757 ; 5.757 ; Rise       ; Arena_startDivision ;
; Arena_segment4_G           ; Arena_startDivision ; 5.782 ; 5.782 ; Rise       ; Arena_startDivision ;
; Arena_segment5_A           ; Arena_startDivision ; 5.938 ; 5.938 ; Rise       ; Arena_startDivision ;
; Arena_segment5_B           ; Arena_startDivision ; 5.941 ; 5.941 ; Rise       ; Arena_startDivision ;
; Arena_segment5_C           ; Arena_startDivision ; 6.261 ; 6.261 ; Rise       ; Arena_startDivision ;
; Arena_segment5_D           ; Arena_startDivision ; 5.532 ; 5.532 ; Rise       ; Arena_startDivision ;
; Arena_segment5_E           ; Arena_startDivision ; 5.494 ; 5.494 ; Rise       ; Arena_startDivision ;
; Arena_segment5_F           ; Arena_startDivision ; 5.754 ; 5.754 ; Rise       ; Arena_startDivision ;
; Arena_segment5_G           ; Arena_startDivision ; 6.309 ; 6.309 ; Rise       ; Arena_startDivision ;
; Arena_segment6_A           ; Arena_startDivision ; 6.191 ; 6.191 ; Rise       ; Arena_startDivision ;
; Arena_segment6_B           ; Arena_startDivision ; 5.572 ; 5.572 ; Rise       ; Arena_startDivision ;
; Arena_segment6_C           ; Arena_startDivision ; 5.834 ; 5.834 ; Rise       ; Arena_startDivision ;
; Arena_segment6_D           ; Arena_startDivision ; 5.687 ; 5.687 ; Rise       ; Arena_startDivision ;
; Arena_segment6_E           ; Arena_startDivision ; 5.659 ; 5.659 ; Rise       ; Arena_startDivision ;
; Arena_segment6_F           ; Arena_startDivision ; 5.854 ; 5.854 ; Rise       ; Arena_startDivision ;
; Arena_segment6_G           ; Arena_startDivision ; 6.180 ; 6.180 ; Rise       ; Arena_startDivision ;
; Arena_segment7_A           ; Arena_startDivision ; 5.818 ; 5.818 ; Rise       ; Arena_startDivision ;
; Arena_segment7_B           ; Arena_startDivision ; 5.632 ; 5.632 ; Rise       ; Arena_startDivision ;
; Arena_segment7_C           ; Arena_startDivision ; 5.887 ; 5.887 ; Rise       ; Arena_startDivision ;
; Arena_segment7_D           ; Arena_startDivision ; 5.621 ; 5.621 ; Rise       ; Arena_startDivision ;
; Arena_segment7_E           ; Arena_startDivision ; 5.612 ; 5.612 ; Rise       ; Arena_startDivision ;
; Arena_segment7_F           ; Arena_startDivision ; 5.853 ; 5.853 ; Rise       ; Arena_startDivision ;
; Arena_segment7_G           ; Arena_startDivision ; 5.713 ; 5.713 ; Rise       ; Arena_startDivision ;
; Arena_segment8_A           ; Arena_startDivision ; 5.727 ; 5.727 ; Rise       ; Arena_startDivision ;
; Arena_segment8_B           ; Arena_startDivision ; 5.613 ; 5.613 ; Rise       ; Arena_startDivision ;
; Arena_segment8_C           ; Arena_startDivision ; 5.691 ; 5.691 ; Rise       ; Arena_startDivision ;
; Arena_segment8_D           ; Arena_startDivision ; 5.415 ; 5.415 ; Rise       ; Arena_startDivision ;
; Arena_segment8_E           ; Arena_startDivision ; 5.670 ; 5.670 ; Rise       ; Arena_startDivision ;
; Arena_segment8_F           ; Arena_startDivision ; 5.451 ; 5.451 ; Rise       ; Arena_startDivision ;
; Arena_segment8_G           ; Arena_startDivision ; 5.995 ; 5.995 ; Rise       ; Arena_startDivision ;
+----------------------------+---------------------+-------+-------+------------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-----------------+---------------------+----------+----------+----------+----------+
; From Clock      ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_startDivision ; 16       ; 0        ; 0        ; 0        ;
; Arena_button[1] ; Arena_startDivision ; 16       ; 0        ; 0        ; 0        ;
; Arena_button[2] ; Arena_startDivision ; 16       ; 0        ; 0        ; 0        ;
; Arena_button[3] ; Arena_startDivision ; 16       ; 0        ; 0        ; 0        ;
+-----------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-----------------+---------------------+----------+----------+----------+----------+
; From Clock      ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_startDivision ; 16       ; 0        ; 0        ; 0        ;
; Arena_button[1] ; Arena_startDivision ; 16       ; 0        ; 0        ; 0        ;
; Arena_button[2] ; Arena_startDivision ; 16       ; 0        ; 0        ; 0        ;
; Arena_button[3] ; Arena_startDivision ; 16       ; 0        ; 0        ; 0        ;
+-----------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 120   ; 120  ;
; Unconstrained Output Port Paths ; 6399  ; 6399 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat May 04 23:33:28 2019
Info: Command: quartus_sta Add_Sub_Mul_Div_Accum_Lab4 -c Add_Sub_Mul_Div_Accum_Lab4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 64 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_startDivision Arena_startDivision
    Info (332105): create_clock -period 1.000 -name Arena_button[3] Arena_button[3]
    Info (332105): create_clock -period 1.000 -name Arena_button[1] Arena_button[1]
    Info (332105): create_clock -period 1.000 -name Arena_button[2] Arena_button[2]
    Info (332105): create_clock -period 1.000 -name Arena_button[0] Arena_button[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.878
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.878         0.000 Arena_startDivision 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.342       -15.492 Arena_startDivision 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_startDivision 
    Info (332119):    -1.380        -1.380 Arena_button[2] 
    Info (332119):    -1.222        -1.222 Arena_button[0] 
    Info (332119):    -1.222        -1.222 Arena_button[1] 
    Info (332119):    -1.222        -1.222 Arena_button[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 1.063
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.063         0.000 Arena_startDivision 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.309       -15.563 Arena_startDivision 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_startDivision 
    Info (332119):    -1.380        -1.380 Arena_button[2] 
    Info (332119):    -1.222        -1.222 Arena_button[0] 
    Info (332119):    -1.222        -1.222 Arena_button[1] 
    Info (332119):    -1.222        -1.222 Arena_button[3] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 463 megabytes
    Info: Processing ended: Sat May 04 23:33:30 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


