<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
  "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html xmlns="http://www.w3.org/1999/xhtml" xml:lang="es" lang="es" dir="ltr">
  <head>
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <title>RC-Mock: Mocking Framework para módulos hardware generados mediante HLS</title>
    <link type="text/css" rel="stylesheet" media="all" href="http://arco.esi.uclm.es/public/papers/style.css" />
      </head>


<body>
  
  <div class="cv-title">RC-Mock: Mocking Framework para módulos hardware generados mediante HLS</div>

  <table class="cv-table">
  <tr>
    <td class="data">

        <div class="cv-authors">
    J. Caba; F. Rincón; J.D. Dondo; J. Barba; M.J. 	Abaldea; J.C. López
    </div>

        <div class="cv-legend">
          <div> <b>Cenference:</b> Jornadas de Computación Empotrada y Reconfigurable</div>
    
              <div><b>Location:</b> Teruel (Spain)</div>
      <div><b>Date:</b> 12/09/2018 - 14/09/2018</div>
    
              <div><b>Pages:</b> 567-574</div>
      <div><b>ISBN:</b> 978-84-09-04334-7</div>
      
      
    
                
        
              <div><a class="cv-download-pdf"
      href="http://arco.esi.uclm.es/public/papers/2018-JCER.pdf"
      title="download paper">Download PDF </a></div>
        </div>
    </td>

        <td>
    <a class="cv-first-page"
     href="http://arco.esi.uclm.es/public/papers/2018-JCER.pdf"
     title="download paper"> <img src="http://arco.esi.uclm.es/public/papers/2018-JCER-page1.png" alt="[link]"/></a>
    </td>
  
  </tr>
  </table>

        <div class="cv-abstract">
    <div><b>Abstract</b></div>
    La fase de verificación es una de las fases más importantes dentro del ciclo de vida de un producto, debido a que de ella depende en gran medida el time-to-market del mismo. En los últimos años el flujo de diseño hardware para sistemas basados en FPGAs (Field-Programmable Gate Arrays) ha evolucionado notablemente, permitiendo el uso de lenguajes de alto nivel para la descripción de aceleradores hardware. Este avance ha permitido disminuir el esfuerzo realizado por los desarrolladores a la hora de implementar sus diseños. Sin embargo, la etapa de verificación continúa siendo una tarea compleja de abordar, principalmente debido a que en la mayoría de entornos de verificación es necesario incluir componentes de terceros. Este trabajo propone como solución el uso de dobles de prueba propuesto en las metodologías de desarrollo ágil en un entorno puramente hardware, utilizando un dispositivo físico como plataforma de verificación hardware. El framework de mocks propuesto en este trabajo, RC-Mock, permite reemplazar la funcionalidad de terceros dentro de un diseño HLS (High-Level Synthesis) por un componente que imita el comportamiento real de ese tercero, eliminando del diseño original las dependencias. Esta verificación será realizada en un dispositivo físico con el fin de eliminar inexactitudes que introducen las herramientas HLS y reducir el tiempo que introduce la co-simulación. Sobre el dispositivo lógico reconfigurable o FPGA se ha diseñado una plataforma de verificación hardware disponible remotamente permitiendo el despliegue de diseños basados en FPGA y su posterior verificación con un framework de testing.
    </div>
  
</body>

</html>



<!-- Local Variables: -->
<!--   mode: nxml -->
<!--   mode: auto-revert -->
<!-- End: -->