### 1.1 – Registro de nueva syscall

Para agregar una nueva syscall al sistema, lo primero que debemos hacer es registrar su número de interrupción en la IDT. Elegimos utilizar el número `0x5A` (decimal 90), ya que se encuentra fuera del rango reservado por Intel (vectores 0–31) y tampoco interfiere con las interrupciones utilizadas actualmente en el TP (por ejemplo, `int 0x88`).

La macro `IDT_ENTRY3` (definida en `idt.h`) nos permite registrar fácilmente esta entrada, configurando el segmento de código del kernel (`segsel = GDT_CODE_0_SEL`, ya que las ISR corren en modo kernel) y estableciendo `DPL = 3`, lo cual permite que esta interrupción pueda ser invocada desde código en modo usuario (ring 3). Esta es una condición necesaria para que una syscall pueda ser ejecutada por una tarea.

Agregamos entonces en `idt.c` la siguiente línea:

```c
IDT_ENTRY3(90);
```

Esta línea completa el descriptor correspondiente en la IDT, y quedará cargado efectivamente cuando se ejecute la función `idt_init` desde `kernel.asm`, mediante la instrucción `lidt [IDT_DESC]`.

---

### 1.2 – Implementamos la rutina de atención

Cuando una tarea en nivel de usuario (ring 3) invoca la syscall con int 0x5A, se produce un cambio de privilegio a nivel 0. El procesador realiza un cambio automático de pila: pasa de la pila de usuario a la pila del kernel (definida en la TSS) y empuja lo siguiente en la pila del kernel:

```
esp0 +  0  → EDI  
esp0 +  4  → ESI
esp0 +  8  → EBP
esp0 + 12  → ESP (valor previo, basura)
esp0 + 16  → EBX
esp0 + 20  → EDX
esp0 + 24  → ECX
esp0 + 28  → EAX
esp0 + 32  → SS (de ring 3)
esp0 + 36  → ESP (de ring 3)
esp0 + 40  → EFLAGS
esp0 + 44  → CS (de ring 3)
esp0 + 48  → EIP (de ring 3)
```

Calculando los offsets, vemos que `esp + 36` nos permite acceder al valor del argumento `x` que fue pusheado antes de llamar a la syscall. Entonces escribimos la ISR en `isr.asm` incluyendo:

```asm
global _isr90
extern isr90_handler

_isr90:
    pushad
    mov ebx, [esp + 36] ; offset para el esp(ring3) 8x4bytes del push add, + 1x4 del SS
    mov ebx, [ebx] ;agarro lo ultimo q se pusheo a la pila user (el param)
    push ebx            ; paso como parámetro al handler
    sub esp, 4          ; alineo la pila (opcional)
    call isr90_handler
    add esp, 8          ; limpio la pila
    popad
    iretd
```

`isr90_handler` puede estar implementado en un nuevo archivo `.c` con dos variables globales:

```c
uint32_t nuevo_edx;               // almacena el valor de edx a cambiar en la siguiente tarea
bool syscall_fue_llamada = false; // indica si la syscall fue invocada
return;
```

Y la función en sí:

```c
void isr90_handler(uint32_t x) {
    nuevo_edx = x;
    syscall_fue_llamada = true;
}
```

---

### 1.3 – Modificamos la ISR del clock y el EDX de la siguiente tarea

Al entrar en la ISR del clock (`_isr32`), le pasamos al nuevo handler el selector de la tarea siguiente. Lo primero que hace este handler es verificar si la flag global `syscall_fue_llamada` está activa.  
Si no lo está, se continúa normalmente. Si está activa, se reconstruye la dirección base de la TSS desde su descriptor en la GDT y se modifica su campo `edx`.

```asm
_isr32:
    pushad
    ; 1. Le decimos al PIC que vamos a atender la interrupción
    call pic_finish1
    call next_clock

    ; 2. Realizamos el cambio de tareas en caso de ser necesario
    call sched_next_task
    cmp ax, 0
    je .fin

    str bx
    cmp ax, bx
    je .fin

    push ax           ; pusheo el selector de segmento
    sub esp, 4
    call isr_90_clock_handler
    add esp, 4
    pop ax

    mov word [sched_task_selector], ax
    jmp far [sched_task_offset]

.fin:
    ; 3. Actualizamos las estructuras compartidas ante el tick del reloj
    call tasks_tick
    ; 4. Actualizamos la "interfaz" del sistema en pantalla
    call tasks_screen_update
    popad
    iretd
```

El handler en C se define así:

```c
void isr_90_clock_handler(uint16_t selector) {
    if (!syscall_fue_llamada) return;

    uint16_t index = selector >> 3;
    gdt_entry_t descriptor = gdt[index];

    // Reconstruir la dirección base de la TSS desde los campos del descriptor
    uint32_t base =
        (descriptor.base_15_0) |
        (descriptor.base_23_16 << 16) |
        (descriptor.base_31_24 << 24);

    tss_t* tss = (tss_t*)base;
    tss->edx = nuevo_edx;

    syscall_fue_llamada = false;
}
```

---
### Ejercicio 2
```c
uint32_t getPhysical(uint32_t virtual, pd_entry_t* pdt, uint32_t* attrs) {
    // Paso 1: obtener índices y offset desde la dirección virtual
    uint32_t dir    = VIRT_PAGE_DIR(virtual);
    uint32_t table  = VIRT_PAGE_TABLE(virtual);
    uint32_t offset = VIRT_PAGE_OFFSET(virtual);

    // Paso 2: acceder al PDE
    pd_entry_t pde = pdt[dir];
    if ((pde.attrs & MMU_P) == 0) return 0; // PDE no presente

    // Paso 3: acceder a la Page Table desde el campo pt del PDE
    pt_entry_t* pt = (pt_entry_t*) MMU_ENTRY_PADDR(pde.pt);
    pt_entry_t pte = pt[table];
    if ((pte.attrs & MMU_P) == 0) return 0; // PTE no presente

    // Paso 4: obtener base del frame físico desde el campo pt del PTE
    uint32_t frame_base = MMU_ENTRY_PADDR(pte.pt);

    // Paso 5: calcular dirección física
    uint32_t physical = frame_base + offset;

    // Paso 6: combinar atributos relevantes (U/S, R/W, P)
    uint32_t pde_flags = pde.attrs & (MMU_U | MMU_W | MMU_P);
    uint32_t pte_flags = pte.attrs & (MMU_U | MMU_W | MMU_P);
    *attrs = pde_flags & pte_flags;

    return physical;
}
```

### Ejercicio 3 – ¿Por qué un sistema con múltiples niveles de privilegio debe usar una TSS incluso con conmutación manual de tareas?

En un sistema con más de un nivel de privilegio (por ejemplo, modo usuario en ring 3 y modo kernel en ring 0), la **presencia de una TSS válida es obligatoria**, incluso si el cambio de tareas se realiza manualmente mediante software.

Esto se debe a que el procesador, al momento de atender una interrupción o excepción que implica un **cambio de privilegio** (de ring 3 a ring 0), necesita saber a qué **pila del kernel** debe saltar. Esta información **no proviene del segmento de pila actual**, sino que se toma directamente desde la **TSS cargada en el registro `TR`** (Task Register).

Específicamente, el procesador accede a los campos:

- `TSS.ss0` → selector del segmento de pila para ring 0  
- `TSS.esp0` → dirección de pila para ring 0

Estos campos se utilizan automáticamente por el procesador cuando, por ejemplo, una tarea en modo usuario ejecuta `int 0x90` o se produce una excepción. Si no hay una TSS válida cargada o estos valores no están correctamente configurados, el sistema **no podrá cambiar de pila** correctamente y ocurrirá un **#GP (General Protection Fault)** o incluso un **triple fault**, reiniciando la máquina.

---

#### ✅ Conclusión

Aunque no se utilice la TSS para hacer cambios automáticos de contexto (multitarea por hardware), es imprescindible tener una TSS cargada y correctamente configurada en todo sistema con múltiples niveles de privilegio, ya que el hardware la utiliza para determinar **la pila de destino en cada cambio de privilegio**.

Esto garantiza que las interrupciones o syscalls invocadas desde modo usuario se ejecuten en un contexto de kernel seguro y separado, protegiendo la integridad del sistema operativo.fsf