# MIPS单周期CPU设计实现

## 项目简介
这是一个基于MIPS指令集的单周期CPU实现，支持基本的算术运算、逻辑运算和跳转指令。项目采用Verilog HDL语言开发，用于计算一个特殊的数列。

## 功能特点
- 支持MIPS基本指令集
- 实现特殊数列计算
- 32位数据通路
- 32个通用寄存器
- 独立的乘法器模块
- 完整的调试接口
- 支持LCD显示模块接口

## 数列说明
本项目实现了一个特殊的数列计算，该数列满足以下特点：
- 初始值：a0 = 1, a1 = 1
- 递推公式：an+1 = 2an+1 + 3an
- 序列前几项：1, 1, 5, 13, 41, 121, ...

### 计算过程
程序使用以下步骤计算数列：
1. 初始化前两项：a0 = 1, a1 = 1
2. 计算2an+1项
3. 计算3an项
4. 将两项相加得到新的项
5. 更新寄存器值并循环计算

## 指令序列说明
```mips
addiu $2,$0,#1    # $2 = 1 (初始值a0)
addiu $3,$0,#1    # $3 = 1 (初始值a1)
addiu $1,$0,#2    # $1 = 2 (常数2)
mul   $12,$1,$3   # $12 = 2 * $3 (计算2an+1)
addiu $1,$0,#3    # $1 = 3 (常数3)
mul   $11,$1,$2   # $11 = 3 * $2 (计算3an)
addu  $7,$11,$12  # $7 = $11 + $12 (计算新项：2an+1 + 3an)
or    $2,$3,$0    # 更新an = an+1
or    $3,$7,$0    # 更新an+1 = 新计算的值
j     08H         # 跳回继续计算下一项
```

## 使用说明

### 仿真测试
1. 使用ModelSim/ISim等仿真工具
2. 运行测试平台：
```tcl
vsim -novopt tb
run -all
```

### FPGA实现
1. 添加约束文件
2. 综合并生成比特流
3. 下载至FPGA开发板

## 开发环境
- Vivado 2019.2
- ModelSim SE-64 10.5
- FPGA：Xilinx 7系列

## 调试功能
- 支持寄存器值实时监控
- LCD显示接口用于数列结果展示
- 测试平台提供完整的波形查看功能

## 注意事项
1. 确保时钟和复位信号正确配置
2. 注意乘法器的时序要求
3. LCD显示模块需要额外的配置
4. 数列可能快速增长，注意数值溢出问题

## 贡献指南
欢迎提交Issue和Pull Request来改进项目。请确保：
1. 代码风格统一
2. 添加必要的注释
3. 更新相关文档
4. 提供测试用例

## 许可证
MIT License

## 联系方式
- 作者：[MuQYY]
- 邮箱：[weijuebu@gmail.com]
- 项目地址：[https://github.com/MuQY1818/MIPS-single-cycle-CPU]

## 致谢
感谢LOONGSON团队提供的基础框架和参考设计。
