Fitter report for Rad_Base
Tue Jan 09 16:50:41 2018
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. Peripheral Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Jan 09 16:50:41 2018        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; Rad_Base                                     ;
; Top-level Entity Name ; Base_SW_Rad                                  ;
; Family                ; FLEX10KE                                     ;
; Device                ; EPF10K30EFC256-3                             ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 73 / 1,728 ( 4 % )                           ;
; Total pins            ; 59 / 176 ( 34 % )                            ;
; Total memory bits     ; 0 / 24,576 ( 0 % )                           ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K30EFC256-3   ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                         ;
+------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name             ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; CLK              ; L8    ; --  ; --   ; 26      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; RES_DEC          ; E8    ; --  ; --   ; 16      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; ERROR_COUNTER[0] ; C13   ; --  ; 29   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; ERROR_COUNTER[1] ; D11   ; --  ; 26   ; 3       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; RES_COD          ; B9    ; --  ; --   ; 19      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; ERROR_BUFFER[0]  ; R10   ; --  ; 21   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; ERROR_BUFFER[1]  ; M2    ;  E  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; ERROR_WORD[0]    ; R8    ; --  ; --   ; 6       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; ERROR_WORD[1]    ; A9    ; --  ; --   ; 6       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                            ;
+--------------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name                     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+--------------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; OUT_COUNT[0]             ; G15   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; OUT_COUNT[1]             ; G14   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; OUT_COUNT[2]             ; G16   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_STEP[0]       ; K13   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_STEP[1]       ; K2    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_STEP[2]       ; L1    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_F2M           ; T15   ; --  ; 35   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_BUFFER_1[0]   ; A14   ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_BUFFER_1[1]   ; K15   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_BUFFER_1[2]   ; L13   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_BUFFER_2[0]   ; T13   ; --  ; 31   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_BUFFER_2[1]   ; L16   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_BUFFER_2[2]   ; K5    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_NUMBER_BUFFER ; L14   ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_OUTPUT        ; R15   ; --  ; 36   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_WORD[0]       ; A13   ; --  ; 30   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_WORD[1]       ; L3    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER_WORD[2]       ; P13   ; --  ; 30   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[0]            ; C9    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[0]          ; F13   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[1]          ; H14   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[1]            ; E13   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[2]            ; T1    ; --  ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[3]            ; A5    ; --  ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[4]            ; B10   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[5]            ; F16   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[6]            ; C5    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[7]            ; P7    ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[8]            ; C8    ; --  ; 18   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[9]            ; B8    ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[10]           ; B7    ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[11]           ; M10   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[12]           ; R6    ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[13]           ; N9    ; --  ; 20   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[14]           ; R4    ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_CODER[15]           ; J2    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[2]          ; H12   ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[3]          ; T4    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[4]          ; A12   ; --  ; 27   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[5]          ; A15   ; --  ; 35   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[6]          ; B6    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[7]          ; N8    ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[8]          ; T10   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[9]          ; T9    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[10]         ; R7    ; --  ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[11]         ; G1    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[12]         ; R13   ; --  ; 32   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[13]         ; N14   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[14]         ; D5    ; --  ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; TEST_DECODER[15]         ; B12   ; --  ; 28   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+--------------------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-------------------------------------------------+
; All Package Pins                                ;
+-------+--------------------------+--------------+
; Pin # ; Usage                    ; I/O Standard ;
+-------+--------------------------+--------------+
; A1    ; ^DATA0                   ;              ;
; A2    ; GND*                     ;              ;
; A3    ; GND*                     ;              ;
; A4    ; GND*                     ;              ;
; A5    ; TEST_CODER[3]            ; LVTTL/LVCMOS ;
; A6    ; GND*                     ;              ;
; A7    ; GND*                     ;              ;
; A8    ; GND*                     ;              ;
; A9    ; ERROR_WORD[1]            ; LVTTL/LVCMOS ;
; A10   ; GND*                     ;              ;
; A11   ; GND*                     ;              ;
; A12   ; TEST_DECODER[4]          ; LVTTL/LVCMOS ;
; A13   ; TEST_CODER_WORD[0]       ; LVTTL/LVCMOS ;
; A14   ; TEST_CODER_BUFFER_1[0]   ; LVTTL/LVCMOS ;
; A15   ; TEST_DECODER[5]          ; LVTTL/LVCMOS ;
; A16   ; GND*                     ;              ;
; B1    ; ^nCE                     ;              ;
; B2    ; ^DCLK                    ;              ;
; B3    ; GND*                     ;              ;
; B4    ; GND*                     ;              ;
; B5    ; GND*                     ;              ;
; B6    ; TEST_DECODER[6]          ; LVTTL/LVCMOS ;
; B7    ; TEST_CODER[10]           ; LVTTL/LVCMOS ;
; B8    ; TEST_CODER[9]            ; LVTTL/LVCMOS ;
; B9    ; RES_COD                  ; LVTTL/LVCMOS ;
; B10   ; TEST_CODER[4]            ; LVTTL/LVCMOS ;
; B11   ; GND*                     ;              ;
; B12   ; TEST_DECODER[15]         ; LVTTL/LVCMOS ;
; B13   ; GND*                     ;              ;
; B14   ; GND*                     ;              ;
; B15   ; #TCK                     ;              ;
; B16   ; ^nCEO                    ;              ;
; C1    ; GND*                     ;              ;
; C2    ; #TDI                     ;              ;
; C3    ; GND*                     ;              ;
; C4    ; GND*                     ;              ;
; C5    ; TEST_CODER[6]            ; LVTTL/LVCMOS ;
; C6    ; GND*                     ;              ;
; C7    ; GND*                     ;              ;
; C8    ; TEST_CODER[8]            ; LVTTL/LVCMOS ;
; C9    ; TEST_CODER[0]            ; LVTTL/LVCMOS ;
; C10   ; GND*                     ;              ;
; C11   ; GND*                     ;              ;
; C12   ; GND*                     ;              ;
; C13   ; ERROR_COUNTER[0]         ; LVTTL/LVCMOS ;
; C14   ; GND*                     ;              ;
; C15   ; ^CONF_DONE               ;              ;
; C16   ; #TDO                     ;              ;
; D1    ; NC                       ;              ;
; D2    ; GND*                     ;              ;
; D3    ; GND*                     ;              ;
; D4    ; GND*                     ;              ;
; D5    ; TEST_DECODER[14]         ; LVTTL/LVCMOS ;
; D6    ; GND*                     ;              ;
; D7    ; GND*                     ;              ;
; D8    ; GND*                     ;              ;
; D9    ; GND*                     ;              ;
; D10   ; GND*                     ;              ;
; D11   ; ERROR_COUNTER[1]         ; LVTTL/LVCMOS ;
; D12   ; VCC_IO                   ;              ;
; D13   ; GND*                     ;              ;
; D14   ; GND*                     ;              ;
; D15   ; GND*                     ;              ;
; D16   ; GND*                     ;              ;
; E1    ; GND*                     ;              ;
; E2    ; GND*                     ;              ;
; E3    ; NC                       ;              ;
; E4    ; GND*                     ;              ;
; E5    ; GND_INT                  ;              ;
; E6    ; VCC_IO                   ;              ;
; E7    ; GND*                     ;              ;
; E8    ; RES_DEC                  ; LVTTL/LVCMOS ;
; E9    ; GND*                     ;              ;
; E10   ; GND*                     ;              ;
; E11   ; VCC_INT                  ;              ;
; E12   ; GND_INT                  ;              ;
; E13   ; TEST_CODER[1]            ; LVTTL/LVCMOS ;
; E14   ; GND*                     ;              ;
; E15   ; GND*                     ;              ;
; E16   ; NC                       ;              ;
; F1    ; GND*                     ;              ;
; F2    ; GND*                     ;              ;
; F3    ; GND*                     ;              ;
; F4    ; GND*                     ;              ;
; F5    ; VCC_INT                  ;              ;
; F6    ; GND_INT                  ;              ;
; F7    ; VCC_INT                  ;              ;
; F8    ; VCC_IO                   ;              ;
; F9    ; VCC_INT                  ;              ;
; F10   ; VCC_IO                   ;              ;
; F11   ; GND_INT                  ;              ;
; F12   ; VCC_INT                  ;              ;
; F13   ; TEST_DECODER[0]          ; LVTTL/LVCMOS ;
; F14   ; GND*                     ;              ;
; F15   ; GND*                     ;              ;
; F16   ; TEST_CODER[5]            ; LVTTL/LVCMOS ;
; G1    ; TEST_DECODER[11]         ; LVTTL/LVCMOS ;
; G2    ; GND*                     ;              ;
; G3    ; NC                       ;              ;
; G4    ; GND*                     ;              ;
; G5    ; GND*                     ;              ;
; G6    ; VCC_IO                   ;              ;
; G7    ; GND_INT                  ;              ;
; G8    ; VCC_IO                   ;              ;
; G9    ; GND                      ;              ;
; G10   ; GND_INT                  ;              ;
; G11   ; VCC_IO                   ;              ;
; G12   ; GND*                     ;              ;
; G13   ; GND*                     ;              ;
; G14   ; OUT_COUNT[1]             ; LVTTL/LVCMOS ;
; G15   ; OUT_COUNT[0]             ; LVTTL/LVCMOS ;
; G16   ; OUT_COUNT[2]             ; LVTTL/LVCMOS ;
; H1    ; NC                       ;              ;
; H2    ; GND*                     ;              ;
; H3    ; GND*                     ;              ;
; H4    ; GND*                     ;              ;
; H5    ; GND*                     ;              ;
; H6    ; VCC_INT                  ;              ;
; H7    ; VCC_INT                  ;              ;
; H8    ; GND                      ;              ;
; H9    ; GND                      ;              ;
; H10   ; VCC_INT                  ;              ;
; H11   ; VCC_IO                   ;              ;
; H12   ; TEST_DECODER[2]          ; LVTTL/LVCMOS ;
; H13   ; GND*                     ;              ;
; H14   ; TEST_DECODER[1]          ; LVTTL/LVCMOS ;
; H15   ; GND*                     ;              ;
; H16   ; NC                       ;              ;
; J1    ; NC                       ;              ;
; J2    ; TEST_CODER[15]           ; LVTTL/LVCMOS ;
; J3    ; GND*                     ;              ;
; J4    ; GND*                     ;              ;
; J5    ; GND*                     ;              ;
; J6    ; VCC_IO                   ;              ;
; J7    ; VCC_INT                  ;              ;
; J8    ; GND                      ;              ;
; J9    ; GND_INT                  ;              ;
; J10   ; VCC_INT                  ;              ;
; J11   ; VCC_INT                  ;              ;
; J12   ; GND*                     ;              ;
; J13   ; GND*                     ;              ;
; J14   ; GND*                     ;              ;
; J15   ; GND*                     ;              ;
; J16   ; GND*                     ;              ;
; K1    ; GND*                     ;              ;
; K2    ; TEST_CODER_STEP[1]       ; LVTTL/LVCMOS ;
; K3    ; NC                       ;              ;
; K4    ; GND*                     ;              ;
; K5    ; TEST_CODER_BUFFER_2[2]   ; LVTTL/LVCMOS ;
; K6    ; VCC_IO                   ;              ;
; K7    ; GND_INT                  ;              ;
; K8    ; VCC_IO                   ;              ;
; K9    ; VCC_INT                  ;              ;
; K10   ; GND                      ;              ;
; K11   ; VCC_IO                   ;              ;
; K12   ; GND*                     ;              ;
; K13   ; TEST_CODER_STEP[0]       ; LVTTL/LVCMOS ;
; K14   ; NC                       ;              ;
; K15   ; TEST_CODER_BUFFER_1[1]   ; LVTTL/LVCMOS ;
; K16   ; NC                       ;              ;
; L1    ; TEST_CODER_STEP[2]       ; LVTTL/LVCMOS ;
; L2    ; NC                       ;              ;
; L3    ; TEST_CODER_WORD[1]       ; LVTTL/LVCMOS ;
; L4    ; NC                       ;              ;
; L5    ; VCC_INT                  ;              ;
; L6    ; GND_INT                  ;              ;
; L7    ; VCC_INT                  ;              ;
; L8    ; CLK                      ; LVTTL/LVCMOS ;
; L9    ; VCC_CKLK                 ;              ;
; L10   ; VCC_IO                   ;              ;
; L11   ; GND_INT                  ;              ;
; L12   ; VCC_INT                  ;              ;
; L13   ; TEST_CODER_BUFFER_1[2]   ; LVTTL/LVCMOS ;
; L14   ; TEST_CODER_NUMBER_BUFFER ; LVTTL/LVCMOS ;
; L15   ; GND*                     ;              ;
; L16   ; TEST_CODER_BUFFER_2[1]   ; LVTTL/LVCMOS ;
; M1    ; GND*                     ;              ;
; M2    ; ERROR_BUFFER[1]          ; LVTTL/LVCMOS ;
; M3    ; GND*                     ;              ;
; M4    ; GND*                     ;              ;
; M5    ; GND                      ;              ;
; M6    ; VCC_IO                   ;              ;
; M7    ; GND*                     ;              ;
; M8    ; GND*                     ;              ;
; M9    ; GND+                     ;              ;
; M10   ; TEST_CODER[11]           ; LVTTL/LVCMOS ;
; M11   ; VCC_INT                  ;              ;
; M12   ; GND_INT                  ;              ;
; M13   ; GND*                     ;              ;
; M14   ; NC                       ;              ;
; M15   ; GND*                     ;              ;
; M16   ; NC                       ;              ;
; N1    ; GND*                     ;              ;
; N2    ; GND*                     ;              ;
; N3    ; GND*                     ;              ;
; N4    ; ^nCONFIG                 ;              ;
; N5    ; GND*                     ;              ;
; N6    ; GND*                     ;              ;
; N7    ; GND*                     ;              ;
; N8    ; TEST_DECODER[7]          ; LVTTL/LVCMOS ;
; N9    ; TEST_CODER[13]           ; LVTTL/LVCMOS ;
; N10   ; GND*                     ;              ;
; N11   ; GND*                     ;              ;
; N12   ; VCC_IO                   ;              ;
; N13   ; GND*                     ;              ;
; N14   ; TEST_DECODER[13]         ; LVTTL/LVCMOS ;
; N15   ; NC                       ;              ;
; N16   ; GND*                     ;              ;
; P1    ; ^MSEL0                   ;              ;
; P2    ; GND*                     ;              ;
; P3    ; GND*                     ;              ;
; P4    ; GND*                     ;              ;
; P5    ; GND*                     ;              ;
; P6    ; GND*                     ;              ;
; P7    ; TEST_CODER[7]            ; LVTTL/LVCMOS ;
; P8    ; GND*                     ;              ;
; P9    ; GND*                     ;              ;
; P10   ; GND*                     ;              ;
; P11   ; GND*                     ;              ;
; P12   ; GND*                     ;              ;
; P13   ; TEST_CODER_WORD[2]       ; LVTTL/LVCMOS ;
; P14   ; GND*                     ;              ;
; P15   ; #TMS                     ;              ;
; P16   ; GND*                     ;              ;
; R1    ; ^MSEL1                   ;              ;
; R2    ; VCC_INT                  ;              ;
; R3    ; GND*                     ;              ;
; R4    ; TEST_CODER[14]           ; LVTTL/LVCMOS ;
; R5    ; GND*                     ;              ;
; R6    ; TEST_CODER[12]           ; LVTTL/LVCMOS ;
; R7    ; TEST_DECODER[10]         ; LVTTL/LVCMOS ;
; R8    ; ERROR_WORD[0]            ; LVTTL/LVCMOS ;
; R9    ; GND*                     ;              ;
; R10   ; ERROR_BUFFER[0]          ; LVTTL/LVCMOS ;
; R11   ; GND*                     ;              ;
; R12   ; GND*                     ;              ;
; R13   ; TEST_DECODER[12]         ; LVTTL/LVCMOS ;
; R14   ; GND*                     ;              ;
; R15   ; TEST_CODER_OUTPUT        ; LVTTL/LVCMOS ;
; R16   ; #NTRST                   ;              ;
; T1    ; TEST_CODER[2]            ; LVTTL/LVCMOS ;
; T2    ; GND*                     ;              ;
; T3    ; GND*                     ;              ;
; T4    ; TEST_DECODER[3]          ; LVTTL/LVCMOS ;
; T5    ; GND*                     ;              ;
; T6    ; GND*                     ;              ;
; T7    ; GND*                     ;              ;
; T8    ; GND_CKLK                 ;              ;
; T9    ; TEST_DECODER[9]          ; LVTTL/LVCMOS ;
; T10   ; TEST_DECODER[8]          ; LVTTL/LVCMOS ;
; T11   ; GND*                     ;              ;
; T12   ; GND*                     ;              ;
; T13   ; TEST_CODER_BUFFER_2[0]   ; LVTTL/LVCMOS ;
; T14   ; GND*                     ;              ;
; T15   ; TEST_CODER_F2M           ; LVTTL/LVCMOS ;
; T16   ; ^nSTATUS                 ;              ;
+-------+--------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                       ;
+---------------------------------------------------------------------+---------+---------+--------------+--------------+
; Name                                                                ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+---------------------------------------------------------------------+---------+---------+--------------+--------------+
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_2[2]~6     ; LC1_E21 ; 1       ; Clock enable ; Non-global   ;
; SW_Count_Coder:Coder|DIV_F2M:DIV|F2M                                ; LC1_E35 ; 12      ; Clock        ; Internal     ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|sync_inner~2     ; LC5_C36 ; 1       ; Clock enable ; Non-global   ;
; SW_Count_Coder:Coder|Word_test:Word_test|inner_f2m                  ; LC4_B20 ; 4       ; Clock        ; Non-global   ;
; CLK                                                                 ; L8      ; 26      ; Clock        ; Pin          ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|sync_inner       ; LC1_C36 ; 8       ; Clock enable ; Non-global   ;
; RES_DEC                                                             ; E8      ; 16      ; Async. clear ; Pin          ;
; RES_COD                                                             ; B9      ; 19      ; Async. clear ; Pin          ;
; SW_Count_Coder:Coder|Word_test:Word_test|temp_buffer[0]~2           ; LC3_B20 ; 2       ; Clock enable ; Non-global   ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|word_inner[0]~13 ; LC3_C35 ; 1       ; Clock enable ; Non-global   ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|word_inner[1]~14 ; LC2_C35 ; 1       ; Clock enable ; Non-global   ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|word_inner[2]~15 ; LC1_C35 ; 1       ; Clock enable ; Non-global   ;
; SW_Count_Coder:Coder|DIV_F2M:DIV|Equal0~0                           ; LC3_E35 ; 2       ; Clock enable ; Non-global   ;
; SW_Count_Coder:Coder|Step_count:COUNT|Equal2~0                      ; LC6_E32 ; 2       ; Clock enable ; Non-global   ;
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_2[0]~5     ; LC7_E32 ; 1       ; Clock enable ; Non-global   ;
+---------------------------------------------------------------------+---------+---------+--------------+--------------+


+-------------------------------------------------------------------+
; Global & Other Fast Signals                                       ;
+--------------------------------------+---------+---------+--------+
; Name                                 ; Pin #   ; Fan-Out ; Global ;
+--------------------------------------+---------+---------+--------+
; SW_Count_Coder:Coder|DIV_F2M:DIV|F2M ; LC1_E35 ; 12      ; yes    ;
; CLK                                  ; L8      ; 26      ; yes    ;
; RES_DEC                              ; E8      ; 16      ; yes    ;
; RES_COD                              ; B9      ; 19      ; yes    ;
; ERROR_WORD[0]                        ; R8      ; 6       ; no     ;
; ERROR_WORD[1]                        ; A9      ; 6       ; no     ;
+--------------------------------------+---------+---------+--------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 2     ;
+--------+-------+


+--------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                ;
+----------------------------------------------------------------------+---------+
; Name                                                                 ; Fan-Out ;
+----------------------------------------------------------------------+---------+
; SW_Count_Coder:Coder|Form_word:Form_word|OUT_WORD~45                 ; 9       ;
; SW_Count_Coder:Coder|Step_count:COUNT|counter[1]~19                  ; 8       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|sync_inner~4      ; 8       ;
; SW_Count_Coder:Coder|Step_count:COUNT|counter[2]~20                  ; 8       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|count_status[1]~7 ; 7       ;
; SW_Count_Coder:Coder|DIV_F2M:DIV|counter[0]~5                        ; 7       ;
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_1[1]~29     ; 6       ;
; ERROR_WORD[0]                                                        ; 6       ;
; SW_Count_Coder:Coder|DIV_F2M:DIV|number~1                            ; 6       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|count_status[2]~6 ; 6       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|count_status[0]~5 ; 6       ;
; SW_Count_Coder:Coder|DIV_F2M:DIV|counter[1]~4                        ; 6       ;
; ERROR_WORD[1]                                                        ; 6       ;
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_1[0]~28     ; 5       ;
; SW_Count_Coder:Coder|Step_count:COUNT|counter[0]~18                  ; 5       ;
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_2[0]~7      ; 5       ;
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_2[1]~8      ; 5       ;
; SW_Count_Coder:Coder|DIV_F2M:DIV|counter[2]~6                        ; 5       ;
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_1[2]~30     ; 5       ;
; ERROR_BUFFER[1]                                                      ; 4       ;
; ERROR_BUFFER[0]                                                      ; 4       ;
; SW_Count_Coder:Coder|DIV_F2M:DIV|Equal1~1                            ; 4       ;
; SW_Count_Decoder:DEecoder|DIV_F2M:DIV|counter[0]~5                   ; 4       ;
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_2[2]~9      ; 4       ;
; SW_Count_Coder:Coder|Word_test:Word_test|inner_f2m~1                 ; 4       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|count[0]~11       ; 4       ;
; SW_Count_Coder:Coder|Step_count:COUNT|Equal2~3                       ; 4       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|count[1]~10       ; 4       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|count[2]~9        ; 3       ;
; ERROR_COUNTER[0]                                                     ; 3       ;
; ERROR_COUNTER[1]                                                     ; 3       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|word_inner[2]~22  ; 3       ;
; SW_Count_Decoder:DEecoder|DIV_F2M:DIV|counter[1]~4                   ; 3       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|Equal1~2          ; 3       ;
; SW_Count_Coder:Coder|Form_word:Form_word|Equal0~1                    ; 3       ;
; SW_Count_Coder:Coder|Word_test:Word_test|temp_buffer[0]~6            ; 2       ;
; SW_Count_Coder:Coder|Step_count:COUNT|Equal2~2                       ; 2       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|OUT_WORD[2]~11    ; 2       ;
; SW_Count_Decoder:DEecoder|DIV_F2M:DIV|counter[2]~6                   ; 2       ;
; SW_Count_Coder:Coder|Form_word:Form_word|OUT_WORD~48                 ; 2       ;
; SW_Count_Decoder:DEecoder|DIV_F2M:DIV|F2M~3                          ; 2       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|OUT_WORD[0]~9     ; 2       ;
; SW_Count_Coder:Coder|Form_word:Form_word|OUT_WORD~47                 ; 2       ;
; SW_Count_Coder:Coder|DIV_F2M:DIV|Equal0~1                            ; 2       ;
; SW_Count_Coder:Coder|Form_word:Form_word|Equal2~1                    ; 2       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|OUT_WORD[1]~10    ; 2       ;
; SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD|word_inner[1]~20  ; 1       ;
; SW_Count_Coder:Coder|Form_word:Form_word|OUT_WORD~51                 ; 1       ;
; SW_Count_Coder:Coder|Word_test:Word_test|OUT_WORD~30                 ; 1       ;
; SW_Count_Coder:Coder|Form_buffer:Form_buffer|buffer_temp_2[0]~10     ; 1       ;
+----------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                              ;
+--------------------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal                    ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+--------------------------------------+---------+-------+-----------------+---------------------------+----------+
; SW_Count_Coder:Coder|DIV_F2M:DIV|F2M ; LC1_E35 ; Clock ; no              ; yes                       ; +ve      ;
+--------------------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 202            ;
; 1                        ; 3              ;
; 2                        ; 1              ;
; 3                        ; 0              ;
; 4                        ; 2              ;
; 5                        ; 1              ;
; 6                        ; 0              ;
; 7                        ; 1              ;
; 8                        ; 6              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 204            ;
; 1                           ; 2              ;
; 2                           ; 0              ;
; 3                           ; 2              ;
; 4                           ; 3              ;
; 5                           ; 0              ;
; 6                           ; 3              ;
; 7                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 204            ;
; 1                          ; 2              ;
; 2                          ; 5              ;
; 3                          ; 1              ;
; 4                          ; 0              ;
; 5                          ; 0              ;
; 6                          ; 2              ;
; 7                          ; 0              ;
; 8                          ; 0              ;
; 9                          ; 0              ;
; 10                         ; 0              ;
; 11                         ; 0              ;
; 12                         ; 1              ;
; 13                         ; 0              ;
; 14                         ; 0              ;
; 15                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  1 / 72 ( 1 % )              ;
;  B    ;  1 / 144 ( < 1 % ) ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  C    ;  7 / 144 ( 5 % )   ;  0 / 72 ( 0 % )             ;  4 / 72 ( 6 % )              ;
;  D    ;  1 / 144 ( < 1 % ) ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
;  E    ;  15 / 144 ( 10 % ) ;  0 / 72 ( 0 % )             ;  11 / 72 ( 15 % )            ;
;  F    ;  0 / 144 ( 0 % )   ;  0 / 72 ( 0 % )             ;  0 / 72 ( 0 % )              ;
; Total ;  24 / 864 ( 3 % )  ;  0 / 432 ( 0 % )            ;  16 / 432 ( 4 % )            ;
+-------+--------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; 2     ;  0 / 24 ( 0 % )   ;
; 3     ;  0 / 24 ( 0 % )   ;
; 4     ;  0 / 24 ( 0 % )   ;
; 5     ;  0 / 24 ( 0 % )   ;
; 6     ;  0 / 24 ( 0 % )   ;
; 7     ;  0 / 24 ( 0 % )   ;
; 8     ;  0 / 24 ( 0 % )   ;
; 9     ;  0 / 24 ( 0 % )   ;
; 10    ;  0 / 24 ( 0 % )   ;
; 11    ;  0 / 24 ( 0 % )   ;
; 12    ;  0 / 24 ( 0 % )   ;
; 13    ;  0 / 24 ( 0 % )   ;
; 14    ;  0 / 24 ( 0 % )   ;
; 15    ;  0 / 24 ( 0 % )   ;
; 16    ;  0 / 24 ( 0 % )   ;
; 17    ;  0 / 24 ( 0 % )   ;
; 18    ;  0 / 24 ( 0 % )   ;
; 19    ;  1 / 24 ( 4 % )   ;
; 20    ;  0 / 24 ( 0 % )   ;
; 21    ;  1 / 24 ( 4 % )   ;
; 22    ;  0 / 24 ( 0 % )   ;
; 23    ;  0 / 24 ( 0 % )   ;
; 24    ;  0 / 24 ( 0 % )   ;
; 25    ;  0 / 24 ( 0 % )   ;
; 26    ;  1 / 24 ( 4 % )   ;
; 27    ;  0 / 24 ( 0 % )   ;
; 28    ;  0 / 24 ( 0 % )   ;
; 29    ;  1 / 24 ( 4 % )   ;
; 30    ;  2 / 24 ( 8 % )   ;
; 31    ;  1 / 24 ( 4 % )   ;
; 32    ;  0 / 24 ( 0 % )   ;
; 33    ;  0 / 24 ( 0 % )   ;
; 34    ;  1 / 24 ( 4 % )   ;
; 35    ;  1 / 24 ( 4 % )   ;
; 36    ;  1 / 24 ( 4 % )   ;
; Total ;  10 / 864 ( 1 % ) ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-----------------------------------+---------------------------------------------------+
; Resource                          ; Usage                                             ;
+-----------------------------------+---------------------------------------------------+
; Total logic elements              ; 73 / 1,728 ( 4 % )                                ;
; Registers                         ; 38 / 1,728 ( 2 % )                                ;
; Logic elements in carry chains    ; 0                                                 ;
; User inserted logic elements      ; 0                                                 ;
; I/O pins                          ; 59 / 176 ( 34 % )                                 ;
;     -- Clock pins                 ; 3 / 2 ( 150 % )                                   ;
;     -- Dedicated input pins       ; 5 / 4 ( 125 % )                                   ;
; Global signals                    ; 4                                                 ;
; EABs                              ; 0 / 6 ( 0 % )                                     ;
; Total memory bits                 ; 0 / 24,576 ( 0 % )                                ;
; Total RAM block bits              ; 0 / 24,576 ( 0 % )                                ;
; Maximum fan-out node              ; CLK                                               ;
; Maximum fan-out                   ; 26                                                ;
; Highest non-global fan-out signal ; SW_Count_Coder:Coder|Form_word:Form_word|OUT_WORD ;
; Highest non-global fan-out        ; 9                                                 ;
; Total fan-out                     ; 303                                               ;
; Average fan-out                   ; 2.30                                              ;
+-----------------------------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                    ;
+----------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------+--------------+
; Compilation Hierarchy Node       ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                             ; Library Name ;
+----------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------+--------------+
; |Base_SW_Rad                     ; 73 (0)      ; 38           ; 0           ; 59   ; 35 (0)       ; 10 (0)            ; 28 (0)           ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad                                                    ; work         ;
;    |SW_Count_Coder:Coder|        ; 49 (0)      ; 20           ; 0           ; 0    ; 29 (0)       ; 7 (0)             ; 13 (0)           ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Coder:Coder                               ; work         ;
;       |DIV_F2M:DIV|              ; 7 (7)       ; 5            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Coder:Coder|DIV_F2M:DIV                   ; work         ;
;       |Form_buffer:Form_buffer|  ; 12 (12)     ; 6            ; 0           ; 0    ; 6 (6)        ; 4 (4)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Coder:Coder|Form_buffer:Form_buffer       ; work         ;
;       |Form_word:Form_word|      ; 15 (15)     ; 0            ; 0           ; 0    ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Coder:Coder|Form_word:Form_word           ; work         ;
;       |Step_count:COUNT|         ; 5 (5)       ; 3            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Coder:Coder|Step_count:COUNT              ; work         ;
;       |Word_test:Word_test|      ; 10 (10)     ; 6            ; 0           ; 0    ; 4 (4)        ; 3 (3)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Coder:Coder|Word_test:Word_test           ; work         ;
;    |SW_Count_Decoder:DEecoder|   ; 24 (0)      ; 18           ; 0           ; 0    ; 6 (0)        ; 3 (0)             ; 15 (0)           ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Decoder:DEecoder                          ; work         ;
;       |DIV_F2M:DIV|              ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Decoder:DEecoder|DIV_F2M:DIV              ; work         ;
;       |Decoder_Reader:READ_WORD| ; 20 (20)     ; 14           ; 0           ; 0    ; 6 (6)        ; 3 (3)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |Base_SW_Rad|SW_Count_Decoder:DEecoder|Decoder_Reader:READ_WORD ; work         ;
+----------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------+
; Delay Chain Summary                               ;
+--------------------------+----------+-------------+
; Name                     ; Pin Type ; Pad to Core ;
+--------------------------+----------+-------------+
; CLK                      ; Input    ; OFF         ;
; RES_DEC                  ; Input    ; OFF         ;
; ERROR_COUNTER[0]         ; Input    ; ON          ;
; ERROR_COUNTER[1]         ; Input    ; ON          ;
; RES_COD                  ; Input    ; OFF         ;
; ERROR_BUFFER[0]          ; Input    ; ON          ;
; ERROR_BUFFER[1]          ; Input    ; ON          ;
; ERROR_WORD[0]            ; Input    ; OFF         ;
; ERROR_WORD[1]            ; Input    ; ON          ;
; OUT_COUNT[0]             ; Output   ; OFF         ;
; OUT_COUNT[1]             ; Output   ; OFF         ;
; OUT_COUNT[2]             ; Output   ; OFF         ;
; TEST_CODER_STEP[0]       ; Output   ; OFF         ;
; TEST_CODER_STEP[1]       ; Output   ; OFF         ;
; TEST_CODER_STEP[2]       ; Output   ; OFF         ;
; TEST_CODER_F2M           ; Output   ; OFF         ;
; TEST_CODER_BUFFER_1[0]   ; Output   ; OFF         ;
; TEST_CODER_BUFFER_1[1]   ; Output   ; OFF         ;
; TEST_CODER_BUFFER_1[2]   ; Output   ; OFF         ;
; TEST_CODER_BUFFER_2[0]   ; Output   ; OFF         ;
; TEST_CODER_BUFFER_2[1]   ; Output   ; OFF         ;
; TEST_CODER_BUFFER_2[2]   ; Output   ; OFF         ;
; TEST_CODER_NUMBER_BUFFER ; Output   ; OFF         ;
; TEST_CODER_OUTPUT        ; Output   ; OFF         ;
; TEST_CODER_WORD[0]       ; Output   ; OFF         ;
; TEST_CODER_WORD[1]       ; Output   ; OFF         ;
; TEST_CODER_WORD[2]       ; Output   ; OFF         ;
; TEST_CODER[0]            ; Output   ; OFF         ;
; TEST_CODER[1]            ; Output   ; OFF         ;
; TEST_CODER[2]            ; Output   ; OFF         ;
; TEST_CODER[3]            ; Output   ; OFF         ;
; TEST_CODER[4]            ; Output   ; OFF         ;
; TEST_CODER[5]            ; Output   ; OFF         ;
; TEST_CODER[6]            ; Output   ; OFF         ;
; TEST_CODER[7]            ; Output   ; OFF         ;
; TEST_CODER[8]            ; Output   ; OFF         ;
; TEST_CODER[9]            ; Output   ; OFF         ;
; TEST_CODER[10]           ; Output   ; OFF         ;
; TEST_CODER[11]           ; Output   ; OFF         ;
; TEST_CODER[12]           ; Output   ; OFF         ;
; TEST_CODER[13]           ; Output   ; OFF         ;
; TEST_CODER[14]           ; Output   ; OFF         ;
; TEST_CODER[15]           ; Output   ; OFF         ;
; TEST_DECODER[0]          ; Output   ; OFF         ;
; TEST_DECODER[1]          ; Output   ; OFF         ;
; TEST_DECODER[2]          ; Output   ; OFF         ;
; TEST_DECODER[3]          ; Output   ; OFF         ;
; TEST_DECODER[4]          ; Output   ; OFF         ;
; TEST_DECODER[5]          ; Output   ; OFF         ;
; TEST_DECODER[6]          ; Output   ; OFF         ;
; TEST_DECODER[7]          ; Output   ; OFF         ;
; TEST_DECODER[8]          ; Output   ; OFF         ;
; TEST_DECODER[9]          ; Output   ; OFF         ;
; TEST_DECODER[10]         ; Output   ; OFF         ;
; TEST_DECODER[11]         ; Output   ; OFF         ;
; TEST_DECODER[12]         ; Output   ; OFF         ;
; TEST_DECODER[13]         ; Output   ; OFF         ;
; TEST_DECODER[14]         ; Output   ; OFF         ;
; TEST_DECODER[15]         ; Output   ; OFF         ;
+--------------------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Project/SWork/SW_rad_vhdl/Quartus_proj_2/Rad_Base.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Jan 09 16:50:40 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Rad_Base -c Rad_Base
Info: Selected device EPF10K30EFC256-3 for design "Rad_Base"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Jan 09 2018 at 16:50:40
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 230 megabytes
    Info: Processing ended: Tue Jan 09 16:50:41 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


