 
****************************************
Report : port
Design : SYS_TOP
Version: K-2015.06
Date   : Sat Oct 15 02:44:48 2022
****************************************


                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
REF_CLK        in      0.0000   0.0000   --      --      --         
RST            in      0.0000   0.0000   --      --      --         
RX_IN          in      0.0000   0.0000    1.50    0.18   --         
SE             in      0.0000   0.0000   --      --      --         
SI[0]          in      0.0000   0.0000   --      --      --         
SI[1]          in      0.0000   0.0000   --      --      --         
SI[2]          in      0.0000   0.0000   --      --      --         
UART_CLK       in      0.0000   0.0000   --      --      --         
scan_clk       in      0.0000   0.0000   --      --      --         
scan_rst       in      0.0000   0.0000   --      --      --         
test_mode      in      0.0000   0.0000   --      --      --         
SO[0]          out     0.0000   0.0000   --      --      --         
SO[1]          out     0.0000   0.0000   --      --      --         
SO[2]          out     0.0000   0.0000   --      --      --         
TX_OUT         out     0.5000   0.0000   --      --      --         
par_err        out     0.5000   0.0000   --      --      --         
stp_err        out     0.5000   0.0000   --      --      --         

1
