
\tableofcontents


\section{Prefacio}
\section{Lista de figuras}
\section{Resumen}
\section{Abstract}
\section{Introducción}
\section{Antecedentes}
\section{Justificación}
\section{Objetivos}
\subsection{Objetivo General}
\subsection{Objetivos específicos}
\section{Alcance}
\section{Marco teórico}
\subsection{Diseño de VLSI}
\subsubsection{Flujo de diseño}
\subsubsubsection{Front-End}
\subsubsubsection{Back-End}
\subsubsection{Lenguaje Descriptor de Hardware}
\subsection{Verilog y VHDL}
\subsection{VCS}
\subsubsection{Flujos de VCS}
\subsection{Verdi}
\subsubsection{Funciones principales}
\subsubsection{Depuración de SystemVerilog Testbench}
\subsubsection{Mas acerca de Verdi}
\subsection{Extracción de parásitos}
\subsection{StarRC}
\subsection{HSPICE}
\section{Metodología}
\section{Herramientas utilizadas}
\section{Análisis de Resultados}
\section{Verificación de resultados}
\section{Proceso para la verificación y para las simulaciones}
\section{Conclusiones}
\section{Recomendaciones}
\section{Bibliografía}
\section{Anexos}



