TimeQuest Timing Analyzer report for Lab4
Tue Dec 10 09:23:54 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Control_Unit:CU|c_state.state0'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Control_Unit:CU|c_state.state0'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'Control_Unit:CU|c_state.state0'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'Control_Unit:CU|c_state.state0'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab4                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; CLK                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                            ;
; Control_Unit:CU|c_state.state0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control_Unit:CU|c_state.state0 } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 143.82 MHz ; 143.82 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -5.996 ; -199.869      ;
; Control_Unit:CU|c_state.state0 ; -2.337 ; -16.730       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -3.105 ; -19.151       ;
; Control_Unit:CU|c_state.state0 ; 1.033  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.380 ; -45.380       ;
; Control_Unit:CU|c_state.state0 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                              ;
+--------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -5.996 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 6.280      ;
; -5.994 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 6.278      ;
; -5.994 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 6.278      ;
; -5.992 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 6.276      ;
; -5.987 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 6.273      ;
; -5.985 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 6.271      ;
; -5.985 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 6.271      ;
; -5.983 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 6.269      ;
; -5.953 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.989      ;
; -5.951 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.987      ;
; -5.951 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.987      ;
; -5.949 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.985      ;
; -5.949 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 6.233      ;
; -5.946 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 6.230      ;
; -5.940 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 6.226      ;
; -5.937 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 6.223      ;
; -5.927 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.963      ;
; -5.925 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.961      ;
; -5.925 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.961      ;
; -5.923 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.959      ;
; -5.906 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.942      ;
; -5.903 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.939      ;
; -5.882 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.299      ;
; -5.880 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.916      ;
; -5.880 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.297      ;
; -5.880 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.297      ;
; -5.878 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.295      ;
; -5.877 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.913      ;
; -5.835 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.252      ;
; -5.832 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.249      ;
; -5.807 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.253     ; 6.090      ;
; -5.807 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.253     ; 6.090      ;
; -5.798 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.251     ; 6.083      ;
; -5.798 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.251     ; 6.083      ;
; -5.775 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.812      ;
; -5.773 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.810      ;
; -5.773 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.810      ;
; -5.771 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.808      ;
; -5.764 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 6.799      ;
; -5.764 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 6.799      ;
; -5.755 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 6.039      ;
; -5.746 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 6.032      ;
; -5.738 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 6.773      ;
; -5.738 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 6.773      ;
; -5.735 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.129     ; 6.142      ;
; -5.733 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.129     ; 6.140      ;
; -5.733 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.129     ; 6.140      ;
; -5.731 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.129     ; 6.138      ;
; -5.728 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.765      ;
; -5.725 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.762      ;
; -5.712 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.748      ;
; -5.704 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 5.988      ;
; -5.701 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.252     ; 5.985      ;
; -5.695 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 5.981      ;
; -5.693 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.120     ; 6.109      ;
; -5.693 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.120     ; 6.109      ;
; -5.692 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.250     ; 5.978      ;
; -5.688 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.129     ; 6.095      ;
; -5.686 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.722      ;
; -5.685 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.129     ; 6.092      ;
; -5.661 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.697      ;
; -5.659 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.695      ;
; -5.658 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.694      ;
; -5.657 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.693      ;
; -5.657 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.693      ;
; -5.655 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.691      ;
; -5.653 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.689      ;
; -5.651 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.687      ;
; -5.651 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.687      ;
; -5.649 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.685      ;
; -5.641 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.058      ;
; -5.635 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.671      ;
; -5.632 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.668      ;
; -5.629 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.253     ; 5.912      ;
; -5.629 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.253     ; 5.912      ;
; -5.620 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.251     ; 5.905      ;
; -5.620 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.251     ; 5.905      ;
; -5.612 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.648      ;
; -5.609 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.645      ;
; -5.606 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.642      ;
; -5.603 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.639      ;
; -5.590 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.007      ;
; -5.587 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.119     ; 6.004      ;
; -5.586 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 6.621      ;
; -5.586 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 6.621      ;
; -5.586 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.622      ;
; -5.586 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 6.622      ;
; -5.583 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.620      ;
; -5.581 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.618      ;
; -5.581 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.618      ;
; -5.579 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.616      ;
; -5.560 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 6.595      ;
; -5.560 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 6.595      ;
; -5.556 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.593      ;
; -5.554 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.591      ;
; -5.554 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.591      ;
; -5.552 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.589      ;
; -5.546 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.130     ; 5.952      ;
; -5.546 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; -0.130     ; 5.952      ;
; -5.536 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 6.573      ;
+--------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Control_Unit:CU|c_state.state0'                                                                                                            ;
+--------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.337 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.389      ; 1.420      ;
; -2.139 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.389      ; 1.222      ;
; -2.112 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.251      ; 1.863      ;
; -2.051 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.389      ; 1.134      ;
; -1.920 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAB[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.249      ; 1.659      ;
; -1.865 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[1]  ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.127      ; 1.427      ;
; -1.839 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAB[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.249      ; 1.578      ;
; -1.815 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.251      ; 1.566      ;
; -1.691 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.210      ; 1.435      ;
; -1.646 ; Control_Unit:CU|c_state.state6 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.251      ; 1.397      ;
; -1.575 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAB[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.128      ; 1.454      ;
; -1.573 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.210      ; 1.317      ;
; -1.547 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|RAA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.118      ; 1.291      ;
; -1.474 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.210      ; 1.218      ;
; -1.462 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[2]  ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.117      ; 0.992      ;
; -1.239 ; Control_Unit:CU|c_state.state6 ; Control_Unit:CU|S_shift[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.119      ; 0.994      ;
; -0.982 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[2]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.210      ; 0.743      ;
+--------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                 ;
+--------+------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                    ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -3.105 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state1             ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 3.521      ; 0.932      ;
; -2.605 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state1             ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 3.521      ; 0.932      ;
; -2.556 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0             ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 0.657      ;
; -2.056 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0             ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 0.657      ;
; -0.626 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~29   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.588      ;
; -0.626 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~31   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.588      ;
; -0.626 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~30   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.588      ;
; -0.563 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~16   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.651      ;
; -0.563 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~17   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.651      ;
; -0.563 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~19   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.651      ;
; -0.563 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~18   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.651      ;
; -0.551 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~8    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 2.662      ;
; -0.551 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~24   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 2.662      ;
; -0.551 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~9    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 2.662      ;
; -0.551 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~25   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 2.662      ;
; -0.551 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~27   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 2.662      ;
; -0.551 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~11   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 2.662      ;
; -0.551 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~10   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 2.662      ;
; -0.551 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~26   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.697      ; 2.662      ;
; -0.433 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~12   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.781      ;
; -0.433 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~13   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.781      ;
; -0.433 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~15   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.781      ;
; -0.433 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~14   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.781      ;
; -0.387 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~4    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.827      ;
; -0.387 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~5    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.827      ;
; -0.387 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~7    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.827      ;
; -0.387 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~6    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.827      ;
; -0.350 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~0    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.864      ;
; -0.350 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~1    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.864      ;
; -0.350 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~3    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.864      ;
; -0.350 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~2    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 2.864      ;
; -0.188 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~28   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 3.026      ;
; -0.126 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~29   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.588      ;
; -0.126 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~31   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.588      ;
; -0.126 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~30   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.588      ;
; -0.063 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~16   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.651      ;
; -0.063 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~17   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.651      ;
; -0.063 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~19   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.651      ;
; -0.063 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~18   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.651      ;
; -0.051 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~8    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 2.662      ;
; -0.051 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~24   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 2.662      ;
; -0.051 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~9    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 2.662      ;
; -0.051 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~25   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 2.662      ;
; -0.051 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~27   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 2.662      ;
; -0.051 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~11   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 2.662      ;
; -0.051 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~10   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 2.662      ;
; -0.051 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~26   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.697      ; 2.662      ;
; -0.021 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~20   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 3.193      ;
; -0.021 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~21   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 3.193      ;
; -0.021 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~23   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 3.193      ;
; -0.021 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~22   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 2.698      ; 3.193      ;
; 0.067  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~12   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.781      ;
; 0.067  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~13   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.781      ;
; 0.067  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~15   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.781      ;
; 0.067  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~14   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.781      ;
; 0.113  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~4    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.827      ;
; 0.113  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~5    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.827      ;
; 0.113  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~7    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.827      ;
; 0.113  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~6    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.827      ;
; 0.150  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~0    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.864      ;
; 0.150  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~1    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.864      ;
; 0.150  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~3    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.864      ;
; 0.150  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~2    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 2.864      ;
; 0.312  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~28   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 3.026      ;
; 0.479  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~20   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 3.193      ;
; 0.479  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~21   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 3.193      ;
; 0.479  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~23   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 3.193      ;
; 0.479  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~22   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 2.698      ; 3.193      ;
; 0.681  ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|c_state.state6             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.947      ;
; 0.814  ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state4             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.080      ;
; 0.817  ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state7             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.083      ;
; 0.870  ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|c_state.state5             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.136      ;
; 1.086  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:Reg1|data_out[3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.120     ; 0.732      ;
; 1.107  ; Control_Unit:CU|c_state.state2           ; Control_Unit:CU|c_state.state3             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.373      ;
; 1.164  ; Control_Unit:CU|c_state.state7           ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; CLK                            ; CLK         ; 0.000        ; -0.001     ; 1.429      ;
; 1.164  ; Control_Unit:CU|c_state.state7           ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ; CLK                            ; CLK         ; 0.000        ; -0.001     ; 1.429      ;
; 1.164  ; Control_Unit:CU|c_state.state7           ; Data_Path:DP|Register4Bit:Reg1|data_out[3] ; CLK                            ; CLK         ; 0.000        ; -0.001     ; 1.429      ;
; 1.330  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.120     ; 0.976      ;
; 1.335  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.120     ; 0.981      ;
; 1.415  ; Control_Unit:CU|c_state.state7           ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.681      ;
; 1.508  ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|c_state.state0             ; CLK                            ; CLK         ; 0.000        ; -0.002     ; 1.772      ;
; 1.689  ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|c_state.state7             ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.119     ; 1.336      ;
; 1.794  ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.117     ; 1.443      ;
; 1.920  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~14   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.120     ; 1.566      ;
; 1.981  ; Control_Unit:CU|c_state.state3           ; Control_Unit:CU|c_state.state4             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.247      ;
; 1.981  ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.127     ; 1.620      ;
; 2.051  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.119     ; 1.698      ;
; 2.107  ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.118     ; 1.755      ;
; 2.163  ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.429      ;
; 2.169  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; CLK                            ; CLK         ; 0.000        ; 0.001      ; 2.436      ;
; 2.171  ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|c_state.state2             ; CLK                            ; CLK         ; 0.000        ; -0.822     ; 1.615      ;
; 2.197  ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.463      ;
; 2.211  ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state4             ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.117     ; 1.860      ;
; 2.261  ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.118     ; 1.909      ;
; 2.267  ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 2.533      ;
; 2.294  ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.128     ; 1.932      ;
; 2.296  ; Control_Unit:CU|c_state.state1           ; Data_Path:DP|RegisterFile:Reg|regfile~14   ; CLK                            ; CLK         ; 0.000        ; -0.823     ; 1.739      ;
; 2.350  ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~29   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.211     ; 1.905      ;
; 2.350  ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~31   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.211     ; 1.905      ;
; 2.350  ; Control_Unit:CU|WA[1]                    ; Data_Path:DP|RegisterFile:Reg|regfile~30   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; -0.211     ; 1.905      ;
+--------+------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Control_Unit:CU|c_state.state0'                                                                                                            ;
+-------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                    ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.033 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[2]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.210      ; 0.743      ;
; 1.245 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.389      ; 1.134      ;
; 1.333 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.389      ; 1.222      ;
; 1.375 ; Control_Unit:CU|c_state.state6 ; Control_Unit:CU|S_shift[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.119      ; 0.994      ;
; 1.375 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[2]  ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.117      ; 0.992      ;
; 1.508 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.210      ; 1.218      ;
; 1.531 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.389      ; 1.420      ;
; 1.607 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.210      ; 1.317      ;
; 1.646 ; Control_Unit:CU|c_state.state6 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.251      ; 1.397      ;
; 1.673 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|RAA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.118      ; 1.291      ;
; 1.725 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.210      ; 1.435      ;
; 1.800 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[1]  ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.127      ; 1.427      ;
; 1.815 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.251      ; 1.566      ;
; 1.826 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAB[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.128      ; 1.454      ;
; 1.829 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAB[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.249      ; 1.578      ;
; 1.910 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAB[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.249      ; 1.659      ;
; 2.112 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.251      ; 1.863      ;
+-------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state4             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state4             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state5             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state5             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state6             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state6             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state7             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state7             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~4    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~4    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~5    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~6    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~6    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~7    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~7    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~8    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~8    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~9    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state1|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state1|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state2|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[0]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[0]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_shift[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_shift[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[0]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[0]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[1]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[1]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_shift[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_shift[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[1]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[2]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[2]              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DataIn[*]  ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; 0.632 ; 0.632 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; 0.621 ; 0.621 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; 4.305 ; 4.305 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
; Start      ; CLK        ; 3.168 ; 3.168 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DataIn[*]  ; CLK        ; 0.589  ; 0.589  ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; 0.050  ; 0.050  ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; 0.589  ; 0.589  ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; -3.077 ; -3.077 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; -3.603 ; -3.603 ; Rise       ; CLK             ;
; Start      ; CLK        ; -2.114 ; -2.114 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 6.672 ; 6.672 ; Rise       ; CLK             ;
; Out[*]    ; CLK        ; 6.943 ; 6.943 ; Rise       ; CLK             ;
;  Out[0]   ; CLK        ; 6.943 ; 6.943 ; Rise       ; CLK             ;
;  Out[1]   ; CLK        ; 6.536 ; 6.536 ; Rise       ; CLK             ;
;  Out[2]   ; CLK        ; 6.585 ; 6.585 ; Rise       ; CLK             ;
;  Out[3]   ; CLK        ; 6.362 ; 6.362 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 6.672 ; 6.672 ; Rise       ; CLK             ;
; Out[*]    ; CLK        ; 6.362 ; 6.362 ; Rise       ; CLK             ;
;  Out[0]   ; CLK        ; 6.943 ; 6.943 ; Rise       ; CLK             ;
;  Out[1]   ; CLK        ; 6.536 ; 6.536 ; Rise       ; CLK             ;
;  Out[2]   ; CLK        ; 6.585 ; 6.585 ; Rise       ; CLK             ;
;  Out[3]   ; CLK        ; 6.362 ; 6.362 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -2.128 ; -66.997       ;
; Control_Unit:CU|c_state.state0 ; -0.940 ; -6.620        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.738 ; -22.751       ;
; Control_Unit:CU|c_state.state0 ; 0.952  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.380 ; -45.380       ;
; Control_Unit:CU|c_state.state0 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                              ;
+--------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.128 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.742      ;
; -2.126 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.740      ;
; -2.124 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.738      ;
; -2.122 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.736      ;
; -2.110 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.723      ;
; -2.108 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.721      ;
; -2.106 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.719      ;
; -2.104 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.718      ;
; -2.104 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.717      ;
; -2.101 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.715      ;
; -2.086 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.699      ;
; -2.083 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.696      ;
; -2.079 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.743      ;
; -2.077 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.741      ;
; -2.075 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.739      ;
; -2.073 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.737      ;
; -2.055 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.719      ;
; -2.053 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.085      ;
; -2.052 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.716      ;
; -2.051 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.083      ;
; -2.049 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.081      ;
; -2.047 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.079      ;
; -2.040 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.072      ;
; -2.038 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.070      ;
; -2.036 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.068      ;
; -2.034 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.066      ;
; -2.029 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.061      ;
; -2.026 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.058      ;
; -2.020 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.677      ;
; -2.018 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.632      ;
; -2.018 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.675      ;
; -2.016 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.048      ;
; -2.016 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.629      ;
; -2.016 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.629      ;
; -2.016 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.673      ;
; -2.014 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.671      ;
; -2.013 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 3.045      ;
; -2.000 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.613      ;
; -1.998 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.080      ; 2.610      ;
; -1.998 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.080      ; 2.610      ;
; -1.996 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.653      ;
; -1.993 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.607      ;
; -1.993 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.650      ;
; -1.990 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.604      ;
; -1.976 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 3.009      ;
; -1.975 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.588      ;
; -1.974 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 3.007      ;
; -1.972 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 3.005      ;
; -1.972 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.585      ;
; -1.970 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 3.003      ;
; -1.969 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.633      ;
; -1.967 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.131      ; 2.630      ;
; -1.967 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.131      ; 2.630      ;
; -1.952 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.985      ;
; -1.949 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.982      ;
; -1.944 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.608      ;
; -1.943 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.975      ;
; -1.942 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.974      ;
; -1.941 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 2.972      ;
; -1.941 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 2.972      ;
; -1.941 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.132      ; 2.605      ;
; -1.940 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.972      ;
; -1.940 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.553      ;
; -1.939 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.552      ;
; -1.938 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.970      ;
; -1.936 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.968      ;
; -1.930 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.962      ;
; -1.928 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 2.959      ;
; -1.928 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; CLK                            ; CLK         ; 1.000        ; -0.001     ; 2.959      ;
; -1.922 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.080      ; 2.534      ;
; -1.921 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.080      ; 2.533      ;
; -1.918 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.950      ;
; -1.918 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.950      ;
; -1.915 ; Data_Path:DP|RegisterFile:Reg|regfile~4  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.947      ;
; -1.915 ; Data_Path:DP|RegisterFile:Reg|regfile~0  ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.947      ;
; -1.913 ; Control_Unit:CU|RAB[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.082      ; 2.527      ;
; -1.910 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.567      ;
; -1.908 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.124      ; 2.564      ;
; -1.908 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~26 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.124      ; 2.564      ;
; -1.905 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.937      ;
; -1.902 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.934      ;
; -1.896 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.928      ;
; -1.895 ; Control_Unit:CU|RAA[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~2  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.081      ; 2.508      ;
; -1.894 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.926      ;
; -1.892 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.924      ;
; -1.891 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.131      ; 2.554      ;
; -1.890 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.922      ;
; -1.890 ; Control_Unit:CU|RAA[1]                   ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.131      ; 2.553      ;
; -1.885 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~30 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.542      ;
; -1.882 ; Control_Unit:CU|RAB[0]                   ; Data_Path:DP|RegisterFile:Reg|regfile~18 ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.500        ; 0.125      ; 2.539      ;
; -1.877 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.910      ;
; -1.875 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.908      ;
; -1.873 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.906      ;
; -1.872 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.904      ;
; -1.871 ; Data_Path:DP|RegisterFile:Reg|regfile~9  ; Data_Path:DP|RegisterFile:Reg|regfile~17 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.904      ;
; -1.870 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~1  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.903      ;
; -1.869 ; Data_Path:DP|RegisterFile:Reg|regfile~16 ; Data_Path:DP|RegisterFile:Reg|regfile~22 ; CLK                            ; CLK         ; 1.000        ; 0.000      ; 2.901      ;
; -1.868 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~13 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.901      ;
; -1.866 ; Data_Path:DP|RegisterFile:Reg|regfile~25 ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.899      ;
; -1.866 ; Data_Path:DP|RegisterFile:Reg|regfile~24 ; Data_Path:DP|RegisterFile:Reg|regfile~29 ; CLK                            ; CLK         ; 1.000        ; 0.001      ; 2.899      ;
+--------+------------------------------------------+------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Control_Unit:CU|c_state.state0'                                                                                                            ;
+--------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+
; -0.940 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.000      ; 0.657      ;
; -0.860 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.000      ; 0.577      ;
; -0.850 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.082     ; 0.849      ;
; -0.816 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; 0.000      ; 0.533      ;
; -0.784 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAB[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.083     ; 0.775      ;
; -0.758 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[1]  ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.127     ; 0.676      ;
; -0.745 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAB[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.083     ; 0.736      ;
; -0.728 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.082     ; 0.727      ;
; -0.682 ; Control_Unit:CU|c_state.state6 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.082     ; 0.681      ;
; -0.643 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.081     ; 0.661      ;
; -0.622 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAB[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.126     ; 0.681      ;
; -0.611 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|RAA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.133     ; 0.605      ;
; -0.600 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.081     ; 0.618      ;
; -0.595 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[2]  ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.133     ; 0.493      ;
; -0.556 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.081     ; 0.574      ;
; -0.473 ; Control_Unit:CU|c_state.state6 ; Control_Unit:CU|S_shift[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.131     ; 0.478      ;
; -0.344 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[2]      ; CLK          ; Control_Unit:CU|c_state.state0 ; 0.500        ; -0.081     ; 0.371      ;
+--------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                 ;
+--------+------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                    ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.738 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state1             ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.893      ; 0.448      ;
; -1.596 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0             ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 0.367      ;
; -1.238 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state1             ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.893      ; 0.448      ;
; -1.096 ; Control_Unit:CU|c_state.state0           ; Control_Unit:CU|c_state.state0             ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 0.367      ;
; -0.693 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~29   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.271      ;
; -0.693 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~31   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.271      ;
; -0.693 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~30   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.271      ;
; -0.682 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~16   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.282      ;
; -0.682 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~17   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.282      ;
; -0.682 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~19   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.282      ;
; -0.682 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~18   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.282      ;
; -0.675 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~8    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 1.288      ;
; -0.675 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~9    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 1.288      ;
; -0.675 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~11   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 1.288      ;
; -0.675 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~10   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 1.288      ;
; -0.674 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~24   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 1.289      ;
; -0.674 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~25   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 1.289      ;
; -0.674 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~27   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 1.289      ;
; -0.674 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~26   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.670      ; 1.289      ;
; -0.602 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~12   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.362      ;
; -0.602 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~13   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.362      ;
; -0.602 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~15   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.362      ;
; -0.602 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~14   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.362      ;
; -0.590 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~0    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.374      ;
; -0.590 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~1    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.374      ;
; -0.590 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~3    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.374      ;
; -0.590 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~2    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.374      ;
; -0.574 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~4    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.390      ;
; -0.574 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~5    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.390      ;
; -0.574 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~7    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.390      ;
; -0.574 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~6    ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.390      ;
; -0.498 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~28   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.672      ; 1.467      ;
; -0.413 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~20   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.551      ;
; -0.413 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~21   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.551      ;
; -0.413 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~23   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.551      ;
; -0.413 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~22   ; Control_Unit:CU|c_state.state0 ; CLK         ; 0.000        ; 1.671      ; 1.551      ;
; -0.193 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~29   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.271      ;
; -0.193 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~31   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.271      ;
; -0.193 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~30   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.271      ;
; -0.182 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~16   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.282      ;
; -0.182 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~17   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.282      ;
; -0.182 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~19   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.282      ;
; -0.182 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~18   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.282      ;
; -0.175 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~8    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 1.288      ;
; -0.175 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~9    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 1.288      ;
; -0.175 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~11   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 1.288      ;
; -0.175 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~10   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 1.288      ;
; -0.174 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~24   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 1.289      ;
; -0.174 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~25   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 1.289      ;
; -0.174 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~27   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 1.289      ;
; -0.174 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~26   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.670      ; 1.289      ;
; -0.102 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~12   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.362      ;
; -0.102 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~13   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.362      ;
; -0.102 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~15   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.362      ;
; -0.102 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~14   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.362      ;
; -0.090 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~0    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.374      ;
; -0.090 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~1    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.374      ;
; -0.090 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~3    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.374      ;
; -0.090 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~2    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.374      ;
; -0.074 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~4    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.390      ;
; -0.074 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~5    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.390      ;
; -0.074 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~7    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.390      ;
; -0.074 ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~6    ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.390      ;
; 0.002  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~28   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.672      ; 1.467      ;
; 0.087  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~20   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.551      ;
; 0.087  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~21   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.551      ;
; 0.087  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~23   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.551      ;
; 0.087  ; Control_Unit:CU|c_state.state0           ; Data_Path:DP|RegisterFile:Reg|regfile~22   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 1.671      ; 1.551      ;
; 0.336  ; Control_Unit:CU|c_state.state5           ; Control_Unit:CU|c_state.state6             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.488      ;
; 0.371  ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state4             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.377  ; Control_Unit:CU|c_state.state6           ; Control_Unit:CU|c_state.state7             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.422  ; Control_Unit:CU|c_state.state4           ; Control_Unit:CU|c_state.state5             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.574      ;
; 0.530  ; Control_Unit:CU|c_state.state2           ; Control_Unit:CU|c_state.state3             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.682      ;
; 0.542  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:Reg1|data_out[3] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.131      ; 0.325      ;
; 0.615  ; Control_Unit:CU|c_state.state7           ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.767      ;
; 0.615  ; Control_Unit:CU|c_state.state7           ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.767      ;
; 0.615  ; Control_Unit:CU|c_state.state7           ; Data_Path:DP|Register4Bit:Reg1|data_out[3] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.767      ;
; 0.658  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.131      ; 0.441      ;
; 0.661  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.131      ; 0.444      ;
; 0.699  ; Control_Unit:CU|c_state.state7           ; Control_Unit:CU|c_state.state0             ; CLK                            ; CLK         ; 0.000        ; -0.002     ; 0.849      ;
; 0.730  ; Control_Unit:CU|c_state.state7           ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 0.882      ;
; 0.802  ; Control_Unit:CU|S_shift[1]               ; Control_Unit:CU|c_state.state7             ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.131      ; 0.585      ;
; 0.839  ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.133      ; 0.624      ;
; 0.854  ; Control_Unit:CU|c_state.state1           ; Control_Unit:CU|c_state.state2             ; CLK                            ; CLK         ; 0.000        ; -0.221     ; 0.785      ;
; 0.877  ; Control_Unit:CU|c_state.state1           ; Data_Path:DP|RegisterFile:Reg|regfile~14   ; CLK                            ; CLK         ; 0.000        ; -0.222     ; 0.807      ;
; 0.886  ; Control_Unit:CU|c_state.state3           ; Control_Unit:CU|c_state.state4             ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.038      ;
; 0.911  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|RegisterFile:Reg|regfile~14   ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.130      ; 0.693      ;
; 0.928  ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.127      ; 0.707      ;
; 0.935  ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; CLK                            ; CLK         ; 0.000        ; 0.001      ; 1.088      ;
; 0.967  ; Data_Path:DP|RegisterFile:Reg|regfile~6  ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; CLK                            ; CLK         ; 0.000        ; 0.001      ; 1.120      ;
; 0.970  ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.133      ; 0.755      ;
; 0.971  ; Data_Path:DP|RegisterFile:Reg|regfile~28 ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; CLK                            ; CLK         ; 0.000        ; 0.000      ; 1.123      ;
; 0.975  ; Control_Unit:CU|S_shift[1]               ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.131      ; 0.758      ;
; 1.009  ; Data_Path:DP|RegisterFile:Reg|regfile~12 ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; CLK                            ; CLK         ; 0.000        ; 0.001      ; 1.162      ;
; 1.018  ; Control_Unit:CU|S_ALU1[2]                ; Control_Unit:CU|c_state.state4             ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.133      ; 0.803      ;
; 1.035  ; Data_Path:DP|RegisterFile:Reg|regfile~10 ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; CLK                            ; CLK         ; 0.000        ; 0.002      ; 1.189      ;
; 1.059  ; Control_Unit:CU|S_ALU1[1]                ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.127      ; 0.838      ;
; 1.071  ; Control_Unit:CU|c_state.state1           ; Data_Path:DP|RegisterFile:Reg|regfile~21   ; CLK                            ; CLK         ; 0.000        ; -0.222     ; 1.001      ;
; 1.077  ; Data_Path:DP|RegisterFile:Reg|regfile~5  ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ; CLK                            ; CLK         ; 0.000        ; 0.001      ; 1.230      ;
; 1.078  ; Control_Unit:CU|S_ALU1[2]                ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ; Control_Unit:CU|c_state.state0 ; CLK         ; -0.500       ; 0.133      ; 0.863      ;
+--------+------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Control_Unit:CU|c_state.state0'                                                                                                            ;
+-------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                    ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+
; 0.952 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[2]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.081     ; 0.371      ;
; 1.033 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.000      ; 0.533      ;
; 1.077 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.000      ; 0.577      ;
; 1.109 ; Control_Unit:CU|c_state.state6 ; Control_Unit:CU|S_shift[1] ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.131     ; 0.478      ;
; 1.126 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|S_ALU1[2]  ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.133     ; 0.493      ;
; 1.155 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.081     ; 0.574      ;
; 1.157 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|WA[0]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; 0.000      ; 0.657      ;
; 1.199 ; Control_Unit:CU|c_state.state2 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.081     ; 0.618      ;
; 1.238 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|RAA[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.133     ; 0.605      ;
; 1.242 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|WA[1]      ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.081     ; 0.661      ;
; 1.263 ; Control_Unit:CU|c_state.state6 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.082     ; 0.681      ;
; 1.303 ; Control_Unit:CU|c_state.state3 ; Control_Unit:CU|S_ALU1[1]  ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.127     ; 0.676      ;
; 1.307 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAB[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.126     ; 0.681      ;
; 1.309 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.082     ; 0.727      ;
; 1.319 ; Control_Unit:CU|c_state.state4 ; Control_Unit:CU|RAB[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.083     ; 0.736      ;
; 1.358 ; Control_Unit:CU|c_state.state5 ; Control_Unit:CU|RAB[1]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.083     ; 0.775      ;
; 1.431 ; Control_Unit:CU|c_state.state7 ; Control_Unit:CU|RAA[0]     ; CLK          ; Control_Unit:CU|c_state.state0 ; -0.500       ; -0.082     ; 0.849      ;
+-------+--------------------------------+----------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state0             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state1             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state2             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state3             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state4             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state4             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state5             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state5             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state6             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state6             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control_Unit:CU|c_state.state7             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control_Unit:CU|c_state.state7             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|Register4Bit:Reg1|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~0    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~10   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~11   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~12   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~17   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~18   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~19   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~20   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~21   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~22   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~23   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~24   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~25   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~26   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~27   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~28   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~29   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~30   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~31   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~4    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~4    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~5    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~5    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~6    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~6    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~7    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~7    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~8    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~8    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~9    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Data_Path:DP|RegisterFile:Reg|regfile~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state1|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CU|c_state.state1|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CU|c_state.state2|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Control_Unit:CU|c_state.state0'                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[0]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA[1]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAA~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|RAA~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[0]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[0]|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|RAB[1]|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[1]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_ALU1[2]|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_shift[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; CU|S_shift[1]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[0]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[0]|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[1]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[1]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|WA[2]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Rise       ; CU|c_state.state0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAA[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[0]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[0]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|RAB[1]             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_ALU1[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_shift[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|S_shift[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[0]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[0]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[1]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[1]              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[2]              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Control_Unit:CU|c_state.state0 ; Fall       ; Control_Unit:CU|WA[2]              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DataIn[*]  ; CLK        ; 2.290  ; 2.290  ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; -0.074 ; -0.074 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; -0.076 ; -0.076 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; 2.231  ; 2.231  ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; 2.290  ; 2.290  ; Rise       ; CLK             ;
; Start      ; CLK        ; 1.715  ; 1.715  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DataIn[*]  ; CLK        ; 0.651  ; 0.651  ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; 0.400  ; 0.400  ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; 0.651  ; 0.651  ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; -1.649 ; -1.649 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; -1.886 ; -1.886 ; Rise       ; CLK             ;
; Start      ; CLK        ; -1.372 ; -1.372 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 3.811 ; 3.811 ; Rise       ; CLK             ;
; Out[*]    ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  Out[0]   ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  Out[1]   ; CLK        ; 3.749 ; 3.749 ; Rise       ; CLK             ;
;  Out[2]   ; CLK        ; 3.744 ; 3.744 ; Rise       ; CLK             ;
;  Out[3]   ; CLK        ; 3.647 ; 3.647 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 3.811 ; 3.811 ; Rise       ; CLK             ;
; Out[*]    ; CLK        ; 3.647 ; 3.647 ; Rise       ; CLK             ;
;  Out[0]   ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  Out[1]   ; CLK        ; 3.749 ; 3.749 ; Rise       ; CLK             ;
;  Out[2]   ; CLK        ; 3.744 ; 3.744 ; Rise       ; CLK             ;
;  Out[3]   ; CLK        ; 3.647 ; 3.647 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -5.996   ; -3.105  ; N/A      ; N/A     ; -1.380              ;
;  CLK                            ; -5.996   ; -3.105  ; N/A      ; N/A     ; -1.380              ;
;  Control_Unit:CU|c_state.state0 ; -2.337   ; 0.952   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                 ; -216.599 ; -22.751 ; 0.0      ; 0.0     ; -45.38              ;
;  CLK                            ; -199.869 ; -22.751 ; N/A      ; N/A     ; -45.380             ;
;  Control_Unit:CU|c_state.state0 ; -16.730  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DataIn[*]  ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; 0.632 ; 0.632 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; 0.621 ; 0.621 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; 4.305 ; 4.305 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; 4.410 ; 4.410 ; Rise       ; CLK             ;
; Start      ; CLK        ; 3.168 ; 3.168 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DataIn[*]  ; CLK        ; 0.651  ; 0.651  ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; 0.400  ; 0.400  ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; 0.651  ; 0.651  ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; -1.649 ; -1.649 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; -1.886 ; -1.886 ; Rise       ; CLK             ;
; Start      ; CLK        ; -1.372 ; -1.372 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 6.672 ; 6.672 ; Rise       ; CLK             ;
; Out[*]    ; CLK        ; 6.943 ; 6.943 ; Rise       ; CLK             ;
;  Out[0]   ; CLK        ; 6.943 ; 6.943 ; Rise       ; CLK             ;
;  Out[1]   ; CLK        ; 6.536 ; 6.536 ; Rise       ; CLK             ;
;  Out[2]   ; CLK        ; 6.585 ; 6.585 ; Rise       ; CLK             ;
;  Out[3]   ; CLK        ; 6.362 ; 6.362 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 3.811 ; 3.811 ; Rise       ; CLK             ;
; Out[*]    ; CLK        ; 3.647 ; 3.647 ; Rise       ; CLK             ;
;  Out[0]   ; CLK        ; 3.924 ; 3.924 ; Rise       ; CLK             ;
;  Out[1]   ; CLK        ; 3.749 ; 3.749 ; Rise       ; CLK             ;
;  Out[2]   ; CLK        ; 3.744 ; 3.744 ; Rise       ; CLK             ;
;  Out[3]   ; CLK        ; 3.647 ; 3.647 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK                            ; CLK                            ; 3452     ; 0        ; 0        ; 0        ;
; Control_Unit:CU|c_state.state0 ; CLK                            ; 34       ; 3316     ; 0        ; 0        ;
; CLK                            ; Control_Unit:CU|c_state.state0 ; 0        ; 0        ; 17       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLK                            ; CLK                            ; 3452     ; 0        ; 0        ; 0        ;
; Control_Unit:CU|c_state.state0 ; CLK                            ; 34       ; 3316     ; 0        ; 0        ;
; CLK                            ; Control_Unit:CU|c_state.state0 ; 0        ; 0        ; 17       ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 10 09:23:53 2024
Info: Command: quartus_sta Lab4 -c Lab4
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Control_Unit:CU|c_state.state0 Control_Unit:CU|c_state.state0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.996
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.996      -199.869 CLK 
    Info (332119):    -2.337       -16.730 Control_Unit:CU|c_state.state0 
Info (332146): Worst-case hold slack is -3.105
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.105       -19.151 CLK 
    Info (332119):     1.033         0.000 Control_Unit:CU|c_state.state0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -45.380 CLK 
    Info (332119):     0.500         0.000 Control_Unit:CU|c_state.state0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.128       -66.997 CLK 
    Info (332119):    -0.940        -6.620 Control_Unit:CU|c_state.state0 
Info (332146): Worst-case hold slack is -1.738
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.738       -22.751 CLK 
    Info (332119):     0.952         0.000 Control_Unit:CU|c_state.state0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -45.380 CLK 
    Info (332119):     0.500         0.000 Control_Unit:CU|c_state.state0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Tue Dec 10 09:23:54 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


