# ENGG56 ‚Äì Projeto de Circuitos Integrados Digitais (2025.2)

Este reposit√≥rio cont√©m a implementa√ß√£o em Verilog, simula√ß√µes funcionais e an√°lises temporais referentes ao **Trabalho em Grupo** da disciplina **ENGG56 ‚Äì Projeto de Circuitos Integrados Digitais**, ministrada pelo Prof. Wagner L. A. de Oliveira, na **UFBA**.

O projeto foi desenvolvido visando s√≠ntese no **Quartus** para a placa **DE2-115**, com simula√ß√µes no **ModelSim** e an√°lise temporal via **TimeQuest Timing Analyzer**, conforme solicitado no enunciado.

---

Cada quest√£o foi organizada em diret√≥rios independentes, permitindo compila√ß√£o, simula√ß√£o e an√°lise temporal separadas.

---

## ‚öôÔ∏è Ferramentas Utilizadas

- Quartus Prime ‚Äì S√≠ntese e place&route (DE2-115)
- ModelSim ‚Äì Simula√ß√£o funcional (testbench)
- TimeQuest Timing Analyzer ‚Äì An√°lise temporal
- Verilog HDL ‚Äì Descri√ß√£o dos circuitos
- LaTeX ‚Äì Elabora√ß√£o do relat√≥rio


---

## üë• Autores

- Jo√£o Pedro da Silva Cerqueira
- Felipe Chieh Chih Apenburg Ma

---


