<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:19.3519</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0116992</applicationNumber><claimCount>44</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>백플래인 기판, 표시 장치 및 타일형 표시 장치</inventionTitle><inventionTitleEng>BACKPLANE SUBSTRATE, DISPLAY DEVICE AND TILE SHAPED  DISPLAY DEVICE</inventionTitleEng><openDate>2024.03.26</openDate><openNumber>10-2024-0038861</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 99/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3275</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 백플래인 기판, 표시 장치 및 타일형 표시 장치가 제공된다. 백플래인 기판은 지지기판, 상기 지지기판의 제1 면 상에 배치되고 서브 화소들에 각각 대응한 화소구동부들을 포함하는 회로층, 상기 회로층 상에 배치되고 상기 서브 화소들 각각의 발광 영역에 대응되는 애노드 전극과 캐소드 전극을 포함하는 전극층, 상기 회로층 상에 배치되고 상기 서브 화소들 각각의 발광 영역 주변에 대응되는 뱅크층, 및 상기 지지기판의 가장자리로부터 이격되고 적어도 상기 뱅크층을 관통하는 밸리를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 서브 화소들을 포함한 표시 장치의 백플래인 기판에 있어서,지지기판; 상기 지지기판의 제1 면 상에 배치되고 상기 서브 화소들에 각각 대응한 화소구동부들을 포함하는 회로층; 상기 회로층 상에 배치되고 상기 서브 화소들 각각의 발광 영역에 대응되는 애노드 전극과 캐소드 전극을 포함하는 전극층; 상기 회로층 상에 배치되고 상기 서브 화소들 각각의 발광 영역 주변에 대응되는 뱅크층; 및 상기 지지기판의 가장자리로부터 이격되고 적어도 상기 뱅크층을 관통하는 밸리를 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 표시 장치는 상기 서브 화소들 중 상호 인접한 둘 이상의 서브 화소들을 각각 포함하는 화소들을 더 포함하고, 상기 화소들은 상기 지지기판의 가장자리에 가장 인접한 제1 화소들과, 상기 제1 화소들과 인접한 제2 화소들을 포함하며, 상기 밸리는 상기 제1 화소들의 발광 영역들과 상기 제2 화소들의 발광 영역들 사이의 경계에 배치되고 상기 지지기판의 가장자리와 닮은 형태인 백플레인 기판.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 회로층은 상기 지지기판의 제1 면 상에 배치되는 반도체층;상기 반도체층을 덮는 제1 게이트 절연층 상의 제1 도전층;상기 제1 도전층을 덮는 제2 게이트 절연층 상의 제2 도전층;상기 제2 도전층을 덮는 층간 절연층 상의 제3 도전층;상기 제3 도전층을 덮는 제1 평탄화층 상의 제4 도전층;상기 제4 도전층을 덮는 제2 평탄화층 상의 제5 도전층; 및상기 제5 도전층을 덮는 제3 평탄화층을 포함하고,상기 전극층은 상기 제3 평탄화층 상에 배치되며, 상기 뱅크층은 상기 회로층 상에 배치되는 뱅크 평탄화층과, 상기 뱅크 평탄화층을 덮는 뱅크 절연층을 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 뱅크 절연층은 무기절연재료로 이루어지고, 상기 서브 화소들 각각의 발광 영역의 가장자리로 연장되어 상기 애노드 전극의 가장자리 일부 및 상기 캐소드 전극의 가장자리 일부를 덮는 백플래인 기판.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서,상기 회로층은 상기 화소구동부들에 제1 전원을 전달하는 제1 전원 배선; 및상기 화소구동부들에 제2 전원을 전달하는 제2 전원 배선을 더 포함하고,상기 전극층은 상기 서브 화소들 각각의 캐소드 전극과 연결되는 제3 전원 배선을 더 포함하며, 상기 밸리는 상기 제3 전원 배선과 중첩되고 상기 뱅크 평탄화층을 관통하는 제1 밸리부를 포함하고,상기 제3 전원 배선 중 상기 제1 화소들과 상기 제2 화소들 사이에 배치된 일부는 상기 제1 밸리부를 통해 상기 뱅크 절연층과 접하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제5 도전층은 상기 제2 전원 배선을 포함하고, 상기 밸리는 상기 제2 전원 배선과 중첩되는 제2 밸리부, 및 상기 제1 밸리부와 상기 제2 밸리부를 제외한 나머지인 제3 밸리부를 더 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제2 밸리부 및 상기 제3 밸리부 각각은 상기 뱅크 평탄화층을 관통하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 제2 밸리부는 상기 뱅크 평탄화층 및 상기 제3 평탄화층을 관통하고, 상기 제2 전원 배선 중 상기 제1 화소들과 상기 제2 화소들 사이에 배치된 일부는 상기 제2 밸리부를 통해 상기 뱅크 절연층과 접하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제3 밸리부는 상기 뱅크 평탄화층 및 상기 제3 평탄화층을 관통하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 제3 밸리부는 상기 뱅크 평탄화층, 상기 제3 평탄화층 및 상기 제2 평탄화층을 관통하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>11. 제5 항에 있어서,상기 전극층은상기 애노드 전극 상에 배치되는 애노드 패드; 및 상기 캐소드 전극 상에 배치되는 캐소드 패드를 더 포함하고,상기 서브 화소들 각각의 발광 소자는 플립 칩 타입의 마이크로 발광 다이오드 소자이고, 상기 애노드 패드 및 상기 캐소드 패드 상에 실장되는 백플래인 기판.</claim></claimInfo><claimInfo><claim>12. 제5 항에 있어서,상기 서브 화소들 각각의 화소구동부는 상기 서브 화소들 각각의 애노드 전극과 전기적으로 연결되며,상기 회로층은 스캔 기입 신호를 전달하는 스캔 기입 배선;스캔 초기화 신호를 전달하는 스캔 초기화 배선;스윕 신호를 전달하는 스윕 신호 배선;제1 데이터 전압을 전달하는 제1 데이터 배선; 및제2 데이터 전압을 전달하는 제2 데이터 배선을 더 포함하고,상기 화소구동부들 중 하나의 화소구동부는 상기 제1 데이터 전압에 따라 제어 전류를 생성하는 제1 화소 구동 회로부;상기 제2 데이터 전압에 따라 상기 애노드 전극으로 전달되는 구동 전류를 생성하는 제2 화소 구동 회로부; 및상기 제1 화소 구동 회로부의 제어 전류에 따라 상기 구동 전류를 상기 애노드 전극에 인가하는 기간을 제어하는 제3 화소 구동 회로부를 포함하며,상기 제1 화소 구동 회로부는,상기 제1 데이터 전압에 따라 상기 제어 전류를 생성하는 제1 트랜지스터;상기 스캔 기입 신호에 따라 상기 제1 트랜지스터의 제1 전극에 상기 제1 데이터 배선의 상기 제1 데이터 전압을 인가하는 제2 트랜지스터;상기 스캔 초기화 신호에 따라 상기 제1 트랜지스터의 게이트 전극에 초기화 전압 배선의 초기화 전압을 인가하는 제3 트랜지스터; 상기 스캔 기입 신호에 따라 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극을 연결하는 제4 트랜지스터; 및상기 스윕 신호 배선과 상기 제1 트랜지스터의 게이트 전극 사이에 배치되는 제1 커패시터를 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 회로층은 게이트 레벨 전압을 전달하는 게이트 전압 배선;제1 발광 신호를 전달하는 제1 발광 배선; 및스캔 제어 신호를 전달하는 스캔 제어 배선을 더 포함하고,상기 제1 화소 구동 회로부는,상기 제1 발광 신호에 따라 상기 제1 전원 배선을 상기 제1 트랜지스터의 제1 전극에 연결하는 제5 트랜지스터;상기 제1 발광 신호에 따라 상기 제1 트랜지스터의 제2 전극을 상기 제3 화소 구동 회로부에 연결하는 제6 트랜지스터; 및상기 스캔 제어 신호에 따라 상기 스윕 신호 배선과 상기 제1 커패시터 사이의 제1 노드를 상기 게이트 전압 배선에 연결하는 제7 트랜지스터를 더 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서, 상기 제2 화소 구동 회로부는 상기 제2 데이터 전압에 따라 상기 구동 전류를 생성하는 제8 트랜지스터;상기 스캔 기입 신호에 따라 상기 제8 트랜지스터의 제1 전극에 상기 제2 데이터 배선의 상기 제2 데이터 전압을 인가하는 제9 트랜지스터;상기 스캔 초기화 신호에 따라 상기 제8 트랜지스터의 게이트 전극에 상기 초기화 전압 배선의 초기화 전압을 인가하는 제10 트랜지스터; 및상기 스캔 기입 신호에 따라 상기 제8 트랜지스터의 게이트 전극과 제2 전극을 연결하는 제11 트랜지스터를 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제2 화소 구동 회로부는,상기 제1 발광 신호에 따라 상기 제2 전원 배선을 상기 제8 트랜지스터의 제1 전극에 연결하는 제12 트랜지스터; 상기 스캔 제어 신호에 따라 상기 제1 전원 배선을 제2 노드에 연결하는 제13 트랜지스터;상기 제1 발광 신호에 따라 상기 제2 전원 배선을 상기 제2 노드에 연결하는 제14 트랜지스터; 및상기 제8 트랜지스터의 게이트 전극과 상기 제2 노드 사이에 배치되는 제2 커패시터를 더 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 제3 화소 구동 회로부는 제3 노드에서 상기 제1 화소 구동 회로부의 상기 제6 트랜지스터와 연결되고,상기 제3 화소 구동 회로부는 상기 제3 노드에 연결된 게이트 전극을 포함하는 제15 트랜지스터;상기 스캔 제어 신호에 따라 상기 제3 노드를 상기 초기화 전압 배선에 연결하는 제16 트랜지스터;상기 제2 발광 신호에 따라 상기 제15 트랜지스터의 제2 전극을 상기 애노드 전극에 연결하는 제17 트랜지스터; 상기 스캔 제어 신호에 따라 상기 애노드 전극을 상기 초기화 전압 배선에 연결하는 제18 트랜지스터; 및상기 제3 노드와 상기 초기화 전압 배선 사이에 배치되는 제3 커패시터를 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 반도체층은 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14, 제15, 제16, 제17 및 제18 트랜지스터 각각의 채널과 소스 전극과 드레인 전극을 포함하고,상기 제1 도전층은 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14, 제15, 제16, 제17 및 제18 트랜지스터 각각의 게이트 전극과, 상기 제1, 제2 및 제3 커패시터 각각의 일단인 제1, 제2 및 제3 커패시터 전극을 포함하며,상기 제2 도전층은 상기 제1, 제2 및 제3 커패시터 각각의 다른 일단인 제4, 제5 및 제6 커패시터 전극을 포함하고,상기 제3 도전층은 상기 초기화 전압 배선, 상기 스캔 초기화 배선, 상기 스캔 기입 배선, 상기 제1 발광 배선, 제2 발광 배선, 상기 스윕 신호 배선, 상기 게이트 전압 배선, 상기 스캔 제어 배선을 포함하며,상기 제4 도전층은 상기 제1 데이터 배선 및 상기 제2 데이터 배선을 포함하고,상기 제5 도전층은 상기 제2 전원 배선을 포함하며,상기 제1 전원 배선은 상기 제3 도전층으로 이루어지고 제1 방향으로 연장되는 제1 전원 메인 배선과, 상기 제4 도전층으로 이루어지고 제2 방향으로 연장되며 상기 제1 전원 메인 배선과 전기적으로 연결되는 제1 전원 서브 배선을 포함하고,상기 제3 도전층은 상기 제3 전원이 인가되는 제3 전원 보조 배선을 더 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 제4 도전층은 상기 제1 데이터 배선, 상기 제2 데이터 배선 및 상기 제1 전원 메인 배선으로부터 이격되고, 상기 제17 트랜지스터, 상기 제18 트랜지스터 및 상기 제19 트랜지스터와 전기적으로 연결되는 제1 애노드 연결 전극을 더 포함하고, 상기 제5 도전층은 상기 제2 전원 배선으로부터 이격되고 상기 제1 애노드 연결 전극과 전기적으로 연결되는 제2 애노드 연결 전극을 더 포함하며,상기 애노드 전극은 상기 제2 애노드 연결 전극과 전기적으로 연결되는 백플래인 기판.</claim></claimInfo><claimInfo><claim>19. 제3 항에 있어서,상기 회로층은 상기 제1 평탄화층과 상기 제4 도전층 사이에 배치되고 무기절연재료로 이루어지는 제1 보조 절연층;상기 제2 평탄화층과 상기 제5 도전층 사이에 배치되고 상기 무기절연재료로 이루어지는 제2 보조 절연층; 및상기 제3 평탄화층과 상기 전극층 사이에 배치되고 상기 무기절연재료로 이루어지는 제3 보조 절연층을 더 포함하는 백플래인 기판.</claim></claimInfo><claimInfo><claim>20. 서브 화소들에 각각 대응한 화소구동부들 및 상기 서브 화소들 각각의 발광 영역에 대응되는 애노드 전극과 캐소드 전극을 포함한 백플래인 기판; 및상기 서브 화소들의 발광 영역들에 각각 대응되고 상기 애노드 전극과 상기 캐소드 전극 상에 실장되는 발광 소자들을 포함하고,상기 백플래인 기판은 지지기판; 상기 지지기판의 제1 면 상에 배치되고 상기 화소구동부들을 포함하는 회로층; 상기 회로층 상에 배치되고 상기 서브 화소들 각각의 애노드 전극과 상기 캐소드 전극을 포함하는 전극층; 상기 회로층 상에 배치되고 상기 서브 화소들 각각의 발광 영역 주변에 대응되는 뱅크층; 및 상기 지지기판의 가장자리로부터 이격되고 적어도 상기 뱅크층을 관통하는 밸리를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 서브 화소들 중 상호 인접한 둘 이상의 서브 화소들을 각각 포함하는 화소들을 더 포함하고,상기 화소들은 상기 지지기판의 가장자리에 가장 인접한 제1 화소들과, 상기 제1 화소들과 인접한 제2 화소들을 포함하며, 상기 밸리는 상기 제1 화소들의 발광 영역들과 상기 제2 화소들의 발광 영역들 사이의 경계에 배치되고 상기 지지기판의 가장자리와 닮은 형태인 표시 장치.</claim></claimInfo><claimInfo><claim>22. 제21 항에 있어서,상기 회로층은 상기 지지기판의 제1 면 상에 배치되는 반도체층;상기 반도체층을 덮는 제1 게이트 절연층 상의 제1 도전층;상기 제1 도전층을 덮는 제2 게이트 절연층 상의 제2 도전층;상기 제2 도전층을 덮는 층간 절연층 상의 제3 도전층;상기 제3 도전층을 덮는 제1 평탄화층 상의 제4 도전층;상기 제4 도전층을 덮는 제2 평탄화층 상의 제5 도전층; 및상기 제5 도전층을 덮는 제3 평탄화층을 포함하고,상기 전극층은 상기 제3 평탄화층 상에 배치되며,상기 뱅크층은 상기 회로층 상에 배치되는 뱅크 평탄화층과, 상기 뱅크 평탄화층을 덮는 뱅크 절연층을 포함하고,상기 뱅크 절연층은 무기절연재료로 이루어지고, 상기 서브 화소들 각각의 발광 영역의 가장자리로 연장되어 상기 애노드 전극의 가장자리 일부 및 상기 캐소드 전극의 가장자리 일부를 덮는 표시 장치.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 회로층은 상기 화소구동부들에 제1 전원을 전달하는 제1 전원 배선; 및상기 화소구동부들에 제2 전원을 전달하는 제2 전원 배선을 더 포함하고,상기 전극층은 상기 서브 화소들 각각의 캐소드 전극과 연결되는 제3 전원 배선을 더 포함하며, 상기 제5 도전층은 상기 제2 전원 배선을 포함하고, 상기 밸리는 상기 제3 전원 배선과 중첩되는 제1 밸리부, 상기 제2 전원 배선과 중첩되는 제2 밸리부, 및 상기 제1 밸리부와 상기 제2 밸리부를 제외한 나머지인 제3 밸리부를 포함하며,상기 제1 밸리부는 상기 뱅크 평탄화층을 관통하고,상기 제3 전원 배선 중 상기 제1 화소들과 상기 제2 화소들 사이에 배치된 일부는 상기 제1 밸리부를 통해 상기 뱅크 절연층과 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 제2 밸리부는 상기 뱅크 평탄화층 및 상기 제3 평탄화층을 관통하고,상기 제2 전원 배선 중 상기 제1 화소들과 상기 제2 화소들 사이에 배치된 일부는 상기 제2 밸리부를 통해 상기 뱅크 절연층과 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>25. 제23 항에 있어서,상기 제3 밸리부는 상기 뱅크 평탄화층, 상기 제3 평탄화층 및 상기 제2 평탄화층을 관통하는 표시 장치.</claim></claimInfo><claimInfo><claim>26. 제23 항에 있어서,상기 발광 소자는 베이스 기판;상기 베이스 기판의 일면 상에 배치되는 제1 반도체;상기 제1 반도체의 일부 상에 배치되는 활성층;상기 활성층 상에 배치되고 상기 제1 반도체와 상이한 도전형인 제2 반도체;상기 제1 반도체의 다른 일부 상에 배치되는 제1 컨택 전극; 및 상기 제2 반도체 상에 배치되는 제2 컨택 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>27. 제26 항에 있어서,상기 전극층은상기 애노드 전극 상에 배치되는 애노드 패드; 및 상기 캐소드 전극 상에 배치되는 캐소드 패드를 더 포함하고,상기 애노드 패드는 애노드 컨택 전극을 통해 상기 제1 컨택 전극과 전기적으로 연결되며,상기 캐소드 패드는 캐소드 컨택 전극을 통해 상기 제2 컨택 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>28. 제23 항에 있어서,상기 서브 화소들 각각의 화소구동부는 상기 서브 화소들 각각의 애노드 전극과 전기적으로 연결되며,상기 회로층은 스캔 기입 신호를 전달하는 스캔 기입 배선;스캔 초기화 신호를 전달하는 스캔 초기화 배선;스윕 신호를 전달하는 스윕 신호 배선;제1 데이터 전압을 전달하는 제1 데이터 배선; 및제2 데이터 전압을 전달하는 제2 데이터 배선을 더 포함하고,상기 화소구동부들 중 하나의 화소구동부는 상기 제1 데이터 전압에 따라 제어 전류를 생성하는 제1 화소 구동 회로부;상기 제2 데이터 전압에 따라 상기 애노드 전극으로 전달되는 구동 전류를 생성하는 제2 화소 구동 회로부; 및상기 제1 화소 구동 회로부의 제어 전류에 따라 상기 구동 전류를 상기 애노드 전극에 인가하는 기간을 제어하는 제3 화소 구동 회로부를 포함하며,상기 제1 화소 구동 회로부는,상기 제1 데이터 전압에 따라 상기 제어 전류를 생성하는 제1 트랜지스터;상기 스캔 기입 신호에 따라 상기 제1 트랜지스터의 제1 전극에 상기 제1 데이터 배선의 상기 제1 데이터 전압을 인가하는 제2 트랜지스터;상기 스캔 초기화 신호에 따라 상기 제1 트랜지스터의 게이트 전극에 초기화 전압 배선의 초기화 전압을 인가하는 제3 트랜지스터; 상기 스캔 기입 신호에 따라 상기 제1 트랜지스터의 게이트 전극과 상기 제1 트랜지스터의 제2 전극을 연결하는 제4 트랜지스터; 및상기 스윕 신호 배선과 상기 제1 트랜지스터의 게이트 전극 사이에 배치되는 제1 커패시터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>29. 제28 항에 있어서,상기 회로층은 게이트 레벨 전압을 전달하는 게이트 전압 배선;제1 발광 신호를 전달하는 제1 발광 배선; 및스캔 제어 신호를 전달하는 스캔 제어 배선을 더 포함하고,상기 제1 화소 구동 회로부는,상기 제1 발광 신호에 따라 상기 제1 전원 배선을 상기 제1 트랜지스터의 제1 전극에 연결하는 제5 트랜지스터;상기 제1 발광 신호에 따라 상기 제1 트랜지스터의 제2 전극을 상기 제3 화소 구동 회로부에 연결하는 제6 트랜지스터; 및상기 스캔 제어 신호에 따라 상기 스윕 신호 배선과 상기 제1 커패시터 사이의 제1 노드를 상기 게이트 전압 배선에 연결하는 제7 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>30. 제29 항에 있어서, 상기 제2 화소 구동 회로부는 상기 제2 데이터 전압에 따라 상기 구동 전류를 생성하는 제8 트랜지스터;상기 스캔 기입 신호에 따라 상기 제8 트랜지스터의 제1 전극에 상기 제2 데이터 배선의 상기 제2 데이터 전압을 인가하는 제9 트랜지스터;상기 스캔 초기화 신호에 따라 상기 제8 트랜지스터의 게이트 전극에 상기 초기화 전압 배선의 초기화 전압을 인가하는 제10 트랜지스터; 및상기 스캔 기입 신호에 따라 상기 제8 트랜지스터의 게이트 전극과 제2 전극을 연결하는 제11 트랜지스터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>31. 제30 항에 있어서,상기 제2 화소 구동 회로부는,상기 제1 발광 신호에 따라 상기 제2 전원 배선을 상기 제8 트랜지스터의 제1 전극에 연결하는 제12 트랜지스터; 상기 스캔 제어 신호에 따라 상기 제1 전원 배선을 제2 노드에 연결하는 제13 트랜지스터;상기 제1 발광 신호에 따라 상기 제2 전원 배선을 상기 제2 노드에 연결하는 제14 트랜지스터; 및상기 제8 트랜지스터의 게이트 전극과 상기 제2 노드 사이에 배치되는 제2 커패시터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>32. 제31 항에 있어서,상기 제3 화소 구동 회로부는 제3 노드에서 상기 제1 화소 구동 회로부의 상기 제6 트랜지스터와 연결되고,상기 제3 화소 구동 회로부는 상기 제3 노드에 연결된 게이트 전극을 포함하는 제15 트랜지스터;상기 스캔 제어 신호에 따라 상기 제3 노드를 상기 초기화 전압 배선에 연결하는 제16 트랜지스터;상기 제2 발광 신호에 따라 상기 제15 트랜지스터의 제2 전극을 상기 애노드 전극에 연결하는 제17 트랜지스터; 상기 스캔 제어 신호에 따라 상기 애노드 전극을 상기 초기화 전압 배선에 연결하는 제18 트랜지스터; 및상기 제3 노드와 상기 초기화 전압 배선 사이에 배치되는 제3 커패시터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>33. 제32 항에 있어서,상기 반도체층은 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14, 제15, 제16, 제17 및 제18 트랜지스터 각각의 채널과 소스 전극과 드레인 전극을 포함하고,상기 제1 도전층은 상기 제1, 제2, 제3, 제4, 제5, 제6, 제7, 제8, 제9, 제10, 제11, 제12, 제13, 제14, 제15, 제16, 제17 및 제18 트랜지스터 각각의 게이트 전극과, 상기 제1, 제2 및 제3 커패시터 각각의 일단인 제1, 제2 및 제3 커패시터 전극을 포함하며,상기 제2 도전층은 상기 제1, 제2 및 제3 커패시터 각각의 다른 일단인 제4, 제5 및 제6 커패시터 전극을 포함하고,상기 제3 도전층은 상기 초기화 전압 배선, 상기 스캔 초기화 배선, 상기 스캔 기입 배선, 상기 제1 발광 배선, 제2 발광 배선, 상기 스윕 신호 배선, 상기 게이트 전압 배선, 상기 스캔 제어 배선을 포함하며,상기 제4 도전층은 상기 제1 데이터 배선 및 상기 제2 데이터 배선을 포함하고,상기 제5 도전층은 상기 제2 전원 배선을 포함하며,상기 제1 전원 배선은 상기 제3 도전층으로 이루어지고 제1 방향으로 연장되는 제1 전원 메인 배선과, 상기 제4 도전층으로 이루어지고 제2 방향으로 연장되며 상기 제1 전원 메인 배선과 전기적으로 연결되는 제1 전원 서브 배선을 포함하고,상기 제3 도전층은 상기 제3 전원이 인가되는 제3 전원 보조 배선을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>34. 제33 항에 있어서,상기 제4 도전층은 상기 제1 데이터 배선, 상기 제2 데이터 배선 및 상기 제1 전원 메인 배선으로부터 이격되고, 상기 제17 트랜지스터, 상기 제18 트랜지스터 및 상기 제19 트랜지스터와 전기적으로 연결되는 제1 애노드 연결 전극을 더 포함하고, 상기 제5 도전층은 상기 제2 전원 배선으로부터 이격되고 상기 제1 애노드 연결 전극과 전기적으로 연결되는 제2 애노드 연결 전극을 더 포함하며,상기 애노드 전극은 상기 제2 애노드 연결 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>35. 제23 항에 있어서,상기 백플래인 기판은상기 지지기판의 제2 면 상에 배치되는 부가 회로층;상기 지지기판의 제2 면의 일부 상에 배치되고 상기 부가 회로층의 일부를 덮는 부가 평탄화층; 상기 지지기판의 제2 면 상에 배치되며 상기 부가 평탄화층을 덮고 상기 무기절연재료로 이루어지는 부가 절연층;상기 지지기판의 측면에 배치되고 상기 회로층과 상기 부가 회로층 사이를 전기적으로 연결하는 측면 배선; 및상기 측면 배선을 덮는 오버코트층을 더 포함하고,상기 백플래인 기판의 일면은 상기 뱅크층 상에 배치되는 제1 보호층으로 덮이고, 상기 백플래인 기판의 다른 일면은 상기 부가 절연층 상에 배치되는 제2 보호층으로 덮이며, 상기 제1 보호층은 상기 밸리로 둘러싸인 영역 내에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>36. 상호 나란하게 배열된 표시 장치들과, 상기 표시 장치들 사이에 배치되는 이음부를 포함하며,상기 표시 장치들 중 하나의 표시 장치는서브 화소들에 각각 대응한 화소구동부들 및 상기 서브 화소들 각각의 발광 영역에 대응되는 애노드 전극과 캐소드 전극을 포함한 백플래인 기판; 및상기 서브 화소들의 발광 영역들에 각각 대응되고 상기 애노드 전극과 상기 캐소드 전극 상에 실장되는 발광 소자들을 포함하고,상기 백플래인 기판은 지지기판; 상기 지지기판의 제1 면 상에 배치되고 상기 화소구동부들을 포함하는 회로층; 상기 회로층 상에 배치되고 상기 서브 화소들 각각의 애노드 전극과 상기 캐소드 전극을 포함하는 전극층; 상기 회로층 상에 배치되고 상기 서브 화소들 각각의 발광 영역 주변에 대응되는 뱅크층; 및 상기 지지기판의 가장자리로부터 이격되고 적어도 상기 뱅크층을 관통하는 밸리를 포함하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>37. 제36 항에 있어서,상기 하나의 표시 장치는 상기 서브 화소들 중 상호 인접한 둘 이상의 서브 화소들을 각각 포함하는 화소들을 더 포함하고,상기 화소들은 상기 지지기판의 가장자리에 가장 인접한 제1 화소들과, 상기 제1 화소들과 인접한 제2 화소들을 포함하며, 상기 밸리는 상기 제1 화소들의 발광 영역들과 상기 제2 화소들의 발광 영역들 사이의 경계에 배치되고 상기 지지기판의 가장자리와 닮은 형태인 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>38. 제37 항에 있어서,상기 회로층은 상기 지지기판의 제1 면 상에 배치되는 반도체층;상기 반도체층을 덮는 제1 게이트 절연층 상의 제1 도전층;상기 제1 도전층을 덮는 제2 게이트 절연층 상의 제2 도전층;상기 제2 도전층을 덮는 층간 절연층 상의 제3 도전층;상기 제3 도전층을 덮는 제1 평탄화층 상의 제4 도전층;상기 제4 도전층을 덮는 제2 평탄화층 상의 제5 도전층; 및상기 제5 도전층을 덮는 제3 평탄화층을 포함한 구조로 이루어지며,상기 뱅크층은 상기 회로층 상에 배치되는 뱅크 평탄화층과, 상기 뱅크 평탄화층을 덮는 뱅크 절연층을 포함하고,상기 제3 도전층은 제1 전원을 전달하고 제1 방향으로 연장되는 제1 전원 메인 배선을 포함하며,상기 제4 도전층은 상기 제1 방향에 교차하는 제2 방향으로 연장되고 제1 전원 메인 배선과 전기적으로 연결되는 제1 전원 서브 배선을 포함하며, 상기 제5 도전층은 제2 전원을 전달하는 제2 전원 배선을 포함하고, 상기 전극층은 상기 제3 평탄화층 상에 배치되며 상기 서브 화소들 각각의 캐소드 전극과 연결되는 제3 전원 배선을 더 포함하고,상기 밸리는 상기 제3 전원 배선과 중첩되는 제1 밸리부, 상기 제2 전원 배선과 중첩되는 제2 밸리부, 및 상기 제1 밸리부와 상기 제2 밸리부를 제외한 나머지인 제3 밸리부를 포함하며,상기 제1 밸리부는 상기 뱅크 평탄화층을 관통하고,상기 제3 전원 배선 중 상기 제1 화소들과 상기 제2 화소들 사이에 배치된 일부는 상기 제1 밸리부를 통해 상기 뱅크 절연층과 접하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>39. 제38 항에 있어서,상기 제2 밸리부는 상기 뱅크 평탄화층 및 상기 제3 평탄화층을 관통하고,상기 제2 전원 배선 중 상기 제1 화소들과 상기 제2 화소들 사이에 배치된 일부는 상기 제2 밸리부를 통해 상기 뱅크 절연층과 접하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>40. 제38 항에 있어서,상기 제3 밸리부는 상기 뱅크 평탄화층, 상기 제3 평탄화층 및 상기 제2 평탄화층을 관통하는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>41. 제38 항에 있어서,상기 발광 소자는 베이스 기판;상기 베이스 기판의 일면 상에 배치되는 제1 반도체;상기 제1 반도체의 일부 상에 배치되는 활성층;상기 활성층 상에 배치되고 상기 제1 반도체와 상이한 도전형인 제2 반도체;상기 제1 반도체의 다른 일부 상에 배치되는 제1 컨택 전극; 및 상기 제2 반도체 상에 배치되는 제2 컨택 전극을 포함하며,상기 전극층은상기 애노드 전극 상에 배치되는 애노드 패드; 및 상기 캐소드 전극 상에 배치되는 캐소드 패드를 더 포함하고,상기 애노드 패드는 애노드 컨택 전극을 통해 상기 제1 컨택 전극과 전기적으로 연결되며,상기 캐소드 패드는 캐소드 컨택 전극을 통해 상기 제2 컨택 전극과 전기적으로 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>42. 제38 항에 있어서,상기 백플래인 기판은 상기 지지기판의 제1 면에 배치되는 신호 패드;상기 지지기판의 상기 제1 면에 반대면인 제2 면에 배치되는 배면 패드;상기 지지기판의 측면에 배치되고 상기 신호 패드와 상기 배면 패드 사이를 전기적으로 연결하는 측면 배선; 및상기 지지기판의 상기 제2 면에 배치되고 상기 배면 패드와 전기적으로 연결되는 배면 연결 배선을 더 포함하고,상기 배면 연결 배선은 도전성 접착 부재를 통해 회로 보드와 전기적으로 연결되는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>43. 제38 항에 있어서,상기 지지기판은 유리로 이루어지는 타일형 표시 장치.</claim></claimInfo><claimInfo><claim>44. 제38 항에 있어서,상기 표시 장치들은 M 개의 행과 N 개의 열에 매트릭스 형태로 배열되는 타일형 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>HYUN, Jin Ho</engName><name>현진호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KWON, Seung Wook</engName><name>권승욱</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YOON, Hee Chang</engName><name>윤희창</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Hye Min</engName><name>이혜민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.09.16</receiptDate><receiptNumber>1-1-2022-0973654-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.23</receiptDate><receiptNumber>1-1-2025-0835024-14</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220116992.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93da4d9ba918d77a2509758f3c421ee9095d732d25b771f652932787a5b389a715fe9adf3e7e14ab45543e379313b0061cc6282627524db2bf</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf63a93f25e925c2aa60e0e718e28cf4941eb7419fdadc8c50cb5c4cbc5c01f7a9d7af34a1b62188b9e295127599918d16ec855b1303f7cbf6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>