TimeQuest Timing Analyzer report for lab7
Fri Dec 04 02:55:30 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab7                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 362.84 MHz ; 362.84 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -1.756 ; -35.930       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -34.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                 ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.792      ;
; -1.756 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.792      ;
; -1.756 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.792      ;
; -1.756 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.792      ;
; -1.756 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.792      ;
; -1.756 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.792      ;
; -1.725 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.761      ;
; -1.725 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.761      ;
; -1.725 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.761      ;
; -1.725 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.761      ;
; -1.725 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.761      ;
; -1.725 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.761      ;
; -1.670 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.707      ;
; -1.553 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.589      ;
; -1.540 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.576      ;
; -1.540 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.576      ;
; -1.540 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.576      ;
; -1.540 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.576      ;
; -1.540 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.576      ;
; -1.540 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.576      ;
; -1.537 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.572      ;
; -1.528 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.564      ;
; -1.506 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.541      ;
; -1.500 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.536      ;
; -1.500 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.536      ;
; -1.500 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.536      ;
; -1.500 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.536      ;
; -1.500 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.536      ;
; -1.500 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.536      ;
; -1.488 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.525      ;
; -1.474 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.511      ;
; -1.457 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.493      ;
; -1.452 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.487      ;
; -1.443 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.480      ;
; -1.441 ; ACC:inst4|store_signal[0]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.478      ;
; -1.418 ; ACC:inst4|store_signal[3]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.454      ;
; -1.414 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.451      ;
; -1.411 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.446      ;
; -1.410 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.447      ;
; -1.372 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.409      ;
; -1.371 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.407      ;
; -1.364 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[0] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.399      ;
; -1.358 ; ACC:inst4|store_signal[4]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.394      ;
; -1.355 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.392      ;
; -1.348 ; ACC:inst4|store_signal[5]      ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.384      ;
; -1.340 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.375      ;
; -1.337 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[0] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.372      ;
; -1.335 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.371      ;
; -1.332 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.368      ;
; -1.329 ; ACC:inst4|store_signal[5]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.365      ;
; -1.325 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.362      ;
; -1.324 ; ACC:inst4|store_signal[0]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.360      ;
; -1.321 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.356      ;
; -1.310 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.346      ;
; -1.310 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.346      ;
; -1.301 ; ACC:inst4|store_signal[3]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.336      ;
; -1.301 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.337      ;
; -1.301 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.338      ;
; -1.300 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[0]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.336      ;
; -1.300 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[1]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.336      ;
; -1.300 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[2]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.336      ;
; -1.300 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[3]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.336      ;
; -1.300 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[4]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.336      ;
; -1.300 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[5]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.336      ;
; -1.300 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[6]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.336      ;
; -1.300 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[7]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.336      ;
; -1.293 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.329      ;
; -1.292 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.329      ;
; -1.265 ; R1:inst3|Q[3]                  ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.302      ;
; -1.262 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.297      ;
; -1.261 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.297      ;
; -1.261 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.298      ;
; -1.256 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[0]             ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.256 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[1]             ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.256 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[2]             ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.256 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[3]             ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.256 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[4]             ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.256 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[5]             ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.256 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[6]             ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.256 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[7]             ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.291      ;
; -1.245 ; ACC:inst4|store_signal[0]      ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.282      ;
; -1.241 ; ACC:inst4|store_signal[4]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.276      ;
; -1.230 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.266      ;
; -1.223 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[0]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[1]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[2]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[3]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[4]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[5]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[6]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.223 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[7]      ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.259      ;
; -1.222 ; ACC:inst4|store_signal[3]      ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.258      ;
; -1.214 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.251      ;
; -1.214 ; ACC:inst4|store_signal[0]      ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.001      ; 2.251      ;
; -1.212 ; ACC:inst4|store_signal[5]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; -0.001     ; 2.247      ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PC_comb_ckt_example2:inst|y.s8 ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.662 ; PC_comb_ckt_example2:inst|y.s2 ; PC_comb_ckt_example2:inst|y.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.928      ;
; 0.663 ; PC_comb_ckt_example2:inst|y.s4 ; PC_comb_ckt_example2:inst|y.s5 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.929      ;
; 0.673 ; PC_comb_ckt_example2:inst|y.s5 ; PC_comb_ckt_example2:inst|y.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.939      ;
; 0.770 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[1]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.036      ;
; 0.796 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[0]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.813 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[2]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; RC:inst1|Q_signal[4]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; RC:inst1|Q_signal[7]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.820 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; RC:inst1|Q_signal[5]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.087      ;
; 0.847 ; RC:inst1|Q_signal[6]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.113      ;
; 0.869 ; PC_comb_ckt_example2:inst|y.s6 ; PC_comb_ckt_example2:inst|y.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.135      ;
; 0.918 ; R1:inst3|Q[7]                  ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.184      ;
; 0.927 ; ACC:inst4|store_signal[7]      ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.193      ;
; 0.992 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.258      ;
; 1.072 ; PC_comb_ckt_example2:inst|y.s1 ; PC_comb_ckt_example2:inst|y.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.338      ;
; 1.082 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.348      ;
; 1.097 ; PC_comb_ckt_example2:inst|y.s3 ; PC_comb_ckt_example2:inst|y.s4 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.363      ;
; 1.109 ; RC:inst1|Q_signal[0]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.375      ;
; 1.121 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[0]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.121 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[1]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.121 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[2]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.121 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.121 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.121 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.121 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.121 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.387      ;
; 1.179 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[1]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.445      ;
; 1.180 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[2]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.446      ;
; 1.196 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; RC:inst1|Q_signal[4]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.211 ; PC_comb_ckt_example2:inst|y.s0 ; PC_comb_ckt_example2:inst|y.s1 ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.478      ;
; 1.229 ; PC_comb_ckt_example2:inst|y.s7 ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; RC:inst1|Q_signal[5]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; RC:inst1|Q_signal[6]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.499      ;
; 1.242 ; ACC:inst4|store_signal[0]      ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.508      ;
; 1.250 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[2]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.516      ;
; 1.251 ; ACC:inst4|store_signal[6]      ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.252 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.518      ;
; 1.259 ; RC:inst1|Q_signal[2]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.264 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.266 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[5]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.532      ;
; 1.267 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.267 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; RC:inst1|Q_signal[4]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.534      ;
; 1.270 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.536      ;
; 1.272 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.538      ;
; 1.299 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; RC:inst1|Q_signal[5]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.321 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.587      ;
; 1.322 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.322 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.336 ; RC:inst1|Q_signal[1]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.602      ;
; 1.338 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; RC:inst1|Q_signal[4]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.605      ;
; 1.341 ; R1:inst3|Q[5]                  ; ACC:inst4|store_signal[5]      ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.608      ;
; 1.350 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.616      ;
; 1.354 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.620      ;
; 1.356 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[5]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.622      ;
; 1.357 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.623      ;
; 1.360 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.626      ;
; 1.363 ; RC:inst1|Q_signal[5]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.629      ;
; 1.373 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.639      ;
; 1.392 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.658      ;
; 1.393 ; RC:inst1|Q_signal[3]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.659      ;
; 1.393 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.659      ;
; 1.406 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.672      ;
; 1.408 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.674      ;
; 1.409 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.675      ;
; 1.415 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.680      ;
; 1.418 ; R1:inst3|Q[6]                  ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.685      ;
; 1.418 ; R1:inst3|Q[4]                  ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.685      ;
; 1.420 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.686      ;
; 1.422 ; R1:inst3|Q[3]                  ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.689      ;
; 1.441 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.706      ;
; 1.444 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.710      ;
; 1.453 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.718      ;
; 1.463 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.729      ;
; 1.464 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.730      ;
; 1.469 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.735      ;
; 1.473 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.739      ;
; 1.475 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[5]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.741      ;
; 1.476 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.741      ;
; 1.480 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.746      ;
; 1.496 ; RC:inst1|Q_signal[4]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.762      ;
; 1.498 ; ACC:inst4|store_signal[3]      ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.764      ;
; 1.505 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.770      ;
; 1.531 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.796      ;
; 1.534 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.800      ;
; 1.535 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.801      ;
; 1.539 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; -0.001     ; 1.804      ;
; 1.550 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.817      ;
; 1.555 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.821      ;
; 1.559 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.825      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[7]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[5]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Input[*]  ; Clock      ; 3.986 ; 3.986 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 3.544 ; 3.544 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 3.986 ; 3.986 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 3.831 ; 3.831 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 3.546 ; 3.546 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 3.534 ; 3.534 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 3.570 ; 3.570 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 0.266 ; 0.266 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 0.390 ; 0.390 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 0.182  ; 0.182  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -3.078 ; -3.078 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -3.309 ; -3.309 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -3.080 ; -3.080 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -3.302 ; -3.302 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -3.299 ; -3.299 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -3.314 ; -3.314 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 0.182  ; 0.182  ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -0.055 ; -0.055 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Output[*]  ; Clock      ; 6.685 ; 6.685 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.593 ; 6.593 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.685 ; 6.685 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 6.387 ; 6.387 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 6.600 ; 6.600 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.381 ; 6.381 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.595 ; 6.595 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 6.375 ; 6.375 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.359 ; 6.359 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Output[*]  ; Clock      ; 6.359 ; 6.359 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.593 ; 6.593 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.685 ; 6.685 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 6.387 ; 6.387 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 6.600 ; 6.600 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.381 ; 6.381 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.595 ; 6.595 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 6.375 ; 6.375 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.359 ; 6.359 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -0.305 ; -3.703        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.380 ; -34.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                 ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.305 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.337      ;
; -0.305 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.337      ;
; -0.296 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.328      ;
; -0.296 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.328      ;
; -0.223 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.255      ;
; -0.223 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.255      ;
; -0.223 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.255      ;
; -0.223 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.255      ;
; -0.223 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.255      ;
; -0.223 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.255      ;
; -0.207 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.239      ;
; -0.207 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.239      ;
; -0.207 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.239      ;
; -0.207 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.239      ;
; -0.207 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.239      ;
; -0.207 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.239      ;
; -0.198 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.230      ;
; -0.151 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.183      ;
; -0.140 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.172      ;
; -0.138 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.170      ;
; -0.130 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.162      ;
; -0.129 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.161      ;
; -0.123 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.155      ;
; -0.119 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.151      ;
; -0.115 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[0]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.148      ;
; -0.115 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[1]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.148      ;
; -0.115 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[2]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.148      ;
; -0.115 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[3]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.148      ;
; -0.115 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[4]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.148      ;
; -0.115 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[5]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.148      ;
; -0.115 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[6]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.148      ;
; -0.115 ; PC_comb_ckt_example2:inst|y.s3 ; RC:inst1|Q_signal[7]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.148      ;
; -0.103 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.135      ;
; -0.102 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.134      ;
; -0.098 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.130      ;
; -0.098 ; ACC:inst4|store_signal[0]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.130      ;
; -0.095 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[0]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[1]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[2]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[3]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[4]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[5]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[6]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; PC_comb_ckt_example2:inst|y.s6 ; R1:inst3|Q[7]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.093 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.125      ;
; -0.093 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[0]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.126      ;
; -0.093 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[1]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.126      ;
; -0.093 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[2]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.126      ;
; -0.093 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[3]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.126      ;
; -0.093 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[4]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.126      ;
; -0.093 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[5]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.126      ;
; -0.093 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[6]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.126      ;
; -0.093 ; PC_comb_ckt_example2:inst|y.s6 ; RC:inst1|Q_signal[7]      ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.126      ;
; -0.078 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.110      ;
; -0.076 ; ACC:inst4|store_signal[3]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.108      ;
; -0.073 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.105      ;
; -0.072 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.104      ;
; -0.068 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.100      ;
; -0.064 ; PC_comb_ckt_example2:inst|y.s3 ; R1:inst3|Q[0]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; PC_comb_ckt_example2:inst|y.s3 ; R1:inst3|Q[1]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; PC_comb_ckt_example2:inst|y.s3 ; R1:inst3|Q[2]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; PC_comb_ckt_example2:inst|y.s3 ; R1:inst3|Q[3]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; PC_comb_ckt_example2:inst|y.s3 ; R1:inst3|Q[4]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; PC_comb_ckt_example2:inst|y.s3 ; R1:inst3|Q[5]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; PC_comb_ckt_example2:inst|y.s3 ; R1:inst3|Q[6]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; PC_comb_ckt_example2:inst|y.s3 ; R1:inst3|Q[7]             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.096      ;
; -0.060 ; ACC:inst4|store_signal[5]      ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.092      ;
; -0.056 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.088      ;
; -0.056 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.088      ;
; -0.051 ; ACC:inst4|store_signal[0]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.083      ;
; -0.049 ; ACC:inst4|store_signal[4]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.081      ;
; -0.046 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.078      ;
; -0.045 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.077      ;
; -0.042 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.074      ;
; -0.040 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.072      ;
; -0.039 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[3] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.071      ;
; -0.037 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[0] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.069      ;
; -0.031 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.063      ;
; -0.029 ; ACC:inst4|store_signal[3]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.061      ;
; -0.024 ; ACC:inst4|store_signal[5]      ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.056      ;
; -0.019 ; R1:inst3|Q[2]                  ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.051      ;
; -0.015 ; ACC:inst4|store_signal[1]      ; ACC:inst4|store_signal[4] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.047      ;
; -0.014 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[1] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.046      ;
; -0.005 ; R1:inst3|Q[3]                  ; ACC:inst4|store_signal[6] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.037      ;
; -0.004 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[2] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.036      ;
; -0.003 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[5] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.035      ;
; -0.002 ; ACC:inst4|store_signal[4]      ; ACC:inst4|store_signal[7] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.034      ;
+--------+--------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PC_comb_ckt_example2:inst|y.s8 ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.327 ; PC_comb_ckt_example2:inst|y.s2 ; PC_comb_ckt_example2:inst|y.s3 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; PC_comb_ckt_example2:inst|y.s4 ; PC_comb_ckt_example2:inst|y.s5 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.335 ; PC_comb_ckt_example2:inst|y.s5 ; PC_comb_ckt_example2:inst|y.s6 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.487      ;
; 0.357 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[0]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[1]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.367 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[2]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; RC:inst1|Q_signal[4]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; RC:inst1|Q_signal[7]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.377 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; RC:inst1|Q_signal[5]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; RC:inst1|Q_signal[6]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.409 ; ACC:inst4|store_signal[7]      ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.420 ; PC_comb_ckt_example2:inst|y.s6 ; PC_comb_ckt_example2:inst|y.s7 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.572      ;
; 0.445 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.597      ;
; 0.457 ; R1:inst3|Q[7]                  ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.609      ;
; 0.489 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.641      ;
; 0.492 ; RC:inst1|Q_signal[0]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.643      ;
; 0.495 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[1]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[2]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.647      ;
; 0.505 ; PC_comb_ckt_example2:inst|y.s1 ; PC_comb_ckt_example2:inst|y.s2 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; RC:inst1|Q_signal[4]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.517 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; RC:inst1|Q_signal[6]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; RC:inst1|Q_signal[5]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.521 ; PC_comb_ckt_example2:inst|y.s3 ; PC_comb_ckt_example2:inst|y.s4 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.673      ;
; 0.530 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[2]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.682      ;
; 0.540 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; RC:inst1|Q_signal[4]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; PC_comb_ckt_example2:inst|y.s7 ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; ACC:inst4|store_signal[0]      ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; ACC:inst4|store_signal[6]      ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; ACC:inst4|store_signal[2]      ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.700      ;
; 0.552 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; RC:inst1|Q_signal[5]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; RC:inst1|Q_signal[2]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.706      ;
; 0.560 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[0]           ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.713      ;
; 0.560 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[1]           ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.713      ;
; 0.560 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[2]           ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.713      ;
; 0.560 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.713      ;
; 0.560 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.713      ;
; 0.560 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.713      ;
; 0.560 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.713      ;
; 0.560 ; PC_comb_ckt_example2:inst|y.s1 ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.713      ;
; 0.563 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[3]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[5]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; RC:inst1|Q_signal[4]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.728      ;
; 0.587 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; PC_comb_ckt_example2:inst|y.s0 ; PC_comb_ckt_example2:inst|y.s1 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.741      ;
; 0.597 ; R1:inst3|Q[5]                  ; ACC:inst4|store_signal[5]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.600 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[4]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.752      ;
; 0.607 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.759      ;
; 0.609 ; RC:inst1|Q_signal[5]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.760      ;
; 0.609 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.763      ;
; 0.612 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[5]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.764      ;
; 0.615 ; RC:inst1|Q_signal[1]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.766      ;
; 0.615 ; R1:inst3|Q[6]                  ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.767      ;
; 0.621 ; R1:inst3|Q[0]                  ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; R1:inst3|Q[3]                  ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; R1:inst3|Q[4]                  ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; RC:inst1|Q_signal[3]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.774      ;
; 0.628 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; PC_comb_ckt_example2:inst|y.s8 ; ACC:inst4|store_signal[4]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.635 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[5]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.635 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.638 ; RC:inst1|Q_signal[3]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.789      ;
; 0.639 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.640 ; PC_comb_ckt_example2:inst|y.s6 ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.645 ; RC:inst1|Q_signal[2]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.652 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.662 ; RC:inst1|Q_signal[4]           ; PC_comb_ckt_example2:inst|y.s8 ; Clock        ; Clock       ; 0.000        ; -0.001     ; 0.813      ;
; 0.665 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.817      ;
; 0.668 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; ACC:inst4|store_signal[3]      ; ACC:inst4|store_signal[3]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; R1:inst3|Q[1]                  ; ACC:inst4|store_signal[1]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.821      ;
; 0.669 ; PC_comb_ckt_example2:inst|y.s1 ; ACC:inst4|store_signal[5]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; RC:inst1|Q_signal[0]           ; RC:inst1|Q_signal[6]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; RC:inst1|Q_signal[1]           ; RC:inst1|Q_signal[7]           ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.822      ;
; 0.673 ; R1:inst3|Q[6]                  ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.825      ;
; 0.683 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[7]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.835      ;
; 0.684 ; PC_comb_ckt_example2:inst|y.s5 ; ACC:inst4|store_signal[0]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.836      ;
; 0.689 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[6]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; PC_comb_ckt_example2:inst|y.s3 ; ACC:inst4|store_signal[2]      ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.843      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; ACC:inst4|store_signal[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; ACC:inst4|store_signal[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; PC_comb_ckt_example2:inst|y.s8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; R1:inst3|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; R1:inst3|Q[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RC:inst1|Q_signal[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RC:inst1|Q_signal[7]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst1|Q_signal[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst1|Q_signal[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst3|Q[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst3|Q[5]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 2.106  ; 2.106  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 1.911  ; 1.911  ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 2.106  ; 2.106  ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 2.052  ; 2.052  ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 1.911  ; 1.911  ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 1.906  ; 1.906  ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 1.928  ; 1.928  ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; -0.166 ; -0.166 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; -0.104 ; -0.104 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 0.379  ; 0.379  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -1.685 ; -1.685 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -1.791 ; -1.791 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -1.684 ; -1.684 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.782 ; -1.782 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.780 ; -1.780 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.794 ; -1.794 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 0.379  ; 0.379  ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 0.273  ; 0.273  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Output[*]  ; Clock      ; 3.812 ; 3.812 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.751 ; 3.751 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.812 ; 3.812 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.660 ; 3.660 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.664 ; 3.664 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.754 ; 3.754 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.654 ; 3.654 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.641 ; 3.641 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Output[*]  ; Clock      ; 3.641 ; 3.641 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.751 ; 3.751 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.812 ; 3.812 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.660 ; 3.660 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.664 ; 3.664 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.754 ; 3.754 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.654 ; 3.654 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.641 ; 3.641 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clock           ; -1.756  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -35.93  ; 0.0   ; 0.0      ; 0.0     ; -34.38              ;
;  Clock           ; -35.930 ; 0.000 ; N/A      ; N/A     ; -34.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Input[*]  ; Clock      ; 3.986 ; 3.986 ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; 3.544 ; 3.544 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; 3.986 ; 3.986 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; 3.831 ; 3.831 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; 3.546 ; 3.546 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; 3.534 ; 3.534 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; 3.570 ; 3.570 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 0.266 ; 0.266 ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 0.390 ; 0.390 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Input[*]  ; Clock      ; 0.379  ; 0.379  ; Rise       ; Clock           ;
;  Input[0] ; Clock      ; -1.685 ; -1.685 ; Rise       ; Clock           ;
;  Input[1] ; Clock      ; -1.791 ; -1.791 ; Rise       ; Clock           ;
;  Input[2] ; Clock      ; -1.684 ; -1.684 ; Rise       ; Clock           ;
;  Input[3] ; Clock      ; -1.782 ; -1.782 ; Rise       ; Clock           ;
;  Input[4] ; Clock      ; -1.780 ; -1.780 ; Rise       ; Clock           ;
;  Input[5] ; Clock      ; -1.794 ; -1.794 ; Rise       ; Clock           ;
;  Input[6] ; Clock      ; 0.379  ; 0.379  ; Rise       ; Clock           ;
;  Input[7] ; Clock      ; 0.273  ; 0.273  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Output[*]  ; Clock      ; 6.685 ; 6.685 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 6.593 ; 6.593 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 6.685 ; 6.685 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 6.387 ; 6.387 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 6.600 ; 6.600 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 6.381 ; 6.381 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 6.595 ; 6.595 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 6.375 ; 6.375 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 6.359 ; 6.359 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; Output[*]  ; Clock      ; 3.641 ; 3.641 ; Rise       ; Clock           ;
;  Output[0] ; Clock      ; 3.751 ; 3.751 ; Rise       ; Clock           ;
;  Output[1] ; Clock      ; 3.812 ; 3.812 ; Rise       ; Clock           ;
;  Output[2] ; Clock      ; 3.660 ; 3.660 ; Rise       ; Clock           ;
;  Output[3] ; Clock      ; 3.753 ; 3.753 ; Rise       ; Clock           ;
;  Output[4] ; Clock      ; 3.664 ; 3.664 ; Rise       ; Clock           ;
;  Output[5] ; Clock      ; 3.754 ; 3.754 ; Rise       ; Clock           ;
;  Output[6] ; Clock      ; 3.654 ; 3.654 ; Rise       ; Clock           ;
;  Output[7] ; Clock      ; 3.641 ; 3.641 ; Rise       ; Clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 325      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 325      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 04 02:55:28 2020
Info: Command: quartus_sta lab7 -c lab7
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab7.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.756       -35.930 Clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.305        -3.703 Clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -34.380 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4524 megabytes
    Info: Processing ended: Fri Dec 04 02:55:30 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


