# Tiny Tapeout project information
project:
  title:        "FSM"      # Título del proyecto
  author:       "Francisco Mendez"                 # Tu nombre
  discord:      ""                 # Tu usuario de Discord (opcional)
  description:  "Caja fuerte de 3 dijitos"  # Descripción corta
  language:     "Verilog"                       # Lenguaje usado
  clock_hz:     1000000                         # Frecuencia del reloj en Hz (1 MHz)

  # Cuántos tiles ocupa tu diseño
  tiles: "1x1"                                 # Tamaño del diseño

  # Nombre del módulo top, debe empezar con tt_um_ y ser único
  top_module:  "top_module "

  # Archivos fuente del proyecto
  source_files:
  - src/Top_module.v                   # Ruta y nombre del archivo Verilog (ajusta según tu estructura)
  - src/clk_psc.v
  - src/FSM1.v
# Pinout del proyecto
pinout:
  # Entradas
  ui[0]: "clk"        # Reloj
  ui[1]: "btnC"      # Reset
  ui[2]: "sw0"           # Dijito A
  ui[3]: "sw1"           # Dijito B
  ui[4]: "sw2"           # Dijito C
  ui[5]: "unused"           # No usado
  ui[6]: "unused"           # No usado
  ui[7]: "unused"           # No usado

  # Salidas
  uo[0]: "led0"       # LED bit 0
  uo[1]: "led1"       # LED bit 1
  uo[2]: "unused"       # LED bit 2
  uo[3]: "unused"       # LED bit 3
  uo[4]: "unused"       # LED bit 4
  uo[5]: "unused"       # LED bit 5
  uo[6]: "unused"       # LED bit 6
  uo[7]: "unused"       # LED bit 7

  # Pines bidireccionales (no usados en este ejemplo)
  uio[0]: "unused"
  uio[1]: "unused"
  uio[2]: "unused"
  uio[3]: "unused"
  uio[4]: "unused"
  uio[5]: "unused"
  uio[6]: "unused"
  uio[7]: "unused"

# No cambiar esta línea
yaml_version: 6


