# MIPS-pipeline-CPU

### Intro

This is a 5-stage pipeline CPU with 1 branch delay slot using bimodal predictor for branch instruction.

### Demo Program

You need a ps2 keyboard.

Your input will echo on the screen, but control keys are not implemented.



### 简介

现在，这是一个使用饱和计数器来进行动态分支预测的有1周期跳转指令延迟槽的5阶段流水线CPU。

### Demo程序

你需要一个ps2键盘。

你的输入会显示在屏幕上，但是控制键都是没有作用的。
