0.6
2018.1
Apr  4 2018
19:30:32
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sim_1/imports/new/Testing_IP_TB.vhd,1529776823,vhdl,,,,testing_ip_tb,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/Simon_48_96_parallel.vhd,1529776774,vhdl,,,,simon_48_96_parallel,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/Testing_IP.vhd,1529775129,vhdl,,,,testing_ip,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/end_encrypt_shift_reg.vhd,1505043001,vhdl,,,,end_encrypt_shift_reg,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/key_schedule_function.vhd,1504888691,vhdl,,,,key_schedule_function_parallel,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/lfsr.vhd,1504884107,vhdl,,,,lfsr,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/mux.vhd,1504778253,vhdl,,,,mux,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/normal_shift_reg.vhd,1504796071,vhdl,,,,normal_shift_reg,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/parallel_tapped_shift_reg.vhd,1504778300,vhdl,,,,parallel_tapped_shift_reg,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/reg.vhd,1504792457,vhdl,,,,reg,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/new/rnd_function_parallel.vhd,1504888646,vhdl,,,,rnd_function_parallel,,,,,,,,
F:/Documenti 2/University/Magistrale/Progettazione di Sistemi Integrati/VHDL projects/Xilinx_contest/Simon/Simon_48_96_parallel/Simon_48_96_parallel.srcs/sources_1/imports/src/cnt.vhd,1529491392,vhdl,,,,cnt,,,,,,,,
