▎Описание проекта

Данный проект включает в себя серию практических заданий, выполненных на языке SystemVerilog, направленных на изучение и проектирование цифровых схем. Каждое задание охватывает различные аспекты работы с логическими вентилями, мультиплексорами, последовательными и параллельными модулями, а также конечными автоматами и обработкой чисел с плавающей точкой.

▎Содержание заданий

▎Практическое задание 1: Проектирование мультиплексоров и логических вентилей

В этом задании реализованы различные подходы к проектированию мультиплексоров и логических вентилей. Все модули были написаны самостоятельно и включают:

• Мультиплексоры 4:1: Реализованы с использованием различных методов, таких как операторы if, case, индексы массивов и логические операции.

• Логические вентили: Реализованы с использованием мультиплексоров для создания вентилей NOT, AND, OR и XOR.

▎Практическое задание 2: Проектирование цифровых модулей

В этом проекте выполнены задания, связанные с проектированием цифровых модулей, включая:

• Детекторы сигналов: Модули для определения однотактового сигнала и генерации чисел Фибоначчи.

• Сумматоры и компараторы: Реализованы последовательные сумматоры и компараторы, использующие логические операции и контрольные сигналы.

• Арбитры и преобразования данных: Модули для управления доступом к ресурсам и преобразования последовательных данных в параллельные.

▎Практическое задание 3: Отчет о выполнении

В данном задании реализованы модули для распознавания бинарных последовательностей и вычислений, включая:

• Конечные автоматы: Модули для детектирования последовательностей и проверки делимости.

• Сортировка и вычисления: Комбинационная сортировка вещественных чисел и вычисление дискриминанта квадратного уравнения.

▎Практическое задание 4: Отчет о выполнении

В этом проекте разработаны модули для знаковых операций и побитовых манипуляций, такие как:

• Сложение и умножение: Модули для знакового сложения с переполнением и насыщением, а также знаковое и беззнаковое умножение.

• Побитовые сдвиги: Реализованы различные методы побитового и арифметического сдвига.

• Конвейерные модули: Разработаны модули для вычислений с использованием конвейерной архитектуры.

▎Практическое задание 5: Отчет о выполнении

В этом задании реализованы модули для работы с FIFO и процессорными архитектурами, включая:

• FIFO: Разработка различных модулей FIFO с учетом оптимизации и управления указателями.

• Новая инструкция: Добавление инструкций в процессор.

▎Заключение

Все задания были выполнены с целью закрепления практических навыков проектирования цифровых схем и работы с различными архитектурами. Использовались тестбенчи и симуляторы (iverilog, vvp) для проверки корректности решений, а также инструменты для анализа временных диаграмм (GTKWave, Surfer).