hdls:
  - comm_fpga_ss_tb.vhdl

signals:
  - dispClk
  - uut.serClk_in
  - ---
  - uut.state
  - uut.count
  - uut.write_fifo.depth_out
  - ---
  - uut.serData_in
  - uut.sync_recv.state
  - uut.recvData
  - uut.recvValid
  - uut.h2fData_out
  - uut.h2fValid_out
  - uut.h2fReady_in
  - ---
  - uut.serData_out
  - uut.sync_send.state
  - uut.f2hData_in
  - uut.f2hValid_in
  - uut.f2hReady_out
  - ---
  - uut.serClkFE
  - uut.delayLine

zoomFactor: 30
marker: 2104ns
stopTime: 200us
