---
description: HIRCT Verilog/SystemVerilog 컨벤션 — RTL 입력 파일 및 생성 SV 산출물
globs: "**/*.v,**/*.sv"
alwaysApply: false
---

# Verilog/SystemVerilog Convention (HIRCT)

**전체 규칙**: `.cursor/convention/verilog.md`

## HIRCT 특화
- `rtl/` 아래 파일은 **읽기 전용 입력** (수정 금지, SSOT)
- `output/**/wrapper/*.sv`, `output/**/tb/*.sv` 등은 **생성 산출물** (수동 편집 금지)
- 생성 SV 파일 첫 줄: `// AUTO-GENERATED by hirct-gen — DO NOT EDIT`

## 린트 게이트 (이중 게이트)
| 게이트 | 도구 | 역할 |
|--------|------|------|
| 기본 (필수) | `verilator --lint-only`, Verible | CI 항상 실행 |
| 1차 (필수) | VCS, ncsim | 라이선스 접근 가능 시 |

## 클럭/리셋 패턴
- 클럭: `clock`, `clk`, `CLK`, `*_clk`
- 리셋 (active-high): `reset`, `rst`
- 리셋 (active-low): `reset_n`, `rst_n`, `*_n`
- 클럭/리셋 포트는 랜덤 입력에서 자동 제외
