Fitter Place Stage Report for Example-Project
Fri Sep 20 15:24:00 2024
Quartus Prime Version 24.1.0 Build 115 03/21/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Global & Other Fast Signals Summary
  6. Global Signal Visualization
  7. Global & Other Fast Signals Details
  8. Fitter Duplication Summary
  9. Non-Global High Fan-Out Signals
 10. Fitter RAM Summary
 11. Fitter Physical RAM Information
 12. Fitter DSP Block Usage Summary
 13. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                 ;
+-------------------------------------------------------------+-------------------------+-------+
; Resource                                                    ; Usage                   ; %     ;
+-------------------------------------------------------------+-------------------------+-------+
; Usage Report Generated after: Place                         ;                         ;       ;
;                                                             ;                         ;       ;
; Logic utilization (ALMs needed / total ALMs on device)      ; 53,956 / 487,200        ; 11 %  ;
; ALMs needed [=A-B+C]                                        ; 53,956                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 71,978 / 487,200        ; 15 %  ;
;         [a] ALMs used for LUT logic and register circuitry  ; 7,922                   ;       ;
;         [b] ALMs used for LUT logic                         ; 31,760                  ;       ;
;         [c] ALMs used for register circuitry                ; 32,286                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 10                      ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 18,093 / 487,200        ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 71 / 487,200            ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                       ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 3                       ;       ;
;         [c] Due to LAB input limits                         ; 67                      ;       ;
;         [d] Due to virtual I/Os                             ; 0                       ;       ;
;                                                             ;                         ;       ;
; Difficulty packing design                                   ; Low                     ;       ;
;                                                             ;                         ;       ;
; Total LABs:  partially or completely used                   ; 21,136 / 48,720         ; 43 %  ;
;     -- Logic LABs                                           ; 21,135                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 1                       ;       ;
;                                                             ;                         ;       ;
; Combinational ALUT usage for logic                          ; 49,537                  ;       ;
;     -- 8 input functions                                    ; 6,352                   ;       ;
;     -- 7 input functions                                    ; 300                     ;       ;
;     -- 6 input functions                                    ; 13,734                  ;       ;
;     -- 5 input functions                                    ; 12,679                  ;       ;
;     -- 4 input functions                                    ; 5,165                   ;       ;
;     -- <=3 input functions                                  ; 11,307                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,231                   ;       ;
; Memory ALUT usage                                           ; 2                       ;       ;
;     -- 64-address deep                                      ; 0                       ;       ;
;     -- 32-address deep                                      ; 0                       ;       ;
;                                                             ;                         ;       ;
;                                                             ;                         ;       ;
; Dedicated logic registers                                   ; 84,421                  ;       ;
;     -- By type:                                             ;                         ;       ;
;         -- LAB logic registers:                             ;                         ;       ;
;             -- Primary logic registers                      ; 80,414 / 974,400        ; 8 %   ;
;             -- Secondary logic registers                    ; 1,264 / 974,400         ; < 1 % ;
;         -- Hyper-Registers:                                 ; 2,743                   ;       ;
;                                                             ;                         ;       ;
; Register control circuitry for power estimation             ; 18                      ;       ;
;                                                             ;                         ;       ;
; ALMs adjustment for power estimation                        ; 29,942                  ;       ;
;                                                             ;                         ;       ;
; I/O pins                                                    ; 141 / 924               ; 15 %  ;
;     -- Clock pins                                           ; 1 / 78                  ; 1 %   ;
;     -- Dedicated input pins                                 ; 0 / 70                  ; 0 %   ;
;                                                             ;                         ;       ;
; M20K blocks                                                 ; 83 / 7,110              ; 1 %   ;
; Total MLAB memory bits                                      ; 64                      ;       ;
; Total block memory bits                                     ; 727,144 / 145,612,800   ; < 1 % ;
; Total block memory implementation bits                      ; 1,699,840 / 145,612,800 ; 1 %   ;
; eSRAMs                                                      ; 0 / 2                   ; 0 %   ;
;                                                             ;                         ;       ;
; DSP Blocks Needed [=A+B+C-D]                                ; 2 / 4,510               ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 3                       ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                       ;       ;
;     [C] Total DSP_PRIME Blocks                              ; 0                       ;       ;
;     [D] Estimate of DSP Blocks recoverable by dense merging ; 1                       ;       ;
;                                                             ;                         ;       ;
; IOPLLs                                                      ; 5 / 24                  ; 21 %  ;
;     -- Fabric-Feeding IOPLLs                                ; 0 / 8                   ; 0 %   ;
;     -- I/O Bank IOPLLs                                      ; 5 / 16                  ; 31 %  ;
; Global signals                                              ; 5                       ;       ;
; Impedance control blocks                                    ; 1 / 16                  ; 6 %   ;
; Maximum fan-out                                             ; 52819                   ;       ;
; Highest non-global fan-out                                  ; 1744                    ;       ;
; Total fan-out                                               ; 478873                  ;       ;
; Average fan-out                                             ; 3.75                    ;       ;
+-------------------------------------------------------------+-------------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+------------------------------+
; Compilation Hierarchy Node                                                                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks needed [=A-B] ; [A] DSP Blocks used in final placement ; [B] Estimate of DSPs recoverable by dense merging ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                    ; Entity Name                                                           ; Library Name                 ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+------------------------------+
; |                                                                                                  ; 53956.6 (1.2)        ; 71976.7 (1.7)                    ; 18089.7 (0.4)                                     ; 69.6 (0.0)                       ; 10.0 (0.0)           ; 49537 (3)           ; 84421 (1)                 ; 0 (0)         ; 727144            ; 83    ; 2                        ; 3                                      ; 0                                                 ; 284  ; 5 (0)  ; |                                                                                                                                                                                                      ; cva6_intel                                                            ; altera_work                  ;
;    |auto_fab_0|                                                                                    ; 55.1 (0.0)           ; 65.0 (0.0)                       ; 9.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                             ; alt_sld_fab_0                                                         ; alt_sld_fab_0                ;
;       |alt_sld_fab_0|                                                                              ; 55.1 (0.0)           ; 65.0 (0.0)                       ; 9.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                               ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                ; N/A                          ;
;          |alt_sld_fab_0|                                                                           ; 55.1 (0.0)           ; 65.0 (0.0)                       ; 9.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                 ; alt_sld_fab_0_alt_sld_fab_1920_5gvp6zq                                ; N/A                          ;
;             |configresetfabric|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric                                                                                                                                               ; alt_sld_fab_0_intel_configuration_debug_reset_release_hub_203_mfqd2xa ; N/A                          ;
;                |conf_reset_src|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src                                                                                                                                ; intel_configuration_reset_release_for_debug                           ; N/A                          ;
;             |jtagpins|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                        ; altera_jtag_wys_atom                                                  ; N/A                          ;
;                |atom_inst|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                              ; altera_jtag_wys_atom_bare                                             ; N/A                          ;
;             |sldfabric|                                                                            ; 55.1 (0.0)           ; 65.0 (0.0)                       ; 9.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                       ; alt_sld_fab_0_altera_sld_jtag_hub_1920_j3vtkqa                        ; N/A                          ;
;                |jtag_hub_gen.real_sld_jtag_hub|                                                    ; 55.1 (36.4)          ; 65.0 (44.9)                      ; 9.9 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (57)             ; 74 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                                                                                                                        ; sld_jtag_hub                                                          ; N/A                          ;
;                   |hub_info_reg|                                                                   ; 9.4 (9.4)            ; 9.8 (9.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                                                                                                           ; sld_rom_sr                                                            ; N/A                          ;
;                   |shadow_jsm|                                                                     ; 9.3 (9.3)            ; 10.2 (10.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                                                                                                             ; sld_shadow_jsm                                                        ; N/A                          ;
;    |axi_clock_converter|                                                                           ; 32569.2 (0.0)        ; 46505.9 (0.0)                    ; 13962.7 (0.0)                                     ; 26.0 (0.0)                       ; 0.0 (0.0)            ; 20842 (0)           ; 57491 (0)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter                                                                                                                                                                                    ; axi_cdc                                                               ; altera_work                  ;
;       |i_axi_cdc_dst|                                                                              ; 16668.4 (0.0)        ; 21377.5 (0.0)                    ; 4721.6 (0.0)                                      ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 13795 (0)           ; 18274 (0)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst                                                                                                                                                                      ; axi_cdc_dst                                                           ; altera_work                  ;
;          |i_cdc_fifo_gray_dst_ar|                                                                  ; 3174.9 (3127.3)      ; 3223.8 (3172.6)                  ; 50.3 (46.7)                                       ; 1.4 (1.3)                        ; 0.0 (0.0)            ; 3477 (3419)         ; 113 (13)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar                                                                                                                                               ; cdc_fifo_gray_dst                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[0].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[1].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[2].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[3].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[4].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[5].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[6].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[7].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|gen_sync[8].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |i_rptr_b2g|                                                                           ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|i_rptr_b2g                                                                                                                                    ; binary_to_gray                                                        ; altera_work                  ;
;             |i_rptr_g2b|                                                                           ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|i_rptr_g2b                                                                                                                                    ; gray_to_binary                                                        ; altera_work                  ;
;             |i_spill_register|                                                                     ; 34.8 (34.8)          ; 37.1 (37.1)                      ; 2.3 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 44 (44)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|i_spill_register                                                                                                                              ; spill_register                                                        ; altera_work                  ;
;          |i_cdc_fifo_gray_dst_aw|                                                                  ; 3095.1 (3047.2)      ; 3152.3 (3098.7)                  ; 58.8 (52.5)                                       ; 1.5 (1.0)                        ; 0.0 (0.0)            ; 3391 (3334)         ; 111 (13)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw                                                                                                                                               ; cdc_fifo_gray_dst                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[0].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[1].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[2].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[3].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[4].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[5].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[6].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[7].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 1.4 (1.4)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|gen_sync[8].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |i_rptr_b2g|                                                                           ; 1.9 (1.9)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|i_rptr_b2g                                                                                                                                    ; binary_to_gray                                                        ; altera_work                  ;
;             |i_rptr_g2b|                                                                           ; 3.9 (3.9)            ; 4.3 (4.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|i_rptr_g2b                                                                                                                                    ; gray_to_binary                                                        ; altera_work                  ;
;             |i_spill_register|                                                                     ; 34.4 (34.4)          ; 39.5 (39.5)                      ; 5.2 (5.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 43 (43)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|i_spill_register                                                                                                                              ; spill_register                                                        ; altera_work                  ;
;          |i_cdc_fifo_gray_dst_w|                                                                   ; 5776.3 (5699.2)      ; 5883.5 (5792.9)                  ; 110.2 (96.0)                                      ; 3.0 (2.3)                        ; 0.0 (0.0)            ; 6316 (6224)         ; 332 (37)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w                                                                                                                                                ; cdc_fifo_gray_dst                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[0].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[1].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[2].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[3].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[4].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[5].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[6].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[7].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|gen_sync[8].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |i_rptr_b2g|                                                                           ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|i_rptr_b2g                                                                                                                                     ; binary_to_gray                                                        ; altera_work                  ;
;             |i_rptr_g2b|                                                                           ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|i_rptr_g2b                                                                                                                                     ; gray_to_binary                                                        ; altera_work                  ;
;             |i_spill_register|                                                                     ; 63.9 (63.9)          ; 76.1 (76.1)                      ; 12.9 (12.9)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 78 (78)             ; 277 (277)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|i_spill_register                                                                                                                               ; spill_register                                                        ; altera_work                  ;
;          |i_cdc_fifo_gray_src_b|                                                                   ; 390.5 (376.4)        ; 478.7 (463.1)                    ; 88.3 (86.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 305 (289)           ; 539 (521)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b                                                                                                                                                ; cdc_fifo_gray_src                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[0].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[1].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[2].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[3].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[4].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[5].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[6].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[7].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|gen_sync[8].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |i_wptr_b2g|                                                                           ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|i_wptr_b2g                                                                                                                                     ; binary_to_gray                                                        ; altera_work                  ;
;             |i_wptr_g2b|                                                                           ; 4.5 (4.5)            ; 4.9 (4.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_b|i_wptr_g2b                                                                                                                                     ; gray_to_binary                                                        ; altera_work                  ;
;          |i_cdc_fifo_gray_src_r|                                                                   ; 4231.6 (4214.3)      ; 8639.2 (8624.2)                  ; 4414.1 (4414.4)                                   ; 6.5 (4.5)                        ; 0.0 (0.0)            ; 306 (290)           ; 17179 (17161)             ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r                                                                                                                                                ; cdc_fifo_gray_src                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 1.3 (1.3)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[0].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 1.3 (1.3)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[1].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 1.4 (1.4)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[2].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[3].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[4].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[5].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 1.2 (1.2)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[6].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[7].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|gen_sync[8].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |i_wptr_b2g|                                                                           ; 2.2 (2.2)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|i_wptr_b2g                                                                                                                                     ; binary_to_gray                                                        ; altera_work                  ;
;             |i_wptr_g2b|                                                                           ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_src_r|i_wptr_g2b                                                                                                                                     ; gray_to_binary                                                        ; altera_work                  ;
;       |i_axi_cdc_src|                                                                              ; 15900.7 (0.0)        ; 25128.4 (0.0)                    ; 9241.1 (0.0)                                      ; 13.4 (0.0)                       ; 0.0 (0.0)            ; 7047 (0)            ; 39217 (0)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src                                                                                                                                                                      ; axi_cdc_src                                                           ; altera_work                  ;
;          |i_cdc_fifo_gray_dst_b|                                                                   ; 180.9 (169.0)        ; 186.0 (171.7)                    ; 5.2 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 205 (190)           ; 33 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b                                                                                                                                                ; cdc_fifo_gray_dst                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[0].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[1].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[2].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[3].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[4].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[5].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[6].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[7].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|gen_sync[8].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |i_rptr_b2g|                                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|i_rptr_b2g                                                                                                                                     ; binary_to_gray                                                        ; altera_work                  ;
;             |i_rptr_g2b|                                                                           ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|i_rptr_g2b                                                                                                                                     ; gray_to_binary                                                        ; altera_work                  ;
;             |i_spill_register|                                                                     ; 2.6 (2.6)            ; 2.7 (2.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_b|i_spill_register                                                                                                                               ; spill_register                                                        ; altera_work                  ;
;          |i_cdc_fifo_gray_dst_r|                                                                   ; 5303.0 (5233.1)      ; 5381.7 (5302.1)                  ; 81.0 (71.1)                                       ; 2.3 (2.1)                        ; 0.0 (0.0)            ; 5797 (5712)         ; 191 (37)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r                                                                                                                                                ; cdc_fifo_gray_dst                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[0].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[1].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[2].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[3].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[4].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[5].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[6].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[7].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|gen_sync[8].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |i_rptr_b2g|                                                                           ; 2.7 (2.7)            ; 3.8 (3.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|i_rptr_b2g                                                                                                                                     ; binary_to_gray                                                        ; altera_work                  ;
;             |i_rptr_g2b|                                                                           ; 2.9 (2.9)            ; 3.3 (3.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|i_rptr_g2b                                                                                                                                     ; gray_to_binary                                                        ; altera_work                  ;
;             |i_spill_register|                                                                     ; 57.9 (57.9)          ; 64.7 (64.7)                      ; 7.0 (7.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 70 (70)             ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|i_spill_register                                                                                                                               ; spill_register                                                        ; altera_work                  ;
;          |i_cdc_fifo_gray_src_ar|                                                                  ; 2764.8 (2753.1)      ; 5179.7 (5167.1)                  ; 2419.5 (2418.5)                                   ; 4.6 (4.6)                        ; 0.0 (0.0)            ; 337 (322)           ; 10267 (10249)             ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar                                                                                                                                               ; cdc_fifo_gray_src                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[0].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[1].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[2].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[3].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[4].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[5].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[6].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[7].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|gen_sync[8].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |i_wptr_b2g|                                                                           ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|i_wptr_b2g                                                                                                                                    ; binary_to_gray                                                        ; altera_work                  ;
;             |i_wptr_g2b|                                                                           ; 3.0 (3.0)            ; 4.0 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_ar|i_wptr_g2b                                                                                                                                    ; gray_to_binary                                                        ; altera_work                  ;
;          |i_cdc_fifo_gray_src_aw|                                                                  ; 2658.8 (2646.3)      ; 5070.7 (5058.3)                  ; 2416.1 (2415.9)                                   ; 4.2 (3.9)                        ; 0.0 (0.0)            ; 371 (356)           ; 10011 (9993)              ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw                                                                                                                                               ; cdc_fifo_gray_src                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[0].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[1].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[2].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[3].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[4].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[5].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[6].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[7].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|gen_sync[8].i_sync                                                                                                                            ; sync                                                                  ; altera_work                  ;
;             |i_wptr_b2g|                                                                           ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|i_wptr_b2g                                                                                                                                    ; binary_to_gray                                                        ; altera_work                  ;
;             |i_wptr_g2b|                                                                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_aw|i_wptr_g2b                                                                                                                                    ; gray_to_binary                                                        ; altera_work                  ;
;          |i_cdc_fifo_gray_src_w|                                                                   ; 4993.3 (4981.5)      ; 9310.4 (9297.4)                  ; 4319.3 (4318.2)                                   ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 337 (322)           ; 18715 (18697)             ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w                                                                                                                                                ; cdc_fifo_gray_src                                                     ; altera_work                  ;
;             |gen_sync[0].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[0].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[1].i_sync|                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[1].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[2].i_sync|                                                                   ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[2].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[3].i_sync|                                                                   ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[3].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[4].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[4].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[5].i_sync|                                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[5].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[6].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[6].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[7].i_sync|                                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[7].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |gen_sync[8].i_sync|                                                                   ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|gen_sync[8].i_sync                                                                                                                             ; sync                                                                  ; altera_work                  ;
;             |i_wptr_b2g|                                                                           ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|i_wptr_b2g                                                                                                                                     ; binary_to_gray                                                        ; altera_work                  ;
;             |i_wptr_g2b|                                                                           ; 3.6 (3.6)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_src_w|i_wptr_g2b                                                                                                                                     ; gray_to_binary                                                        ; altera_work                  ;
;    |axi_to_avalon_ddr|                                                                             ; 2544.0 (0.0)         ; 2718.6 (0.0)                     ; 177.3 (0.0)                                       ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 3958 (0)            ; 2771 (0)                  ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr                                                                                                                                                                                      ; cva6_intel_altera_mm_interconnect_1920_otvf3ky                        ; altera_work                  ;
;       |axi_bridge_0_m0_agent|                                                                      ; 104.0 (61.3)         ; 113.7 (62.9)                     ; 9.7 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (43)            ; 204 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|axi_bridge_0_m0_agent                                                                                                                                                                ; cva6_intel_altera_merlin_axi_master_ni_1980_4qd7sla                   ; altera_work                  ;
;          |align_address_to_size|                                                                   ; 42.8 (42.8)          ; 50.8 (50.8)                      ; 8.1 (8.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|axi_bridge_0_m0_agent|align_address_to_size                                                                                                                                          ; altera_merlin_address_alignment                                       ; altera_work                  ;
;       |cmd_mux|                                                                                    ; 21.4 (18.1)          ; 24.0 (20.6)                      ; 2.6 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (36)             ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|cmd_mux                                                                                                                                                                              ; cva6_intel_altera_merlin_multiplexer_1922_iqaypey                     ; altera_work                  ;
;          |arb|                                                                                     ; 3.3 (3.3)            ; 3.4 (3.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|cmd_mux|arb                                                                                                                                                                          ; altera_merlin_arbitrator                                              ; altera_work                  ;
;       |emif_fm_0_ctrl_amm_0_agent|                                                                 ; 35.4 (3.9)           ; 36.7 (4.3)                       ; 1.3 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (7)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent                                                                                                                                                           ; cva6_intel_altera_merlin_slave_agent_1921_b6r3djy                     ; altera_work                  ;
;          |uncompressor|                                                                            ; 31.5 (31.5)          ; 32.3 (32.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent|uncompressor                                                                                                                                              ; altera_merlin_burst_uncompressor                                      ; altera_work                  ;
;       |emif_fm_0_ctrl_amm_0_agent_rdata_fifo|                                                      ; 40.7 (40.7)          ; 45.8 (45.8)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 45 (45)                   ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo                                                                                                                                                ; cva6_intel_altera_avalon_sc_fifo_1932_w27kryi                         ; altera_work                  ;
;          |gen_blk9.gen_blk10_else.altera_syncram_component|                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                               ; altera_syncram                                                        ; altera_work                  ;
;             |auto_generated|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                ; altera_syncram_m3j8                                                   ; altera_work                  ;
;                |altera_syncram_impl1|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                                           ; altera_syncram_impl_f4hj                                              ; altera_work                  ;
;       |emif_fm_0_ctrl_amm_0_agent_rsp_fifo|                                                        ; 812.6 (812.6)        ; 845.0 (845.0)                    ; 34.5 (34.5)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 1655 (1655)         ; 1735 (1735)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rsp_fifo                                                                                                                                                  ; cva6_intel_altera_avalon_sc_fifo_1932_w27kryi                         ; altera_work                  ;
;       |emif_fm_0_ctrl_amm_0_burst_adapter|                                                         ; 562.6 (0.0)          ; 656.5 (0.0)                      ; 94.0 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 636 (0)             ; 741 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter                                                                                                                                                   ; cva6_intel_altera_merlin_burst_adapter_1932_tkah2sy                   ; altera_work                  ;
;          |altera_merlin_burst_adapter_13_1.burst_adapter|                                          ; 562.6 (502.0)        ; 656.5 (592.9)                    ; 94.0 (91.0)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 636 (553)           ; 741 (741)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                    ; altera_merlin_burst_adapter_13_1                                      ; altera_work                  ;
;             |the_min|                                                                              ; 60.6 (30.8)          ; 63.6 (33.3)                      ; 3.0 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (42)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                            ; altera_merlin_burst_adapter_min                                       ; altera_work                  ;
;                |ab_sub|                                                                            ; 3.0 (0.0)            ; 3.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                     ; altera_merlin_burst_adapter_subtractor                                ; altera_work                  ;
;                   |subtract|                                                                       ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                            ; altera_merlin_burst_adapter_adder                                     ; altera_work                  ;
;                |ac_sub|                                                                            ; 19.9 (0.0)           ; 20.5 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                     ; altera_merlin_burst_adapter_subtractor                                ; altera_work                  ;
;                   |subtract|                                                                       ; 19.9 (19.9)          ; 20.5 (20.5)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                            ; altera_merlin_burst_adapter_adder                                     ; altera_work                  ;
;                |da_sub|                                                                            ; 6.3 (0.0)            ; 6.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                     ; altera_merlin_burst_adapter_subtractor                                ; altera_work                  ;
;                   |subtract|                                                                       ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                            ; altera_merlin_burst_adapter_adder                                     ; altera_work                  ;
;       |emif_fm_0_ctrl_amm_0_cmd_width_adapter|                                                     ; 44.3 (44.3)          ; 69.3 (69.3)                      ; 25.0 (25.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (267)           ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_cmd_width_adapter                                                                                                                                               ; cva6_intel_altera_merlin_width_adapter_1940_oerlvea                   ; altera_work                  ;
;       |emif_fm_0_ctrl_amm_0_rsp_width_adapter|                                                     ; 920.6 (920.6)        ; 925.0 (925.0)                    ; 4.8 (4.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 1117 (1117)         ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_rsp_width_adapter                                                                                                                                               ; cva6_intel_altera_merlin_width_adapter_1940_7beubrq                   ; altera_work                  ;
;       |rsp_demux|                                                                                  ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_ddr|rsp_demux                                                                                                                                                                            ; cva6_intel_altera_merlin_demultiplexer_1921_bu3hlhy                   ; altera_work                  ;
;    |axi_to_avalon_uart|                                                                            ; 239.1 (0.0)          ; 258.8 (0.0)                      ; 19.8 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 408 (0)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart                                                                                                                                                                                     ; cva6_intel_altera_mm_interconnect_1920_v5r556a                        ; altera_work                  ;
;       |axi_bridge_1_m0_agent|                                                                      ; 28.9 (21.1)          ; 32.5 (23.7)                      ; 3.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (22)             ; 64 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|axi_bridge_1_m0_agent                                                                                                                                                               ; cva6_intel_altera_merlin_axi_master_ni_1980_4qd7sla                   ; altera_work                  ;
;          |align_address_to_size|                                                                   ; 7.8 (7.8)            ; 8.8 (8.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|axi_bridge_1_m0_agent|align_address_to_size                                                                                                                                         ; altera_merlin_address_alignment                                       ; altera_work                  ;
;       |cmd_mux|                                                                                    ; 11.2 (8.7)           ; 12.1 (9.6)                       ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (20)             ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|cmd_mux                                                                                                                                                                             ; cva6_intel_altera_merlin_multiplexer_1922_745klti                     ; altera_work                  ;
;          |arb|                                                                                     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|cmd_mux|arb                                                                                                                                                                         ; altera_merlin_arbitrator                                              ; altera_work                  ;
;       |jtag_uart_0_avalon_jtag_slave_agent|                                                        ; 19.2 (0.8)           ; 19.6 (0.8)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (3)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_agent                                                                                                                                                 ; cva6_intel_altera_merlin_slave_agent_1921_b6r3djy                     ; altera_work                  ;
;          |uncompressor|                                                                            ; 18.4 (18.4)          ; 18.8 (18.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                                                    ; altera_merlin_burst_uncompressor                                      ; altera_work                  ;
;       |jtag_uart_0_avalon_jtag_slave_agent_rdata_fifo|                                             ; 18.9 (18.9)          ; 20.4 (20.4)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_agent_rdata_fifo                                                                                                                                      ; cva6_intel_altera_avalon_sc_fifo_1932_w27kryi                         ; altera_work                  ;
;       |jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                               ; 16.6 (16.6)          ; 17.7 (17.7)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                        ; cva6_intel_altera_avalon_sc_fifo_1932_w27kryi                         ; altera_work                  ;
;       |jtag_uart_0_avalon_jtag_slave_burst_adapter|                                                ; 78.3 (0.0)           ; 86.8 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_burst_adapter                                                                                                                                         ; cva6_intel_altera_merlin_burst_adapter_1932_yfl5eai                   ; altera_work                  ;
;          |altera_merlin_burst_adapter_13_1.burst_adapter|                                          ; 78.3 (78.3)          ; 86.8 (86.8)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (114)           ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                          ; altera_merlin_burst_adapter_13_1                                      ; altera_work                  ;
;       |jtag_uart_0_avalon_jtag_slave_cmd_width_adapter|                                            ; 39.9 (39.9)          ; 41.8 (41.8)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_cmd_width_adapter                                                                                                                                     ; cva6_intel_altera_merlin_width_adapter_1940_23tf3cy                   ; altera_work                  ;
;       |jtag_uart_0_avalon_jtag_slave_rsp_width_adapter|                                            ; 15.4 (15.4)          ; 15.7 (15.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_rsp_width_adapter                                                                                                                                     ; cva6_intel_altera_merlin_width_adapter_1940_n3kmvxq                   ; altera_work                  ;
;       |jtag_uart_0_avalon_jtag_slave_translator|                                                   ; 10.4 (10.4)          ; 11.7 (11.7)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                            ; cva6_intel_altera_merlin_slave_translator_191_x56fcki                 ; altera_work                  ;
;       |router_002|                                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axi_to_avalon_uart|router_002                                                                                                                                                                          ; cva6_intel_altera_merlin_router_1921_mr7yuqy                          ; altera_work                  ;
;    |clocks|                                                                                        ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; clocks                                                                                                                                                                                                 ; io_pll                                                                ; io_pll                       ;
;       |iopll_0|                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (1)  ; clocks|iopll_0                                                                                                                                                                                         ; io_pll_altera_iopll_1931_saopfla                                      ; altera_iopll_1931            ;
;    |ddr_calibration|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; ddr_calibration                                                                                                                                                                                        ; emif_cal                                                              ; emif_cal                     ;
;       |emif_cal_0|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; ddr_calibration|emif_cal_0                                                                                                                                                                             ; emif_cal_altera_emif_cal_274_kaypsya                                  ; altera_emif_cal_274          ;
;          |emif_cal|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; ddr_calibration|emif_cal_0|emif_cal                                                                                                                                                                    ; emif_cal_altera_emif_cal_iossm_274_yagv7fq                            ; altera_emif_cal_iossm_274    ;
;             |arch_inst|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; ddr_calibration|emif_cal_0|emif_cal|arch_inst                                                                                                                                                          ; emif_cal_altera_emif_cal_iossm_274_yagv7fq_arch                       ; altera_emif_cal_iossm_274    ;
;    |i_ariane|                                                                                      ; 8614.7 (0.0)         ; 9754.7 (0.0)                     ; 1156.5 (0.0)                                      ; 16.6 (0.0)                       ; 0.0 (0.0)            ; 11777 (0)           ; 6080 (0)                  ; 0 (0)         ; 163368            ; 38    ; 2                        ; 3                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane                                                                                                                                                                                               ; ariane                                                                ; altera_work                  ;
;       |i_cva6|                                                                                     ; 8614.7 (48.0)        ; 9754.7 (48.7)                    ; 1156.5 (0.8)                                      ; 16.6 (0.0)                       ; 0.0 (0.0)            ; 11777 (73)          ; 6080 (0)                  ; 0 (0)         ; 163368            ; 38    ; 2                        ; 3                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6                                                                                                                                                                                        ; cva6                                                                  ; altera_work                  ;
;          |commit_stage_i|                                                                          ; 73.7 (73.7)          ; 82.0 (82.0)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|commit_stage_i                                                                                                                                                                         ; commit_stage                                                          ; altera_work                  ;
;          |controller_i|                                                                            ; 4.6 (4.6)            ; 6.0 (6.0)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|controller_i                                                                                                                                                                           ; controller                                                            ; altera_work                  ;
;          |csr_regfile_i|                                                                           ; 867.3 (867.3)        ; 907.8 (907.8)                    ; 46.7 (46.7)                                       ; 6.2 (6.2)                        ; 0.0 (0.0)            ; 1350 (1350)         ; 704 (704)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|csr_regfile_i                                                                                                                                                                          ; csr_regfile                                                           ; altera_work                  ;
;          |ex_stage_i|                                                                              ; 2646.1 (459.1)       ; 3058.2 (480.5)                   ; 414.7 (21.8)                                      ; 2.6 (0.4)                        ; 0.0 (0.0)            ; 3830 (683)          ; 1778 (34)                 ; 0 (0)         ; 6272              ; 4     ; 2                        ; 3                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i                                                                                                                                                                             ; ex_stage                                                              ; altera_work                  ;
;             |alu_i|                                                                                ; 477.2 (439.4)        ; 502.5 (464.0)                    ; 25.3 (24.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 768 (704)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i                                                                                                                                                                       ; alu                                                                   ; altera_work                  ;
;                |gen_bitmanip.i_clz_64b|                                                            ; 8.2 (8.2)            ; 8.5 (8.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_clz_64b                                                                                                                                                ; lzc                                                                   ; altera_work                  ;
;                |gen_bitmanip.i_cpop_count|                                                         ; 29.5 (0.0)           ; 30.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count                                                                                                                                             ; popcount                                                              ; altera_work                  ;
;                   |non_leaf_node.left_child|                                                       ; 19.5 (0.0)           ; 19.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child                                                                                                                    ; popcount                                                              ; altera_work                  ;
;                      |non_leaf_node.left_child|                                                    ; 8.5 (0.0)            ; 8.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child|non_leaf_node.left_child                                                                                           ; popcount                                                              ; altera_work                  ;
;                         |non_leaf_node.left_child|                                                 ; 1.5 (1.0)            ; 1.5 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child|non_leaf_node.left_child|non_leaf_node.left_child                                                                  ; popcount                                                              ; altera_work                  ;
;                            |non_leaf_node.right_child|                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child|non_leaf_node.left_child|non_leaf_node.left_child|non_leaf_node.right_child                                        ; popcount                                                              ; altera_work                  ;
;                         |non_leaf_node.right_child|                                                ; 7.0 (6.5)            ; 7.0 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child|non_leaf_node.left_child|non_leaf_node.right_child                                                                 ; popcount                                                              ; altera_work                  ;
;                            |non_leaf_node.left_child|                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child|non_leaf_node.left_child|non_leaf_node.right_child|non_leaf_node.left_child                                        ; popcount                                                              ; altera_work                  ;
;                      |non_leaf_node.right_child|                                                   ; 11.0 (0.0)           ; 11.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child|non_leaf_node.right_child                                                                                          ; popcount                                                              ; altera_work                  ;
;                         |non_leaf_node.left_child|                                                 ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child|non_leaf_node.right_child|non_leaf_node.left_child                                                                 ; popcount                                                              ; altera_work                  ;
;                         |non_leaf_node.right_child|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.left_child|non_leaf_node.right_child|non_leaf_node.right_child                                                                ; popcount                                                              ; altera_work                  ;
;                   |non_leaf_node.right_child|                                                      ; 9.5 (0.0)            ; 10.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child                                                                                                                   ; popcount                                                              ; altera_work                  ;
;                      |non_leaf_node.left_child|                                                    ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child|non_leaf_node.left_child                                                                                          ; popcount                                                              ; altera_work                  ;
;                         |non_leaf_node.left_child|                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child|non_leaf_node.left_child|non_leaf_node.left_child                                                                 ; popcount                                                              ; altera_work                  ;
;                         |non_leaf_node.right_child|                                                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child|non_leaf_node.left_child|non_leaf_node.right_child                                                                ; popcount                                                              ; altera_work                  ;
;                      |non_leaf_node.right_child|                                                   ; 4.5 (0.0)            ; 5.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child|non_leaf_node.right_child                                                                                         ; popcount                                                              ; altera_work                  ;
;                         |non_leaf_node.left_child|                                                 ; 1.5 (1.0)            ; 1.5 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child|non_leaf_node.right_child|non_leaf_node.left_child                                                                ; popcount                                                              ; altera_work                  ;
;                            |non_leaf_node.right_child|                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child|non_leaf_node.right_child|non_leaf_node.left_child|non_leaf_node.right_child                                      ; popcount                                                              ; altera_work                  ;
;                         |non_leaf_node.right_child|                                                ; 3.0 (2.5)            ; 4.0 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child|non_leaf_node.right_child|non_leaf_node.right_child                                                               ; popcount                                                              ; altera_work                  ;
;                            |non_leaf_node.left_child|                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|alu_i|gen_bitmanip.i_cpop_count|non_leaf_node.right_child|non_leaf_node.right_child|non_leaf_node.right_child|non_leaf_node.left_child                                      ; popcount                                                              ; altera_work                  ;
;             |branch_unit_i|                                                                        ; 87.7 (87.7)          ; 93.6 (93.6)                      ; 5.9 (5.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 164 (164)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|branch_unit_i                                                                                                                                                               ; branch_unit                                                           ; altera_work                  ;
;             |csr_buffer_i|                                                                         ; 3.8 (3.8)            ; 5.4 (5.4)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|csr_buffer_i                                                                                                                                                                ; csr_buffer                                                            ; altera_work                  ;
;             |i_mult|                                                                               ; 557.0 (28.9)         ; 596.1 (29.3)                     ; 39.1 (0.4)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 877 (45)            ; 155 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2                        ; 3                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|i_mult                                                                                                                                                                      ; mult                                                                  ; altera_work                  ;
;                |i_div|                                                                             ; 255.5 (205.1)        ; 270.8 (216.3)                    ; 15.3 (11.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 423 (355)           ; 112 (112)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|i_mult|i_div                                                                                                                                                                ; serdiv                                                                ; altera_work                  ;
;                   |i_lzc_a|                                                                        ; 30.5 (30.5)          ; 33.0 (33.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|i_mult|i_div|i_lzc_a                                                                                                                                                        ; lzc                                                                   ; altera_work                  ;
;                   |i_lzc_b|                                                                        ; 19.9 (19.9)          ; 21.5 (21.5)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|i_mult|i_div|i_lzc_b                                                                                                                                                        ; lzc                                                                   ; altera_work                  ;
;                |i_multiplier|                                                                      ; 272.6 (272.6)        ; 295.9 (295.9)                    ; 23.4 (23.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 409 (409)           ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 2                        ; 3                                      ; 1                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|i_mult|i_multiplier                                                                                                                                                         ; multiplier                                                            ; altera_work                  ;
;             |lsu_i|                                                                                ; 1061.2 (26.0)        ; 1380.1 (31.3)                    ; 320.9 (5.2)                                       ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 1337 (79)           ; 1576 (0)                  ; 0 (0)         ; 6272              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i                                                                                                                                                                       ; load_store_unit                                                       ; altera_work                  ;
;                |gen_mmu.i_cva6_mmu|                                                                ; 543.6 (93.6)         ; 653.3 (118.3)                    ; 111.4 (24.9)                                      ; 1.8 (0.1)                        ; 0.0 (0.0)            ; 795 (129)           ; 612 (96)                  ; 0 (0)         ; 6272              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu                                                                                                                                                    ; cva6_mmu                                                              ; altera_work                  ;
;                   |i_dtlb|                                                                         ; 75.9 (75.9)          ; 90.7 (90.7)                      ; 14.8 (14.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 101 (101)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_dtlb                                                                                                                                             ; cva6_tlb                                                              ; altera_work                  ;
;                   |i_itlb|                                                                         ; 62.2 (62.2)          ; 67.1 (67.1)                      ; 5.8 (5.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 68 (68)             ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_itlb                                                                                                                                             ; cva6_tlb                                                              ; altera_work                  ;
;                   |i_ptw|                                                                          ; 53.1 (53.1)          ; 64.5 (64.5)                      ; 11.5 (11.5)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 66 (66)             ; 103 (103)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_ptw                                                                                                                                              ; cva6_ptw                                                              ; altera_work                  ;
;                   |i_shared_tlb|                                                                   ; 258.9 (257.1)        ; 312.7 (309.3)                    ; 54.5 (52.9)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 414 (409)           ; 215 (207)                 ; 0 (0)         ; 6272              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb                                                                                                                                       ; cva6_shared_tlb                                                       ; altera_work                  ;
;                      |gen_sram[0].g_content_sram[0].pte_sram|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].g_content_sram[0].pte_sram                                                                                                ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper                                                                   ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                             ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                 ; altera_syncram_bp3q1                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1            ; altera_syncram_impl_d7nc                                              ; altera_work                  ;
;                      |gen_sram[0].tag_sram|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram                                                                                                                  ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram|gen_cut[0].i_tc_sram_wrapper                                                                                     ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                                               ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                                  ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                                   ; altera_syncram_bp3q1                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                              ; altera_syncram_impl_d7nc                                              ; altera_work                  ;
;                      |gen_sram[1].g_content_sram[0].pte_sram|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].g_content_sram[0].pte_sram                                                                                                ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper                                                                   ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                             ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                 ; altera_syncram_bp3q1                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1664              ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1            ; altera_syncram_impl_d7nc                                              ; altera_work                  ;
;                      |gen_sram[1].tag_sram|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram                                                                                                                  ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram|gen_cut[0].i_tc_sram_wrapper                                                                                     ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                                               ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                                  ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                                   ; altera_syncram_bp3q1                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1472              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                              ; altera_syncram_impl_d7nc                                              ; altera_work                  ;
;                      |i_lfsr|                                                                      ; 1.8 (1.8)            ; 3.3 (3.3)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|i_lfsr                                                                                                                                ; lfsr                                                                  ; altera_work                  ;
;                |i_load_unit|                                                                       ; 78.1 (78.1)          ; 88.8 (88.8)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|i_load_unit                                                                                                                                                           ; load_unit                                                             ; altera_work                  ;
;                |i_pipe_reg_load|                                                                   ; 16.8 (16.8)          ; 28.6 (28.6)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|i_pipe_reg_load                                                                                                                                                       ; shift_reg                                                             ; altera_work                  ;
;                |i_store_unit|                                                                      ; 318.2 (52.2)         ; 479.4 (61.3)                     ; 161.5 (9.2)                                       ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 262 (84)            ; 686 (48)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|i_store_unit                                                                                                                                                          ; store_unit                                                            ; altera_work                  ;
;                   |i_amo_buffer|                                                                   ; 21.0 (0.7)           ; 36.2 (1.0)                       ; 15.2 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|i_store_unit|i_amo_buffer                                                                                                                                             ; amo_buffer                                                            ; altera_work                  ;
;                      |i_amo_fifo|                                                                  ; 20.3 (2.8)           ; 35.2 (3.5)                       ; 14.9 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 74 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|i_store_unit|i_amo_buffer|i_amo_fifo                                                                                                                                  ; cva6_fifo_v3                                                          ; altera_work                  ;
;                         |gen_fpga_queue.fifo_ram|                                                  ; 17.5 (17.5)          ; 31.7 (31.7)                      ; 14.2 (14.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|i_store_unit|i_amo_buffer|i_amo_fifo|gen_fpga_queue.fifo_ram                                                                                                          ; AsyncDpRam                                                            ; altera_work                  ;
;                   |store_buffer_i|                                                                 ; 245.0 (245.0)        ; 381.9 (381.9)                    ; 137.1 (137.1)                                     ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 172 (172)           ; 564 (564)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|i_store_unit|store_buffer_i                                                                                                                                           ; store_buffer                                                          ; altera_work                  ;
;                |lsu_bypass_i|                                                                      ; 78.5 (78.5)          ; 98.8 (98.8)                      ; 20.3 (20.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 168 (168)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|ex_stage_i|lsu_i|lsu_bypass_i                                                                                                                                                          ; lsu_bypass                                                            ; altera_work                  ;
;          |gen_cache_wt.i_cache_subsystem|                                                          ; 1557.0 (0.0)         ; 1764.4 (0.0)                     ; 210.5 (0.0)                                       ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 2261 (0)            ; 1006 (0)                  ; 0 (0)         ; 154848            ; 23    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem                                                                                                                                                         ; wt_cache_subsystem                                                    ; altera_work                  ;
;             |i_adapter|                                                                            ; 299.7 (165.9)        ; 388.2 (226.0)                    ; 89.2 (60.7)                                       ; 0.8 (0.6)                        ; 0.0 (0.0)            ; 503 (267)           ; 451 (277)                 ; 0 (0)         ; 224               ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter                                                                                                                                               ; wt_axi_adapter                                                        ; altera_work                  ;
;                |i_axi_shim|                                                                        ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_axi_shim                                                                                                                                    ; axi_shim                                                              ; altera_work                  ;
;                |i_b_fifo|                                                                          ; 12.6 (9.0)           ; 14.8 (9.7)                       ; 2.1 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (15)             ; 15 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_b_fifo                                                                                                                                      ; cva6_fifo_v3                                                          ; altera_work                  ;
;                   |gen_fpga_queue.fifo_ram|                                                        ; 3.7 (3.7)            ; 5.0 (5.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_b_fifo|gen_fpga_queue.fifo_ram                                                                                                              ; AsyncDpRam                                                            ; altera_work                  ;
;                |i_dcache_data_fifo|                                                                ; 65.2 (65.2)          ; 75.9 (75.9)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 82 (82)                   ; 0 (0)         ; 154               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_dcache_data_fifo                                                                                                                            ; cva6_fifo_v3                                                          ; altera_work                  ;
;                   |gen_fpga_queue.fifo_ram|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 154               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_dcache_data_fifo|gen_fpga_queue.fifo_ram                                                                                                    ; AsyncDpRam_sync                                                       ; altera_work                  ;
;                      |mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 154               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_dcache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0                                                                                          ; altera_syncram                                                        ; altera_work                  ;
;                         |auto_generated|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 154               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_dcache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated                                                                           ; altera_syncram_2v2j1                                                  ; altera_work                  ;
;                            |altera_syncram_impl1|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 154               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_dcache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1                                                      ; altera_syncram_impl_pquu1                                             ; altera_work                  ;
;                |i_icache_data_fifo|                                                                ; 27.2 (27.2)          ; 36.5 (36.5)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 37 (37)                   ; 0 (0)         ; 70                ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_icache_data_fifo                                                                                                                            ; cva6_fifo_v3                                                          ; altera_work                  ;
;                   |gen_fpga_queue.fifo_ram|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 70                ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_icache_data_fifo|gen_fpga_queue.fifo_ram                                                                                                    ; AsyncDpRam_sync                                                       ; altera_work                  ;
;                      |mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 70                ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_icache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0                                                                                          ; altera_syncram                                                        ; altera_work                  ;
;                         |auto_generated|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 70                ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_icache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated                                                                           ; altera_syncram_jk361                                                  ; altera_work                  ;
;                            |altera_syncram_impl1|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 70                ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_icache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1                                                      ; altera_syncram_impl_rlud1                                             ; altera_work                  ;
;                |i_rd_dcache_id|                                                                    ; 9.5 (6.0)            ; 11.7 (6.7)                       ; 2.3 (0.7)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 16 (12)             ; 15 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_rd_dcache_id                                                                                                                                ; cva6_fifo_v3                                                          ; altera_work                  ;
;                   |gen_fpga_queue.fifo_ram|                                                        ; 3.5 (3.5)            ; 5.0 (5.0)                        ; 1.6 (1.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_rd_dcache_id|gen_fpga_queue.fifo_ram                                                                                                        ; AsyncDpRam                                                            ; altera_work                  ;
;                |i_rd_icache_id|                                                                    ; 2.7 (2.7)            ; 3.5 (3.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_rd_icache_id                                                                                                                                ; cva6_fifo_v3                                                          ; altera_work                  ;
;                |i_rr_arb_tree|                                                                     ; 3.1 (3.1)            ; 3.5 (3.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_rr_arb_tree                                                                                                                                 ; rr_arb_tree                                                           ; altera_work                  ;
;                |i_wr_dcache_id|                                                                    ; 10.0 (5.9)           ; 12.7 (6.7)                       ; 2.6 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (11)             ; 15 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_wr_dcache_id                                                                                                                                ; cva6_fifo_v3                                                          ; altera_work                  ;
;                   |gen_fpga_queue.fifo_ram|                                                        ; 4.2 (4.2)            ; 6.0 (6.0)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_wr_dcache_id|gen_fpga_queue.fifo_ram                                                                                                        ; AsyncDpRam                                                            ; altera_work                  ;
;             |i_cva6_icache|                                                                        ; 154.2 (151.3)        ; 167.3 (163.3)                    ; 13.8 (12.8)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 196 (189)           ; 82 (74)                   ; 0 (0)         ; 77312             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache                                                                                                                                           ; cva6_icache                                                           ; altera_work                  ;
;                |gen_sram[0].data_sram|                                                             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram                                                                                                                     ; sram_cache                                                            ; altera_work                  ;
;                   |data_sram|                                                                      ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram                                                                                                           ; sram                                                                  ; altera_work                  ;
;                      |gen_cut[0].i_tc_sram_wrapper|                                                ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                                              ; tc_sram_wrapper                                                       ; altera_work                  ;
;                         |i_ram|                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                                        ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                            |Mem_DP_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                           ; altera_syncram                                                        ; altera_work                  ;
;                               |auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                            ; altera_syncram_s7ck1                                                  ; altera_work                  ;
;                                  |altera_syncram_impl1|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                       ; altera_syncram_impl_ou7b                                              ; altera_work                  ;
;                      |gen_cut[1].i_tc_sram_wrapper|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper                                                                              ; tc_sram_wrapper                                                       ; altera_work                  ;
;                         |i_ram|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram                                                                        ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                            |Mem_DP_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                           ; altera_syncram                                                        ; altera_work                  ;
;                               |auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                            ; altera_syncram_s7ck1                                                  ; altera_work                  ;
;                                  |altera_syncram_impl1|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                       ; altera_syncram_impl_ou7b                                              ; altera_work                  ;
;                |gen_sram[0].tag_sram|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram                                                                                                                      ; sram_cache                                                            ; altera_work                  ;
;                   |data_sram|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram|data_sram                                                                                                            ; sram                                                                  ; altera_work                  ;
;                      |gen_cut[0].i_tc_sram_wrapper|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                                               ; tc_sram_wrapper                                                       ; altera_work                  ;
;                         |i_ram|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                                         ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                            |Mem_DP_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                            ; altera_syncram                                                        ; altera_work                  ;
;                               |auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                             ; altera_syncram_4j551                                                  ; altera_work                  ;
;                                  |altera_syncram_impl1|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                        ; altera_syncram_impl_c3e61                                             ; altera_work                  ;
;                |gen_sram[1].data_sram|                                                             ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram                                                                                                                     ; sram_cache                                                            ; altera_work                  ;
;                   |data_sram|                                                                      ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram                                                                                                           ; sram                                                                  ; altera_work                  ;
;                      |gen_cut[0].i_tc_sram_wrapper|                                                ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                                              ; tc_sram_wrapper                                                       ; altera_work                  ;
;                         |i_ram|                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                                        ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                            |Mem_DP_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                           ; altera_syncram                                                        ; altera_work                  ;
;                               |auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                            ; altera_syncram_s7ck1                                                  ; altera_work                  ;
;                                  |altera_syncram_impl1|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                       ; altera_syncram_impl_ou7b                                              ; altera_work                  ;
;                      |gen_cut[1].i_tc_sram_wrapper|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper                                                                              ; tc_sram_wrapper                                                       ; altera_work                  ;
;                         |i_ram|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram                                                                        ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                            |Mem_DP_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                           ; altera_syncram                                                        ; altera_work                  ;
;                               |auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                            ; altera_syncram_s7ck1                                                  ; altera_work                  ;
;                                  |altera_syncram_impl1|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                       ; altera_syncram_impl_ou7b                                              ; altera_work                  ;
;                |gen_sram[1].tag_sram|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram                                                                                                                      ; sram_cache                                                            ; altera_work                  ;
;                   |data_sram|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram|data_sram                                                                                                            ; sram                                                                  ; altera_work                  ;
;                      |gen_cut[0].i_tc_sram_wrapper|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                                               ; tc_sram_wrapper                                                       ; altera_work                  ;
;                         |i_ram|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                                         ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                            |Mem_DP_rtl_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                                            ; altera_syncram                                                        ; altera_work                  ;
;                               |auto_generated|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                                             ; altera_syncram_4j551                                                  ; altera_work                  ;
;                                  |altera_syncram_impl1|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                        ; altera_syncram_impl_c3e61                                             ; altera_work                  ;
;                |i_lfsr|                                                                            ; 1.9 (1.9)            ; 3.0 (3.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|i_lfsr                                                                                                                                    ; lfsr                                                                  ; altera_work                  ;
;             |i_wt_dcache|                                                                          ; 1103.0 (0.0)         ; 1208.9 (0.0)                     ; 107.4 (0.0)                                       ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 1562 (0)            ; 473 (0)                   ; 0 (0)         ; 77312             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache                                                                                                                                             ; wt_dcache                                                             ; altera_work                  ;
;                |gen_rd_ports[0].i_wt_dcache_ctrl|                                                  ; 35.7 (35.7)          ; 39.7 (39.7)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|gen_rd_ports[0].i_wt_dcache_ctrl                                                                                                            ; wt_dcache_ctrl                                                        ; altera_work                  ;
;                |gen_rd_ports[1].i_wt_dcache_ctrl|                                                  ; 34.7 (34.7)          ; 36.4 (36.4)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|gen_rd_ports[1].i_wt_dcache_ctrl                                                                                                            ; wt_dcache_ctrl                                                        ; altera_work                  ;
;                |i_wt_dcache_mem|                                                                   ; 538.1 (517.7)        ; 583.5 (562.2)                    ; 45.9 (45.0)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 761 (718)           ; 15 (13)                   ; 0 (0)         ; 77312             ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem                                                                                                                             ; wt_dcache_mem                                                         ; altera_work                  ;
;                   |gen_data_banks[0].i_data_sram|                                                  ; 4.6 (0.0)            ; 5.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram                                                                                               ; sram_cache                                                            ; altera_work                  ;
;                      |data_sram|                                                                   ; 4.6 (0.0)            ; 5.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram                                                                                     ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 4.6 (0.0)            ; 5.0 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                        ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 4.6 (4.6)            ; 5.0 (5.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                  ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                     ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                      ; altera_syncram_4j551                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_c3e61                                             ; altera_work                  ;
;                   |gen_data_banks[1].i_data_sram|                                                  ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram                                                                                               ; sram_cache                                                            ; altera_work                  ;
;                      |data_sram|                                                                   ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram                                                                                     ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                        ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                  ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                     ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                      ; altera_syncram_4j551                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_c3e61                                             ; altera_work                  ;
;                   |gen_data_banks[2].i_data_sram|                                                  ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram                                                                                               ; sram_cache                                                            ; altera_work                  ;
;                      |data_sram|                                                                   ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram                                                                                     ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                        ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                  ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                     ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                      ; altera_syncram_4j551                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_c3e61                                             ; altera_work                  ;
;                   |gen_data_banks[3].i_data_sram|                                                  ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram                                                                                               ; sram_cache                                                            ; altera_work                  ;
;                      |data_sram|                                                                   ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram                                                                                     ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                        ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                  ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                     ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                      ; altera_syncram_4j551                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1 ; altera_syncram_impl_c3e61                                             ; altera_work                  ;
;                   |gen_tag_srams[0].i_tag_sram|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram                                                                                                 ; sram_cache                                                            ; altera_work                  ;
;                      |data_sram|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram|data_sram                                                                                       ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                          ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                    ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                       ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                        ; altera_syncram_4j551                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1   ; altera_syncram_impl_c3e61                                             ; altera_work                  ;
;                   |gen_tag_srams[1].i_tag_sram|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram                                                                                                 ; sram_cache                                                            ; altera_work                  ;
;                      |data_sram|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram|data_sram                                                                                       ; sram                                                                  ; altera_work                  ;
;                         |gen_cut[0].i_tc_sram_wrapper|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper                                                          ; tc_sram_wrapper                                                       ; altera_work                  ;
;                            |i_ram|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram                                                    ; SyncSpRamBeNx64                                                       ; altera_work                  ;
;                               |Mem_DP_rtl_0|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0                                       ; altera_syncram                                                        ; altera_work                  ;
;                                  |auto_generated|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated                        ; altera_syncram_4j551                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5888              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1   ; altera_syncram_impl_c3e61                                             ; altera_work                  ;
;                   |i_rr_arb_tree|                                                                  ; 4.1 (4.1)            ; 5.3 (5.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|i_rr_arb_tree                                                                                                               ; rr_arb_tree                                                           ; altera_work                  ;
;                |i_wt_dcache_missunit|                                                              ; 296.1 (265.2)        ; 318.6 (279.6)                    ; 22.8 (14.6)                                       ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 451 (404)           ; 120 (64)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_missunit                                                                                                                        ; wt_dcache_missunit                                                    ; altera_work                  ;
;                   |i_exp_backoff|                                                                  ; 27.9 (27.9)          ; 35.0 (35.0)                      ; 7.2 (7.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 41 (41)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_missunit|i_exp_backoff                                                                                                          ; exp_backoff                                                           ; altera_work                  ;
;                   |i_lfsr_inv|                                                                     ; 1.9 (1.9)            ; 3.0 (3.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_missunit|i_lfsr_inv                                                                                                             ; lfsr                                                                  ; altera_work                  ;
;                   |i_lzc_inv|                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_missunit|i_lzc_inv                                                                                                              ; lzc                                                                   ; altera_work                  ;
;                |i_wt_dcache_wbuffer|                                                               ; 198.4 (166.6)        ; 230.7 (194.3)                    ; 33.0 (28.3)                                       ; 0.7 (0.6)                        ; 0.0 (0.0)            ; 256 (186)           ; 246 (219)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_wbuffer                                                                                                                         ; wt_dcache_wbuffer                                                     ; altera_work                  ;
;                   |i_clean_rr|                                                                     ; 5.1 (5.1)            ; 6.3 (6.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_wbuffer|i_clean_rr                                                                                                              ; rr_arb_tree                                                           ; altera_work                  ;
;                   |i_dirty_rr|                                                                     ; 8.1 (8.1)            ; 8.2 (8.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_wbuffer|i_dirty_rr                                                                                                              ; rr_arb_tree                                                           ; altera_work                  ;
;                   |i_rtrn_id_fifo|                                                                 ; 11.4 (8.0)           ; 14.5 (9.5)                       ; 3.1 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (13)             ; 15 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_wbuffer|i_rtrn_id_fifo                                                                                                          ; cva6_fifo_v3                                                          ; altera_work                  ;
;                      |gen_fpga_queue.fifo_ram|                                                     ; 3.4 (3.4)            ; 5.0 (5.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_wbuffer|i_rtrn_id_fifo|gen_fpga_queue.fifo_ram                                                                                  ; AsyncDpRam                                                            ; altera_work                  ;
;                   |i_tx_id_rr|                                                                     ; 6.7 (6.7)            ; 7.0 (7.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_wbuffer|i_tx_id_rr                                                                                                              ; rr_arb_tree                                                           ; altera_work                  ;
;                   |i_vld_bdirty|                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_wbuffer|i_vld_bdirty                                                                                                            ; lzc                                                                   ; altera_work                  ;
;          |i_frontend|                                                                              ; 983.4 (476.1)        ; 1078.2 (504.1)                   ; 97.7 (28.5)                                       ; 3.0 (0.6)                        ; 0.0 (0.0)            ; 1507 (675)          ; 599 (136)                 ; 0 (0)         ; 2248              ; 11    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend                                                                                                                                                                             ; frontend                                                              ; altera_work                  ;
;             |bht_gen.i_bht|                                                                        ; 55.1 (55.1)          ; 71.9 (71.9)                      ; 16.8 (16.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (63)             ; 119 (119)                 ; 0 (0)         ; 512               ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht                                                                                                                                                               ; bht                                                                   ; altera_work                  ;
;                |gen_fpga_bht.gen_bht_ram[0].i_bht_ram|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram                                                                                                                         ; AsyncThreePortRam_sync                                                ; altera_work                  ;
;                   |mem_rtl_0|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_0                                                                                                               ; altera_syncram                                                        ; altera_work                  ;
;                      |auto_generated|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_0|auto_generated                                                                                                ; altera_syncram_bnus1                                                  ; altera_work                  ;
;                         |altera_syncram_impl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_0|auto_generated|altera_syncram_impl1                                                                           ; altera_syncram_impl_1rvb                                              ; altera_work                  ;
;                   |mem_rtl_1|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_1                                                                                                               ; altera_syncram                                                        ; altera_work                  ;
;                      |auto_generated|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_1|auto_generated                                                                                                ; altera_syncram_bnus1                                                  ; altera_work                  ;
;                         |altera_syncram_impl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_1|auto_generated|altera_syncram_impl1                                                                           ; altera_syncram_impl_1rvb                                              ; altera_work                  ;
;                |gen_fpga_bht.gen_bht_ram[1].i_bht_ram|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram                                                                                                                         ; AsyncThreePortRam_sync                                                ; altera_work                  ;
;                   |mem_rtl_0|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_0                                                                                                               ; altera_syncram                                                        ; altera_work                  ;
;                      |auto_generated|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_0|auto_generated                                                                                                ; altera_syncram_bnus1                                                  ; altera_work                  ;
;                         |altera_syncram_impl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_0|auto_generated|altera_syncram_impl1                                                                           ; altera_syncram_impl_1rvb                                              ; altera_work                  ;
;                   |mem_rtl_1|                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_1                                                                                                               ; altera_syncram                                                        ; altera_work                  ;
;                      |auto_generated|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_1|auto_generated                                                                                                ; altera_syncram_bnus1                                                  ; altera_work                  ;
;                         |altera_syncram_impl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_1|auto_generated|altera_syncram_impl1                                                                           ; altera_syncram_impl_1rvb                                              ; altera_work                  ;
;             |btb_gen.i_btb|                                                                        ; 40.4 (40.4)          ; 41.0 (41.0)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 85 (85)             ; 0 (0)                     ; 0 (0)         ; 1056              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb                                                                                                                                                               ; btb                                                                   ; altera_work                  ;
;                |gen_fpga_btb.gen_btb_ram[0].i_btb_ram|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 528               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[0].i_btb_ram                                                                                                                         ; SyncDpRam                                                             ; altera_work                  ;
;                   |Mem_DP_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 528               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[0].i_btb_ram|Mem_DP_rtl_0                                                                                                            ; altera_syncram                                                        ; altera_work                  ;
;                      |auto_generated|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 528               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[0].i_btb_ram|Mem_DP_rtl_0|auto_generated                                                                                             ; altera_syncram_uk4u1                                                  ; altera_work                  ;
;                         |altera_syncram_impl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 528               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[0].i_btb_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                                                                        ; altera_syncram_impl_is812                                             ; altera_work                  ;
;                |gen_fpga_btb.gen_btb_ram[1].i_btb_ram|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 528               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[1].i_btb_ram                                                                                                                         ; SyncDpRam                                                             ; altera_work                  ;
;                   |Mem_DP_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 528               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[1].i_btb_ram|Mem_DP_rtl_0                                                                                                            ; altera_syncram                                                        ; altera_work                  ;
;                      |auto_generated|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 528               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[1].i_btb_ram|Mem_DP_rtl_0|auto_generated                                                                                             ; altera_syncram_uk4u1                                                  ; altera_work                  ;
;                         |altera_syncram_impl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 528               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[1].i_btb_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1                                                                        ; altera_syncram_impl_is812                                             ; altera_work                  ;
;             |gen_instr_scan[0].i_instr_scan|                                                       ; 30.3 (30.3)          ; 31.5 (31.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|gen_instr_scan[0].i_instr_scan                                                                                                                                              ; instr_scan                                                            ; altera_work                  ;
;             |gen_instr_scan[1].i_instr_scan|                                                       ; 7.1 (7.1)            ; 9.2 (9.2)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|gen_instr_scan[1].i_instr_scan                                                                                                                                              ; instr_scan                                                            ; altera_work                  ;
;             |i_instr_queue|                                                                        ; 298.7 (124.7)        ; 324.2 (133.9)                    ; 27.6 (10.8)                                       ; 2.1 (1.6)                        ; 0.0 (0.0)            ; 502 (222)           ; 230 (36)                  ; 0 (0)         ; 680               ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue                                                                                                                                                               ; instr_queue                                                           ; altera_work                  ;
;                |gen_instr_fifo[0].i_fifo_instr_data|                                               ; 63.3 (63.3)          ; 70.8 (70.8)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 77 (77)                   ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[0].i_fifo_instr_data                                                                                                                           ; cva6_fifo_v3                                                          ; altera_work                  ;
;                   |gen_fpga_queue.fifo_ram|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[0].i_fifo_instr_data|gen_fpga_queue.fifo_ram                                                                                                   ; AsyncDpRam_sync                                                       ; altera_work                  ;
;                      |mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[0].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0                                                                                         ; altera_syncram                                                        ; altera_work                  ;
;                         |auto_generated|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[0].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated                                                                          ; altera_syncram_rb2v1                                                  ; altera_work                  ;
;                            |altera_syncram_impl1|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[0].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1                                                     ; altera_syncram_impl_mbnv1                                             ; altera_work                  ;
;                |gen_instr_fifo[1].i_fifo_instr_data|                                               ; 61.2 (61.2)          ; 67.9 (67.9)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 77 (77)                   ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[1].i_fifo_instr_data                                                                                                                           ; cva6_fifo_v3                                                          ; altera_work                  ;
;                   |gen_fpga_queue.fifo_ram|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[1].i_fifo_instr_data|gen_fpga_queue.fifo_ram                                                                                                   ; AsyncDpRam_sync                                                       ; altera_work                  ;
;                      |mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[1].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0                                                                                         ; altera_syncram                                                        ; altera_work                  ;
;                         |auto_generated|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[1].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated                                                                          ; altera_syncram_rb2v1                                                  ; altera_work                  ;
;                            |altera_syncram_impl1|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 276               ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[1].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1                                                     ; altera_syncram_impl_mbnv1                                             ; altera_work                  ;
;                |i_fifo_address|                                                                    ; 49.5 (49.5)          ; 51.6 (51.6)                      ; 2.6 (2.6)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 88 (88)             ; 40 (40)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|i_fifo_address                                                                                                                                                ; cva6_fifo_v3                                                          ; altera_work                  ;
;                   |gen_fpga_queue.fifo_ram|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|i_fifo_address|gen_fpga_queue.fifo_ram                                                                                                                        ; AsyncDpRam_sync                                                       ; altera_work                  ;
;                      |mem_rtl_0|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|i_fifo_address|gen_fpga_queue.fifo_ram|mem_rtl_0                                                                                                              ; altera_syncram                                                        ; altera_work                  ;
;                         |auto_generated|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|i_fifo_address|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated                                                                                               ; altera_syncram_orq7                                                   ; altera_work                  ;
;                            |altera_syncram_impl1|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_queue|i_fifo_address|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1                                                                          ; altera_syncram_impl_svoe1                                             ; altera_work                  ;
;             |i_instr_realign|                                                                      ; 42.8 (42.8)          ; 48.3 (48.3)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (95)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|i_instr_realign                                                                                                                                                             ; instr_realign                                                         ; altera_work                  ;
;             |ras_gen.i_ras|                                                                        ; 32.9 (32.9)          ; 48.0 (48.0)                      ; 15.4 (15.4)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|i_frontend|ras_gen.i_ras                                                                                                                                                               ; ras                                                                   ; altera_work                  ;
;          |id_stage_i|                                                                              ; 471.6 (41.8)         ; 504.6 (52.3)                     ; 34.0 (11.3)                                       ; 1.0 (0.8)                        ; 0.0 (0.0)            ; 652 (2)             ; 168 (168)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|id_stage_i                                                                                                                                                                             ; id_stage                                                              ; altera_work                  ;
;             |[0].compressed_decoder_i|                                                             ; 181.4 (181.4)        ; 187.8 (187.8)                    ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 232 (232)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|id_stage_i|[0].compressed_decoder_i                                                                                                                                                    ; compressed_decoder                                                    ; altera_work                  ;
;             |[0].decoder_i|                                                                        ; 248.4 (248.4)        ; 264.4 (264.4)                    ; 16.2 (16.2)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 418 (418)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|id_stage_i|[0].decoder_i                                                                                                                                                               ; decoder                                                               ; altera_work                  ;
;          |issue_stage_i|                                                                           ; 1963.1 (0.0)         ; 2304.8 (0.0)                     ; 342.5 (0.0)                                       ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 2001 (0)            ; 1825 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i                                                                                                                                                                          ; issue_stage                                                           ; altera_work                  ;
;             |i_issue_read_operands|                                                                ; 1189.1 (378.2)       ; 1475.5 (408.0)                   ; 287.1 (30.5)                                      ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 1063 (383)          ; 1206 (182)                ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_issue_read_operands                                                                                                                                                    ; issue_read_operands                                                   ; altera_work                  ;
;                |gen_fpga_regfile.i_ariane_regfile_fpga|                                            ; 810.9 (810.9)        ; 1067.5 (1067.5)                  ; 256.6 (256.6)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 680 (680)           ; 1024 (1024)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_issue_read_operands|gen_fpga_regfile.i_ariane_regfile_fpga                                                                                                             ; ariane_regfile_fpga                                                   ; altera_work                  ;
;             |i_scoreboard|                                                                         ; 773.9 (616.3)        ; 829.3 (667.1)                    ; 55.3 (50.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 938 (741)           ; 619 (619)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard                                                                                                                                                             ; scoreboard                                                            ; altera_work                  ;
;                |[0].i_sel_rs1|                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|[0].i_sel_rs1                                                                                                                                               ; rr_arb_tree                                                           ; altera_work                  ;
;                |[0].i_sel_rs2|                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|[0].i_sel_rs2                                                                                                                                               ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[10].i_sel_gpr_clobbers|                                           ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[10].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[11].i_sel_gpr_clobbers|                                           ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[11].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[12].i_sel_gpr_clobbers|                                           ; 4.9 (4.9)            ; 5.0 (5.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[12].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[13].i_sel_gpr_clobbers|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[13].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[14].i_sel_gpr_clobbers|                                           ; 4.9 (4.9)            ; 5.0 (5.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[14].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[15].i_sel_gpr_clobbers|                                           ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[15].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[16].i_sel_gpr_clobbers|                                           ; 4.1 (4.1)            ; 4.5 (4.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[16].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[17].i_sel_gpr_clobbers|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[17].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[18].i_sel_gpr_clobbers|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[18].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[19].i_sel_gpr_clobbers|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[19].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[1].i_sel_gpr_clobbers|                                            ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[1].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[20].i_sel_gpr_clobbers|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[20].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[21].i_sel_gpr_clobbers|                                           ; 5.9 (5.9)            ; 6.5 (6.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[21].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[22].i_sel_gpr_clobbers|                                           ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[22].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[23].i_sel_gpr_clobbers|                                           ; 5.9 (5.9)            ; 6.5 (6.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[23].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[24].i_sel_gpr_clobbers|                                           ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[24].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[25].i_sel_gpr_clobbers|                                           ; 5.4 (5.4)            ; 5.5 (5.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[25].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[26].i_sel_gpr_clobbers|                                           ; 5.4 (5.4)            ; 5.5 (5.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[26].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[27].i_sel_gpr_clobbers|                                           ; 5.4 (5.4)            ; 5.5 (5.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[27].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[28].i_sel_gpr_clobbers|                                           ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[28].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[29].i_sel_gpr_clobbers|                                           ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[29].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[2].i_sel_gpr_clobbers|                                            ; 4.1 (4.1)            ; 4.5 (4.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[2].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[30].i_sel_gpr_clobbers|                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[30].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[31].i_sel_gpr_clobbers|                                           ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[31].i_sel_gpr_clobbers                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[3].i_sel_gpr_clobbers|                                            ; 4.1 (4.1)            ; 4.5 (4.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[3].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[4].i_sel_gpr_clobbers|                                            ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[4].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[5].i_sel_gpr_clobbers|                                            ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[5].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[6].i_sel_gpr_clobbers|                                            ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[6].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[7].i_sel_gpr_clobbers|                                            ; 6.2 (6.2)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[7].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[8].i_sel_gpr_clobbers|                                            ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[8].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_sel_clobbers[9].i_sel_gpr_clobbers|                                            ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane|i_cva6|issue_stage_i|i_scoreboard|gen_sel_clobbers[9].i_sel_gpr_clobbers                                                                                                                      ; rr_arb_tree                                                           ; altera_work                  ;
;    |i_ariane_peripherals|                                                                          ; 1425.2 (0.0)         ; 1618.1 (0.0)                     ; 198.9 (0.0)                                       ; 6.1 (0.0)                        ; 0.0 (0.0)            ; 2338 (0)            ; 2039 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals                                                                                                                                                                                   ; cva6_peripherals                                                      ; altera_work                  ;
;       |gen_gpio.i_axi2apb_64_32_gpio|                                                              ; 217.0 (104.1)        ; 258.4 (123.1)                    ; 43.5 (20.7)                                       ; 2.1 (1.7)                        ; 0.0 (0.0)            ; 364 (225)           ; 415 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio                                                                                                                                                     ; axi2apb_64_32                                                         ; altera_work                  ;
;          |slave_ar_buffer_i|                                                                       ; 14.9 (0.0)           ; 18.2 (0.0)                       ; 3.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_ar_buffer_i                                                                                                                                   ; axi_ar_buffer                                                         ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 14.9 (0.0)           ; 18.2 (0.0)                       ; 3.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_ar_buffer_i|i_axi_single_slice                                                                                                                ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 14.9 (0.0)           ; 18.2 (0.0)                       ; 3.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_ar_buffer_i|i_axi_single_slice|i_fifo                                                                                                         ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 14.9 (0.0)           ; 18.2 (0.0)                       ; 3.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_ar_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                    ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 14.9 (14.9)          ; 18.2 (18.2)                      ; 3.5 (3.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 22 (22)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_ar_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                          ; fifo_v3                                                               ; altera_work                  ;
;          |slave_aw_buffer_i|                                                                       ; 16.8 (0.0)           ; 19.5 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_aw_buffer_i                                                                                                                                   ; axi_aw_buffer                                                         ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 16.8 (0.0)           ; 19.5 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_aw_buffer_i|i_axi_single_slice                                                                                                                ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 16.8 (0.0)           ; 19.5 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_aw_buffer_i|i_axi_single_slice|i_fifo                                                                                                         ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 16.8 (0.0)           ; 19.5 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 38 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_aw_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                    ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 16.8 (16.8)          ; 19.5 (19.5)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_aw_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                          ; fifo_v3                                                               ; altera_work                  ;
;          |slave_b_buffer_i|                                                                        ; 5.7 (0.0)            ; 6.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_b_buffer_i                                                                                                                                    ; axi_b_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 5.7 (0.0)            ; 6.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_b_buffer_i|i_axi_single_slice                                                                                                                 ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 5.7 (0.0)            ; 6.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_b_buffer_i|i_axi_single_slice|i_fifo                                                                                                          ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 5.7 (0.0)            ; 6.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_b_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                     ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 5.7 (5.7)            ; 6.5 (6.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_b_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                           ; fifo_v3                                                               ; altera_work                  ;
;          |slave_r_buffer_i|                                                                        ; 52.4 (0.0)           ; 62.7 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_r_buffer_i                                                                                                                                    ; axi_r_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 52.4 (0.0)           ; 62.7 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_r_buffer_i|i_axi_single_slice                                                                                                                 ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 52.4 (0.0)           ; 62.7 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_r_buffer_i|i_axi_single_slice|i_fifo                                                                                                          ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 52.4 (0.0)           ; 62.7 (0.0)                       ; 10.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_r_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                     ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 52.4 (52.4)          ; 62.7 (62.7)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_r_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                           ; fifo_v3                                                               ; altera_work                  ;
;          |slave_w_buffer_i|                                                                        ; 23.2 (0.0)           ; 28.3 (0.0)                       ; 5.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_w_buffer_i                                                                                                                                    ; axi_w_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 23.2 (0.0)           ; 28.3 (0.0)                       ; 5.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_w_buffer_i|i_axi_single_slice                                                                                                                 ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 23.2 (0.0)           ; 28.3 (0.0)                       ; 5.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_w_buffer_i|i_axi_single_slice|i_fifo                                                                                                          ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 23.2 (0.0)           ; 28.3 (0.0)                       ; 5.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_w_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                     ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 23.2 (23.2)          ; 28.3 (28.3)                      ; 5.5 (5.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 9 (9)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_axi2apb_64_32_gpio|slave_w_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                           ; fifo_v3                                                               ; altera_work                  ;
;       |gen_gpio.i_gpio|                                                                            ; 257.3 (0.0)          ; 275.2 (0.0)                      ; 19.6 (0.0)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 469 (0)             ; 290 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio                                                                                                                                                                   ; gpio_apb_wrap_intf                                                    ; altera_work                  ;
;          |i_gpio_apb_wrap|                                                                         ; 257.3 (0.0)          ; 275.2 (0.0)                      ; 19.6 (0.0)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 469 (0)             ; 290 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap                                                                                                                                                   ; gpio_apb_wrap                                                         ; altera_work                  ;
;             |i_gpio|                                                                               ; 257.3 (0.0)          ; 275.2 (0.0)                      ; 19.6 (0.0)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 469 (0)             ; 290 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio                                                                                                                                            ; gpio_intf                                                             ; altera_work                  ;
;                |i_gpio|                                                                            ; 257.3 (1.0)          ; 275.2 (1.0)                      ; 19.6 (0.0)                                        ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 469 (1)             ; 290 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio                                                                                                                                     ; gpio                                                                  ; altera_work                  ;
;                   |i_reg_file|                                                                     ; 256.3 (109.7)        ; 274.2 (117.3)                    ; 19.6 (9.2)                                        ; 1.7 (1.6)                        ; 0.0 (0.0)            ; 468 (203)           ; 290 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file                                                                                                                          ; gpio_reg_top                                                          ; altera_work                  ;
;                      |u_cfg_glbl_intrpt_mode|                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_cfg_glbl_intrpt_mode                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_cfg_pin_lvl_intrpt_mode|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_cfg_pin_lvl_intrpt_mode                                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_0|                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_0                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_1|                                                         ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_1                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_10|                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_10                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_11|                                                        ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_11                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_12|                                                        ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_12                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_13|                                                        ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_13                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_14|                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_14                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_15|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_15                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_16|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_16                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_17|                                                        ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_17                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_18|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_18                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_19|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_19                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_2|                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_2                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_20|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_20                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_21|                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_21                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_22|                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_22                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_23|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_23                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_24|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_24                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_25|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_25                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_26|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_26                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_27|                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_27                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_28|                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_28                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_29|                                                        ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_29                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_3|                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_3                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_30|                                                        ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_30                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_31|                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_31                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_4|                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_4                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_5|                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_5                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_6|                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_6                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_7|                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_7                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_8|                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_8                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_en_gpio_en_9|                                                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_en_gpio_en_9                                                                                                      ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_0|                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_0                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_1|                                                        ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_1                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_10|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_10                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_11|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_11                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_12|                                                       ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_12                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_13|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_13                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_14|                                                       ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_14                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_15|                                                       ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_15                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_2|                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_2                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_3|                                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_3                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_4|                                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_4                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_5|                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_5                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_6|                                                        ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_6                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_7|                                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_7                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_8|                                                        ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_8                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_0_mode_9|                                                        ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_0_mode_9                                                                                                     ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_16|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_16                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_17|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_17                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_18|                                                       ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_18                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_19|                                                       ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_19                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_20|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_20                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_21|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_21                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_22|                                                       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_22                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_23|                                                       ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_23                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_24|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_24                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_25|                                                       ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_25                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_26|                                                       ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_26                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_27|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_27                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_28|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_28                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_29|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_29                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_30|                                                       ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_30                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_mode_1_mode_31|                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_mode_1_mode_31                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_0|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_0                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_1|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_1                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_10|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_10                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_11|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_11                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_12|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_12                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_13|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_13                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_14|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_14                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_15|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_15                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_16|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_16                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_17|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_17                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_18|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_18                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_19|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_19                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_2|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_2                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_20|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_20                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_21|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_21                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_22|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_22                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_23|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_23                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_24|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_24                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_25|                                                      ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_25                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_26|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_26                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_27|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_27                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_28|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_28                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_29|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_29                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_3|                                                       ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_3                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_30|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_30                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_31|                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_31                                                                                                   ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_4|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_4                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_5|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_5                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_6|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_6                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_7|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_7                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_8|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_8                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_gpio_out_gpio_out_9|                                                       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_gpio_out_gpio_out_9                                                                                                    ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_0|                                           ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_0                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_1|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_1                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_10|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_10                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_11|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_11                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_12|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_12                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_13|                                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_13                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_14|                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_14                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_15|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_15                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_16|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_16                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_17|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_17                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_18|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_18                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_19|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_19                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_2|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_2                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_20|                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_20                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_21|                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_21                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_22|                                          ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_22                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_23|                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_23                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_24|                                          ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_24                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_25|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_25                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_26|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_26                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_27|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_27                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_28|                                          ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_28                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_29|                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_29                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_3|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_3                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_30|                                          ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_30                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_31|                                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_31                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_4|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_4                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_5|                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_5                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_6|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_6                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_7|                                           ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_7                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_8|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_8                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_fall_en_intrpt_fall_en_9|                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_fall_en_intrpt_fall_en_9                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_0|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_0                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_1|                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_1                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_10|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_10                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_11|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_11                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_12|                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_12                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_13|                                  ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_13                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_14|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_14                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_15|                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_15                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_16|                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_16                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_17|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_17                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_18|                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_18                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_19|                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_19                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_2|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_2                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_20|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_20                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_21|                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_21                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_22|                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_22                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_23|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_23                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_24|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_24                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_25|                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_25                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_26|                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_26                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_27|                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_27                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_28|                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_28                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_29|                                  ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_29                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_3|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_3                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_30|                                  ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_30                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_31|                                  ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_31                                                                               ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_4|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_4                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_5|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_5                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_6|                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_6                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_7|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_7                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_8|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_8                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_high_en_intrpt_lvl_high_en_9|                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_high_en_intrpt_lvl_high_en_9                                                                                ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_0|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_0                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_1|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_1                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_10|                                    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_10                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_11|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_11                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_12|                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_12                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_13|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_13                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_14|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_14                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_15|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_15                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_16|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_16                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_17|                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_17                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_18|                                    ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_18                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_19|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_19                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_2|                                     ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_2                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_20|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_20                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_21|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_21                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_22|                                    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_22                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_23|                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_23                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_24|                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_24                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_25|                                    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_25                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_26|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_26                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_27|                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_27                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_28|                                    ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_28                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_29|                                    ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_29                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_3|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_3                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_30|                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_30                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_31|                                    ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_31                                                                                 ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_4|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_4                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_5|                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_5                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_6|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_6                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_7|                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_7                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_8|                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_8                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_en_intrpt_lvl_low_en_9|                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_en_intrpt_lvl_low_en_9                                                                                  ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_0|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_0                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_1|                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_1                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_10|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_10                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_11|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_11                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_12|                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_12                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_13|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_13                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_14|                            ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_14                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_15|                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_15                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_16|                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_16                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_17|                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_17                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_18|                            ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_18                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_19|                            ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_19                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_2|                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_2                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_20|                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_20                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_21|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_21                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_22|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_22                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_23|                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_23                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_24|                            ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_24                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_25|                            ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_25                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_26|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_26                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_27|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_27                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_28|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_28                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_29|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_29                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_3|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_3                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_30|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_30                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_31|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_31                                                                         ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_4|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_4                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_5|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_5                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_6|                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_6                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_7|                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_7                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_8|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_8                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_lvl_low_status_intrpt_lvl_low_status_9|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_lvl_low_status_intrpt_lvl_low_status_9                                                                          ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_0|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_0                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_1|                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_1                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_10|                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_10                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_11|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_11                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_12|                                          ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_12                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_13|                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_13                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_14|                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_14                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_15|                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_15                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_16|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_16                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_17|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_17                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_18|                                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_18                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_19|                                          ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_19                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_2|                                           ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_2                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_20|                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_20                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_21|                                          ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_21                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_22|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_22                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_23|                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_23                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_24|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_24                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_25|                                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_25                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_26|                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_26                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_27|                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_27                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_28|                                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_28                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_29|                                          ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_29                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_3|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_3                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_30|                                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_30                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_31|                                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_31                                                                                       ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_4|                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_4                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_5|                                           ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_5                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_6|                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_6                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_7|                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_7                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_8|                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_8                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;                      |u_intrpt_rise_en_intrpt_rise_en_9|                                           ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_gpio.i_gpio|i_gpio_apb_wrap|i_gpio|i_gpio|i_reg_file|u_intrpt_rise_en_intrpt_rise_en_9                                                                                        ; prim_subreg                                                           ; altera_work                  ;
;       |gen_timer.i_axi2apb_64_32_timer|                                                            ; 199.3 (95.6)         ; 230.7 (109.0)                    ; 31.7 (13.5)                                       ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 312 (190)           ; 375 (97)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer                                                                                                                                                   ; axi2apb_64_32                                                         ; altera_work                  ;
;          |slave_ar_buffer_i|                                                                       ; 10.6 (0.0)           ; 12.9 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_ar_buffer_i                                                                                                                                 ; axi_ar_buffer                                                         ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 10.6 (0.0)           ; 12.9 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_ar_buffer_i|i_axi_single_slice                                                                                                              ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 10.6 (0.0)           ; 12.9 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_ar_buffer_i|i_axi_single_slice|i_fifo                                                                                                       ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 10.6 (0.0)           ; 12.9 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_ar_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                  ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 10.6 (10.6)          ; 12.9 (12.9)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_ar_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                        ; fifo_v3                                                               ; altera_work                  ;
;          |slave_aw_buffer_i|                                                                       ; 10.2 (0.0)           ; 12.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_aw_buffer_i                                                                                                                                 ; axi_aw_buffer                                                         ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 10.2 (0.0)           ; 12.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_aw_buffer_i|i_axi_single_slice                                                                                                              ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 10.2 (0.0)           ; 12.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_aw_buffer_i|i_axi_single_slice|i_fifo                                                                                                       ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 10.2 (0.0)           ; 12.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_aw_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                  ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 10.2 (10.2)          ; 12.2 (12.2)                      ; 2.1 (2.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_aw_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                        ; fifo_v3                                                               ; altera_work                  ;
;          |slave_b_buffer_i|                                                                        ; 6.4 (0.0)            ; 7.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_b_buffer_i                                                                                                                                  ; axi_b_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 6.4 (0.0)            ; 7.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_b_buffer_i|i_axi_single_slice                                                                                                               ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 6.4 (0.0)            ; 7.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_b_buffer_i|i_axi_single_slice|i_fifo                                                                                                        ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 6.4 (0.0)            ; 7.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_b_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                   ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 6.4 (6.4)            ; 7.0 (7.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_b_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                         ; fifo_v3                                                               ; altera_work                  ;
;          |slave_r_buffer_i|                                                                        ; 52.4 (0.0)           ; 61.8 (0.0)                       ; 9.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_r_buffer_i                                                                                                                                  ; axi_r_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 52.4 (0.0)           ; 61.8 (0.0)                       ; 9.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_r_buffer_i|i_axi_single_slice                                                                                                               ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 52.4 (0.0)           ; 61.8 (0.0)                       ; 9.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_r_buffer_i|i_axi_single_slice|i_fifo                                                                                                        ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 52.4 (0.0)           ; 61.8 (0.0)                       ; 9.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_r_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                   ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 52.4 (52.4)          ; 61.8 (61.8)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_r_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                         ; fifo_v3                                                               ; altera_work                  ;
;          |slave_w_buffer_i|                                                                        ; 24.1 (0.0)           ; 27.8 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_w_buffer_i                                                                                                                                  ; axi_w_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 24.1 (0.0)           ; 27.8 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_w_buffer_i|i_axi_single_slice                                                                                                               ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 24.1 (0.0)           ; 27.8 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_w_buffer_i|i_axi_single_slice|i_fifo                                                                                                        ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 24.1 (0.0)           ; 27.8 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_w_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                   ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 24.1 (24.1)          ; 27.8 (27.8)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_axi2apb_64_32_timer|slave_w_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                         ; fifo_v3                                                               ; altera_work                  ;
;       |gen_timer.i_timer|                                                                          ; 265.9 (44.5)         ; 290.9 (46.0)                     ; 26.2 (1.6)                                        ; 1.3 (0.1)                        ; 0.0 (0.0)            ; 416 (68)            ; 256 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_timer                                                                                                                                                                 ; apb_timer                                                             ; altera_work                  ;
;          |TIMER_GEN[0].timer_i|                                                                    ; 111.2 (111.2)        ; 121.3 (121.3)                    ; 11.3 (11.3)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 174 (174)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_timer|TIMER_GEN[0].timer_i                                                                                                                                            ; timer                                                                 ; altera_work                  ;
;          |TIMER_GEN[1].timer_i|                                                                    ; 110.2 (110.2)        ; 123.6 (123.6)                    ; 13.4 (13.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (174)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|gen_timer.i_timer|TIMER_GEN[1].timer_i                                                                                                                                            ; timer                                                                 ; altera_work                  ;
;       |i_axi2apb_64_32_plic|                                                                       ; 293.1 (152.1)        ; 340.3 (169.3)                    ; 47.9 (17.2)                                       ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 489 (313)           ; 533 (149)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic                                                                                                                                                              ; axi2apb_64_32                                                         ; altera_work                  ;
;          |slave_ar_buffer_i|                                                                       ; 30.4 (0.0)           ; 36.0 (0.0)                       ; 5.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_ar_buffer_i                                                                                                                                            ; axi_ar_buffer                                                         ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 30.4 (0.0)           ; 36.0 (0.0)                       ; 5.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_ar_buffer_i|i_axi_single_slice                                                                                                                         ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 30.4 (0.0)           ; 36.0 (0.0)                       ; 5.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_ar_buffer_i|i_axi_single_slice|i_fifo                                                                                                                  ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 30.4 (0.0)           ; 36.0 (0.0)                       ; 5.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_ar_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                             ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 30.4 (30.4)          ; 36.0 (36.0)                      ; 5.8 (5.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 43 (43)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_ar_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                                   ; fifo_v3                                                               ; altera_work                  ;
;          |slave_aw_buffer_i|                                                                       ; 30.0 (0.0)           ; 40.6 (0.0)                       ; 10.9 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_aw_buffer_i                                                                                                                                            ; axi_aw_buffer                                                         ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 30.0 (0.0)           ; 40.6 (0.0)                       ; 10.9 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_aw_buffer_i|i_axi_single_slice                                                                                                                         ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 30.0 (0.0)           ; 40.6 (0.0)                       ; 10.9 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_aw_buffer_i|i_axi_single_slice|i_fifo                                                                                                                  ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 30.0 (0.0)           ; 40.6 (0.0)                       ; 10.9 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_aw_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                             ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 30.0 (30.0)          ; 40.6 (40.6)                      ; 10.9 (10.9)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 41 (41)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_aw_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                                   ; fifo_v3                                                               ; altera_work                  ;
;          |slave_b_buffer_i|                                                                        ; 6.4 (0.0)            ; 7.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_b_buffer_i                                                                                                                                             ; axi_b_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 6.4 (0.0)            ; 7.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_b_buffer_i|i_axi_single_slice                                                                                                                          ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 6.4 (0.0)            ; 7.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_b_buffer_i|i_axi_single_slice|i_fifo                                                                                                                   ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 6.4 (0.0)            ; 7.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_b_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                              ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 6.4 (6.4)            ; 7.3 (7.3)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_b_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                                    ; fifo_v3                                                               ; altera_work                  ;
;          |slave_r_buffer_i|                                                                        ; 50.4 (0.0)           ; 57.4 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 134 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_r_buffer_i                                                                                                                                             ; axi_r_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 50.4 (0.0)           ; 57.4 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 134 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_r_buffer_i|i_axi_single_slice                                                                                                                          ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 50.4 (0.0)           ; 57.4 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 134 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_r_buffer_i|i_axi_single_slice|i_fifo                                                                                                                   ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 50.4 (0.0)           ; 57.4 (0.0)                       ; 7.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 134 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_r_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                              ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 50.4 (50.4)          ; 57.4 (57.4)                      ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 134 (134)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_r_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                                    ; fifo_v3                                                               ; altera_work                  ;
;          |slave_w_buffer_i|                                                                        ; 23.8 (0.0)           ; 29.7 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_w_buffer_i                                                                                                                                             ; axi_w_buffer                                                          ; altera_work                  ;
;             |i_axi_single_slice|                                                                   ; 23.8 (0.0)           ; 29.7 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_w_buffer_i|i_axi_single_slice                                                                                                                          ; axi_single_slice                                                      ; altera_work                  ;
;                |i_fifo|                                                                            ; 23.8 (0.0)           ; 29.7 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_w_buffer_i|i_axi_single_slice|i_fifo                                                                                                                   ; fifo                                                                  ; altera_work                  ;
;                   |impl|                                                                           ; 23.8 (0.0)           ; 29.7 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_w_buffer_i|i_axi_single_slice|i_fifo|impl                                                                                                              ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 23.8 (23.8)          ; 29.7 (29.7)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_axi2apb_64_32_plic|slave_w_buffer_i|i_axi_single_slice|i_fifo|impl|i_fifo_v3                                                                                                    ; fifo_v3                                                               ; altera_work                  ;
;       |i_plic|                                                                                     ; 192.6 (48.4)         ; 222.6 (63.7)                     ; 30.0 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 288 (9)             ; 170 (156)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_plic                                                                                                                                                                            ; plic_top                                                              ; altera_work                  ;
;          |gen_target[0].i_target|                                                                  ; 9.2 (9.2)            ; 10.1 (10.1)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_plic|gen_target[0].i_target                                                                                                                                                     ; rv_plic_target                                                        ; altera_work                  ;
;          |gen_target[1].i_target|                                                                  ; 10.3 (10.3)          ; 11.5 (11.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_plic|gen_target[1].i_target                                                                                                                                                     ; rv_plic_target                                                        ; altera_work                  ;
;          |i_plic_regs|                                                                             ; 114.4 (114.4)        ; 127.3 (127.3)                    ; 12.9 (12.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 231 (231)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_plic|i_plic_regs                                                                                                                                                                ; plic_regs                                                             ; altera_work                  ;
;          |i_rv_plic_gateway|                                                                       ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_ariane_peripherals|i_plic|i_rv_plic_gateway                                                                                                                                                          ; rv_plic_gateway                                                       ; altera_work                  ;
;    |i_axi2rom|                                                                                     ; 64.4 (64.4)          ; 68.7 (68.7)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi2rom                                                                                                                                                                                              ; axi2mem                                                               ; altera_work                  ;
;    |i_axi_dwidth_converter_dm_slave|                                                               ; 247.3 (0.0)          ; 268.7 (0.0)                      ; 21.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 444 (0)             ; 308 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_dwidth_converter_dm_slave                                                                                                                                                                        ; axi_dw_adapter                                                        ; altera_work                  ;
;       |axi_adapter_rd_inst|                                                                        ; 157.5 (157.5)        ; 168.8 (168.8)                    ; 11.3 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 296 (296)           ; 234 (234)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_dwidth_converter_dm_slave|axi_adapter_rd_inst                                                                                                                                                    ; axi_dw_adapter_rd                                                     ; altera_work                  ;
;       |axi_adapter_wr_inst|                                                                        ; 89.7 (89.7)          ; 99.8 (99.8)                      ; 10.1 (10.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 148 (148)           ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_dwidth_converter_dm_slave|axi_adapter_wr_inst                                                                                                                                                    ; axi_dw_adapter_wr                                                     ; altera_work                  ;
;    |i_axi_riscv_atomics|                                                                           ; 773.6 (0.0)          ; 867.2 (0.0)                      ; 95.2 (0.0)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 1236 (0)            ; 397 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics                                                                                                                                                                                    ; axi_riscv_atomics_wrap                                                ; altera_work                  ;
;       |i_atomics|                                                                                  ; 773.6 (0.0)          ; 867.2 (0.0)                      ; 95.2 (0.0)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 1236 (0)            ; 397 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics|i_atomics                                                                                                                                                                          ; axi_riscv_atomics                                                     ; altera_work                  ;
;          |i_amos|                                                                                  ; 620.5 (364.8)        ; 699.8 (421.2)                    ; 80.0 (56.6)                                       ; 0.6 (0.3)                        ; 0.0 (0.0)            ; 1019 (605)          ; 283 (283)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics|i_atomics|i_amos                                                                                                                                                                   ; axi_riscv_amos                                                        ; altera_work                  ;
;             |i_amo_alu|                                                                            ; 255.6 (255.6)        ; 278.7 (278.7)                    ; 23.3 (23.3)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 414 (414)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics|i_atomics|i_amos|i_amo_alu                                                                                                                                                         ; axi_riscv_amos_alu                                                    ; altera_work                  ;
;          |i_lrsc|                                                                                  ; 153.1 (42.9)         ; 167.3 (48.5)                     ; 15.3 (5.9)                                        ; 1.0 (0.3)                        ; 0.0 (0.0)            ; 217 (74)            ; 114 (46)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics|i_atomics|i_lrsc                                                                                                                                                                   ; axi_riscv_lrsc                                                        ; altera_work                  ;
;             |i_art|                                                                                ; 109.9 (109.9)        ; 118.0 (118.0)                    ; 8.8 (8.8)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 141 (141)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics|i_atomics|i_lrsc|i_art                                                                                                                                                             ; axi_res_tbl                                                           ; altera_work                  ;
;             |i_non_excl_acc_arb|                                                                   ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics|i_atomics|i_lrsc|i_non_excl_acc_arb                                                                                                                                                ; stream_arbiter                                                        ; altera_work                  ;
;                |i_arb|                                                                             ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics|i_atomics|i_lrsc|i_non_excl_acc_arb|i_arb                                                                                                                                          ; stream_arbiter_flushable                                              ; altera_work                  ;
;                   |gen_rr_arb.i_arbiter|                                                           ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_riscv_atomics|i_atomics|i_lrsc|i_non_excl_acc_arb|i_arb|gen_rr_arb.i_arbiter                                                                                                                     ; rr_arb_tree                                                           ; altera_work                  ;
;    |i_axi_xbar|                                                                                    ; 1676.2 (0.0)         ; 2113.7 (0.0)                     ; 441.2 (0.0)                                       ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 2068 (0)            ; 3008 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar                                                                                                                                                                                             ; axi_xbar_intf                                                         ; altera_work                  ;
;       |i_xbar|                                                                                     ; 1676.2 (6.4)         ; 2113.7 (6.8)                     ; 441.2 (0.4)                                       ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 2068 (15)           ; 3008 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar                                                                                                                                                                                      ; axi_xbar                                                              ; altera_work                  ;
;          |gen_mst_port_mux[0].i_axi_mux|                                                           ; 150.7 (6.9)          ; 200.7 (7.2)                      ; 50.0 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 146 (11)            ; 420 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_arbiter|                                                                 ; 1.1 (1.1)            ; 1.8 (1.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux|gen_mux.i_ar_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 22.4 (22.4)          ; 35.7 (35.7)                      ; 13.2 (13.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 4.6 (4.6)            ; 4.8 (4.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 38.8 (38.8)          ; 48.7 (48.7)                      ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 5.7 (5.7)            ; 6.2 (6.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 36.2 (36.2)          ; 50.8 (50.8)                      ; 14.7 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;             |gen_mux.i_w_spill_reg|                                                                ; 33.7 (33.7)          ; 44.2 (44.2)                      ; 10.5 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[0].i_axi_mux|gen_mux.i_w_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;          |gen_mst_port_mux[1].i_axi_mux|                                                           ; 110.7 (4.0)          ; 153.9 (4.0)                      ; 43.3 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 118 (7)             ; 304 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_arbiter|                                                                 ; 1.2 (1.2)            ; 2.5 (2.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux|gen_mux.i_ar_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 12.6 (12.6)          ; 21.6 (21.6)                      ; 9.0 (9.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 3.6 (3.6)            ; 4.0 (4.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 14.3 (14.3)          ; 21.4 (21.4)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 36.8 (36.8)          ; 49.3 (49.3)                      ; 12.5 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;             |gen_mux.i_w_spill_reg|                                                                ; 32.3 (32.3)          ; 45.3 (45.3)                      ; 13.1 (13.1)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 44 (44)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[1].i_axi_mux|gen_mux.i_w_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;          |gen_mst_port_mux[2].i_axi_mux|                                                           ; 15.3 (3.1)           ; 17.5 (3.5)                       ; 2.2 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (4)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[2].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[2].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[2].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[2].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 4.3 (4.3)            ; 7.0 (7.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[2].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[2].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[2].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;          |gen_mst_port_mux[3].i_axi_mux|                                                           ; 17.2 (4.7)           ; 18.2 (4.8)                       ; 1.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (7)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[3].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[3].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[3].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[3].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 4.3 (4.3)            ; 6.0 (6.0)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[3].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[3].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[3].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;          |gen_mst_port_mux[4].i_axi_mux|                                                           ; 100.5 (5.7)          ; 134.2 (6.7)                      ; 33.8 (0.9)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 103 (9)             ; 276 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_arbiter|                                                                 ; 2.1 (2.1)            ; 3.0 (3.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux|gen_mux.i_ar_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 8.7 (8.7)            ; 13.8 (13.8)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 8.6 (8.6)            ; 12.2 (12.2)                      ; 3.7 (3.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 3.1 (3.1)            ; 3.8 (3.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 37.1 (37.1)          ; 47.3 (47.3)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;             |gen_mux.i_w_spill_reg|                                                                ; 31.2 (31.2)          ; 43.1 (43.1)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[4].i_axi_mux|gen_mux.i_w_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;          |gen_mst_port_mux[5].i_axi_mux|                                                           ; 78.7 (10.1)          ; 104.1 (10.2)                     ; 25.4 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (26)            ; 194 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_arbiter|                                                                 ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux|gen_mux.i_ar_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 8.0 (8.0)            ; 10.8 (10.8)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 2.1 (2.1)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 8.9 (8.9)            ; 12.8 (12.8)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 4.0 (4.0)            ; 5.0 (5.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 28.1 (28.1)          ; 39.6 (39.6)                      ; 11.5 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;             |gen_mux.i_w_spill_reg|                                                                ; 14.0 (14.0)          ; 19.1 (19.1)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[5].i_axi_mux|gen_mux.i_w_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;          |gen_mst_port_mux[6].i_axi_mux|                                                           ; 139.1 (5.6)          ; 190.1 (6.8)                      ; 51.1 (1.3)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 162 (10)            ; 382 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_arbiter|                                                                 ; 2.0 (2.0)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux|gen_mux.i_ar_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 28.4 (28.4)          ; 41.1 (41.1)                      ; 12.7 (12.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 2.4 (2.4)            ; 3.7 (3.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 28.1 (28.1)          ; 40.2 (40.2)                      ; 12.1 (12.1)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 42 (42)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 36.6 (36.6)          ; 50.1 (50.1)                      ; 13.5 (13.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;             |gen_mux.i_w_spill_reg|                                                                ; 30.3 (30.3)          ; 39.8 (39.8)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[6].i_axi_mux|gen_mux.i_w_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;          |gen_mst_port_mux[7].i_axi_mux|                                                           ; 99.5 (5.6)           ; 142.0 (6.0)                      ; 42.7 (0.4)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 80 (10)             ; 306 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_arbiter|                                                                 ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux|gen_mux.i_ar_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 10.0 (10.0)          ; 17.8 (17.8)                      ; 8.0 (8.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 2.4 (2.4)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 11.1 (11.1)          ; 16.8 (16.8)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 4.1 (4.1)            ; 5.0 (5.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 35.1 (35.1)          ; 56.3 (56.3)                      ; 21.3 (21.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;             |gen_mux.i_w_spill_reg|                                                                ; 27.7 (27.7)          ; 32.7 (32.7)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[7].i_axi_mux|gen_mux.i_w_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;          |gen_mst_port_mux[8].i_axi_mux|                                                           ; 79.7 (7.7)           ; 104.8 (7.7)                      ; 25.3 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 59 (11)             ; 214 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_arbiter|                                                                 ; 1.4 (1.4)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux|gen_mux.i_ar_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 9.3 (9.3)            ; 13.6 (13.6)                      ; 4.4 (4.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 8.9 (8.9)            ; 13.8 (13.8)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 3.6 (3.6)            ; 3.9 (3.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 41.8 (41.8)          ; 56.3 (56.3)                      ; 14.5 (14.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 138 (138)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;             |gen_mux.i_w_spill_reg|                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[8].i_axi_mux|gen_mux.i_w_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;          |gen_mst_port_mux[9].i_axi_mux|                                                           ; 70.8 (3.8)           ; 111.3 (3.8)                      ; 40.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (7)              ; 220 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux                                                                                                                                                        ; axi_mux                                                               ; altera_work                  ;
;             |gen_mux.i_ar_arbiter|                                                                 ; 1.6 (1.6)            ; 2.2 (2.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux|gen_mux.i_ar_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_ar_spill_reg|                                                               ; 11.4 (11.4)          ; 17.7 (17.7)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux|gen_mux.i_ar_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_aw_arbiter|                                                                 ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux|gen_mux.i_aw_arbiter                                                                                                                                   ; rr_arb_tree                                                           ; altera_work                  ;
;             |gen_mux.i_aw_spill_reg|                                                               ; 12.0 (12.0)          ; 19.5 (19.5)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux|gen_mux.i_aw_spill_reg                                                                                                                                 ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_b_spill_reg|                                                                ; 3.2 (3.2)            ; 4.8 (4.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux|gen_mux.i_b_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_r_spill_reg|                                                                ; 33.8 (33.8)          ; 58.0 (58.0)                      ; 24.2 (24.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux|gen_mux.i_r_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;             |gen_mux.i_w_fifo|                                                                     ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux|gen_mux.i_w_fifo                                                                                                                                       ; fifo_v3                                                               ; altera_work                  ;
;             |gen_mux.i_w_spill_reg|                                                                ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_mst_port_mux[9].i_axi_mux|gen_mux.i_w_spill_reg                                                                                                                                  ; spill_register                                                        ; altera_work                  ;
;          |gen_slv_port_demux[0].i_axi_ar_decode|                                                   ; 14.2 (14.2)          ; 14.1 (14.1)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_ar_decode                                                                                                                                                ; addr_decode                                                           ; altera_work                  ;
;          |gen_slv_port_demux[0].i_axi_aw_decode|                                                   ; 15.0 (15.0)          ; 15.8 (15.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_aw_decode                                                                                                                                                ; addr_decode                                                           ; altera_work                  ;
;          |gen_slv_port_demux[0].i_axi_demux|                                                       ; 629.5 (36.1)         ; 733.2 (40.2)                     ; 106.6 (4.1)                                       ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 870 (57)            ; 508 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux                                                                                                                                                    ; axi_demux                                                             ; altera_work                  ;
;             |gen_demux.gen_ar_id_counter.i_ar_id_counter|                                          ; 24.3 (19.6)          ; 30.5 (24.5)                      ; 6.2 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (23)             ; 24 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_ar_id_counter.i_ar_id_counter                                                                                                        ; axi_demux_id_counters                                                 ; altera_work                  ;
;                |gen_counters[0].i_in_flight_cnt|                                                   ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_ar_id_counter.i_ar_id_counter|gen_counters[0].i_in_flight_cnt                                                                        ; delta_counter                                                         ; altera_work                  ;
;                |gen_counters[1].i_in_flight_cnt|                                                   ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_ar_id_counter.i_ar_id_counter|gen_counters[1].i_in_flight_cnt                                                                        ; delta_counter                                                         ; altera_work                  ;
;                |gen_counters[2].i_in_flight_cnt|                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_ar_id_counter.i_ar_id_counter|gen_counters[2].i_in_flight_cnt                                                                        ; delta_counter                                                         ; altera_work                  ;
;                |gen_counters[3].i_in_flight_cnt|                                                   ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_ar_id_counter.i_ar_id_counter|gen_counters[3].i_in_flight_cnt                                                                        ; delta_counter                                                         ; altera_work                  ;
;             |gen_demux.gen_aw_id_counter.i_aw_id_counter|                                          ; 19.2 (14.0)          ; 23.7 (18.8)                      ; 4.7 (5.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 27 (17)             ; 24 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_aw_id_counter.i_aw_id_counter                                                                                                        ; axi_demux_id_counters                                                 ; altera_work                  ;
;                |gen_counters[0].i_in_flight_cnt|                                                   ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_aw_id_counter.i_aw_id_counter|gen_counters[0].i_in_flight_cnt                                                                        ; delta_counter                                                         ; altera_work                  ;
;                |gen_counters[1].i_in_flight_cnt|                                                   ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_aw_id_counter.i_aw_id_counter|gen_counters[1].i_in_flight_cnt                                                                        ; delta_counter                                                         ; altera_work                  ;
;                |gen_counters[2].i_in_flight_cnt|                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_aw_id_counter.i_aw_id_counter|gen_counters[2].i_in_flight_cnt                                                                        ; delta_counter                                                         ; altera_work                  ;
;                |gen_counters[3].i_in_flight_cnt|                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.gen_aw_id_counter.i_aw_id_counter|gen_counters[3].i_in_flight_cnt                                                                        ; delta_counter                                                         ; altera_work                  ;
;             |gen_demux.i_ar_spill_reg|                                                             ; 33.2 (33.2)          ; 42.3 (42.3)                      ; 9.7 (9.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 48 (48)             ; 90 (90)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_ar_spill_reg                                                                                                                           ; spill_register                                                        ; altera_work                  ;
;             |gen_demux.i_aw_spill_reg|                                                             ; 36.6 (36.6)          ; 51.1 (51.1)                      ; 14.5 (14.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 102 (102)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_aw_spill_reg                                                                                                                           ; spill_register                                                        ; altera_work                  ;
;             |gen_demux.i_b_mux|                                                                    ; 51.1 (40.1)          ; 55.1 (44.6)                      ; 4.0 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (63)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_b_mux                                                                                                                                  ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_lower|                                   ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_b_mux|gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_lower                                                                                  ; lzc                                                                   ; altera_work                  ;
;                |gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_upper|                                   ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_b_mux|gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_upper                                                                                  ; lzc                                                                   ; altera_work                  ;
;             |gen_demux.i_b_spill_reg|                                                              ; 3.2 (3.2)            ; 4.4 (4.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_b_spill_reg                                                                                                                            ; spill_register                                                        ; altera_work                  ;
;             |gen_demux.i_r_mux|                                                                    ; 342.7 (332.6)        ; 377.4 (367.2)                    ; 36.0 (35.9)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 459 (444)           ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_r_mux                                                                                                                                  ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_lower|                                   ; 5.7 (5.7)            ; 6.2 (6.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_r_mux|gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_lower                                                                                  ; lzc                                                                   ; altera_work                  ;
;                |gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_upper|                                   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_r_mux|gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_upper                                                                                  ; lzc                                                                   ; altera_work                  ;
;             |gen_demux.i_r_spill_reg|                                                              ; 49.3 (49.3)          ; 66.5 (66.5)                      ; 18.0 (18.0)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 69 (69)             ; 136 (136)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_r_spill_reg                                                                                                                            ; spill_register                                                        ; altera_work                  ;
;             |gen_demux.i_w_fifo|                                                                   ; 2.6 (2.6)            ; 3.3 (3.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_w_fifo                                                                                                                                 ; fifo_v3                                                               ; altera_work                  ;
;             |gen_demux.i_w_spill_reg|                                                              ; 31.4 (31.4)          ; 38.7 (38.7)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_demux|gen_demux.i_w_spill_reg                                                                                                                            ; spill_register                                                        ; altera_work                  ;
;          |gen_slv_port_demux[0].i_axi_err_slv|                                                     ; 69.9 (3.4)           ; 80.2 (4.2)                       ; 10.3 (0.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (7)             ; 76 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv                                                                                                                                                  ; axi_err_slv                                                           ; altera_work                  ;
;             |i_atop_filter|                                                                        ; 33.4 (31.7)          ; 35.8 (33.5)                      ; 2.4 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (54)             ; 25 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_atop_filter                                                                                                                                    ; axi_atop_filter                                                       ; altera_work                  ;
;                |r_resp_cmd|                                                                        ; 1.8 (0.0)            ; 2.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_atop_filter|r_resp_cmd                                                                                                                         ; stream_register                                                       ; altera_work                  ;
;                   |i_fifo|                                                                         ; 1.8 (0.0)            ; 2.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_atop_filter|r_resp_cmd|i_fifo                                                                                                                  ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_atop_filter|r_resp_cmd|i_fifo|i_fifo_v3                                                                                                        ; fifo_v3                                                               ; altera_work                  ;
;             |i_b_fifo|                                                                             ; 4.3 (4.3)            ; 5.6 (5.6)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_b_fifo                                                                                                                                         ; fifo_v3                                                               ; altera_work                  ;
;             |i_r_counter|                                                                          ; 6.7 (0.0)            ; 6.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_r_counter                                                                                                                                      ; counter                                                               ; altera_work                  ;
;                |i_counter|                                                                         ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_r_counter|i_counter                                                                                                                            ; delta_counter                                                         ; altera_work                  ;
;             |i_r_fifo|                                                                             ; 11.0 (11.0)          ; 14.7 (14.7)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_r_fifo                                                                                                                                         ; fifo_v3                                                               ; altera_work                  ;
;             |i_w_fifo|                                                                             ; 10.7 (10.7)          ; 13.2 (13.2)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[0].i_axi_err_slv|i_w_fifo                                                                                                                                         ; fifo_v3                                                               ; altera_work                  ;
;          |gen_slv_port_demux[1].i_axi_demux|                                                       ; 51.5 (1.0)           ; 57.9 (1.3)                       ; 6.4 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (3)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux                                                                                                                                                    ; axi_demux                                                             ; altera_work                  ;
;             |gen_demux.i_b_mux|                                                                    ; 35.7 (25.2)          ; 40.0 (29.0)                      ; 4.3 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (38)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux|gen_demux.i_b_mux                                                                                                                                  ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_lower|                                   ; 6.0 (6.0)            ; 6.5 (6.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux|gen_demux.i_b_mux|gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_lower                                                                                  ; lzc                                                                   ; altera_work                  ;
;                |gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_upper|                                   ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux|gen_demux.i_b_mux|gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_upper                                                                                  ; lzc                                                                   ; altera_work                  ;
;             |gen_demux.i_b_spill_reg|                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux|gen_demux.i_b_spill_reg                                                                                                                            ; spill_register                                                        ; altera_work                  ;
;             |gen_demux.i_r_mux|                                                                    ; 13.4 (11.4)          ; 14.6 (12.6)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (18)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux|gen_demux.i_r_mux                                                                                                                                  ; rr_arb_tree                                                           ; altera_work                  ;
;                |gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_lower|                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux|gen_demux.i_r_mux|gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_lower                                                                                  ; lzc                                                                   ; altera_work                  ;
;                |gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_upper|                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux|gen_demux.i_r_mux|gen_arbiter.gen_int_rr.gen_fair_arb.i_lzc_upper                                                                                  ; lzc                                                                   ; altera_work                  ;
;             |gen_demux.i_r_spill_reg|                                                              ; 0.4 (0.4)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_demux|gen_demux.i_r_spill_reg                                                                                                                            ; spill_register                                                        ; altera_work                  ;
;          |gen_slv_port_demux[1].i_axi_err_slv|                                                     ; 25.5 (1.4)           ; 28.8 (2.0)                       ; 3.3 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (4)              ; 31 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv                                                                                                                                                  ; axi_err_slv                                                           ; altera_work                  ;
;             |i_atop_filter|                                                                        ; 16.8 (14.8)          ; 17.8 (15.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (28)             ; 17 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv|i_atop_filter                                                                                                                                    ; axi_atop_filter                                                       ; altera_work                  ;
;                |r_resp_cmd|                                                                        ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv|i_atop_filter|r_resp_cmd                                                                                                                         ; stream_register                                                       ; altera_work                  ;
;                   |i_fifo|                                                                         ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv|i_atop_filter|r_resp_cmd|i_fifo                                                                                                                  ; fifo_v2                                                               ; altera_work                  ;
;                      |i_fifo_v3|                                                                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv|i_atop_filter|r_resp_cmd|i_fifo|i_fifo_v3                                                                                                        ; fifo_v3                                                               ; altera_work                  ;
;             |i_b_fifo|                                                                             ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv|i_b_fifo                                                                                                                                         ; fifo_v3                                                               ; altera_work                  ;
;             |i_r_counter|                                                                          ; 4.9 (0.0)            ; 5.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv|i_r_counter                                                                                                                                      ; counter                                                               ; altera_work                  ;
;                |i_counter|                                                                         ; 4.9 (4.9)            ; 5.0 (5.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv|i_r_counter|i_counter                                                                                                                            ; delta_counter                                                         ; altera_work                  ;
;             |i_r_fifo|                                                                             ; 1.8 (1.8)            ; 2.5 (2.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_axi_xbar|i_xbar|gen_slv_port_demux[1].i_axi_err_slv|i_r_fifo                                                                                                                                         ; fifo_v3                                                               ; altera_work                  ;
;    |i_bootrom|                                                                                     ; 1252.9 (1252.9)      ; 1267.9 (1267.9)                  ; 15.0 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1348 (1348)         ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_bootrom                                                                                                                                                                                              ; bootrom_32                                                            ; altera_work                  ;
;    |i_clint|                                                                                       ; 175.5 (150.8)        ; 195.2 (169.3)                    ; 19.8 (18.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 294 (264)           ; 155 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_clint                                                                                                                                                                                                ; clint                                                                 ; altera_work                  ;
;       |axi_lite_interface_i|                                                                       ; 23.7 (23.7)          ; 24.7 (24.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_clint|axi_lite_interface_i                                                                                                                                                                           ; axi_lite_interface                                                    ; altera_work                  ;
;       |i_sync_edge|                                                                                ; 1.0 (0.3)            ; 1.2 (0.3)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_clint|i_sync_edge                                                                                                                                                                                    ; clint_sync_wedge                                                      ; altera_work                  ;
;          |i_sync|                                                                                  ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_clint|i_sync_edge|i_sync                                                                                                                                                                             ; clint_sync                                                            ; altera_work                  ;
;    |i_dm_axi2mem|                                                                                  ; 70.5 (70.5)          ; 73.2 (73.2)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (114)           ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_dm_axi2mem                                                                                                                                                                                           ; axi2mem                                                               ; altera_work                  ;
;    |i_dm_top|                                                                                      ; 68.4 (0.0)           ; 70.8 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (0)             ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_dm_top                                                                                                                                                                                               ; dm_top                                                                ; altera_work                  ;
;       |i_dm_mem|                                                                                   ; 68.4 (66.8)          ; 70.8 (67.8)                      ; 2.5 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (101)           ; 19 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_dm_top|i_dm_mem                                                                                                                                                                                      ; dm_mem                                                                ; altera_work                  ;
;          |gen_rom_snd_scratch.i_debug_rom|                                                         ; 1.6 (1.6)            ; 3.0 (3.0)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_dm_top|i_dm_mem|gen_rom_snd_scratch.i_debug_rom                                                                                                                                                      ; debug_rom                                                             ; altera_work                  ;
;    |i_rstgen_main|                                                                                 ; 2.1 (0.0)            ; 2.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_rstgen_main                                                                                                                                                                                          ; rstgen                                                                ; altera_work                  ;
;       |i_rstgen_bypass|                                                                            ; 2.1 (2.1)            ; 2.5 (2.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; i_rstgen_main|i_rstgen_bypass                                                                                                                                                                          ; rstgen_bypass                                                         ; altera_work                  ;
;    |inst_ddr4|                                                                                     ; 4100.1 (0.0)         ; 6039.0 (0.0)                     ; 1951.6 (0.0)                                      ; 12.7 (0.0)                       ; 10.0 (0.0)           ; 4283 (0)            ; 11538 (0)                 ; 0 (0)         ; 38464             ; 17    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 4 (0)  ; inst_ddr4                                                                                                                                                                                              ; ed_synth_emif_fm_0                                                    ; ed_synth_emif_fm_0           ;
;       |emif_fm_0|                                                                                  ; 4100.1 (0.0)         ; 6039.0 (0.0)                     ; 1951.6 (0.0)                                      ; 12.7 (0.0)                       ; 10.0 (0.0)           ; 4283 (0)            ; 11538 (0)                 ; 0 (0)         ; 38464             ; 17    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 4 (0)  ; inst_ddr4|emif_fm_0                                                                                                                                                                                    ; ed_synth_emif_fm_0_altera_emif_fm_274_2bbiayq                         ; altera_emif_fm_274           ;
;          |arch|                                                                                    ; 15.0 (0.0)           ; 18.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 4 (0)  ; inst_ddr4|emif_fm_0|arch                                                                                                                                                                               ; ed_synth_emif_fm_0_altera_emif_arch_fm_191_faapzxy                    ; altera_emif_arch_fm_191      ;
;             |arch_inst|                                                                            ; 15.0 (0.0)           ; 18.5 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 4 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst                                                                                                                                                                     ; ed_synth_emif_fm_0_altera_emif_arch_fm_191_faapzxy_top                ; altera_emif_arch_fm_191      ;
;                |bufs_inst|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst                                                                                                                                                           ; altera_emif_arch_fm_bufs                                              ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[0].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[0].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[10].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[10].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[11].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[11].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[12].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[12].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[13].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[13].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[14].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[14].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[15].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[15].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[16].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[16].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[1].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[1].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[2].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[2].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[3].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[3].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[4].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[4].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[5].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[5].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[6].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[6].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[7].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[7].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[8].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[8].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_a.inst[9].b|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_a.inst[9].b                                                                                                                                       ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_act_n.inst[0].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_act_n.inst[0].b                                                                                                                                   ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_alert_n.inst[0].b|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_alert_n.inst[0].b                                                                                                                                 ; altera_emif_arch_fm_buf_udir_se_i                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_ba.inst[0].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[0].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_ba.inst[1].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_ba.inst[1].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_bg.inst[0].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_bg.inst[0].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_bg.inst[1].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_bg.inst[1].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_ck.inst[0].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b                                                                                                                                      ; altera_emif_arch_fm_buf_udir_df_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_cke.inst[0].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_cke.inst[0].b                                                                                                                                     ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_cs_n.inst[0].b|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_cs_n.inst[0].b                                                                                                                                    ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[0].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[0].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[1].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[1].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[2].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[2].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[3].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[3].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[4].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[4].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[5].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[5].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[6].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[6].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[7].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[7].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dbi_n.inst[8].b|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dbi_n.inst[8].b                                                                                                                                   ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[0].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[0].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[10].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[10].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[11].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[11].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[12].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[12].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[13].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[13].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[14].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[14].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[15].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[15].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[16].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[16].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[17].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[17].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[18].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[18].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[19].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[19].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[1].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[1].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[20].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[20].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[21].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[21].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[22].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[22].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[23].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[23].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[24].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[24].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[25].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[25].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[26].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[26].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[27].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[27].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[28].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[28].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[29].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[29].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[2].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[2].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[30].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[30].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[31].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[31].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[32].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[32].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[33].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[33].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[34].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[34].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[35].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[35].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[36].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[36].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[37].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[37].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[38].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[38].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[39].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[39].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[3].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[3].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[40].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[40].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[41].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[41].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[42].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[42].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[43].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[43].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[44].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[44].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[45].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[45].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[46].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[46].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[47].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[47].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[48].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[48].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[49].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[49].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[4].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[4].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[50].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[50].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[51].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[51].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[52].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[52].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[53].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[53].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[54].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[54].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[55].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[55].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[56].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[56].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[57].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[57].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[58].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[58].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[59].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[59].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[5].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[5].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[60].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[60].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[61].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[61].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[62].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[62].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[63].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[63].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[64].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[64].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[65].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[65].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[66].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[66].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[67].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[67].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[68].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[68].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[69].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[69].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[6].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[6].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[70].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[70].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[71].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[71].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[7].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[7].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[8].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[8].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dq.inst[9].b|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dq.inst[9].b                                                                                                                                      ; altera_emif_arch_fm_buf_bdir_se                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[0].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[1].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[2].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[3].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[4].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[4].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[5].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[5].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[6].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[6].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[7].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[7].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_dqs.inst[8].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[8].b                                                                                                                                     ; altera_emif_arch_fm_buf_bdir_df                                       ; altera_emif_arch_fm_191      ;
;                   |gen_mem_odt.inst[0].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_odt.inst[0].b                                                                                                                                     ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_par.inst[0].b|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_par.inst[0].b                                                                                                                                     ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                   |gen_mem_reset_n.inst[0].b|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|bufs_inst|gen_mem_reset_n.inst[0].b                                                                                                                                 ; altera_emif_arch_fm_buf_udir_se_o                                     ; altera_emif_arch_fm_191      ;
;                |fm_ufis|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis                                                                                                                                                             ; altera_emif_arch_fm_ufis                                              ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_cmd_ready_0_amm_p2c_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_cmd_ready_0_amm_p2c_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[0].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[0].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[10].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[10].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[11].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[11].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[12].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[12].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[13].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[13].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[14].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[14].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[15].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[15].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[16].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[16].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[17].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[17].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[18].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[18].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[19].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[19].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[1].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[1].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[20].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[20].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[21].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[21].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[22].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[22].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[23].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[23].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[24].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[24].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[25].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[25].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[26].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[26].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[27].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[27].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[28].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[28].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[29].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[29].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[2].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[2].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[30].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[30].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[31].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[31].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[32].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[32].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[33].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[33].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[34].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[34].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[35].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[35].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[36].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[36].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[37].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[37].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[38].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[38].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[39].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[39].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[3].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[3].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[40].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[40].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[41].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[41].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[42].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[42].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[43].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[43].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[44].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[44].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[45].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[45].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[46].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[46].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[47].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[47].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[48].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[48].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[49].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[49].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[4].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[4].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[50].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[50].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[51].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[51].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[52].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[52].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[53].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[53].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[54].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[54].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[55].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[55].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[56].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[56].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[57].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[57].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[58].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[58].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[59].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[59].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[5].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[5].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[60].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[60].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[61].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[61].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[62].avl0_amm_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[62].avl0_amm_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[6].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[6].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[7].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[7].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[8].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[8].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_ctl_ufi_gen[9].avl0_amm_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_ctl_ufi_gen[9].avl0_amm_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.avl_rd_data_ready_0_amm_c2p_ufi_i|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.avl_rd_data_ready_0_amm_c2p_ufi_i                                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[0].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[0].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[10].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[10].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[11].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[11].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[12].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[12].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[13].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[13].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[14].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[14].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[15].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[15].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[16].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[16].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[17].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[17].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[18].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[19].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[19].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[1].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[1].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[20].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[20].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[21].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[21].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[22].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[22].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[23].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[23].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[24].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[24].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[25].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[26].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[27].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[28].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[28].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[29].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[29].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[2].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[2].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[30].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[30].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[31].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[31].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[32].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[32].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[33].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[34].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[34].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[35].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[35].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[36].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[36].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[37].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[37].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[38].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[39].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[39].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[3].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[3].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[40].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[40].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[41].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[41].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[42].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[42].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[43].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[43].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[44].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[44].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[45].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[45].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[46].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[46].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[47].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[47].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[48].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[49].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[4].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[4].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[50].mmr_c2p_ufi_i|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[50].mmr_c2p_ufi_i                                                                                                    ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[5].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[5].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[6].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[6].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[7].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[7].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[8].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[8].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_mmr_ufi_gen[9].mmr_c2p_ufi_i|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_mmr_ufi_gen[9].mmr_c2p_ufi_i                                                                                                     ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[0].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[0].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[10].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[10].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[11].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[11].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[12].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[12].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[13].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[13].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[14].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[14].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[15].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[15].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[16].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[16].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[17].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[17].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[18].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[18].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[19].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[19].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[1].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[20].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[20].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[21].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[21].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[22].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[22].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[23].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[23].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[24].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[24].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[25].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[25].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[26].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[26].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[27].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[27].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[28].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[28].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[29].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[29].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[2].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[2].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[30].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[30].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[31].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[31].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[32].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[32].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[33].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[33].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[34].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[34].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[35].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[35].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[36].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[36].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[37].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[37].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[38].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[39].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[39].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[3].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[3].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[40].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[40].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[41].sideband_c2p_ufi_i|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[41].sideband_c2p_ufi_i                                                                                          ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[4].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[4].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[5].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[5].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[6].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[6].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[7].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[7].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[8].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[8].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.core2ctl_sideband_ufi_gen[9].sideband_c2p_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.core2ctl_sideband_ufi_gen[9].sideband_c2p_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.ctl2core_sideband_ufi_gen[0].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[0].sideband_p2c_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.ctl2core_sideband_ufi_gen[1].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[1].sideband_p2c_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.ctl2core_sideband_ufi_gen[3].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[3].sideband_p2c_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.ctl2core_sideband_ufi_gen[4].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[4].sideband_p2c_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |generate_hmc_ufis.ctl2core_sideband_ufi_gen[5].sideband_p2c_ufi_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|generate_hmc_ufis.ctl2core_sideband_ufi_gen[5].sideband_p2c_ufi_i                                                                                           ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[0].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[0].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[10].wb_ptr_ecc_p2c_ufi_i| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[10].wb_ptr_ecc_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[11].wb_ptr_ecc_p2c_ufi_i| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[11].wb_ptr_ecc_p2c_ufi_i                                                                              ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[1].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[1].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[2].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[2].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[3].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[3].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[4].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[4].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[5].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[5].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[6].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[6].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[7].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[7].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[8].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[8].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[9].wb_ptr_ecc_p2c_ufi_i|  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.ecc_wb_ptr_gen[9].wb_ptr_ecc_p2c_ufi_i                                                                               ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.wr_data_rdy_ast_ecc_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.p2c_ecc_ufi_gen.wr_data_rdy_ast_ecc_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |p2c_per_if_hmc_ufi_gen.rd_data_vld_avl_lane_p2c_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|p2c_per_if_hmc_ufi_gen.rd_data_vld_avl_lane_p2c_ufi_i                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_c2p_ufi_gen[0].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[0].core2ctl_seq_c2p_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_c2p_ufi_gen[1].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[1].core2ctl_seq_c2p_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_c2p_ufi_gen[2].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[2].core2ctl_seq_c2p_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_c2p_ufi_gen[3].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[3].core2ctl_seq_c2p_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_c2p_ufi_gen[4].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[4].core2ctl_seq_c2p_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_c2p_ufi_gen[5].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[5].core2ctl_seq_c2p_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_c2p_ufi_gen[6].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[6].core2ctl_seq_c2p_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_c2p_ufi_gen[7].core2ctl_seq_c2p_ufi_i|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_c2p_ufi_gen[7].core2ctl_seq_c2p_ufi_i                                                                                                             ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_p2c_ufi_gen[17].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[17].ctl2core_seq_p2c_ufi_i                                                                                                            ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_p2c_ufi_gen[18].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[18].ctl2core_seq_p2c_ufi_i                                                                                                            ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |sequencer_p2c_ufi_gen[24].ctl2core_seq_p2c_ufi_i|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|sequencer_p2c_ufi_gen[24].ctl2core_seq_p2c_ufi_i                                                                                                            ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[0].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[0].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[10].info_ecc_c2p_ufi_i                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[11].info_ecc_c2p_ufi_i                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[12].info_ecc_c2p_ufi_i                                                                                                 ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[1].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[2].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[3].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[4].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[5].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[6].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[7].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[8].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].ecc_info_gen[9].info_ecc_c2p_ufi_i                                                                                                  ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].rd_data_rdy_ast_ecc_c2p_ufi_i                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[0].wr_data_vld_ast_ecc_c2p_ufi_i                                                                                                       ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[1].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[2].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[2].lane_gen[3].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[0].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[10].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[0].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[1].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[2].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[3].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[4].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[5].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[6].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_c2p_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[11].phase_gen[7].data_lane_p2c_ufi_i                                                                                        ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[1].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[2].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[3].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[6].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[8].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[0].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[1].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[2].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[3].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[4].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[5].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[6].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_c2p_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                   |tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|fm_ufis|tile_gen[3].lane_gen[0].pin_gen[9].phase_gen[7].data_lane_p2c_ufi_i                                                                                         ; altera_emif_arch_fm_ufi_wrapper                                       ; altera_emif_arch_fm_191      ;
;                |io_tiles_wrap_inst|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst                                                                                                                                                  ; altera_emif_arch_fm_io_tiles_wrap                                     ; altera_emif_arch_fm_191      ;
;                   |io_tiles_inst|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst                                                                                                                                    ; altera_emif_arch_fm_io_tiles                                          ; altera_emif_arch_fm_191      ;
;                      |tile_gen[0].lane_gen[0].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[0].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[0].lane_gen[1].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[1].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[0].lane_gen[2].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[2].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[0].lane_gen[3].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].lane_gen[3].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[1].lane_gen[0].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[0].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[1].lane_gen[1].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[1].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[1].lane_gen[2].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[2].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[1].lane_gen[3].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].lane_gen[3].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[2].lane_gen[0].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[0].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[2].lane_gen[1].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[1].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[2].lane_gen[2].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[2].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[2].lane_gen[3].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[2].lane_gen[3].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                      |tile_gen[3].lane_gen[0].lane_inst|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[3].lane_gen[0].lane_inst                                                                                                  ; altera_emif_arch_fm_io_lane_remap                                     ; altera_emif_arch_fm_191      ;
;                |local_reset_inst|                                                                  ; 3.6 (3.6)            ; 5.2 (5.2)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|local_reset_inst                                                                                                                                                    ; altera_emif_arch_fm_local_reset                                       ; altera_emif_arch_fm_191      ;
;                |non_hps.core_clks_rsts_inst|                                                       ; 8.7 (7.3)            ; 9.5 (8.0)                        ; 0.8 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 31 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|non_hps.core_clks_rsts_inst                                                                                                                                         ; altera_emif_arch_fm_core_clks_rsts                                    ; altera_emif_arch_fm_191      ;
;                   |local_reset_req_sync_gen_master.local_reset_req_sync_inst|                      ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|non_hps.core_clks_rsts_inst|local_reset_req_sync_gen_master.local_reset_req_sync_inst                                                                               ; altera_std_synchronizer_nocut                                         ; altera_emif_arch_fm_191      ;
;                |oct_inst|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|oct_inst                                                                                                                                                            ; altera_emif_arch_fm_oct                                               ; altera_emif_arch_fm_191      ;
;                |pll_inst|                                                                          ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 4 (4)  ; inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst                                                                                                                                                            ; altera_emif_arch_fm_pll                                               ; altera_emif_arch_fm_191      ;
;                |seq_if_inst|                                                                       ; 1.8 (0.0)            ; 2.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|seq_if_inst                                                                                                                                                         ; altera_emif_arch_fm_seq_if                                            ; altera_emif_arch_fm_191      ;
;                   |core2seq_reset_req_regs|                                                        ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|seq_if_inst|core2seq_reset_req_regs                                                                                                                                 ; altera_emif_arch_fm_regs                                              ; altera_emif_arch_fm_191      ;
;                   |non_hps.afi_cal_success_sync_inst|                                              ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|seq_if_inst|non_hps.afi_cal_success_sync_inst                                                                                                                       ; altera_std_synchronizer_nocut                                         ; altera_emif_arch_fm_191      ;
;                   |non_hps.seq2core_reset_done_sync_inst|                                          ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|arch|arch_inst|seq_if_inst|non_hps.seq2core_reset_done_sync_inst                                                                                                                   ; altera_std_synchronizer_nocut                                         ; altera_emif_arch_fm_191      ;
;          |ecc_core|                                                                                ; 4085.1 (0.0)         ; 6020.5 (0.0)                     ; 1948.1 (0.0)                                      ; 12.7 (0.0)                       ; 10.0 (0.0)           ; 4270 (0)            ; 11493 (0)                 ; 0 (0)         ; 38464             ; 17    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core                                                                                                                                                                           ; ed_synth_emif_fm_0_altera_emif_ecc_191_z5lxzjq                        ; altera_emif_ecc_191          ;
;             |core|                                                                                 ; 4085.1 (0.0)         ; 6020.5 (0.0)                     ; 1948.1 (0.0)                                      ; 12.7 (0.0)                       ; 10.0 (0.0)           ; 4270 (0)            ; 11493 (0)                 ; 0 (0)         ; 38464             ; 17    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core                                                                                                                                                                      ; altera_emif_ecc_core                                                  ; altera_emif_ecc_fm_191       ;
;                |ecc|                                                                               ; 4085.1 (115.9)       ; 6020.5 (279.8)                   ; 1948.1 (164.7)                                    ; 12.7 (0.8)                       ; 10.0 (0.0)           ; 4270 (6)            ; 11493 (1984)              ; 0 (0)         ; 38464             ; 17    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc                                                                                                                                                                  ; fmiohmc_ecc_wrapper                                                   ; altera_emif_ecc_fm_191       ;
;                   |iohmc_ecc_inst|                                                                 ; 2205.9 (1396.9)      ; 3115.3 (2115.8)                  ; 918.0 (724.8)                                     ; 8.5 (5.8)                        ; 10.0 (0.0)           ; 3083 (1481)         ; 5878 (5135)               ; 0 (0)         ; 38464             ; 17    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst                                                                                                                                                   ; fmiohmc_ecc                                                           ; altera_emif_ecc_fm_191       ;
;                      |amm_ast_converter|                                                           ; 13.8 (13.8)          ; 14.8 (14.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|amm_ast_converter                                                                                                                                 ; fmiohmc_ecc_amm2ast                                                   ; altera_emif_ecc_fm_191       ;
;                      |cmd_info_fifo|                                                               ; 35.1 (5.9)           ; 39.2 (7.0)                       ; 4.1 (1.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 40 (10)             ; 40 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo                                                                                                                                     ; fmiohmc_fifo                                                          ; altera_emif_ecc_fm_191       ;
;                         |scfifo_inst|                                                              ; 29.2 (0.0)           ; 32.2 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 30 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst                                                                                                                         ; scfifo                                                                ; altera_work                  ;
;                            |auto_generated|                                                        ; 29.2 (0.0)           ; 32.2 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 30 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst|auto_generated                                                                                                          ; scfifo_iksa1                                                          ; altera_work                  ;
;                               |dpfifo|                                                             ; 29.2 (9.2)           ; 32.2 (11.0)                      ; 3.0 (1.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 30 (14)             ; 30 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                   ; a_dpfifo_sda9                                                         ; altera_work                  ;
;                                  |FIFOram|                                                         ; 11.0 (0.0)           ; 11.7 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                           ; altera_syncram_1i071                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 11.0 (11.0)          ; 11.7 (11.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                      ; altera_syncram_impl_rgid                                              ; altera_work                  ;
;                                  |rd_ptr_msb|                                                      ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                        ; altera_counter                                                        ; altera_work                  ;
;                                  |usedw_counter|                                                   ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                     ; altera_counter                                                        ; altera_work                  ;
;                                  |wr_ptr|                                                          ; 2.7 (2.7)            ; 3.5 (3.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                            ; altera_counter                                                        ; altera_work                  ;
;                      |decoder_instance_loop[0].ecc_decoder_inst|                                   ; 48.1 (0.0)           ; 59.4 (0.0)                       ; 11.5 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[0].ecc_decoder_inst                                                                                                         ; fmiohmc_ecc_decoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |decoder_inst|                                                             ; 48.1 (0.0)           ; 59.4 (0.0)                       ; 11.5 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[0].ecc_decoder_inst|decoder_inst                                                                                            ; fmiohmc_ecc_decoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_decoder_64_altecc_decoder_component|                         ; 48.1 (42.6)          ; 59.4 (52.3)                      ; 11.5 (10.0)                                       ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 134 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[0].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component                                              ; fmiohmc_ecc_decoder_64_altecc_decoder                                 ; altera_emif_ecc_fm_191       ;
;                               |error_bit_decoder|                                                  ; 5.6 (5.6)            ; 7.1 (7.1)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[0].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component|error_bit_decoder                            ; fmiohmc_ecc_decoder_64_decode                                         ; altera_emif_ecc_fm_191       ;
;                      |decoder_instance_loop[1].ecc_decoder_inst|                                   ; 47.7 (0.0)           ; 54.2 (0.0)                       ; 7.1 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[1].ecc_decoder_inst                                                                                                         ; fmiohmc_ecc_decoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |decoder_inst|                                                             ; 47.7 (0.0)           ; 54.2 (0.0)                       ; 7.1 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[1].ecc_decoder_inst|decoder_inst                                                                                            ; fmiohmc_ecc_decoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_decoder_64_altecc_decoder_component|                         ; 47.7 (42.2)          ; 54.2 (47.0)                      ; 7.1 (5.4)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 134 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[1].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component                                              ; fmiohmc_ecc_decoder_64_altecc_decoder                                 ; altera_emif_ecc_fm_191       ;
;                               |error_bit_decoder|                                                  ; 5.5 (5.5)            ; 7.3 (7.3)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[1].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component|error_bit_decoder                            ; fmiohmc_ecc_decoder_64_decode                                         ; altera_emif_ecc_fm_191       ;
;                      |decoder_instance_loop[2].ecc_decoder_inst|                                   ; 47.8 (0.0)           ; 56.4 (0.0)                       ; 8.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[2].ecc_decoder_inst                                                                                                         ; fmiohmc_ecc_decoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |decoder_inst|                                                             ; 47.8 (0.0)           ; 56.4 (0.0)                       ; 8.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[2].ecc_decoder_inst|decoder_inst                                                                                            ; fmiohmc_ecc_decoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_decoder_64_altecc_decoder_component|                         ; 47.8 (42.3)          ; 56.4 (48.6)                      ; 8.7 (6.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 134 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[2].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component                                              ; fmiohmc_ecc_decoder_64_altecc_decoder                                 ; altera_emif_ecc_fm_191       ;
;                               |error_bit_decoder|                                                  ; 5.5 (5.5)            ; 7.8 (7.8)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[2].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component|error_bit_decoder                            ; fmiohmc_ecc_decoder_64_decode                                         ; altera_emif_ecc_fm_191       ;
;                      |decoder_instance_loop[3].ecc_decoder_inst|                                   ; 47.0 (0.0)           ; 59.0 (0.0)                       ; 12.2 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[3].ecc_decoder_inst                                                                                                         ; fmiohmc_ecc_decoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |decoder_inst|                                                             ; 47.0 (0.0)           ; 59.0 (0.0)                       ; 12.2 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[3].ecc_decoder_inst|decoder_inst                                                                                            ; fmiohmc_ecc_decoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_decoder_64_altecc_decoder_component|                         ; 47.0 (41.5)          ; 59.0 (51.2)                      ; 12.2 (10.0)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 134 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[3].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component                                              ; fmiohmc_ecc_decoder_64_altecc_decoder                                 ; altera_emif_ecc_fm_191       ;
;                               |error_bit_decoder|                                                  ; 5.5 (5.5)            ; 7.8 (7.8)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[3].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component|error_bit_decoder                            ; fmiohmc_ecc_decoder_64_decode                                         ; altera_emif_ecc_fm_191       ;
;                      |decoder_instance_loop[4].ecc_decoder_inst|                                   ; 48.1 (0.0)           ; 57.1 (0.0)                       ; 9.4 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[4].ecc_decoder_inst                                                                                                         ; fmiohmc_ecc_decoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |decoder_inst|                                                             ; 48.1 (0.0)           ; 57.1 (0.0)                       ; 9.4 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[4].ecc_decoder_inst|decoder_inst                                                                                            ; fmiohmc_ecc_decoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_decoder_64_altecc_decoder_component|                         ; 48.1 (42.6)          ; 57.1 (49.6)                      ; 9.4 (7.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 134 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[4].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component                                              ; fmiohmc_ecc_decoder_64_altecc_decoder                                 ; altera_emif_ecc_fm_191       ;
;                               |error_bit_decoder|                                                  ; 5.5 (5.5)            ; 7.5 (7.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[4].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component|error_bit_decoder                            ; fmiohmc_ecc_decoder_64_decode                                         ; altera_emif_ecc_fm_191       ;
;                      |decoder_instance_loop[5].ecc_decoder_inst|                                   ; 46.7 (0.0)           ; 56.2 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[5].ecc_decoder_inst                                                                                                         ; fmiohmc_ecc_decoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |decoder_inst|                                                             ; 46.7 (0.0)           ; 56.2 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[5].ecc_decoder_inst|decoder_inst                                                                                            ; fmiohmc_ecc_decoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_decoder_64_altecc_decoder_component|                         ; 46.7 (41.2)          ; 56.2 (48.7)                      ; 9.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[5].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component                                              ; fmiohmc_ecc_decoder_64_altecc_decoder                                 ; altera_emif_ecc_fm_191       ;
;                               |error_bit_decoder|                                                  ; 5.5 (5.5)            ; 7.5 (7.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[5].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component|error_bit_decoder                            ; fmiohmc_ecc_decoder_64_decode                                         ; altera_emif_ecc_fm_191       ;
;                      |decoder_instance_loop[6].ecc_decoder_inst|                                   ; 48.3 (0.0)           ; 58.4 (0.0)                       ; 10.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[6].ecc_decoder_inst                                                                                                         ; fmiohmc_ecc_decoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |decoder_inst|                                                             ; 48.3 (0.0)           ; 58.4 (0.0)                       ; 10.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[6].ecc_decoder_inst|decoder_inst                                                                                            ; fmiohmc_ecc_decoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_decoder_64_altecc_decoder_component|                         ; 48.3 (42.7)          ; 58.4 (51.5)                      ; 10.2 (8.8)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 134 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[6].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component                                              ; fmiohmc_ecc_decoder_64_altecc_decoder                                 ; altera_emif_ecc_fm_191       ;
;                               |error_bit_decoder|                                                  ; 5.6 (5.6)            ; 6.9 (6.9)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[6].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component|error_bit_decoder                            ; fmiohmc_ecc_decoder_64_decode                                         ; altera_emif_ecc_fm_191       ;
;                      |decoder_instance_loop[7].ecc_decoder_inst|                                   ; 47.3 (0.0)           ; 57.8 (0.0)                       ; 10.7 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[7].ecc_decoder_inst                                                                                                         ; fmiohmc_ecc_decoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |decoder_inst|                                                             ; 47.3 (0.0)           ; 57.8 (0.0)                       ; 10.7 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[7].ecc_decoder_inst|decoder_inst                                                                                            ; fmiohmc_ecc_decoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_decoder_64_altecc_decoder_component|                         ; 47.3 (41.4)          ; 57.8 (50.6)                      ; 10.7 (9.3)                                        ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 134 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[7].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component                                              ; fmiohmc_ecc_decoder_64_altecc_decoder                                 ; altera_emif_ecc_fm_191       ;
;                               |error_bit_decoder|                                                  ; 5.9 (5.9)            ; 7.2 (7.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|decoder_instance_loop[7].ecc_decoder_inst|decoder_inst|iohmc_ecc_decoder_64_altecc_decoder_component|error_bit_decoder                            ; fmiohmc_ecc_decoder_64_decode                                         ; altera_emif_ecc_fm_191       ;
;                      |encoder_instance_loop[0].ecc_encoder_inst|                                   ; 27.4 (0.0)           ; 30.7 (0.0)                       ; 3.4 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[0].ecc_encoder_inst                                                                                                         ; fmiohmc_ecc_encoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |encoder_inst|                                                             ; 27.4 (0.0)           ; 30.7 (0.0)                       ; 3.4 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[0].ecc_encoder_inst|encoder_inst                                                                                            ; fmiohmc_ecc_encoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_encoder_64_altecc_encoder_component|                         ; 27.4 (27.4)          ; 30.7 (30.7)                      ; 3.4 (3.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[0].ecc_encoder_inst|encoder_inst|iohmc_ecc_encoder_64_altecc_encoder_component                                              ; fmiohmc_ecc_encoder_64_altecc_encoder                                 ; altera_emif_ecc_fm_191       ;
;                      |encoder_instance_loop[1].ecc_encoder_inst|                                   ; 28.8 (0.0)           ; 29.2 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[1].ecc_encoder_inst                                                                                                         ; fmiohmc_ecc_encoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |encoder_inst|                                                             ; 28.8 (0.0)           ; 29.2 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[1].ecc_encoder_inst|encoder_inst                                                                                            ; fmiohmc_ecc_encoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_encoder_64_altecc_encoder_component|                         ; 28.8 (28.8)          ; 29.2 (29.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[1].ecc_encoder_inst|encoder_inst|iohmc_ecc_encoder_64_altecc_encoder_component                                              ; fmiohmc_ecc_encoder_64_altecc_encoder                                 ; altera_emif_ecc_fm_191       ;
;                      |encoder_instance_loop[2].ecc_encoder_inst|                                   ; 29.7 (0.0)           ; 32.7 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[2].ecc_encoder_inst                                                                                                         ; fmiohmc_ecc_encoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |encoder_inst|                                                             ; 29.7 (0.0)           ; 32.7 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[2].ecc_encoder_inst|encoder_inst                                                                                            ; fmiohmc_ecc_encoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_encoder_64_altecc_encoder_component|                         ; 29.7 (29.7)          ; 32.7 (32.7)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[2].ecc_encoder_inst|encoder_inst|iohmc_ecc_encoder_64_altecc_encoder_component                                              ; fmiohmc_ecc_encoder_64_altecc_encoder                                 ; altera_emif_ecc_fm_191       ;
;                      |encoder_instance_loop[3].ecc_encoder_inst|                                   ; 27.6 (0.0)           ; 29.5 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[3].ecc_encoder_inst                                                                                                         ; fmiohmc_ecc_encoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |encoder_inst|                                                             ; 27.6 (0.0)           ; 29.5 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[3].ecc_encoder_inst|encoder_inst                                                                                            ; fmiohmc_ecc_encoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_encoder_64_altecc_encoder_component|                         ; 27.6 (27.6)          ; 29.5 (29.5)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[3].ecc_encoder_inst|encoder_inst|iohmc_ecc_encoder_64_altecc_encoder_component                                              ; fmiohmc_ecc_encoder_64_altecc_encoder                                 ; altera_emif_ecc_fm_191       ;
;                      |encoder_instance_loop[4].ecc_encoder_inst|                                   ; 28.3 (0.0)           ; 30.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[4].ecc_encoder_inst                                                                                                         ; fmiohmc_ecc_encoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |encoder_inst|                                                             ; 28.3 (0.0)           ; 30.0 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[4].ecc_encoder_inst|encoder_inst                                                                                            ; fmiohmc_ecc_encoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_encoder_64_altecc_encoder_component|                         ; 28.3 (28.3)          ; 30.0 (30.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[4].ecc_encoder_inst|encoder_inst|iohmc_ecc_encoder_64_altecc_encoder_component                                              ; fmiohmc_ecc_encoder_64_altecc_encoder                                 ; altera_emif_ecc_fm_191       ;
;                      |encoder_instance_loop[5].ecc_encoder_inst|                                   ; 26.5 (0.0)           ; 29.7 (0.0)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[5].ecc_encoder_inst                                                                                                         ; fmiohmc_ecc_encoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |encoder_inst|                                                             ; 26.5 (0.0)           ; 29.7 (0.0)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[5].ecc_encoder_inst|encoder_inst                                                                                            ; fmiohmc_ecc_encoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_encoder_64_altecc_encoder_component|                         ; 26.5 (26.5)          ; 29.7 (29.7)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[5].ecc_encoder_inst|encoder_inst|iohmc_ecc_encoder_64_altecc_encoder_component                                              ; fmiohmc_ecc_encoder_64_altecc_encoder                                 ; altera_emif_ecc_fm_191       ;
;                      |encoder_instance_loop[6].ecc_encoder_inst|                                   ; 27.5 (0.0)           ; 32.2 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[6].ecc_encoder_inst                                                                                                         ; fmiohmc_ecc_encoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |encoder_inst|                                                             ; 27.5 (0.0)           ; 32.2 (0.0)                       ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[6].ecc_encoder_inst|encoder_inst                                                                                            ; fmiohmc_ecc_encoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_encoder_64_altecc_encoder_component|                         ; 27.5 (27.5)          ; 32.2 (32.2)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[6].ecc_encoder_inst|encoder_inst|iohmc_ecc_encoder_64_altecc_encoder_component                                              ; fmiohmc_ecc_encoder_64_altecc_encoder                                 ; altera_emif_ecc_fm_191       ;
;                      |encoder_instance_loop[7].ecc_encoder_inst|                                   ; 26.7 (0.0)           ; 30.7 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[7].ecc_encoder_inst                                                                                                         ; fmiohmc_ecc_encoder                                                   ; altera_emif_ecc_fm_191       ;
;                         |encoder_inst|                                                             ; 26.7 (0.0)           ; 30.7 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[7].ecc_encoder_inst|encoder_inst                                                                                            ; fmiohmc_ecc_encoder_64                                                ; altera_emif_ecc_fm_191       ;
;                            |iohmc_ecc_encoder_64_altecc_encoder_component|                         ; 26.7 (26.7)          ; 30.7 (30.7)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|encoder_instance_loop[7].ecc_encoder_inst|encoder_inst|iohmc_ecc_encoder_64_altecc_encoder_component                                              ; fmiohmc_ecc_encoder_64_altecc_encoder                                 ; altera_emif_ecc_fm_191       ;
;                      |error_address_fifo|                                                          ; 5.4 (5.4)            ; 7.2 (7.2)                        ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|error_address_fifo                                                                                                                                ; fmiohmc_fifo                                                          ; altera_emif_ecc_fm_191       ;
;                      |initial_pointer_fifo|                                                        ; 26.3 (6.9)           ; 29.4 (7.5)                       ; 3.2 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (11)             ; 40 (11)                   ; 0 (0)         ; 832               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo                                                                                                                              ; fmiohmc_fifo                                                          ; altera_emif_ecc_fm_191       ;
;                         |scfifo_inst|                                                              ; 19.4 (0.0)           ; 21.9 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 29 (0)                    ; 0 (0)         ; 832               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst                                                                                                                  ; scfifo                                                                ; altera_work                  ;
;                            |auto_generated|                                                        ; 19.4 (0.0)           ; 21.9 (0.0)                       ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 29 (0)                    ; 0 (0)         ; 832               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated                                                                                                   ; scfifo_bktj                                                           ; altera_work                  ;
;                               |dpfifo|                                                             ; 19.4 (10.4)          ; 21.9 (12.7)                      ; 2.5 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (15)             ; 29 (12)                   ; 0 (0)         ; 832               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated|dpfifo                                                                                            ; a_dpfifo_3ni01                                                        ; altera_work                  ;
;                                  |FIFOram|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 832               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                    ; altera_syncram_i3pd                                                   ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 832               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                               ; altera_syncram_impl_36pl1                                             ; altera_work                  ;
;                                  |rd_ptr_msb|                                                      ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                 ; altera_counter                                                        ; altera_work                  ;
;                                  |usedw_counter|                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                              ; altera_counter                                                        ; altera_work                  ;
;                                  |wr_ptr|                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                     ; altera_counter                                                        ; altera_work                  ;
;                      |partial_write_data_fifo|                                                     ; 97.1 (81.0)          ; 177.4 (158.8)                    ; 81.0 (78.5)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 32 (0)              ; 606 (577)                 ; 0 (0)         ; 36864             ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo                                                                                                                           ; fmiohmc_fifo                                                          ; altera_emif_ecc_fm_191       ;
;                         |scfifo_inst|                                                              ; 16.1 (0.0)           ; 18.7 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 29 (0)                    ; 0 (0)         ; 36864             ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst                                                                                                               ; scfifo                                                                ; altera_work                  ;
;                            |auto_generated|                                                        ; 16.1 (0.0)           ; 18.7 (0.0)                       ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 29 (0)                    ; 0 (0)         ; 36864             ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated                                                                                                ; scfifo_k2t3                                                           ; altera_work                  ;
;                               |dpfifo|                                                             ; 16.1 (8.4)           ; 18.7 (9.7)                       ; 2.6 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (13)             ; 29 (12)                   ; 0 (0)         ; 36864             ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo                                                                                         ; a_dpfifo_og7k                                                         ; altera_work                  ;
;                                  |FIFOram|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36864             ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                 ; altera_syncram_cunr1                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36864             ; 15    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                            ; altera_syncram_impl_i6pr1                                             ; altera_work                  ;
;                                  |rd_ptr_msb|                                                      ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                              ; altera_counter                                                        ; altera_work                  ;
;                                  |usedw_counter|                                                   ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                           ; altera_counter                                                        ; altera_work                  ;
;                                  |wr_ptr|                                                          ; 1.9 (1.9)            ; 3.0 (3.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                  ; altera_counter                                                        ; altera_work                  ;
;                      |pointer_fifo|                                                                ; 27.8 (6.9)           ; 28.4 (7.5)                       ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (12)             ; 40 (11)                   ; 0 (0)         ; 768               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo                                                                                                                                      ; fmiohmc_fifo                                                          ; altera_emif_ecc_fm_191       ;
;                         |scfifo_inst|                                                              ; 20.9 (0.0)           ; 20.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 29 (0)                    ; 0 (0)         ; 768               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst                                                                                                                          ; scfifo                                                                ; altera_work                  ;
;                            |auto_generated|                                                        ; 20.9 (0.0)           ; 20.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 29 (0)                    ; 0 (0)         ; 768               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated                                                                                                           ; scfifo_3orn                                                           ; altera_work                  ;
;                               |dpfifo|                                                             ; 20.9 (10.1)          ; 20.9 (10.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (16)             ; 29 (12)                   ; 0 (0)         ; 768               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated|dpfifo                                                                                                    ; a_dpfifo_4ju72                                                        ; altera_work                  ;
;                                  |FIFOram|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram                                                                                            ; altera_syncram_hegb1                                                  ; altera_work                  ;
;                                     |altera_syncram_impl1|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                       ; altera_syncram_impl_02lh                                              ; altera_work                  ;
;                                  |rd_ptr_msb|                                                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated|dpfifo|rd_ptr_msb                                                                                         ; altera_counter                                                        ; altera_work                  ;
;                                  |usedw_counter|                                                   ; 3.0 (3.0)            ; 3.3 (3.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated|dpfifo|usedw_counter                                                                                      ; altera_counter                                                        ; altera_work                  ;
;                                  |wr_ptr|                                                          ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr                                                                                             ; altera_counter                                                        ; altera_work                  ;
;                   |iohmc_ecc_interface_fifo_inst|                                                  ; 1763.3 (1763.3)      ; 2625.3 (2625.3)                  ; 865.4 (865.4)                                     ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 1181 (1181)         ; 3631 (3631)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_interface_fifo_inst                                                                                                                                    ; fmiohmc_ecc_interface_fifo                                            ; altera_emif_ecc_fm_191       ;
;    |uart_i|                                                                                        ; 76.7 (0.0)           ; 86.8 (0.0)                       ; 10.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 113 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i                                                                                                                                                                                                 ; cva6_intel_jtag_uart_0                                                ; cva6_intel_jtag_uart_0       ;
;       |jtag_uart_0|                                                                                ; 76.7 (16.7)          ; 86.8 (20.6)                      ; 10.1 (3.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (32)            ; 113 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0                                                                                                                                                                                     ; cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq           ; altera_avalon_jtag_uart_1924 ;
;          |cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_alt_jtag_atlantic|           ; 33.3 (33.3)          ; 38.3 (38.3)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_alt_jtag_atlantic                                                                                                       ; alt_jtag_atlantic                                                     ; altera_work                  ;
;          |the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|                ; 13.6 (0.0)           ; 14.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r                                                                                                            ; cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r  ; altera_avalon_jtag_uart_1924 ;
;             |rfifo|                                                                                ; 13.6 (0.0)           ; 14.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo                                                                                                      ; scfifo                                                                ; altera_work                  ;
;                |auto_generated|                                                                    ; 13.6 (0.0)           ; 14.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated                                                                                       ; scfifo_rpoj1                                                          ; altera_work                  ;
;                   |dpfifo|                                                                         ; 13.6 (0.0)           ; 14.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo                                                                                ; a_dpfifo_fqbj1                                                        ; altera_work                  ;
;                      |FIFOram|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                        ; altera_syncram_u8fq1                                                  ; altera_work                  ;
;                         |altera_syncram_impl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                   ; altera_syncram_impl_tuti                                              ; altera_work                  ;
;                      |fifo_state|                                                                  ; 6.7 (3.7)            ; 7.2 (4.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (5)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                     ; a_fefifo_1pu6                                                         ; altera_work                  ;
;                         |count_usedw|                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                         ; cntr_7bm42                                                            ; altera_work                  ;
;                      |rd_ptr_count|                                                                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                   ; altera_counter                                                        ; altera_work                  ;
;                      |wr_ptr|                                                                      ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                         ; altera_counter                                                        ; altera_work                  ;
;          |the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|                ; 13.0 (0.0)           ; 13.7 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w                                                                                                            ; cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w  ; altera_avalon_jtag_uart_1924 ;
;             |wfifo|                                                                                ; 13.0 (0.0)           ; 13.7 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo                                                                                                      ; scfifo                                                                ; altera_work                  ;
;                |auto_generated|                                                                    ; 13.0 (0.0)           ; 13.7 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated                                                                                       ; scfifo_rpoj1                                                          ; altera_work                  ;
;                   |dpfifo|                                                                         ; 13.0 (0.0)           ; 13.7 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo                                                                                ; a_dpfifo_fqbj1                                                        ; altera_work                  ;
;                      |FIFOram|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                        ; altera_syncram_u8fq1                                                  ; altera_work                  ;
;                         |altera_syncram_impl1|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                   ; altera_syncram_impl_tuti                                              ; altera_work                  ;
;                      |fifo_state|                                                                  ; 6.0 (3.0)            ; 6.7 (3.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                     ; a_fefifo_1pu6                                                         ; altera_work                  ;
;                         |count_usedw|                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                         ; cntr_7bm42                                                            ; altera_work                  ;
;                      |rd_ptr_count|                                                                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                   ; altera_counter                                                        ; altera_work                  ;
;                      |wr_ptr|                                                                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                         ; altera_counter                                                        ; altera_work                  ;
+----------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                 ;
+-------------------------------------------------------+---------------------------+-------------------------+
; Statistic                                             ; |                         ; auto_fab_0              ;
+-------------------------------------------------------+---------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 53956.6 / 487200 ( 11 % ) ; 55.1 / 487200 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 71976.7 / 487200 ( 14 % ) ; 65.0 / 487200 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 18089.7 / 487200 ( 3 % )  ; 9.9 / 487200 ( < 1 % )  ;
;     [C] Estimate of ALMs unavailable                  ; 69.6 / 487200 ( < 1 % )   ; 0.0 / 487200 ( 0 % )    ;
; ALMs used for memory                                  ; 10.0                      ; 0.0                     ;
; Combinational ALUTs                                   ; 49537                     ; 91                      ;
; Dedicated Logic Registers                             ; 84421 / 1948800 ( 4 % )   ; 74 / 1948800 ( < 1 % )  ;
; I/O Registers                                         ; 0                         ; 0                       ;
; Block Memory Bits                                     ; 727144                    ; 0                       ;
; M20Ks                                                 ; 83 / 7110 ( 1 % )         ; 0 / 7110 ( 0 % )        ;
; DSP Blocks needed [=A-B]                              ; 2 / 4510 ( < 1 % )        ; 0 / 4510 ( 0 % )        ;
;     [A] DSP Blocks used in final placement            ; 3 / 4510 ( < 1 % )        ; 0 / 4510 ( 0 % )        ;
;     [B] Estimate of DSPs recoverable by dense merging ; 1 / 4510 ( < 1 % )        ; 0 / 4510 ( 0 % )        ;
; Pins                                                  ; 284                       ; 0                       ;
; IOPLLs                                                ; 5                         ; 0                       ;
;                                                       ;                           ;                         ;
; Region Placement                                      ; -                         ; -                       ;
;                                                       ;                           ;                         ;
; Partition Ports                                       ;                           ;                         ;
;     -- Input Ports                                    ; 109                       ; 6                       ;
;     -- Output Ports                                   ; 34                        ; 25                      ;
;                                                       ;                           ;                         ;
; Connections                                           ;                           ;                         ;
;     -- Input Connections                              ; 5                         ; 102                     ;
;     -- Registered Input Connections                   ; 1                         ; 53                      ;
;     -- Output Connections                             ; 102                       ; 5                       ;
;     -- Registered Output Connections                  ; 42                        ; 0                       ;
;                                                       ;                           ;                         ;
; Internal Connections                                  ;                           ;                         ;
;     -- Total Connections                              ; 565454                    ; 672                     ;
;     -- Registered Connections                         ; 202900                    ; 364                     ;
;                                                       ;                           ;                         ;
; External Connections                                  ;                           ;                         ;
;     -- |                                              ; 0                         ; 107                     ;
;     -- auto_fab_0                                     ; 107                       ; 0                       ;
+-------------------------------------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------+-------------------------+---------+--------------------------+
; Name                                                                                                        ; Location                ; Fan-Out ; Clock Region             ;
+-------------------------------------------------------------------------------------------------------------+-------------------------+---------+--------------------------+
; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0]      ; TILECTRL_X131_Y211_N298 ; 36256   ; Sectors (0, 2) to (3, 4) ;
; clocks|iopll_0|outclk_0                                                                                     ; IOPLL_X173_Y211_N303    ; 52818   ; Sectors (0, 1) to (3, 4) ;
; inst_ddr4|emif_fm_0|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor                    ; FF_X172_Y206_N22        ; 581     ; Sectors (1, 1) to (3, 4) ;
; i_rstgen_main|i_rstgen_bypass|synch_regs_q[3]                                                               ; FF_X172_Y166_N17        ; 10875   ; Sectors (0, 1) to (3, 4) ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                          ; SDMJTAGELA_X11_Y0_N4    ; 113     ; Sectors (0, 1) to (1, 1) ;
; pll_ref_clk_p                                                                                               ; PIN_CU24                ; 1       ; Sector (3, 4)            ;
; inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst|pll_inst~_Duplicatedprio_tieoff_lutmask_1_4__0FITTER_INSERTED_0 ; MLABCELL_X63_Y206_N48   ; 2       ; Sector (1, 4)            ;
; clocks|iopll_0|tennm_pll~dprio_tieoff_lutmask_3_4__0FITTER_INSERTED_0                                       ; MLABCELL_X172_Y206_N12  ; 1       ; Sector (3, 4)            ;
; inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst|pll_inst~dprio_tieoff_lutmask_2_4__0FITTER_INSERTED_0           ; MLABCELL_X117_Y206_N6   ; 2       ; Sector (2, 4)            ;
+-------------------------------------------------------------------------------------------------------------+-------------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                                                             ;
+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------+
; Property                                          ; Value                                                                                                       ;
+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------+
; Name                                              ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0]      ;
;     -- SDC Name                                   ; inst_ddr4|emif_fm_0_core_usr_clk                                                                            ;
;     -- Source Node                                ; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[1].tile_ctrl_inst              ;
;     -- Source Type                                ; I/O tile control logic                                                                                      ;
;     -- Source Location                            ; TILECTRL_X131_Y211_N298                                                                                     ;
;     -- Fan-Out                                    ; 36256                                                                                                       ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sectors (0, 2) to (3, 4)                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                              ;
;     -- Clock Region Size (in Sectors)             ; 4 x 3 (12 total)                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 85) to (225, 207)                                                                                      ;
;     -- Clock Region Constraint                    ; SX0 SY2 SX3 SY4                                                                                             ;
;     -- Terminating Spine Index                    ; 5                                                                                                           ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 1 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 1.0 clock sector wire(s) and 1 layer jump(s)                                                                ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;                                                   ;                                                                                                             ;
; Name                                              ; clocks|iopll_0|outclk_0                                                                                     ;
;     -- SDC Name                                   ; clocks|iopll_0_outclk0                                                                                      ;
;     -- Source Node                                ; clocks|iopll_0|tennm_pll                                                                                    ;
;     -- Source Type                                ; IOPLL                                                                                                       ;
;     -- Source Location                            ; IOPLL_X173_Y211_N303                                                                                        ;
;     -- Fan-Out                                    ; 52818                                                                                                       ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sectors (0, 1) to (3, 4)                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                              ;
;     -- Clock Region Size (in Sectors)             ; 4 x 4 (16 total)                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 44) to (225, 207)                                                                                      ;
;     -- Clock Region Constraint                    ; SX0 SY1 SX3 SY4                                                                                             ;
;     -- Terminating Spine Index                    ; 23                                                                                                          ;
;     -- Path Length                                ; 5.5 clock sector wire(s) and 1 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 3.0 clock sector wire(s) and 1 layer jump(s)                                                                ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;                                                   ;                                                                                                             ;
; Name                                              ; inst_ddr4|emif_fm_0|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor                    ;
;     -- Source Node                                ; inst_ddr4|emif_fm_0|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor                    ;
;     -- Source Type                                ; Register cell                                                                                               ;
;     -- Source Location                            ; FF_X172_Y206_N22                                                                                            ;
;     -- Fan-Out                                    ; 581                                                                                                         ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sectors (1, 1) to (3, 4)                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                              ;
;     -- Clock Region Size (in Sectors)             ; 3 x 4 (12 total)                                                                                            ;
;     -- Clock Region Bounding Box                  ; (64, 44) to (225, 207)                                                                                      ;
;     -- Clock Region Constraint                    ; SX1 SY1 SX3 SY4                                                                                             ;
;     -- Terminating Spine Index                    ; 7                                                                                                           ;
;     -- Path Length                                ; 4.5 clock sector wire(s) and 1 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 1 layer jump(s)                                                                ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;                                                   ;                                                                                                             ;
; Name                                              ; i_rstgen_main|i_rstgen_bypass|synch_regs_q[3]                                                               ;
;     -- Source Node                                ; i_rstgen_main|i_rstgen_bypass|synch_regs_q[3]                                                               ;
;     -- Source Type                                ; Register cell                                                                                               ;
;     -- Source Location                            ; FF_X172_Y166_N17                                                                                            ;
;     -- Fan-Out                                    ; 10875                                                                                                       ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sectors (0, 1) to (3, 4)                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                              ;
;     -- Clock Region Size (in Sectors)             ; 4 x 4 (16 total)                                                                                            ;
;     -- Clock Region Bounding Box                  ; (11, 44) to (225, 207)                                                                                      ;
;     -- Clock Region Constraint                    ; SX0 SY1 SX3 SY4                                                                                             ;
;     -- Terminating Spine Index                    ; 3                                                                                                           ;
;     -- Path Length                                ; 4.5 clock sector wire(s) and 1 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 1 layer jump(s)                                                                ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;                                                   ;                                                                                                             ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                          ;
;     -- Source Node                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom                                              ;
;     -- Source Type                                ; SDM JTAG ELA block                                                                                          ;
;     -- Source Location                            ; SDMJTAGELA_X11_Y0_N4                                                                                        ;
;     -- Fan-Out                                    ; 113                                                                                                         ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sectors (0, 1) to (1, 1)                                                                                    ;
;     -- Clock Partition Ownership for Preservation ; root_partition, auto_fab_0                                                                                  ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                                                             ;
;     -- Clock Region Bounding Box                  ; (11, 44) to (117, 84)                                                                                       ;
;     -- Clock Region Constraint                    ; SX0 SY1 SX1 SY1                                                                                             ;
;     -- Terminating Spine Index                    ; 6                                                                                                           ;
;     -- Path Length                                ; 2.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 2.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                ;
;                                                   ;                                                                                                             ;
; Name                                              ; pll_ref_clk_p                                                                                               ;
;     -- Source Node                                ; pll_ref_clk_p~pad                                                                                           ;
;     -- Source Type                                ; I/O pad                                                                                                     ;
;     -- Source Location                            ; PIN_CU24                                                                                                    ;
;     -- Fan-Out                                    ; 1                                                                                                           ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sector (3, 4)                                                                                               ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                              ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                             ;
;     -- Clock Region Bounding Box                  ; (172, 167) to (225, 207)                                                                                    ;
;     -- Clock Region Constraint                    ; SX3 SY4 SX3 SY4                                                                                             ;
;     -- Terminating Spine Index                    ; 18                                                                                                          ;
;     -- Path Length                                ; 4.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 4.5 clock sector wire(s) and 0 layer jump(s)*                                                               ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                ;
;                                                   ;                                                                                                             ;
; Name                                              ; inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst|pll_inst~_Duplicatedprio_tieoff_lutmask_1_4__0FITTER_INSERTED_0 ;
;     -- Source Node                                ; inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst|pll_inst~_Duplicatedprio_tieoff_lutmask_1_4__0FITTER_INSERTED_0 ;
;     -- Source Type                                ; Combinational cell                                                                                          ;
;     -- Source Location                            ; MLABCELL_X63_Y206_N48                                                                                       ;
;     -- Fan-Out                                    ; 2                                                                                                           ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sector (1, 4)                                                                                               ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                              ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                             ;
;     -- Clock Region Bounding Box                  ; (64, 167) to (117, 207)                                                                                     ;
;     -- Clock Region Constraint                    ; SX1 SY4 SX1 SY4                                                                                             ;
;     -- Terminating Spine Index                    ; 28                                                                                                          ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                ;
;                                                   ;                                                                                                             ;
; Name                                              ; clocks|iopll_0|tennm_pll~dprio_tieoff_lutmask_3_4__0FITTER_INSERTED_0                                       ;
;     -- Source Node                                ; clocks|iopll_0|tennm_pll~dprio_tieoff_lutmask_3_4__0FITTER_INSERTED_0                                       ;
;     -- Source Type                                ; Combinational cell                                                                                          ;
;     -- Source Location                            ; MLABCELL_X172_Y206_N12                                                                                      ;
;     -- Fan-Out                                    ; 1                                                                                                           ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sector (3, 4)                                                                                               ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                              ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                             ;
;     -- Clock Region Bounding Box                  ; (172, 167) to (225, 207)                                                                                    ;
;     -- Clock Region Constraint                    ; SX3 SY4 SX3 SY4                                                                                             ;
;     -- Terminating Spine Index                    ; 4                                                                                                           ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                ;
;                                                   ;                                                                                                             ;
; Name                                              ; inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst|pll_inst~dprio_tieoff_lutmask_2_4__0FITTER_INSERTED_0           ;
;     -- Source Node                                ; inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst|pll_inst~dprio_tieoff_lutmask_2_4__0FITTER_INSERTED_0           ;
;     -- Source Type                                ; Combinational cell                                                                                          ;
;     -- Source Location                            ; MLABCELL_X117_Y206_N6                                                                                       ;
;     -- Fan-Out                                    ; 2                                                                                                           ;
;     -- Promotion Reason                           ; Mandatory                                                                                                   ;
;     -- Clock Region                               ; Sector (2, 4)                                                                                               ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                                                              ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                                                                                             ;
;     -- Clock Region Bounding Box                  ; (118, 167) to (171, 207)                                                                                    ;
;     -- Clock Region Constraint                    ; SX2 SY4 SX2 SY4                                                                                             ;
;     -- Terminating Spine Index                    ; 0                                                                                                           ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s)                                                                ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                                                                ;
+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.
* A long insertion path may limit performance on high-speed signals. Consider revising the clock pin location or use Clock Region and/or Logic Lock Region assignments to constrain the placement of the fanout closer to the source.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                                                      ;
+--------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; Node Name                                                          ; Candidate Reason   ; Duplication Status ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+--------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[6]  ; Auto: High Fan-out ; Accepted           ; 1740          ; 4                    ; 435.00                    ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[4]  ; Auto: High Fan-out ; Accepted           ; 1485          ; 4                    ; 371.25                    ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[5]  ; Auto: High Fan-out ; Accepted           ; 1736          ; 4                    ; 434.00                    ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[0]  ; Auto: High Fan-out ; Accepted           ; 1461          ; 4                    ; 365.25                    ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[1]  ; Auto: High Fan-out ; Accepted           ; 1483          ; 4                    ; 370.75                    ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[2]  ; Auto: High Fan-out ; Accepted           ; 1462          ; 4                    ; 365.50                    ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[3]  ; Auto: High Fan-out ; Accepted           ; 1711          ; 4                    ; 427.75                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|rptr_q[4] ; Auto: High Fan-out ; Accepted           ; 1007          ; 4                    ; 251.75                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|rptr_q[4] ; Auto: High Fan-out ; Accepted           ; 1006          ; 4                    ; 251.50                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[6]  ; Auto: High Fan-out ; Accepted           ; 1827          ; 4                    ; 456.75                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[5]  ; Auto: High Fan-out ; Accepted           ; 1804          ; 4                    ; 451.00                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[3]  ; Auto: High Fan-out ; Accepted           ; 1710          ; 4                    ; 427.50                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[4]  ; Auto: High Fan-out ; Accepted           ; 1852          ; 4                    ; 463.00                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[1]  ; Auto: High Fan-out ; Accepted           ; 1749          ; 4                    ; 437.25                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[0]  ; Auto: High Fan-out ; Accepted           ; 1659          ; 4                    ; 414.75                    ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[2]  ; Auto: High Fan-out ; Accepted           ; 1645          ; 4                    ; 411.25                    ;
+--------------------------------------------------------------------+--------------------+--------------------+---------------+----------------------+---------------------------+
Disclaimer: Duplicate registers created may later be merged for timing optimization in the final design


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                           ; Fan-Out ; Physical Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|i_rptr_g2b|reduce_xor_7~0                                              ; 1744    ; 1744             ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|i_rptr_g2b|reduce_xor_7~0                                              ; 1722    ; 1722             ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|rptr_q[5]                                                             ; 997     ; 997              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|rptr_q[6]                                                             ; 979     ; 978              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|i_rptr_g2b|reduce_xor_7~0                                             ; 968     ; 968              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|rptr_q[1]                                                             ; 964     ; 964              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|rptr_q[1]                                                             ; 962     ; 962              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|rptr_q[6]                                                             ; 961     ; 960              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|rptr_q[5]                                                             ; 945     ; 945              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|i_rptr_g2b|reduce_xor_7~0                                             ; 940     ; 940              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|rptr_q[2]                                                             ; 925     ; 925              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|rptr_q[3]                                                             ; 921     ; 921              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_ar|rptr_q[0]                                                             ; 910     ; 910              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|rptr_q[2]                                                             ; 903     ; 903              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|rptr_q[3]                                                             ; 894     ; 894              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_aw|rptr_q[0]                                                             ; 869     ; 869              ;
; i_bootrom|addr_q[2]                                                                                                            ; 864     ; 864              ;
; i_bootrom|addr_q[0]                                                                                                            ; 850     ; 850              ;
; i_bootrom|addr_q[3]                                                                                                            ; 829     ; 829              ;
; i_bootrom|addr_q[5]                                                                                                            ; 799     ; 799              ;
; i_bootrom|addr_q[1]                                                                                                            ; 787     ; 787              ;
; i_bootrom|addr_q[4]                                                                                                            ; 750     ; 750              ;
; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_2PHY_CLK_UFI_1                      ; 747     ; 0                ;
; inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|phyclk_inst~_Duplicate_1PHY_CLK_UFI_1                      ; 695     ; 0                ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|i6966~226_ERTM0                                                           ; 662     ; 662              ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|i6966~525_ERTM0                                                           ; 662     ; 662              ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pending_data[1][497]~ERTM                                                 ; 650     ; 138              ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pending_data[0][497]~ERTM                                                 ; 650     ; 135              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[5]~_Duplicate                                                   ; 634     ; 634              ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[6]~_Duplicate_4                                                 ; 630     ; 630              ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|prolong_write_back_data_fifo_empty_combi                                  ; 603     ; 99               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|input_pipe.write_request_pipe[0]~ERTM             ; 587     ; 24               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|rtl~82          ; 584     ; 23               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_interface_fifo_inst|data_reg~3472                                              ; 578     ; 154              ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_interface_fifo_inst|data_reg~3474                                              ; 578     ; 136              ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_interface_fifo_inst|data_reg~3475                                              ; 578     ; 103              ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_interface_fifo_inst|data_reg~3470                                              ; 578     ; 103              ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_interface_fifo_inst|data_reg~3473                                              ; 578     ; 99               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_interface_fifo_inst|data_reg~3471                                              ; 578     ; 98               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|rtl~88          ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|rtl~87          ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|rtl~86          ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|rtl~85          ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|rtl~84          ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|rtl~83          ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr|count[0] ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr|count[1] ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr|count[2] ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr|count[3] ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr|count[4] ; 577     ; 16               ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|wr_ptr|count[5] ; 577     ; 16               ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[2]~_Duplicate_21                                                ; 558     ; 558              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|internal_sclr                                                          ; 537     ; 36               ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[4]~_Duplicate_13                                                ; 532     ; 532              ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[4]~_Duplicate_7                                                 ; 532     ; 532              ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[3]~_Duplicate_21                                                ; 529     ; 529              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_rsp_width_adapter|use_reg                                                               ; 528     ; 527              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[6]~_Duplicate                                                   ; 525     ; 524              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|i1559                                                                  ; 524     ; 38               ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[5]~_Duplicate                                                   ; 523     ; 523              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[4]~_Duplicate_11                                                ; 521     ; 521              ;
; axi_clock_converter|i_axi_cdc_src|i_cdc_fifo_gray_dst_r|rptr_q[5]~_Duplicate_8                                                 ; 519     ; 519              ;
; i_bootrom|addr_q[6]                                                                                                            ; 519     ; 519              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~0                                                       ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[2]                                                              ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[3]                                                              ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[4]                                                              ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[5]                                                              ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[6]                                                              ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[7]                                                              ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[8]                                                              ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[9]                                                              ; 515     ; 29               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~1                                                       ; 514     ; 28               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[0]                                                              ; 514     ; 28               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|wr_ptr[1]                                                              ; 514     ; 28               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_rsp_width_adapter|int_output_sel[1]~4xsyn                                               ; 513     ; 513              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_rsp_width_adapter|int_output_sel[1]~5                                                   ; 513     ; 513              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_rsp_width_adapter|int_output_sel[1]~4                                                   ; 513     ; 513              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_rsp_width_adapter|address_reg[4]                                                        ; 513     ; 513              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~9                                                       ; 513     ; 27               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~8                                                       ; 513     ; 27               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~7                                                       ; 513     ; 27               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~6                                                       ; 513     ; 27               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~5                                                       ; 513     ; 27               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~4                                                       ; 513     ; 27               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~3                                                       ; 513     ; 27               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|next_rd_ptr[0]~2                                                       ; 513     ; 27               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|i2802~0                                                                ; 513     ; 27               ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|cl_index[0]~7                                                     ; 513     ; 17               ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|cl_index[0]~4                                                     ; 513     ; 17               ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|cl_index[0]~2                                                     ; 513     ; 17               ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|cl_index[0]~1                                                     ; 513     ; 17               ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|cl_index[0]~0                                                     ; 513     ; 17               ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|cl_index[0]~6                                                     ; 513     ; 16               ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|cl_index[0]~5                                                     ; 513     ; 16               ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|cl_index[0]~3                                                     ; 513     ; 16               ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rsp_fifo|mem[0][683]                                                              ; 512     ; 512              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rsp_fifo|mem[0][684]                                                              ; 512     ; 512              ;
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[503]~ERTM      ; 512     ; 65               ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[6]~_Duplicate_3                                                 ; 510     ; 510              ;
; i_bootrom|addr_q[7]                                                                                                            ; 507     ; 507              ;
; axi_clock_converter|i_axi_cdc_dst|i_cdc_fifo_gray_dst_w|rptr_q[0]~_Duplicate_18                                                ; 505     ; 505              ;
+--------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; Name                                                                                                                                                                                                                  ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                                                                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                           ; M20K block ; Simple Dual Port ; Single Clock ; 1024         ; 514          ; 1024         ; 514          ; yes                    ; no                      ; yes                    ; yes                     ; 526336 ; 1024                        ; 512                         ; 1024                        ; 512                         ; 524288              ; 26          ; 0     ; None                                                                                                    ; M20K_X145_Y184_N0, M20K_X135_Y185_N0, M20K_X145_Y186_N0, M20K_X140_Y180_N0, M20K_X140_Y179_N0, M20K_X145_Y181_N0, M20K_X140_Y189_N0, M20K_X135_Y183_N0, M20K_X135_Y180_N0, M20K_X135_Y181_N0, M20K_X135_Y186_N0, M20K_X140_Y185_N0, M20K_X140_Y183_N0, M20K_X140_Y184_N0, M20K_X135_Y182_N0, M20K_X135_Y184_N0, M20K_X135_Y187_N0, M20K_X135_Y188_N0, M20K_X140_Y182_N0, M20K_X145_Y183_N0, M20K_X145_Y185_N0, M20K_X135_Y189_N0, M20K_X145_Y182_N0, M20K_X140_Y181_N0, M20K_X140_Y186_N0, M20K_X140_Y187_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; Yes                                                                 ;
; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM            ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 26                          ; 64                          ; 26                          ; 1664                ; 1           ; 0     ; None                                                                                                    ; M20K_X81_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                              ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 23                          ; 64                          ; 23                          ; 1472                ; 2           ; 0     ; None                                                                                                    ; M20K_X81_Y52_N0, M20K_X86_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM            ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 26                          ; 64                          ; 26                          ; 1664                ; 1           ; 0     ; None                                                                                                    ; M20K_X81_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                              ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 4096   ; 64                          ; 23                          ; 64                          ; 23                          ; 1472                ; 2           ; 0     ; None                                                                                                    ; M20K_X81_Y53_N0, M20K_X86_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_dcache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; 2            ; 111          ; 2            ; 111          ; yes                    ; no                      ; yes                    ; no                      ; 222    ; 2                           ; 77                          ; 2                           ; 77                          ; 154                 ; 2           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram4_cva6_intel_5f321fe2.hdl.mif ; M20K_X59_Y55_N0, M20K_X59_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_icache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; 2            ; 38           ; 2            ; 38           ; yes                    ; no                      ; yes                    ; no                      ; 76     ; 2                           ; 35                          ; 2                           ; 35                          ; 70                  ; 1           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram3_cva6_intel_5f321fe2.hdl.mif ; M20K_X70_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                       ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2           ; 0     ; None                                                                                                    ; M20K_X86_Y58_N0, M20K_X86_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                       ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 3           ; 0     ; None                                                                                                    ; M20K_X81_Y57_N0, M20K_X86_Y56_N0, M20K_X81_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                        ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 23                          ; 256                         ; 23                          ; 5888                ; 1           ; 0     ; None                                                                                                    ; M20K_X81_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                       ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2           ; 0     ; None                                                                                                    ; M20K_X86_Y59_N0, M20K_X86_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                       ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 3           ; 0     ; None                                                                                                    ; M20K_X81_Y58_N0, M20K_X86_Y57_N0, M20K_X81_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                        ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 23                          ; 256                         ; 23                          ; 5888                ; 1           ; 0     ; None                                                                                                    ; M20K_X81_Y61_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2           ; 0     ; None                                                                                                    ; M20K_X70_Y49_N0, M20K_X70_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2           ; 0     ; None                                                                                                    ; M20K_X70_Y53_N0, M20K_X70_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2           ; 0     ; None                                                                                                    ; M20K_X70_Y55_N0, M20K_X70_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2           ; 0     ; None                                                                                                    ; M20K_X70_Y54_N0, M20K_X70_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM   ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 23                          ; 256                         ; 23                          ; 5888                ; 1           ; 0     ; None                                                                                                    ; M20K_X59_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM   ; AUTO       ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 256                         ; 23                          ; 256                         ; 23                          ; 5888                ; 1           ; 0     ; None                                                                                                    ; M20K_X59_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 3            ; 64           ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 192    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram0_cva6_intel_5f321fe2.hdl.mif ; M20K_X102_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_1|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 3            ; 64           ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 192    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram0_cva6_intel_5f321fe2.hdl.mif ; M20K_X102_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 3            ; 64           ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 192    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram0_cva6_intel_5f321fe2.hdl.mif ; M20K_X102_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_1|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 3            ; 64           ; 3            ; yes                    ; no                      ; yes                    ; no                      ; 192    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram0_cva6_intel_5f321fe2.hdl.mif ; M20K_X102_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[0].i_btb_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 33           ; 16           ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 528    ; 16                          ; 33                          ; 16                          ; 33                          ; 528                 ; 1           ; 0     ; None                                                                                                    ; M20K_X102_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[1].i_btb_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 33           ; 16           ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 528    ; 16                          ; 33                          ; 16                          ; 33                          ; 528                 ; 1           ; 0     ; None                                                                                                    ; M20K_X102_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[0].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 136          ; 4            ; 136          ; yes                    ; no                      ; yes                    ; no                      ; 544    ; 4                           ; 69                          ; 4                           ; 69                          ; 276                 ; 2           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram1_cva6_intel_5f321fe2.hdl.mif ; M20K_X91_Y50_N0, M20K_X91_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[1].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 136          ; 4            ; 136          ; yes                    ; no                      ; yes                    ; no                      ; 544    ; 4                           ; 69                          ; 4                           ; 69                          ; 276                 ; 2           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram1_cva6_intel_5f321fe2.hdl.mif ; M20K_X91_Y51_N0, M20K_X91_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; i_ariane|i_cva6|i_frontend|i_instr_queue|i_fifo_address|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                          ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 32           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 4                           ; 32                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; qdb/_compiler/Example-Project/root_partition/24.1.0/partitioned/1/mifs/ram2_cva6_intel_5f321fe2.hdl.mif ; M20K_X102_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|cmd_info_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                      ; AUTO       ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64     ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                                                    ; LAB_X90_Y205_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 13                          ; 64                          ; 13                          ; 832                 ; 1           ; 0     ; None                                                                                                    ; M20K_X102_Y205_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                            ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 576          ; 64           ; 576          ; yes                    ; no                      ; yes                    ; yes                     ; 36864  ; 64                          ; 576                         ; 64                          ; 576                         ; 36864               ; 15          ; 0     ; None                                                                                                    ; M20K_X91_Y198_N0, M20K_X81_Y196_N0, M20K_X81_Y198_N0, M20K_X91_Y196_N0, M20K_X86_Y198_N0, M20K_X86_Y199_N0, M20K_X81_Y195_N0, M20K_X86_Y196_N0, M20K_X81_Y194_N0, M20K_X91_Y197_N0, M20K_X81_Y197_N0, M20K_X81_Y199_N0, M20K_X86_Y197_N0, M20K_X86_Y195_N0, M20K_X81_Y200_N0                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 1           ; 0     ; None                                                                                                    ; M20K_X102_Y204_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big                                                   ;
; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                                    ; M20K_X37_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                   ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                                                    ; M20K_X37_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X70_Y58_N0       ; 70                      ; 0.3                           ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_icache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                     ;
; M20K_X59_Y52_N0       ; 74                      ; 0.4                           ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_dcache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                     ;
; M20K_X59_Y55_N0       ; 80                      ; 0.4                           ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_adapter|i_dcache_data_fifo|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                     ;
; M20K_X91_Y45_N0       ; 116                     ; 0.6                           ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[1].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                    ;
; M20K_X91_Y47_N0       ; 116                     ; 0.6                           ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[0].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                    ;
; M20K_X102_Y49_N0      ; 128                     ; 0.6                           ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_1|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                                          ;
; M20K_X102_Y50_N0      ; 128                     ; 0.6                           ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[1].i_bht_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                                          ;
; M20K_X102_Y51_N0      ; 128                     ; 0.6                           ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_1|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                                          ;
; M20K_X102_Y52_N0      ; 128                     ; 0.6                           ; i_ariane|i_cva6|i_frontend|bht_gen.i_bht|gen_fpga_bht.gen_bht_ram[0].i_bht_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                                          ;
; M20K_X102_Y54_N0      ; 128                     ; 0.6                           ; i_ariane|i_cva6|i_frontend|i_instr_queue|i_fifo_address|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                                         ;
; M20K_X91_Y50_N0       ; 160                     ; 0.8                           ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[0].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                    ;
; M20K_X91_Y51_N0       ; 160                     ; 0.8                           ; i_ariane|i_cva6|i_frontend|i_instr_queue|gen_instr_fifo[1].i_fifo_instr_data|gen_fpga_queue.fifo_ram|mem_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                    ;
; M20K_X37_Y49_N0       ; 512                     ; 2.5                           ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                  ;
; M20K_X37_Y51_N0       ; 512                     ; 2.5                           ; uart_i|jtag_uart_0|the_cva6_intel_jtag_uart_0_altera_avalon_jtag_uart_1924_v3imxwq_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                  ;
; M20K_X102_Y57_N0      ; 528                     ; 2.6                           ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[0].i_btb_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                                       ;
; M20K_X102_Y58_N0      ; 528                     ; 2.6                           ; i_ariane|i_cva6|i_frontend|btb_gen.i_btb|gen_fpga_btb.gen_btb_ram[1].i_btb_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                                       ;
; M20K_X86_Y50_N0       ; 576                     ; 2.8                           ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                             ;
; M20K_X86_Y51_N0       ; 576                     ; 2.8                           ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                             ;
; M20K_X102_Y204_N0     ; 768                     ; 3.8                           ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|pointer_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                                      ;
; M20K_X102_Y205_N0     ; 832                     ; 4.1                           ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|initial_pointer_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                              ;
; M20K_X91_Y197_N0      ; 1024                    ; 5.0                           ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X81_Y56_N0       ; 2048                    ; 10.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                      ;
; M20K_X81_Y59_N0       ; 2048                    ; 10.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                      ;
; M20K_X81_Y194_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X81_Y195_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X81_Y196_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X81_Y197_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X81_Y198_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X81_Y199_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X81_Y200_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X81_Y52_N0       ; 2560                    ; 12.5                          ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM, i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[0].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X81_Y53_N0       ; 2560                    ; 12.5                          ; i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].tag_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM, i_ariane|i_cva6|ex_stage_i|lsu_i|gen_mmu.i_cva6_mmu|i_shared_tlb|gen_sram[1].g_content_sram[0].pte_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X86_Y195_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X86_Y196_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X86_Y197_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X86_Y198_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X86_Y199_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X91_Y196_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X91_Y198_N0      ; 2560                    ; 12.5                          ; inst_ddr4|emif_fm_0|ecc_core|core|ecc|iohmc_ecc_inst|partial_write_data_fifo|scfifo_inst|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                           ;
; M20K_X59_Y46_N0       ; 5888                    ; 28.7                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[1].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                  ;
; M20K_X59_Y47_N0       ; 5888                    ; 28.7                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_tag_srams[0].i_tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                  ;
; M20K_X81_Y60_N0       ; 5888                    ; 28.7                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                       ;
; M20K_X81_Y61_N0       ; 5888                    ; 28.7                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].tag_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                       ;
; M20K_X70_Y49_N0       ; 8192                    ; 40.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ;
; M20K_X70_Y50_N0       ; 8192                    ; 40.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[0].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ;
; M20K_X70_Y51_N0       ; 8192                    ; 40.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ;
; M20K_X70_Y52_N0       ; 8192                    ; 40.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ;
; M20K_X70_Y53_N0       ; 8192                    ; 40.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[1].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ;
; M20K_X70_Y54_N0       ; 8192                    ; 40.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[3].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ;
; M20K_X70_Y55_N0       ; 8192                    ; 40.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ;
; M20K_X70_Y56_N0       ; 8192                    ; 40.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_wt_dcache|i_wt_dcache_mem|gen_data_banks[2].i_data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ;
; M20K_X81_Y57_N0       ; 10240                   ; 50.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                      ;
; M20K_X81_Y58_N0       ; 10240                   ; 50.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                      ;
; M20K_X86_Y56_N0       ; 10240                   ; 50.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM, i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM     ;
; M20K_X86_Y57_N0       ; 10240                   ; 50.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM, i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[1].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM     ;
; M20K_X86_Y58_N0       ; 10240                   ; 50.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[0].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                      ;
; M20K_X86_Y59_N0       ; 10240                   ; 50.0                          ; i_ariane|i_cva6|gen_cache_wt.i_cache_subsystem|i_cva6_icache|gen_sram[1].data_sram|data_sram|gen_cut[0].i_tc_sram_wrapper|i_ram|Mem_DP_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                      ;
; M20K_X145_Y186_N0     ; 12288                   ; 60.0                          ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y180_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y181_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y182_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y183_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y184_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y185_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y186_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y187_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y188_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X135_Y189_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y179_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y180_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y181_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y182_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y183_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y184_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y185_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y186_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y187_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X140_Y189_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X145_Y181_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X145_Y182_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X145_Y183_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X145_Y184_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
; M20K_X145_Y185_N0     ; 20480                   ; 100.0                         ; axi_to_avalon_ddr|emif_fm_0_ctrl_amm_0_agent_rdata_fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                                                          ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 2           ;
; Sum of Two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 3           ;
; Fixed Point Signed Multiplier     ; 1           ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 24.1.0 Build 115 03/21/2024 SC Pro Edition
    Info: Copyright (C) 2024  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the Intel FPGA Software License Subscription Agreements 
    Info: on the Quartus Prime software download page.
    Info: Processing started: Fri Sep 20 15:13:53 2024
    Info: System process ID: 1637847
Info: Command: quartus_fit Example-Project
Info: qfit2_default_script.tcl version: #1
Info: Project  = Example-Project
Info: Revision = Example-Project
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "rx" is assigned to location or region, but does not exist in design
    Warning (15706): Node "tx" is assigned to location or region, but does not exist in design
Info: Adding default timing constraints to JTAG signals.  This will help to achieve basic functionality since no such constraints were provided by the user.
Info (11165): Fitter preparation operations ending: elapsed time is 00:03:14
Info: Adding default timing constraints to JTAG signals.  This will help to achieve basic functionality since no such constraints were provided by the user.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (11888): Total time spent on timing analysis during Global Placement is 0.01 seconds.
Info (18252): The Fitter is using Physical Synthesis.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 9 clocks 
    Info (18386): clocks|iopll_0|outclk_0 (52818 fanout) drives clock sectors (0, 1) to (3, 4)
    Info (18386): i_rstgen_main|i_rstgen_bypass|synch_regs_q[3] (10875 fanout) drives clock sectors (0, 1) to (3, 4)
    Info (18386): inst_ddr4|emif_fm_0|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor (581 fanout) drives clock sectors (1, 1) to (3, 4)
    Info (18386): inst_ddr4|emif_fm_0|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0] (36256 fanout) drives clock sectors (0, 2) to (3, 4)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck (113 fanout) drives clock sectors (0, 1) to (1, 1)
    Info (18386): pll_ref_clk_p (1 fanout) drives clock sector (3, 4)
    Info (18386): inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst|pll_inst~_Duplicatedprio_tieoff_lutmask_1_4__0 (2 fanout) drives clock sector (1, 4)
    Info (18386): clocks|iopll_0|tennm_pll~dprio_tieoff_lutmask_3_4__0 (1 fanout) drives clock sector (3, 4)
    Info (18386): inst_ddr4|emif_fm_0|arch|arch_inst|pll_inst|pll_inst~dprio_tieoff_lutmask_2_4__0 (2 fanout) drives clock sector (2, 4)
Info (22793): The Timing Analyzer is analyzing 4 combinational loops as latches. To see the list of latches that were not entered as explicit comb loops in design files, view the "User-Specified and Inferred Latches" table in the Synthesis report.
Info: Adding default timing constraints to JTAG signals.  This will help to achieve basic functionality since no such constraints were provided by the user.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:14
Info (22793): The Timing Analyzer is analyzing 4 combinational loops as latches. To see the list of latches that were not entered as explicit comb loops in design files, view the "User-Specified and Inferred Latches" table in the Synthesis report.
Info: Adding default timing constraints to JTAG signals.  This will help to achieve basic functionality since no such constraints were provided by the user.
Info (11888): Total time spent on timing analysis during Placement is 0.04 seconds.


