TimeQuest Timing Analyzer report for BSG
Mon Mar 20 15:40:16 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'G_CLK_TX'
 12. Slow Model Setup: 'SYS_CLK'
 13. Slow Model Hold: 'G_CLK_TX'
 14. Slow Model Hold: 'SYS_CLK'
 15. Slow Model Minimum Pulse Width: 'SYS_CLK'
 16. Slow Model Minimum Pulse Width: 'G_CLK_TX'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'G_CLK_TX'
 27. Fast Model Setup: 'SYS_CLK'
 28. Fast Model Hold: 'G_CLK_TX'
 29. Fast Model Hold: 'SYS_CLK'
 30. Fast Model Minimum Pulse Width: 'SYS_CLK'
 31. Fast Model Minimum Pulse Width: 'G_CLK_TX'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                         ;
+--------------------+----------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition ;
; Revision Name      ; BSG                                                                  ;
; Device Family      ; Cyclone II                                                           ;
; Device Name        ; EP2C20F484C7                                                         ;
; Timing Models      ; Final                                                                ;
; Delay Model        ; Combined                                                             ;
; Rise/Fall Delays   ; Unavailable                                                          ;
+--------------------+----------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; G_CLK_TX   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { G_CLK_TX } ;
; SYS_CLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYS_CLK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 152.02 MHz ; 152.02 MHz      ; G_CLK_TX   ;                                                               ;
; 492.13 MHz ; 380.08 MHz      ; SYS_CLK    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; G_CLK_TX ; -5.655 ; -61.777       ;
; SYS_CLK  ; -1.032 ; -5.177        ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 0.445 ; 0.000         ;
; SYS_CLK  ; 0.858 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; SYS_CLK  ; -1.631 ; -34.625            ;
; G_CLK_TX ; -1.631 ; -24.849            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'G_CLK_TX'                                                                                                                     ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -5.655 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 6.689      ;
; -5.578 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 6.617      ;
; -5.474 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 6.508      ;
; -5.462 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 6.496      ;
; -5.370 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 6.409      ;
; -5.303 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 6.337      ;
; -5.261 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 6.295      ;
; -5.199 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 6.232      ;
; -5.129 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 6.164      ;
; -5.122 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 6.160      ;
; -5.078 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 6.112      ;
; -5.077 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 6.112      ;
; -5.065 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 6.099      ;
; -5.058 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 6.092      ;
; -5.056 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 6.096      ;
; -5.018 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 6.051      ;
; -5.010 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 6.036      ;
; -5.006 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 6.039      ;
; -4.991 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 6.023      ;
; -4.944 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 5.978      ;
; -4.937 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 5.971      ;
; -4.936 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.971      ;
; -4.933 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.964      ;
; -4.914 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 5.951      ;
; -4.914 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.952      ;
; -4.910 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 5.944      ;
; -4.906 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.941      ;
; -4.874 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 5.908      ;
; -4.864 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.899      ;
; -4.847 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.880      ;
; -4.844 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 5.884      ;
; -4.839 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.865      ;
; -4.820 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.852      ;
; -4.817 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.843      ;
; -4.805 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.838      ;
; -4.798 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.830      ;
; -4.773 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 5.812      ;
; -4.725 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.756      ;
; -4.706 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 5.743      ;
; -4.668 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.703      ;
; -4.668 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.694      ;
; -4.658 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.689      ;
; -4.652 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 5.686      ;
; -4.649 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.681      ;
; -4.626 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.652      ;
; -4.622 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.655      ;
; -4.609 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.642      ;
; -4.607 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.639      ;
; -4.602 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.635      ;
; -4.581 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.617      ;
; -4.552 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.587      ;
; -4.547 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.582      ;
; -4.532 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.567      ;
; -4.513 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.548      ;
; -4.498 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 5.532      ;
; -4.488 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.521      ;
; -4.487 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.518      ;
; -4.481 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.514      ;
; -4.477 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.512      ;
; -4.465 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.496      ;
; -4.454 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.487      ;
; -4.433 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.459      ;
; -4.430 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.456      ;
; -4.418 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.451      ;
; -4.414 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.446      ;
; -4.413 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.439      ;
; -4.411 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.446      ;
; -4.411 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.443      ;
; -4.394 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.426      ;
; -4.373 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 5.409      ;
; -4.342 ; AMBA:AMBA_H|data2[0]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 5.376      ;
; -4.323 ; AMBA:AMBA_H|data2[5]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 5.357      ;
; -4.317 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 5.355      ;
; -4.316 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.347      ;
; -4.309 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.335      ;
; -4.292 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.318      ;
; -4.290 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.322      ;
; -4.275 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.301      ;
; -4.274 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.305      ;
; -4.273 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.305      ;
; -4.267 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.005      ; 5.310      ;
; -4.256 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.288      ;
; -4.247 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 5.287      ;
; -4.239 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.265      ;
; -4.220 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.252      ;
; -4.196 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.229      ;
; -4.141 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.176      ;
; -4.128 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.159      ;
; -4.126 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.161      ;
; -4.109 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 5.146      ;
; -4.081 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.112      ;
; -4.078 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.109      ;
; -4.064 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[3] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.002      ; 5.104      ;
; -4.061 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 5.092      ;
; -4.042 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 5.075      ;
; -4.007 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 5.033      ;
; -3.988 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 5.020      ;
; -3.980 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.005      ; 5.023      ;
; -3.972 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.007      ;
; -3.970 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.003     ; 5.005      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SYS_CLK'                                                                                                           ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.032 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.002     ; 2.068      ;
; -0.926 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.006      ; 1.970      ;
; -0.839 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.002     ; 1.875      ;
; -0.795 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.010      ; 1.843      ;
; -0.772 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.809      ;
; -0.728 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.011      ; 1.777      ;
; -0.726 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.006      ; 1.770      ;
; -0.695 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.733      ;
; -0.564 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.004      ; 1.606      ;
; -0.495 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.532      ;
; -0.495 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.533      ;
; -0.492 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.529      ;
; -0.458 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.495      ;
; -0.366 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.007      ; 1.411      ;
; -0.257 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.294      ;
; -0.256 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.293      ;
; -0.252 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.289      ;
; -0.248 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.285      ;
; -0.208 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 1.246      ;
; -0.204 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.241      ;
; -0.124 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.161      ;
; -0.114 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.151      ;
; -0.112 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.149      ;
; -0.111 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.148      ;
; -0.106 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 1.143      ;
+--------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'G_CLK_TX'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[0] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; modulador:modulador_h|flag       ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.731      ;
; 0.645 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.931      ;
; 1.021 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.307      ;
; 1.104 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.389      ;
; 1.202 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 1.481      ;
; 1.254 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 1.546      ;
; 1.445 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.731      ;
; 1.462 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.748      ;
; 1.471 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.757      ;
; 1.514 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.009      ; 1.809      ;
; 1.546 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 1.825      ;
; 1.547 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 1.824      ;
; 1.551 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 1.840      ;
; 1.554 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.838      ;
; 1.609 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.895      ;
; 1.692 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.978      ;
; 1.775 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.061      ;
; 1.783 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 2.062      ;
; 1.804 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 2.081      ;
; 1.810 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.006     ; 2.090      ;
; 1.847 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 2.136      ;
; 1.859 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.145      ;
; 1.877 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.163      ;
; 1.901 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.187      ;
; 1.921 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.204      ;
; 1.936 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 2.227      ;
; 2.076 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 2.355      ;
; 2.097 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.382      ;
; 2.124 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 2.416      ;
; 2.148 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.430      ;
; 2.191 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 2.482      ;
; 2.199 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.484      ;
; 2.224 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 2.503      ;
; 2.231 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.517      ;
; 2.324 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.609      ;
; 2.325 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.612      ;
; 2.338 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.009      ; 2.633      ;
; 2.340 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.009      ; 2.635      ;
; 2.344 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 2.637      ;
; 2.352 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.638      ;
; 2.354 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.639      ;
; 2.366 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 2.655      ;
; 2.383 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 2.676      ;
; 2.389 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 2.666      ;
; 2.404 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 2.696      ;
; 2.404 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.692      ;
; 2.406 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.689      ;
; 2.406 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 2.697      ;
; 2.407 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.693      ;
; 2.415 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 2.703      ;
; 2.424 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 2.711      ;
; 2.453 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 2.746      ;
; 2.453 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 2.746      ;
; 2.482 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 2.774      ;
; 2.514 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 2.807      ;
; 2.523 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 2.812      ;
; 2.545 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.828      ;
; 2.548 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 2.832      ;
; 2.550 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.833      ;
; 2.562 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 2.847      ;
; 2.600 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.886      ;
; 2.635 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.917      ;
; 2.642 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 2.925      ;
; 2.647 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.003      ; 2.936      ;
; 2.664 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.950      ;
; 2.668 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 2.954      ;
; 2.674 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 2.967      ;
; 2.685 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.009      ; 2.980      ;
; 2.687 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 2.964      ;
; 2.690 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 2.981      ;
; 2.696 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.978      ;
; 2.703 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 2.985      ;
; 2.704 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 2.996      ;
; 2.722 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.006     ; 3.002      ;
; 2.746 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 3.037      ;
; 2.748 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.034      ;
; 2.763 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 3.040      ;
; 2.768 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 3.060      ;
; 2.783 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 3.076      ;
; 2.783 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 3.076      ;
; 2.804 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.008      ; 3.098      ;
; 2.804 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.090      ;
; 2.831 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.006     ; 3.111      ;
; 2.833 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 3.117      ;
; 2.845 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 3.122      ;
; 2.846 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 3.132      ;
; 2.865 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 3.158      ;
; 2.877 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[7]   ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; -0.007     ; 3.156      ;
; 2.885 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 3.162      ;
; 2.891 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|flag       ; SYS_CLK      ; G_CLK_TX    ; 0.000        ; -0.006     ; 3.171      ;
; 2.924 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 3.212      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SYS_CLK'                                                                                                           ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.858 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.143      ;
; 0.863 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.148      ;
; 0.864 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.149      ;
; 0.866 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.151      ;
; 0.876 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.161      ;
; 0.956 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.241      ;
; 0.960 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.246      ;
; 1.000 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.285      ;
; 1.004 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.289      ;
; 1.008 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.293      ;
; 1.009 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.294      ;
; 1.118 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.007      ; 1.411      ;
; 1.210 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.495      ;
; 1.244 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.529      ;
; 1.247 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.533      ;
; 1.247 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.532      ;
; 1.316 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.004      ; 1.606      ;
; 1.447 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 1.733      ;
; 1.478 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.006      ; 1.770      ;
; 1.480 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.011      ; 1.777      ;
; 1.524 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 1.809      ;
; 1.547 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.010      ; 1.843      ;
; 1.591 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.002     ; 1.875      ;
; 1.678 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.006      ; 1.970      ;
; 1.784 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.002     ; 2.068      ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYS_CLK'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SYS_CLK ; Rise       ; SYS_CLK                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[3]|clk  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'G_CLK_TX'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; G_CLK_TX ; Rise       ; G_CLK_TX                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 4.184 ; 4.184 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 3.931 ; 3.931 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 3.900 ; 3.900 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 3.886 ; 3.886 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 4.177 ; 4.177 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 3.637 ; 3.637 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 4.184 ; 4.184 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 3.663 ; 3.663 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 3.642 ; 3.642 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 7.942 ; 7.942 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 5.921 ; 5.921 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 6.214 ; 6.214 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 7.652 ; 7.652 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 7.900 ; 7.900 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 7.942 ; 7.942 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 7.815 ; 7.815 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 5.897 ; 5.897 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 5.756 ; 5.756 ; Rise       ; SYS_CLK         ;
; valid       ; SYS_CLK    ; 6.042 ; 6.042 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -3.199 ; -3.199 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -3.644 ; -3.644 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -3.199 ; -3.199 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -3.557 ; -3.557 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -3.929 ; -3.929 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -3.384 ; -3.384 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -3.936 ; -3.936 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -3.411 ; -3.411 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -3.390 ; -3.390 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -3.790 ; -3.790 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -3.790 ; -3.790 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -3.892 ; -3.892 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -6.419 ; -6.419 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -6.667 ; -6.667 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -6.709 ; -6.709 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -6.582 ; -6.582 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -4.974 ; -4.974 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -4.982 ; -4.982 ; Rise       ; SYS_CLK         ;
; valid       ; SYS_CLK    ; -4.760 ; -4.760 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 7.419 ; 7.419 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 7.176 ; 7.176 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.060 ; 7.060 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 7.419 ; 7.419 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 6.791 ; 6.791 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 7.322 ; 7.322 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 7.179 ; 7.179 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 6.857 ; 6.857 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 7.056 ; 7.056 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.142 ; 7.142 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.248 ; 7.248 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.188 ; 7.188 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 6.881 ; 6.881 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 6.907 ; 6.907 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.163 ; 7.163 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.248 ; 7.248 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.175 ; 7.175 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 6.880 ; 6.880 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.173 ; 7.173 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 6.791 ; 6.791 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 7.176 ; 7.176 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.060 ; 7.060 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 7.419 ; 7.419 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 6.791 ; 6.791 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 7.322 ; 7.322 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 7.179 ; 7.179 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 6.857 ; 6.857 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 7.056 ; 7.056 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.142 ; 7.142 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 6.880 ; 6.880 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.188 ; 7.188 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 6.881 ; 6.881 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 6.907 ; 6.907 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.163 ; 7.163 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.248 ; 7.248 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.175 ; 7.175 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 6.880 ; 6.880 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.173 ; 7.173 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; G_CLK_TX ; -1.381 ; -12.368       ;
; SYS_CLK  ; 0.211  ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; G_CLK_TX ; 0.215 ; 0.000         ;
; SYS_CLK  ; 0.326 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; SYS_CLK  ; -1.380 ; -28.380            ;
; G_CLK_TX ; -1.380 ; -20.380            ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'G_CLK_TX'                                                                                                                     ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.381 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.409      ;
; -1.377 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.410      ;
; -1.338 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.366      ;
; -1.320 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.348      ;
; -1.300 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.333      ;
; -1.268 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.296      ;
; -1.260 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.288      ;
; -1.228 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.261      ;
; -1.225 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.252      ;
; -1.222 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.250      ;
; -1.221 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.249      ;
; -1.221 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.253      ;
; -1.211 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.239      ;
; -1.195 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.223      ;
; -1.193 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.221      ;
; -1.186 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.206      ;
; -1.183 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.211      ;
; -1.182 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.209      ;
; -1.182 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.207      ;
; -1.177 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.205      ;
; -1.164 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.191      ;
; -1.160 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.188      ;
; -1.159 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.185      ;
; -1.155 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.186      ;
; -1.152 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.172      ;
; -1.144 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 2.176      ;
; -1.141 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.169      ;
; -1.141 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.169      ;
; -1.140 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.173      ;
; -1.133 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.161      ;
; -1.125 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.145      ;
; -1.125 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.151      ;
; -1.123 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.151      ;
; -1.112 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.139      ;
; -1.105 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.130      ;
; -1.104 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.131      ;
; -1.098 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.124      ;
; -1.082 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.102      ;
; -1.079 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[0] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 2.112      ;
; -1.078 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 2.109      ;
; -1.075 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.103      ;
; -1.074 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.094      ;
; -1.068 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.096      ;
; -1.066 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.093      ;
; -1.066 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.094      ;
; -1.062 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.090      ;
; -1.055 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.081      ;
; -1.047 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.073      ;
; -1.040 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.065      ;
; -1.039 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.066      ;
; -1.037 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.064      ;
; -1.036 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 2.066      ;
; -1.027 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.054      ;
; -1.027 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.047      ;
; -1.023 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.051      ;
; -1.021 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.048      ;
; -1.017 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.045      ;
; -1.014 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.042      ;
; -1.009 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.029      ;
; -1.007 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.027      ;
; -1.006 ; AMBA:AMBA_H|data1[1]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.031      ;
; -1.000 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.026      ;
; -0.996 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.024      ;
; -0.989 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.017      ;
; -0.988 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.008      ;
; -0.987 ; AMBA:AMBA_H|data2[0]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 2.015      ;
; -0.985 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 2.012      ;
; -0.982 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 2.002      ;
; -0.982 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.008      ;
; -0.980 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 2.006      ;
; -0.979 ; AMBA:AMBA_H|data2[6]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 2.004      ;
; -0.967 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 1.994      ;
; -0.966 ; AMBA:AMBA_H|data2[5]             ; modulador:modulador_h|saida[0] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.994      ;
; -0.961 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.987      ;
; -0.959 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.002     ; 1.989      ;
; -0.955 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 1.975      ;
; -0.955 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.981      ;
; -0.937 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 1.957      ;
; -0.936 ; AMBA:AMBA_H|data2[3]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.961      ;
; -0.932 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.005      ; 1.969      ;
; -0.928 ; AMBA:AMBA_H|data1[0]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.954      ;
; -0.928 ; AMBA:AMBA_H|data1[2]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.953      ;
; -0.923 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[2] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.000      ; 1.955      ;
; -0.919 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 1.946      ;
; -0.919 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[4] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 1.952      ;
; -0.915 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.943      ;
; -0.910 ; AMBA:AMBA_H|data1[3]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.936      ;
; -0.884 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[6] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.909      ;
; -0.881 ; AMBA:AMBA_H|data2[4]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.906      ;
; -0.880 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[6] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.012     ; 1.900      ;
; -0.863 ; AMBA:AMBA_H|data2[2]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.888      ;
; -0.861 ; AMBA:AMBA_H|data2[1]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.886      ;
; -0.860 ; AMBA:AMBA_H|data2[0]             ; modulador:modulador_h|saida[4] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.888      ;
; -0.857 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|saida[5] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; -0.001     ; 1.888      ;
; -0.855 ; AMBA:AMBA_H|data1[4]             ; modulador:modulador_h|saida[3] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.004     ; 1.883      ;
; -0.853 ; AMBA:AMBA_H|data1[7]             ; modulador:modulador_h|saida[5] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.006     ; 1.879      ;
; -0.851 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|saida[3] ; G_CLK_TX     ; G_CLK_TX    ; 1.000        ; 0.001      ; 1.884      ;
; -0.842 ; AMBA:AMBA_H|data2[7]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.867      ;
; -0.836 ; AMBA:AMBA_H|data1[6]             ; modulador:modulador_h|saida[1] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.007     ; 1.861      ;
; -0.833 ; AMBA:AMBA_H|data1[5]             ; modulador:modulador_h|saida[2] ; SYS_CLK      ; G_CLK_TX    ; 1.000        ; -0.005     ; 1.860      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SYS_CLK'                                                                                                          ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.211 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.820      ;
; 0.239 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.792      ;
; 0.276 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.007      ; 0.763      ;
; 0.319 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.712      ;
; 0.322 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.011      ; 0.721      ;
; 0.332 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.011      ; 0.711      ;
; 0.345 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.007      ; 0.694      ;
; 0.355 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.677      ;
; 0.401 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 1.000        ; 0.004      ; 0.635      ;
; 0.420 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.611      ;
; 0.424 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.607      ;
; 0.424 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.608      ;
; 0.436 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.595      ;
; 0.443 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.007      ; 0.596      ;
; 0.464 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.567      ;
; 0.469 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.562      ;
; 0.471 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.560      ;
; 0.506 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.525      ;
; 0.506 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.525      ;
; 0.523 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; 0.000      ; 0.509      ;
; 0.547 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.484      ;
; 0.550 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.481      ;
; 0.552 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.479      ;
; 0.553 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.478      ;
; 0.554 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 1.000        ; -0.001     ; 0.477      ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'G_CLK_TX'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[0] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|status     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; modulador:modulador_h|flag       ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.404      ;
; 0.385 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.537      ;
; 0.432 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.583      ;
; 0.467 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 0.612      ;
; 0.496 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 0.654      ;
; 0.538 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.692      ;
; 0.567 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.719      ;
; 0.574 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 0.724      ;
; 0.581 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 0.735      ;
; 0.587 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.008      ; 0.747      ;
; 0.601 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[3] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.752      ;
; 0.611 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 0.756      ;
; 0.613 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.008     ; 0.757      ;
; 0.644 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.796      ;
; 0.670 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; modulador:modulador_h|flag_byte  ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 0.815      ;
; 0.679 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.831      ;
; 0.692 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 0.846      ;
; 0.701 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[1] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 0.844      ;
; 0.703 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.855      ;
; 0.709 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.006     ; 0.855      ;
; 0.725 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[2] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 0.874      ;
; 0.738 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 0.895      ;
; 0.768 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 0.913      ;
; 0.794 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.945      ;
; 0.796 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 0.954      ;
; 0.802 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 0.959      ;
; 0.813 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 0.964      ;
; 0.814 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 0.966      ;
; 0.819 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 0.967      ;
; 0.855 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.008      ;
; 0.857 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.009      ;
; 0.862 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 1.021      ;
; 0.862 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.013      ;
; 0.864 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.008      ; 1.024      ;
; 0.866 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.008      ; 1.026      ;
; 0.866 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.020      ;
; 0.869 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.007     ; 1.014      ;
; 0.875 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 1.034      ;
; 0.879 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.031      ;
; 0.887 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.041      ;
; 0.888 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.038      ;
; 0.905 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 1.062      ;
; 0.905 ; modulador:modulador_h|flag       ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.059      ;
; 0.909 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.062      ;
; 0.916 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 1.074      ;
; 0.924 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 1.082      ;
; 0.924 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 1.083      ;
; 0.928 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.082      ;
; 0.929 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.079      ;
; 0.930 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.008     ; 1.074      ;
; 0.935 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.086      ;
; 0.939 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.091      ;
; 0.941 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[5]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.090      ;
; 0.950 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|aux[2]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.102      ;
; 0.960 ; modulador:modulador_h|aux[0]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.112      ;
; 0.963 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.002      ; 1.117      ;
; 0.970 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.119      ;
; 0.971 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.002     ; 1.121      ;
; 0.972 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.123      ;
; 0.976 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.125      ;
; 0.978 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.130      ;
; 0.982 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.008      ; 1.142      ;
; 0.996 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.004     ; 1.144      ;
; 0.997 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 1.154      ;
; 1.003 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 1.161      ;
; 1.009 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 1.152      ;
; 1.011 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 1.170      ;
; 1.013 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[1]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.005      ; 1.170      ;
; 1.013 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.164      ;
; 1.015 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|entrada[4] ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.006     ; 1.161      ;
; 1.018 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.170      ;
; 1.023 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[7]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.003     ; 1.172      ;
; 1.024 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[0]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 1.183      ;
; 1.024 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|aux[1]     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 1.183      ;
; 1.025 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.008      ; 1.185      ;
; 1.026 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.178      ;
; 1.046 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.199      ;
; 1.055 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 1.214      ;
; 1.056 ; modulador:modulador_h|entrada[4] ; modulador:modulador_h|flag       ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.006      ; 1.214      ;
; 1.061 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.009     ; 1.204      ;
; 1.061 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|flag_byte  ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.000      ; 1.213      ;
; 1.066 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[3]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.217      ;
; 1.069 ; modulador:modulador_h|entrada[2] ; modulador:modulador_h|status     ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.006     ; 1.215      ;
; 1.075 ; modulador:modulador_h|entrada[3] ; modulador:modulador_h|saida[6]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.008     ; 1.219      ;
; 1.079 ; modulador:modulador_h|aux[1]     ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.001      ; 1.232      ;
; 1.081 ; modulador:modulador_h|entrada[1] ; modulador:modulador_h|saida[4]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.008      ; 1.241      ;
; 1.084 ; modulador:modulador_h|entrada[0] ; modulador:modulador_h|saida[0]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; -0.001     ; 1.235      ;
; 1.086 ; modulador:modulador_h|aux[2]     ; modulador:modulador_h|saida[2]   ; G_CLK_TX     ; G_CLK_TX    ; 0.000        ; 0.007      ; 1.245      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SYS_CLK'                                                                                                           ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; AMBA:AMBA_H|data2[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.477      ;
; 0.327 ; AMBA:AMBA_H|data2[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.478      ;
; 0.328 ; AMBA:AMBA_H|data1[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.479      ;
; 0.330 ; AMBA:AMBA_H|data2[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.481      ;
; 0.333 ; AMBA:AMBA_H|data1[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.484      ;
; 0.357 ; AMBA:AMBA_H|controle[0]      ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.509      ;
; 0.374 ; AMBA:AMBA_H|data1[4]         ; AMBA:AMBA_H|data_out[4] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.525      ;
; 0.374 ; AMBA:AMBA_H|data2[5]         ; AMBA:AMBA_H|data_out[5] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.525      ;
; 0.409 ; AMBA:AMBA_H|data2[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.560      ;
; 0.411 ; AMBA:AMBA_H|data2[3]         ; AMBA:AMBA_H|data_out[3] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.562      ;
; 0.416 ; AMBA:AMBA_H|data2[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.567      ;
; 0.437 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.007      ; 0.596      ;
; 0.444 ; AMBA:AMBA_H|data1[1]         ; AMBA:AMBA_H|data_out[1] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.595      ;
; 0.456 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; AMBA:AMBA_H|data1[7]         ; AMBA:AMBA_H|data_out[7] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.607      ;
; 0.460 ; AMBA:AMBA_H|data1[0]         ; AMBA:AMBA_H|data_out[0] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.611      ;
; 0.479 ; modulador:modulador_h|status ; AMBA:AMBA_H|controle[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.004      ; 0.635      ;
; 0.525 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|controle[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.000      ; 0.677      ;
; 0.535 ; AMBA:AMBA_H|controle[1]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.007      ; 0.694      ;
; 0.548 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[3] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.011      ; 0.711      ;
; 0.558 ; modulador:modulador_h|status ; AMBA:AMBA_H|data_out[2] ; G_CLK_TX     ; SYS_CLK     ; 0.000        ; 0.011      ; 0.721      ;
; 0.561 ; AMBA:AMBA_H|data1[6]         ; AMBA:AMBA_H|data_out[6] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.712      ;
; 0.604 ; AMBA:AMBA_H|controle[2]      ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; 0.007      ; 0.763      ;
; 0.641 ; AMBA:AMBA_H|data2[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.792      ;
; 0.669 ; AMBA:AMBA_H|data1[2]         ; AMBA:AMBA_H|data_out[2] ; SYS_CLK      ; SYS_CLK     ; 0.000        ; -0.001     ; 0.820      ;
+-------+------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYS_CLK'                                                                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SYS_CLK ; Rise       ; SYS_CLK                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|controle[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data1[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data2[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA:AMBA_H|data_out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|controle[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data1[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[4]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[5]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[6]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data2[7]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYS_CLK ; Rise       ; AMBA_H|data_out[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYS_CLK ; Rise       ; AMBA_H|data_out[3]|clk  ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'G_CLK_TX'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; G_CLK_TX ; Rise       ; G_CLK_TX                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|aux[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|entrada[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|flag_byte  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|saida[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador:modulador_h|status     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; G_CLK_TX~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|aux[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|entrada[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag_byte|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|flag|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|saida[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; G_CLK_TX ; Rise       ; modulador_h|status|clk           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 1.864 ; 1.864 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 1.788 ; 1.788 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 1.756 ; 1.756 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 1.769 ; 1.769 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 1.860 ; 1.860 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 1.664 ; 1.664 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 1.864 ; 1.864 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 1.682 ; 1.682 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 1.670 ; 1.670 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 3.442 ; 3.442 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 2.563 ; 2.563 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 2.703 ; 2.703 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 3.303 ; 3.303 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 3.442 ; 3.442 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 3.440 ; 3.440 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 3.403 ; 3.403 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 2.538 ; 2.538 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 2.493 ; 2.493 ; Rise       ; SYS_CLK         ;
; valid       ; SYS_CLK    ; 2.645 ; 2.645 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -1.428 ; -1.428 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -1.654 ; -1.654 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -1.428 ; -1.428 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -1.555 ; -1.555 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -1.740 ; -1.740 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -1.539 ; -1.539 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -1.744 ; -1.744 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -1.559 ; -1.559 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -1.547 ; -1.547 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -1.652 ; -1.652 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -1.652 ; -1.652 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -1.720 ; -1.720 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -2.802 ; -2.802 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -2.941 ; -2.941 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -2.939 ; -2.939 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -2.902 ; -2.902 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -2.085 ; -2.085 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -2.156 ; -2.156 ; Rise       ; SYS_CLK         ;
; valid       ; SYS_CLK    ; -2.142 ; -2.142 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 3.971 ; 3.971 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.893 ; 3.893 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 3.773 ; 3.773 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.971 ; 3.971 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.681 ; 3.681 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.943 ; 3.943 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 3.865 ; 3.865 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.745 ; 3.745 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.776 ; 3.776 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 3.847 ; 3.847 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.923 ; 3.923 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.890 ; 3.890 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.768 ; 3.768 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.792 ; 3.792 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.883 ; 3.883 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.923 ; 3.923 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.889 ; 3.889 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.768 ; 3.768 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.874 ; 3.874 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 3.681 ; 3.681 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.893 ; 3.893 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 3.773 ; 3.773 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.971 ; 3.971 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.681 ; 3.681 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.943 ; 3.943 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 3.865 ; 3.865 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.745 ; 3.745 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.776 ; 3.776 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 3.847 ; 3.847 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.768 ; 3.768 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.890 ; 3.890 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.768 ; 3.768 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.792 ; 3.792 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.883 ; 3.883 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.923 ; 3.923 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.889 ; 3.889 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.768 ; 3.768 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.874 ; 3.874 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.655  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  G_CLK_TX        ; -5.655  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  SYS_CLK         ; -1.032  ; 0.326 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -66.954 ; 0.0   ; 0.0      ; 0.0     ; -59.474             ;
;  G_CLK_TX        ; -61.777 ; 0.000 ; N/A      ; N/A     ; -24.849             ;
;  SYS_CLK         ; -5.177  ; 0.000 ; N/A      ; N/A     ; -34.625             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; 4.184 ; 4.184 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; 3.931 ; 3.931 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; 3.900 ; 3.900 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; 3.886 ; 3.886 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; 4.177 ; 4.177 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; 3.637 ; 3.637 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; 4.184 ; 4.184 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; 3.663 ; 3.663 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; 3.642 ; 3.642 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; 7.942 ; 7.942 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; 5.921 ; 5.921 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; 6.214 ; 6.214 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; 7.652 ; 7.652 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; 7.900 ; 7.900 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; 7.942 ; 7.942 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; 7.815 ; 7.815 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; 5.897 ; 5.897 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; 5.756 ; 5.756 ; Rise       ; SYS_CLK         ;
; valid       ; SYS_CLK    ; 6.042 ; 6.042 ; Rise       ; SYS_CLK         ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; Data_in[*]  ; SYS_CLK    ; -1.428 ; -1.428 ; Rise       ; SYS_CLK         ;
;  Data_in[0] ; SYS_CLK    ; -1.654 ; -1.654 ; Rise       ; SYS_CLK         ;
;  Data_in[1] ; SYS_CLK    ; -1.428 ; -1.428 ; Rise       ; SYS_CLK         ;
;  Data_in[2] ; SYS_CLK    ; -1.555 ; -1.555 ; Rise       ; SYS_CLK         ;
;  Data_in[3] ; SYS_CLK    ; -1.740 ; -1.740 ; Rise       ; SYS_CLK         ;
;  Data_in[4] ; SYS_CLK    ; -1.539 ; -1.539 ; Rise       ; SYS_CLK         ;
;  Data_in[5] ; SYS_CLK    ; -1.744 ; -1.744 ; Rise       ; SYS_CLK         ;
;  Data_in[6] ; SYS_CLK    ; -1.559 ; -1.559 ; Rise       ; SYS_CLK         ;
;  Data_in[7] ; SYS_CLK    ; -1.547 ; -1.547 ; Rise       ; SYS_CLK         ;
; addr[*]     ; SYS_CLK    ; -1.652 ; -1.652 ; Rise       ; SYS_CLK         ;
;  addr[0]    ; SYS_CLK    ; -1.652 ; -1.652 ; Rise       ; SYS_CLK         ;
;  addr[1]    ; SYS_CLK    ; -1.720 ; -1.720 ; Rise       ; SYS_CLK         ;
;  addr[2]    ; SYS_CLK    ; -2.802 ; -2.802 ; Rise       ; SYS_CLK         ;
;  addr[3]    ; SYS_CLK    ; -2.941 ; -2.941 ; Rise       ; SYS_CLK         ;
;  addr[4]    ; SYS_CLK    ; -2.939 ; -2.939 ; Rise       ; SYS_CLK         ;
;  addr[5]    ; SYS_CLK    ; -2.902 ; -2.902 ; Rise       ; SYS_CLK         ;
;  addr[6]    ; SYS_CLK    ; -2.085 ; -2.085 ; Rise       ; SYS_CLK         ;
;  addr[7]    ; SYS_CLK    ; -2.156 ; -2.156 ; Rise       ; SYS_CLK         ;
; valid       ; SYS_CLK    ; -2.142 ; -2.142 ; Rise       ; SYS_CLK         ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 7.419 ; 7.419 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 7.176 ; 7.176 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 7.060 ; 7.060 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 7.419 ; 7.419 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 6.791 ; 6.791 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 7.322 ; 7.322 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 7.179 ; 7.179 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 6.857 ; 6.857 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 7.056 ; 7.056 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 7.142 ; 7.142 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 7.248 ; 7.248 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 7.188 ; 7.188 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 6.881 ; 6.881 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 6.907 ; 6.907 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 7.163 ; 7.163 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 7.248 ; 7.248 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 7.175 ; 7.175 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 6.880 ; 6.880 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 7.173 ; 7.173 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; OUT[*]       ; G_CLK_TX   ; 3.681 ; 3.681 ; Rise       ; G_CLK_TX        ;
;  OUT[0]      ; G_CLK_TX   ; 3.893 ; 3.893 ; Rise       ; G_CLK_TX        ;
;  OUT[1]      ; G_CLK_TX   ; 3.773 ; 3.773 ; Rise       ; G_CLK_TX        ;
;  OUT[2]      ; G_CLK_TX   ; 3.971 ; 3.971 ; Rise       ; G_CLK_TX        ;
;  OUT[3]      ; G_CLK_TX   ; 3.681 ; 3.681 ; Rise       ; G_CLK_TX        ;
;  OUT[4]      ; G_CLK_TX   ; 3.943 ; 3.943 ; Rise       ; G_CLK_TX        ;
;  OUT[5]      ; G_CLK_TX   ; 3.865 ; 3.865 ; Rise       ; G_CLK_TX        ;
;  OUT[6]      ; G_CLK_TX   ; 3.745 ; 3.745 ; Rise       ; G_CLK_TX        ;
;  OUT[7]      ; G_CLK_TX   ; 3.776 ; 3.776 ; Rise       ; G_CLK_TX        ;
; BSG_INT      ; SYS_CLK    ; 3.847 ; 3.847 ; Rise       ; SYS_CLK         ;
; Data_out[*]  ; SYS_CLK    ; 3.768 ; 3.768 ; Rise       ; SYS_CLK         ;
;  Data_out[0] ; SYS_CLK    ; 3.890 ; 3.890 ; Rise       ; SYS_CLK         ;
;  Data_out[1] ; SYS_CLK    ; 3.768 ; 3.768 ; Rise       ; SYS_CLK         ;
;  Data_out[2] ; SYS_CLK    ; 3.792 ; 3.792 ; Rise       ; SYS_CLK         ;
;  Data_out[3] ; SYS_CLK    ; 3.883 ; 3.883 ; Rise       ; SYS_CLK         ;
;  Data_out[4] ; SYS_CLK    ; 3.923 ; 3.923 ; Rise       ; SYS_CLK         ;
;  Data_out[5] ; SYS_CLK    ; 3.889 ; 3.889 ; Rise       ; SYS_CLK         ;
;  Data_out[6] ; SYS_CLK    ; 3.768 ; 3.768 ; Rise       ; SYS_CLK         ;
;  Data_out[7] ; SYS_CLK    ; 3.874 ; 3.874 ; Rise       ; SYS_CLK         ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G_CLK_TX   ; G_CLK_TX ; 1307     ; 0        ; 0        ; 0        ;
; SYS_CLK    ; G_CLK_TX ; 1176     ; 0        ; 0        ; 0        ;
; G_CLK_TX   ; SYS_CLK  ; 3        ; 0        ; 0        ; 0        ;
; SYS_CLK    ; SYS_CLK  ; 22       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; G_CLK_TX   ; G_CLK_TX ; 1307     ; 0        ; 0        ; 0        ;
; SYS_CLK    ; G_CLK_TX ; 1176     ; 0        ; 0        ; 0        ;
; G_CLK_TX   ; SYS_CLK  ; 3        ; 0        ; 0        ; 0        ;
; SYS_CLK    ; SYS_CLK  ; 22       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 254   ; 254  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1.78 SJ Web Edition
    Info: Processing started: Mon Mar 20 15:40:15 2017
Info: Command: quartus_sta BSG -c BSG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BSG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SYS_CLK SYS_CLK
    Info (332105): create_clock -period 1.000 -name G_CLK_TX G_CLK_TX
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.655       -61.777 G_CLK_TX 
    Info (332119):    -1.032        -5.177 SYS_CLK 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 G_CLK_TX 
    Info (332119):     0.858         0.000 SYS_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -34.625 SYS_CLK 
    Info (332119):    -1.631       -24.849 G_CLK_TX 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.381       -12.368 G_CLK_TX 
    Info (332119):     0.211         0.000 SYS_CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 G_CLK_TX 
    Info (332119):     0.326         0.000 SYS_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 SYS_CLK 
    Info (332119):    -1.380       -20.380 G_CLK_TX 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 610 megabytes
    Info: Processing ended: Mon Mar 20 15:40:16 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


