## 应用与交叉学科联系

在前面的章节中，我们已经详细探讨了双极结型晶体管（BJT）中与渡越时间效应和截止频率相关的基本原理和物理机制。我们理解到，晶体管的[频率响应](@entry_id:183149)并非无限，而是受到内部电荷存储和载流子渡越延迟的根本限制。本章的目标是将这些核心概念从理论领域拓展到实际应用中，展示它们如何在[器件表征](@entry_id:1123614)、电路设计、材料工程、[电力](@entry_id:264587)电子和[器件可靠性](@entry_id:1123620)等多个交叉学科领域中发挥关键作用。

本章我们并非要重复讲授基本原理，而是要通过一系列面向应用的场景，揭示这些原理在解决真实世界问题中的效用、扩展和集成。我们将探讨工程师和科学家如何利用对渡越时间的深刻理解来表征和建模器件、优化电路性能、设计更先进的晶体管结构，并预测和缓解高功率应用中的潜在失效模式。通过这些实例，读者将能够建立起从基础物理到尖端技术应用的完整知识体系。

### [器件表征](@entry_id:1123614)与紧凑建模

将晶体管的物理行为转化为电路设计师可以使用的精确模型，是连接[器件物理](@entry_id:180436)与集成电路设计的关键桥梁。[渡越时间](@entry_id:1133357)效应是高频BJT建模的核心，而准确地表征和建模这些效应本身就是一个充满挑战的交叉学科领域，涉及半导体物理、[微波工程](@entry_id:274335)和数值计算。

#### 截止频率的偏置依赖性

晶体管的统一电流增益[截止频率](@entry_id:276383) $f_T$ 并非一个固定不变的参数，而是强烈依赖于工作偏置点，特别是集电极电流 $I_C$。实验测量和理论分析都揭示了 $f_T$ 随 $I_C$ 变化的典型曲线特征：在低电流区，$f_T$ 随 $I_C$ 的增加而增加；在中等电流区达到一个峰值；在高电流区，则随 $I_C$ 的进一步增加而迅速下降。

这一行为源于总发射极-集电极延迟时间 $\tau_{ec}$ 中不同分量随电流变化的竞争关系。总延迟可以近似表示为：
$$ \tau_{ec} = \frac{C_{je} + C_{\mu}}{g_m} + \tau_F + \tau_C $$
其中 $C_{je}$ 和 $C_{\mu}$ 分别是发射结和集电结的耗尽层电容，$g_m = I_C / V_T$ 是跨导，$\tau_F$ 是正向渡越时间（主要包括基区[渡越时间](@entry_id:1133357) $\tau_B$），而 $\tau_C$ 是集电区渡越时间。

在 **低电流区**，$I_C$ 较小，导致[跨导](@entry_id:274251) $g_m$ 也很小。此时，$\tau_{ec}$ 主要由第一项，即[结电容](@entry_id:159302)充电延迟 $\frac{(C_{je} + C_{\mu})}{g_m} = \frac{(C_{je} + C_{\mu})V_T}{I_C}$ 主导。该延迟与 $I_C$ 成反比，因此随着 $I_C$ 的增加，该延迟减小，从而导致 $f_T = (2\pi \tau_{ec})^{-1}$ 增加。

随着 $I_C$ 进入 **中高电流区**，电容充电延迟项变得可以忽略不计，[渡越时间](@entry_id:1133357) $\tau_F$ 和 $\tau_C$ 成为主导。在理想情况下，这些渡越时间与电流无关。然而，当电流密度非常高时，高注入效应开始显现。其中最关键的是 **基区展宽效应（Kirk效应）**。当流经集电区[空间电荷区](@entry_id:136997)的移动载流子（[NPN晶体管](@entry_id:275698)中的电子）浓度 $n$ 变得与集电区背景施主[掺杂浓度](@entry_id:272646) $N_D$ 相当时，即 $n \approx N_D$，移动的负电荷会中和固定的正离子电荷，导致集电区[空间电荷区](@entry_id:136997)的净[电荷密度](@entry_id:144672) $\rho = q(N_D - n)$ 趋于零甚至变为负值。这使得基区的电学边界“推入”到原本属于集电区的轻掺杂漂移区，导致有效中性基区宽度急剧增加。由于基区[渡越时间](@entry_id:1133357) $\tau_B$ 与基区宽度的平方成正比，基区展宽会使 $\tau_F$ 显著增大。因此，在 **高电流区**，$f_T$ 因为 $\tau_F$ 的急剧增加而滚降  。

理解 $f_T$ 对 $I_C$ 的依赖性对于[射频放大器](@entry_id:267908)等电路的设计至关重要，设计师需要选择最佳的[偏置电流](@entry_id:260952)以获得最大的频率性能。同时，通过分析 $f_T$ 曲线的峰值和[滚降](@entry_id:273187)特性，器件工程师可以诊断和优化晶体管的内部结构，例如通过调整集电区掺杂来推高Kirk效应的起始电流 。

#### 寄生效应与[去嵌入](@entry_id:748235)技术

在晶圆上对高频晶体管进行测量时，我们得到的原始数据不仅包含了晶体管本身的“内在”特性，还混杂了来自测试焊盘（Pads）、连接引线和周围环境的“外在”寄生效应。例如，金属焊盘与其下的衬底之间会形成[寄生电容](@entry_id:270891)（$C_{\text{pad}}$），连接探针和器件的微米级金属线会引入寄生电感（$L_{\text{lead}}$）和电阻。这些外在[寄生元件](@entry_id:1129344)会为高频信号提供额外的通路或引入额外的延迟，从而“污染”测量结果，导致提取出的器件参数（如 $f_T$ 和 $\tau_F$）偏离其真实值 。

为了获得晶体管的真实内在性能，必须从原始测量数据中将这些寄生效应剥离出去，这一过程称为 **[去嵌入](@entry_id:748235)（De-embedding）**。一个典型的[去嵌入](@entry_id:748235)流程包括在同一晶圆上制作专门的“开路”（Open）和“短路”（Short）校准结构，通过测量这些结构来表征寄生网络，然后通过矩阵运算等方法从器件的总体测量结果中减去寄生网络的影响。

未能进行有效[去嵌入](@entry_id:748235)会导致对器件性能的严重误判。例如，[寄生电容](@entry_id:270891)会与内在的结电容并联，使得测量到的总电容偏大。根据关系式 $\tau_{ec} \approx (C_\pi + C_\mu)/g_m$，这会直接导致计算出的总发射极-集电极延迟时间 $\tau_{ec}$ 被高估。一个具体的例子可以量化这种影响：假设测得的 $C_\pi$ 和 $C_\mu$ 中包含了来自焊盘和[边缘场](@entry_id:1125328)的[寄生电容](@entry_id:270891)，那么在[去嵌入](@entry_id:748235)之前计算出的 $\tau_{ec}^{\text{pre}}$ 将会大于[去嵌入](@entry_id:748235)之后得到的真实内在延迟时间 $\tau_{ec}^{\text{post}}$。它们之间的差值 $\Delta \tau_{ec} = \tau_{ec}^{\text{pre}} - \tau_{ec}^{\text{post}}$ 直接等于所有[寄生电容](@entry_id:270891)之和除以跨导 $g_m$。这意味着，对于给定的[寄生电容](@entry_id:270891)，器件的[跨导](@entry_id:274251)越低，寄生效应引入的误差就越大 。因此，精确的[去嵌入](@entry_id:748235)技术对于建立高频器件的准确紧凑模型至关重要。

#### [紧凑模型](@entry_id:1122706)参数的物理映射

电路设计师在进行[电路仿真](@entry_id:271754)时（例如使用SPICE），依赖于一套被称为“紧凑模型”的数学方程和参数来描述晶体管的行为。Gummel-Poon模型是BJT的行业标准模型之一，其成功之处在于模型中的每一个参数都与器件内部的特定物理效应紧密对应。理解这种映射关系是器件工程师和模型工程师的核心工作。

与渡越时间相关的关键Gummel-Poon参数包括：
- **$I_S$ (输运饱和电流)**：决定晶体管基本[电流-电压关系](@entry_id:163680)的核心参数，与器件几何、掺杂和基区少数载流子输运特性（即[Gummel数](@entry_id:1125842)）直接相关。
- **$TF$ (正向[渡越时间](@entry_id:1133357))** 和 **$TR$ (反向渡越时间)**：这两个参数直接对正向和反向工作模式下的总存储电荷进行建模。例如，在[正向有源区](@entry_id:261687)，$TF$ 用于计算[扩散电容](@entry_id:263985) $C_{\text{diff}} = TF \cdot g_m$，这是决定 $f_T$ 的关键因素。$TF$ 本身就概括了基区渡越时间、发射结充电时间和集电区[渡越时间](@entry_id:1133357)等多个延迟分量的总和。
- **$IKF$ (正向[拐点](@entry_id:144929)电流)** 和 **$IKR$ (反向[拐点](@entry_id:144929)电流)**：这两个参数用于描述[电流增益](@entry_id:273397) $\beta$ 在高电流下[滚降](@entry_id:273187)的现象。$IKF$ 定义了高注入效应（包括Kirk效应）开始变得显著的电流水平。
- **$CJE$, $CJC$ (零偏[结电容](@entry_id:159302))**, **$VJE$, $VJC$ ([内建电势](@entry_id:137446))**, **$MJE$, $MJC$ (突变系数)**：这些参数共同描述了发射结和集电结的耗尽层电容及其随偏置电压的变化规律，这对于精确建模低电流区的 $f_T$ 行为至关重要。

通过将这些模型参数与从实验数据（经过精确[去嵌入](@entry_id:748235)）中提取的物理量进行拟合，可以构建一个既能准确预测电路行为，又保留了深刻物理内涵的晶体[管模型](@entry_id:140303) 。

### 电路设计启示

晶体管内部的渡越时间效应最终会以外部可测量的电路性能限制体现出来。对于模拟和[射频电路设计](@entry_id:264367)师而言，理解这些从[器件物理](@entry_id:180436)到电路行为的联系，是实现高性能设计的先决条件。

#### [模拟电路](@entry_id:274672)中的频率响应

在模拟放大器等电路中，晶体管的频率响应直接决定了电路的带宽。基区的电荷[存储效应](@entry_id:149607)，由正向[渡越时间](@entry_id:1133357) $\tau_F$ 体现，直接转化为一个小信号等效电路中的 **[扩散电容](@entry_id:263985)** $C_\pi = \tau_F g_m$。这个电容与晶体管的[输入电阻](@entry_id:178645) $r_\pi = \beta_0 / g_m$ 并联，形成了一个输入低通滤波器。该滤波器的[极点频率](@entry_id:262343) $\omega_p = 1/(r_\pi C_\pi)$，经过化简后可以表示为 $\omega_p = 1/(\beta_0 \tau_F)$，这也被称为 **$\beta$ 截止频率** $\omega_\beta$。这个极点通常是限制[放大器带宽](@entry_id:264064)的因素之一 。

然而，在[共发射极放大器](@entry_id:272876)这类具有反相[电压增益](@entry_id:266814)的电路中，另一个效应往往更为致命——**[密勒效应](@entry_id:272727)（Miller Effect）**。连接在输入端（基极）和输出端（集电极）之间的反馈电容，即集电基极电容 $C_\mu$，其对输入端的影响会被放大。从输入端看，这个电容的等效值 $C_M$ 约为 $C_M = C_\mu (1 - A_v)$，其中 $A_v$ 是从基极到集电极的[电压增益](@entry_id:266814)。由于 $A_v$ 是一个大的负数（例如-80），$(1 - A_v)$ 因子可以达到近百倍，使得一个微小的物理电容 $C_\mu$ 在输入端表现为一个巨大的[等效电容](@entry_id:274130)。这个[密勒电容](@entry_id:268711) $C_M$ 会与输入扩散电容 $C_\pi$ 并联，形成总[输入电容](@entry_id:272919) $C_{\text{in}} = C_\pi + C_M$。在许多实际情况下，$C_M$ 远大于 $C_\pi$，成为决定输入[极点频率](@entry_id:262343) $f_p = 1/(2\pi R_{\text{eq}} C_{\text{in}})$ 的主导因素，从而严重限制电路的可用带宽 。

#### 高电流下的[非线性](@entry_id:637147)与性能退化

除了限制带宽，高电流下的[渡越时间](@entry_id:1133357)相关效应还会破坏电路的线性和稳定性。以一个精密的[威尔逊电流镜](@entry_id:270168)为例，其设计初衷是利用负反馈来提高输出电阻并改善电流匹配精度。然而，当输出晶体管（例如Q3）的工作电流密度高到足以触发Kirk效应时，其内部物理特性会发生剧烈变化。基区展宽不仅导致其 $\beta$ 值和 $f_T$ 下降，还会使其输出特性从高阻的恒流源行为退化为类似[准饱和](@entry_id:1130447)区的低阻行为。这种[输出电阻](@entry_id:276800)的急剧下降破坏了[威尔逊电流镜](@entry_id:270168)赖以实现高性能的反馈环路，导致整个电流镜的输出电阻显著降低。同时，Q3特性的剧烈[非线性](@entry_id:637147)变化也使得输出电流 $I_{out}$ 与参考电流 $I_{ref}$ 的比例不再恒定，从而严重破坏了[电流镜](@entry_id:264819)的线性度和镜像精度 。

#### 偏置对射频性能的优化

对于射频电路，最大化工作频率是首要目标。设计师可以通过调整晶体管的直流偏置来主动优化其高频性能。如前所述，截止频率 $f_T$ 不仅依赖于 $I_C$，也依赖于集电极-基极电压 $V_{CB}$。这是因为集电结电容 $C_\mu$ 是一个耗尽层电容，其值随反向偏置电压的增加而减小，具体关系为 $C_\mu(V_{CB}) \propto (1 + V_{CB}/V_0)^{-m}$。

根据 $f_T$ 的表达式 $f_T = (2\pi (\tau_F + C_\mu/g_m))^{-1}$（此处为简化模型），减小 $C_\mu$ 可以直接减小总延迟时间，从而提高 $f_T$。因此，在允许的电压范围内，增加集电极的[反向偏置](@entry_id:160088) $V_{CB}$ 是提升晶体管速度的有效手段。例如，将一个BJT的 $V_{CB}$ 从 $0\,\mathrm{V}$ 增加到 $5.0\,\mathrm{V}$，可以使其 $C_\mu$ 值减小一半以上，从而可能带来超过15%的 $f_T$ 提升 。这一原理在[射频功率放大器](@entry_id:261873)等需要工作在特定[偏置点](@entry_id:173374)以平衡增益、效率和线性度的应用中尤为重要。

### 先进器件设计与[材料工程](@entry_id:162176)

为了突破传统BJT的性能瓶颈，器件工程师和材料科学家们不断探索新的结构和材料，其核心目标之一就是缩短[载流子渡越时间](@entry_id:1122104)。

#### [结构设计](@entry_id:196229)的经典权衡

在传统的同质结BJT设计中，存在着几个难以调和的内在矛盾。为了获得极高的速度，最直接的方法是减小中性基区的宽度 $W_B$，因为基区[渡越时间](@entry_id:1133357) $\tau_B$ 与 $W_B^2$ 成正比。然而，一个极薄的基区会带来两个严重的负面后果：
1.  **基区电阻增大**：基区电阻 $R_B$ 与基区薄层电阻成正比，而[薄层电阻](@entry_id:199038)反比于基区宽度 $W_B$。过高的 $R_B$ 不仅会增加噪声，还会与结电容形成[RC时间常数](@entry_id:263919)，限制晶体管的最大振荡频率 $f_{max}$。
2.  **[厄利效应](@entry_id:269996)（Early Effect）加剧**：[厄利效应](@entry_id:269996)指的是基区宽度受集电极-基极电压 $V_{CB}$ 调制。对于一个很薄的基区，即使 $V_{CB}$ 引起的耗尽层宽度变化很小，其占整个基区宽度的比例也会很大，导致输出特性[曲线的斜率](@entry_id:178976)增大（即[输出电阻](@entry_id:276800)减小），[厄利电压](@entry_id:265482) $V_A$ 降低。

试图通过增加基区[掺杂浓度](@entry_id:272646) $N_{A,B}$ 来降低基区电阻和抑制[厄利效应](@entry_id:269996)，又会带来新的问题：过高的基区掺杂会降低发射结的注入效率，从而牺牲[电流增益](@entry_id:273397) $\beta$ 。

#### 异质结与[能带工程](@entry_id:1121337)

为了打破上述经典权衡，研究人员引入了 **[异质结双极晶体管](@entry_id:265377)（HBT）**，其中最成功的商业化例子是 **硅锗（SiGe）HBT**。其核心思想是 **[能带工程](@entry_id:1121337)（Bandgap Engineering）**。

通过在硅基BJT的基区中引入锗，可以实现两方面革命性的改进：
1.  **提升注入效率**：SiGe的[带隙](@entry_id:138445)比Si窄。在Si（发射极）-SiGe（基区）[异质结](@entry_id:196407)处，大部分的[带隙](@entry_id:138445)差体现在价带上，形成一个对从基区反向注入到发射区的空穴的势垒 $\Delta E_v$。这个势垒极大地抑制了空穴的反向注入电流，从而使得发射极注入效率 $\gamma$ 即使在基区[掺杂浓度](@entry_id:272646)远高于传统BJT的情况下也能保持非常高。这成功地[解耦](@entry_id:160890)了基区掺杂（用于降低$R_B$和提高$V_A$）和注入效率之间的矛盾。
2.  **缩短基区[渡越时间](@entry_id:1133357)**：通过在基区中形成锗组分的渐变分布（从发射极端到集电极端逐渐增加），可以使得基区的导带能级 $E_c(x)$ 形成一个平滑的斜坡。这个倾斜的能带会产生一个内建的[准电场](@entry_id:1130430)，对注入到基区的电子提供一个额外的漂移力，驱使它们快速穿过基区。这种 **[漂移输运](@entry_id:1123989)** 远快于传统的扩散输运，从而在不极端减小物理基区宽度的情况下，也能极大地缩短有效基区渡越时间 $\tau_B$ 。

[SiGe HBT](@entry_id:1131615)的出现，通过[能带工程](@entry_id:1121337)同时解决了降低 $R_B$、提高 $V_A$ 和缩短 $\tau_B$ 的难题，是现代射频和高速通信芯片的核心技术之一  。

#### 集电区工程与速度-电压权衡

除了基区，集电区的渡越时间 $\tau_C$ 也是总延迟的重要组成部分。通过对集电区进行精心的[掺杂分布](@entry_id:1123928)设计，即 **集电区工程**，可以优化这一延迟。例如，采用 **“逆掺杂”（Retrograde Doping）** 剖面，即[掺杂浓度](@entry_id:272646)从靠近基区的一侧向集电极接触区逐渐增加。这种掺杂梯度同样会在集电区内产生一个辅助电场，加速电子漂移，从而在不牺牲击穿电压的前提下有效降低 $\tau_C$，进一步提升 $f_T$ 。

然而，在追求速度的极致时，器件工程师必须面对一个更为根本的限制：**[击穿电压](@entry_id:265833)（$BV$）与[截止频率](@entry_id:276383)（$f_T$）之间的权衡**。为了获得高[击穿电压](@entry_id:265833)，通常需要一个宽而轻掺杂的集电区来承受高电场。但这直接导致了更长的集电区[渡越时间](@entry_id:1133357) $\tau_C$ 和更低的 $f_T$。反之，为了追求高 $f_T$，需要一个薄的集电区以缩短 $\tau_C$，但这又会牺牲[击穿电压](@entry_id:265833)。对于给定的半导体材料，其 $BV \cdot f_T$ 的乘积存在一个理论上限，这个极限被称为 **约翰逊极限（Johnson Limit）**。这个极限值约等于材料的临界[击穿场强](@entry_id:182589) $E_{\text{crit}}$ 与载流子饱和漂移速度 $v_{\text{sat}}$ 的乘积除以 $2\pi$。这意味着，对于硅或砷化镓等特定材料，不可能同时任意地提高击穿电压和运行速度，二者之间存在此消彼长的关系。这一基本权衡是所有高频[功率晶体管](@entry_id:1130086)设计的核心制约因素 。

### [电力](@entry_id:264587)电子与可靠性

渡越时间及其相关的高注入效应不仅是小信号射频应用的核心，在以大信号开关动作为主的[电力](@entry_id:264587)电子领域，它们同样扮演着决定性角色，并直接关系到器件的效率和可靠性。

#### [准饱和](@entry_id:1130447)与开关速度

在[功率BJT](@entry_id:276197)中，为了处理大电流，器件通常具有一个宽而轻掺杂的集电区。当器件被驱动到高电流密度，特别是超过Kirk效应阈值时，基区展宽效应会导致大量电荷（电子-空穴对）涌入并存储在原本是耗尽区的集电区内。这个区域的电场崩溃，但由于集电极-发射极之间仍有电压，器件并未进入硬饱和状态。这种工作状态被称为 **[准饱和](@entry_id:1130447)（Quasi-saturation）**。

[准饱和](@entry_id:1130447)状态下，在集电区形成了一个巨大的[存储电荷](@entry_id:1132461)“水库”。在器件的关断过程中，这些电荷必须被清除。由于它们位于一个低电场区域，清除过程缓慢，主要依赖于复合和扩散。这导致了非常长的存储时间（storage time）和下降时间（fall time），极大地拖慢了器件的开关速度。缓慢的开关过程意味着在电压和电流同时都很高的状态下[停留时间](@entry_id:263953)更长，从而产生巨大的[开关损耗](@entry_id:1132728)，降低了整个电源转换系统的效率 。

#### [二次击穿](@entry_id:1131355)与[器件可靠性](@entry_id:1123620)

[准饱和](@entry_id:1130447)状态不仅影响效率，还对器件的可靠性构成致命威胁。在关断期间，当器件承受高电压并试图清除大量存储电荷时，电流在芯片内部的分布很容易变得不均匀。任何微小的工艺不均匀或温度梯度都可能导致电流向某个局部区域集中，形成 **电流细丝（Current Filament）**。由于硅的 $V_{BE}$ 具有负温度系数，这个局部区域的温度升高会使其导通电压下降，从而吸引更多电流，形成恶性循环的热失控。最终，局部温度急剧升高，足以熔化半导体材料，导致器件的永久性损坏。这种在高压大电流下由热失控引发的破坏性失效被称为 **二次击穿（Secondary Breakdown）**。[准饱和](@entry_id:1130447)状态下的大量移动存储电荷为二次击穿的发生提供了“燃料”，极大地增加了器件在此条件下的风险 。

#### 自热效应对高频性能的影响

在高功率工作条件下，晶体管内部的功率耗散（主要是 $P_D = I_C V_{CE}$）会通过其热阻 $R_{th}$ 导致结温显著升高。温度的升高会反过来影响载流子的输运特性。其中一个关键影响是，随着[晶格振动](@entry_id:140970)加剧，载流子饱和[漂移速度](@entry_id:262489) $v_{sat}$ 会随温度的升高而降低。由于集电区渡越时间 $\tau_{CSCR}$ 与 $v_{sat}$ 成反比，温度升高会导致 $\tau_{CSCR}$ 增加，从而使总[渡越时间](@entry_id:1133357) $\tau_{EC}$ 变长，最终导致[截止频率](@entry_id:276383) $f_T$ 的下降。这种由功率耗散引起的性能退化被称为 **[自热效应](@entry_id:1131412)**，是高功率[射频放大器](@entry_id:267908)设计中必须考虑的重要因素。可以通过建立电-热耦合模型来预测这种性能退化，其相对变化量 $\Delta f_T / f_{T0}$ 与功率耗散 $P_D$ 和多个物理参数（包括饱和速度的温度系数 $\alpha_v$）成正比 。

### 器件物理前沿

随着晶体管特征尺寸不断缩小至纳米尺度，一些在宏观器件中被忽略的物理效应开始变得重要，甚至成为主导，挑战着我们基于经典漂移-[扩散模型](@entry_id:142185)的认知。

#### [准弹道输运](@entry_id:1130426)

经典的基区渡越时间模型 $\tau_B = W_B^2 / (2D_n)$ 是基于载流子在基区内经历多次散射的 **[扩散输运](@entry_id:150792)** 图像。这个模型成立的前提是基区宽度 $W_B$ 远大于载流子的平均自由程。然而，在现代超高速HBT中，基区宽度可能被缩减到几十纳米甚至更小，这个尺度已经可以与载流子在两次散射之间自由行进的距离相当。

在这种情况下，部分注入到基区的电子可能在经历很少甚至没有散射的情况下，“弹道式”地直接穿过基区。这种介于完全弹道和完全扩散之间的输运机制被称为 **[准弹道输运](@entry_id:1130426)（Quasi-ballistic Transport）**。[准弹道输运](@entry_id:1130426)的速度远快于扩散输运。为了在传统模型框架下描述这种效应，可以引入一个与载流子热速度相关的弹道[渡越时间](@entry_id:1133357) $\tau_{B,\text{ball}} = L_B / v_{\text{ball}}$。总的有效基区渡越时间 $\tau_{B,\text{eff}}$ 可以通过类似电阻并联的马西森定则来近似：$1/\tau_{B,\text{eff}} = 1/\tau_{B,\text{diff}} + 1/\tau_{B,\text{ball}}$。

由于增加了更快的“并行”输运路径，$\tau_{B,\text{eff}}$ 将显著小于纯扩散模型预测的 $\tau_{B,\text{diff}}$。这直接导致了截止频率 $f_T$ 的显著提升。例如，对于一个基宽为30 nm的器件，考虑准弹道效应可以使其 $f_T$ 比纯扩散模型预测的值高出60% 。因此，在对未来纳米级晶体管进行建模和设计时，必须考虑这些非经典输运效应，以准确预测并充分利用其带来的速度优势。