# Codesign - CESI

## Support de TP

[![VHDL](https://img.shields.io/badge/Language-VHDL-orange)](https://www.intel.com/)
[![Status](https://img.shields.io/badge/Status-Valid%C3%A9-green)](https://)

> ðŸ“š [Support de cours - Notion](https://chief-violin-c20.notion.site/TP-VHDL-Codesign-2026-2be3b9c822568011b904e0d58f24585e)

## Exercice 1 - Compteur 0 -> 15

**Objectif**  
Ecrire en VHDL un compteur 4 bits allant de **0 a 15**, puis realiser sa simulation.

**Livrables**

- Code VHDL du compteur
- Testbench de simulation

![alt text](../doc/compteur_de_0_a_15.JPG)

Statut: exercice realise et valide.

## Outils utilises

- Quartus Prime 18
- ModelSim
- Carte FPGA DE0-Nano

## Auteur

DBIBIH Oussama
