处理器与主存储器的物理连接与信号交互是计算机执行指令的基础。

## 物理总线结构

1. **地址总线 (Address Bus)**: **单向**，由 CPU 发出地址信号送往存储器。由 [[MAR与MDR|MAR]] 驱动。
2. **数据总线 (Data Bus)**: **双向**，承载 CPU 与主存之间的数据交换。连接到 [[MAR与MDR|MDR]]。
3. **控制总线 (Control Bus)**:
    - **读/写命令**: **单向**，由 CPU 发出。
    - **状态反馈**: 如 [[MFC信号]] (Memory Finish Control)，由**存储器发往 CPU**，通知操作已完成。 #重点

![[Pasted image 20260114171725.png]]

## 交互逻辑与时序

- **交互界面**: 处理器通过 [[MAR与MDR]] 两个专用寄存器与主存进行数据交换。
- **操作流程**: 具体的动态执行步骤详见 [[主存读写操作过程]]。

## 性能匹配问题 #重点 

- **现状**: 尽管内存技术（如 DDR1-DDR5）在不断演进，但“**高速 CPU 与低速主存**”的速度差异依然显著。
- **影响**: 存储器的响应速度成为了制约计算机性能的瓶颈。
- **对策**: 引入 [[Cache]] (高速缓存)，利用其与 CPU 寄存器相同的制造工艺（速度匹配）来弥补主存的慢速，实现速度上的缓冲。

