

================================================================
== Vivado HLS Report for 'maxCut'
================================================================
* Date:           Tue Dec  3 21:07:25 2024

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        MAXCUT_HLS
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.510|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+----------+-----+----------+---------+
    |     Latency    |    Interval    | Pipeline|
    | min |    max   | min |    max   |   Type  |
    +-----+----------+-----+----------+---------+
    |  249|  38250289|  249|  38250289|   none  |
    +-----+----------+-----+----------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------------------+-----+----------+----------+-----------+-----------+------------+----------+
        |                          |     Latency    | Iteration|  Initiation Interval  |    Trip    |          |
        |         Loop Name        | min |    max   |  Latency |  achieved |   target  |    Count   | Pipelined|
        +--------------------------+-----+----------+----------+-----------+-----------+------------+----------+
        |- memset_matrix           |   41|        41|         7|          -|          -|           6|    no    |
        | + memset_matrix          |    5|         5|         1|          -|          -|           6|    no    |
        |- Loop 2                  |   84|        84|        14|          -|          -|           6|    no    |
        | + Loop 2.1               |   12|        12|         2|          -|          -|           6|    no    |
        |- memset_currentSolution  |    5|         5|         1|          -|          -|           6|    no    |
        |- Loop 4                  |    6|         6|         1|          -|          -|           6|    no    |
        |- Loop 5                  |   77|  38250116| 77 ~ 153 |          -|          -| 1 ~ 250000 |    no    |
        | + Loop 5.1               |   36|        36|         6|          -|          -|           6|    no    |
        |- Loop 6                  |   30|        30|         5|          -|          -|           6|    no    |
        +--------------------------+-----+----------+----------+-----------+-----------+------------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      1|       -|      -|
|Expression       |        -|     37|       0|   1738|
|FIFO             |        -|      -|       -|      -|
|Instance         |        0|      -|    1185|    733|
|Memory           |        0|      -|     104|     15|
|Multiplexer      |        -|      -|       -|   1160|
|Register         |        -|      -|    1378|      -|
+-----------------+---------+-------+--------+-------+
|Total            |        0|     38|    2667|   3646|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        0|     17|       2|      6|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-------------------------+-----------------------+---------+-------+-----+-----+
    |         Instance        |         Module        | BRAM_18K| DSP48E|  FF | LUT |
    +-------------------------+-----------------------+---------+-------+-----+-----+
    |maxCut_AXILiteS_s_axi_U  |maxCut_AXILiteS_s_axi  |        0|      0|   36|   40|
    |maxCut_sdiv_32ns_eOg_U3  |maxCut_sdiv_32ns_eOg   |        0|      0|  394|  238|
    |maxCut_urem_29ns_cud_U1  |maxCut_urem_29ns_cud   |        0|      0|  361|  217|
    |maxCut_urem_32ns_dEe_U2  |maxCut_urem_32ns_dEe   |        0|      0|  394|  238|
    +-------------------------+-----------------------+---------+-------+-----+-----+
    |Total                    |                       |        0|      0| 1185|  733|
    +-------------------------+-----------------------+---------+-------+-----+-----+

    * DSP48: 
    +-------------------------+----------------------+-----------+
    |         Instance        |        Module        | Expression|
    +-------------------------+----------------------+-----------+
    |maxCut_mul_mul_8sfYi_U4  |maxCut_mul_mul_8sfYi  |  i0 * i1  |
    +-------------------------+----------------------+-----------+

    * Memory: 
    +-------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |       Memory      |        Module        | BRAM_18K| FF | LUT| Words| Bits| Banks| W*Bits*Banks|
    +-------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |currentSolution_U  |maxCut_currentSolbkb  |        0|  64|   3|     6|   32|     1|          192|
    |matrix_U           |maxCut_matrix         |        0|  40|  12|    36|   20|     1|          720|
    +-------------------+----------------------+---------+----+----+------+-----+------+-------------+
    |Total              |                      |        0| 104|  15|    42|   52|     2|          912|
    +-------------------+----------------------+---------+----+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------------+----------+-------+---+----+------------+------------+
    |              Variable Name              | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------------+----------+-------+---+----+------------+------------+
    |mul1_fu_1307_p2                          |     *    |      5|  0|  28|          38|          39|
    |mul2_fu_1343_p2                          |     *    |      4|  0|  32|          28|          29|
    |mul3_fu_1374_p2                          |     *    |      4|  0|  22|          32|          33|
    |mul4_fu_1501_p2                          |     *    |      4|  0|  22|          33|          32|
    |mul7_fu_1128_p2                          |     *    |      4|  0|  22|          32|          33|
    |mul_fu_1016_p2                           |     *    |      4|  0|  22|          32|          33|
    |ret_V_fu_1298_p2                         |     *    |      2|  0|  36|          28|          10|
    |tmp_20_fu_1087_p2                        |     *    |      2|  0|  20|          32|          25|
    |tmp_23_fu_999_p2                         |     *    |      2|  0|  20|          20|          32|
    |tmp_35_fu_1357_p2                        |     *    |      2|  0|  20|          32|          17|
    |tmp_i2_fu_1113_p2                        |     *    |      4|  0|  20|          32|          32|
    |i_V_1_fu_714_p2                          |     +    |      0|  0|  12|           3|           1|
    |i_V_2_fu_1472_p2                         |     +    |      0|  0|  12|           3|           1|
    |i_V_fu_573_p2                            |     +    |      0|  0|  12|           3|           1|
    |indvarinc1_fu_535_p2                     |     +    |      0|  0|  12|           3|           1|
    |indvarinc2_fu_691_p2                     |     +    |      0|  0|  12|           3|           1|
    |indvarinc_fu_499_p2                      |     +    |      0|  0|  12|           3|           1|
    |iterate_V_fu_841_p2                      |     +    |      0|  0|  25|          18|           1|
    |j_V_1_fu_971_p2                          |     +    |      0|  0|  12|           3|           1|
    |j_V_fu_615_p2                            |     +    |      0|  0|  12|           3|           1|
    |localFieldVal_1_fu_1072_p2               |     +    |      0|  0|  32|          25|          25|
    |phitmp_fu_1460_p2                        |     +    |      0|  0|  35|          28|          10|
    |tmp5_fu_1177_p2                          |     +    |      0|  0|  29|          22|          10|
    |tmp_11_fu_653_p2                         |     +    |      0|  0|  15|           7|           7|
    |tmp_44_i_fu_1186_p2                      |     +    |      0|  0|  39|          32|          32|
    |tmp_52_fu_986_p2                         |     +    |      0|  0|  15|           7|           7|
    |tmp_5_fu_545_p2                          |     +    |      0|  0|  15|           7|           7|
    |grp_fu_1107_p0                           |     -    |      0|  0|  39|          32|          32|
    |neg_mul1_fu_1390_p2                      |     -    |      0|  0|  72|           1|          65|
    |neg_mul2_fu_1537_p2                      |     -    |      0|  0|  72|           1|          65|
    |neg_mul8_fu_1144_p2                      |     -    |      0|  0|  72|           1|          65|
    |neg_mul_fu_1032_p2                       |     -    |      0|  0|  72|           1|          65|
    |neg_ti1_fu_1165_p2                       |     -    |      0|  0|  29|           1|          22|
    |neg_ti2_fu_1419_p2                       |     -    |      0|  0|  39|           1|          32|
    |neg_ti3_fu_1562_p2                       |     -    |      0|  0|  15|           1|           8|
    |neg_ti_fu_1056_p2                        |     -    |      0|  0|  32|           1|          25|
    |tmp_19_fu_1078_p2                        |     -    |      0|  0|  32|           1|          25|
    |tmp_1_fu_529_p2                          |     -    |      0|  0|  15|           7|           7|
    |tmp_30_fu_1332_p2                        |     -    |      0|  0|  39|           1|          32|
    |tmp_51_fu_959_p2                         |     -    |      0|  0|  15|           7|           7|
    |tmp_8_fu_603_p2                          |     -    |      0|  0|  15|           7|           7|
    |ap_block_state5                          |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_data_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_data_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_dest_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_dest_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_id_V_0_load_A             |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_id_V_0_load_B             |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_keep_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_keep_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_strb_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_strb_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_user_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_stream_V_user_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |or_cond_fu_1454_p2                       |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_data_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_data_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_dest_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_dest_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_id_V_1_load_A            |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_id_V_1_load_B            |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_keep_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_keep_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_last_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_last_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_strb_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_strb_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_user_V_1_load_A          |    and   |      0|  0|   2|           1|           1|
    |output_stream_V_user_V_1_load_B          |    and   |      0|  0|   2|           1|           1|
    |exitcond1_fu_567_p2                      |   icmp   |      0|  0|   9|           3|           3|
    |exitcond2_fu_609_p2                      |   icmp   |      0|  0|   9|           3|           3|
    |exitcond3_fu_708_p2                      |   icmp   |      0|  0|   9|           3|           3|
    |exitcond8_fu_965_p2                      |   icmp   |      0|  0|   9|           3|           3|
    |exitcond_fu_1466_p2                      |   icmp   |      0|  0|   9|           3|           3|
    |input_stream_V_data_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |input_stream_V_dest_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |input_stream_V_id_V_0_state_cmp_full     |   icmp   |      0|  0|   8|           2|           1|
    |input_stream_V_keep_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |input_stream_V_strb_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |input_stream_V_user_V_0_state_cmp_full   |   icmp   |      0|  0|   8|           2|           1|
    |output_last_V_fu_1483_p2                 |   icmp   |      0|  0|   9|           3|           3|
    |output_stream_V_data_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |output_stream_V_dest_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |output_stream_V_id_V_1_state_cmp_full    |   icmp   |      0|  0|   8|           2|           1|
    |output_stream_V_keep_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |output_stream_V_last_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |output_stream_V_strb_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |output_stream_V_user_V_1_state_cmp_full  |   icmp   |      0|  0|   8|           2|           1|
    |tmp_17_fu_835_p2                         |   icmp   |      0|  0|  18|          18|          15|
    |tmp_21_fu_1093_p2                        |   icmp   |      0|  0|  18|          32|          10|
    |tmp_29_fu_1326_p2                        |   icmp   |      0|  0|  18|          32|          32|
    |tmp_2_fu_555_p2                          |   icmp   |      0|  0|   9|           3|           3|
    |tmp_37_fu_1437_p2                        |   icmp   |      0|  0|  18|          32|           1|
    |tmp_38_fu_1443_p2                        |   icmp   |      0|  0|  18|          32|           4|
    |tmp_39_fu_1449_p2                        |   icmp   |      0|  0|  18|          32|          17|
    |tmp_3_fu_561_p2                          |   icmp   |      0|  0|   9|           3|           3|
    |tmp_4_fu_702_p2                          |   icmp   |      0|  0|   9|           3|           3|
    |ap_block_state131                        |    or    |      0|  0|   2|           1|           1|
    |tmp_32_fu_792_p2                         |    or    |      0|  0|  16|          16|          16|
    |tmp_47_fu_911_p2                         |    or    |      0|  0|  16|          16|          16|
    |tmp_60_fu_1261_p2                        |    or    |      0|  0|  16|          16|          16|
    |fpga_output_V_fu_1572_p3                 |  select  |      0|  0|   8|           1|           8|
    |p_v1_v_fu_1047_p3                        |  select  |      0|  0|  23|           1|          23|
    |p_v2_v_fu_1159_p3                        |  select  |      0|  0|  22|           1|          22|
    |p_v_v_fu_1552_p3                         |  select  |      0|  0|  23|           1|          23|
    |tmp_15_cast_cast_fu_816_p3               |  select  |      0|  0|  11|           1|          10|
    |tmp_36_fu_1425_p3                        |  select  |      0|  0|  32|           1|          32|
    |tmp_62_fu_1065_p3                        |  select  |      0|  0|  25|           1|          25|
    |tmp_66_fu_1171_p3                        |  select  |      0|  0|  22|           1|          22|
    |tmp_79_fu_1412_p3                        |  select  |      0|  0|  32|           1|          32|
    |ret_V2_i2_fu_887_p2                      |    xor   |      0|  0|   2|           1|           1|
    |ret_V2_i4_fu_1223_p2                     |    xor   |      0|  0|   2|           1|           1|
    |ret_V2_i_fu_768_p2                       |    xor   |      0|  0|   2|           1|           1|
    |tmp_26_fu_756_p2                         |    xor   |      0|  0|   2|           1|           1|
    |tmp_27_fu_762_p2                         |    xor   |      0|  0|   2|           1|           1|
    |tmp_44_fu_875_p2                         |    xor   |      0|  0|   2|           1|           1|
    |tmp_45_fu_881_p2                         |    xor   |      0|  0|   2|           1|           1|
    |tmp_57_fu_1212_p2                        |    xor   |      0|  0|   2|           1|           1|
    |tmp_58_fu_1218_p2                        |    xor   |      0|  0|   2|           1|           1|
    +-----------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                    |          |     37|  0|1738|         898|        1281|
    +-----------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------+-----+-----------+-----+-----------+
    |                Name               | LUT | Input Size| Bits| Total Bits|
    +-----------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                          |  609|        136|    1|        136|
    |currentSolution_address0           |   38|          7|    3|         21|
    |currentSolution_d0                 |   21|          4|   32|        128|
    |input_stream_TDATA_blk_n           |    9|          2|    1|          2|
    |input_stream_V_data_V_0_data_out   |    9|          2|    8|         16|
    |input_stream_V_data_V_0_state      |   15|          3|    2|          6|
    |input_stream_V_dest_V_0_data_out   |    9|          2|    6|         12|
    |input_stream_V_dest_V_0_state      |   15|          3|    2|          6|
    |input_stream_V_id_V_0_data_out     |    9|          2|    5|         10|
    |input_stream_V_id_V_0_state        |   15|          3|    2|          6|
    |input_stream_V_keep_V_0_data_out   |    9|          2|    1|          2|
    |input_stream_V_keep_V_0_state      |   15|          3|    2|          6|
    |input_stream_V_strb_V_0_data_out   |    9|          2|    1|          2|
    |input_stream_V_strb_V_0_state      |   15|          3|    2|          6|
    |input_stream_V_user_V_0_data_out   |    9|          2|    2|          4|
    |input_stream_V_user_V_0_state      |   15|          3|    2|          6|
    |invdar1_reg_355                    |    9|          2|    3|          6|
    |invdar2_reg_388                    |    9|          2|    3|          6|
    |invdar_reg_343                     |    9|          2|    3|          6|
    |lfsr_V                             |    9|          2|   16|         32|
    |localFieldVal_reg_444              |    9|          2|   25|         50|
    |matrix_address0                    |   21|          4|    6|         24|
    |matrix_d0                          |   15|          3|   20|         60|
    |output_stream_TDATA_blk_n          |    9|          2|    1|          2|
    |output_stream_V_data_V_1_data_out  |    9|          2|    8|         16|
    |output_stream_V_data_V_1_state     |   15|          3|    2|          6|
    |output_stream_V_dest_V_1_data_out  |    9|          2|    6|         12|
    |output_stream_V_dest_V_1_state     |   15|          3|    2|          6|
    |output_stream_V_id_V_1_data_out    |    9|          2|    5|         10|
    |output_stream_V_id_V_1_state       |   15|          3|    2|          6|
    |output_stream_V_keep_V_1_data_out  |    9|          2|    1|          2|
    |output_stream_V_keep_V_1_state     |   15|          3|    2|          6|
    |output_stream_V_last_V_1_data_out  |    9|          2|    1|          2|
    |output_stream_V_last_V_1_state     |   15|          3|    2|          6|
    |output_stream_V_strb_V_1_data_out  |    9|          2|    1|          2|
    |output_stream_V_strb_V_1_state     |   15|          3|    2|          6|
    |output_stream_V_user_V_1_data_out  |    9|          2|    2|          4|
    |output_stream_V_user_V_1_state     |   15|          3|    2|          6|
    |p_4_reg_410                        |    9|          2|   18|         36|
    |p_6_reg_433                        |    9|          2|    3|          6|
    |p_s_reg_399                        |    9|          2|    3|          6|
    |phi_mul_reg_421                    |    9|          2|   28|         56|
    |prob_reg_456                       |    9|          2|   32|         64|
    |t_V_1_reg_377                      |    9|          2|    3|          6|
    |t_V_2_reg_467                      |    9|          2|    3|          6|
    |t_V_reg_366                        |    9|          2|    3|          6|
    |temperature_fu_228                 |    9|          2|   32|         64|
    +-----------------------------------+-----+-----------+-----+-----------+
    |Total                              | 1160|        251|  312|        895|
    +-----------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+-----+----+-----+-----------+
    |                Name                |  FF | LUT| Bits| Const Bits|
    +------------------------------------+-----+----+-----+-----------+
    |ap_CS_fsm                           |  135|   0|  135|          0|
    |currentSolution_addr_2_reg_1752     |    3|   0|    3|          0|
    |deltaEnergy_reg_1811                |   32|   0|   32|          0|
    |i_V_2_reg_1916                      |    3|   0|    3|          0|
    |i_V_reg_1640                        |    3|   0|    3|          0|
    |indvarinc_reg_1586                  |    3|   0|    3|          0|
    |input_stream_V_data_V_0_payload_A   |    8|   0|    8|          0|
    |input_stream_V_data_V_0_payload_B   |    8|   0|    8|          0|
    |input_stream_V_data_V_0_sel_rd      |    1|   0|    1|          0|
    |input_stream_V_data_V_0_sel_wr      |    1|   0|    1|          0|
    |input_stream_V_data_V_0_state       |    2|   0|    2|          0|
    |input_stream_V_dest_V_0_payload_A   |    6|   0|    6|          0|
    |input_stream_V_dest_V_0_payload_B   |    6|   0|    6|          0|
    |input_stream_V_dest_V_0_sel_rd      |    1|   0|    1|          0|
    |input_stream_V_dest_V_0_sel_wr      |    1|   0|    1|          0|
    |input_stream_V_dest_V_0_state       |    2|   0|    2|          0|
    |input_stream_V_id_V_0_payload_A     |    5|   0|    5|          0|
    |input_stream_V_id_V_0_payload_B     |    5|   0|    5|          0|
    |input_stream_V_id_V_0_sel_rd        |    1|   0|    1|          0|
    |input_stream_V_id_V_0_sel_wr        |    1|   0|    1|          0|
    |input_stream_V_id_V_0_state         |    2|   0|    2|          0|
    |input_stream_V_keep_V_0_payload_A   |    1|   0|    1|          0|
    |input_stream_V_keep_V_0_payload_B   |    1|   0|    1|          0|
    |input_stream_V_keep_V_0_sel_rd      |    1|   0|    1|          0|
    |input_stream_V_keep_V_0_sel_wr      |    1|   0|    1|          0|
    |input_stream_V_keep_V_0_state       |    2|   0|    2|          0|
    |input_stream_V_strb_V_0_payload_A   |    1|   0|    1|          0|
    |input_stream_V_strb_V_0_payload_B   |    1|   0|    1|          0|
    |input_stream_V_strb_V_0_sel_rd      |    1|   0|    1|          0|
    |input_stream_V_strb_V_0_sel_wr      |    1|   0|    1|          0|
    |input_stream_V_strb_V_0_state       |    2|   0|    2|          0|
    |input_stream_V_user_V_0_payload_A   |    2|   0|    2|          0|
    |input_stream_V_user_V_0_payload_B   |    2|   0|    2|          0|
    |input_stream_V_user_V_0_sel_rd      |    1|   0|    1|          0|
    |input_stream_V_user_V_0_sel_wr      |    1|   0|    1|          0|
    |input_stream_V_user_V_0_state       |    2|   0|    2|          0|
    |invdar1_reg_355                     |    3|   0|    3|          0|
    |invdar2_reg_388                     |    3|   0|    3|          0|
    |invdar_reg_343                      |    3|   0|    3|          0|
    |iterate_V_reg_1695                  |   18|   0|   18|          0|
    |j_V_1_reg_1737                      |    3|   0|    3|          0|
    |j_V_reg_1653                        |    3|   0|    3|          0|
    |lfsr_V                              |   16|   0|   32|         16|
    |localFieldVal_reg_444               |   25|   0|   25|          0|
    |matrix_load_reg_1757                |   20|   0|   20|          0|
    |mul1_reg_1870                       |   73|   0|   76|          3|
    |mul3_reg_1892                       |   65|   0|   65|          0|
    |mul4_reg_1937                       |   65|   0|   65|          0|
    |mul7_reg_1844                       |   61|   0|   65|          4|
    |mul_reg_1773                        |   61|   0|   65|          4|
    |output_last_V_reg_1926              |    1|   0|    1|          0|
    |output_stream_V_data_V_1_payload_A  |    8|   0|    8|          0|
    |output_stream_V_data_V_1_payload_B  |    8|   0|    8|          0|
    |output_stream_V_data_V_1_sel_rd     |    1|   0|    1|          0|
    |output_stream_V_data_V_1_sel_wr     |    1|   0|    1|          0|
    |output_stream_V_data_V_1_state      |    2|   0|    2|          0|
    |output_stream_V_dest_V_1_payload_A  |    6|   0|    6|          0|
    |output_stream_V_dest_V_1_payload_B  |    6|   0|    6|          0|
    |output_stream_V_dest_V_1_sel_rd     |    1|   0|    1|          0|
    |output_stream_V_dest_V_1_sel_wr     |    1|   0|    1|          0|
    |output_stream_V_dest_V_1_state      |    2|   0|    2|          0|
    |output_stream_V_id_V_1_payload_A    |    5|   0|    5|          0|
    |output_stream_V_id_V_1_payload_B    |    5|   0|    5|          0|
    |output_stream_V_id_V_1_sel_rd       |    1|   0|    1|          0|
    |output_stream_V_id_V_1_sel_wr       |    1|   0|    1|          0|
    |output_stream_V_id_V_1_state        |    2|   0|    2|          0|
    |output_stream_V_keep_V_1_payload_A  |    1|   0|    1|          0|
    |output_stream_V_keep_V_1_payload_B  |    1|   0|    1|          0|
    |output_stream_V_keep_V_1_sel_rd     |    1|   0|    1|          0|
    |output_stream_V_keep_V_1_sel_wr     |    1|   0|    1|          0|
    |output_stream_V_keep_V_1_state      |    2|   0|    2|          0|
    |output_stream_V_last_V_1_payload_A  |    1|   0|    1|          0|
    |output_stream_V_last_V_1_payload_B  |    1|   0|    1|          0|
    |output_stream_V_last_V_1_sel_rd     |    1|   0|    1|          0|
    |output_stream_V_last_V_1_sel_wr     |    1|   0|    1|          0|
    |output_stream_V_last_V_1_state      |    2|   0|    2|          0|
    |output_stream_V_strb_V_1_payload_A  |    1|   0|    1|          0|
    |output_stream_V_strb_V_1_payload_B  |    1|   0|    1|          0|
    |output_stream_V_strb_V_1_sel_rd     |    1|   0|    1|          0|
    |output_stream_V_strb_V_1_sel_wr     |    1|   0|    1|          0|
    |output_stream_V_strb_V_1_state      |    2|   0|    2|          0|
    |output_stream_V_user_V_1_payload_A  |    2|   0|    2|          0|
    |output_stream_V_user_V_1_payload_B  |    2|   0|    2|          0|
    |output_stream_V_user_V_1_sel_rd     |    1|   0|    1|          0|
    |output_stream_V_user_V_1_sel_wr     |    1|   0|    1|          0|
    |output_stream_V_user_V_1_state      |    2|   0|    2|          0|
    |p_4_reg_410                         |   18|   0|   18|          0|
    |p_6_reg_433                         |    3|   0|    3|          0|
    |p_s_reg_399                         |    3|   0|    3|          0|
    |p_v1_v_reg_1783                     |   23|   0|   23|          0|
    |phi_mul_reg_421                     |   28|   0|   28|          0|
    |prob_reg_456                        |   32|   0|   32|          0|
    |r_V_2_reg_1700                      |   16|   0|   32|         16|
    |reg_495                             |   32|   0|   32|          0|
    |ret_V_reg_1865                      |   35|   0|   38|          3|
    |t_V_1_reg_377                       |    3|   0|    3|          0|
    |t_V_2_reg_467                       |    3|   0|    3|          0|
    |t_V_reg_366                         |    3|   0|    3|          0|
    |temperature_fu_228                  |   32|   0|   32|          0|
    |tmp5_reg_1855                       |   22|   0|   22|          0|
    |tmp_10_reg_1658                     |   19|   0|   19|          0|
    |tmp_11_reg_1663                     |    7|   0|    7|          0|
    |tmp_17_reg_1691                     |    1|   0|    1|          0|
    |tmp_18_reg_1724                     |   29|   0|   64|         35|
    |tmp_19_reg_1794                     |   25|   0|   25|          0|
    |tmp_1_reg_1591                      |    6|   0|    7|          1|
    |tmp_20_reg_1799                     |   32|   0|   32|          0|
    |tmp_21_reg_1807                     |    1|   0|    1|          0|
    |tmp_23_reg_1762                     |   32|   0|   32|          0|
    |tmp_35_reg_1881                     |   32|   0|   32|          0|
    |tmp_43_reg_1709                     |    1|   0|    1|          0|
    |tmp_47_reg_1714                     |   16|   0|   16|          0|
    |tmp_51_reg_1729                     |    6|   0|    7|          1|
    |tmp_53_reg_1767                     |    1|   0|    1|          0|
    |tmp_55_reg_1778                     |   23|   0|   23|          0|
    |tmp_63_reg_1838                     |    1|   0|    1|          0|
    |tmp_65_reg_1849                     |   22|   0|   22|          0|
    |tmp_74_reg_1886                     |    1|   0|    1|          0|
    |tmp_77_reg_1897                     |   16|   0|   16|          0|
    |tmp_80_reg_1931                     |    1|   0|    1|          0|
    |tmp_82_reg_1942                     |   23|   0|   23|          0|
    |tmp_8_reg_1645                      |    6|   0|    7|          1|
    |tmp_dest_V_fu_224                   |    6|   0|    6|          0|
    |tmp_i2_reg_1833                     |   32|   0|   32|          0|
    |tmp_id_V_fu_220                     |    5|   0|    5|          0|
    |tmp_keep_V_fu_208                   |    1|   0|    1|          0|
    |tmp_strb_V_fu_212                   |    1|   0|    1|          0|
    |tmp_user_V_fu_216                   |    2|   0|    2|          0|
    |x_assign_reg_1826                   |   32|   0|   32|          0|
    +------------------------------------+-----+----+-----+-----------+
    |Total                               | 1378|   0| 1462|         84|
    +------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+------------------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  |      Source Object     |    C Type    |
+------------------------+-----+-----+------------+------------------------+--------------+
|s_axi_AXILiteS_AWVALID  |  in |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_AWREADY  | out |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_AWADDR   |  in |    4|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_WVALID   |  in |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_WREADY   | out |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_WDATA    |  in |   32|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_WSTRB    |  in |    4|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_ARVALID  |  in |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_ARREADY  | out |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_ARADDR   |  in |    4|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_RVALID   | out |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_RREADY   |  in |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_RDATA    | out |   32|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_RRESP    | out |    2|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_BVALID   | out |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_BREADY   |  in |    1|    s_axi   |        AXILiteS        |  return void |
|s_axi_AXILiteS_BRESP    | out |    2|    s_axi   |        AXILiteS        |  return void |
|ap_clk                  |  in |    1| ap_ctrl_hs |         maxCut         | return value |
|ap_rst_n                |  in |    1| ap_ctrl_hs |         maxCut         | return value |
|interrupt               | out |    1| ap_ctrl_hs |         maxCut         | return value |
|input_stream_TDATA      |  in |    8|    axis    |  input_stream_V_data_V |    pointer   |
|input_stream_TVALID     |  in |    1|    axis    |  input_stream_V_dest_V |    pointer   |
|input_stream_TREADY     | out |    1|    axis    |  input_stream_V_dest_V |    pointer   |
|input_stream_TDEST      |  in |    6|    axis    |  input_stream_V_dest_V |    pointer   |
|input_stream_TKEEP      |  in |    1|    axis    |  input_stream_V_keep_V |    pointer   |
|input_stream_TSTRB      |  in |    1|    axis    |  input_stream_V_strb_V |    pointer   |
|input_stream_TUSER      |  in |    2|    axis    |  input_stream_V_user_V |    pointer   |
|input_stream_TLAST      |  in |    1|    axis    |  input_stream_V_last_V |    pointer   |
|input_stream_TID        |  in |    5|    axis    |   input_stream_V_id_V  |    pointer   |
|output_stream_TDATA     | out |    8|    axis    | output_stream_V_data_V |    pointer   |
|output_stream_TREADY    |  in |    1|    axis    | output_stream_V_data_V |    pointer   |
|output_stream_TVALID    | out |    1|    axis    | output_stream_V_dest_V |    pointer   |
|output_stream_TDEST     | out |    6|    axis    | output_stream_V_dest_V |    pointer   |
|output_stream_TKEEP     | out |    1|    axis    | output_stream_V_keep_V |    pointer   |
|output_stream_TSTRB     | out |    1|    axis    | output_stream_V_strb_V |    pointer   |
|output_stream_TUSER     | out |    2|    axis    | output_stream_V_user_V |    pointer   |
|output_stream_TLAST     | out |    1|    axis    | output_stream_V_last_V |    pointer   |
|output_stream_TID       | out |    5|    axis    |  output_stream_V_id_V  |    pointer   |
+------------------------+-----+-----+------------+------------------------+--------------+

