"use strict";(self.webpackChunkreti_logiche_esercitazioni=self.webpackChunkreti_logiche_esercitazioni||[]).push([[9583],{55123:(e,n,i)=>{i.r(n),i.d(n,{assets:()=>c,contentTitle:()=>r,default:()=>p,frontMatter:()=>a,metadata:()=>o,toc:()=>d});const o=JSON.parse('{"id":"esercitazioni/Versioni PDF","title":"Versioni PDF","description":"","source":"@site/versioned_docs/version-2025-26/esercitazioni/4. Versioni PDF.mdx","sourceDirName":"esercitazioni","slug":"/esercitazioni/Versioni PDF","permalink":"/reti-logiche-esercitazioni/esercitazioni/Versioni PDF","draft":false,"unlisted":false,"tags":[],"version":"2025-26","sidebarPosition":100,"frontMatter":{"description":"","sidebar_position":100},"sidebar":"esercitazioniSidebar","previous":{"title":"Uso di VS Code","permalink":"/reti-logiche-esercitazioni/esercitazioni/VS-Code"}}');var s=i(74848),t=i(28453);i(86025);const a={description:"",sidebar_position:100},r="Versioni PDF",c={},d=[];function l(e){const n={a:"a",admonition:"admonition",em:"em",h1:"h1",header:"header",li:"li",p:"p",ul:"ul",...(0,t.R)(),...e.components};return(0,s.jsxs)(s.Fragment,{children:[(0,s.jsx)(n.header,{children:(0,s.jsx)(n.h1,{id:"versioni-pdf",children:"Versioni PDF"})}),"\n",(0,s.jsx)(n.p,{children:"Delle versioni in PDF di questa dispensa sono scaricabili dai link sotto indicati."}),"\n",(0,s.jsxs)(n.admonition,{title:"Materiale in costruzione",type:"warning",children:[(0,s.jsxs)(n.p,{children:["Questi PDF sono generati automaticamente con del software ad-hoc e in sviluppo attivo.\r\nPotrebbero esserci errori nel layout, contenuto tagliato, etc.\r\nSiete pregati, nel caso, di ",(0,s.jsx)(n.a,{href:"mailto:raffaele.zippo@ing.unipi.it?subject=Segnalazione%20errori%20dispensa%20Reti%20Logiche",children:"segnalarlo"}),"."]}),(0,s.jsx)(n.p,{children:"Il contenuto \xe8 soggetto ad aggiornamenti anche giorno per giorno."})]}),"\n",(0,s.jsx)(n.p,{children:"Assembler + Verilog"}),"\n",(0,s.jsxs)(n.ul,{children:["\n",(0,s.jsxs)(n.li,{children:["Appunti + documentazione: ",(0,s.jsx)(n.a,{target:"_blank","data-noBrokenLinkCheck":!0,href:i(73175).A+"",children:"qui"}),"."]}),"\n",(0,s.jsxs)(n.li,{children:["Solo documentazione: ",(0,s.jsx)(n.a,{target:"_blank","data-noBrokenLinkCheck":!0,href:i(4903).A+"",children:"qui"}),"."]}),"\n"]}),"\n",(0,s.jsx)(n.p,{children:"Solo Assembler"}),"\n",(0,s.jsxs)(n.ul,{children:["\n",(0,s.jsxs)(n.li,{children:["Appunti + documentazione: ",(0,s.jsx)(n.a,{target:"_blank","data-noBrokenLinkCheck":!0,href:i(79470).A+"",children:"qui"}),"."]}),"\n",(0,s.jsxs)(n.li,{children:["Solo documentazione: ",(0,s.jsx)(n.a,{target:"_blank","data-noBrokenLinkCheck":!0,href:i(76670).A+"",children:"qui"}),"."]}),"\n"]}),"\n",(0,s.jsx)(n.p,{children:"Solo Verilog"}),"\n",(0,s.jsxs)(n.ul,{children:["\n",(0,s.jsxs)(n.li,{children:["Appunti + documentazione: ",(0,s.jsx)(n.a,{target:"_blank","data-noBrokenLinkCheck":!0,href:i(7830).A+"",children:"qui"}),"."]}),"\n",(0,s.jsxs)(n.li,{children:["Solo documentazione: ",(0,s.jsx)(n.a,{target:"_blank","data-noBrokenLinkCheck":!0,href:i(81702).A+"",children:"qui"}),"."]}),"\n"]}),"\n",(0,s.jsx)(n.admonition,{title:"All'esame",type:"danger",children:(0,s.jsxs)(n.p,{children:["In sede d'esame sono ammesse ",(0,s.jsx)("u",{children:"solo"})," dispense del corso e ",(0,s.jsx)("u",{children:"solo se"})," non contenengono esercizi svolti.\r\nQuindi, tra quelle presenti in questa pagina, si potranno usare le versioni ",(0,s.jsx)(n.em,{children:"Solo documentazione"})," ma non le altre."]})})]})}function p(e={}){const{wrapper:n}={...(0,t.R)(),...e.components};return n?(0,s.jsx)(n,{...e,children:(0,s.jsx)(l,{...e})}):l(e)}},79470:(e,n,i)=>{i.d(n,{A:()=>o});const o=i.p+"assets/files/dispensa-esercitazioni-documentazione-assembler-f5e8b1bb2a9918ad6a787906d2503933.pdf"},7830:(e,n,i)=>{i.d(n,{A:()=>o});const o=i.p+"assets/files/dispensa-esercitazioni-documentazione-verilog-36e31b4977a6d2b5479c72c45d860f87.pdf"},73175:(e,n,i)=>{i.d(n,{A:()=>o});const o=i.p+"assets/files/dispensa-esercitazioni-documentazione-e799d1922bc0e0282cc05ba2184412db.pdf"},76670:(e,n,i)=>{i.d(n,{A:()=>o});const o=i.p+"assets/files/dispensa-solo-documentazione-assembler-6d66fa8c930e2c86c4734f0d4613cc1d.pdf"},81702:(e,n,i)=>{i.d(n,{A:()=>o});const o=i.p+"assets/files/dispensa-solo-documentazione-verilog-aebaa70fd73a5ea9b14cf4e09f6808d7.pdf"},4903:(e,n,i)=>{i.d(n,{A:()=>o});const o=i.p+"assets/files/dispensa-solo-documentazione-13d592aabc3aec9940a66bf5807c7ead.pdf"},28453:(e,n,i)=>{i.d(n,{R:()=>a,x:()=>r});var o=i(96540);const s={},t=o.createContext(s);function a(e){const n=o.useContext(t);return o.useMemo((function(){return"function"==typeof e?e(n):{...n,...e}}),[n,e])}function r(e){let n;return n=e.disableParentContext?"function"==typeof e.components?e.components(s):e.components||s:a(e.components),o.createElement(t.Provider,{value:n},e.children)}}}]);