在相同等效閘極氧化層的情形下，抑制住來自汲/源極
電場的影響力，並能夠降低閘極漏電流。於是，有各
式各樣的非典型雙閘極元件被研究與開發出來，且在
可預見之未來，雙閘極元件勢必取代傳統元件，成為
次世代奈米金氧半電晶體元件的主流發展。因此，深
入探討雙閘極元件的電性行為至為迫切。 
對金氧半元件而言，臨界電壓（ Threshold 
Voltage）是最為重要的特性指標，他代表著元件開關
特性與電路操作效率。無論是元件技術或電路分析，
這個指標都是作為設計者第一考量的要素。對雙閘極
元件而言，也是希望能夠有精簡且具有物理意義的模
型，以便能夠有效分析、設計並預測元件之行為。雖
然目前已經有許多臨界電壓之模型，但是皆有其弱
點。有些作法未考慮量子效應，雖然公式較為簡單，
然在實際應用上並不合理。以目前奈米級尺度之元
件，並不能忽略量子效應的影響。但若深入考慮量子
效應，雖然所求之解可能較為精準，但卻往往過份複
雜，無法有效分析。因此，我們研究的方向將首先考
慮無量子效應之模型分析，由定義臨界電壓出發，探
討其問題所在；第二部分則是探討當量子效應產生
時，模型分析的處理方法與未來可能的應變策略。 
三、研究方法及成果 
(A) 研究方法 
本計畫採用之研究方法將分二維的元件模擬設
計 [10] 和解析模型的建立兩種方向來進行探討，實際
的研究步驟如下: 
(1)  精簡的雙閘極臨界電壓模型（不考慮量子效應）: 
 (a) 尋找對雙閘極元件更適合的臨界電壓定義。 
 (b) 各種元件參數對臨界電壓的影響。 
 (c) 改善傳統幾何關係所得到之臨界電壓模型。 
(2)  將載子濃度列入臨界電壓模型的計算求解。 
(3)  考慮量子效應下修正下，求得雙閘極元件之臨界
電壓模型。 
(4)  運用 TCAD 模擬軟體，驗證分析前述模型及其解
果。 
(B) 成果 
(1) 提出對於雙閘極元件創新的臨界電壓思考方式。 
(2) 完成不考慮量子效應下雙閘極元件之臨界電壓模
型。此解析模型包含了符合於雙閘極元件之需
求，且包含所需之元件參數。 
(3) 考慮量子效應下之雙閘極元件之臨界電壓模型。
此模型兼具物理意義與電路實用之價值。 
四、結果與討論 
雙閘極元件之結構及參數定義，如圖一所示。其
臨界電壓模型的討論，主要分成兩大部分：傳統無量
子效應之臨界電壓模型以及考慮量子效應下之模型。 
I. 無量子效應之雙閘極元件臨界電壓模型 
(A) 對稱型之雙閘極元件 
傳統臨界電壓之模型主要由摻雜濃度決定，2ψB
的定義上認定當反轉電荷達到使表面電位彎曲到此量
時可定義為臨界電壓。然而，由於為了避免摻雜飄動
的問題[11]，雙閘極元件一般來說會使用未摻雜的基板
使臨界電壓不受摻雜濃度所控制。若照傳統定義，對
稱型之雙閘極元件臨界電壓將只剩平帶電壓，而非對
稱型則由幾何關係表現之。表一比較了兩種元件之臨
界電壓之值，而圖二則用圖形方式表現非對稱元件利
用幾何關係求得之電位分布。要修正新的臨界電壓模
型，最單純的方法便是定義達臨界電壓時所需的反轉
電荷假設均勻分布於基板之中，如下 
)ln(
sii
TH
MSith Tn
Q
q
kTV += φ ，  (1) 
其中，Vth代表臨界電壓，φMSi代表功函數差，ni為本質
半導體濃度，Tsi為基板厚度，QTH為一由模擬取出的常
數，代表達到臨界情形時所需的片電荷密度(Sheet 
Density)[12]，其值約為 
2101024.3 −×≈ cmQTH 。     (2) 
(B) 非對稱型之雙閘極元件 
傳統非對稱臨界電壓模型，採取幾何關係定義，
有著極為單純而直覺的模型，卻忽略了臨界電壓的意
義在於載子多寡。因此我們藉由載子數量來處理臨界
電壓模型，改善傳統幾何關係定義的缺失。 
非對稱型雙閘極元件內由於載子分佈不均勻的
情況十分明顯，若採用幾何關係定義，會低估了適合
於元件操作的臨界電壓值。因此，我們由載子數量出
發，依據傳統線性電位分布，加總通道內之載子，改
由載子數量評估臨界電壓之大小。比照於對稱型雙閘
極元件，同樣的元件大小必須要有相同之載子數目，
才能做為公平之比較。因此沿著垂直於通道方向積
分，計算其面電荷並求取相等電荷時所需要外加的額
外電壓： 
∫ −SuT isfi dxkT
EE
n
0
)exp(  
∫
Δ++
Δ−−
= SiT oxsi
fb
isf
dx
kT
Vx
TT
Vq
EE
0
)
)
2
(
exp( γ ， (3) 
其中，Tsi為基板厚度，ni為本質半導體濃度（Intrinsic 
Doping Concentration），Ef為費米能階（Fermi Level），
k為波茲曼常數（Boltzmann Constant），T為絕對溫度
（Absolute Temperature），Eis為通道表面無摻雜之費
米能階，ΔVfb為兩閘極之功函數差，γ為氧化層與矽基
板之介電常數比，ΔＶ為所需額外調整之臨界電壓差。
由此方程式，簡化後我們便可以得出非對稱雙閘極元
件與對稱雙閘極元件之臨界電壓差： 
  2
假設α=1 的情形，模型與模擬跑出的值作圖，如
圖六。其為考慮量子效應時，與忽略量子效應時的臨
界電壓差值。實線為由模型計算出的數值，符號則為
由 MEDICI 加入量子效應模型得到的數值。 
比較於模擬的結果，確實略為高估。此為考慮占
據高階能態的電子的結果。並且，基體厚度較大時，
位能井的寬度也較大，各能階之間的能量差也變小，
因此占據高能階的電子比例相對上升，而此一高估臨
界電壓漂移的現象會較為嚴重。 
在α的計算上，由於通道內電子占據之能谷共有
六個。此六能谷中的能階的高低將由電子遭侷限方向
上的等效質量決定。因此我們可將此六能谷共分為兩
群，分別為兩個等效質量較高，能量較低的能谷（g = 
2, meff = 0.916m0），以及四個等效質量較低，能量較高
的能谷（g = 4, meff = 0.19m0）。 
由式(6)，我們可寫出在一特定Ef時，假設 | Ef-En 
| >> kT，則占據此能谷的最低能階（n=0）與第二能階
（n=1）的電子數比為 
])(exp[
)/exp(
)/exp( 1011
10
11
10
11
kT
EE
kTE
kTE
Q
Q −−=−
−=  
故， )]
)
4
3(
)
4
3()
4
7(
(exp[
3
2
3
2
3
2
10
10
11
−
−=
kT
E
Q
Q  
 
11
10 ]76.0exp[ α=−=
kT
E 。 (13) 
同理，我們可寫出在 | Ef-En | >> kT 的假設下
時，占據低能量與高能量能谷的最低能階的電子數比 
)/exp(
)/exp(
101010
202020
10
20
kTEmg
kTEmg
Q
Q
eff
eff
−
−= ]exp[ 1020
1010
2020
kT
EE
mg
mg
eff
eff −−=  
故， 2010
10
20 ]69.0exp[38.4 α=−=
kT
E
Q
Q
。  (14) 
由於我們只考慮此兩能階對電子密度造成的影
響，因此由式(13)及式(14)可將參數α完整表示如式
(15)，並將其與基體厚度的關係作圖如圖七。 
]69.0exp[38.4]76.0exp[1 1010
kT
E
kT
E −+−+=α ，  (15) 
其中， 
3
2
10 )]2
(416.0[
ToxTsi
Vfb
mo
hqE γ+
Δ= 。  (16) 
可看出在基體厚度加大時，高階能階中電子的數目將
漸漸的變的重要而不可忽略。 
由式(13)，(14)與式(15)，我們可寫出考慮前三能
階的臨界電壓漂移，我們並將其對基體厚度與絕緣層
厚度的關係與模擬結果作比較。 如圖八，九。其中橫
軸分別代表基體厚度與絕緣層厚度，縱軸代表臨界電
壓漂移的量。虛線為只考慮最低能階電子的臨界電壓
漂移，實線為考慮前三能階占據電子的臨界電壓漂
移，符號為模擬出來之結果。可以看出經過考慮前三
能階的分析，已修正了在基體厚度較大時，過於高估
臨界電壓的情形。但仍然較模擬的結果略高，原因應
為忽略更高階能階占據電子的影響。 
由以上的推導，我們將完整並考慮量子效應的臨
界電壓整理如下 
fb
siox
siox
symthth VTT
TTVV Δ+
+−= γ
γ
2,
 
]
)2(
ln[)]
2
(ln[
2
fbeff
oxsic
oxsi
sifb
Vqgm
TTN
q
kT
TT
T
kT
Vq
q
kT
Δ
+++
Δ+ α
γπ
γ
h  
3
2
)]
2
(
216
9[
oxsi
fb
eff TT
V
qm
h
γ+
Δ
′+ 。  (17)
 
本文推導出非對稱型雙閘極電晶體之臨界電壓
模型，其中包含了考慮量子效應時的修正項，與原臨
界電壓模型定義的修正。本模型經由二維模擬軟體
MEDICI 驗證，將合理的表現出非對稱型雙閘極電晶
體臨界電壓與元件維度之間的關係，此對於元件的設
計與製造提供一良好的參考。 
考慮量子效應的存在下運用推導出之臨界電壓
模型，我們檢視了此一雙閘極元件縮小化之極限。經
由模型推論的結果，非對稱型雙閘極電晶體在奈米級
元件的情形下將可擁有合理的臨界電壓值，因而在奈
米級元件的世代中仍扮演著一極有潛力的角色。 
五、參考文獻 
[1] ITRS, International Technology Roadmap for 
Semiconductors, 2003 edition.  
[2]  P. Wong, "Beyond the Conventional Transistor", 
IBM J. Res. & Dev., pp. 133-168, March/May 2002.  
[3]  Lo, S.-H.; Buchanan, D.A.; Taur, Y.; Wang, W., 
“Quantum-mechanical modeling of electron 
tunneling current from the inversion layer of 
ultra-thin-oxide nMOSFET's,” IEEE Trans. on 
Electron Device Letters, vol. 18,  pp. 209-211, May 
1997.  
[4]  G. Ribe, J. Mitard, M. Denais, “Review on High-k 
Dielectrics Reliability Issues” IEEE Trans. Electron 
Devices, vol.5, pp. 5-19, 2005. 
[5]  E. P. Gusev, D. A. Buchana, ”Ultrathin high-K gate 
stacks for advanced CMOS devices” in IEDM Tech. 
Dig., pp. 451-454, 2001. 
[6]  Barlage, ”High-Frequency Response of 100nm 
Integrated CMOS Transistors with High-K Gate 
Dielectrics” in IEDM Tech. Dig., pp. 231-234, 2001.  
[7]  Yamaguchi, R. Iijima, T. Ino, “Additional Scattering 
Effects for Mobility Degradation in Hf-silicate Gate 
MISFETs” in IEDM Tech. Dig., pp. 621-624, 2002. 
[8]  C. Hobbs, L. Fonseca, V. Dhandapani, S. 
Samavedam, B. Taylor, J. Grant, L. Dip, D. Triyoso, 
R. Hegde, D. Gilmer, R. Garcia, D. Roan, L. 
Lovejoy, R. Rai, L. Hebert, H. Tseng, B. White and 
P. Tobin, ”Fermi Level Pinning at the PolySi/Metal 
  4
0 1 2 3 4 5 6
0.0
0.1
0.2
0.3
0.4
 
 
T
hr
es
ho
ld
 v
ol
ta
ge
, V
th
 (V
)
Tox(nm)
 Numerical
 Corrected model
 Geometry model
TSi = 8nm
 
 
圖四：非對稱型雙閘極元件之臨界電壓模型比較，此
為比較不同閘極氧化層厚度之臨界電壓。 
 
 
圖五：考慮量子效應下，位能分布之示意圖。 
 
 
0 5 10 15 20 25
0.00
0.05
0.10
0.15
0.20
 
 
Sh
ift
 o
f V
th
 (V
)
TSi(nm)
 Numerical
 "α = 1" model
Tox = 1nm
 
圖六：考慮量子效應下，比較模擬與α = 1 模型之臨界
電壓漂移，可發現只選曲第一能階作為臨界電壓之模
型並不太適合。 
0 5 10 15 20 25
1.0
1.2
1.4
1.6
 
 
α v
al
ue
TSi(nm)
 α value
Tox = 1nm
 
圖七：α值對不同的通道厚度作圖，可發現越後的通道
擁有越大的α值，不能假設為 1。 
 
0 5 10 15 20 25
0.00
0.05
0.10
0.15
0.20
 
 
Sh
ift
 o
f V
th
 (V
)
TSi(nm)
 Numerical
 "α = 1" model
 Eq. (15)
Tox = 1nm
 
Ec(0)-Ef 
x = Tsi 
Ef
γToxTsi
Eo
x = 0 
N+ Poly 
En
x
Ec 
ΔVth
Ec’ 
P+ Poly 
γTox 
圖八：比較α為與式(15)所得之臨界電壓漂移，對於更
厚的通道厚度，此模型能提供更精準的預測。 
 
0 1 2 3 4
0.05
0.10
0.15
 
 
Sh
ift
 o
f V
th
 (V
)
Tox(nm)
 Numerical
 "α = 1" model
 Eq. (15)
TSi = 6nm
圖九：比較α為與式(15)所得之臨界電壓漂移，同樣
的，對於更厚的閘極氧化層厚度，此模型能提供更精
準的預測。 
  6
 了『Memory Device』 section參與，藉此了解此領域的先進們的研究成果，也一睹那
些傑出研究學者的風采。 
此次參與發表的題目是 “Barrier lowering and Wideing of Schottky Barrier 
MOSFETs by Self-Aligned Multiple Workfunction Gate“，發表其間有學者互相發問
討論，且提出不同看法，也增進見聞，了解別人對實驗不同的想法及看法，使我獲益良
多。 
 
 
二、與會心得 
在參與此次國際學術研究論文發表的會議過程中，體會到學術研究領域中真的是臥
虎藏龍，其所提出的研究問題都充滿著創新性與應用性。聽取與自身研究方向相關的學
者發表其論文說明，更能夠了解其他研究團體的進展以及明瞭自己的研究在前世界相關
領域中的位置。 聽了幾場Stanford 大學電機系教授K.C. Saraswat的學生所發表的論
文，有一篇是有關於Schottky Source/drain PMOSFETs 的研製,讓我得到不少實驗上的
靈感以及獲得不少啟發，這些研究的進展均對我未來的實驗規劃和研究方向有著顯著的
助益。 
由於此次是第一次到美國參與研討會，在各方面多是第一次經驗，覺得收穫良多，
參加國際性研究論文發表會議對於研究生是一個很寶貴的訓練及教育機會，也希望未來
有更多的研究生亦能參與國際會議，必能增長國際觀並可認識及結交外國學者以開拓研
究的視野。 
 
