# コンピュータアーキテクチャ I

* お茶の水女子大学で行っている「コンピュータアーキテクチャ I」の講義の資料です
* たまにアニメーションを使うため，読む際はパワーポイントの方が良いかもしれません
* 表示がずれる場合や特に気にしない場合は PDF 版をみてください

## 修正履歴
* 2024/07/24: 練習問題の課題３（２）（add の真ん中の３ビットが000になっていなかった）と，問題１０（ダイレクトマップの系列３が全部ミスってるのにミス率がゼロになっていなかった）を修正しました．
* 2024/07/23: 11. [仮想メモリと特権モード] P.10 の課題１０の模範解答が間違っていたのを修正しました

## 講義資料

1. [イントロ](./cai-shioya-01.pptx?raw=true) （[PDF版](./cai-shioya-01.pdf)）
    * コンピュータ・アーキテクチャとは？
    * コンピュータの種類
    * ソフトウェアとの関係

## 以下はまだ 2023 年度版です
2. [コンピュータの基本](./cai-shioya-02.pptx?raw=true) （[PDF版](./cai-shioya-02.pdf)）
    * 命令やプログラム，機械語とはなにか
    * 単純な CPU の構造と動作
    * C 言語との対応
3. [数値表現，実際の命令セットと論理回路](./cai-shioya-03.pptx?raw=true) （[PDF版](./cai-shioya-03.pdf)）
    * 2進数と16進数
    * 実際の命令セットの例
    * 論理回路による実装
4. [論理回路の実装](./cai-shioya-04.pptx?raw=true) （[PDF版](./cai-shioya-04.pdf)）
    * 論理回路の実装方法
    * 回路の遅延や消費エネルギー
5. [命令パイプライン](./cai-shioya-05.pptx?raw=true) （[PDF版](./cai-shioya-05.pdf)）（注意：この回はアニメーションが多いので閲覧の際はパワポ版が推奨です）
    * シングル・サイクル・プロセッサの動作
    * 上記のパイプライン化
    * パイプライン化の性能への影響
6. [ハザード](./cai-shioya-06.pptx?raw=true) （[PDF版](./cai-shioya-06.pdf)）（注意：この回はアニメーションが多いので閲覧の際はパワポ版が推奨です）
    * 構造ハザードと非構造ハザード
    * ハザードの回避方法
7. [命令の並列実行](./cai-shioya-07.pptx?raw=true) （[PDF版](./cai-shioya-07.pdf)）
    * 命令の並列実行の基本
    * データ依存
    * 静的/動的命令スケジューリング
8. [性能モデル](./cai-shioya-08.pptx?raw=true) （[PDF版](./cai-shioya-08.pdf)）
    * クロック周波数と IPC 
    * 理想的な実行とハザードが起きた場合の性能
9. [メモリとキャッシュ](./cai-shioya-09.pptx?raw=true) （[PDF版](./cai-shioya-09.pdf)）
    * メモリの構造
    * 容量と速度
    * キャッシュの基本
10. [キャッシュの詳細](./cai-shioya-10.pptx?raw=true) （[PDF版](./cai-shioya-10.pdf)）
    * キャッシュの構造
    * 行列積の例
11. [仮想メモリと特権モード](./cai-shioya-11.pptx?raw=true) （[PDF版](./cai-shioya-11.pdf)）
    * 仮想メモリ
    * 特権モード
12. [最終回（前回課題の説明）](./cai-shioya-12.pptx?raw=true) （[PDF版](./cai-shioya-12.pdf)）

## 補足
1. [練習問題](./cai-shioya-exercises.pptx?raw=true) （[PDF版](./cai-shioya-exercises.pdf)）

