# TP2-OrgaDeCompus

**caracteristicas de la cache**  
-Asociativa por conjuntos.  
-Politica de reemplazo LRU.  
-Politica de escritura WB/WA.  
-Espacio de direcciones de 16 bits.  
-Memoria principal a simular de 64KB.  
-Cada bloque de la memoria caché deberá contar con su metadata, incluyendo el bit V , el
bit D, el tag, y un campo que permita implementar la polı́tica de LRU.  
-mapeado con direcciones fisicas??


-los numeros de bloques y de conjuntos se consideran que empiezan en cero.  
gcc cache_main.c cache.c -o tp2 -g  
