Analysis & Synthesis report for RV32I_System
Mon Nov 16 15:34:26 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw9|c_state
 11. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw8|c_state
 12. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw7|c_state
 13. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw6|c_state
 14. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw5|c_state
 15. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw4|c_state
 16. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw3|c_state
 17. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw2|c_state
 18. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw1|c_state
 19. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw0|c_state
 20. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:button2|c_state
 21. State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:button1|c_state
 22. Registers Removed During Synthesis
 23. Removed Registers Triggering Further Register Optimizations
 24. General Register Statistics
 25. Multiplexer Restructuring Statistics (Restructuring Performed)
 26. Source assignments for ram2port_inst_data:iMem|altsyncram:altsyncram_component|altsyncram_5ul2:auto_generated
 27. Parameter Settings for User Entity Instance: ALTPLL_clkgen:pll0|altpll:altpll_component
 28. Parameter Settings for User Entity Instance: ram2port_inst_data:iMem|altsyncram:altsyncram_component
 29. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:button1
 30. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:button2
 31. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw0
 32. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw1
 33. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw2
 34. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw3
 35. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw4
 36. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw5
 37. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw6
 38. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw7
 39. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw8
 40. Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw9
 41. altpll Parameter Settings by Entity Instance
 42. altsyncram Parameter Settings by Entity Instance
 43. Port Connectivity Checks: "GPIO:iGPIO"
 44. Port Connectivity Checks: "TimerCounter:iTimer"
 45. Port Connectivity Checks: "Addr_Decoder:iDecoder"
 46. Port Connectivity Checks: "ram2port_inst_data:iMem"
 47. Port Connectivity Checks: "rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu"
 48. Port Connectivity Checks: "rv32i_cpu:icpu"
 49. Elapsed Time Per Partition
 50. Analysis & Synthesis Messages
 51. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                    ;
+------------------------------------+--------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Nov 16 15:34:26 2020      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; RV32I_System                               ;
; Top-level Entity Name              ; RV32I_System                               ;
; Family                             ; Cyclone III                                ;
; Total logic elements               ; 4,041                                      ;
;     Total combinational functions  ; 3,011                                      ;
;     Dedicated logic registers      ; 1,800                                      ;
; Total registers                    ; 1800                                       ;
; Total pins                         ; 52                                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 65,536                                     ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total PLLs                         ; 1                                          ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP3C16F484C6       ;                    ;
; Top-level entity name                                                      ; RV32I_System       ; RV32I_System       ;
; Family name                                                                ; Cyclone III        ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.5%      ;
;     Processors 3-4         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                ;
+-----------------------------------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                          ; Used in Netlist ; File Type                              ; File Name with Absolute Path                                                                                         ; Library ;
+-----------------------------------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------+
; ../RV32I_System/Decoder/Addr_Decoder.v                    ; yes             ; User Verilog HDL File                  ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/Decoder/Addr_Decoder.v                    ;         ;
; ../RV32I_System/Altera_Mem_Dual_Port/ram2port_inst_data.v ; yes             ; User Wizard-Generated File             ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/Altera_Mem_Dual_Port/ram2port_inst_data.v ;         ;
; ../RV32I_System/Altera_PLL/ALTPLL_clkgen.v                ; yes             ; User Wizard-Generated File             ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/Altera_PLL/ALTPLL_clkgen.v                ;         ;
; ../RV32I_System/RV32I_System.v                            ; yes             ; User Verilog HDL File                  ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/RV32I_System.v                            ;         ;
; ../RV32I_System/GPIO/GPIO.v                               ; yes             ; User Verilog HDL File                  ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/GPIO/GPIO.v                               ;         ;
; ../RV32I_System/RV32I_CPU/rv32i_cpu.v                     ; yes             ; User Verilog HDL File                  ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/RV32I_CPU/rv32i_cpu.v                     ;         ;
; ../RV32I_System/RV32I_CPU/basic_modules.v                 ; yes             ; User Verilog HDL File                  ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/RV32I_CPU/basic_modules.v                 ;         ;
; ../RV32I_System/Timer/TimerCounter.v                      ; yes             ; User Verilog HDL File                  ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/Timer/TimerCounter.v                      ;         ;
; altpll.tdf                                                ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altpll.tdf                                                            ;         ;
; aglobal131.inc                                            ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/aglobal131.inc                                                        ;         ;
; stratix_pll.inc                                           ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/stratix_pll.inc                                                       ;         ;
; stratixii_pll.inc                                         ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/stratixii_pll.inc                                                     ;         ;
; cycloneii_pll.inc                                         ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/cycloneii_pll.inc                                                     ;         ;
; db/altpll_clkgen_altpll.v                                 ; yes             ; Auto-Generated Megafunction            ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System_Syn/db/altpll_clkgen_altpll.v             ;         ;
; altsyncram.tdf                                            ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altsyncram.tdf                                                        ;         ;
; stratix_ram_block.inc                                     ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                                 ;         ;
; lpm_mux.inc                                               ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_mux.inc                                                           ;         ;
; lpm_decode.inc                                            ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/lpm_decode.inc                                                        ;         ;
; a_rdenreg.inc                                             ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/a_rdenreg.inc                                                         ;         ;
; altrom.inc                                                ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altrom.inc                                                            ;         ;
; altram.inc                                                ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altram.inc                                                            ;         ;
; altdpram.inc                                              ; yes             ; Megafunction                           ; c:/altera/13.1/quartus/libraries/megafunctions/altdpram.inc                                                          ;         ;
; db/altsyncram_5ul2.tdf                                    ; yes             ; Auto-Generated Megafunction            ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System_Syn/db/altsyncram_5ul2.tdf                ;         ;
; insts_data.mif                                            ; yes             ; Auto-Found Memory Initialization File  ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System_Syn/insts_data.mif                        ;         ;
+-----------------------------------------------------------+-----------------+----------------------------------------+----------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                                                   ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                           ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 4,041                                                                                           ;
;                                             ;                                                                                                 ;
; Total combinational functions               ; 3011                                                                                            ;
; Logic element usage by number of LUT inputs ;                                                                                                 ;
;     -- 4 input functions                    ; 2075                                                                                            ;
;     -- 3 input functions                    ; 526                                                                                             ;
;     -- <=2 input functions                  ; 410                                                                                             ;
;                                             ;                                                                                                 ;
; Logic elements by mode                      ;                                                                                                 ;
;     -- normal mode                          ; 2862                                                                                            ;
;     -- arithmetic mode                      ; 149                                                                                             ;
;                                             ;                                                                                                 ;
; Total registers                             ; 1800                                                                                            ;
;     -- Dedicated logic registers            ; 1800                                                                                            ;
;     -- I/O registers                        ; 0                                                                                               ;
;                                             ;                                                                                                 ;
; I/O pins                                    ; 52                                                                                              ;
; Total memory bits                           ; 65536                                                                                           ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                               ;
; Total PLLs                                  ; 1                                                                                               ;
;     -- PLLs                                 ; 1                                                                                               ;
;                                             ;                                                                                                 ;
; Maximum fan-out node                        ; ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 1834                                                                                            ;
; Total fan-out                               ; 16719                                                                                           ;
; Average fan-out                             ; 3.38                                                                                            ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                              ;
+------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                  ; Library Name ;
+------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------+--------------+
; |RV32I_System                                  ; 3011 (6)          ; 1800 (1)     ; 65536       ; 0            ; 0       ; 0         ; 52   ; 0            ; |RV32I_System                                                                                        ; work         ;
;    |ALTPLL_clkgen:pll0|                        ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|ALTPLL_clkgen:pll0                                                                     ; work         ;
;       |altpll:altpll_component|                ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|ALTPLL_clkgen:pll0|altpll:altpll_component                                             ; work         ;
;          |ALTPLL_clkgen_altpll:auto_generated| ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated         ; work         ;
;    |Addr_Decoder:iDecoder|                     ; 14 (14)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|Addr_Decoder:iDecoder                                                                  ; work         ;
;    |GPIO:iGPIO|                                ; 217 (37)          ; 230 (50)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO                                                                             ; work         ;
;       |pulse_gen:button1|                      ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:button1                                                           ; work         ;
;       |pulse_gen:button2|                      ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:button2                                                           ; work         ;
;       |pulse_gen:sw0|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw0                                                               ; work         ;
;       |pulse_gen:sw1|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw1                                                               ; work         ;
;       |pulse_gen:sw2|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw2                                                               ; work         ;
;       |pulse_gen:sw3|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw3                                                               ; work         ;
;       |pulse_gen:sw4|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw4                                                               ; work         ;
;       |pulse_gen:sw5|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw5                                                               ; work         ;
;       |pulse_gen:sw6|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw6                                                               ; work         ;
;       |pulse_gen:sw7|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw7                                                               ; work         ;
;       |pulse_gen:sw8|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw8                                                               ; work         ;
;       |pulse_gen:sw9|                          ; 15 (15)           ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|GPIO:iGPIO|pulse_gen:sw9                                                               ; work         ;
;    |TimerCounter:iTimer|                       ; 81 (81)           ; 65 (65)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|TimerCounter:iTimer                                                                    ; work         ;
;    |ram2port_inst_data:iMem|                   ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|ram2port_inst_data:iMem                                                                ; work         ;
;       |altsyncram:altsyncram_component|        ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|ram2port_inst_data:iMem|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_5ul2:auto_generated|      ; 0 (0)             ; 0 (0)        ; 65536       ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|ram2port_inst_data:iMem|altsyncram:altsyncram_component|altsyncram_5ul2:auto_generated ; work         ;
;    |rv32i_cpu:icpu|                            ; 2693 (33)         ; 1504 (32)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu                                                                         ; work         ;
;       |controller:i_controller|                ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|controller:i_controller                                                 ; work         ;
;          |aludec:i_aludec|                     ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|controller:i_controller|aludec:i_aludec                                 ; work         ;
;          |maindec:i_maindec|                   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|controller:i_controller|maindec:i_maindec                               ; work         ;
;       |datapath:i_datapath|                    ; 2651 (2360)       ; 1472 (480)   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath                                                     ; work         ;
;          |alu:i_alu|                           ; 220 (139)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu                                           ; work         ;
;             |adder_32bit:iadder32|             ; 81 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32                      ; work         ;
;                |adder_1bit:bit0|               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit0      ; work         ;
;                |adder_1bit:bit10|              ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit10     ; work         ;
;                |adder_1bit:bit11|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit11     ; work         ;
;                |adder_1bit:bit12|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit12     ; work         ;
;                |adder_1bit:bit13|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit13     ; work         ;
;                |adder_1bit:bit14|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit14     ; work         ;
;                |adder_1bit:bit15|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit15     ; work         ;
;                |adder_1bit:bit16|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit16     ; work         ;
;                |adder_1bit:bit17|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit17     ; work         ;
;                |adder_1bit:bit18|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit18     ; work         ;
;                |adder_1bit:bit19|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit19     ; work         ;
;                |adder_1bit:bit1|               ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit1      ; work         ;
;                |adder_1bit:bit20|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit20     ; work         ;
;                |adder_1bit:bit21|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit21     ; work         ;
;                |adder_1bit:bit22|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit22     ; work         ;
;                |adder_1bit:bit23|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit23     ; work         ;
;                |adder_1bit:bit24|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit24     ; work         ;
;                |adder_1bit:bit25|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit25     ; work         ;
;                |adder_1bit:bit26|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit26     ; work         ;
;                |adder_1bit:bit27|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit27     ; work         ;
;                |adder_1bit:bit28|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit28     ; work         ;
;                |adder_1bit:bit29|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit29     ; work         ;
;                |adder_1bit:bit2|               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit2      ; work         ;
;                |adder_1bit:bit30|              ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit30     ; work         ;
;                |adder_1bit:bit31|              ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit31     ; work         ;
;                |adder_1bit:bit3|               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit3      ; work         ;
;                |adder_1bit:bit4|               ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit4      ; work         ;
;                |adder_1bit:bit5|               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit5      ; work         ;
;                |adder_1bit:bit6|               ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit6      ; work         ;
;                |adder_1bit:bit7|               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit7      ; work         ;
;                |adder_1bit:bit8|               ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit8      ; work         ;
;                |adder_1bit:bit9|               ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit9      ; work         ;
;          |forwarding:i_forwarding|             ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|forwarding:i_forwarding                             ; work         ;
;          |forwardingWBtoD:i_forwardingWBtoD|   ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|forwardingWBtoD:i_forwardingWBtoD                   ; work         ;
;          |hazard_detection:i_hazard_detection| ; 7 (7)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|hazard_detection:i_hazard_detection                 ; work         ;
;          |regfile:i_regfile|                   ; 36 (36)           ; 992 (992)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|regfile:i_regfile                                   ; work         ;
+------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+-------+----------------+
; Name                                                                                              ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF            ;
+---------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+-------+----------------+
; ram2port_inst_data:iMem|altsyncram:altsyncram_component|altsyncram_5ul2:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536 ; insts_data.mif ;
+---------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+-------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                        ;
+--------+--------------+---------+--------------+--------------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                       ; IP Include File                                                                                                      ;
+--------+--------------+---------+--------------+--------------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------+
; Altera ; RAM: 2-PORT  ; N/A     ; N/A          ; N/A          ; |RV32I_System|ram2port_inst_data:iMem ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/Altera_Mem_Dual_Port/ram2port_inst_data.v ;
; Altera ; ALTPLL       ; N/A     ; N/A          ; N/A          ; |RV32I_System|ALTPLL_clkgen:pll0      ; C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System/Altera_PLL/ALTPLL_clkgen.v                ;
+--------+--------------+---------+--------------+--------------+---------------------------------------+----------------------------------------------------------------------------------------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw9|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw8|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw7|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw6|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw5|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw4|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw3|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw2|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw1|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:sw0|c_state                                                                                                                                                                    ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:button2|c_state                                                                                                                                                                ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RV32I_System|GPIO:iGPIO|pulse_gen:button1|c_state                                                                                                                                                                ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; Name        ; c_state.S15 ; c_state.S14 ; c_state.S13 ; c_state.S12 ; c_state.S11 ; c_state.S10 ; c_state.S9 ; c_state.S8 ; c_state.S7 ; c_state.S6 ; c_state.S5 ; c_state.S4 ; c_state.S3 ; c_state.S2 ; c_state.S1 ; c_state.S0 ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+
; c_state.S0  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ;
; c_state.S1  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 1          ;
; c_state.S2  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 1          ;
; c_state.S3  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 1          ;
; c_state.S4  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S5  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S6  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S7  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S8  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S9  ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S10 ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S11 ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S12 ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S13 ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S14 ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
; c_state.S15 ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 0          ; 1          ;
+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                     ;
+---------------------------------------------------------------+------------------------------------------------------------------------+
; Register name                                                 ; Reason for Removal                                                     ;
+---------------------------------------------------------------+------------------------------------------------------------------------+
; TimerCounter:iTimer|StatusR[1..31]                            ; Stuck at GND due to stuck port data_in                                 ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_controls[11]         ; Stuck at GND due to stuck port data_in                                 ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_alucontrol[3]        ; Stuck at GND due to stuck port data_in                                 ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[0..11] ; Stuck at GND due to stuck port data_in                                 ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[0]        ; Stuck at GND due to stuck port data_in                                 ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[0]         ; Stuck at GND due to stuck port data_in                                 ;
; GPIO:iGPIO|BUTTON_StatusR[5,6,8,12..16,19,22,24,26..31]       ; Merged with GPIO:iGPIO|BUTTON_StatusR[0]                               ;
; GPIO:iGPIO|BUTTON_StatusR[3,4,7,9..11,17,18,20,21,25]         ; Merged with GPIO:iGPIO|BUTTON_StatusR[23]                              ;
; GPIO:iGPIO|SW_StatusR[11,13,15,17,19,21,23,27..30]            ; Merged with GPIO:iGPIO|SW_StatusR[31]                                  ;
; GPIO:iGPIO|SW_StatusR[10,12,14,16,18,20,22,24,25]             ; Merged with GPIO:iGPIO|SW_StatusR[26]                                  ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[12]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[12] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[13]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[13] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[14]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[14] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[15]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[15] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs1[0]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[15] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[16]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[16] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs1[1]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[16] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[17]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[17] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs1[2]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[17] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[18]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[18] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs1[3]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[18] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[19]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[19] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs1[4]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[19] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[11]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[20] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[0]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[20] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs2[0]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[20] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[1]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[21] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[1]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[21] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs2[1]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[21] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[2]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[22] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[2]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[22] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs2[2]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[22] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[3]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[23] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[3]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[23] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs2[3]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[23] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[4]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[24] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[4]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[24] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs2[4]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[24] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[5]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[25] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[5]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[25] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[5]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[25] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[5]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[25] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[6]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[26] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[6]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[26] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[6]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[26] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[6]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[26] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[7]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[27] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[7]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[27] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[7]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[27] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[7]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[27] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[8]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[28] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[8]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[28] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[8]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[28] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[8]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[28] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[9]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[29] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[9]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[29] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[9]      ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[29] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[9]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[29] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[10]       ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[30] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[10]     ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[30] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[10]     ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[30] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[10]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[30] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_jal_imm[20..31]   ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[31] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[11..31] ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[31] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_itype[11..31] ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[31] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[12..31]    ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_auipc_lui_imm[31] ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[11]        ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[0]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rd[0]                ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[0]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[1]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[1]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rd[1]                ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[1]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[2]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[2]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rd[2]                ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[2]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[3]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[3]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rd[3]                ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[3]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_br_imm[4]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[4]   ;
; rv32i_cpu:icpu|datapath:i_datapath|id_ex_rd[4]                ; Merged with rv32i_cpu:icpu|datapath:i_datapath|id_ex_se_imm_stype[4]   ;
; GPIO:iGPIO|BUTTON_StatusR[23]                                 ; Merged with GPIO:iGPIO|BUTTON_StatusR[0]                               ;
; GPIO:iGPIO|SW_StatusR[26]                                     ; Merged with GPIO:iGPIO|SW_StatusR[31]                                  ;
; rv32i_cpu:icpu|datapath:i_datapath|ex_mem_jal_dest[0]         ; Merged with rv32i_cpu:icpu|datapath:i_datapath|ex_mem_branch_dest[0]   ;
; rv32i_cpu:icpu|datapath:i_datapath|ex_mem_pc[0]               ; Merged with rv32i_cpu:icpu|datapath:i_datapath|ex_mem_branch_dest[0]   ;
; GPIO:iGPIO|BUTTON_StatusR[0]                                  ; Stuck at GND due to stuck port data_in                                 ;
; GPIO:iGPIO|SW_StatusR[31]                                     ; Stuck at GND due to stuck port data_in                                 ;
; GPIO:iGPIO|pulse_gen:sw9|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw9|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw9|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw9|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw8|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw8|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw8|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw8|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw7|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw7|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw7|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw7|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw6|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw6|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw6|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw6|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw5|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw5|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw5|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw5|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw4|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw4|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw4|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw4|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw3|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw3|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw3|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw3|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw2|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw2|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw2|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw2|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw1|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw1|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw1|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw1|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw0|c_state~2                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw0|c_state~3                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw0|c_state~4                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw0|c_state~5                            ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button2|c_state~2                        ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button2|c_state~3                        ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button2|c_state~4                        ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button2|c_state~5                        ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button1|c_state~2                        ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button1|c_state~3                        ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button1|c_state~4                        ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button1|c_state~5                        ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw9|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw8|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw7|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw6|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw5|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw4|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw3|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw2|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw1|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:sw0|c_state.S15                          ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button2|c_state.S15                      ; Lost fanout                                                            ;
; GPIO:iGPIO|pulse_gen:button1|c_state.S15                      ; Lost fanout                                                            ;
; Total Number of Removed Registers = 297                       ;                                                                        ;
+---------------------------------------------------------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                            ;
+----------------------------------------+--------------------+------------------------------------------+
; Register name                          ; Reason for Removal ; Registers Removed due to This Register   ;
+----------------------------------------+--------------------+------------------------------------------+
; GPIO:iGPIO|pulse_gen:sw9|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw9|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw8|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw8|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw7|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw7|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw6|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw6|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw5|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw5|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw4|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw4|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw3|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw3|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw2|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw2|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw1|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw1|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:sw0|c_state~2     ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:sw0|c_state.S15     ;
; GPIO:iGPIO|pulse_gen:button2|c_state~2 ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:button2|c_state.S15 ;
; GPIO:iGPIO|pulse_gen:button1|c_state~2 ; Lost Fanouts       ; GPIO:iGPIO|pulse_gen:button1|c_state.S15 ;
+----------------------------------------+--------------------+------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1800  ;
; Number of registers using Synchronous Clear  ; 172   ;
; Number of registers using Synchronous Load   ; 54    ;
; Number of registers using Asynchronous Clear ; 32    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1158  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------+
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|id_ex_controls[3]    ;
; 3:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |RV32I_System|TimerCounter:iTimer|CompareR[11]                        ;
; 3:1                ; 64 bits   ; 128 LEs       ; 64 LEs               ; 64 LEs                 ; Yes        ; |RV32I_System|rv32i_cpu:icpu|if_id_inst[14]                           ;
; 4:1                ; 10 bits   ; 20 LEs        ; 10 LEs               ; 10 LEs                 ; Yes        ; |RV32I_System|GPIO:iGPIO|LEDG_R[0]                                    ;
; 4:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|pc[24]               ;
; 5:1                ; 7 bits    ; 21 LEs        ; 7 LEs                ; 14 LEs                 ; Yes        ; |RV32I_System|GPIO:iGPIO|HEX0_R[0]                                    ;
; 6:1                ; 7 bits    ; 28 LEs        ; 7 LEs                ; 21 LEs                 ; Yes        ; |RV32I_System|GPIO:iGPIO|HEX1_R[2]                                    ;
; 10:1               ; 16 bits   ; 96 LEs        ; 64 LEs               ; 32 LEs                 ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|ex_mem_aluout[7]     ;
; 7:1                ; 7 bits    ; 28 LEs        ; 7 LEs                ; 21 LEs                 ; Yes        ; |RV32I_System|GPIO:iGPIO|HEX2_R[0]                                    ;
; 11:1               ; 8 bits    ; 56 LEs        ; 40 LEs               ; 16 LEs                 ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|ex_mem_aluout[23]    ;
; 7:1                ; 22 bits   ; 88 LEs        ; 44 LEs               ; 44 LEs                 ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|mem_wb_MemRdata[13]  ;
; 8:1                ; 7 bits    ; 35 LEs        ; 7 LEs                ; 28 LEs                 ; Yes        ; |RV32I_System|GPIO:iGPIO|HEX3_R[3]                                    ;
; 12:1               ; 4 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|ex_mem_aluout[26]    ;
; 34:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs2_data[19]   ;
; 34:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|id_ex_rs1_data[3]    ;
; 13:1               ; 2 bits    ; 16 LEs        ; 14 LEs               ; 2 LEs                  ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|ex_mem_aluout[29]    ;
; 129:1              ; 2 bits    ; 172 LEs       ; 6 LEs                ; 166 LEs                ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|id_ex_alucontrol[2]  ;
; 14:1               ; 2 bits    ; 18 LEs        ; 14 LEs               ; 4 LEs                  ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|ex_mem_aluout[31]    ;
; 10:1               ; 7 bits    ; 42 LEs        ; 21 LEs               ; 21 LEs                 ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|mem_wb_MemRdata[8]   ;
; 10:1               ; 2 bits    ; 12 LEs        ; 10 LEs               ; 2 LEs                  ; Yes        ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|mem_wb_MemRdata[1]   ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|rd_data[24]          ;
; 3:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|after_forward_rs2[0] ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alusrc1              ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; No         ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alusrc2[5]           ;
; 4:1                ; 19 bits   ; 38 LEs        ; 38 LEs               ; 0 LEs                  ; No         ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alusrc2[23]          ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |RV32I_System|rv32i_cpu:icpu|datapath:i_datapath|alusrc2[2]           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Source assignments for ram2port_inst_data:iMem|altsyncram:altsyncram_component|altsyncram_5ul2:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                              ;
+---------------------------------+--------------------+------+-------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                               ;
+---------------------------------+--------------------+------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALTPLL_clkgen:pll0|altpll:altpll_component ;
+-------------------------------+---------------------------------+-----------------------+
; Parameter Name                ; Value                           ; Type                  ;
+-------------------------------+---------------------------------+-----------------------+
; OPERATION_MODE                ; NORMAL                          ; Untyped               ;
; PLL_TYPE                      ; AUTO                            ; Untyped               ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=ALTPLL_clkgen ; Untyped               ;
; QUALIFY_CONF_DONE             ; OFF                             ; Untyped               ;
; COMPENSATE_CLOCK              ; CLK0                            ; Untyped               ;
; SCAN_CHAIN                    ; LONG                            ; Untyped               ;
; PRIMARY_CLOCK                 ; INCLK0                          ; Untyped               ;
; INCLK0_INPUT_FREQUENCY        ; 20000                           ; Signed Integer        ;
; INCLK1_INPUT_FREQUENCY        ; 0                               ; Untyped               ;
; GATE_LOCK_SIGNAL              ; NO                              ; Untyped               ;
; GATE_LOCK_COUNTER             ; 0                               ; Untyped               ;
; LOCK_HIGH                     ; 1                               ; Untyped               ;
; LOCK_LOW                      ; 1                               ; Untyped               ;
; VALID_LOCK_MULTIPLIER         ; 1                               ; Untyped               ;
; INVALID_LOCK_MULTIPLIER       ; 5                               ; Untyped               ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                             ; Untyped               ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                             ; Untyped               ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                             ; Untyped               ;
; SKIP_VCO                      ; OFF                             ; Untyped               ;
; SWITCH_OVER_COUNTER           ; 0                               ; Untyped               ;
; SWITCH_OVER_TYPE              ; AUTO                            ; Untyped               ;
; FEEDBACK_SOURCE               ; EXTCLK0                         ; Untyped               ;
; BANDWIDTH                     ; 0                               ; Untyped               ;
; BANDWIDTH_TYPE                ; AUTO                            ; Untyped               ;
; SPREAD_FREQUENCY              ; 0                               ; Untyped               ;
; DOWN_SPREAD                   ; 0                               ; Untyped               ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                             ; Untyped               ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                             ; Untyped               ;
; CLK9_MULTIPLY_BY              ; 0                               ; Untyped               ;
; CLK8_MULTIPLY_BY              ; 0                               ; Untyped               ;
; CLK7_MULTIPLY_BY              ; 0                               ; Untyped               ;
; CLK6_MULTIPLY_BY              ; 0                               ; Untyped               ;
; CLK5_MULTIPLY_BY              ; 1                               ; Untyped               ;
; CLK4_MULTIPLY_BY              ; 1                               ; Untyped               ;
; CLK3_MULTIPLY_BY              ; 1                               ; Untyped               ;
; CLK2_MULTIPLY_BY              ; 1                               ; Signed Integer        ;
; CLK1_MULTIPLY_BY              ; 1                               ; Signed Integer        ;
; CLK0_MULTIPLY_BY              ; 1                               ; Signed Integer        ;
; CLK9_DIVIDE_BY                ; 0                               ; Untyped               ;
; CLK8_DIVIDE_BY                ; 0                               ; Untyped               ;
; CLK7_DIVIDE_BY                ; 0                               ; Untyped               ;
; CLK6_DIVIDE_BY                ; 0                               ; Untyped               ;
; CLK5_DIVIDE_BY                ; 1                               ; Untyped               ;
; CLK4_DIVIDE_BY                ; 1                               ; Untyped               ;
; CLK3_DIVIDE_BY                ; 1                               ; Untyped               ;
; CLK2_DIVIDE_BY                ; 5                               ; Signed Integer        ;
; CLK1_DIVIDE_BY                ; 5                               ; Signed Integer        ;
; CLK0_DIVIDE_BY                ; 5                               ; Signed Integer        ;
; CLK9_PHASE_SHIFT              ; 0                               ; Untyped               ;
; CLK8_PHASE_SHIFT              ; 0                               ; Untyped               ;
; CLK7_PHASE_SHIFT              ; 0                               ; Untyped               ;
; CLK6_PHASE_SHIFT              ; 0                               ; Untyped               ;
; CLK5_PHASE_SHIFT              ; 0                               ; Untyped               ;
; CLK4_PHASE_SHIFT              ; 0                               ; Untyped               ;
; CLK3_PHASE_SHIFT              ; 0                               ; Untyped               ;
; CLK2_PHASE_SHIFT              ; 50000                           ; Untyped               ;
; CLK1_PHASE_SHIFT              ; 25000                           ; Untyped               ;
; CLK0_PHASE_SHIFT              ; 0                               ; Untyped               ;
; CLK5_TIME_DELAY               ; 0                               ; Untyped               ;
; CLK4_TIME_DELAY               ; 0                               ; Untyped               ;
; CLK3_TIME_DELAY               ; 0                               ; Untyped               ;
; CLK2_TIME_DELAY               ; 0                               ; Untyped               ;
; CLK1_TIME_DELAY               ; 0                               ; Untyped               ;
; CLK0_TIME_DELAY               ; 0                               ; Untyped               ;
; CLK9_DUTY_CYCLE               ; 50                              ; Untyped               ;
; CLK8_DUTY_CYCLE               ; 50                              ; Untyped               ;
; CLK7_DUTY_CYCLE               ; 50                              ; Untyped               ;
; CLK6_DUTY_CYCLE               ; 50                              ; Untyped               ;
; CLK5_DUTY_CYCLE               ; 50                              ; Untyped               ;
; CLK4_DUTY_CYCLE               ; 50                              ; Untyped               ;
; CLK3_DUTY_CYCLE               ; 50                              ; Untyped               ;
; CLK2_DUTY_CYCLE               ; 50                              ; Signed Integer        ;
; CLK1_DUTY_CYCLE               ; 50                              ; Signed Integer        ;
; CLK0_DUTY_CYCLE               ; 50                              ; Signed Integer        ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                             ; Untyped               ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                             ; Untyped               ;
; LOCK_WINDOW_UI                ;  0.05                           ; Untyped               ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                          ; Untyped               ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                          ; Untyped               ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                          ; Untyped               ;
; DPA_MULTIPLY_BY               ; 0                               ; Untyped               ;
; DPA_DIVIDE_BY                 ; 1                               ; Untyped               ;
; DPA_DIVIDER                   ; 0                               ; Untyped               ;
; EXTCLK3_MULTIPLY_BY           ; 1                               ; Untyped               ;
; EXTCLK2_MULTIPLY_BY           ; 1                               ; Untyped               ;
; EXTCLK1_MULTIPLY_BY           ; 1                               ; Untyped               ;
; EXTCLK0_MULTIPLY_BY           ; 1                               ; Untyped               ;
; EXTCLK3_DIVIDE_BY             ; 1                               ; Untyped               ;
; EXTCLK2_DIVIDE_BY             ; 1                               ; Untyped               ;
; EXTCLK1_DIVIDE_BY             ; 1                               ; Untyped               ;
; EXTCLK0_DIVIDE_BY             ; 1                               ; Untyped               ;
; EXTCLK3_PHASE_SHIFT           ; 0                               ; Untyped               ;
; EXTCLK2_PHASE_SHIFT           ; 0                               ; Untyped               ;
; EXTCLK1_PHASE_SHIFT           ; 0                               ; Untyped               ;
; EXTCLK0_PHASE_SHIFT           ; 0                               ; Untyped               ;
; EXTCLK3_TIME_DELAY            ; 0                               ; Untyped               ;
; EXTCLK2_TIME_DELAY            ; 0                               ; Untyped               ;
; EXTCLK1_TIME_DELAY            ; 0                               ; Untyped               ;
; EXTCLK0_TIME_DELAY            ; 0                               ; Untyped               ;
; EXTCLK3_DUTY_CYCLE            ; 50                              ; Untyped               ;
; EXTCLK2_DUTY_CYCLE            ; 50                              ; Untyped               ;
; EXTCLK1_DUTY_CYCLE            ; 50                              ; Untyped               ;
; EXTCLK0_DUTY_CYCLE            ; 50                              ; Untyped               ;
; VCO_MULTIPLY_BY               ; 0                               ; Untyped               ;
; VCO_DIVIDE_BY                 ; 0                               ; Untyped               ;
; SCLKOUT0_PHASE_SHIFT          ; 0                               ; Untyped               ;
; SCLKOUT1_PHASE_SHIFT          ; 0                               ; Untyped               ;
; VCO_MIN                       ; 0                               ; Untyped               ;
; VCO_MAX                       ; 0                               ; Untyped               ;
; VCO_CENTER                    ; 0                               ; Untyped               ;
; PFD_MIN                       ; 0                               ; Untyped               ;
; PFD_MAX                       ; 0                               ; Untyped               ;
; M_INITIAL                     ; 0                               ; Untyped               ;
; M                             ; 0                               ; Untyped               ;
; N                             ; 1                               ; Untyped               ;
; M2                            ; 1                               ; Untyped               ;
; N2                            ; 1                               ; Untyped               ;
; SS                            ; 1                               ; Untyped               ;
; C0_HIGH                       ; 0                               ; Untyped               ;
; C1_HIGH                       ; 0                               ; Untyped               ;
; C2_HIGH                       ; 0                               ; Untyped               ;
; C3_HIGH                       ; 0                               ; Untyped               ;
; C4_HIGH                       ; 0                               ; Untyped               ;
; C5_HIGH                       ; 0                               ; Untyped               ;
; C6_HIGH                       ; 0                               ; Untyped               ;
; C7_HIGH                       ; 0                               ; Untyped               ;
; C8_HIGH                       ; 0                               ; Untyped               ;
; C9_HIGH                       ; 0                               ; Untyped               ;
; C0_LOW                        ; 0                               ; Untyped               ;
; C1_LOW                        ; 0                               ; Untyped               ;
; C2_LOW                        ; 0                               ; Untyped               ;
; C3_LOW                        ; 0                               ; Untyped               ;
; C4_LOW                        ; 0                               ; Untyped               ;
; C5_LOW                        ; 0                               ; Untyped               ;
; C6_LOW                        ; 0                               ; Untyped               ;
; C7_LOW                        ; 0                               ; Untyped               ;
; C8_LOW                        ; 0                               ; Untyped               ;
; C9_LOW                        ; 0                               ; Untyped               ;
; C0_INITIAL                    ; 0                               ; Untyped               ;
; C1_INITIAL                    ; 0                               ; Untyped               ;
; C2_INITIAL                    ; 0                               ; Untyped               ;
; C3_INITIAL                    ; 0                               ; Untyped               ;
; C4_INITIAL                    ; 0                               ; Untyped               ;
; C5_INITIAL                    ; 0                               ; Untyped               ;
; C6_INITIAL                    ; 0                               ; Untyped               ;
; C7_INITIAL                    ; 0                               ; Untyped               ;
; C8_INITIAL                    ; 0                               ; Untyped               ;
; C9_INITIAL                    ; 0                               ; Untyped               ;
; C0_MODE                       ; BYPASS                          ; Untyped               ;
; C1_MODE                       ; BYPASS                          ; Untyped               ;
; C2_MODE                       ; BYPASS                          ; Untyped               ;
; C3_MODE                       ; BYPASS                          ; Untyped               ;
; C4_MODE                       ; BYPASS                          ; Untyped               ;
; C5_MODE                       ; BYPASS                          ; Untyped               ;
; C6_MODE                       ; BYPASS                          ; Untyped               ;
; C7_MODE                       ; BYPASS                          ; Untyped               ;
; C8_MODE                       ; BYPASS                          ; Untyped               ;
; C9_MODE                       ; BYPASS                          ; Untyped               ;
; C0_PH                         ; 0                               ; Untyped               ;
; C1_PH                         ; 0                               ; Untyped               ;
; C2_PH                         ; 0                               ; Untyped               ;
; C3_PH                         ; 0                               ; Untyped               ;
; C4_PH                         ; 0                               ; Untyped               ;
; C5_PH                         ; 0                               ; Untyped               ;
; C6_PH                         ; 0                               ; Untyped               ;
; C7_PH                         ; 0                               ; Untyped               ;
; C8_PH                         ; 0                               ; Untyped               ;
; C9_PH                         ; 0                               ; Untyped               ;
; L0_HIGH                       ; 1                               ; Untyped               ;
; L1_HIGH                       ; 1                               ; Untyped               ;
; G0_HIGH                       ; 1                               ; Untyped               ;
; G1_HIGH                       ; 1                               ; Untyped               ;
; G2_HIGH                       ; 1                               ; Untyped               ;
; G3_HIGH                       ; 1                               ; Untyped               ;
; E0_HIGH                       ; 1                               ; Untyped               ;
; E1_HIGH                       ; 1                               ; Untyped               ;
; E2_HIGH                       ; 1                               ; Untyped               ;
; E3_HIGH                       ; 1                               ; Untyped               ;
; L0_LOW                        ; 1                               ; Untyped               ;
; L1_LOW                        ; 1                               ; Untyped               ;
; G0_LOW                        ; 1                               ; Untyped               ;
; G1_LOW                        ; 1                               ; Untyped               ;
; G2_LOW                        ; 1                               ; Untyped               ;
; G3_LOW                        ; 1                               ; Untyped               ;
; E0_LOW                        ; 1                               ; Untyped               ;
; E1_LOW                        ; 1                               ; Untyped               ;
; E2_LOW                        ; 1                               ; Untyped               ;
; E3_LOW                        ; 1                               ; Untyped               ;
; L0_INITIAL                    ; 1                               ; Untyped               ;
; L1_INITIAL                    ; 1                               ; Untyped               ;
; G0_INITIAL                    ; 1                               ; Untyped               ;
; G1_INITIAL                    ; 1                               ; Untyped               ;
; G2_INITIAL                    ; 1                               ; Untyped               ;
; G3_INITIAL                    ; 1                               ; Untyped               ;
; E0_INITIAL                    ; 1                               ; Untyped               ;
; E1_INITIAL                    ; 1                               ; Untyped               ;
; E2_INITIAL                    ; 1                               ; Untyped               ;
; E3_INITIAL                    ; 1                               ; Untyped               ;
; L0_MODE                       ; BYPASS                          ; Untyped               ;
; L1_MODE                       ; BYPASS                          ; Untyped               ;
; G0_MODE                       ; BYPASS                          ; Untyped               ;
; G1_MODE                       ; BYPASS                          ; Untyped               ;
; G2_MODE                       ; BYPASS                          ; Untyped               ;
; G3_MODE                       ; BYPASS                          ; Untyped               ;
; E0_MODE                       ; BYPASS                          ; Untyped               ;
; E1_MODE                       ; BYPASS                          ; Untyped               ;
; E2_MODE                       ; BYPASS                          ; Untyped               ;
; E3_MODE                       ; BYPASS                          ; Untyped               ;
; L0_PH                         ; 0                               ; Untyped               ;
; L1_PH                         ; 0                               ; Untyped               ;
; G0_PH                         ; 0                               ; Untyped               ;
; G1_PH                         ; 0                               ; Untyped               ;
; G2_PH                         ; 0                               ; Untyped               ;
; G3_PH                         ; 0                               ; Untyped               ;
; E0_PH                         ; 0                               ; Untyped               ;
; E1_PH                         ; 0                               ; Untyped               ;
; E2_PH                         ; 0                               ; Untyped               ;
; E3_PH                         ; 0                               ; Untyped               ;
; M_PH                          ; 0                               ; Untyped               ;
; C1_USE_CASC_IN                ; OFF                             ; Untyped               ;
; C2_USE_CASC_IN                ; OFF                             ; Untyped               ;
; C3_USE_CASC_IN                ; OFF                             ; Untyped               ;
; C4_USE_CASC_IN                ; OFF                             ; Untyped               ;
; C5_USE_CASC_IN                ; OFF                             ; Untyped               ;
; C6_USE_CASC_IN                ; OFF                             ; Untyped               ;
; C7_USE_CASC_IN                ; OFF                             ; Untyped               ;
; C8_USE_CASC_IN                ; OFF                             ; Untyped               ;
; C9_USE_CASC_IN                ; OFF                             ; Untyped               ;
; CLK0_COUNTER                  ; G0                              ; Untyped               ;
; CLK1_COUNTER                  ; G0                              ; Untyped               ;
; CLK2_COUNTER                  ; G0                              ; Untyped               ;
; CLK3_COUNTER                  ; G0                              ; Untyped               ;
; CLK4_COUNTER                  ; G0                              ; Untyped               ;
; CLK5_COUNTER                  ; G0                              ; Untyped               ;
; CLK6_COUNTER                  ; E0                              ; Untyped               ;
; CLK7_COUNTER                  ; E1                              ; Untyped               ;
; CLK8_COUNTER                  ; E2                              ; Untyped               ;
; CLK9_COUNTER                  ; E3                              ; Untyped               ;
; L0_TIME_DELAY                 ; 0                               ; Untyped               ;
; L1_TIME_DELAY                 ; 0                               ; Untyped               ;
; G0_TIME_DELAY                 ; 0                               ; Untyped               ;
; G1_TIME_DELAY                 ; 0                               ; Untyped               ;
; G2_TIME_DELAY                 ; 0                               ; Untyped               ;
; G3_TIME_DELAY                 ; 0                               ; Untyped               ;
; E0_TIME_DELAY                 ; 0                               ; Untyped               ;
; E1_TIME_DELAY                 ; 0                               ; Untyped               ;
; E2_TIME_DELAY                 ; 0                               ; Untyped               ;
; E3_TIME_DELAY                 ; 0                               ; Untyped               ;
; M_TIME_DELAY                  ; 0                               ; Untyped               ;
; N_TIME_DELAY                  ; 0                               ; Untyped               ;
; EXTCLK3_COUNTER               ; E3                              ; Untyped               ;
; EXTCLK2_COUNTER               ; E2                              ; Untyped               ;
; EXTCLK1_COUNTER               ; E1                              ; Untyped               ;
; EXTCLK0_COUNTER               ; E0                              ; Untyped               ;
; ENABLE0_COUNTER               ; L0                              ; Untyped               ;
; ENABLE1_COUNTER               ; L0                              ; Untyped               ;
; CHARGE_PUMP_CURRENT           ; 2                               ; Untyped               ;
; LOOP_FILTER_R                 ;  1.000000                       ; Untyped               ;
; LOOP_FILTER_C                 ; 5                               ; Untyped               ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                            ; Untyped               ;
; LOOP_FILTER_R_BITS            ; 9999                            ; Untyped               ;
; LOOP_FILTER_C_BITS            ; 9999                            ; Untyped               ;
; VCO_POST_SCALE                ; 0                               ; Untyped               ;
; CLK2_OUTPUT_FREQUENCY         ; 0                               ; Untyped               ;
; CLK1_OUTPUT_FREQUENCY         ; 0                               ; Untyped               ;
; CLK0_OUTPUT_FREQUENCY         ; 0                               ; Untyped               ;
; INTENDED_DEVICE_FAMILY        ; Cyclone III                     ; Untyped               ;
; PORT_CLKENA0                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKENA1                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKENA2                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKENA3                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKENA4                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKENA5                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_EXTCLK0                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_EXTCLK1                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_EXTCLK2                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_EXTCLK3                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKBAD0                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKBAD1                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLK0                     ; PORT_USED                       ; Untyped               ;
; PORT_CLK1                     ; PORT_USED                       ; Untyped               ;
; PORT_CLK2                     ; PORT_USED                       ; Untyped               ;
; PORT_CLK3                     ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLK4                     ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLK5                     ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLK6                     ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLK7                     ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLK8                     ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLK9                     ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCANDATA                 ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCANDATAOUT              ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCANDONE                 ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKLOSS                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_INCLK1                   ; PORT_UNUSED                     ; Untyped               ;
; PORT_INCLK0                   ; PORT_USED                       ; Untyped               ;
; PORT_FBIN                     ; PORT_UNUSED                     ; Untyped               ;
; PORT_PLLENA                   ; PORT_UNUSED                     ; Untyped               ;
; PORT_CLKSWITCH                ; PORT_UNUSED                     ; Untyped               ;
; PORT_ARESET                   ; PORT_UNUSED                     ; Untyped               ;
; PORT_PFDENA                   ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCANCLK                  ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCANACLR                 ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCANREAD                 ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCANWRITE                ; PORT_UNUSED                     ; Untyped               ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_LOCKED                   ; PORT_USED                       ; Untyped               ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED                     ; Untyped               ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_PHASEDONE                ; PORT_UNUSED                     ; Untyped               ;
; PORT_PHASESTEP                ; PORT_UNUSED                     ; Untyped               ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED                     ; Untyped               ;
; PORT_SCANCLKENA               ; PORT_UNUSED                     ; Untyped               ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED                     ; Untyped               ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY               ; Untyped               ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY               ; Untyped               ;
; M_TEST_SOURCE                 ; 5                               ; Untyped               ;
; C0_TEST_SOURCE                ; 5                               ; Untyped               ;
; C1_TEST_SOURCE                ; 5                               ; Untyped               ;
; C2_TEST_SOURCE                ; 5                               ; Untyped               ;
; C3_TEST_SOURCE                ; 5                               ; Untyped               ;
; C4_TEST_SOURCE                ; 5                               ; Untyped               ;
; C5_TEST_SOURCE                ; 5                               ; Untyped               ;
; C6_TEST_SOURCE                ; 5                               ; Untyped               ;
; C7_TEST_SOURCE                ; 5                               ; Untyped               ;
; C8_TEST_SOURCE                ; 5                               ; Untyped               ;
; C9_TEST_SOURCE                ; 5                               ; Untyped               ;
; CBXI_PARAMETER                ; ALTPLL_clkgen_altpll            ; Untyped               ;
; VCO_FREQUENCY_CONTROL         ; AUTO                            ; Untyped               ;
; VCO_PHASE_SHIFT_STEP          ; 0                               ; Untyped               ;
; WIDTH_CLOCK                   ; 5                               ; Signed Integer        ;
; WIDTH_PHASECOUNTERSELECT      ; 4                               ; Untyped               ;
; USING_FBMIMICBIDIR_PORT       ; OFF                             ; Untyped               ;
; DEVICE_FAMILY                 ; Cyclone III                     ; Untyped               ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                          ; Untyped               ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                             ; Untyped               ;
; AUTO_CARRY_CHAINS             ; ON                              ; AUTO_CARRY            ;
; IGNORE_CARRY_BUFFERS          ; OFF                             ; IGNORE_CARRY          ;
; AUTO_CASCADE_CHAINS           ; ON                              ; AUTO_CASCADE          ;
; IGNORE_CASCADE_BUFFERS        ; OFF                             ; IGNORE_CASCADE        ;
+-------------------------------+---------------------------------+-----------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ram2port_inst_data:iMem|altsyncram:altsyncram_component ;
+------------------------------------+------------------------+----------------------------------------+
; Parameter Name                     ; Value                  ; Type                                   ;
+------------------------------------+------------------------+----------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                      ; Untyped                                ;
; AUTO_CARRY_CHAINS                  ; ON                     ; AUTO_CARRY                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                    ; IGNORE_CARRY                           ;
; AUTO_CASCADE_CHAINS                ; ON                     ; AUTO_CASCADE                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                    ; IGNORE_CASCADE                         ;
; WIDTH_BYTEENA                      ; 1                      ; Untyped                                ;
; OPERATION_MODE                     ; BIDIR_DUAL_PORT        ; Untyped                                ;
; WIDTH_A                            ; 32                     ; Signed Integer                         ;
; WIDTHAD_A                          ; 11                     ; Signed Integer                         ;
; NUMWORDS_A                         ; 2048                   ; Signed Integer                         ;
; OUTDATA_REG_A                      ; UNREGISTERED           ; Untyped                                ;
; ADDRESS_ACLR_A                     ; NONE                   ; Untyped                                ;
; OUTDATA_ACLR_A                     ; NONE                   ; Untyped                                ;
; WRCONTROL_ACLR_A                   ; NONE                   ; Untyped                                ;
; INDATA_ACLR_A                      ; NONE                   ; Untyped                                ;
; BYTEENA_ACLR_A                     ; NONE                   ; Untyped                                ;
; WIDTH_B                            ; 32                     ; Signed Integer                         ;
; WIDTHAD_B                          ; 11                     ; Signed Integer                         ;
; NUMWORDS_B                         ; 2048                   ; Signed Integer                         ;
; INDATA_REG_B                       ; CLOCK1                 ; Untyped                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                 ; Untyped                                ;
; RDCONTROL_REG_B                    ; CLOCK1                 ; Untyped                                ;
; ADDRESS_REG_B                      ; CLOCK1                 ; Untyped                                ;
; OUTDATA_REG_B                      ; UNREGISTERED           ; Untyped                                ;
; BYTEENA_REG_B                      ; CLOCK1                 ; Untyped                                ;
; INDATA_ACLR_B                      ; NONE                   ; Untyped                                ;
; WRCONTROL_ACLR_B                   ; NONE                   ; Untyped                                ;
; ADDRESS_ACLR_B                     ; NONE                   ; Untyped                                ;
; OUTDATA_ACLR_B                     ; NONE                   ; Untyped                                ;
; RDCONTROL_ACLR_B                   ; NONE                   ; Untyped                                ;
; BYTEENA_ACLR_B                     ; NONE                   ; Untyped                                ;
; WIDTH_BYTEENA_A                    ; 1                      ; Signed Integer                         ;
; WIDTH_BYTEENA_B                    ; 4                      ; Signed Integer                         ;
; RAM_BLOCK_TYPE                     ; AUTO                   ; Untyped                                ;
; BYTE_SIZE                          ; 8                      ; Signed Integer                         ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE              ; Untyped                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ   ; Untyped                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_WITH_NBE_READ ; Untyped                                ;
; INIT_FILE                          ; insts_data.mif         ; Untyped                                ;
; INIT_FILE_LAYOUT                   ; PORT_A                 ; Untyped                                ;
; MAXIMUM_DEPTH                      ; 0                      ; Untyped                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                 ; Untyped                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                 ; Untyped                                ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS                 ; Untyped                                ;
; CLOCK_ENABLE_OUTPUT_B              ; BYPASS                 ; Untyped                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN        ; Untyped                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN        ; Untyped                                ;
; ENABLE_ECC                         ; FALSE                  ; Untyped                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                  ; Untyped                                ;
; WIDTH_ECCSTATUS                    ; 3                      ; Untyped                                ;
; DEVICE_FAMILY                      ; Cyclone III            ; Untyped                                ;
; CBXI_PARAMETER                     ; altsyncram_5ul2        ; Untyped                                ;
+------------------------------------+------------------------+----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:button1 ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                                  ;
; S1             ; 0001  ; Unsigned Binary                                  ;
; S2             ; 0010  ; Unsigned Binary                                  ;
; S3             ; 0011  ; Unsigned Binary                                  ;
; S4             ; 0100  ; Unsigned Binary                                  ;
; S5             ; 0101  ; Unsigned Binary                                  ;
; S6             ; 0110  ; Unsigned Binary                                  ;
; S7             ; 0111  ; Unsigned Binary                                  ;
; S8             ; 1000  ; Unsigned Binary                                  ;
; S9             ; 1001  ; Unsigned Binary                                  ;
; S10            ; 1010  ; Unsigned Binary                                  ;
; S11            ; 1011  ; Unsigned Binary                                  ;
; S12            ; 1100  ; Unsigned Binary                                  ;
; S13            ; 1101  ; Unsigned Binary                                  ;
; S14            ; 1110  ; Unsigned Binary                                  ;
; S15            ; 1111  ; Unsigned Binary                                  ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:button2 ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                                  ;
; S1             ; 0001  ; Unsigned Binary                                  ;
; S2             ; 0010  ; Unsigned Binary                                  ;
; S3             ; 0011  ; Unsigned Binary                                  ;
; S4             ; 0100  ; Unsigned Binary                                  ;
; S5             ; 0101  ; Unsigned Binary                                  ;
; S6             ; 0110  ; Unsigned Binary                                  ;
; S7             ; 0111  ; Unsigned Binary                                  ;
; S8             ; 1000  ; Unsigned Binary                                  ;
; S9             ; 1001  ; Unsigned Binary                                  ;
; S10            ; 1010  ; Unsigned Binary                                  ;
; S11            ; 1011  ; Unsigned Binary                                  ;
; S12            ; 1100  ; Unsigned Binary                                  ;
; S13            ; 1101  ; Unsigned Binary                                  ;
; S14            ; 1110  ; Unsigned Binary                                  ;
; S15            ; 1111  ; Unsigned Binary                                  ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw0 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw1 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw2 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw3 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw4 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw5 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw6 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw7 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw8 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: GPIO:iGPIO|pulse_gen:sw9 ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; S0             ; 0000  ; Unsigned Binary                              ;
; S1             ; 0001  ; Unsigned Binary                              ;
; S2             ; 0010  ; Unsigned Binary                              ;
; S3             ; 0011  ; Unsigned Binary                              ;
; S4             ; 0100  ; Unsigned Binary                              ;
; S5             ; 0101  ; Unsigned Binary                              ;
; S6             ; 0110  ; Unsigned Binary                              ;
; S7             ; 0111  ; Unsigned Binary                              ;
; S8             ; 1000  ; Unsigned Binary                              ;
; S9             ; 1001  ; Unsigned Binary                              ;
; S10            ; 1010  ; Unsigned Binary                              ;
; S11            ; 1011  ; Unsigned Binary                              ;
; S12            ; 1100  ; Unsigned Binary                              ;
; S13            ; 1101  ; Unsigned Binary                              ;
; S14            ; 1110  ; Unsigned Binary                              ;
; S15            ; 1111  ; Unsigned Binary                              ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                               ;
+-------------------------------+--------------------------------------------+
; Name                          ; Value                                      ;
+-------------------------------+--------------------------------------------+
; Number of entity instances    ; 1                                          ;
; Entity Instance               ; ALTPLL_clkgen:pll0|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                     ;
;     -- PLL_TYPE               ; AUTO                                       ;
;     -- PRIMARY_CLOCK          ; INCLK0                                     ;
;     -- INCLK0_INPUT_FREQUENCY ; 20000                                      ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                          ;
;     -- VCO_MULTIPLY_BY        ; 0                                          ;
;     -- VCO_DIVIDE_BY          ; 0                                          ;
+-------------------------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                    ;
+-------------------------------------------+---------------------------------------------------------+
; Name                                      ; Value                                                   ;
+-------------------------------------------+---------------------------------------------------------+
; Number of entity instances                ; 1                                                       ;
; Entity Instance                           ; ram2port_inst_data:iMem|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; BIDIR_DUAL_PORT                                         ;
;     -- WIDTH_A                            ; 32                                                      ;
;     -- NUMWORDS_A                         ; 2048                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                            ;
;     -- WIDTH_B                            ; 32                                                      ;
;     -- NUMWORDS_B                         ; 2048                                                    ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                               ;
+-------------------------------------------+---------------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "GPIO:iGPIO"            ;
+------+--------+----------+------------------------+
; Port ; Type   ; Severity ; Details                ;
+------+--------+----------+------------------------+
; Intr ; Output ; Info     ; Explicitly unconnected ;
+------+--------+----------+------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "TimerCounter:iTimer"   ;
+------+--------+----------+------------------------+
; Port ; Type   ; Severity ; Details                ;
+------+--------+----------+------------------------+
; Intr ; Output ; Info     ; Explicitly unconnected ;
+------+--------+----------+------------------------+


+--------------------------------------------------------+
; Port Connectivity Checks: "Addr_Decoder:iDecoder"      ;
+-----------+--------+----------+------------------------+
; Port      ; Type   ; Severity ; Details                ;
+-----------+--------+----------+------------------------+
; CS_UART_N ; Output ; Info     ; Explicitly unconnected ;
+-----------+--------+----------+------------------------+


+-------------------------------------------------------+
; Port Connectivity Checks: "ram2port_inst_data:iMem"   ;
+-----------+-------+----------+------------------------+
; Port      ; Type  ; Severity ; Details                ;
+-----------+-------+----------+------------------------+
; byteena_b ; Input ; Info     ; Stuck at VCC           ;
; data_a    ; Input ; Info     ; Explicitly unconnected ;
; enable_a  ; Input ; Info     ; Stuck at VCC           ;
; wren_a    ; Input ; Info     ; Stuck at GND           ;
+-----------+-------+----------+------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu"                                       ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; V    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "rv32i_cpu:icpu"                                                                           ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; pc[31..13] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pc[1..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:06     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Nov 16 15:34:16 2020
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off RV32I_System -c RV32I_System
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file /users/juhan/desktop/korea_univ_2020_2/cose222/term project/rv32i_system/decoder/addr_decoder.v
    Info (12023): Found entity 1: Addr_Decoder
Info (12021): Found 1 design units, including 1 entities, in source file /users/juhan/desktop/korea_univ_2020_2/cose222/term project/rv32i_system/altera_mem_dual_port/ram2port_inst_data.v
    Info (12023): Found entity 1: ram2port_inst_data
Info (12021): Found 1 design units, including 1 entities, in source file /users/juhan/desktop/korea_univ_2020_2/cose222/term project/rv32i_system/altera_pll/altpll_clkgen.v
    Info (12023): Found entity 1: ALTPLL_clkgen
Info (12021): Found 1 design units, including 1 entities, in source file /users/juhan/desktop/korea_univ_2020_2/cose222/term project/rv32i_system/rv32i_system.v
    Info (12023): Found entity 1: RV32I_System
Info (12021): Found 2 design units, including 2 entities, in source file /users/juhan/desktop/korea_univ_2020_2/cose222/term project/rv32i_system/gpio/gpio.v
    Info (12023): Found entity 1: GPIO
    Info (12023): Found entity 2: pulse_gen
Info (12021): Found 5 design units, including 5 entities, in source file /users/juhan/desktop/korea_univ_2020_2/cose222/term project/rv32i_system/rv32i_cpu/rv32i_cpu.v
    Info (12023): Found entity 1: rv32i_cpu
    Info (12023): Found entity 2: controller
    Info (12023): Found entity 3: maindec
    Info (12023): Found entity 4: aludec
    Info (12023): Found entity 5: datapath
Info (12021): Found 8 design units, including 8 entities, in source file /users/juhan/desktop/korea_univ_2020_2/cose222/term project/rv32i_system/rv32i_cpu/basic_modules.v
    Info (12023): Found entity 1: regfile
    Info (12023): Found entity 2: alu
    Info (12023): Found entity 3: adder_32bit
    Info (12023): Found entity 4: adder_1bit
    Info (12023): Found entity 5: mux2
    Info (12023): Found entity 6: forwarding
    Info (12023): Found entity 7: forwardingWBtoD
    Info (12023): Found entity 8: hazard_detection
Info (12021): Found 1 design units, including 1 entities, in source file /users/juhan/desktop/korea_univ_2020_2/cose222/term project/rv32i_system/timer/timercounter.v
    Info (12023): Found entity 1: TimerCounter
Info (12127): Elaborating entity "RV32I_System" for the top level hierarchy
Info (12128): Elaborating entity "ALTPLL_clkgen" for hierarchy "ALTPLL_clkgen:pll0"
Info (12128): Elaborating entity "altpll" for hierarchy "ALTPLL_clkgen:pll0|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "ALTPLL_clkgen:pll0|altpll:altpll_component"
Info (12133): Instantiated megafunction "ALTPLL_clkgen:pll0|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "5"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "5"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "1"
    Info (12134): Parameter "clk1_phase_shift" = "25000"
    Info (12134): Parameter "clk2_divide_by" = "5"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "50000"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "20000"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=ALTPLL_clkgen"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "OFF"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/altpll_clkgen_altpll.v
    Info (12023): Found entity 1: ALTPLL_clkgen_altpll
Info (12128): Elaborating entity "ALTPLL_clkgen_altpll" for hierarchy "ALTPLL_clkgen:pll0|altpll:altpll_component|ALTPLL_clkgen_altpll:auto_generated"
Info (12128): Elaborating entity "rv32i_cpu" for hierarchy "rv32i_cpu:icpu"
Info (12128): Elaborating entity "controller" for hierarchy "rv32i_cpu:icpu|controller:i_controller"
Info (12128): Elaborating entity "maindec" for hierarchy "rv32i_cpu:icpu|controller:i_controller|maindec:i_maindec"
Info (12128): Elaborating entity "aludec" for hierarchy "rv32i_cpu:icpu|controller:i_controller|aludec:i_aludec"
Info (12128): Elaborating entity "datapath" for hierarchy "rv32i_cpu:icpu|datapath:i_datapath"
Info (12128): Elaborating entity "regfile" for hierarchy "rv32i_cpu:icpu|datapath:i_datapath|regfile:i_regfile"
Info (12128): Elaborating entity "alu" for hierarchy "rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu"
Warning (10036): Verilog HDL or VHDL warning at basic_modules.v(207): object "slt" assigned a value but never read
Info (12128): Elaborating entity "adder_32bit" for hierarchy "rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32"
Info (12128): Elaborating entity "adder_1bit" for hierarchy "rv32i_cpu:icpu|datapath:i_datapath|alu:i_alu|adder_32bit:iadder32|adder_1bit:bit31"
Info (12128): Elaborating entity "hazard_detection" for hierarchy "rv32i_cpu:icpu|datapath:i_datapath|hazard_detection:i_hazard_detection"
Warning (10230): Verilog HDL assignment warning at basic_modules.v(347): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at basic_modules.v(348): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at basic_modules.v(349): truncated value with size 32 to match size of target (1)
Info (12128): Elaborating entity "forwardingWBtoD" for hierarchy "rv32i_cpu:icpu|datapath:i_datapath|forwardingWBtoD:i_forwardingWBtoD"
Warning (10230): Verilog HDL assignment warning at basic_modules.v(334): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at basic_modules.v(335): truncated value with size 32 to match size of target (1)
Info (12128): Elaborating entity "forwarding" for hierarchy "rv32i_cpu:icpu|datapath:i_datapath|forwarding:i_forwarding"
Warning (10230): Verilog HDL assignment warning at basic_modules.v(320): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at basic_modules.v(321): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at basic_modules.v(322): truncated value with size 32 to match size of target (1)
Warning (10230): Verilog HDL assignment warning at basic_modules.v(323): truncated value with size 32 to match size of target (1)
Info (12128): Elaborating entity "ram2port_inst_data" for hierarchy "ram2port_inst_data:iMem"
Info (12128): Elaborating entity "altsyncram" for hierarchy "ram2port_inst_data:iMem|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "ram2port_inst_data:iMem|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "ram2port_inst_data:iMem|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "address_reg_b" = "CLOCK1"
    Info (12134): Parameter "byteena_reg_b" = "CLOCK1"
    Info (12134): Parameter "byte_size" = "8"
    Info (12134): Parameter "clock_enable_input_a" = "NORMAL"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "BYPASS"
    Info (12134): Parameter "indata_reg_b" = "CLOCK1"
    Info (12134): Parameter "init_file" = "insts_data.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "2048"
    Info (12134): Parameter "numwords_b" = "2048"
    Info (12134): Parameter "operation_mode" = "BIDIR_DUAL_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "read_during_write_mode_port_b" = "NEW_DATA_WITH_NBE_READ"
    Info (12134): Parameter "widthad_a" = "11"
    Info (12134): Parameter "widthad_b" = "11"
    Info (12134): Parameter "width_a" = "32"
    Info (12134): Parameter "width_b" = "32"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "4"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_5ul2.tdf
    Info (12023): Found entity 1: altsyncram_5ul2
Info (12128): Elaborating entity "altsyncram_5ul2" for hierarchy "ram2port_inst_data:iMem|altsyncram:altsyncram_component|altsyncram_5ul2:auto_generated"
Info (12128): Elaborating entity "Addr_Decoder" for hierarchy "Addr_Decoder:iDecoder"
Info (12128): Elaborating entity "TimerCounter" for hierarchy "TimerCounter:iTimer"
Info (12128): Elaborating entity "GPIO" for hierarchy "GPIO:iGPIO"
Info (12128): Elaborating entity "pulse_gen" for hierarchy "GPIO:iGPIO|pulse_gen:button1"
Info (286030): Timing-Driven Synthesis is running
Info (17049): 60 registers lost all their fanouts during netlist optimizations.
Info (144001): Generated suppressed messages file C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System_Syn/output_files/RV32I_System.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 4169 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 14 input pins
    Info (21059): Implemented 38 output pins
    Info (21061): Implemented 4084 logic cells
    Info (21064): Implemented 32 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 4678 megabytes
    Info: Processing ended: Mon Nov 16 15:34:26 2020
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/JuHan/Desktop/Korea_Univ_2020_2/COSE222/Term Project/RV32I_System_Syn/output_files/RV32I_System.map.smsg.


