library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity coffeemachine is
	port(rst,clk,fazer,S25,S50,S100: in std_logic;
		LP,LG: out std_logic);
end coffeemachine;

architecture comportamento of coffeemachine is
	type tipo_estado is (R,C,P,G,F,S1,S2,S3);
	signal estado, prox_estado: tipo_estado;
	signal valor: std_logic_vector(3 downto 0);
	
begin
	
	
	mudaestado: process(clk, rst)	
	begin
		if rst = '1' then
			estado <= R;	
			
		elsif clk'event and clk = '1' then	
			
			case estado is			
				when R =>
					valor <= "0000";
					LP <= '0';
					LG <= '0';
					prox_estado <= C;
				
				when C =>
					if (fazer = '1') then
						prox_estado <= F;
					elsif (S25 = '1') then
					   prox_estado <= S1;
					elsif (S50 = '1') then
					   prox_estado <= S2;
					elsif (S100 = '1') then
					   prox_estado <= S3;	
					else
						prox_estado <= C;
					end if;
					
				when S1 =>
					valor <= valor + "0001";
					prox_estado <= C;
					
				when S2 =>
					valor <= valor + "0010";
					prox_estado <= C;	
					
				when S3 =>
					valor <= valor + "0100";
					prox_estado <= C;	

				when F =>
			      if (valor = "1010") then
				      prox_estado <= G;
					elsif (valor = "0100") then
				      prox_estado <= P;
					else
				      prox_estado <= R;	
					end if;	
					
				when P =>
					LP <= '1';
					prox_estado <= R;
					
				when G =>
					LG <= '1';
					prox_estado <= R;
			end case;
			
			estado <= prox_estado;
			
		end if;
	end process mudaestado;
	 
		
end comportamento;
	