Timing Analyzer report for RAM_2P_Demo
Tue Jun  7 10:47:47 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; RAM_2P_Demo                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
;     Processor 3            ;   0.6%      ;
;     Processor 4            ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; ClkDividerN:inst2|clkOut       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst2|clkOut }       ;
; CLOCK_50                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                       ;
; DebounceUnit:inst3|s_pulsedOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DebounceUnit:inst3|s_pulsedOut } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 231.37 MHz ; 231.37 MHz      ; CLOCK_50                 ;                                                ;
; 620.35 MHz ; 270.78 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.322 ; -146.005      ;
; ClkDividerN:inst2|clkOut ; -0.612 ; -1.941        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.409 ; 0.000         ;
; CLOCK_50                 ; 0.424 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -71.105       ;
; DebounceUnit:inst3|s_pulsedOut ; -2.693 ; -8.079        ;
; ClkDividerN:inst2|clkOut       ; -2.693 ; -7.833        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.322 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.236      ;
; -3.322 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.236      ;
; -3.321 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.238      ;
; -3.321 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.238      ;
; -3.164 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.078      ;
; -3.164 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 4.078      ;
; -3.163 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.080      ;
; -3.163 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.080      ;
; -3.156 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.071      ;
; -3.156 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.071      ;
; -3.156 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.071      ;
; -3.156 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.071      ;
; -3.156 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 4.071      ;
; -3.136 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.053      ;
; -3.135 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.052      ;
; -3.089 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.009      ;
; -3.089 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.009      ;
; -3.086 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.003      ;
; -3.086 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.003      ;
; -3.085 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.999      ;
; -3.081 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.001      ;
; -3.081 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.001      ;
; -3.080 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.994      ;
; -3.078 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.073 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.987      ;
; -3.073 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.987      ;
; -3.072 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.989      ;
; -3.072 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.989      ;
; -3.049 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.968      ;
; -3.049 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.968      ;
; -3.048 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.967      ;
; -3.038 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.958      ;
; -3.038 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.958      ;
; -3.037 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.957      ;
; -3.026 ; DebounceUnit:inst3|s_debounceCnt[1]  ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.942      ;
; -3.011 ; DebounceUnit:inst3|s_debounceCnt[1]  ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.927      ;
; -3.000 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.920      ;
; -3.000 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.920      ;
; -2.998 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.913      ;
; -2.998 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.913      ;
; -2.998 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.913      ;
; -2.998 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.913      ;
; -2.998 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.083     ; 3.913      ;
; -2.992 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.912      ;
; -2.992 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.912      ;
; -2.987 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.904      ;
; -2.987 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.904      ;
; -2.969 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.886      ;
; -2.969 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.886      ;
; -2.966 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.453      ;
; -2.966 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.453      ;
; -2.966 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.453      ;
; -2.966 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.453      ;
; -2.965 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.452      ;
; -2.965 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.452      ;
; -2.965 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.452      ;
; -2.965 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.511     ; 3.452      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.874      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.874      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.874      ;
; -2.957 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.874      ;
; -2.954 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.872      ;
; -2.954 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.872      ;
; -2.954 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.872      ;
; -2.954 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.872      ;
; -2.954 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.872      ;
; -2.950 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.866      ;
; -2.950 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.866      ;
; -2.950 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.866      ;
; -2.950 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.866      ;
; -2.950 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.866      ;
; -2.950 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.866      ;
; -2.950 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.866      ;
; -2.950 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.866      ;
; -2.946 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.864      ;
; -2.946 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.864      ;
; -2.946 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.864      ;
; -2.946 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.864      ;
; -2.946 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.864      ;
; -2.935 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.852      ;
; -2.935 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.852      ;
; -2.927 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.841      ;
; -2.926 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.844      ;
; -2.925 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.843      ;
; -2.924 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.842      ;
; -2.924 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.842      ;
; -2.923 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.841      ;
; -2.922 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.084     ; 3.836      ;
; -2.921 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.839      ;
; -2.919 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.837      ;
; -2.917 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.836      ;
; -2.917 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.835      ;
; -2.915 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.834      ;
; -2.914 ; DebounceUnit:inst3|s_debounceCnt[0]  ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.831      ;
; -2.914 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.833      ;
; -2.913 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.832      ;
; -2.913 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.832      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                     ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.612 ; CntUp:inst4|s_cntVal[3] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.531      ;
; -0.588 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.507      ;
; -0.571 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.490      ;
; -0.457 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.376      ;
; -0.457 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.376      ;
; -0.450 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.369      ;
; -0.310 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.229      ;
; -0.307 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.226      ;
; -0.305 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 1.224      ;
; -0.284 ; CntUp:inst4|s_cntVal[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.212      ; 1.534      ;
; -0.265 ; CntUp:inst4|s_cntVal[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.212      ; 1.515      ;
; -0.248 ; CntUp:inst4|s_cntVal[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.212      ; 1.498      ;
; 0.013  ; CntUp:inst4|s_cntVal[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.212      ; 1.237      ;
; 0.154  ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[0]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.079     ; 0.765      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                     ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.409 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[0]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 0.674      ;
; 0.522 ; CntUp:inst4|s_cntVal[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.366      ; 1.110      ;
; 0.646 ; CntUp:inst4|s_cntVal[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.366      ; 1.234      ;
; 0.647 ; CntUp:inst4|s_cntVal[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.366      ; 1.235      ;
; 0.729 ; CntUp:inst4|s_cntVal[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.366      ; 1.317      ;
; 0.819 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.084      ;
; 0.821 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.086      ;
; 0.823 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.088      ;
; 0.941 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.206      ;
; 0.945 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.210      ;
; 0.946 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.211      ;
; 1.030 ; CntUp:inst4|s_cntVal[3] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.295      ;
; 1.047 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.312      ;
; 1.055 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.079      ; 1.320      ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.424 ; ClkDividerN:inst2|s_divCounter[25]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.708      ;
; 0.488 ; DebounceUnit:inst3|s_dirtyIn         ; DebounceUnit:inst3|s_previousIn      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.755      ;
; 0.529 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.227      ;
; 0.537 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.235      ;
; 0.548 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.246      ;
; 0.641 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ClkDividerN:inst2|s_divCounter[17]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; ClkDividerN:inst2|s_divCounter[24]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.925      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[6]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.927      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.645 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.912      ;
; 0.647 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.648 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.932      ;
; 0.648 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.915      ;
; 0.649 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.347      ;
; 0.650 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 0.934      ;
; 0.653 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.350      ;
; 0.654 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.352      ;
; 0.656 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.355      ;
; 0.661 ; ClkDividerN:inst2|s_divCounter[11]   ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.946      ;
; 0.664 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.362      ;
; 0.670 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.368      ;
; 0.671 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.368      ;
; 0.675 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.676 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.373      ;
; 0.713 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.410      ;
; 0.718 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.415      ;
; 0.736 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.003      ;
; 0.739 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.006      ;
; 0.764 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.463      ;
; 0.767 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.465      ;
; 0.775 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.473      ;
; 0.777 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.474      ;
; 0.779 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.476      ;
; 0.781 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.479      ;
; 0.782 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.479      ;
; 0.797 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.494      ;
; 0.806 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.502      ;
; 0.809 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.507      ;
; 0.811 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.507      ;
; 0.816 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.083      ;
; 0.839 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.536      ;
; 0.902 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.600      ;
; 0.903 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.600      ;
; 0.917 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.613      ;
; 0.921 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.619      ;
; 0.922 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.618      ;
; 0.958 ; ClkDividerN:inst2|s_divCounter[17]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.242      ;
; 0.959 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.962 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.229      ;
; 0.967 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.251      ;
; 0.968 ; ClkDividerN:inst2|s_divCounter[24]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.252      ;
; 0.969 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.980 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.988 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 1.002 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.269      ;
; 1.024 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.291      ;
; 1.025 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.292      ;
; 1.025 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.292      ;
; 1.027 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.725      ;
; 1.029 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.725      ;
; 1.034 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.730      ;
; 1.043 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.512      ; 1.741      ;
; 1.044 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.740      ;
; 1.049 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.745      ;
; 1.080 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.088 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.098      ; 1.372      ;
; 1.088 ; DebounceUnit:inst3|s_dirtyIn         ; DebounceUnit:inst3|s_debounceCnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.513      ; 1.787      ;
; 1.090 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.358      ;
; 1.095 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.363      ;
; 1.095 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.363      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 251.07 MHz ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 690.13 MHz ; 274.05 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.983 ; -129.758      ;
; ClkDividerN:inst2|clkOut ; -0.449 ; -1.376        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.365 ; 0.000         ;
; CLOCK_50                 ; 0.384 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -71.105       ;
; DebounceUnit:inst3|s_pulsedOut ; -2.649 ; -7.947        ;
; ClkDividerN:inst2|clkOut       ; -2.649 ; -7.789        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.983 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.910      ;
; -2.983 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.908      ;
; -2.983 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.910      ;
; -2.983 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.908      ;
; -2.835 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.762      ;
; -2.835 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.760      ;
; -2.835 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.762      ;
; -2.835 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.760      ;
; -2.821 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.747      ;
; -2.821 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.747      ;
; -2.821 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.747      ;
; -2.821 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.747      ;
; -2.821 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.747      ;
; -2.802 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.729      ;
; -2.802 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.729      ;
; -2.765 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.690      ;
; -2.760 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.685      ;
; -2.760 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.687      ;
; -2.760 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.685      ;
; -2.760 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.687      ;
; -2.760 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.685      ;
; -2.739 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.666      ;
; -2.739 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.668      ;
; -2.739 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.666      ;
; -2.738 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.667      ;
; -2.738 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.665      ;
; -2.738 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.667      ;
; -2.738 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.665      ;
; -2.700 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.628      ;
; -2.699 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.627      ;
; -2.699 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.627      ;
; -2.673 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.599      ;
; -2.673 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.599      ;
; -2.673 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.599      ;
; -2.673 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.599      ;
; -2.673 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.599      ;
; -2.670 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.598      ;
; -2.669 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.597      ;
; -2.669 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.597      ;
; -2.654 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.581      ;
; -2.654 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.581      ;
; -2.637 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.168      ;
; -2.637 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.168      ;
; -2.637 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.168      ;
; -2.637 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.168      ;
; -2.637 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.637 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.563      ;
; -2.635 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.166      ;
; -2.635 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.166      ;
; -2.635 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.166      ;
; -2.635 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.166      ;
; -2.627 ; DebounceUnit:inst3|s_debounceCnt[1]  ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.553      ;
; -2.626 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.555      ;
; -2.626 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.555      ;
; -2.624 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.624 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.550      ;
; -2.620 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.547      ;
; -2.620 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.547      ;
; -2.620 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.547      ;
; -2.620 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.547      ;
; -2.620 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.547      ;
; -2.620 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.547      ;
; -2.620 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.547      ;
; -2.620 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.547      ;
; -2.618 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.547      ;
; -2.618 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.547      ;
; -2.617 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.542      ;
; -2.612 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.537      ;
; -2.606 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.534      ;
; -2.606 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.534      ;
; -2.606 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.534      ;
; -2.606 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.534      ;
; -2.606 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.534      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.524      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.524      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.524      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.524      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.524      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.526      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.526      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.526      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.526      ;
; -2.598 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.526      ;
; -2.593 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.521      ;
; -2.591 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.519      ;
; -2.590 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.518      ;
; -2.590 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.518      ;
; -2.589 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.517      ;
; -2.587 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.587 ; DebounceUnit:inst3|s_debounceCnt[4]  ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.515      ;
; -2.586 ; DebounceUnit:inst3|s_debounceCnt[4]  ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.514      ;
; -2.586 ; DebounceUnit:inst3|s_debounceCnt[4]  ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.514      ;
; -2.585 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.513      ;
; -2.583 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.511      ;
; -2.579 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.506      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.449 ; CntUp:inst4|s_cntVal[3] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.376      ;
; -0.440 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.367      ;
; -0.426 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.353      ;
; -0.315 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.242      ;
; -0.314 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.241      ;
; -0.309 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.236      ;
; -0.195 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.122      ;
; -0.193 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.120      ;
; -0.191 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 1.118      ;
; -0.172 ; CntUp:inst4|s_cntVal[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.185      ; 1.387      ;
; -0.171 ; CntUp:inst4|s_cntVal[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.185      ; 1.386      ;
; -0.158 ; CntUp:inst4|s_cntVal[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.185      ; 1.373      ;
; 0.074  ; CntUp:inst4|s_cntVal[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.185      ; 1.141      ;
; 0.244  ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[0]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.072     ; 0.683      ;
+--------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                      ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.365 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[0]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 0.608      ;
; 0.489 ; CntUp:inst4|s_cntVal[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.323      ; 1.013      ;
; 0.603 ; CntUp:inst4|s_cntVal[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.323      ; 1.127      ;
; 0.603 ; CntUp:inst4|s_cntVal[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.323      ; 1.127      ;
; 0.697 ; CntUp:inst4|s_cntVal[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.323      ; 1.221      ;
; 0.738 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 0.981      ;
; 0.740 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 0.983      ;
; 0.743 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 0.986      ;
; 0.850 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 1.093      ;
; 0.853 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 1.096      ;
; 0.854 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 1.097      ;
; 0.946 ; CntUp:inst4|s_cntVal[3] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 1.189      ;
; 0.960 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 1.203      ;
; 0.971 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.072      ; 1.214      ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; ClkDividerN:inst2|s_divCounter[25]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.643      ;
; 0.448 ; DebounceUnit:inst3|s_dirtyIn         ; DebounceUnit:inst3|s_previousIn      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.691      ;
; 0.478 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.117      ;
; 0.480 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.119      ;
; 0.495 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.134      ;
; 0.577 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.216      ;
; 0.580 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.219      ;
; 0.585 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; ClkDividerN:inst2|s_divCounter[24]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.586 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.225      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[17]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[6]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.227      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.833      ;
; 0.591 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.230      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.851      ;
; 0.594 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.233      ;
; 0.595 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.854      ;
; 0.598 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.601 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.240      ;
; 0.604 ; ClkDividerN:inst2|s_divCounter[11]   ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.863      ;
; 0.605 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.244      ;
; 0.617 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.861      ;
; 0.648 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.287      ;
; 0.661 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.300      ;
; 0.675 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.918      ;
; 0.678 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.921      ;
; 0.687 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.326      ;
; 0.688 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.327      ;
; 0.690 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.329      ;
; 0.698 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.337      ;
; 0.700 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.339      ;
; 0.704 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.343      ;
; 0.709 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.349      ;
; 0.711 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.350      ;
; 0.711 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.351      ;
; 0.722 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.361      ;
; 0.722 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.361      ;
; 0.757 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.001      ;
; 0.758 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.397      ;
; 0.797 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.436      ;
; 0.799 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.438      ;
; 0.808 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.447      ;
; 0.814 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.453      ;
; 0.819 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.458      ;
; 0.871 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.115      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.117      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[24]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.132      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.118      ;
; 0.874 ; ClkDividerN:inst2|s_divCounter[17]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.133      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.119      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.120      ;
; 0.879 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.879 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.882 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.141      ;
; 0.884 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.884 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.886 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.886 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.130      ;
; 0.890 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.897 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.141      ;
; 0.905 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.544      ;
; 0.907 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.546      ;
; 0.918 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.557      ;
; 0.918 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.557      ;
; 0.920 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.559      ;
; 0.920 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.163      ;
; 0.929 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.568      ;
; 0.941 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.184      ;
; 0.952 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.196      ;
; 0.953 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.197      ;
; 0.953 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.197      ;
; 0.970 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.214      ;
; 0.972 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.216      ;
; 0.973 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.217      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.218      ;
; 0.979 ; DebounceUnit:inst3|s_dirtyIn         ; DebounceUnit:inst3|s_debounceCnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.469      ; 1.619      ;
; 0.981 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.240      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.229      ;
; 0.989 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.994 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.080 ; -43.417       ;
; ClkDividerN:inst2|clkOut ; 0.210  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.189 ; 0.000         ;
; CLOCK_50                 ; 0.191 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -59.504       ;
; ClkDividerN:inst2|clkOut       ; -1.000 ; -5.000        ;
; DebounceUnit:inst3|s_pulsedOut ; -1.000 ; -3.000        ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.080 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.024      ;
; -1.080 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.024      ;
; -1.078 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.024      ;
; -1.078 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.024      ;
; -1.062 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.008      ;
; -1.061 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.007      ;
; -1.023 ; DebounceUnit:inst3|s_debounceCnt[1]  ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.967      ;
; -1.016 ; DebounceUnit:inst3|s_debounceCnt[1]  ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.960      ;
; -1.007 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.952      ;
; -1.006 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.950      ;
; -1.001 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.945      ;
; -0.994 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.938      ;
; -0.994 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.938      ;
; -0.992 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.938      ;
; -0.992 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.938      ;
; -0.977 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.921      ;
; -0.977 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.921      ;
; -0.976 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.922      ;
; -0.975 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.975 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.921      ;
; -0.961 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.906      ;
; -0.961 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.906      ;
; -0.959 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.906      ;
; -0.959 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.906      ;
; -0.959 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.905      ;
; -0.958 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.904      ;
; -0.954 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.899      ;
; -0.954 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.899      ;
; -0.952 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.899      ;
; -0.952 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.899      ;
; -0.950 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.896      ;
; -0.950 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.896      ;
; -0.949 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.895      ;
; -0.943 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.890      ;
; -0.942 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.889      ;
; -0.942 ; DebounceUnit:inst3|s_debounceCnt[0]  ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.887      ;
; -0.936 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.883      ;
; -0.935 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.882      ;
; -0.921 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.866      ;
; -0.921 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.866      ;
; -0.921 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.866      ;
; -0.921 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.866      ;
; -0.921 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.866      ;
; -0.920 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.864      ;
; -0.915 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.859      ;
; -0.910 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.910 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.910 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.910 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.910 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.910 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.910 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.910 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.855      ;
; -0.905 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.852      ;
; -0.904 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.851      ;
; -0.904 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.904 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.849      ;
; -0.903 ; DebounceUnit:inst3|s_debounceCnt[2]  ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.850      ;
; -0.903 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.847      ;
; -0.902 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.847      ;
; -0.902 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[14]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.846      ;
; -0.901 ; DebounceUnit:inst3|s_debounceCnt[0]  ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.846      ;
; -0.900 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.845      ;
; -0.899 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.899 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.844      ;
; -0.898 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; DebounceUnit:inst3|s_debounceCnt[16] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.842      ;
; -0.895 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.840      ;
; -0.894 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.839      ;
; -0.892 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.837      ;
; -0.888 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.028      ;
; -0.888 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.834      ;
; -0.888 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.834      ;
; -0.888 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.834      ;
; -0.888 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.834      ;
; -0.888 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.834      ;
; -0.887 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.832      ;
; -0.882 ; DebounceUnit:inst3|s_debounceCnt[12] ; DebounceUnit:inst3|s_debounceCnt[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; DebounceUnit:inst3|s_debounceCnt[19] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.827      ;
; -0.882 ; DebounceUnit:inst3|s_debounceCnt[4]  ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.826      ;
; -0.881 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.827      ;
; -0.881 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.827      ;
; -0.881 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.827      ;
; -0.881 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.827      ;
; -0.881 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.827      ;
; -0.880 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.825      ;
; -0.878 ; DebounceUnit:inst3|s_debounceCnt[3]  ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.823      ;
; -0.875 ; DebounceUnit:inst3|s_debounceCnt[11] ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.820      ;
; -0.874 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.616      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                     ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.210 ; CntUp:inst4|s_cntVal[3] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.736      ;
; 0.220 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.726      ;
; 0.245 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.701      ;
; 0.289 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.657      ;
; 0.291 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.655      ;
; 0.291 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.655      ;
; 0.356 ; CntUp:inst4|s_cntVal[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.102      ; 0.755      ;
; 0.361 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.585      ;
; 0.365 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.581      ;
; 0.367 ; CntUp:inst4|s_cntVal[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.102      ; 0.744      ;
; 0.367 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.579      ;
; 0.395 ; CntUp:inst4|s_cntVal[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.102      ; 0.716      ;
; 0.508 ; CntUp:inst4|s_cntVal[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.102      ; 0.603      ;
; 0.587 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[0]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.041     ; 0.359      ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                      ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.189 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[0]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.314      ;
; 0.226 ; CntUp:inst4|s_cntVal[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.183      ; 0.513      ;
; 0.284 ; CntUp:inst4|s_cntVal[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.183      ; 0.571      ;
; 0.286 ; CntUp:inst4|s_cntVal[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.183      ; 0.573      ;
; 0.320 ; CntUp:inst4|s_cntVal[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.183      ; 0.607      ;
; 0.372 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.497      ;
; 0.374 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.499      ;
; 0.376 ; CntUp:inst4|s_cntVal[1] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.501      ;
; 0.432 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.557      ;
; 0.432 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.557      ;
; 0.434 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[1]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.559      ;
; 0.466 ; CntUp:inst4|s_cntVal[3] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.591      ;
; 0.477 ; CntUp:inst4|s_cntVal[2] ; CntUp:inst4|s_cntVal[3]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.602      ;
; 0.478 ; CntUp:inst4|s_cntVal[0] ; CntUp:inst4|s_cntVal[2]                                                                                   ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.041      ; 0.603      ;
+-------+-------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.191 ; ClkDividerN:inst2|s_divCounter[25]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.325      ;
; 0.219 ; DebounceUnit:inst3|s_dirtyIn         ; DebounceUnit:inst3|s_previousIn      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.345      ;
; 0.240 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.568      ;
; 0.248 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.576      ;
; 0.253 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.581      ;
; 0.291 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[17]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[19]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.419      ;
; 0.292 ; ClkDividerN:inst2|s_divCounter[24]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[6]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.297 ; ClkDividerN:inst2|s_divCounter[18]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.431      ;
; 0.298 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.432      ;
; 0.302 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.630      ;
; 0.303 ; ClkDividerN:inst2|s_divCounter[11]   ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.437      ;
; 0.303 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.632      ;
; 0.304 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.632      ;
; 0.306 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.635      ;
; 0.308 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.315 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.643      ;
; 0.315 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.644      ;
; 0.318 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.647      ;
; 0.319 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.647      ;
; 0.320 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.649      ;
; 0.323 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.652      ;
; 0.339 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.465      ;
; 0.342 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.468      ;
; 0.345 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.674      ;
; 0.346 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.675      ;
; 0.364 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.491      ;
; 0.368 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.696      ;
; 0.368 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[23]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.697      ;
; 0.369 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.698      ;
; 0.371 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.700      ;
; 0.372 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.700      ;
; 0.381 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.710      ;
; 0.386 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.714      ;
; 0.386 ; ClkDividerN:inst2|s_divCounter[22]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.715      ;
; 0.389 ; ClkDividerN:inst2|s_divCounter[12]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.717      ;
; 0.390 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.718      ;
; 0.434 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.763      ;
; 0.435 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.763      ;
; 0.440 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[20]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.568      ;
; 0.441 ; ClkDividerN:inst2|s_divCounter[17]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.575      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[21]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.569      ;
; 0.446 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.774      ;
; 0.447 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[24]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.581      ;
; 0.448 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.776      ;
; 0.449 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.777      ;
; 0.450 ; ClkDividerN:inst2|s_divCounter[24]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.584      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.578      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[4]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[10]   ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; DebounceUnit:inst3|s_debounceCnt[21] ; DebounceUnit:inst3|s_debounceCnt[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[8]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[20]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.581      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[2]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.460 ; ClkDividerN:inst2|s_divCounter[0]    ; ClkDividerN:inst2|s_divCounter[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.465 ; DebounceUnit:inst3|s_debounceCnt[20] ; DebounceUnit:inst3|s_debounceCnt[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.590      ;
; 0.466 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.466 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.593      ;
; 0.485 ; DebounceUnit:inst3|s_dirtyIn         ; DebounceUnit:inst3|s_debounceCnt[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.814      ;
; 0.494 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.621      ;
; 0.494 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.621      ;
; 0.496 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.623      ;
; 0.499 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[11]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.827      ;
; 0.500 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[17]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.828      ;
; 0.503 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[18]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.831      ;
; 0.503 ; ClkDividerN:inst2|s_divCounter[3]    ; ClkDividerN:inst2|s_divCounter[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[21]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.631      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.507 ; ClkDividerN:inst2|s_divCounter[9]    ; ClkDividerN:inst2|s_divCounter[12]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:inst2|s_divCounter[7]    ; ClkDividerN:inst2|s_divCounter[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.507 ; ClkDividerN:inst2|s_divCounter[19]   ; ClkDividerN:inst2|s_divCounter[22]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.634      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[5]    ; ClkDividerN:inst2|s_divCounter[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[1]    ; ClkDividerN:inst2|s_divCounter[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.508 ; DebounceUnit:inst3|s_dirtyIn         ; DebounceUnit:inst3|s_debounceCnt[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.245      ; 0.837      ;
; 0.509 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.635      ;
; 0.510 ; ClkDividerN:inst2|s_divCounter[23]   ; ClkDividerN:inst2|s_divCounter[25]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.644      ;
; 0.510 ; DebounceUnit:inst3|s_previousIn      ; DebounceUnit:inst3|s_debounceCnt[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -3.322   ; 0.189 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                       ; -3.322   ; 0.191 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst2|clkOut       ; -0.612   ; 0.189 ; N/A      ; N/A     ; -2.693              ;
;  DebounceUnit:inst3|s_pulsedOut ; N/A      ; N/A   ; N/A      ; N/A     ; -2.693              ;
; Design-wide TNS                 ; -147.946 ; 0.0   ; 0.0      ; 0.0     ; -87.017             ;
;  CLOCK_50                       ; -146.005 ; 0.000 ; N/A      ; N/A     ; -71.105             ;
;  ClkDividerN:inst2|clkOut       ; -1.941   ; 0.000 ; N/A      ; N/A     ; -7.833              ;
;  DebounceUnit:inst3|s_pulsedOut ; N/A      ; N/A   ; N/A      ; N/A     ; -8.079              ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.151 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.151 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 20       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 2649     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 20       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 2649     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; CLOCK_50                       ; CLOCK_50                       ; Base ; Constrained ;
; ClkDividerN:inst2|clkOut       ; ClkDividerN:inst2|clkOut       ; Base ; Constrained ;
; DebounceUnit:inst3|s_pulsedOut ; DebounceUnit:inst3|s_pulsedOut ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jun  7 10:47:46 2022
Info: Command: quartus_sta RAM_2P_Demo -c RAM_2P_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM_2P_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name DebounceUnit:inst3|s_pulsedOut DebounceUnit:inst3|s_pulsedOut
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst2|clkOut ClkDividerN:inst2|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.322
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.322            -146.005 CLOCK_50 
    Info (332119):    -0.612              -1.941 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.409               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.424               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.105 CLOCK_50 
    Info (332119):    -2.693              -8.079 DebounceUnit:inst3|s_pulsedOut 
    Info (332119):    -2.693              -7.833 ClkDividerN:inst2|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.983
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.983            -129.758 CLOCK_50 
    Info (332119):    -0.449              -1.376 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.365
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.365               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.384               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.105 CLOCK_50 
    Info (332119):    -2.649              -7.947 DebounceUnit:inst3|s_pulsedOut 
    Info (332119):    -2.649              -7.789 ClkDividerN:inst2|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.080
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.080             -43.417 CLOCK_50 
    Info (332119):     0.210               0.000 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.191               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.504 CLOCK_50 
    Info (332119):    -1.000              -5.000 ClkDividerN:inst2|clkOut 
    Info (332119):    -1.000              -3.000 DebounceUnit:inst3|s_pulsedOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 536 megabytes
    Info: Processing ended: Tue Jun  7 10:47:47 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


