# Trabalho OAC â€“ Implementando Monociclo RISC-V em SystemVerilog

## ğŸ“Œ DescriÃ§Ã£o
Este projeto tem como objetivo **entender a implementaÃ§Ã£o de um processador RISC-V Monociclo** em SystemVerilog, conforme apresentado em sala (slide 29).  
A atividade consiste em **corrigir erros no cÃ³digo de design** fornecido, de forma que o processador execute corretamente o testbench proposto.

## ğŸ‘¥ Grupo
O trabalho realizado pela dupla:
*Jean Felipe Duarte TenÃ³rio*
*Jayme Vinicius Esteves Pedroza Melo*

## ğŸ› ï¸ Estrutura do Projeto
-  â†’ CÃ³digo em SystemVerilog do processador (arquivos `.sv`).
-  â†’ Testbench em SystemVerilog.
- â†’ Programa em Assembly RISC-V e arquivo de memÃ³ria (`.txt`) para teste.
- `README.md` â†’ Este documento.

## ğŸ¯ Objetivo
- Compreender o funcionamento do processador **RISC-V Monociclo**.
- Identificar e corrigir erros no cÃ³digo de design.
- Garantir que o processador execute corretamente as instruÃ§Ãµes do programa de teste, gerando a saÃ­da esperada no testbench.

## ğŸš€ Passos para ExecuÃ§Ã£o
1. **Clonar o repositÃ³rio** ou copiar os arquivos do projeto.
   ```bash
   git clone <url-do-repo>
2. **Realize o Teste no site https://www.edaplayground.com/**
   - Coloque o arquivo a parte do cÃ³digo contendo testbench, indexe o cÃ³digo em system verilog .sv e o txt(cÃ³digo de mÃ¡quina representando as instruÃ§Ãµes) e execute clicando em Run.
