Fitter report for led_test
Thu Dec 31 19:27:09 2009
Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Fitter DSP Block Usage Summary
 21. DSP Block Details
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Advanced Data - General
 31. Advanced Data - Placement Preparation
 32. Advanced Data - Placement
 33. Advanced Data - Routing
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 31 19:27:09 2009    ;
; Quartus II Version                 ; 8.0 Build 215 05/29/2008 SJ Full Version ;
; Revision Name                      ; led_test                                 ;
; Top-level Entity Name              ; led_test                                 ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C8T144C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,893 / 8,256 ( 23 % )                   ;
;     Total combinational functions  ; 1,759 / 8,256 ( 21 % )                   ;
;     Dedicated logic registers      ; 1,113 / 8,256 ( 13 % )                   ;
; Total registers                    ; 1113                                     ;
; Total pins                         ; 13 / 85 ( 15 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 109,952 / 165,888 ( 66 % )               ;
; Embedded Multiplier 9-bit elements ; 4 / 36 ( 11 % )                          ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                             ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                                            ;
+----------------------+-------------------+---------+------------------------------+------------------------+----------------------+
; Name                 ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy            ;
+----------------------+-------------------+---------+------------------------------+------------------------+----------------------+
; Top                  ; 0                 ; 2933    ; Placement and Routing        ; Post-Synthesis Netlist ;                      ;
; sld_hub:sld_hub_inst ; 0                 ; 157     ; Placement and Routing        ; Post-Synthesis Netlist ; sld_hub:sld_hub_inst ;
+----------------------+-------------------+---------+------------------------------+------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                       ; Destination Port ; Destination Port Name ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; mcu:inst|cpu:the_cpu|M_mul_src1[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[0]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[0]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[1]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[1]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[2]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[2]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[3]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[3]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[4]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[4]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[5]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[5]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[6]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[6]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[7]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[7]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[8]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[8]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[9]  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[9]~_Duplicate_1                                                                                                        ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[10] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[10]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[11] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[11]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[12] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[12]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[13] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[13]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[14] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[14]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; mcu:inst|cpu:the_cpu|M_mul_src1[15] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; mcu:inst|cpu:the_cpu|M_mul_src1[15]~_Duplicate_1                                                                                                       ; REGOUT           ;                       ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/project/led_test/led_test.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 1,893 / 8,256 ( 23 % )       ;
;     -- Combinational with no register       ; 780                          ;
;     -- Register only                        ; 134                          ;
;     -- Combinational with a register        ; 979                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 823                          ;
;     -- 3 input functions                    ; 784                          ;
;     -- <=2 input functions                  ; 152                          ;
;     -- Register only                        ; 134                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 1576                         ;
;     -- arithmetic mode                      ; 183                          ;
;                                             ;                              ;
; Total registers*                            ; 1,113 / 8,487 ( 13 % )       ;
;     -- Dedicated logic registers            ; 1,113 / 8,256 ( 13 % )       ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )              ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 139 / 516 ( 27 % )           ;
; User inserted logic elements                ; 0                            ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 13 / 85 ( 15 % )             ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 6                            ;
; M4Ks                                        ; 29 / 36 ( 81 % )             ;
; Total memory bits                           ; 109,952 / 165,888 ( 66 % )   ;
; Total RAM block bits                        ; 133,632 / 165,888 ( 81 % )   ;
; Embedded Multiplier 9-bit elements          ; 4 / 36 ( 11 % )              ;
; PLLs                                        ; 0 / 2 ( 0 % )                ;
; Global clocks                               ; 6 / 8 ( 75 % )               ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; Average interconnect usage (total/H/V)      ; 17% / 16% / 17%              ;
; Peak interconnect usage (total/H/V)         ; 43% / 42% / 45%              ;
; Maximum fan-out node                        ; clk~clkctrl                  ;
; Maximum fan-out                             ; 1033                         ;
; Highest non-global fan-out signal           ; mcu:inst|cpu:the_cpu|W_stall ;
; Highest non-global fan-out                  ; 474                          ;
; Total fan-out                               ; 11218                        ;
; Average fan-out                             ; 3.69                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; 17    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; led[0] ; 3     ; 1        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led[1] ; 7     ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led[2] ; 9     ; 1        ; 0            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led[3] ; 57    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led[4] ; 30    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led[5] ; 48    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led[6] ; 51    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; led[7] ; 42    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 7 / 17 ( 41 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 21 ( 5 % )  ; 3.3V          ; --           ;
; 4        ; 4 / 24 ( 17 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; led[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; led[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 19         ; 1        ; led[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 20         ; 1        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 11       ; 21         ; 1        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 12       ; 22         ; 1        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 13       ; 23         ; 1        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; led[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 56         ; 4        ; led[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 61         ; 4        ; led[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; led[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; led[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 150        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                      ; Library Name ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |led_test                                                                                   ; 1893 (2)    ; 1113 (0)                  ; 0 (0)         ; 109952      ; 29   ; 4            ; 0       ; 2         ; 13   ; 0            ; 780 (2)      ; 134 (0)           ; 979 (0)          ; |led_test                                                                                                                                                                                                                                ; work         ;
;    |mcu:inst|                                                                               ; 1789 (0)    ; 1046 (0)                  ; 0 (0)         ; 109952      ; 29   ; 4            ; 0       ; 2         ; 0    ; 0            ; 743 (0)      ; 122 (0)           ; 924 (0)          ; |led_test|mcu:inst                                                                                                                                                                                                                       ; work         ;
;       |cpu:the_cpu|                                                                         ; 1630 (1325) ; 1023 (845)                ; 0 (0)         ; 44416       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 607 (480)    ; 113 (71)          ; 910 (774)        ; |led_test|mcu:inst|cpu:the_cpu                                                                                                                                                                                                           ; work         ;
;          |cpu_ic_data_module:cpu_ic_data|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                  ; work         ;
;                |altsyncram_qed1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                   ; work         ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                              ; work         ;
;             |altsyncram:the_altsyncram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                    ; work         ;
;                |altsyncram_s0g1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_s0g1:auto_generated                                                                                                                     ; work         ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                           ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                        ; work         ;
;                |mult_add_4cr2:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                           ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                   ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                        ; work         ;
;                |mult_add_6cr2:auto_generated|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                           ; work         ;
;                   |ded_mult_2o81:ded_mult1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                   ; work         ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                  ; 272 (36)    ; 178 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (36)      ; 42 (0)            ; 136 (0)          ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                           ; work         ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|               ; 136 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 41 (0)            ; 53 (0)           ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                           ; work         ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|              ; 50 (50)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (38)           ; 11 (11)          ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                             ; work         ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                    ; 84 (84)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 3 (3)             ; 42 (42)          ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                   ; work         ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                           ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                          ; work         ;
;                   |sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst         ; work         ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                 ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                             ; work         ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                   ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                               ; work         ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                   ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                               ; work         ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                         ; 57 (57)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 45 (45)          ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                     ; work         ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                          ; work         ;
;                   |altsyncram:the_altsyncram|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                ; work         ;
;                      |altsyncram_t072:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated ; work         ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                  ; work         ;
;                |altsyncram_3nf1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_3nf1:auto_generated                                                                                                   ; work         ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                            ; work         ;
;             |altsyncram:the_altsyncram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                  ; work         ;
;                |altsyncram_4nf1:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_4nf1:auto_generated                                                                                                   ; work         ;
;          |cpu_test_bench:the_cpu_test_bench|                                                ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                         ; work         ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                      ; 67 (67)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 33 (33)          ; |led_test|mcu:inst|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                        ; work         ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                        ; 72 (72)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 35 (35)          ; |led_test|mcu:inst|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                          ; work         ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                          ; 28 (28)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 9 (9)            ; |led_test|mcu:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                            ; work         ;
;       |led_pio:the_led_pio|                                                                 ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 0 (0)            ; |led_test|mcu:inst|led_pio:the_led_pio                                                                                                                                                                                                   ; work         ;
;       |led_pio_s1_arbitrator:the_led_pio_s1|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                  ; work         ;
;       |mcu_reset_clk_domain_synch_module:mcu_reset_clk_domain_synch|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |led_test|mcu:inst|mcu_reset_clk_domain_synch_module:mcu_reset_clk_domain_synch                                                                                                                                                          ; work         ;
;       |onchip_ram:the_onchip_ram|                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|onchip_ram:the_onchip_ram                                                                                                                                                                                             ; work         ;
;          |altsyncram:the_altsyncram|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram                                                                                                                                                                   ; work         ;
;             |altsyncram_lib1:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram|altsyncram_lib1:auto_generated                                                                                                                                    ; work         ;
;       |onchip_ram_s1_arbitrator:the_onchip_ram_s1|                                          ; 23 (23)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |led_test|mcu:inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1                                                                                                                                                                            ; work         ;
;       |onchip_rom:the_onchip_rom|                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|onchip_rom:the_onchip_rom                                                                                                                                                                                             ; work         ;
;          |altsyncram:the_altsyncram|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|onchip_rom:the_onchip_rom|altsyncram:the_altsyncram                                                                                                                                                                   ; work         ;
;             |altsyncram_kib1:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |led_test|mcu:inst|onchip_rom:the_onchip_rom|altsyncram:the_altsyncram|altsyncram_kib1:auto_generated                                                                                                                                    ; work         ;
;       |onchip_rom_s1_arbitrator:the_onchip_rom_s1|                                          ; 23 (23)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |led_test|mcu:inst|onchip_rom_s1_arbitrator:the_onchip_rom_s1                                                                                                                                                                            ; work         ;
;    |sld_hub:sld_hub_inst|                                                                   ; 102 (21)    ; 67 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (14)      ; 12 (0)            ; 55 (20)          ; |led_test|sld_hub:sld_hub_inst                                                                                                                                                                                                           ; work         ;
;       |lpm_decode:instruction_decoder|                                                      ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |led_test|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                            ; work         ;
;          |decode_aoi:auto_generated|                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |led_test|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated                                                                                                                                                  ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |led_test|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                             ; work         ;
;       |sld_dffex:BROADCAST|                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |led_test|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                       ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |led_test|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                       ; work         ;
;       |sld_dffex:IRF_ENA|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |led_test|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                         ; work         ;
;       |sld_dffex:IRSR|                                                                      ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |led_test|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                            ; work         ;
;       |sld_dffex:RESET|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |led_test|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                           ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |led_test|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                  ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |led_test|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                         ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                           ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |led_test|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                 ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                             ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |led_test|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                   ; work         ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------+
; Delay Chain Summary                                                             ;
+--------+----------+---------------+---------------+-----------------------+-----+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------+----------+---------------+---------------+-----------------------+-----+
; led[7] ; Output   ; --            ; --            ; --                    ; --  ;
; led[6] ; Output   ; --            ; --            ; --                    ; --  ;
; led[5] ; Output   ; --            ; --            ; --                    ; --  ;
; led[4] ; Output   ; --            ; --            ; --                    ; --  ;
; led[3] ; Output   ; --            ; --            ; --                    ; --  ;
; led[2] ; Output   ; --            ; --            ; --                    ; --  ;
; led[1] ; Output   ; --            ; --            ; --                    ; --  ;
; led[0] ; Output   ; --            ; --            ; --                    ; --  ;
; clk    ; Input    ; 0             ; 0             ; --                    ; --  ;
+--------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                ; JTAG_X1_Y10_N0     ; 112     ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                ; JTAG_X1_Y10_N0     ; 23      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                         ; PIN_17             ; 1033    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mcu:inst|cpu:the_cpu|Add12~97                                                                                                                                                                                                               ; LCCOMB_X19_Y11_N24 ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|D_ic_fill_starting                                                                                                                                                                                                     ; LCCOMB_X12_Y9_N6   ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                                                        ; LCCOMB_X8_Y8_N8    ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                                                        ; LCCOMB_X13_Y4_N8   ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|E_ctrl_dst_data_sel_logic_result                                                                                                                                                                                       ; LCFF_X14_Y12_N11   ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                ; LCFF_X13_Y9_N5     ; 47      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|Equal145~6                                                                                                                                                                                                             ; LCCOMB_X10_Y9_N4   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|Equal182~48                                                                                                                                                                                                            ; LCCOMB_X17_Y9_N14  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|M_alu_result[30]~386                                                                                                                                                                                                   ; LCCOMB_X16_Y11_N24 ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|M_ld_align_sh8                                                                                                                                                                                                         ; LCCOMB_X21_Y7_N2   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                                                            ; LCFF_X9_Y7_N1      ; 70      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|M_mul_stall_d3                                                                                                                                                                                                         ; LCFF_X18_Y4_N1     ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                            ; LCFF_X19_Y11_N29   ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|M_status_reg_pie~16                                                                                                                                                                                                    ; LCCOMB_X12_Y9_N20  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|M_wr_dst_reg                                                                                                                                                                                                           ; LCFF_X12_Y9_N9     ; 5       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|W_stall                                                                                                                                                                                                                ; LCCOMB_X9_Y7_N20   ; 474     ; Clock enable, Read enable ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                                                    ; LCFF_X29_Y11_N7    ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|prejxdr                                                  ; LCFF_X29_Y11_N15   ; 39      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                     ; LCCOMB_X26_Y9_N26  ; 15      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                   ; LCCOMB_X26_Y9_N28  ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1                                   ; LCCOMB_X29_Y11_N8  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                     ; LCCOMB_X26_Y9_N30  ; 33      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~20                                ; LCCOMB_X29_Y11_N30 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[10]~5751                                                    ; LCCOMB_X25_Y11_N20 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[18]~5758                                                    ; LCCOMB_X25_Y10_N26 ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr[36]~5771                                                    ; LCCOMB_X25_Y10_N2  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|virtual_state_sdr~29 ; LCCOMB_X25_Y11_N10 ; 38      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|virtual_state_uir~21 ; LCCOMB_X29_Y11_N4  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetrequest                                                                                                                               ; LCFF_X12_Y7_N5     ; 2       ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~2342                                                                                                                                  ; LCCOMB_X26_Y9_N24  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                                                            ; LCFF_X29_Y9_N17    ; 3       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~13                                                                                                                                          ; LCCOMB_X22_Y7_N6   ; 2       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                     ; LCFF_X23_Y6_N23    ; 12      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|ic_fill_ap_offset[1]~21                                                                                                                                                                                                ; LCCOMB_X10_Y7_N14  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|ic_fill_dp_offset_en~1                                                                                                                                                                                                 ; LCCOMB_X12_Y12_N18 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                  ; LCCOMB_X12_Y12_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                            ; LCCOMB_X13_Y11_N10 ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|ic_tag_wren                                                                                                                                                                                                            ; LCCOMB_X13_Y11_N22 ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|cpu:the_cpu|reset_d1                                                                                                                                                                                                               ; LCFF_X13_Y11_N13   ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu:inst|led_pio:the_led_pio|always0~1                                                                                                                                                                                                      ; LCCOMB_X13_Y7_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|mcu_reset_clk_domain_synch_module:mcu_reset_clk_domain_synch|data_out                                                                                                                                                              ; LCFF_X29_Y7_N1     ; 870     ; Async. clear              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; mcu:inst|onchip_ram:the_onchip_ram|wren~2                                                                                                                                                                                                   ; LCCOMB_X24_Y7_N14  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mcu:inst|onchip_rom:the_onchip_rom|wren~43                                                                                                                                                                                                  ; LCCOMB_X23_Y7_N28  ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                                                             ; LCFF_X23_Y11_N31   ; 20      ; Async. clear              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                                       ; LCCOMB_X25_Y11_N2  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~65                                                                                                                                                                                                       ; LCCOMB_X25_Y11_N8  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                                                                      ; LCCOMB_X25_Y11_N4  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|comb~52                                                                                                                                                                                                                ; LCCOMB_X26_Y11_N22 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                                   ; LCFF_X23_Y12_N9    ; 21      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~257                                                                                                                                                                                                ; LCCOMB_X25_Y11_N30 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                                     ; LCFF_X24_Y11_N3    ; 13      ; Async. clear              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                    ; LCFF_X23_Y11_N11   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                                    ; LCFF_X23_Y11_N3    ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                     ; LCFF_X23_Y10_N9    ; 12      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]~933                                                                                                                                                                                 ; LCCOMB_X24_Y12_N6  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~299                                                                                                                                                                            ; LCCOMB_X24_Y11_N22 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~300                                                                                                                                                                            ; LCCOMB_X24_Y12_N26 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                          ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                  ; JTAG_X1_Y10_N0   ; 112     ; Global Clock         ; GCLK3            ; --                        ;
; clk                                                                                                           ; PIN_17           ; 1033    ; Global Clock         ; GCLK2            ; --                        ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetrequest ; LCFF_X12_Y7_N5   ; 2       ; Global Clock         ; GCLK0            ; --                        ;
; mcu:inst|mcu_reset_clk_domain_synch_module:mcu_reset_clk_domain_synch|data_out                                ; LCFF_X29_Y7_N1   ; 870     ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                               ; LCFF_X23_Y11_N31 ; 20      ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                       ; LCFF_X24_Y11_N3  ; 13      ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mcu:inst|cpu:the_cpu|W_stall                                                                                                                                                                                                                ; 474     ;
; mcu:inst|cpu:the_cpu|E_ctrl_src2_choose_imm                                                                                                                                                                                                 ; 74      ;
; mcu:inst|cpu:the_cpu|M_mul_stall                                                                                                                                                                                                            ; 70      ;
; mcu:inst|cpu:the_cpu|E_src2_hazard_M                                                                                                                                                                                                        ; 65      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_no_action_break_a~20                                ; 64      ;
; mcu:inst|cpu:the_cpu|E_src1_hazard_M                                                                                                                                                                                                        ; 48      ;
; mcu:inst|cpu:the_cpu|M_wr_data_unfiltered[20]~373                                                                                                                                                                                           ; 48      ;
; mcu:inst|cpu:the_cpu|M_wr_data_unfiltered[20]~372                                                                                                                                                                                           ; 48      ;
; mcu:inst|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                ; 47      ;
; mcu:inst|cpu:the_cpu|hbreak_enabled                                                                                                                                                                                                         ; 41      ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                                                                                          ; 39      ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[0]                                                                                                                                                                                          ; 39      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|prejxdr                                                  ; 39      ;
; mcu:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module                                                                                                          ; 38      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|virtual_state_sdr~29 ; 38      ;
; mcu:inst|cpu:the_cpu|D_iw[2]                                                                                                                                                                                                                ; 36      ;
; mcu:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[8]~117                                                                                                                                    ; 34      ;
; mcu:inst|onchip_rom_s1_arbitrator:the_onchip_rom_s1|cpu_data_master_requests_onchip_rom_s1                                                                                                                                                  ; 34      ;
; mcu:inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|cpu_data_master_requests_onchip_ram_s1                                                                                                                                                  ; 34      ;
; mcu:inst|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                              ; 34      ;
; mcu:inst|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                                                          ; 34      ;
; mcu:inst|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                                                          ; 34      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                      ; 34      ;
; mcu:inst|onchip_ram_s1_arbitrator:the_onchip_ram_s1|cpu_instruction_master_read_data_valid_onchip_ram_s1_shift_register                                                                                                                     ; 33      ;
; mcu:inst|onchip_rom_s1_arbitrator:the_onchip_rom_s1|cpu_instruction_master_read_data_valid_onchip_rom_s1_shift_register                                                                                                                     ; 33      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                     ; 33      ;
; mcu:inst|cpu:the_cpu|D_iw[21]                                                                                                                                                                                                               ; 33      ;
; mcu:inst|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                            ; 32      ;
; mcu:inst|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                                                            ; 32      ;
; mcu:inst|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_data_master_requests_cpu_jtag_debug_module                                                                                                                          ; 32      ;
; mcu:inst|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                                                            ; 32      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[37]                                                  ; 32      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[36]                                                  ; 32      ;
; mcu:inst|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                                                        ; 32      ;
; mcu:inst|cpu:the_cpu|D_src1_hazard_W                                                                                                                                                                                                        ; 32      ;
; mcu:inst|cpu:the_cpu|M_mul_stall_d3                                                                                                                                                                                                         ; 32      ;
; mcu:inst|cpu:the_cpu|M_rot_fill_bit                                                                                                                                                                                                         ; 32      ;
; mcu:inst|cpu:the_cpu|D_src2_hazard_M                                                                                                                                                                                                        ; 32      ;
; mcu:inst|cpu:the_cpu|D_src2_hazard_W                                                                                                                                                                                                        ; 32      ;
; mcu:inst|cpu:the_cpu|Add12~97                                                                                                                                                                                                               ; 32      ;
; mcu:inst|cpu:the_cpu|Add12~95                                                                                                                                                                                                               ; 32      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~2342                                                                                                                                  ; 31      ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|Equal1~28                                                                                                                                ; 28      ;
; mcu:inst|cpu:the_cpu|D_iw[5]                                                                                                                                                                                                                ; 28      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                                     ; 26      ;
; mcu:inst|cpu:the_cpu|D_iw[12]                                                                                                                                                                                                               ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                ; 23      ;
; mcu:inst|cpu:the_cpu|D_iw[13]                                                                                                                                                                                                               ; 23      ;
; mcu:inst|cpu:the_cpu|E_iw[3]                                                                                                                                                                                                                ; 23      ;
; mcu:inst|cpu:the_cpu|F_kill~38                                                                                                                                                                                                              ; 22      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                             ; Location                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
; mcu:inst|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                            ; M4K_X11_Y13, M4K_X11_Y10, M4K_X11_Y16, M4K_X11_Y15, M4K_X11_Y14, M4K_X11_Y12, M4K_X27_Y14, M4K_X27_Y15 ;
; mcu:inst|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_s0g1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 11           ; 128          ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 1408  ; 128                         ; 11                          ; 128                         ; 11                          ; 1408                ; 1    ; cpu_ic_tag_ram.mif              ; M4K_X11_Y11                                                                                            ;
; mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_t072:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M4K_X27_Y7, M4K_X27_Y8                                                                                 ;
; mcu:inst|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_3nf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M4K_X11_Y5                                                                                             ;
; mcu:inst|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_4nf1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M4K_X11_Y6                                                                                             ;
; mcu:inst|onchip_ram:the_onchip_ram|altsyncram:the_altsyncram|altsyncram_lib1:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 8    ; onchip_ram.hex                  ; M4K_X27_Y2, M4K_X27_Y10, M4K_X27_Y5, M4K_X27_Y12, M4K_X11_Y7, M4K_X27_Y11, M4K_X11_Y2, M4K_X27_Y13     ;
; mcu:inst|onchip_rom:the_onchip_rom|altsyncram:the_altsyncram|altsyncram_kib1:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 8    ; None                            ; M4K_X27_Y3, M4K_X11_Y4, M4K_X27_Y4, M4K_X11_Y9, M4K_X11_Y3, M4K_X27_Y9, M4K_X11_Y8, M4K_X27_Y6         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 36                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 18                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 18                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 36                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                      ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X20_Y6_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mcu:inst|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X20_Y5_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 4,070 / 26,052 ( 16 % ) ;
; C16 interconnects          ; 48 / 1,156 ( 4 % )      ;
; C4 interconnects           ; 3,038 / 17,952 ( 17 % ) ;
; Direct links               ; 261 / 26,052 ( 1 % )    ;
; Global clocks              ; 6 / 8 ( 75 % )          ;
; Local interconnects        ; 930 / 8,256 ( 11 % )    ;
; R24 interconnects          ; 77 / 1,020 ( 8 % )      ;
; R4 interconnects           ; 3,721 / 22,440 ( 17 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.62) ; Number of LABs  (Total = 139) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 6                             ;
; 10                                          ; 1                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 3                             ;
; 14                                          ; 8                             ;
; 15                                          ; 13                            ;
; 16                                          ; 86                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.85) ; Number of LABs  (Total = 139) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 112                           ;
; 1 Clock                            ; 128                           ;
; 1 Clock enable                     ; 77                            ;
; 1 Sync. clear                      ; 5                             ;
; 1 Sync. load                       ; 52                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 17                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.18) ; Number of LABs  (Total = 139) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 5                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 0                             ;
; 14                                           ; 0                             ;
; 15                                           ; 1                             ;
; 16                                           ; 3                             ;
; 17                                           ; 3                             ;
; 18                                           ; 8                             ;
; 19                                           ; 4                             ;
; 20                                           ; 7                             ;
; 21                                           ; 12                            ;
; 22                                           ; 15                            ;
; 23                                           ; 12                            ;
; 24                                           ; 9                             ;
; 25                                           ; 8                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 7                             ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 0                             ;
; 32                                           ; 12                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.96) ; Number of LABs  (Total = 139) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 8                             ;
; 2                                               ; 3                             ;
; 3                                               ; 0                             ;
; 4                                               ; 5                             ;
; 5                                               ; 1                             ;
; 6                                               ; 5                             ;
; 7                                               ; 8                             ;
; 8                                               ; 22                            ;
; 9                                               ; 19                            ;
; 10                                              ; 15                            ;
; 11                                              ; 9                             ;
; 12                                              ; 9                             ;
; 13                                              ; 2                             ;
; 14                                              ; 4                             ;
; 15                                              ; 4                             ;
; 16                                              ; 17                            ;
; 17                                              ; 2                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.16) ; Number of LABs  (Total = 139) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 0                             ;
; 16                                           ; 2                             ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 5                             ;
; 20                                           ; 7                             ;
; 21                                           ; 8                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 10                            ;
; 25                                           ; 7                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 17                            ;
; 32                                           ; 26                            ;
; 33                                           ; 4                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-----------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                         ;
+------------------------------------------------------------------+----------------------------+
; Name                                                             ; Value                      ;
+------------------------------------------------------------------+----------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                         ;
; Mid Wire Use - Fit Attempt 1                                     ; 16                         ;
; Mid Slack - Fit Attempt 1                                        ; -20054                     ;
; Internal Atom Count - Fit Attempt 1                              ; 2869                       ;
; LE/ALM Count - Fit Attempt 1                                     ; 1893                       ;
; LAB Count - Fit Attempt 1                                        ; 139                        ;
; Outputs per Lab - Fit Attempt 1                                  ; 10.165                     ;
; Inputs per LAB - Fit Attempt 1                                   ; 21.928                     ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.827                      ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:76;1:63                  ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:20;1:57;2:53;3:8;4:1     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:8;1:20;2:57;3:48;4:5;5:1 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:139                      ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:7;1:15;2:112;3:5         ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:39;1:98;2:2              ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:20;1:71;2:45;3:3         ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:7;1:60;2:72              ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:7;1:125;2:7              ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:37;1:102                 ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:136;1:3                  ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:128;1:11                 ;
; LEs in Chains - Fit Attempt 1                                    ; 194                        ;
; LEs in Long Chains - Fit Attempt 1                               ; 131                        ;
; LABs with Chains - Fit Attempt 1                                 ; 18                         ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                          ;
; Time - Fit Attempt 1                                             ; 0                          ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.063                      ;
+------------------------------------------------------------------+----------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 7      ;
; Early Slack - Fit Attempt 1         ; -17059 ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 12     ;
; Mid Slack - Fit Attempt 1           ; -13371 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 14     ;
; Late Slack - Fit Attempt 1          ; -13371 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 1      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.329  ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -11536 ;
; Early Wire Use - Fit Attempt 1      ; 15     ;
; Peak Regional Wire - Fit Attempt 1  ; 34     ;
; Mid Slack - Fit Attempt 1           ; -12942 ;
; Late Slack - Fit Attempt 1          ; -12942 ;
; Late Wire Use - Fit Attempt 1       ; 17     ;
; Time - Fit Attempt 1                ; 2      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.765  ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 215 05/29/2008 SJ Full Version
    Info: Processing started: Thu Dec 31 19:26:53 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off led_test -c led_test
Info: Selected device EP2C8T144C8 for design "led_test"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144C8 is compatible
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54p/nCEO~ is reserved at location 76
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node mcu:inst|mcu_reset_clk_domain_synch_module:mcu_reset_clk_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~244
        Info: Destination node mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~99
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~442
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~5
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]~_wirecell
Info: Automatically promoted node mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetrequest 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mcu:inst|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr~61
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info: Created 16 register duplicates
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 13.784 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X16_Y8; Fanout = 2; REG Node = 'mcu:inst|cpu:the_cpu|M_ctrl_mul_lsw'
    Info: 2: + IC(0.230 ns) + CELL(0.651 ns) = 0.881 ns; Loc. = LAB_X16_Y8; Fanout = 48; COMB Node = 'mcu:inst|cpu:the_cpu|M_wr_data_unfiltered[20]~372'
    Info: 3: + IC(1.172 ns) + CELL(0.370 ns) = 2.423 ns; Loc. = LAB_X15_Y11; Fanout = 1; COMB Node = 'mcu:inst|cpu:the_cpu|M_wr_data_unfiltered[4]~394'
    Info: 4: + IC(1.172 ns) + CELL(0.366 ns) = 3.961 ns; Loc. = LAB_X15_Y8; Fanout = 10; COMB Node = 'mcu:inst|cpu:the_cpu|M_wr_data_unfiltered[4]~395'
    Info: 5: + IC(0.160 ns) + CELL(0.650 ns) = 4.771 ns; Loc. = LAB_X15_Y8; Fanout = 9; COMB Node = 'mcu:inst|cpu:the_cpu|E_src1[4]~392'
    Info: 6: + IC(0.912 ns) + CELL(0.596 ns) = 6.279 ns; Loc. = LAB_X16_Y8; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~405'
    Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 6.365 ns; Loc. = LAB_X16_Y8; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~407'
    Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 6.451 ns; Loc. = LAB_X16_Y8; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~409'
    Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 6.537 ns; Loc. = LAB_X16_Y8; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~411'
    Info: 10: + IC(0.107 ns) + CELL(0.086 ns) = 6.730 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~413'
    Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 6.816 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~415'
    Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 6.902 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~417'
    Info: 13: + IC(0.000 ns) + CELL(0.086 ns) = 6.988 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~419'
    Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 7.074 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~421'
    Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 7.160 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~423'
    Info: 16: + IC(0.000 ns) + CELL(0.086 ns) = 7.246 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~425'
    Info: 17: + IC(0.000 ns) + CELL(0.086 ns) = 7.332 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~427'
    Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 7.418 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~429'
    Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 7.504 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~431'
    Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 7.590 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~433'
    Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 7.676 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~435'
    Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 7.762 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~437'
    Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 7.848 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~439'
    Info: 24: + IC(0.000 ns) + CELL(0.086 ns) = 7.934 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~441'
    Info: 25: + IC(0.000 ns) + CELL(0.086 ns) = 8.020 ns; Loc. = LAB_X16_Y7; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~443'
    Info: 26: + IC(0.107 ns) + CELL(0.086 ns) = 8.213 ns; Loc. = LAB_X16_Y6; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~445'
    Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 8.299 ns; Loc. = LAB_X16_Y6; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~447'
    Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 8.385 ns; Loc. = LAB_X16_Y6; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~449'
    Info: 29: + IC(0.000 ns) + CELL(0.086 ns) = 8.471 ns; Loc. = LAB_X16_Y6; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~451'
    Info: 30: + IC(0.000 ns) + CELL(0.086 ns) = 8.557 ns; Loc. = LAB_X16_Y6; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~453'
    Info: 31: + IC(0.000 ns) + CELL(0.086 ns) = 8.643 ns; Loc. = LAB_X16_Y6; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~455'
    Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 8.729 ns; Loc. = LAB_X16_Y6; Fanout = 2; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~457'
    Info: 33: + IC(0.000 ns) + CELL(0.086 ns) = 8.815 ns; Loc. = LAB_X16_Y6; Fanout = 1; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~459'
    Info: 34: + IC(0.000 ns) + CELL(0.506 ns) = 9.321 ns; Loc. = LAB_X16_Y6; Fanout = 1; COMB Node = 'mcu:inst|cpu:the_cpu|Add8~460'
    Info: 35: + IC(0.187 ns) + CELL(0.624 ns) = 10.132 ns; Loc. = LAB_X16_Y6; Fanout = 1; COMB Node = 'mcu:inst|cpu:the_cpu|E_arith_result[32]~57'
    Info: 36: + IC(0.441 ns) + CELL(0.370 ns) = 10.943 ns; Loc. = LAB_X16_Y6; Fanout = 4; COMB Node = 'mcu:inst|cpu:the_cpu|E_br_actually_taken~187'
    Info: 37: + IC(1.716 ns) + CELL(0.206 ns) = 12.865 ns; Loc. = LAB_X12_Y9; Fanout = 1; COMB Node = 'mcu:inst|cpu:the_cpu|M_pipe_flush_nxt~180'
    Info: 38: + IC(0.187 ns) + CELL(0.624 ns) = 13.676 ns; Loc. = LAB_X12_Y9; Fanout = 1; COMB Node = 'mcu:inst|cpu:the_cpu|M_pipe_flush_nxt~181'
    Info: 39: + IC(0.000 ns) + CELL(0.108 ns) = 13.784 ns; Loc. = LAB_X12_Y9; Fanout = 11; REG Node = 'mcu:inst|cpu:the_cpu|M_pipe_flush'
    Info: Total cell delay = 7.393 ns ( 53.63 % )
    Info: Total interconnect delay = 6.391 ns ( 46.37 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 13% of the available device resources
    Info: Peak interconnect usage is 33% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 8 output pins without output pin load capacitance assignment
    Info: Pin "led[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/project/led_test/led_test.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 210 megabytes
    Info: Processing ended: Thu Dec 31 19:27:11 2009
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/project/led_test/led_test.fit.smsg.


