


積體電路設計 - 維基百科，自由的百科全書






























 








積體電路設計

維基百科，自由的百科全書


					前往：					導覽，					搜尋






積體電路設計（英語：Integrated circuit design, IC design），根據當前積體電路的集成規模，亦可稱之為超大型積體電路設計（VLSI design）[1]，是指以積體電路、超大型積體電路為目標的設計流程。



目錄


1 概述
2 設計的抽象級別
3 硬體實現

3.1 全定製設計
3.2 半定製設計

3.2.1 可程式邏輯裝置
3.2.2 特殊應用積體電路




4 設計流程

4.1 類比積體電路
4.2 數位積體電路

4.2.1 系統定義
4.2.2 暫存器傳輸級設計
4.2.3 設計驗證
4.2.4 邏輯綜合
4.2.5 等效性檢查
4.2.6 時序分析
4.2.7 物理設計
4.2.8 後續：具體的製程製造




5 可測試性設計
6 設計的重用
7 設計的輔助和自動化
8 相關條目
9 參考文獻



概述[編輯]
參見：積體電路和超大型積體電路
積體電路設計涉及對電子器件（例如電晶體、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導體基板材料之上，這些元件通過半導體器件製造製程（例如光刻等）安置在單一的矽基板上，從而形成電路。[2]:7-10目前最常使用的基板材料是矽。設計人員會使用技術手段將矽基板上各個器件之間相互電隔離，以控制整個晶片上各個器件之間的導電性能。PN接面、金屬氧化物半導體場效電晶體等組成了積體電路器件的基礎結構，而由後者構成的互補式金屬氧化物半導體則憑藉其低靜態功耗、高集成度的優點成為數位積體電路中邏輯閘的基礎構造。[2]:197-198設計人員需要考慮電晶體、互連線的能量耗散，這一點與以往由分立電子器件開始構建電路不同，這是因為積體電路的所有器件都集成在一塊矽片上。金屬互連線的電遷移以及靜電放電對於微晶片上的器件通常有害，因此也是積體電路設計需要關註的課題。
隨著積體電路的規模不斷增大，其集成度已經達到深亞微米級（特徵尺寸在130奈米以下），單個晶片集成的電晶體已經接近十億個。[3]:48-49由於其複雜性，積體電路設計相較簡單電路設計常常需要計算機輔助的設計方法學和技術手段。積體電路設計的研究範圍涵蓋了數位積體電路中數位邏輯的優化、網表實現，暫存器傳輸級硬體描述語言代碼的書寫，邏輯功能的驗證、仿真和時序分析，電路在硬體中連線的分佈，類比積體電路中運算放大器、電子濾波器等器件在晶片中的安置和混合訊號的處理。相關的研究還包括硬體設計的電子設計自動化（EDA）、計算機輔助設計（CAD）方法學等，是電機工程學和計算機工程的一個子集。
對於數位積體電路來說，設計人員現在更多的是站在高級抽象層面，即暫存器傳輸級甚至更高的系統級（有人也稱之為行為級），使用硬體描述語言或高級建模語言來描述電路的邏輯、時序功能，而邏輯綜合可以自動將暫存器傳輸級的硬體描述語言轉換為邏輯閘級的網表。對於簡單的電路，設計人員也可以用硬體描述語言直接描述邏輯閘和正反器之間的連接情況。網表經過進一步的功能驗證、佈局、布線，可以產生用於工業製造的GDSII文件，工廠根據該文件就可以在晶圓上製造電路。[4]:388-389類比積體電路設計涉及了更加複雜的訊號環境，對工程師的經驗有更高的要求，並且其設計的自動化程度遠不及數位積體電路。[5]:3
逐步完成功能設計之後，設計規則會指明哪些設計符合製造要求，而哪些設計不符合，而這個規則本身也十分複雜。積體電路設計流程需要符合數百條這樣的規則。在一定的設計約束下，積體電路物理版圖的佈局、布線對於獲得理想速度、訊號完整性、減少晶片面積來說至關重要。半導體器件製造的不可預測性使得積體電路設計的難度進一步提高。在積體電路設計領域，由於市場競爭的壓力，電子設計自動化等相關計算機輔助設計工具得到了廣泛的應用，工程師可以在計算機軟體的輔助下進行暫存器傳輸級設計、功能驗證、靜態時序分析、物理設計等流程。[6]:2-3
設計的抽象級別[編輯]
積體電路設計通常是以「模塊」作為設計的單位的。例如，對於多位全加器來說，其次級模塊是一位的加法器，而加法器又是由下一級的及閘、反閘模塊構成，與、反閘最終可以分解為更低抽象級的CMOS器件。
從抽象級別來說，數位積體電路設計可以是自頂向下的，即先定義了系統最高邏輯層次的功能模塊，根據頂層模塊的需求來定義子模塊，然後逐層繼續分解；設計也可以是自底向上的，即先分別設計最具體的各個模塊，然後如同搭積木一般用這些最底層模塊來實現上層模塊，最終達到最高層次。[7]:257在許多設計中，自頂向下、自底向上的設計方法學是混合使用的，系統級設計人員對整體體系結構進行規劃，並進行子模塊的劃分，而底層的電路設計人員逐層向上設計、優化單獨的模塊。最後，兩個方向的設計人員在中間某一抽象層次會合，完成整個設計。[8]:9
硬體實現[編輯]
對於不同的設計要求，工程師可以選擇使用半定製設計途徑，例如採用可程式邏輯裝置（現場可程式邏輯門陣列等）或基於標準單元庫的特殊應用積體電路來實現硬體電路；也可以使用全定製設計，控制電晶體版圖到系統結構的全部細節。[9]:2-6
全定製設計[編輯]
主條目：全定製
這種設計方式要求設計人員利用版圖編輯器來完成版圖設計、參數提取、單元表徵，然後利用這些自己設計的單元來完成電路的構建。通常，全定製設計是為了最大化優化電路性能。如果標準單元庫中缺少某種所需的單元，也需要採取全定製設計的方法完成所需的單元設計。不過，這種設計方式通常需要較長的時間。[10]:3
半定製設計[編輯]
與全定製設計相對的設計方式為半定製設計。簡而言之，半定製積體電路設計是基於預先設計好的某些邏輯單元。例如，設計人員可以在標準元件庫（通常可以從第三方購買）的基礎上設計特殊應用積體電路，從中選取所需的邏輯單元（例如各種基本邏輯閘、正反器等）來搭建所需的電路。[10]:4他們也可以使用可程式邏輯裝置來完成設計，這類器件的幾乎所有物理結構都已經固定在晶片之中，僅剩下某些連線可以由用戶編程決定其連接方式。[10]:9與這些預先設計好的邏輯單元有關的性能參數通常也由其供應商提供，以方便設計人員進行時序、功耗分析。
可程式邏輯裝置[編輯]




在半定製的現場可程式邏輯門陣列（FPGA）上實現設計的優點是開發周期短、成本低。


主條目：可程式邏輯裝置
參見：複雜可程式邏輯裝置，可程式陣列邏輯，可程式邏輯陣列，通用陣列邏輯和現場可程式邏輯門陣列
可程式邏輯裝置通常由半導體廠家提供商品晶片，這些晶片可以通過JTAG等方式和計算機連接，因此設計人員可以用電子設計自動化工具來完成設計，然後將利用設計代碼來對邏輯晶片編程。可程式邏輯陣列晶片在出廠前就提前定義了邏輯閘構成的陣列，而邏輯閘之間的連接線路則可以通過編程來控制連接與斷開。[11]:197隨著技術的發展，對連接線的編程可以通過EPROM（利用較高壓電編程、紫外線照射擦除）、EEPROM（利用電訊號來多次編程和擦除）、SRAM、快閃記憶體等方式實現。現場可程式邏輯門陣列是一種特殊的可程式邏輯裝置，它的物理基礎是可配置邏輯單元，由查找表、可程式多路選擇器、暫存器等結構組成。查找表可以用來實現邏輯函數，如三個輸入端的查找表可以實現所有三變量的邏輯函數。[11]:199
特殊應用積體電路[編輯]




針對特殊應用設計的特殊應用積體電路（ASIC）的優點是面積、功耗、時序可以得到最大程度地優化。


主條目：特殊應用積體電路
特殊應用積體電路只能在整個積體電路設計完成之後才能開始製造，而且需要專業的半導體工廠的參與。特殊應用積體電路可以是基於標準單元庫，也可以是全定製設計。在後一種途徑中，設計人員對於晶圓上元件的位置和連接有更多的控制權，而不像可程式邏輯裝置途徑，只能選擇使用其中部分硬體資源，從而造成部分資源被浪費。特殊應用積體電路的面積、功耗、時序特性通常可以得到更好的優化。然而，特殊應用積體電路的設計會更加複雜，並且需要專門的製程製造部門（或者外包給晶圓代工廠）才能將GDSII文件製造成電路。一旦特殊應用積體電路晶片製造完成，就不能像可程式邏輯裝置那樣對電路的邏輯功能進行重新配置。對於單個產品，在特殊應用積體電路上實現積體電路的經濟、時間成本都比可程式邏輯裝置高，因此在早期的設計與調試過程中，常用可程式邏輯裝置，尤其是現場可程式邏輯門陣列；如果所設計的積體電路將要在後期大量投產，那麼批量生產特殊應用積體電路將會更經濟。[9]:103-106
設計流程[編輯]
積體電路設計可以大致分為數位積體電路設計和類比積體電路設計兩大類。不過，實際的積體電路還有可能是混合訊號積體電路，因此不少電路的設計同時用到這兩種流程。
類比積體電路[編輯]
參見：類比電路和混合訊號積體電路




運算放大器本身也常常是具有一定規模集成度的電路。


積體電路設計的另一個大分支是類比積體電路設計，這一分支通常關註電源積體電路、射頻積體電路等。[3]:7由於現實世界的訊號是類比的，所以，在電子產品中，類比-數位、數位-類比相互轉換的積體電路也有著廣泛的應用。類比積體電路包括運算放大器、線性整流器、鎖相環、振盪電路、主動濾波器（英語：Active filter）等。相較數位積體電路設計，類比積體電路設計與半導體器件的物理性質有著更大的關聯，例如其增益、電路匹配、功率耗散以及阻抗等等。類比訊號的放大和濾波要求電路對訊號具備一定的保真度，因此類比積體電路比數位積體電路使用了更多的大面積器件，集成度亦相對較低。
在微處理器和計算機輔助設計方法出現前，類比積體電路完全採用人工設計的方法。由於人處理複雜問題的能力有限，因此當時的類比積體電路通常是較為基本的電路，運算放大器積體電路就是一個典型的例子。在當時的情況下，這樣的積體電路可能會涉及十幾個電晶體以及它們之間的互連線。為了使類比積體電路的設計能達到工業生產的級別，工程師需要採取多次疊代的方法以測試、排除故障。重複利用已經設計、驗證的設計，可以進一步構成更加複雜的積體電路。1970年代之後，計算機的價格逐漸下降，越來越多的工程師可以利用這種現代的工具來輔助設計，例如，他們使用編好的電腦程式進行仿真，便可獲得比之前人工計算、設計更高的精確度。SPICE是第一款針對類比積體電路仿真的軟體（事實上，數位積體電路中標準單元本身的設計，也需要用到SPICE來進行參數測試），其字面意思是「以積體電路為重點的仿真程式（英語：Simulation Program with Integrated Circuit Emphasis）」 。[12]基於計算機輔助設計的電路仿真工具能夠適應更加複雜的現代積體電路，特別是特殊應用積體電路。使用計算機進行仿真，還可以使項目設計中的一些錯誤在硬體製造之前就被發現，從而減少因為反覆測試、排除故障造成的大量成本。此外，計算機往往能夠完成一些極端複雜、繁瑣，人類無法勝任的任務，使得諸如蒙地卡羅方法等成為可能。實際硬體電路會遇到的與理想情況不一致的偏差，例如溫度偏差、器件中半導體摻雜濃度偏差，計算機仿真工具同樣可以進行類比和處理。總之，計算機化的電路設計、仿真能夠使電路設計性能更佳，而且其可製造性可以得到更大的保障。儘管如此，相對數位積體電路，類比積體電路的設計對工程師的經驗、權衡矛盾等方面的能力要求更嚴格。
數位積體電路[編輯]
參見：數位電路
粗略地說，數位積體電路可以分為以下基本步驟：系統定義、暫存器傳輸級設計、物理設計。而根據邏輯的抽象級別，設計又分為系統行為級、暫存器傳輸級、邏輯閘級。[1]:29-32[13]:13設計人員需要合理地書寫功能代碼、設置綜合工具、驗證邏輯時序性能、規劃物理設計策略等等。在設計過程中的特定時間點，還需要多次進行邏輯功能、時序約束、設計規則方面的檢查、調試，以確保設計的最終成果合乎最初的設計收斂目標。[14]:3-4
系統定義[編輯]
參見：高級綜合
系統定義是進行積體電路設計的最初規劃，在此階段設計人員需要考慮系統的宏觀功能。設計人員可能會使用一些高抽象級建模語言和工具來完成硬體的描述，例如C語言、C++、SystemC、SystemVerilog等事務級建模語言，以及Simulink和MATLAB等工具對訊號進行建模。儘管目前的主流是以暫存器傳輸級設計為中心，但已有一些直接從系統級描述向低抽象級描述（如邏輯閘級結構描述）轉化的高級綜合（或稱行為級綜合）、高級驗證工具正處於發展階段。[15]
系統定義階段，設計人員還對晶片預期的製程、功耗、時脈頻率、工作溫度等性能指標進行規劃。
暫存器傳輸級設計[編輯]
參見：暫存器傳輸級，硬體描述語言，Verilog和VHDL
目前的積體電路設計常常在暫存器傳輸級上進行，利用硬體描述語言來描述數位積體電路的訊號儲存以及訊號在暫存器、存儲器、組合邏輯裝置和匯流排等邏輯單元之間傳輸的情況。在設計暫存器傳輸級代碼時，設計人員會將系統定義轉換為暫存器傳輸級的描述。設計人員在這一抽象層次最常使用的兩種硬體描述語言是Verilog、VHDL，二者分別於1995年和1987年由電氣電子工程師學會（IEEE）標準化。[11]:110正由於有著硬體描述語言，設計人員可以把更多的精力放在功能的實現上，這比以往直接設計邏輯閘級連線的方法學（使用硬體描述語言仍然可以直接設計門級網表，但是少有人如此工作）具有更高的效率。
設計驗證[編輯]
參見：功能驗證，硬體驗證語言，高級驗證和通用驗證方法學
設計人員完成暫存器傳輸級設計之後，會利用測試平臺、斷言等方式來進行功能驗證，檢驗項目設計是否與之前的功能定義相符，如果有誤，則需要檢測之前設計文件中存在的漏洞。[16]現代超大型積體電路的整個設計過程中，驗證所需的時間和精力越來越多，甚至都超過了暫存器傳輸級設計本身，人們設置些專門針對驗證開發了新的工具和語言。
例如，要實現簡單的加法器或者更加複雜的算術邏輯單元，或利用正反器實現有限狀態機，設計人員可能會編寫不同規模的硬體描述語言代碼。功能驗證是項複雜的任務，驗證人員需要為待測設計建立一個虛擬的外部環境，為待測設計提供輸入訊號（這種人為添加的訊號常用「激勵」這個術語來表示），然後觀察待測設計輸出埠的功能是否合乎設計規範。
當所設計的電路並非簡單的幾個輸入埠、輸出埠時，由於驗證需要儘可能地考慮到所有的輸入情況，因此對於激勵訊號的定義會變得更加複雜。有時工程師會使用某些腳本語言（如Perl、Tcl）來編寫驗證程式，藉助電腦程式的高速處理來實現更大的測試覆蓋率。現代的硬體驗證語言可以提供一些專門針對驗證的特性，例如帶有約束的隨機化變量、覆蓋等等。作為硬體設計、驗證統一語言，SystemVerilog是以Verilog為基礎發展而來的，因此它同時具備了設計的特性和測試平臺的特性，並引入了物件導向程式設計的思想，因此測試平臺的編寫更加接近軟體測試。[17]諸如通用驗證方法學的標準化驗證平臺開發框架也得到了主流電子設計自動化軟體廠商的支持。針對高級綜合，關於高級驗證的電子設計自動化工具也處於研究中。
邏輯綜合[編輯]
主條目：邏輯綜合
工程師設計的硬體描述語言代碼一般是暫存器傳輸級的，在進行物理設計之前，需要使用邏輯綜合工具將暫存器傳輸級代碼轉換到針對特定製程的邏輯閘級網表，並完成邏輯化簡。
和人工進行邏輯優化需要藉助卡諾圖等類似，電子設計自動化工具來完成邏輯綜合也需要特定的算法（如奎因－麥克拉斯基算法等）來化簡設計人員定義的邏輯函數。輸入到自動綜合工具中的文件包括暫存器傳輸級硬體描述語言代碼、製程庫（可以由第三方晶圓代工服務機構提供）、設計約束文件三大類，這些文件在不同的電子設計自動化工具套件系統中的格式可能不盡相同。邏輯綜合工具會產生一個優化後的門級網表，但是這個網表仍然是基於硬體描述語言的，這個網表在半導體晶片中的走線將在物理設計中來完成。[8]:201-204
選擇不同器件（如特殊應用積體電路或者現場可程式門陣列等）對應的製程庫來進行邏輯綜合，或者在綜合時設置了不同的約束策略，將產生不同的綜合結果。暫存器傳輸級代碼對於設計項目的邏計劃分、語言結構風格等因素會影響綜合後網表的效率。
目前大多數成熟的綜合工具大多數是基於暫存器傳輸級描述的，而基於系統級描述的高級綜合工具還處在發展階段。
等效性檢查[編輯]
主條目：形式等效性檢查
為了比較門級網表和暫存器傳輸級的等效性，可以通過生成諸如不二可滿足性、二元決策圖等途徑來完成形式等效性檢查（形式驗證）。實際上，等效性檢查還可以檢查兩個暫存器傳輸級設計之間，或者兩個門級網表之間的邏輯等效性。
時序分析[編輯]
參見：靜態時序分析
現代積體電路的時鐘頻率已經到達了兆赫茲級別，而大量模塊內、模塊之間的時序關係極其複雜，[13]:7-8因此，除了需要驗證電路的邏輯功能，還需要進行時序分析，即對訊號在傳輸路徑上的延遲進行檢查，判斷其是否符合時序收斂要求。[14]:7時序分析所需的邏輯閘標準延遲格式信息可以由標準單元庫（或從用戶自己設計的單元從提取的時序信息）提供。隨著電路特徵尺寸不斷減小，互連線延遲在實際的總延時中所占的比例愈加顯著，因此在物理設計完成之後，把互連線的延遲納入考慮，才能夠精準地進行時序分析。
物理設計[編輯]
主條目：物理設計
參見：布圖規劃，佈局 (積體電路)，布線 (積體電路)，積體電路版圖和低功耗設計
邏輯綜合完成之後，通過引入器件製造公司提供的製程信息，前面完成的設計將進入布圖規劃、佈局、布線階段，工程人員需要根據延遲、功耗、面積等方面的約束信息，合理設置物理設計工具的參數，不斷調試，以獲取最佳的配置，從而決定元件在晶圓上的物理位置。如果是全定製設計，工程師還需要精心繪製單元的積體電路版圖，調整電晶體尺寸，從而降低功耗、延時。[14]:8-9
隨著現代積體電路的特徵尺寸不斷下降，超大型積體電路已經進入深亞微米級階段，互連線延遲對電路性能的影響已經達到甚至超過邏輯閘延遲的影響。這時，需要考慮的因素包括線網的電容效應和線網電感效應，晶片內部電源線上大電流在線網電阻上造成的電壓降也會影響積體電路的穩定性。[13]:6-7為瞭解決這些問題，同時緩解時鐘偏移、時鐘樹寄生參數的負面影響，合理的佈局布線和邏輯設計、功能驗證等過程同等重要。[3]:49隨著移動設備的發展，低功耗設計在積體電路設計中的地位愈加顯著。在物理設計階段，設計可以轉化成幾何圖形的表示方法，工業界有若干標準化的文件格式（如GDSII）予以規範。
值得註意的是，電路實現的功能在之前的暫存器傳輸級設計中就已經確定。在物理設計階段，工程師不僅不能夠讓之前設計好的邏輯、時序功能在該階段的設計中被損壞，還要進一步優化晶片按照正確運行時的延遲時間、功耗、面積等方面的性能。在物理設計產生了初步版圖文件之後，工程師需要再次對積體電路進行功能、時序、設計規則、訊號完整性等方面的驗證，以確保物理設計產生正確的硬體版圖文件。[14]
後續：具體的製程製造[編輯]
參見：半導體器件製造，無廠半導體公司和晶圓代工
半導體製造工廠根據物理設計最後完成、已經通過各項檢查後生成的標準化GDSII文件，即可製造出實際的物理電路。
這個步驟不再屬於積體電路設計和計算機工程的範疇，而是直接進入半導體製造製程領域，關註的重心亦轉向具體的材料、器件製作，例如光刻、蝕刻、物理氣相沉積、化學氣相沉積等。
傳統的積體電路公司能夠同時完成積體電路設計和積體電路製造。由於積體電路製造所需的設備、原料耗資巨大，因此一般的公司根本無力承受。一旦發生製程節點的改變（如從65奈米製程進步到45奈米製程），公司可能需要花費相當高的成本來更換現有製程設備，這給許多公司帶來了相當沉重的經濟負擔）。現在，有些公司逐漸放棄既設計、又製造的模式，業務範圍縮小至設計、驗證本身，而將具體的半導體製程流程，委託給專門進行積體電路製造的工廠。上述無製造製程（fabless），只進行設計、驗證公司被稱為無廠半導體公司，典型的例子包括高通（Qualcomm）、超微半導體（AMD）、英偉達（NVIDIA）等；而專門負責製造的公司則被稱為晶圓代工廠，典型的例子包括台積電（TSMC）、格羅方德（GlobalFoundries，前身為AMD的直屬製程廠）等。某些公司在從事設計的同時，還保留了自己的製程廠，這樣的公司包括英特爾、三星電子等。還有一類特殊的無廠半導體公司，它們把設計項目以矽智財的形式封裝起來，作為商品銷售給其他無廠半導體公司，典型的例子包括ARM公司。
可測試性設計[編輯]
主條目：可測試性設計
參見：掃描鏈和內建自測試
隨著超大型積體電路的複雜程度不斷提高，電路製造後的測試所需的時間和經濟成本也不斷增加。以往，人們將絕大多數精力放在設計本身，而並不考慮之後的測試，因為那時的測試相對今天更為簡單。近年來，測試本身也逐漸成為一個龐大的課題。
比如，從電路外部控制某些內部訊號使得它們呈現特定的邏輯值比較容易，而某些內部訊號由於依賴大量其它內部訊號，從外部很難直接改變它們的數值。此外，內部訊號的改變很多時候不能在主輸出端觀測（有時主輸出端的訊號輸出看似正確，其實內部狀態是錯誤的，僅觀測主輸出端的輸出不足以判斷電路是否正常工作）。以上兩類問題，即可控制性和可觀測性，是可測試性的兩大組成部分。
人們逐漸發現，電路在設計時向電路添加一些特殊的結構（例如掃描鏈和內建自測試），能夠大大方便之後的電路測試。這樣的設計被即為可測試性設計，它們使電路更加複雜，但是卻能憑藉更簡捷的測試降低整個項目的成本。[18]
設計的重用[編輯]
參見：系統單晶片和矽智財
隨著超大型積體電路的集成度不斷提高，同時市場競爭壓力的不斷增加，積體電路設計逐漸引入了可重用設計方法學。[19]可重用設計方法學的主要意義在於，提供矽智財（智慧財產權核）的供應商可以將一些已經預先完成的設計以商品的形式提供給設計方，後者可以將矽智財作為一個完整的模塊在自己的設計項目中使用。由此，在實現類似功能時，各個公司就不需反覆設計類似模塊。這樣做雖會提高商業成本，但亦顯著降低了設計的複雜程度，從而縮短公司在設計大型電路所需的周期，從而提高市場競爭力。矽智財供應商提供的產品可能是已驗證的硬體描述語言代碼，為了保護供應商的智慧財產權，這些代碼很多時候是加密的。矽智財本身也是作為積體電路進行設計，但是它為了在不同設計項目中能夠得到應用，會重點強化其可移植性，因此它的設計代碼規範更加嚴格。有的晶片公司專門從事矽智財的開發和銷售，ARM就是一個典型的例子，這些公司通過智慧財產權的授權營利。[19]
設計的輔助和自動化[編輯]
主條目：計算機輔助設計和電子設計自動化
由於積體電路系統的複雜性，工程師往往需要藉助電子設計自動化工具來進行計算機輔助設計。邏輯綜合就是電子設計自動化在數位積體電路設計中最顯著的體現。以往在設計小規模、中規模積體電路時，工程師設計數位積體電路需要根據邏輯功能，通過類似卡諾圖這樣的手工途徑來優化邏輯函數，然後確定使用何種邏輯閘來實現電路。而在當前超大型積體電路，乃至更大的甚大型積體電路的設計中，這樣的工作方式不太現實。電子設計自動化工具使得工程師能夠從複雜的門級設計轉到功能設計，而底層的轉換由自動工具完成，工程師只需要掌握如何設置這些工具工作策略的知識。硬體描述語言是積體電路設計自動化的重要基礎。[8]:2-3電子設計自動化發展十分迅速，現在已經成立了諸如設計自動化會議（英語：Design Automation Conference）的一些學術論壇，定期討論業界的發展。[20]
完成整個積體電路設計常常涉及多個電子設計自動化工具的運用。[21]有些公司專門從事積體電路計算機輔助設計工具套件的開發和銷售，例如Synopsys、Cadence、Mentor Graphics、Agilent、Altium、Xilinx等。電子設計自動化工具的本身作為一種軟體，背後依靠的是各種計算機算法。因此電子設計自動化工具的開發更加接近軟體設計的範疇，其開發人員需要重點關註邏輯簡化、佈局布線等方面的算法實現，但是他們同樣需要瞭解積體電路的硬體知識。[5]:3-30
相關條目[編輯]


電子學主題



電子設計自動化、計算機輔助設計
積體電路、超大型積體電路

參考文獻[編輯]


^ 1.0 1.1 Neil Weste, David Harris. CMOS VLSI Design: A Circuits and Systems Perspective (4th Edition). Addison-Wesley. ISBN 978-0321547743. 
^ 2.0 2.1 施敏. 半導體器件物理與工藝（第二版）. 蘇州: 蘇州大學出版社. ISBN 978-7-81090-015-7. 
^ 3.0 3.1 3.2 沈理. SOC/ASIC設計、驗證和測試方法學. 廣州: 中山大學出版社. ISBN 7-306-02682-8. 
^ 朱正涌，張海洋，朱元紅. 半導體集成電路（第2版）. 北京: 清華大學出版社. ISBN 978-7-302-18512-3. 
^ 5.0 5.1 Andrew B. Kahng, Igor L. Markov, Jens Lienig, Jin Hu. VLSI Physical Design: From Graph Partitioning to Timing Closure. Springer. ISBN 978-90-481-9590-9. 
^ Erik Erunvand. 數字VLSI芯片設計：使用Cadence和Synopsis CAD工具. 北京: 電子工業出版社. ISBN 978-7-121-09607-5. 
^ 鄧元慶、關宇、賈鵬、石會. 數字設計基礎與應用. 北京: 清華大學出版社. ISBN 978-7-302-21406-9. 
^ 8.0 8.1 8.2 Samir Palnitkar. Verilog HDL: A Guilde to Digital Design and Synthesis. 北京: 電子工業出版社. : 10. ISBN 7-121-00468-2. 
^ 9.0 9.1 Stephen Brown, Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill Education. ISBN 0-07-283878-7. 
^ 10.0 10.1 10.2 Michael John, Sebastian Smith. 專用集成電路（英文名：Application Specific Integrated Circuits）. 北京: 電子工業出版社. ISBN 978-7-121-04036-8. 
^ 11.0 11.1 11.2 David Money Harris, Sarah L. Harris. 數字設計和計算機體系結構（英文名：Digital Design and Computer Architechture）. 北京: 機械工業出版社. ISBN 978-7-111-25459-1. 
^ The Life of SPICE (PDF). Designers Guide. [2013-04-04]. 
^ 13.0 13.1 13.2 虞希清. 專用集成電路設計實用教程. 浙江大學出版社. ISBN 978-7-308-05113-2. 
^ 14.0 14.1 14.2 14.3 Himanshu Bhatnagar. 高級AISC芯片綜合：使用Synopsis Design Complier、Physical Complier和PrimeTime. 北京: 清華大學出版社. ISBN 978-7-302-14881-4. 
^ 袁媛，謝巍，劉明業. 基於高級綜合的RTL綜合對象及方法的研究. 北京理工大學學報. 2001, 21 (1). 
^ 楊宗凱，黃建，杜旭. 數字專用集成電路的設計與驗證. 電子工業出版社. : 125-138. ISBN 7-121-00378-3. 
^ 克裡斯·斯皮爾. SystemVerilog驗證：測試平臺編寫指南（原書第二版）. 北京: 科學出版社. ISBN 978-7-03-025306-4. 
^ Laung-Terng Wang, Cheng-Wen Wu and Xiaoqing Wen. VLSI Test Principles and Architectures: Design for Testability. Morgan Kaufmann. ISBN 978-0123705976. 
^ 19.0 19.1 Michael Keating, Pierre Breacaud. 片上系統——可重用設計方法學（第二版）（英文名：Reuse Methodology Manual for System-on-a-Chip Designs, Third Edition）. 北京: 電子工業出版社. ISBN 7-5053-9338-3. 
^ About Design Automation Conference (DAC). Design Automation Conference. [2013-06-08]. [失效連結]
^ 池雅慶. ASIC芯片設計從實踐到提高. 北京: 中國電力出版社. ISBN 978-7-5083-5378-4. 










閱
論
編


類比電路







類比信號、半導體、電晶體、二極體、雙極性電晶體（共射極、共集極、共基極）、場效應管（共源極、共汲極、共閘極）、達靈頓電晶體、晶閘管、 差分放大器、放大器電路、運算放大器、線性調節器（78xx、LM317）、偏壓、類比數位轉換器、數位類比轉換器、設計














閱
論
編


數位電路






概念

數位訊號 · 布林代數 · 開關 · 組合邏輯電路 · 序向邏輯電路（同步 · 異步） · 真值表 · 卡諾圖 · 有限狀態機（米利機 · 摩爾機）






硬體模塊

邏輯閘（與 · 或 · 非 · 同 · 與非 · 或非 · 異或 · 同或 · 蘊含） · TTL · CMOS · 加法器 · 乘法器 · 編碼器 · 解碼器 · 數據多工器 · 閂鎖 · 暫存器 · 正反器（D · T · RS · JK） · 儲存裝置（ROM · RAM） · 類比數位轉換器 · 數位類比轉換器






IC、VLSI

定製程度（半、全）、PLD（PAL · PLA · GAL · CPLD · FPGA） · ASIC · 設計 · 驗證 · 電子設計自動化 · 硬體描述語言（Verilog · VHDL） · 邏輯綜合 · 硬體驗證語言（SystemVerilog）










 
						取自 "https://zh.wikipedia.org/w/index.php?title=集成電路設計&oldid=40317464"					
3 個分類：集成電路電子工程電子設計自動化隱藏分類：帶有失效連結的條目優良條目含有英語的條目 



導覽選單


個人工具

沒有登入對話貢獻建立帳號登入 



命名空間

條目
討論




台灣正體



不轉換
簡體
繁體
大陸簡體
香港繁體
澳門繁體
馬新簡體
台灣正體






查看

閱讀
編輯
檢視歷史



更多







搜尋



 







導航


首頁分類索引特色內容新聞動態近期變更隨機條目 



說明


說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科資助維基百科 



列印/匯出


下載成 PDF 



工具


連結至此的頁面相關變更上傳檔案特殊頁面可列印版靜態連結頁面資訊維基數據 項目引用此頁面 



其他語言


DeutschEnglishفارسیFrançais日本語Українська 
編輯連結 





 本頁面最後修訂於2016年5月30日 (週一) 14:38。
本站的全部文字在創用CC 姓名標示-相同方式分享 3.0 協議之條款下提供，附加條款亦可能應用（請參閱使用條款）。
Wikipedia®和維基百科標誌是維基媒體基金會的註冊商標；維基™是維基媒體基金會的商標。
維基媒體基金會是在美國佛羅里達州登記的501(c)(3)免稅、非營利、慈善機構。


隱私政策
關於維基百科
免責聲明
開發人員
Cookie 聲明
手機版檢視



 

 









積體電路設計學程





 積體電路設計學分學程 


 IC Design Curriculum (ICDC)


 
專屬網頁
證書申請表　學程課表 
          　報名網頁入口　 
          　English Version



一、學程宗旨　


 本學程之目的在於為本校非電機、電子、資訊領域之學生提供『積體電路設計』之第二專長課程


二、召集人


電機 系 
      馬席彬 教授



三、修讀資格　


凡本校非電機資訊學院之學生，均可申請修讀本學程。


四、先修課程　


微積分 
      3 學分　（不列入學程學分計算）


五、學程內容


1.五門必修課
 (1) 
        邏輯設計
        (2) 程式語言(C或Pascal) 
        (3) 電子學或電路學（或物理系開設之應用電子學）
(4) VLSI設計導論 
        (5) 計算機組織。


2.九門選修課
(1) 
      訊號與系統 (2) 資料結構 (3) 嵌入式作業系統 (4) 編譯器 (5)演算法 (6) 數位電路與系統 (7) 積體電路測試 (8) 類比積體電路設計 
      (9) 積體電路設計實作 


六、學程委員


系所
教師
email


電機系
黃錫瑜
syhuang@ee.nthu.edu.tw 


電機系
劉靖家
jjliou@ee.nthu.edu.tw


電機系
黃柏鈞
pchuang@ee.nthu.edu.tw 


電機系
馬席彬
hp@ee.nthu.edu.tw


資工系
黃婷婷
tingting@cs.nthu.edu.tw


資工系
王廷基
tcwang@cs.nthu.edu.tw 


七、相關師資 







科系 

教師 
專長
曾教授科目
分機

EMAIL 



資訊 

林永隆 
積體電路設計自動化
嵌入式處理器設計…
1072
ylin@cs.nthu.edu.tw 



資訊 

吳中浩 
積體電路設計自動化
高等電路合成自動化…
3517
chunghaw@cs.nthu.edu.tw



資訊 

李政崑 
編譯器
編譯器設計…
3519
jklee@cs.nthu.edu.tw



資訊 

黃婷婷 
積體電路設計自動化
邏輯設計，資料結構…
3540
tingting@cs.nthu.edu.tw



資訊 

王廷基 
積體電路設計自動化
硬體描述語言與合成…
2963
 tcwang@cs.nthu.edu.tw 
      
 



資訊 

王俊堯 
積體電路設計與驗證
電子電路學
2970
wcyao@cs.nthu.edu.tw 



電機 

王小川 
語音訊號處理
邏輯設計…
2587
hcwang@ee.nthu.edu.tw



電機 

吳誠文 
積體電路設計與測試
積體電路測試…
1154
cww@ee.nthu.edu.tw 



電機 

張慶元 
積體電路設計與測試
積體電路設計導論…
2581
tyc@ee.nthu.edu.tw



電機 

黃柏鈞 
類比積體電路設計
類比積體電路設計…
4151
pchuang@ee.nthu.edu.tw 
      



電機 

劉靖家 
積體電路測試
積體電路測試…
4142
jjliou@ee.nthu.edu.tw


電機

黃錫瑜 
積體電路設計與驗證
積體電路設計…
1147
syhuang@ee.nthu.edu.tw 
      



電機 

黃稚存 
積體電路設計與測試
積體電路設計實作…
1058
cthuang@larc.ee.nthu.edu.tw





八、結業條件



凡修畢五門必修課及兩門以上選修課，總學分數達 21學分者，由本校註冊組發給學程結業證書。(註：先修課程『微積分』不列入學程學分計算。) 
     


學程應修學分數至少為15學分。 
      且學程應修科目至少有九學分不屬於學生主修、輔系或其他學程應修之科目 (意即至少有9學分不屬於學生本系必修及專業選修科目、雙學位、輔系或其他學程應修之科目 )



玖、同等效力課程　



本學程之課程課號以下列科目為原則；在此原則外，由本學程召集人認定之。 





 類別
 開課系所
 課程名稱
 學分數
 備註


 先修
 數學系
微積分 
 3 
        
 不列入學程學分計算


 必修

 資工
CS2120數位邏輯設計
 3
 必選1科




 電機
EE2280邏輯設計
 3


 動機
PME3209 
      邏輯設計
 3


 工科
ESS2270邏輯設計
 3


 必修
 資工
CS1355計算機程式設計
 3
 必選1科


 資工
C2402C語言
 3


 電機
EE2310/QF1003計算機程式設計
 3


 資工/工科
CS2403/ESS2020程式語言
 3


 必修
 資工


CS2100電子電路學
 3
 必選1科


 電機/工科/醫環/動機
電子學一
 3


物理
PHYS3090應用電子學一
3


物理
PHYS3100應用電子學二
3


 電機/動機
電路學
 3 


 工科
 ESS2220電子電路學
 3


 工科
ESS 2200 電路學一
 3


 材料
MS2052電子學
 3


 必修
 資工
CS3120積體電路設計設計簡介 
 3
 必選1科


 工科
 ESS4250超大型積體電路設計導論
 3


 電機
EE4290積體電路設計導論
 3


 必修
 資工
CS4100計算機結構 
 3
 必選1科


 電機
EE3450計算機結構
 3


 選修
 電機
EE3610信號與系統 
 3
 任選1科


 工科
ESS3280信號與系統
 3


 選修
 電機
EE3610信號與系統 
 3
 任選1科


 工科
ESS3280信號與系統
 3


 選修
 資工
CS2351資料結構
 3
 任選1科


 電機
 EE2410資料結構
 3


 工工
 IEEM3140資料結構
 3


 選修
 資工
CS3423作業系統
 3
 嵌入式作業系統


 選修
 資工
CS3404編譯器設計
 3
 編譯器


 選修
 資工
CS4311計算方法設計 
 ３
 演算法 
        


 選修
 資工
 CS4120硬體描述語言與合成 
 3
 數位電路與系統
2科任選1科


 電機
EE4285數位電路設計
 3


 選修
 電機
EE6250積體電路測試
 3
 積體電路測試


 選修
 電機
EE3235類比電路分析與設計
 3
 類比積體電路設計
3科任選1科



選修
工科
ESS4240類比積體電路設計
3


 選修
 資工
CS3140類比電路設計入門
 3


 選修
 電機
EE4292積體電路設計實習
 3
 積體電路設計實作


 選修
 資工
CS5121超大型積體電路設計實習
 3
 






十、課程關聯圖







 





積體電路 - 維基百科，自由的百科全書































 








積體電路

維基百科，自由的百科全書


					前往：					導覽，					搜尋











中國大陸
集成電路


臺灣
積體電路


港澳
集成電路






Intel Core 2積體電路核心


積體電路（英語：integrated circuit，縮寫：IC）、或稱微電路（microcircuit）、微晶片（microchip）、芯片/晶片（chip）在電子學中是一種把電路（主要包括半導體裝置，也包括被動元件等）小型化的方式，並時常製造在半導體晶圓錶面上。
前述將電路製造在半導體晶片錶面上的積體電路又稱薄膜（thin-film）積體電路。另有一種厚膜（英語：Thick film technology）（thick-film）併合積體電路（英語：hybrid integrated circuit）（hybrid integrated circuit）[1][a]是由獨立半導體裝置和被動元件，整合到基板或線路板所構成的小型化電路。[b]
本文是關於單片（monolithic）積體電路，即薄膜積體電路。
積體電路是由傑克·基爾比在1958年發明的。其因此榮獲2000年諾貝爾物理獎，但同時間也發展出近代實用的積體電路的羅伯特·諾伊斯，卻早於1990年就過世。



目錄


1 介紹
2 積體電路的發展
3 積體電路的普及
4 分類
5 製造

5.1 封裝


6 報章
7 參考文獻
8 延伸閱讀
9 參見
10 外部連接



介紹[編輯]
電晶體發明並大量生產之後，各式固態半導體元件如二極體、電晶體等大量使用，取代了真空管在電路中的功能與角色。到了20世紀中後期半導體製造技術進步，使得積體電路成為可能。相對於手工組裝電路使用個別的分立電子元件，積體電路可以把很大數量的微電晶體整合到一個小晶片，是一個巨大的進步。積體電路的規模生產能力，可靠性，電路設計的模組化方法確保了快速採用標準化積體電路代替了設計使用離散電晶體。
積體電路對於離散電晶體有兩個主要優勢：成本和效能。成本低是由於晶片把所有的元件通過照相平版技術，作為一個單位印刷，而不是在一個時間只製作一個電晶體。效能高是由於元件快速開關，消耗更低能量，因為元件很小且彼此靠近。2006年，晶片面積從幾平方毫米到350 mm²，每mm²可以達到一百萬個電晶體。
第一個積體電路雛形是由傑克·基爾比於1958年完成的，其中包括一個雙極性電晶體，三個電阻和一個電容器，相較於現今科技的尺寸來講，體積相當龐大。




電子顯微鏡下碳奈米管微電腦晶片體的場效應畫面


根據一個晶片上整合的微電子器件的數量，積體電路可以分為以下幾類：

小型積體電路(SSI英文全名為Small Scale Integration )邏輯閘10個以下或 電晶體100個以下。
中型積體電路(MSI英文全名為Medium Scale Integration )邏輯閘11~100個或 電晶體101~1k個。
大型積體電路(LSI英文全名為Large Scale Integration )邏輯閘101~1k個或 電晶體1,001~10k個。
超大型積體電路(VLSI英文全名為Very large scale integration )邏輯閘1,001~10k個或 電晶體10,001~100k個。
極大型積體電路(ULSI英文全名為Ultra Large Scale Integration )邏輯閘10,001~1M個或 電晶體100,001~10M個。
GLSI英文全名為Giga Scale Integration,邏輯閘1,000,001個以上或 電晶體10,000,001個以上。

而根據處理訊號的不同，可以分為類比積體電路、數位積體電路、和兼具類比與數位的混合訊號積體電路。
積體電路的發展[編輯]
最先進的積體電路是微處理器或多核處理器的核心，可以控制電腦到手機到數位微波爐的一切。記憶體和特定應用積體電路是其他積體電路家族的例子，對於現代資訊社會非常重要。雖然設計開發一個複雜積體電路的成本非常高，但是當分散到通常以百萬計的產品上，每個積體電路的成本最小化。積體電路的效能很高，因為小尺寸帶來短路徑，使得低功率邏輯電路可以在快速開關速度應用。
這些年來，積體電路持續向更小的外型尺寸發展，使得每個晶片可以封裝更多的電路。這樣增加了每單位面積容量，可以降低成本和增加功能－見摩爾定律，積體電路中的電晶體數量，每1.5年增加一倍。總之，隨著外形尺寸縮小，幾乎所有的指標改善了－單位成本和開關功率消耗下降，速度提高。但是，整合奈米級別裝置的IC不是沒有問題，主要是泄漏電流。因此，對於終端使用者的速度和功率消耗增加非常明顯，製造商面臨使用更好幾何學的尖銳挑戰。這個過程和在未來幾年所期望的進步，在半導體國際技術路線圖中有很好的描述。
越來越多的電路以整合晶片的方式出現在設計師手裡，使電子電路的開發趨向於小型化、高速化。越來越多的應用已經由複雜的模擬電路轉化為簡單的數位邏輯積體電路。
積體電路的普及[編輯]
僅僅在其開發後半個世紀，積體電路變得無處不在，電腦，手機和其他數位電器成為現代社會結構不可缺少的一部分。這是因為，現代計算，交流，製造和交通系統，包括網際網路，全都依賴於積體電路的存在。甚至很多學者認為有積體電路帶來的數位革命是人類歷史中最重要的事件。IC的成熟將會帶來科技的大躍進，不論是在設計的技術上，或是半導體的製程突破，兩者都是息息相關。
分類[編輯]




加以顏色標示的積體電路內部單元構成實例，四層銅平面作電路連接，之下是多晶矽（粉紅）、阱（灰）、與基片（綠）


積體電路的分類方法很多，依照電路屬類比或數位，可以分為：類比積體電路、數位積體電路和混合訊號積體電路（類比和數位在一個晶片上）。
數位積體電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯閘，正反器，多工器和其他電路。這些電路的小尺寸使得與板級整合相比，有更高速度，更低功耗（參見低功耗設計）並降低了製造成本。這些數位IC,以微處理器，數位訊號處理器和微控制器為代表，工作中使用二進位，處理1和0訊號。
類比積體電路有，例如傳感器，電源控制電路和運放，處理類比訊號。完成放大，濾波，解調，混頻的功能等。通過使用專家所設計、具有良好特性的類比積體電路，減輕了電路設計師的重擔，不需凡事再由基礎的一個個電晶體處設計起。
積體電路可以把類比和數位電路整合在一個單晶片上，以做出如類比數位轉換器和數位類比轉換器等器件。這種電路提供更小的尺寸和更低的成本，但是對於訊號衝突必須小心。
製造[編輯]
參見：半導體器件製造和積體電路設計
從1930年代開始，元素周期表中的化學元素中的半導體被研究者如貝爾實驗室的威廉·肖克利（William Shockley）認為是固態真空管的最可能的原料。從氧化銅到鍺，再到矽，原料在1940到1950年代被系統的研究。今天，儘管元素中期表的一些III-V價化合物如砷化鎵應用於特殊用途如：發光二極體，雷射，太陽能電池和最高速積體電路，單晶矽成為積體電路主流的基層。創造無缺陷晶體的方法用去了數十年的時間。
半導體積體電路製程，包括以下步驟，並重覆使用：

光刻
蝕刻
薄膜(化學氣相沉積或物理氣相沉積）
摻雜（熱擴散或離子註入）
化學機械平坦化CMP

使用單晶矽晶圓（或III-V族，如砷化鎵）用作基層。然後使用光刻、摻雜、CMP等技術製成MOSFET或BJT等元件，然後利用薄膜和CMP技術製成導線，如此便完成晶片製作。因產品效能需求及成本考量，導線可分為鋁製程（以濺鍍為主）和銅製程（英語：Copper interconnect）（以電鍍為主參見Damascene（英語：Damascene））[2][3][4]主要的製程技術可以分為以下幾大類：黃光微影、蝕刻、擴散、薄膜、平坦化製成、金屬化製成 IC由很多重疊的層組成，每層由影像技術定義，通常用不同的顏色表示。一些層標明在哪裡不同的摻雜劑擴散進基層（成為擴散層），一些定義哪裡額外的離子灌輸（灌輸層），一些定義導體（多晶矽或金屬層），一些定義傳導層之間的連線（過孔或接觸層）。所有的元件由這些層的特定組合構成。

在一個自排列（CMOS）過程中，所有門層（多晶矽或金屬）穿過擴散層的地方形成電晶體。
電阻結構，電阻結構的長寬比，結合錶面電阻係數，決定電阻。
電容結構，由於尺寸限制，在IC上只能產生很小的電容。
更為少見的電感結構，可以製作晶片載電感或由迴旋器模擬。

因為CMOS裝置只啟動電流在邏輯閘之間轉換，CMOS裝置比雙極型元件（如雙極性電晶體）消耗的電流少很多，也是現在主流的元件。透過電路的設計，將多顆的電晶體管畫在矽晶圓上，就可以畫出不同作用的積體電路。
隨機存取記憶體是最常見類型的積體電路，所以密度最高的裝置是記憶體，但即使是微處理器上也有記憶體。儘管結構非常複雜－幾十年來晶片寬度一直減少－但積體電路的層依然比寬度薄很多。元件層的製作非常像照相過程。雖然可見光譜中的光波不能用來曝光元件層，因為他們太大了。高頻光子（通常是紫外線）被用來創造每層的圖案。因為每個特徵都非常小，對於一個正在偵錯製造過程的過程工程師來說，電子顯微鏡是必要工具。
在使用自動測試裝置（ATE）包裝前，每個裝置都要進行測試。測試過程稱為晶圓測試或晶圓探通。晶圓被切割成矩形塊，每個被稱為晶粒（「die」）。每個好的die被焊在「pads」上的鋁線或金線，連線到封裝內，pads通常在die的邊上。封裝之後，裝置在晶圓探通中使用的相同或相似的ATE上進行終檢。測試成本可以達到低成本產品的製造成本的25％，但是對於低產出，大型和/或高成本的裝置，可以忽略不計。
在2005年，一個製造廠（通常稱為半導體工廠（英語：Semiconductor fabrication plant），常簡稱fab，指fabrication facility）建設費用要超過10億美元，因為大部分操作是自動化的。
封裝[編輯]
最早的積體電路使用陶瓷扁平封裝，這種封裝很多年來因為可靠性和小尺寸繼續被軍方使用。商用電路封裝很快轉變到雙列直插封裝，開始是陶瓷，之後是塑料。1980年代，VLSI電路的針腳超過了DIP封裝的應用限制，最後導致插針網格陣列和晶片載體的出現。
錶面黏著技術在1980年代初期出現，該年代後期開始流行。它使用更細的腳間距，引腳形狀為海鷗翼型或J型。以Small-Outline Integrated Circuit（英語：Small-Outline Integrated Circuit）（SOIC）為例，比相等的DIP面積少30－50%，厚度少70%。這種封裝在兩個長邊有海鷗翼型引腳突出，引腳間距為0.05英寸。
Small-Outline Integrated Circuit（SOIC）和PLCC封裝。1990年代，儘管PGA封裝依然經常用於高端微處理器。PQFP和thin small-outline package（英語：thin small-outline package）（TSOP）成為高引腳數裝置的通常封裝。Intel和AMD的高端微處理器現在從PGA（Pine Grid Array）封裝轉到了平面網格陣列封裝（Land Grid Array，LGA）封裝。
球柵陣列封裝封裝從1970年代開始出現，1990年代開發了比其他封裝有更多管腳數的覆晶球柵陣列封裝封裝。在FCBGA封裝中，晶粒（die）被上下翻轉（flipped）安裝，通過與PCB相似的基層而不是線與封裝上的焊球連線。FCBGA封裝使得輸入輸出訊號陣列（稱為I/O區域）分佈在整個晶片的錶面，而不是限制於晶片的外圍。如今的市場，封裝也已經是獨立出來的一環，封裝的技術也會影響到產品的品質及良率。
報章[編輯]

2014年9月12日，科技新報（TechNews）發表《積體電路發明56週年紀念——誕生之路》一文，向大眾簡介「積體電路」興起過程。[5]

參考文獻[編輯]

腳註



^ 註解:混合訊號積體電路（mixed signal）是指混合數位與類比功能，與混成（hybrid）積體電路不同[1]
^ 非系統單晶片



參照



^ 1.0 1.1 拼合積體電路 hybrid integrated circuit、併合積體電路 hybrid integrated circuit - 2003年6月《資訊與通訊術語辭典》，國家教育研究院
^ http://www.ndl.narl.org.tw/cht/ndlcomm/P5_3/22.htm
^ http://www.ndl.narl.org.tw/cht/ndlcomm/P6_3/36.htm
^ http://fund.bot.com.tw/z/glossary/glexp_2599.djhtm
^ 積體電路發明 56 週年紀念——誕生之路. TechNews 科技新報. 2014年9月12日 （中文）. 


延伸閱讀[編輯]


The first monolithic integrated circuits
Baker, R. J. CMOS: Circuit Design, Layout, and Simulation, Third Edition. Wiley-IEEE. 2010. ISBN 978-0-470-88132-3.  http://cmosedu.com/
Hodges, David; Jackson, Horace; Saleh, Resve. Analysis and Design of Digital Integrated Circuits. McGraw-Hill Science/Engineering/Math. 2003. ISBN 978-0-07-228365-5. 
Rabaey, J. M.; Chandrakasan, A.; Nikolic, B. Digital Integrated Circuits 2nd. 2003. ISBN 0-13-090996-3. 
Mead, Carver; Conway, Lynn. Introduction to VLSI systems. Addison Wesley Publishing Company. 1980. ISBN 978-0-201-04358-7. 
Veendrick, H. J. M. Nanometer CMOS ICs, from Basics to ASICs. Springer. 2008: 770. ISBN 978-1-4020-8332-7.  http://springer.com/cn/book/9781402083327?referer=springer.com
Arjun N. Saxena. Invention of Integrated Circuits: Untold Important Facts. World Scientific. 2009. ISBN 978-981-281-446-3. 
Veendrick, H.J.M. Bits on Chips. 2011: 253. ISBN 978-1-61627-947-9. https://openlibrary.org/works/OL15759799W/Bits_on_Chips/


參見[編輯]

印刷電路板
CPU
GPU

外部連接[編輯]


維基文庫中相關的原始文獻：
積體電路電路佈局保護法





維基共享資源中相關的多媒體資源：積體電路


一般

a large chart listing ICs by generic number including access to most of the datasheets for the parts.
Stephen P. Marsh. Practical MMIC design. Artech House. 2006. ISBN 978-1-59693-036-0. 
Introduction to Circuit Boards and Integrated Circuits 6/21/2011
The History of the Integrated Circuit at Nobelprize.org

專利

US3,138,743 – Miniaturized electronic circuit – J. S. Kilby
US3,138,747 – Integrated semiconductor circuit device – R. F. Stewart
US3,261,081 – Method of making miniaturized electronic circuits – J. S. Kilby
US3,434,015 – Capacitor for miniaturized electronic circuits or the like – J. S. Kilby

積體電路模具製造

IC Die Photography – A gallery of IC die photographs
Zeptobars – Yet another gallery of IC die photographs
YouTube上的Silicon Chip Wafer Fab Mailbag –  A look at some equipment and wafers used in the manufacturing of silicon chip wafers










閱
論
編


數位電路






概念

數位訊號 · 布林代數 · 開關 · 組合邏輯電路 · 序向邏輯電路（同步 · 異步） · 真值表 · 卡諾圖 · 有限狀態機（米利機 · 摩爾機）






硬體模組

邏輯閘（與 · 或 · 非 · 同 · 與非 · 或非 · 異或 · 同或 · 蘊含） · TTL · CMOS · 加法器 · 乘法器 · 編碼器 · 解碼器 · 數據多工器 · 閂鎖 · 暫存器 · 正反器（D · T · RS · JK） · 儲存裝置（ROM · RAM） · 類比數位轉換器 · 數位類比轉換器






IC、VLSI

客製程度（半、全）、PLD（PAL · PLA · GAL · CPLD · FPGA） · ASIC · 設計 · 驗證 · 電子設計自動化 · 硬體描述語言（Verilog · VHDL） · 邏輯綜合 · 硬體驗證語言（SystemVerilog）




















閱
論
編


數位系統






元件

邏輯閘 · 數位電路 · 積體電路 (IC)






理論

布林邏輯 · 數位訊號處理 · 電腦系統結構






應用

數位音訊 · 數位攝影 · 數位影片











權威控制



GND: 4027242-4
NDL: 00572448












 
						取自 "https://zh.wikipedia.org/w/index.php?title=集成電路&oldid=45172000"					
5 個分類：集成電路電子元件電子工程自動控制IEEE里程碑隱藏分類：含有英語的條目本地連結的維基共享資源分類與Wikidata不同包含規範控制信息的維基百科條目 



導覽選單


個人工具

沒有登入對話貢獻建立帳號登入 



命名空間

條目
討論




台灣正體



不轉換
簡體
繁體
大陸簡體
香港繁體
澳門繁體
馬新簡體
台灣正體






查看

閱讀
編輯
檢視歷史



更多







搜尋



 







導航


首頁分類索引特色內容新聞動態近期變更隨機條目 



說明


說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科資助維基百科 



其他專案


維基共享資源 



列印/匯出


下載成 PDF 



工具


連結至此的頁面相關變更上傳檔案特殊頁面可列印版靜態連結頁面資訊維基數據 項目引用此頁面 



其他語言


AfrikaansAlemannischالعربيةAzərbaycancaБеларускаяБеларуская (тарашкевіца)‎БългарскиবাংলাBosanskiCatalàČeštinaDanskDeutschΕλληνικάEnglishEsperantoEspañolEestiEuskaraفارسیSuomiFrançaisGaeilge贛語Galegoעבריתहिन्दीHrvatskiKreyòl ayisyenMagyarՀայերենBahasa IndonesiaÍslenskaItaliano日本語PatoisქართულიҚазақша한국어LatinaLietuviųLatviešuMalagasyОлык марийМакедонскиമലയാളംBahasa Melayuမြန်မာဘာသာनेपालीNederlandsNorsk bokmålਪੰਜਾਬੀPolskiPortuguêsRomânăРусскийScotsSrpskohrvatski / српскохрватскиසිංහලSimple EnglishSlovenčinaSlovenščinaShqipСрпски / srpskiSvenskaதமிழ்ไทยTagalogTürkçeУкраїнськаTiếng ViệtWinaray粵語 
編輯連結 





 本頁面最後修訂於2017年7月12日 (週三) 18:41。
本站的全部文字在創用CC 姓名標示-相同方式分享 3.0 協議之條款下提供，附加條款亦可能應用（請參閱使用條款）。
Wikipedia®和維基百科標誌是維基媒體基金會的註冊商標；維基™是維基媒體基金會的商標。
維基媒體基金會是在美國佛羅里達州登記的501(c)(3)免稅、非營利、慈善機構。


隱私政策
關於維基百科
免責聲明
開發人員
Cookie 聲明
手機版檢視



 

 






﻿







3-5數位積體電路設計原理


























上方選單

註冊登入登出成立宗旨服務對象聯絡我們參考資料訂閱電子報






搜尋... 









首頁產業新聞產業技術科技教室社群討論勵志小品最新消息












首頁  產業技術  3.積體電路產業  3-5數位積體電路設計原理







		3-5數位積體電路設計原理


詳細內容

	發佈於：2012-08-04, 週六 12:55	


數位積體電路設計的階層概念
數位積體電路的最小組成單位是CMOS，一個數位積體電路上可能含有數百萬個CMOS，如果IC設計工程師每次都要將數百萬個CMOS排列組合成積體電路，不但費時而且幾乎不可能，因此必須利用階層的觀念。數位積體電路的設計包含了四個階層，如＜圖3-7＞所示： 
科技台灣www.hightech.tw
支持全民科技通識教育
促進台灣科技社群合作
 
電晶體(CMOS) 
數位積體電路設計的最底層為「電晶體」，也就是組成積體電路的最小單位，電晶體的種類很多，目前在數位積體電路中均是使用CMOS。「電晶體(CMOS)」就好像生物體中的「細胞」一樣，如＜圖3-7(a)＞所示。
 
邏輯閘(Gate)
邏輯閘是由大約10個電晶體(CMOS)所組成，如果一個積體電路約有一百萬個電晶體，則大約有十萬個邏輯閘。邏輯閘共有七種，分別為NOT閘、AND閘、OR閘、NAND閘、NOR閘、XOR閘、XNOR閘，其代號如＜表3-1＞所示，同學們可以想像表3-1中的每一個代號相當於10個電晶體(CMOS)所組成，不同的邏輯閘是由大約10個CMOS經過不同的排列組合而成的。
 
「邏輯閘(Gate)」就好像生物體中的「器官」一樣，「細胞」排列組合會形成不同的「器官」；而「電晶體(CMOS)」排列組合會形成不同的「邏輯閘(Gate)」，如＜圖3-7(a)＞所示。科技台灣www.hightech.tw
 
標準單元(Standard cell)
IC設計工程師利用邏輯閘設計積體電路仍然不太方便，主要是由於一個積體電路中約有十萬個邏輯閘，十萬個仍然是很大的數目，為了設計上的方便，我們會將積體電路中常常使用到的特定功能先利用邏輯閘設計好，並且將它們製作成「標準單元(Standard cell)」，因此，IC設計工程師可以選擇使用七個「基本邏輯閘」來排列組合成我們所需要的積體電路(IC)，也可以選擇使用「標準單元」來排列組合成我們所需要的積體電路(IC)，或者也可以同時選擇兩種來排列組合成我們所需要的積體電路(IC)，如＜圖3-7(b)＞所示。
 
「標準單元(Standard cell)」就好像生物體中的「系統」一樣，不同的「器官」排列組合會形成不同的「系統」(例如：肺臟、氣管、鼻子排列組合會形成吸呼系統；胃、腸、食道排列組合會形成消化系統；心臟、血管、微血管排列組合會形成循環系統)；而不同的「邏輯閘(Gate)」排列組合會形成不同的「標準單元(Standard cell)」，如＜圖3-7(a)＞所示。科技台灣www.hightech.tw
 
積體電路(IC)
IC設計工程師會適當地利用「邏輯閘」與「標準單元」來設計積體電路，換句話說，一個積體電路可能是由大約十萬個「邏輯閘」與許多「標準單元」組成，如＜圖3-7(b)＞所示。
 
「積體電路(IC)」就好像生物體中的「人體」一樣，不同的「系統」排列組合會形成不同的「人體」(例如：吸呼系統、消化系統、循環系統排列組合會形成不同的人)；而不同的「標準單元(Standard cell)」排列組合會形成不同的「積體電路(IC)」，如＜圖3-7(a)＞所示。科技台灣www.hightech.tw
 
　
　＜圖3-4＞數位積體電路設計的階層概念。
 
【請註意】上述內容經過適當簡化，與產業現狀可能會有差異，若您是這個領域的專家想要提供意見，請聯絡版主Dr. J；若有產業與技術問題請參與社群討論。


< 前一頁


下一個 >











產業技術分類

 

		＜積體電路與微機電產業＞


 

		1.基礎電子材料科學 


 

		2.電子資訊產業


 

		3.積體電路產業


 

		4.微機電與奈米科技


 

		＜光電科技與光機電產業＞


 

		5.基礎光電磁學


 

		6.儲存元件產業


 

		7.光顯示器產業


 

		8.光學通訊產業


 

		＜雲端通訊與多媒體產業＞


 

		9.多媒體與系統整合


 

		10.通訊與電腦網路


 

		11.有線通訊產業


 

		12.無線通訊產業


 

		＜生物科技與新能源產業＞


 

		13.基礎有機生物化學


 

		14.新能源與環保產業


 

		15.基礎分子生物學


 

		16.生物技術產業





此技術相關的影片

 &nbsp觀看此技術相關影片
  請先登入








    版權所有，本網站僅供教學研究使用，不做任何商業用途。 
    若您瀏覽本站表示您已明白並同意使用條款及隱私權聲明 。
    
    
  










TICD : 台灣積體電路設計學會 : 本會最新消息






 
 




  







  




 首頁  
 本會簡介
  最新消息
 榮譽獎項

入會申請
 會務活動
  聯絡方式



  






  

















 
 


 
 本會最新消息


 
其他單位最新消息


 
 






　






 
入會申請  






　






 
　








　










　
　
　
　
　


　
　
 最 新 消 息
　
　






 











 本 會 最
新 消 息

 其他單位最新消息 











　
 本會最新消息



　

  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
  
● 2017 VLSI Design/CAD Symposium 開始報名
						2017 VLSI Design/CAD Symposium開始報名(學生~6/29, 教師及業界~7/3)，大會網址：http://vlsicad2017.nctu.edu.tw
● 沈文仁教授紀念獎、傑出年輕學者獎得獎名單
=== 第十六屆沈文仁教授紀念獎 ===
蔡明介 董事長(聯發科技) 
						
=== 第八屆TICD傑出年輕學者獎 ===
方劭雲教授 (台科大電機系)
						陳柏宏教授 (交通大學電子系)
						
● 2017 VLSI Design/CAD Symposium 徵稿訊息
						2017 VLSI Design/CAD Symposium將於2017年8月1日(二)至8月4日(五)假屏東墾丁福華渡假飯店舉行，3月10日起至5月23日止開始徵稿，歡迎各位會員踴躍投稿。徵稿及研討會相關訊息請詳見官網 http://vlsicad2017.nctu.edu.tw
● 2017 Synopsys ARC盃海峽兩岸電子設計大賽
						2017 Synopsys ARC盃海峽兩岸電子設計大賽報名日期至1/31/2017，詳情請參閱活動辦法
● 106年度TICD傑出年輕學者獎
						106年度TICD傑出年輕學者獎申請期間為106.4.1~4.30，以接受推薦或申請方式進行年度評選，歡迎有意參與本獎項評選者備妥書面申請表格及相關資料於上述受理期限前以掛號郵寄申請。
● 105年度所得稅扣繳憑單將不主動寄發紙本憑證
						為因應環保政策，本學會105年度所得稅扣繳憑單將不主動寄發紙本憑證，如有需要請來信索取
● 106年度會員春酒聯誼會
						106年度會員春酒聯誼會，詳情請參閱報名網址，報名至2/22截止
● 105年度博碩士論文獎得獎名單
						恭喜各位得獎者，頒獎儀式將於106年8月VLSI Design/CAD Symposium舉行，敬請稍候通知! 

博士組




姓名
學位
論文名稱
畢業系所
指導老師


翁展翔
博士
高效能連續時間三角積分調變器之設計
國立台灣大學電子工程學研究所
林宗賢


蘇育萱
博士
可製造性導向繞線考慮先進製程和切割光罩最佳化
國立台灣大學電子工程學研究所
張耀文




碩士組




姓名
學位
論文名稱
畢業系所
指導老師


郭家祺
碩士
可應用於紅外線感測器之擁有固定圖像雜訊消除及感光區間調變的脈衝寬度調變高動態範圍讀出電路
國立清華大學電機所
謝志成


吳一鵬
碩士
QB樹：一個趨向最佳之拓樸表示法及其餘類比佈局設計之應用
國立台灣大學電子工程學研究所
張耀文


鄭翊君
碩士
應用於心電訊號感測壓縮之低複雜度可變尺寸正交多重匹配追蹤演算法之設計與實作
國立中央大學電機所
蔡佩芸




●105年度博碩士論文獎徵件期限延長公告
						因受颱風放假影響，為免影響申請人權利，105年度博碩士論文獎徵件時間延長至10/7
●105年度博碩士論文獎徵件公告
						申請時間105.9.1~9.30，請依相關規定辦理。( 
                        、
                        申請表 
                        )
●第八屆理監事名單公告
						理監事已於105年8月3日完成改選，當選名單如公告。
●沈文仁教授紀念獎、傑出年輕學者獎得獎名單
						●第十五屆沈文仁教授紀念獎
						   盧超群 董事長 (鈺創科技)
						
						●第七屆TICD傑出年輕學者獎
						   楊家驤教授 (台灣大學電機系)
						   賴伯承教授 (交通大學電子系)
						恭喜得獎人，頒獎儀式將於今(105年)8月3日(三)VLSI Design/CAD Symposium開幕典禮舉行!
●2016 VLSI/CAD 延長截稿日期
						2016 VLSI/CAD 延長截稿日期至5月30日(一)上午8:00，敬請各位會員把握機會踴躍鼓勵學生投稿，詳情請洽大會官網：http://vlsicad2016.nsysu.edu.tw
●2016 VLSI Design/CAD Symposium Call for Papers
						2016 VLSI Design/CAD Symposium將於2016年8月2日(二)至8月5日(五)假高雄85大樓君鴻國際酒店舉行，3月28日起至5月20日止開始徵稿，歡迎各位會員踴躍投稿。徵稿及研討會相關訊息請詳見官網 http://vlsicad2016.nsysu.edu.tw
						(Call for Papers)
● 104年度博碩士論文獎得獎名單
						恭喜各位得獎者，頒獎儀式將於105年8月VLSI Design/CAD Symposium舉行，敬請稍候通知! 

博士組




姓名
學位
論文名稱
畢業系所
指導老師


彭朋瑞
博士
應用於微波與毫米波之影像及車用雷達系統
國立台灣大學電子工程學研究所
李致毅


歐紘誌
博士
奈米類比電路之佈局合成自動化
國立台灣大學電子工程學研究所
張耀文


連唯証
博士
用於壓縮測試響應的輸出位元選擇方法
國立成功大學電機工程學系
李昆忠


劉瑋昌
博士
60 GHz 頻帶室內無線數位基頻接收機及具時序錯誤容忍功能電路之設計
國立交通大學電子工程所
周世傑楊家驤




碩士組




姓名
學位
論文名稱
畢業系所
指導老師


陳玄儒
碩士
光獵能系統之三開關單電感雙輸入降壓/升壓轉換器
國立成功大學電機所
郭泰豪


江庭瑋
碩士
運用可滿足性求解於安全賽局及低功率狀態滯留電路之可擴充性合成
國立台灣大學電子工程學研究所
江介宏


李承晏
碩士
標準元件數位流程相容之能量回收電路設計與實作
國立交通大學電子工程所
楊家驤




●臺灣積體電路設計學會獎勵學生出國參加國際研討會
						本年(105)度開始接受學生會員申請，詳情請參閱申請辦法。
						(申請辦法、申請表下載)
● 
 臺灣積體電路設計學會歡迎積體電路領域的產學研界人士加入!








　


  






 

 通訊地址：701 臺南市東區大學路1號國立成功大學電機系 奇美樓5樓95501室
 登記地址：701 臺南市東區大學路1號國立成功大學電機系 奇美樓5樓95509室
TEL：06-276-1834
  FAX：06-276-1749    
Best Viewed 1024*768 IE 5.5 + , All Rights Reserved , Produced by Hsiao-Yu Wang.




　











產晶積體電路股份有限公司










產晶積體電路IC設計

產晶積體電路IC設計-公司簡介
產晶積體電路IC設計-產品資訊
產晶積體電路IC設計-技術支援
產晶積體電路IC設計-會員申請
產晶積體電路IC設計-人才招募
產晶積體電路IC設計-聯絡我們










會員登入

帳號：



            不可空白
          格式無效 

密碼：


不可空白








產品資訊
擁有經驗豐富的系統應用及程式設計人員，快速提供客戶產品應用構想商品化的服務。

ASSP
Class-D Audio Amplifier
DC-DC Buck Converter
LED Driver
MCU



技術支援
擁有經驗豐富的系統應用及程式設計人員，快速提供客戶產品應用構想商品化的服務。

MCU


 



公司資訊
          臺北市內湖區瑞光路26巷36弄6號5樓
          Tel:886-2-87913636
          Fax:886-2-87913699
客戶服務
          Tel:886-2-87913636 ext: 212 
          Fax:886-2-87913699
          E-mail : jessica@inno.com.tw
人力資源
          Tel:886-2-87913636 ext: 512 
          Fax:886-2-87913699
          E-mail : annie@inno.com.tw




產品資訊
技術支援
人才招募
聯絡我們

Copyright © 2011 產晶積體電路股份有限公司












積體電路設計學程 - 長庚大學電子工程系 






Your browser does not support JavaScript!

Your browser does not support JavaScript!
Your browser does not support JavaScript!
Your browser does not support JavaScript!
Your browser does not support JavaScript!
Your browser does not support JavaScript!













長庚大學 電子工程學系

勤勞樸實 追求卓越









繁體版
ENGLISH
網站導覽
長庚大學首頁
招生訊息











Your browser does not support JavaScript!

































分類清單






系所簡介
關於本系
教學宗旨
本系特色
未來展望


成員簡介

教師
賴朝松教授
劉國辰教授
許炳堅講座教授
王哲麒教授
江逸群教授
金國生教授
林瑞明教授
邱顯欽教授
高泉豪教授
高瑄苓教授
麥凱教授
郭仁財教授
郭守義教授
陳始明教授
陳思文教授
翁恆義教授
張睿達教授
鄭明哲教授
潘同明教授
林彥亨副教授
周煌程副教授
陳元賀副教授
蔡家龍副教授
楊家銘副教授
汪濤助理教授
李仲益助理教授
賴以威助理教授


職員
林琪峰小姐
張樹德先生
馮建凱先生
黃宜榛小姐



傑出表現

系所傑出表現
賀! 本系大學部三年級徐敬泓同學獲得2016中國工程師學會學生分會工程論文競賽佳作獎
本系賴朝松教授帶領之團隊在生醫領域研究受到肯定
本系通過IEET工程認證
本系在研究方面成就受到國際媒體註目


榮譽榜
賀本系郭仁財教授榮升 IEEE Fellow
賀!!邱顯欽教授團隊在氮化鎵微波元件上之優秀成果獲得 2015年 IEEE Conference on Electron Devices and Solid-Sate Circuits 會議最佳學生壁報獎
賀!本系林彥亨教授共同指導學生楊雅雯參加2011生物醫學工程科技研討會獲壁報論文特優獎
賀!本系林彥亨教授指導學生王世豪參加第十五屆奈米工程暨微系統技術研討會獲大會最佳論文獎
賀!本系林彥亨教授指導學生王世豪參加第九屆臺塑關係企業應用技術研討會獲學校組績優獎
賀！電子系邱顯欽教授團隊論文得到第十八屆 奈米元件技術研討會 ( SNDT 2011 ) 高頻技術與功率元件優等獎
賀本系大學部三年級郭沛群同學獲得九十八學年度全校英語即席演講比賽優勝
賀本系邱顯欽副教授獲得本校九十八年度優良教師表揚
賀本系馮武雄師生榮獲晶片系統設計中心主辦全國晶片製作競賽射頻類別晶片佳作獎
賀本系二年級莊浩君同學獲得第一屆長庚文學獎文化講座心得撰述獎佳作
電子所賴朝松師生獲頒國際電子元件與材料研討會2006’IEDMS傑出論文獎
賀本系陳思文師生『榮獲2006 ARM Code-O-Rama嵌入式軟體設計大賽全國第二名』


重要活動

教學研究
實驗室簡介


課程簡介/學程簡介

課程地圖
積體電路領域課程地圖
化合物半導體領域課程地圖
硬體系統領域課程地圖
高頻通訊電子領域課程地圖


學程簡介
積體電路設計學程
半導體學程


必選修科目表

博士班
博士班103學年入學學生適用
博士班104學年入學學生適用
博士班102學年入學學生適用
博士班101學年入學學生適用
博士班100學年入學學生適用
博士班99學年入學學生適用
博士班98學年入學學生適用


碩士班
碩士班103學年入學學生適用
碩士班104學年入學學生適用
碩士班100學年入學學生適用
碩士班101學年入學學生適用
碩士班99學年入學學生適用
碩士班98學年入學學生適用


大學部
大學部103學年度入學學生適用
大學部104學年度入學學生適用
大學部102學年入學學生適用
大學部101學年入學學生適用
大學部100學年入學學生適用
大學部99學年入學學生適用
大學部98學年入學學生適用
大學部97學年入學學生適用
大學部96學年入學學生適用


在職專班
在職專班103學年度入學學生適用
在職專班104學年度入學學生適用
在職專班102學年入學學生適用
在職專班101學年入學學生適用
在職專班100學年入學學生適用
在職專班99學年入學學生適用
在職專班98學年入學學生適用
在職專班97學年入學學生適用
在職專班96學年入學學生適用
在職專班95學年入學學生適用
在職專班94學年入學學生適用



核心能力
大學部及研究所核心課程能力



國際交流
國際學術交流中心
2012長庚大學與東北大學二校綠能及生醫論壇
教師國際學術交流
學生國際交流(交換學生)


規章辦法
各處室規章辦法

系所規章辦法
電子系專題研究辦法
博士班研究生英文能力檢測實施方案(104年8月27日版)
長庚大學工學院外籍研究生英文能力檢測實施方案 (2015.07.22院務會議通過)
工學院碩士生英文能力檢測實施方案（104.7.22版）
長庚大學工學院博士生學位考試實施要點960711
博士班學生修業規定
碩士班學生修業規定
碩士在職專班研究生修業規定



招生資訊
招生訊息


系友資訊
校友總會

畢業生就業資料
103、101學年度畢業就業追蹤調查資料(資料時間105.11.08)
102學年度畢業生就業追蹤資料（資料時間：104.12.8）


電子繫系友會
電子繫系友會章程



下載專區

學生相關
博士班資格考考試申請表
指導老師確認表
畢業申請備忘錄
所內離校手續單
長庚大學安全衛生確認表
在職專班研究同意書
學位口試邀請函
IP異動單
電子所博士班畢業資格審查申請單
102學年度工學院研究生擔任通識中心自然科教學助教(TA)申請表


教職員
數位時代人與資訊競合的最佳角色以及策略投影片_許炳堅教授
NOTES Q&A
工院8樓影印機Printer driver
實驗室安全檢查表
Notes信件自動轉寄學校教職信箱設定步驟
e-page教育訓練教材


其它
工學院維修小組成因調查表
工學院維修小組維修單

線上表單


聯絡方式
與我們連絡
如何來到本系
























重要連結












































































工學院


















電機工程學系


















機械工程學系


















化工與材料工程學系


















資訊工程學系


















光電工程研究所


















生化與生醫工程研究所


















醫療機電工程研究所


















生醫工程研究中心


















綠色科技研究中心


















健康老化研究中心






















































首頁
 > 
課程簡介/學程簡介 
 > 
學程簡介 

	字體大小調整
	小
中
大


Your browser does not support JavaScript!





Your browser does not support JavaScript!
Your browser does not support JavaScript!








積體電路設計學程























一、宗旨:
　　本學程為因應積體電路設計產業的蓬勃發展與政府矽導計劃的推動而設置，提供積體電路設計的整合性學程，以提昇學生學習興趣，增加就業競爭能力。

二、依據:
　　依「長庚大學學程設置原則」辨理。

三、目的:
　　匯集相關系所的積體電路設計之基礎訓練與進階課程，規劃完整積體電路設計學程，提供相關料系學生修讀，以擴大相關領域人才之養成，進而提昇學術的研究與產業的發展。

四、申請修讀資格:
　　各系所且符合規定之日問學制學士學位之在學學生，凡大學部學生完成先修課程者，得申請修習本學程。
　　先修課程為計算機概論(三學分)、電子學(一) (三學分)、與電子學實驗(一) (一學分)。惟非電機、電子系同學，每學年限20 人。

五、修習學分:
　　本學程規劃應修學分至少19 學分，其中必修課程9 學分。還修課程包含核心還修(限非電機、電子系同學)、實驗課程(至少含一門實驗課程)、與進階選修，共計10 學分以上。
　　必修課程:
　　　　1. 電機、電子系同學:計算機組織(或計算機架構)、硬體描述語言(或數位系統設計)、VLSI 設計導論。
　　　　2. 其他料系同學:電子學(二)、硬體描述語言(或數位系統設計)、VLSI 設計導論。
　　　　3. 核心選修課程(限其他料系同學) :計算機組織(或計算機結構)、電子學(三)。
　　　　4. 實驗課程: FPGA 系統設計實驗、IC 設計實驗、系統晶片設計實驗。
　　　　5. 進階選修課程:數位積體電路設計、VLSI 系統設計、系統晶片設計概論、類比積體電路(設計)、通訊積體電路設計、VLSI 計算機輔助(電路)設計、軟硬體協同設計。

六、學程負責人:
　　電機系高少谷助理教授、
　　電子系鄭明哲副教授、
　　資工系馬詠程助理教授。

































積體電路設計學程
84.91KByte
下載附件












瀏覽數  







友善列印





將此文章推薦給親友



稱呼:



親友Email:



推薦說明:
請輸入推薦說明


驗證碼:




驗證碼:



 










Voice Play



更換驗證碼




















































 






單位位置:   333   桃園縣龜山鄉文化一路259號     長庚大學    工學大樓八樓     電子工程系
聯絡電話：(03)2118800 轉5801  電子信箱：cflin@mail.cgu.edu.tw  傳真：03-2118507 






















什麼是積體電路 


　
　
你知道嗎??
 
           
什麼是積體電路 ??
 
                   
而實驗用的 IC 又該如何使用
 


就讓我們來告訴你吧 !!





　

積體電路簡介                  
IC 特性介紹




積體電路設計































			您的瀏覽器不支援內置框架或目前的設定為不顯示內置框架。






























































 






 


















