# verilog第一篇

入门verilog的第一篇，打算以多篇章的形式记录一下学习过程

## 开发环境的选择

我觉得这是首要的，先了解一下verilog开发的套路。代码编辑首先考虑vscode，发现里面也有支持verilog的插件，具体体验如何现在不好评价，暂定这个。
按照通常理解，写好的verilog代码想要看到效果应该需要一个运行环境。

在C语言开发中，我们写好一个C的应用，需要经过编译器编译链接成可执行文件，然后需要一个运行环境来执行。不同平台的编译器能编译出不同平台的目标可执行
文件，然后不需要不同平台的运行环境来执行。verilog可以类比C语言，vivado(xilinx公司)，quartus2(altera公司),vcs(synopsys公司)可以认为是工具链(实际上
不仅仅是工具链，编译只是其功能的一小部分，这些可以理解成Keil这种IDE)。当然，其实没有一个gcc这样的框架与之对应，似乎各大公司都是各写各的，只在语言层面上进行统一，
而不会想gcc或者clang这样做成一个工具链平台。

verilog编译后生成的是bitfile，C当然是elf（exe）。那么需要一个运行环境，比如编x86代码可以直接在pc上运行，编riscv代码就需要riscv模拟器或者真实硬件。对于bitfile，
当然如果有各个厂家对应的真实硬件，那么可以在真实硬件上运行，除此之外可以在Modelsim这种通用仿真平台上进行。那么modelsim就类似于一个支持多厂家bitfile的模拟器，而且
能够提供一些调试手段。

综合看下来，整个IC的开发和软件开发的套路类似，但目前感觉平台性不如软件

所以目前看下来，大家用的比较多的，比如quartus2 + modelsim是一个不错的选择，当然需要windows平台。




