\chapter{ページング}
\label{chap:paging}
% セグメンテーションはプロセスに複数のアドレス空間を持たせ，
% それぞれに役割りに応じた性質を持たせたり，
% 独立して大きさを変化させることで，
% 使いやすいメモリを提供した．
% しかし，物理メモリより大きなセグメントを作ることができない，
% 外部フラグメンテーションが発生する等の問題もあった．
% 
メモリを一様なページに分割し，
ページ単位で管理することで使いやすい仮想メモリを提供する．
メモリより大きな仮想アドレス空間を使用でき，
%外部フラグメンテーションを生じない，
メモリコンパクションが不要なメモリ管理方式である．
Windows，macOS，Linux等の多くのオペレーティングシステムが
ページングを採用している．

%==============================================================================
\section{基本概念}
\figref{pageToFrame}に示すように，
プロセスの仮想アドレス空間は固定サイズの\emph{ページ}に分割される．
物理アドレス空間もページと同じサイズの\emph{フレーム}\footnote{
  「フレーム」は，「物理ページ」，「ページフレーム」と呼ばれることもある．
}に分割される．
ページはフレームにマッピングされる．

\begin{myfig}{btp}{ページからフレームへのマッピング}{pageToFrame}
  \includegraphics[scale=0.66]{Fig/pageToFrame-crop.pdf}
\end{myfig}

\subsection{ページとフレーム}
ページのサイズは2の累乗にする．
これにより，仮想アドレスの上位ビットをページ番号，
下位ビットをページ内アドレスに分割して扱うことができる．
物理アドレスでは上位ビットをフレーム番号，
下位ビットをフレーム内アドレスに分割して扱う．
\figref{pagingAddress}に，
32ビットの仮想アドレスを4KiB\footnote{
  IA-32のページサイズは基本的に4KiBである．
  x86-64でも基本は4KiBである．}のページに分割した例と，
32ビットの物理アドレス空間を4KiBのフレームに分割した例を示す．
4KiBのページ（フレーム）をバイト毎にアドレス付けするためには，
次の計算から分かるように12ビットのページ内（フレーム内）アドレスが必要である．
\centerline{$4KiB = 4 \times 1KiB = 2^2 \times 2^{10}B = 2^{12}B$}
上位20ビットがページ（フレーム）番号を
下位12ビットがページ内（フレーム内）アドレスを表現する．

仮想アドレスのページ番号（p）を
物理アドレスのフレーム番号（f）に変換することで，
ページがフレームにマッピングされる．
\figref{pagingAddress}の例では
仮想アドレスも物理アドレスも同じ32ビットであるが，
異なるサイズでも構わない\footnote{
  同じアーキテクチャですら，時期によって関係が変化することがある．
  IA-32の物理アドレスは，当初は32ビットであったが途中から36ビットに変更された．
  この間，論理アドレスは32ビットのまま変更されていない．}．
\figref{pageToFrame}は物理アドレス空間の方が広い例になっていた．

\begin{myfig}{btp}{ページング使用時のアドレス例}{pagingAddress}
  \includegraphics[scale=0.66]{Fig/pagingAddress-crop.pdf}
\end{myfig}

\subsection{マッピング関数}
仮想アドレス由来のページ番号（p）を，
物理アドレスの一部であるフレーム番号（f）にマッピングする．
マッピング関数はページテーブルと呼ばれる表として実装する．
メモリ管理ハードウェア（MMU：Memory Managiment Unit）が
実行時にページテーブルを参照し動的にマッピングを行う．

プロセス毎に異なる仮想アドレス空間をマッピングするので，
プロセス毎に異なるマッピング関数（ページテーブル）が必要である．
ディスパッチャはプロセスの実行を開始する前にMMUを操作し，
新しいプロセスのマッピング関数を有効にする必要がある．
\figref{pageToFrame}の例では，
プロセスA実行時にはページ0がフレーム1へマッピングされる関数を使用するが，
プロセスB実行時にはページ0がフレーム4へマッピングされる関数に切り換える
必要がある．

\subsection{外部フラグメンテーション}
全てのフレームは，
任意のプロセスの任意のページにマッピング可能である．
連続したフレームが存在しないと使用できない等の制約は無いので
フレームが無駄になることはない．
ページングを用いることで
割り付け単位（フレーム）の外にフラグメントが発生しなくなる．
\emph{外部フラグメンテーション問題は解決し
  メモリコンパクションも不要になった}．

\subsection{内部フラグメンテーション}
例えばUNIXプロセスの仮想アドレス空間は，
\figref{pagingInnerFragment}のように配置される．
プログラム領域はページ0からページ1の途中までを使用する．
これらのページは読み出しと実行だけ（r-x）ができるようにメモリ保護を行う．
データとヒープは読み出しと書き込みだけ（rw-）ができるようにするので，
プログラムとは異なるページに配置する必要がある．
そこで，ページ1の後半は使用しないで，ページ2からページ4にデータを配置する．
ページ5からページn-1までは使用しないのでフレームを割り付けない．
仮想アドレス空間に穴が空いた状態にする\footnote{
  \emph{sparse address spaces}と呼ばれる．}．
スタックはページnに割り付ける．

以上のように配置すると，
ページ1の後半，ページ4の後半，ページnの前半に，
フレームが割り付けられているにも係わらず使用されない領域ができる．
このようにページ内部（フレーム内部）に無駄な領域が発生することを
\emph{内部フラグメンテーション}と呼ぶ．
フラグメント領域は使用されないはずだが，
ユーザプログラムが誤ってアクセスするかもしれない．
ページングではメモリ保護をページ単位で行うので，
このような不正なアクセスを検知できない問題もある．

\begin{myfig}{btp}{ページング使用時の仮想アドレス空間の例}{pagingInnerFragment}
  \includegraphics[scale=0.66]{Fig/pagingInnerFragment-crop.pdf}
\end{myfig}

%==============================================================================
\section{ページング機構}
以上で説明したページングを実現するためのハードウェア機構について考える．

\subsection{ページング機構の概要}
\figref{paging}にページング機構の模式図を示す．
CPUが出力した仮想アドレスは，
パージ番号（p）とページ内アドレス（w）に分けられる．
ページ番号は，
ページテーブルから一つのエントリを選択するためのインデクスとして使用される．
選択されたエントリのフレーム番号（f）フィールドと
ページ内アドレス（w）を結合して物理アドレスを得る．

\begin{myfig}{btp}{ページング機構の概要}{paging}
  \includegraphics[scale=0.66]{Fig/paging-crop.pdf}
\end{myfig}

\subsection{ページテーブルエントリ}
ページテーブルのエントリはページ番号で選択する．
エントリの内容はc（制御）とf（フレーム番号）フィールドである．
fフィールドの内容がページテーブルの出力になる．

cフィールドの内容は，例えば\tabref{pageTableAttr}のようなものである．
ページにフレームが割り付けられていない場合はVビットが0になっている．
Vビットが0のページにアクセスした場合は，
CPUに\emph{ページ不在割込み（page fault）}を発生する．
page fault が発生した時点でフレームを割り当て，
ページの内容をスワップインする機構により仮想記憶が実現できる．
Rビットはページが参照された時に1に変化する．
Rビットはページの使用頻度を調べるために使用される\footnote{
  詳しくは第\ref{virtualMemory}章で説明する．}．
Dビットはページが書き換えられた時に1に変化する．
Dビットはページをスワップアウトする際に使用される．

\begin{mytable}{btp}{ページテーブルのCフィールドの例}{pageTableAttr}
  \includegraphics[scale=1.0]{Tbl/pageTableAttr.pdf}
\end{mytable}

\subsection{ページテーブル}
ページテーブルは，かなり大きな表である．
例えば\figref{pagingAddress}のようにページ番号が20ビットで表現されるなら，
ページテーブルは$2^{20}=2Mi$エントリの大きさを持つことになる．
また，メモリアクセスの度に参照されるので，
通常のメモリと比較して桁違いに高速でなければならない．

\figref{paging}ではページテーブルが専用のハードウァのように描かれているが，
このような大きくて高速な表をMMUの内部に持つことは困難である．
また，プロセス毎にページテーブルが必要なので，
プロセススイッチの度にページテーブル全体をMMUにロードし直すのも効率が悪い．
そこで，ページテーブルはメモリ上に置くことになる．
ページテーブルのメモリ上のアドレスは
\emph{ページテーブルレジスタ}が記憶している．

\subsection{TLB（Translation Look-aside Buffer）}
CPUがメモリをアクセスする度にメモリ上のページテーブルをアクセスすると，
メモリのアクセス回数が二倍になる．
そこで，変換結果をMMU内の\emph{TLB}と呼ばれる高速なメモリにキャッシュする．
\figref{pagingWithTlb}にTLBを使用したページング機構の模式図を示す．
TLBはページ番号とフレーム番号の対応を記憶し，
ページ番号をキーにして非常に高速に検索できる特殊なメモリである．
このような記憶したキーで高速に検索できるメモリを\emph{連想メモリ}と呼ぶ．
TLBのサイズは機種により異なり，
数十エントリから数千エントリ程度である．

\begin{myfig}{btp}{TLBを使用するページング機構}{pagingWithTlb}
  \includegraphics[scale=0.66]{Fig/pagingWithTlb-crop.pdf}
\end{myfig}

CPUが出力したページ番号を用いてTLBを検索し，
見つかればTLBからフレーム番号が出力される．
その際，TLB上にコピーされたR（Reference）ビットや
D（Dirty）ビットが操作されたり，
RWXフィールドがチェックされる．
チェックの結果，違反が見つかればCPUに割込みを発生する．

\subsection{Page Table Walk}
ページ番号がTLBに見つからない場合は，
\emph{TLB miss}になりメモリ上のページテーブルを検索する必要がある．
ページテーブルを検索することを\emph{page table walk}と呼ぶ．
page table walk を行いTLBを更新する作業を
MMUのハードウェアが自動的に行う機種と，
CPUに割込みを発生しソフトウェアで行う機種がある．
前者は page table walk の高速化を狙う．
後者はMMUを単純にしたことで余ったチップ面積を
TLBのエントリ数を増やすために使用し
TLB miss の頻度を低くすることを狙う．

TLBに空きエントリが無い場合，
新しいページテーブルエントリをロードする前に，
どれかのエントリをTLBから捨てる必要がある．
TLB上のページテーブルエントリのコピーは，
ロードされた後にR（Reference）ビットや
D（Dirty）ビットが変更されている可能性がある．
TLBのエントリを捨てる前にメモリ上のページテーブルに書き戻すことがある．

\subsection{TLBエントリのクリア}
プロセスは専用の仮想アドレス空間を持つので，
プロセス毎に専用のページテーブルを持つことになる．
プロセススイッチ時に，
ディスパッチャが新しいプロセスのページテーブルのアドレスを
ページテーブルレジスタにロードする．

TLBは古いページテーブルの内容を反映しているので，
ページテーブルを交換する際にクリアする．
TLBの全てのエントリがクリアされると，
直後に同じプロセスに戻ってきた場合や，
カーネル領域などがプロセス間で共有される場合に効率が悪いので
様々な工夫\footnote{
  TLBのエントリにプロセス番号も記録しクリア不要にする方式や，
  仮想アドレスを指定して特定のエントリだけクリアする方式が知られている．
}が凝らされている場合もあるが，
基本的にはプロセススイッチを行う際はTLBをクリアする．
また，ページテーブルが変更された場合は，
プロセススイッチが発生しなくてもTLBをクリアする必要がある．

\section{ページの共用}
セグメンテーションではプロセスがセグメントを共用することができた．
ページングではプロセス間でページを共用することができる．
\figref{pageSharing}は，
プロセスAとプロセスBが同じプログラムXを，
プロセスCがプログラムC実行している例である．
各プロセスのページテーブルを適切に設定することで，
図のようなマッピングをすることができる．

\begin{myfig}{btp}{プロセス間でのページ共用}{pageSharing}
  \includegraphics[scale=0.66]{Fig/pageSharing-crop.pdf}
\end{myfig}

プログラム本体やライブラリの機械語は読み出しと実行専用（R-X）になっており，
プロセスが変更することは無いので共用することができる．
プログラムXの機械語は第１フレームに格納されプロセスAとプロセスBで共用する．
プログラムCの機械語は第４フレームと第７フレームを合わせた領域に格納される．
プログラムCを実行しているのはプロセスCだけなので共用する必要がない．

ライブラリの機械語は第３フレームに格納されプロセスA，プロセスB，
プロセスCが共用して利用する．
ライブラリはプロセスA，Bと，
プロセスCで異なる仮想アドレスにマッピングされている．
ライブラリ内の機械語プログラムは何番地にロードされても実行できる
\emph{位置独立コード}\footnote{
  JMPやCALL命令のアドレッシングは全てプログラムカウンタ相対で行う．
  データのアドレッシングはCPUレジスタに格納したアドレスを基準にした相対で行う．
}でなければならない．
セグメンテーションには，このような制約は無かった．

プロセス毎に内容が異なるデータやスタックは共用できない．
プロセス毎に専用の領域を割当てる．

%==============================================================================
\section{ページテーブルの編成方法}
\figref{pagingWithTlb}に示したようにページテーブルはメモリに置かれる．
しかし，ページテーブルのサイズは無視できるほど小さなものではない．
例えば，32ビットマイクロプロセッサがPCに普及してきた1990年代の前半には，
PCが備えるメモリは4MiBから16MiB程度であった．
IA-32を用いる場合，ページテーブルの一つのエントリは4バイトなので，
32ビットの仮想アドレス空間を4KiBのページで分割すると，
次の計算のようにページテーブル全体では4MiBになる．
更に，ページテーブルはプロセス毎に必要である．
メモリのほとんどをページテーブルに使用しても足らない．
このままではページングは実用にならない．

\centerline{$2^{32}B \div 2^{12}B = 2^{20} = 1Miエントリ$}
\centerline{$1Miエントリ \times 4B = 4MiB$}

近年の64ビットマイクロプロセッサの場合も同様である．
x86-64では48ビットの仮想アドレス空間を4KiBのページで分割する．
ページテーブルの一つのエントリが8バイトなので，
下の計算のようにページテーブルのサイズが512GiBになる．
これでは現代のPCにもページテーブルが大きすぎる．
ページテーブルを小さくする必要がある．

\centerline{$2^{48}B \div 2^{12}B = 2^{36} = 64Giエントリ$}
\centerline{$64Giエントリ \times 8B = 512GiB$}

\subsection{二段のページテーブル}
ページテーブルを二段にすることで，
二段目に使用するメモリを節約することができる．
\figref{pagingMultiLevel}にIA-32で使用される二段のページテーブルの例を示す
\footnote{\figref{pagingMultiLevel}ではIA-32の用語ではなく，
  より一般的な用語を使用している．}．
図の左上に示すように，
32ビットの仮想アドレスは10ビットのページ番号フィールド二つ（p，q）と，
12ビットのページ内アドレス（w）に分けられる．
ページサイズはwが12ビットなので$2^{12}=4KiB$である．
物理アドレスも32ビット\footnote{
  初期のIA-32の場合である．途中から36ビットに拡張された．
}なので，フレーム番号は20ビットで表現する．

\begin{myfig}{btp}{二段ページテーブルの構造}{pagingMultiLevel}
  \includegraphics[scale=0.5]{Fig/pagingMultiLevel-crop.pdf}
\end{myfig}

\begin{itemize}
\item \emph{Page Table Walk} \\
  まず，ページテーブルレジスタから一段目のページテーブルの位置を知る．
  次に，一段目のページテーブルのp番目のエントリを参照することで
  二段目のページテーブルの位置を知る．
  最後に，二段目のページテーブルのq番目のエントリを参照することで
  フレームの位置を知る．
  フレームのwバイト目が目的のアドレスである．
  このように二段のページテーブルを用いた page table walk を行うことで
  目的の物理アドレスに辿り着く．
\item \emph{一段目のページテーブル} \\
  一段目のページテーブルの大きさは，pが10ビット，
  エントリサイズが4バイトより$2^{10} \times 4B =4KiB$となり
  フレームと同じである．
  そこで，どれか一つのフレームに一段目のページテーブルを格納することにする．
  ページテーブルレジスタは
  %一段目ページテーブルが格納された
  フレームの番号（20ビット）を記録すれば良い．
\item \emph{二段目のページテーブル} \\
  一段目のページテーブルの一つのエントリが，
  二段目のページテーブルの一つの区画を選択する．
  区画は10ビットのqを用いて参照されるので，
  大きさは一段目のページテーブルと同じ$4KiB$になる．
  区画も一つのフレームに格納される．
  一段目のページテーブルのfフィールドには，
  二段目ページテーブルの一つの区画のフレーム番号（20ビット）を格納する．
\item \emph{メモリの節約}\\
  \figref{pagingInnerFragment}や\figref{pageSharing}で示したように，
  プロセスの仮想アドレス空間には，
  フレームが割り付けられていない大きな穴が空いている．
  \figref{pagingSparseSpace}のように，
  穴の部分に二段目のページテーブルを割当てないことでメモリを節約できる．
  図の例では一段目と二段目合わせて3フレームしか
  ページテーブルのために使用していない．
  もしも，二段目のページを全て割り付けたなら
  $2^{10}+1=1,025$フレームを使用するので効果は大きい．
  %また，二段目のページテーブルとフレームで使用頻度の低いものを
  %二次記憶装置にスワップアウトすることも可能である\footnote{
  %詳しくは仮想記憶の章で述べる．}．
  \begin{myfig}{btp}{穴空き仮想アドレス空間のページテーブル}{pagingSparseSpace}
    \includegraphics[scale=0.66]{Fig/pagingSparseSpace-crop.pdf}
  \end{myfig}
\end{itemize}

\subsection{多段ページテーブル}
前の節では二段のページテーブルを紹介した．
仮想アドレス空間が更に広い場合は，
より段数の多いページテーブルが使用されることがある．
例えば，
x86-64では64ビット（実質的には48ビット）\footnote{
  \figref{paging4Level}に示すように
  64ビットの上位16ビットは未使用なので，
  実質的な仮想アドレスは48ビットになる．
  $2^{48}B = 2^8 \times 2^{40}B = 256TiB$なので，
  48ビットでも十分に広いアドレス空間である．
}の広い仮想アドレス空間が使用できる．
IA-32では仮想アドレス空間が32ビットだったので
4GiBより大きなプロセス（セグメント）を作ることはできなかった．
x86-64ではより大きなプロセスを作ることができるので，
4GiBの上限を気にしないでプログラミングできる．

しかし，二段のページテーブルを使用し続けると，
ページテーブルの区画が大きくなりメモリの無駄が多くなる．
例えば，仮想アドレスが48ビット，二段のページテーブルを用い，
エントリのサイズが8バイトと仮定する．
48ビットの仮想アドレスを，
18ビット（p），18ビット（q），12ビット（w）に分割して扱う場合，
ページテーブル一区画のサイズは$2^{18} \times 8B = 2MiB$となる．
\figref{pagingSparseSpace}と同様な考えで，
最低限である3区画がページテーブルに割当てられたとすると
プロセス当たり6MiBになる．
システム内にプロセスが400個\footnote{
  この原稿を書いているMacBookでは，
  8GiBの物理メモリを搭載し，現在354個のプロセスが走っている．
}あったとすると，
最低でも2.4GiBのメモリがページテーブルのために消費されることになる．
ページテーブルに使用されるメモリが多すぎる\footnote{
  メモリが8GiBと仮定すると，約30\%がページテーブルに消費されることになる．
}．

ページテーブルの区画を小さくするために仮想アドレスをより小さく区切る．
例えば，x86-64では\figref{paging4Level}のように
仮想アドレスのページ番号部分を四つに区切っている．
ページ内アドレスが12ビットなので，
ここでもページ（フレーム）サイズは4KiBである．
ページテーブルは9ビットの
p1，p2，p3，p4でインデクスされるので512エントリである．
エントリサイズはx86-64の場合8バイトなので，
ページテーブルは4KiBになりフレームサイズと同じになる．
\figref{pagingSparseSpace}のような，
最初と最後の数ページだけ使用している仮想アドレス空間をマッピングする場合，
ページテーブルに使用するメモリは，
1段目に1フレーム，
2段目に2フレーム，
3段目に2フレーム，
4段目に2フレームの合計7フレーム（28KiB）で済む．
プロセスが400個あったとしても，
ページテーブルに使用するメモリの合計は約11MiBにしかならない\footnote{
  8GiBの約0.13\%しか使用しない．}．

\begin{myfig}{btp}{四段のページテーブルの例}{paging4Level}
  \includegraphics[scale=0.5]{Fig/paging4Level-crop.pdf}
\end{myfig}

\subsection{逆引きページテーブル}
従来のページテーブルは，仮想アドレス空間の大きさにより大きくなるし，
仮想アドレス空間の数だけ必要である．
これは，仮想アドレスから物理アドレスに変換するために，
仮想アドレス（ページ番号）をインデクスとし
物理アドレス（フレーム番号）を内容とする表を，
仮想アドレス空間毎に用いる自然な発想から生まれた．
逆引きページテーブルは，従来のページテーブルとは逆に，
物理アドレス（フレーム番号）をインデクスとし，
仮想アドレス（ページ番号）を内容とする表を
システム全体で一つだけ用いる方式である．

\begin{itemize}
\item \emph{ページテーブルのサイズ} \\
  ページテーブルのエントリ数はフレーム数と等しくなるので，
  ページテーブルが使用する領域の大きさは，
  メモリ全体と比較して小さく，かつ，一定である．
  例えば8GiBのメモリを管理するために，
  ページサイズが4KiBなら次の計算のように2Miエントリである．
  エントリサイズが8バイトと仮定するとページテーブル全体で16MiBとなる\footnote{
    システム全体で8GiBの0.2\%しか使用しない．}．

  \centerline{$8GiB \div 4KiB = 2^{33} \div 2^{12} = 2^{21} = 2Mi$エントリ}

\item \emph{Page Table Walk} \\
  \figref{pagingInvertedTable}に逆引きページテーブルの模式図を示す．
  システムに一つだけの表なので，
  どのプロセスの仮想アドレス空間にフレームが
  割り付けられているか識別するために，
  プロセス番号（pid）がページテーブルに格納されている．
  ページテーブルをプロセス番号（pid）とページ番号（p）で検索し，
  見つかったエントリのインデクス（f）をフレーム番号として出力する．

  \begin{myfig}{btp}{逆引きページテーブルの概要}{pagingInvertedTable}
    \includegraphics[scale=0.66]{Fig/pagingInvertedTable-crop.pdf}
  \end{myfig}

\item \emph{ハッシュ表を用いた page table walk} \\
  ページテーブルを先頭から順に探索していては遅くて実用にならない．
  ハッシュ表を用いた検索を行う．
  \figref{paging801}にIBM 801 ミニコンピュータで用いられた
  メモリ管理方式\cite{invertedPageTable}を参考にした機構の模式図を示す．

  チェインのためのフィールド（next）を設け，
  ページテーブルをチェインハッシュ表として扱う．
  ハッシュ表の大きさはハッシュ関数の作りやすさからニの累乗とする\footnote{
    ハッシュ表のサイズがニの累乗なら，
    ハッシュ値は計算結果の一部のビットを使用すれば良い．}．
  ハッシュ値はプロセス番号\footnote{IBM 801 ではセグメントIDであった．}
  とページ番号のXORで計算する．
  ハッシュ表はページテーブルの一つのエントリのインデクスを格納する．
  エントリのプロセス番号(pid）とページ番号（p）が目的のものであれば，
    エントリの番号（f）がフレーム番号として使用される．
    目的のものでない場合はチェイン（next）を使用して次のエントリに進む．
    チェーンの最後まで調べて見つからなければページ不在である．

    \begin{myfig}{btp}{ハッシュを用いた逆引きページテーブルの構造}{paging801}
      \includegraphics[scale=0.66]{Fig/paging801-crop.pdf}
    \end{myfig}

  \item \emph{TLB} \\
    ハッシュ表やページテーブルはメモリに配置する．
    メモリアクセスの度に page table walk を行っていては，
    メモリアクセスに時間がかかりすぎる．
    普段はTLBを用いる．
    %TLB miss の場合だけ page table walk を行うようにする．
\end{itemize}

%==============================================================================
\section{まとめ}
この章ではページングについて学んだ．
仮想アドレス空間の\emph{ページ}を
物理アドレス空間の\emph{フレーム}にマッピングする．
\emph{マッピング関数}は\emph{ページテーブル}によって実装される．
プロセス毎にマッピング関数を準備することで，
プロセス毎に独立した仮想アドレス空間を持つことができる（多重仮想記憶）．

全てのフレームは等価なので，
メモリの割り当て状態によって使用できないフレームが発生することはなく，
\emph{外部フラグメンテーション}問題は解決された．
しかし，フレーム内に使用できない領域が発生する．
\emph{内部フラグメンテーション}問題は解決されない．

ページングのハードウェアはMMUに内蔵される．
ページテーブルはメモリ上に配置し，
それのアドレスを\emph{ページテーブルレジスタ}が記憶する．
ページテーブルエントリには，
フレームが割当てられていることを表すビットやフレーム番号が格納される．
フレームが割り当てられいないページを参照すると
ページ不在割込み（page fault）が発生する．
これを積極的に使用することで仮想記憶が実現できる．

ページ番号をフレーム番号に変換するために，
ページテーブルを調べることを page table walk と言う．
page table walk には手間がかかるので，
変換結果はMMU内のTLBと呼ばれる\emph{連想メモリ}にキャッシュする．
TLBに変換結果が見つからない場合をTLB missと呼び，
page table walk は TLB miss のときだけ行う．
なお，page table walk はMMUのハードウェアが自動的に行う場合と，
ソフトウェアにより行う場合がある．

ページテーブルのサイズは，かなり大きくなる．
そこで，ページテーブルを小さくする工夫がされる．
多段のページテーブルを用いる方法と，
逆引きページテーブルを用いる方法を紹介した．

%==============================================================================
\section*{練習問題}
\begin{enumerate}
  \renewcommand{\labelenumi}{\ttfamily\arabic{chapter}.\arabic{enumi}}
  \setlength{\leftskip}{1em}
\item 次の言葉の意味を説明しなさい．
  \begin{enumerate}
  \item ページ
  \item フレーム
  \item 外部フラグメンテーション
  \item 内部フラグメンテーション
  \item ページテーブル
  \item ページテーブルレジスタ
  \item TLB
  \item page table walk
  \item TLB miss
  \item ページ不在割込み（page fault）
  \item 位置独立コード
  \item 多段ページテーブル
  \item 逆引きページテーブル
  \end{enumerate}
\item 一回のメモリアクセス時間に5ns，page table walk に20nsかかるとする，
  TLBのヒット率が50\%，90\%，95\%の時の平均メモリアクセス時間を計算しなさい．
\item \figref{pagingMultiLevel}において，
  $p=1$の仮想アドレスの範囲を8桁の16進数で答えなさい．
\item \figref{pagingMultiLevel}において，
  $p=1$，$q=1$の仮想アドレスの範囲を8桁の16進数で答えなさい．
\item 逆引きページテーブルを用いる場合，
  TLBに格納すべき最低限の情報の範囲を考察しなさい．
\item \figref{paging801}に，
  $pid=3$，$p=2$のページがフレーム１にマッピングされるような
  ページテーブルの状態を書き込みなさい．
\item 逆引きページテーブルを用いるシステムで，
  プロセス間でページの共有が可能か考察しなさい．
\end{enumerate}
