	component nios is
		port (
			clk                     : in    std_logic                     := 'X';             -- clk
			out_port_from_the_pio_0 : out   std_logic_vector(15 downto 0);                    -- export
			sram_out_DQ             : inout std_logic_vector(15 downto 0) := (others => 'X'); -- DQ
			sram_out_ADDR           : out   std_logic_vector(17 downto 0);                    -- ADDR
			sram_out_UB_N           : out   std_logic;                                        -- UB_N
			sram_out_LB_N           : out   std_logic;                                        -- LB_N
			sram_out_WE_N           : out   std_logic;                                        -- WE_N
			sram_out_CE_N           : out   std_logic;                                        -- CE_N
			sram_out_OE_N           : out   std_logic;                                        -- OE_N
			reset_n_reset_n         : in    std_logic                     := 'X'              -- reset_n
		);
	end component nios;

