# RTL Programming Review using SystemVerilog

透過該Lab學習SystemVerilog，作業會有2題，一題是Combinational ciruit設計，另一題是Sequential circuit設計