# VivePass + Reloj Local (Basys3 ¬∑ SystemVerilog)

> Sistema de acceso vehicular basado en **FSM Moore/Mealy** con visualizaci√≥n en **7 segmentos** para el conteo de d√≠gitos le√≠dos y un **reloj local (hh:mm)** en la tarjeta Basys3.

---

## üéØ Objetivo

- **VivePass** sustituye el uso de tickets por un **sticker √∫nico** en el veh√≠culo.  
- El sistema est√° compuesto por:
  - **FSM Moore:** mide la **longitud** del c√≥digo le√≠do (`L = 0..3`).
  - **FSM Mealy:** controla la **talanquera**, abri√©ndola (`A = 1`) solo si `ST = 1` y `L == 3`, confirmando lectura con `C`.

Esta versi√≥n a√±ade:
- Un **display de 7 segmentos** que muestra el **conteo de d√≠gitos** o el **reloj local**.
- Un **reloj hh:mm (24h)** completamente funcional y sincronizado con el `clk` de la Basys3.

---


---

## üîå Basys3 (pines y polaridades)

- **Reloj:** `clk` @ W5 (100 MHz)  
- **7-segmentos (√°nodo com√∫n, activos en bajo)**  
  - `an[3:0]`: U2, U4, V4, W4  
  - `seg[6:0]`: W7, W6, U8, V8, U5, V5, U7  
  - `dp`: V7 (mantener en ‚Äò1‚Äô si no se usa)
- **Botones:** `reset` = U18, `btnU` = T18  
- **IOSTANDARD:** LVCMOS33  

> El m√≥dulo `display_7segments` ya entrega se√±ales activas en bajo para `an` y `seg`.

---

## ‚öôÔ∏è Funcionamiento

- **FSM Moore**
  - `D && ~C` ‚Üí incrementa `dread` (m√°x. 3) y avanza S0‚ÜíS3.  
  - `~D && C` ‚Üí limpia el conteo y vuelve a S0.  
  - `L` se asigna seg√∫n el estado (00..11).

- **FSM Mealy**
  - `A = 1` solo si `ST = 1` y `L = 3`.  
  - `C = 1` confirma lectura **v√°lida** (`ST = 1` y `L = 3`).

- **Reloj (hh:mm)**
  - 60 s ‚Üí +1 min; 60 min ‚Üí +1 h; 24 h ‚Üí 00:00.  
  - Ajustar los contadores seg√∫n la frecuencia real de `clk`.

- **Display**
  - `select = 0` ‚Üí `d0 = dread`, `d1‚Äìd3 = 0` (modo VivePass)  
  - `select = 1` ‚Üí `d0 = min_u`, `d1 = min_d`, `d2 = hora_u`, `d3 = hora_d` (modo reloj)  
  - Multiplexado ‚âà 1 ms/d√≠gito.

---

## üõ†Ô∏è Compilaci√≥n (Vivado)

1. Crear proyecto **Basys3 ¬∑ Artix-7**.  
2. Agregar fuentes desde `src/` y restricciones de `constraints/basys3.xdc`.  
3. Verificar coincidencia de nombres (`clk`, `reset`, `an`, `seg`).  
4. Usar un **solo reloj principal (`clk`)** para todas las FSM.  
5. Sintetizar, implementar y programar.

---

## ‚è±Ô∏è Timing

| Funci√≥n   | Frecuencia | Ciclos @ 100 MHz |
|------------|-------------|------------------|
| Display (~1 ms) | 1 kHz | 100 000 |
| Reloj (1 s)     | 1 Hz  | 100 000 000 |

> Si usas `clk_psc.sv` como divisor, recalcula los umbrales seg√∫n la nueva frecuencia.

---


