`timescale 1ns / 1ps

//////////////////////////////////////////////////////////////////////////////////
// ACS
// Computer Design 1
//  
// Module Name:  		task2
// Project Name:		Laborator 6
// Target Devices: 		Digilent Nexys 3
//////////////////////////////////////////////////////////////////////////////////

module task2(
		output wire o_w_carry_out,
		output wire [7:0] o_w_sum,
		input wire [7:0] i_w_A,
		input wire [7:0] i_w_B,
		input wire i_w_carry_in
    );
	
	// TODO 2: Implement an 8-bit ripple-carry adder using the full-adder
	// Hint: Use a buffer for carry

endmodule
