Command: /home/lenamigtle/curso-syn/SYNOPSYS_TSMC180/Proyectos_SV/deboucing_FSM/work/sim/./simv +ntb_random_seed=1 -l simv_2026-01-06_17-48-30.log
Chronologic VCS simulator copyright 1991-2023
Contains Synopsys proprietary information.
Compiler version U-2023.03-SP2-9_Full64; Runtime version U-2023.03-SP2-9_Full64;  Jan  6 17:48 2026
=== Iniciando simulacion ===
t=0  clk=0  rst=1  sw=0  m_tick=0  salida=0 estado =ZERO
t=5000  clk=1  rst=1  sw=0  m_tick=0  salida=0 estado =ZERO
t=10000  clk=0  rst=1  sw=0  m_tick=0  salida=0 estado =ZERO
t=15000  clk=1  rst=1  sw=0  m_tick=0  salida=0 estado =ZERO
t=20000  clk=0  rst=0  sw=0  m_tick=0  salida=0 estado =ZERO
t=25000  clk=1  rst=0  sw=0  m_tick=0  salida=0 estado =ZERO
t=30000  clk=0  rst=0  sw=1  m_tick=0  salida=0 estado =ZERO
t=35000  clk=1  rst=0  sw=1  m_tick=0  salida=0 estado =WAIT1_1
t=40000  clk=0  rst=0  sw=1  m_tick=0  salida=0 estado =WAIT1_1
t=45000  clk=1  rst=0  sw=1  m_tick=1  salida=0 estado =WAIT1_2
t=50000  clk=0  rst=0  sw=1  m_tick=1  salida=0 estado =WAIT1_2
t=55000  clk=1  rst=0  sw=1  m_tick=0  salida=0 estado =WAIT1_2
t=60000  clk=0  rst=0  sw=1  m_tick=0  salida=0 estado =WAIT1_2
t=65000  clk=1  rst=0  sw=1  m_tick=1  salida=0 estado =WAIT1_3
t=70000  clk=0  rst=0  sw=1  m_tick=1  salida=0 estado =WAIT1_3
t=75000  clk=1  rst=0  sw=1  m_tick=0  salida=0 estado =WAIT1_3
t=80000  clk=0  rst=0  sw=1  m_tick=0  salida=0 estado =WAIT1_3
t=85000  clk=1  rst=0  sw=1  m_tick=1  salida=0 estado =ONE
t=90000  clk=0  rst=0  sw=1  m_tick=1  salida=0 estado =ONE
t=95000  clk=1  rst=0  sw=1  m_tick=0  salida=1 estado =ONE
t=100000  clk=0  rst=0  sw=1  m_tick=0  salida=1 estado =ONE
t=105000  clk=1  rst=0  sw=0  m_tick=0  salida=1 estado =WAIT0_1
t=110000  clk=0  rst=0  sw=0  m_tick=0  salida=1 estado =WAIT0_1
t=115000  clk=1  rst=0  sw=0  m_tick=0  salida=1 estado =WAIT0_1
t=120000  clk=0  rst=0  sw=0  m_tick=1  salida=1 estado =WAIT0_1
t=125000  clk=1  rst=0  sw=0  m_tick=1  salida=1 estado =WAIT0_2
t=130000  clk=0  rst=0  sw=0  m_tick=0  salida=1 estado =WAIT0_2
t=135000  clk=1  rst=0  sw=0  m_tick=0  salida=1 estado =WAIT0_2
t=140000  clk=0  rst=0  sw=0  m_tick=1  salida=1 estado =WAIT0_2
t=145000  clk=1  rst=0  sw=0  m_tick=1  salida=1 estado =WAIT0_3
t=150000  clk=0  rst=0  sw=0  m_tick=0  salida=1 estado =WAIT0_3
t=155000  clk=1  rst=0  sw=0  m_tick=0  salida=1 estado =WAIT0_3
t=160000  clk=0  rst=0  sw=0  m_tick=1  salida=1 estado =WAIT0_3
t=165000  clk=1  rst=0  sw=0  m_tick=1  salida=1 estado =ZERO
t=170000  clk=0  rst=0  sw=0  m_tick=0  salida=1 estado =ZERO
t=175000  clk=1  rst=0  sw=0  m_tick=0  salida=0 estado =ZERO
t=180000  clk=0  rst=0  sw=1  m_tick=0  salida=0 estado =ZERO
t=185000  clk=1  rst=0  sw=1  m_tick=1  salida=0 estado =WAIT1_1
t=190000  clk=0  rst=0  sw=1  m_tick=1  salida=0 estado =WAIT1_1
t=195000  clk=1  rst=0  sw=1  m_tick=0  salida=0 estado =WAIT1_1
t=200000  clk=0  rst=0  sw=1  m_tick=0  salida=0 estado =WAIT1_1
t=205000  clk=1  rst=0  sw=0  m_tick=0  salida=0 estado =ZERO
t=210000  clk=0  rst=0  sw=0  m_tick=0  salida=0 estado =ZERO
=== Fin de simulaci√≥n ===
$finish called from file "/home/lenamigtle/curso-syn/SYNOPSYS_TSMC180/Proyectos_SV/deboucing_FSM/hw/tb/tb_debouncing_circuito.sv", line 91.
$finish at simulation time               215000
           V C S   S i m u l a t i o n   R e p o r t 
Time: 215000 ps
CPU Time:      0.260 seconds;       Data structure size:   0.0Mb
Tue Jan  6 17:48:31 2026
