6.3.2 存储器层次结构概念小结
  存储器层级结构可行在于低一级缓存较便宜，也因为程序倾向于展现空间局部性和时间局部性。

6.4 高速缓存存储器
  由于 CPU 和主存性能上的差异，现代处理器在寄存器和主存之间增加了 L1/L2 高速缓存。访问周期基本上几个时钟周期以内。
  
6.4.1 通用的高速缓存存储器结构
  高速缓存时关于组的数据，每个组是一个或多个行，每行包含一个标记位，一个有效位和一个数据块。
  当一条指令需要读取主存的一个字时，高速缓存的结构使得可以通过简单检查发现字是否已经缓存了并返回。
