Fitter report for portable_coleco
Thu Jan  4 17:48:01 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB Macrocells
 19. Parallel Expander
 20. Logic Cell Interconnection
 21. Fitter Device Options
 22. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Thu Jan  4 17:48:01 2024           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; portable_coleco                                 ;
; Top-level Entity Name     ; porta_glue_coleco                               ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7064SLC84-10                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 50 / 64 ( 78 % )                                ;
; Total pins                ; 68 / 68 ( 100 % )                               ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7064SLC84-10 ;               ;
; Fitter Effort                                                              ; Standard Fit    ; Auto Fit      ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/jconvertino/JDC/Electronics/Projects/portable_colecovision/src/quartus13sp01/output_files/portable_coleco.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 50 / 64 ( 78 % )  ;
; Registers                    ; 23 / 64 ( 36 % )  ;
; Number of pterms used        ; 83                ;
; I/O pins                     ; 68 / 68 ( 100 % ) ;
;     -- Clock pins            ; 2 / 2 ( 100 % )   ;
;     -- Dedicated input pins  ; 2 / 2 ( 100 % )   ;
;                              ;                   ;
; Global signals               ; 1                 ;
; Shareable expanders          ; 0 / 64 ( 0 % )    ;
; Parallel expanders           ; 2 / 60 ( 3 % )    ;
; Cells using turbo bit        ; 50 / 64 ( 78 % )  ;
; Maximum fan-out              ; 23                ;
; Highest non-global fan-out   ; 23                ;
; Total fan-out                ; 472               ;
; Average fan-out              ; 4.00              ;
+------------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                      ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name      ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; A[0]      ; 34    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[10]     ; 21    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[11]     ; 20    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[12]     ; 18    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[13]     ; 17    ; --       ; 1   ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[14]     ; 16    ; --       ; 1   ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[15]     ; 15    ; --       ; 1   ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[1]      ; 33    ; --       ; 2   ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[2]      ; 31    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[3]      ; 30    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[4]      ; 29    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[5]      ; 28    ; --       ; 2   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[6]      ; 27    ; --       ; 2   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[7]      ; 25    ; --       ; 2   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[8]      ; 24    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; A[9]      ; 22    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; BUSAKn    ; 41    ; --       ; 2   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1_0      ; 2     ; --       ; --  ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1_1      ; 4     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1_2      ; 5     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1_3      ; 6     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1_5      ; 9     ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1_6      ; 10    ; --       ; 1   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C1_8      ; 12    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2_0      ; 70    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2_1      ; 73    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2_2      ; 74    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2_3      ; 75    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2_5      ; 77    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2_6      ; 79    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; C2_8      ; 81    ; --       ; 4   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; IORQn     ; 44    ; --       ; 3   ; 13                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; M1n       ; 35    ; --       ; 2   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; MREQn     ; 45    ; --       ; 3   ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RESETn_SW ; 1     ; --       ; --  ; 22                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RFSH      ; 36    ; --       ; 2   ; 6                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; RX        ; 60    ; --       ; 3   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; WRn       ; 84    ; --       ; --  ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; clk       ; 83    ; --       ; --  ; 23                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
+-----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                     ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; BUSRQn      ; 40    ; --       ; 2   ; no              ; no             ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; C1_4        ; 8     ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; C1_7        ; 11    ; --       ; 1   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; C2_4        ; 76    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; C2_7        ; 80    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CSRn        ; 68    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CSWn        ; 69    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CS_h8000n   ; 65    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CS_hA000n   ; 64    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CS_hC000n   ; 63    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CS_hE000n   ; 67    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[0]        ; 46    ; --       ; 3   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[1]        ; 48    ; --       ; 3   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[2]        ; 50    ; --       ; 3   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[3]        ; 55    ; --       ; 3   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[4]        ; 54    ; --       ; 3   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[5]        ; 52    ; --       ; 3   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[6]        ; 51    ; --       ; 3   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; D[7]        ; 49    ; --       ; 3   ; no              ; no             ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RAM_CSn     ; 57    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; RESETn      ; 37    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; ROM_ENABLEn ; 56    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; SND_ENABLEn ; 58    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; TX          ; 61    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; WAITn       ; 39    ; --       ; 2   ; no              ; no             ; yes        ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+-------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; RESETn_SW      ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; C1_0           ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; C1_1           ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; C1_2           ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; C1_3           ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; C1_4           ; output ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; C1_5           ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; C1_6           ; input  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; C1_7           ; output ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; C1_8           ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; A[15]          ; input  ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; A[14]          ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; A[13]          ; input  ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; A[12]          ; input  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; A[11]          ; input  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; A[10]          ; input  ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; A[9]           ; input  ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; A[8]           ; input  ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; A[7]           ; input  ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; A[6]           ; input  ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; A[5]           ; input  ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; A[4]           ; input  ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; A[3]           ; input  ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; A[2]           ; input  ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; A[1]           ; input  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; A[0]           ; input  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; M1n            ; input  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; RFSH           ; input  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; RESETn         ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; WAITn          ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; BUSRQn         ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; BUSAKn         ; input  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; IORQn          ; input  ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; MREQn          ; input  ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; D[0]           ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; D[1]           ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; D[7]           ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; D[2]           ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; D[6]           ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; D[5]           ; output ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; D[4]           ; output ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; D[3]           ; output ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; ROM_ENABLEn    ; output ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; RAM_CSn        ; output ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; SND_ENABLEn    ; output ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; RX             ; input  ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; TX             ; output ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; CS_hC000n      ; output ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; CS_hA000n      ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; CS_h8000n      ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; CS_hE000n      ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; CSRn           ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; CSWn           ; output ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; C2_0           ; input  ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; C2_1           ; input  ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; C2_2           ; input  ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; C2_3           ; input  ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; C2_4           ; output ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; C2_5           ; input  ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; C2_6           ; input  ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; C2_7           ; output ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; C2_8           ; input  ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; clk            ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; WRn            ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+-------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                    ;
+-----------+-------+-------+-------+--------------+------------+---------+
; Name      ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-----------+-------+-------+-------+--------------+------------+---------+
; C1_0      ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; RESETn_SW ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; WRn       ; 84    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; clk       ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-----------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                               ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |porta_glue_coleco         ; 50         ; 68   ; |porta_glue_coleco  ; work         ;
+----------------------------+------------+------+---------------------+--------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; clk  ; PIN_83   ; 23      ; Clock ; yes    ; On                   ; --               ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 23      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------+-------------+
; Name              ; Fan-Out     ;
+-------------------+-------------+
; reset_counter[21] ; 23          ;
; RESETn_SW         ; 22          ;
; reset_counter[0]  ; 22          ;
; reset_counter[1]  ; 21          ;
; reset_counter[2]  ; 20          ;
; reset_counter[3]  ; 19          ;
; reset_counter[4]  ; 18          ;
; reset_counter[5]  ; 17          ;
; reset_counter[6]  ; 16          ;
; reset_counter[7]  ; 15          ;
; reset_counter[8]  ; 14          ;
; IORQn             ; 13          ;
; reset_counter[9]  ; 13          ;
; WRn               ; 12          ;
; A[7]              ; 12          ;
; A[6]              ; 12          ;
; A[5]              ; 12          ;
; reset_counter[10] ; 12          ;
; reset_counter[11] ; 11          ;
; reset_counter[12] ; 10          ;
; reset_counter[13] ; 9           ;
; reset_counter[14] ; 8           ;
; D[0]~57           ; 7           ;
; reset_counter[15] ; 7           ;
; RFSH              ; 6           ;
; MREQn             ; 6           ;
; A[15]             ; 6           ;
; A[14]             ; 6           ;
; A[13]             ; 6           ;
; A[1]              ; 6           ;
; reset_counter[16] ; 6           ;
; reset_counter[17] ; 5           ;
; reset_counter[18] ; 4           ;
; r_ctrl_fire~7     ; 4           ;
; r_ctrl_arm~7      ; 4           ;
; reset_counter[19] ; 3           ;
; reset_counter[20] ; 2           ;
; D[0]~31           ; 2           ;
; r_wait            ; 2           ;
; M1n               ; 1           ;
; C2_6              ; 1           ;
; C2_5              ; 1           ;
; C2_3              ; 1           ;
; C2_2              ; 1           ;
; C2_1              ; 1           ;
; C2_0              ; 1           ;
; C1_6              ; 1           ;
; C1_5              ; 1           ;
; C1_3              ; 1           ;
; C1_2              ; 1           ;
; C1_1              ; 1           ;
; C1_0              ; 1           ;
; r_ctrl_fire~14    ; 1           ;
; r_ctrl_arm~14     ; 1           ;
; ~VCC~1            ; 1           ;
; ~VCC~0            ; 1           ;
; ~GND~0            ; 1           ;
; r_ctrl_fire~9     ; 1           ;
; r_ctrl_arm~9      ; 1           ;
; D[6]~55           ; 1           ;
; D[5]~51           ; 1           ;
; D[3]~47           ; 1           ;
; D[2]~43           ; 1           ;
; D[1]~39           ; 1           ;
; D[0]~35           ; 1           ;
; CSRn~2            ; 1           ;
; CSWn~3            ; 1           ;
; SND_ENABLEn~5     ; 1           ;
; CS_hE000n~2       ; 1           ;
; CS_hA000n~3       ; 1           ;
; r_wait~4          ; 1           ;
; ROM_ENABLEn~2     ; 1           ;
; RAM_CSn~3         ; 1           ;
; CS_hC000n~2       ; 1           ;
; CS_h8000n~5       ; 1           ;
+-------------------+-------------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 1 / 6 ( 17 % )    ;
; PIA buffers                 ; 79 / 144 ( 55 % ) ;
+-----------------------------+-------------------+


+-----------------------------------------------------------------------+
; LAB Macrocells                                                        ;
+-----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 12.50) ; Number of LABs  (Total = 4) ;
+-----------------------------------------+-----------------------------+
; 0                                       ; 0                           ;
; 1                                       ; 0                           ;
; 2                                       ; 0                           ;
; 3                                       ; 0                           ;
; 4                                       ; 0                           ;
; 5                                       ; 0                           ;
; 6                                       ; 0                           ;
; 7                                       ; 0                           ;
; 8                                       ; 1                           ;
; 9                                       ; 0                           ;
; 10                                      ; 0                           ;
; 11                                      ; 0                           ;
; 12                                      ; 1                           ;
; 13                                      ; 0                           ;
; 14                                      ; 1                           ;
; 15                                      ; 0                           ;
; 16                                      ; 1                           ;
+-----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 2                            ;
+--------------------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Output                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC14       ; clk, r_wait, M1n                                                                                                                                                                                                                                                                                                                                                                                                                       ; r_wait, r_wait~4                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  A  ; LC4        ; clk, RESETn_SW, reset_counter[0], reset_counter[21]                                                                                                                                                                                                                                                                                                                                                                                    ; reset_counter[0], reset_counter[1], reset_counter[2], reset_counter[3], reset_counter[4], reset_counter[5], reset_counter[6], reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]         ;
;  A  ; LC9        ; IORQn, r_ctrl_fire~7                                                                                                                                                                                                                                                                                                                                                                                                                   ; r_ctrl_fire~7                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  A  ; LC12       ; r_ctrl_arm~7, A[5]                                                                                                                                                                                                                                                                                                                                                                                                                     ; r_ctrl_arm~7                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;  A  ; LC11       ; D[0]~31                                                                                                                                                                                                                                                                                                                                                                                                                                ; D[4], D[0], D[1], D[2], D[3], D[5], D[6]                                                                                                                                                                                                                                                                                                                                                                                       ;
;  A  ; LC5        ; clk, RESETn_SW, reset_counter[21], reset_counter[6], reset_counter[5], reset_counter[4], reset_counter[3], reset_counter[2], reset_counter[0], reset_counter[1], reset_counter[7]                                                                                                                                                                                                                                                      ; reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                       ;
;  A  ; LC1        ; clk, RESETn_SW, reset_counter[21], reset_counter[2], reset_counter[0], reset_counter[1], reset_counter[3]                                                                                                                                                                                                                                                                                                                              ; reset_counter[3], reset_counter[4], reset_counter[5], reset_counter[6], reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                               ;
;  A  ; LC8        ; clk, RESETn_SW, reset_counter[21], reset_counter[5], reset_counter[4], reset_counter[3], reset_counter[2], reset_counter[0], reset_counter[1], reset_counter[6]                                                                                                                                                                                                                                                                        ; reset_counter[6], reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                     ;
;  A  ; LC13       ; r_ctrl_arm~14, r_ctrl_arm~7, A[7], IORQn, A[6], WRn                                                                                                                                                                                                                                                                                                                                                                                    ; r_ctrl_arm~7, C1_4, r_ctrl_arm~9, r_ctrl_arm~14                                                                                                                                                                                                                                                                                                                                                                                ;
;  A  ; LC10       ; r_ctrl_fire~14, r_ctrl_fire~7, A[5], A[7], WRn, IORQn, A[6]                                                                                                                                                                                                                                                                                                                                                                            ; r_ctrl_fire~7, C1_7, r_ctrl_fire~9, r_ctrl_fire~14                                                                                                                                                                                                                                                                                                                                                                             ;
;  A  ; LC3        ; clk, reset_counter[21], reset_counter[0], RESETn_SW, reset_counter[1]                                                                                                                                                                                                                                                                                                                                                                  ; reset_counter[1], reset_counter[2], reset_counter[3], reset_counter[4], reset_counter[5], reset_counter[6], reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                           ;
;  A  ; LC6        ; clk, RESETn_SW, reset_counter[21], reset_counter[4], reset_counter[3], reset_counter[2], reset_counter[0], reset_counter[1], reset_counter[5]                                                                                                                                                                                                                                                                                          ; reset_counter[5], reset_counter[6], reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                   ;
;  A  ; LC15       ; clk, RESETn_SW, reset_counter[21], reset_counter[3], reset_counter[2], reset_counter[0], reset_counter[1], reset_counter[4]                                                                                                                                                                                                                                                                                                            ; reset_counter[4], reset_counter[5], reset_counter[6], reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                 ;
;  A  ; LC2        ; clk, RESETn_SW, reset_counter[21], reset_counter[0], reset_counter[1], reset_counter[2]                                                                                                                                                                                                                                                                                                                                                ; reset_counter[2], reset_counter[3], reset_counter[4], reset_counter[5], reset_counter[6], reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                             ;
;  B  ; LC27       ; clk, RESETn_SW, reset_counter[21], reset_counter[11], reset_counter[10], reset_counter[9], reset_counter[8], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[12]                                                                                                                                                         ; reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                   ;
;  B  ; LC24       ; clk, RESETn_SW, reset_counter[21], reset_counter[12], reset_counter[11], reset_counter[10], reset_counter[9], reset_counter[8], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[13]                                                                                                                                      ; reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                                      ;
;  B  ; LC23       ; clk, RESETn_SW, reset_counter[21], reset_counter[13], reset_counter[12], reset_counter[11], reset_counter[10], reset_counter[9], reset_counter[8], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[14]                                                                                                                   ; reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                                                         ;
;  B  ; LC21       ; clk, RESETn_SW, reset_counter[21], reset_counter[14], reset_counter[15], reset_counter[12], reset_counter[13], reset_counter[10], reset_counter[11], reset_counter[8], reset_counter[9], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[16]                                                                             ; reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                                                                                               ;
;  B  ; LC29       ; clk, RESETn_SW, reset_counter[21], reset_counter[16], reset_counter[14], reset_counter[15], reset_counter[12], reset_counter[13], reset_counter[10], reset_counter[11], reset_counter[8], reset_counter[9], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[17]                                                          ; reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                                                                                                                  ;
;  B  ; LC26       ; clk, RESETn_SW, reset_counter[21], reset_counter[17], reset_counter[16], reset_counter[14], reset_counter[15], reset_counter[12], reset_counter[13], reset_counter[10], reset_counter[11], reset_counter[8], reset_counter[9], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[18]                                       ; reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                                                                                                                                     ;
;  B  ; LC31       ; clk, RESETn_SW, reset_counter[21], reset_counter[18], reset_counter[17], reset_counter[16], reset_counter[14], reset_counter[15], reset_counter[12], reset_counter[13], reset_counter[10], reset_counter[11], reset_counter[8], reset_counter[9], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[19]                    ; reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                                                                                                                                                        ;
;  B  ; LC28       ; clk, RESETn_SW, reset_counter[21], reset_counter[19], reset_counter[18], reset_counter[17], reset_counter[16], reset_counter[14], reset_counter[15], reset_counter[12], reset_counter[13], reset_counter[10], reset_counter[11], reset_counter[8], reset_counter[9], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[20] ; reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                                                                                                                                                                           ;
;  B  ; LC22       ; clk, RESETn_SW, reset_counter[21], reset_counter[14], reset_counter[13], reset_counter[12], reset_counter[11], reset_counter[10], reset_counter[9], reset_counter[8], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[15]                                                                                                ; reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                                                                                            ;
;  B  ; LC18       ;                                                                                                                                                                                                                                                                                                                                                                                                                                        ; BUSRQn                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  B  ; LC20       ; clk, RESETn_SW, reset_counter[21], reset_counter[20], reset_counter[19], reset_counter[18], reset_counter[17], reset_counter[16], reset_counter[14], reset_counter[15], reset_counter[12], reset_counter[13], reset_counter[10], reset_counter[11], reset_counter[8], reset_counter[9], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1] ; reset_counter[0], reset_counter[1], reset_counter[2], reset_counter[3], reset_counter[4], reset_counter[5], reset_counter[6], reset_counter[7], reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21], RESETn ;
;  B  ; LC19       ; r_wait                                                                                                                                                                                                                                                                                                                                                                                                                                 ; WAITn                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC25       ; clk, RESETn_SW, reset_counter[21], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[8]                                                                                                                                                                                                                                    ; reset_counter[8], reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                         ;
;  B  ; LC32       ; clk, RESETn_SW, reset_counter[21], reset_counter[8], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[9]                                                                                                                                                                                                                  ; reset_counter[9], reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                           ;
;  B  ; LC30       ; clk, RESETn_SW, reset_counter[21], reset_counter[9], reset_counter[8], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[10]                                                                                                                                                                                               ; reset_counter[10], reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                             ;
;  B  ; LC17       ; clk, RESETn_SW, reset_counter[21], reset_counter[10], reset_counter[9], reset_counter[8], reset_counter[6], reset_counter[7], reset_counter[4], reset_counter[5], reset_counter[2], reset_counter[3], reset_counter[0], reset_counter[1], reset_counter[11]                                                                                                                                                                            ; reset_counter[11], reset_counter[12], reset_counter[13], reset_counter[14], reset_counter[15], reset_counter[16], reset_counter[17], reset_counter[18], reset_counter[19], reset_counter[20], reset_counter[21]                                                                                                                                                                                                                ;
;  C  ; LC44       ; A[13], A[14], A[15], MREQn, RFSH                                                                                                                                                                                                                                                                                                                                                                                                       ; RAM_CSn                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  C  ; LC43       ; A[15], MREQn, RFSH, A[13], A[14]                                                                                                                                                                                                                                                                                                                                                                                                       ; ROM_ENABLEn                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  C  ; LC45       ; WRn, A[6], A[5], A[7], IORQn                                                                                                                                                                                                                                                                                                                                                                                                           ; SND_ENABLEn                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  C  ; LC37       ; WRn, A[6], A[5], A[7], IORQn                                                                                                                                                                                                                                                                                                                                                                                                           ; D[7], D[0]~57                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  C  ; LC35       ; C2_0, WRn, A[6], A[5], A[7], IORQn, A[1], C1_0                                                                                                                                                                                                                                                                                                                                                                                         ; D[0]                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC39       ; C2_5, WRn, A[6], A[5], A[7], IORQn, A[1], C1_5                                                                                                                                                                                                                                                                                                                                                                                         ; D[6]                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC42       ; C2_2, WRn, A[6], A[5], A[7], IORQn, A[1], C1_2                                                                                                                                                                                                                                                                                                                                                                                         ; D[3]                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC40       ; C2_6, WRn, A[6], A[5], A[7], IORQn, A[1], C1_6                                                                                                                                                                                                                                                                                                                                                                                         ; D[5]                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC47       ;                                                                                                                                                                                                                                                                                                                                                                                                                                        ; TX                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;  C  ; LC41       ;                                                                                                                                                                                                                                                                                                                                                                                                                                        ; D[4]                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC38       ; C2_1, WRn, A[6], A[5], A[7], IORQn, A[1], C1_1                                                                                                                                                                                                                                                                                                                                                                                         ; D[2]                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC36       ; C2_3, WRn, A[6], A[5], A[7], IORQn, A[1], C1_3                                                                                                                                                                                                                                                                                                                                                                                         ; D[1]                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  D  ; LC51       ; A[15], MREQn, RFSH, A[13], A[14]                                                                                                                                                                                                                                                                                                                                                                                                       ; CS_h8000n                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC49       ; A[13], A[14], A[15], MREQn, RFSH                                                                                                                                                                                                                                                                                                                                                                                                       ; CS_hC000n                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC50       ; A[14], A[13], A[15], MREQn, RFSH                                                                                                                                                                                                                                                                                                                                                                                                       ; CS_hA000n                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC52       ; A[14], A[13], A[15], MREQn, RFSH                                                                                                                                                                                                                                                                                                                                                                                                       ; CS_hE000n                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC54       ; WRn, A[6], A[5], A[7], IORQn                                                                                                                                                                                                                                                                                                                                                                                                           ; CSWn                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  D  ; LC53       ; WRn, A[6], A[5], A[7], IORQn                                                                                                                                                                                                                                                                                                                                                                                                           ; CSRn                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  D  ; LC63       ; r_ctrl_fire~7                                                                                                                                                                                                                                                                                                                                                                                                                          ; C2_7                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  D  ; LC60       ; r_ctrl_arm~7                                                                                                                                                                                                                                                                                                                                                                                                                           ; C2_4                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EPM7064SLC84-10 for design "portable_coleco"
Warning (163076): Macrocell buffer inserted after node "D[0]~31"
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 448 megabytes
    Info: Processing ended: Thu Jan  4 17:48:01 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


