<!--
::METADATA::
type: module-index
topic_id: 02-01-introduccion-vhdl
file_id: 02-01-introduccion-vhdl-intro
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 1
tags: [vhdl, introduccion, hdl]
search_keywords: "vhdl, introduccion, hdl, fpga, dise√±o"
-->

> üè† **Navegaci√≥n:** [‚Üê √çndice del M√≥dulo](../00-Index.md) | [üìë Wiki](../../WIKI_INDEX.md) | [üìö Glosario](../../glossary.md)

# Introducci√≥n a VHDL

## Descripci√≥n

Introducir el lenguaje VHDL, su historia y el flujo de dise√±o digital.

## Objetivos de Aprendizaje

- Conocer historia de VHDL
- Entender flujo de dise√±o
- Configurar herramientas

## Contenido

- [Teor√≠a](./theory/)
- [M√©todos](./methods/)
- [Problemas](./problems/)
- [Soluciones](./solutions/)
- [Aplicaciones](./applications/)

## Prerrequisitos

- [01-07-memorias](../../01-Diseno-Digital/01-07-memorias/)

## Recursos Relacionados

- [Glosario](../../GLOSSARY/README.md)
- [Volver al m√≥dulo](../)
- [√çndice principal](../../README.md)

## Tiempo Estimado

1-3 horas de estudio.

## Nivel de Dificultad

B√°sico (1/3)
