<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë©‚Äçüé§ ü§õüèæ üöä Benutzerdefinierte Bl√∂cke in Chips (Silicon IP): So funktioniert es üë®üèæ‚Äç‚úàÔ∏è üõå ü•ß</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="In jedem Artikel √ºber Habr√©, der sich auf die eine oder andere Weise mit inl√§ndischen Mikroprozessoren befasst, wird die Frage der lizenzierten IP-Bl√∂...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Benutzerdefinierte Bl√∂cke in Chips (Silicon IP): So funktioniert es</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/414215/"> In jedem Artikel √ºber Habr√©, der sich auf die eine oder andere Weise mit inl√§ndischen Mikroprozessoren befasst, wird die Frage der lizenzierten IP-Bl√∂cke und wie stark ihre Anwesenheit und Abwesenheit den Wert, die H√§uslichkeit oder die Sicherheit der Entwicklung verringert, angesprochen.  Gleichzeitig verstehen viele Kommentatoren das Diskussionsthema nicht sehr gut. Versuchen wir also, genau herauszufinden, wie die Lizenzierung in der mikroelektronischen Industrie funktioniert, was gute und schlechte lizenzierte Bl√∂cke sind und wie die Entwicklung einer Mikroschaltung abl√§uft, wenn die meisten Bl√∂cke darin gekauft werden. <br><br><img src="https://habrastorage.org/webt/ks/c0/6j/ksc06j-tt4iqmmix_e1u9zlrdgi.jpeg"><br><a name="habracut"></a><br>  Jede moderne Mikroschaltung wurde vor einiger Zeit stolz als ‚ÄûSystem auf einem Chip‚Äú bezeichnet: Selbst dreibeinige Linearregler und Spannungsquellen haben eine digitale Einstellung, die dem Benutzer verborgen bleibt. Was k√∂nnen wir √ºber Mikroprozessoren und Mikrocontroller sagen, die Dutzende verschiedener Bl√∂cke enthalten, deren Entwicklung Davon sind spezielle F√§higkeiten und umfangreiche Erfahrung erforderlich, um Fallstricke zu umgehen, √ºber die nicht in B√ºchern und Artikeln geschrieben wird.  Dar√ºber hinaus verf√ºgt jedes Projekt in der Regel √ºber eine eigene Killer-Funktion, aufgrund derer Entwickler einen Vorteil gegen√ºber Wettbewerbern erwarten. Diese Killer-Funktion sollte so gut wie m√∂glich ausgef√ºhrt werden, und alle anderen Bl√∂cke sollten einfach nicht schlechter sein als andere. <br><br>  Achtung, die Frage ist: Ist es notwendig, ein teures Entwicklungsteam zu unterhalten, das alle notwendigen Bl√∂cke unabh√§ngig voneinander selbst herstellen kann? <br><br>  Eine noch interessantere Frage: Wenn Sie selbst ein Mikroprozessor-Befehlssystem entwickelt haben, m√ºssen Sie ein Programmiererteam enthalten, <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">das einen Compiler daf√ºr schreibt</a> , neue Kernel g√§ngiger Betriebssysteme portiert, viele andere harte Arbeiten ausf√ºhrt und Ihre Kreation h√∂chstwahrscheinlich nicht auf eines setzt Niveau mit popul√§ren Architekturen, auf denen viel mehr Menschen arbeiten? <br>  Und vor allem: Werden positive Antworten auf die beiden vorherigen Fragen Ihrem Produkt Wettbewerbsvorteile verschaffen? <br><br>  <i><b>Lyrischer Exkurs</b></i> <br>  Am 5. Juni ging Morris Chang in den Ruhestand, ein Mann, von dem Sie noch nie geh√∂rt hatten, ohne den es jedoch keine moderne Elektronik geben w√ºrde.  Morris Chang wurde in China geboren, auf dem H√∂hepunkt des B√ºrgerkriegs, den er in die USA verlie√ü, absolvierte das MIT und arbeitete dann viele Jahre bei Texas Instruments und General Instruments.  In jenen Jahren war ein wesentlicher Bestandteil eines jeden mikroelektronischen Unternehmens seine eigene Produktion, deren Ausr√ºstung mehrere Gr√∂√üenordnungen billiger war als jetzt, aber dennoch sehr teuer.  So schrieb Chang selbst dar√ºber: <br><blockquote>  Als ich bei TI und General Instrument war, sah ich viele IC-Designer, die gehen und ihr eigenes Unternehmen gr√ºnden wollten, aber das einzige oder gr√∂√üte, was sie davon abhielt, diese Unternehmen zu verlassen, war, dass sie nicht genug Geld sammeln konnten eine eigene Firma zu gr√ºnden.  Denn zu dieser Zeit glaubte man, dass jedes Unternehmen eine Herstellung brauchte, eine Waferherstellung und das war der kapitalintensivste Teil eines Halbleiterunternehmens, eines IC-Unternehmens.  Und ich sah all die Leute, die gehen wollten, aber durch die mangelnde F√§higkeit, viel Geld f√ºr den Bau einer Waffelfabrik zu sammeln, gestoppt wurden. </blockquote>  1985 wollte Morris Chang in den Ruhestand gehen, nahm jedoch das Angebot der taiwanesischen Regierung an, am Industrial Technology Research Institute zu arbeiten, einem Forschungsinstitut, das dazu beitragen sollte, eine industrielle Revolution in Taiwan herbeizuf√ºhren und die L√ºcke zwischen der entwickelten Wirtschaft und den Industriel√§ndern zu schlie√üen.  Parallel zu seiner Arbeit bei ITRI gr√ºndete Chang 1987 TSMC, ein Unternehmen, das sich zum weltweit gr√∂√üten Hersteller von integrierten Schaltkreisen entwickelte.  Das Gesch√§ftsmodell von TSMC basierte urspr√ºnglich auf der Tatsache, dass das Unternehmen nichts entwickelt, sondern nur die Entwicklungen anderer Menschen produziert. Dies war einer der ersten Schritte zur Schaffung eines modernen √ñkosystems f√ºr die Entwicklung und Produktion von Mikroschaltungen, das als Fabless-Modell bekannt ist. <br>  <i><b>Das Ende des lyrischen Exkurses</b></i> <br><br><h4>  Was ist Fabless? </h4><br>  Fabless ist ein Modell f√ºr die Entwicklung und Produktion von Mikroschaltungen, bei denen das Entwicklerunternehmen keine eigene Produktion hat und die Dienste einer Drittfabrik nutzt, die auch mit anderen Entwicklern zusammenarbeitet (und manchmal √ºber eigene Produkte verf√ºgt). <br><br>  Das Vorhandensein von Fabriken von Drittanbietern kann die Schwelle f√ºr den Eintritt in den Mikroelektronikmarkt (von der Morris Chang einmal getr√§umt hatte) von Hunderten auf Millionen Dollar drastisch senken, da keine Produktionsanlagen gekauft und gewartet werden m√ºssen.  Sie k√∂nnen diesen Schwellenwert auch noch weiter senken, da sich ein Markt f√ºr Anbieter komplexer Funktionsbl√∂cke bildet (diese sind auch Silicon IP).  Wenn Sie Chips in Ihrer eigenen Fabrik produzieren, k√∂nnen Sie sich nur auf Ihre eigenen St√§rken verlassen und m√ºssen ein Team haben, das alle erforderlichen Bl√∂cke erstellen kann.  Wenn die Fabrik nicht nur von Ihnen, sondern auch von anderen Unternehmen genutzt wird, hat bereits jemand die meisten typischen Aufgaben vor Ihnen gel√∂st, und Sie k√∂nnen die Ergebnisse der Arbeit eines anderen verwenden - oder Ihre eigene L√∂sung an einen anderen weiterverkaufen, nachdem Sie zuvor den Preis und die Bedingungen so vereinbart haben niemand blieb im Verlierer.  Nat√ºrlich ist es unwahrscheinlich, dass Sie Ihr Know-how an direkte Wettbewerber verkaufen, aber es gibt viele Situationen, in denen Sie verdienen k√∂nnen, ohne in einen Interessenkonflikt verwickelt zu werden.  Aus der M√∂glichkeit und dem Wunsch heraus, die Ergebnisse der L√∂sung typischer Probleme wiederzuverwenden, entstand der IP-Block-Markt, dessen Gr√∂√üe ab 2017 fast vier Milliarden Dollar betrug und weiterhin schnell w√§chst. <br><br><h4>  Wie ist es rentabel? </h4><br>  <b>K√§ufer IP</b> - vor allem sparen.  Nach verschiedenen Sch√§tzungen ist der Kauf von IP-Bl√∂cken in der Regel zwei- bis f√ºnfmal billiger als die Selbstentwicklung.  Dar√ºber hinaus k√∂nnen Sie durch den Kauf in der Regel die Entwicklungszeit erheblich verk√ºrzen, da Sie keine eigenst√§ndigen Testchips erstellen und Fehler beheben m√ºssen. <br><br>  <b>F√ºr den IP-Entwickler</b> - die M√∂glichkeit, ein funktionierendes Gesch√§ft auf einer Nischenl√∂sung aufzubauen und die Gesch√§ftskosten erheblich zu senken.  Ein wesentlicher Teil der Kosten f√ºr die Mikroschaltung sind die Kosten f√ºr Marketing, Verpackung, Test, technischen Support, Anwendungssoftware und schlie√ülich Fotovorlagen f√ºr die Massenproduktion usw.  usw.  Wenn Sie keine fertigen Produkte herstellen, sondern nur Bl√∂cke verkaufen, haben Sie nicht alle diese Kosten. <br><br>  <b>Fabrik</b> - eine Gelegenheit, mehr Kunden anzulocken.  Gro√üe Fabriken bem√ºhen sich, ein √ñkosystem von IP-Block-Lieferanten um sie herum zu schaffen, da ihre Verwendung das Design erheblich beschleunigen und, was ebenso wichtig ist, so weit wie m√∂glich automatisieren kann.  Ein reichhaltiges Portfolio an vorgefertigten Komponenten ist eine gro√üe Hilfe bei der Gestaltung des Endprodukts, da Sie nur Ihr eigenes Know-how selbst einsetzen und keine wertvollen Ressourcen f√ºr die Entwicklung von allem im Allgemeinen ausgeben k√∂nnen - insbesondere in einer Situation, in der bereits eine von Menschen entwickelte vorgefertigte L√∂sung vorhanden ist Wer hat in seine Entwicklung deutlich mehr Zeit und Erfahrung investiert, als Sie sich leisten k√∂nnen.  Dementsprechend kann eine gro√üe Auswahl an vorgefertigten IPs ein schwerwiegender Faktor bei der Auswahl einer bestimmten Fabrik f√ºr die Produktion Ihres Projekts sein. <br><br><h4>  Wie funktioniert es </h4><br>  Betrachten wir die Lizenzierung von Kernen am Beispiel eines kugelf√∂rmigen benutzerdefinierten Systems auf einem Chip.  Das System enth√§lt einen Prozessorkern, Busse zum Kombinieren von Kern und Peripherieger√§ten, eine bestimmte Menge an Cache-Speicher, Schnittstellen f√ºr die Kommunikation mit der Au√üenwelt (z. B. CAN und I2C), PLL, DAC und ADC.  Nehmen wir f√ºr die Reinheit des Experiments an, dass alles ohne unabh√§ngige Entwicklung √ºberhaupt gekauft wird.  "Dumme Annahme", sagen Sie, und Sie werden nicht ganz richtig sein.  In der Realit√§t sind solche Situationen nat√ºrlich √§u√üerst selten, aber es ist durchaus m√∂glich, sich vorzustellen, dass das Killer-Merkmal des Produkts kein Block an sich ist, sondern eine bestimmte Kombination vorhandener Bl√∂cke.  Sie sind beispielsweise der erste K√§ufer eines Blocks (daher haben Wettbewerber ihn noch nicht) oder Sie haben einen vorhandenen Block zur Verwendung in einem f√ºr ihn untypischen Segment entwickelt (daher haben Wettbewerber in diesem Segment nichts √Ñhnliches). <br><br><h4>  Beginnen wir also mit ... </h4><br>  ... nein, nicht vom Prozessorkern, sondern von der analogen Bindung.  Nehmen Sie zum Beispiel den Analog-Digital-Wandler (ADC) - eine typische Einheit der meisten Mikrocontroller und aller anderen Systeme, die Daten von au√üerhalb verarbeiten. <br><br>  Der ADC ist ein analoger Block, was bedeutet, dass seine Parameter nicht nur stark von seiner Schaltung abh√§ngen, sondern auch davon, wie genau diese Schaltung auf einem Chip implementiert ist.  Wenn wir die fertige Datei mit der Topologie aus einem technischen Prozess nehmen und in einer anderen Fabrik mit denselben Konstruktionsstandards produzieren, k√∂nnen wir v√∂llig andere Parameter erhalten (ganz zu schweigen von der √úbertragung auf andere Konstruktionsstandards).  Die seit der Mitte des Jahrhunderts bekannte Kultur der ‚ÄûZweitlieferanten‚Äú existiert jedoch immer noch.  Beispielsweise bietet die Towerjazz-Fabrik Kopien einiger TSMC-Herstellungsprozesse an. <br><br>  Der ADC ist ein hervorragendes Beispiel f√ºr einen Hard IP-Block, der an einen bestimmten Prozess gebunden ist.  Um ein solches Ger√§t zu kaufen, m√ºssen Sie genau wissen, auf welcher Technologie Ihr Endprodukt hergestellt wird. Wie oben erw√§hnt, kann die Verf√ºgbarkeit des erforderlichen Hard IP einen ernsthaften Wettbewerbsvorteil f√ºr das Werk darstellen. <br><br>  Wie wird Hard IP geliefert?  Dies ist eine interessante Frage, und um sie zu beantworten, muss diskutiert werden, in welcher Form ein solcher Block entwickelt wird.  Bei den meisten analogen Bl√∂cken erfolgt die Entwicklung der Schaltung auf der Ebene einzelner Transistoren, dh die Ausgangsdateien sind die elektrische Schaltungsdatei und die Datei mit der Topologie.  Dar√ºber hinaus k√∂nnen die Merkmale sowohl des Schemas als auch der Topologie einen ernsthaften kommerziellen Wert haben, den ich nat√ºrlich nicht der Seite geben m√∂chte.  Und damit der Client das Schema nicht nach Topologie zur√ºckentwickeln kann, wird die Topologie normalerweise auch nicht √ºbertragen. Daher sehen die gelieferten Dateien im Normalfall folgenderma√üen aus: <br><br><ol><li>  Anstelle eines Stromkreises erh√§lt der Client ein Verhaltensmodell auf hoher Ebene, das keine Implementierungsmerkmale offenbart.  Ein solches Modell kann in Verilog-A geschrieben werden.  Eine Alternative besteht darin, dass einige CAD-Systeme (z. B. Cadence Virtuoso) die Verschl√ºsselung elektrischer Schaltkreise unterst√ºtzen. Das hei√üt, der Client kann Ihren Schaltkreis (oder die Verilog-A-Datei) verwenden, den Inhalt jedoch nicht √∂ffnen und anzeigen. </li><li>  Dimensionslayout der Topologie mit markierten externen Schlussfolgerungen und einer Beschreibung, wie viele Metallisierungsstufen ein Block einnimmt. </li><li>  Testumgebung zur √úberpr√ºfung der Hauptparameter. </li><li>  Dokumentation </li></ol><br>  In diesem Fall ist nat√ºrlich die Teilnahme eines Dritten erforderlich, auf den Sie die Topologie ohne Angst vor Wettbewerb und Reverse Engineering √ºbertragen k√∂nnen.  Diese dritte Partei ist die Fabrik, und ihre Vermittlerrolle zwischen Kunden und Auftragnehmern ist ein wichtiger Bestandteil des √ñkosystems f√ºr die Entwicklung von Fabless-Chips.  Die Fabrik sollte nat√ºrlich einen kristallklaren Ruf haben (hier geht es um Lesezeichen) und im Idealfall sollte sie selbst nichts √Ñhnliches produzieren, da die Arbeit in einer Fabrik eines konkurrierenden Unternehmens auf jeden Fall ein zweifelhaftes Vergn√ºgen ist.  Samsung ist es gelungen, Prozessoren gleichzeitig f√ºr sich und Apple zu produzieren, aber andere gro√üe Fabriken konzentrieren sich normalerweise entweder auf ihre eigene Produktion (wie Intel) oder geben die Selbstentwicklung (wie TSMC) vollst√§ndig auf.  Der Wunsch, diesen Interessenkonflikt loszuwerden, war √ºbrigens einer der Treiber f√ºr die Zuweisung von Globalfoundries (dem zweitgr√∂√üten Player auf dem Fabrikmarkt) von AMD. <br><br>  <b>Lyrischer Exkurs</b> <br>  √úbrigens gibt es in Russland keine reinen Fabriken in Russland.  Dar√ºber hinaus hat f√ºr absolut alle Marktteilnehmer die Herstellung eigener Produkte Priorit√§t, und alle vollst√§ndig inl√§ndischen Chips, die von Fabless-Entwicklern hergestellt werden, werden in den Einrichtungen ihrer potenziellen Wettbewerber hergestellt - oder in reinen Fabriken im Ausland. <br>  <b>Das Ende des lyrischen Exkurses</b> <br><br>  Dar√ºber hinaus gibt es ein weiteres wichtiges Detail der Lieferanten-Fabrik-Interaktion: Die Fabrik gibt Ihren IP-Block in ihre eigene Datenbank ein und √ºberpr√ºft alle eingehenden Projekte auf das Vorhandensein Ihrer Topologie (die jemand von Ihnen sowie illegal erhalten k√∂nnte) Fragen Sie bei Ihnen nach, ob die Person, die die Produktion anfordert, eine Lizenz besitzt (da viele billige Lizenzen die Verwendung des Ger√§ts in nur einem Projekt implizieren).  Das Vorhandensein einer √úberpr√ºfung durch die Fabrik erm√∂glicht es dem Hard IP-Entwickler, eine geeignete Lizenzierungsoption zu w√§hlen - abh√§ngig von der Anzahl der Projekte, der Anzahl der verkauften Chips, dem Zeitpunkt des Starts der Chips in die Produktion usw.  usw.  Aber mehr √ºber die Arten von Lizenzen im n√§chsten Teil. <br><br>  Wie bei Hard IP in einem typischen System auf einem Chip ben√∂tigen Sie ADCs, PLL und physische Schichten von E / A-Schnittstellen. <br><br><img src="https://habrastorage.org/webt/qe/a_/ox/qea_oxqcji_ybggi6pdf1yqxvq4.jpeg"><br><br>  CAD-Fenster Cadence Virtuoso Layout Suite mit der Topologie des analogen Hard IP-Blocks (dies ist PLL, wenn jemand interessiert ist).  Die Grenzen zwischen den einzelnen Untereinheiten (die normalerweise von verschiedenen Personen hergestellt werden) und beispielsweise einem f√ºr integrierte Schaltkreise sehr seltenen Element - dem Induktor in der unteren rechten Ecke - sind deutlich sichtbar.  Und oben links befindet sich ein digitaler Block (wahrscheinlich Steuerung) und seine Multi-Bit-Schnittstelle zum Rest. <br><br><img src="https://habrastorage.org/webt/vg/dz/8k/vgdz8kjzbnnpp0czdlyzv2i6l2g.jpeg"><br><br>  Es ist das gleiche, aber bereits in Form eines fertigen Chips (zum Beispiel zum Testen).  E / A-Pads und die Ringe, die sie von den L√§ndern und Vorr√§ten verbinden, sind deutlich sichtbar. <br><br>  Der Begriff "Hard IP" wird auch in Bezug auf IP-Bl√∂cke f√ºr FPGAs verwendet.  In diesem Fall versteht es sich, dass der Blockcode f√ºr die Verwendung in einem bestimmten FPGA-Modell optimiert und f√ºr die Platzierung in diesem synthetisiert wurde. <br><br><h4>  Soft ip </h4><br>  Der n√§chste Block, den wir betrachten werden, ist der Prozessorkern.  Tats√§chlich kann fast jede digitale Schaltung an ihrer Stelle sein, beispielsweise eine Signalcodiereinheit mit einem Reed-Solomon-Code, aber Prozessorkerne sind am weitesten verbreitet und machen gut die H√§lfte des gesamten Marktes aus (auch aufgrund der Komplexit√§t und der hohen Kosten). <br><br>  Der Hauptunterschied zwischen der Entwicklung digitaler und der Entwicklung analoger Schaltungen besteht darin, dass digitale Schaltungen normalerweise in speziellen Hochsprachen geschrieben werden - Verilog oder VHDL. Anschlie√üend synthetisiert ein spezielles CAD-System die elektrische Schaltung und Topologie aus diesem Code.  Bis zum Zeitpunkt der Synthese ist der Code also nicht an eine bestimmte Technologie gebunden, und derselbe Block kann in verschiedenen Fabriken (oder in das FPGA eingen√§ht) oder in verschiedenen Versionen derselben Technologie (z. B. optimiert f√ºr hohe Geschwindigkeit oder geringen Stromverbrauch) hergestellt werden. .  Dies wird in der Tat von Entwicklungsunternehmen wie beispielsweise ARM verwendet.  Solche digitalen Bl√∂cke, die nicht an eine bestimmte Technologie gebunden sind, werden als Soft IP bezeichnet. <br><br>  Hier ist das Schema eines Addiererbits: <br><br><img src="https://habrastorage.org/webt/jh/yx/pe/jhyxpezsbwwtdz1znggbmk0ju6i.gif" alt="Bild"><br><br>  Und so sieht ein 8-Bit-Addierer in einem Chip-Design tats√§chlich aus: <br><blockquote><code>module adder(<br>
 input wire [7:0]a,<br>
 input wire [7:0]b,<br>
 output wire [7:0]out,<br>
 output wire carry<br>
);<br>
assign {carry, out} = a + b;<br>
endmodule</code></blockquote>  ,      ,   ,    .     ,   IP-       .<br>
<br>
   Soft IP?    :<br>
<blockquote> ‚Ä¢ Clean, readable, synthesizable Verilog HDL, VHDL<br>
‚Ä¢ Cadence Encounter RTL Compiler synthesis scripts<br>
‚Ä¢ Documentation ‚Äì integration and user guide, release notes <br>
‚Ä¢ Sample verification testbench</blockquote><blockquote>Encrypted source along with a complete certification data package (CDP) including all artifacts required for chip-level compliance.</blockquote><br>
                ,   ‚Äî    ,             (    IP    ). ,       .     ,      - -,       ,     .<br>
<br>
,         LEON3:<br>
<br>
<ol>
<li> , Cobham Gaisler,    LEON3    GPL</li>
<li>    LEON3FT (      ): <i>The LEON3FT core is distributed together with a special FT version of the GRLIP IP library, distributed as encrypted RTL.</i></li>
<li>    (     )     , LEON2FT,   .</li>
</ol><br>
     , ,  Verilog-,           .   Verilog-         ,    ,       ,      ,            .        digital watermarks,        ,      IP. <br>
 <br>
  ,  ‚ÄúClean, readable, synthesizable‚Äù     ,   ,       IP    . ,  , ,                 (  ,   hardware trojans)    ,     ,  ,  .<br>
<br>
, :  soft IP     ,     ,     ?    ,            Soft IP,     ,    ..  .‚Ä¶   :<br>
<br>
ARM,       ,     ,     ,      ,     (       ),           IP  ,       -  ,     ,     .            .           (,    ,        ,        ).           Apple    Imagination Technology   in-house      ,  Apple     ,        Imagination (           ).<br>
<br>
 ,      ‚Äî          (    IP      )     (    ).<br>
<br>
   soft IP  FPGA,     ,         . ,     Xilinx       IP,       (     )    ,      ,         (       ,      ).<br>
<br>
<b>       </b><br>
     ,    ,    .<br>
<br>
   ‚Äî   IP-     .       ,    -,     .   ,    IP,   ,     IP  ,    ,    IP        (     ,     );    ,             -    .<br>
<br>
     ‚Äî        .        ,    (      IP).<br>
<br>
  ‚Äî          .     ,      ,        ,       .        ‚Äî       . ,     ,       .<br>
<br>
   ‚Äî    ,     ,        (,   ARM Cortex).              ‚Äî  ,       .<br>
<br>
   ‚Äî  .   (, ,   )   ,         ‚Äî       (  ,      ,     ).   ?       ,     ( -    , ,    )    .   , ,      ,    ,   ,      ‚Äî  . <br>
<br>
         ?      :            ,     ,       ,    .      ,  Apple,    ARM  - ,       ,     (,  ARM     ) ‚Äî   .<br>
<br>
             :  ,     ,       ,   ,             ,       ,       (       ‚Äî  ).   ,                 ,     .    , ,   Apple,      ,       , !        ARM,    ,  Apple                . ,       ARM   .   , ,     Apple ‚Äî        PowerPC,    ,  PowerPC    x86, Apple        Intel.<br>
<b>  </b><br>
<br>
  Soft IP    ,      - ,    IP      .    : <br>
<br>
<ol>
<li>  ,      ‚Äú  ‚Äî  ‚Äù,    .</li>
<li> -   IP     (     ),      IP,   IP   (  IP hardening)   .   ? ,               ,  ,             .</li>
</ol><br>
  soft IP         ( ),       ,  ,    ..  .. <br>
<br>
<h4>Configurable IP</h4><br>
   IP,   hard  soft ‚Äî   ,      .          -    ,   -     .     ?   ,    IP-?   ? <br>
<br>
   (  ,     FPGA)      ,       ,  ,      .    ,        ,  IP-   Hard IP,       Soft IP ( , ).<br>
<br>
<img src="https://habrastorage.org/webt/xn/ec/ut/xnecutis-g3a5m7vcbj-o-pa5py.png"><br>
<br>
  ‚Äî       -.<br>
<br>
<h4>Foundation IP</h4><br>
  ¬´-hard¬ª  IP- ‚Äî  foundation IP,       .     ‚Äî    ,         .        ,        ,      ,    , ,   . , ,    (    )   ,     (,      )        .   ¬´generic¬ª     ,        ,   , , ,    .<br>
<br>
     Foundation IP    -,     , ,     .<br>
<br>
<img src="https://habrastorage.org/webt/vh/ye/tf/vhyetfvooy5l1sczsjk5la-loti.png"><br>
<br>
 BarsMonster     .<br>
<br>
<h4>Verification IP</h4><br>
,   ,    ‚Äî ,              .  , ,   ,   . ,              ,       .   ,     -      .       ‚Äú‚Äù.     .<br>
<br>
         ,          ‚Äî Verification IP.   ‚Äî   ,     ,      (      ).      Synopsys      ,    ,    Synopsys ‚Äî  IP-.      IP Design&amp;Reuse   Synopsys 828 Silicon IP (   ARC ‚Äî     ARM)  116 Verification IP    .<br>
<br>
       verification IP   CAN,     ( APB  AHB     ARM)  -   .        ,  ,      ,         .<br>
<br>
<h4>  ?</h4><br>
     ,   , ,   ,       ?   .<br>
<br>
   :<br>
<br>
<ul>
<li>   ,    (   verification IP     ).</li>
<li> ‚Äî        .</li>
<li>      (    ,   ).</li>
<li>  Soft IP   ,   .</li>
<li>          ,      ,           .</li>
<li>    ,     ,     .</li>
<li>       ,        .</li>
<li>  ,      (  ).</li>
</ul><br>
   <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">    </a>          ,    ,    (     ).    ,       -   ,  ¬´  - BGA  400-700      ¬ª.   ,      Hard IP-  400-700 ,  , ,     4-8  (,     Soft IP).     ‚Äî       ?   ,        .         ,        ¬´-¬ª   .<br>
<br>
<img src="https://habrastorage.org/webt/au/a4/o5/aua4o54hzoijvwlq3ql7djt1tne.png"><br>
<br>
  ‚Äî    Synopsys IC Compiler           ,     .<br>
<br>
 ,     ‚Äî     ,  , , ,   ,      ,  .<br>
<br>
  ,      ,        fabless-   IP-     ,    ,           ,               .  ,    ,     ( ‚Äú‚Äù)   ,  ,   : ,   ,     ,      , ,      ,  -  . ,   ,  ‚Äî .<br>
<br>
<h4>    </h4><br>
<b> :   Open Source?</b><br>
  / Open Source     .   ,  -    (     )    ,     -  .   , ,  -  . ,   ,      .<br>
<br>
 ‚Äî <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">Opencores.org</a><br>
             ,     ‚Äî   OpenRISC,        (   FPGA),         ASIC (   Samsung).   Opencores,  ,     - ,        (    ARM),        FPGA.         FPGA Proven,     ‚Äî ASIC Proven. <br>
<br>
   ‚Äî <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">RISC-V</a>.       (   OpenPOWER  OpenSPARC)   ,  -    ,  ,                    (        ).<br>
RISC-V ‚Äî    ,  MIPS,  , ,   ,           (     ,    MIPS). RISC-V Foundation   Google, Samsung, NXP, NVIDIA     .   ,    ,       , ,  OpenPOWER,    ,     ,    ARM      ,  ARM,  ,     ,    (   Intel).         - .     RISC-V    (<a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="> </a>   RISC-V),     - ,             .  , , <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">   RISC-V</a> ‚Äî     Falcon    NVIDIA.<br>
<br>
<b> :  ?</b><br>
   OpenCores,  IP- (   )     .   : <br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">TSMC IP Alliance</a></b><br>
 ,          IP   .<br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">Design&amp;Reuse</a></b><br>
 ,     IP-,      (      ). <br>
<br>
<b><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">ChipEstimate </a></b><br>
   ,  D&amp;R,           .<br>
<br>
<b>  ‚Äî    ?</b><br>
 ,  ,        ,  -   .<br>
<br>
      ‚Äî ‚Äú‚Äù (), ‚Äú‚Äù ( ), ‚Äú‚Äù  ‚Äú‚Äù (211), ‚ÄúNeuromatrix‚Äù ( ‚Äú‚Äù),     RISC-V (Syntacore),   ARM, MIPS, SPARC, MCS96, MCS51, C166, AVR, MSP430.<br>
<br>
   ,          <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">‚Äú ‚Äù</a> ( ):<br>
<blockquote>         IP-:<br>
 :        ARM Cortex-M4F,  ARM Cortex-M0,  ARM946E-S c     AMBA,      ARM VFP9-S,  SPARC v.8 c     AMBA.  8-    RISC   .<br>
<br>
IP-      (PLL)  TSMC, KeyASIC  AnalogBits,     Sidense  Memory,     -  (eFuse)  TSMC, IP-       ,  ROM  RAM   ..</blockquote>‚Äú ‚Äù   ,   IP-          - (-,           IP-).<br>
<br>
     IP?        IP- ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">‚Äú ‚Äù</a>,  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow"> ‚Äú‚Äù</a>,  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" rel="nofollow">211</a>),       .    Design&amp;Reuse  ChipEstimate     ‚Äú ‚Äù (   )   NTLab.  ,   .</div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de414215/">https://habr.com/ru/post/de414215/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de414203/index.html">Betrug oder nicht Betrug? Wir √ºberpr√ºfen ICO mit f√ºnf Methoden</a></li>
<li><a href="../de414207/index.html">Das Problem des Innovators oder warum Sie sich an die Erfahrungen anderer wenden m√ºssen</a></li>
<li><a href="../de414209/index.html">IGNG - Inkrementeller neuronaler Gas-Inkremental-Algorithmus</a></li>
<li><a href="../de414211/index.html">Entwicklung eines TELNET-Servers auf Basis von W5500 und ATMEGA8</a></li>
<li><a href="../de414213/index.html">Eins zwei drei! Chatbot von Google Sheets am Beispiel eines PvP-Spiels f√ºr Alice</a></li>
<li><a href="../de414217/index.html">Lokale Vertex-Smartphones: zuerst in der Qualit√§t, zuerst in den Chips, zuerst im Design</a></li>
<li><a href="../de414219/index.html">Die Erfahrung mit der Nutzung von Solarenergie in der Region Moskau: f√ºr, gegen und wer sie braucht</a></li>
<li><a href="../de414221/index.html">Analysieren und Arbeiten mit Codable in Swift 4</a></li>
<li><a href="../de414223/index.html">C #: Abw√§rtskompatibilit√§t und √úberlastung</a></li>
<li><a href="../de414225/index.html">Erstellen eines eigenen Netzwerks von hausgemachten Ger√§ten basierend auf Arduino (Teil 1)</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>