<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Eduardo Antonio C&eacute;sar da Costa)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=9974823066634212" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	
		
		
		<li><a href="#OutrasInformacoesRelevantes">Outras informações relevantes</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	
		
		
		<li><a href="#FormacaoComplementar">Formação complementar</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#MembroComiteAssessoramento">Membro de comitê de assessoramento</a></li>
		
	
		
		
		<li><a href="#RevisorPeriodico">Revisor de periódico</a></li>
		
	
		
		
		<li><a href="#RevisorProjetoFomento">Revisor de projeto de fomento</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	
		
		
		<a id="ancora-menu-projetos" href="#ProjetosPesquisa" class="acessibilidade separador"><span></span>Projetos</a>
		
	<script type='text/javascript'>menu.iniciar("projetos");</script>
		
		
		<div id="menu-projetos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ProjetosPesquisa">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetosDesenvolvimento">Projetos de desenvolvimento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("potencialInovacao");</script>
		
		
		<a id="ancora-menu-potencialInovacao" href="#PotencialInovacao" class="acessibilidade separador"><span></span>Inovação</a>
		
	
		
		
		<div id="menu-potencialInovacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#PatentePI">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorRegistradoPI">Programa de computador registrado</a></li>
		
	
		
		
		<li><a href="#CultivarProtegidaPI">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistradaPI">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrialRegistradoPI">Desenho industrial registrado</a></li>
		
	
		
		
		<li><a href="#MarcaRegistradaPI">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegradoRegistradaPI">Topografia de circuito integrado registrada</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorSemRegistroPI">Programa de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosPI">Produtos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicasPI">Processos ou técnicas</a></li>
		
	
		
		
		<li><a href="#ProjetosPesquisaPI">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetoDesenvolvimentoTecnologicoPI">Projeto de desenvolvimento tecnológico</a></li>
		
	
		
		
		<li><a href="#ProjetoExtensaoPI">Projeto de extensão</a></li>
		
	
		
		
		<li><a href="#OutrosProjetosPI">Outros projetos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("educacaoPopularizacaoCTA");</script>
		
		
		<a id="ancora-menu-educacaoPopularizacaoCTA" href="#EducacaoPopularizacaoCTA" class="acessibilidade separador"><span></span>Educação e Popularização de C & T</a>
		
	
		
		
		<div id="menu-educacaoPopularizacaoCTA" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ArtigosEPCTA">Artigos</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulosEPCTA">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisEPCTA">Textos em jornais de notícias/revistas</a></li>
		
	
		
		
		<li><a href="#ApresentacoesTrabalhoEPCTA">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorEPCTA">Programa de computador sem registro de patente</a></li>
		
	
		
		
		<li><a href="#CursosCurtaEPCTA">Cursos de curta duração ministrados</a></li>
		
	
		
		
		<li><a href="#MaterialDidaticoEPCTA">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#EntrevistasEPCTA">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorRegistradoEPCTA">Programa de Computador registrado</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventosEPCTA">Organização de eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#RedesSociaisEPCTA">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#ArtesVisuaisEPCTA">Artes Visuais</a></li>
		
	
		
		
		<li><a href="#ArtesCenicasEPCTA">Artes Cênicas</a></li>
		
	
		
		
		<li><a href="#MusicaEPCTA">Música</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventos">Organização de eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4780836T9&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4780836T9"><div class="infpessoa">
<h2 class="nome">Eduardo Antonio C&eacute;sar da Costa<br>
<br>
<span align="center" style="font-weight: bold" class="texto">Bolsista de Produtividade em Pesquisa do CNPq - N&iacute;vel 2</span>
</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/9974823066634212</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 04/09/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">possui graduação em Engenharia Elétrica pela Universidade de Pernambuco (1988), mestrado em Engenharia Elétrica pela Universidade Federal da Paraíba (1991) e doutorado em Ciências da Computação pela Universidade Federal do Rio Grande do Sul (2002). Pós-doutorado em Microeletrônica pela Universidade Federal do Rio Grande do Sul (2010). Atualmente é professor Titular I da Universidade Católica de Pelotas. Tem experiência na área de Ciência da Computação, com ênfase em Microeletrônica, atuando principalmente nos seguintes temas: operadores aritméticos de baixo consumo de potência e arquiteturas dedicadas para Processamento Digital de Sinais.<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Eduardo Antonio César da Costa</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">COSTA, E. A. C.;DA COSTA, EDUARDO A. CÉSAR;DA COSTA, EDUARDO ANTONIO CÉSAR;DA COSTA, EDUARDO ANTONIO CESAR;COSTA, EDUARDO;COSTA, EDUARDO A. C.;DA COSTA, EDUARDO ANTÔNIO CÉSAR</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Endereço Profissional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Universidade Católica de Pelotas, Escola de Engenharia e Arquitetura. <br class="clear" />Rua Félix da Cunha, 412<br class="clear" />Centro<br class="clear" />96010-000 - Pelotas, RS - Brasil<br class="clear" />Telefone: (53) 21288216<br class="clear" />Fax: (53) 32253105<br class="clear" />URL da Homepage: <a target="blank" href="http://www.ucpel.tche.br">http://www.ucpel.tche.br</a></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em Computação<span class="ajaxCAPES" data-param="&codigoCurso=42001013004P4&nivelCurso=D"></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Título: Operadores Aritméticos de Baixo Consumo para Arquiteturas de Circuitos DSP, Ano de obtenção: 2002. <br class="clear" />Orientador: Sergio Bampi. <br class="clear" />Palavras-chave: Consumo de Potência; Redução de Potência; circuitos multiplicadores; Circuitos Digitais CMOS.<br class="clear" />Grande área: Ciências Exatas e da Terra</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1988 - 1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso=M"></span>. <br class="clear" />Universidade Federal da Paraíba, UFPB, Brasil.
		
	<br class="clear" />Título: Desenvolvimento de um Registrador de Perturbações nos Sistemas Elétricos,Ano de Obtenção: 1991.<br class="clear" />Orientador: Misael Elias de Moraes.<br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: Registrador de Perturbações; Sistemas Elétricos.<br class="clear" />Grande área: Engenharias<br class="clear" />Setores de atividade: Fabricação de Equipamentos de Instrumentação Médico-Hospitalares, Instrumentos de Precisão e Ópticos, Equipamentos Para Automação Industrial, Cronômetros e Relógios; Energia. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1983 - 1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade de Pernambuco, UPE, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaPosDoutorado">
<h1>P&oacute;s-doutorado</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2018 - 2019</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pós-Doutorado. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pós-Doutorado. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	<br class="clear" />Grande área: Ciências Exatas e da Terra</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoComplementar">
<h1>Forma&ccedil;&atilde;o Complementar</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado sanduíche. <br class="clear" />Instituto de Engenharia de Sistemas e Computadores: ID em Lisboa, INESC-ID, Portugal.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: , Enquadramento Funcional: </div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Universidade Católica de Pelotas, UCPEL, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1995 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Outro, Enquadramento Funcional: Professor Titular I, Carga horária: 40</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>05/2014 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Centro Politécnico, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Mestrado em Engenharia Eletrônica e Computação.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2005 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Mestrado em Ciência da Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Projeto de Arquiteturas VLSI para Processamento de Sinais<br class="clear" />Introdução ao Projeto de Circuitos VLSI<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2/1995 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Escola de Engenharia e Arquitetura, Engenharia Elétrica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Instrumentação Industrial'>Instrumentação Industrial</a><br class="clear" /><a href='#LP_Controle Automático de Processos'>Controle Automático de Processos</a><br class="clear" /><a href='#LP_Microeletrônica'>Microeletrônica</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>02/1995 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia Elétrica/Eletrônica, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Computadores II<br class="clear" />Sistemas Digitais II<br class="clear" />Eletrônica Digital<br class="clear" />Circuitos Elétricos I e II<br class="clear" />Microeletrônica<br class="clear" />Técnicas de Pulso<br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_Instrumenta&ccedil;&atilde;o Industrial'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Instrumentação Industrial</div>
</div><a name='LP_Controle Autom&aacute;tico de Processos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Controle Automático de Processos</div>
</div><a name='LP_Microeletr&ocirc;nica'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Microeletrônica</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Estudo e implementação de operadores aritméticos de baixo consumo;
Aplicação de técnicas de redução de potência em operações MAC;
Implementação de arquiteturas dedicadas para algoritmos DSP com exploração arquitetural
Hardware dedicado para codificação de vídeo.. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosPesquisa">
<h1>Projetos de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_ReACT: Reliability and Approximate Computing Techniques for Neural Networks and Image/Video Coding'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ReACT: Reliability and Approximate Computing Techniques for Neural Networks and Image/Video Coding<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Sergio Bampi em 06/05/2019.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto propõe desenvolver técnicas aproximadas de computação e projeto para
reduzir o impacto de erros timinig devido ao aumento do atraso causado pelos efeitos
de envelhecimento dos semicondutores, aumentando a eficiência energética dos
circuitos considerando as aplicações de codificação de vídeo e redes neurais.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Integrante / Sergio Bampi - Coordenador / Leonardo Bandeira Soares - Integrante / DINIZ, CLÁUDIO MACHADO - Integrante / MATEUS GRELLERT - Integrante / JORG HENKEL - Integrante / HUSSAM AMROUCH - Integrante.<br class="clear" /></div>
</div><a name='PP_T&eacute;cnicas de Computa&ccedil;&atilde;o Aproximada para Codifica&ccedil;&atilde;o de V&iacute;deo e Processamento de Sinais e Imagens'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2018 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Técnicas de Computação Aproximada para Codificação de Vídeo e Processamento de Sinais e Imagens<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Juntamente com a crescente utilização dos vídeos digitais, também houve um aumento significativo do uso de dispositivos móveis operados por baterias, tais como palmtops, câmeras e filmadoras digitais portáteis, telefones celulares entre outros. Aplicações com vídeos digitais para estes dispositivos serão cada vez mais utilizadas. Para este tipo de aplicação, um fator de extrema importância, além de um codec eficaz, é a dissipação de potência, pois dispositivos móveis não podem apresentar aquecimento elevado em seus circuitos, para não comprometer o seu funcionamento e a sua utilização pelos usuários. Além disso, o aumento do tempo de vida útil da bateria é outro fator motivador para a redução da dissipação de potência em dispositivos móveis operados por bateria que possam utilizar vídeos digitais. Neste contexto, torna-se fundamental a implementação em hardware de blocos do padrão que corresponda às exigências de desempenho, utilização de recursos e principalmente de consumo de energia.
A computação aproximada surge como uma ferramenta muito importante para reduzir o consumo de energia e aumentar o desempenho nas aplicações que são mais tolerantes a erros. Em geral, aplicações multimídia toleram algumas imprecisões e/ou erros aritméticos. Isto porque, erros de aproximação não produzem perda significativa na qualidade subjetiva deste tipo de sinal digital. Por exemplo, a visão humana possui menor sensibilidade para componentes de alta frequência em imagens e/ou vídeos digitais. Portanto, erros inseridos nestas componentes são de difícil percepção visual. Dessa forma, surge o conceito de computação aproximada, ou aritmética aproximada, cuja ideia principal é utilizar técnicas que reduzam o consumo energético ou aumentem o desempenho computacional de sistemas VLSI digitais inserindo determinadas taxas de erros e/ou imprecisões nos dados computados. Estes erros, por sua vez, devem ser tolerados pela aplicação em questão, no caso, blocos do padrão de vídeo HEVC e blocos de processamento digital de sinais e imagens.
Neste projeto de pesquisa, as técnicas de redução de potência serão aplicadas às classes de algoritmos das áreas de Processamento Digital de Sinais e Imagens e Codificação de Vídeo. O trabalho buscará explorar a viabilidade de diferentes alternativas de arquiteturas específicas para algoritmos destas áreas, com ênfase às técnicas de computação aproximada. Os circuitos e arquiteturas integrados a serem desenvolvidos neste projeto serão desenvolvidos em três frentes principais: i)	Implementação de novos operadores aritméticos aproximados; ii)	Aplicação dos novos operadores aritméticos aproximados em blocos de circuitos de codificação de vídeo e processamento de sinais e imagens; iii)	Aplicação de novas técnicas de redução de potência no contexto da computação aproximada.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (3)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante / Sergio José Melo de Almeida - Integrante / DINIZ, CLAUDIO MACHADO - Integrante.<br class="clear" /></div>
</div><a name='PP_Forma&ccedil;&atilde;o de Recursos Humanos na &Aacute;rea de Microeletr&ocirc;nica para Alunos da Universidade Cat&oacute;lica de Pelotas (UCPel) Utilizando Ferramentas de CAD (Computer Aided Design) Comerciais'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Formação de Recursos Humanos na Área de Microeletrônica para Alunos da Universidade Católica de Pelotas (UCPel) Utilizando Ferramentas de CAD (Computer Aided Design) Comerciais<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto propicia ao laboratório de Microeletrônica e Processamento de Sinais licenças da ferramenta comercial Cadence, cujo fluxo de projeto será usado em aulas da graduação (cursos de Eng. Eletrônica e Eng. de Computação) e aulas e projetos do Mestrado em Engenharia Eletrônica e Computação da UCPel.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (20)  / Mestrado acadêmico: (8)  / Doutorado: (2) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / DINIZ, CLÁUDIO MACHADO - Integrante.<br class="clear" />Financiador(es): Sociedade Brasileira de Microeletrônica - Auxílio
										financeiro.</div>
</div><a name='PP_CDO-CMOS: CIRCUITOS DIGITAIS OTIMIZADOS PARA PROCESSAMENTO DIGITAL DE SINAIS E CODIFICA&Ccedil;&Atilde;O DE V&Iacute;DEO'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - 2018</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CDO-CMOS: CIRCUITOS DIGITAIS OTIMIZADOS PARA PROCESSAMENTO DIGITAL DE SINAIS E CODIFICAÇÃO DE VÍDEO<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Neste projeto de pesquisa, as técnicas de redução de potência serão aplicadas às classes de algoritmos das áreas de Processamento Digital de Sinais e Codificação de Vídeo. O trabalho buscará explorar a viabilidade de diferentes alternativas de arquiteturas específicas para algoritmos destas áreas. Os circuitos e arquiteturas integrados a serem desenvolvidos neste projeto têm aplicação nas seguintes áreas:
-i) Desenvolvimento de arquiteturas dedicadas para algoritmos de filtragem adaptativa; 
-ii) Técnicas de decomposição de coeficientes para otimização de arquiteturas DSP; 
-iii) Projeto e utilização de operadores aritméticos eficientes com computação precisa e imprecisa para arquiteturas de circuitos DSP e de Codificação de Vídeo.
 
As técnicas relevantes de projeto de sistemas integrados CMOS que serão exercitadas pelo grupo de pesquisa incluem:
-técnicas para partilha máxima de termos parciais em operações MCM (Multiple Constant Multiplication) e CMM (Constant Matrix Multiplication);
-técnicas de projeto de arquitetura e circuito integrado para transformadas aplicadas aos processamentos de sinais e vídeo;
-técnicas de projeto de arquiteturas dedicadas para algoritmos de filtragem adaptativa;
-técnicas de projeto de operadores aritméticos eficientes para utilização em arquiteturas dedicadas de circuitos DSP e Codificação de vídeo com computações precisa e imprecisa.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (2)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante / Sérgio José Melo de Almeida - Integrante / Sidinei Ghissoni - Integrante.<br class="clear" /></div>
</div><a name='PP_PROTOTIPA&Ccedil;&Atilde;O DE ARQUITETURAS DEDICADAS DE FILTRAGEM ADAPTATIVA PARA PROCESSAMENTO DE SINAIS BIOL&Oacute;GICOS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">PROTOTIPAÇÃO DE ARQUITETURAS DEDICADAS DE FILTRAGEM ADAPTATIVA PARA PROCESSAMENTO DE SINAIS BIOLÓGICOS<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho de pesquisa propõe a implementação de arquiteturas dedicadas para algoritmos de filtragem adaptativa. Este trabalho de pesquisa procurará alternativas arquiteturais para a implementação deste algoritmo de filtragem adaptativa baseadas nas estruturas dos algoritmos LMS (Least Mean Square), sua versão normalizada - NLMS, que serão prototipadas em dispositivo FPGA. Os resultados obtidos pelas arquiteturas serão comparados com os resultados obtidos no modelo teórico da ferramenta MATLAB. Deverá ser observado, quão próximo dos resultados com o modelo do MATLAB estarão os resultados obtidos pelas arquiteturas desenvolvidas, levando-se em conta a diferença numérica das operações, que serão realizadas em ponto flutuante no MATLAB (o que proporciona uma maior precisão nos resultados) e que serão realizadas em ponto fixo e ponto flutuante nas arquiteturas desenvolvidas.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1)  / Mestrado acadêmico: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sérgio José Melo de Almeida - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.</div>
</div><a name='PP_Projeto e Implementa&ccedil;&atilde;o de Operadores Aritm&eacute;ticos Eficientes para Arquiteturas Dedicadas de Processamento Digital de Sinais e Codifica&ccedil;&atilde;o de V&iacute;deo do Padr&atilde;o H.264/AVC'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto e Implementação de Operadores Aritméticos Eficientes para Arquiteturas Dedicadas de Processamento Digital de Sinais e Codificação de Vídeo do Padrão H.264/AVC<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto aborda o estudo e a implementação de técnicas de redução de potência no desenvolvimento de subsistemas digitais, com foco específico nos operadores aritméticos implementados em CMOS, que são tipicamente utilizados no datapath dos processadores da área de Processamento Digital de Sinais (DSP ? Digital Signal Processing) e blocos de codificação de vídeo do padrão H.264/AVC. Em particular, o projeto foca o emprego de operadores aritméticos eficientes em arquiteturas de algoritmos dessas duas áreas, com o objetivo de investigar o impacto em desempenho e consumo de potência que a aplicação destes operadores pode causar nas arquiteturas dedicadas. Serão investigadas novas arquiteturas de circuitos multiplicadores array para operações com sinal e que agreguem um bom aspecto de regularidade. Também será estudado o processo de codificação dos sinais para a obtenção de módulos aritméticos eficientes em termos de potência que operem diretamente com esses códigos. O objetivo não consiste somente na redução da atividade de chaveamento nos barramentos de dados, mas também a minimização da complexidade da lógica combinacional dos módulos. Outras técnicas para o aumento de desempenho dos multiplicadores, tais como a aplicação de somadores eficientes nas linhas de produtos parciais e a técnica de pipeline para a redução do caminho crítico e da atividade de glitching, também serão alvo deste trabalho. Outro ponto do trabalho envolve o estudo e a implementação de operadores aritméticos com computação imprecisa, ou seja, explorando alguns critérios de erro na operação, buscando a economia de energia por operação. Os operadores aritméticos implementados neste trabalho serão usados em arquiteturas das áreas de Processamento de Sinais e codificação de vídeo do padrão H.264/AVC, tais como filtros digitais, Transformada Rápida de Fourier, Transformadas de Hadamard e Discreta do Cosseno e bloco de Estimação de Movimento.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante / Sérgio José Melo de Almeida - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_SSD-CMOS: Projeto de Sistemas de Sinais Digitais Complexos Usando Subsistemas Otimizados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SSD-CMOS: Projeto de Sistemas de Sinais Digitais Complexos Usando Subsistemas Otimizados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto propõe o desenvolvimento e a aplicação de técnicas de projeto de circuitos integrados CMOS (Complementary Metal-Oxide-Semiconductor) para sistemas de sinais digitais complexos, com foco em arquiteturas dedicadas ao processamento de sinais e imagens. O projeto também aborda o estudo e a implementação de técnicas para o aumento de desempenho e redução de potência no desenvolvimento de subsistemas digitais otimizados, com foco na implementação de operadores aritméticos eficientes implementados em CMOS, que são tipicamente utilizados no datapath dos processadores DSP, algoritmos aproximados e exatos para operações MCM (Multiple Constant Multiplication) em filtros digitais, operações CMM (Constant Matrix Multiplication) em arquiteturas FFT (Fast Fourier Transform) e técnicas de projeto de arquiteturas eficientes para algoritmos de filtragem adaptativa.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante / Sérgio José Melo de Almeida - Integrante / José Carlos Monteiro - Integrante / João Batista Martins - Integrante / Paulo Flores - Integrante / Levent Aksoy - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_Desenvolvimento de M&oacute;dulos Funcionais Integrados para Aplica&ccedil;&atilde;o de Monitoramento Remoto de Sinais Biom&eacute;dicos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Módulos Funcionais Integrados para Aplicação de Monitoramento Remoto de Sinais Biomédicos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O presente projeto visa o desenvolvimento e a implementação de um sistema
de telemetria dotado de capacidade comunicação em rede para monitoramento
contínuo de sinais biomédicos não invasivos, como a frequência cardíaca
(eletrocardiogramas), nível de saturação de oxigênio no sangue (oximetria), captação
da atividade bioelétrica cerebral (eletroencefalograma), temperatura, medida de
pressão em membros inferiores (fotopletismografia), medida da atividade elétrica dos
músculos (eletromiograma), pressão arterial, entre outros. Tais informações são
fundamentais no cuidado e atenção à saúde e poderão ter impacto direto no auxilio a
programas como o de internação domiciliar no âmbito do SUS e dos planos
privados de assistência a saúde, programas de reabilitação cardiopulmonar e muscular,
na avaliação funcional de parâmetros fisiológicos em tempo real de pacientes ou
mesmo de atletas durante o exercício físico, de forma individual ou em grupo.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Integrante / Sérgio José Melo de Almeida - Integrante / João Batista Martins - Coordenador / Carla Diniz Lopes - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro / Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_TRP-CMOS: T&Eacute;CNICAS DE REDU&Ccedil;&Atilde;O DE POT&Ecirc;NCIA PARA ARQUITETURAS DEDICADAS DE CIRCUITOS CMOS VOLTADAS AO PROCESSAMENTO DE IMAGENS E SINAIS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">TRP-CMOS: TÉCNICAS DE REDUÇÃO DE POTÊNCIA PARA ARQUITETURAS DEDICADAS DE CIRCUITOS CMOS VOLTADAS AO PROCESSAMENTO DE IMAGENS E SINAIS<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto propõe o desenvolvimento e a aplicação de técnicas de projeto de circuitos integrados CMOS (Complementary Metal-Oxide-Semiconductor) para sistemas de Processamento Digital de Sinais (DSP ? Digital Signal Processing), com foco em arquiteturas dedicadas ao processamento de imagens e sinais. O projeto também aborda o estudo e a implementação de técnicas de redução de potência no desenvolvimento de subsistemas digitais, com foco específico nos operadores aritméticos implementados em CMOS, que são tipicamente utilizados no datapath dos processadores DSP [MAD 1995]. No aspecto do desenvolvimento de arquiteturas dedicadas ao processamento de imagens, o projeto aborda também o projeto e implementação de arquiteturas reconfiguráveis de granularidade grossa. O estudo de diferentes algoritmos eficientes para a máxima partilha de termos parciais em operações MCM (Multiple Constant Multiplication) é outro foco deste trabalho.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (6)  / Mestrado acadêmico: (4)  / Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante / Sérgio José Melo de Almeida - Integrante / José Carlos Monteiro - Integrante / Paulo Flores - Integrante / Levent Aksoy - Integrante / Leandro Zafalon Pieper - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Bolsa.</div>
</div><a name='PP_T&eacute;cnicas para o Aumento de Desempenho e Redu&ccedil;&atilde;o do Consumo de Pot&ecirc;ncia em Arquiteturas Dedicadas &agrave; Compress&atilde;o de V&iacute;deo do Padr&atilde;o H.264/AVC'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Técnicas para o Aumento de Desempenho e Redução do Consumo de Potência em Arquiteturas Dedicadas à Compressão de Vídeo do Padrão H.264/AVC<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto aborda o estudo e a aplicação de técnicas para o aumento de desempenho e a redução do consumo de potência em arquiteturas dedicadas à compressão de vídeo do padrão H.264/AVC. A codificação de vídeo é a solução para a transmissão e armazenamento de vídeo de alta definição. O padrão de codificação de vídeo MPEG-2 (Moving Coding Experts Group), que foi desenvolvido há mais de 10 anos, foi a tecnologia que tornou possível os sistemas de televisão digital ao redor do mundo. Esse padrão é amplamente utilizado na transmissão de sinais de TV, sendo utilizado nos padrões de TV digital atualmente em uso, e no armazenamento de vídeo digital, como é o caso dos DVDs. Assim como o MPEG-2 foi a tecnologia que possibilitou os sistemas de TV digital, o padrão H.264 pode ser a tecnologia capaz de difundir a televisão em alta definição (HDTV ? High Definition Television). A codificação e decodificação do padrão H.264 é alvo de vários estudos, tanto por instituições acadêmicas quanto por empresas privadas, devido ao seu grande interesse comercial. Desta forma, a motivação em se trabalhar nesta linha de pesquisa, parte da necessidade de se desenvolver trabalhos que possam auxiliar na definição do modelo do padrão brasileiro de televisão digital (SBDTV), com suporte a HDTV. Neste trabalho de pesquisa, procura-se dar uma contribuição no sentido de viabilizar o padrão de codificação de vídeo H.264 como o padrão de compressão de vídeo. Esta linha de pesquisa será desenvolvida em parceria com a UFRGS que já desenvolve trabalhos de alta relevância neste tema. O principal foco é a utilização de técnicas de redução de potência e aumento de desempenho para módulos do codificador e decodificador do padrão H.264/AVC. Entre estes módulos que serão estudados, estão as Transformadas direta e inversa e o módulo de estimação de movimento, que agregam um grande número de operações aritméticas em seus algoritmos.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (2) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante / Sergio José Melo de Almeida - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.</div>
</div><a name='PP_Projeto de hardware dedicado para filtragem adaptativa e codifica&ccedil;&atilde;o de v&iacute;deo utilizando ferramenta de CAD Mentor Graphics'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto de hardware dedicado para filtragem adaptativa e codificação de vídeo utilizando ferramenta de CAD Mentor Graphics<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Programa de Atualização de Ferramentas de CAD para a Universidade Católica de Pelotas - UCPel. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (10)  / Mestrado acadêmico: (4) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante / Sérgio José Melo de Almeida - Integrante.<br class="clear" />Financiador(es): Sociedade Brasileira de Microeletrônica - Outra.</div>
</div><a name='PP_SOC-Metodos: metodologias de projeto de circuitos e sistemas integrados em chip'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SOC-Metodos: metodologias de projeto de circuitos e sistemas integrados em chip<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto de cooperação internacional CAPES/GRICES.. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Integrante / Sergio Bampi - Coordenador / José Carlos Monteiro - Integrante / Paulo Flores - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 6</div>
</div><a name='PP_Implementacao de filtros adaptativos em FPGA para cancelamento de Eco Acustico - colaborador'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Implementacao de filtros adaptativos em FPGA para cancelamento de Eco Acustico - colaborador<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Implementação de arquiteturas dedicadas de filtros adaptativos LMS em FPGA. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Integrante / Sergio José Melo de Almeida - Coordenador.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 2</div>
</div><a name='PP_Estudo e implementacao de operadores aritmeticos de baixa potencia em FPGA'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estudo e implementacao de operadores aritmeticos de baixa potencia em FPGA<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Estudo e implementação de novas arquiteturas de circuitos multiplicadores de baixa potência. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 10</div>
</div><a name='PP_Sistemas em Chip: metodologia de projeto de circuitos e micro-sistemas integrados em tecnologias CMOS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Sistemas em Chip: metodologia de projeto de circuitos e micro-sistemas integrados em tecnologias CMOS<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Estudo e implementação de operadores aritméticos de baixo consumo. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Graduação: (2)  / Mestrado acadêmico: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Integrante / Sergio Bampi - Coordenador / José Carlos Monteiro - Integrante.<br class="clear" />Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 20 / Número de orientações: 6</div>
</div><a name='PP_S&iacute;ntese Autom&aacute;tica de Circuitos Integrados Visando Alto Desempenho e Baixo Consumo'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Síntese Automática de Circuitos Integrados Visando Alto Desempenho e Baixo Consumo<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Projeto de cooperação internacional CAPES/ICCTI. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" />Alunos envolvidos: Doutorado: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Integrante / Sergio Bampi - Integrante / Ricardo Reis - Coordenador / José Carlos Monteiro - Integrante.<br class="clear" />Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 12</div>
</div><a name='PP_Aplicacao de tecnicas de reducao de potencia em arquiteturas de filtro FIR dedicados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Aplicacao de tecnicas de reducao de potencia em arquiteturas de filtro FIR dedicados<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Técnicas de redução de potência baseadas em exploração arquitetural foram aplicadas.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Coordenador / Sergio Bampi - Integrante / José Carlos Monteiro - Integrante.<br class="clear" />Financiador(es): Universidade Católica de Pelotas - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 3</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosDesenvolvimento">
<h1>Projetos de desenvolvimento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_Desenvolvimento de um Sistema de Autmoa&ccedil;&atilde;o para Pesagem de Gr&atilde;os'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1997 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de um Sistema de Autmoação para Pesagem de Grãos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Sistema automático que reduz a perda na pesagem de grãos.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Integrante / Sérgio José Melo de Almeida - Coordenador.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.</div>
</div><a name='PP_Desenvolvimento de um sistema de automacao para controle de um braco mecanico-fases I e II'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1996 - 1999</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de um sistema de automacao para controle de um braco mecanico-fases I e II<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Utilização de técnicas de controle para um braço mecânico de 3 graus de liberdade.. <br class="clear" />Situação: Concluído; Natureza: Desenvolvimento. <br class="clear" />Alunos envolvidos: Graduação: (1) . <br class="clear" /><br class="clear" />Integrantes: Eduardo Antonio César da Costa - Integrante / Sergio José Melo de Almeida - Coordenador.<br class="clear" />Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul - Auxílio
										financeiro.<br class="clear" />Número de produções C, T & A: 2</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="MembroComiteAssessoramento">
<h1>Membro de comit&ecirc; de assessoramento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Agência de fomento: Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorPeriodico">
<h1>Revisor de peri&oacute;dico</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Transaction on CAD</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019 - 2019</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: INTEGRATION-THE VLSI JOURNAL</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorProjetoFomento">
<h1>Revisor de projeto de fomento</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Agência de fomento: Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Agência de fomento: Conselho Nacional de Desenvolvimento Científico e Tecnológico</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Metodologia e Técnicas da Computação/Especialidade: Microeletrônica. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Razoavelmente. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Razoavelmente, Fala Pouco, Lê Bem, Escreve Razoavelmente. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best paper awards of the 9th Workshop on Circuits and Systems - WCAS2019, Universidade de São Paulo - USP. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2018</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Melhor trabalho do Salão Universitário da UCPel na área das Ciências Exatas, da Terra - categoria Jovem Pesquisador PIBIC/CNPq (trabalho orientado: aluna: Morgana Macedo Azevedo da Rosa), Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2018</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Melhor trabalho do Salão Universitário da UCPel na área das Ciências Exatas, da Terra - categoria Pesquisador/Pós-Graduação (trabalho orientado: aluno: André Neves Sapper), Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Melhor trabalho do Salão Universitário da UCPel na área das Ciências Exatas, da Terra - categoria Jovem Pesquisador PIBIC/CNPq (trabalho orientado: aluna: Morgana Macedo Azevedo da Rosa), Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2017</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Melhor trabalho do Salão Universitário da UCPel na área das Ciências Exatas, da Terra - categoria Pesquisador/Pós-Graduação (trabalho orientado: aluno: André Neves Sapper), Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Aprovação em concurso para professor Titular I, Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Bolsa de Produtividade de Pesquisa (PQ), CNPq. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">prêmio jovem pesquisador ciência e consciência (congresso de iniciação científica categoria pôster-mestrado) - orientador do trabalho, Universidade Católica de Pelotas - UCPel. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">prêmio jovem pesquisador ciência e consciência (congresso de iniciação científica categoria apresentação oral) - orientador do trabalho, Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">prêmio jovem pesquisador ciência e consciência (congresso de iniciação científica categoria pôster) - orientador do trabalho, Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">prêmio jovem pesquisador ciência e consciência (congresso de iniciação científica categoria pôster - mestrado) - orientador do trabalho, Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">prêmio jovem pesquisador ciência e consciência (congresso de iniciação científica categoria poster) - orientador do trabalho, Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">prêmio jovem pesquisador ciência e consciência (congresso de iniciação científica categoria apresentação oral) - orientador do trabalho, Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">prêmio jovem pesquisador ciência e consciência (congresso de iniciação científica categoria poster) - orientador do trabalho, Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">prêmio jovem pesquisador ciência e consciência (congresso de iniciação científica categoria poster) - orientador do trabalho, Universidade Católica de Pelotas. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grant for the high quality of the work contribution in the IFIP VLSI-SoC'03 conference, IFIP Working Group 10.5. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1988</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">laureado da turma de engenharia elétrica, Universidade de Pernambuco. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a>
<div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SOARES, LEONARDO BANDEIRA</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCSI.2019.2892588" target="_blank"></a>SOARES, LEONARDO BANDEIRA ; DA ROSA, MORGANA MACEDO AZEVEDO ; DINIZ, CLAUDIO MACHADO ; <b>DA COSTA, EDUARDO ANTONIO CESAR</b> ; BAMPI, SERGIO . Design Methodology to Explore Hybrid Approximate Adders for Energy-Efficient Image and Video Processing Accelerators. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS<sup><img id='15498328_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. 1, p. 1-14, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCSI.2019.2892588&issn=15498328&volume=1&issue=&paginaInicial=1&titulo=Design Methodology to Explore Hybrid Approximate Adders for Energy-Efficient Image and Video Processing Accelerators&sequencial=1&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ROCHA, LEANDRO MATEUS GIACOMINI</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.29292/jics.v14i1.51" target="_blank"></a>ROCHA, LEANDRO MATEUS GIACOMINI ; BAMPI, SERGIO ; SANTANA, GUSTAVO MADEIRA ; FONTANARI, THOMAS ; <b>DA COSTA, EDUARDO ANTÔNIO CÉSAR</b> ; PAIM, GUILHERME . A Fast Monolithic 8-2 Adder Compressor Circuit. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS)<sup><img id='18720234_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18720234' /></sup>, v. 14, p. 1-7, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.29292/jics.v14i1.51&issn=18720234&volume=14&issue=&paginaInicial=1&titulo=A Fast Monolithic 8-2 Adder Compressor Circuit&sequencial=2&nomePeriodico=JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>OTT, GUSTAVO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s00034-018-0860-2" target="_blank"></a>OTT, GUSTAVO ; <b>COSTA, EDUARDO A. C.</b> ; ALMEIDA, SÉRGIO J. M. ; FONSECA, MATEUS B. . IIR Filter Architectures with Truncation Error Feedback for ECG Signal Processing. CIRCUITS SYSTEMS AND SIGNAL PROCESSING<sup><img id='0278081X_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='0278081X' /></sup>, v. 1, p. 1-12, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s00034-018-0860-2&issn=0278081X&volume=1&issue=&paginaInicial=1&titulo=IIR Filter Architectures with Truncation Error Feedback for ECG Signal Processing&sequencial=3&nomePeriodico=CIRCUITS SYSTEMS AND SIGNAL PROCESSING" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PAIM, G.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.29292/jics.v13i1.22" target="_blank"></a>PAIM, G. ; ROCHA, L. ; SANTANA, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, EDUARDO A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Using Pruning and Truncation for Power-Efficient 2-D Approximate Tchebichef Transform Hardware Architecture. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS)<sup><img id='18071953_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 13, p. 1-6, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.29292/jics.v13i1.22&issn=18071953&volume=13&issue=&paginaInicial=1&titulo=Using Pruning and Truncation for Power-Efficient 2-D Approximate Tchebichef Transform Hardware Architecture&sequencial=4&nomePeriodico=JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PAIM, GUILHERME</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsi.2018.2868513" target="_blank"></a>PAIM, GUILHERME ; ROCHA, LEANDRO MATEUS GIACOMINI ; SANTANA, GUSTAVO MADEIRA ; SOARES, LEONARDO BANDEIRA ; <b>DA COSTA, EDUARDO ANTONIO CESAR</b> ; BAMPI, SERGIO . Power-, Area-, and Compression-Efficient Eight-Point Approximate 2-D Discrete Tchebichef Transform Hardware Design Combining Truncation Pruning and Efficient Transposition Buffers. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS<sup><img id='15498328_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. 1, p. 1-14, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsi.2018.2868513&issn=15498328&volume=1&issue=&paginaInicial=1&titulo=Power-, Area-, and Compression-Efficient Eight-Point Approximate 2-D Discrete Tchebichef Transform Hardware Design Combining Truncation Pruning and Efficient Transposition Buffers&sequencial=5&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ROSA, M. M. A.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span>ROSA, M. M. A. ; SILVEIRA, B. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; DINIZ, C. ; <b>DA COSTA, EDUARDO ANTONIO CÉSAR</b> . Exploiting Parallel Prefix Adders in the Approximate Adders for Low-Power SAD Metric. REVISTA JUNIOR DE INICIAÇÃO CIENTÍFICA EM CIÊNCIAS EXATAS E ENGENHARIA<sup><img id='22360093_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='22360093' /></sup>, v. 1, p. 10-16, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=22360093&volume=1&issue=&paginaInicial=10&titulo=Exploiting Parallel Prefix Adders in the Approximate Adders for Low-Power SAD Metric&sequencial=6&nomePeriodico=REVISTA JUNIOR DE INICIAÇÃO CIENTÍFICA EM CIÊNCIAS EXATAS E ENGENHARIA" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PAIM, GUILHERME</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-018-1343-x" target="_blank"></a>PAIM, GUILHERME ; SANTANA, GUSTAVO MADEIRA ; ROCHA, LEANDRO MATEUS GIACOMINI ; SOARES, LEONARDO BANDEIRA ; <b>DA COSTA, EDUARDO ANTÔNIO CÉSAR</b> ; BAMPI, SERGIO . Exploring approximations in 4- and 8- point DTT hardware architectures for low-power image compression. ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING (DORDRECHT. ONLINE)<sup><img id='15731979_7' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15731979' /></sup>, v. 1, p. 1-12, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-018-1343-x&issn=15731979&volume=1&issue=&paginaInicial=1&titulo=Exploring approximations in 4- and 8- point DTT hardware architectures for low-power image compression&sequencial=7&nomePeriodico=ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING (DORDRECHT. ONLINE)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SILVEIRA, BIANCA</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsi.2017.2728802" target="_blank"></a>SILVEIRA, BIANCA ; PAIM, GUILHERME ; ABREU, BRUNNO ; GRELLERT, MATEUS ; DINIZ, CLAUDIO MACHADO ; <b>DA COSTA, EDUARDO ANTONIO CESAR</b> ; BAMPI, SERGIO . Power-Efficient Sum of Absolute Differences Hardware Architecture Using Adder Compressors for Integer Motion Estimation Design. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS<sup><img id='15498328_8' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. 1, p. 1-12, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsi.2017.2728802&issn=15498328&volume=1&issue=&paginaInicial=1&titulo=Power-Efficient Sum of Absolute Differences Hardware Architecture Using Adder Compressors for Integer Motion Estimation Design&sequencial=8&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SOARES, LEONARDO BANDEIRA</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-016-0797-y" target="_blank"></a>SOARES, LEONARDO BANDEIRA ; <b>DA COSTA, EDUARDO ANTONIO CÉSAR</b> ; BAMPI, SERGIO . Design of area and energy-efficient digital CMOS FIR filters with approximate adder circuits. Analog Integrated Circuits and Signal Processing (Dordrecht. Online)<sup><img id='15731979_9' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15731979' /></sup>, v. 89, p. 99-109, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-016-0797-y&issn=15731979&volume=89&issue=&paginaInicial=99&titulo=Design of area and energy-efficient digital CMOS FIR filters with approximate adder circuits&sequencial=9&nomePeriodico=Analog Integrated Circuits and Signal Processing (Dordrecht. Online)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DINIZ, CLÁUDIO MACHADO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-016-0765-6" target="_blank"></a>DINIZ, CLÁUDIO MACHADO ; FONSECA, MATEUS BECK ; <b>DA COSTA, EDUARDO ANTONIO CÉSAR</b> ; BAMPI, SERGIO . Evaluating the use of adder compressors for power-efficient HEVC interpolation filter architecture. Analog Integrated Circuits and Signal Processing<sup><img id='09251030_10' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09251030' /></sup>, v. 89, p. 111-120, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-016-0765-6&issn=09251030&volume=89&issue=&paginaInicial=111&titulo=Evaluating the use of adder compressors for power-efficient HEVC interpolation filter architecture&sequencial=10&nomePeriodico=Analog Integrated Circuits and Signal Processing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>COSTA, E. A. C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7105968884912136" target="_blank">Matzenauer, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> . Gray Encoded Harmonics Power Line Interference Cancelling Structure Using LMS and NLMS Adaptive Algorithms. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_11' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 9, p. 36-47, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=9&issue=&paginaInicial=36&titulo=Gray Encoded Harmonics Power Line Interference Cancelling Structure Using LMS and NLMS Adaptive Algorithms&sequencial=11&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AKSOY, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TVLSI.2013.2246012" target="_blank"></a>AKSOY, L. ; LAZZARI, C. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Design of Digit-Serial FIR Filters: Algorithms, Architectures, and a CAD Tool. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)<sup><img id='10638210_12' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, v. 21, p. 498-511, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TVLSI.2013.2246012&issn=10638210&volume=21&issue=&paginaInicial=498&titulo=Design of Digit-Serial FIR Filters: Algorithms, Architectures, and a CAD Tool&sequencial=12&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AKSOY, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span>AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Optimization Algorithms for the Multiplierless Realization of Linear Transforms. ACM Transactions on Design Automation of Electronic Systems<sup><img id='10844309_13' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10844309' /></sup>, v. 17, p. 1-27, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=10844309&volume=17&issue=&paginaInicial=1&titulo=Optimization Algorithms for the Multiplierless Realization of Linear Transforms&sequencial=13&nomePeriodico=ACM Transactions on Design Automation of Electronic Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AKSOY, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.vlsi.2011.11.008" target="_blank"></a>AKSOY, L. ; LAZZARI, C. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . High-Level Algorithms for the Optimization of Gate-Level Area in Digit-Serial Multiple Constant Multiplications. Integration (Amsterdam. Print)<sup><img id='01679260_14' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01679260' /></sup>, v. 45, p. 294-306, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.vlsi.2011.11.008&issn=01679260&volume=45&issue=&paginaInicial=294&titulo=High-Level Algorithms for the Optimization of Gate-Level Area in Digit-Serial Multiple Constant Multiplications&sequencial=14&nomePeriodico=Integration (Amsterdam. Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PORTO, M.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-012-9938-0" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Agostini, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Power efficient SDS motion estimation architecture using dynamic iteration control and hierarchical adder compressors for real time HDTV video coding. Analog Integrated Circuits and Signal Processing<sup><img id='09251030_15' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09251030' /></sup>, v. 73, p. 919-930, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-012-9938-0&issn=09251030&volume=73&issue=&paginaInicial=919&titulo=Power efficient SDS motion estimation architecture using dynamic iteration control and hierarchical adder compressors for real time HDTV video coding&sequencial=15&nomePeriodico=Analog Integrated Circuits and Signal Processing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>FONSECA, MATEUS BECK</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-012-9952-2" target="_blank"></a>FONSECA, MATEUS BECK ; <b>DA COSTA, EDUARDO A. CÉSAR</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, JOÃO B. S.</a> . Design of power efficient butterflies from Radix-2 DIT FFT using adder compressors with a new XOR gate topology. Analog Integrated Circuits and Signal Processing (Dordrecht. Online)<sup><img id='15731979_16' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15731979' /></sup>, v. 73, p. 945-954, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-012-9952-2&issn=15731979&volume=73&issue=&paginaInicial=945&titulo=Design of power efficient butterflies from Radix-2 DIT FFT using adder compressors with a new XOR gate topology&sequencial=16&nomePeriodico=Analog Integrated Circuits and Signal Processing (Dordrecht. Online)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AKSOY, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.micpro.2011.08.009" target="_blank"></a>AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Finding the Optimal Tradeoff Between Area and Delay in Multiple Constant Multiplications. Microprocessors and Microsystems<sup><img id='01419331_17' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01419331' /></sup>, v. 35, p. 729-741, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.micpro.2011.08.009&issn=01419331&volume=35&issue=&paginaInicial=729&titulo=Finding the Optimal Tradeoff Between Area and Delay in Multiple Constant Multiplications&sequencial=17&nomePeriodico=Microprocessors and Microsystems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PORTO, M.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, M.</a> ; Marcelo, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Motion Estimation Architecture Using Efficient Adder-Compressors for HDTV Video Coding. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_18' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 5, p. 78-88, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=5&issue=&paginaInicial=78&titulo=Motion Estimation Architecture Using Efficient Adder-Compressors for HDTV Video Coding&sequencial=18&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Pieper, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span>Pieper, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . Efficient Dedicated Multiplication Blocks for 2' s Complement Radix-2m Array Multipliers. Journal of Computers<sup><img id='1796203X_19' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='1796203X' /></sup>, v. 5, p. 1502-1509, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=1796203X&volume=5&issue=&paginaInicial=1502&titulo=Efficient Dedicated Multiplication Blocks for 2' s Complement Radix-2m Array Multipliers&sequencial=19&nomePeriodico=Journal of Computers" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>AKSOY, L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2008</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Exact and Approximate Algorithms for the Optimization of Area and Delay in Multiple Constant Multiplications. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems<sup><img id='02780070_20' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. 27, p. 1013-1026, 2008. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=02780070&volume=27&issue=&paginaInicial=1013&titulo=Exact and Approximate Algorithms for the Optimization of Area and Delay in Multiple Constant Multiplications&sequencial=20&nomePeriodico=IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>COSTA, E. A. C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2007</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A New Array Architecture for signed Multiplication using Gray Encoded Radix-2m Operands. Integration, the VLSI Journal (Elsevier Computer Science), v. 40, p. 118-132, 2007. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=&volume=40&issue=&paginaInicial=118&titulo=A New Array Architecture for signed Multiplication using Gray Encoded Radix-2m Operands&sequencial=21&nomePeriodico=Integration, the VLSI Journal (Elsevier Computer Science)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>FRAGOSO, J.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2000</span>FRAGOSO, J. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0296622203426132" target="_blank">ROCHOL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Specification and Design of an Ethernet Interface Soft IP. Journal of the Brazilian Computer Society, p. 5-12, 2000. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=&volume=&issue=&paginaInicial=5&titulo=Specification and Design of an Ethernet Interface Soft IP&sequencial=22&nomePeriodico=Journal of the Brazilian Computer Society" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="CapitulosLivrosPublicados"></a>Capítulos de livros publicados</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/978-3-642-32770-4" target="_blank"></a>AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Multiplierless Design of Linear DSP Transforms. In: IIFIP TC 10 Working Group 10.5 (VLSI), IEEE CEDA, ACM SIGDA. (Org.). VLSI-SoC: Advanced Research for Systems on Chip. 379ed.: Springer, 2012, v. 1, p. 73-93. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Optimization Algorithm for Multiple Constant Multiplications. Advanced Topics on VLSI Design. 1ed.Porto Alegre: Instituto de Informática da UFRGS, 2009, v. 2, p. 71-99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LONDERO, L. ; SANTOS, C. ; FERRAO, D. ; <b>COSTA, E. A. C.</b> ; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . A Comparison of Layout Implementations of Pipelined And Non-Pipelined Signed Radix-4 Array Multiplier And Modified Booth Multiplier Architectures (aceito para publicação). In: IFIP Series. (Org.). Kluwer-Springer. Boston: Springer, 2007, v. 240, p. 25-39. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Gray Encoded Arithmetic Operators Applied to FFT and FIR Dedicated Datapaths. In: IFIP International Federation for Information Processing. (Org.). VLSI-SOC: From Systems to Chips. Boston: Kluwer-Springer, 2006, v. 200, p. 281-297. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LIMA, V. ; PAIM, G. ; ROCHA, L. ; ROSA JR., L. ; MARQUES, F. ; <b>COSTA, E. A. C.</b> ; CAMARGO, V. ; SOARES, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Maximizing Side Channel Attack-Resistance and Energy-Efficiency of the STTL Combining Multi-Vt Transistors with Current and Capacitance Balancing (aceito para publicaçao). In: 2019 IEEE International Symposium on Circuits and Systems, 2019, Sapporo. Proceedings of ISCAS2019, 2019. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; ROCHA, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Maximizing the Power-Efficiency of the Approximate Pruned Modified Rounded DCT Exploiting Approximate Adder Compressors. In: 17th IEEE International NEW Circuits and Systems Conference, 2019, Munique, Alemanha. Proceedings of the 17th IEEE NEWCAS, 2019. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ABREU, B. ; GRELLERT, M. ; PAIM, G. ; FONTANARI, T. ; ROCHA, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Exploring Motion Vector Cost with Partial Distortion Elimination in Sum of Absolute Differences for HEVC Integer Motion Estimation. In: 17th IEEE International NEWCAS Conference, 2019, Munique, Alemanha. Proceedings of the 17th IEEE NEWCAS, 2019. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERREIRA, R. S. ; PAIM, G. ; ABREU, B. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . HEVC Interpolation Filter Architecture Using Hybrid Encoding Arithmetic Operators. In: 62nd IEEE International Midwest Symposium on Circuits and Systems, 2019, Dallas, Texas. proceedings of the 62nd IEEE MWSCAS, 2019. p. 331-334. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STIGGER, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; DINIZ, C. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . SATD Approximate Hardware Accelerator with Run-time Configurable Hadamard Transform Coefficient Pruning. In: 9th Workshop on Circuits and System Design, 2019, São Paulo. Proceedings of 9th WCAS, 2019. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; ROSA, M. M. A. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Exploring Power-Performance-Quality Tradeoff of Approximate Adders for Energy Efficient Sobel Filtering. In: 2018 IEEE 9th Latin American Symposium on Circuits & Systems, 2018, Puerto Vallarta. Proceedings of 9th LASCAS, 2018. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREDERICO, L. ; SANTANA, G. ; PAIM, GUILHERME ; ROCHA, L. ; ABREU, B. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Low-Power HEVC 8-point 2-D Discrete Cosine Transform Hardware Using Adder Compressors. In: 16th IEEE International NEWCAS Conference, 2018, Montreal. Proceedings of 16th NEWCAS, 2018. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ABREU, B. ; SANTANA, G. ; GRELLERT, MATEUS ; PAIM, G. ; ROCHA, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Exploiting Partial Distortion Elimination in the Sum of Absolute Differences for Energy-Efficient HEVC Integer Motion Estimation. In: 31st Symposium on Integrated Circuits and Systems Design, 2018, Bento Gonçalves. Proceedings of the 31st SBCCI, 2018. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RAHMEIER, J. G. N. ; <b>COSTA, E. A. C.</b> ; GHISSONI, S. ; GIRARDI, A. . Optimization of Single-Stage FFT Architectures using Multiple Constant Multiplication. In: 31st Symposium on Integrated Circuits and Systems Design, 2018, Bento Gonçalves. Proceedings of the 31st SBCCI, 2018. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TRIANTAFILU, P. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Efeitos da Injeção de Gás HHO na Máquina Primária de um Grupo Gerador à Diesel. In: 3o Congresso Brasileiro de Geração Distribuída, 2018, Fortaleza. Anais do 3o CBGD, 2018. p. 1-5. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBES, M. ; PAIM, G. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A Fixed-Point Natural Logarithm Approximation Hardware Design Using Taylor Series. In: 2nd New Generation of Circuits & Systems Conference, 2018, Malta. Proceedings of the 2nd NGCAS, 2018. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROBE, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> . Power System Frequency Estimation Using the Kernel Least Mean Square Algorithm and the Clarke Transform. In: 2nd New Generation of Circuits & Systems Conference, 2018, Malta. Proceedings of the 2nd NGCAS, 2018. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERREIRA, R. S. ; SILVEIRA, B. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; DINIZ, C. ; <b>COSTA, E. A. C.</b> . Low Power Sum of Absolute Differences Architecture Using Novel Hybrid Adder. In: IEEE 8th Latin American Symposium on Circuits & Systems, 2017, Bariloche. Proceedings of 8th LASCAS, 2017. p. 213-216. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NEUENFELD, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; OSES, J. P. . Exploiting Addition Schemes for the Improvement of Optimized Radix-2 and Radix-4 FFT Butterflies. In: IEEE 8th Latin American Symposium on Circuits & Systems, 2017, Bariloche. Proceedings of 8th LASCAS, 2017. p. 253-256. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; FERREIRA, R. S. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Pruning and Approximation of Coefficients for Power-Efficient 2-D Discrete Tchebichef Transform. In: 15th IEEE International NEWCAS Conference, 2017, Strasbourg. Proceedings of IEEE NEWCAS, 2017. p. 25-28. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVEIRA, B. ; FERREIRA, R. S. ; PAIM, G. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> . Low Power SATD Architecture Employing Multiple Sizes Hadamard Transforms and Adder Compressors. In: 15th IEEE International NEWCAS Conference, 2017, Strasbourg. Proceedings of IEEE NEWCAS, 2017. p. 277-280. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DORNELLES, R. ; PAIM, G. ; SILVEIRA, B. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A Power-Efficient 4-2 Adder Compressor Topology. In: 15th IEEE International NEWCAS Conference, 2017, Strasbourg. Proceedings of IEEE NEWCAS, 2017. p. 281-284. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; ROCHA, L. ; GIACOMELLI, T. ; FERREIRA, R. S. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A Power-Predictive Environment for Fast and Power-Aware ASIC-Based FIR Filter Design. In: 30th Symposium on Integrated Circuits and Systems Design, 2017, Fortaleza. Proceedings of 30th SBCCI, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROCHA, L. ; PAIM, G. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Physical Implementation of an ASIC-Oriented SRAM-Based Viterbi Decoder. In: 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Geórgia. Proceedings of 24th ICECS, 2017. p. 526-529. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SAPPER, A. N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Exploring the Combination of Number of Bits and Number of Iterations for a Power-Efficient Fixed-Point CORDIC Implementation. In: 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Geórgia. Proceedings of 24th ICECS, 2017. p. 302-305. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, M. M. A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; SILVEIRA, B. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> . Exploring the Use of Parallel Prefix Adder Topologies into Approximate Adder Circuits. In: 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Geórgia. Proceedings of 24th ICECS, 2017. p. 298-301. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; MARQUES, P. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Improved Goldschmidt Algorithm for Fast and Energy-Efficient Fixed-Point Divider. In: 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Geórgia. Proceedings of 24th ICECS, 2017. p. 482-485. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROCHA, L. ; PAIM, G. ; FERREIRA, R. S. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Framework-based Arithmetic Core Generation to Explore ASIC-based Parallel Binary Multipliers. In: 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Geórgia. Proceedings of 24th ICECS, 2017. p. 478-481. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SANTANA, G. ; PAIM, G. ; ROCHA, L. ; NEUENFELD, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Using Efficient Adder Compressors with a Split-Radix Butterfly Hardware Architecture for Low-Power IoT Smart Sensors. In: 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Geórgia. Proceedings of 24th ICECS, 2017. p. 486-489. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ABREU, B. ; PAIM, G. ; GRELLERT, MATEUS ; SILVEIRA, B. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Exploiting Absolute Arithmetic for Power-Efficient Sum of Absolute Differences. In: 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Geórgia. Proceedings of 24th ICECS, 2017. p. 522-525. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ABREU, BRUNNO ; GRELLERT, MATEUS ; PAIM, G. ; SILVEIRA, B. ; FERREIRA, R. S. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Using Adder and Subtractor Compressors to Sum of Absolute Transformed Differences Architecture for Low-Power Video Encoding. In: 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2017, Geórgia. Proceedings of 24th ICECS, 2017. p. 490-493. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OLIVEIRA, J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Exploiting Approximate Adder Circuits for Energy-Efficient Gaussian and Gradient Filters for Canny Edge Detector Algorithm. In: IEEE 7th Latin American Symposium on Circuits & Systems, 2016, Florianópolis. Proceedings of 7th LASCAS, 2016. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OTT, G. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> . Exploiting Architectural Solutions for IIR Filter Architecture with Truncation Error Feedback. In: IEEE 7th Latin American Symposium on Circuits & Systems, 2016, Florianópolis. Proceedings of 7th LASCAS, 2016. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NEUENFELD, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> . Design of Optimized Radix-2 and Radix-4 Butterflies from FFT with Decimation in Time. In: IEEE 7th Latin American Symposium on Circuits & Systems, 2016, Florianópolis. Proceedings of 7th LASCAS, 2016. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHIAVON, T. ; PAIM, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Exploiting Adder Compressors for Power-Efficient 2-D Approximate DCT Realization. In: IEEE 7th Latin American Symposium on Circuits & Systems, 2016, Florianópolis. Proceedings of 7th LASCAS, 2016. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/newcas.2016.7604835" target="_blank"></a>PAIM, GUILHERME ; <b>COSTA, EDUARDO</b> . Using adder compressors for power-efficient 2-D approximate Discrete Tchebichef Transform. In: 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS), 2016, Vancouver. 2016 14th IEEE International New Circuits and Systems Conference (NEWCAS), 2016. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; DINIZ, C. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A Novel Pruned-Based Algorithm for Energy-Efficient SATD Operation in the HEVC Coding. In: 29th Symposium on Integrated Circuits and Systems Design, 2016, Belo Horizonte. Proceedings of 29th SBCCI, 2016. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVEIRA, B. ; PAIM, G. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> . Power-Efficient Sum of Absolute Differences Architecture using Adder Compressors. In: 23rd IEEE International Conference on Electronics Circuits and Systems, 2016, Mônaco. Proceedings of 23rd IEEE ICECS, 2016. p. 340-343. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; OLIVEIRA, J. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A Power-Efficient Imprecise Radix-4 Multiplier applied to High Resolution Audio Processing. In: 23rd IEEE International Conference on Electronics Circuits and Systems, 2016, Mônaco. Proceedings of 23rd IEEE ICECS, 2016. p. 261-264. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RAHMEIER, J. G. N. ; GHISSONI, S. ; <b>COSTA, E. A. C.</b> . Area and Power Optimization of MCM-Based Radix-2 64-point FFT. In: 30th South Synposim on Microlectrocnics, 2015, Santa Maria. Proceedings of 30th SIM, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DORNELLES, R. ; SIGALES, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> . Comparing Power Consumption of Butterflies from Rad ix-2 DIT FFT by Logic Synthesis Technologies. In: 30th South Symposium on Microelectronics, 2015, Santa Maria. Proceedings of 30th SIM, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DINIZ, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Enhancing a HEVC Interpolation Filter Hardware Architecture With Efficient Adder Compressors. In: IEEE 13th International New Circuits and Systems Conference (NEWCAS), 2015, Grenoble. Proceedings of the 13th NEWCAS, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Approximate Adder Synthesis for Area- and Energy- Efficient FIR Filters in CMOS VLSl. In: IEEE 13th International New Circuits and Systems Conference (NEWCAS), 2015, Grenoble. Proceedings of the 13th NEWCAS, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9805825395698942" target="_blank">ROSA, A. L. R.</a> ; <b>COSTA, E. A. C.</b> . Near-Threshold Computing for Very Wide Frequency Scaling: Approximate Adders to Rescue Performance. In: IEEE 13th International New Circuits and Systems Conference (NEWCAS), 2015, Grenoble. Proceedings of the 13th NEWCAS, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GHISSONI, S. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Reusing Smaller Optimized FFT Blocks for the Realization of Larger Power-Efficient Radix-2 FFTs. In: 25th International Workshop on Power and Timing Modeling, Optimization and Simulation, 2015, Salvador. Proceedings of 25th PATMOS, 2015. p. 1-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARTINS, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> . Optimal Combination of Dedicated Multiplication Blocks and Adder Trees Schemes for Optimized Radix-2m Array Multipliers Realization. In: IEEE International Conference on Electronics, Circuits, & Systems, 2015, Cairo. Proceedings of the 22th ICECS, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVEIRA, B. ; DINIZ, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> . SATD Hardware Architecture Based on 8x8 Hadamard Transform for HEVC Encoder. In: IEEE International Conference on Electronics, Circuits, and Systems, 2015, Cairo. Proceedings of the 22th ICECS, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OLIVEIRA, J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Energy-Efficient Gaussian Filter for Image Processing Using Approximate Adder Circuits. In: IEEE International Conference on Electronics, Circuits, and Systems, 2015, Cairo. Proceedings of the 22th ICECS, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUIDOTTI, V. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> . Floating-Point Adaptive Filter Architectures for the Cancelling of Harmonics Power Line Interference. In: IEEE International Conference on Electronics, Circuits, and Systems, 2015, Cairo. Proceedings of the 22th ICECS, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Power Efficient 2-D Rounded Cosine Transform with Adder Compressors for Image Compression. In: IEEE International Conference on Electronics, Circuits, and Systems, 2015, Cairo. Proceedings of the 22th ICECS, 2015. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GIACOMELLI, T. ; PAIM, G. ; <b>COSTA, E. A. C.</b> ; LOPES, C. D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Exploiting the Number of Coefficients and the Number of Bits for the Efficient FPGA-Based FIR Filters Design. In: 29th South Symposium on Microelectronics, 2014, Alegrete. Proceedings of 29th SIM, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pontes, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> . Study and Development of an Unmanned Aerial Vehicle (UAV). In: 29th South Symposium on Microelectronics, 2014, Alegrete. Proceedings of the 29th SIM, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GHISSONI, S. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> . Implementation of Power Efficient Multicore FFT Datapaths by Reordering the Twiddle Factors. In: 22nd IFIP/IEEE International Conference on Very Large Scale Integration, 2014, Playa del Carmen, México. Proceedings of the 22nd VLSI-SoC, 2014. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; <b>COSTA, E. A. C.</b> ; GHISSONI, S. . Reducing the Hamming Distance of Encoded FFT Twiddle Factors Using Improved Heuristic Algorithms. In: 4th IEEE Latin American Symposium on Circuits and Systems, 2013, Cusco. Proceedings of 4th IEEE LASCAS, 2013. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Seibel, G. ; ITTURRIET, F. P. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Fixed-Point Adaptive Filter Architecture for the Harmonics Power Line Interference Cancelling. In: 4th IEEE Latin American Symposium on Circuits and Systems, 2013, Cusco. Proceedings of 4th LASCAS, 2013. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RAHMEIER, J. G. N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; GHISSONI, S. ; <b>COSTA, E. A. C.</b> . Power Optimization of FIR Filters through the Coefficients Reordering using Anedma Heuristic. In: XXVIII South Symposium on Microelectronics, 2013, Porto Alegre. Proceedings of XXVIII SIM 2013, 2013. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pieper, L. ; <b>COSTA, E. A. C.</b> ; MONTEIRO, J. C. . Combination of Radix-2m Multiplier Blocks and Adder Compressors for the Design of Efficient 2?s Complement 64-bit Array Multipliers. In: 26th Symposium on Integrated Circuits and Systems Design, 2013, Curitiba. Proceedings of SBCCI 2013, 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7105968884912136" target="_blank">Matzenauer, M.</a> . Gray Encoded Fixed-Point LMS Adaptive Filter Architecture for the Harmonics Power Line Interference Cancelling. In: 26th Symposium on Integrated Circuits and Systems Design, 2013, Curitiba. Proceedings of SBCCI 2013, 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Exploration of Tradeoffs in the Design of Integer Cosine Transforms for Image Compression. In: 21st European Conference on Circuit Theory and Design, 2013, Dresden. Proceedings of ECCTD2013, 2013. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RAHMEIER, J. G. N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; GHISSONI, S. ; <b>COSTA, E. A. C.</b> . Reducing Switching Activity in FIR Filters by Reordering the Coefficients Through the Use of Improved Heuristic Algorithms. In: IEEE International Conference on Electronics, Circuits, and Systems, 2013, Abu Dhabi. Proceedings of ICECS2013, 2013. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Design of an Efficient FPGA-Based Interference Canceller Structure Using NLMS Adaptive Algorithm. In: IEEE International Conference on Electronics, Circuits, and Systems, 2013, Abu Dhabi. Proceedings of ICECS2013, 2013. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; <b>COSTA, E. A. C.</b> ; GHISSONI, S. . Reducing Power Consumption in FFT Architectures by Using Heuristic-Based Algorithms for the Ordeirng of the Twiddle Factors (aceito para publicação). In: 3rd IEEE Latin American Symposium on Circuits and Systems, 2012, Playa del Carmen. 3rd IEEE LASCAS2012, 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Design of Low-Complexity Digital Finite Impulse Response Filters on FPGAs. In: Design, Auomation & Test in Europe, 2012, Dresden. DATE2012, 2012. p. 1197-1202. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7087460986903326" target="_blank">Garcia, M.</a> ; Seibel, G. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . 2-Coefficient Fixed Point Hardwired Adaptive Filtering Based on LMS Algorithm. In: XXVII South Symposium on Microelectronics, 2012, São Miguel das Missões. Proceedings of XXVII SIM 2012, 2012. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GHISSONI, S. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Reducing Area and Power in FFT Architectures Using Twiddle Factor Decomposition Approach. In: XXVII South Symposium on Microelectronics, 2012, São Miguel das Missões. Proceedings of XXVII SIM 2012, 2012. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pontes, T. ; Braga, R. ; LOPES, C. D. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . FPGA Implementation of Neural Network for EEG Signal Processing. In: XXVII South Symposium on Microelectronics, 2012, São Miguel das Missões. Proceedings of the XXVII SIM 2012, 2012. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; <b>COSTA, E. A. C.</b> ; GHISSONI, S. . Heuristic-Based Algorithms for the Ordering of Gray Encoded Twiddle Factors of FFT Architectures. In: XXVII South Symposium on Microelectronics, 2012, São Miguel das Missões. Proceedings of the XXVII SIM 2012, 2012. p. 1-4. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GHISSONI, S. ; <b>COSTA, E. A. C.</b> ; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Efficient Area and Power Multiplication Part of FFT Based on Twiddle Factor Decomposition. In: 19th IEEE International Conference on Electronics, Circuits, and Systems, 2012, Sevilha. Proceedings of the 19th IEEE ICECS 2012, 2012. p. 657-660. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Multiple Tunable Constant Multiplications: Algorithms and Applications. In: IEEE/ACM International Conference on Computer-Aided Design, 2012, San Jose, California. Proceedings of the IEEE/ACM 2012 ICCAD, 2012. p. 473-479. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/5750281" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> . Implementation of Pipelined Butterflies from Radix-2 FFT with Decimation in Time Algorithm Using Efficient Adder Compresors. In: 2nd IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. Proceedings of the 2nd LASCAS 2011, 2011. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/5750279" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <b>COSTA, E. A. C.</b> ; Agostini, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A Real Time and Power Efficient HDTV Motion Estimation Architecture Using Adder-Compressors. In: 2nd IEEE Latin American Symposium on Circuits and Systems, 2011, Bogotá. Proceedings of the 2nd LASCAS 2011, 2011. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; LAZZARI, C. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Optimization of Area in Digit-Serial Multiple Constant Multiplications at Gate-Level. In: 2011 IEEE International Symposium on Circuits and Systems - ISCAS, 2011, Rio de Janeiro. Proceedings of ISCAS 2011, 2011. p. 2737-2740. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; LAZZARI, C. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Efficient Shift-Adds Design of Digit-Serial Multiple Constant Multiplications. In: 2011 IEEE Great Lakes Symposium on VLSI - GLSVLSI, 2011, Lausanne. Proceedings of GLSVLSI 2011, 2011. p. 61-66. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Design of Low-Power Multiple Constant Multiplications Using Low-Complexity Minimum Depth Operations. In: 2011 IEEE Great Lakes Symposium on VLSI - GLSVLSI, 2011, Lausanne. Proceedings of GLSVLSI 2011, 2011. p. 79-84. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUISSONI, S. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Area and Power Optimization of Radix-2 Decimation in Time (DIT) FFT Implementation Using MCM Approach Along the Stages. In: 26th South Symposium on Microelectronics, 2011, Novo Hamburgo. 26th SIM 2011, 2011. p. 191-195. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3499616508280892" target="_blank">AGUIAR, M. S.</a> . Exploring the Use of Heuristic-Based Algorithms for the Ordering and Partitioning of Coefficients for Low Power Efficient FIR Filters Realization. In: 24nd Symposium on Integrated Circuits and Systems Design, 2011, João Pessoa. Proceedings of the 24nd SBCCI2011, 2011. p. 91-96. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . A Hybrid Algorithm for the Optimization of Area and Delay in Linear DSP Transforms. In: 19th IEEE/IFIP International Conference on VLSI and System-on-Chip, 2011, Hong Kong. Proceedings of the 19th VLSI-SoC2011, 2011. p. 148-153. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . High Performance Haar Wavelet Transform Architecture. In: 20th European Conference on Circuit, Theory, and Design, 2011, Linköping. Proceedings of the 20th ECCTD2011, 2011. p. 617-620. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Optimization of Gate-Level Area in High Throughput Multiple Constant Multiplications. In: 20th European Conference on Circuit, Theory, and Design, 2011, Linköping. Proceedings of the 20th ECCTD2011, 2011. p. 609-612. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GHISSONI, S. ; <b>COSTA, E. A. C.</b> ; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Combination of Constant Matrix Multiplication and Gate-Level Approaches for Area and Power Efficient Hybrid Radix-2 DIT FFT Realization. In: IEEE 18th International Conference on Electronics, Circuits and Systems, 2011, Beirute. Proceedings of the ICECS'2011, 2011. p. 567-570. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <b>COSTA, E. A. C.</b> . Architectural Exploration in the Butterflies of the Radix-2 Decimation in Time FFT Algorithm. In: XVI Iberchip Workshop, 2010, Foz do Iguaçu. Proceedings of the IWS 2010, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3499616508280892" target="_blank">AGUIAR, M. S.</a> . Heuristic-Based Algorithms for the Ordering and Partitioning of the Coefficients in FIR Filter Architectures. In: XVI Iberchip Workshop, 2010, Foz do Iguaçu. Proceedings of the XVI IWS 2010, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; Pieper, L. ; <b>COSTA, E. A. C.</b> . Efficient Pipelined Radix-2^m Wallace Multiplier. In: XVI Iberchip Workshop, 2010, Foz do Iguaçu. Proceedings of the XVI IWS 2010, 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3499616508280892" target="_blank">AGUIAR, M. S.</a> . A Tool for the Automatic Generation of the Ordering and Partitioning of Coefficients in FIR Filters. In: 25th South Symposium on Microelectronics, 2010, Porto Alegre. 25th SIM2010, 2010. p. 19-22. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Agostini, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Power Efficient Motion Estimation Architecture Using QSDS Algorithm with Dynamic Iteration Control. In: 25th South Symposium on Microelectronics, 2010, Porto Alegre. 25th SIM2010, 2010. p. 41-44. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>81. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUISSONI, S. ; <b>COSTA, E. A. C.</b> ; MONTEIRO, J. C. ; LAZZARI, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Radix-2 Decimation in Time (DIT) FFT Implementation Based on Multiple Constant Multiplication Approach. In: 25th South Symposium on Microelectronics, 2010, Porto Alegre. 25th SIM2010, 2010. p. 149-152. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>82. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> . Synthesis-Based Dedicated Radix-2 DIT Butterflies Structures for a Low Power FFT Implementation. In: 25th South Symposium on Microelectronics, 2010, Porto Alegre. 25th SIM2010, 2010. p. 153-156. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>83. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHIAVON, A. O. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Implementation of Adders Circuits Using Residue Number System - RNS. In: 25th South Symposium on Microelectronics, 2010, Porto Alegre. 25th SIM2010, 2010. p. 157-160. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>84. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DINIZ, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Performance Enhancement of H.264/AVC Intra Frame Prediction Hardware Using Efficient 4-2 and 5-2 Adder-Compressors. In: 23rd Symposium on Integrated Circuits and Systems Design, 2010, São Paulo. Proceedings of 23rd SBCCI 2010, 2010. p. 157-162. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>85. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3499616508280892" target="_blank">AGUIAR, M. S.</a> . Ordering and Partitioning of Coefficients Based on Heuristic ALgorithms for Low Power FIR Filter Realization. In: 23rd Symposium on Integrated Circuits and Systems Design, 2010, São Paulo. Proceedings of the 23rd SBCCI2010, 2010. p. 180-185. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>86. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Optimization of Area and Delay at Gate-Level in Multiple Constant Multiplications. In: 13th Euromicro Conference on Digital System Design, 2010, Lille, França. Proceedings of the 13th DSD2010, 2010. p. 3-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>87. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JACCOTTET, D. P. ; <b>COSTA, E. A. C.</b> ; AKSOY, L. ; FLORES, P. ; MONTEIRO, J. C. . Design of Low-Complexity and High-Speed Digital Finite Impulse Response Filters. In: 18th IEEE/IFIP International Conference on VLSI and System-on-Chip, 2010, Madri, Espanha. Proceedings of the 18th VLSI-SOC2010, 2010. p. 292-297. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>88. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Fast Forward and Inverse Transforms for the H.264/AVC Standard Using Hierarchical Adder Compressors. In: 18th IEEE/IFIP International Conference on VLSI and System-on-Chip, 2010, Madri, Espanha. Proceedings of the VLSI-SOC2010, 2010. p. 310-315. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>89. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUISSONI, S. ; <b>COSTA, E. A. C.</b> ; LAZZARI, C. ; MONTEIRO, J. C. ; AKSOY, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Radix-2 Decimation in Time (DIT) Implementation Based on a Matrix-Multiple Constant Multiplication Approach. In: 17th IEEE International Conference on Electronics, Circuits, and Systems, 2010, Atenas. Proceedings of the 17th ICECS, 2010. p. 859-862. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>90. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7105968884912136" target="_blank">Matzenauer, M.</a> ; Roschild, J. ; Pieper, L. ; Porto, D. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . FIR Filter Optimization by Using Efficient Array Multiplier and Coefficient Ordering. In: XV Iberchip Workshop, 2009, Buenos Aires. Proceedings of the XV IWS 2009, 2009. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>91. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; Marcelo, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> . Paralle-Prefix Adders Applied to Adder Compressors. In: XV Iberchip Workshop, 2009, Buenos Aires. Proceedings of the XV IWS 2009, 2009. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>92. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; Porto, D. ; <b>COSTA, E. A. C.</b> . Design of Low Complexity Digital FIR Filters. In: 22nd Symposium on Integrated Circuits and Systems Design - SBCCI, 2009, Natal. Proceedings of the SBCCI 2009, 2009. p. 271-276. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>93. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, M.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . High Performance Motion Estimation Architecture Using Efficient Adder-Compressors. In: 22nd Symposium on Integrated Circuits and Systems Design-SBCCI, 2009, Natal. Proceedings of SBCCI 2009, 2009. p. 69-74. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>94. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> . Architectural Exploration of Forward 4x4 Hadamard Transform Applied to H.264/AVC Video Compression Standard. In: 17th IFIP/IEEE International Conference on Very Large Scale Integration-VLSI-SoC, 2009, Florianópolis. Proceedings of the 17th VLSI-SoC, 2009. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>95. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0927925376030377" target="_blank">Monteiro, E. R.</a> ; Porto, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a> ; <b>COSTA, E. A. C.</b> ; Pilla, M. L. . Modelagem de Circuitos Quânticos em VHDL. In: XXXII Congresso Nacional de Matemática Aplicada e Computacional-CNMAC, 2009, Cuiabá. Proceedings of the XXXII CNMAC, 2009. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>96. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0927925376030377" target="_blank">Monteiro, E. R.</a> ; Porto, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a> ; <b>COSTA, E. A. C.</b> ; Pilla, M. L. . Simulação Quântica em VHDL: Um Estudo de Caso Baseado no Algoritmo de Deutsch. In: XXXV Conferência Latino-Americana de Informática, 2009, Pelotas. Proceedings of the XXXV CLEI, 2009. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>97. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, V. ; DAITX, F. F. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Design Flow for the Generation of Optimized FIR Filters. In: 16th IEEE International Conference on Electronics, Circuits and Systems, 2009, Hammamet. Proceedings of the 16th ICECS, 2009. p. 1000-1003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>98. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Power Efficient Architecture for Motion Estimation Using the New QSDS-DIC Algorithm. In: 16th IEEE International Conference on Electronics, Circuits and Systems, 2009, Hammamet. Proceedings of the 16th ICECS, 2009. p. 331-334. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>99. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pieper, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . Efficient Dedicated Structures for the Radix-16 Multiplication. In: XIV Iberchip Workshop, 2008, Puebla. Proceedings of XIV Iberchip. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>100. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pieper, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . New Dedicated Architectures for the Radix-16 Multiplication. In: XXIII South Sympoisum on Microelectronics, 2008, Bento Gonçalves. XXIII SIM, 2008. v. 1. p. 105-108. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>101. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo, A. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Development of Low Power Architectures for H.264/AVC Video Compression Standard. In: XXIII South Symposion on Microelectronics, 2008, Bento Gonçalves. XXIII SIM, 2008. v. 1. p. 109-112. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>102. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Porto, D. ; Pieper, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . RAMAGT - A Tool for Automatic Generation of Radix-2m Array Multipliers. In: 8th Microelectronic Student Forum - SForum 2008, 2008, Gramado. Proceedings of the 8th Microelectronic Student Forum, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>103. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/4746944" target="_blank"></a>DAITX, F. F. ; ROSA, V. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . VHDL Generation of Optimized FIR Filters. In: 2nd International Conference on Signals, Circuits and Systems, 2008, Hammamet. Proceedings of the 2nd SCS 2008, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>104. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/4746936" target="_blank"></a>Pieper, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . Efficient Dedicated Multiplication Blocks for 2´s Complement Radix-16 and Radix-256 Array Multipliers. In: 2nd International Conference on Signals, Circuits and Systems, 2008, Hammamet. Proceedings of the 2nd SCS 2008, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>105. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0927925376030377" target="_blank">Monteiro, E. R.</a> ; JACCOTTET, D. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a> ; <b>COSTA, E. A. C.</b> ; COSTA, A. C. R. ; Pilla, M. L. . Aplicando a Biblioteca qExVHDL na Descrição de Circuitos Quânticos. In: 3o Workshop de Nanociências, 2008, Santa Maria. Anais do 3o Workshop de Nanociências da UNIFRA, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>106. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0927925376030377" target="_blank">Monteiro, E. R.</a> ; JACCOTTET, D. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a> ; <b>COSTA, E. A. C.</b> ; COSTA, A. C. R. . Aplicando a Linguagem VHDL na Descrição de Circuitos Quânticos. In: Congresso Nacional de Matemática Aplicada e Computacional, 2008, Belém. XXXI CNMAC, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>107. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0927925376030377" target="_blank">Monteiro, E. R.</a> ; JACCOTTET, D. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a> ; <b>COSTA, E. A. C.</b> ; COSTA, A. C. R. ; Pilla, M. L. . Interpretação do Interferômetro Quântico de Mach-Zehnder e Aplicação da biblioteca qExVHDL na Descrição do Circuito. In: VIII Simpósio de Informática do Planalto Médio, 2008, Passo Fundo. Anais do VIII SIPM, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>108. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0927925376030377" target="_blank">Monteiro, E. R.</a> ; JACCOTTET, D. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a> ; <b>COSTA, E. A. C.</b> ; COSTA, A. C. R. ; Pilla, M. L. . Towards description language of quantum circuits. In: Quantum Optics IV, 2008, Florianópólis. Proceedings of the Quantum Optics IV, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>109. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0927925376030377" target="_blank">Monteiro, E. R.</a> ; JACCOTTET, D. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a> ; <b>COSTA, E. A. C.</b> ; COSTA, A. C. R. ; Pilla, M. L. . Aplicação da Biblioteca {qExVHDL} na Descrição do Interferômetro de Mach-Zehnder. In: Encuentro Chileno de Computación, 2008, Punta Arenas - Chile. Jornadas Chilenas de Computación, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>110. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0927925376030377" target="_blank">Monteiro, E. R.</a> ; JACCOTTET, D. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a> ; <b>COSTA, E. A. C.</b> ; COSTA, A. C. R. ; Pilla, M. L. . Descrição de Circuitos Quânticos em VHDL. In: Encontro Regional de Matemática Aplicada e Computacional, 2008, Pelotas. ERMAC 2008, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>111. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Porto, D. ; Roschild, J. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . RAMAGT-Radix-2^m Array Multipliers Automatic Generation Tool. In: XXIII South Symposium on Microelectronics, 2008, Bento Gonçalves. XXIII SIM, 2008. v. 1. p. 65-68. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>112. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Effect of Number Representation on the Achievable Minimum Number of Operations in Multiple Constant Multiplications. In: IEEE Workshop on Signal Processing Systems, 2007, Shanghai. Proceedings of the SIPS 07, 2007. p. 424-429. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>113. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Minimum Number of Operations under a General Number Representation. In: 18th European Conference on Circuit Theory and Design, 2007, Sevilha. Proceedings of the ECCTD 2007, 2007. p. 252-255. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>114. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Optimization of Area in Digital FIR Filters using Gate-Level Metrics. In: 44th Design Automation Conference, 2007, San Diego. Proceedings of DAC 07, 2007. p. 669-674. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>115. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, V. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Design Optimization Techniques for High Performance Parallel FIR Filters in FPGA. In: XII Iberchip Workshop - IWS´2006, 2006, San Jose. Proceedings of the XII Iberchip Workshop, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>116. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, V. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A High Performance Parallel FIR Filters Generation Tool. In: 17th IEEE International Workshop on Rapid System Prototyping, 2006, Chania. Proceedings of the 17th IEEE International Workshop on Rapid System Prototyping, 2006. p. 216-222. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>117. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . Optimization of Area under a Delay Constraint in Digital Filter Synthesis using SAT-Based Integer Linear Programming. In: 43rd Design Automation Conference (DAC2006), 2006, San Francisco, California. Proceedings of the 43rd Design Automation Conference, 2006. p. 669-674. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>118. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; FLORES, P. ; MONTEIRO, J. C. . Exploiting General Coefficient Representation for the Optimal Sharing of Partial Products in MCMs. In: SBCCI 2006, 2006, Ouro Preto, Minas Gerais. Proceedings of the SBCCI. p. 161-166. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>119. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AKSOY, L. ; <b>COSTA, E. A. C.</b> ; FLORES, P. ; MONTEIRO, J. C. . ASSUMEs: Heuristic Algorithms for Optimization of Area and Delay in Digital Filter Synthesis. In: 13th IEEE International Conference on Electronics, Circuits and Systems (aceito para publicação), 2006, Nice, França. Proceedings of the 13th ICECS. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>120. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, V. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A VHDL Generation Tool for Optimized Parallel FIR Filters. In: 2006 IFIP International Conference on Very Large Scale Integration, 2006, Nice, França. Proceedings of the VLSI-SoC 2006. p. 134-139. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>121. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5944339389025978" target="_blank">FOSTER, D.</a> ; ARDIZZONE, N. ; FONSECA, M. R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> . Low Power Dedicated Datapaths for LMS Adaptive Filter. In: VI Microelectronics Student Forum, 2006, Ouro Preto. Proceedings of the VI SFORUM, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>122. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5944339389025978" target="_blank">FOSTER, D.</a> ; ARDIZZONE, N. ; FONSECA, M. R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> . Arquiteturas Dedicadas de Filtro Adaptativo LMS de Baixa Potência. In: XXI Congresso Regional de Iniciação Científica e Tecnológica em Engenharia - CRICTE, 2006, Ijuí. Anais do XXI CRICTE, 2006. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>123. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MOTA JUNIOR, A. ; BRAGA, M. P. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J. L.</a> . Automatic Layout Generation of 2's Complement Multipliers in CMOS Technology. In: XI Iberchip Workshop - IWS'2005, 2005, Salvador. Proceedings of the XI Iberchip Workshop, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>124. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b>COSTA, E. A. C.</b> . Coefficient Optimizations for High Performance Parallel FIR Filters in FPGAs. In: XI Iberchip Workshop - IWS'2005, 2005, Salvador. Proceedings of the XI Iberchip Workshop, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>125. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FONSECA, M. R. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . Performance Optimization of Radix-2m Multipliers Using Carry Save Adders. In: XI Iberchip Workshop - IWS'2005, 2005, Salvador. Proceedings of the XI Iberchip Workshop, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>126. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b>COSTA, E. A. C.</b> . An Optimized Parallel FIR Synthesis Tool. In: 20th South Symposium on Microelectronics, 2005, Santa Cruz do Sul. Proceedings of the 20th South Symposium on Microelectronics, 2005. p. 27-30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>127. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MOTA JUNIOR, A. ; BRAGA, M. P. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J. L.</a> . Development of an Automatic Regular Layout Generator of 2s Complement multipliers in CMOS Technology. In: South Symposium on Microelectronics, 2005, Santa Cruz do Sul. Proceedings of the 20th South Symposium on Microelectronics, 2005. p. 109-112. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>128. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; FLORES, P. ; MONTEIRO, J. C. . Maximal Sharing of Partial Terms in MCM under Minimal Signed Digit Representation. In: European Conference on Circuit Theory and Design, 2005, Cork-Ireland. Proceedings of the European Conference on Circuit Theory and Design, 2005. v. II. p. 221-224. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>129. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FONSECA, M. R. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . Design of a Radix-2^m Hybrid Array Multiplier Using Carry Save Adder. In: 18th Symposium on Integrated Circuits and Systems Design, 2005, Florianópolis. Proceedings of the SBCCI 2005, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>130. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, V. ; <b>COSTA, E. A. C.</b> ; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Performance Evaluation of CSE Optimization Techniques Applied to Efficient ASIC and FPGA FIR Filters. In: 48th IEEE International Midwest Symposium on Circuits and Systems, 2005, Cincinnati, Ohio. Proceedings of the 48th Midwest Symposium, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>131. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LONDERO, L. ; <b>COSTA, E. A. C.</b> ; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A Comparison of Layout Implementations of Pipelined and Non-Pipelined Signed Radix-4 Array Multiplier and Modified Booth Multiplier Architectures. In: 13th IFIP VLSI SoC Conference, 2005, Perth, Australia. Proceedings of the 13th IFIP VLSI SoC Conference, 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>132. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FLORES, P. ; MONTEIRO, J. C. ; <b>COSTA, E. A. C.</b> . An Exact Algorithm for the Maximal Sharing of Partial Terms in Multiple Constant Multiplications. In: International Conference on Computer Aided Design, 2005, San Jose, California. Proceedings of the ICCAD 2005, 2005. p. 13-16. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>133. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LONDERO, L. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> ; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Array Hybrid Multiplier versus Modified Booth Multiplier: Comparing Area and Power Consumption of Layout Implementations of Signed Radix-4 Architectures. In: 2004 IEEE International Midwest Synposium on Circuits and Systems, 2004, Hiroshima. Proceedings of MWSCAS 2004, 2004. v. 2. p. 213-216. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>134. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, V. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . An Improved Synthesis Method for Low Power Hardwired FIR Filters. In: 17th Symposium on Integrated Circuits and System Design, 2004, Ipojuca-Pernambuco. Proceedings of the 17th Symposium on Integrated Circuits and System Design, 2004. p. 237-241. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>135. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PORTELA, J. ; <b>COSTA, E. A. C.</b> ; MONTEIRO, J. C. . Optimal Combination of Number of Taps and Coefficient Bit-Width for Low Power FIR Filter Realization. In: The 16th European Conference on Circuits Theory and Design - ECCTD'03, 2003, Kraków. Proceedings of the European Conference on Circuits Theory and Design, 2003. p. 145-148. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>136. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . A New Pipelined Array Architecture for Signed Multiplication. In: 16th Symposium on Integrated Circuits and System Design, 2003, São Paulo. Proceedings of the Symposium on Integrated Circuits and System Design, 2003. p. 65-70. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>137. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Gray Encoded Arithmetic Operators Applied to FFT and FIR Dedicated Datapaths. In: 12th International Conference on Very Large Scale Integration, 2003, Darmstadt. Proceedings of the 12th VLSI-SOC Conference, 2003. p. 307-312. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>138. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, L. ; BOSCHETTI, M. ; HERNANDEZ, E. ; SOARES, A. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Designing Two Parallel Multiplier Architectures for DSP. In: Student Forum 2003 - Chip in Sampa, 2003, São Paulo. Student Forum 2003 - Chip in Sampa, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>139. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LONDERO, L. ; BOSCHETTI, M. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a> . Comparing 2's Complement Multipliers with Binary and Hybrid Operand Encoding. In: Student Forum 2003 - Chip in Sampa, 2003, São Paulo. Student Forum 2003 - Chip in Sampa, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>140. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Low Power Architectures for FFT and FIR Dedicated Datapaths. In: The 46th IEEE International Midwest Symposium on Circuits and Systems, 2003, Cairo. Proceedings of the 46th IEEE International MWSCAS, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>141. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A New Architecture for Signed Radix-2^m Pure Array Multipliers. In: IEEE International Conference on Computer Design, 2002, Freiburg. Proceedings of the ICCD, 2002. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>142. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A New Architecture for 2´s Complement Gray Encoded Array Multiplier. In: Symposium on Integrated Circuits and Systems Design, 2002, Porto Alegre. Proceedings of the SBCCI. Los Alamitos: IEEE Computer Society, 2002. p. 14-19. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>143. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Power Optimization Using Coding Methods on Arithmetic Operators. In: IEEE International Symposium on Signal Circuits and Systems, 2001, Iasi. Proceedings of the SCS01, 2001. p. 505-508. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>144. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Power Efficient Arithmetic Operand Encoding. In: SBCCI2001, 2001, Pirenópolis. Proceedings of the XIV Symposium on Integrated Circuits and Systems Design, 2001. p. 201-206. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>145. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; et al. . Modeling of Short Circuit Power Consumption Using Timing-Only Logic Cell Macromodels. In: Symposium on Integrated Circuits and Systems Design, 2000, Manaus. Proceedings of the SBCCI. Los Alamitos: IEEE Computer Society, 2000. p. 222-227. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>146. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Dynamic and Short-Circuit Power Consumption Estimation in CMOS Digital Circuits. In: Seminário Interno de Microeletrônica, 1999, Pelotas. SIM 99 - XIV Microelectronics Seminar. Pelotas-RS, 1999. p. 127-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>147. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; SUZIM, A. A. ; ROEHE, E. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Comparação de velocidade e potência de circuitos multiplicadores. In: IBERCHIP, 1999, Lima. Quinto Workshop IBERCHIP. Lima-Perú, 1999. p. 230-237. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>148. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; FERREIRA, F. ; FLIMA ; FRAGOSO, J. ; BUSS, M. ; BARCELOS, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9490140425711272" target="_blank">SANTOS, R.</a> ; SERRA, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0296622203426132" target="_blank">ROCHOL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . LAWAI: Uma alternativa para a interligação de LAN's a grande distância. In: IBERCHIP, 1999, Lima. Quinto Workshop IBERCHIP. Lima-Perú, 1999. p. 325-333. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>149. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FRAGOSO, J. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0296622203426132" target="_blank">ROCHOL, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a> . Specification and Design of an Ethernet Interface Soft IP. In: SBCCI 99, 1999, Natal. XII Symposium on Integrated Circuits and Systems Design. Natal - RN, 1999. p. 216-219. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>150. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAULA, L. S. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Desenvolvimento de um Sistema de Automação para Controle de um Braço Mecânico. In: CRICTE 97, 1997, Porto Alegre. Anais do XIII Congresso Regional de Iniciação Científica. Porto Alegre, 1997. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>151. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAULA, L. S. ; <b>COSTA, E. A. C.</b> . Sistema para Controle de Temperatura Baseado em Microcontroladores. In: V Congresso de Iniciação Científica - UCPEL, UFPEL, FURG, 1996, Pelotas. Anais do V Congresso de Iniciação Científica. Pelotas, 1996. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>152. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9085919442313408" target="_blank">ROCHA NETO, J. S.</a> ; LEAL, J. W. P. ; PERKUSICH, A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6322106621770962" target="_blank">DEEP, G. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4016576596215504" target="_blank">FREIRE, R. C. S.</a> ; LIMA, A. M. N. ; <b>COSTA, E. A. C.</b> . An Intelligent PC Plug-In Board for Versatile Process Monitoring. In: IMIC 91 - Design of Instrumentation for Process Application, 1991, Kobe. Proceedings of IMIC 91. Kobe - Japão, 1991. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>153. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MORAES, M. E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6322106621770962" target="_blank">DEEP, G. S.</a> ; FREIRE, R. S. . Desenvolvimento de um Registrador de Perturbações nos Sistemas Elétricos. In: 8o Congresso Brasileiro de Automática - CBA, 1990, Belém. Anais do 8o Congresso Brasileiro de Automática - CBA. Belém -PA, 1990. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, M. M. A. ; <b>COSTA, E. A. C.</b> ; DINIZ, CLÁUDIO MACHADO . Exploração de Topologias de Circuitos Somadores para Somadores Aproximados. In: Salão Universitário UCPel, 2017, Pelotas. Anais do Salão Universitário UCPel 2017, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBES, M. ; <b>COSTA, E. A. C.</b> ; PAIM, G. . Implementação em Hardware Dedicado de Algoritmos de Mapeamento de Tons. In: Salão Universitário UCPel, 2017, Pelotas. Anais do Salão Universitário UCPel 2017, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SAPPER, A. N. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Exploração Arquitetural do Algoritmo CORDIC. In: Salão Universitário UCPel, 2017, Pelotas. Anais do Salão Universitário UCPel 2017, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">STIGGER, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, E. A. C.</b> ; DINIZ, C. . Arquitetura de hardware com Configuração de Aproximação para o Cálculo da Soma das Diferenças Transformadas Absolutas. In: Salão Universitário UCPel, 2017, Pelotas. Anais do Salão Universitário UCPel 2017, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Análise de Eficiência Energética mediante Exploração de Somador Aproximado no Projeto de Filtros Digitais. In: Salão Universitário UCPel, 2016, Pelotas. Anais do Salão Universitário UCPel 2016, 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FERREIRA, R. S. ; <b>COSTA, E. A. C.</b> ; DINIZ, CLÁUDIO MACHADO . Arquiteturas de hardware de baixa potência para codificação de vídeo usando operadores aritméticos de codificação híbrida. In: Salão Universitário UCPel, 2016, Pelotas. Anais do Salão Universitário UCPel 2016, 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Pieper, L. ; OSES, J. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> . Brain Computer Interface (BCI) e Transtornos de Humor: Desenvolvimento de uma Ferramenta para o Diagnóstico e Monitoramento. In: Salão Universitário UCPel, 2016, Pelotas. Anais do Salão Universitário UCPel 2016, 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVEIRA, B. ; PAIM, G. ; DINIZ, CLÁUDIO MACHADO ; <b>COSTA, E. A. C.</b> . Exploração Arquitetural na Métrica de Similaridade SAD do Padrão de Codificação de Vídeo HEVC. In: Salão Universitário UCPel, 2016, Pelotas. Anais do Salão Universitário UCPel 2016, 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, M. M. A. ; SILVEIRA, B. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> . Exploração de Topologias de Circuitos Somadores para Compressores. In: Salão Universitário UCPel, 2016, Pelotas. Anais do Salão Universitário UCPel 2016, 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DORNELLES, R. ; PAIM, G. ; FONSECA, MATEUS BECK ; <b>COSTA, E. A. C.</b> . Uma Nova Topologia Eficiente para o Somador Compressor 4-2 Baseado em Lógica CMOS+. In: Salão Universitário UCPel, 2016, Pelotas. Anais do Salão Universitário UCPel 2016, 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; DORNELLES, R. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Uso de Somadores Compressores na Transformada Discreta de Tchebichef Aproximada para o Projeto de Sistemas Digitais Multimídia de Baixa Dissipação de Potência. In: Salão Universitário UCPel, 2016, Pelotas. Anais do Salão Universitário UCPel 2016, 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">NEUENFELD, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> . Técnicas de Otimização de Estruturas Butterfly para Arquiteturas Eficientes da Transformada Rápida de Fourier. In: Salão Universitário - UCPel, 2015, Pelotas. Anais do Salão Universitário UCPel, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHIAVON, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <b>COSTA, E. A. C.</b> . Técnicas de Otimização de Arquiteturas Dedicadas à Implementação da Transformada Aproximada do Coseno. In: Salão Universitário - UCPel, 2015, Pelotas. Anais do Salão Universitário UCPel, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RIBES, G. K. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> . Desenvolvimento de Software de Gerenciamento de Manutenção em Ambiente Hospitalar. In: salão Universitário - UCPel, 2015, Pelotas. Anais do Salão Universitário - UCPel, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA, M. M. A. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> . Desenvolvimento de Arquiteturas de Hardware para as Transformadas do Padrão de Codificação de Vídeo HEVC. In: Salão Universitário - UCPel, 2015, Pelotas. Anais do Salão Universitário UCPel, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RITTA, S. P. ; DINIZ, C. ; <b>COSTA, E. A. C.</b> . Avaliação em Software do Padrão de Codficação de Vídeo HEVC. In: Salão Universitário - UCPel, 2015, Pelotas. Anais do Salão Universitário UCPel, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SILVEIRA, B. ; <b>COSTA, E. A. C.</b> ; DINIZ, C. . Arquitetura de Hardware SATD Baseada na Transformada Hadamard 8x8 para o Padrão de Codificação HEVC. In: Salão Universitário - UCPel, 2015, Pelotas. Anais do Salão Universitário UCPel, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; MACHADO, N. P. ; OSES, J. P. ; <b>COSTA, E. A. C.</b> . Análise de Qualidade de Pêssegos por Imagem e Ultrassom. In: Salão Universitário - UCPel, 2015, Pelotas. Anais do Salão Universitário UCPel, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; MONTEIRO, J. C. . Low Power Arithmetic Operators Applied to DSP Architectures. In: IFIP International Conference on Very Large Scale Integration, 2003, Darmstadt. Proceedings of the IFIP VLSI SoC 2003, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . FIR Filter Design using Low Power Arithmetic Operators. In: DDECS2002, 2002, Brno. Proceedings of the DDECS02. Los Alamitos: IEEE Computer Society, 2002. p. 314-317. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; MONTEIRO, J. C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A New Architecture for 2´s Complement Pipelined Array Multiplier. In: IEEE International ASIC/SOC Conference, 2002, Rochester. Proceedings, 2002. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CORTES, F. ; CARDOZO, R. ; RIBEIRO, R. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Caracterização da Potência Dissipada em Operadores Aritméticos CMOS em Lógica Pré-Difundida. In: Salão de Iniciação Científica, 2000, Porto Alegre. Livro de Resumos, 2000. p. 33-33. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="ApresentacoesTrabalho"></a>Apresentações de Trabalho</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CÉSAR</a></b>. Approximate and Hybrid Arithmetic Operators for Low-Power and Dependable Hardware Architectures in H.265/HEVC Video Compression. 2019. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Codificação de Operandos para Operadores Aritméticos ? Conceitos e Aplicações. 2018. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DORNELLES, R. ; PAIM, G. ; SILVEIRA, B. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . A Power-Efficient 4-2 Adder Compressor Topology. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>. Pesquisas - Mestrado em Engenharia Eletrônica e Computação da UCPel. 2017. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DINIZ, C. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Tutorial: High Efficient Video Coding (HEVC): From Applications to Low-power Hardware Design. 2016. (Apresentação de Trabalho/Outra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; <b>COSTA, E. A. C.</b> . Using Adder Compressors for Power-Efficient 2-D Approximate Discrete Tchebichef Transform. 2016. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">PAIM, G. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, E. A. C.</b> ; BAMPI, SERGIO . A Power-Efficient Imprecise Radix-4 Multiplier applied to High Resolution Audio Processing.. 2016. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DINIZ, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> ; <b>COSTA, E. A. C.</b> . Enhancing a HEVC Interpolation Filter Hardware Architecture With Efficient Adder Compressors. 2015. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OLIVEIRA, J. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Energy-Efficient Gaussian Filter for Image Processing Using Approximate Adder Circuits. 2015. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUIDOTTI, V. ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4159828116801044" target="_blank">FONSECA, M. B.</a> . Floating-Point Adaptive Filter Architectures for the Cancelling of Harmonics Power Line Interference. 2015. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Design of an Efficient FPGA-Based Interference Canceller Structure Using NLMS Adaptive Algorithm. 2013. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RAHMEIER, J. G. N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1548855702400700" target="_blank">LUZ, A. G.</a> ; <b>COSTA, E. A. C.</b> ; GHISSONI, S. . Reducing Switching Activity in FIR Filters by Reordering the Coefficients Through the Use of Improved Heuristic Algorithm. 2013. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Construção de Projetos de Pesquisa. 1998. (Apresentação de Trabalho/Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; PAULA, L. S. . Desenvolvimento de um Sistema de Automação para Controle de Temperatura. 1996. (Apresentação de Trabalho/Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; PAULA, L. S. . Desenvolvimento de um Sistema de Automação para Controle de um Braço Mecânico. 1996. (Apresentação de Trabalho/Seminário). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="OutrasProducoesBibliograficas"></a>Outras produções bibliográficas</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FLORES, P. ; MONTEIRO, J. C. ; AKSOY, L. ; <b>COSTA, E. A. C.</b> . Multiplierless Design of Low-Complexity and High-Speed DSP Systems 2012 (poster - University Booth - DATE2012). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Low Power Arithmetic Operators Applied to DSP Architectures 2003 (poster - Ph.D. Forum at IFIP VLSI-SoC 2003). </div>
</div>
<br class="clear">
<a name="ProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Produção técnica</b>
</div>
<div class="cita-artigos">
<b><a name="AssessoriaConsultoria"></a>Assessoria e consultoria</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Edital Doutorado Sanduiche - SWE / Bolsas no Exterior. 2019. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, EDUARDO</a></b>. Editais AOE e APE FAPERGS. 2019. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, EDUARDO A. C.</a></b>. Edital Chamada CNPq N º 09/2018 - Bolsas de Produtividade em Pesquisa - PQ. 2018. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>. Edital Chamada CNPq N º 12/2016 - Bolsas de Produtividade em Pesquisa - PQ. 2016. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosTecnicos"></a>Trabalhos técnicos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Revisor de Artigos - International Symposium on Power and Timing Modeling, Optimization and Simulation. 2019. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CÉSAR</a></b>. Membro de Comitê de Programa - PATMOS2018. 2018. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CÉSAR</a></b>. Membro de Comitê de Programa do Simpósio Sul de Microeletrônica - SIM2018. 2018. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CÉSAR</a></b>. Revisor de Artigos - International Symposium on Power and Timing Modeling, Optimization and Simulation. 2018. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Revisor de Artigos - Latin American Symposium on Circuits and Systems. 2018. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Membro de Comitê de Programa - LASCAS2019. 2018. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>; DINIZ, CLÁUDIO MACHADO . Coordenação de Programa do Simpósio Sul de Mircoeletrônica. 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>. Revisor de Artigos - IEEE Latin American Symposium on Circuits and Systems. 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>. Revisor de Artigos - IEEE International Symposium on Circuits and Systems. 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>; DINIZ, C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> ; Pieper, L. ; GRANEMANN, E. ; NASCIMENTO, C. ; YAMIN, A. . Tradução de exercícios para a empresa Macnica DHW - Analog Devices. 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CÉSAR</a></b>. Membro de Comitê de Programa - LASCAS2018. 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>. Revisor de Artigos - International Symposium on Power and Timing Modeling, Optimization and Simulation. 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>. Membro de Comitê de Programa - PATMOS2017. 2017. </div>
</div>
<br class="clear">
<a name="DemaisProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Demais tipos de produção técnica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>; DINIZ, CLÁUDIO MACHADO ; ADAMATTI, D. . Editor da edição especial Número 16 da Revista Jr de Iniciação Científica em Ciências Exatas e Engenharia - ISSN 2236-0093, dos artigos selecionados do 32º Simpósio Sul de Microeletrônica.. 2017. (Editoração/Periódico). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CESAR</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Edital Fapergs 02/2014 - Pesquisador Gaúcho. 2017. (Relatório de pesquisa). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FLORES, P. ; MONTEIRO, J. C. ; <b>COSTA, E. A. C.</b> . Maximal Sharing of Partial Terms in Multiple Constant Multiplications: Analysis of an Exact Algorithm. 2005.
							(Technical Report).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a> ; SUZIM, A. A. . Estudo e Implementação de Circuitos Multiplicadores. 1999. (Relatório de pesquisa). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8544491643812450" target="_blank">CARRO, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Avaliação de Potência em Circuitos CMOS Digitais CMOS. 1999. (Relatório de pesquisa). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Produção Científica. 1998. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Linhas de Pesquisa da Universidade Católica de Pelotas.
							1998. (Desenvolvimento de material didático ou instrucional - Assessoria). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; SANTOS, J. ; CARDOSO, M. . Planejamento Energético e Ambiental dos Municípios do RS. 1993. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a> . Sistemas Digitais. 1993. (Curso de curta duração ministrado/Extensão). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="DemaisTrabalhos"></a>Demais trabalhos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 44th Design Automation Conference (revisão de artigos científicos). 2007 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 43th Design Automation Conference (revisão de artigos científicos). 2006 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. International Workshop on Power and Timing Modeling, Optimization and Simulation (revisão de artigos científicos). 2006 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. IEEE Transactions on COMPUTER-AIDED DESIGN of Integrated Circuits and Systems (revisão de artigo científico). 2006 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 42th Design Automation Conference (revisão de artigos científicos). 2005 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 20o Simpósio Sul de Microeletrônica (revisão de artigos científicos). 2005 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 41th Design Automation Conference (revisão de artigos científicos). 2004 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. IV Congresso Brasileiro de Computação (revisão de artigos científicos). 2004 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 40th Design Automation Conference (revisão de artigos científicos). 2003 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 39th Design Automation Conference (revisão de artigos científicos). 2002 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Exploração Arquitetural para a Redução do Consumo de Potência em Circuitos Lógicos (proposta de tese). 2001 (Proposta de Tese) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 38th Design Automation Conference (revisão de artigos científicos). 2001 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Técnicas para Análise e Redução de Potência a Partir de Especificações Algorítmicas e Exploração Arquitetural (exame de qualificação). 2000 (Exame de Qualificação) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. 37th Design Automation Conference (revisão de artigos científicos). 2000 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. XIII Symposium on Integrated Circuits and System Design (revisão de artigos científicos). 2000 (revisão de artigos científicos) . </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; DINIZ, C.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4323868065424676" target="_blank">SOARES, L. B.</a>.  Participação em banca de Josias Diego Martins. Experimentos em Síntese de Alto Nível Orientada à Minimização de Área e Potência. 2019. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>DA COSTA, EDUARDO ANTONIO CÉSAR</b>; DINIZ, CLÁUDIO MACHADO.  Participação em banca de Maicon Robe Ferreira. Estimação da Frequência em Sistemas Elétricos de Potência Utilizando a Filtragem Adaptativa (Qualificação de Projeto de Dissertação). 2017. Dissertação (Mestrado em Engenharia Eletrônica e Computação) - Universidade Católica de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; KLIMACH, H. D.; BRUM, R. M..  Participação em banca de Marco Antonio de Souza Madeira Terres. Arquiteturas de Conversores de Tensão para Circuitos com Múltiplas Tensões de Alimentação Ajustadas de Forma Dinâmica. 2015. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; YAMIN, A. C..  Participação em banca de Rodrigo Costa de Moura. Potencial de Reuso de Traços em Arquiteturas ARM. 2015. Dissertação (Mestrado em COMPUTAÇÃO) - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; SAWICKI, S.; BAPTISTA, D. L..  Participação em banca de Tânia Mara Ferla. Simulação Litográfica. 2014. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SUZIM, A. A.; <b>COSTA, E. A. C.</b>; ROSA, V..  Participação em banca de Cristiano Carafini Thiele. Desenvolvimento da Arquitetura Integrada dos Codificadores de Entropia Adaptativos ao Contexto CAVLC e CABAC do Padrão H.264/AVC. 2012. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; SUZIM, A. A.; SOARES, A. B..  Participação em banca de Andre Luis Del Mestre Martins. Projeto de Arquitetura de Hardware para a Binarização e Modelagem de Contextos para o CABAC do Padrão de Compressão de Vídeo H.264/AVC. 2011. Dissertação (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; Kastensmidt, F.; RIBAS, R. P..  Participação em banca de Fábio Leandro Walter. Técnicas de Baixo Consumo para Módulos de Hardware de Codificação de Vídeo H.264. 2011. Dissertação (Mestrado em Microeletrônica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FURTADO, J. C.; KREUTZ, M. E.; <b>COSTA, E. A. C.</b>; Molz, R..  Participação em banca de Cristiano Rosa dos Santos. Redução do Consumo de Potência de Circuitos Integrados Utilizando Esquemas de Codificação em Conjunto com a Ferramenta Orion. 2010. Dissertação (Mestrado em Sistemas e Processos Industriais) - Universidade de Santa Cruz do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>.  Participação em banca de Christian Puhlmann Brackmann. Usabilidade para TV Digital (andamento - Dissertação de Mestrado I). 2009. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Universidade Católica de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; Kastensmidt, F.; Roesler, V..  Participação em banca de Marcelo Schiavon Porto. Arquiteturas de Hardware de Baixo Custo e Alto Desempenho para a Estimação de Movimento em Vídeos HDTV. 2008. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; SUZIM, A. A.; Kastensmidt, F..  Participação em banca de Roger Endrigo Carvalho Porto. Desenvolvimento Arquitetural para Estimação de Movimento de Blocos de Tamanhos Variáveis Segundo o Padrão H.264/AVC de Compressão de Vídeo Digital. 2008. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a>; <b>COSTA, E. A. C.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a>.  Participação em banca de Leonardo Londero de Oliveira. Prototipação e Análise de Circuitos Multiplicadores Array de Baixo Consumo. 2005. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Santa Maria. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Teses de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>DA COSTA, EDUARDO ANTONIO CÉSAR</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a>; GIMENEZ, S. P.; FERREIRA, P. M..  Participação em banca de Fábio Batagin Armelin. A Strategy for Soft-Error Vulnerability Estimation Using the Single-Event Transient Susceptibilities of Each Gate. 2019. Tese (Doutorado em Engenharia Eletrônica e Computação)  - Instituto Tecnológico de Aeronáutica. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TODRI-SANIAL, A.; <b>COSTA, E. A. C.</b>; WIRTH, G. I..  Participação em banca de Cristiano Lopes dos Santos. Heat Dissipation and Thermal Analysis for 3D ICs. 2014. Tese (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a>; <b>COSTA, E. A. C.</b>; CAMPOS, A.; NUNES, R. C..  Participação em banca de Leonardo Londero de Oliveira. Algoritmo de Localização em Hardware para Redes de Sensores sem Fio Móveis. 2009. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; SUZIM, A. A.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a>.  Participação em banca de José Carlos Sant' Anna Palma. Reduzindo o Consumo de Potência em Networks-on-Chip através de Esquemas de Codificação de Dados. 2007. Tese (Doutorado em Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Qualificações de Doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; SAMPAIO, F.; SUZIM, A. A..  Participação em banca de Dieison Soares Silveira. Uso Eficiente de Memórias em Codificadores de Vídeo: Arquiteturas e Algoritmos para Ultra-Alta Definição em Dispositivos Móveis. 2019. Exame de qualificação (Doutorando em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TODRI-SANIAL, A.; <b>COSTA, E. A. C.</b>; WIRTH, G. I..  Participação em banca de Cristiano Lopes dos Santos. Heat Dissipation and Thermal Analysis for 3D ICs. 2014. Exame de qualificação (Doutorando em Microeletrônica)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a>; SUZIM, A. A..  Participação em banca de Claudio Machado Diniz. Dedicated and Reconfigurable Hardware Accelerators for High Efficiency Video Coding Standard. 2014. Exame de qualificação (Doutorando em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, J. B.</a>; MONTEIRO, J. C.; <b>COSTA, E. A. C.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R.</a>; NUNES, R. C.; BARATTO, G..  Participação em banca de Leonardo Londero de Oliveira. Desenvolvimento em Hardware de um Algoritmo de Localização para Redes de Sensores Móveis. 2009. Exame de qualificação (Doutorando em Engenharia Elétrica)  - Universidade Federal de Santa Maria. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalhos de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; FRANCO, D. T..  Participação em banca de Vanessa Prediger.Otimização de hardware no operador da FFT.
							2019. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; PALOMINO, D..  Participação em banca de Patricia Ucker.Circuitos Divisores Digitais.
							2018. Trabalho de Conclusão de Curso (Graduação em Engenharia Eletrônica)  - Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; Pieper, L..  Participação em banca de Jonatas Mathies Roschild.Implementação de Hardware Dedicado para o Algoritmo da Transformada Rápida de Fourier.
							2010. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; CAVA, R. A..  Participação em banca de Juliano Rosinha Barboza.SAT - Sistema Automatizado para Testes Especificação e Desenvolvimento.
							2009. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a>; <b>COSTA, E. A. C.</b>; Pilla, M. L..  Participação em banca de Eduarda Rodrigues Monteiro.qExVHDL - Uma Modelagem de Circuitos Quânticos Utilizando VHDL.
							2009. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Universidade Católica de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3283691152621834" target="_blank">REISER, R.</a>; Pilla, M. L.; <b>COSTA, E. A. C.</b>.  Participação em banca de Eduarda Rodrigues Monteiro.Descrição de Circuitos Quânticos em VHDL.
							2008. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Universidade Católica de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a>.  Participação em banca de Julio Cesar Mesquita Ruzicki.Osciloscópio Digital via PC - ODPC.
							2007. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a>.  Participação em banca de Rafael dos Santos Ponte Gebert.Simulador de Pacientes Digital SPD.
							2007. Trabalho de Conclusão de Curso (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. </div>
</div>
<br class="clear"><br class="clear" /><a name="ParticipacaoBancasComissoes"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de comissões julgadoras</b>
</div>
<div class="cita-artigos">
<b>Concurso público</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DINIZ, C.; PEREZ, F.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2722601824277488" target="_blank">ALMEIDA, S. J. M.</a>; <b>COSTA, E. A. C.</b>. Banca avaliadora do conteúdo técnico e didático, no processo seletivo para docente - área Inteligência Computacional..
							2018. Universidade Católica de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; BARATTO, G.; MACHADO, R.. Concurso público à classe de professor adjunto na área de hardware.
							2011. Universidade Federal de Santa Maria. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Tavares, Maurício; <b>COSTA, E. A. C.</b>; Duarte, Cláudio. Concurso público para professor assistente da área de Sistemas Digitais e Microprocessadores.
							2010. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RECH, CASSIANO; <b>COSTA, E. A. C.</b>; da COSTA, CARLOS. Concurso público para professor Assistente na área Circuitos Elétricos e Eletrônicos. Automação Industrial.
							2010. Universidade Federal do Pampa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BARATTO, G.; Molz, R.; <b>COSTA, E. A. C.</b>; STEIN, B.. Banca Examinadora para Concurso Público para Professor Adjunto na Área de Circuitos e Sistemas Digitais.
							2009. Universidade Federal de Santa Maria. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>COSTA, E. A. C.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Agostini, L.</a>; Kaiser, P.. Banca avaliadora no concurso público para provimento do cargo de Professor.
							2008. Universidade Federal do Pampa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ferrari, F.; Kakuno, E.; <b>COSTA, E. A. C.</b>. Banca avaliadora no concurso público para provimento do cargo de Professor.
							2008. Universidade Federal do Pampa. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">15th IEEE International NEWCAS Conference. A Power-Efficient 4-2 Adder Compressor Topology. 2017. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">14th IEEE International New Circuits and Systems Conference. Using Adder Compressors for Power-Efficient 2-D Approximate Discrete Tchebichef Transform. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">23rd IEEE International Conference on Electronics Circuits and Systems. A Power-Efficient Imprecise Radix-4 Multiplier applied to High Resolution Audio Processing. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE 13th International New Circuits and Systems Conference (NEWCAS). Enhancing a HEVC Interpolation Filter Hardware Architecture With Efficient Adder Compressors. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics, Circuits, and Systems. Floating-Point Adaptive Filter Architectures for the Cancelling of Harmonics Power Line Interference. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics, Circuits, and Systems. Energy-Efficient Gaussian Filter for Image Processing Using Approximate Adder Circuits. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics, Circuits, and Systems. Design of an Efficient FPGA-Based Interference Canceller Structure Using NLMS Adaptive Algorithm. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics, Circuits, and Systems. Reducing Switching Activity in FIR Filters by Reordering the Coeffi cients Through the Use of Improved Heuristic Algorithm. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Seminário interno com o grupo de pesquisa do INESC-ID.Efficient Arithmetic Operators Appliedo to DSP Architectures. 2011. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">22nd Symposium on Integrated Circuits and Systems Design.Design of Low Complexity Digital FIR Filters.
							2009. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">II Escola de Microeletrônica Nordeste.Aspectos de Consumo de Potência em Circuitos Digitais CMOS. 2009. (Seminário). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">1a Jornada de Atualização em Computação.Aspectos de Consumo de Potência em Circuitos Digitais CMOS. 2008. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI.
							2008. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XIII Semana Acadêmica da CIência da Computação da URI.Aspectos de Consumo de Potência em Circuitos Digitais CMOS. 2008. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XXIII South Microelectronics Symposium.chair na Sessão - CAD Tools and Digital Design.
							2008. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI.
							2007. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI.
							2006. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VIII Escola de Microeletrônica.EMICRO 2006.
							2006. (Encontro). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI.
							2005. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI.
							2004. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP International Conference on Very Large Scale Integration. IFIP VLSI-SOC Conference. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI2003.16th Symposium on Integrated Circuits and System Design.
							2003. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ICCD2003. International Conference on Circuits Design. 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI2002.15th Symposium on Integrated Circuits and System Design.
							2002. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SBCCI 2001.14th Symposium on Integrated Circuits and System Design.
							2001. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">5o IBERCHIP.Quinto Workshop IBERCHIP. 1999. (Outra). 
					</div>
</div>
<br class="clear">
</div>
<a name="OrganizacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Coordenador geral da 21a Escola Sul de Microeletrônica e 34o Simpósio Sul de Microeletrônica. 2019. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DINIZ, C. ; <b>COSTA, E. A. C.</b> . Coordenador de Programa do Simpósio Sul de Microeletrônica. 2017. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">COSTA, E. A. C.</a></b>. Congresso de Iniciação Científica - UCPEL, UFPEL, FURG. 1998. (Congresso). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacaoemandamento"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões em andamento</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5923700265536821'><img src='images/curriculo/logolattes.gif' /></a>Morgana Macedo Azevedo da Rosa. Tecnicas de Reduçao de Potencia em Circuitos Multiplicadores Precisos e Aproximados.
						Início: 2019.
						Dissertação (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9155757924295341'><img src='images/curriculo/logolattes.gif' /></a>Henrique Bestani Seidel. Exploração de técnicas para a implementação de arquitetura eficiente de transformada Wavelet.
						Início: 2018.
						Dissertação (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rodrigo Blanke Lambrecht. Exploração de técnicas para a implementação de arquitetura eficiente para a STFT.
						Início: 2018.
						Dissertação (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Miguel Ribes Weirich. Exploração Arquitetural para Blocos de Pré-processamento para o Sistema HDR.
						Início: 2017.
						Dissertação (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Orientador). </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Pereira Paim. Análise e Desenvolvimento de Técnicas de Computação Aproximada para o Projeto VLSI de Sistemas Multimídia de Baixa Potência.
						Início: 2017. Tese (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. (Coorientador). </div>
</div>
<br class="clear">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Luis Frederico Tokumoto Sequeira. Exoloraçao de Tecnicas de Reduçao de Potencia em Arquiteturas de Hardware da Transformada Discreta do Cosseno 2-D para o Padrao H.265/HEVC.
							2019.
						
					Dissertação  (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, . Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0206309068632355'><img src='images/curriculo/logolattes.gif' /></a>André Neves Sapper. Exploração do Algoritmo CORDIC para a Redução de Potência em Arquiteturas de Transformada Rápida de Fourier (FFT).
							2018.
						
					Dissertação  (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Patrique Borchhardt Triantafilu. Redução do Combustível Primário e dos Gases Poluentes na Máquina Primária de um Grupo Gerador à Diesel com Injeção de Hidrogênio.
							2018.
						
					Dissertação  (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, . Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Julio Francisco Rocha de Oliveira. Aplicação de Circuitos Somadores Aproximados em Filtros de Processamento de Imagens.
							2016.
						
					Dissertação  (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, . Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3733532475339634'><img src='images/curriculo/logolattes.gif' /></a>Bianca Santos da Cunha da Silveira. Exploração Arquitetural nas Métricas de Similaridade para Codificadores de Vídeo do Padrão HEVC.
							2016.
						
					Dissertação  (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/8466603826467996'><img src='images/curriculo/logolattes.gif' /></a>Renato hartwig Neuenfeld. Otimização de Estruturas de Borboletas para Arquitetura de Transformada Rápida de Fourier de Baixa Dissipação de Potência.
							2016.
						
					Dissertação  (Mestrado em Engenharia Eletrônica e Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1548855702400700'><img src='images/curriculo/logolattes.gif' /></a>Angelo Gonçalves da Luz. Heurísticas para Ordenação e Particionamento de Coeficientes em Arquiteturas de Filtros FIR.
							2011.
						
					Dissertação  (Mestrado em Mestrado em Ciência da Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mônica Lorea Matzenauer. Implementação de Arquitetura Dedicada de Filtro Adaptativo em Codificação Híbrida Utilizando o Algoritmo LMS.
							2011.
						
					Dissertação  (Mestrado em Mestrado em Ciência da Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mateus Beck Fonseca. Exploração de Operadores Aritméticos na Transformada Rápida de Fourier.
							2010.
						
					Dissertação  (Mestrado em Informática)  - Universidade Federal de Santa Maria, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/6772701392507505'><img src='images/curriculo/logolattes.gif' /></a>André Marcelo Coelho da Silva. Técnicas para o Aumento de Desempenho de Arquiteturas Dedicadas das Transformadas Diretas e de Estimação de Movimento do Padrão H.264/AVC de Codificação de Vídeo.
							2009.
						
					Dissertação  (Mestrado em Mestrado em Ciência da Computação)  - Universidade Católica de Pelotas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3591166176962141'><img src='images/curriculo/logolattes.gif' /></a>Leandro Zafalon Pieper. Operadores Aritméticos de Baixo Consumo para Arquiteturas de Filtros Adaptativos.
							2008.
						
					Dissertação  (Mestrado em Mestrado em Ciência da Computação)  - Universidade Católica de Pelotas, . Orientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Londero. Prototipação e Análise de Circuitos Multiplicadores Array de Baixo Consumo.
							2005.
						
					Dissertação  (Mestrado em Engenharia Elétrica)  - Universidade Federal de Santa Maria, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Coorientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Bandeira Soares.
						A Simulation-Based Framework focused on Energy-efficient Approximate Hardware Accelerators Design.
							2018. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Eduardo Antonio César da Costa. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Morgana Macedo Azevedo da Rosa.
							Circuitos Multiplicadores de Baixa Dissipação de Potência com Operações ao Quadrado e ao Cubo para Interpolação Polinomial Bicúbica.
							2018.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lênin Gomes Charqueiro.
							Uso de Multiplicador CORDIC em Filtro FIR para Sistemas de Áudio.
							2017.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Maique Correa Garcia.
							Implementação de Arquiteturas Dedicadas de Filtragem Adaptativa em Ponto Flutuante Baseadas nos Algoritmos LMS e NLMS.
							2012.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gustavo Ponzi Seibel.
							Prototipação em FPGA de Arquiteturas Dedicadas de Filtragem Adaptativa Baseada nos Algoritmos LMS e NLMS.
							2011.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João Santos Altermann.
							Arquiteturas de Hardware Dedicado para a Transformada Wavelet Haar.
							2010.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Edevaldo Braga dos Santos.
							Metodologia para Avaliação de Potência em Redes em Chip.
							2009.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bianca Santos da Cunha da Silveira.
							Implementação de Arquiteturas para a Transformada Hadamard segundo o Padrão.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fábio Pires Itturriet.
							Implementação de um hardware ponto fixo do algoritmo LMS para cancelamento de.
							2008.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Douglas Camargo Foster.
							Implementação de Arquiteturas Dedicadas de Filtros Adaptativos LMS.
							2007.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mônica Lorea Matzenauer.
							Geração Automática de Circuitos Parametrizáveis em VHDL.
							2006.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Adriel Mota Ziesemer Junior.
							Geração Automática de Multiplicadores para Números Inteiros Binários.
							2004.
							Trabalho de Conclusão de Curso. (Graduação em Bacharelado em Ciência da Computação)  - Universidade Federal de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Godoi.
							Projeto de arquiteturas de multiplicadores na tecnologia CMOS 0.25um.
							2002.
							Trabalho de Conclusão de Curso. (Graduação em engenharia elétrica)  - Universidade Federal de Santa Maria. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Londero.
							Projeto de uma nova arquitetura de multiplicador em código Híbrido.
							2002.
							Trabalho de Conclusão de Curso. (Graduação em engenharia elétrica)  - Universidade Federal de Santa Maria. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Morgana Macedo Azevedo da Rosa.
							Exploração de Circuitos Somadores Eficientes para Somadores Compressores.
							2018.
							Iniciação Científica. (Graduando em Engenharia de Computação)  - Universidade Católica de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Maique Correa Garcia.
							Implementação de operadores em ponto flutuante para aplicação em estruturas de filtragem adaptativa.
							2012.
							Iniciação Científica. (Graduando em Engenharia Eletrônica)  - Universidade Católica de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gustavo Ponzi Seibel.
							Técnicas de Redução de Potência para Arquiteturas Dedicadas de Circuitos CMOS Voltadas ao Processamento de Imagens e Sinais.
							2011.
							Iniciação Científica. (Graduando em Engenharia Eletrônica)  - Universidade Católica de Pelotas,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João Santos Altermann.
							Técnicas de Redução de Potência para Blocos de Codificação de Vídeo do Padrão H.264/AVC.
							2009.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Maicon Gilberto da Porciuncula Maciel.
							Estudo de Circuitos Somadores Compressores para Aplicação em Blocos de Compressão de Vídeo do Padrão H.264/AVC.
							2009.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas,
							Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Jonatas Mathies Roschild.
							Projeto de filtros digitais com operadores aritméticos de baixo consumo.
							2008.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João Altermann.
							Operadores aritméticos de baixo consumo de potência.
							2008.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Diego Porto Jaccottet.
							Ferramenta de Geração Automática de Circuitos Multiplicadores Array.
							2008.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Nathalia Peters Ardizzone.
							Estudo e Implementação de Operadores Aritméticos de Baixo Consumo em ASIC e FPGA.
							2007.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Rosa Fonseca.
							Estudo e Implementação de Operadores Aritméticos de Baixa Potência em FPGA.
							2006.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">André Pereira Mateus.
							Estudo e Implementação de Algoritmos Genéticos.
							2004.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Émerson Cunha Machado.
							Implementação de arquiteturas de multiplicadores em FPGA.
							2003.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcelo Rosa Fonseca.
							Implementação de arquiteturas de somadores eficientes em FPGA.
							2003.
							Iniciação Científica. (Graduando em Engenharia Elétrica/Eletrônica)  - Universidade Católica de Pelotas,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Eduardo Antonio César da Costa.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PotencialInovacao">
<h1>Inova&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProjetosPesquisaPI"></a><br class="clear" /><div class="inst_back">
<b>Projetos de pesquisa</b>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="EducacaoPopularizacaoCTA">
<h1>Educa&ccedil;&atilde;o e Populariza&ccedil;&atilde;o de C &amp; T</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ArtigosEPCTA"></a><br class="clear" /><div class="inst_back">
<b>Artigos</b>
</div>
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>PORTO, M.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-012-9938-0" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5741927083446578" target="_blank">PORTO, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5263382859187067" target="_blank">Altermann, J.</a> ; <b>COSTA, E. A. C.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9604735363839730" target="_blank">Agostini, L.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4010781324120944" target="_blank">BAMPI, S.</a> . Power efficient SDS motion estimation architecture using dynamic iteration control and hierarchical adder compressors for real time HDTV video coding. Analog Integrated Circuits and Signal Processing<sup><img id='09251030_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09251030' /></sup>, v. 73, p. 919-930, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-012-9938-0&issn=09251030&volume=73&issue=&paginaInicial=919&titulo=Power efficient SDS motion estimation architecture using dynamic iteration control and hierarchical adder compressors for real time HDTV video coding&sequencial=1&nomePeriodico=Analog Integrated Circuits and Signal Processing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>FONSECA, MATEUS BECK</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-012-9952-2" target="_blank"></a>FONSECA, MATEUS BECK ; <b>DA COSTA, EDUARDO A. CÉSAR</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3158303689784382" target="_blank">MARTINS, JOÃO B. S.</a> . Design of power efficient butterflies from Radix-2 DIT FFT using adder compressors with a new XOR gate topology. Analog Integrated Circuits and Signal Processing (Dordrecht. Online)<sup><img id='15731979_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15731979' /></sup>, v. 73, p. 945-954, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-012-9952-2&issn=15731979&volume=73&issue=&paginaInicial=945&titulo=Design of power efficient butterflies from Radix-2 DIT FFT using adder compressors with a new XOR gate topology&sequencial=2&nomePeriodico=Analog Integrated Circuits and Signal Processing (Dordrecht. Online)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<a name="ApresentacoesTrabalhoEPCTA"></a><br class="clear" /><div class="inst_back">
<b>Apresentações de Trabalho</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9974823066634212" target="_blank">DA COSTA, EDUARDO ANTONIO CÉSAR</a></b>. Approximate and Hybrid Arithmetic Operators for Low-Power and Dependable Hardware Architectures in H.265/HEVC Video Compression. 2019. (Apresentação de Trabalho/Conferência ou palestra). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="OutrasInformacoesRelevantes">
<h1>Outras informa&ccedil;&otilde;es relevantes</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<pre class="outras-informacoes">1- Estágio de Pós-Doutorado no Instituto de Engenharia e Sistemas de Computadores - INESC-ID/Lisboa 
título: Técnicas para o Aumento de Desempenho e Redução do Consumo de Potência para Arquiteturas Dedicadas de Algoritmos de Processamento Digital de Sinais. Período 02 de março/2009 a 28 de abril de 2010. apoio: CNPq - Apoio à Participação em Eventos Científicos no Exterior - AVG.
2- Realização de trabalhos de pesquisa com o grupo ALGOS do INESC-ID Lisboa.
título: Desenvolvimento de metodologias de projeto para o aumento de desempenho e redução do consumo de potência recorrendo a arquiteturas dedicadas para operações aritméticas e para processamento de sinais. Perío28/01/2011 a 11/02/2011
apoio: projeto Multicon - Architectural Optimization of DSP Systems with Multiple Constant Multiplications. Projeto sob a coordenação do prof. Dr. Paulo Ferreira Godinho Flores
3- Apresentação de artigos científicos - ICECS2013 - Abu Dhabi
apoio: CNPq - Apoio à Participação em Eventos Científicos no Exterior - AVG
4- Apresentação de artigos científicos - NEWCAS2016 - Grenoble
apoio: CNPq - Apoio à Participação em Eventos Científicos
5- Estágio de Pós-Doutorado no Karlsruhe Institute of Technology (KIT), Karlsruhe, Alemanha. Período: 15/01 a 15/03 de 2019. 
Financiamento: KIT.</pre>
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 18/09/2019 &agrave;s 23:28:04</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=9974823066634212" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
