<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üì¨ üì¥ üëºüèæ La historia del desarrollo de procesadores: el final de los 80 - el comienzo de los 2000 üë©üèΩ‚Äçü§ù‚Äçüë®üèæ üöø üò≠</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Continuando con el tema del primer art√≠culo est√° la historia de la evoluci√≥n de los procesadores desde finales del siglo XX hasta principios del siglo...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>La historia del desarrollo de procesadores: el final de los 80 - el comienzo de los 2000</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/ua-hosting/blog/392175/"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Continuando con el tema del </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">primer art√≠culo</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> est√° la historia de la evoluci√≥n de los procesadores desde finales del siglo XX hasta principios del siglo XXI. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Muchos procesadores de los a√±os 80 utilizaron la arquitectura CISC (conjunto de instrucciones complejas de computaci√≥n). Los chips eran bastante complejos y caros, as√≠ como no lo suficientemente productivos. Era necesario modernizar la producci√≥n y aumentar el n√∫mero de transistores. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Arquitectura RISC</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1980, se lanz√≥ el proyecto Berkeley RISC, dirigido por los ingenieros estadounidenses David Patterson y Carlo Sequin. RISC (computadora de conjunto de instrucciones restringido): arquitectura de procesador con mayor velocidad debido a instrucciones simplificadas. </font></font><br>
<br>
<img src="https://habrastorage.org/files/e89/5de/866/e895de86678349aa9b144bb41c76332b.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Gerentes de proyecto Berkeley RISC - David Patterson y Carlo Sequin</font></font></i><br>
<br>
<a name="habracut"></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Despu√©s de varios a√±os de fruct√≠fero trabajo, aparecieron en el mercado varias muestras de procesadores con un conjunto reducido de instrucciones. Cada instrucci√≥n de la plataforma RISC fue simple y se ejecut√≥ en un solo ciclo. Tambi√©n hubo muchos m√°s registros de prop√≥sito general. Adem√°s, se utiliz√≥ la canalizaci√≥n con instrucciones simplificadas, lo que permiti√≥ aumentar efectivamente la frecuencia del reloj. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
RISC I fue lanzado en 1982 y conten√≠a m√°s de 44,420 transistores. Ten√≠a solo 32 instrucciones y trabajaba a una frecuencia de 4 MHz. El siguiente RISC II consisti√≥ en 40,760 transistores, us√≥ 39 instrucciones y fue m√°s r√°pido. </font><b><font style="vertical-align: inherit;">Procesadores </font></b></font><br>
<br>
<img src="https://habrastorage.org/files/8a7/51c/757/8a751c75768c457f98138edb46acf17d.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">RISC II </font></font></i><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">procesadores MIPS: R2000, R3000, R4000 y R4400</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La arquitectura de los procesadores MIPS (microprocesador sin etapas de tuber√≠a interconectadas) preve√≠a la presencia de unidades auxiliares en el cristal. MIPS us√≥ un transportador extendido. </font></font><br>
 <br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1984, un grupo de investigadores dirigido por el cient√≠fico estadounidense John Hennessey fund√≥ una empresa que dise√±a dispositivos microelectr√≥nicos. MIPS ha licenciado arquitectura de microprocesador y n√∫cleos IP para dispositivos dom√©sticos inteligentes, redes y aplicaciones m√≥viles. En 1985, se lanz√≥ el primer producto de la compa√±√≠a: el R2000 de 32 bits, que en 1988 se finaliz√≥ en el R3000. El modelo actualizado ten√≠a soporte para multiprocesamiento, cach√© de instrucciones y cach√© de datos. El procesador ha encontrado aplicaci√≥n en estaciones de trabajo de la serie SG de diferentes compa√±√≠as. El R3000 tambi√©n se convirti√≥ en la base de la consola de juegos Sony PlayStation. </font></font><br>
<br>
<img src="https://habrastorage.org/files/f6b/d22/9d6/f6bd229d6f974159900f0d64e94ba1ed.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador R3000</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1991, se lanz√≥ la nueva generaci√≥n de la l√≠nea R4000. Este procesador ten√≠a una arquitectura de 64 bits, un coprocesador integrado y funcionaba a una frecuencia de reloj de 100 MHz. El cach√© interno era de 16 KB (8 KB de instrucciones de cach√© y 8 KB de datos de cach√©). </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Un a√±o despu√©s, se lanz√≥ una versi√≥n modificada del procesador, R4400. En este modelo, el cach√© ha aumentado a 32 KB (16 KB de comandos de cach√© y 16 KB de datos de cach√©). El procesador podr√≠a funcionar a una frecuencia de 100 MHz - 250 MHz. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores MIPS: R8000 y R10000</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1994, apareci√≥ el primer procesador con una implementaci√≥n superescalar de la arquitectura MIPS, el R8000. La capacidad del cach√© de datos fue de 16 KB. Esta CPU ten√≠a un ancho de banda de acceso a datos alto (hasta 1.2 Gb / s) en combinaci√≥n con una alta velocidad de operaciones. La frecuencia alcanz√≥ 75 MHz - 90 MHz. Se utilizaron seis circuitos: un dispositivo para instrucciones enteras, para instrucciones de coma flotante, tres descriptores de cach√© de RAM secundario y un controlador de cach√© ASIC. </font></font><br>
<br>
<img src="https://habrastorage.org/files/058/5c6/8a4/0585c68a4f404294a57e60a44173fb1d.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador R8000</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1996, se lanz√≥ una versi√≥n revisada: R10000. El procesador inclu√≠a 32 KB del cach√© primario de datos e instrucciones. La CPU funcionaba a una frecuencia de 150 MHz - 250 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A finales de los 90, MIPS comenz√≥ a vender licencias para las arquitecturas MIPS32 y MIPS64 de 32 y 64 bits. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores SPARC</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Sun Microsystems, que ha desarrollado la arquitectura escalable SPARC (Arquitectura de procesador escalable), se uni√≥ a las filas de procesadores. El primer procesador del mismo nombre se lanz√≥ a finales de los 80 y se llam√≥ SPARC V7. Su frecuencia alcanz√≥ 14.28 MHz - 40 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1992, apareci√≥ la siguiente versi√≥n de 32 bits llamada SPARC V8, sobre la base de la cual se cre√≥ el procesador microSPARC. La frecuencia del reloj era de 40 MHz - 50 MHz.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Texas Instruments, Fujitsu, Philips y otros colaboraron en la arquitectura SPARC V9 de pr√≥xima generaci√≥n con Sun Microsystems. La plataforma se expandi√≥ a 64 bits y fue superescalar con una tuber√≠a de 9 etapas. SPARC V9 proporcion√≥ el uso de la memoria cach√© de primer nivel, dividida en instrucciones y datos (cada uno con una capacidad de 16 KB), as√≠ como el segundo nivel con una capacidad de 512 KB - 1024 KB. </font><b><font style="vertical-align: inherit;">Procesador </font></b></font><br>
<br>
<img src="https://habrastorage.org/files/3b0/5ec/813/3b05ec8132084c5789ab7652b8337e28.png"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">UltraSPARC III </font></font></i><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores StrongARM</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1995, se lanz√≥ un proyecto para desarrollar la familia de microprocesadores StrongARM que implement√≥ el conjunto de instrucciones ARM V4. Estas CPU eran una arquitectura escalar cl√°sica con una tuber√≠a de 5 etapas, que incluye unidades de control de memoria y admite un cach√© de instrucciones y datos de 16 KB cada una. </font></font><br>
<br>
<img src="https://habrastorage.org/files/372/c58/c88/372c58c8809f4ea0a108dcf70c35933b.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">StrongARM SA-110</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Y ya en 1996, se lanz√≥ el primer procesador basado en StrongARM - SA-110. Trabaj√≥ a frecuencias de reloj de 100 MHz, 160 MHz o 200 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los modelos SA-1100, SA-1110 y SA-1500 tambi√©n ingresaron al mercado. </font></font><br>
<br>
<img src="https://habrastorage.org/files/76e/ee7/b45/76eee7b457994e6a9b481ed57f80365c.jpeg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador SA-110 en procesadores Apple MessagePad 2000 </font></font></i><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">POWER, POWER2 y PowerPC</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1985, IBM comenz√≥ a desarrollar la arquitectura RISC de pr√≥xima generaci√≥n como parte del Proyecto Am√©rica. El desarrollo del procesador POWER (Optimizaci√≥n del rendimiento con RISC mejorado) y el conjunto de instrucciones para el mismo dur√≥ 5 a√±os. Fue muy productivo, pero consisti√≥ en 11 chips diferentes. Y por lo tanto, en 1992, se lanz√≥ otra versi√≥n de procesador que cab√≠a en un chip. </font></font><br>
<br>
<img src="https://habrastorage.org/files/317/bb5/b9e/317bb5b9ea294c9e9f7b1e2b4e12afe4.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Chipset POWER</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1991, la arquitectura PowerPC (abreviada como PPC) fue desarrollada por IBM, Apple y Motorola Alliance. Consist√≠a en un conjunto b√°sico de funciones de la plataforma POWER, y tambi√©n soportaba el trabajo en dos modos y era compatible con el modo de operaci√≥n de 32 bits para la versi√≥n de 64 bits. El objetivo principal era las computadoras personales. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El procesador PowerPC 601 se utiliz√≥ en Macintosh. </font></font><br>
<br>
<img src="https://habrastorage.org/files/9f2/d9c/026/9f2d9c02686c4dd893c7db73f0dbd267.png"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador PowerPC</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1993, se introdujo POWER2 con un conjunto ampliado de instrucciones. La velocidad del reloj del procesador vari√≥ de 55 MHz a 71.5 MHz, y el cach√© de datos e instrucciones fue de 128-256 Kb y 32 Kb. Los microcircuitos del procesador (hab√≠a 8) conten√≠an 23 millones de transistores, y se fabric√≥ utilizando la tecnolog√≠a CMOS de 0,72 micr√≥metros.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1998, IBM lanz√≥ la tercera serie de procesadores POWER3 de 64 bits que son totalmente compatibles con el est√°ndar PowerPC. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Entre 2001 y 2010, se lanzaron modelos POWER4 (hasta ocho comandos de ejecuci√≥n paralela), POWER5 y POWER6 de doble n√∫cleo, y de cuatro a ocho modelos nucleares POWER7. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores Alpha 21064A</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1992, Digital Equipment Corporation (DEC) lanz√≥ el procesador Alpha 21064 (EV4). Era un cristal superescalar de 64 bits con una arquitectura canalizada y una frecuencia de reloj de 100 MHz - 200 MHz. Fabricado con una tecnolog√≠a de proceso de 0,75 micras con un bus de procesador externo de 128 bits. Hab√≠a 16 KB de cach√© (8 KB de datos y 8 KB de instrucciones).</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El siguiente modelo de la serie fue el procesador 21164 (EV5), que se lanz√≥ en 1995. Pose√≠a dos bloques enteros y ya contaba tres niveles de memoria cach√© (dos en el procesador, el tercero - externo). El cach√© del primer nivel se dividi√≥ en un cach√© de datos y un cach√© de instrucciones de 8 KB cada uno. La cantidad de cach√© en el segundo nivel fue de 96 Kb. La velocidad del reloj del procesador vari√≥ de 266 MHz a 500 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/fca/511/56e/fca51156ebde4dc687591c8bba485886.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">DEC Alpha AXP 21064</font></font></i> <br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1996, los procesadores Alpha 21264 (EV6) salieron con 15,2 millones de transistores, fabricados con la tecnolog√≠a de proceso de 15,2 micras. Su frecuencia de reloj oscilaba entre 450 MHz y 600 MHz. Los bloques enteros y los bloques de carga / guardado se combinaron en un solo m√≥dulo Ebox, y los bloques de punto flotante se combinaron en un m√≥dulo Fbox. El cach√© de primer nivel retuvo una asignaci√≥n de memoria para instrucciones y datos. El volumen de cada parte fue de 64 Kb. La cantidad de cach√© en el segundo nivel fue de 2 MB a 8 MB. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1999, DEC fue comprado por Compaq. Como resultado, la mayor parte de la producci√≥n con Alpha se transfiri√≥ a API NetWorks, Inc. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores Intel P5 y P54C</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Seg√∫n el dise√±o de Vinod Dham, se desarroll√≥ el procesador de quinta generaci√≥n, con nombre en c√≥digo P5. En 1993, la CPU entr√≥ en producci√≥n con el nombre de Pentium. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los procesadores centrales P5 se fabricaron utilizando una tecnolog√≠a de proceso de 800 nan√≥metros utilizando tecnolog√≠a bipolar BiCMOS. Conten√≠an 3,1 millones de transistores. Pentium ten√≠a un bus de datos de 64 bits, arquitectura superescalar. Hubo almacenamiento en cach√© por separado del c√≥digo del programa y los datos. Se utiliz√≥ el cach√© de primer nivel de 16 KB, dividido en 2 segmentos (8 KB para datos y 8 KB para instrucciones). Los primeros modelos fueron con frecuencias de 60 MHz - 66 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/efe/d87/45a/efed8745a170444698f363fed8ff0b74.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador Intel Pentium</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En el mismo a√±o, Intel lanz√≥ los procesadores P54C. La producci√≥n de nuevos procesadores se transfiri√≥ a una tecnolog√≠a de proceso de 0.6 micrones. La velocidad del procesador fue de 75 MHz, y desde 1994 - 90 MHz y 100 MHz. Un a√±o despu√©s, la arquitectura del P54C (P54CS) se transfiri√≥ a una tecnolog√≠a de proceso de 350 nm y la frecuencia del reloj aument√≥ a 200 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1997, el P5 recibi√≥ la √∫ltima actualizaci√≥n: el P55C (Pentium MMX). Ha aparecido la compatibilidad con el conjunto de instrucciones MMX (MultiMedia eXtension). El procesador constaba de 4,5 millones de transistores y est√° fabricado con tecnolog√≠a CMOS avanzada de 280 nan√≥metros. El cach√© del primer nivel aument√≥ a 32 Kb (16 Kb para datos y 16 Kb para instrucciones). La frecuencia del procesador alcanz√≥ los 233 MHz. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores AMD K5 y K6</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1995, AMD lanz√≥ el procesador K5. La arquitectura era un n√∫cleo RISC, pero funcionaba con instrucciones complejas de CISC. Los procesadores se fabricaron utilizando tecnolog√≠a de proceso de 350 o 500 nan√≥metros, con 4,3 millones de transistores. Todos los K5 ten√≠an cinco bloques enteros y un bloque de coma flotante. El cach√© de instrucciones era de 16 KB y los datos eran de 8 KB. La velocidad del reloj del procesador vari√≥ de 75 MHz a 133 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/d96/fac/070/d96fac0704f0459ebb753dc4d3eb1e6e.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador AMD K5</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Bajo la marca K5, se produjeron dos versiones de los procesadores SSA / 5 y 5k86. El primero funcion√≥ a frecuencias de 75 MHz a 100 MHz. El procesador 5k86 funcionaba a frecuencias de 90 MHz a 133 MHz.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1997, la compa√±√≠a introdujo el procesador K6, cuya arquitectura era significativamente diferente del K5. Los procesadores se fabricaron utilizando una tecnolog√≠a de proceso de 350 nan√≥metros, incluyeron 8,8 millones de transistores, admitieron un cambio en el orden de las instrucciones, un conjunto de instrucciones MMX y un bloque de punto flotante. El √°rea del cristal era de 162 mm¬≤. El cach√© del primer nivel totaliz√≥ 64 Kb (32 Kb de datos y 32 Kb de instrucciones). El procesador funcionaba a una frecuencia de 166 MHz, 200 MHz y 233 MHz. La frecuencia del bus del sistema fue de 66 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1998, AMD lanz√≥ chips con una arquitectura K6-2 mejorada, con 9.3 millones de transistores fabricados utilizando una tecnolog√≠a de proceso de 250 nan√≥metros. La frecuencia m√°xima del chip fue de 550 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/7c7/fc3/aa8/7c7fc3aa86b74e5aad43624d555cb3e3.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador AMD K6</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 1999, se lanz√≥ la tercera generaci√≥n: la arquitectura K6-III. El cristal retuvo todas las caracter√≠sticas del K6-2, pero al mismo tiempo apareci√≥ un cach√© incorporado del segundo nivel con una capacidad de 256 KB. El volumen del cach√© de primer nivel fue de 64 Kb. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores AMD K7</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En el mismo 1999, K6 fue reemplazado por procesadores K7. Fueron producidos utilizando tecnolog√≠a de 250 nm con 22 millones de transistores. La CPU ten√≠a una nueva unidad entera (ALU). El bus del sistema EV6 proporcion√≥ la transmisi√≥n de datos en ambos bordes de la se√±al del reloj, lo que permiti√≥ obtener una frecuencia efectiva de 200 MHz a una frecuencia f√≠sica de 100 MHz. El cach√© del primer nivel fue de 128 Kb (64 Kb de instrucciones y 64 Kb de datos). El segundo nivel de cach√© alcanz√≥ 512 Kb. </font></font><br>
<br>
<img src="https://habrastorage.org/files/cba/cdb/411/cbacdb411bd9483790ee8343550bd7c9.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador AMD K7</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Un poco m√°s tarde, aparecieron cristales basados ‚Äã‚Äãen el n√∫cleo de Ori√≥n. Fueron producidos de acuerdo con la tecnolog√≠a de proceso de 180 nm. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La versi√≥n del n√∫cleo Thunderbird introdujo cambios inusuales en los procesadores. El cach√© del segundo nivel se transfiri√≥ directamente al n√∫cleo del procesador y funcion√≥ con la misma frecuencia. El cach√© ten√≠a una capacidad efectiva de 384 KB (128 KB de cach√© en el primer nivel y 256 KB de cach√© en el segundo nivel). La frecuencia de reloj del bus del sistema ha aumentado; ahora funcionaba con una frecuencia de 133 MHz. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores Intel P6</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
La arquitectura </font><b><font style="vertical-align: inherit;">P6</font></b><font style="vertical-align: inherit;"> reemplaz√≥ a la P5 en 1995. El procesador era superescalar y admit√≠a cambios en el orden de las operaciones. Los procesadores utilizaron un bus dual independiente, que aument√≥ significativamente el ancho de banda de la memoria.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En el mismo 1995, se introdujeron los procesadores Pentium Pro de pr√≥xima generaci√≥n. Los cristales trabajaron a una frecuencia de 150 MHz - 200 MHz, ten√≠an 16 KB de cach√© en el primer nivel y hasta 1 MB de cach√© en el segundo nivel. </font></font><br>
<br>
<img src="https://habrastorage.org/files/004/dfa/d7f/004dfad7ff1f455c922b0978c0fa9adc.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador Intel Pentium Pro</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 1999, se introdujeron los primeros procesadores Pentium III. Se basaron en una nueva generaci√≥n del n√∫cleo P6 llamada Katmai, que eran versiones modificadas de Deschutes. Se agreg√≥ soporte para las instrucciones SSE al n√∫cleo, y se mejor√≥ el mecanismo para trabajar con la memoria. La frecuencia de reloj de los procesadores Katmai alcanz√≥ 600 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2000, se lanzaron los primeros procesadores Pentium 4 con un n√∫cleo Willamette. La frecuencia efectiva del bus del sistema fue de 400 MHz (frecuencia f√≠sica - 100 MHz). El cach√© del primer nivel alcanz√≥ un volumen de 8 KB, y el cach√© del segundo nivel alcanz√≥ los 256 KB.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El siguiente n√∫cleo de la l√≠nea fue Northwood (2002). Los procesadores conten√≠an 55 millones de transistores y se fabricaron utilizando la nueva tecnolog√≠a CMOS de 130 nm con compuestos de cobre. La frecuencia del bus del sistema era de 400 MHz, 533 MHz u 800 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/1a7/b28/72a/1a7b2872a796408f9ed8ea27cef26e62.png"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Intel Pentium 4</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 2004, la producci√≥n de procesadores se transfiri√≥ nuevamente a est√°ndares tecnol√≥gicos m√°s sutiles: 90 nm. Pentium 4 en Prescott core lanzado. El cach√© de los datos del primer nivel aument√≥ a 16 Kb, y el cach√© del segundo nivel alcanz√≥ 1 MB. La frecuencia del reloj era de 2,4 GHz - 3,8 GHz, la frecuencia del bus del sistema - 533 MHz u 800 MHz. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El √∫ltimo n√∫cleo utilizado en los procesadores Pentium 4 fue el Cedar Mill de un solo n√∫cleo. Producido por una nueva tecnolog√≠a de proceso: 65 nm. Hab√≠a cuatro modelos: 631 (3 GHz), 641 (3,2 GHz), 651 (3,4 GHz), 661 (3,6 GHz).</font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores Athlon 64 y Athlon 64 X2</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
A finales de 2003, AMD lanz√≥ una nueva arquitectura K8 de 64 bits, basada en la tecnolog√≠a de proceso de 130 nan√≥metros. El procesador ten√≠a un controlador de memoria integrado y un bus HyperTransport. Ella trabaj√≥ a una frecuencia de 200 MHz. Los nuevos productos AMD se llaman Athlon 64. Los procesadores admitieron muchos conjuntos de instrucciones, como MMX, 3DNow!, SSE, SSE2 y SSE3. </font></font><br>
<br>
<img src="https://habrastorage.org/files/e59/5ca/524/e595ca5244cb447bb3e72d2de1fd8ea3.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador Athlon 64</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 2005, los procesadores AMD llamados Athlon 64 X2 ingresaron al mercado. Estos fueron los primeros procesadores de escritorio de doble n√∫cleo. El modelo se bas√≥ en dos n√∫cleos hechos en un solo cristal. Ten√≠an un controlador de memoria com√∫n, un bus HyperTransport y una cola de comandos. </font></font><br>
<br>
<img src="https://habrastorage.org/files/984/3c7/54d/9843c754d1bc4c52b3d94a178f14523f.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador Athlon 64 X2</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Durante 2005 y 2006, AMD lanz√≥ cuatro generaciones de chips de doble n√∫cleo: tres n√∫cleos Manchester de 90 nm, Toledo y Windsor, as√≠ como un n√∫cleo Brisbane de 65 nm. Los procesadores difer√≠an en el tama√±o de cach√© del segundo nivel y el consumo de energ√≠a. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores Intel Core Los</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
procesadores Pentium M proporcionan m√°s rendimiento que los procesadores de escritorio basados ‚Äã‚Äãen la microarquitectura NetBurst. Y, por lo tanto, sus decisiones arquitect√≥nicas se convirtieron en la base de la microarquitectura Core, que se lanz√≥ en 2006. El primer procesador de cuatro n√∫cleos de escritorio fue el Intel Core 2 Extreme QX6700 con una frecuencia de reloj de 2,67 GHz y 8 MB de cach√© en el segundo nivel.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El nombre en clave de la primera generaci√≥n de procesadores m√≥viles de Intel fue Yonah. Fueron fabricados utilizando la tecnolog√≠a de proceso de 65 nm, basada en la arquitectura Banias / Dothan Pentium M, con la incorporaci√≥n de la tecnolog√≠a de protecci√≥n LaGrande. El procesador podr√≠a procesar hasta cuatro instrucciones por ciclo de reloj. Core ha redise√±ado el algoritmo para procesar instrucciones de 128 bits SSE, SSE2 y SSE3. Si antes se procesaba cada comando en dos medidas, ahora solo se requer√≠a una medida para la operaci√≥n. </font></font><br>
<br>
<img src="https://habrastorage.org/files/65a/b82/262/65ab822627a344c4a73499b1b7dc4dec.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Intel Core 2 Extreme QX6700</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2007, sali√≥ la microarquitectura Penryn de 45 nm con puertas de metal Hi-k sin plomo. La tecnolog√≠a se utiliz√≥ en la familia de procesadores Intel Core 2 Duo. Se agreg√≥ soporte para las instrucciones SSE4 a la arquitectura, y la cantidad m√°xima de cach√© en el segundo nivel de procesadores de doble n√∫cleo aument√≥ de 4 MB a 6 MB. </font></font><br>
<br>
<img src="https://habrastorage.org/files/d6d/2e8/a67/d6d2e8a67e0343a8b92f3cdfe6a31644.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador AMD Phenom II X6</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 2008, se lanz√≥ la arquitectura de pr√≥xima generaci√≥n, Nehalem. Los procesadores adquirieron un controlador de memoria integrado que admite 2 o 3 canales de DDR3 SDRAM o 4 canales de FB-DIMM. En lugar del bus FSB, lleg√≥ un nuevo bus QPI. El cach√© de nivel 2 se redujo a 256 KB por n√∫cleo. </font></font><br>
<br>
<img src="https://habrastorage.org/files/d0b/9c1/31e/d0b9c131e8404dd09ecb86db3364f470.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Intel Core i7</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Pronto, Intel traslad√≥ la arquitectura Nehalem a una nueva tecnolog√≠a de proceso de 32 nm. Esta l√≠nea de procesadores se llama Westmere.</font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El primer modelo de la nueva microarquitectura fue Clarkdale, que tiene dos n√∫cleos y un n√∫cleo gr√°fico integrado, producido por la tecnolog√≠a de proceso de 45 nm. </font></font><br>
<br>
<b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesadores AMD K10 La</font></font></b><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
compa√±√≠a </font><b><font style="vertical-align: inherit;">AMD</font></b><font style="vertical-align: inherit;"> trat√≥ de mantenerse al d√≠a con Intel. En 2007, lanz√≥ la generaci√≥n de arquitectura de microprocesador x86 - K10. Se combinaron cuatro n√∫cleos de procesador en un chip. Adem√°s del cach√© de los niveles 1 y 2, los modelos K10 finalmente obtuvieron L3 de 2 MB. El cach√© de datos e instrucciones del primer nivel fue de 64 Kb cada uno, y el cach√© del segundo nivel fue de 512 Kb. Tambi√©n hay un prometedor soporte para el controlador de memoria DDR3. K10 us√≥ dos controladores de 64 bits. Cada n√∫cleo del procesador ten√≠a un m√≥dulo de coma flotante de 128 bits. Adem√°s de eso, los nuevos procesadores funcionaron a trav√©s de la interfaz HyperTransport 3.0.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2007, las CPU multin√∫cleo Phenom de AMD para PC de escritorio se lanzaron con la arquitectura K10. Las soluciones basadas en K10 se produjeron utilizando tecnolog√≠a de proceso de 65 y 45 nm. En la nueva versi√≥n de la arquitectura (K10.5), el controlador de memoria funcionaba con memoria DDR2 y DDR3. </font></font><br>
<br>
<img src="https://habrastorage.org/files/c91/250/2c6/c912502c61814eeeb58cde2c97495fe9.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador AMD Phenom</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
En 2011, se lanz√≥ la nueva arquitectura Bulldozer. Cada m√≥dulo conten√≠a dos n√∫cleos con su propio bloque de enteros y cach√© de nivel 1. Memoria cach√© compatible del 3er nivel de 8 MB, buses HyperTransport 3.1, tecnolog√≠as para aumentar la frecuencia de los n√∫cleos Turbo Core de segunda generaci√≥n y conjuntos de instrucciones AVX, SSE 4.1, SSE 4.2, AES. Los procesadores Bulldozer tambi√©n estaban dotados de un controlador de memoria DDR3 de doble canal con una frecuencia efectiva de 1866 MHz. </font></font><br>
<br>
<img src="https://habrastorage.org/files/a11/a66/560/a11a665604ec46eebb667c562596e93a.jpg"><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Procesador AMD Bulldozer</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En 2013, la compa√±√≠a present√≥ la pr√≥xima generaci√≥n de procesadores: Piledriver. </font><font style="vertical-align: inherit;">Este modelo fue una arquitectura mejorada de Bulldozer. </font><font style="vertical-align: inherit;">Los bloques de predicci√≥n de rama se han refinado, y el rendimiento del m√≥dulo de computaci√≥n de punto flotante y entero ha aumentado, as√≠ como la velocidad del reloj. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Mirando a trav√©s de la historia, puede rastrear las etapas de desarrollo de los procesadores, los cambios en su arquitectura, la mejora de las tecnolog√≠as de desarrollo y mucho m√°s. </font><font style="vertical-align: inherit;">Las CPU modernas son diferentes de las que salieron antes, pero al mismo tiempo tienen caracter√≠sticas comunes.</font></font></div>
      
    </div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/es392175/">https://habr.com/ru/post/es392175/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es392165/index.html">–ü–æ—á–µ–º—É —è —É–≤–µ—Ä–µ–Ω, —á—Ç–æ –º–æ–∂–Ω–æ —Å–æ–∑–¥–∞—Ç—å —Å–∏–ª—å–Ω—ã–π –ò–ò</a></li>
<li><a href="../es392167/index.html">5 proyectores caseros</a></li>
<li><a href="../es392169/index.html">Los astr√≥nomos han encontrado un planeta con una √≥rbita at√≠picamente alargada</a></li>
<li><a href="../es392171/index.html">Discusi√≥n: ¬øCu√°l de las estrellas de rock puede considerarse el mejor m√∫sico?</a></li>
<li><a href="../es392173/index.html">El fabricante de aspiradoras Dyson est√° trabajando en un autom√≥vil el√©ctrico</a></li>
<li><a href="../es392177/index.html">Brain Implant es capaz de ajustar autom√°ticamente los niveles de dopamina</a></li>
<li><a href="../es392179/index.html">Estaci√≥n de trabajo Dell Precision 15 serie 7000 (7510): sin compromiso</a></li>
<li><a href="../es392183/index.html">Tecnolog√≠a de empalme de cable</a></li>
<li><a href="../es392185/index.html">Discusi√≥n: el mejor solo de guitarra de la historia</a></li>
<li><a href="../es392187/index.html">¬øQu√© es m√°s efectivo: la biblioteca cient√≠fica CyberLeninka o el NEB de propiedad estatal por mil millones de rublos?</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>