üöÄ High-Frequency Trading (HFT) System on FPGAüìù Descripci√≥n GeneralEste proyecto implementa un ecosistema completo de Trading de Alta Frecuencia basado en una estrategia de Reversi√≥n a la Media (Mean Reversion). El sistema integra generaci√≥n de datos sint√©ticos, procesamiento de se√±ales en tiempo real mediante hardware dedicado y una auditor√≠a financiera externa para validar la rentabilidad bajo condiciones de mercado reales.Nico, este desarrollo demuestra la capacidad de reducir la latencia al m√≠nimo procesando decisiones de inversi√≥n en un solo ciclo de reloj.üèóÔ∏è Arquitectura del Sistema1. Generaci√≥n de Datos (Python)Se utiliza un script de Python para simular el comportamiento de un activo financiero utilizando un modelo de Random Walk (Camino Aleatorio).Salida: Genera un archivo mercado.hex con 1000 puntos de precio en formato hexadecimal de 8 bits.L√≥gica: Simula volatilidad mediante variaciones aleatorias de entre -5 y +5 unidades por paso temporal.2. N√∫cleo de Procesamiento (Verilog HDL)El coraz√≥n del proyecto es el m√≥dulo hft_placa, dise√±ado para ser sintetizado en una FPGA (probado en simulaci√≥n y preparado para GOWIN/Tang Nano).Ventana M√≥vil: Implementa un Shift Register de 4 niveles para mantener el historial de precios recientes.C√°lculo de SMA: Utiliza una sumatoria combinacional y un desplazamiento de bits (>> 2) para calcular el promedio m√≥vil simple de forma ultra eficiente, evitando el uso de divisores complejos.L√≥gica de Decisi√≥n:COMPRA: Se dispara si el precio actual es menor al $(Promedio - 2)$.VENTA: Se dispara si el precio actual es mayor al $(Promedio + 2)$.Determinismo: Todas las operaciones son sincr√≥nicas al flanco de subida del reloj (posedge clk).3. Auditor√≠a y Backtesting (C++)Un programa en C++ act√∫a como el "validador de realidad", procesando los logs generados por el Testbench de Verilog.Modelo de Comisiones: Aplica una comisi√≥n de 0.5% (0.005) por cada operaci√≥n (compra y venta), simulando los costos est√°ndar del mercado argentino (ALyC).M√©tricas: Calcula el capital final, las acciones remanentes y la p√©rdida total por fricci√≥n (comisiones).üìä Visualizaci√≥n de ResultadosSimulaci√≥n de Hardware (Waveforms)En las pruebas realizadas en EPWave, se observa el comportamiento del hardware:Se√±al de Reloj (clk): Define la cadencia de entrada de datos.Precio vs Promedio: Se observa c√≥mo la se√±al comprar o vender reacciona instant√°neamente ante desviaciones estad√≠sticas significativas.üìà An√°lisis de RendimientoEn una corrida de prueba con 1000 ciclos de mercado:Operaciones Totales: ~246 trades.Ganancia Neta: ~$232.81 (descontando comisiones).Costo de Fricci√≥n: ~$216.18 pagados en comisiones al broker.Conclusi√≥n t√©cnica: El sistema es rentable, pero presenta un alto volumen de operaciones (Overtrading). Una optimizaci√≥n futura consistir√≠a en aumentar el umbral de decisi√≥n en el c√≥digo Verilog para filtrar el ruido y maximizar el ratio ganancia/comisi√≥n.üõ†Ô∏è Tecnolog√≠as UtilizadasVerilog HDL: Dise√±o de hardware RTL.C++: Auditor√≠a de backtesting y l√≥gica financiera.Python: Modelado estoc√°stico de datos.EDA Playground / GOWIN EDA: Herramientas de simulaci√≥n y s√≠ntesis.üìÇ C√≥mo EjecutarGenerar los datos de mercado: python generador.py.Correr la simulaci√≥n en tu herramienta de Verilog favorita usando hft_tb.v.Tomar el archivo ordenes.txt resultante y procesarlo con el auditor: g++ main.cpp -o auditor && ./auditor.Autor: Nico - Estudiante de Ingenier√≠a Electr√≥nica (3er a√±o).

