TimeQuest Timing Analyzer report for sonic
Sun Apr 07 21:10:56 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in'
 13. Slow 1200mV 85C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 14. Slow 1200mV 85C Model Hold: 'clk_in'
 15. Slow 1200mV 85C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_in'
 28. Slow 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 29. Slow 1200mV 0C Model Hold: 'clk_in'
 30. Slow 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk_in'
 42. Fast 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 43. Fast 1200mV 0C Model Hold: 'clk_in'
 44. Fast 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sonic                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ; < 0.1%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; clk_in                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                               ;
; Clock_Divider:inst2|clk_out_internal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:inst2|clk_out_internal } ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                  ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 278.78 MHz ; 250.0 MHz       ; clk_in                               ; limit due to minimum period restriction (max I/O toggle rate) ;
; 369.41 MHz ; 369.41 MHz      ; Clock_Divider:inst2|clk_out_internal ;                                                               ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -2.587 ; -30.254       ;
; Clock_Divider:inst2|clk_out_internal ; -1.707 ; -13.080       ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -0.034 ; -0.034        ;
; Clock_Divider:inst2|clk_out_internal ; 0.464  ; 0.000         ;
+--------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -31.253       ;
; Clock_Divider:inst2|clk_out_internal ; -1.487 ; -16.357       ;
+--------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                 ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.587 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.507      ;
; -2.579 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.499      ;
; -2.497 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.417      ;
; -2.489 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.409      ;
; -2.377 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.297      ;
; -2.287 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.207      ;
; -2.276 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.196      ;
; -2.268 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.188      ;
; -2.259 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.179      ;
; -2.249 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.169      ;
; -2.244 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.164      ;
; -2.186 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.106      ;
; -2.178 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.098      ;
; -2.154 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.074      ;
; -2.136 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.056      ;
; -2.134 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.054      ;
; -2.084 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 3.004      ;
; -2.074 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.994      ;
; -2.055 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.975      ;
; -2.050 ; Clock_Divider:inst2|counter[12] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.970      ;
; -2.044 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.964      ;
; -2.041 ; Clock_Divider:inst2|counter[13] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.961      ;
; -2.033 ; Clock_Divider:inst2|counter[10] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.953      ;
; -2.027 ; Clock_Divider:inst2|counter[14] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.947      ;
; -2.025 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.945      ;
; -1.984 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.904      ;
; -1.960 ; Clock_Divider:inst2|counter[12] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.880      ;
; -1.958 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.878      ;
; -1.954 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.874      ;
; -1.951 ; Clock_Divider:inst2|counter[13] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.871      ;
; -1.938 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.858      ;
; -1.935 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.855      ;
; -1.929 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.849      ;
; -1.923 ; Clock_Divider:inst2|counter[10] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.843      ;
; -1.911 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.831      ;
; -1.909 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.829      ;
; -1.906 ; Clock_Divider:inst2|counter[14] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.826      ;
; -1.881 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.801      ;
; -1.879 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.799      ;
; -1.839 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.759      ;
; -1.822 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.742      ;
; -1.812 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.732      ;
; -1.792 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.712      ;
; -1.789 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.709      ;
; -1.787 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.707      ;
; -1.765 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.685      ;
; -1.763 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.683      ;
; -1.761 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.681      ;
; -1.735 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.655      ;
; -1.733 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.653      ;
; -1.731 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.651      ;
; -1.707 ; Clock_Divider:inst2|counter[15] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.627      ;
; -1.676 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.596      ;
; -1.672 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.592      ;
; -1.666 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.586      ;
; -1.646 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.566      ;
; -1.643 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.563      ;
; -1.641 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.561      ;
; -1.640 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.560      ;
; -1.619 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.539      ;
; -1.617 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.537      ;
; -1.617 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.537      ;
; -1.617 ; Clock_Divider:inst2|counter[15] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.537      ;
; -1.615 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.535      ;
; -1.589 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.509      ;
; -1.587 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.507      ;
; -1.587 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.507      ;
; -1.585 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.505      ;
; -1.530 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.450      ;
; -1.527 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.447      ;
; -1.526 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.446      ;
; -1.520 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.440      ;
; -1.513 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.433      ;
; -1.500 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.420      ;
; -1.497 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.417      ;
; -1.495 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.415      ;
; -1.494 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.414      ;
; -1.473 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.393      ;
; -1.471 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.391      ;
; -1.471 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.391      ;
; -1.471 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.391      ;
; -1.469 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.389      ;
; -1.443 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.363      ;
; -1.441 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.361      ;
; -1.441 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.361      ;
; -1.441 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.361      ;
; -1.439 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.359      ;
; -1.394 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.314      ;
; -1.384 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.304      ;
; -1.381 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.301      ;
; -1.380 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.300      ;
; -1.374 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.294      ;
; -1.371 ; Clock_Divider:inst2|counter[10] ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.291      ;
; -1.367 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.287      ;
; -1.354 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[7]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.274      ;
; -1.351 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.271      ;
; -1.349 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.269      ;
; -1.348 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.268      ;
; -1.339 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.259      ;
; -1.327 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.081     ; 2.247      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                 ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.707 ; sonic:inst|j[1]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.626      ;
; -1.704 ; sonic:inst|i[0]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.623      ;
; -1.603 ; sonic:inst|j[2]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.522      ;
; -1.550 ; sonic:inst|j[3]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.469      ;
; -1.503 ; sonic:inst|j[1]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.422      ;
; -1.500 ; sonic:inst|i[0]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.419      ;
; -1.468 ; sonic:inst|j[4]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.387      ;
; -1.468 ; sonic:inst|j[4]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.387      ;
; -1.369 ; sonic:inst|j[1]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.288      ;
; -1.369 ; sonic:inst|j[1]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.288      ;
; -1.355 ; sonic:inst|j[3]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.274      ;
; -1.355 ; sonic:inst|j[3]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.274      ;
; -1.324 ; sonic:inst|i[0]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.243      ;
; -1.294 ; sonic:inst|i[0]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.213      ;
; -1.270 ; sonic:inst|i[0]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.189      ;
; -1.270 ; sonic:inst|i[0]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.189      ;
; -1.258 ; sonic:inst|j[2]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.177      ;
; -1.258 ; sonic:inst|j[2]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.177      ;
; -1.196 ; sonic:inst|i[1]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.115      ;
; -1.178 ; sonic:inst|i[0]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.097      ;
; -1.148 ; sonic:inst|i[0]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 2.067      ;
; -1.055 ; sonic:inst|j[2]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.974      ;
; -1.050 ; sonic:inst|i[1]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.969      ;
; -1.047 ; sonic:inst|i[3]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.966      ;
; -1.020 ; sonic:inst|i[1]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.939      ;
; -0.981 ; sonic:inst|j[4]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.900      ;
; -0.960 ; sonic:inst|i[0]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.879      ;
; -0.951 ; sonic:inst|j[1]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.870      ;
; -0.933 ; sonic:inst|i[2]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.852      ;
; -0.922 ; sonic:inst|j[2]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.841      ;
; -0.906 ; sonic:inst|i[2]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.825      ;
; -0.559 ; sonic:inst|i[0]  ; sonic:inst|i[0]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.478      ;
; -0.418 ; sonic:inst|j[3]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.337      ;
; -0.376 ; sonic:inst|i[0]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.295      ;
; -0.375 ; sonic:inst|i[4]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.294      ;
; -0.366 ; sonic:inst|j[1]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.285      ;
; -0.361 ; sonic:inst|j[3]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.280      ;
; -0.351 ; sonic:inst|i[1]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.270      ;
; -0.349 ; sonic:inst|i[3]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.268      ;
; -0.349 ; sonic:inst|i[2]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.268      ;
; -0.311 ; sonic:inst|j[4]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 1.230      ;
; 0.061  ; sonic:inst|clock ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; sonic:inst|latch ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 0.858      ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                               ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.034 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 2.617      ; 3.086      ;
; 0.431  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 2.617      ; 3.051      ;
; 0.517  ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 0.810      ;
; 0.743  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.036      ;
; 0.744  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.037      ;
; 0.744  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.037      ;
; 0.745  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.038      ;
; 0.745  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.038      ;
; 0.745  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.038      ;
; 0.745  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.038      ;
; 0.746  ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.039      ;
; 0.746  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.039      ;
; 0.746  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.039      ;
; 0.763  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.057      ;
; 0.767  ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.060      ;
; 0.771  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.064      ;
; 0.955  ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.248      ;
; 1.097  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.390      ;
; 1.098  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.391      ;
; 1.099  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.392      ;
; 1.099  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.392      ;
; 1.099  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.392      ;
; 1.101  ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.394      ;
; 1.105  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.398      ;
; 1.106  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.399      ;
; 1.107  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.400      ;
; 1.108  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.401      ;
; 1.109  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.402      ;
; 1.114  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.407      ;
; 1.115  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.408      ;
; 1.116  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.409      ;
; 1.117  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.410      ;
; 1.124  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.417      ;
; 1.125  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.418      ;
; 1.128  ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.421      ;
; 1.133  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.426      ;
; 1.134  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.427      ;
; 1.154  ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|counter[2]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.447      ;
; 1.228  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.521      ;
; 1.229  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.522      ;
; 1.230  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.523      ;
; 1.230  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.523      ;
; 1.230  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.523      ;
; 1.231  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.524      ;
; 1.232  ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.525      ;
; 1.237  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.530      ;
; 1.238  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.531      ;
; 1.239  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.532      ;
; 1.239  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.532      ;
; 1.239  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.532      ;
; 1.240  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.533      ;
; 1.245  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.538      ;
; 1.246  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.539      ;
; 1.247  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.540      ;
; 1.248  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.541      ;
; 1.249  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.542      ;
; 1.254  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.547      ;
; 1.255  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.548      ;
; 1.256  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.549      ;
; 1.257  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.550      ;
; 1.257  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.550      ;
; 1.258  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.551      ;
; 1.264  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.557      ;
; 1.265  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.558      ;
; 1.273  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.566      ;
; 1.274  ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[2]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.567      ;
; 1.274  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.567      ;
; 1.283  ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.576      ;
; 1.325  ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.618      ;
; 1.329  ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.622      ;
; 1.368  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.661      ;
; 1.369  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.662      ;
; 1.370  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.663      ;
; 1.370  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.663      ;
; 1.370  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.663      ;
; 1.371  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.664      ;
; 1.377  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.670      ;
; 1.378  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.671      ;
; 1.379  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.672      ;
; 1.379  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.672      ;
; 1.380  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.673      ;
; 1.385  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[2]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.678      ;
; 1.385  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.678      ;
; 1.386  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.679      ;
; 1.387  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.680      ;
; 1.388  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.681      ;
; 1.388  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.681      ;
; 1.389  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.682      ;
; 1.394  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.687      ;
; 1.395  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.688      ;
; 1.397  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.690      ;
; 1.397  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.690      ;
; 1.398  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.691      ;
; 1.404  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.697      ;
; 1.405  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.698      ;
; 1.413  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.706      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                 ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.464 ; sonic:inst|clock ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; sonic:inst|latch ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.758      ;
; 0.464 ; sonic:inst|j[4]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.758      ;
; 0.739 ; sonic:inst|i[2]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.033      ;
; 0.754 ; sonic:inst|j[3]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.048      ;
; 0.762 ; sonic:inst|i[3]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; sonic:inst|i[1]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.057      ;
; 0.767 ; sonic:inst|i[4]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.061      ;
; 0.779 ; sonic:inst|j[4]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.073      ;
; 0.782 ; sonic:inst|j[1]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.076      ;
; 0.783 ; sonic:inst|i[0]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.077      ;
; 0.917 ; sonic:inst|j[3]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.211      ;
; 1.021 ; sonic:inst|i[0]  ; sonic:inst|i[0]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.315      ;
; 1.100 ; sonic:inst|i[2]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.394      ;
; 1.109 ; sonic:inst|j[2]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; sonic:inst|i[2]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.403      ;
; 1.117 ; sonic:inst|i[1]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; sonic:inst|i[3]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.411      ;
; 1.134 ; sonic:inst|i[0]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.428      ;
; 1.134 ; sonic:inst|j[1]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.428      ;
; 1.174 ; sonic:inst|j[3]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.468      ;
; 1.248 ; sonic:inst|i[1]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.542      ;
; 1.257 ; sonic:inst|i[1]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.551      ;
; 1.268 ; sonic:inst|j[2]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.562      ;
; 1.288 ; sonic:inst|i[0]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.582      ;
; 1.329 ; sonic:inst|i[0]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.623      ;
; 1.368 ; sonic:inst|i[0]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.662      ;
; 1.432 ; sonic:inst|j[1]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.726      ;
; 1.469 ; sonic:inst|i[0]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.763      ;
; 1.508 ; sonic:inst|i[0]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.802      ;
; 1.525 ; sonic:inst|j[2]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.819      ;
; 1.570 ; sonic:inst|i[0]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.864      ;
; 1.713 ; sonic:inst|j[1]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.007      ;
; 1.838 ; sonic:inst|j[2]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.132      ;
; 1.838 ; sonic:inst|j[2]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.132      ;
; 1.908 ; sonic:inst|j[3]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.202      ;
; 1.908 ; sonic:inst|j[3]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.202      ;
; 1.956 ; sonic:inst|i[0]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.250      ;
; 1.956 ; sonic:inst|i[0]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.250      ;
; 2.021 ; sonic:inst|j[1]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.315      ;
; 2.021 ; sonic:inst|j[1]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.315      ;
; 2.117 ; sonic:inst|j[4]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.411      ;
; 2.117 ; sonic:inst|j[4]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 2.411      ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[10]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[11]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[12]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[13]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[14]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[15]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[16]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[17]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[2]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[3]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[4]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[5]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[6]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[7]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[8]|clk                 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[9]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[10]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[11]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[12]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[13]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[14]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[15]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[16]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[17]|clk                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[2]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[3]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[4]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[5]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|clock|clk                          ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[0]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[1]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[2]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[3]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[4]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[1]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[2]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[3]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[4]|clk                           ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|latch|clk                          ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|inclk[0] ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal|q                ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|inclk[0] ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|outclk   ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|clock|clk                          ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[0]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[1]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[2]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[3]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[4]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[1]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[2]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[3]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[4]|clk                           ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|latch|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ; 5.169 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin    ; Clock_Divider:inst2|clk_out_internal ; 7.802 ; 7.610 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin ; Clock_Divider:inst2|clk_out_internal ; 9.081 ; 9.240 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin    ; Clock_Divider:inst2|clk_out_internal ; 7.404 ; 7.518 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ;       ; 5.091 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1   ; clk_in                               ; 6.499 ; 6.752 ; Rise       ; clk_in                               ;
; pin_name1   ; clk_in                               ; 6.499 ; 6.752 ; Fall       ; clk_in                               ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ; 4.979 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin    ; Clock_Divider:inst2|clk_out_internal ; 7.495 ; 7.309 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin ; Clock_Divider:inst2|clk_out_internal ; 8.114 ; 8.308 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin    ; Clock_Divider:inst2|clk_out_internal ; 7.110 ; 7.222 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ;       ; 4.902 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1   ; clk_in                               ; 6.344 ; 6.592 ; Rise       ; clk_in                               ;
; pin_name1   ; clk_in                               ; 6.344 ; 6.592 ; Fall       ; clk_in                               ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                   ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 296.56 MHz ; 250.0 MHz       ; clk_in                               ; limit due to minimum period restriction (max I/O toggle rate) ;
; 400.96 MHz ; 400.96 MHz      ; Clock_Divider:inst2|clk_out_internal ;                                                               ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -2.372 ; -25.490       ;
; Clock_Divider:inst2|clk_out_internal ; -1.494 ; -11.024       ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clk_in                               ; 0.034 ; 0.000         ;
; Clock_Divider:inst2|clk_out_internal ; 0.417 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -31.253       ;
; Clock_Divider:inst2|clk_out_internal ; -1.487 ; -16.357       ;
+--------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                  ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.372 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.301      ;
; -2.366 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.295      ;
; -2.290 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.219      ;
; -2.284 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.213      ;
; -2.197 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.126      ;
; -2.115 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.044      ;
; -2.081 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.010      ;
; -2.075 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 3.004      ;
; -2.070 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.999      ;
; -2.046 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.975      ;
; -2.030 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.959      ;
; -1.999 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.928      ;
; -1.993 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.922      ;
; -1.988 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.917      ;
; -1.923 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.852      ;
; -1.913 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.842      ;
; -1.907 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.836      ;
; -1.841 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.770      ;
; -1.835 ; Clock_Divider:inst2|counter[12] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.764      ;
; -1.833 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.762      ;
; -1.828 ; Clock_Divider:inst2|counter[13] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.757      ;
; -1.825 ; Clock_Divider:inst2|counter[10] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.754      ;
; -1.822 ; Clock_Divider:inst2|counter[14] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.751      ;
; -1.791 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.720      ;
; -1.757 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.686      ;
; -1.753 ; Clock_Divider:inst2|counter[12] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.682      ;
; -1.751 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.680      ;
; -1.746 ; Clock_Divider:inst2|counter[13] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.675      ;
; -1.729 ; Clock_Divider:inst2|counter[10] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.658      ;
; -1.711 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.640      ;
; -1.711 ; Clock_Divider:inst2|counter[14] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.640      ;
; -1.709 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.638      ;
; -1.672 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.601      ;
; -1.631 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.560      ;
; -1.627 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.556      ;
; -1.622 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.551      ;
; -1.585 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.514      ;
; -1.585 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.514      ;
; -1.546 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.475      ;
; -1.546 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.475      ;
; -1.535 ; Clock_Divider:inst2|counter[15] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.464      ;
; -1.505 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.434      ;
; -1.505 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.434      ;
; -1.501 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.430      ;
; -1.499 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.428      ;
; -1.496 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.425      ;
; -1.459 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.388      ;
; -1.459 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.388      ;
; -1.456 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.385      ;
; -1.453 ; Clock_Divider:inst2|counter[15] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.382      ;
; -1.420 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.349      ;
; -1.420 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.349      ;
; -1.417 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.346      ;
; -1.379 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.308      ;
; -1.379 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.308      ;
; -1.375 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.304      ;
; -1.375 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.304      ;
; -1.373 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.302      ;
; -1.373 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.302      ;
; -1.370 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.299      ;
; -1.333 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.262      ;
; -1.333 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.262      ;
; -1.331 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.260      ;
; -1.330 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.259      ;
; -1.294 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.223      ;
; -1.294 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.223      ;
; -1.292 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.221      ;
; -1.291 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.220      ;
; -1.261 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.190      ;
; -1.253 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.182      ;
; -1.253 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.182      ;
; -1.250 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.179      ;
; -1.249 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.178      ;
; -1.249 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.178      ;
; -1.247 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.176      ;
; -1.247 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.176      ;
; -1.244 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.173      ;
; -1.207 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.136      ;
; -1.207 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.136      ;
; -1.206 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.135      ;
; -1.205 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.134      ;
; -1.204 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.133      ;
; -1.168 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.097      ;
; -1.168 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.097      ;
; -1.167 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.096      ;
; -1.166 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.095      ;
; -1.165 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.094      ;
; -1.140 ; Clock_Divider:inst2|counter[10] ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.069      ;
; -1.135 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.064      ;
; -1.135 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.064      ;
; -1.127 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[7]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.056      ;
; -1.127 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.056      ;
; -1.124 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.053      ;
; -1.123 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.052      ;
; -1.123 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.052      ;
; -1.121 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.050      ;
; -1.121 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.050      ;
; -1.118 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.047      ;
; -1.093 ; Clock_Divider:inst2|counter[14] ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.022      ;
; -1.093 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.073     ; 2.022      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                  ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -1.494 ; sonic:inst|j[1]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.424      ;
; -1.491 ; sonic:inst|i[0]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.421      ;
; -1.378 ; sonic:inst|j[2]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.308      ;
; -1.360 ; sonic:inst|j[3]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.290      ;
; -1.294 ; sonic:inst|j[1]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.224      ;
; -1.291 ; sonic:inst|i[0]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.221      ;
; -1.272 ; sonic:inst|j[4]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.202      ;
; -1.272 ; sonic:inst|j[4]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.202      ;
; -1.223 ; sonic:inst|j[1]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.153      ;
; -1.223 ; sonic:inst|j[1]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.153      ;
; -1.178 ; sonic:inst|j[3]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.108      ;
; -1.178 ; sonic:inst|j[3]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.108      ;
; -1.130 ; sonic:inst|i[0]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.060      ;
; -1.123 ; sonic:inst|i[0]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.053      ;
; -1.123 ; sonic:inst|i[0]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.053      ;
; -1.091 ; sonic:inst|i[0]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 2.021      ;
; -1.063 ; sonic:inst|j[2]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.993      ;
; -1.063 ; sonic:inst|j[2]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.993      ;
; -1.004 ; sonic:inst|i[0]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.934      ;
; -0.967 ; sonic:inst|i[1]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.897      ;
; -0.965 ; sonic:inst|i[0]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.895      ;
; -0.844 ; sonic:inst|j[2]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.774      ;
; -0.841 ; sonic:inst|i[1]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.771      ;
; -0.838 ; sonic:inst|i[3]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.768      ;
; -0.828 ; sonic:inst|j[4]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.758      ;
; -0.802 ; sonic:inst|i[1]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.732      ;
; -0.759 ; sonic:inst|i[0]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.689      ;
; -0.754 ; sonic:inst|j[2]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.684      ;
; -0.751 ; sonic:inst|j[1]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.681      ;
; -0.736 ; sonic:inst|i[2]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.666      ;
; -0.736 ; sonic:inst|i[2]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.666      ;
; -0.419 ; sonic:inst|i[0]  ; sonic:inst|i[0]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.349      ;
; -0.296 ; sonic:inst|j[3]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.226      ;
; -0.239 ; sonic:inst|i[0]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.169      ;
; -0.236 ; sonic:inst|i[4]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.166      ;
; -0.231 ; sonic:inst|j[1]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.161      ;
; -0.226 ; sonic:inst|j[3]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.156      ;
; -0.218 ; sonic:inst|i[1]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.148      ;
; -0.217 ; sonic:inst|i[3]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.147      ;
; -0.216 ; sonic:inst|i[2]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.146      ;
; -0.179 ; sonic:inst|j[4]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 1.109      ;
; 0.160  ; sonic:inst|clock ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; sonic:inst|latch ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.072     ; 0.770      ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.034 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 2.406      ; 2.905      ;
; 0.360 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 2.406      ; 2.731      ;
; 0.477 ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.745      ;
; 0.692 ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.962      ;
; 0.706 ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.974      ;
; 0.708 ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.976      ;
; 0.710 ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.978      ;
; 0.712 ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.980      ;
; 0.722 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 0.990      ;
; 0.851 ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.119      ;
; 1.012 ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.282      ;
; 1.014 ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.282      ;
; 1.016 ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.286      ;
; 1.025 ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.293      ;
; 1.027 ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|counter[2]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.300      ;
; 1.040 ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.308      ;
; 1.044 ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.312      ;
; 1.109 ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.377      ;
; 1.112 ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.380      ;
; 1.113 ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.381      ;
; 1.113 ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.381      ;
; 1.114 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.382      ;
; 1.115 ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.383      ;
; 1.115 ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.383      ;
; 1.126 ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.394      ;
; 1.133 ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[2]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.401      ;
; 1.134 ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.402      ;
; 1.134 ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.402      ;
; 1.135 ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.403      ;
; 1.136 ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.404      ;
; 1.138 ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.406      ;
; 1.138 ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.406      ;
; 1.139 ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.407      ;
; 1.140 ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.408      ;
; 1.140 ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.408      ;
; 1.140 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.408      ;
; 1.147 ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.415      ;
; 1.147 ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.415      ;
; 1.149 ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.419      ;
; 1.154 ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.422      ;
; 1.154 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.422      ;
; 1.162 ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.430      ;
; 1.166 ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.434      ;
; 1.212 ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.480      ;
; 1.234 ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.502      ;
; 1.235 ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.503      ;
; 1.235 ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.503      ;
; 1.236 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.504      ;
; 1.237 ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.505      ;
; 1.237 ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.505      ;
; 1.241 ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.509      ;
; 1.248 ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.516      ;
; 1.256 ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.524      ;
; 1.256 ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.524      ;
; 1.257 ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.525      ;
; 1.258 ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.526      ;
; 1.260 ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.528      ;
; 1.260 ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.528      ;
; 1.261 ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.529      ;
; 1.262 ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.530      ;
; 1.262 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.530      ;
; 1.269 ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.537      ;
; 1.269 ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.537      ;
; 1.271 ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.539      ;
; 1.271 ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.539      ;
; 1.272 ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.540      ;
; 1.273 ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.541      ;
; 1.276 ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.544      ;
; 1.276 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.544      ;
; 1.284 ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.073      ; 1.552      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                  ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.417 ; sonic:inst|clock ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; sonic:inst|latch ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; sonic:inst|j[4]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.684      ;
; 0.688 ; sonic:inst|i[2]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.955      ;
; 0.703 ; sonic:inst|j[3]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.970      ;
; 0.707 ; sonic:inst|i[3]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; sonic:inst|i[1]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.976      ;
; 0.715 ; sonic:inst|i[4]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.982      ;
; 0.731 ; sonic:inst|j[4]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.998      ;
; 0.731 ; sonic:inst|j[1]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.998      ;
; 0.732 ; sonic:inst|i[0]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 0.999      ;
; 0.844 ; sonic:inst|j[3]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.111      ;
; 0.915 ; sonic:inst|i[0]  ; sonic:inst|i[0]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.182      ;
; 1.007 ; sonic:inst|i[2]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.274      ;
; 1.022 ; sonic:inst|i[2]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.289      ;
; 1.029 ; sonic:inst|i[3]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; sonic:inst|j[2]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; sonic:inst|i[1]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.300      ;
; 1.043 ; sonic:inst|i[0]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.310      ;
; 1.046 ; sonic:inst|j[1]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.313      ;
; 1.074 ; sonic:inst|j[3]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.341      ;
; 1.128 ; sonic:inst|i[1]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.395      ;
; 1.155 ; sonic:inst|i[1]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.422      ;
; 1.176 ; sonic:inst|j[2]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.443      ;
; 1.188 ; sonic:inst|i[0]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.455      ;
; 1.201 ; sonic:inst|i[0]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.468      ;
; 1.279 ; sonic:inst|i[0]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.546      ;
; 1.309 ; sonic:inst|j[1]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.576      ;
; 1.310 ; sonic:inst|i[0]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.577      ;
; 1.401 ; sonic:inst|i[0]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.668      ;
; 1.406 ; sonic:inst|j[2]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.673      ;
; 1.431 ; sonic:inst|i[0]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.698      ;
; 1.539 ; sonic:inst|j[1]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.806      ;
; 1.712 ; sonic:inst|j[2]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.979      ;
; 1.712 ; sonic:inst|j[2]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 1.979      ;
; 1.761 ; sonic:inst|j[3]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 2.028      ;
; 1.761 ; sonic:inst|j[3]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 2.028      ;
; 1.785 ; sonic:inst|i[0]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 2.052      ;
; 1.785 ; sonic:inst|i[0]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 2.052      ;
; 1.840 ; sonic:inst|j[1]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 2.107      ;
; 1.840 ; sonic:inst|j[1]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 2.107      ;
; 1.965 ; sonic:inst|j[4]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 2.232      ;
; 1.965 ; sonic:inst|j[4]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.072      ; 2.232      ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[10]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[11]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[12]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[13]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[14]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[15]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[16]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[17]|clk                ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[2]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[3]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[4]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[5]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[6]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[7]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[8]|clk                 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[9]|clk                 ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[10]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[11]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[12]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[13]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[14]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[15]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[16]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[17]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[2]|clk                 ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[3]|clk                 ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[4]|clk                 ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[5]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; 0.379  ; 0.563        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|outclk   ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|clock|clk                          ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[0]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[1]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[2]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[3]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[4]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[1]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[2]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[3]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[4]|clk                           ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|latch|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal|q                ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|clock|clk                          ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[0]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[1]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[2]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[3]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[4]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[1]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[2]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[3]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[4]|clk                           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|latch|clk                          ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|inclk[0] ;
; 0.533  ; 0.533        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ; 4.731 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin    ; Clock_Divider:inst2|clk_out_internal ; 7.159 ; 6.857 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin ; Clock_Divider:inst2|clk_out_internal ; 8.251 ; 8.546 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin    ; Clock_Divider:inst2|clk_out_internal ; 6.674 ; 6.887 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ;       ; 4.548 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1   ; clk_in                               ; 5.821 ; 6.107 ; Rise       ; clk_in                               ;
; pin_name1   ; clk_in                               ; 5.821 ; 6.107 ; Fall       ; clk_in                               ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ; 4.537 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin    ; Clock_Divider:inst2|clk_out_internal ; 6.857 ; 6.566 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin ; Clock_Divider:inst2|clk_out_internal ; 7.291 ; 7.617 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin    ; Clock_Divider:inst2|clk_out_internal ; 6.391 ; 6.596 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ;       ; 4.360 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1   ; clk_in                               ; 5.664 ; 5.941 ; Rise       ; clk_in                               ;
; pin_name1   ; clk_in                               ; 5.664 ; 5.941 ; Fall       ; clk_in                               ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -0.495 ; -3.202        ;
; Clock_Divider:inst2|clk_out_internal ; -0.151 ; -0.335        ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -0.145 ; -0.145        ;
; Clock_Divider:inst2|clk_out_internal ; 0.193  ; 0.000         ;
+--------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -23.216       ;
; Clock_Divider:inst2|clk_out_internal ; -1.000 ; -11.000       ;
+--------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                  ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.495 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.445      ;
; -0.495 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.445      ;
; -0.463 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.413      ;
; -0.463 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.413      ;
; -0.407 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.357      ;
; -0.379 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.329      ;
; -0.375 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.325      ;
; -0.359 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.309      ;
; -0.358 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.308      ;
; -0.355 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.305      ;
; -0.350 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.300      ;
; -0.349 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.299      ;
; -0.346 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.296      ;
; -0.344 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.294      ;
; -0.339 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.289      ;
; -0.329 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.279      ;
; -0.320 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.270      ;
; -0.318 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.268      ;
; -0.314 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.264      ;
; -0.309 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.259      ;
; -0.309 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.259      ;
; -0.307 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.257      ;
; -0.291 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.241      ;
; -0.287 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.237      ;
; -0.287 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.237      ;
; -0.278 ; Clock_Divider:inst2|counter[12] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; Clock_Divider:inst2|counter[13] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.228      ;
; -0.277 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.227      ;
; -0.277 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.227      ;
; -0.276 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.226      ;
; -0.268 ; Clock_Divider:inst2|counter[10] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.218      ;
; -0.267 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.217      ;
; -0.261 ; Clock_Divider:inst2|counter[14] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.211      ;
; -0.246 ; Clock_Divider:inst2|counter[12] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.196      ;
; -0.246 ; Clock_Divider:inst2|counter[13] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.196      ;
; -0.245 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.195      ;
; -0.242 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.192      ;
; -0.241 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.191      ;
; -0.236 ; Clock_Divider:inst2|counter[10] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.186      ;
; -0.235 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.185      ;
; -0.229 ; Clock_Divider:inst2|counter[14] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.179      ;
; -0.223 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.173      ;
; -0.223 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.173      ;
; -0.222 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.172      ;
; -0.219 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.169      ;
; -0.219 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.169      ;
; -0.218 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.168      ;
; -0.209 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.159      ;
; -0.208 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.158      ;
; -0.208 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.158      ;
; -0.174 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.124      ;
; -0.173 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.123      ;
; -0.171 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.121      ;
; -0.155 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.105      ;
; -0.155 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.105      ;
; -0.154 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.104      ;
; -0.151 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.101      ;
; -0.150 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.100      ;
; -0.141 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.091      ;
; -0.140 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.090      ;
; -0.133 ; Clock_Divider:inst2|counter[15] ; Clock_Divider:inst2|clk_out_internal ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.083      ;
; -0.106 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.056      ;
; -0.105 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.055      ;
; -0.104 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.054      ;
; -0.103 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.053      ;
; -0.101 ; Clock_Divider:inst2|counter[15] ; Clock_Divider:inst2|counter[2]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.051      ;
; -0.087 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.037      ;
; -0.087 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.037      ;
; -0.087 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.037      ;
; -0.087 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.037      ;
; -0.086 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.036      ;
; -0.083 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.033      ;
; -0.083 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.033      ;
; -0.083 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.033      ;
; -0.083 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.033      ;
; -0.082 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.032      ;
; -0.078 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.028      ;
; -0.073 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.023      ;
; -0.072 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.022      ;
; -0.072 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.022      ;
; -0.072 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 1.022      ;
; -0.040 ; Clock_Divider:inst2|counter[8]  ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.990      ;
; -0.038 ; Clock_Divider:inst2|counter[2]  ; Clock_Divider:inst2|counter[10]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.988      ;
; -0.037 ; Clock_Divider:inst2|counter[0]  ; Clock_Divider:inst2|counter[8]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.987      ;
; -0.036 ; Clock_Divider:inst2|counter[6]  ; Clock_Divider:inst2|counter[14]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.986      ;
; -0.035 ; Clock_Divider:inst2|counter[4]  ; Clock_Divider:inst2|counter[12]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.985      ;
; -0.026 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|counter[17]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.976      ;
; -0.022 ; Clock_Divider:inst2|counter[11] ; Clock_Divider:inst2|counter[16]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.972      ;
; -0.019 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[7]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; Clock_Divider:inst2|counter[9]  ; Clock_Divider:inst2|counter[15]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; Clock_Divider:inst2|counter[7]  ; Clock_Divider:inst2|counter[13]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.969      ;
; -0.019 ; Clock_Divider:inst2|counter[3]  ; Clock_Divider:inst2|counter[9]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.969      ;
; -0.018 ; Clock_Divider:inst2|counter[5]  ; Clock_Divider:inst2|counter[11]      ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.968      ;
; -0.015 ; Clock_Divider:inst2|counter[1]  ; Clock_Divider:inst2|counter[6]       ; clk_in       ; clk_in      ; 1.000        ; -0.037     ; 0.965      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                  ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.151 ; sonic:inst|j[2]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.101      ;
; -0.132 ; sonic:inst|i[0]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.082      ;
; -0.131 ; sonic:inst|j[1]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.081      ;
; -0.063 ; sonic:inst|j[4]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.013      ;
; -0.063 ; sonic:inst|j[4]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.013      ;
; -0.059 ; sonic:inst|j[3]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.009      ;
; -0.056 ; sonic:inst|i[0]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.006      ;
; -0.055 ; sonic:inst|j[1]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.005      ;
; -0.018 ; sonic:inst|j[1]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.968      ;
; -0.018 ; sonic:inst|j[1]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.968      ;
; -0.002 ; sonic:inst|i[0]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.952      ;
; 0.014  ; sonic:inst|i[0]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.936      ;
; 0.014  ; sonic:inst|i[0]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.936      ;
; 0.019  ; sonic:inst|j[3]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.931      ;
; 0.019  ; sonic:inst|j[3]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.931      ;
; 0.028  ; sonic:inst|j[2]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.922      ;
; 0.028  ; sonic:inst|j[2]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.922      ;
; 0.039  ; sonic:inst|i[0]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.911      ;
; 0.046  ; sonic:inst|i[1]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.904      ;
; 0.066  ; sonic:inst|i[0]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.884      ;
; 0.107  ; sonic:inst|i[0]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.843      ;
; 0.108  ; sonic:inst|j[2]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.842      ;
; 0.110  ; sonic:inst|i[1]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.840      ;
; 0.114  ; sonic:inst|i[1]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.836      ;
; 0.118  ; sonic:inst|i[3]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.832      ;
; 0.137  ; sonic:inst|j[4]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.813      ;
; 0.160  ; sonic:inst|i[0]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.790      ;
; 0.162  ; sonic:inst|j[1]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.788      ;
; 0.174  ; sonic:inst|i[2]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.776      ;
; 0.176  ; sonic:inst|j[2]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.774      ;
; 0.204  ; sonic:inst|i[2]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.746      ;
; 0.302  ; sonic:inst|i[0]  ; sonic:inst|i[0]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.648      ;
; 0.393  ; sonic:inst|j[3]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.557      ;
; 0.395  ; sonic:inst|i[0]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.555      ;
; 0.398  ; sonic:inst|i[4]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.552      ;
; 0.398  ; sonic:inst|j[1]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.552      ;
; 0.399  ; sonic:inst|j[3]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.551      ;
; 0.407  ; sonic:inst|i[1]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.543      ;
; 0.409  ; sonic:inst|i[2]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.541      ;
; 0.410  ; sonic:inst|i[3]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.540      ;
; 0.426  ; sonic:inst|j[4]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.524      ;
; 0.591  ; sonic:inst|clock ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; sonic:inst|latch ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 0.359      ;
+--------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                                ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.145 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 1.191      ; 1.265      ;
; 0.208  ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.329      ;
; 0.297  ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.419      ;
; 0.304  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.427      ;
; 0.310  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.431      ;
; 0.368  ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.489      ;
; 0.446  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.567      ;
; 0.447  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.568      ;
; 0.447  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.568      ;
; 0.449  ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|counter[2]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.570      ;
; 0.454  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.576      ;
; 0.456  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.579      ;
; 0.459  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.580      ;
; 0.459  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.581      ;
; 0.462  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.583      ;
; 0.463  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.585      ;
; 0.465  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.586      ;
; 0.466  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.587      ;
; 0.479  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 1.191      ; 1.389      ;
; 0.488  ; Clock_Divider:inst2|counter[16]      ; Clock_Divider:inst2|counter[2]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.609      ;
; 0.509  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; Clock_Divider:inst2|counter[15]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.630      ;
; 0.510  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.631      ;
; 0.510  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.631      ;
; 0.512  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.633      ;
; 0.512  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.633      ;
; 0.512  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.633      ;
; 0.512  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.633      ;
; 0.513  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.634      ;
; 0.513  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.634      ;
; 0.517  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.638      ;
; 0.520  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.642      ;
; 0.522  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.643      ;
; 0.522  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.643      ;
; 0.523  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[3]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.644      ;
; 0.524  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.645      ;
; 0.525  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.646      ;
; 0.525  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.646      ;
; 0.526  ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.647      ;
; 0.526  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[4]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.647      ;
; 0.526  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.647      ;
; 0.528  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.649      ;
; 0.529  ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.650      ;
; 0.529  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.650      ;
; 0.531  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.652      ;
; 0.532  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.653      ;
; 0.535  ; Clock_Divider:inst2|counter[17]      ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.656      ;
; 0.553  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[2]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.674      ;
; 0.575  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.696      ;
; 0.575  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.696      ;
; 0.575  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.696      ;
; 0.575  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.696      ;
; 0.576  ; Clock_Divider:inst2|counter[13]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.697      ;
; 0.576  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.697      ;
; 0.578  ; Clock_Divider:inst2|counter[5]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.578  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.578  ; Clock_Divider:inst2|counter[7]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.578  ; Clock_Divider:inst2|counter[9]       ; Clock_Divider:inst2|counter[14]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.699      ;
; 0.579  ; Clock_Divider:inst2|counter[3]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.700      ;
; 0.583  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.704      ;
; 0.586  ; Clock_Divider:inst2|counter[11]      ; Clock_Divider:inst2|counter[16]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.707      ;
; 0.587  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[11]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.708      ;
; 0.588  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[9]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.709      ;
; 0.588  ; Clock_Divider:inst2|counter[12]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.709      ;
; 0.589  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[5]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.710      ;
; 0.589  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[7]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.710      ;
; 0.590  ; Clock_Divider:inst2|counter[6]       ; Clock_Divider:inst2|counter[12]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.711      ;
; 0.591  ; Clock_Divider:inst2|counter[4]       ; Clock_Divider:inst2|counter[10]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.712      ;
; 0.592  ; Clock_Divider:inst2|counter[14]      ; Clock_Divider:inst2|counter[17]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.713      ;
; 0.592  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[6]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.713      ;
; 0.592  ; Clock_Divider:inst2|counter[2]       ; Clock_Divider:inst2|counter[8]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.713      ;
; 0.594  ; Clock_Divider:inst2|counter[8]       ; Clock_Divider:inst2|counter[13]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.715      ;
; 0.595  ; Clock_Divider:inst2|counter[10]      ; Clock_Divider:inst2|counter[15]      ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.716      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                  ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.193 ; sonic:inst|clock ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; sonic:inst|latch ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; sonic:inst|j[4]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.314      ;
; 0.294 ; sonic:inst|i[2]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.415      ;
; 0.303 ; sonic:inst|j[3]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; sonic:inst|i[3]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; sonic:inst|i[4]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sonic:inst|i[1]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.427      ;
; 0.311 ; sonic:inst|j[1]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.432      ;
; 0.312 ; sonic:inst|i[0]  ; sonic:inst|j[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.433      ;
; 0.314 ; sonic:inst|j[4]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.435      ;
; 0.380 ; sonic:inst|j[3]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.501      ;
; 0.399 ; sonic:inst|i[0]  ; sonic:inst|i[0]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.520      ;
; 0.452 ; sonic:inst|i[2]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; sonic:inst|i[3]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; sonic:inst|i[1]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; sonic:inst|i[2]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; sonic:inst|j[2]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.577      ;
; 0.467 ; sonic:inst|i[0]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; sonic:inst|j[1]  ; sonic:inst|j[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.588      ;
; 0.497 ; sonic:inst|j[3]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.618      ;
; 0.504 ; sonic:inst|i[0]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.625      ;
; 0.518 ; sonic:inst|i[1]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.639      ;
; 0.521 ; sonic:inst|j[2]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; sonic:inst|i[1]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.642      ;
; 0.546 ; sonic:inst|i[0]  ; sonic:inst|i[1]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.667      ;
; 0.549 ; sonic:inst|i[0]  ; sonic:inst|i[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.670      ;
; 0.568 ; sonic:inst|j[1]  ; sonic:inst|j[2]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.689      ;
; 0.612 ; sonic:inst|i[0]  ; sonic:inst|i[3]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.733      ;
; 0.613 ; sonic:inst|i[0]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.734      ;
; 0.615 ; sonic:inst|i[0]  ; sonic:inst|i[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.736      ;
; 0.638 ; sonic:inst|j[2]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.759      ;
; 0.677 ; sonic:inst|j[1]  ; sonic:inst|j[4]  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.798      ;
; 0.768 ; sonic:inst|j[2]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.889      ;
; 0.768 ; sonic:inst|j[2]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.889      ;
; 0.786 ; sonic:inst|i[0]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.907      ;
; 0.786 ; sonic:inst|i[0]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.907      ;
; 0.805 ; sonic:inst|j[3]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.926      ;
; 0.805 ; sonic:inst|j[3]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.926      ;
; 0.824 ; sonic:inst|j[1]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.945      ;
; 0.824 ; sonic:inst|j[1]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.945      ;
; 0.853 ; sonic:inst|j[4]  ; sonic:inst|clock ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.974      ;
; 0.853 ; sonic:inst|j[4]  ; sonic:inst|latch ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.974      ;
+-------+------------------+------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[10]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[11]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[12]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[13]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[14]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[15]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[16]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[17]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[2]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[3]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[4]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[5]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[6]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[7]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[8]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[9]|clk                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[10]      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[11]      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[12]      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[13]      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[14]      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[15]      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[16]      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[17]      ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[2]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[3]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[4]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[5]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[6]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[7]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[8]       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[9]       ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[10]|clk                ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[11]|clk                ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[12]|clk                ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[13]|clk                ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[14]|clk                ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[15]|clk                ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[16]|clk                ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[17]|clk                ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[2]|clk                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[3]|clk                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[4]|clk                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[5]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                        ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                         ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|clock|clk                          ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[0]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[1]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[2]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[3]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[4]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[1]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[2]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[3]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[4]|clk                           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|latch|clk                          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|inclk[0] ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal|q                ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|inclk[0] ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst2|clk_out_internal~clkctrl|outclk   ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|clock|clk                          ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[0]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[1]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[2]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[3]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|i[4]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[1]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[2]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[3]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|j[4]|clk                           ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; inst|latch|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ; 2.459 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin    ; Clock_Divider:inst2|clk_out_internal ; 3.566 ; 3.666 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin ; Clock_Divider:inst2|clk_out_internal ; 4.322 ; 4.242 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin    ; Clock_Divider:inst2|clk_out_internal ; 3.551 ; 3.465 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ;       ; 2.602 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1   ; clk_in                               ; 3.434 ; 3.827 ; Rise       ; clk_in                               ;
; pin_name1   ; clk_in                               ; 3.434 ; 3.827 ; Fall       ; clk_in                               ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ; 2.381 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin    ; Clock_Divider:inst2|clk_out_internal ; 3.438 ; 3.534 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin ; Clock_Divider:inst2|clk_out_internal ; 3.881 ; 3.785 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin    ; Clock_Divider:inst2|clk_out_internal ; 3.424 ; 3.341 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ;       ; 2.519 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1   ; clk_in                               ; 3.367 ; 3.762 ; Rise       ; clk_in                               ;
; pin_name1   ; clk_in                               ; 3.367 ; 3.762 ; Fall       ; clk_in                               ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+---------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                      ; -2.587  ; -0.145 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:inst2|clk_out_internal ; -1.707  ; 0.193  ; N/A      ; N/A     ; -1.487              ;
;  clk_in                               ; -2.587  ; -0.145 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                       ; -43.334 ; -0.145 ; 0.0      ; 0.0     ; -47.61              ;
;  Clock_Divider:inst2|clk_out_internal ; -13.080 ; 0.000  ; N/A      ; N/A     ; -16.357             ;
;  clk_in                               ; -30.254 ; -0.145 ; N/A      ; N/A     ; -31.253             ;
+---------------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ; 5.169 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin    ; Clock_Divider:inst2|clk_out_internal ; 7.802 ; 7.610 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin ; Clock_Divider:inst2|clk_out_internal ; 9.081 ; 9.240 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin    ; Clock_Divider:inst2|clk_out_internal ; 7.404 ; 7.518 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ;       ; 5.091 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1   ; clk_in                               ; 6.499 ; 6.752 ; Rise       ; clk_in                               ;
; pin_name1   ; clk_in                               ; 6.499 ; 6.752 ; Fall       ; clk_in                               ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port   ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ; 2.381 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin    ; Clock_Divider:inst2|clk_out_internal ; 3.438 ; 3.534 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin ; Clock_Divider:inst2|clk_out_internal ; 3.881 ; 3.785 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin    ; Clock_Divider:inst2|clk_out_internal ; 3.424 ; 3.341 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin  ; Clock_Divider:inst2|clk_out_internal ;       ; 2.519 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1   ; clk_in                               ; 3.367 ; 3.762 ; Rise       ; clk_in                               ;
; pin_name1   ; clk_in                               ; 3.367 ; 3.762 ; Fall       ; clk_in                               ;
+-------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; latchpin    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clockpin    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_outpin ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_origin  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; clockpin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data_outpin ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; clk_origin  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; pin_name1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; clockpin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; clk_origin  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; clockpin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; clk_origin  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk_in                               ; clk_in                               ; 207      ; 0        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 51       ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk_in                               ; clk_in                               ; 207      ; 0        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 51       ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Apr 07 21:10:55 2024
Info: Command: quartus_sta sonic -c sonic
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sonic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:inst2|clk_out_internal Clock_Divider:inst2|clk_out_internal
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.587
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.587             -30.254 clk_in 
    Info (332119):    -1.707             -13.080 Clock_Divider:inst2|clk_out_internal 
Info (332146): Worst-case hold slack is -0.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.034              -0.034 clk_in 
    Info (332119):     0.464               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.253 clk_in 
    Info (332119):    -1.487             -16.357 Clock_Divider:inst2|clk_out_internal 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.372             -25.490 clk_in 
    Info (332119):    -1.494             -11.024 Clock_Divider:inst2|clk_out_internal 
Info (332146): Worst-case hold slack is 0.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.034               0.000 clk_in 
    Info (332119):     0.417               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.253 clk_in 
    Info (332119):    -1.487             -16.357 Clock_Divider:inst2|clk_out_internal 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.495
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.495              -3.202 clk_in 
    Info (332119):    -0.151              -0.335 Clock_Divider:inst2|clk_out_internal 
Info (332146): Worst-case hold slack is -0.145
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.145              -0.145 clk_in 
    Info (332119):     0.193               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.216 clk_in 
    Info (332119):    -1.000             -11.000 Clock_Divider:inst2|clk_out_internal 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4764 megabytes
    Info: Processing ended: Sun Apr 07 21:10:56 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


