<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7z020clg484-1" LaunchTime="1527411810">
  <File Type="ROUTE-PWR-RPX" Name="system_power_routed.rpx"/>
  <File Type="BG-DRC" Name="system.drc"/>
  <File Type="ROUTE-PWR" Name="system_power_routed.rpt"/>
  <File Type="PA-TCL" Name="system.tcl"/>
  <File Type="OPT-DCP" Name="system_opt.dcp"/>
  <File Type="OPT-HWDEF" Name="system.hwdef"/>
  <File Type="OPT-DRC" Name="system_drc_opted.rpt"/>
  <File Type="ROUTE-CLK" Name="system_clock_utilization_routed.rpt"/>
  <File Type="RDI-RDI" Name="system.vdi"/>
  <File Type="PWROPT-DCP" Name="system_pwropt.dcp"/>
  <File Type="PLACE-DCP" Name="system_placed.dcp"/>
  <File Type="PLACE-IO" Name="system_io_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="system_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="system_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="system_control_sets_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="system_incremental_reuse_pre_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="system_postplace_pwropt.dcp"/>
  <File Type="PHYSOPT-DCP" Name="system_physopt.dcp"/>
  <File Type="BG-BIT" Name="system.bit"/>
  <File Type="ROUTE-ERROR-DCP" Name="system_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="system_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="system_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="system_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="system_drc_routed.pb"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="system_methodology_drc_routed.pb"/>
  <File Type="BITSTR-SYSDEF" Name="system.sysdef"/>
  <File Type="BG-BIN" Name="system.bin"/>
  <File Type="BITSTR-MSK" Name="system.msk"/>
  <File Type="ROUTE-DRC-RPX" Name="system_drc_routed.rpx"/>
  <File Type="BG-BGN" Name="system.bgn"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="system_methodology_drc_routed.rpt"/>
  <File Type="BITSTR-MMI" Name="system.mmi"/>
  <File Type="BITSTR-RBT" Name="system.rbt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="system_methodology_drc_routed.rpx"/>
  <File Type="ROUTE-PWR-SUM" Name="system_power_summary_routed.pb"/>
  <File Type="ROUTE-STATUS" Name="system_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="system_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="system_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="system_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="system_timing_summary_routed.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="system_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="system_postroute_physopt_bb.dcp"/>
  <File Type="BITSTR-NKY" Name="system.nky"/>
  <File Type="BITSTR-BMM" Name="system_bd.bmm"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/code/memory.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/code/memory.v"/>
        <Attr Name="ImportTime" Val="1367781498"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/code/accelerator.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/code/accelerator.v"/>
        <Attr Name="ImportTime" Val="1512478466"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_vga_flyinglogo_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_vga_flyinglogo_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184238"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_util_vector_logic_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_util_vector_logic_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363183318"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_processing_system7_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_processing_system7_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363183330"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_clock_generator_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_clock_generator_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184244"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_vdma_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_vdma_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184250"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_spdif_tx_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_spdif_tx_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363183472"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_interconnect_3_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_interconnect_3_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184256"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_interconnect_2_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_interconnect_2_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184260"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_interconnect_1_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_interconnect_1_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184266"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_interconnect_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_interconnect_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184272"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_iic_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_iic_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184070"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_hdmi_tx_16b_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_hdmi_tx_16b_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184092"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_dma_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_dma_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184278"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_clkgen_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_clkgen_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184222"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/imple/system_axi_ahblite_bridge_0_wrapper.ngc">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/imple/system_axi_ahblite_bridge_0_wrapper.ngc"/>
        <Attr Name="ImportTime" Val="1363184234"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/code/MYIP_TOP.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/code/MYIP_TOP.v"/>
        <Attr Name="ImportTime" Val="1493542810"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/code/system.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/code/system.v"/>
        <Attr Name="ImportTime" Val="1513757062"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vivado_demo/project_1/import_ise_summary.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/project_1/import_ise_summary.txt"/>
        <Attr Name="ImportTime" Val="1512635683"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LAB 12 FPU/FP_MPY.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DDlab9/Backup/Semester2/DD/DDLab/Lab12/LAB 12 FPU/FP_MPY.v"/>
        <Attr Name="ImportTime" Val="1527168944"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LAB 12 FPU/multiplier.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DDlab9/Backup/Semester2/DD/DDLab/Lab12/LAB 12 FPU/multiplier.v"/>
        <Attr Name="ImportTime" Val="1527168936"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LAB 12 FPU/multiplication_normaliser.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DDlab9/Backup/Semester2/DD/DDLab/Lab12/LAB 12 FPU/multiplication_normaliser.v"/>
        <Attr Name="ImportTime" Val="1527168536"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="system"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/project_1/system.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../L18-Design of ARM Coprocessor on Zedboard/vivado_demo/project_1/system.xdc"/>
        <Attr Name="ImportTime" Val="1513675274"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/project_1/system.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2015"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
</GenRun>
