# ALU Calculator

## Описание

Этот каталог содержит реализацию арифметико-логического устройства (АЛУ), регистрового файла и калькулятора на языке Verilog. Основное внимание уделено созданию базовых логических и арифметических операций с использованием транзисторного уровня и их интеграцией в АЛУ и связанные модули.

---

## Содержание

### Основные модули
1. **`calculator.v`**:
   - Реализация базовых логических вентилей (NOT, NAND, AND, OR, XOR).
   - Полусумматор и полный сумматор.
   - 4-битный сумматор/вычитатель.
   - Арифметико-логическое устройство (АЛУ) с поддержкой операций:
     - AND, OR, ADD, AND_NOT_B, OR_NOT_B, SUBTRACT, SLT (Set Less Than).
   - Регистровый файл с 4 регистрами.
   - Калькулятор, интегрирующий АЛУ и регистровый файл.

2. **Тесты**:
   - **`alu_test.v`**: Тестирование операций АЛУ.
   - **`calculator_test.v`**: Тестирование операций калькулятора.
   - **`reg_test.v`**: Тестирование операций чтения и записи в регистровый файл.

--- 

## Пример работы

### Операции АЛУ
Пример тестов из **`alu_test.v`**:
- Операция `AND` для входных данных `a = 1100` и `b = 1010`:
  ```
  control = 000 (AND), a = 1100, b = 1010, res = 1000, carry_out = 0
  ```

- Операция `ADD` для входных данных `a = 0011` и `b = 0101`:
  ```
  control = 010 (ADD), a = 0011, b = 0101, res = 1000, carry_out = 0
  ```

- Операция `SLT` для входных данных `a = 0011` и `b = 0110`:
  ```
  control = 111 (SLT), a = 0011, b = 0110, res = 0001, carry_out = 0
  ```

### Операции калькулятора
Пример тестов из **`calculator_test.v`**:
- Операция `AND` с записью результата в регистр `r0`:
  ```
  Control=000 | Immediate=1010 | Write Addr=00 | Read Addr=00 | Read Data=1010
  ```

- Операция `ADD` с записью результата в регистр `r0`:
  ```
  Control=010 | Immediate=0011 | Write Addr=00 | Read Addr=00 | Read Data=1101
  ```
