fsm control_call_03 {
  out u4 o = 0;

  fence {
    o += 2;
  }

  // All of these states should be removed
  void main() {
    f();
  }

  void f() {
    g();
  }

  void g() {
    return;
  }
}
// @fec/golden {{{
//  module control_call_03(
//    input wire       clk,
//    input wire       rst,
//    output reg [3:0] o
//  );
//
//    always @(posedge clk) begin
//      if (rst) begin
//        o <= 4'd0;
//      end else begin
//        o <= o + 4'd2;
//      end
//    end
//
//  endmodule
// }}}
// @stats/control_call_03/stack-depth: 0
// @stats/control_call_03/states: 1
