board aijuboard;

files {
	*.v
	../*.v
	dport/*.v
}

design top {
	regs {
		reg_* map(auto);
	}
	blit;
	dport {
		reg_* = dport_reg_* map(auto);
		aux_* = dport_aux_* map(auto);
		refclk <refclk>;
		auxp <auxp>;
		auxn <auxn>;
		tx <tx>;
	}
}
