Ball name,14 x 14,Power group,Ball Types,Default setting,Default setting,Default setting,Status while reset is asserted
DRAM_CK_C_A,G5,VDD2_DDR,DDR,—,—,—,—
DRAM_CK_T_A,G4,VDD2_DDR,DDR,—,—,—,—
DRAM_CKE0_A,H1,VDD2_DDR,DDR,—,—,—,—
DRAM_CKE0_A,H1,VDD2_DDR,DDR,—,—,—,—
DRAM_CKE1_A,J4,VDD_DDR,DDR,—,—,—,—
DRAM_CS0_A,F1,VDD2_DDR,DDR,—,—,—,—
DRAM_CS1_A,G2,VDD2_DDR,DDR,—,—,—,—
DRAM_DMI0_A,L2,VDDQ_DDR,DDR,—,—,—,—
DRAM_DMI1_A,T2,VDDQ_DDR,DDR,—,—,—,—
DRAM_DMI1_A,N,VDDQ_DDR,DDR,—,—,—,—
DRAM_DQ00_A,N1,VDDO_DDR,DDR,—,—,—,—
DRAM_DQ01_A,N2,VDDO_DDR,DDR,—,—,—,—
DRAM_DQ02_A,M1,VDDQ_DDR,DDR,—,—,—,—
DRAM_DQ03_A,M2,VDDQ_DDR,DDR,—,—,—,—
DRAM_DQ04_A,K1,VDDQ_DDR,DDR,—,—,—,—
DRAM_DQ05_A,K2,VDD_DDR,DDR,—,—,—,—
DRAM_DQ05_A,K2,VDDQ_DDR,DDR,—,—,—,—
DRAM_DQ06_A,J1,VDD_DDR,DDR,—,—,—,—
DRAM_DQ07_A,J2,VDD_DDR,DDR,—,—,—,—
DRAM_DQ08_A,V1,VDD_DDR,DDR,—,—,—,—
DRAM_DQ09_A,V2,VDD_DDR,DDR,—,—,—,—
DRAM_DQ10_A,U2,VDD_DDR,DDR,—,—,—,—
DRAM_DQ11_A,U1,VDDQ_DDR,DDR,—,—,—,—
DRAM_DQ11_A,U1,VDDQ_DDR,DDR,—,—,—,—
DRAM_DQ12_A,R1,VDD_DDR,DDR,—,—,—,—
DRAM_DQ13_A,R2,VDD_DDR,DDR,—,—,—,—
DRAM_DQ13_A,R22,VDD_DDR,DDR,—,—,—,—
DRAM_DQ14_A,P2,VDD_DDR,DDR,—,—,—,—
