# IC Design Flow

- [整條design flow說明](#整條design-flow說明)
- [合成要怎麼下constraint才能決定adder要用RCA還是CLA](#合成要怎麼下constraint才能決定adder要用rca還是cla)
- [合成要下哪些constraint](#合成要下哪些constraint)
- [合成要準備哪些檔案](#合成要準備哪些檔案)
- [合成時怎麼定義technology corner(PVT condition)](#合成時怎麼定義technology-cornerpvt-condition)
- [合成時若pipeline還是無法解決timimg violation還有什麼處理方式](#合成時若pipeline還是無法解決timimg-violation還有什麼處理方式)
- [合成時下constraint multi-cycle的目的](#合成時下constraint-multicycle的目的)
- [False path的目的](#false-path的目的)
- [timimg violation時slack是正還負](#timimg-violation時slack是正還負)
- [怎麼判斷input/output delay要設多少](#怎麼判斷inputoutput-delay要設多少)
- [說明STA在做什麼](#說明sta在做什麼)
- [STA和DTA的差異](#sta和dta的差異)


## 整條design flow說明



## 合成要怎麼下constraint才能決定adder要用RCA還是CLA



## 合成要下哪些constraint



## 合成要準備哪些檔案



## 合成時怎麼定義technology corner(PVT condition)



## 合成時若pipeline還是無法解決timimg violation還有什麼處理方式



## 合成時下constraint multi##cycle的目的



## False path的目的



## timimg violation時slack是正還負



## 怎麼判斷input/output delay要設多少



## 說明STA在做什麼



## STA和DTA的差異


