 1
用於儲存與區域網路之 160 Gbps 乙太網路光電技術開發 
子計畫五：160 Gbps 乙太網路收發界面電路之靜電放電防護設計(I) 
 
ESD Protection Design for 160 Gbps Ethernet Transceiver 
 
計畫編號：NSC 95-2221-E-009-330 
執行期限：95 年 08 月 01 日至 96 年 07 月 31 日 
主持人：柯明道教授  國立交通大學電子研究所 
 
一、中文摘要 
 
本計畫將針對總計畫之超高速乙太網路發
射機與接收機，設計應用於 160-Gbps 收發機界
面電路之靜電放電(ESD)防護電路。任何晶片生
產與使用過程中，靜電放電均為影響其可靠度
的最重要因素，對大量生產的晶片而言，靜電
放電防護電路不僅有其必要性，更有提升良率
的重要性。在此超高速乙太網路收發機中，通
過輸入輸出接點(Pin)的訊號頻率將高達數十
GHz，欲針對如此高速的傳輸訊號設計靜電放
電防護電路，靜電放電防護元件的寄生電容值
為首要設計考量，即使靜電放電防護元件的寄
生電容值低至數十 fF，此電容值也會對超高速
乙太網路收發機的傳輸造成極大的訊號延遲與
性能損耗，故擁有低電容與高靜電放電耐受度
的靜電放電防護電路，將是本計畫的主要設計
目標。若未於輸入與輸出端搭配靜電放電防護
元件，單單傳統輸入輸出銲墊(Pad)的寄生電容
值，也會顯著地降低 160 Gbps 乙太網路收發機
之傳輸速度，本計畫將一併開發具有超低寄生
電容效應的銲墊。 
在 160 Gbps 乙太網路收發機中，輸入訊號
會以差動(Fully-Differential)方式進入超高速乙
太網路收發機，若輸入級未搭配特殊設計的靜
電放電防護電路，收發機晶片遭受靜電放電轟
擊時，靜電電流將優先透過差動對內兩個源極
相連的電晶體之閘極氧化層放電，電晶體的閘
極氧化層為積體電路內最脆弱的部分，一旦閘
極氧化層遭受靜電放電轟擊，此電晶體乃至於
此晶片將遭受無法恢復之永久損壞。本計畫發
展的靜電放電防護電路，將特別針對上述接點
對接點(Pin-to-Pin)靜電放電轟擊提出創新且有
效的靜電防護架構，以應用於差動輸出入方式
的超高速乙太網路收發機晶片。 
本計畫以發展適用於未來產業界應用的
160 Gbps 乙太網路收發機之靜電放電防護電路
為目標，研究成果將發表於國際研討會與國際
期刊，創新的研發成果也將申請專利，提供並
保護業界使用本計畫之研究成果。 
 
Abstract 
 
The novel ESD protection circuit for the 
interface circuit in the 160-Gbps Ethernet 
transceiver proposed in this project will be 
developed. Electrostatic discharge (ESD) is the 
most important reliability issue in the manufacture 
and use of any chip. ESD protection circuits have 
not only the necessity but also the importance of 
raising the yield in the mass product of all chips. 
In the ultra high-speed Ethernet transceiver, the 
signal frequency through the input and output pin 
would be up to several tens of GHz. In the design 
of the ESD protection circuit for the signal with 
such high frequencies, the parasitic capacitance of 
the ESD protection device is the primary design 
consideration. Even if the ESD protection device 
has the parasitic capacitance of only several tens 
of fF, this parasitic capacitance would cause 
significant signal delay and performance 
degradation on the transceiver. Therefore, the 
development of ESD protection devices with ultra 
low parasitic capacitance and high ESD 
robustness is the main design goal of this project. 
If no ESD protection devices were applied to the 
input and output pins, the loading effect of the 
parasitic capacitance of simply the conventional 
input and output pads would substantially 
decrease the speed of the transceiver. A novel pad 
with ultra low parasitic capacitance will also be 
 3
的性能。隨著 CMOS 製程技術演進，如何針對
160 Gbps 超高速乙太網路收發機，設計有效的
靜電放電防護電路，並將靜電放電防護電路造
成的負面效應降至最低，是必須克服的挑戰。 
本年度計畫已經針對目前已發表的高速收
發界面電路之靜電放電防護設計進行調查與分
析，藉由分析各技術的優缺點，可歸納並開發
出適合超高速乙太網路收發界面電路的靜電放
電防護設計。本計畫亦開發了適用於高速傳輸
界面電路的靜電放電防護電路，該研究成果將
發表於國際研討會。 
 
三、研究方法及成果 
 
本年度計畫的研究成果已經發表一篇國際
長篇期刊論文與一篇國際研討會論文，尚有一
篇論文即將於國際研討會論文發表。在此針對
已發表的期刊論文和研討會論文內容詳細闡
述，本計畫的研究內容分為兩部分，第一部份
分析目前已發表應用於高速收發界面電路之靜
電放電防護電路[1]-[2]；第二部分使用 CMOS
製程，設計應用於 5-GHz 高速界面電路的靜電
放電防護電路[3]。 
 
(1) 高速收發界面電路之靜電放電防護設計分
析 
 
首先本計畫針對目前已發表的應用於高速
收發界面電路之靜電放電設計進行分析。圖 1
為高速界面電路之輸入與輸出接點搭配靜電放
電防護電路之示意圖，由於靜電放電防護電路
的寄生電容連接訊號路徑與積體電路接地之基
底，故高速訊號輸入與輸出該界面電路時，將
產生電容性的訊號損耗，進而衰減高速界面電
路的性能。 
傳統的晶片上靜電放電防護電路如圖 2 所
示，輸入接點上有兩個靜電放電二極體，分別
連接輸入/輸出接點(I/O Pad)與電源(VDD)和 I/O 
Pad 與接地點(VSS)，這兩個二極體提供 I/O Pad
至 VDD 與 VSS 至 I/O Pad 的靜電放電宣洩路
徑 。 搭 配 電 源 箝 制 靜 電 放 電 防 護 電 路
(Power-Rail ESD Clamp Circuit)，置於 I/O Pad
的靜電放電二極體之尺寸可以縮小，且可確保
當此電路遭受靜電放電轟擊時，該二極體可工
作於順偏條件下，提升其靜電放電耐受度。但
此傳統架構中的靜電放電二極體之寄生電容，
對高速訊號產生之負面效應日益顯著，所以許
多設計已被提出，目的是降低靜電放電防護電
路對高速訊號的衝擊。 
 
圖 1. 於輸入與輸出接點搭配靜電放電防護設計之界面
電路. 
 
 
圖 2. 傳統使用靜電放電二極體與電源箝制靜電放電防
護電路的靜電放電防護設計. 
 
當電感與電容並聯，形成並聯 LC 電路，其
S21 參數的頻率響應如圖 3 所示，當並聯 LC 電
路工作於共振頻率(ω0)時，訊號損耗將達到最小
值。根據此原理，為了抵銷靜電放電防護元件
的寄生電容，使用另一電感並聯靜電放電防護
元件的設計已被提出。 
 
 
圖 3. 並聯 LC 電路的頻率響應. 
如圖 4 所示，可使用晶片封裝之打線
 5
於電路設計時，可將靜電放電防護元件視為
內部電路的一部份，再使用電感進行阻抗匹配
設計，圖 9 的設計採取此概念，利用電感匹配
靜電放電防護元件與輸入輸出接點的寄生電
容，以此方式也消除靜電放電防護元件的寄生
電容效應。 
 
 
圖 9. 利用訊號路徑上的串聯電感進行阻抗匹配設計. 
 
針對寬頻段應用的高速界面電路，分散式
的靜電放電防護設計方式已被提出，如圖 10 所
示。使用分散式的靜電放電防護元件，並以傳
輸線或電感分別針對各個部分的靜電放電防護
元件進行阻抗匹配設計，可達成優異的寬頻阻
抗匹配。為了對靜電放電耐受度進行最佳化，
可將各部分的靜電放電防護元件自 I/O Pad至內
部電路使用遞減式的分配，讓流經最大部分靜
電放電電流的靜電放電防護元件以最大尺寸實
現，實驗結果已驗證這種改良型的設計可改善
靜電放電耐受度，且保有優異寬頻阻抗匹配的
優點。 
 
 
圖 10. 遞減面積式分散式靜電放電防護設計. 
 
將運算放大器的一個輸入端連接至輸出
端，可實現增益為一的緩衝器，且運算放大器
兩個輸入點的電壓準位會一致。圖 11 利用此概
念設計靜電放電防護電路，二極體 D1、D2 與
BJT Q1、Q2 提供 I/O Pad 至 VDD 與 VSS 的靜電
放電防護功能，藉由使緩衝器兩個輸入點電壓
相同的方式，可使 Q1 與 Q2 的接面電容沒有跨
壓，一旦電容沒有跨壓，電容效應便無法形成，
而靜電放電防護元件在訊號路徑上造成的寄生
電容效應便可消除。 
 
 
圖 11. 利用緩衝器消除電容效應的靜電放電防護設計. 
 
將數個相同電容值的電容串接，等效電容
可降低數倍，圖 12 利用此原理，將靜電放電二
極體串接，以降低 I/O Pad 上的寄生電容值。圖
12的設計亦利用二極體D1b與D2b觸發矽控整流
器(Silicon-Controlled Rectifier, SCR)，以提供 I/O 
Pad到VSS與VDD到 I/O Pad的靜電放電路徑。 
 
 
圖 12. 將靜電放電二極體串接以降低等效電容的靜電放
電防護設計 
 
SCR 元件已被驗證可於最小元件尺寸下擁
有最高靜電放電耐受度，圖 13 為一低電壓觸發
的 SCR (Low-Voltage Triggering SCR, 
LVTSCR)，藉由 NMOS 有較 SCR 低的崩潰電
壓，可於較低電壓時讓 NMOS 崩潰導通，進而
導通 SCR，提供靜電放電路徑。圖 13 中 Q1a與
Q3a形成一個 SCR 元件，Q1b與 Q3b形成另一組
SCR 元件，使用雙邊 SCR 架構，可讓靜電放電
電流的宣洩更有效率，進而提升單位寄生電容
的靜電放電耐受度。 
 7
 
圖 16. 不同尺寸的 P+/N-well 靜電放電二極體之 TLP 電
流-電壓曲線. 
 
對於 Giga-Hz 的高速傳輸界面電路而言，
靜電放電防護元件的寄生電容值必須盡可能降
低。為了去除晶片封裝的效應，元件寄生電容
的量測，採取晶圓上雙埠 S 參數的量測方式，
並將銲墊的效應去除，以求得靜電放電防護元
件本身的寄生效應。圖 17 為不同尺寸的
P+/N-well 二極體寄生電容量測結果，由圖 17
可得知，大尺寸的靜電放電二極體，雖然導通
電阻較小、靜電放電耐受度較高，但其寄生電
容值也較大，過大的寄生電容值將使該靜電放
電元件無法應用於超高速傳輸界面電路。 
 
 
圖 17. 不同尺寸的 P+/N-well 靜電放電二極體之寄生電
容值. 
 
為了達到商用安規的 2-kV人體放電模式靜
電放電耐受度，靜電放電元件的 TLP 二次崩潰
電流(Secondary Breakdown Current, It2)必須大
於 1.33 安培，根據圖 16 的量測結果，得知二極
體的周長必須大於 40 微米，才足以達到此規
格，因此分別使用 45 微米與 55 微米的靜電放
電二極體，並搭配電源箝制靜電放電防護電
路，如圖 18 所示。圖 18 中將輸入接點連接至
RX_NMOS 的閘極，可得知當搭配靜電放電防
護電路的高速界面電路的輸入端遭受靜電放電
轟擊時，靜電放電耐受度為何。 
 
 
圖 18. 使用RX_NMOS來驗證靜電放電防護電路的效能. 
 
利用圖 18 的測試架構，可量測該電路之
TLP 二次崩潰電流，如表 2 所示。由表 2 得知，
當 P+/N-well 與 N+/P-well 的周長為 55 微米時，
四種測試模式的 TLP 二次崩潰電流皆大於 1.33
安培，故使用 55 微米周長之靜電放電二極體便
可達成商用安規的 2-kV人體放電模式靜電放電
耐受度。 
 
表 2. 圖 18 測試架構之 TLP 二次崩潰電流. 
 
 
四、結論與討論 
 
此整合型計畫之子計畫五已完整執行完
畢，由實際晶片驗證並與模擬結果獲得相互的
佐證並且獲得預期的研究結果。憑藉對目前應
用於高速傳輸界面電路之境電放電防護技術之
分析，有利往後前瞻靜電放電防護技術之開
發，本計畫之研究成果已發表一篇長篇國際期
刊論文與一篇國際研討會論文，尚有一篇論文
已被國際研討會接受。詳細研究成果內容，請
參閱所發表之論文。感謝國科會的研究計畫經
費支持，使本研究工作順利執行。 
 
五、發表論文 
 
[1] M.-D. Ker and Y.-W. Hsiao, “ESD protection 
design with low-capacitance consideration for 
high-speed/high-frequency I/O interfaces in 
integrated circuits,” Recent Patents on 
