41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 12 54 71 34 0 \NUL
edpchen
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 12 54 71 34 0 \NUL
edpchen
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 280 140 464 120 0 \NUL
Page left blank intentionally
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 13 54 72 34 0 \NUL
edpchen
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 59 341 118 322 0
kpad_1
19 59 249 118 230 0
kpad_2
19 57 169 116 150 0
kpad_3
19 61 427 120 408 0
kpad_0
19 61 451 120 432 0
sel
19 58 368 117 349 0
sel
19 58 275 117 256 0
sel
19 59 195 118 176 0
sel
31 188 175 237 90 0 2
31 188 265 237 180 0 2
31 188 355 237 270 0 2
31 189 442 238 357 0 2
14 126 209 175 160
14 125 299 174 250
14 126 387 175 338
14 127 481 176 432
19 60 229 119 210 0
alu_2
19 62 406 121 387 0
alu_0
19 59 319 118 300 0
alu_1
19 59 139 118 120 0
alu_3
20 291 139 350 120 0
k3
20 292 319 351 300 0
k1
20 292 229 351 210 0
k2
20 292 406 351 387 0
k0
22 33 514 424 494 0 \NUL
This set of 4 MUXs outputs a the four bits of a hexadecimal 
19 475 210 534 191 0
wadr_1
19 475 228 534 209 0
wadr_0
20 647 192 706 173 0
w2
20 637 166 696 147 0
w3
20 648 214 707 195 0
w1
20 638 238 697 219 0
w0
31 551 234 600 149 0 4
14 500 258 549 209
22 34 541 390 521 0 \NUL
number from the keypad or ALU based on the selector.
22 404 327 788 307 0 \NUL
This circuit selects which register to send the hexadecimal
22 403 355 775 335 0 \NUL
 number to based on the inputs from wadr_1 and wadr_0.
1 115 185 189 159
1 114 265 189 249
1 114 358 189 339
1 117 441 190 426
1 172 184 189 171
1 171 274 189 261
1 172 362 189 351
1 173 456 190 438
1 113 159 189 135
1 115 239 189 225
1 115 331 189 315
1 117 417 190 402
1 118 396 190 396
1 115 309 189 309
1 116 219 189 219
1 115 129 189 129
1 234 129 292 129
1 234 219 293 219
1 234 309 293 309
1 235 396 293 396
1 552 212 531 200
1 552 218 531 218
1 552 230 546 233
1 638 156 597 176
1 648 182 597 182
1 649 204 597 188
1 639 228 597 194
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 12 54 71 34 0 \NUL
edpchen
22 13 101 151 81 0 \NUL
CSE 12, Winter 2021
15 40 168 89 119
19 40 171 99 152 0
k3
19 40 189 99 170 0
w3
20 286 171 345 152 0
reg3_3
19 40 207 99 188 0
update
19 40 225 99 206 0
invclr
24 232 213 281 141 1 0 1
5 130 204 179 155 0
3 178 213 227 164 0 0
15 40 276 89 227
19 40 279 99 260 0
k2
19 40 297 99 278 0
w3
20 286 279 345 260 0
reg3_2
19 40 315 99 296 0
update
19 40 333 99 314 0
invclr
24 232 321 281 249 1 0 1
5 130 312 179 263 0
3 178 321 227 272 0 0
15 41 384 90 335
19 40 387 99 368 0
k1
19 40 405 99 386 0
w3
20 286 387 345 368 0
reg3_1
19 40 423 99 404 0
update
19 40 441 99 422 0
invclr
24 232 429 281 357 1 0 1
5 130 420 179 371 0
3 178 429 227 380 0 0
15 46 492 95 443
19 46 495 105 476 0
k0
19 46 513 105 494 0
w3
20 292 495 351 476 0
reg3_0
19 46 531 105 512 0
update
19 46 549 105 530 0
invclr
24 238 537 287 465 1 0 1
5 136 528 185 479 0
3 184 537 233 488 0 0
15 406 166 455 117
19 406 169 465 150 0
k3
19 406 187 465 168 0
w2
20 652 169 711 150 0
reg2_3
19 406 205 465 186 0
update
19 406 223 465 204 0
invclr
24 598 211 647 139 1 0 1
5 496 202 545 153 0
3 544 211 593 162 0 0
15 407 274 456 225
19 406 277 465 258 0
k2
19 406 295 465 276 0
w2
20 652 277 711 258 0
reg2_2
19 406 313 465 294 0
update
19 406 331 465 312 0
invclr
24 598 319 647 247 1 0 1
5 495 310 544 261 0
3 544 319 593 270 0 0
15 407 382 456 333
19 406 385 465 366 0
k1
19 406 403 465 384 0
w2
20 652 385 711 366 0
reg2_1
19 406 421 465 402 0
update
19 406 439 465 420 0
invclr
24 598 427 647 355 1 0 1
5 496 418 545 369 0
3 544 427 593 378 0 0
15 413 490 462 441
19 412 493 471 474 0
k0
19 412 511 471 492 0
w2
20 658 493 717 474 0
reg2_0
19 412 529 471 510 0
update
19 412 547 471 528 0
invclr
24 604 535 653 463 1 0 1
5 503 526 552 477 0
3 550 535 599 486 0 0
5 497 76 546 27 0
20 557 61 616 42 0
invclr
19 412 61 471 42 0
clear
22 41 577 308 557 0 \NUL
4 flip flops holding the bits of Register 3.
22 400 578 667 558 0 \NUL
4 flip flops holding the bits of Register 2.
22 470 98 559 78 0 \NUL
Inverts clear.
1 233 161 96 161
1 246 143 86 143
1 246 209 96 215
1 287 161 278 161
1 131 179 96 179
1 179 174 176 179
1 233 179 224 188
1 179 202 96 197
1 233 269 96 269
1 246 251 86 251
1 246 317 96 323
1 287 269 278 269
1 131 287 96 287
1 179 282 176 287
1 233 287 224 296
1 179 310 96 305
1 233 377 96 377
1 246 359 87 359
1 246 425 96 431
1 287 377 278 377
1 131 395 96 395
1 179 390 176 395
1 233 395 224 404
1 179 418 96 413
1 239 485 102 485
1 252 467 92 467
1 252 533 102 539
1 293 485 284 485
1 137 503 102 503
1 185 498 182 503
1 239 503 230 512
1 185 526 102 521
1 599 159 462 159
1 612 141 452 141
1 612 207 462 213
1 653 159 644 159
1 497 177 462 177
1 545 172 542 177
1 599 177 590 186
1 545 200 462 195
1 599 267 462 267
1 612 249 453 249
1 612 315 462 321
1 653 267 644 267
1 496 285 462 285
1 545 280 541 285
1 599 285 590 294
1 545 308 462 303
1 599 375 462 375
1 612 357 453 357
1 612 423 462 429
1 653 375 644 375
1 497 393 462 393
1 545 388 542 393
1 599 393 590 402
1 545 416 462 411
1 605 483 468 483
1 618 465 459 465
1 618 531 468 537
1 659 483 650 483
1 504 501 468 501
1 551 496 549 501
1 605 501 596 510
1 551 524 468 519
1 558 51 543 51
1 498 51 468 51
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 12 54 71 34 0 \NUL
edpchen
22 13 101 151 81 0 \NUL
CSE 12, Winter 2021
15 50 177 99 128
19 48 180 107 161 0
k3
19 48 198 107 179 0
w1
20 294 180 353 161 0
reg1_3
19 48 216 107 197 0
update
19 48 234 107 215 0
invclr
24 240 222 289 150 1 0 1
5 138 213 187 164 0
3 186 222 235 173 0 0
15 49 285 98 236
19 48 288 107 269 0
k2
19 48 306 107 287 0
w1
20 294 288 353 269 0
reg1_2
19 48 324 107 305 0
update
19 48 342 107 323 0
invclr
24 240 330 289 258 1 0 1
5 144 321 193 272 0
3 192 330 241 281 0 0
15 49 393 98 344
19 48 396 107 377 0
k1
19 48 414 107 395 0
w1
20 300 396 359 377 0
reg1_1
19 48 432 107 413 0
update
19 48 450 107 431 0
invclr
24 246 438 295 366 1 0 1
5 142 429 191 380 0
3 192 438 241 389 0 0
15 55 501 104 452
19 54 504 113 485 0
k0
19 54 522 113 503 0
w1
20 300 504 359 485 0
reg1_0
19 54 540 113 521 0
update
19 54 558 113 539 0
invclr
24 246 546 295 474 1 0 1
5 145 537 194 488 0
3 192 546 241 497 0 0
15 426 171 475 122
19 426 174 485 155 0
k3
19 426 192 485 173 0
w0
20 672 174 731 155 0
reg0_3
19 426 210 485 191 0
update
19 426 228 485 209 0
invclr
24 618 216 667 144 1 0 1
5 516 207 565 158 0
3 564 216 613 167 0 0
15 425 279 474 230
19 426 282 485 263 0
k2
19 426 300 485 281 0
w0
20 672 282 731 263 0
reg0_2
19 426 318 485 299 0
update
19 426 336 485 317 0
invclr
24 618 324 667 252 1 0 1
5 515 315 564 266 0
3 564 324 613 275 0 0
15 425 387 474 338
19 426 390 485 371 0
k1
19 426 408 485 389 0
w0
20 672 390 731 371 0
reg0_1
19 426 426 485 407 0
update
19 426 444 485 425 0
invclr
24 618 432 667 360 1 0 1
5 515 423 564 374 0
3 564 432 613 383 0 0
15 434 495 483 446
19 432 498 491 479 0
k0
19 432 516 491 497 0
w0
20 678 498 737 479 0
reg0_0
19 432 534 491 515 0
update
19 432 552 491 533 0
invclr
24 624 540 673 468 1 0 1
5 522 531 571 482 0
3 570 540 619 491 0 0
22 39 584 306 564 0 \NUL
4 flip flops holding the bits of Register 1.
22 432 583 699 563 0 \NUL
4 flip flops holding the bits of Register 0.
1 241 170 104 170
1 254 152 96 152
1 254 218 104 224
1 295 170 286 170
1 139 188 104 188
1 187 183 184 188
1 241 188 232 197
1 187 211 104 206
1 241 278 104 278
1 254 260 95 260
1 254 326 104 332
1 295 278 286 278
1 145 296 104 296
1 193 291 190 296
1 241 296 238 305
1 193 319 104 314
1 247 386 104 386
1 260 368 95 368
1 260 434 104 440
1 301 386 292 386
1 143 404 104 404
1 193 399 188 404
1 247 404 238 413
1 193 427 104 422
1 247 494 110 494
1 260 476 101 476
1 260 542 110 548
1 301 494 292 494
1 146 512 110 512
1 193 507 191 512
1 247 512 238 521
1 193 535 110 530
1 619 164 482 164
1 632 146 472 146
1 632 212 482 218
1 673 164 664 164
1 517 182 482 182
1 565 177 562 182
1 619 182 610 191
1 565 205 482 200
1 619 272 482 272
1 632 254 471 254
1 632 320 482 326
1 673 272 664 272
1 516 290 482 290
1 565 285 561 290
1 619 290 610 299
1 565 313 482 308
1 619 380 482 380
1 632 362 471 362
1 632 428 482 434
1 673 380 664 380
1 516 398 482 398
1 565 393 561 398
1 619 398 610 407
1 565 421 482 416
1 625 488 488 488
1 638 470 480 470
1 638 536 488 542
1 679 488 670 488
1 523 506 488 506
1 571 501 568 506
1 625 506 616 515
1 571 529 488 524
38 6
20 317 180 376 161 0
in1_3
20 305 399 364 380 0
in1_2
20 611 191 670 172 0
in1_1
20 609 395 668 376 0
in1_0
19 138 228 197 209 0
adr1_1
19 156 252 215 233 0
adr1_0
31 252 216 301 131 0 1
19 114 156 173 137 0
reg2_3
19 132 132 191 113 0
reg3_3
19 120 204 179 185 0
reg0_3
19 108 180 167 161 0
reg1_3
14 192 276 241 227
19 112 437 171 418 0
adr1_1
19 131 458 190 439 0
adr1_0
31 233 429 282 344 0 1
19 95 363 154 344 0
reg2_2
19 118 338 177 319 0
reg3_2
19 101 415 160 396 0
reg0_2
19 95 393 154 374 0
reg1_2
14 167 482 216 433
19 425 233 484 214 0
adr1_1
19 437 257 496 238 0
adr1_0
31 539 221 588 136 0 1
19 407 161 466 142 0
reg2_1
19 425 137 484 118 0
reg3_1
19 401 209 460 190 0
reg0_1
19 401 185 460 166 0
reg1_1
14 479 281 528 232
19 429 437 488 418 0
adr1_1
19 441 461 500 442 0
adr1_0
31 537 425 586 340 0 1
19 411 365 470 346 0
reg2_0
19 423 341 482 322 0
reg3_0
19 411 413 470 394 0
reg0_0
19 411 389 470 370 0
reg1_0
14 477 485 526 436
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 102 10 0 \NUL
Chen, Edison
22 11 54 70 34 0 \NUL
edpchen
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 171 554 632 534 0 \NUL
These 4:1 MUXs select which register sends the hexadecimal number 
22 172 579 561 559 0 \NUL
to ALU Input 1 based on the inputs from adr1_0 and adr1_1.
22 420 303 743 283 0 \NUL
Sends the bit from the selcted register into in2_1.
22 82 509 405 489 0 \NUL
Sends the bit from the selcted register into in2_2.
22 427 509 750 489 0 \NUL
Sends the bit from the selcted register into in2_0.
22 68 303 391 283 0 \NUL
Sends the bit from the selcted register into in2_3.
1 253 158 188 122
1 253 164 170 146
1 253 170 164 170
1 253 176 176 194
1 253 194 194 218
1 253 200 212 242
1 253 212 238 251
1 318 170 298 170
1 234 371 174 328
1 234 377 151 353
1 234 383 151 383
1 234 389 157 405
1 234 407 168 427
1 234 413 187 448
1 234 425 213 457
1 540 163 481 127
1 540 169 463 151
1 540 175 457 175
1 540 181 457 199
1 540 199 481 223
1 540 205 493 247
1 540 217 525 256
1 538 367 479 331
1 538 373 467 355
1 538 379 467 379
1 538 385 467 403
1 538 403 485 427
1 538 409 497 451
1 538 421 523 460
1 306 389 279 383
1 612 181 585 175
1 610 385 583 379
38 7
19 503 441 562 422 0
adr2_0
19 491 417 550 398 0
adr2_1
20 623 381 682 362 0
in2_0
31 569 417 618 332 0 1
19 479 345 538 326 0
reg2_0
19 491 321 550 302 0
reg3_0
19 473 393 532 374 0
reg0_0
19 467 369 526 350 0
reg1_0
14 527 471 576 422
22 12 77 52 57 0 \NUL
Lab 2
22 12 29 102 9 0 \NUL
Chen, Edison
22 11 53 70 33 0 \NUL
edpchen
22 12 101 150 81 0 \NUL
CSE 12, Winter 2021
22 171 554 632 534 0 \NUL
These 4:1 MUXs select which register sends the hexadecimal number 
22 407 499 730 479 0 \NUL
Sends the bit from the selcted register into in2_0.
22 172 579 561 559 0 \NUL
to ALU Input 1 based on the inputs from adr2_0 and adr2_1.
19 156 246 215 227 0
adr2_0
19 144 222 203 203 0
adr2_1
20 276 186 335 167 0
in2_3
31 222 222 271 137 0 1
19 132 150 191 131 0
reg2_3
19 146 129 205 110 0
reg3_3
19 126 198 185 179 0
reg0_3
19 120 174 179 155 0
reg1_3
14 180 276 229 227
22 70 298 393 278 0 \NUL
Sends the bit from the selcted register into in2_3.
19 159 449 218 430 0
adr2_0
19 147 425 206 406 0
adr2_1
20 279 389 338 370 0
in2_2
31 225 425 274 340 0 1
19 135 353 194 334 0
reg2_2
19 146 329 205 310 0
reg3_2
19 129 401 188 382 0
reg0_2
19 123 377 182 358 0
reg1_2
14 183 479 232 430
22 65 499 388 479 0 \NUL
Sends the bit from the selcted register into in2_2.
19 513 248 572 229 0
adr2_0
19 501 224 560 205 0
adr2_1
20 633 188 692 169 0
in2_1
31 579 224 628 139 0 1
19 489 152 548 133 0
reg2_1
19 500 129 559 110 0
reg3_1
19 483 200 542 181 0
reg0_1
19 476 176 535 157 0
reg1_1
14 537 278 586 229
22 408 298 731 278 0 \NUL
Sends the bit from the selcted register into in2_1.
1 570 359 547 311
1 570 365 535 335
1 570 371 523 359
1 570 377 529 383
1 570 413 573 446
1 570 395 547 407
1 570 401 559 431
1 624 371 615 371
1 223 164 202 119
1 223 170 188 140
1 223 176 176 164
1 223 182 182 188
1 223 218 226 251
1 223 200 200 212
1 223 206 212 236
1 277 176 268 176
1 226 367 202 319
1 226 373 191 343
1 226 379 179 367
1 226 385 185 391
1 226 421 229 454
1 226 403 203 415
1 226 409 215 439
1 280 379 271 379
1 580 166 556 119
1 580 172 545 142
1 580 178 532 166
1 580 184 539 190
1 580 220 583 253
1 580 202 557 214
1 580 208 569 238
1 634 178 625 178
38 8
20 341 202 400 183 0
alu_3
20 326 467 385 448 0
alu_2
19 40 300 99 281 0
in2_2
19 40 258 99 239 0
in2_1
19 40 216 99 197 0
in2_0
19 40 198 99 179 0
shift3
19 40 240 99 221 0
shift2
19 40 282 99 263 0
shift1
3 130 216 179 167 0 0
3 130 252 179 203 0 0
3 130 300 179 251 0 0
19 40 451 99 432 0
shift2
19 41 493 100 474 0
shift1
19 41 512 100 493 0
in2_1
19 41 468 100 449 0
in2_0
19 40 143 99 124 0
in1_3
19 40 171 99 152 0
in1_2
3 131 480 180 431 0 0
3 131 522 180 473 0 0
20 732 293 791 274 0
alu_1
19 424 305 483 286 0
shift1
19 424 323 483 304 0
in2_0
3 514 343 563 294 0 0
20 653 483 712 464 0
alu_0
19 40 324 99 305 0
shift0
19 42 533 101 514 0
shift0
19 424 355 483 336 0
shift0
19 423 509 482 490 0
shift0
4 233 257 282 208 2 0
19 41 344 100 325 0
in2_3
3 130 348 179 299 0 0
19 42 561 101 542 0
in2_2
19 424 373 483 354 0
in2_1
3 133 562 182 513 0 0
3 514 379 563 330 0 0
19 423 537 482 518 0
in2_0
3 518 538 567 489 0 0
4 218 522 267 473 1 0
4 610 331 659 282 0 0
4 225 172 274 123 0 1
3 284 217 333 168 0 0
19 39 402 98 383 0
in1_3
19 40 430 99 411 0
in1_2
4 225 431 274 382 0 1
3 273 482 322 433 0 0
19 423 243 482 224 0
in1_3
19 423 271 482 252 0
in1_2
4 603 272 652 223 0 1
3 672 308 721 259 0 0
19 423 437 482 418 0
in1_3
19 423 465 482 446 0
in1_2
4 519 466 568 417 0 1
3 584 498 633 449 0 0
22 17 83 57 63 0 \NUL
Lab 2
22 17 35 107 15 0 \NUL
Chen, Edison
22 16 59 75 39 0 \NUL
edpchen
22 17 107 155 87 0 \NUL
CSE 12, Winter 2021
19 425 141 484 122 0
in1_0
19 425 123 484 104 0
in1_1
31 531 135 580 50 0 4
14 483 155 532 106
20 683 48 742 29 0
shift3
20 683 93 742 74 0
shift2
20 682 133 741 114 0
shift1
5 621 63 670 14 0
5 621 108 670 59 0
5 621 147 670 98 0
5 599 183 648 134 0
20 682 168 741 149 0
shift0
22 426 199 769 179 0 \NUL
Decides how many shifts based on in1_1 and in1_0.
22 84 372 293 352 0 \NUL
Sends the shifted bit into alu_3.
22 73 584 282 564 0 \NUL
Sends the shifted bit into alu_2.
22 455 406 664 386 0 \NUL
Sends the shifted bit into alu_1.
22 452 579 661 559 0 \NUL
Sends the shifted bit into alu_0.
1 96 188 131 177
1 96 206 131 205
1 96 230 131 213
1 96 248 131 241
1 96 272 131 261
1 96 290 131 289
1 96 441 132 441
1 97 458 132 469
1 97 483 132 483
1 97 502 132 511
1 480 295 515 304
1 480 313 515 332
1 176 191 234 218
1 176 227 234 227
1 176 275 234 237
1 96 314 131 309
1 97 334 131 337
1 176 323 234 246
1 98 523 134 523
1 98 551 134 551
1 480 345 515 340
1 480 363 515 368
1 479 499 519 499
1 479 527 519 527
1 177 455 219 483
1 177 497 219 497
1 179 537 219 511
1 560 318 611 292
1 560 354 611 320
1 226 133 96 133
1 226 161 96 161
1 285 178 271 147
1 285 206 279 232
1 342 192 330 192
1 226 392 95 392
1 226 420 96 420
1 274 443 271 406
1 604 233 479 233
1 604 261 479 261
1 673 269 649 247
1 520 427 479 427
1 520 455 479 455
1 585 459 565 441
1 274 471 264 497
1 327 457 319 457
1 673 297 656 306
1 733 283 718 283
1 585 487 564 513
1 654 473 630 473
1 529 130 532 131
1 481 113 532 113
1 481 131 532 119
1 577 77 622 38
1 577 83 622 83
1 577 89 622 122
1 667 83 684 83
1 667 122 683 123
1 577 95 600 158
1 645 158 683 158
1 667 38 684 38
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
