add r0, r1, r1, lsl #1 
tst r0, #31 
mvneq r2, r3 
asr r0, r2, #31 
