# Procesador-Monociclo-RISC-V

Este proyecto implementa un procesador monociclo basado en la arquitectura RISC-V. El diseño sigue el conjunto de instrucciones base **RV32I**, incluyendo soporte para operaciones aritméticas, lógicas, saltos, memoria y control. El procesador utiliza módulos esenciales como la Unidad de Control (CU), Unidad de Ramificación (Branch Unit), Generador de Inmediatos (ImmGen) y una Unidad Aritmética Lógica (ALU), todo diseñado en Verilog.

El propósito de este proyecto es proporcionar una implementación educativa y funcional de un procesador monociclo, adecuada para comprender la arquitectura y funcionamiento de procesadores RISC-V.

**Características principales:**
- Soporte para el conjunto de instrucciones **RV32I**.
- Implementación modular en Verilog.
- Simulación y validación utilizando herramientas como ModelSim o Vivado.
- Código comentado para facilitar la comprensión.

**Aplicaciones:**
Ideal para estudiantes, investigadores y desarrolladores interesados en aprender sobre diseño de procesadores y arquitectura RISC-V.

----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

This project implements a single-cycle processor based on the RISC-V architecture. The design adheres to the **RV32I** base instruction set, including support for arithmetic, logical, branch, memory, and control operations. The processor integrates key modules such as the Control Unit (CU), Branch Unit, Immediate Generator (ImmGen), and an Arithmetic Logic Unit (ALU), all implemented in Verilog.

The goal of this project is to provide an educational and functional implementation of a single-cycle processor, suitable for understanding the architecture and operation of RISC-V processors.

**Key Features:**
- Support for the **RV32I** instruction set.
- Modular Verilog implementation.
- Simulation and validation using tools like ModelSim or Vivado.
- Well-commented code for easier understanding.

**Applications:**
Ideal for students, researchers, and developers interested in learning about processor design and RISC-V architecture.
