中文摘要 
伴隨著半導體工業的快速進步，越來越多的電晶體能被置入一個單一的晶片上。換句
話說，更大更多的子系統能夠整合在同一顆晶片中。現今 SoC整合工程師(system-on-a-chip 
integrators)需比先前 ASIC設計工程師考慮更多，譬如 1)矽智產 IP核心 (intellectual property 
core)的設計和使用，2)高效率系統編譯(system compilation)環境的發展，與 3)系統晶片上 IPs
與相關元件間的溝通與協調等問題都需要審慎的考量。一個擴充性極高的單晶片網路系統
平台(network-on-a-chip platform, NoC)是一個能有效處理各種通訊溝通問題並連接與整合許
多異質性 IPs的優異平台。 
由於移動估計是視訊壓縮中最耗費時間的運算，所以用硬體實現是不可避免的。考慮
到以後要被整合到 NoC平台時，必須根據目前平台上的 performance, power, transmission及
computing complexity的情況去決定那一種移動估計演算法與其硬體架構較適合目前平台的
限制及要求，所以將移動估計以 IP化來實現，以利未來與整個 NoC系統整合。 
 
本計畫第一年主要完成的要點如下： 
1. 參與可重置低功率 NoC平台的系統分析與設計研究。 
2. 各種不同的移動估計演算法之研究。 
3. 各種不同的移動估計硬體架構之研究。 
 
關鍵字 
單晶片網路系統平台，視訊資料流處理系統，移動估計。 
前言 
由於積體電路技術的快速發展，目前已進入深次微米的設計，前瞻縮小技術使得千萬
個以上的電晶體可以做在同一晶片上，也就是說一個完整的系統將可實現於單一晶片上，
亦即 SOC(system-on-a-chip) [1]-[4]。為了因應 SoC相關產品的發展，以整合矽核為導向的
SoC平台之設計流程與方法成為開發產品的有效解決方案[3]-[4]。其中單晶片網路的概念近
年來已引起 SoC 研究人員高度的重視[5]-[6]，利用單晶片網路的概念，本計畫提出一個新
穎的系統－可架構低功率 NoC 平台，一種利用單晶片網路概念建構的適應性架構式模版
(architectural template)，透過平台上靈活的可擴充與適應性並搭配可架構處理矽核、通訊介
面控制器與記憶體，而成為一所有系統層級均能有效重複運用之工作平台，用以設計各式
複雜嵌入型 SoC產品；它提供可擴充性資料傳輸，但也可以依不同應用對象與其各種通訊
型態進行通訊資源之重複使用(reuse)或重置(reconfigurable)。 
 
研究目的 
計畫中使用 VC++來設計一個應用於可架構 NoC 處理平台上的視訊壓縮程式基本雛
形，評估視訊壓縮中較重要運算區塊－移動估計的 performance, power, transmission 及
computing complexity的效能情況，並研究各種移動搜尋法(full search, three-step search and 
diamond search)以 IP化實現時的 performance, power, transmission及 computing complexity，
並考慮如何將這些 IP 模組加入到 NoC 平台的方式，以證明此一平台的可行性，此外，也
協助平台系統規格之設計與製定。 
 
研究方法 
(A)移動估計軟體演算法的研究 
在國際標準組織(ISO)提出的如MPEG和 H.264等視訊編碼標準中，都使用區塊匹配移
動估計 (block-matching motion estimation)的方法來降低視訊信號中畫面間的累贅
(inter-frame redundancy)以達到優異的壓縮效果。一般而言，區塊匹配演算法(Block-Matching 
Algorithms)是先將一個影像畫面(frame)分割成大小為 NN ´ 的不重疊方形區塊，然後由左
而右、由上而下求出每一個區塊的移動向量。其方法簡述如下：假如最大可能位移是w個
像素寬，則將目前影像畫面(current image frame)中即將編碼區塊(稱為參考區塊, reference 
block)內的所有像素值與前一張編碼後影像畫面中一個 )2()2( wNwN +´+ 搜尋範圍內所有
可能的候選區塊(candidate blocks)相比較。當最匹配(best-matched)的候選區塊被決定後，參
考區塊與最匹配區塊的座標差異即是所謂的移動向量(motion vector)。 
圖一 區塊匹配演算法的示意圖 
前一張畫面
w
(search area)
(motion vector)
w
時間 
(best-matched candidate block)
N
N
refB參考區塊
移動向量
最匹配候選方塊
搜尋範圍
目前畫面
在 2維心縮陣列[15]中(圖 3)，共使用了 64(16x4)個 PE，藉著重覆使用鄰近候選區塊的
運算結果，這樣的架構需要 1252個 clock cycles來完成目前區塊(16x16)和 256個候選區塊
比對。 
 
圖 3 二維心縮陣列 
 
根據我們的評估，上述電路是一個極具擴充性的設計，未來在第二年的計畫中，將考
慮以此電路架構為基礎，修改出一個能依據 NoC平台的限制及要求來執行移動估計演算法
的硬體電路，並整合到 NoC系統上。 
 
結果與討論 
今年是計畫的第一年，由於相關平台的規格與介面都尚在發展階段，所以我們採用
VC++來設計一個應用於可架構式低功率 NoC 處理平台上的視訊壓縮程式系統，並評估各
個移動估計演算法的優缺點。當移動估計以不同的硬體架構實現時，由於所需的performance, 
power, transmission及 computing complexity都不同，因此，我們也已選定合適的硬體電路，
未來將依據 NoC平台的限制及要求，將合適的硬體電路整合到系統上。此外，我們也將相
關軟硬體數據與其他子計畫作整合，除了證明此平台的可行性外，並協助完成平台系統規
格之設計與製定。 
 
參考文獻 
[1] M. Sgroi, M. Sheets, A. Mihal, K. Keutzer, S. Malik, J. Rabaey, and A. 
Sangiovanni-Vincentelli, “Addressing the System-on-Chip Interconnect Woes Through 
Communication-Based Design,” Design Automation Conference, pp. 667-672, 2001. 
