
options trace
verilog



module main(1,2,3,4);
vsource #(1.) v(3,1);
res #(.R(1)) R1(3,1);
endmodule

main m(0,1,2,4);

paramset res resistor;
  parameter R=.5 from (0:1];
 .r=R;
endparamset

list

print dc v(nodes) i(m.v) y(m.*) y(m.R1.*)
dc
