<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë¶ üë¥üèº üôáüèø Biostar Racing P1: kalter Auspuff ü§≥üèº üöà üôá</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Wir waren nicht die ersten, die bemerkten, dass kompakte Computer wie der Intel Compute Stick hinsichtlich der Leistung nicht gut genug sind. Als wir ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Biostar Racing P1: kalter Auspuff</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/413857/"><p> Wir waren nicht die ersten, die bemerkten, dass kompakte Computer wie der Intel Compute Stick hinsichtlich der Leistung nicht gut genug sind.  Als wir ein √§hnliches Ger√§t von Biostar kennen lernten, waren die Erwartungen nicht besonders optimistisch.  Wie die j√ºngeren Modelle von Stick-Computern l√§uft Racing P1 auf einem der schw√§chsten Prozessoren der Atom Z8000-Familie.  Der von Biostar gew√§hlte x5-Z8350-Chip ist jedoch nur ein Schritt, aber produktiver als sein j√ºngerer Bruder.  Versuchen wir, die Leistung dieser Plattform zu bewerten, die dank der Bem√ºhungen von Biostar kein Stick mehr ist, sondern auch kein Laptop. </p><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/825/886/4fb/8258864fb4a4fa73403bde1e34a6f5b9.jpg"></div><a name="habracut"></a>  <b>Abb. 1</b> .  <i>USB 3.0 / 2.0, ein SD-Kartensteckplatz, Kontakte mit Hintergrundbeleuchtung, eine Kopfh√∂rerbuchse und ein Netzschalter befinden sich auf der Vorderseite</i> <br><br><p>  Die verwendeten Tools sind der NCRB-Benchmark (NUMA-CPU- und RAM-Benchmarks) f√ºr Win64 und das plattform√ºbergreifende Dienstprogramm zur Identifizierung des JavaCPUID-Prozessors. </p><br><h3>  CPU </h3><br><p>  Die CPUID-Anweisung best√§tigt, dass der Intel Atom x5-Z8350-Prozessor auf der <i>Biostar Racing P1-</i> Plattform installiert ist.  Seine Nennfrequenz betr√§gt 1,44 GHz, was jedoch nicht verhindert, dass es bei Bedarf rechtm√§√üig auf 1,92 GHz beschleunigt.  Selbst bei einer kurzen Kenntnis dieser Plattform ist das Paradox offensichtlich: Der Betrieb im Bereich von 1,44 bis 1,92 ist eher eine Regel als eine Ausnahme. </p><br><p></p><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/7f7/8d1/e9c/7f78d1e9cc72d95769caf549a41b7c3f.png"></div>  <b>Abb. 2</b> .  <i>Werksspezifikationen von Intel Atom x5-Z8350</i> <br><p>  Die Entscheidung des x5-Z8350-Prozessors, die minimale oder Standardtaktfrequenz auszuw√§hlen und den Turbo-Modus zu starten, basiert auf einer Analyse der Last und der Betriebstemperatur.  Das SDP-Framework (Scenario Dissipated Power) definiert den typischen Stromverbrauch eines Ger√§ts.  Steuermechanismen beurteilen unabh√§ngig die Situation und reduzieren bei "leichter" Last den Energieverbrauch des Chips.  Die M√∂glichkeit, den Turbo-Modus einzuschalten, h√§ngt von der Temperatur ab, sodass die Ergebnisse von Sommer- und Wintertests variieren k√∂nnen.  Im Allgemeinen wechselt Racing P1 auch die Schuhe f√ºr die Saison. </p><br><p>  √úber den Rahmen der Studie hinaus stellen wir fest, dass der Nachbrenner auf Stromleitungen von ~ 220 V zu einem Verbrauch von bis zu 7 Watt f√ºhrt. Der Reisemodus Racing P1 reduziert diesen Wert um etwa die H√§lfte, der Schlafmodus erfordert etwas mehr als 2 Watt Wechselstrom (der Verbrauch wurde mit einem normalen Haushaltswattmeter √ºberwacht). . </p><br><p></p><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/c2a/05a/cae/c2a05acae34684f82d67cfed5c7658c6.png"></div>  <b>Abb. 3</b> .  <i>CPUID unter Intel Atom x5-Z8350 Funktionen</i> <br><p>  Intel Atom x5-Z8350 arbeitet mit Daten mit einer maximalen Kapazit√§t von 128 Bit.  Moderne Funktionserweiterungen AVX 256/512 werden nicht unterst√ºtzt.  Dies bedeutet, dass unser Messwerkzeug aus einem Satz von Vektoranweisungen SSE 128 und dem Messobjekt - Cache-Speicher und dynamischem RAM - besteht. </p><br><p></p><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/68d/54a/1c2/68d54a1c20acac89c79d156b90b1e6fb.png"></div>  <b>Abb. 4</b> .  <i>Auswahlfenster f√ºr Systeminformationen und Testmodus f√ºr das NCRB-Dienstprogramm: Das Men√º links zeigt Befehlss√§tze an, einschlie√ülich der vom Prozessor unterst√ºtzten Funktionserweiterungen</i> <br><p>  Ein wichtiger Exkurs ist hier angebracht: Im Allgemeinen bedeutet die maximale Kapazit√§t von Operanden nicht maximale Leistung.  Eine Reihe von AMD-Prozessoren bis einschlie√ülich AM2 verarbeiten zwei 64-Bit-Downloads mit klassischen MOV-Befehlen schneller als ein 128-Bit-SSE-Ladevorgang mit MOVAPD-Befehlen.  Wir haben uns vor dem Experimentieren daran erinnert, dass wir experimentell sichergestellt haben - die Verwendung der SSE f√ºr den Atom x5-Z8350 ist in der Tat das produktivste Szenario. </p><br><h3>  L1 Cache </h3><br><p>  Normalerweise ist die Cache-Gr√∂√üe ein Vielfaches der Zweierpotenz.  Auf der ersten Ebene versucht der Hersteller, diese gleichm√§√üig zwischen Anweisungen und Daten zu verteilen.  Alle diese Kanons werden von der Architektur des x5-Z8350-Prozessors nicht ber√ºcksichtigt.  Jeder seiner vier Kerne verf√ºgt √ºber 32 Kilobyte Cache f√ºr Anweisungen und 24 Kilobyte f√ºr Daten. </p><br><p></p><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/8fe/170/475/8fe170475bd9ea6e9ab10c06f25f1c63.png"></div>  <b>Abb. 5</b> .  <i>Klassifizierung der Cache-Ebenen</i> <br><p>  Eine Reihe von Quellen geben das Produkt der Gr√∂√üe des Cache-Speichers eines Kerns durch ihre Anzahl an, was eine eindrucksvollere Ansicht ergibt: 128-KB-Befehls-Cache und 96-KB-Daten-Cache.  Die offizielle Seite schweigt traditionell √ºber den L1-Cache, zumindest zum Zeitpunkt dieses Schreibens. </p><br><p>  Beachten Sie, dass der Null-Level-Cache (√§hnlich dem L1-Trace-Cache), der decodierte Befehle speichert und die Effizienz kurzer Zyklen verbessert, nicht durch den CPUID-Befehl deklariert wird.  Die √úberpr√ºfung der Verf√ºgbarkeit und die Analyse der Funktionsweise sind einer gesonderten Ver√∂ffentlichung wert. </p><br><h4>  Theorien und Praxis: Cache-Leistung </h4><br><p>  Die Messung der Cache-Geschwindigkeit besteht aus zyklischen Lese- oder Schreiboperationen eines Blocks, dessen Gr√∂√üe kleiner als die Gr√∂√üe der untersuchten Cache-Ebene ist, und daher sind Datenzugriffsoperationen Cache-Treffer.  Tats√§chlich wird die Wahl des Ziels (L1-, L2-Cache oder DRAM) durch die Gr√∂√üe des verarbeiteten Datenblocks bestimmt. </p><br><p>  Nachdem wir die zu testende Entit√§t angegeben haben, betrachten wir Vorg√§nge auf der Ebene der Maschinenanweisungen.  In unserem Experiment verwenden wir einen erweiterten Zyklus von 16 SSE2-MOVAPD-Befehlen, von denen jeder einen 128-Bit-Operanden zwischen dem Speicher und einem der XMM-Register √ºbertr√§gt.  Infolgedessen werden 16 Register XMM0 ... XMM15 in einer Iteration der Schleife vollst√§ndig geladen. </p><br><p>  Der Vollst√§ndigkeit halber stellen wir fest, dass der MOVAPD-Befehl auch zum √úbertragen von Daten zwischen zwei XMM-Registern verwendet werden kann. In unserem Fall geben Registeroperationen jedoch keine Vorstellung von der Leistung von Speicherobjekten.  Die maximale Leistung wird durch die Ausrichtungsanforderung gew√§hrleistet, die f√ºr den MOVAPD-Befehl erforderlich ist: Die Operandenadresse muss ein Vielfaches von 16 Bytes (128 Bit) sein. </p><br><br><h4>  L1-Cache-Benchmarks </h4><br><p>  W√§hrend der Lese- oder Schreibblock kleiner als die Gr√∂√üe des L1-Cache ist (in der Grafik ist dies die X-Achse), ist der Wechselkurs hoch.  Sobald ein Block √ºber L1 hinausgeht, treten Cache-Fehler auf und die Geschwindigkeit sinkt.  Bei der Bewertung der Leistung ist der ‚Äûobere Schritt‚Äú, der dem linken Teil des Diagramms entspricht, offensichtlich informativ. </p><br><p></p><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/01a/339/906/01a33990626cc946cb041b112585d9ce.png"></div>  <b>Abb. 6</b> .  <i>Diagramm der Lesegeschwindigkeit eines Datenblocks in Bezug auf seine Gr√∂√üe;</i> <i><br></i>  <i>Nachbarschaft X = Gr√∂√üe L1</i> <br><p>  Die maximale Geschwindigkeit in Megabyte pro Sekunde (MBPS) entspricht der minimalen Anzahl von Ticks pro Befehl ( <i>CPI, Clocks Per Instruction</i> ) und betr√§gt ca. <b>30 GBPS</b> . </p><br><p></p><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/84f/e62/34b/84fe6234bf43ecfc353184a1d9df3942.png"></div>  <b>Abb. 7</b> .  <i>Die Darstellung der Schreibgeschwindigkeit des Datenblocks auf seine Gr√∂√üe;</i> <i><br></i>  <i>Nachbarschaft X = Gr√∂√üe L1</i> <br><p>  Wie aus den Diagrammen ersichtlich ist, entspricht der Wendepunkt zum Lesen von L1 einem theoretischen Wert von 24 Kilobyte.  F√ºr die Aufzeichnung ist die in diesem Prozessor verwendete Caching-Richtlinie durch einen ‚Äûfr√ºhen Geschwindigkeitsabfall‚Äú gekennzeichnet, der Gegenstand einer separaten Studie sein wird.  Jetzt kann jedoch festgestellt werden, dass diese Richtlinie nicht zur Aufzeichnung von Leistungsindikatoren beitr√§gt, obwohl es in einigen F√§llen m√∂glich ist, das Verstopfen von L1 durch unn√∂tige Daten zu vermeiden. </p><br><p>  Die Ergebnisse zeigen die Geschwindigkeit, die von einem Kern des Atom x5-Z8350-Prozessors entwickelt wurde.  Eine Reihe von Tests, insbesondere AIDA64, zeigen die Gesamtleistung aller Kerne. </p><br><p>  Wir werden eine kleine theoretische Berechnung durchf√ºhren, indem wir den Spitzendurchsatz modellieren.  F√ºr die untersuchte CPU betr√§gt die Taktfrequenz im Turbo-Modus 1920 MHz.  128 Bits oder 16 Bytes werden in einem Taktzyklus √ºbertragen: <br><br></p><ul><li>  1920 * 16 = 30720 (ungef√§hr 30 Gigabyte pro Sekunde) </li></ul><br><p>  Ein TSC-Z√§hler (Time Stamp Counter) wird als Quelle f√ºr beispielhafte Zeitintervalle verwendet.  Da der Prozessorkern und die TSC im Allgemeinen asynchron getaktet werden, sind die Werte der TSC-Taktzyklen pro Befehl Bruchwerte. </p><br><p>  Stellen Sie sicher, dass der Prozessor im Turbomodus arbeitet, basierend auf den in der Dokumentation angegebenen Frequenzwerten.  Ein Taktzyklus der erh√∂hten Kernfrequenz von 1920 MHz betr√§gt ungef√§hr 0,521 Nanosekunden.  Ein Taktzyklus der Nennfrequenz von 1440 MHz, auf dem der Zeitstempelz√§hler arbeitet, betr√§gt ungef√§hr 0,694 Nanosekunden.  F√ºr Befehle, die pro Zyklus ausgef√ºhrt werden, sollte der theoretische Wert der Anzahl der TSC-Zyklen pro Befehl (CPI) sein <br><br></p><ul><li>  0,521 / 0,694 = 0,750 </li></ul><br><p>  Die angezeigten Messwerte des minimalen CPI innerhalb von 0,759 ... 0,767 liegen ziemlich nahe an diesem Wert. </p><br><h3>  L2 Cache </h3><br><p>  Vier Kerne des untersuchten Prozessors sind in zwei Gruppen mit jeweils zwei Kernen unterteilt.  Die Gesamtgr√∂√üe des L2-Cache betr√§gt 2 MB und wird gleichm√§√üig zwischen ihnen aufgeteilt.  Die Schlussfolgerung liegt auf der Hand: Jeder Kern verf√ºgt √ºber 1 Megabyte L2-Cache, auf den ein Gruppennachbar Zugriff hat. </p><br><br><h4>  L2-Cache-Benchmarks </h4><br><p>  Die L2-Cache-Geschwindigkeit ist der zentrale ‚ÄûSchritt‚Äú, der auftritt, wenn die doppelte Ungleichung von 24 KB &lt;X &lt;1 MB beobachtet wird, wenn der verarbeitete Datenblock nicht mehr in L1, sondern immer noch in L2 platziert wird. </p><br><p></p><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/d0e/6b0/3f7/d0e6b03f7b4cd9a2ac0f87ce4d562475.png"></div>  <b>Abb. 8</b> .  <i>Diagramm der Lesegeschwindigkeit eines Datenblocks in Bezug auf seine Gr√∂√üe;</i> <i><br></i>  <i>Nachbarschaft X = Gr√∂√üe L2</i> <br><p>  Wie aus den Diagrammen ersichtlich ist, tritt eine Geschwindigkeitsabnahme aufgrund der Ersch√∂pfung von L2 auf, wenn die Grenze von 1 MB √ºberschritten wird.  Die M√∂glichkeit, einen Cache von einer benachbarten Gruppe auszuleihen, nachdem der Moment der Geschwindigkeitsabnahme auf 2 MB verschoben wurde, wurde nicht gefunden. </p><br><p></p><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/46e/154/5ad/46e1545ad7f8b4b0cac033abff140d46.png"></div>  <b>Abb. 9</b> .  <i>Die Darstellung der Schreibgeschwindigkeit des Datenblocks auf seine Gr√∂√üe;</i> <i><br></i>  <i>Nachbarschaft X = Gr√∂√üe L2</i> <br><p>  Die Leistungsbewertung des L2-Schreibcaches liegt nahe am Lesen: 12 gegen√ºber 11,5 GBPS.  Der theoretische Hintergrund dieses Ergebnisses wird in der <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" title="Biostar Racing P1: Von einfach zu komplex">n√§chsten Ver√∂ffentlichung</a> ber√ºcksichtigt. </p></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de413857/">https://habr.com/ru/post/de413857/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de413847/index.html">"Lebendiges" Triggerdenkmal</a></li>
<li><a href="../de413849/index.html">Sennheiser Markengeschichte: Freiheit und Vision</a></li>
<li><a href="../de413851/index.html">Steganographie in IP-Paketen</a></li>
<li><a href="../de413853/index.html">√úbersicht √ºber Gradientenmethoden bei mathematischen Optimierungsproblemen</a></li>
<li><a href="../de413855/index.html">Der Algorithmus zur Ermittlung von Bots und Angeboten auf Vkontakte</a></li>
<li><a href="../de413859/index.html">Die Geheimnisse eines interplanetaren Au√üerirdischen enth√ºllen</a></li>
<li><a href="../de413861/index.html">Europa wiederholt den Wiederverwendbarkeitsansatz von SpaceX</a></li>
<li><a href="../de413865/index.html">Funktionen einer robusten Enterprise R-Anwendung</a></li>
<li><a href="../de413867/index.html">AI hat seinen ersten Film gemacht und dies ist ein Horrorfilm</a></li>
<li><a href="../de413871/index.html">Agile Best Practices und Praktiken f√ºr technische und nichttechnische Teams</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>