Fitter report for VGA_800X600
Sun Feb 21 18:54:40 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Feb 21 18:54:40 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; VGA_800X600                                     ;
; Top-level Entity Name              ; SoC                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C8Q208C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 205 / 8,256 ( 2 % )                             ;
;     Total combinational functions  ; 181 / 8,256 ( 2 % )                             ;
;     Dedicated logic registers      ; 159 / 8,256 ( 2 % )                             ;
; Total registers                    ; 159                                             ;
; Total pins                         ; 23 / 138 ( 17 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 40,960 / 165,888 ( 25 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 387 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 387 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 384     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/re_de/dev/gpu/29 VGA display a rectangular/VGA_800X600.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 205 / 8,256 ( 2 % )       ;
;     -- Combinational with no register       ; 46                        ;
;     -- Register only                        ; 24                        ;
;     -- Combinational with a register        ; 135                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 58                        ;
;     -- 3 input functions                    ; 8                         ;
;     -- <=2 input functions                  ; 115                       ;
;     -- Register only                        ; 24                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 102                       ;
;     -- arithmetic mode                      ; 79                        ;
;                                             ;                           ;
; Total registers*                            ; 159 / 8,646 ( 2 % )       ;
;     -- Dedicated logic registers            ; 159 / 8,256 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 390 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 22 / 516 ( 4 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 23 / 138 ( 17 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 10 / 36 ( 28 % )          ;
; Total block memory bits                     ; 40,960 / 165,888 ( 25 % ) ;
; Total block memory implementation bits      ; 46,080 / 165,888 ( 28 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 4 / 8 ( 50 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%              ;
; Maximum fan-out                             ; 47                        ;
; Highest non-global fan-out                  ; 32                        ;
; Total fan-out                               ; 928                       ;
; Average fan-out                             ; 2.31                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 205 / 8256 ( 2 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 46                 ; 0                              ;
;     -- Register only                        ; 24                 ; 0                              ;
;     -- Combinational with a register        ; 135                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 58                 ; 0                              ;
;     -- 3 input functions                    ; 8                  ; 0                              ;
;     -- <=2 input functions                  ; 115                ; 0                              ;
;     -- Register only                        ; 24                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 102                ; 0                              ;
;     -- arithmetic mode                      ; 79                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 159                ; 0                              ;
;     -- Dedicated logic registers            ; 159 / 8256 ( 2 % ) ; 0 / 8256 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 22 / 516 ( 4 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 23                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )     ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 40960              ; 0                              ;
; Total RAM block bits                        ; 46080              ; 0                              ;
; M4K                                         ; 10 / 36 ( 27 % )   ; 0 / 36 ( 0 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )    ; 0 / 10 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 976                ; 0                              ;
;     -- Registered Connections               ; 337                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 5                  ; 0                              ;
;     -- Output Ports                         ; 18                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; BTN1    ; 145   ; 3        ; 34           ; 14           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BTN2    ; 144   ; 3        ; 34           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; LED_CLK ; 33    ; 1        ; 0            ; 8            ; 3           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RST     ; 146   ; 3        ; 34           ; 15           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk     ; 23    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HD[0]     ; 135   ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HD[1]     ; 134   ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HD[2]     ; 133   ; 3        ; 34           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HD[3]     ; 128   ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HD[4]     ; 127   ; 3        ; 34           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HD[5]     ; 104   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HD[6]     ; 105   ; 3        ; 34           ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HD[7]     ; 106   ; 3        ; 34           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HH[0]     ; 118   ; 3        ; 34           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HH[1]     ; 117   ; 3        ; 34           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HH[2]     ; 116   ; 3        ; 34           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HH[3]     ; 115   ; 3        ; 34           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HH[4]     ; 114   ; 3        ; 34           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HH[5]     ; 113   ; 3        ; 34           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HH[6]     ; 112   ; 3        ; 34           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HH[7]     ; 110   ; 3        ; 34           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_DATA  ; 31    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_RESET ; 77    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 35 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 19 / 35 ( 54 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 36 ( 6 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 33         ; 1        ; LED_DATA                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; LED_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 36         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 54         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 55         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 56         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 61         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 69         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 68       ; 70         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 71         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 74         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 78         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 79         ; 4        ; LED_RESET                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 84         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 85         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 86         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 95         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 100        ; 4        ; HD[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 101        ; 3        ; HD[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 102        ; 3        ; HD[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 107        ; 3        ; HH[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 108        ; 3        ; HH[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 109        ; 3        ; HH[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 114      ; 110        ; 3        ; HH[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 112        ; 3        ; HH[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 113        ; 3        ; HH[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 114        ; 3        ; HH[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 118      ; 117        ; 3        ; HH[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 119      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 120      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 121      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 125        ; 3        ; HD[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 126        ; 3        ; HD[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 131        ; 3        ; HD[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 132        ; 3        ; HD[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 133        ; 3        ; HD[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 134        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 136        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 137        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 138        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 141        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 142        ; 3        ; BTN2                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 3        ; BTN1                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 149        ; 3        ; RST                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 150        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 151        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 152        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 153        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 154        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 156        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 157        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 158        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 159        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 161        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 173        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 174        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 175        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 176        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 180        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 181        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 182        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 183        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 184        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 185        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 191        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 192        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 195        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 196        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 198        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 199        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 200        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 201        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 202        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                       ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
; |SoC                                         ; 205 (0)     ; 159 (0)                   ; 0 (0)         ; 40960       ; 10   ; 0            ; 0       ; 0         ; 23   ; 0            ; 46 (0)       ; 24 (0)            ; 135 (0)          ; |SoC                                                                                      ; work         ;
;    |CPU:inst1|                               ; 65 (65)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 2 (2)             ; 38 (38)          ; |SoC|CPU:inst1                                                                            ; work         ;
;    |DELITER:inst7|                           ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |SoC|DELITER:inst7                                                                        ; work         ;
;    |DIGITS:inst6|                            ; 79 (79)     ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 58 (58)          ; |SoC|DIGITS:inst6                                                                         ; work         ;
;    |GPU_core:inst2|                          ; 46 (46)     ; 25 (25)                   ; 0 (0)         ; 40960       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 24 (24)          ; |SoC|GPU_core:inst2                                                                       ; work         ;
;       |CHARSET:charset|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SoC|GPU_core:inst2|CHARSET:charset                                                       ; work         ;
;          |altsyncram:chart_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SoC|GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0                                ; work         ;
;             |altsyncram_st61:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SoC|GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated ; work         ;
;       |V_RAM:vram|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SoC|GPU_core:inst2|V_RAM:vram                                                            ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SoC|GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0                                       ; work         ;
;             |altsyncram_fn61:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SoC|GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated        ; work         ;
;    |WB_CONTROLLER:inst5|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |SoC|WB_CONTROLLER:inst5                                                                  ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; LED_DATA  ; Output   ; --            ; --            ; --                    ; --  ;
; BTN1      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; BTN2      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LED_RESET ; Output   ; --            ; --            ; --                    ; --  ;
; HD[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; HD[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HD[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HD[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HD[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HD[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HD[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HD[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HH[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; HH[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HH[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HH[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HH[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HH[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HH[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HH[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; LED_CLK   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RST       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; BTN1                              ;                   ;         ;
; BTN2                              ;                   ;         ;
; LED_CLK                           ;                   ;         ;
;      - GPU_core:inst2|DATA        ; 0                 ; 0       ;
;      - GPU_core:inst2|ccolor[0]   ; 0                 ; 0       ;
;      - GPU_core:inst2|RESET       ; 0                 ; 0       ;
;      - GPU_core:inst2|y[0]        ; 0                 ; 0       ;
;      - GPU_core:inst2|y[1]        ; 0                 ; 0       ;
;      - GPU_core:inst2|y[2]        ; 0                 ; 0       ;
;      - GPU_core:inst2|y[3]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[3]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[4]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[5]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[6]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[7]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[8]        ; 0                 ; 0       ;
;      - GPU_core:inst2|y[4]        ; 0                 ; 0       ;
;      - GPU_core:inst2|y[5]        ; 0                 ; 0       ;
;      - GPU_core:inst2|y[6]        ; 0                 ; 0       ;
;      - GPU_core:inst2|y[7]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[0]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[1]        ; 0                 ; 0       ;
;      - GPU_core:inst2|x[2]        ; 0                 ; 0       ;
;      - GPU_core:inst2|ss          ; 0                 ; 0       ;
;      - GPU_core:inst2|cbyte[3]    ; 0                 ; 0       ;
;      - GPU_core:inst2|cbyte[2]    ; 0                 ; 0       ;
;      - GPU_core:inst2|cbyte[0]    ; 0                 ; 0       ;
;      - GPU_core:inst2|cbyte[1]    ; 0                 ; 0       ;
; RST                               ;                   ;         ;
;      - GPU_core:inst2|DATA        ; 1                 ; 6       ;
;      - GPU_core:inst2|ss          ; 1                 ; 6       ;
;      - GPU_core:inst2|ccolor[0]~5 ; 1                 ; 6       ;
;      - GPU_core:inst2|x[3]~12     ; 1                 ; 6       ;
;      - GPU_core:inst2|x[3]~14     ; 1                 ; 6       ;
;      - GPU_core:inst2|cbyte~0     ; 1                 ; 6       ;
;      - GPU_core:inst2|cbyte~1     ; 1                 ; 6       ;
;      - GPU_core:inst2|cbyte~2     ; 1                 ; 6       ;
;      - GPU_core:inst2|cbyte~3     ; 1                 ; 6       ;
;      - GPU_core:inst2|y[4]~20     ; 1                 ; 6       ;
;      - GPU_core:inst2|y[4]~21     ; 1                 ; 6       ;
;      - GPU_core:inst2|RESET~0     ; 1                 ; 6       ;
; clk                               ;                   ;         ;
+-----------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                       ;
+--------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CPU:inst1|temp[20]       ; LCFF_X33_Y9_N19    ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; DELITER:inst7|sum[16]    ; LCFF_X32_Y10_N31   ; 47      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; GPU_core:inst2|x[3]~12   ; LCCOMB_X28_Y12_N0  ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; GPU_core:inst2|x[3]~14   ; LCCOMB_X28_Y12_N8  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; GPU_core:inst2|y[4]~20   ; LCCOMB_X28_Y11_N12 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; GPU_core:inst2|y[4]~21   ; LCCOMB_X29_Y11_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LED_CLK                  ; PIN_33             ; 25      ; Clock        ; no     ; --                   ; --               ; --                        ;
; RST                      ; PIN_146            ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WB_CONTROLLER:inst5|t[3] ; LCFF_X33_Y10_N7    ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk                      ; PIN_23             ; 33      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                 ;
+--------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                     ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CPU:inst1|temp[20]       ; LCFF_X33_Y9_N19  ; 32      ; Global Clock         ; GCLK5            ; --                        ;
; DELITER:inst7|sum[16]    ; LCFF_X32_Y10_N31 ; 47      ; Global Clock         ; GCLK4            ; --                        ;
; WB_CONTROLLER:inst5|t[3] ; LCFF_X33_Y10_N7  ; 32      ; Global Clock         ; GCLK7            ; --                        ;
; clk                      ; PIN_23           ; 33      ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                             ;
+---------------------------------------------------------------------------------------------------+---------+
; Name                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------+---------+
; DIGITS:inst6|Equal0~1                                                                             ; 32      ;
; DIGITS:inst6|Equal0~0                                                                             ; 32      ;
; LED_CLK                                                                                           ; 25      ;
; GPU_core:inst2|y[0]                                                                               ; 13      ;
; RST                                                                                               ; 12      ;
; GPU_core:inst2|x[3]~14                                                                            ; 9       ;
; GPU_core:inst2|x[3]~12                                                                            ; 9       ;
; GPU_core:inst2|y[4]~21                                                                            ; 8       ;
; GPU_core:inst2|y[4]~20                                                                            ; 8       ;
; GPU_core:inst2|Add1~2                                                                             ; 8       ;
; GPU_core:inst2|Add1~1                                                                             ; 8       ;
; GPU_core:inst2|Add1~0                                                                             ; 8       ;
; DIGITS:inst6|data[3]                                                                              ; 8       ;
; DIGITS:inst6|data[2]                                                                              ; 8       ;
; DIGITS:inst6|data[1]                                                                              ; 8       ;
; DIGITS:inst6|data[0]                                                                              ; 8       ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ram_block1a5        ; 8       ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ram_block1a6        ; 8       ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ram_block1a7        ; 8       ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ram_block1a4        ; 8       ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ram_block1a1        ; 8       ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ram_block1a2        ; 8       ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ram_block1a3        ; 8       ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ram_block1a0        ; 8       ;
; GPU_core:inst2|y[4]                                                                               ; 8       ;
; GPU_core:inst2|x[1]                                                                               ; 6       ;
; GPU_core:inst2|cbyte[0]                                                                           ; 5       ;
; GPU_core:inst2|y[1]                                                                               ; 5       ;
; GPU_core:inst2|y[5]                                                                               ; 5       ;
; GPU_core:inst2|cbyte[1]                                                                           ; 4       ;
; DELITER:inst7|sum[0]                                                                              ; 4       ;
; GPU_core:inst2|y[2]                                                                               ; 4       ;
; GPU_core:inst2|y[6]                                                                               ; 4       ;
; GPU_core:inst2|x[6]                                                                               ; 4       ;
; GPU_core:inst2|x[3]                                                                               ; 4       ;
; GPU_core:inst2|x[5]                                                                               ; 4       ;
; GPU_core:inst2|x[4]                                                                               ; 4       ;
; GPU_core:inst2|x[8]                                                                               ; 4       ;
; GPU_core:inst2|x[7]                                                                               ; 4       ;
; GPU_core:inst2|x[2]                                                                               ; 4       ;
; CPU:inst1|W_DAT_O[0]                                                                              ; 3       ;
; GPU_core:inst2|cbyte[2]                                                                           ; 3       ;
; GPU_core:inst2|ss                                                                                 ; 3       ;
; DIGITS:inst6|dig[0]                                                                               ; 3       ;
; DIGITS:inst6|dig[1]                                                                               ; 3       ;
; DIGITS:inst6|dig[2]                                                                               ; 3       ;
; DIGITS:inst6|dig[3]                                                                               ; 3       ;
; DIGITS:inst6|dig[4]                                                                               ; 3       ;
; DIGITS:inst6|dig[5]                                                                               ; 3       ;
; DIGITS:inst6|dig[6]                                                                               ; 3       ;
; DIGITS:inst6|dig[7]                                                                               ; 3       ;
; GPU_core:inst2|y[3]                                                                               ; 3       ;
; GPU_core:inst2|y[7]                                                                               ; 3       ;
; DELITER:inst7|sum[1]                                                                              ; 3       ;
; DELITER:inst7|sum[2]                                                                              ; 3       ;
; GPU_core:inst2|x[0]                                                                               ; 3       ;
; CPU:inst1|W_DAT_O[31]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[30]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[29]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[28]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[27]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[26]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[25]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[24]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[23]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[22]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[21]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[20]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[19]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[18]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[17]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[16]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[15]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[14]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[13]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[12]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[11]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[10]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[9]                                                                              ; 2       ;
; CPU:inst1|W_DAT_O[8]                                                                              ; 2       ;
; CPU:inst1|W_DAT_O[7]                                                                              ; 2       ;
; CPU:inst1|W_DAT_O[6]                                                                              ; 2       ;
; CPU:inst1|W_DAT_O[5]                                                                              ; 2       ;
; CPU:inst1|W_DAT_O[4]                                                                              ; 2       ;
; GPU_core:inst2|Add0~2                                                                             ; 2       ;
; GPU_core:inst2|Add0~1                                                                             ; 2       ;
; GPU_core:inst2|Add0~0                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[3]                                                                              ; 2       ;
; CPU:inst1|W_DAT_O[2]                                                                              ; 2       ;
; CPU:inst1|W_DAT_O[1]                                                                              ; 2       ;
; GPU_core:inst2|LessThan0~1                                                                        ; 2       ;
; GPU_core:inst2|LessThan0~0                                                                        ; 2       ;
; GPU_core:inst2|cbyte[3]                                                                           ; 2       ;
; GPU_core:inst2|ccolor[0]                                                                          ; 2       ;
; DELITER:inst7|sum[3]                                                                              ; 2       ;
; DELITER:inst7|sum[4]                                                                              ; 2       ;
; DELITER:inst7|sum[5]                                                                              ; 2       ;
; DELITER:inst7|sum[6]                                                                              ; 2       ;
; DELITER:inst7|sum[7]                                                                              ; 2       ;
; DELITER:inst7|sum[8]                                                                              ; 2       ;
; DELITER:inst7|sum[9]                                                                              ; 2       ;
; DELITER:inst7|sum[10]                                                                             ; 2       ;
; DELITER:inst7|sum[11]                                                                             ; 2       ;
; DELITER:inst7|sum[12]                                                                             ; 2       ;
; DELITER:inst7|sum[13]                                                                             ; 2       ;
; DELITER:inst7|sum[14]                                                                             ; 2       ;
; DELITER:inst7|sum[15]                                                                             ; 2       ;
; CPU:inst1|W_DAT_O[24]~11                                                                          ; 1       ;
; CPU:inst1|W_DAT_O[21]~10                                                                          ; 1       ;
; DIGITS:inst6|new_data[24]~11                                                                      ; 1       ;
; DIGITS:inst6|new_data[21]~10                                                                      ; 1       ;
; CPU:inst1|W_DAT_O[17]~9                                                                           ; 1       ;
; CPU:inst1|W_DAT_O[16]~8                                                                           ; 1       ;
; CPU:inst1|W_DAT_O[14]~7                                                                           ; 1       ;
; DIGITS:inst6|new_data[17]~9                                                                       ; 1       ;
; DIGITS:inst6|new_data[16]~8                                                                       ; 1       ;
; DIGITS:inst6|new_data[14]~7                                                                       ; 1       ;
; CPU:inst1|W_DAT_O[10]~6                                                                           ; 1       ;
; CPU:inst1|W_DAT_O[8]~5                                                                            ; 1       ;
; DIGITS:inst6|new_data[10]~6                                                                       ; 1       ;
; CPU:inst1|W_DAT_O[6]~4                                                                            ; 1       ;
; CPU:inst1|W_DAT_O[5]~3                                                                            ; 1       ;
; DIGITS:inst6|new_data[8]~5                                                                        ; 1       ;
; DIGITS:inst6|new_data[6]~4                                                                        ; 1       ;
; CPU:inst1|W_DAT_O[2]~2                                                                            ; 1       ;
; DIGITS:inst6|new_data[5]~3                                                                        ; 1       ;
; CPU:inst1|W_DAT_O[1]~1                                                                            ; 1       ;
; CPU:inst1|W_DAT_O[0]~0                                                                            ; 1       ;
; DIGITS:inst6|new_data[2]~2                                                                        ; 1       ;
; DIGITS:inst6|new_data[1]~1                                                                        ; 1       ;
; DIGITS:inst6|new_data[0]~0                                                                        ; 1       ;
; DELITER:inst7|sum[0]~48                                                                           ; 1       ;
; DIGITS:inst6|dig[0]~1                                                                             ; 1       ;
; DIGITS:inst6|dig[7]~0                                                                             ; 1       ;
; GPU_core:inst2|RESET~0                                                                            ; 1       ;
; DIGITS:inst6|data~31                                                                              ; 1       ;
; DIGITS:inst6|new_data[31]                                                                         ; 1       ;
; DIGITS:inst6|data~30                                                                              ; 1       ;
; DIGITS:inst6|new_data[30]                                                                         ; 1       ;
; DIGITS:inst6|data~29                                                                              ; 1       ;
; DIGITS:inst6|new_data[29]                                                                         ; 1       ;
; DIGITS:inst6|data~28                                                                              ; 1       ;
; DIGITS:inst6|new_data[28]                                                                         ; 1       ;
; DIGITS:inst6|data~27                                                                              ; 1       ;
; DIGITS:inst6|data[31]                                                                             ; 1       ;
; DIGITS:inst6|new_data[27]                                                                         ; 1       ;
; DIGITS:inst6|data~26                                                                              ; 1       ;
; DIGITS:inst6|data[30]                                                                             ; 1       ;
; DIGITS:inst6|new_data[26]                                                                         ; 1       ;
; DIGITS:inst6|data~25                                                                              ; 1       ;
; DIGITS:inst6|data[29]                                                                             ; 1       ;
; DIGITS:inst6|new_data[25]                                                                         ; 1       ;
; DIGITS:inst6|data~24                                                                              ; 1       ;
; DIGITS:inst6|data[28]                                                                             ; 1       ;
; DIGITS:inst6|new_data[24]                                                                         ; 1       ;
; DIGITS:inst6|data~23                                                                              ; 1       ;
; DIGITS:inst6|data[27]                                                                             ; 1       ;
; DIGITS:inst6|new_data[23]                                                                         ; 1       ;
; DIGITS:inst6|data~22                                                                              ; 1       ;
; DIGITS:inst6|data[26]                                                                             ; 1       ;
; DIGITS:inst6|new_data[22]                                                                         ; 1       ;
; DIGITS:inst6|data~21                                                                              ; 1       ;
; DIGITS:inst6|data[25]                                                                             ; 1       ;
; DIGITS:inst6|new_data[21]                                                                         ; 1       ;
; DIGITS:inst6|data~20                                                                              ; 1       ;
; DIGITS:inst6|data[24]                                                                             ; 1       ;
; DIGITS:inst6|new_data[20]                                                                         ; 1       ;
; DIGITS:inst6|data~19                                                                              ; 1       ;
; DIGITS:inst6|data[23]                                                                             ; 1       ;
; DIGITS:inst6|new_data[19]                                                                         ; 1       ;
; DIGITS:inst6|data~18                                                                              ; 1       ;
; DIGITS:inst6|data[22]                                                                             ; 1       ;
; DIGITS:inst6|new_data[18]                                                                         ; 1       ;
; DIGITS:inst6|data~17                                                                              ; 1       ;
; DIGITS:inst6|data[21]                                                                             ; 1       ;
; DIGITS:inst6|new_data[17]                                                                         ; 1       ;
; DIGITS:inst6|data~16                                                                              ; 1       ;
; DIGITS:inst6|data[20]                                                                             ; 1       ;
; DIGITS:inst6|new_data[16]                                                                         ; 1       ;
; DIGITS:inst6|data~15                                                                              ; 1       ;
; DIGITS:inst6|data[19]                                                                             ; 1       ;
; DIGITS:inst6|new_data[15]                                                                         ; 1       ;
; DIGITS:inst6|data~14                                                                              ; 1       ;
; DIGITS:inst6|data[18]                                                                             ; 1       ;
; DIGITS:inst6|new_data[14]                                                                         ; 1       ;
; DIGITS:inst6|data~13                                                                              ; 1       ;
; DIGITS:inst6|data[17]                                                                             ; 1       ;
; DIGITS:inst6|new_data[13]                                                                         ; 1       ;
; DIGITS:inst6|data~12                                                                              ; 1       ;
; DIGITS:inst6|data[16]                                                                             ; 1       ;
; DIGITS:inst6|new_data[12]                                                                         ; 1       ;
; DIGITS:inst6|data~11                                                                              ; 1       ;
; DIGITS:inst6|data[15]                                                                             ; 1       ;
; DIGITS:inst6|new_data[11]                                                                         ; 1       ;
; DIGITS:inst6|data~10                                                                              ; 1       ;
; DIGITS:inst6|data[14]                                                                             ; 1       ;
; DIGITS:inst6|new_data[10]                                                                         ; 1       ;
; DIGITS:inst6|data~9                                                                               ; 1       ;
; DIGITS:inst6|data[13]                                                                             ; 1       ;
; DIGITS:inst6|new_data[9]                                                                          ; 1       ;
; DIGITS:inst6|data~8                                                                               ; 1       ;
; DIGITS:inst6|data[12]                                                                             ; 1       ;
; DIGITS:inst6|new_data[8]                                                                          ; 1       ;
; WB_CONTROLLER:inst5|t[3]~0                                                                        ; 1       ;
; GPU_core:inst2|cbyte~3                                                                            ; 1       ;
; GPU_core:inst2|cbyte~2                                                                            ; 1       ;
; GPU_core:inst2|cbyte~1                                                                            ; 1       ;
; GPU_core:inst2|cbyte~0                                                                            ; 1       ;
; GPU_core:inst2|Add2~1                                                                             ; 1       ;
; DIGITS:inst6|data~7                                                                               ; 1       ;
; DIGITS:inst6|data[11]                                                                             ; 1       ;
; DIGITS:inst6|new_data[7]                                                                          ; 1       ;
; DIGITS:inst6|data~6                                                                               ; 1       ;
; DIGITS:inst6|data[10]                                                                             ; 1       ;
; DIGITS:inst6|new_data[6]                                                                          ; 1       ;
; DIGITS:inst6|data~5                                                                               ; 1       ;
; DIGITS:inst6|data[9]                                                                              ; 1       ;
; DIGITS:inst6|new_data[5]                                                                          ; 1       ;
; DIGITS:inst6|data~4                                                                               ; 1       ;
; DIGITS:inst6|data[8]                                                                              ; 1       ;
; DIGITS:inst6|new_data[4]                                                                          ; 1       ;
; WB_CONTROLLER:inst5|t[3]                                                                          ; 1       ;
; GPU_core:inst2|x[3]~13                                                                            ; 1       ;
; GPU_core:inst2|x[3]~11                                                                            ; 1       ;
; GPU_core:inst2|LessThan1~0                                                                        ; 1       ;
; GPU_core:inst2|Add2~0                                                                             ; 1       ;
; DIGITS:inst6|data~3                                                                               ; 1       ;
; DIGITS:inst6|data[7]                                                                              ; 1       ;
; DIGITS:inst6|new_data[3]                                                                          ; 1       ;
; DIGITS:inst6|data~2                                                                               ; 1       ;
; DIGITS:inst6|data[6]                                                                              ; 1       ;
; DIGITS:inst6|new_data[2]                                                                          ; 1       ;
; DIGITS:inst6|data~1                                                                               ; 1       ;
; DIGITS:inst6|data[5]                                                                              ; 1       ;
; DIGITS:inst6|new_data[1]                                                                          ; 1       ;
; DIGITS:inst6|data~0                                                                               ; 1       ;
; DIGITS:inst6|data[4]                                                                              ; 1       ;
; DIGITS:inst6|new_data[0]                                                                          ; 1       ;
; GPU_core:inst2|ccolor[0]~5                                                                        ; 1       ;
; GPU_core:inst2|ccolor[0]~4                                                                        ; 1       ;
; GPU_core:inst2|ccolor[0]~3                                                                        ; 1       ;
; GPU_core:inst2|ccolor[0]~2                                                                        ; 1       ;
; GPU_core:inst2|ccolor[0]~1                                                                        ; 1       ;
; GPU_core:inst2|ccolor[0]~0                                                                        ; 1       ;
; DIGITS:inst6|WideOr6~0                                                                            ; 1       ;
; DIGITS:inst6|WideOr5~0                                                                            ; 1       ;
; DIGITS:inst6|WideOr4~0                                                                            ; 1       ;
; DIGITS:inst6|WideOr3~0                                                                            ; 1       ;
; DIGITS:inst6|WideOr2~0                                                                            ; 1       ;
; DIGITS:inst6|WideOr1~0                                                                            ; 1       ;
; DIGITS:inst6|WideOr0~0                                                                            ; 1       ;
; DIGITS:inst6|hex[1]                                                                               ; 1       ;
; DIGITS:inst6|hex[2]                                                                               ; 1       ;
; DIGITS:inst6|hex[3]                                                                               ; 1       ;
; DIGITS:inst6|hex[4]                                                                               ; 1       ;
; DIGITS:inst6|hex[5]                                                                               ; 1       ;
; DIGITS:inst6|hex[6]                                                                               ; 1       ;
; DIGITS:inst6|hex[7]                                                                               ; 1       ;
; GPU_core:inst2|RESET                                                                              ; 1       ;
; GPU_core:inst2|DATA                                                                               ; 1       ;
; CPU:inst1|Add1~60                                                                                 ; 1       ;
; CPU:inst1|Add1~59                                                                                 ; 1       ;
; CPU:inst1|Add1~58                                                                                 ; 1       ;
; CPU:inst1|Add1~57                                                                                 ; 1       ;
; CPU:inst1|Add1~56                                                                                 ; 1       ;
; CPU:inst1|Add1~55                                                                                 ; 1       ;
; CPU:inst1|Add1~54                                                                                 ; 1       ;
; CPU:inst1|Add1~53                                                                                 ; 1       ;
; CPU:inst1|Add1~52                                                                                 ; 1       ;
; CPU:inst1|Add1~51                                                                                 ; 1       ;
; CPU:inst1|Add1~50                                                                                 ; 1       ;
; CPU:inst1|Add1~49                                                                                 ; 1       ;
; CPU:inst1|Add1~48                                                                                 ; 1       ;
; CPU:inst1|Add1~47                                                                                 ; 1       ;
; CPU:inst1|Add1~46                                                                                 ; 1       ;
; CPU:inst1|Add1~45                                                                                 ; 1       ;
; CPU:inst1|Add1~44                                                                                 ; 1       ;
; CPU:inst1|Add1~43                                                                                 ; 1       ;
; CPU:inst1|Add1~42                                                                                 ; 1       ;
; CPU:inst1|Add1~41                                                                                 ; 1       ;
; CPU:inst1|Add1~40                                                                                 ; 1       ;
; CPU:inst1|Add1~39                                                                                 ; 1       ;
; CPU:inst1|Add1~38                                                                                 ; 1       ;
; CPU:inst1|Add1~37                                                                                 ; 1       ;
; CPU:inst1|Add1~36                                                                                 ; 1       ;
; CPU:inst1|Add1~35                                                                                 ; 1       ;
; CPU:inst1|Add1~34                                                                                 ; 1       ;
; CPU:inst1|Add1~33                                                                                 ; 1       ;
; CPU:inst1|Add1~32                                                                                 ; 1       ;
; CPU:inst1|Add1~31                                                                                 ; 1       ;
; CPU:inst1|Add1~30                                                                                 ; 1       ;
; CPU:inst1|Add1~29                                                                                 ; 1       ;
; CPU:inst1|Add1~28                                                                                 ; 1       ;
; CPU:inst1|Add1~27                                                                                 ; 1       ;
; CPU:inst1|Add1~26                                                                                 ; 1       ;
; CPU:inst1|Add1~25                                                                                 ; 1       ;
; CPU:inst1|Add1~24                                                                                 ; 1       ;
; CPU:inst1|Add1~23                                                                                 ; 1       ;
; CPU:inst1|Add1~22                                                                                 ; 1       ;
; CPU:inst1|Add1~21                                                                                 ; 1       ;
; CPU:inst1|Add1~20                                                                                 ; 1       ;
; CPU:inst1|Add1~19                                                                                 ; 1       ;
; CPU:inst1|Add1~18                                                                                 ; 1       ;
; CPU:inst1|Add1~17                                                                                 ; 1       ;
; CPU:inst1|Add1~16                                                                                 ; 1       ;
; CPU:inst1|Add1~15                                                                                 ; 1       ;
; CPU:inst1|Add1~14                                                                                 ; 1       ;
; CPU:inst1|Add1~13                                                                                 ; 1       ;
; CPU:inst1|Add1~12                                                                                 ; 1       ;
; CPU:inst1|Add1~11                                                                                 ; 1       ;
; CPU:inst1|Add1~10                                                                                 ; 1       ;
; CPU:inst1|Add1~9                                                                                  ; 1       ;
; CPU:inst1|Add1~8                                                                                  ; 1       ;
; CPU:inst1|Add1~7                                                                                  ; 1       ;
; CPU:inst1|Add1~6                                                                                  ; 1       ;
; CPU:inst1|temp[20]~43                                                                             ; 1       ;
; CPU:inst1|temp[19]~42                                                                             ; 1       ;
; CPU:inst1|temp[19]~41                                                                             ; 1       ;
; CPU:inst1|temp[18]~40                                                                             ; 1       ;
; CPU:inst1|temp[18]~39                                                                             ; 1       ;
; CPU:inst1|temp[17]~38                                                                             ; 1       ;
; CPU:inst1|temp[17]~37                                                                             ; 1       ;
; CPU:inst1|temp[16]~36                                                                             ; 1       ;
; CPU:inst1|temp[16]~35                                                                             ; 1       ;
; CPU:inst1|temp[16]~34                                                                             ; 1       ;
; CPU:inst1|temp[16]~32                                                                             ; 1       ;
; CPU:inst1|temp[16]~30                                                                             ; 1       ;
; CPU:inst1|temp[16]~28                                                                             ; 1       ;
; CPU:inst1|temp[16]~26                                                                             ; 1       ;
; CPU:inst1|temp[16]~24                                                                             ; 1       ;
; CPU:inst1|temp[16]~22                                                                             ; 1       ;
; CPU:inst1|temp[16]~20                                                                             ; 1       ;
; CPU:inst1|temp[16]~18                                                                             ; 1       ;
; CPU:inst1|temp[16]~16                                                                             ; 1       ;
; CPU:inst1|temp[16]~14                                                                             ; 1       ;
; CPU:inst1|temp[16]~12                                                                             ; 1       ;
; CPU:inst1|temp[16]~10                                                                             ; 1       ;
; CPU:inst1|temp[16]~8                                                                              ; 1       ;
; CPU:inst1|temp[16]~6                                                                              ; 1       ;
; CPU:inst1|temp[16]                                                                                ; 1       ;
; CPU:inst1|temp[17]                                                                                ; 1       ;
; CPU:inst1|temp[18]                                                                                ; 1       ;
; CPU:inst1|temp[19]                                                                                ; 1       ;
; CPU:inst1|Add1~5                                                                                  ; 1       ;
; CPU:inst1|Add1~4                                                                                  ; 1       ;
; CPU:inst1|Add1~3                                                                                  ; 1       ;
; CPU:inst1|Add1~2                                                                                  ; 1       ;
; CPU:inst1|Add1~1                                                                                  ; 1       ;
; CPU:inst1|Add1~0                                                                                  ; 1       ;
; CPU:inst1|temp[20]                                                                                ; 1       ;
; GPU_core:inst2|y[7]~24                                                                            ; 1       ;
; GPU_core:inst2|y[6]~23                                                                            ; 1       ;
; GPU_core:inst2|y[6]~22                                                                            ; 1       ;
; GPU_core:inst2|y[5]~19                                                                            ; 1       ;
; GPU_core:inst2|y[5]~18                                                                            ; 1       ;
; GPU_core:inst2|y[4]~17                                                                            ; 1       ;
; GPU_core:inst2|y[4]~16                                                                            ; 1       ;
; GPU_core:inst2|y[3]~15                                                                            ; 1       ;
; GPU_core:inst2|y[3]~14                                                                            ; 1       ;
; GPU_core:inst2|y[2]~13                                                                            ; 1       ;
; GPU_core:inst2|y[2]~12                                                                            ; 1       ;
; GPU_core:inst2|y[1]~11                                                                            ; 1       ;
; GPU_core:inst2|y[1]~10                                                                            ; 1       ;
; GPU_core:inst2|y[0]~9                                                                             ; 1       ;
; GPU_core:inst2|y[0]~8                                                                             ; 1       ;
; GPU_core:inst2|x[8]~29                                                                            ; 1       ;
; GPU_core:inst2|x[7]~28                                                                            ; 1       ;
; GPU_core:inst2|x[7]~27                                                                            ; 1       ;
; GPU_core:inst2|x[6]~26                                                                            ; 1       ;
; GPU_core:inst2|x[6]~25                                                                            ; 1       ;
; GPU_core:inst2|x[5]~24                                                                            ; 1       ;
; GPU_core:inst2|x[5]~23                                                                            ; 1       ;
; GPU_core:inst2|x[4]~22                                                                            ; 1       ;
; GPU_core:inst2|x[4]~21                                                                            ; 1       ;
; GPU_core:inst2|x[3]~20                                                                            ; 1       ;
; GPU_core:inst2|x[3]~19                                                                            ; 1       ;
; GPU_core:inst2|x[2]~18                                                                            ; 1       ;
; GPU_core:inst2|x[2]~17                                                                            ; 1       ;
; GPU_core:inst2|x[1]~16                                                                            ; 1       ;
; GPU_core:inst2|x[1]~15                                                                            ; 1       ;
; GPU_core:inst2|x[0]~10                                                                            ; 1       ;
; GPU_core:inst2|x[0]~9                                                                             ; 1       ;
; DELITER:inst7|sum[16]~46                                                                          ; 1       ;
; DELITER:inst7|sum[15]~45                                                                          ; 1       ;
; DELITER:inst7|sum[15]~44                                                                          ; 1       ;
; DELITER:inst7|sum[14]~43                                                                          ; 1       ;
; DELITER:inst7|sum[14]~42                                                                          ; 1       ;
; DELITER:inst7|sum[13]~41                                                                          ; 1       ;
; DELITER:inst7|sum[13]~40                                                                          ; 1       ;
; DELITER:inst7|sum[12]~39                                                                          ; 1       ;
; DELITER:inst7|sum[12]~38                                                                          ; 1       ;
; DELITER:inst7|sum[11]~37                                                                          ; 1       ;
; DELITER:inst7|sum[11]~36                                                                          ; 1       ;
; DELITER:inst7|sum[10]~35                                                                          ; 1       ;
; DELITER:inst7|sum[10]~34                                                                          ; 1       ;
; DELITER:inst7|sum[9]~33                                                                           ; 1       ;
; DELITER:inst7|sum[9]~32                                                                           ; 1       ;
; DELITER:inst7|sum[8]~31                                                                           ; 1       ;
; DELITER:inst7|sum[8]~30                                                                           ; 1       ;
; DELITER:inst7|sum[7]~29                                                                           ; 1       ;
; DELITER:inst7|sum[7]~28                                                                           ; 1       ;
; DELITER:inst7|sum[6]~27                                                                           ; 1       ;
; DELITER:inst7|sum[6]~26                                                                           ; 1       ;
; DELITER:inst7|sum[5]~25                                                                           ; 1       ;
; DELITER:inst7|sum[5]~24                                                                           ; 1       ;
; DELITER:inst7|sum[4]~23                                                                           ; 1       ;
; DELITER:inst7|sum[4]~22                                                                           ; 1       ;
; DELITER:inst7|sum[3]~21                                                                           ; 1       ;
; DELITER:inst7|sum[3]~20                                                                           ; 1       ;
; DELITER:inst7|sum[2]~19                                                                           ; 1       ;
; DELITER:inst7|sum[2]~18                                                                           ; 1       ;
; DELITER:inst7|sum[1]~17                                                                           ; 1       ;
; DELITER:inst7|sum[1]~16                                                                           ; 1       ;
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ram_block1a5 ; 1       ;
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ram_block1a1 ; 1       ;
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ram_block1a7 ; 1       ;
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ram_block1a3 ; 1       ;
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ram_block1a6 ; 1       ;
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ram_block1a2 ; 1       ;
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ram_block1a4 ; 1       ;
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ram_block1a0 ; 1       ;
; DELITER:inst7|sum[16]                                                                             ; 1       ;
+---------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                            ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                          ; Location                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; GPU_core:inst2|CHARSET:charset|altsyncram:chart_rtl_0|altsyncram_st61:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 4096         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 4096                        ; 8                           ; --                          ; --                          ; 32768               ; 8    ; db/VGA_800X600.ram0_CHARSET_1c20b963.hdl.mif ; M4K_X27_Y14, M4K_X27_Y15, M4K_X27_Y10, M4K_X27_Y9, M4K_X27_Y6, M4K_X27_Y13, M4K_X27_Y7, M4K_X27_Y8 ; Don't care           ; Don't care      ; Don't care      ;
; GPU_core:inst2|V_RAM:vram|altsyncram:RAM_rtl_0|altsyncram_fn61:auto_generated|ALTSYNCRAM        ; AUTO ; ROM  ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 2    ; db/VGA_800X600.ram0_V_RAM_5ee8774.hdl.mif    ; M4K_X27_Y11, M4K_X27_Y12                                                                           ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 321 / 26,052 ( 1 % )   ;
; C16 interconnects           ; 4 / 1,156 ( < 1 % )    ;
; C4 interconnects            ; 165 / 17,952 ( < 1 % ) ;
; Direct links                ; 66 / 26,052 ( < 1 % )  ;
; Global clocks               ; 4 / 8 ( 50 % )         ;
; Local interconnects         ; 123 / 8,256 ( 1 % )    ;
; R24 interconnects           ; 19 / 1,020 ( 2 % )     ;
; R4 interconnects            ; 208 / 22,440 ( < 1 % ) ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.32) ; Number of LABs  (Total = 22) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 3                            ;
; 3                                          ; 2                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 1                            ;
; 10                                         ; 2                            ;
; 11                                         ; 0                            ;
; 12                                         ; 1                            ;
; 13                                         ; 0                            ;
; 14                                         ; 1                            ;
; 15                                         ; 1                            ;
; 16                                         ; 7                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 22) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 10                           ;
; 1 Clock enable                     ; 1                            ;
; 2 Clocks                           ; 11                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.77) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 4                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.68) ; Number of LABs  (Total = 22) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 6                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 0                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.05) ; Number of LABs  (Total = 22) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 4                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; LED_CLK              ; 1.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; LED_CLK         ; GPU_core:inst2|DATA  ; 1.664             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C8Q208C8 for design "VGA_800X600"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208C8 is compatible
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 108
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_800X600.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node DELITER:inst7|sum[16] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DELITER:inst7|sum[16]~46
Info (176353): Automatically promoted node CPU:inst1|temp[20] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CPU:inst1|temp[20]~43
Info (176353): Automatically promoted node WB_CONTROLLER:inst5|t[3] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node WB_CONTROLLER:inst5|t[3]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X23_Y0 to location X34_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.47 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 18 output pins without output pin load capacitance assignment
    Info (306007): Pin "LED_DATA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HH[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HH[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HH[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HH[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HH[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HH[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HH[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HH[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/re_de/dev/gpu/29 VGA display a rectangular/VGA_800X600.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 701 megabytes
    Info: Processing ended: Sun Feb 21 18:54:41 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/re_de/dev/gpu/29 VGA display a rectangular/VGA_800X600.fit.smsg.


