# 一、逻辑函数的化简
## 卡诺图
- verilog卡诺图的最大项(POS)和最小项(SOP)化简
  - sop：积的和，圈1化最简，每部分之间|（或）连接，最终呈现为 与或式。
  - pos：和的积，圈0化最简，每部分取反相用&连接（与），最终呈现为 或与式。

# 附录（零散补充）
## 1 插入buffer增强驱动能力的原因：

### 1.1 buffer是什么？
- buffer一般是几级器件尺寸逐步增大的反相器或类似结构的电路。

### 1.2 不插入buffer会发生什么情况：
- ① 输出电流不够，导致信号状态异常，这场常常发生在后级电路对输入电流有要求的情况；
- ② 输出电流不够，导致信号上升下降沿太差，这常常发生在候机电路的负载电容较大的情况。
  - 驱动能力强：摆幅大，上升快；
  - 驱动能力弱：摆幅小，上升慢；
<div align="center"><img src=".\pictures\数字电子技术基础_pct\第2章\image.png" alt="Alt text"><p>图 1-1</p></div> 

### 1.3 驱动能力
- 是指前级电路的输出信号可以使得后级电路有效响应，这个有效的包含两层意思：第一是前级输出信号能被后级电路识别，第二是在规定的时间内被后级电路识别。

### 1.4 应用场景
#### 1.4.1 通过插入buffer减少负载数量
- 图1-2所示，时钟驱动16个reg时，负载很大，时钟上升很慢，并且时钟摆幅小，此时插入4个buffer。加buffer之前，时钟直接驱动寄存器或者很多个寄存器，加buffer后，时钟只驱动buffer，而buffer会去驱动寄存器。时钟buffer本身是输入负载较小，输出驱动能力较强的。而且通常会做成一个时钟buffer网络来驱动设计里面全部的寄存器，并保证整个时钟网络上的信号有很好的transition，以及平衡从时钟源到所有寄存器的insertion delay。寄存器的CK端接在时钟上面， 在时钟上加入buffer是在做时钟树的时候让时钟到每一个寄存器的CK端的SKEW尽可能的小，还有增加驱动的功能。
<div align="center"><img src=".\pictures\数字电子技术基础_pct\第2章\image-1.png" alt="Alt text"><p>图 1-2</p></div> 

#### 1.4.2 减少连线负载
- 当数据连线很长时，连线负载电容很大，导致存在很大的延时。插入buffer将连线分割成几个连线，每个buffer驱动的负载较小，因此能够有效减少延时，虽然buffer本身也具有延时，但是插buffer减少的连线延时明显大于buffer自身延时就可以采用插buffer的方式。

### 1.5 插入buffer减少延时的原理
- 通过插buffer的方式减少了电路的负载电容，负载电容减少后，**同样电压的情况下，对电容充电速度快（上升沿陡峭），同样电容小时存储的电容小，放电所需的时间短（下降沿陡峭）**。一句话来说就是: 插buffer的方式**减少了电路的负载电容，从而增大了电路驱动能力**。

---

## 2 PLL和DLL

### 2.1 PLL(Phase-locked Loop)

#### 2.1.1 基本原理
由鉴相器、环路滤波器和压控振荡器组成，鉴相器用来鉴别输入信号Ui与输出信号Uo之间的相位差，并输出误差电压Ud。Ud中的噪声和干扰成分被低通性质的环路滤波器滤除。形成压控振荡器（Vco）的控制电压Uc，Uc作用于压控振荡器的结果是把它的输出震荡频率fo拉向环路输入信号频率fi，当二者相等时，环路被锁定，称为入锁。PLL并不是直接对晶振进行倍频，而是将频率稳定的晶振作为基准信号，与PLL内部振荡电路生成的信号分频后进行比较，使PLL输出的信号频率稳定，工作原理如下图所示。

<div align="center"><img src="pictures/数字电子技术基础_pct/附录/image-b.png" alt="Alt text"><p>图 2-1</p></div> 

#### 2.1.2 典型特征
1. 输出时钟是内部VCO自振产生的，把输入参考时钟和反馈时钟的变化转换为电压信号间接地控制VCO的频率；
2. VCO输出频率有一定的范围，如果输入时钟频率超出这个频率，则锁相环不能锁定；
3. LPF部件可以过滤输入时钟的高频抖动，其输出时钟的抖动主要来自VCO本身及电源噪声，而不是输入时钟带入的抖动；
4. 由于是模拟电路，因此对电源噪声敏感，在设计PCB时，一般需要单独的模拟电源和模拟地。

### 2.2 DLL(Delay Loop Lock)

#### 2.2.1 基本原理
DLL是基于数字抽样方式，在输入时钟和反馈时钟之间插入延迟，使输入时钟和反馈时钟的上升沿一致来实现的。又称数字锁相环。一个最简单的DLL与PLL的主要不同在于DLL用延时线代替了PLL的压控振荡器，延时线产生输入时钟的延时输出。时钟分布网络把时钟送到内部寄存器的时钟端口，控制逻辑对输入时钟和反馈时钟进行抽样、比较，调整延时线。两者的实现方式如下图所示。

<div align="center"><img src="pictures/数字电子技术基础_pct/附录/image-a.png" alt="Alt text"><p>图 2-2</p></div> 

<div align="center"><img src="pictures/数字电子技术基础_pct/附录/image-c.png" alt="Alt text"><p>图 2-3</p></div> 

#### 2.2.2 典型特征
1. 时钟输出真实、及时地反映输入时钟，跟踪输入时钟迅速；
2. 能锁定的输入时钟频率范围较宽，但是由于延时电路的总延时有限，因此不能锁定时钟频率过低的输入时钟；
3. 不能过滤时钟源的抖动，会引入固有抖动，造成抖动的累计；
4. 用数字电路实现，对电源噪声不敏感。

### 2.2.3 二者区别
- 两者功能上都可以实现倍频、分频、占空比调整，但是PLL调节范围更大，比如说：XILINX使用DLL，只能够2、4倍频；ALTERA的PLL可以实现的倍频范围就更大毕竟一个是模拟的、一个是数字的。
- DLL数字电路与PLL模拟电路实现时有精确的时序，而数字电路实现时：抗噪声，低功耗，抗抖动，移植性好。
- PLL的振荡器有不稳定，相位偏移的积累，而DLL技术稳定，没有累计相位偏移。因而在延时补偿和时钟调整时常用DLL。

---

