<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:51.4251</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7009921</applicationNumber><claimCount>42</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>집적 회로(IC) 패키지 높이 제어를 위해 다수의 두께를 갖는 매립형 금속 트레이스들을 구비하는 매립형 트레이스 기판(ETS)</inventionTitle><inventionTitleEng>EMBEDDED TRACE SUBSTRATE (ETS) WITH EMBEDDED METAL TRACES HAVING MULTIPLE THICKNESS FOR INTEGRATED CIRCUIT (IC) PACKAGE HEIGHT CONTROL</inventionTitleEng><openDate>2024.05.20</openDate><openNumber>10-2024-0069730</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.03.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 집적 회로(IC) 패키지 높이 제어를 위해 다수의 두께들을 갖는 매립형 금속 트레이스들을 구비한 매립형 트레이스 기판(ETS), 그리고 관련 IC 패키지들 및 제조 방법들이 개시된다. IC 패키지는 다이를 포함하고, 다이는 다이에 대한 신호 라우팅 경로들을 제공하기 위해 패키지 기판에 결합된다. IC 패키지는 또한, IC 패키지에 대한 신호 라우팅 경로들을 위한 연결들을 제공하기 위해 절연 층(들)에 매립된 금속 트레이스들을 포함하는 ETS를 포함한다. IC 패키지의 높이를 제어하기(예를 들어, 감소시키기) 위해, ETS 내의 절연 층에 매립된 매립형 금속 트레이스들은 수직 방향으로 다수의 두께들(즉, 높이들)을 갖도록 제공된다. ETS 내의 매립형 금속 트레이스들(이들의 두께들은, ETS 외부의 상호연결부들에 수직 방향으로 결합되어 IC 패키지의 전체 높이에 영향을 미침)은 두께가 감소되어 IC 패키지 높이를 제어할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.04.06</internationOpenDate><internationOpenNumber>WO2023056146</internationOpenNumber><internationalApplicationDate>2022.08.29</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/075564</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 패키지로서,제1 금속화(metallization) 층을 포함하는 기판을 포함하며,상기 기판은:  제1 표면을 포함하는 절연 층; 및 상기 절연 층에 매립(embed)된 복수의 금속 트레이스(metal trace)들을 포함하는 금속 층을 포함하고, 상기 복수의 금속 트레이스들 중의 하나 이상의 제1 금속 트레이스들로서, 상기 하나 이상의 제1 금속 트레이스들은 각각 수직 방향으로 제1 두께를 가지며; 그리고 상기 복수의 금속 트레이스들 중의 하나 이상의 제2 금속 트레이스들로서, 상기 하나 이상의 제2 금속 트레이스들은 각각 수직 방향으로 상기 제1 두께보다 작은 제2 두께를 갖는, IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 복수의 금속 트레이스들 중의 하나 이상의 제2 금속 트레이스들은 각각 상기 절연 층의 제1 외부 표면으로부터 제2 거리만큼 함몰된(recessed) 제2 금속 표면을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 복수의 금속 트레이스들 중의 하나 이상의 제1 금속 트레이스들은 각각 상기 절연 층의 제1 외부 표면으로부터 상기 제2 거리보다 큰 제1 거리만큼 함몰된 제2 금속 표면을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 복수의 금속 트레이스들 중의 하나 이상의 제1 금속 트레이스들은 각각 상기 절연 층의 제1 외부 표면으로 연장되는 제1 금속 표면을 포함하고; 그리고상기 복수의 금속 트레이스들 중의 하나 이상의 제2 금속 트레이스들은 각각 상기 절연 층의 상기 제1 외부 표면으로부터 함몰된 제2 금속 표면을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 절연 층의 제1 표면 내의 하나 이상의 개구부들을 더 포함하며;상기 하나 이상의 제2 금속 트레이스들은 각각 상기 절연 층의 제1 표면 아래의 상기 하나 이상의 개구부들 중의 개구부에 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 기판은 상기 제1 금속화 층에 인접한 솔더 레지스트(solder resist) 층을 포함하지 않는, IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,각각 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는 하나 이상의 상호연결부(interconnect)들을 더 포함하며;상기 하나 이상의 상호연결부들은 각각 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 직접 금속 접합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,각각 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는 하나 이상의 상호연결부들을 더 포함하며; 그리고상기 IC 패키지는: 상기 하나 이상의 상호연결부들 중 임의의 상호연결부를 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 솔더 조인트(solder joint)를 더 포함하지 않는, IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 기판은 제2 금속화 층을 포함하며, 그리고 상기 IC 패키지는: 상기 제2 금속화 층에 결합되는 다이: 및 각각 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는 하나 이상의 외부 상호연결부들을 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 절연 층의 제1 표면 내의 하나 이상의 개구부들을 더 포함하며;상기 하나 이상의 제2 금속 트레이스들은 각각 상기 하나 이상의 개구부들 중의 개구부에 배치되고; 그리고상기 하나 이상의 외부 상호연결부들은 각각 상기 하나 이상의 개구부들 중의 개구부에 적어도 부분적으로 배치되고 상기 개구부 내의 상기 하나 이상의 제2 금속 트레이스들 중의 상기 제2 금속 트레이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서,상기 다이는 제1 측 및 상기 제1 측의 반대편인 제2 측을 포함하고; 그리고상기 다이의 제1 측은 상기 기판의 상기 제2 금속화 층에 결합되고; 그리고상기 IC 패키지는:  상기 다이의 제2 측에 인접한 인터포저 기판(interposer substrate)을 더 포함하고, 상기 다이는 상기 기판과 상기 인터포저 기판 사이에 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,수평 방향으로 상기 다이 외부에 배치되는 복수의 수직 상호연결부들을 더 포함하며,상기 인터포저 기판은 복수의 제3 금속 상호연결부들을 포함하는 제3 금속화 층을 포함하고; 그리고상기 복수의 수직 상호연결부들 중의 각각의 수직 상호연결부는 상기 복수의 제3 금속 상호연결부들 중의 제3 금속 상호연결부를 복수의 제2 금속 상호연결부들 중의 제2 금속 상호연결부에 결합시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,제1 측 및 상기 제1 측의 반대편인 제2 측을 포함하는 다이 — 상기 다이의 제1 측은 상기 기판의 제1 금속화 층에 결합됨 —; 상기 다이의 제2 측에 인접한 인터포저 기판 — 상기 다이는 상기 기판과 상기 인터포저 기판 사이에 배치됨 —; 및수평 방향으로 상기 다이 외부에 배치되는 복수의 수직 상호연결부들을 더 포함하며,상기 인터포저 기판은 복수의 제3 금속 상호연결부들을 포함하는 제3 금속화 층을 포함하고; 그리고상기 복수의 수직 상호연결부들 중의 각각의 수직 상호연결부는 상기 인터포저 기판의 제3 금속화 층 내의 상기 복수의 제3 금속 상호연결부들 중의 제3 금속 상호연결부를 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,복수의 다이 상호연결부들을 더 포함하며,상기 복수의 다이 상호연결부들은 각각 상기 다이의 제1 측에 결합되고, 각각 상기 하나 이상의 제1 금속 트레이스들 중의 제1 금속 트레이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 절연 층의 제1 외부 표면 내의 하나 이상의 개구부들을 더 포함하며;상기 하나 이상의 제2 금속 트레이스들은 각각 상기 하나 이상의 개구부들 중의 개구부에 배치되고; 그리고상기 복수의 수직 상호연결부들은 각각 상기 하나 이상의 개구부들 중의 개구부에 적어도 부분적으로 배치되고, 각각 상기 개구부 내의 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,패키지 기판; 및제1 측 및 상기 제1 측의 반대편인 제2 측을 포함하는 다이 — 상기 다이의 제1 측은 상기 패키지 기판에 결합됨 —를 더 포함하며,상기 기판은 상기 다이의 제2 측에 인접한 인터포저 기판을 포함하며, 상기 다이는 상기 기판과 상기 인터포저 기판 사이에 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,수평 방향으로 상기 다이 외부에 배치되는 복수의 수직 상호연결부들을 더 포함하며,상기 복수의 수직 상호연결부들 중의 각각의 수직 상호연결부는 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스를 상기 패키지 기판에 결합시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 절연 층의 제1 표면 내의 하나 이상의 개구부들을 더 포함하며;상기 하나 이상의 제2 금속 트레이스들은 각각 상기 하나 이상의 개구부들 중의 개구부에 배치되고; 그리고상기 복수의 수직 상호연결부들은 각각 상기 하나 이상의 개구부들 중의 개구부에 적어도 부분적으로 배치되고 상기 개구부 내의 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서,각각 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는 하나 이상의 외부 상호연결부들을 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 절연 층의 제1 외부 표면 내의 하나 이상의 개구부들을 더 포함하며;상기 하나 이상의 제2 금속 트레이스들은 각각 상기 하나 이상의 개구부들 중의 개구부에 배치되고; 그리고상기 하나 이상의 외부 상호연결부들은 각각 상기 하나 이상의 개구부들 중의 개구부에 적어도 부분적으로 배치되고 상기 개구부 내의 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>21. 제19 항에 있어서,수평 방향으로 상기 다이 외부에 배치되는 복수의 수직 상호연결부들을 더 포함하며,상기 복수의 수직 상호연결부들 중의 각각의 수직 상호연결부는 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스를 상기 패키지 기판에 결합시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>22. 제1 항에 있어서,제1 측 및 상기 제1 측의 반대편인 제2 측을 포함하는 제1 다이 — 상기 제1 다이의 제1 측은 상기 기판에 결합됨 —;상기 제1 다이의 제2 측에 인접한 인터포저 기판 — 상기 제1 다이는 상기 기판과 상기 인터포저 기판 사이에 배치됨 —; 및상기 인터포저 기판에 결합되는 제2 다이 — 상기 인터포저 기판은 상기 제1 다이와 상기 제2 다이 사이에 배치됨 —를 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>23. 제1 항에 있어서,셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 이동 위치 데이터 유닛; 글로벌 포지셔닝 시스템(GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인용 디지털 비서(PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 구성요소; 항공 전자 시스템; 드론; 및 멀티콥터(multicopter)로 구성되는 그룹으로부터 선택되는 디바이스에 통합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>24. 집적 회로(IC) 패키지를 위한 기판을 제조하는 방법으로서,제1 금속화 층을 형성하는 것을 포함하는, 기판을 형성하는 단계를 포함하며,상기 기판을 형성하는 단계는: 제1 표면을 포함하는 절연 층을 형성하는 단계; 및 상기 절연 층 내에 복수의 금속 트레이스들을 포함하는 금속 층을 형성하는 단계를 포함하고,상기 금속 층을 형성하는 단계는: 복수의 금속 트레이스들 중의 하나 이상의 제1 금속 트레이스들을 매립하는 단계 — 상기 하나 이상의 제1 금속 트레이스들은 각각 수직 방향으로 제1 두께를 가짐 —; 및 상기 복수의 금속 트레이스들 중의 하나 이상의 제2 금속 트레이스들을 매립하는 단계 — 상기 하나 이상의 제2 금속 트레이스들은 각각 상기 수직 방향으로 상기 제1 두께보다 작은 제2 두께를 가짐 —를 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>25. 제24 항에 있어서,상기 절연 층의 제1 외부 표면에 하나 이상의 개구부들을 형성하는 단계; 및상기 하나 이상의 제2 금속 트레이스들 각각을 상기 절연 층의 제1 표면 아래의 상기 하나 이상의 개구부들 중의 개구부에 배치하는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>26. 제24 항에 있어서,상기 제1 금속화 층에 인접한 솔더 레지스트 층을 형성하지 않는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>27. 제24 항에 있어서,각각 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는 하나 이상의 상호연결부들을 형성하는 단계; 및상기 하나 이상의 상호연결부들 각각을 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 금속 접합하는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>28. 제24 항에 있어서,솔더 조인트가 하나 이상의 상호연결부들 중의 임의의 상호연결부를 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 단계를 더 포함하지 않는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>29. 제24 항에 있어서,제1 다이의 제1 측을 상기 기판에 결합시키는 단계; 상기 제1 다이의 제1 측의 반대편인, 상기 제1 다이의 제2 측에 인접하게, 인터포저 기판을 배치하는 단계 — 상기 제1 다이는 상기 기판과 상기 인터포저 기판 사이에 배치됨 —; 및상기 인터포저 기판에 제2 다이를 결합시키는 단계 — 상기 인터포저 기판은 상기 제1 다이와 상기 제2 다이 사이에 배치됨 —를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>30. 제24 항에 있어서,상기 기판 내의 제2 금속화 층에 결합되는 다이를 결합시키는 단계; 및하나 이상의 외부 상호연결부들을 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>31. 제30 항에 있어서,상기 절연 층의 제1 외부 표면에 하나 이상의 개구부들을 형성하는 단계;상기 하나 이상의 개구부들 중의 개구부에 상기 하나 이상의 제2 금속 트레이스들 각각을 배치하는 단계; 및상기 하나 이상의 외부 상호연결부들 각각을 상기 하나 이상의 개구부들 중의 개구부에 적어도 부분적으로 배치하고 상기 개구부 내의 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>32. 제30 항에 있어서,제1 다이의 제1 측을 상기 기판의 제2 금속화 층에 결합시키는 단계; 및상기 다이의 제1 측의 반대편인, 상기 다이의 제2 측에 인접하게, 인터포저 기판을 배치하는 단계 — 상기 다이는 상기 기판과 상기 인터포저 기판 사이에 배치됨—를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>33. 제32 항에 있어서,수평 방향으로 상기 다이 외부에 배치되는 복수의 수직 상호연결부들 각각을 상기 인터포저 기판의 제3 금속화 층 내의 복수의 금속 상호연결부들 중의 금속 상호연결부에 결합시키는 단계; 및상기 복수의 수직 상호연결부들 각각을 상기 기판의 제2 금속화 층 내의 복수의 제2 금속 상호연결부들 중의 제2 금속 상호연결부에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>34. 제24 항에 있어서,제1 다이의 제1 측을 상기 기판의 제1 금속화 층에 결합시키는 단계;상기 제1 다이의 제1 측의 반대편인, 상기 제1 다이의 제2 측에 인접하게, 인터포저 기판을 배치하는 단계 — 상기 제1 다이는 상기 기판과 상기 인터포저 기판 사이에 배치됨 —; 및수평 방향으로 상기 제1 다이 외부에 배치되는 복수의 수직 상호연결부들을 결합시키는 단계 — 상기 복수의 수직 상호연결부들 각각은 인터포저 기판의 제3 금속화 층 내의 상기 복수의 금속 상호연결부들 중의 금속 상호연결부를 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시킴 —를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>35. 제34 항에 있어서,복수의 다이 상호연결부들 각각을 상기 다이의 제1 측에, 그리고 상기 하나 이상의 제1 금속 트레이스들 중의 제1 금속 트레이스에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>36. 제35 항에 있어서,상기 절연 층의 제1 외부 표면에 하나 이상의 개구부들을 형성하는 단계;상기 하나 이상의 개구부들 중의 개구부에 상기 하나 이상의 제2 금속 트레이스들 각각을 배치하는 단계; 및상기 복수의 수직 상호연결부들 각각을 상기 하나 이상의 개구부들 중의 개구부에 적어도 부분적으로 배치하고, 상기 개구부 내의 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>37. 제24 항에 있어서,패키지 기판을 제공하는 단계; 다이의 제1 측을 상기 패키지 기판에 결합시키는 단계; 및상기 다이의 제1 측의 반대편인, 상기 다이의 제2 측에 인접하게, 인터포저 기판을 포함하는 기판을 배치하는 단계 — 상기 다이는 상기 기판과 상기 인터포저 기판 사이에 배치됨 —를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>38. 제37 항에 있어서,수평 방향으로 상기 다이 외부에 배치되는 복수의 수직 상호연결부들 각각을 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 단계; 및상기 복수의 수직 상호연결부들 각각을 상기 패키지 기판에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>39. 제38 항에 있어서,상기 절연 층의 제1 외부 표면에 하나 이상의 개구부들을 형성하는 단계;상기 하나 이상의 개구부들 중의 개구부에 상기 하나 이상의 제2 금속 트레이스들 각각을 배치하는 단계; 및상기 복수의 수직 상호연결부들 각각을 상기 하나 이상의 개구부들 중의 개구부에 적어도 부분적으로 배치하고, 상기 개구부 내의 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>40. 제37 항에 있어서,각각 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합되는 하나 이상의 외부 상호연결부들을 형성하는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>41. 제40 항에 있어서,상기 절연 층의 제1 외부 표면에 하나 이상의 개구부들을 형성하는 단계;상기 하나 이상의 개구부들 중의 개구부에 상기 하나 이상의 제2 금속 트레이스들 각각을 배치하는 단계; 및상기 하나 이상의 외부 상호연결부들 각각을 상기 하나 이상의 개구부들 중의 개구부에 적어도 부분적으로 배치하고, 상기 개구부 내의 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo><claimInfo><claim>42. 제40 항에 있어서,수평 방향으로 상기 다이 외부에 배치되는 복수의 수직 상호연결부들 각각을 상기 하나 이상의 제2 금속 트레이스들 중의 제2 금속 트레이스에 결합시키는 단계; 및상기 복수의 수직 상호연결부들 각각을 상기 패키지 기판에 결합시키는 단계를 더 포함하는, IC 패키지를 위한 기판을 제조하는 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>CHOI, Seongryul</engName><name>최, 성률</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>KANG, Kuiwon</engName><name>강, 귀원</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>BUOT, Joan Rey Villarba</engName><name>부엇, 조안 레이 빌라르바</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.09.30</priorityApplicationDate><priorityApplicationNumber>63/250,865</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.08.26</priorityApplicationDate><priorityApplicationNumber>17/822,589</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.03.25</receiptDate><receiptNumber>1-1-2024-0330630-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.05.03</receiptDate><receiptNumber>1-5-2024-0074840-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.14</receiptDate><receiptNumber>1-1-2025-0929230-39</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247009921.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338e4e98e765ab196361f3d81d3376fbf3cc67345f717a60c1b83241f49596effe4d86c3045a89f96dc93277b7ba7f25099ac9635c0cff5bd4e4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf9edf02130a384c5e7c8517d8ee820e75f7efebd418b8280341e743719fe5c6bfa0d21b0e2ed6ef5b1a37cc9d4ff82a7f531271914ea358e9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>