TimeQuest Timing Analyzer report for MemoryMapper512K
Mon Jan 23 21:50:03 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[0]'
 12. Slow Model Setup: 'SLTSL_n'
 13. Slow Model Hold: 'SLTSL_n'
 14. Slow Model Hold: 'A[0]'
 15. Slow Model Minimum Pulse Width: 'A[0]'
 16. Slow Model Minimum Pulse Width: 'SLTSL_n'
 17. Slow Model Minimum Pulse Width: 's_SRAM_ADDR[4]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'SLTSL_n'
 34. Fast Model Setup: 'A[0]'
 35. Fast Model Hold: 'SLTSL_n'
 36. Fast Model Hold: 'A[0]'
 37. Fast Model Minimum Pulse Width: 'A[0]'
 38. Fast Model Minimum Pulse Width: 'SLTSL_n'
 39. Fast Model Minimum Pulse Width: 's_SRAM_ADDR[4]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MemoryMapper512K                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; A[0]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] }           ;
; s_SRAM_ADDR[4] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { s_SRAM_ADDR[4] } ;
; SLTSL_n        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n }        ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 957.85 MHz ; 405.02 MHz      ; A[0]       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[0]    ; -0.022 ; -0.022        ;
; SLTSL_n ; 0.074  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; SLTSL_n ; -4.901 ; -33.727       ;
; A[0]    ; -0.079 ; -0.177        ;
+---------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------+
; Slow Model Minimum Pulse Width Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; A[0]           ; -1.469 ; -35.685       ;
; SLTSL_n        ; -1.469 ; -11.245       ;
; s_SRAM_ADDR[4] ; 0.500  ; 0.000         ;
+----------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[0]'                                                                               ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.022 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.500        ; 7.060      ; 7.620      ;
; 0.143  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.450      ;
; 0.143  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.450      ;
; 0.143  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.450      ;
; 0.143  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.450      ;
; 0.143  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.450      ;
; 0.187  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.409      ;
; 0.187  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.409      ;
; 0.187  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.409      ;
; 0.187  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.409      ;
; 0.187  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.409      ;
; 0.203  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.390      ;
; 0.203  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.390      ;
; 0.203  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.390      ;
; 0.203  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.390      ;
; 0.203  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.390      ;
; 0.237  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.500        ; 7.078      ; 7.379      ;
; 0.242  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.354      ;
; 0.242  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.354      ;
; 0.242  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.354      ;
; 0.242  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.354      ;
; 0.242  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.500        ; 7.058      ; 7.354      ;
; 0.255  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.338      ;
; 0.255  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.338      ;
; 0.255  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.338      ;
; 0.262  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.500        ; 7.055      ; 7.331      ;
; 0.331  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.500        ; 7.060      ; 7.267      ;
; 0.331  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.500        ; 7.060      ; 7.267      ;
; 0.478  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 1.000        ; 7.060      ; 7.620      ;
; 0.643  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.450      ;
; 0.643  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.450      ;
; 0.643  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.450      ;
; 0.643  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.450      ;
; 0.643  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.450      ;
; 0.687  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.409      ;
; 0.687  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.409      ;
; 0.687  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.409      ;
; 0.687  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.409      ;
; 0.687  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.409      ;
; 0.703  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.390      ;
; 0.703  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.390      ;
; 0.703  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.390      ;
; 0.703  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.390      ;
; 0.703  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.390      ;
; 0.737  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 1.000        ; 7.078      ; 7.379      ;
; 0.742  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.354      ;
; 0.742  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.354      ;
; 0.742  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.354      ;
; 0.742  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.354      ;
; 0.742  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 1.000        ; 7.058      ; 7.354      ;
; 0.755  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.338      ;
; 0.755  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.338      ;
; 0.755  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.338      ;
; 0.762  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 1.000        ; 7.055      ; 7.331      ;
; 0.831  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 1.000        ; 7.060      ; 7.267      ;
; 0.831  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 1.000        ; 7.060      ; 7.267      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SLTSL_n'                                                                                            ;
+-------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node               ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+
; 0.074 ; A[0]           ; s_SRAM_ADDR[0]        ; A[0]           ; SLTSL_n     ; 0.500        ; 6.229      ; 5.659      ;
; 0.574 ; A[0]           ; s_SRAM_ADDR[0]        ; A[0]           ; SLTSL_n     ; 1.000        ; 6.229      ; 5.659      ;
; 3.655 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[6] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 6.281      ; 3.164      ;
; 3.656 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[2] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 6.281      ; 3.163      ;
; 3.656 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[7] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 6.281      ; 3.163      ;
; 3.659 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[0] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 6.281      ; 3.160      ;
; 4.155 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[6] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 6.281      ; 3.164      ;
; 4.156 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[2] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 6.281      ; 3.163      ;
; 4.156 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[7] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 6.281      ; 3.163      ;
; 4.159 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[0] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 6.281      ; 3.160      ;
; 5.119 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[5] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 6.318      ; 1.737      ;
; 5.124 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[4] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 6.318      ; 1.732      ;
; 5.151 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[3] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 6.318      ; 1.705      ;
; 5.153 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[1] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 6.318      ; 1.703      ;
; 5.619 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[5] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 6.318      ; 1.737      ;
; 5.624 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[4] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 6.318      ; 1.732      ;
; 5.651 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[3] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 6.318      ; 1.705      ;
; 5.653 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[1] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 6.318      ; 1.703      ;
+-------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SLTSL_n'                                                                                              ;
+--------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node               ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+
; -4.901 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[1] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 6.318      ; 1.703      ;
; -4.899 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[3] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 6.318      ; 1.705      ;
; -4.872 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[4] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 6.318      ; 1.732      ;
; -4.867 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[5] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 6.318      ; 1.737      ;
; -4.401 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[1] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 6.318      ; 1.703      ;
; -4.399 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[3] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 6.318      ; 1.705      ;
; -4.372 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[4] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 6.318      ; 1.732      ;
; -4.367 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[5] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 6.318      ; 1.737      ;
; -3.407 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[0] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 6.281      ; 3.160      ;
; -3.404 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[2] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 6.281      ; 3.163      ;
; -3.404 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[7] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 6.281      ; 3.163      ;
; -3.403 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[6] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 6.281      ; 3.164      ;
; -2.907 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[0] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 6.281      ; 3.160      ;
; -2.904 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[2] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 6.281      ; 3.163      ;
; -2.904 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[7] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 6.281      ; 3.163      ;
; -2.903 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[6] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 6.281      ; 3.164      ;
; -0.570 ; A[0]           ; s_SRAM_ADDR[0]        ; A[0]           ; SLTSL_n     ; 0.000        ; 6.229      ; 5.659      ;
; -0.070 ; A[0]           ; s_SRAM_ADDR[0]        ; A[0]           ; SLTSL_n     ; -0.500       ; 6.229      ; 5.659      ;
+--------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[0]'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.079 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.060      ; 7.267      ;
; -0.079 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.060      ; 7.267      ;
; -0.010 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.331      ;
; -0.003 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.338      ;
; -0.003 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.338      ;
; -0.003 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.338      ;
; 0.010  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.354      ;
; 0.010  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.354      ;
; 0.010  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.354      ;
; 0.010  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.354      ;
; 0.010  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.354      ;
; 0.015  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.000        ; 7.078      ; 7.379      ;
; 0.049  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.390      ;
; 0.049  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.390      ;
; 0.049  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.390      ;
; 0.049  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.390      ;
; 0.049  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.390      ;
; 0.065  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.409      ;
; 0.065  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.409      ;
; 0.065  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.409      ;
; 0.065  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.409      ;
; 0.065  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.000        ; 7.058      ; 7.409      ;
; 0.109  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.450      ;
; 0.109  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.450      ;
; 0.109  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.450      ;
; 0.109  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.450      ;
; 0.109  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.000        ; 7.055      ; 7.450      ;
; 0.274  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.000        ; 7.060      ; 7.620      ;
; 0.421  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.060      ; 7.267      ;
; 0.421  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.060      ; 7.267      ;
; 0.490  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.331      ;
; 0.497  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.338      ;
; 0.497  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.338      ;
; 0.497  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.338      ;
; 0.510  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.354      ;
; 0.510  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.354      ;
; 0.510  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.354      ;
; 0.510  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.354      ;
; 0.510  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.354      ;
; 0.515  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; -0.500       ; 7.078      ; 7.379      ;
; 0.549  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.390      ;
; 0.549  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.390      ;
; 0.549  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.390      ;
; 0.549  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.390      ;
; 0.549  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.390      ;
; 0.565  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.409      ;
; 0.565  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.409      ;
; 0.565  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.409      ;
; 0.565  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.409      ;
; 0.565  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; -0.500       ; 7.058      ; 7.409      ;
; 0.609  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.450      ;
; 0.609  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.450      ;
; 0.609  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.450      ;
; 0.609  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.450      ;
; 0.609  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; -0.500       ; 7.055      ; 7.450      ;
; 0.774  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; -0.500       ; 7.060      ; 7.620      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[0]  ; Rise       ; A[0]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SLTSL_n'                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 's_SRAM_ADDR[4]'                                                                            ;
+-------+--------------+----------------+------------------+----------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]~clkctrl|outclk      ;
+-------+--------------+----------------+------------------+----------------+------------+------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; A[*]         ; A[0]           ; 6.046 ; 6.046 ; Rise       ; A[0]            ;
;  A[0]        ; A[0]           ; 0.522 ; 0.522 ; Rise       ; A[0]            ;
;  A[1]        ; A[0]           ; 5.132 ; 5.132 ; Rise       ; A[0]            ;
;  A[2]        ; A[0]           ; 5.312 ; 5.312 ; Rise       ; A[0]            ;
;  A[3]        ; A[0]           ; 5.528 ; 5.528 ; Rise       ; A[0]            ;
;  A[4]        ; A[0]           ; 6.046 ; 6.046 ; Rise       ; A[0]            ;
;  A[5]        ; A[0]           ; 5.491 ; 5.491 ; Rise       ; A[0]            ;
;  A[6]        ; A[0]           ; 4.926 ; 4.926 ; Rise       ; A[0]            ;
;  A[7]        ; A[0]           ; 5.703 ; 5.703 ; Rise       ; A[0]            ;
; D[*]         ; A[0]           ; 1.818 ; 1.818 ; Rise       ; A[0]            ;
;  D[0]        ; A[0]           ; 1.300 ; 1.300 ; Rise       ; A[0]            ;
;  D[1]        ; A[0]           ; 1.340 ; 1.340 ; Rise       ; A[0]            ;
;  D[2]        ; A[0]           ; 1.818 ; 1.818 ; Rise       ; A[0]            ;
;  D[3]        ; A[0]           ; 0.091 ; 0.091 ; Rise       ; A[0]            ;
;  D[4]        ; A[0]           ; 0.288 ; 0.288 ; Rise       ; A[0]            ;
;  D[5]        ; A[0]           ; 0.296 ; 0.296 ; Rise       ; A[0]            ;
;  D[6]        ; A[0]           ; 1.452 ; 1.452 ; Rise       ; A[0]            ;
;  D[7]        ; A[0]           ; 0.534 ; 0.534 ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]           ; 3.932 ; 3.932 ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]           ; 3.932 ; 3.932 ; Rise       ; A[0]            ;
; A[*]         ; SLTSL_n        ; 2.723 ; 2.723 ; Rise       ; SLTSL_n         ;
;  A[0]        ; SLTSL_n        ; 0.426 ; 0.426 ; Rise       ; SLTSL_n         ;
;  A[1]        ; SLTSL_n        ; 2.678 ; 2.678 ; Rise       ; SLTSL_n         ;
;  A[2]        ; SLTSL_n        ; 2.360 ; 2.360 ; Rise       ; SLTSL_n         ;
;  A[3]        ; SLTSL_n        ; 2.649 ; 2.649 ; Rise       ; SLTSL_n         ;
;  A[4]        ; SLTSL_n        ; 2.558 ; 2.558 ; Rise       ; SLTSL_n         ;
;  A[5]        ; SLTSL_n        ; 2.120 ; 2.120 ; Rise       ; SLTSL_n         ;
;  A[6]        ; SLTSL_n        ; 2.476 ; 2.476 ; Rise       ; SLTSL_n         ;
;  A[7]        ; SLTSL_n        ; 2.723 ; 2.723 ; Rise       ; SLTSL_n         ;
;  A[8]        ; SLTSL_n        ; 2.131 ; 2.131 ; Rise       ; SLTSL_n         ;
;  A[9]        ; SLTSL_n        ; 2.077 ; 2.077 ; Rise       ; SLTSL_n         ;
;  A[10]       ; SLTSL_n        ; 2.620 ; 2.620 ; Rise       ; SLTSL_n         ;
;  A[11]       ; SLTSL_n        ; 2.596 ; 2.596 ; Rise       ; SLTSL_n         ;
;  A[12]       ; SLTSL_n        ; 2.021 ; 2.021 ; Rise       ; SLTSL_n         ;
;  A[13]       ; SLTSL_n        ; 2.556 ; 2.556 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n        ; 1.250 ; 1.250 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n        ; 0.981 ; 0.981 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n        ; 0.714 ; 0.714 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n        ; 0.344 ; 0.344 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n        ; 0.622 ; 0.622 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n        ; 1.097 ; 1.097 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n        ; 0.774 ; 0.774 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n        ; 0.792 ; 0.792 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n        ; 0.363 ; 0.363 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n        ; 0.337 ; 0.337 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n        ; 0.425 ; 0.425 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n        ; 1.016 ; 1.016 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n        ; 0.796 ; 0.796 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n        ; 0.918 ; 0.918 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n        ; 0.609 ; 0.609 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n        ; 0.946 ; 0.946 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n        ; 1.250 ; 1.250 ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n        ; 2.307 ; 2.307 ; Rise       ; SLTSL_n         ;
; D[*]         ; s_SRAM_ADDR[4] ; 7.382 ; 7.382 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; 7.068 ; 7.068 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; 7.382 ; 7.382 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; 6.651 ; 6.651 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; 5.859 ; 5.859 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; 5.994 ; 5.994 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; 6.401 ; 6.401 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; 6.534 ; 6.534 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; 6.539 ; 6.539 ; Rise       ; s_SRAM_ADDR[4]  ;
; D[*]         ; s_SRAM_ADDR[4] ; 6.954 ; 6.954 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; 6.854 ; 6.854 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; 6.954 ; 6.954 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; 6.835 ; 6.835 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; 5.495 ; 5.495 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; 6.004 ; 6.004 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; 6.483 ; 6.483 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; 6.581 ; 6.581 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; 6.733 ; 6.733 ; Fall       ; s_SRAM_ADDR[4]  ;
+--------------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]           ; 0.079  ; 0.079  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]           ; 0.079  ; 0.079  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]           ; -2.516 ; -2.516 ; Rise       ; A[0]            ;
;  A[2]        ; A[0]           ; -3.583 ; -3.583 ; Rise       ; A[0]            ;
;  A[3]        ; A[0]           ; -4.052 ; -4.052 ; Rise       ; A[0]            ;
;  A[4]        ; A[0]           ; -4.317 ; -4.317 ; Rise       ; A[0]            ;
;  A[5]        ; A[0]           ; -4.485 ; -4.485 ; Rise       ; A[0]            ;
;  A[6]        ; A[0]           ; -3.197 ; -3.197 ; Rise       ; A[0]            ;
;  A[7]        ; A[0]           ; -4.715 ; -4.715 ; Rise       ; A[0]            ;
; D[*]         ; A[0]           ; 0.617  ; 0.617  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]           ; -0.116 ; -0.116 ; Rise       ; A[0]            ;
;  D[1]        ; A[0]           ; -0.361 ; -0.361 ; Rise       ; A[0]            ;
;  D[2]        ; A[0]           ; -1.160 ; -1.160 ; Rise       ; A[0]            ;
;  D[3]        ; A[0]           ; 0.617  ; 0.617  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]           ; 0.130  ; 0.130  ; Rise       ; A[0]            ;
;  D[5]        ; A[0]           ; -0.048 ; -0.048 ; Rise       ; A[0]            ;
;  D[6]        ; A[0]           ; -1.204 ; -1.204 ; Rise       ; A[0]            ;
;  D[7]        ; A[0]           ; -0.286 ; -0.286 ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]           ; -3.400 ; -3.400 ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]           ; -3.400 ; -3.400 ; Rise       ; A[0]            ;
; A[*]         ; SLTSL_n        ; 0.570  ; 0.570  ; Rise       ; SLTSL_n         ;
;  A[0]        ; SLTSL_n        ; 0.570  ; 0.570  ; Rise       ; SLTSL_n         ;
;  A[1]        ; SLTSL_n        ; -1.682 ; -1.682 ; Rise       ; SLTSL_n         ;
;  A[2]        ; SLTSL_n        ; -1.571 ; -1.571 ; Rise       ; SLTSL_n         ;
;  A[3]        ; SLTSL_n        ; -1.611 ; -1.611 ; Rise       ; SLTSL_n         ;
;  A[4]        ; SLTSL_n        ; -1.761 ; -1.761 ; Rise       ; SLTSL_n         ;
;  A[5]        ; SLTSL_n        ; -1.332 ; -1.332 ; Rise       ; SLTSL_n         ;
;  A[6]        ; SLTSL_n        ; -1.480 ; -1.480 ; Rise       ; SLTSL_n         ;
;  A[7]        ; SLTSL_n        ; -1.935 ; -1.935 ; Rise       ; SLTSL_n         ;
;  A[8]        ; SLTSL_n        ; -1.135 ; -1.135 ; Rise       ; SLTSL_n         ;
;  A[9]        ; SLTSL_n        ; -1.081 ; -1.081 ; Rise       ; SLTSL_n         ;
;  A[10]       ; SLTSL_n        ; -1.832 ; -1.832 ; Rise       ; SLTSL_n         ;
;  A[11]       ; SLTSL_n        ; -1.808 ; -1.808 ; Rise       ; SLTSL_n         ;
;  A[12]       ; SLTSL_n        ; -1.233 ; -1.233 ; Rise       ; SLTSL_n         ;
;  A[13]       ; SLTSL_n        ; -1.768 ; -1.768 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n        ; -0.089 ; -0.089 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n        ; -0.733 ; -0.733 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n        ; -0.466 ; -0.466 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n        ; -0.096 ; -0.096 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n        ; -0.374 ; -0.374 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n        ; -0.849 ; -0.849 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n        ; -0.526 ; -0.526 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n        ; -0.544 ; -0.544 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n        ; -0.115 ; -0.115 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n        ; -0.089 ; -0.089 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n        ; -0.177 ; -0.177 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n        ; -0.768 ; -0.768 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n        ; -0.548 ; -0.548 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n        ; -0.670 ; -0.670 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n        ; -0.361 ; -0.361 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n        ; -0.698 ; -0.698 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n        ; -1.002 ; -1.002 ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n        ; -2.010 ; -2.010 ; Rise       ; SLTSL_n         ;
; D[*]         ; s_SRAM_ADDR[4] ; -4.825 ; -4.825 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; -6.272 ; -6.272 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; -6.343 ; -6.343 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; -5.850 ; -5.850 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; -4.825 ; -4.825 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; -5.197 ; -5.197 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; -5.600 ; -5.600 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; -5.733 ; -5.733 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; -5.738 ; -5.738 ; Rise       ; s_SRAM_ADDR[4]  ;
; D[*]         ; s_SRAM_ADDR[4] ; -4.699 ; -4.699 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; -5.854 ; -5.854 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; -6.158 ; -6.158 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; -6.035 ; -6.035 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; -4.699 ; -4.699 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; -5.203 ; -5.203 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; -5.682 ; -5.682 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; -5.539 ; -5.539 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; -5.734 ; -5.734 ; Fall       ; s_SRAM_ADDR[4]  ;
+--------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]           ; 9.810  ; 9.810  ; Rise       ; A[0]            ;
; D[*]           ; A[0]           ; 15.781 ; 15.781 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]           ; 15.352 ; 15.352 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]           ; 15.508 ; 15.508 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]           ; 14.976 ; 14.976 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]           ; 15.781 ; 15.781 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]           ; 15.044 ; 15.044 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]           ; 14.649 ; 14.649 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]           ; 13.900 ; 13.900 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]           ; 13.902 ; 13.902 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]           ; 14.242 ; 14.242 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]           ; 13.213 ; 13.213 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]           ; 12.924 ; 12.924 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]           ; 13.470 ; 13.470 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]           ; 14.242 ; 14.242 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]           ; 13.459 ; 13.459 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]           ; 13.588 ; 13.588 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]           ; 14.137 ; 14.137 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]           ; 13.956 ; 13.956 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]           ; 9.810  ; 9.810  ; Fall       ; A[0]            ;
; D[*]           ; A[0]           ; 15.304 ; 15.304 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]           ; 13.412 ; 13.412 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]           ; 14.372 ; 14.372 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]           ; 14.515 ; 14.515 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]           ; 15.304 ; 15.304 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]           ; 13.632 ; 13.632 ; Fall       ; A[0]            ;
; BUSDIR_n       ; SLTSL_n        ; 12.474 ; 12.474 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 17.298 ; 17.298 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 17.298 ; 17.298 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 16.402 ; 16.402 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 16.777 ; 16.777 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 16.203 ; 16.203 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 15.530 ; 15.530 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 14.968 ; 14.968 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 14.294 ; 14.294 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 14.870 ; 14.870 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n        ; 13.938 ; 13.938 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n        ; 13.500 ; 13.500 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n        ; 13.546 ; 13.546 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n        ; 13.781 ; 13.781 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n        ; 13.938 ; 13.938 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n        ; 13.562 ; 13.562 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n        ; 13.567 ; 13.567 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n        ; 13.586 ; 13.586 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n        ; 14.382 ; 14.382 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n        ; 14.086 ; 14.086 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n        ; 14.050 ; 14.050 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n        ; 14.050 ; 14.050 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n        ; 14.040 ; 14.040 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n        ; 14.057 ; 14.057 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n        ; 14.366 ; 14.366 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n        ; 14.382 ; 14.382 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 10.363 ; 10.363 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 10.363 ; 10.363 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n        ; 12.779 ; 12.779 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n        ; 11.974 ; 11.974 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n        ; 10.990 ; 10.990 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n        ; 11.773 ; 11.773 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n        ; 11.104 ; 11.104 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n        ; 10.146 ; 10.146 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n        ; 10.377 ; 10.377 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n        ; 10.169 ; 10.169 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n        ; 11.996 ; 11.996 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n        ; 12.292 ; 12.292 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n        ; 10.105 ; 10.105 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n        ; 11.979 ; 11.979 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n        ; 12.779 ; 12.779 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n        ; 11.087 ; 11.087 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n        ; 11.879 ; 11.879 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n        ; 10.968 ; 10.968 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n        ; 11.763 ; 11.763 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n        ; 11.091 ; 11.091 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 8.560  ; 8.560  ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n        ; 12.474 ; 12.474 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 14.968 ; 14.968 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 14.420 ; 14.420 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 14.868 ; 14.868 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 14.883 ; 14.883 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 14.558 ; 14.558 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 13.867 ; 13.867 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 14.968 ; 14.968 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 14.029 ; 14.029 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 14.141 ; 14.141 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 10.363 ; 10.363 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 10.363 ; 10.363 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 8.560  ; 8.560  ; Fall       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ; 5.053  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ; 5.053  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 8.634  ; 8.634  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[0]    ; s_SRAM_ADDR[4] ; 6.749  ; 6.749  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[1]    ; s_SRAM_ADDR[4] ; 6.604  ; 6.604  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[2]    ; s_SRAM_ADDR[4] ; 6.488  ; 6.488  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[3]    ; s_SRAM_ADDR[4] ; 8.634  ; 8.634  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[4]    ; s_SRAM_ADDR[4] ; 7.961  ; 7.961  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[5]    ; s_SRAM_ADDR[4] ; 7.899  ; 7.899  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[6]    ; s_SRAM_ADDR[4] ; 7.334  ; 7.334  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[7]    ; s_SRAM_ADDR[4] ; 6.322  ; 6.322  ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ; 5.350  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ;        ; 5.638  ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ;        ; 5.053  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ;        ; 5.053  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 8.714  ; 8.714  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[8]    ; s_SRAM_ADDR[4] ; 6.278  ; 6.278  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[9]    ; s_SRAM_ADDR[4] ; 6.454  ; 6.454  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[10]   ; s_SRAM_ADDR[4] ; 6.237  ; 6.237  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[11]   ; s_SRAM_ADDR[4] ; 8.714  ; 8.714  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[12]   ; s_SRAM_ADDR[4] ; 7.875  ; 7.875  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[13]   ; s_SRAM_ADDR[4] ; 8.144  ; 8.144  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[14]   ; s_SRAM_ADDR[4] ; 7.944  ; 7.944  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[15]   ; s_SRAM_ADDR[4] ; 6.562  ; 6.562  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ;        ; 5.350  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ; 5.638  ;        ; Fall       ; s_SRAM_ADDR[4]  ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]           ; 9.190  ; 9.190  ; Rise       ; A[0]            ;
; D[*]           ; A[0]           ; 11.989 ; 11.989 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]           ; 12.492 ; 12.492 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]           ; 12.629 ; 12.629 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]           ; 12.942 ; 12.942 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]           ; 12.482 ; 12.482 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]           ; 11.989 ; 11.989 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]           ; 14.649 ; 14.649 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]           ; 13.900 ; 13.900 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]           ; 13.902 ; 13.902 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]           ; 12.924 ; 12.924 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]           ; 13.213 ; 13.213 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]           ; 12.924 ; 12.924 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]           ; 13.470 ; 13.470 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]           ; 14.242 ; 14.242 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]           ; 13.459 ; 13.459 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]           ; 13.588 ; 13.588 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]           ; 14.137 ; 14.137 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]           ; 13.956 ; 13.956 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]           ; 9.190  ; 9.190  ; Fall       ; A[0]            ;
; D[*]           ; A[0]           ; 11.989 ; 11.989 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]           ; 12.492 ; 12.492 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]           ; 12.629 ; 12.629 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]           ; 12.942 ; 12.942 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]           ; 12.482 ; 12.482 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]           ; 11.989 ; 11.989 ; Fall       ; A[0]            ;
; BUSDIR_n       ; SLTSL_n        ; 12.474 ; 12.474 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 12.374 ; 12.374 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 12.374 ; 12.374 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 12.801 ; 12.801 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 14.131 ; 14.131 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 12.558 ; 12.558 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 13.205 ; 13.205 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 14.634 ; 14.634 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 14.029 ; 14.029 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 14.141 ; 14.141 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n        ; 12.287 ; 12.287 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n        ; 12.287 ; 12.287 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n        ; 12.317 ; 12.317 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n        ; 12.559 ; 12.559 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n        ; 12.709 ; 12.709 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n        ; 12.346 ; 12.346 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n        ; 12.345 ; 12.345 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n        ; 12.363 ; 12.363 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n        ; 12.138 ; 12.138 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n        ; 12.205 ; 12.205 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n        ; 12.170 ; 12.170 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n        ; 12.138 ; 12.138 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n        ; 12.161 ; 12.161 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n        ; 12.178 ; 12.178 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n        ; 12.481 ; 12.481 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n        ; 12.503 ; 12.503 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 10.363 ; 10.363 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 10.363 ; 10.363 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n        ; 10.105 ; 10.105 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n        ; 11.974 ; 11.974 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n        ; 10.990 ; 10.990 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n        ; 11.773 ; 11.773 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n        ; 11.104 ; 11.104 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n        ; 10.146 ; 10.146 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n        ; 10.377 ; 10.377 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n        ; 10.169 ; 10.169 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n        ; 11.996 ; 11.996 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n        ; 12.292 ; 12.292 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n        ; 10.105 ; 10.105 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n        ; 11.979 ; 11.979 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n        ; 12.779 ; 12.779 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n        ; 11.087 ; 11.087 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n        ; 11.879 ; 11.879 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n        ; 10.968 ; 10.968 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n        ; 11.763 ; 11.763 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n        ; 11.091 ; 11.091 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 8.560  ; 8.560  ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n        ; 12.474 ; 12.474 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 12.374 ; 12.374 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 12.374 ; 12.374 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 12.801 ; 12.801 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 14.131 ; 14.131 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 12.558 ; 12.558 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 13.205 ; 13.205 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 14.968 ; 14.968 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 14.029 ; 14.029 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 14.141 ; 14.141 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 10.363 ; 10.363 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 10.363 ; 10.363 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 8.560  ; 8.560  ; Fall       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ; 5.053  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ; 5.053  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 6.322  ; 6.322  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[0]    ; s_SRAM_ADDR[4] ; 6.749  ; 6.749  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[1]    ; s_SRAM_ADDR[4] ; 6.604  ; 6.604  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[2]    ; s_SRAM_ADDR[4] ; 6.488  ; 6.488  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[3]    ; s_SRAM_ADDR[4] ; 8.634  ; 8.634  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[4]    ; s_SRAM_ADDR[4] ; 7.961  ; 7.961  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[5]    ; s_SRAM_ADDR[4] ; 7.899  ; 7.899  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[6]    ; s_SRAM_ADDR[4] ; 7.334  ; 7.334  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[7]    ; s_SRAM_ADDR[4] ; 6.322  ; 6.322  ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ; 5.350  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ;        ; 5.638  ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ;        ; 5.053  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ;        ; 5.053  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 6.237  ; 6.237  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[8]    ; s_SRAM_ADDR[4] ; 6.278  ; 6.278  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[9]    ; s_SRAM_ADDR[4] ; 6.454  ; 6.454  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[10]   ; s_SRAM_ADDR[4] ; 6.237  ; 6.237  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[11]   ; s_SRAM_ADDR[4] ; 8.714  ; 8.714  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[12]   ; s_SRAM_ADDR[4] ; 7.875  ; 7.875  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[13]   ; s_SRAM_ADDR[4] ; 8.144  ; 8.144  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[14]   ; s_SRAM_ADDR[4] ; 7.944  ; 7.944  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[15]   ; s_SRAM_ADDR[4] ; 6.562  ; 6.562  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ;        ; 5.350  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ; 5.638  ;        ; Fall       ; s_SRAM_ADDR[4]  ;
+----------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 14.420 ; 14.420 ;        ;
; A[1]       ; D[0]        ; 16.205 ; 15.566 ; 15.566 ; 16.205 ;
; A[1]       ; D[1]        ; 16.653 ; 16.507 ; 16.507 ; 16.653 ;
; A[1]       ; D[2]        ; 16.668 ; 16.650 ; 16.650 ; 16.668 ;
; A[1]       ; D[3]        ; 17.439 ; 17.439 ; 17.439 ; 17.439 ;
; A[1]       ; D[4]        ; 15.767 ; 15.767 ; 15.767 ; 15.767 ;
; A[1]       ; D[5]        ; 14.251 ; 14.251 ; 14.251 ; 14.251 ;
; A[1]       ; D[6]        ; 14.634 ; 14.634 ; 14.634 ; 14.634 ;
; A[1]       ; D[7]        ; 14.591 ; 14.591 ; 14.591 ; 14.591 ;
; A[2]       ; BUSDIR_n    ;        ; 15.108 ; 15.108 ;        ;
; A[2]       ; D[0]        ; 17.528 ; 18.167 ; 18.167 ; 17.528 ;
; A[2]       ; D[1]        ; 17.665 ; 18.615 ; 18.615 ; 17.665 ;
; A[2]       ; D[2]        ; 17.978 ; 18.630 ; 18.630 ; 17.978 ;
; A[2]       ; D[3]        ; 17.518 ; 18.305 ; 18.305 ; 17.518 ;
; A[2]       ; D[4]        ; 17.025 ; 17.540 ; 17.540 ; 17.025 ;
; A[2]       ; D[5]        ; 16.174 ; 14.939 ; 14.939 ; 16.174 ;
; A[2]       ; D[6]        ; 15.322 ; 15.322 ; 15.322 ; 15.322 ;
; A[2]       ; D[7]        ; 15.588 ; 15.279 ; 15.279 ; 15.588 ;
; A[3]       ; BUSDIR_n    ; 15.068 ; 15.324 ; 15.324 ; 15.068 ;
; A[3]       ; D[0]        ; 17.744 ; 18.383 ; 18.383 ; 17.744 ;
; A[3]       ; D[1]        ; 17.881 ; 18.831 ; 18.831 ; 17.881 ;
; A[3]       ; D[2]        ; 18.194 ; 18.846 ; 18.846 ; 18.194 ;
; A[3]       ; D[3]        ; 17.734 ; 18.521 ; 18.521 ; 17.734 ;
; A[3]       ; D[4]        ; 17.241 ; 17.756 ; 17.756 ; 17.241 ;
; A[3]       ; D[5]        ; 16.390 ; 15.155 ; 15.155 ; 16.390 ;
; A[3]       ; D[6]        ; 15.538 ; 15.538 ; 15.538 ; 15.538 ;
; A[3]       ; D[7]        ; 15.804 ; 15.495 ; 15.495 ; 15.804 ;
; A[4]       ; BUSDIR_n    ;        ; 15.842 ; 15.842 ;        ;
; A[4]       ; D[0]        ; 18.262 ; 18.901 ; 18.901 ; 18.262 ;
; A[4]       ; D[1]        ; 18.399 ; 19.349 ; 19.349 ; 18.399 ;
; A[4]       ; D[2]        ; 18.712 ; 19.364 ; 19.364 ; 18.712 ;
; A[4]       ; D[3]        ; 18.252 ; 19.039 ; 19.039 ; 18.252 ;
; A[4]       ; D[4]        ; 17.759 ; 18.274 ; 18.274 ; 17.759 ;
; A[4]       ; D[5]        ; 16.908 ; 15.673 ; 15.673 ; 16.908 ;
; A[4]       ; D[6]        ; 16.056 ; 16.056 ; 16.056 ; 16.056 ;
; A[4]       ; D[7]        ; 16.322 ; 16.013 ; 16.013 ; 16.322 ;
; A[5]       ; BUSDIR_n    ; 14.779 ; 14.938 ; 14.938 ; 14.779 ;
; A[5]       ; D[0]        ; 17.358 ; 17.997 ; 17.997 ; 17.358 ;
; A[5]       ; D[1]        ; 17.495 ; 18.445 ; 18.445 ; 17.495 ;
; A[5]       ; D[2]        ; 17.808 ; 18.460 ; 18.460 ; 17.808 ;
; A[5]       ; D[3]        ; 17.627 ; 18.135 ; 18.135 ; 17.627 ;
; A[5]       ; D[4]        ; 16.855 ; 17.370 ; 17.370 ; 16.855 ;
; A[5]       ; D[5]        ; 16.004 ; 14.769 ; 14.769 ; 16.004 ;
; A[5]       ; D[6]        ; 15.152 ; 15.152 ; 15.152 ; 15.152 ;
; A[5]       ; D[7]        ; 15.418 ; 15.109 ; 15.109 ; 15.418 ;
; A[6]       ; BUSDIR_n    ;        ; 14.722 ; 14.722 ;        ;
; A[6]       ; D[0]        ; 17.142 ; 17.781 ; 17.781 ; 17.142 ;
; A[6]       ; D[1]        ; 17.279 ; 18.229 ; 18.229 ; 17.279 ;
; A[6]       ; D[2]        ; 17.592 ; 18.244 ; 18.244 ; 17.592 ;
; A[6]       ; D[3]        ; 17.132 ; 17.919 ; 17.919 ; 17.132 ;
; A[6]       ; D[4]        ; 16.639 ; 17.154 ; 17.154 ; 16.639 ;
; A[6]       ; D[5]        ; 15.788 ; 14.553 ; 14.553 ; 15.788 ;
; A[6]       ; D[6]        ; 14.936 ; 14.936 ; 14.936 ; 14.936 ;
; A[6]       ; D[7]        ; 15.202 ; 14.893 ; 14.893 ; 15.202 ;
; A[7]       ; BUSDIR_n    ; 14.991 ; 15.168 ; 15.168 ; 14.991 ;
; A[7]       ; D[0]        ; 17.588 ; 18.227 ; 18.227 ; 17.588 ;
; A[7]       ; D[1]        ; 17.725 ; 18.675 ; 18.675 ; 17.725 ;
; A[7]       ; D[2]        ; 18.038 ; 18.690 ; 18.690 ; 18.038 ;
; A[7]       ; D[3]        ; 17.578 ; 18.365 ; 18.365 ; 17.578 ;
; A[7]       ; D[4]        ; 17.085 ; 17.600 ; 17.600 ; 17.085 ;
; A[7]       ; D[5]        ; 16.234 ; 14.999 ; 14.999 ; 16.234 ;
; A[7]       ; D[6]        ; 15.382 ; 15.382 ; 15.382 ; 15.382 ;
; A[7]       ; D[7]        ; 15.648 ; 15.339 ; 15.339 ; 15.648 ;
; D[0]       ; HEX2[0]     ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; D[0]       ; HEX2[1]     ; 13.783 ; 13.783 ; 13.783 ; 13.783 ;
; D[0]       ; HEX2[2]     ;        ; 14.100 ; 14.100 ;        ;
; D[0]       ; HEX2[3]     ; 13.255 ; 13.255 ; 13.255 ; 13.255 ;
; D[0]       ; HEX2[4]     ; 12.719 ;        ;        ; 12.719 ;
; D[0]       ; HEX2[5]     ; 13.931 ;        ;        ; 13.931 ;
; D[0]       ; HEX2[6]     ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; D[1]       ; HEX2[0]     ; 12.900 ; 12.900 ; 12.900 ; 12.900 ;
; D[1]       ; HEX2[1]     ; 13.169 ; 13.169 ; 13.169 ; 13.169 ;
; D[1]       ; HEX2[2]     ; 13.482 ;        ;        ; 13.482 ;
; D[1]       ; HEX2[3]     ; 13.837 ; 13.837 ; 13.837 ; 13.837 ;
; D[1]       ; HEX2[4]     ;        ; 13.269 ; 13.269 ;        ;
; D[1]       ; HEX2[5]     ; 13.312 ; 13.312 ; 13.312 ; 13.312 ;
; D[1]       ; HEX2[6]     ; 13.582 ; 13.582 ; 13.582 ; 13.582 ;
; D[2]       ; HEX2[0]     ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
; D[2]       ; HEX2[1]     ; 14.351 ;        ;        ; 14.351 ;
; D[2]       ; HEX2[2]     ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; D[2]       ; HEX2[3]     ; 14.621 ; 14.621 ; 14.621 ; 14.621 ;
; D[2]       ; HEX2[4]     ; 13.894 ; 13.894 ; 13.894 ; 13.894 ;
; D[2]       ; HEX2[5]     ; 14.494 ; 14.494 ; 14.494 ; 14.494 ;
; D[2]       ; HEX2[6]     ; 14.778 ; 14.778 ; 14.778 ; 14.778 ;
; D[3]       ; HEX2[0]     ; 12.352 ; 12.352 ; 12.352 ; 12.352 ;
; D[3]       ; HEX2[1]     ; 12.622 ; 12.622 ; 12.622 ; 12.622 ;
; D[3]       ; HEX2[2]     ; 12.936 ; 12.936 ; 12.936 ; 12.936 ;
; D[3]       ; HEX2[3]     ; 12.969 ; 12.969 ; 12.969 ; 12.969 ;
; D[3]       ; HEX2[4]     ;        ; 12.584 ; 12.584 ;        ;
; D[3]       ; HEX2[5]     ; 12.768 ; 12.768 ; 12.768 ; 12.768 ;
; D[3]       ; HEX2[6]     ; 13.052 ; 13.052 ; 13.052 ; 13.052 ;
; D[4]       ; HEX3[0]     ; 13.391 ; 13.391 ; 13.391 ; 13.391 ;
; D[4]       ; HEX3[1]     ; 13.557 ; 13.557 ; 13.557 ; 13.557 ;
; D[4]       ; HEX3[2]     ;        ; 13.410 ; 13.410 ;        ;
; D[4]       ; HEX3[3]     ; 12.658 ; 12.658 ; 12.658 ; 12.658 ;
; D[4]       ; HEX3[4]     ; 12.649 ;        ;        ; 12.649 ;
; D[4]       ; HEX3[5]     ; 13.259 ;        ;        ; 13.259 ;
; D[4]       ; HEX3[6]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; D[5]       ; HEX3[0]     ; 13.455 ; 13.455 ; 13.455 ; 13.455 ;
; D[5]       ; HEX3[1]     ; 13.629 ; 13.629 ; 13.629 ; 13.629 ;
; D[5]       ; HEX3[2]     ; 13.509 ;        ;        ; 13.509 ;
; D[5]       ; HEX3[3]     ; 12.704 ; 12.704 ; 12.704 ; 12.704 ;
; D[5]       ; HEX3[4]     ;        ; 12.716 ; 12.716 ;        ;
; D[5]       ; HEX3[5]     ; 13.321 ; 13.321 ; 13.321 ; 13.321 ;
; D[5]       ; HEX3[6]     ; 13.763 ; 13.763 ; 13.763 ; 13.763 ;
; D[6]       ; HEX3[0]     ; 13.690 ; 13.690 ; 13.690 ; 13.690 ;
; D[6]       ; HEX3[1]     ; 13.865 ;        ;        ; 13.865 ;
; D[6]       ; HEX3[2]     ; 13.741 ; 13.741 ; 13.741 ; 13.741 ;
; D[6]       ; HEX3[3]     ; 12.951 ; 12.951 ; 12.951 ; 12.951 ;
; D[6]       ; HEX3[4]     ; 12.953 ; 12.953 ; 12.953 ; 12.953 ;
; D[6]       ; HEX3[5]     ; 13.557 ; 13.557 ; 13.557 ; 13.557 ;
; D[6]       ; HEX3[6]     ; 14.018 ; 14.018 ; 14.018 ; 14.018 ;
; D[7]       ; HEX3[0]     ; 13.827 ; 13.827 ; 13.827 ; 13.827 ;
; D[7]       ; HEX3[1]     ; 14.001 ; 14.001 ; 14.001 ; 14.001 ;
; D[7]       ; HEX3[2]     ; 13.882 ; 13.882 ; 13.882 ; 13.882 ;
; D[7]       ; HEX3[3]     ; 13.080 ; 13.080 ; 13.080 ; 13.080 ;
; D[7]       ; HEX3[4]     ;        ; 13.089 ; 13.089 ;        ;
; D[7]       ; HEX3[5]     ; 13.694 ; 13.694 ; 13.694 ; 13.694 ;
; D[7]       ; HEX3[6]     ; 14.139 ; 14.139 ; 14.139 ; 14.139 ;
; IORQ_n     ; BUSDIR_n    ; 13.130 ;        ;        ; 13.130 ;
; IORQ_n     ; D[0]        ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; IORQ_n     ; D[1]        ; 16.305 ; 16.305 ; 16.305 ; 16.305 ;
; IORQ_n     ; D[2]        ; 16.448 ; 16.448 ; 16.448 ; 16.448 ;
; IORQ_n     ; D[3]        ; 17.253 ; 17.253 ; 17.253 ; 17.253 ;
; IORQ_n     ; D[4]        ; 15.882 ; 15.882 ; 15.882 ; 15.882 ;
; IORQ_n     ; D[5]        ; 12.142 ; 14.633 ; 14.633 ; 12.142 ;
; IORQ_n     ; D[6]        ; 12.525 ; 13.697 ; 13.697 ; 12.525 ;
; IORQ_n     ; D[7]        ; 12.482 ; 14.047 ; 14.047 ; 12.482 ;
; M1_n       ; D[0]        ; 16.122 ; 15.009 ; 15.009 ; 16.122 ;
; M1_n       ; D[1]        ; 16.242 ; 15.457 ; 15.457 ; 16.242 ;
; M1_n       ; D[2]        ; 14.723 ; 15.472 ; 15.472 ; 14.723 ;
; M1_n       ; D[3]        ; 16.309 ; 15.147 ; 15.147 ; 16.309 ;
; M1_n       ; D[4]        ; 13.794 ; 14.456 ; 14.456 ; 13.794 ;
; M1_n       ; D[5]        ; 15.557 ; 15.557 ; 15.557 ; 15.557 ;
; M1_n       ; D[6]        ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; M1_n       ; D[7]        ; 14.730 ; 14.730 ; 14.730 ; 14.730 ;
; MREQ_n     ; D[0]        ; 14.307 ; 17.467 ; 17.467 ; 14.307 ;
; MREQ_n     ; D[1]        ; 14.755 ; 18.246 ; 18.246 ; 14.755 ;
; MREQ_n     ; D[2]        ; 14.770 ; 14.819 ; 14.819 ; 14.770 ;
; MREQ_n     ; D[3]        ; 14.445 ; 17.656 ; 17.656 ; 14.445 ;
; MREQ_n     ; D[4]        ; 13.754 ; 13.733 ; 13.733 ; 13.754 ;
; MREQ_n     ; D[5]        ; 14.855 ; 14.855 ; 14.855 ; 14.855 ;
; MREQ_n     ; D[6]        ; 13.916 ; 13.916 ; 13.916 ; 13.916 ;
; MREQ_n     ; D[7]        ; 14.028 ; 14.028 ; 14.028 ; 14.028 ;
; RD_n       ; BUSDIR_n    ; 13.126 ;        ;        ; 13.126 ;
; RD_n       ; D[0]        ; 15.658 ; 17.491 ; 17.491 ; 15.658 ;
; RD_n       ; D[1]        ; 16.301 ; 18.270 ; 18.270 ; 16.301 ;
; RD_n       ; D[2]        ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; RD_n       ; D[3]        ; 17.249 ; 17.680 ; 17.680 ; 17.249 ;
; RD_n       ; D[4]        ; 15.878 ; 15.878 ; 15.878 ; 15.878 ;
; RD_n       ; D[5]        ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; RD_n       ; D[6]        ; 14.180 ; 14.180 ; 14.180 ; 14.180 ;
; RD_n       ; D[7]        ; 14.292 ; 14.292 ; 14.292 ; 14.292 ;
; SW[9]      ; BUSDIR_n    ;        ; 10.753 ; 10.753 ;        ;
; SW[9]      ; D[0]        ; 11.823 ; 12.699 ; 12.699 ; 11.823 ;
; SW[9]      ; D[1]        ; 11.747 ; 13.147 ; 13.147 ; 11.747 ;
; SW[9]      ; D[2]        ; 12.410 ; 13.162 ; 13.162 ; 12.410 ;
; SW[9]      ; D[3]        ; 11.326 ; 12.837 ; 12.837 ; 11.326 ;
; SW[9]      ; D[4]        ; 11.484 ; 12.146 ; 12.146 ; 11.484 ;
; SW[9]      ; D[5]        ; 13.247 ; 13.247 ; 13.247 ; 13.247 ;
; SW[9]      ; D[6]        ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; SW[9]      ; D[7]        ; 12.420 ; 12.420 ; 12.420 ; 12.420 ;
; SW[9]      ; LEDR[9]     ; 8.642  ;        ;        ; 8.642  ;
; SW[9]      ; SRAM_CE_N   ;        ; 6.839  ; 6.839  ;        ;
; WR_n       ; BUSDIR_n    ; 13.244 ;        ;        ; 13.244 ;
; WR_n       ; SRAM_WE_N   ; 10.906 ;        ;        ; 10.906 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 13.800 ; 13.800 ;        ;
; A[1]       ; D[0]        ; 14.730 ; 14.730 ; 14.730 ; 14.730 ;
; A[1]       ; D[1]        ; 14.654 ; 14.654 ; 14.654 ; 14.654 ;
; A[1]       ; D[2]        ; 14.548 ; 14.548 ; 14.548 ; 14.548 ;
; A[1]       ; D[3]        ; 14.233 ; 14.233 ; 14.233 ; 14.233 ;
; A[1]       ; D[4]        ; 14.233 ; 14.233 ; 14.233 ; 14.233 ;
; A[1]       ; D[5]        ; 14.251 ; 14.251 ; 14.251 ; 14.251 ;
; A[1]       ; D[6]        ; 14.634 ; 14.634 ; 14.634 ; 14.634 ;
; A[1]       ; D[7]        ; 14.591 ; 14.591 ; 14.591 ; 14.591 ;
; A[2]       ; BUSDIR_n    ;        ; 14.125 ; 14.125 ;        ;
; A[2]       ; D[0]        ; 14.802 ; 14.802 ; 14.802 ; 14.802 ;
; A[2]       ; D[1]        ; 14.979 ; 14.979 ; 14.979 ; 14.979 ;
; A[2]       ; D[2]        ; 14.873 ; 14.873 ; 14.873 ; 14.873 ;
; A[2]       ; D[3]        ; 14.558 ; 14.558 ; 14.558 ; 14.558 ;
; A[2]       ; D[4]        ; 14.558 ; 14.558 ; 14.558 ; 14.558 ;
; A[2]       ; D[5]        ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; A[2]       ; D[6]        ; 14.959 ; 14.959 ; 14.959 ; 14.959 ;
; A[2]       ; D[7]        ; 14.916 ; 14.916 ; 14.916 ; 14.916 ;
; A[3]       ; BUSDIR_n    ; 14.448 ; 14.704 ; 14.704 ; 14.448 ;
; A[3]       ; D[0]        ; 15.255 ; 15.255 ; 15.255 ; 15.255 ;
; A[3]       ; D[1]        ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; A[3]       ; D[2]        ; 15.196 ; 15.196 ; 15.196 ; 15.196 ;
; A[3]       ; D[3]        ; 14.881 ; 14.881 ; 14.881 ; 14.881 ;
; A[3]       ; D[4]        ; 14.881 ; 14.881 ; 14.881 ; 14.881 ;
; A[3]       ; D[5]        ; 14.899 ; 14.899 ; 14.899 ; 14.899 ;
; A[3]       ; D[6]        ; 15.282 ; 15.282 ; 15.282 ; 15.282 ;
; A[3]       ; D[7]        ; 15.239 ; 15.239 ; 15.239 ; 15.239 ;
; A[4]       ; BUSDIR_n    ;        ; 14.859 ; 14.859 ;        ;
; A[4]       ; D[0]        ; 15.536 ; 15.536 ; 15.536 ; 15.536 ;
; A[4]       ; D[1]        ; 15.713 ; 15.713 ; 15.713 ; 15.713 ;
; A[4]       ; D[2]        ; 15.607 ; 15.607 ; 15.607 ; 15.607 ;
; A[4]       ; D[3]        ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; A[4]       ; D[4]        ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; A[4]       ; D[5]        ; 15.310 ; 15.310 ; 15.310 ; 15.310 ;
; A[4]       ; D[6]        ; 15.693 ; 15.693 ; 15.693 ; 15.693 ;
; A[4]       ; D[7]        ; 15.650 ; 15.650 ; 15.650 ; 15.650 ;
; A[5]       ; BUSDIR_n    ; 14.159 ; 14.318 ; 14.318 ; 14.159 ;
; A[5]       ; D[0]        ; 15.089 ; 15.089 ; 15.089 ; 15.089 ;
; A[5]       ; D[1]        ; 15.013 ; 15.013 ; 15.013 ; 15.013 ;
; A[5]       ; D[2]        ; 14.907 ; 14.907 ; 14.907 ; 14.907 ;
; A[5]       ; D[3]        ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; A[5]       ; D[4]        ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; A[5]       ; D[5]        ; 14.610 ; 14.610 ; 14.610 ; 14.610 ;
; A[5]       ; D[6]        ; 14.993 ; 14.993 ; 14.993 ; 14.993 ;
; A[5]       ; D[7]        ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; A[6]       ; BUSDIR_n    ;        ; 13.739 ; 13.739 ;        ;
; A[6]       ; D[0]        ; 14.416 ; 14.416 ; 14.416 ; 14.416 ;
; A[6]       ; D[1]        ; 14.593 ; 14.593 ; 14.593 ; 14.593 ;
; A[6]       ; D[2]        ; 14.487 ; 14.487 ; 14.487 ; 14.487 ;
; A[6]       ; D[3]        ; 14.172 ; 14.172 ; 14.172 ; 14.172 ;
; A[6]       ; D[4]        ; 14.172 ; 14.172 ; 14.172 ; 14.172 ;
; A[6]       ; D[5]        ; 14.190 ; 14.190 ; 14.190 ; 14.190 ;
; A[6]       ; D[6]        ; 14.573 ; 14.573 ; 14.573 ; 14.573 ;
; A[6]       ; D[7]        ; 14.530 ; 14.530 ; 14.530 ; 14.530 ;
; A[7]       ; BUSDIR_n    ; 14.371 ; 14.548 ; 14.548 ; 14.371 ;
; A[7]       ; D[0]        ; 15.301 ; 15.301 ; 15.301 ; 15.301 ;
; A[7]       ; D[1]        ; 15.225 ; 15.225 ; 15.225 ; 15.225 ;
; A[7]       ; D[2]        ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; A[7]       ; D[3]        ; 14.804 ; 14.804 ; 14.804 ; 14.804 ;
; A[7]       ; D[4]        ; 14.804 ; 14.804 ; 14.804 ; 14.804 ;
; A[7]       ; D[5]        ; 14.822 ; 14.822 ; 14.822 ; 14.822 ;
; A[7]       ; D[6]        ; 15.205 ; 15.205 ; 15.205 ; 15.205 ;
; A[7]       ; D[7]        ; 15.162 ; 15.162 ; 15.162 ; 15.162 ;
; D[0]       ; HEX2[0]     ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; D[0]       ; HEX2[1]     ; 13.783 ; 13.783 ; 13.783 ; 13.783 ;
; D[0]       ; HEX2[2]     ;        ; 14.100 ; 14.100 ;        ;
; D[0]       ; HEX2[3]     ; 13.255 ; 13.255 ; 13.255 ; 13.255 ;
; D[0]       ; HEX2[4]     ; 12.719 ;        ;        ; 12.719 ;
; D[0]       ; HEX2[5]     ; 13.931 ;        ;        ; 13.931 ;
; D[0]       ; HEX2[6]     ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; D[1]       ; HEX2[0]     ; 12.900 ; 12.900 ; 12.900 ; 12.900 ;
; D[1]       ; HEX2[1]     ; 13.169 ; 13.169 ; 13.169 ; 13.169 ;
; D[1]       ; HEX2[2]     ; 13.482 ;        ;        ; 13.482 ;
; D[1]       ; HEX2[3]     ; 13.837 ; 13.837 ; 13.837 ; 13.837 ;
; D[1]       ; HEX2[4]     ;        ; 13.269 ; 13.269 ;        ;
; D[1]       ; HEX2[5]     ; 13.312 ; 13.312 ; 13.312 ; 13.312 ;
; D[1]       ; HEX2[6]     ; 13.582 ; 13.582 ; 13.582 ; 13.582 ;
; D[2]       ; HEX2[0]     ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
; D[2]       ; HEX2[1]     ; 14.351 ;        ;        ; 14.351 ;
; D[2]       ; HEX2[2]     ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; D[2]       ; HEX2[3]     ; 14.621 ; 14.621 ; 14.621 ; 14.621 ;
; D[2]       ; HEX2[4]     ; 13.894 ; 13.894 ; 13.894 ; 13.894 ;
; D[2]       ; HEX2[5]     ; 14.494 ; 14.494 ; 14.494 ; 14.494 ;
; D[2]       ; HEX2[6]     ; 14.778 ; 14.778 ; 14.778 ; 14.778 ;
; D[3]       ; HEX2[0]     ; 12.352 ; 12.352 ; 12.352 ; 12.352 ;
; D[3]       ; HEX2[1]     ; 12.622 ; 12.622 ; 12.622 ; 12.622 ;
; D[3]       ; HEX2[2]     ; 12.936 ; 12.936 ; 12.936 ; 12.936 ;
; D[3]       ; HEX2[3]     ; 12.969 ; 12.969 ; 12.969 ; 12.969 ;
; D[3]       ; HEX2[4]     ;        ; 12.584 ; 12.584 ;        ;
; D[3]       ; HEX2[5]     ; 12.768 ; 12.768 ; 12.768 ; 12.768 ;
; D[3]       ; HEX2[6]     ; 13.052 ; 13.052 ; 13.052 ; 13.052 ;
; D[4]       ; HEX3[0]     ; 13.391 ; 13.391 ; 13.391 ; 13.391 ;
; D[4]       ; HEX3[1]     ; 13.557 ; 13.557 ; 13.557 ; 13.557 ;
; D[4]       ; HEX3[2]     ;        ; 13.410 ; 13.410 ;        ;
; D[4]       ; HEX3[3]     ; 12.658 ; 12.658 ; 12.658 ; 12.658 ;
; D[4]       ; HEX3[4]     ; 12.649 ;        ;        ; 12.649 ;
; D[4]       ; HEX3[5]     ; 13.259 ;        ;        ; 13.259 ;
; D[4]       ; HEX3[6]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; D[5]       ; HEX3[0]     ; 13.455 ; 13.455 ; 13.455 ; 13.455 ;
; D[5]       ; HEX3[1]     ; 13.629 ; 13.629 ; 13.629 ; 13.629 ;
; D[5]       ; HEX3[2]     ; 13.509 ;        ;        ; 13.509 ;
; D[5]       ; HEX3[3]     ; 12.704 ; 12.704 ; 12.704 ; 12.704 ;
; D[5]       ; HEX3[4]     ;        ; 12.716 ; 12.716 ;        ;
; D[5]       ; HEX3[5]     ; 13.321 ; 13.321 ; 13.321 ; 13.321 ;
; D[5]       ; HEX3[6]     ; 13.763 ; 13.763 ; 13.763 ; 13.763 ;
; D[6]       ; HEX3[0]     ; 13.690 ; 13.690 ; 13.690 ; 13.690 ;
; D[6]       ; HEX3[1]     ; 13.865 ;        ;        ; 13.865 ;
; D[6]       ; HEX3[2]     ; 13.741 ; 13.741 ; 13.741 ; 13.741 ;
; D[6]       ; HEX3[3]     ; 12.951 ; 12.951 ; 12.951 ; 12.951 ;
; D[6]       ; HEX3[4]     ; 12.953 ; 12.953 ; 12.953 ; 12.953 ;
; D[6]       ; HEX3[5]     ; 13.557 ; 13.557 ; 13.557 ; 13.557 ;
; D[6]       ; HEX3[6]     ; 14.018 ; 14.018 ; 14.018 ; 14.018 ;
; D[7]       ; HEX3[0]     ; 13.827 ; 13.827 ; 13.827 ; 13.827 ;
; D[7]       ; HEX3[1]     ; 14.001 ; 14.001 ; 14.001 ; 14.001 ;
; D[7]       ; HEX3[2]     ; 13.882 ; 13.882 ; 13.882 ; 13.882 ;
; D[7]       ; HEX3[3]     ; 13.080 ; 13.080 ; 13.080 ; 13.080 ;
; D[7]       ; HEX3[4]     ;        ; 13.089 ; 13.089 ;        ;
; D[7]       ; HEX3[5]     ; 13.694 ; 13.694 ; 13.694 ; 13.694 ;
; D[7]       ; HEX3[6]     ; 14.139 ; 14.139 ; 14.139 ; 14.139 ;
; IORQ_n     ; BUSDIR_n    ; 12.879 ;        ;        ; 12.879 ;
; IORQ_n     ; D[0]        ; 12.621 ; 12.621 ; 12.621 ; 12.621 ;
; IORQ_n     ; D[1]        ; 12.545 ; 12.545 ; 12.545 ; 12.545 ;
; IORQ_n     ; D[2]        ; 12.439 ; 12.439 ; 12.439 ; 12.439 ;
; IORQ_n     ; D[3]        ; 12.124 ; 12.124 ; 12.124 ; 12.124 ;
; IORQ_n     ; D[4]        ; 12.124 ; 12.124 ; 12.124 ; 12.124 ;
; IORQ_n     ; D[5]        ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; IORQ_n     ; D[6]        ; 12.525 ; 12.525 ; 12.525 ; 12.525 ;
; IORQ_n     ; D[7]        ; 12.482 ; 12.482 ; 12.482 ; 12.482 ;
; M1_n       ; D[0]        ; 14.133 ; 14.133 ; 14.133 ; 14.133 ;
; M1_n       ; D[1]        ; 14.057 ; 14.057 ; 14.057 ; 14.057 ;
; M1_n       ; D[2]        ; 13.951 ; 13.951 ; 13.951 ; 13.951 ;
; M1_n       ; D[3]        ; 13.636 ; 13.636 ; 13.636 ; 13.636 ;
; M1_n       ; D[4]        ; 13.636 ; 13.636 ; 13.636 ; 13.636 ;
; M1_n       ; D[5]        ; 13.654 ; 13.654 ; 13.654 ; 13.654 ;
; M1_n       ; D[6]        ; 14.037 ; 14.037 ; 14.037 ; 14.037 ;
; M1_n       ; D[7]        ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; MREQ_n     ; D[0]        ; 13.431 ; 13.431 ; 13.431 ; 13.431 ;
; MREQ_n     ; D[1]        ; 13.355 ; 13.355 ; 13.355 ; 13.355 ;
; MREQ_n     ; D[2]        ; 13.249 ; 13.249 ; 13.249 ; 13.249 ;
; MREQ_n     ; D[3]        ; 12.934 ; 12.934 ; 12.934 ; 12.934 ;
; MREQ_n     ; D[4]        ; 12.934 ; 12.934 ; 12.934 ; 12.934 ;
; MREQ_n     ; D[5]        ; 12.952 ; 12.952 ; 12.952 ; 12.952 ;
; MREQ_n     ; D[6]        ; 13.335 ; 13.335 ; 13.335 ; 13.335 ;
; MREQ_n     ; D[7]        ; 13.292 ; 13.292 ; 13.292 ; 13.292 ;
; RD_n       ; BUSDIR_n    ; 13.126 ;        ;        ; 13.126 ;
; RD_n       ; D[0]        ; 12.617 ; 12.617 ; 12.617 ; 12.617 ;
; RD_n       ; D[1]        ; 12.541 ; 12.541 ; 12.541 ; 12.541 ;
; RD_n       ; D[2]        ; 12.435 ; 12.435 ; 12.435 ; 12.435 ;
; RD_n       ; D[3]        ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; RD_n       ; D[4]        ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; RD_n       ; D[5]        ; 12.138 ; 12.138 ; 12.138 ; 12.138 ;
; RD_n       ; D[6]        ; 12.521 ; 12.521 ; 12.521 ; 12.521 ;
; RD_n       ; D[7]        ; 12.478 ; 12.478 ; 12.478 ; 12.478 ;
; SW[9]      ; BUSDIR_n    ;        ; 10.753 ; 10.753 ;        ;
; SW[9]      ; D[0]        ; 10.653 ; 11.823 ; 11.823 ; 10.653 ;
; SW[9]      ; D[1]        ; 11.080 ; 11.747 ; 11.747 ; 11.080 ;
; SW[9]      ; D[2]        ; 11.641 ; 11.641 ; 11.641 ; 11.641 ;
; SW[9]      ; D[3]        ; 10.837 ; 11.326 ; 11.326 ; 10.837 ;
; SW[9]      ; D[4]        ; 11.326 ; 11.326 ; 11.326 ; 11.326 ;
; SW[9]      ; D[5]        ; 11.344 ; 11.344 ; 11.344 ; 11.344 ;
; SW[9]      ; D[6]        ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; SW[9]      ; D[7]        ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; SW[9]      ; LEDR[9]     ; 8.642  ;        ;        ; 8.642  ;
; SW[9]      ; SRAM_CE_N   ;        ; 6.839  ; 6.839  ;        ;
; WR_n       ; BUSDIR_n    ; 13.244 ;        ;        ; 13.244 ;
; WR_n       ; SRAM_WE_N   ; 10.906 ;        ;        ; 10.906 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[0]       ; 9.623  ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.120 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.044 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.938  ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.623  ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 9.623  ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 9.641  ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.024 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 9.981  ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 9.623  ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.120 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.044 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.938  ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.623  ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 9.623  ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 9.641  ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.024 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 9.981  ;      ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 13.047 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 13.544 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 13.468 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 13.362 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 13.047 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 13.047 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.065 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.448 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.405 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 13.047 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 13.544 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 13.468 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 13.362 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 13.047 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 13.047 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.065 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.448 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.405 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[0]       ; 9.623  ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.120 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.044 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.938  ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.623  ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 9.623  ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 9.641  ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.024 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 9.981  ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 9.623  ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.120 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.044 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.938  ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.623  ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 9.623  ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 9.641  ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.024 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 9.981  ;      ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 13.047 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 13.544 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 13.468 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 13.362 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 13.047 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 13.047 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.065 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.448 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.405 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 13.047 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 13.544 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 13.468 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 13.362 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 13.047 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 13.047 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.065 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.448 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.405 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 9.623     ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.120    ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.044    ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.938     ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.623     ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 9.623     ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 9.641     ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.024    ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 9.981     ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 9.623     ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.120    ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.044    ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.938     ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.623     ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 9.623     ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 9.641     ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.024    ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 9.981     ;           ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 13.047    ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 13.544    ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 13.468    ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 13.362    ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 13.047    ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 13.047    ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.065    ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.448    ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.405    ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 13.047    ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 13.544    ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 13.468    ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 13.362    ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 13.047    ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 13.047    ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.065    ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.448    ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.405    ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 9.623     ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.120    ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.044    ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.938     ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.623     ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 9.623     ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 9.641     ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.024    ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 9.981     ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 9.623     ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.120    ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 10.044    ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.938     ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.623     ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 9.623     ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 9.641     ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.024    ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 9.981     ;           ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 13.047    ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 13.544    ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 13.468    ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 13.362    ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 13.047    ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 13.047    ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.065    ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.448    ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.405    ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 13.047    ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 13.544    ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 13.468    ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 13.362    ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 13.047    ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 13.047    ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 13.065    ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 13.448    ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 13.405    ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; SLTSL_n ; 0.439 ; 0.000         ;
; A[0]    ; 0.752 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; SLTSL_n ; -2.859 ; -20.626       ;
; A[0]    ; -0.493 ; -11.660       ;
+---------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------+
; Fast Model Minimum Pulse Width Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; A[0]           ; -1.222 ; -29.222       ;
; SLTSL_n        ; -1.222 ; -9.222        ;
; s_SRAM_ADDR[4] ; 0.500  ; 0.000         ;
+----------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SLTSL_n'                                                                                            ;
+-------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node               ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+
; 0.439 ; A[0]           ; s_SRAM_ADDR[0]        ; A[0]           ; SLTSL_n     ; 0.500        ; 3.199      ; 2.917      ;
; 0.939 ; A[0]           ; s_SRAM_ADDR[0]        ; A[0]           ; SLTSL_n     ; 1.000        ; 3.199      ; 2.917      ;
; 2.609 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[0] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 3.310      ; 1.233      ;
; 2.609 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[6] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 3.310      ; 1.233      ;
; 2.609 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[7] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 3.310      ; 1.233      ;
; 2.610 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[2] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 3.310      ; 1.232      ;
; 3.109 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[0] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 3.310      ; 1.233      ;
; 3.109 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[6] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 3.310      ; 1.233      ;
; 3.109 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[7] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 3.310      ; 1.233      ;
; 3.110 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[2] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 3.310      ; 1.232      ;
; 3.234 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[5] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 3.334      ; 0.632      ;
; 3.236 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[3] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 3.334      ; 0.630      ;
; 3.238 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[1] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 3.334      ; 0.628      ;
; 3.239 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[4] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.500        ; 3.334      ; 0.627      ;
; 3.734 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[5] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 3.334      ; 0.632      ;
; 3.736 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[3] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 3.334      ; 0.630      ;
; 3.738 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[1] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 3.334      ; 0.628      ;
; 3.739 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[4] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 1.000        ; 3.334      ; 0.627      ;
+-------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[0]'                                                                              ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.752 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.262      ;
; 0.752 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.262      ;
; 0.752 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.262      ;
; 0.752 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.262      ;
; 0.752 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.262      ;
; 0.768 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.500        ; 3.484      ; 3.248      ;
; 0.770 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.240      ;
; 0.770 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.240      ;
; 0.770 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.240      ;
; 0.799 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.215      ;
; 0.799 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.215      ;
; 0.799 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.215      ;
; 0.799 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.215      ;
; 0.799 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.500        ; 3.482      ; 3.215      ;
; 0.800 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.210      ;
; 0.800 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.210      ;
; 0.800 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.210      ;
; 0.800 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.210      ;
; 0.800 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.210      ;
; 0.803 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.484      ; 3.213      ;
; 0.803 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.484      ; 3.213      ;
; 0.824 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.186      ;
; 0.824 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.186      ;
; 0.824 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.186      ;
; 0.824 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.186      ;
; 0.824 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.186      ;
; 0.868 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.500        ; 3.499      ; 3.163      ;
; 0.873 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.500        ; 3.478      ; 3.137      ;
; 1.252 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.262      ;
; 1.252 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.262      ;
; 1.252 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.262      ;
; 1.252 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.262      ;
; 1.252 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.262      ;
; 1.268 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 1.000        ; 3.484      ; 3.248      ;
; 1.270 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.240      ;
; 1.270 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.240      ;
; 1.270 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.240      ;
; 1.299 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.215      ;
; 1.299 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.215      ;
; 1.299 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.215      ;
; 1.299 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.215      ;
; 1.299 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 1.000        ; 3.482      ; 3.215      ;
; 1.300 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.210      ;
; 1.300 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.210      ;
; 1.300 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.210      ;
; 1.300 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.210      ;
; 1.300 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.210      ;
; 1.303 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.484      ; 3.213      ;
; 1.303 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.484      ; 3.213      ;
; 1.324 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.186      ;
; 1.324 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.186      ;
; 1.324 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.186      ;
; 1.324 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.186      ;
; 1.324 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.186      ;
; 1.368 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 1.000        ; 3.499      ; 3.163      ;
; 1.373 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 1.000        ; 3.478      ; 3.137      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SLTSL_n'                                                                                              ;
+--------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node               ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+
; -2.859 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[4] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 3.334      ; 0.627      ;
; -2.858 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[1] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 3.334      ; 0.628      ;
; -2.856 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[3] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 3.334      ; 0.630      ;
; -2.854 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[5] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 3.334      ; 0.632      ;
; -2.359 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[4] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 3.334      ; 0.627      ;
; -2.358 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[1] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 3.334      ; 0.628      ;
; -2.356 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[3] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 3.334      ; 0.630      ;
; -2.354 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[5] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 3.334      ; 0.632      ;
; -2.230 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[2] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 3.310      ; 1.232      ;
; -2.229 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[0] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 3.310      ; 1.233      ;
; -2.229 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[6] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 3.310      ; 1.233      ;
; -2.229 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[7] ; s_SRAM_ADDR[4] ; SLTSL_n     ; 0.000        ; 3.310      ; 1.233      ;
; -1.730 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[2] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 3.310      ; 1.232      ;
; -1.729 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[0] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 3.310      ; 1.233      ;
; -1.729 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[6] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 3.310      ; 1.233      ;
; -1.729 ; s_SRAM_ADDR[4] ; SRAM512X8:i_SRAM|Q[7] ; s_SRAM_ADDR[4] ; SLTSL_n     ; -0.500       ; 3.310      ; 1.233      ;
; -0.282 ; A[0]           ; s_SRAM_ADDR[0]        ; A[0]           ; SLTSL_n     ; 0.000        ; 3.199      ; 2.917      ;
; 0.218  ; A[0]           ; s_SRAM_ADDR[0]        ; A[0]           ; SLTSL_n     ; -0.500       ; 3.199      ; 2.917      ;
+--------+----------------+-----------------------+----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[0]'                                                                                ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.493 ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.137      ;
; -0.488 ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; 0.000        ; 3.499      ; 3.163      ;
; -0.444 ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.186      ;
; -0.444 ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.186      ;
; -0.444 ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.186      ;
; -0.444 ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.186      ;
; -0.444 ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.186      ;
; -0.423 ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.484      ; 3.213      ;
; -0.423 ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.484      ; 3.213      ;
; -0.420 ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.210      ;
; -0.420 ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.210      ;
; -0.420 ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.210      ;
; -0.420 ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.210      ;
; -0.420 ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.210      ;
; -0.419 ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.215      ;
; -0.419 ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.215      ;
; -0.419 ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.215      ;
; -0.419 ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.215      ;
; -0.419 ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.215      ;
; -0.390 ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.240      ;
; -0.390 ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.240      ;
; -0.390 ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; 0.000        ; 3.478      ; 3.240      ;
; -0.388 ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; 0.000        ; 3.484      ; 3.248      ;
; -0.372 ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.262      ;
; -0.372 ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.262      ;
; -0.372 ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.262      ;
; -0.372 ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.262      ;
; -0.372 ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; 0.000        ; 3.482      ; 3.262      ;
; 0.007  ; A[0]      ; s_reg_56[1] ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.137      ;
; 0.012  ; A[0]      ; s_reg_56[7] ; A[0]         ; A[0]        ; -0.500       ; 3.499      ; 3.163      ;
; 0.056  ; A[0]      ; s_ff[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.186      ;
; 0.056  ; A[0]      ; s_ff[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.186      ;
; 0.056  ; A[0]      ; s_ff[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.186      ;
; 0.056  ; A[0]      ; s_ff[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.186      ;
; 0.056  ; A[0]      ; s_ff[4]     ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.186      ;
; 0.077  ; A[0]      ; s_fe[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.484      ; 3.213      ;
; 0.077  ; A[0]      ; s_fe[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.484      ; 3.213      ;
; 0.080  ; A[0]      ; s_reg_56[0] ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.210      ;
; 0.080  ; A[0]      ; s_reg_56[2] ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.210      ;
; 0.080  ; A[0]      ; s_reg_56[3] ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.210      ;
; 0.080  ; A[0]      ; s_reg_56[4] ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.210      ;
; 0.080  ; A[0]      ; s_reg_56[6] ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.210      ;
; 0.081  ; A[0]      ; s_fd[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.215      ;
; 0.081  ; A[0]      ; s_fd[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.215      ;
; 0.081  ; A[0]      ; s_fd[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.215      ;
; 0.081  ; A[0]      ; s_fd[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.215      ;
; 0.081  ; A[0]      ; s_fd[4]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.215      ;
; 0.110  ; A[0]      ; s_fe[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.240      ;
; 0.110  ; A[0]      ; s_fe[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.240      ;
; 0.110  ; A[0]      ; s_fe[4]     ; A[0]         ; A[0]        ; -0.500       ; 3.478      ; 3.240      ;
; 0.112  ; A[0]      ; s_reg_56[5] ; A[0]         ; A[0]        ; -0.500       ; 3.484      ; 3.248      ;
; 0.128  ; A[0]      ; s_fc[0]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.262      ;
; 0.128  ; A[0]      ; s_fc[1]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.262      ;
; 0.128  ; A[0]      ; s_fc[2]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.262      ;
; 0.128  ; A[0]      ; s_fc[3]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.262      ;
; 0.128  ; A[0]      ; s_fc[4]     ; A[0]         ; A[0]        ; -0.500       ; 3.482      ; 3.262      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[0]  ; Rise       ; A[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg_56[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg_56[7]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal0~1|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal0~1|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fc[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fd[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fd[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_fe[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_fe[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_ff[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_ff[3]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SLTSL_n'                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SRAM512X8:i_SRAM|Q[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; i_SRAM|Q[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; i_SRAM|Q[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 's_SRAM_ADDR[4]'                                                                            ;
+-------+--------------+----------------+------------------+----------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[0]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[10]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[11]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[12]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[13]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[14]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[15]$latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[1]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[2]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[3]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[4]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[5]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[6]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; SRAM512X8:i_SRAM|SRAM_DQ[7]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[8]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Fall       ; SRAM512X8:i_SRAM|SRAM_DQ[9]$latch  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[0]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[10]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[11]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[12]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[13]$latch|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[14]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[15]$latch|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[1]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[2]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[3]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[4]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[5]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[6]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[7]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[8]$latch|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; i_SRAM|SRAM_DQ[9]$latch|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]~clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]~clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; s_SRAM_ADDR[4] ; Rise       ; s_SRAM_ADDR[4]~clkctrl|outclk      ;
+-------+--------------+----------------+------------------+----------------+------------+------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]           ; 2.776  ; 2.776  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]           ; -0.252 ; -0.252 ; Rise       ; A[0]            ;
;  A[1]        ; A[0]           ; 2.330  ; 2.330  ; Rise       ; A[0]            ;
;  A[2]        ; A[0]           ; 2.439  ; 2.439  ; Rise       ; A[0]            ;
;  A[3]        ; A[0]           ; 2.637  ; 2.637  ; Rise       ; A[0]            ;
;  A[4]        ; A[0]           ; 2.776  ; 2.776  ; Rise       ; A[0]            ;
;  A[5]        ; A[0]           ; 2.520  ; 2.520  ; Rise       ; A[0]            ;
;  A[6]        ; A[0]           ; 2.276  ; 2.276  ; Rise       ; A[0]            ;
;  A[7]        ; A[0]           ; 2.586  ; 2.586  ; Rise       ; A[0]            ;
; D[*]         ; A[0]           ; 1.094  ; 1.094  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]           ; 0.847  ; 0.847  ; Rise       ; A[0]            ;
;  D[1]        ; A[0]           ; 0.752  ; 0.752  ; Rise       ; A[0]            ;
;  D[2]        ; A[0]           ; 1.094  ; 1.094  ; Rise       ; A[0]            ;
;  D[3]        ; A[0]           ; 0.280  ; 0.280  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]           ; 0.384  ; 0.384  ; Rise       ; A[0]            ;
;  D[5]        ; A[0]           ; 0.401  ; 0.401  ; Rise       ; A[0]            ;
;  D[6]        ; A[0]           ; 0.956  ; 0.956  ; Rise       ; A[0]            ;
;  D[7]        ; A[0]           ; 0.458  ; 0.458  ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]           ; 1.933  ; 1.933  ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]           ; 1.933  ; 1.933  ; Rise       ; A[0]            ;
; A[*]         ; SLTSL_n        ; 1.271  ; 1.271  ; Rise       ; SLTSL_n         ;
;  A[0]        ; SLTSL_n        ; 0.061  ; 0.061  ; Rise       ; SLTSL_n         ;
;  A[1]        ; SLTSL_n        ; 1.271  ; 1.271  ; Rise       ; SLTSL_n         ;
;  A[2]        ; SLTSL_n        ; 1.121  ; 1.121  ; Rise       ; SLTSL_n         ;
;  A[3]        ; SLTSL_n        ; 1.230  ; 1.230  ; Rise       ; SLTSL_n         ;
;  A[4]        ; SLTSL_n        ; 1.181  ; 1.181  ; Rise       ; SLTSL_n         ;
;  A[5]        ; SLTSL_n        ; 0.972  ; 0.972  ; Rise       ; SLTSL_n         ;
;  A[6]        ; SLTSL_n        ; 1.180  ; 1.180  ; Rise       ; SLTSL_n         ;
;  A[7]        ; SLTSL_n        ; 1.269  ; 1.269  ; Rise       ; SLTSL_n         ;
;  A[8]        ; SLTSL_n        ; 1.035  ; 1.035  ; Rise       ; SLTSL_n         ;
;  A[9]        ; SLTSL_n        ; 0.932  ; 0.932  ; Rise       ; SLTSL_n         ;
;  A[10]       ; SLTSL_n        ; 1.233  ; 1.233  ; Rise       ; SLTSL_n         ;
;  A[11]       ; SLTSL_n        ; 1.228  ; 1.228  ; Rise       ; SLTSL_n         ;
;  A[12]       ; SLTSL_n        ; 0.984  ; 0.984  ; Rise       ; SLTSL_n         ;
;  A[13]       ; SLTSL_n        ; 1.224  ; 1.224  ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n        ; 0.543  ; 0.543  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n        ; 0.394  ; 0.394  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n        ; 0.361  ; 0.361  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n        ; 0.176  ; 0.176  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n        ; 0.316  ; 0.316  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n        ; 0.543  ; 0.543  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n        ; 0.373  ; 0.373  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n        ; 0.339  ; 0.339  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n        ; 0.187  ; 0.187  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n        ; 0.164  ; 0.164  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n        ; 0.248  ; 0.248  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n        ; 0.406  ; 0.406  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n        ; 0.371  ; 0.371  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n        ; 0.423  ; 0.423  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n        ; 0.291  ; 0.291  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n        ; 0.379  ; 0.379  ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n        ; 0.521  ; 0.521  ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n        ; 1.173  ; 1.173  ; Rise       ; SLTSL_n         ;
; D[*]         ; s_SRAM_ADDR[4] ; 3.408  ; 3.408  ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; 3.330  ; 3.330  ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; 3.408  ; 3.408  ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; 3.134  ; 3.134  ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; 2.713  ; 2.713  ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; 2.787  ; 2.787  ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; 2.997  ; 2.997  ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; 3.024  ; 3.024  ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; 3.018  ; 3.018  ; Rise       ; s_SRAM_ADDR[4]  ;
; D[*]         ; s_SRAM_ADDR[4] ; 3.254  ; 3.254  ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; 3.254  ; 3.254  ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; 3.249  ; 3.249  ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; 3.208  ; 3.208  ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; 2.589  ; 2.589  ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; 2.793  ; 2.793  ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; 3.045  ; 3.045  ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; 3.032  ; 3.032  ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; 3.093  ; 3.093  ; Fall       ; s_SRAM_ADDR[4]  ;
+--------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]           ; 0.493  ; 0.493  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]           ; 0.493  ; 0.493  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]           ; -1.282 ; -1.282 ; Rise       ; A[0]            ;
;  A[2]        ; A[0]           ; -1.767 ; -1.767 ; Rise       ; A[0]            ;
;  A[3]        ; A[0]           ; -2.087 ; -2.087 ; Rise       ; A[0]            ;
;  A[4]        ; A[0]           ; -2.104 ; -2.104 ; Rise       ; A[0]            ;
;  A[5]        ; A[0]           ; -2.080 ; -2.080 ; Rise       ; A[0]            ;
;  A[6]        ; A[0]           ; -1.604 ; -1.604 ; Rise       ; A[0]            ;
;  A[7]        ; A[0]           ; -2.146 ; -2.146 ; Rise       ; A[0]            ;
; D[*]         ; A[0]           ; 0.055  ; 0.055  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]           ; -0.264 ; -0.264 ; Rise       ; A[0]            ;
;  D[1]        ; A[0]           ; -0.375 ; -0.375 ; Rise       ; A[0]            ;
;  D[2]        ; A[0]           ; -0.796 ; -0.796 ; Rise       ; A[0]            ;
;  D[3]        ; A[0]           ; 0.055  ; 0.055  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]           ; -0.161 ; -0.161 ; Rise       ; A[0]            ;
;  D[5]        ; A[0]           ; -0.281 ; -0.281 ; Rise       ; A[0]            ;
;  D[6]        ; A[0]           ; -0.836 ; -0.836 ; Rise       ; A[0]            ;
;  D[7]        ; A[0]           ; -0.338 ; -0.338 ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]           ; -1.708 ; -1.708 ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]           ; -1.708 ; -1.708 ; Rise       ; A[0]            ;
; A[*]         ; SLTSL_n        ; 0.282  ; 0.282  ; Rise       ; SLTSL_n         ;
;  A[0]        ; SLTSL_n        ; 0.282  ; 0.282  ; Rise       ; SLTSL_n         ;
;  A[1]        ; SLTSL_n        ; -0.928 ; -0.928 ; Rise       ; SLTSL_n         ;
;  A[2]        ; SLTSL_n        ; -0.852 ; -0.852 ; Rise       ; SLTSL_n         ;
;  A[3]        ; SLTSL_n        ; -0.873 ; -0.873 ; Rise       ; SLTSL_n         ;
;  A[4]        ; SLTSL_n        ; -0.907 ; -0.907 ; Rise       ; SLTSL_n         ;
;  A[5]        ; SLTSL_n        ; -0.704 ; -0.704 ; Rise       ; SLTSL_n         ;
;  A[6]        ; SLTSL_n        ; -0.837 ; -0.837 ; Rise       ; SLTSL_n         ;
;  A[7]        ; SLTSL_n        ; -1.001 ; -1.001 ; Rise       ; SLTSL_n         ;
;  A[8]        ; SLTSL_n        ; -0.692 ; -0.692 ; Rise       ; SLTSL_n         ;
;  A[9]        ; SLTSL_n        ; -0.589 ; -0.589 ; Rise       ; SLTSL_n         ;
;  A[10]       ; SLTSL_n        ; -0.965 ; -0.965 ; Rise       ; SLTSL_n         ;
;  A[11]       ; SLTSL_n        ; -0.960 ; -0.960 ; Rise       ; SLTSL_n         ;
;  A[12]       ; SLTSL_n        ; -0.716 ; -0.716 ; Rise       ; SLTSL_n         ;
;  A[13]       ; SLTSL_n        ; -0.956 ; -0.956 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n        ; -0.044 ; -0.044 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n        ; -0.274 ; -0.274 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n        ; -0.241 ; -0.241 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n        ; -0.056 ; -0.056 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n        ; -0.196 ; -0.196 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n        ; -0.423 ; -0.423 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n        ; -0.253 ; -0.253 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n        ; -0.219 ; -0.219 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n        ; -0.067 ; -0.067 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n        ; -0.044 ; -0.044 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n        ; -0.128 ; -0.128 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n        ; -0.286 ; -0.286 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n        ; -0.251 ; -0.251 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n        ; -0.303 ; -0.303 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n        ; -0.171 ; -0.171 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n        ; -0.259 ; -0.259 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n        ; -0.401 ; -0.401 ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n        ; -0.997 ; -0.997 ; Rise       ; SLTSL_n         ;
; D[*]         ; s_SRAM_ADDR[4] ; -2.356 ; -2.356 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; -3.060 ; -3.060 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; -3.049 ; -3.049 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; -2.860 ; -2.860 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; -2.356 ; -2.356 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; -2.515 ; -2.515 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; -2.723 ; -2.723 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; -2.750 ; -2.750 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; -2.744 ; -2.744 ; Rise       ; s_SRAM_ADDR[4]  ;
; D[*]         ; s_SRAM_ADDR[4] ; -2.319 ; -2.319 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; -2.910 ; -2.910 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; -2.978 ; -2.978 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; -2.937 ; -2.937 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; -2.319 ; -2.319 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; -2.519 ; -2.519 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; -2.771 ; -2.771 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; -2.680 ; -2.680 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; -2.750 ; -2.750 ; Fall       ; s_SRAM_ADDR[4]  ;
+--------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]           ; 4.323 ; 4.323 ; Rise       ; A[0]            ;
; D[*]           ; A[0]           ; 7.103 ; 7.103 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]           ; 7.010 ; 7.010 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]           ; 7.103 ; 7.103 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]           ; 6.807 ; 6.807 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]           ; 7.074 ; 7.074 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]           ; 6.843 ; 6.843 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]           ; 6.771 ; 6.771 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]           ; 6.509 ; 6.509 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]           ; 6.514 ; 6.514 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]           ; 6.671 ; 6.671 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]           ; 6.341 ; 6.341 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]           ; 6.182 ; 6.182 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]           ; 6.386 ; 6.386 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]           ; 6.671 ; 6.671 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]           ; 6.452 ; 6.452 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]           ; 6.449 ; 6.449 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]           ; 6.610 ; 6.610 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]           ; 6.627 ; 6.627 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]           ; 4.323 ; 4.323 ; Fall       ; A[0]            ;
; D[*]           ; A[0]           ; 6.780 ; 6.780 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]           ; 6.186 ; 6.186 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]           ; 6.569 ; 6.569 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]           ; 6.526 ; 6.526 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]           ; 6.780 ; 6.780 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]           ; 6.225 ; 6.225 ; Fall       ; A[0]            ;
; BUSDIR_n       ; SLTSL_n        ; 5.575 ; 5.575 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 8.026 ; 8.026 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 8.026 ; 8.026 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 7.679 ; 7.679 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 7.686 ; 7.686 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 7.460 ; 7.460 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 7.219 ; 7.219 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 6.935 ; 6.935 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 6.831 ; 6.831 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 7.042 ; 7.042 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n        ; 6.675 ; 6.675 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n        ; 6.525 ; 6.525 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n        ; 6.560 ; 6.560 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n        ; 6.642 ; 6.642 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n        ; 6.675 ; 6.675 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n        ; 6.588 ; 6.588 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n        ; 6.588 ; 6.588 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n        ; 6.594 ; 6.594 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n        ; 6.897 ; 6.897 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n        ; 6.729 ; 6.729 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n        ; 6.691 ; 6.691 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n        ; 6.694 ; 6.694 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n        ; 6.686 ; 6.686 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n        ; 6.707 ; 6.707 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n        ; 6.876 ; 6.876 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n        ; 6.897 ; 6.897 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 4.679 ; 4.679 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 4.679 ; 4.679 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n        ; 6.098 ; 6.098 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n        ; 5.901 ; 5.901 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n        ; 5.431 ; 5.431 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n        ; 5.744 ; 5.744 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n        ; 5.455 ; 5.455 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n        ; 5.095 ; 5.095 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n        ; 5.204 ; 5.204 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n        ; 5.109 ; 5.109 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n        ; 5.780 ; 5.780 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n        ; 5.950 ; 5.950 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n        ; 5.054 ; 5.054 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n        ; 5.800 ; 5.800 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n        ; 6.098 ; 6.098 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n        ; 5.455 ; 5.455 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n        ; 5.858 ; 5.858 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n        ; 5.410 ; 5.410 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n        ; 5.734 ; 5.734 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n        ; 5.444 ; 5.444 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 4.028 ; 4.028 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n        ; 5.575 ; 5.575 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 6.517 ; 6.517 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 6.301 ; 6.301 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 6.517 ; 6.517 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 6.414 ; 6.414 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 6.289 ; 6.289 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 6.093 ; 6.093 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 6.502 ; 6.502 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 6.177 ; 6.177 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 6.235 ; 6.235 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 4.679 ; 4.679 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 4.679 ; 4.679 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 4.028 ; 4.028 ; Fall       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ; 2.348 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ; 2.348 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 4.257 ; 4.257 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[0]    ; s_SRAM_ADDR[4] ; 3.473 ; 3.473 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[1]    ; s_SRAM_ADDR[4] ; 3.429 ; 3.429 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[2]    ; s_SRAM_ADDR[4] ; 3.378 ; 3.378 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[3]    ; s_SRAM_ADDR[4] ; 4.257 ; 4.257 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[4]    ; s_SRAM_ADDR[4] ; 4.012 ; 4.012 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[5]    ; s_SRAM_ADDR[4] ; 3.975 ; 3.975 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[6]    ; s_SRAM_ADDR[4] ; 3.732 ; 3.732 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[7]    ; s_SRAM_ADDR[4] ; 3.319 ; 3.319 ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ; 2.450 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ;       ; 2.556 ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ;       ; 2.348 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ;       ; 2.348 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 4.250 ; 4.250 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[8]    ; s_SRAM_ADDR[4] ; 3.285 ; 3.285 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[9]    ; s_SRAM_ADDR[4] ; 3.352 ; 3.352 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[10]   ; s_SRAM_ADDR[4] ; 3.256 ; 3.256 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[11]   ; s_SRAM_ADDR[4] ; 4.250 ; 4.250 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[12]   ; s_SRAM_ADDR[4] ; 3.959 ; 3.959 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[13]   ; s_SRAM_ADDR[4] ; 4.055 ; 4.055 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[14]   ; s_SRAM_ADDR[4] ; 3.971 ; 3.971 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[15]   ; s_SRAM_ADDR[4] ; 3.388 ; 3.388 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ;       ; 2.450 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ; 2.556 ;       ; Fall       ; s_SRAM_ADDR[4]  ;
+----------------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]           ; 4.094 ; 4.094 ; Rise       ; A[0]            ;
; D[*]           ; A[0]           ; 5.263 ; 5.263 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]           ; 5.486 ; 5.486 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]           ; 5.614 ; 5.614 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]           ; 5.571 ; 5.571 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]           ; 5.419 ; 5.419 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]           ; 5.263 ; 5.263 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]           ; 6.771 ; 6.771 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]           ; 6.509 ; 6.509 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]           ; 6.514 ; 6.514 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]           ; 6.182 ; 6.182 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]           ; 6.341 ; 6.341 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]           ; 6.182 ; 6.182 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]           ; 6.386 ; 6.386 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]           ; 6.671 ; 6.671 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]           ; 6.452 ; 6.452 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]           ; 6.449 ; 6.449 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]           ; 6.610 ; 6.610 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]           ; 6.627 ; 6.627 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]           ; 4.094 ; 4.094 ; Fall       ; A[0]            ;
; D[*]           ; A[0]           ; 5.263 ; 5.263 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]           ; 5.486 ; 5.486 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]           ; 5.614 ; 5.614 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]           ; 5.571 ; 5.571 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]           ; 5.419 ; 5.419 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]           ; 5.263 ; 5.263 ; Fall       ; A[0]            ;
; BUSDIR_n       ; SLTSL_n        ; 5.575 ; 5.575 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 5.406 ; 5.406 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 5.406 ; 5.406 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 5.650 ; 5.650 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 6.123 ; 6.123 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 5.412 ; 5.412 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 5.824 ; 5.824 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 6.502 ; 6.502 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 6.177 ; 6.177 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 6.235 ; 6.235 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n        ; 6.019 ; 6.019 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n        ; 6.019 ; 6.019 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n        ; 6.044 ; 6.044 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n        ; 6.139 ; 6.139 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n        ; 6.160 ; 6.160 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n        ; 6.081 ; 6.081 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n        ; 6.083 ; 6.083 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n        ; 6.086 ; 6.086 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n        ; 5.940 ; 5.940 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n        ; 5.981 ; 5.981 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n        ; 5.943 ; 5.943 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n        ; 5.943 ; 5.943 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n        ; 5.940 ; 5.940 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n        ; 5.958 ; 5.958 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n        ; 6.137 ; 6.137 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n        ; 6.149 ; 6.149 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 4.679 ; 4.679 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 4.679 ; 4.679 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n        ; 5.054 ; 5.054 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n        ; 5.901 ; 5.901 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n        ; 5.431 ; 5.431 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n        ; 5.744 ; 5.744 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n        ; 5.455 ; 5.455 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n        ; 5.095 ; 5.095 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n        ; 5.204 ; 5.204 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n        ; 5.109 ; 5.109 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n        ; 5.780 ; 5.780 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n        ; 5.950 ; 5.950 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n        ; 5.054 ; 5.054 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n        ; 5.800 ; 5.800 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n        ; 6.098 ; 6.098 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n        ; 5.455 ; 5.455 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n        ; 5.858 ; 5.858 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n        ; 5.410 ; 5.410 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n        ; 5.734 ; 5.734 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n        ; 5.444 ; 5.444 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 4.028 ; 4.028 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n        ; 5.575 ; 5.575 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 5.406 ; 5.406 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 5.406 ; 5.406 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 5.650 ; 5.650 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 6.123 ; 6.123 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 5.412 ; 5.412 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 5.824 ; 5.824 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 6.502 ; 6.502 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 6.177 ; 6.177 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 6.235 ; 6.235 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 4.679 ; 4.679 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 4.679 ; 4.679 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 4.028 ; 4.028 ; Fall       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ; 2.348 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ; 2.348 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 3.319 ; 3.319 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[0]    ; s_SRAM_ADDR[4] ; 3.473 ; 3.473 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[1]    ; s_SRAM_ADDR[4] ; 3.429 ; 3.429 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[2]    ; s_SRAM_ADDR[4] ; 3.378 ; 3.378 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[3]    ; s_SRAM_ADDR[4] ; 4.257 ; 4.257 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[4]    ; s_SRAM_ADDR[4] ; 4.012 ; 4.012 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[5]    ; s_SRAM_ADDR[4] ; 3.975 ; 3.975 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[6]    ; s_SRAM_ADDR[4] ; 3.732 ; 3.732 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[7]    ; s_SRAM_ADDR[4] ; 3.319 ; 3.319 ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ; 2.450 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ;       ; 2.556 ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ;       ; 2.348 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ;       ; 2.348 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 3.256 ; 3.256 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[8]    ; s_SRAM_ADDR[4] ; 3.285 ; 3.285 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[9]    ; s_SRAM_ADDR[4] ; 3.352 ; 3.352 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[10]   ; s_SRAM_ADDR[4] ; 3.256 ; 3.256 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[11]   ; s_SRAM_ADDR[4] ; 4.250 ; 4.250 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[12]   ; s_SRAM_ADDR[4] ; 3.959 ; 3.959 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[13]   ; s_SRAM_ADDR[4] ; 4.055 ; 4.055 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[14]   ; s_SRAM_ADDR[4] ; 3.971 ; 3.971 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[15]   ; s_SRAM_ADDR[4] ; 3.388 ; 3.388 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ;       ; 2.450 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ; 2.556 ;       ; Fall       ; s_SRAM_ADDR[4]  ;
+----------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 6.921 ; 6.921 ;       ;
; A[1]       ; D[0]        ; 7.585 ; 7.387 ; 7.387 ; 7.585 ;
; A[1]       ; D[1]        ; 7.802 ; 7.633 ; 7.633 ; 7.802 ;
; A[1]       ; D[2]        ; 7.699 ; 7.590 ; 7.590 ; 7.699 ;
; A[1]       ; D[3]        ; 7.844 ; 7.844 ; 7.844 ; 7.844 ;
; A[1]       ; D[4]        ; 7.337 ; 7.289 ; 7.289 ; 7.337 ;
; A[1]       ; D[5]        ; 6.886 ; 6.886 ; 6.886 ; 6.886 ;
; A[1]       ; D[6]        ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; A[1]       ; D[7]        ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; A[2]       ; BUSDIR_n    ;       ; 7.222 ; 7.222 ;       ;
; A[2]       ; D[0]        ; 8.177 ; 8.375 ; 8.375 ; 8.177 ;
; A[2]       ; D[1]        ; 8.305 ; 8.592 ; 8.592 ; 8.305 ;
; A[2]       ; D[2]        ; 8.262 ; 8.489 ; 8.489 ; 8.262 ;
; A[2]       ; D[3]        ; 8.110 ; 8.364 ; 8.364 ; 8.110 ;
; A[2]       ; D[4]        ; 7.954 ; 8.127 ; 8.127 ; 7.954 ;
; A[2]       ; D[5]        ; 7.606 ; 7.187 ; 7.187 ; 7.606 ;
; A[2]       ; D[6]        ; 7.346 ; 7.346 ; 7.346 ; 7.346 ;
; A[2]       ; D[7]        ; 7.423 ; 7.316 ; 7.316 ; 7.423 ;
; A[3]       ; BUSDIR_n    ; 7.311 ; 7.420 ; 7.420 ; 7.311 ;
; A[3]       ; D[0]        ; 8.375 ; 8.573 ; 8.573 ; 8.375 ;
; A[3]       ; D[1]        ; 8.503 ; 8.790 ; 8.790 ; 8.503 ;
; A[3]       ; D[2]        ; 8.460 ; 8.687 ; 8.687 ; 8.460 ;
; A[3]       ; D[3]        ; 8.308 ; 8.562 ; 8.562 ; 8.308 ;
; A[3]       ; D[4]        ; 8.152 ; 8.325 ; 8.325 ; 8.152 ;
; A[3]       ; D[5]        ; 7.804 ; 7.385 ; 7.385 ; 7.804 ;
; A[3]       ; D[6]        ; 7.544 ; 7.544 ; 7.544 ; 7.544 ;
; A[3]       ; D[7]        ; 7.621 ; 7.514 ; 7.514 ; 7.621 ;
; A[4]       ; BUSDIR_n    ;       ; 7.559 ; 7.559 ;       ;
; A[4]       ; D[0]        ; 8.514 ; 8.712 ; 8.712 ; 8.514 ;
; A[4]       ; D[1]        ; 8.642 ; 8.929 ; 8.929 ; 8.642 ;
; A[4]       ; D[2]        ; 8.599 ; 8.826 ; 8.826 ; 8.599 ;
; A[4]       ; D[3]        ; 8.447 ; 8.701 ; 8.701 ; 8.447 ;
; A[4]       ; D[4]        ; 8.291 ; 8.464 ; 8.464 ; 8.291 ;
; A[4]       ; D[5]        ; 7.943 ; 7.524 ; 7.524 ; 7.943 ;
; A[4]       ; D[6]        ; 7.683 ; 7.683 ; 7.683 ; 7.683 ;
; A[4]       ; D[7]        ; 7.760 ; 7.653 ; 7.653 ; 7.760 ;
; A[5]       ; BUSDIR_n    ; 7.111 ; 7.166 ; 7.166 ; 7.111 ;
; A[5]       ; D[0]        ; 8.121 ; 8.319 ; 8.319 ; 8.121 ;
; A[5]       ; D[1]        ; 8.249 ; 8.536 ; 8.536 ; 8.249 ;
; A[5]       ; D[2]        ; 8.206 ; 8.433 ; 8.433 ; 8.206 ;
; A[5]       ; D[3]        ; 8.054 ; 8.308 ; 8.308 ; 8.054 ;
; A[5]       ; D[4]        ; 7.898 ; 8.071 ; 8.071 ; 7.898 ;
; A[5]       ; D[5]        ; 7.550 ; 7.131 ; 7.131 ; 7.550 ;
; A[5]       ; D[6]        ; 7.290 ; 7.290 ; 7.290 ; 7.290 ;
; A[5]       ; D[7]        ; 7.367 ; 7.260 ; 7.260 ; 7.367 ;
; A[6]       ; BUSDIR_n    ;       ; 7.059 ; 7.059 ;       ;
; A[6]       ; D[0]        ; 8.014 ; 8.212 ; 8.212 ; 8.014 ;
; A[6]       ; D[1]        ; 8.142 ; 8.429 ; 8.429 ; 8.142 ;
; A[6]       ; D[2]        ; 8.099 ; 8.326 ; 8.326 ; 8.099 ;
; A[6]       ; D[3]        ; 7.947 ; 8.201 ; 8.201 ; 7.947 ;
; A[6]       ; D[4]        ; 7.791 ; 7.964 ; 7.964 ; 7.791 ;
; A[6]       ; D[5]        ; 7.443 ; 7.024 ; 7.024 ; 7.443 ;
; A[6]       ; D[6]        ; 7.183 ; 7.183 ; 7.183 ; 7.183 ;
; A[6]       ; D[7]        ; 7.260 ; 7.153 ; 7.153 ; 7.260 ;
; A[7]       ; BUSDIR_n    ; 7.177 ; 7.232 ; 7.232 ; 7.177 ;
; A[7]       ; D[0]        ; 8.187 ; 8.385 ; 8.385 ; 8.187 ;
; A[7]       ; D[1]        ; 8.315 ; 8.602 ; 8.602 ; 8.315 ;
; A[7]       ; D[2]        ; 8.272 ; 8.499 ; 8.499 ; 8.272 ;
; A[7]       ; D[3]        ; 8.120 ; 8.374 ; 8.374 ; 8.120 ;
; A[7]       ; D[4]        ; 7.964 ; 8.137 ; 8.137 ; 7.964 ;
; A[7]       ; D[5]        ; 7.616 ; 7.197 ; 7.197 ; 7.616 ;
; A[7]       ; D[6]        ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; A[7]       ; D[7]        ; 7.433 ; 7.326 ; 7.326 ; 7.433 ;
; D[0]       ; HEX2[0]     ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; D[0]       ; HEX2[1]     ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; D[0]       ; HEX2[2]     ;       ; 6.878 ; 6.878 ;       ;
; D[0]       ; HEX2[3]     ; 6.556 ; 6.556 ; 6.556 ; 6.556 ;
; D[0]       ; HEX2[4]     ; 6.325 ;       ;       ; 6.325 ;
; D[0]       ; HEX2[5]     ; 6.760 ;       ;       ; 6.760 ;
; D[0]       ; HEX2[6]     ; 6.864 ; 6.864 ; 6.864 ; 6.864 ;
; D[1]       ; HEX2[0]     ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; D[1]       ; HEX2[1]     ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; D[1]       ; HEX2[2]     ; 6.603 ;       ;       ; 6.603 ;
; D[1]       ; HEX2[3]     ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; D[1]       ; HEX2[4]     ;       ; 6.483 ; 6.483 ;       ;
; D[1]       ; HEX2[5]     ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; D[1]       ; HEX2[6]     ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; D[2]       ; HEX2[0]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; D[2]       ; HEX2[1]     ; 6.978 ;       ;       ; 6.978 ;
; D[2]       ; HEX2[2]     ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; D[2]       ; HEX2[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; D[2]       ; HEX2[4]     ; 6.838 ; 6.838 ; 6.838 ; 6.838 ;
; D[2]       ; HEX2[5]     ; 7.028 ; 7.028 ; 7.028 ; 7.028 ;
; D[2]       ; HEX2[6]     ; 7.131 ; 7.131 ; 7.131 ; 7.131 ;
; D[3]       ; HEX2[0]     ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; D[3]       ; HEX2[1]     ; 6.180 ; 6.180 ; 6.180 ; 6.180 ;
; D[3]       ; HEX2[2]     ; 6.345 ; 6.345 ; 6.345 ; 6.345 ;
; D[3]       ; HEX2[3]     ; 6.350 ; 6.350 ; 6.350 ; 6.350 ;
; D[3]       ; HEX2[4]     ;       ; 6.187 ; 6.187 ;       ;
; D[3]       ; HEX2[5]     ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; D[3]       ; HEX2[6]     ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; D[4]       ; HEX3[0]     ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; D[4]       ; HEX3[1]     ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; D[4]       ; HEX3[2]     ;       ; 6.603 ; 6.603 ;       ;
; D[4]       ; HEX3[3]     ; 6.235 ; 6.235 ; 6.235 ; 6.235 ;
; D[4]       ; HEX3[4]     ; 6.229 ;       ;       ; 6.229 ;
; D[4]       ; HEX3[5]     ; 6.466 ;       ;       ; 6.466 ;
; D[4]       ; HEX3[6]     ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; D[5]       ; HEX3[0]     ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; D[5]       ; HEX3[1]     ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; D[5]       ; HEX3[2]     ; 6.701 ;       ;       ; 6.701 ;
; D[5]       ; HEX3[3]     ; 6.314 ; 6.314 ; 6.314 ; 6.314 ;
; D[5]       ; HEX3[4]     ;       ; 6.322 ; 6.322 ;       ;
; D[5]       ; HEX3[5]     ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; D[5]       ; HEX3[6]     ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; D[6]       ; HEX3[0]     ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; D[6]       ; HEX3[1]     ; 6.765 ;       ;       ; 6.765 ;
; D[6]       ; HEX3[2]     ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; D[6]       ; HEX3[3]     ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; D[6]       ; HEX3[4]     ; 6.355 ; 6.355 ; 6.355 ; 6.355 ;
; D[6]       ; HEX3[5]     ; 6.593 ; 6.593 ; 6.593 ; 6.593 ;
; D[6]       ; HEX3[6]     ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; D[7]       ; HEX3[0]     ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; D[7]       ; HEX3[1]     ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; D[7]       ; HEX3[2]     ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; D[7]       ; HEX3[3]     ; 6.420 ; 6.420 ; 6.420 ; 6.420 ;
; D[7]       ; HEX3[4]     ;       ; 6.425 ; 6.425 ;       ;
; D[7]       ; HEX3[5]     ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; D[7]       ; HEX3[6]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; IORQ_n     ; BUSDIR_n    ; 6.344 ;       ;       ; 6.344 ;
; IORQ_n     ; D[0]        ; 7.270 ; 7.270 ; 7.270 ; 7.270 ;
; IORQ_n     ; D[1]        ; 7.534 ; 7.534 ; 7.534 ; 7.534 ;
; IORQ_n     ; D[2]        ; 7.493 ; 7.493 ; 7.493 ; 7.493 ;
; IORQ_n     ; D[3]        ; 7.751 ; 7.751 ; 7.751 ; 7.751 ;
; IORQ_n     ; D[4]        ; 7.310 ; 7.310 ; 7.310 ; 7.310 ;
; IORQ_n     ; D[5]        ; 6.048 ; 6.932 ; 6.932 ; 6.048 ;
; IORQ_n     ; D[6]        ; 6.207 ; 6.611 ; 6.611 ; 6.207 ;
; IORQ_n     ; D[7]        ; 6.177 ; 6.749 ; 6.749 ; 6.177 ;
; M1_n       ; D[0]        ; 7.619 ; 7.244 ; 7.244 ; 7.619 ;
; M1_n       ; D[1]        ; 7.742 ; 7.460 ; 7.460 ; 7.742 ;
; M1_n       ; D[2]        ; 7.070 ; 7.357 ; 7.357 ; 7.070 ;
; M1_n       ; D[3]        ; 7.627 ; 7.232 ; 7.232 ; 7.627 ;
; M1_n       ; D[4]        ; 6.793 ; 7.036 ; 7.036 ; 6.793 ;
; M1_n       ; D[5]        ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; M1_n       ; D[6]        ; 7.120 ; 7.120 ; 7.120 ; 7.120 ;
; M1_n       ; D[7]        ; 7.178 ; 7.178 ; 7.178 ; 7.178 ;
; MREQ_n     ; D[0]        ; 6.797 ; 8.126 ; 8.126 ; 6.797 ;
; MREQ_n     ; D[1]        ; 7.013 ; 8.510 ; 8.510 ; 7.013 ;
; MREQ_n     ; D[2]        ; 6.910 ; 6.921 ; 6.921 ; 6.910 ;
; MREQ_n     ; D[3]        ; 6.785 ; 8.137 ; 8.137 ; 6.785 ;
; MREQ_n     ; D[4]        ; 6.589 ; 6.574 ; 6.574 ; 6.589 ;
; MREQ_n     ; D[5]        ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; MREQ_n     ; D[6]        ; 6.673 ; 6.673 ; 6.673 ; 6.673 ;
; MREQ_n     ; D[7]        ; 6.731 ; 6.731 ; 6.731 ; 6.731 ;
; RD_n       ; BUSDIR_n    ; 6.426 ;       ;       ; 6.426 ;
; RD_n       ; D[0]        ; 7.352 ; 8.186 ; 8.186 ; 7.352 ;
; RD_n       ; D[1]        ; 7.616 ; 8.570 ; 8.570 ; 7.616 ;
; RD_n       ; D[2]        ; 7.575 ; 7.575 ; 7.575 ; 7.575 ;
; RD_n       ; D[3]        ; 7.833 ; 8.197 ; 8.197 ; 7.833 ;
; RD_n       ; D[4]        ; 7.392 ; 7.392 ; 7.392 ; 7.392 ;
; RD_n       ; D[5]        ; 7.177 ; 7.177 ; 7.177 ; 7.177 ;
; RD_n       ; D[6]        ; 6.852 ; 6.852 ; 6.852 ; 6.852 ;
; RD_n       ; D[7]        ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; SW[9]      ; BUSDIR_n    ;       ; 4.727 ; 4.727 ;       ;
; SW[9]      ; D[0]        ; 5.221 ; 5.453 ; 5.453 ; 5.221 ;
; SW[9]      ; D[1]        ; 5.169 ; 5.669 ; 5.669 ; 5.169 ;
; SW[9]      ; D[2]        ; 5.275 ; 5.566 ; 5.566 ; 5.275 ;
; SW[9]      ; D[3]        ; 5.002 ; 5.441 ; 5.441 ; 5.002 ;
; SW[9]      ; D[4]        ; 5.002 ; 5.245 ; 5.245 ; 5.002 ;
; SW[9]      ; D[5]        ; 5.654 ; 5.654 ; 5.654 ; 5.654 ;
; SW[9]      ; D[6]        ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; SW[9]      ; D[7]        ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; SW[9]      ; LEDR[9]     ; 3.831 ;       ;       ; 3.831 ;
; SW[9]      ; SRAM_CE_N   ;       ; 3.180 ; 3.180 ;       ;
; WR_n       ; BUSDIR_n    ; 6.444 ;       ;       ; 6.444 ;
; WR_n       ; SRAM_WE_N   ; 5.691 ;       ;       ; 5.691 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 6.692 ; 6.692 ;       ;
; A[1]       ; D[0]        ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[1]       ; D[1]        ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[1]       ; D[2]        ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; A[1]       ; D[3]        ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; A[1]       ; D[4]        ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; A[1]       ; D[5]        ; 6.886 ; 6.886 ; 6.886 ; 6.886 ;
; A[1]       ; D[6]        ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; A[1]       ; D[7]        ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; A[2]       ; BUSDIR_n    ;       ; 6.820 ; 6.820 ;       ;
; A[2]       ; D[0]        ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; A[2]       ; D[1]        ; 7.162 ; 7.162 ; 7.162 ; 7.162 ;
; A[2]       ; D[2]        ; 7.110 ; 7.110 ; 7.110 ; 7.110 ;
; A[2]       ; D[3]        ; 6.995 ; 6.995 ; 6.995 ; 6.995 ;
; A[2]       ; D[4]        ; 6.995 ; 6.995 ; 6.995 ; 6.995 ;
; A[2]       ; D[5]        ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; A[2]       ; D[6]        ; 7.173 ; 7.173 ; 7.173 ; 7.173 ;
; A[2]       ; D[7]        ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; A[3]       ; BUSDIR_n    ; 7.082 ; 7.191 ; 7.191 ; 7.082 ;
; A[3]       ; D[0]        ; 7.363 ; 7.363 ; 7.363 ; 7.363 ;
; A[3]       ; D[1]        ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; A[3]       ; D[2]        ; 7.372 ; 7.372 ; 7.372 ; 7.372 ;
; A[3]       ; D[3]        ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; A[3]       ; D[4]        ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; A[3]       ; D[5]        ; 7.276 ; 7.276 ; 7.276 ; 7.276 ;
; A[3]       ; D[6]        ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; A[3]       ; D[7]        ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; A[4]       ; BUSDIR_n    ;       ; 7.157 ; 7.157 ;       ;
; A[4]       ; D[0]        ; 7.393 ; 7.393 ; 7.393 ; 7.393 ;
; A[4]       ; D[1]        ; 7.499 ; 7.499 ; 7.499 ; 7.499 ;
; A[4]       ; D[2]        ; 7.447 ; 7.447 ; 7.447 ; 7.447 ;
; A[4]       ; D[3]        ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; A[4]       ; D[4]        ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; A[4]       ; D[5]        ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; A[4]       ; D[6]        ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; A[4]       ; D[7]        ; 7.480 ; 7.480 ; 7.480 ; 7.480 ;
; A[5]       ; BUSDIR_n    ; 6.882 ; 6.937 ; 6.937 ; 6.882 ;
; A[5]       ; D[0]        ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; A[5]       ; D[1]        ; 7.224 ; 7.224 ; 7.224 ; 7.224 ;
; A[5]       ; D[2]        ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; A[5]       ; D[3]        ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; A[5]       ; D[4]        ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; A[5]       ; D[5]        ; 7.076 ; 7.076 ; 7.076 ; 7.076 ;
; A[5]       ; D[6]        ; 7.229 ; 7.235 ; 7.235 ; 7.229 ;
; A[5]       ; D[7]        ; 7.205 ; 7.205 ; 7.205 ; 7.205 ;
; A[6]       ; BUSDIR_n    ;       ; 6.657 ; 6.657 ;       ;
; A[6]       ; D[0]        ; 6.893 ; 6.893 ; 6.893 ; 6.893 ;
; A[6]       ; D[1]        ; 6.999 ; 6.999 ; 6.999 ; 6.999 ;
; A[6]       ; D[2]        ; 6.947 ; 6.947 ; 6.947 ; 6.947 ;
; A[6]       ; D[3]        ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; A[6]       ; D[4]        ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; A[6]       ; D[5]        ; 6.851 ; 6.851 ; 6.851 ; 6.851 ;
; A[6]       ; D[6]        ; 7.010 ; 7.010 ; 7.010 ; 7.010 ;
; A[6]       ; D[7]        ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; A[7]       ; BUSDIR_n    ; 6.948 ; 7.003 ; 7.003 ; 6.948 ;
; A[7]       ; D[0]        ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; A[7]       ; D[1]        ; 7.290 ; 7.290 ; 7.290 ; 7.290 ;
; A[7]       ; D[2]        ; 7.238 ; 7.238 ; 7.238 ; 7.238 ;
; A[7]       ; D[3]        ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; A[7]       ; D[4]        ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; A[7]       ; D[5]        ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; A[7]       ; D[6]        ; 7.295 ; 7.301 ; 7.301 ; 7.295 ;
; A[7]       ; D[7]        ; 7.271 ; 7.271 ; 7.271 ; 7.271 ;
; D[0]       ; HEX2[0]     ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; D[0]       ; HEX2[1]     ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; D[0]       ; HEX2[2]     ;       ; 6.878 ; 6.878 ;       ;
; D[0]       ; HEX2[3]     ; 6.556 ; 6.556 ; 6.556 ; 6.556 ;
; D[0]       ; HEX2[4]     ; 6.325 ;       ;       ; 6.325 ;
; D[0]       ; HEX2[5]     ; 6.760 ;       ;       ; 6.760 ;
; D[0]       ; HEX2[6]     ; 6.864 ; 6.864 ; 6.864 ; 6.864 ;
; D[1]       ; HEX2[0]     ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; D[1]       ; HEX2[1]     ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; D[1]       ; HEX2[2]     ; 6.603 ;       ;       ; 6.603 ;
; D[1]       ; HEX2[3]     ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; D[1]       ; HEX2[4]     ;       ; 6.483 ; 6.483 ;       ;
; D[1]       ; HEX2[5]     ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; D[1]       ; HEX2[6]     ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; D[2]       ; HEX2[0]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; D[2]       ; HEX2[1]     ; 6.978 ;       ;       ; 6.978 ;
; D[2]       ; HEX2[2]     ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; D[2]       ; HEX2[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; D[2]       ; HEX2[4]     ; 6.838 ; 6.838 ; 6.838 ; 6.838 ;
; D[2]       ; HEX2[5]     ; 7.028 ; 7.028 ; 7.028 ; 7.028 ;
; D[2]       ; HEX2[6]     ; 7.131 ; 7.131 ; 7.131 ; 7.131 ;
; D[3]       ; HEX2[0]     ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; D[3]       ; HEX2[1]     ; 6.180 ; 6.180 ; 6.180 ; 6.180 ;
; D[3]       ; HEX2[2]     ; 6.345 ; 6.345 ; 6.345 ; 6.345 ;
; D[3]       ; HEX2[3]     ; 6.350 ; 6.350 ; 6.350 ; 6.350 ;
; D[3]       ; HEX2[4]     ;       ; 6.187 ; 6.187 ;       ;
; D[3]       ; HEX2[5]     ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; D[3]       ; HEX2[6]     ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; D[4]       ; HEX3[0]     ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; D[4]       ; HEX3[1]     ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; D[4]       ; HEX3[2]     ;       ; 6.603 ; 6.603 ;       ;
; D[4]       ; HEX3[3]     ; 6.235 ; 6.235 ; 6.235 ; 6.235 ;
; D[4]       ; HEX3[4]     ; 6.229 ;       ;       ; 6.229 ;
; D[4]       ; HEX3[5]     ; 6.466 ;       ;       ; 6.466 ;
; D[4]       ; HEX3[6]     ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; D[5]       ; HEX3[0]     ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; D[5]       ; HEX3[1]     ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; D[5]       ; HEX3[2]     ; 6.701 ;       ;       ; 6.701 ;
; D[5]       ; HEX3[3]     ; 6.314 ; 6.314 ; 6.314 ; 6.314 ;
; D[5]       ; HEX3[4]     ;       ; 6.322 ; 6.322 ;       ;
; D[5]       ; HEX3[5]     ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; D[5]       ; HEX3[6]     ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; D[6]       ; HEX3[0]     ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; D[6]       ; HEX3[1]     ; 6.765 ;       ;       ; 6.765 ;
; D[6]       ; HEX3[2]     ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; D[6]       ; HEX3[3]     ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; D[6]       ; HEX3[4]     ; 6.355 ; 6.355 ; 6.355 ; 6.355 ;
; D[6]       ; HEX3[5]     ; 6.593 ; 6.593 ; 6.593 ; 6.593 ;
; D[6]       ; HEX3[6]     ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; D[7]       ; HEX3[0]     ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; D[7]       ; HEX3[1]     ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; D[7]       ; HEX3[2]     ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; D[7]       ; HEX3[3]     ; 6.420 ; 6.420 ; 6.420 ; 6.420 ;
; D[7]       ; HEX3[4]     ;       ; 6.425 ; 6.425 ;       ;
; D[7]       ; HEX3[5]     ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; D[7]       ; HEX3[6]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; IORQ_n     ; BUSDIR_n    ; 6.267 ;       ;       ; 6.267 ;
; IORQ_n     ; D[0]        ; 6.248 ; 6.248 ; 6.248 ; 6.248 ;
; IORQ_n     ; D[1]        ; 6.196 ; 6.196 ; 6.196 ; 6.196 ;
; IORQ_n     ; D[2]        ; 6.144 ; 6.144 ; 6.144 ; 6.144 ;
; IORQ_n     ; D[3]        ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; IORQ_n     ; D[4]        ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; IORQ_n     ; D[5]        ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; IORQ_n     ; D[6]        ; 6.207 ; 6.207 ; 6.207 ; 6.207 ;
; IORQ_n     ; D[7]        ; 6.177 ; 6.177 ; 6.177 ; 6.177 ;
; M1_n       ; D[0]        ; 7.012 ; 7.012 ; 7.012 ; 7.012 ;
; M1_n       ; D[1]        ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; M1_n       ; D[2]        ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; M1_n       ; D[3]        ; 6.793 ; 6.793 ; 6.793 ; 6.793 ;
; M1_n       ; D[4]        ; 6.767 ; 6.793 ; 6.793 ; 6.767 ;
; M1_n       ; D[5]        ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; M1_n       ; D[6]        ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; M1_n       ; D[7]        ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; MREQ_n     ; D[0]        ; 6.565 ; 6.565 ; 6.565 ; 6.565 ;
; MREQ_n     ; D[1]        ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; MREQ_n     ; D[2]        ; 6.461 ; 6.461 ; 6.461 ; 6.461 ;
; MREQ_n     ; D[3]        ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; MREQ_n     ; D[4]        ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; MREQ_n     ; D[5]        ; 6.365 ; 6.365 ; 6.365 ; 6.365 ;
; MREQ_n     ; D[6]        ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; MREQ_n     ; D[7]        ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; RD_n       ; BUSDIR_n    ; 6.426 ;       ;       ; 6.426 ;
; RD_n       ; D[0]        ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; RD_n       ; D[1]        ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; RD_n       ; D[2]        ; 6.229 ; 6.229 ; 6.229 ; 6.229 ;
; RD_n       ; D[3]        ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; RD_n       ; D[4]        ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; RD_n       ; D[5]        ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; RD_n       ; D[6]        ; 6.292 ; 6.292 ; 6.292 ; 6.292 ;
; RD_n       ; D[7]        ; 6.262 ; 6.262 ; 6.262 ; 6.262 ;
; SW[9]      ; BUSDIR_n    ;       ; 4.727 ; 4.727 ;       ;
; SW[9]      ; D[0]        ; 4.558 ; 5.221 ; 5.221 ; 4.558 ;
; SW[9]      ; D[1]        ; 4.802 ; 5.169 ; 5.169 ; 4.802 ;
; SW[9]      ; D[2]        ; 5.117 ; 5.117 ; 5.117 ; 5.117 ;
; SW[9]      ; D[3]        ; 4.564 ; 5.002 ; 5.002 ; 4.564 ;
; SW[9]      ; D[4]        ; 4.976 ; 5.002 ; 5.002 ; 4.976 ;
; SW[9]      ; D[5]        ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; SW[9]      ; D[6]        ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; SW[9]      ; D[7]        ; 5.150 ; 5.150 ; 5.150 ; 5.150 ;
; SW[9]      ; LEDR[9]     ; 3.831 ;       ;       ; 3.831 ;
; SW[9]      ; SRAM_CE_N   ;       ; 3.180 ; 3.180 ;       ;
; WR_n       ; BUSDIR_n    ; 6.444 ;       ;       ; 6.444 ;
; WR_n       ; SRAM_WE_N   ; 5.691 ;       ;       ; 5.691 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[0]       ; 4.269 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.488 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.436 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.384 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.269 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.269 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.288 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.447 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.417 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.269 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.488 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.436 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.384 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.269 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.269 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.288 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.447 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.417 ;      ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.850 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.069 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.017 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.965 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.850 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.850 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.869 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.028 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.998 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.850 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.069 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.017 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.965 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.850 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.850 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.869 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.028 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.998 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; A[0]       ; 4.269 ;      ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.488 ;      ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.436 ;      ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.384 ;      ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.269 ;      ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.269 ;      ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.288 ;      ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.447 ;      ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.417 ;      ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.269 ;      ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.488 ;      ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.436 ;      ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.384 ;      ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.269 ;      ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.269 ;      ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.288 ;      ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.447 ;      ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.417 ;      ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.850 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.069 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.017 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.965 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.850 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.850 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.869 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.028 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.998 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.850 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.069 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.017 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.965 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.850 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.850 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.869 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.028 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.998 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 4.269     ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.488     ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.436     ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.384     ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.269     ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.269     ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.288     ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.447     ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.417     ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.269     ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.488     ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.436     ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.384     ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.269     ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.269     ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.288     ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.447     ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.417     ;           ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.850     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.069     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.017     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.965     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.850     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.850     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.869     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.028     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.998     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.850     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.069     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.017     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.965     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.850     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.850     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.869     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.028     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.998     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[0]       ; 4.269     ;           ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.488     ;           ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.436     ;           ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.384     ;           ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.269     ;           ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.269     ;           ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.288     ;           ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.447     ;           ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.417     ;           ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 4.269     ;           ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 4.488     ;           ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 4.436     ;           ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.384     ;           ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.269     ;           ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.269     ;           ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 4.288     ;           ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 4.447     ;           ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 4.417     ;           ; Fall       ; A[0]            ;
; D[*]      ; SLTSL_n    ; 5.850     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.069     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.017     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.965     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.850     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.850     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.869     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.028     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.998     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.850     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.069     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 6.017     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 5.965     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.850     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.850     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.869     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 6.028     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 5.998     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+--------+---------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack ; -0.022 ; -4.901  ; N/A      ; N/A     ; -1.469              ;
;  A[0]            ; -0.022 ; -0.493  ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; 0.074  ; -4.901  ; N/A      ; N/A     ; -1.469              ;
;  s_SRAM_ADDR[4]  ; N/A    ; N/A     ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; -0.022 ; -33.904 ; 0.0      ; 0.0     ; -46.93              ;
;  A[0]            ; -0.022 ; -11.660 ; N/A      ; N/A     ; -35.685             ;
;  SLTSL_n         ; 0.000  ; -33.727 ; N/A      ; N/A     ; -11.245             ;
;  s_SRAM_ADDR[4]  ; N/A    ; N/A     ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+----------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+----------------+-------+-------+------------+-----------------+
; A[*]         ; A[0]           ; 6.046 ; 6.046 ; Rise       ; A[0]            ;
;  A[0]        ; A[0]           ; 0.522 ; 0.522 ; Rise       ; A[0]            ;
;  A[1]        ; A[0]           ; 5.132 ; 5.132 ; Rise       ; A[0]            ;
;  A[2]        ; A[0]           ; 5.312 ; 5.312 ; Rise       ; A[0]            ;
;  A[3]        ; A[0]           ; 5.528 ; 5.528 ; Rise       ; A[0]            ;
;  A[4]        ; A[0]           ; 6.046 ; 6.046 ; Rise       ; A[0]            ;
;  A[5]        ; A[0]           ; 5.491 ; 5.491 ; Rise       ; A[0]            ;
;  A[6]        ; A[0]           ; 4.926 ; 4.926 ; Rise       ; A[0]            ;
;  A[7]        ; A[0]           ; 5.703 ; 5.703 ; Rise       ; A[0]            ;
; D[*]         ; A[0]           ; 1.818 ; 1.818 ; Rise       ; A[0]            ;
;  D[0]        ; A[0]           ; 1.300 ; 1.300 ; Rise       ; A[0]            ;
;  D[1]        ; A[0]           ; 1.340 ; 1.340 ; Rise       ; A[0]            ;
;  D[2]        ; A[0]           ; 1.818 ; 1.818 ; Rise       ; A[0]            ;
;  D[3]        ; A[0]           ; 0.280 ; 0.280 ; Rise       ; A[0]            ;
;  D[4]        ; A[0]           ; 0.384 ; 0.384 ; Rise       ; A[0]            ;
;  D[5]        ; A[0]           ; 0.401 ; 0.401 ; Rise       ; A[0]            ;
;  D[6]        ; A[0]           ; 1.452 ; 1.452 ; Rise       ; A[0]            ;
;  D[7]        ; A[0]           ; 0.534 ; 0.534 ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]           ; 3.932 ; 3.932 ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]           ; 3.932 ; 3.932 ; Rise       ; A[0]            ;
; A[*]         ; SLTSL_n        ; 2.723 ; 2.723 ; Rise       ; SLTSL_n         ;
;  A[0]        ; SLTSL_n        ; 0.426 ; 0.426 ; Rise       ; SLTSL_n         ;
;  A[1]        ; SLTSL_n        ; 2.678 ; 2.678 ; Rise       ; SLTSL_n         ;
;  A[2]        ; SLTSL_n        ; 2.360 ; 2.360 ; Rise       ; SLTSL_n         ;
;  A[3]        ; SLTSL_n        ; 2.649 ; 2.649 ; Rise       ; SLTSL_n         ;
;  A[4]        ; SLTSL_n        ; 2.558 ; 2.558 ; Rise       ; SLTSL_n         ;
;  A[5]        ; SLTSL_n        ; 2.120 ; 2.120 ; Rise       ; SLTSL_n         ;
;  A[6]        ; SLTSL_n        ; 2.476 ; 2.476 ; Rise       ; SLTSL_n         ;
;  A[7]        ; SLTSL_n        ; 2.723 ; 2.723 ; Rise       ; SLTSL_n         ;
;  A[8]        ; SLTSL_n        ; 2.131 ; 2.131 ; Rise       ; SLTSL_n         ;
;  A[9]        ; SLTSL_n        ; 2.077 ; 2.077 ; Rise       ; SLTSL_n         ;
;  A[10]       ; SLTSL_n        ; 2.620 ; 2.620 ; Rise       ; SLTSL_n         ;
;  A[11]       ; SLTSL_n        ; 2.596 ; 2.596 ; Rise       ; SLTSL_n         ;
;  A[12]       ; SLTSL_n        ; 2.021 ; 2.021 ; Rise       ; SLTSL_n         ;
;  A[13]       ; SLTSL_n        ; 2.556 ; 2.556 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n        ; 1.250 ; 1.250 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n        ; 0.981 ; 0.981 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n        ; 0.714 ; 0.714 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n        ; 0.344 ; 0.344 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n        ; 0.622 ; 0.622 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n        ; 1.097 ; 1.097 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n        ; 0.774 ; 0.774 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n        ; 0.792 ; 0.792 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n        ; 0.363 ; 0.363 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n        ; 0.337 ; 0.337 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n        ; 0.425 ; 0.425 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n        ; 1.016 ; 1.016 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n        ; 0.796 ; 0.796 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n        ; 0.918 ; 0.918 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n        ; 0.609 ; 0.609 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n        ; 0.946 ; 0.946 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n        ; 1.250 ; 1.250 ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n        ; 2.307 ; 2.307 ; Rise       ; SLTSL_n         ;
; D[*]         ; s_SRAM_ADDR[4] ; 7.382 ; 7.382 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; 7.068 ; 7.068 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; 7.382 ; 7.382 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; 6.651 ; 6.651 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; 5.859 ; 5.859 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; 5.994 ; 5.994 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; 6.401 ; 6.401 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; 6.534 ; 6.534 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; 6.539 ; 6.539 ; Rise       ; s_SRAM_ADDR[4]  ;
; D[*]         ; s_SRAM_ADDR[4] ; 6.954 ; 6.954 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; 6.854 ; 6.854 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; 6.954 ; 6.954 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; 6.835 ; 6.835 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; 5.495 ; 5.495 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; 6.004 ; 6.004 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; 6.483 ; 6.483 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; 6.581 ; 6.581 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; 6.733 ; 6.733 ; Fall       ; s_SRAM_ADDR[4]  ;
+--------------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+--------------+----------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+----------------+--------+--------+------------+-----------------+
; A[*]         ; A[0]           ; 0.493  ; 0.493  ; Rise       ; A[0]            ;
;  A[0]        ; A[0]           ; 0.493  ; 0.493  ; Rise       ; A[0]            ;
;  A[1]        ; A[0]           ; -1.282 ; -1.282 ; Rise       ; A[0]            ;
;  A[2]        ; A[0]           ; -1.767 ; -1.767 ; Rise       ; A[0]            ;
;  A[3]        ; A[0]           ; -2.087 ; -2.087 ; Rise       ; A[0]            ;
;  A[4]        ; A[0]           ; -2.104 ; -2.104 ; Rise       ; A[0]            ;
;  A[5]        ; A[0]           ; -2.080 ; -2.080 ; Rise       ; A[0]            ;
;  A[6]        ; A[0]           ; -1.604 ; -1.604 ; Rise       ; A[0]            ;
;  A[7]        ; A[0]           ; -2.146 ; -2.146 ; Rise       ; A[0]            ;
; D[*]         ; A[0]           ; 0.617  ; 0.617  ; Rise       ; A[0]            ;
;  D[0]        ; A[0]           ; -0.116 ; -0.116 ; Rise       ; A[0]            ;
;  D[1]        ; A[0]           ; -0.361 ; -0.361 ; Rise       ; A[0]            ;
;  D[2]        ; A[0]           ; -0.796 ; -0.796 ; Rise       ; A[0]            ;
;  D[3]        ; A[0]           ; 0.617  ; 0.617  ; Rise       ; A[0]            ;
;  D[4]        ; A[0]           ; 0.130  ; 0.130  ; Rise       ; A[0]            ;
;  D[5]        ; A[0]           ; -0.048 ; -0.048 ; Rise       ; A[0]            ;
;  D[6]        ; A[0]           ; -0.836 ; -0.836 ; Rise       ; A[0]            ;
;  D[7]        ; A[0]           ; -0.286 ; -0.286 ; Rise       ; A[0]            ;
; KEY[*]       ; A[0]           ; -1.708 ; -1.708 ; Rise       ; A[0]            ;
;  KEY[0]      ; A[0]           ; -1.708 ; -1.708 ; Rise       ; A[0]            ;
; A[*]         ; SLTSL_n        ; 0.570  ; 0.570  ; Rise       ; SLTSL_n         ;
;  A[0]        ; SLTSL_n        ; 0.570  ; 0.570  ; Rise       ; SLTSL_n         ;
;  A[1]        ; SLTSL_n        ; -0.928 ; -0.928 ; Rise       ; SLTSL_n         ;
;  A[2]        ; SLTSL_n        ; -0.852 ; -0.852 ; Rise       ; SLTSL_n         ;
;  A[3]        ; SLTSL_n        ; -0.873 ; -0.873 ; Rise       ; SLTSL_n         ;
;  A[4]        ; SLTSL_n        ; -0.907 ; -0.907 ; Rise       ; SLTSL_n         ;
;  A[5]        ; SLTSL_n        ; -0.704 ; -0.704 ; Rise       ; SLTSL_n         ;
;  A[6]        ; SLTSL_n        ; -0.837 ; -0.837 ; Rise       ; SLTSL_n         ;
;  A[7]        ; SLTSL_n        ; -1.001 ; -1.001 ; Rise       ; SLTSL_n         ;
;  A[8]        ; SLTSL_n        ; -0.692 ; -0.692 ; Rise       ; SLTSL_n         ;
;  A[9]        ; SLTSL_n        ; -0.589 ; -0.589 ; Rise       ; SLTSL_n         ;
;  A[10]       ; SLTSL_n        ; -0.965 ; -0.965 ; Rise       ; SLTSL_n         ;
;  A[11]       ; SLTSL_n        ; -0.960 ; -0.960 ; Rise       ; SLTSL_n         ;
;  A[12]       ; SLTSL_n        ; -0.716 ; -0.716 ; Rise       ; SLTSL_n         ;
;  A[13]       ; SLTSL_n        ; -0.956 ; -0.956 ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n        ; -0.044 ; -0.044 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n        ; -0.274 ; -0.274 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n        ; -0.241 ; -0.241 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n        ; -0.056 ; -0.056 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n        ; -0.196 ; -0.196 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n        ; -0.423 ; -0.423 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n        ; -0.253 ; -0.253 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n        ; -0.219 ; -0.219 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n        ; -0.067 ; -0.067 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n        ; -0.044 ; -0.044 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n        ; -0.128 ; -0.128 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n        ; -0.286 ; -0.286 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n        ; -0.251 ; -0.251 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n        ; -0.303 ; -0.303 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n        ; -0.171 ; -0.171 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n        ; -0.259 ; -0.259 ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n        ; -0.401 ; -0.401 ; Rise       ; SLTSL_n         ;
; WR_n         ; SLTSL_n        ; -0.997 ; -0.997 ; Rise       ; SLTSL_n         ;
; D[*]         ; s_SRAM_ADDR[4] ; -2.356 ; -2.356 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; -3.060 ; -3.060 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; -3.049 ; -3.049 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; -2.860 ; -2.860 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; -2.356 ; -2.356 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; -2.515 ; -2.515 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; -2.723 ; -2.723 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; -2.750 ; -2.750 ; Rise       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; -2.744 ; -2.744 ; Rise       ; s_SRAM_ADDR[4]  ;
; D[*]         ; s_SRAM_ADDR[4] ; -2.319 ; -2.319 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[0]        ; s_SRAM_ADDR[4] ; -2.910 ; -2.910 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[1]        ; s_SRAM_ADDR[4] ; -2.978 ; -2.978 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[2]        ; s_SRAM_ADDR[4] ; -2.937 ; -2.937 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[3]        ; s_SRAM_ADDR[4] ; -2.319 ; -2.319 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[4]        ; s_SRAM_ADDR[4] ; -2.519 ; -2.519 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[5]        ; s_SRAM_ADDR[4] ; -2.771 ; -2.771 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[6]        ; s_SRAM_ADDR[4] ; -2.680 ; -2.680 ; Fall       ; s_SRAM_ADDR[4]  ;
;  D[7]        ; s_SRAM_ADDR[4] ; -2.750 ; -2.750 ; Fall       ; s_SRAM_ADDR[4]  ;
+--------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]           ; 9.810  ; 9.810  ; Rise       ; A[0]            ;
; D[*]           ; A[0]           ; 15.781 ; 15.781 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]           ; 15.352 ; 15.352 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]           ; 15.508 ; 15.508 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]           ; 14.976 ; 14.976 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]           ; 15.781 ; 15.781 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]           ; 15.044 ; 15.044 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]           ; 14.649 ; 14.649 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]           ; 13.900 ; 13.900 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]           ; 13.902 ; 13.902 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]           ; 14.242 ; 14.242 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]           ; 13.213 ; 13.213 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]           ; 12.924 ; 12.924 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]           ; 13.470 ; 13.470 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]           ; 14.242 ; 14.242 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]           ; 13.459 ; 13.459 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]           ; 13.588 ; 13.588 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]           ; 14.137 ; 14.137 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]           ; 13.956 ; 13.956 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]           ; 9.810  ; 9.810  ; Fall       ; A[0]            ;
; D[*]           ; A[0]           ; 15.304 ; 15.304 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]           ; 13.412 ; 13.412 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]           ; 14.372 ; 14.372 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]           ; 14.515 ; 14.515 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]           ; 15.304 ; 15.304 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]           ; 13.632 ; 13.632 ; Fall       ; A[0]            ;
; BUSDIR_n       ; SLTSL_n        ; 12.474 ; 12.474 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 17.298 ; 17.298 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 17.298 ; 17.298 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 16.402 ; 16.402 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 16.777 ; 16.777 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 16.203 ; 16.203 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 15.530 ; 15.530 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 14.968 ; 14.968 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 14.294 ; 14.294 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 14.870 ; 14.870 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n        ; 13.938 ; 13.938 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n        ; 13.500 ; 13.500 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n        ; 13.546 ; 13.546 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n        ; 13.781 ; 13.781 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n        ; 13.938 ; 13.938 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n        ; 13.562 ; 13.562 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n        ; 13.567 ; 13.567 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n        ; 13.586 ; 13.586 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n        ; 14.382 ; 14.382 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n        ; 14.086 ; 14.086 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n        ; 14.050 ; 14.050 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n        ; 14.050 ; 14.050 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n        ; 14.040 ; 14.040 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n        ; 14.057 ; 14.057 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n        ; 14.366 ; 14.366 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n        ; 14.382 ; 14.382 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 10.363 ; 10.363 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 10.363 ; 10.363 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n        ; 12.779 ; 12.779 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n        ; 11.974 ; 11.974 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n        ; 10.990 ; 10.990 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n        ; 11.773 ; 11.773 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n        ; 11.104 ; 11.104 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n        ; 10.146 ; 10.146 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n        ; 10.377 ; 10.377 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n        ; 10.169 ; 10.169 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n        ; 11.996 ; 11.996 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n        ; 12.292 ; 12.292 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n        ; 10.105 ; 10.105 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n        ; 11.979 ; 11.979 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n        ; 12.779 ; 12.779 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n        ; 11.087 ; 11.087 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n        ; 11.879 ; 11.879 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n        ; 10.968 ; 10.968 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n        ; 11.763 ; 11.763 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n        ; 11.091 ; 11.091 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 8.560  ; 8.560  ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n        ; 12.474 ; 12.474 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 14.968 ; 14.968 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 14.420 ; 14.420 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 14.868 ; 14.868 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 14.883 ; 14.883 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 14.558 ; 14.558 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 13.867 ; 13.867 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 14.968 ; 14.968 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 14.029 ; 14.029 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 14.141 ; 14.141 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 10.363 ; 10.363 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 10.363 ; 10.363 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 8.560  ; 8.560  ; Fall       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ; 5.053  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ; 5.053  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 8.634  ; 8.634  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[0]    ; s_SRAM_ADDR[4] ; 6.749  ; 6.749  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[1]    ; s_SRAM_ADDR[4] ; 6.604  ; 6.604  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[2]    ; s_SRAM_ADDR[4] ; 6.488  ; 6.488  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[3]    ; s_SRAM_ADDR[4] ; 8.634  ; 8.634  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[4]    ; s_SRAM_ADDR[4] ; 7.961  ; 7.961  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[5]    ; s_SRAM_ADDR[4] ; 7.899  ; 7.899  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[6]    ; s_SRAM_ADDR[4] ; 7.334  ; 7.334  ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[7]    ; s_SRAM_ADDR[4] ; 6.322  ; 6.322  ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ; 5.350  ;        ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ;        ; 5.638  ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ;        ; 5.053  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ;        ; 5.053  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 8.714  ; 8.714  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[8]    ; s_SRAM_ADDR[4] ; 6.278  ; 6.278  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[9]    ; s_SRAM_ADDR[4] ; 6.454  ; 6.454  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[10]   ; s_SRAM_ADDR[4] ; 6.237  ; 6.237  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[11]   ; s_SRAM_ADDR[4] ; 8.714  ; 8.714  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[12]   ; s_SRAM_ADDR[4] ; 7.875  ; 7.875  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[13]   ; s_SRAM_ADDR[4] ; 8.144  ; 8.144  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[14]   ; s_SRAM_ADDR[4] ; 7.944  ; 7.944  ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[15]   ; s_SRAM_ADDR[4] ; 6.562  ; 6.562  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ;        ; 5.350  ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ; 5.638  ;        ; Fall       ; s_SRAM_ADDR[4]  ;
+----------------+----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]           ; 4.094 ; 4.094 ; Rise       ; A[0]            ;
; D[*]           ; A[0]           ; 5.263 ; 5.263 ; Rise       ; A[0]            ;
;  D[0]          ; A[0]           ; 5.486 ; 5.486 ; Rise       ; A[0]            ;
;  D[1]          ; A[0]           ; 5.614 ; 5.614 ; Rise       ; A[0]            ;
;  D[2]          ; A[0]           ; 5.571 ; 5.571 ; Rise       ; A[0]            ;
;  D[3]          ; A[0]           ; 5.419 ; 5.419 ; Rise       ; A[0]            ;
;  D[4]          ; A[0]           ; 5.263 ; 5.263 ; Rise       ; A[0]            ;
;  D[5]          ; A[0]           ; 6.771 ; 6.771 ; Rise       ; A[0]            ;
;  D[6]          ; A[0]           ; 6.509 ; 6.509 ; Rise       ; A[0]            ;
;  D[7]          ; A[0]           ; 6.514 ; 6.514 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]           ; 6.182 ; 6.182 ; Rise       ; A[0]            ;
;  LEDR[0]       ; A[0]           ; 6.341 ; 6.341 ; Rise       ; A[0]            ;
;  LEDR[1]       ; A[0]           ; 6.182 ; 6.182 ; Rise       ; A[0]            ;
;  LEDR[2]       ; A[0]           ; 6.386 ; 6.386 ; Rise       ; A[0]            ;
;  LEDR[3]       ; A[0]           ; 6.671 ; 6.671 ; Rise       ; A[0]            ;
;  LEDR[4]       ; A[0]           ; 6.452 ; 6.452 ; Rise       ; A[0]            ;
;  LEDR[5]       ; A[0]           ; 6.449 ; 6.449 ; Rise       ; A[0]            ;
;  LEDR[6]       ; A[0]           ; 6.610 ; 6.610 ; Rise       ; A[0]            ;
;  LEDR[7]       ; A[0]           ; 6.627 ; 6.627 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]           ; 4.094 ; 4.094 ; Fall       ; A[0]            ;
; D[*]           ; A[0]           ; 5.263 ; 5.263 ; Fall       ; A[0]            ;
;  D[0]          ; A[0]           ; 5.486 ; 5.486 ; Fall       ; A[0]            ;
;  D[1]          ; A[0]           ; 5.614 ; 5.614 ; Fall       ; A[0]            ;
;  D[2]          ; A[0]           ; 5.571 ; 5.571 ; Fall       ; A[0]            ;
;  D[3]          ; A[0]           ; 5.419 ; 5.419 ; Fall       ; A[0]            ;
;  D[4]          ; A[0]           ; 5.263 ; 5.263 ; Fall       ; A[0]            ;
; BUSDIR_n       ; SLTSL_n        ; 5.575 ; 5.575 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 5.406 ; 5.406 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 5.406 ; 5.406 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 5.650 ; 5.650 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 6.123 ; 6.123 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 5.412 ; 5.412 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 5.824 ; 5.824 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 6.502 ; 6.502 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 6.177 ; 6.177 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 6.235 ; 6.235 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n        ; 6.019 ; 6.019 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n        ; 6.019 ; 6.019 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n        ; 6.044 ; 6.044 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n        ; 6.139 ; 6.139 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n        ; 6.160 ; 6.160 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n        ; 6.081 ; 6.081 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n        ; 6.083 ; 6.083 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n        ; 6.086 ; 6.086 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n        ; 5.940 ; 5.940 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n        ; 5.981 ; 5.981 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n        ; 5.943 ; 5.943 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n        ; 5.943 ; 5.943 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n        ; 5.940 ; 5.940 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n        ; 5.958 ; 5.958 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n        ; 6.137 ; 6.137 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n        ; 6.149 ; 6.149 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 4.679 ; 4.679 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 4.679 ; 4.679 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n        ; 5.054 ; 5.054 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n        ; 5.901 ; 5.901 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n        ; 5.431 ; 5.431 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n        ; 5.744 ; 5.744 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n        ; 5.455 ; 5.455 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n        ; 5.095 ; 5.095 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n        ; 5.204 ; 5.204 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n        ; 5.109 ; 5.109 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n        ; 5.780 ; 5.780 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n        ; 5.950 ; 5.950 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n        ; 5.054 ; 5.054 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n        ; 5.800 ; 5.800 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n        ; 6.098 ; 6.098 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n        ; 5.455 ; 5.455 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n        ; 5.858 ; 5.858 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n        ; 5.410 ; 5.410 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n        ; 5.734 ; 5.734 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n        ; 5.444 ; 5.444 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 4.028 ; 4.028 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n        ; 5.575 ; 5.575 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n        ; 5.406 ; 5.406 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n        ; 5.406 ; 5.406 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n        ; 5.650 ; 5.650 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n        ; 6.123 ; 6.123 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n        ; 5.412 ; 5.412 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n        ; 5.824 ; 5.824 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n        ; 6.502 ; 6.502 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n        ; 6.177 ; 6.177 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n        ; 6.235 ; 6.235 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n        ; 4.679 ; 4.679 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n        ; 4.679 ; 4.679 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n        ; 4.028 ; 4.028 ; Fall       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ; 2.348 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ; 2.348 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 3.319 ; 3.319 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[0]    ; s_SRAM_ADDR[4] ; 3.473 ; 3.473 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[1]    ; s_SRAM_ADDR[4] ; 3.429 ; 3.429 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[2]    ; s_SRAM_ADDR[4] ; 3.378 ; 3.378 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[3]    ; s_SRAM_ADDR[4] ; 4.257 ; 4.257 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[4]    ; s_SRAM_ADDR[4] ; 4.012 ; 4.012 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[5]    ; s_SRAM_ADDR[4] ; 3.975 ; 3.975 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[6]    ; s_SRAM_ADDR[4] ; 3.732 ; 3.732 ; Rise       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[7]    ; s_SRAM_ADDR[4] ; 3.319 ; 3.319 ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ; 2.450 ;       ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ;       ; 2.556 ; Rise       ; s_SRAM_ADDR[4]  ;
; SRAM_ADDR[*]   ; s_SRAM_ADDR[4] ;       ; 2.348 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_ADDR[4]  ; s_SRAM_ADDR[4] ;       ; 2.348 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_DQ[*]     ; s_SRAM_ADDR[4] ; 3.256 ; 3.256 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[8]    ; s_SRAM_ADDR[4] ; 3.285 ; 3.285 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[9]    ; s_SRAM_ADDR[4] ; 3.352 ; 3.352 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[10]   ; s_SRAM_ADDR[4] ; 3.256 ; 3.256 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[11]   ; s_SRAM_ADDR[4] ; 4.250 ; 4.250 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[12]   ; s_SRAM_ADDR[4] ; 3.959 ; 3.959 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[13]   ; s_SRAM_ADDR[4] ; 4.055 ; 4.055 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[14]   ; s_SRAM_ADDR[4] ; 3.971 ; 3.971 ; Fall       ; s_SRAM_ADDR[4]  ;
;  SRAM_DQ[15]   ; s_SRAM_ADDR[4] ; 3.388 ; 3.388 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_LB_N      ; s_SRAM_ADDR[4] ;       ; 2.450 ; Fall       ; s_SRAM_ADDR[4]  ;
; SRAM_UB_N      ; s_SRAM_ADDR[4] ; 2.556 ;       ; Fall       ; s_SRAM_ADDR[4]  ;
+----------------+----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 14.420 ; 14.420 ;        ;
; A[1]       ; D[0]        ; 16.205 ; 15.566 ; 15.566 ; 16.205 ;
; A[1]       ; D[1]        ; 16.653 ; 16.507 ; 16.507 ; 16.653 ;
; A[1]       ; D[2]        ; 16.668 ; 16.650 ; 16.650 ; 16.668 ;
; A[1]       ; D[3]        ; 17.439 ; 17.439 ; 17.439 ; 17.439 ;
; A[1]       ; D[4]        ; 15.767 ; 15.767 ; 15.767 ; 15.767 ;
; A[1]       ; D[5]        ; 14.251 ; 14.251 ; 14.251 ; 14.251 ;
; A[1]       ; D[6]        ; 14.634 ; 14.634 ; 14.634 ; 14.634 ;
; A[1]       ; D[7]        ; 14.591 ; 14.591 ; 14.591 ; 14.591 ;
; A[2]       ; BUSDIR_n    ;        ; 15.108 ; 15.108 ;        ;
; A[2]       ; D[0]        ; 17.528 ; 18.167 ; 18.167 ; 17.528 ;
; A[2]       ; D[1]        ; 17.665 ; 18.615 ; 18.615 ; 17.665 ;
; A[2]       ; D[2]        ; 17.978 ; 18.630 ; 18.630 ; 17.978 ;
; A[2]       ; D[3]        ; 17.518 ; 18.305 ; 18.305 ; 17.518 ;
; A[2]       ; D[4]        ; 17.025 ; 17.540 ; 17.540 ; 17.025 ;
; A[2]       ; D[5]        ; 16.174 ; 14.939 ; 14.939 ; 16.174 ;
; A[2]       ; D[6]        ; 15.322 ; 15.322 ; 15.322 ; 15.322 ;
; A[2]       ; D[7]        ; 15.588 ; 15.279 ; 15.279 ; 15.588 ;
; A[3]       ; BUSDIR_n    ; 15.068 ; 15.324 ; 15.324 ; 15.068 ;
; A[3]       ; D[0]        ; 17.744 ; 18.383 ; 18.383 ; 17.744 ;
; A[3]       ; D[1]        ; 17.881 ; 18.831 ; 18.831 ; 17.881 ;
; A[3]       ; D[2]        ; 18.194 ; 18.846 ; 18.846 ; 18.194 ;
; A[3]       ; D[3]        ; 17.734 ; 18.521 ; 18.521 ; 17.734 ;
; A[3]       ; D[4]        ; 17.241 ; 17.756 ; 17.756 ; 17.241 ;
; A[3]       ; D[5]        ; 16.390 ; 15.155 ; 15.155 ; 16.390 ;
; A[3]       ; D[6]        ; 15.538 ; 15.538 ; 15.538 ; 15.538 ;
; A[3]       ; D[7]        ; 15.804 ; 15.495 ; 15.495 ; 15.804 ;
; A[4]       ; BUSDIR_n    ;        ; 15.842 ; 15.842 ;        ;
; A[4]       ; D[0]        ; 18.262 ; 18.901 ; 18.901 ; 18.262 ;
; A[4]       ; D[1]        ; 18.399 ; 19.349 ; 19.349 ; 18.399 ;
; A[4]       ; D[2]        ; 18.712 ; 19.364 ; 19.364 ; 18.712 ;
; A[4]       ; D[3]        ; 18.252 ; 19.039 ; 19.039 ; 18.252 ;
; A[4]       ; D[4]        ; 17.759 ; 18.274 ; 18.274 ; 17.759 ;
; A[4]       ; D[5]        ; 16.908 ; 15.673 ; 15.673 ; 16.908 ;
; A[4]       ; D[6]        ; 16.056 ; 16.056 ; 16.056 ; 16.056 ;
; A[4]       ; D[7]        ; 16.322 ; 16.013 ; 16.013 ; 16.322 ;
; A[5]       ; BUSDIR_n    ; 14.779 ; 14.938 ; 14.938 ; 14.779 ;
; A[5]       ; D[0]        ; 17.358 ; 17.997 ; 17.997 ; 17.358 ;
; A[5]       ; D[1]        ; 17.495 ; 18.445 ; 18.445 ; 17.495 ;
; A[5]       ; D[2]        ; 17.808 ; 18.460 ; 18.460 ; 17.808 ;
; A[5]       ; D[3]        ; 17.627 ; 18.135 ; 18.135 ; 17.627 ;
; A[5]       ; D[4]        ; 16.855 ; 17.370 ; 17.370 ; 16.855 ;
; A[5]       ; D[5]        ; 16.004 ; 14.769 ; 14.769 ; 16.004 ;
; A[5]       ; D[6]        ; 15.152 ; 15.152 ; 15.152 ; 15.152 ;
; A[5]       ; D[7]        ; 15.418 ; 15.109 ; 15.109 ; 15.418 ;
; A[6]       ; BUSDIR_n    ;        ; 14.722 ; 14.722 ;        ;
; A[6]       ; D[0]        ; 17.142 ; 17.781 ; 17.781 ; 17.142 ;
; A[6]       ; D[1]        ; 17.279 ; 18.229 ; 18.229 ; 17.279 ;
; A[6]       ; D[2]        ; 17.592 ; 18.244 ; 18.244 ; 17.592 ;
; A[6]       ; D[3]        ; 17.132 ; 17.919 ; 17.919 ; 17.132 ;
; A[6]       ; D[4]        ; 16.639 ; 17.154 ; 17.154 ; 16.639 ;
; A[6]       ; D[5]        ; 15.788 ; 14.553 ; 14.553 ; 15.788 ;
; A[6]       ; D[6]        ; 14.936 ; 14.936 ; 14.936 ; 14.936 ;
; A[6]       ; D[7]        ; 15.202 ; 14.893 ; 14.893 ; 15.202 ;
; A[7]       ; BUSDIR_n    ; 14.991 ; 15.168 ; 15.168 ; 14.991 ;
; A[7]       ; D[0]        ; 17.588 ; 18.227 ; 18.227 ; 17.588 ;
; A[7]       ; D[1]        ; 17.725 ; 18.675 ; 18.675 ; 17.725 ;
; A[7]       ; D[2]        ; 18.038 ; 18.690 ; 18.690 ; 18.038 ;
; A[7]       ; D[3]        ; 17.578 ; 18.365 ; 18.365 ; 17.578 ;
; A[7]       ; D[4]        ; 17.085 ; 17.600 ; 17.600 ; 17.085 ;
; A[7]       ; D[5]        ; 16.234 ; 14.999 ; 14.999 ; 16.234 ;
; A[7]       ; D[6]        ; 15.382 ; 15.382 ; 15.382 ; 15.382 ;
; A[7]       ; D[7]        ; 15.648 ; 15.339 ; 15.339 ; 15.648 ;
; D[0]       ; HEX2[0]     ; 13.513 ; 13.513 ; 13.513 ; 13.513 ;
; D[0]       ; HEX2[1]     ; 13.783 ; 13.783 ; 13.783 ; 13.783 ;
; D[0]       ; HEX2[2]     ;        ; 14.100 ; 14.100 ;        ;
; D[0]       ; HEX2[3]     ; 13.255 ; 13.255 ; 13.255 ; 13.255 ;
; D[0]       ; HEX2[4]     ; 12.719 ;        ;        ; 12.719 ;
; D[0]       ; HEX2[5]     ; 13.931 ;        ;        ; 13.931 ;
; D[0]       ; HEX2[6]     ; 14.212 ; 14.212 ; 14.212 ; 14.212 ;
; D[1]       ; HEX2[0]     ; 12.900 ; 12.900 ; 12.900 ; 12.900 ;
; D[1]       ; HEX2[1]     ; 13.169 ; 13.169 ; 13.169 ; 13.169 ;
; D[1]       ; HEX2[2]     ; 13.482 ;        ;        ; 13.482 ;
; D[1]       ; HEX2[3]     ; 13.837 ; 13.837 ; 13.837 ; 13.837 ;
; D[1]       ; HEX2[4]     ;        ; 13.269 ; 13.269 ;        ;
; D[1]       ; HEX2[5]     ; 13.312 ; 13.312 ; 13.312 ; 13.312 ;
; D[1]       ; HEX2[6]     ; 13.582 ; 13.582 ; 13.582 ; 13.582 ;
; D[2]       ; HEX2[0]     ; 14.080 ; 14.080 ; 14.080 ; 14.080 ;
; D[2]       ; HEX2[1]     ; 14.351 ;        ;        ; 14.351 ;
; D[2]       ; HEX2[2]     ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; D[2]       ; HEX2[3]     ; 14.621 ; 14.621 ; 14.621 ; 14.621 ;
; D[2]       ; HEX2[4]     ; 13.894 ; 13.894 ; 13.894 ; 13.894 ;
; D[2]       ; HEX2[5]     ; 14.494 ; 14.494 ; 14.494 ; 14.494 ;
; D[2]       ; HEX2[6]     ; 14.778 ; 14.778 ; 14.778 ; 14.778 ;
; D[3]       ; HEX2[0]     ; 12.352 ; 12.352 ; 12.352 ; 12.352 ;
; D[3]       ; HEX2[1]     ; 12.622 ; 12.622 ; 12.622 ; 12.622 ;
; D[3]       ; HEX2[2]     ; 12.936 ; 12.936 ; 12.936 ; 12.936 ;
; D[3]       ; HEX2[3]     ; 12.969 ; 12.969 ; 12.969 ; 12.969 ;
; D[3]       ; HEX2[4]     ;        ; 12.584 ; 12.584 ;        ;
; D[3]       ; HEX2[5]     ; 12.768 ; 12.768 ; 12.768 ; 12.768 ;
; D[3]       ; HEX2[6]     ; 13.052 ; 13.052 ; 13.052 ; 13.052 ;
; D[4]       ; HEX3[0]     ; 13.391 ; 13.391 ; 13.391 ; 13.391 ;
; D[4]       ; HEX3[1]     ; 13.557 ; 13.557 ; 13.557 ; 13.557 ;
; D[4]       ; HEX3[2]     ;        ; 13.410 ; 13.410 ;        ;
; D[4]       ; HEX3[3]     ; 12.658 ; 12.658 ; 12.658 ; 12.658 ;
; D[4]       ; HEX3[4]     ; 12.649 ;        ;        ; 12.649 ;
; D[4]       ; HEX3[5]     ; 13.259 ;        ;        ; 13.259 ;
; D[4]       ; HEX3[6]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; D[5]       ; HEX3[0]     ; 13.455 ; 13.455 ; 13.455 ; 13.455 ;
; D[5]       ; HEX3[1]     ; 13.629 ; 13.629 ; 13.629 ; 13.629 ;
; D[5]       ; HEX3[2]     ; 13.509 ;        ;        ; 13.509 ;
; D[5]       ; HEX3[3]     ; 12.704 ; 12.704 ; 12.704 ; 12.704 ;
; D[5]       ; HEX3[4]     ;        ; 12.716 ; 12.716 ;        ;
; D[5]       ; HEX3[5]     ; 13.321 ; 13.321 ; 13.321 ; 13.321 ;
; D[5]       ; HEX3[6]     ; 13.763 ; 13.763 ; 13.763 ; 13.763 ;
; D[6]       ; HEX3[0]     ; 13.690 ; 13.690 ; 13.690 ; 13.690 ;
; D[6]       ; HEX3[1]     ; 13.865 ;        ;        ; 13.865 ;
; D[6]       ; HEX3[2]     ; 13.741 ; 13.741 ; 13.741 ; 13.741 ;
; D[6]       ; HEX3[3]     ; 12.951 ; 12.951 ; 12.951 ; 12.951 ;
; D[6]       ; HEX3[4]     ; 12.953 ; 12.953 ; 12.953 ; 12.953 ;
; D[6]       ; HEX3[5]     ; 13.557 ; 13.557 ; 13.557 ; 13.557 ;
; D[6]       ; HEX3[6]     ; 14.018 ; 14.018 ; 14.018 ; 14.018 ;
; D[7]       ; HEX3[0]     ; 13.827 ; 13.827 ; 13.827 ; 13.827 ;
; D[7]       ; HEX3[1]     ; 14.001 ; 14.001 ; 14.001 ; 14.001 ;
; D[7]       ; HEX3[2]     ; 13.882 ; 13.882 ; 13.882 ; 13.882 ;
; D[7]       ; HEX3[3]     ; 13.080 ; 13.080 ; 13.080 ; 13.080 ;
; D[7]       ; HEX3[4]     ;        ; 13.089 ; 13.089 ;        ;
; D[7]       ; HEX3[5]     ; 13.694 ; 13.694 ; 13.694 ; 13.694 ;
; D[7]       ; HEX3[6]     ; 14.139 ; 14.139 ; 14.139 ; 14.139 ;
; IORQ_n     ; BUSDIR_n    ; 13.130 ;        ;        ; 13.130 ;
; IORQ_n     ; D[0]        ; 15.662 ; 15.662 ; 15.662 ; 15.662 ;
; IORQ_n     ; D[1]        ; 16.305 ; 16.305 ; 16.305 ; 16.305 ;
; IORQ_n     ; D[2]        ; 16.448 ; 16.448 ; 16.448 ; 16.448 ;
; IORQ_n     ; D[3]        ; 17.253 ; 17.253 ; 17.253 ; 17.253 ;
; IORQ_n     ; D[4]        ; 15.882 ; 15.882 ; 15.882 ; 15.882 ;
; IORQ_n     ; D[5]        ; 12.142 ; 14.633 ; 14.633 ; 12.142 ;
; IORQ_n     ; D[6]        ; 12.525 ; 13.697 ; 13.697 ; 12.525 ;
; IORQ_n     ; D[7]        ; 12.482 ; 14.047 ; 14.047 ; 12.482 ;
; M1_n       ; D[0]        ; 16.122 ; 15.009 ; 15.009 ; 16.122 ;
; M1_n       ; D[1]        ; 16.242 ; 15.457 ; 15.457 ; 16.242 ;
; M1_n       ; D[2]        ; 14.723 ; 15.472 ; 15.472 ; 14.723 ;
; M1_n       ; D[3]        ; 16.309 ; 15.147 ; 15.147 ; 16.309 ;
; M1_n       ; D[4]        ; 13.794 ; 14.456 ; 14.456 ; 13.794 ;
; M1_n       ; D[5]        ; 15.557 ; 15.557 ; 15.557 ; 15.557 ;
; M1_n       ; D[6]        ; 14.618 ; 14.618 ; 14.618 ; 14.618 ;
; M1_n       ; D[7]        ; 14.730 ; 14.730 ; 14.730 ; 14.730 ;
; MREQ_n     ; D[0]        ; 14.307 ; 17.467 ; 17.467 ; 14.307 ;
; MREQ_n     ; D[1]        ; 14.755 ; 18.246 ; 18.246 ; 14.755 ;
; MREQ_n     ; D[2]        ; 14.770 ; 14.819 ; 14.819 ; 14.770 ;
; MREQ_n     ; D[3]        ; 14.445 ; 17.656 ; 17.656 ; 14.445 ;
; MREQ_n     ; D[4]        ; 13.754 ; 13.733 ; 13.733 ; 13.754 ;
; MREQ_n     ; D[5]        ; 14.855 ; 14.855 ; 14.855 ; 14.855 ;
; MREQ_n     ; D[6]        ; 13.916 ; 13.916 ; 13.916 ; 13.916 ;
; MREQ_n     ; D[7]        ; 14.028 ; 14.028 ; 14.028 ; 14.028 ;
; RD_n       ; BUSDIR_n    ; 13.126 ;        ;        ; 13.126 ;
; RD_n       ; D[0]        ; 15.658 ; 17.491 ; 17.491 ; 15.658 ;
; RD_n       ; D[1]        ; 16.301 ; 18.270 ; 18.270 ; 16.301 ;
; RD_n       ; D[2]        ; 16.444 ; 16.444 ; 16.444 ; 16.444 ;
; RD_n       ; D[3]        ; 17.249 ; 17.680 ; 17.680 ; 17.249 ;
; RD_n       ; D[4]        ; 15.878 ; 15.878 ; 15.878 ; 15.878 ;
; RD_n       ; D[5]        ; 15.119 ; 15.119 ; 15.119 ; 15.119 ;
; RD_n       ; D[6]        ; 14.180 ; 14.180 ; 14.180 ; 14.180 ;
; RD_n       ; D[7]        ; 14.292 ; 14.292 ; 14.292 ; 14.292 ;
; SW[9]      ; BUSDIR_n    ;        ; 10.753 ; 10.753 ;        ;
; SW[9]      ; D[0]        ; 11.823 ; 12.699 ; 12.699 ; 11.823 ;
; SW[9]      ; D[1]        ; 11.747 ; 13.147 ; 13.147 ; 11.747 ;
; SW[9]      ; D[2]        ; 12.410 ; 13.162 ; 13.162 ; 12.410 ;
; SW[9]      ; D[3]        ; 11.326 ; 12.837 ; 12.837 ; 11.326 ;
; SW[9]      ; D[4]        ; 11.484 ; 12.146 ; 12.146 ; 11.484 ;
; SW[9]      ; D[5]        ; 13.247 ; 13.247 ; 13.247 ; 13.247 ;
; SW[9]      ; D[6]        ; 12.308 ; 12.308 ; 12.308 ; 12.308 ;
; SW[9]      ; D[7]        ; 12.420 ; 12.420 ; 12.420 ; 12.420 ;
; SW[9]      ; LEDR[9]     ; 8.642  ;        ;        ; 8.642  ;
; SW[9]      ; SRAM_CE_N   ;        ; 6.839  ; 6.839  ;        ;
; WR_n       ; BUSDIR_n    ; 13.244 ;        ;        ; 13.244 ;
; WR_n       ; SRAM_WE_N   ; 10.906 ;        ;        ; 10.906 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 6.692 ; 6.692 ;       ;
; A[1]       ; D[0]        ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; A[1]       ; D[1]        ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; A[1]       ; D[2]        ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; A[1]       ; D[3]        ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; A[1]       ; D[4]        ; 6.867 ; 6.867 ; 6.867 ; 6.867 ;
; A[1]       ; D[5]        ; 6.886 ; 6.886 ; 6.886 ; 6.886 ;
; A[1]       ; D[6]        ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; A[1]       ; D[7]        ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; A[2]       ; BUSDIR_n    ;       ; 6.820 ; 6.820 ;       ;
; A[2]       ; D[0]        ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; A[2]       ; D[1]        ; 7.162 ; 7.162 ; 7.162 ; 7.162 ;
; A[2]       ; D[2]        ; 7.110 ; 7.110 ; 7.110 ; 7.110 ;
; A[2]       ; D[3]        ; 6.995 ; 6.995 ; 6.995 ; 6.995 ;
; A[2]       ; D[4]        ; 6.995 ; 6.995 ; 6.995 ; 6.995 ;
; A[2]       ; D[5]        ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; A[2]       ; D[6]        ; 7.173 ; 7.173 ; 7.173 ; 7.173 ;
; A[2]       ; D[7]        ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; A[3]       ; BUSDIR_n    ; 7.082 ; 7.191 ; 7.191 ; 7.082 ;
; A[3]       ; D[0]        ; 7.363 ; 7.363 ; 7.363 ; 7.363 ;
; A[3]       ; D[1]        ; 7.424 ; 7.424 ; 7.424 ; 7.424 ;
; A[3]       ; D[2]        ; 7.372 ; 7.372 ; 7.372 ; 7.372 ;
; A[3]       ; D[3]        ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; A[3]       ; D[4]        ; 7.257 ; 7.257 ; 7.257 ; 7.257 ;
; A[3]       ; D[5]        ; 7.276 ; 7.276 ; 7.276 ; 7.276 ;
; A[3]       ; D[6]        ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; A[3]       ; D[7]        ; 7.405 ; 7.405 ; 7.405 ; 7.405 ;
; A[4]       ; BUSDIR_n    ;       ; 7.157 ; 7.157 ;       ;
; A[4]       ; D[0]        ; 7.393 ; 7.393 ; 7.393 ; 7.393 ;
; A[4]       ; D[1]        ; 7.499 ; 7.499 ; 7.499 ; 7.499 ;
; A[4]       ; D[2]        ; 7.447 ; 7.447 ; 7.447 ; 7.447 ;
; A[4]       ; D[3]        ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; A[4]       ; D[4]        ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; A[4]       ; D[5]        ; 7.351 ; 7.351 ; 7.351 ; 7.351 ;
; A[4]       ; D[6]        ; 7.510 ; 7.510 ; 7.510 ; 7.510 ;
; A[4]       ; D[7]        ; 7.480 ; 7.480 ; 7.480 ; 7.480 ;
; A[5]       ; BUSDIR_n    ; 6.882 ; 6.937 ; 6.937 ; 6.882 ;
; A[5]       ; D[0]        ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; A[5]       ; D[1]        ; 7.224 ; 7.224 ; 7.224 ; 7.224 ;
; A[5]       ; D[2]        ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; A[5]       ; D[3]        ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; A[5]       ; D[4]        ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; A[5]       ; D[5]        ; 7.076 ; 7.076 ; 7.076 ; 7.076 ;
; A[5]       ; D[6]        ; 7.229 ; 7.235 ; 7.235 ; 7.229 ;
; A[5]       ; D[7]        ; 7.205 ; 7.205 ; 7.205 ; 7.205 ;
; A[6]       ; BUSDIR_n    ;       ; 6.657 ; 6.657 ;       ;
; A[6]       ; D[0]        ; 6.893 ; 6.893 ; 6.893 ; 6.893 ;
; A[6]       ; D[1]        ; 6.999 ; 6.999 ; 6.999 ; 6.999 ;
; A[6]       ; D[2]        ; 6.947 ; 6.947 ; 6.947 ; 6.947 ;
; A[6]       ; D[3]        ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; A[6]       ; D[4]        ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; A[6]       ; D[5]        ; 6.851 ; 6.851 ; 6.851 ; 6.851 ;
; A[6]       ; D[6]        ; 7.010 ; 7.010 ; 7.010 ; 7.010 ;
; A[6]       ; D[7]        ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; A[7]       ; BUSDIR_n    ; 6.948 ; 7.003 ; 7.003 ; 6.948 ;
; A[7]       ; D[0]        ; 7.236 ; 7.236 ; 7.236 ; 7.236 ;
; A[7]       ; D[1]        ; 7.290 ; 7.290 ; 7.290 ; 7.290 ;
; A[7]       ; D[2]        ; 7.238 ; 7.238 ; 7.238 ; 7.238 ;
; A[7]       ; D[3]        ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; A[7]       ; D[4]        ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; A[7]       ; D[5]        ; 7.142 ; 7.142 ; 7.142 ; 7.142 ;
; A[7]       ; D[6]        ; 7.295 ; 7.301 ; 7.301 ; 7.295 ;
; A[7]       ; D[7]        ; 7.271 ; 7.271 ; 7.271 ; 7.271 ;
; D[0]       ; HEX2[0]     ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; D[0]       ; HEX2[1]     ; 6.709 ; 6.709 ; 6.709 ; 6.709 ;
; D[0]       ; HEX2[2]     ;       ; 6.878 ; 6.878 ;       ;
; D[0]       ; HEX2[3]     ; 6.556 ; 6.556 ; 6.556 ; 6.556 ;
; D[0]       ; HEX2[4]     ; 6.325 ;       ;       ; 6.325 ;
; D[0]       ; HEX2[5]     ; 6.760 ;       ;       ; 6.760 ;
; D[0]       ; HEX2[6]     ; 6.864 ; 6.864 ; 6.864 ; 6.864 ;
; D[1]       ; HEX2[0]     ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; D[1]       ; HEX2[1]     ; 6.436 ; 6.436 ; 6.436 ; 6.436 ;
; D[1]       ; HEX2[2]     ; 6.603 ;       ;       ; 6.603 ;
; D[1]       ; HEX2[3]     ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; D[1]       ; HEX2[4]     ;       ; 6.483 ; 6.483 ;       ;
; D[1]       ; HEX2[5]     ; 6.483 ; 6.483 ; 6.483 ; 6.483 ;
; D[1]       ; HEX2[6]     ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; D[2]       ; HEX2[0]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; D[2]       ; HEX2[1]     ; 6.978 ;       ;       ; 6.978 ;
; D[2]       ; HEX2[2]     ; 7.147 ; 7.147 ; 7.147 ; 7.147 ;
; D[2]       ; HEX2[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; D[2]       ; HEX2[4]     ; 6.838 ; 6.838 ; 6.838 ; 6.838 ;
; D[2]       ; HEX2[5]     ; 7.028 ; 7.028 ; 7.028 ; 7.028 ;
; D[2]       ; HEX2[6]     ; 7.131 ; 7.131 ; 7.131 ; 7.131 ;
; D[3]       ; HEX2[0]     ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; D[3]       ; HEX2[1]     ; 6.180 ; 6.180 ; 6.180 ; 6.180 ;
; D[3]       ; HEX2[2]     ; 6.345 ; 6.345 ; 6.345 ; 6.345 ;
; D[3]       ; HEX2[3]     ; 6.350 ; 6.350 ; 6.350 ; 6.350 ;
; D[3]       ; HEX2[4]     ;       ; 6.187 ; 6.187 ;       ;
; D[3]       ; HEX2[5]     ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; D[3]       ; HEX2[6]     ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; D[4]       ; HEX3[0]     ; 6.505 ; 6.505 ; 6.505 ; 6.505 ;
; D[4]       ; HEX3[1]     ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; D[4]       ; HEX3[2]     ;       ; 6.603 ; 6.603 ;       ;
; D[4]       ; HEX3[3]     ; 6.235 ; 6.235 ; 6.235 ; 6.235 ;
; D[4]       ; HEX3[4]     ; 6.229 ;       ;       ; 6.229 ;
; D[4]       ; HEX3[5]     ; 6.466 ;       ;       ; 6.466 ;
; D[4]       ; HEX3[6]     ; 6.638 ; 6.638 ; 6.638 ; 6.638 ;
; D[5]       ; HEX3[0]     ; 6.601 ; 6.601 ; 6.601 ; 6.601 ;
; D[5]       ; HEX3[1]     ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; D[5]       ; HEX3[2]     ; 6.701 ;       ;       ; 6.701 ;
; D[5]       ; HEX3[3]     ; 6.314 ; 6.314 ; 6.314 ; 6.314 ;
; D[5]       ; HEX3[4]     ;       ; 6.322 ; 6.322 ;       ;
; D[5]       ; HEX3[5]     ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; D[5]       ; HEX3[6]     ; 6.716 ; 6.716 ; 6.716 ; 6.716 ;
; D[6]       ; HEX3[0]     ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; D[6]       ; HEX3[1]     ; 6.765 ;       ;       ; 6.765 ;
; D[6]       ; HEX3[2]     ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; D[6]       ; HEX3[3]     ; 6.360 ; 6.360 ; 6.360 ; 6.360 ;
; D[6]       ; HEX3[4]     ; 6.355 ; 6.355 ; 6.355 ; 6.355 ;
; D[6]       ; HEX3[5]     ; 6.593 ; 6.593 ; 6.593 ; 6.593 ;
; D[6]       ; HEX3[6]     ; 6.762 ; 6.762 ; 6.762 ; 6.762 ;
; D[7]       ; HEX3[0]     ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; D[7]       ; HEX3[1]     ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; D[7]       ; HEX3[2]     ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; D[7]       ; HEX3[3]     ; 6.420 ; 6.420 ; 6.420 ; 6.420 ;
; D[7]       ; HEX3[4]     ;       ; 6.425 ; 6.425 ;       ;
; D[7]       ; HEX3[5]     ; 6.662 ; 6.662 ; 6.662 ; 6.662 ;
; D[7]       ; HEX3[6]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; IORQ_n     ; BUSDIR_n    ; 6.267 ;       ;       ; 6.267 ;
; IORQ_n     ; D[0]        ; 6.248 ; 6.248 ; 6.248 ; 6.248 ;
; IORQ_n     ; D[1]        ; 6.196 ; 6.196 ; 6.196 ; 6.196 ;
; IORQ_n     ; D[2]        ; 6.144 ; 6.144 ; 6.144 ; 6.144 ;
; IORQ_n     ; D[3]        ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; IORQ_n     ; D[4]        ; 6.029 ; 6.029 ; 6.029 ; 6.029 ;
; IORQ_n     ; D[5]        ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; IORQ_n     ; D[6]        ; 6.207 ; 6.207 ; 6.207 ; 6.207 ;
; IORQ_n     ; D[7]        ; 6.177 ; 6.177 ; 6.177 ; 6.177 ;
; M1_n       ; D[0]        ; 7.012 ; 7.012 ; 7.012 ; 7.012 ;
; M1_n       ; D[1]        ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; M1_n       ; D[2]        ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; M1_n       ; D[3]        ; 6.793 ; 6.793 ; 6.793 ; 6.793 ;
; M1_n       ; D[4]        ; 6.767 ; 6.793 ; 6.793 ; 6.767 ;
; M1_n       ; D[5]        ; 6.812 ; 6.812 ; 6.812 ; 6.812 ;
; M1_n       ; D[6]        ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; M1_n       ; D[7]        ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; MREQ_n     ; D[0]        ; 6.565 ; 6.565 ; 6.565 ; 6.565 ;
; MREQ_n     ; D[1]        ; 6.513 ; 6.513 ; 6.513 ; 6.513 ;
; MREQ_n     ; D[2]        ; 6.461 ; 6.461 ; 6.461 ; 6.461 ;
; MREQ_n     ; D[3]        ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; MREQ_n     ; D[4]        ; 6.346 ; 6.346 ; 6.346 ; 6.346 ;
; MREQ_n     ; D[5]        ; 6.365 ; 6.365 ; 6.365 ; 6.365 ;
; MREQ_n     ; D[6]        ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; MREQ_n     ; D[7]        ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; RD_n       ; BUSDIR_n    ; 6.426 ;       ;       ; 6.426 ;
; RD_n       ; D[0]        ; 6.333 ; 6.333 ; 6.333 ; 6.333 ;
; RD_n       ; D[1]        ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; RD_n       ; D[2]        ; 6.229 ; 6.229 ; 6.229 ; 6.229 ;
; RD_n       ; D[3]        ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; RD_n       ; D[4]        ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; RD_n       ; D[5]        ; 6.133 ; 6.133 ; 6.133 ; 6.133 ;
; RD_n       ; D[6]        ; 6.292 ; 6.292 ; 6.292 ; 6.292 ;
; RD_n       ; D[7]        ; 6.262 ; 6.262 ; 6.262 ; 6.262 ;
; SW[9]      ; BUSDIR_n    ;       ; 4.727 ; 4.727 ;       ;
; SW[9]      ; D[0]        ; 4.558 ; 5.221 ; 5.221 ; 4.558 ;
; SW[9]      ; D[1]        ; 4.802 ; 5.169 ; 5.169 ; 4.802 ;
; SW[9]      ; D[2]        ; 5.117 ; 5.117 ; 5.117 ; 5.117 ;
; SW[9]      ; D[3]        ; 4.564 ; 5.002 ; 5.002 ; 4.564 ;
; SW[9]      ; D[4]        ; 4.976 ; 5.002 ; 5.002 ; 4.976 ;
; SW[9]      ; D[5]        ; 5.021 ; 5.021 ; 5.021 ; 5.021 ;
; SW[9]      ; D[6]        ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; SW[9]      ; D[7]        ; 5.150 ; 5.150 ; 5.150 ; 5.150 ;
; SW[9]      ; LEDR[9]     ; 3.831 ;       ;       ; 3.831 ;
; SW[9]      ; SRAM_CE_N   ;       ; 3.180 ; 3.180 ;       ;
; WR_n       ; BUSDIR_n    ; 6.444 ;       ;       ; 6.444 ;
; WR_n       ; SRAM_WE_N   ; 5.691 ;       ;       ; 5.691 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+----------------+----------+----------+----------+----------+----------+
; From Clock     ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------+----------+----------+----------+----------+
; A[0]           ; A[0]     ; 28       ; 28       ; 0        ; 0        ;
; A[0]           ; SLTSL_n  ; 1        ; 1        ; 0        ; 0        ;
; s_SRAM_ADDR[4] ; SLTSL_n  ; 8        ; 8        ; 0        ; 0        ;
+----------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+----------------+----------+----------+----------+----------+----------+
; From Clock     ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------+----------+----------+----------+----------+
; A[0]           ; A[0]     ; 28       ; 28       ; 0        ; 0        ;
; A[0]           ; SLTSL_n  ; 1        ; 1        ; 0        ; 0        ;
; s_SRAM_ADDR[4] ; SLTSL_n  ; 8        ; 8        ; 0        ; 0        ;
+----------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 46    ; 46   ;
; Unconstrained Input Port Paths  ; 509   ; 509  ;
; Unconstrained Output Ports      ; 84    ; 84   ;
; Unconstrained Output Port Paths ; 338   ; 338  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 23 21:50:02 2023
Info: Command: quartus_sta MemoryMapper512K -c MemoryMapper512K
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MemoryMapper512K.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
    Info (332105): create_clock -period 1.000 -name s_SRAM_ADDR[4] s_SRAM_ADDR[4]
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.022
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.022        -0.022 A[0] 
    Info (332119):     0.074         0.000 SLTSL_n 
Info (332146): Worst-case hold slack is -4.901
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.901       -33.727 SLTSL_n 
    Info (332119):    -0.079        -0.177 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -35.685 A[0] 
    Info (332119):    -1.469       -11.245 SLTSL_n 
    Info (332119):     0.500         0.000 s_SRAM_ADDR[4] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.439
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.439         0.000 SLTSL_n 
    Info (332119):     0.752         0.000 A[0] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -2.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.859       -20.626 SLTSL_n 
    Info (332119):    -0.493       -11.660 A[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -29.222 A[0] 
    Info (332119):    -1.222        -9.222 SLTSL_n 
    Info (332119):     0.500         0.000 s_SRAM_ADDR[4] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Mon Jan 23 21:50:03 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


