
/usr/cad/CBDK/Executable_Package/Collaterals/IP/stdio/N16ADFP_StdIO/VERILOG/N16ADFP_StdIO.v
// ../include/def.svh
../src/top.sv

../src/AXI/AXI.sv
../src/WDT_wrapper.sv
../src/DRAM_wrapper.sv
../src/ROM_Wrapper.sv
../src/SRAM_wrapper.sv
../src/CPU_wrapper.sv
../src/DMA_wrapper.sv




../src/L1C_inst.sv
../src/L1C_data.sv
../src/tag_array_wrapper.sv
../src/data_array_wrapper.sv

../src/CPU.sv
../src/Master_Read.sv
../src/Master_Write.sv

../src/ALU.sv
../src/BJ_unit.sv
../src/Controller.sv
../src/Decoder.sv
../src/Forwarding_unit.sv
../src/HDU.sv
../src/Imm_Ext.sv
../src/Mux2_1.sv
../src/Mux3_1.sv
../src/SD.sv
../src/LD.sv
../src/Reg_PC.sv
../src/FPU.sv
../src/RegFile_FP.sv
../src/RegFile_Int.sv
../src/Reg_IF_ID.sv
../src/Reg_ID_EX.sv
../src/Reg_EX_MEM.sv
../src/Reg_MEM_WB.sv
../src/CSR.sv
../src/INTERRUPT_CU.sv
//../src/BPU.sv

../src/DMA_Master_Read.sv
../src/DMA_Master_Write.sv
../src/DMA_Slave_Write.sv
../src/DMA.sv
../src/DMA_controller.sv
../src/SYNC_FIFO.sv

../src/AXISlaveDRAM.sv
../src/SlaveReadDRAM.sv
../src/SlaveWriteDRAM.sv

../src/ROM_AXISlave.sv
../src/ROM_SlaveRead.sv
../src/ROM_SlaveWrite.sv

../src/SRAM_SlaveRead.sv
../src/SRAM_SlaveWrite.sv
../src/Slave_Selection.sv

../src/WDT.sv
../src/CDC_32bit.sv
../src/WDT_SlaveRead.sv
../src/WDT_SlaveWrite.sv

../src/AXI/ReadControl.sv
../src/AXI/WriteControl.sv

../src/AXI/AFIFO_Rx.sv
../src/AXI/AFIFO_Tx.sv
../src/AXI/Vector_SYNC.sv

../src/AXI/ReadAXI.sv
../src/AXI/ReadArbiter.sv
../src/AXI/ReadDecoder.sv

../src/AXI/WriteAXI.sv
../src/AXI/WriteArbiter.sv
../src/AXI/WriteDecoder.sv