TimeQuest Timing Analyzer report for register32_bit
Tue Aug 20 16:50:20 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; register32_bit                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 273.75 MHz ; 273.75 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.653 ; -46.941       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.653 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.693      ;
; -2.583 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.623      ;
; -2.582 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.622      ;
; -2.547 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.587      ;
; -2.512 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.552      ;
; -2.511 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.551      ;
; -2.476 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.516      ;
; -2.441 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.481      ;
; -2.441 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.481      ;
; -2.440 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.480      ;
; -2.406 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.446      ;
; -2.405 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.445      ;
; -2.370 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.410      ;
; -2.370 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.410      ;
; -2.369 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.409      ;
; -2.335 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.375      ;
; -2.335 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.375      ;
; -2.334 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.374      ;
; -2.299 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.339      ;
; -2.299 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.339      ;
; -2.298 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.338      ;
; -2.264 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.304      ;
; -2.264 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.304      ;
; -2.263 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.303      ;
; -2.232 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.272      ;
; -2.228 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.268      ;
; -2.228 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.268      ;
; -2.227 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.267      ;
; -2.193 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.233      ;
; -2.193 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.233      ;
; -2.192 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.232      ;
; -2.161 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.201      ;
; -2.157 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.197      ;
; -2.157 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.197      ;
; -2.122 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.162      ;
; -2.122 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.162      ;
; -2.121 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.161      ;
; -2.104 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.144      ;
; -2.090 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.130      ;
; -2.086 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.126      ;
; -2.068 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.108      ;
; -2.051 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.091      ;
; -2.051 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.091      ;
; -2.033 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.073      ;
; -2.019 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.059      ;
; -2.015 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.055      ;
; -1.998 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.038      ;
; -1.998 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.038      ;
; -1.997 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.037      ;
; -1.980 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.020      ;
; -1.980 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.020      ;
; -1.962 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.002      ;
; -1.962 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.002      ;
; -1.962 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 3.002      ;
; -1.948 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.988      ;
; -1.927 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.967      ;
; -1.927 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.967      ;
; -1.926 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.966      ;
; -1.909 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.949      ;
; -1.891 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.931      ;
; -1.891 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.931      ;
; -1.891 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.931      ;
; -1.877 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.917      ;
; -1.856 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.896      ;
; -1.856 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.896      ;
; -1.856 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.896      ;
; -1.856 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.896      ;
; -1.855 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.895      ;
; -1.821 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.861      ;
; -1.820 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.860      ;
; -1.820 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.860      ;
; -1.820 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.860      ;
; -1.820 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.860      ;
; -1.806 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.846      ;
; -1.785 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.825      ;
; -1.785 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.825      ;
; -1.785 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.825      ;
; -1.785 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.825      ;
; -1.784 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.824      ;
; -1.750 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.790      ;
; -1.750 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.790      ;
; -1.749 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.789      ;
; -1.749 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.789      ;
; -1.749 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.789      ;
; -1.749 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.789      ;
; -1.718 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.758      ;
; -1.714 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.754      ;
; -1.714 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.754      ;
; -1.714 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.754      ;
; -1.714 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.754      ;
; -1.713 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[19]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.753      ;
; -1.679 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.719      ;
; -1.679 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.719      ;
; -1.678 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.718      ;
; -1.678 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.718      ;
; -1.678 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.718      ;
; -1.678 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.718      ;
; -1.650 ; register_32_pc:inst|q[15]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.690      ;
; -1.647 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.687      ;
; -1.647 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 2.687      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; register_32_pc:inst|q[1]~reg0  ; register_32_pc:inst|q[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; register_32_pc:inst|q[0]~reg0  ; register_32_pc:inst|q[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; register_32_pc:inst|q[31]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.795 ; register_32_pc:inst|q[17]~reg0 ; register_32_pc:inst|q[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; register_32_pc:inst|q[30]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; register_32_pc:inst|q[18]~reg0 ; register_32_pc:inst|q[18]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[19]~reg0 ; register_32_pc:inst|q[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[21]~reg0 ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[24]~reg0 ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[26]~reg0 ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; register_32_pc:inst|q[28]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; register_32_pc:inst|q[16]~reg0 ; register_32_pc:inst|q[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; register_32_pc:inst|q[15]~reg0 ; register_32_pc:inst|q[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.838 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; register_32_pc:inst|q[20]~reg0 ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; register_32_pc:inst|q[22]~reg0 ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; register_32_pc:inst|q[23]~reg0 ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; register_32_pc:inst|q[25]~reg0 ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; register_32_pc:inst|q[29]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; register_32_pc:inst|q[27]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 1.178 ; register_32_pc:inst|q[17]~reg0 ; register_32_pc:inst|q[18]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.185 ; register_32_pc:inst|q[30]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; register_32_pc:inst|q[18]~reg0 ; register_32_pc:inst|q[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; register_32_pc:inst|q[19]~reg0 ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; register_32_pc:inst|q[21]~reg0 ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; register_32_pc:inst|q[28]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; register_32_pc:inst|q[26]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.193 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; register_32_pc:inst|q[15]~reg0 ; register_32_pc:inst|q[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.224 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; register_32_pc:inst|q[20]~reg0 ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; register_32_pc:inst|q[23]~reg0 ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; register_32_pc:inst|q[22]~reg0 ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; register_32_pc:inst|q[25]~reg0 ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; register_32_pc:inst|q[29]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; register_32_pc:inst|q[27]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.249 ; register_32_pc:inst|q[17]~reg0 ; register_32_pc:inst|q[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.259 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; register_32_pc:inst|q[18]~reg0 ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; register_32_pc:inst|q[19]~reg0 ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; register_32_pc:inst|q[21]~reg0 ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; register_32_pc:inst|q[28]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; register_32_pc:inst|q[26]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.264 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.281 ; register_32_pc:inst|q[16]~reg0 ; register_32_pc:inst|q[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 1.551      ;
; 1.281 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.281 ; register_32_pc:inst|q[24]~reg0 ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.295 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; register_32_pc:inst|q[20]~reg0 ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.296 ; register_32_pc:inst|q[22]~reg0 ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; register_32_pc:inst|q[25]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; register_32_pc:inst|q[29]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; register_32_pc:inst|q[27]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.568      ;
; 1.320 ; register_32_pc:inst|q[17]~reg0 ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.586      ;
; 1.330 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; register_32_pc:inst|q[18]~reg0 ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; register_32_pc:inst|q[19]~reg0 ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; register_32_pc:inst|q[21]~reg0 ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; register_32_pc:inst|q[28]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; register_32_pc:inst|q[26]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.338 ; register_32_pc:inst|q[15]~reg0 ; register_32_pc:inst|q[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 1.608      ;
; 1.352 ; register_32_pc:inst|q[16]~reg0 ; register_32_pc:inst|q[18]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 1.622      ;
; 1.352 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.352 ; register_32_pc:inst|q[24]~reg0 ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.366 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[19]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[19]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[20]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[20]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[21]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[21]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[22]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[22]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[23]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[23]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[24]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[24]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[25]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[25]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[26]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[26]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[27]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[27]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[28]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[28]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[29]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[29]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[30]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[30]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[31]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[31]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[9]~reg0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[0]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[0]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[10]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[10]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[11]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[11]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[12]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[12]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[13]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[13]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[14]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[14]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[15]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[15]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[16]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[16]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[17]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[17]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[18]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[18]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[19]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[19]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[1]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[1]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[20]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[20]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[21]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[21]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[22]~reg0|clk            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; clk        ; 5.182 ; 5.182 ; Rise       ; clk             ;
;  d[0]     ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
;  d[1]     ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  d[2]     ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  d[3]     ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  d[4]     ; clk        ; 4.923 ; 4.923 ; Rise       ; clk             ;
;  d[5]     ; clk        ; 4.997 ; 4.997 ; Rise       ; clk             ;
;  d[6]     ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  d[7]     ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  d[8]     ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  d[9]     ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  d[10]    ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  d[11]    ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  d[12]    ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  d[13]    ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  d[14]    ; clk        ; 5.182 ; 5.182 ; Rise       ; clk             ;
;  d[15]    ; clk        ; 4.725 ; 4.725 ; Rise       ; clk             ;
;  d[16]    ; clk        ; 4.748 ; 4.748 ; Rise       ; clk             ;
;  d[17]    ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  d[18]    ; clk        ; 4.945 ; 4.945 ; Rise       ; clk             ;
;  d[19]    ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  d[20]    ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  d[21]    ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  d[22]    ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  d[23]    ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
;  d[24]    ; clk        ; 4.626 ; 4.626 ; Rise       ; clk             ;
;  d[25]    ; clk        ; 4.954 ; 4.954 ; Rise       ; clk             ;
;  d[26]    ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  d[27]    ; clk        ; 5.169 ; 5.169 ; Rise       ; clk             ;
;  d[28]    ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
;  d[29]    ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  d[30]    ; clk        ; 5.052 ; 5.052 ; Rise       ; clk             ;
;  d[31]    ; clk        ; 4.503 ; 4.503 ; Rise       ; clk             ;
; inc       ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
; ld        ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; clk        ; -3.715 ; -3.715 ; Rise       ; clk             ;
;  d[0]     ; clk        ; -3.715 ; -3.715 ; Rise       ; clk             ;
;  d[1]     ; clk        ; -4.008 ; -4.008 ; Rise       ; clk             ;
;  d[2]     ; clk        ; -4.580 ; -4.580 ; Rise       ; clk             ;
;  d[3]     ; clk        ; -4.192 ; -4.192 ; Rise       ; clk             ;
;  d[4]     ; clk        ; -4.693 ; -4.693 ; Rise       ; clk             ;
;  d[5]     ; clk        ; -4.767 ; -4.767 ; Rise       ; clk             ;
;  d[6]     ; clk        ; -4.679 ; -4.679 ; Rise       ; clk             ;
;  d[7]     ; clk        ; -4.299 ; -4.299 ; Rise       ; clk             ;
;  d[8]     ; clk        ; -4.378 ; -4.378 ; Rise       ; clk             ;
;  d[9]     ; clk        ; -4.218 ; -4.218 ; Rise       ; clk             ;
;  d[10]    ; clk        ; -4.524 ; -4.524 ; Rise       ; clk             ;
;  d[11]    ; clk        ; -4.385 ; -4.385 ; Rise       ; clk             ;
;  d[12]    ; clk        ; -4.504 ; -4.504 ; Rise       ; clk             ;
;  d[13]    ; clk        ; -4.186 ; -4.186 ; Rise       ; clk             ;
;  d[14]    ; clk        ; -4.952 ; -4.952 ; Rise       ; clk             ;
;  d[15]    ; clk        ; -4.495 ; -4.495 ; Rise       ; clk             ;
;  d[16]    ; clk        ; -4.518 ; -4.518 ; Rise       ; clk             ;
;  d[17]    ; clk        ; -4.160 ; -4.160 ; Rise       ; clk             ;
;  d[18]    ; clk        ; -4.715 ; -4.715 ; Rise       ; clk             ;
;  d[19]    ; clk        ; -4.291 ; -4.291 ; Rise       ; clk             ;
;  d[20]    ; clk        ; -4.411 ; -4.411 ; Rise       ; clk             ;
;  d[21]    ; clk        ; -3.956 ; -3.956 ; Rise       ; clk             ;
;  d[22]    ; clk        ; -4.400 ; -4.400 ; Rise       ; clk             ;
;  d[23]    ; clk        ; -4.210 ; -4.210 ; Rise       ; clk             ;
;  d[24]    ; clk        ; -4.396 ; -4.396 ; Rise       ; clk             ;
;  d[25]    ; clk        ; -4.724 ; -4.724 ; Rise       ; clk             ;
;  d[26]    ; clk        ; -4.263 ; -4.263 ; Rise       ; clk             ;
;  d[27]    ; clk        ; -4.939 ; -4.939 ; Rise       ; clk             ;
;  d[28]    ; clk        ; -4.383 ; -4.383 ; Rise       ; clk             ;
;  d[29]    ; clk        ; -4.658 ; -4.658 ; Rise       ; clk             ;
;  d[30]    ; clk        ; -4.822 ; -4.822 ; Rise       ; clk             ;
;  d[31]    ; clk        ; -4.273 ; -4.273 ; Rise       ; clk             ;
; inc       ; clk        ; -3.226 ; -3.226 ; Rise       ; clk             ;
; ld        ; clk        ; -3.047 ; -3.047 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 7.638 ; 7.638 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 6.888 ; 6.888 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 7.149 ; 7.149 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 7.151 ; 7.151 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 7.329 ; 7.329 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 7.132 ; 7.132 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 6.653 ; 6.653 ; Rise       ; clk             ;
;  q[8]     ; clk        ; 6.688 ; 6.688 ; Rise       ; clk             ;
;  q[9]     ; clk        ; 6.609 ; 6.609 ; Rise       ; clk             ;
;  q[10]    ; clk        ; 6.655 ; 6.655 ; Rise       ; clk             ;
;  q[11]    ; clk        ; 6.443 ; 6.443 ; Rise       ; clk             ;
;  q[12]    ; clk        ; 6.903 ; 6.903 ; Rise       ; clk             ;
;  q[13]    ; clk        ; 7.386 ; 7.386 ; Rise       ; clk             ;
;  q[14]    ; clk        ; 7.353 ; 7.353 ; Rise       ; clk             ;
;  q[15]    ; clk        ; 7.394 ; 7.394 ; Rise       ; clk             ;
;  q[16]    ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  q[17]    ; clk        ; 6.799 ; 6.799 ; Rise       ; clk             ;
;  q[18]    ; clk        ; 7.368 ; 7.368 ; Rise       ; clk             ;
;  q[19]    ; clk        ; 6.642 ; 6.642 ; Rise       ; clk             ;
;  q[20]    ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  q[21]    ; clk        ; 6.409 ; 6.409 ; Rise       ; clk             ;
;  q[22]    ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  q[23]    ; clk        ; 7.638 ; 7.638 ; Rise       ; clk             ;
;  q[24]    ; clk        ; 7.545 ; 7.545 ; Rise       ; clk             ;
;  q[25]    ; clk        ; 7.316 ; 7.316 ; Rise       ; clk             ;
;  q[26]    ; clk        ; 6.842 ; 6.842 ; Rise       ; clk             ;
;  q[27]    ; clk        ; 7.470 ; 7.470 ; Rise       ; clk             ;
;  q[28]    ; clk        ; 6.788 ; 6.788 ; Rise       ; clk             ;
;  q[29]    ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  q[30]    ; clk        ; 7.138 ; 7.138 ; Rise       ; clk             ;
;  q[31]    ; clk        ; 7.422 ; 7.422 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 6.409 ; 6.409 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 6.888 ; 6.888 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 7.149 ; 7.149 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 7.151 ; 7.151 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 7.329 ; 7.329 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 7.132 ; 7.132 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 6.653 ; 6.653 ; Rise       ; clk             ;
;  q[8]     ; clk        ; 6.688 ; 6.688 ; Rise       ; clk             ;
;  q[9]     ; clk        ; 6.609 ; 6.609 ; Rise       ; clk             ;
;  q[10]    ; clk        ; 6.655 ; 6.655 ; Rise       ; clk             ;
;  q[11]    ; clk        ; 6.443 ; 6.443 ; Rise       ; clk             ;
;  q[12]    ; clk        ; 6.903 ; 6.903 ; Rise       ; clk             ;
;  q[13]    ; clk        ; 7.386 ; 7.386 ; Rise       ; clk             ;
;  q[14]    ; clk        ; 7.353 ; 7.353 ; Rise       ; clk             ;
;  q[15]    ; clk        ; 7.394 ; 7.394 ; Rise       ; clk             ;
;  q[16]    ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  q[17]    ; clk        ; 6.799 ; 6.799 ; Rise       ; clk             ;
;  q[18]    ; clk        ; 7.368 ; 7.368 ; Rise       ; clk             ;
;  q[19]    ; clk        ; 6.642 ; 6.642 ; Rise       ; clk             ;
;  q[20]    ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  q[21]    ; clk        ; 6.409 ; 6.409 ; Rise       ; clk             ;
;  q[22]    ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  q[23]    ; clk        ; 7.638 ; 7.638 ; Rise       ; clk             ;
;  q[24]    ; clk        ; 7.545 ; 7.545 ; Rise       ; clk             ;
;  q[25]    ; clk        ; 7.316 ; 7.316 ; Rise       ; clk             ;
;  q[26]    ; clk        ; 6.842 ; 6.842 ; Rise       ; clk             ;
;  q[27]    ; clk        ; 7.470 ; 7.470 ; Rise       ; clk             ;
;  q[28]    ; clk        ; 6.788 ; 6.788 ; Rise       ; clk             ;
;  q[29]    ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  q[30]    ; clk        ; 7.138 ; 7.138 ; Rise       ; clk             ;
;  q[31]    ; clk        ; 7.422 ; 7.422 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.763 ; -7.617        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -33.380               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.763 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.799      ;
; -0.729 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.765      ;
; -0.728 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.764      ;
; -0.707 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.743      ;
; -0.694 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.730      ;
; -0.693 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.729      ;
; -0.672 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.708      ;
; -0.660 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.696      ;
; -0.659 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.695      ;
; -0.658 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.694      ;
; -0.638 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.674      ;
; -0.637 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.673      ;
; -0.625 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.661      ;
; -0.624 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.660      ;
; -0.623 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.659      ;
; -0.603 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.639      ;
; -0.603 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.639      ;
; -0.602 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.638      ;
; -0.590 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.626      ;
; -0.589 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.625      ;
; -0.588 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.624      ;
; -0.568 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.604      ;
; -0.568 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.604      ;
; -0.567 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.603      ;
; -0.555 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.591      ;
; -0.554 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.590      ;
; -0.553 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.589      ;
; -0.551 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.587      ;
; -0.533 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.569      ;
; -0.533 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.569      ;
; -0.532 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.568      ;
; -0.520 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.556      ;
; -0.519 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.555      ;
; -0.516 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.552      ;
; -0.498 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.534      ;
; -0.498 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.534      ;
; -0.497 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.533      ;
; -0.485 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.521      ;
; -0.481 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.517      ;
; -0.473 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.509      ;
; -0.463 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.499      ;
; -0.463 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.499      ;
; -0.459 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.495      ;
; -0.450 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.486      ;
; -0.446 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.482      ;
; -0.438 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.474      ;
; -0.428 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.464      ;
; -0.428 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.464      ;
; -0.425 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.461      ;
; -0.425 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.461      ;
; -0.424 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.460      ;
; -0.411 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.447      ;
; -0.403 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.439      ;
; -0.403 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.439      ;
; -0.403 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.439      ;
; -0.393 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.429      ;
; -0.390 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.426      ;
; -0.390 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.426      ;
; -0.389 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.425      ;
; -0.376 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.412      ;
; -0.368 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.404      ;
; -0.368 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.404      ;
; -0.368 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.404      ;
; -0.356 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.392      ;
; -0.355 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.391      ;
; -0.355 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.391      ;
; -0.355 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.391      ;
; -0.354 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.390      ;
; -0.341 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.377      ;
; -0.334 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.370      ;
; -0.334 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.370      ;
; -0.333 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.369      ;
; -0.333 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.369      ;
; -0.333 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.369      ;
; -0.321 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.357      ;
; -0.320 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.356      ;
; -0.320 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.356      ;
; -0.320 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.356      ;
; -0.319 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.355      ;
; -0.299 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.335      ;
; -0.299 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.335      ;
; -0.299 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.335      ;
; -0.298 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.334      ;
; -0.298 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.334      ;
; -0.298 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.334      ;
; -0.288 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.324      ;
; -0.286 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.322      ;
; -0.285 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.321      ;
; -0.285 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.321      ;
; -0.285 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.321      ;
; -0.284 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[19]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.320      ;
; -0.264 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.300      ;
; -0.264 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.300      ;
; -0.264 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.300      ;
; -0.263 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.299      ;
; -0.263 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.299      ;
; -0.263 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.299      ;
; -0.255 ; register_32_pc:inst|q[15]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.291      ;
; -0.253 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.289      ;
; -0.251 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 1.287      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; register_32_pc:inst|q[1]~reg0  ; register_32_pc:inst|q[1]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; register_32_pc:inst|q[0]~reg0  ; register_32_pc:inst|q[0]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; register_32_pc:inst|q[31]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.355 ; register_32_pc:inst|q[17]~reg0 ; register_32_pc:inst|q[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; register_32_pc:inst|q[30]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[2]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; register_32_pc:inst|q[18]~reg0 ; register_32_pc:inst|q[18]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; register_32_pc:inst|q[19]~reg0 ; register_32_pc:inst|q[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; register_32_pc:inst|q[26]~reg0 ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; register_32_pc:inst|q[28]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; register_32_pc:inst|q[21]~reg0 ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; register_32_pc:inst|q[24]~reg0 ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; register_32_pc:inst|q[16]~reg0 ; register_32_pc:inst|q[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; register_32_pc:inst|q[15]~reg0 ; register_32_pc:inst|q[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; register_32_pc:inst|q[20]~reg0 ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; register_32_pc:inst|q[22]~reg0 ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; register_32_pc:inst|q[23]~reg0 ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; register_32_pc:inst|q[25]~reg0 ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; register_32_pc:inst|q[29]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; register_32_pc:inst|q[27]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.493 ; register_32_pc:inst|q[17]~reg0 ; register_32_pc:inst|q[18]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; register_32_pc:inst|q[30]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[3]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; register_32_pc:inst|q[18]~reg0 ; register_32_pc:inst|q[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; register_32_pc:inst|q[19]~reg0 ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; register_32_pc:inst|q[28]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; register_32_pc:inst|q[26]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; register_32_pc:inst|q[21]~reg0 ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; register_32_pc:inst|q[15]~reg0 ; register_32_pc:inst|q[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.511 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[10]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; register_32_pc:inst|q[20]~reg0 ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; register_32_pc:inst|q[7]~reg0  ; register_32_pc:inst|q[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; register_32_pc:inst|q[23]~reg0 ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; register_32_pc:inst|q[22]~reg0 ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; register_32_pc:inst|q[25]~reg0 ; register_32_pc:inst|q[26]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; register_32_pc:inst|q[29]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; register_32_pc:inst|q[27]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.528 ; register_32_pc:inst|q[17]~reg0 ; register_32_pc:inst|q[19]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[4]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; register_32_pc:inst|q[18]~reg0 ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; register_32_pc:inst|q[19]~reg0 ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; register_32_pc:inst|q[28]~reg0 ; register_32_pc:inst|q[30]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; register_32_pc:inst|q[26]~reg0 ; register_32_pc:inst|q[28]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; register_32_pc:inst|q[21]~reg0 ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; register_32_pc:inst|q[14]~reg0 ; register_32_pc:inst|q[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.544 ; register_32_pc:inst|q[16]~reg0 ; register_32_pc:inst|q[17]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 0.700      ;
; 0.546 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[11]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; register_32_pc:inst|q[20]~reg0 ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; register_32_pc:inst|q[6]~reg0  ; register_32_pc:inst|q[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; register_32_pc:inst|q[22]~reg0 ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; register_32_pc:inst|q[25]~reg0 ; register_32_pc:inst|q[27]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; register_32_pc:inst|q[29]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; register_32_pc:inst|q[27]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; register_32_pc:inst|q[8]~reg0  ; register_32_pc:inst|q[9]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; register_32_pc:inst|q[24]~reg0 ; register_32_pc:inst|q[25]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; register_32_pc:inst|q[17]~reg0 ; register_32_pc:inst|q[20]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; register_32_pc:inst|q[2]~reg0  ; register_32_pc:inst|q[5]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; register_32_pc:inst|q[18]~reg0 ; register_32_pc:inst|q[21]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; register_32_pc:inst|q[10]~reg0 ; register_32_pc:inst|q[13]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; register_32_pc:inst|q[3]~reg0  ; register_32_pc:inst|q[6]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; register_32_pc:inst|q[19]~reg0 ; register_32_pc:inst|q[22]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; register_32_pc:inst|q[12]~reg0 ; register_32_pc:inst|q[15]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; register_32_pc:inst|q[28]~reg0 ; register_32_pc:inst|q[31]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; register_32_pc:inst|q[26]~reg0 ; register_32_pc:inst|q[29]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; register_32_pc:inst|q[5]~reg0  ; register_32_pc:inst|q[8]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; register_32_pc:inst|q[21]~reg0 ; register_32_pc:inst|q[24]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.579 ; register_32_pc:inst|q[16]~reg0 ; register_32_pc:inst|q[18]~reg0 ; clk          ; clk         ; 0.000        ; 0.004      ; 0.735      ;
; 0.581 ; register_32_pc:inst|q[9]~reg0  ; register_32_pc:inst|q[12]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; register_32_pc:inst|q[11]~reg0 ; register_32_pc:inst|q[14]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; register_32_pc:inst|q[4]~reg0  ; register_32_pc:inst|q[7]~reg0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; register_32_pc:inst|q[20]~reg0 ; register_32_pc:inst|q[23]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; register_32_pc:inst|q[13]~reg0 ; register_32_pc:inst|q[16]~reg0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[0]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[10]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[11]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[12]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[13]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[14]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[15]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[16]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[17]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[18]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[19]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[19]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[1]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[20]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[20]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[21]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[21]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[22]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[22]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[23]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[23]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[24]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[24]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[25]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[25]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[26]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[26]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[27]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[27]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[28]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[28]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[29]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[29]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[2]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[30]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[30]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[31]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[31]~reg0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[3]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[4]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[5]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[6]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[7]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[8]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; register_32_pc:inst|q[9]~reg0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; register_32_pc:inst|q[9]~reg0  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[0]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[0]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[10]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[10]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[11]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[11]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[12]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[12]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[13]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[13]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[14]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[14]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[15]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[15]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[16]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[16]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[17]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[17]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[18]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[18]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[19]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[19]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[1]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[1]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[20]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[20]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[21]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|q[21]~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|q[22]~reg0|clk            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; clk        ; 2.676 ; 2.676 ; Rise       ; clk             ;
;  d[0]     ; clk        ; 2.058 ; 2.058 ; Rise       ; clk             ;
;  d[1]     ; clk        ; 2.241 ; 2.241 ; Rise       ; clk             ;
;  d[2]     ; clk        ; 2.521 ; 2.521 ; Rise       ; clk             ;
;  d[3]     ; clk        ; 2.323 ; 2.323 ; Rise       ; clk             ;
;  d[4]     ; clk        ; 2.584 ; 2.584 ; Rise       ; clk             ;
;  d[5]     ; clk        ; 2.592 ; 2.592 ; Rise       ; clk             ;
;  d[6]     ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  d[7]     ; clk        ; 2.340 ; 2.340 ; Rise       ; clk             ;
;  d[8]     ; clk        ; 2.396 ; 2.396 ; Rise       ; clk             ;
;  d[9]     ; clk        ; 2.307 ; 2.307 ; Rise       ; clk             ;
;  d[10]    ; clk        ; 2.509 ; 2.509 ; Rise       ; clk             ;
;  d[11]    ; clk        ; 2.369 ; 2.369 ; Rise       ; clk             ;
;  d[12]    ; clk        ; 2.436 ; 2.436 ; Rise       ; clk             ;
;  d[13]    ; clk        ; 2.330 ; 2.330 ; Rise       ; clk             ;
;  d[14]    ; clk        ; 2.676 ; 2.676 ; Rise       ; clk             ;
;  d[15]    ; clk        ; 2.505 ; 2.505 ; Rise       ; clk             ;
;  d[16]    ; clk        ; 2.512 ; 2.512 ; Rise       ; clk             ;
;  d[17]    ; clk        ; 2.273 ; 2.273 ; Rise       ; clk             ;
;  d[18]    ; clk        ; 2.562 ; 2.562 ; Rise       ; clk             ;
;  d[19]    ; clk        ; 2.361 ; 2.361 ; Rise       ; clk             ;
;  d[20]    ; clk        ; 2.429 ; 2.429 ; Rise       ; clk             ;
;  d[21]    ; clk        ; 2.187 ; 2.187 ; Rise       ; clk             ;
;  d[22]    ; clk        ; 2.384 ; 2.384 ; Rise       ; clk             ;
;  d[23]    ; clk        ; 2.313 ; 2.313 ; Rise       ; clk             ;
;  d[24]    ; clk        ; 2.358 ; 2.358 ; Rise       ; clk             ;
;  d[25]    ; clk        ; 2.598 ; 2.598 ; Rise       ; clk             ;
;  d[26]    ; clk        ; 2.324 ; 2.324 ; Rise       ; clk             ;
;  d[27]    ; clk        ; 2.657 ; 2.657 ; Rise       ; clk             ;
;  d[28]    ; clk        ; 2.404 ; 2.404 ; Rise       ; clk             ;
;  d[29]    ; clk        ; 2.530 ; 2.530 ; Rise       ; clk             ;
;  d[30]    ; clk        ; 2.648 ; 2.648 ; Rise       ; clk             ;
;  d[31]    ; clk        ; 2.323 ; 2.323 ; Rise       ; clk             ;
; inc       ; clk        ; 1.950 ; 1.950 ; Rise       ; clk             ;
; ld        ; clk        ; 2.340 ; 2.340 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  d[0]     ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  d[1]     ; clk        ; -2.121 ; -2.121 ; Rise       ; clk             ;
;  d[2]     ; clk        ; -2.401 ; -2.401 ; Rise       ; clk             ;
;  d[3]     ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
;  d[4]     ; clk        ; -2.464 ; -2.464 ; Rise       ; clk             ;
;  d[5]     ; clk        ; -2.472 ; -2.472 ; Rise       ; clk             ;
;  d[6]     ; clk        ; -2.459 ; -2.459 ; Rise       ; clk             ;
;  d[7]     ; clk        ; -2.220 ; -2.220 ; Rise       ; clk             ;
;  d[8]     ; clk        ; -2.276 ; -2.276 ; Rise       ; clk             ;
;  d[9]     ; clk        ; -2.187 ; -2.187 ; Rise       ; clk             ;
;  d[10]    ; clk        ; -2.389 ; -2.389 ; Rise       ; clk             ;
;  d[11]    ; clk        ; -2.249 ; -2.249 ; Rise       ; clk             ;
;  d[12]    ; clk        ; -2.316 ; -2.316 ; Rise       ; clk             ;
;  d[13]    ; clk        ; -2.210 ; -2.210 ; Rise       ; clk             ;
;  d[14]    ; clk        ; -2.556 ; -2.556 ; Rise       ; clk             ;
;  d[15]    ; clk        ; -2.385 ; -2.385 ; Rise       ; clk             ;
;  d[16]    ; clk        ; -2.392 ; -2.392 ; Rise       ; clk             ;
;  d[17]    ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  d[18]    ; clk        ; -2.442 ; -2.442 ; Rise       ; clk             ;
;  d[19]    ; clk        ; -2.241 ; -2.241 ; Rise       ; clk             ;
;  d[20]    ; clk        ; -2.309 ; -2.309 ; Rise       ; clk             ;
;  d[21]    ; clk        ; -2.067 ; -2.067 ; Rise       ; clk             ;
;  d[22]    ; clk        ; -2.264 ; -2.264 ; Rise       ; clk             ;
;  d[23]    ; clk        ; -2.193 ; -2.193 ; Rise       ; clk             ;
;  d[24]    ; clk        ; -2.238 ; -2.238 ; Rise       ; clk             ;
;  d[25]    ; clk        ; -2.478 ; -2.478 ; Rise       ; clk             ;
;  d[26]    ; clk        ; -2.204 ; -2.204 ; Rise       ; clk             ;
;  d[27]    ; clk        ; -2.537 ; -2.537 ; Rise       ; clk             ;
;  d[28]    ; clk        ; -2.284 ; -2.284 ; Rise       ; clk             ;
;  d[29]    ; clk        ; -2.410 ; -2.410 ; Rise       ; clk             ;
;  d[30]    ; clk        ; -2.528 ; -2.528 ; Rise       ; clk             ;
;  d[31]    ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
; inc       ; clk        ; -1.718 ; -1.718 ; Rise       ; clk             ;
; ld        ; clk        ; -1.672 ; -1.672 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  q[8]     ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  q[9]     ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  q[10]    ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  q[11]    ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  q[12]    ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  q[13]    ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  q[14]    ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  q[15]    ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  q[16]    ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  q[17]    ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  q[18]    ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  q[19]    ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  q[20]    ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  q[21]    ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  q[22]    ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  q[23]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  q[24]    ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  q[25]    ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  q[26]    ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
;  q[27]    ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  q[28]    ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  q[29]    ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  q[30]    ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  q[31]    ; clk        ; 4.146 ; 4.146 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  q[8]     ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  q[9]     ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  q[10]    ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  q[11]    ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  q[12]    ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  q[13]    ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  q[14]    ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  q[15]    ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  q[16]    ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  q[17]    ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  q[18]    ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  q[19]    ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  q[20]    ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  q[21]    ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  q[22]    ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  q[23]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  q[24]    ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  q[25]    ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  q[26]    ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
;  q[27]    ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  q[28]    ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  q[29]    ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  q[30]    ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  q[31]    ; clk        ; 4.146 ; 4.146 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.653  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -2.653  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -46.941 ; 0.0   ; 0.0      ; 0.0     ; -33.38              ;
;  clk             ; -46.941 ; 0.000 ; N/A      ; N/A     ; -33.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d[*]      ; clk        ; 5.182 ; 5.182 ; Rise       ; clk             ;
;  d[0]     ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
;  d[1]     ; clk        ; 4.238 ; 4.238 ; Rise       ; clk             ;
;  d[2]     ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  d[3]     ; clk        ; 4.422 ; 4.422 ; Rise       ; clk             ;
;  d[4]     ; clk        ; 4.923 ; 4.923 ; Rise       ; clk             ;
;  d[5]     ; clk        ; 4.997 ; 4.997 ; Rise       ; clk             ;
;  d[6]     ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  d[7]     ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  d[8]     ; clk        ; 4.608 ; 4.608 ; Rise       ; clk             ;
;  d[9]     ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  d[10]    ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  d[11]    ; clk        ; 4.615 ; 4.615 ; Rise       ; clk             ;
;  d[12]    ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  d[13]    ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  d[14]    ; clk        ; 5.182 ; 5.182 ; Rise       ; clk             ;
;  d[15]    ; clk        ; 4.725 ; 4.725 ; Rise       ; clk             ;
;  d[16]    ; clk        ; 4.748 ; 4.748 ; Rise       ; clk             ;
;  d[17]    ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  d[18]    ; clk        ; 4.945 ; 4.945 ; Rise       ; clk             ;
;  d[19]    ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  d[20]    ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  d[21]    ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  d[22]    ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  d[23]    ; clk        ; 4.440 ; 4.440 ; Rise       ; clk             ;
;  d[24]    ; clk        ; 4.626 ; 4.626 ; Rise       ; clk             ;
;  d[25]    ; clk        ; 4.954 ; 4.954 ; Rise       ; clk             ;
;  d[26]    ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
;  d[27]    ; clk        ; 5.169 ; 5.169 ; Rise       ; clk             ;
;  d[28]    ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
;  d[29]    ; clk        ; 4.888 ; 4.888 ; Rise       ; clk             ;
;  d[30]    ; clk        ; 5.052 ; 5.052 ; Rise       ; clk             ;
;  d[31]    ; clk        ; 4.503 ; 4.503 ; Rise       ; clk             ;
; inc       ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
; ld        ; clk        ; 4.493 ; 4.493 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d[*]      ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  d[0]     ; clk        ; -1.938 ; -1.938 ; Rise       ; clk             ;
;  d[1]     ; clk        ; -2.121 ; -2.121 ; Rise       ; clk             ;
;  d[2]     ; clk        ; -2.401 ; -2.401 ; Rise       ; clk             ;
;  d[3]     ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
;  d[4]     ; clk        ; -2.464 ; -2.464 ; Rise       ; clk             ;
;  d[5]     ; clk        ; -2.472 ; -2.472 ; Rise       ; clk             ;
;  d[6]     ; clk        ; -2.459 ; -2.459 ; Rise       ; clk             ;
;  d[7]     ; clk        ; -2.220 ; -2.220 ; Rise       ; clk             ;
;  d[8]     ; clk        ; -2.276 ; -2.276 ; Rise       ; clk             ;
;  d[9]     ; clk        ; -2.187 ; -2.187 ; Rise       ; clk             ;
;  d[10]    ; clk        ; -2.389 ; -2.389 ; Rise       ; clk             ;
;  d[11]    ; clk        ; -2.249 ; -2.249 ; Rise       ; clk             ;
;  d[12]    ; clk        ; -2.316 ; -2.316 ; Rise       ; clk             ;
;  d[13]    ; clk        ; -2.210 ; -2.210 ; Rise       ; clk             ;
;  d[14]    ; clk        ; -2.556 ; -2.556 ; Rise       ; clk             ;
;  d[15]    ; clk        ; -2.385 ; -2.385 ; Rise       ; clk             ;
;  d[16]    ; clk        ; -2.392 ; -2.392 ; Rise       ; clk             ;
;  d[17]    ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  d[18]    ; clk        ; -2.442 ; -2.442 ; Rise       ; clk             ;
;  d[19]    ; clk        ; -2.241 ; -2.241 ; Rise       ; clk             ;
;  d[20]    ; clk        ; -2.309 ; -2.309 ; Rise       ; clk             ;
;  d[21]    ; clk        ; -2.067 ; -2.067 ; Rise       ; clk             ;
;  d[22]    ; clk        ; -2.264 ; -2.264 ; Rise       ; clk             ;
;  d[23]    ; clk        ; -2.193 ; -2.193 ; Rise       ; clk             ;
;  d[24]    ; clk        ; -2.238 ; -2.238 ; Rise       ; clk             ;
;  d[25]    ; clk        ; -2.478 ; -2.478 ; Rise       ; clk             ;
;  d[26]    ; clk        ; -2.204 ; -2.204 ; Rise       ; clk             ;
;  d[27]    ; clk        ; -2.537 ; -2.537 ; Rise       ; clk             ;
;  d[28]    ; clk        ; -2.284 ; -2.284 ; Rise       ; clk             ;
;  d[29]    ; clk        ; -2.410 ; -2.410 ; Rise       ; clk             ;
;  d[30]    ; clk        ; -2.528 ; -2.528 ; Rise       ; clk             ;
;  d[31]    ; clk        ; -2.203 ; -2.203 ; Rise       ; clk             ;
; inc       ; clk        ; -1.718 ; -1.718 ; Rise       ; clk             ;
; ld        ; clk        ; -1.672 ; -1.672 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 7.638 ; 7.638 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 6.888 ; 6.888 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 7.149 ; 7.149 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 6.910 ; 6.910 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 7.151 ; 7.151 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 7.329 ; 7.329 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 7.132 ; 7.132 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 6.653 ; 6.653 ; Rise       ; clk             ;
;  q[8]     ; clk        ; 6.688 ; 6.688 ; Rise       ; clk             ;
;  q[9]     ; clk        ; 6.609 ; 6.609 ; Rise       ; clk             ;
;  q[10]    ; clk        ; 6.655 ; 6.655 ; Rise       ; clk             ;
;  q[11]    ; clk        ; 6.443 ; 6.443 ; Rise       ; clk             ;
;  q[12]    ; clk        ; 6.903 ; 6.903 ; Rise       ; clk             ;
;  q[13]    ; clk        ; 7.386 ; 7.386 ; Rise       ; clk             ;
;  q[14]    ; clk        ; 7.353 ; 7.353 ; Rise       ; clk             ;
;  q[15]    ; clk        ; 7.394 ; 7.394 ; Rise       ; clk             ;
;  q[16]    ; clk        ; 6.437 ; 6.437 ; Rise       ; clk             ;
;  q[17]    ; clk        ; 6.799 ; 6.799 ; Rise       ; clk             ;
;  q[18]    ; clk        ; 7.368 ; 7.368 ; Rise       ; clk             ;
;  q[19]    ; clk        ; 6.642 ; 6.642 ; Rise       ; clk             ;
;  q[20]    ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  q[21]    ; clk        ; 6.409 ; 6.409 ; Rise       ; clk             ;
;  q[22]    ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  q[23]    ; clk        ; 7.638 ; 7.638 ; Rise       ; clk             ;
;  q[24]    ; clk        ; 7.545 ; 7.545 ; Rise       ; clk             ;
;  q[25]    ; clk        ; 7.316 ; 7.316 ; Rise       ; clk             ;
;  q[26]    ; clk        ; 6.842 ; 6.842 ; Rise       ; clk             ;
;  q[27]    ; clk        ; 7.470 ; 7.470 ; Rise       ; clk             ;
;  q[28]    ; clk        ; 6.788 ; 6.788 ; Rise       ; clk             ;
;  q[29]    ; clk        ; 6.886 ; 6.886 ; Rise       ; clk             ;
;  q[30]    ; clk        ; 7.138 ; 7.138 ; Rise       ; clk             ;
;  q[31]    ; clk        ; 7.422 ; 7.422 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; q[*]      ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  q[0]     ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  q[1]     ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
;  q[2]     ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
;  q[3]     ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  q[4]     ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  q[5]     ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
;  q[6]     ; clk        ; 4.003 ; 4.003 ; Rise       ; clk             ;
;  q[7]     ; clk        ; 3.774 ; 3.774 ; Rise       ; clk             ;
;  q[8]     ; clk        ; 3.789 ; 3.789 ; Rise       ; clk             ;
;  q[9]     ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  q[10]    ; clk        ; 3.776 ; 3.776 ; Rise       ; clk             ;
;  q[11]    ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  q[12]    ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  q[13]    ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  q[14]    ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  q[15]    ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  q[16]    ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
;  q[17]    ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
;  q[18]    ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  q[19]    ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  q[20]    ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  q[21]    ; clk        ; 3.664 ; 3.664 ; Rise       ; clk             ;
;  q[22]    ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  q[23]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  q[24]    ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  q[25]    ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  q[26]    ; clk        ; 3.852 ; 3.852 ; Rise       ; clk             ;
;  q[27]    ; clk        ; 4.155 ; 4.155 ; Rise       ; clk             ;
;  q[28]    ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  q[29]    ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  q[30]    ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
;  q[31]    ; clk        ; 4.146 ; 4.146 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 497      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 497      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 128   ; 128  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 20 16:50:19 2019
Info: Command: quartus_sta register32_bit -c register32_bit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'register32_bit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.653
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.653       -46.941 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.763
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.763        -7.617 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Tue Aug 20 16:50:20 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


