rouge.
                 Si la probabilité est de 0,5, l'interruption associée est déclenchée à 50% de probabilité.
                 </li>
</ul>
</p>

<h2>
<a name="_Toc438325788"> Organisation interne: signaux de contrôle </a>
</h2>
<p>

</p>
<p>
L’unité de commande de WepSIM est une unité microprogrammable. La mémoire de contrôle contient 4096 micro-mots de 76 bits chacun (voir <b class = "cleanuphtml-1"> Figure 5 </b>).
</p>
<p class = "cleanuphtml-3">
<img max-width = "90%" width = "80%" id = "Imagen 12" src = "images/simulator/simulator005.jpg" alt = "" name = "Imagen 12" />
</p>
<br clear="all" />
<div class = "WordSection2"> </div>
<br clear="all" />
<div class = "WordSection3">
<p class = "cleanuphtml-3">
<a name="_Toc438322894"> </a> <a class="cleanuphtml-2" name="_Ref434141431"> Figure </a> <b> 5 </b> <b> Format de la microinstruction </b>
</p>
<p>
                La nomenclature générale utilisée pour nommer les signaux de commande est la suivante:
</p>
<p>
Â · Cx: signal de chargement de données dans le registre X
</p>
<p>
· Tx: signal d'activation à trois états pour X
</p>
<p>
Â · Ry: identification du registre pour la valeur de sortie dans le registre y
</p>
<p>
Â · Mx: valeur de sélection du multiplexeur X
</p>
<p>
De plus, le signal LC indique la mise à jour du fichier de registre, Cop indique l'opération à effectuer dans l'ALU, Selp sélectionne les bits qui seront mis à jour sur le registre d'état (SR), A1A0 sont les deux bits les moins significatifs d'une adresse de mémoire et BW nous permet de spécifier la taille des données auxquelles on accède en mémoire: un mot complet, un demi-mot ou un octet.
</p>
<p>

</p>
<p>
Le processeur (voir <b class = "cleanuphtml-1"> figure 6 </b>) peut être considéré comme divisé en 7 parties: accès à la mémoire (MAR, MBR, etc.), gestion des registres de compteur de programme (PC, etc.) , gestion des registres d’instruction (IR, etc.), unité de contrôle (unité de contrôle), banque de registres (registre Fichier), ALU et gestion du registre d’état (SR, etc.).
</p>
<p>
<img max-width = "90%" width = "90%" id = "Imagen 5" src = "images/simulator/simulator006.jpg" alt = "" name = "Imagen 5" />
</p>
<p class = "cleanuphtml-3">
<a name="_Toc438322895"> </a> <a class="cleanuphtml-2" name="_Ref434141629"> Figure </a> <b> 6 </b> <b> Processeur dans les détails </b>
</p>
<p>
<br />
L'unité de contrôle (voir <b class = "cleanuphtml-1"> figure 7 </b>) est divisée en cinq parties: contrôle de la micro-adresse suivante (MUX A, etc.), transformation du code d'opération en micro-adresse correspondante. (co2uAddr), contrôle de la sélection conditionnelle de la micro-adresse (MUX B, MUX C, etc.), de la mémoire de contrôle avec le registre de la micro-instruction et enfin des sélecteurs RA, RB, RC et Cop.
</p>
<p>
<img max-width = "90%" width = "90%" id = "Imagen 7" src = "images/simulator/simulator007.jpg" alt = "" name = "Imagen 7" />
</p>
<p class = "cleanuphtml-3">
<a name="_Toc438322896"> </a> <a class="cleanuphtml-2" name="_Ref434141950"> Figure </a> <b> 7 </b> <b> Détails de l'unité de commande. </b >
</p>
<p>
Pour adresser la mémoire de contrôle, 12 bits sont nécessaires avec un séquencement implicite. Vous pouvez spécifier comme microadresse de mémoire de contrôle (voir <b class = "cleanuphtml-1"> Figure 8 </b>) la position de mémoire suivante, ou en utilisant une partie de la microinstruction, ou utiliser la sortie d’un module de traduction (avec la mémoire de départ). micro-adresse associée à un code d'opération), ou zéro micro-adresse (0) à partir de laquelle commence l'extraction.
</p>
<p class = "cleanuphtml-3">
<img max-width = "90%" width = "90%" id = "Imagen 11" src = "images/simulator/simulator008.jpg" alt = "" name = "Imagen 11" />
</p>
<p class = "cleanuphtml-3">
<a name="_Toc438322897"> </a> <a class="cleanuphtml-2" name="_Ref434143860"> Figure </a> <b> 8 </b> <b> Options pour le multiplexeur A </b>
</p>
<p class = "cleanuphtml-4"> </p>
<p class = "cleanuphtml-4"> </p>
</div>

      </div>

  </body>
</html>
