# LSR โ *Logical Shift Right*

## ๐ Descripciรณn

`LSR` desplaza los bits del operando una posiciรณn a la derecha. El bit menos significativo (`bit 0`) se mueve al flag `C` (carry), y un `0` se inserta en el bit mรกs significativo (`bit 7`).

---

## ๐ง Convenciones

- `PC`: Program Counter  
- `IR`: Instruction Register  
- `DB`: Data Bus  
- `AB`: Address Bus  
- `SP`: Stack Pointer  
- `P`: Registro de estado  
- `tmp`: temporal intermedio para almacenamiento  
- `C`: Carry  
- `Z`: Zero  
- `N`: Negative (siempre 0 despuรฉs de LSR, ya que el bit 7 se borra)  
- `[x]`: lectura de memoria  
- `โ`: asignaciรณn  

---

## ๐ก Cosas importantes sobre `LSR`

- Bit 0 va al **carry**.
- Bit 7 siempre se borra.
- Se actualizan los flags `C`, `Z`, `N` (aunque `N` queda siempre en 0).
- Puede operar sobre el **acumulador** o sobre **memoria**.

---

## ๐ Modos y Ciclos

---

### ๐น LSR Acumulador โ `LSR A` โ **2 ciclos**

| Ciclo | Acciรณn detallada |
|-------|------------------|
| 1     | `AB โ PC`, `DB โ [PC]`, `IR โ DB`, `PC โ PC + 1` |
| 2     | `C โ A & $01`, `A โ A >> 1`, `A โ A & $7F`, `Z โ (A == 0)`, `N โ 0` |

---

### ๐น LSR Zeropage โ `LSR $44` โ **5 ciclos**

| Ciclo | Acciรณn detallada |
|-------|------------------|
| 1     | `AB โ PC`, `DB โ [PC]`, `IR โ DB`, `PC โ PC + 1` |
| 2     | `AB โ PC`, `DB โ [PC]`, `addr โ DB`, `PC โ PC + 1` |
| 3     | `AB โ addr`, `DB โ [AB]`, `tmp โ DB` |
| 4     | `C โ tmp & $01`, `tmp โ tmp >> 1`, `tmp โ tmp & $7F`, `Z โ (tmp == 0)`, `N โ 0` |
| 5     | `AB โ addr`, `DB โ tmp`, `[AB] โ DB` |

---

### ๐น LSR Zeropage,X โ `LSR $44,X` โ **6 ciclos**

| Ciclo | Acciรณn detallada |
|-------|------------------|
| 1     | `AB โ PC`, `DB โ [PC]`, `IR โ DB`, `PC โ PC + 1` |
| 2     | `AB โ PC`, `DB โ [PC]`, `zp โ DB`, `PC โ PC + 1` |
| 3     | `addr โ (zp + X) & $FF`, `AB โ addr` |
| 4     | `DB โ [AB]`, `tmp โ DB` |
| 5     | `C โ tmp & $01`, `tmp โ tmp >> 1`, `tmp โ tmp & $7F`, `Z โ (tmp == 0)`, `N โ 0` |
| 6     | `AB โ addr`, `DB โ tmp`, `[AB] โ DB` |

---

### ๐น LSR Absoluto โ `LSR $4400` โ **6 ciclos**

| Ciclo | Acciรณn detallada |
|-------|------------------|
| 1     | `AB โ PC`, `DB โ [PC]`, `IR โ DB`, `PC โ PC + 1` |
| 2     | `AB โ PC`, `DB โ [PC]`, `lo โ DB`, `PC โ PC + 1` |
| 3     | `AB โ PC`, `DB โ [PC]`, `hi โ DB`, `PC โ PC + 1`, `addr โ lo | (hi << 8)` |
| 4     | `AB โ addr`, `DB โ [AB]`, `tmp โ DB` |
| 5     | `C โ tmp & $01`, `tmp โ tmp >> 1`, `tmp โ tmp & $7F`, `Z โ (tmp == 0)`, `N โ 0` |
| 6     | `AB โ addr`, `DB โ tmp`, `[AB] โ DB` |

---

### ๐น LSR Absoluto,X โ `LSR $4400,X` โ **7 ciclos**

| Ciclo | Acciรณn detallada |
|-------|------------------|
| 1     | `AB โ PC`, `DB โ [PC]`, `IR โ DB`, `PC โ PC + 1` |
| 2     | `AB โ PC`, `DB โ [PC]`, `lo โ DB`, `PC โ PC + 1` |
| 3     | `AB โ PC`, `DB โ [PC]`, `hi โ DB`, `PC โ PC + 1`, `base โ lo | (hi << 8)` |
| 4     | `addr โ base + X`, `AB โ addr` |
| 5     | `DB โ [AB]`, `tmp โ DB` |
| 6     | `C โ tmp & $01`, `tmp โ tmp >> 1`, `tmp โ tmp & $7F`, `Z โ (tmp == 0)`, `N โ 0` |
| 7     | `AB โ addr`, `DB โ tmp`, `[AB] โ DB` |

---
