#Start recording tcl command: 2/27/2022 12:34:44
#Project Location: C:/project/PCIe_ECP5_MF/work/diamond/versa_ecp5; Project name: versa_ecp5
source ../../scripts/diamond/setup_versa_ecp5.tcl
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_subsys.sbx"
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/xclk_subsys.sbx"
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_subsys.sbx"
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_x1"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_x1/generate_core.tcl"
set auto_path $tmp_autopath;cd $currentPath
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_x1"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_x1/generate_ngd.tcl"
set auto_path $tmp_autopath;cd $currentPath
sbp_builder export_add -comp {pcie_subsys/pcie_x1}
sbp_design save
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/xclk_subsys.sbx"
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/xclk_subsys.sbx"
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/pll_xclk"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/pll_xclk/generate_core.tcl"
set auto_path $tmp_autopath;cd $currentPath
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/pll_xclk"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/pll_xclk/generate_ngd.tcl"
set auto_path $tmp_autopath;cd $currentPath
sbp_builder export_add -comp {xclk_subsys/pll_xclk}
sbp_design save
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_subsys.sbx"
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_refclk"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_refclk/generate_core.tcl"
set auto_path $tmp_autopath;cd $currentPath
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_refclk"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_refclk/generate_ngd.tcl"
set auto_path $tmp_autopath;cd $currentPath
sbp_builder export_add -comp {pcie_subsys/pcie_refclk}
sbp_resource place -rsc {pcie_subsys/pcie_x1/DCUCHANNEL} -id 5
sbp_resource place -rsc {pcie_subsys/pcie_refclk/EXTREF} -id 3
sbp_design drc
sbp_design gen
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_mfx1_top"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_mfx1_top/generate_core.tcl"
set auto_path $tmp_autopath;cd $currentPath
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_mfx1_top"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_mfx1_top/generate_ngd.tcl"
set auto_path $tmp_autopath;cd $currentPath
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_subsys.sbx"
sbp_resource remove -ip {pcie_subsys/pcie_x1}
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/ocie_x1_top"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/ocie_x1_top/generate_core.tcl"
set auto_path $tmp_autopath;cd $currentPath
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/ocie_x1_top"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/ocie_x1_top/generate_ngd.tcl"
set auto_path $tmp_autopath;cd $currentPath
sbp_builder export_add -comp {pcie_subsys/ocie_x1_top}
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_x1_top"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_x1_top/generate_core.tcl"
set auto_path $tmp_autopath;cd $currentPath
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_x1_top"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_x1_top/generate_ngd.tcl"
set auto_path $tmp_autopath;cd $currentPath
sbp_builder export_add -comp {pcie_subsys/pcie_x1_top}
sbp_resource remove -ip {pcie_subsys/ocie_x1_top}
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_mfx1_top"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_mfx1_top/generate_core.tcl"
set auto_path $tmp_autopath;cd $currentPath
set currentPath [pwd];set tmp_autopath $auto_path
cd "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_mfx1_top"
source "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/pcie_subsys/pcie_mfx1_top/generate_ngd.tcl"
set auto_path $tmp_autopath;cd $currentPath
sbp_builder export_add -comp {pcie_subsys/pcie_mfx1_top}
pwd
source ../../scripts/clarity/dcu_locate.tcl
source ../../scripts/clarity/patch_versa_e5.tcl
prj_run Export -impl mf8c -task Bitgen
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/xclk_subsys.sbx"
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/xclk_subsys.sbx"
sbp_design open -dsgn "C:/project/PCIe_ECP5_MF/work/clarity/versa_ecp5/xclk_subsys/xclk_subsys.sbx"
#Stop recording: 2/27/2022 15:32:10
