{"patent_id": "10-2023-0066143", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0168600", "출원번호": "10-2023-0066143", "발명의 명칭": "전류흐름제어를 통한 칩 손상 방지 방법 및 그 디바이스", "출원인": "주식회사 소테리아", "발명자": "김 제임스 종만"}}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "칩에서 전원의 변화를 감시하는 전원 감시 단계; 및상기 감시한 결과에 따라 상기 칩의 내부에서 전류의 유출이나 주입을 제어하는 전류흐름 제어 단계;를 포함하며,상기 전원의 변화가 소정의 범위를 벗어나면, 상기 칩의 내부에서 유출이나 주입되는 전류의 흐름을 제어함으로써, 상기 칩을 보호하는 것을 특징으로 하는 전류흐름제어를 통한 칩 손상 방지 방법."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서,상기 칩은, 입출력 전원과 코어전원으로 동작하며,상기 입출력 전원은, 상기 칩의 외부와 데이터를 송수신하는 입출력 회로를 구동하고, 상기 코어전원은, 복수의코어를 포함하는 적어도 하나 이상의 코어그룹을 구동하며,상기 입출력 회로를 통해서 상기 코어그룹이 외부와 데이터를 송수신하는 것을 특징으로 하는 전류흐름제어를통한 칩 손상 방지 방법."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 1에 있어서,상기 전원 감시 단계는,상기 칩의 내부에 구비된 전압센서를 통해서 코어전원을 감시하여 상기 코어전원의 변화를 산출하는 코어전원감시 단계;를 더 포함하며,상기 전류흐름 제어 단계는,상기 코어전원 감시 단계에서 산출한 상기 코어전원의 변화에 따라, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹에 대해서 유출되거나 주입되는 전류를 제어하는 것을 더 포함하는 것을 특징으로 하는 전류흐름제어를 통한 칩 손상 방지 방법."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 1에 있어서,상기 전원 감시 단계는,상기 칩의 입출력을 구동하는 전원의 선형성, 대칭성 또는 이들의 조합을 모니터링하여 입출력 전원의 변화를산출하는 입출력 전원 감시 단계;를 더 포함하며,상기 전류흐름 제어 단계는,상기 입출력 전원 감시 단계에서 산출한 상기 입출력 전원의 변화에 따라, 상기 칩의 내부에서 유출되거나 주입되는 전류를 제어하는 것을 더 포함하는 것을 특징으로 하는 전류흐름제어를 통한 칩 손상 방지 방법."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 4에 있어서,상기 선형성은, 상기 입출력 전원의 구동이 입력전압의 변화에 따라 소정의 범위의 일정한 출력전압을유지하고, 입력전압에 대해 소정의 범위에서 선형응답을 생성하는 것이며,공개특허 10-2024-0168600-3-상기 대칭성은, 데이터 전송의 타이밍과 정확도에 영향을 미치는 신호파형의 상승 및 하강 에지 사이의 균형 정도를 나타내는 것을 특징으로 하는 전류흐름제어를 통한 칩 손상 방지 방법."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 3에 있어서,상기 전류흐름 제어 단계는,상기 적어도 하나 이상의 코어그룹에서 단락이 발생한 경우, 상기 단락된 적어도 하나 이상의 코어그룹으로 흐르는 전류를 상기 산출한 코어전원의 변화에 따라 그라운드를 통해 칩의 외부로 흘러가도록 제어하고,상기 적어도 하나 이상의 코어그룹이나 칩 내부에서 단선이 발생한 경우, 상기 단선된 적어도 하나 이상의 코어그룹이나 칩 내부로 전류가 흐를 수 없는 만큼의 전류를 상기 산출한 코어전원의 변화에 따라 그라운드를 통해칩의 외부로 흘러가도록 제어하는 것을 특징으로 하는 전류흐름제어를 통한 칩 손상 방지 방법."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "복수의 코어가 배열된 적어도 하나 이상의 코어그룹을 포함하는 칩에서 전원의 변화를 감시하는 전원 모니터링부; 및상기 감시한 결과에 따라 상기 칩의 내부에서 전류의 유출이나 주입을 제어하는 전류흐름 제어부;를 포함하며,상기 전원의 변화가 소정의 범위를 벗어나면, 상기 칩의 내부에서 주입되는 전류의 흐름을 제어함으로써, 상기칩을 보호하는 것을 특징으로 하는 전류흐름제어를 통해 칩 손상이 방지되는 디바이스."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 7에 있어서,상기 디바이스는,입출력 전원과 코어전원으로 동작하며,상기 입출력 전원은,상기 칩의 외부와 데이터를 송수신하는 입출력 회로를 구동하고,상기 코어전원은, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹을 구동하며,상기 입출력 회로를 통해서 상기 코어그룹이 외부와 데이터를 송수신하는 것을 특징으로 하는 전류흐름제어를통해 칩 손상이 방지되는 디바이스."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 7에 있어서,상기 전원 모니터링부는,상기 칩의 내부에 구비된 전압센서를 통해서 코어전원을 감시하여 상기 코어전원의 변화를 산출하는 코어전원모니터링부;를 더 포함하며,상기 전류흐름 제어부는,상기 코어전원 모니터링부에서 산출한 상기 코어전원의 변화에 따라, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹에 대해서 유출되거나 주입되는 전류를 제어하는 것을 더 포함하는 것을 특징으로 하는 전류흐름제어를 통해 칩 손상이 방지되는 디바이스."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 7에 있어서,상기 전원 모니터링부는,상기 칩의 입출력을 구동하는 전원의 선형성, 대칭성 또는 이들의 조합을 모니터링하여 입출력 전원의 변화를공개특허 10-2024-0168600-4-산출하는 입출력 전원 모니터링부;를 더 포함하며,상기 전류흐름 제어부는,상기 입출력 전원 모니터링부에서 산출한 상기 입출력 전원의 변화에 따라, 상기 칩의 내부에서 유출되거나 주입되는 전류를 제어하는 것을 더 포함하는 것을 특징으로 하는 전류흐름제어를 통해 칩 손상이 방지되는 디바이스."}
{"patent_id": "10-2023-0066143", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "청구항 9에 있어서,상기 디바이스는,상기 산출한 코어전원의 변화에 따라 전류를 그라운드를 통해 칩의 외부로 흘러가도록 하는 전류 싱크부;를 더포함하며,상기 전류흐름 제어부는,상기 적어도 하나 이상의 코어그룹에서 단락이 발생한 경우, 상기 전류 싱크부를 통해서 상기 단락된 적어도 하나 이상의 코어그룹으로 흐르는 전류를 그라운드를 통해 칩의 외부로 흘러가도록 제어하고,상기 적어도 하나 이상의 코어그룹이나 칩 내부에서 단선이 발생한 경우, 상기 단선된 적어도 하나 이상의 코어그룹이나 칩 내부로 전류가 흐를 수 없는 만큼의 전류를 그라운드를 통해 칩의 외부로 흘러가도록 제어하는 것을 특징으로 하는 전류흐름제어를 통해 칩 손상이 방지되는 디바이스."}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 전류흐름제어를 통한 칩 손상 방지 방법 및 그 디바이스에 관한 것으로, 복수의 칩이 어레이 형태로 구비된 보드에서 특정 칩에 회로의 단락이 발생하여 과도한 전류가 해당 칩으로 흐르거나 특정 칩에 회로의 단선 이 발생하여 다른 칩으로 과도한 전류가 흘러 전원공급의 균형이 깨지는 경우, 각 칩에서 이를 감지하고 전류흐 름제어를 통해서 칩의 손상을 방지하는 방법 및 그 디바이스에 관한 것이다."}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전류흐름제어를 통한 칩 손상 방지 방법 및 그 디바이스에 관한 것으로, 더욱 상세하게는 복수의 칩 이 어레이 형태로 구비된 보드에서 특정 칩에 회로의 단락이 발생하여 과도한 전류가 해당 칩으로 흐르거나 특 정 칩에 회로의 단선이 발생하여 다른 칩으로 과도한 전류가 흘러 전원공급의 균형이 깨지는 경우, 각 칩에서 이를 감지하고 전류흐름제어를 통해서 칩의 손상을 방지하는 방법 및 그 디바이스에 관한 것이다."}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "대규모의 인공지능 모델을 학습시키거나 암호화폐의 채굴을 위해서 복수의 칩을 어레이 형태로 배열한 다음 각 칩에 원하는 연산이나 태스크를 할당하여 복잡한 연산을 고속으로 수행하고자 하는 요구가 점점 늘어가고 있다. 이러한 요구는 대규모의 고속 연산이 가능한 반도체 칩의 도움으로 실현 가능하게 되었다. 반도체 공정의 개발 과 인공지능이나 해시 알고리즘을 이용하는 응용분야의 확산은 밀접한 관계가 있다. 한편, 단일 반도체 칩으로는 원하는 연산의 성능을 만족할 수 없는 경우, 보드, 셀프, 랙 등의 레벨로 구현하여 원하는 성능을 얻도록 구현하게 된다. 복수의 코어가 매트릭스 형태로 배열된 대규모의 단일 반도체 칩이나, 복수의 칩을 매트릭스 형태로 배열한 보 드, 셀프, 랙의 경우, 각 칩의 내부 혹은 외부의 변화로 인해서 전원 공급의 불균형이 생길 우려가 발생하고, 특정 칩의 전원공급의 불균형은 인접 칩으로 그 영향이 파급되고, 칩 내부의 각 코어의 라이프 타임에도 나쁜 영향을 미친다. 반도체 칩의 회로 선폭이 점점 미세해짐에 따라 제조공정에서나 사용 중에 결함이 발생할 확률이 점점 높아지고 있다. 고밀도의 미세공정 칩에서 특정 코어에 문제가 발생하여 단락회로(short circuit) 혹은 단선회로(open circui t)가 발생한 경우, 즉 해당 코어에서 단락이 발생하여 임피던스가 급격하게 줄어들거나, 단선이 발생하여 임피 던스가 급격하게 높아지면, 전원을 공유하는 해당 코어나 인접한 코어로 흐르는 전류가 과대하거나 과소하게 되 어 손상을 입게 된다. 이러한 현상은 상기 칩이 복수 개 구비된 보드나, 복수의 상기 보드가 구비된 셀프나, 복수의 셀프가 실장된 랙 을 구성하여 복잡한 연산이나 임무를 수행하는 시스템에서도 동일하게 발생한다. 시스템은 칩(디바이스), 보드,셀프, 랙 등 다양한 레벨과 규모로 구성될 수 있다. 복수의 코어가 대규모로 집적된 구조의 칩이나 복수의 칩을 매트릭스 형태로 배열한 보드에서 전원의 공급에 대 한 균형이 흐트러지면 각 칩의 내부에서 주입되는 전류의 균형이 무너진다. 이렇게 전원에 대한 균형이 무너지 면 칩이 손상될 수 있고, 그 동작도 불안정하게 된다. 이러한 문제를 해결하기 위해서 복수의 각 칩에서 전류의 유출(bleeding)이나 주입(breeding)을 제어하여 균형을 잡아주어야 한다. 이를 위해서 본 발명은 복수의 칩이 어레이 형태로 구비된 보드에서 특정 칩의 단락으로 인해서 과도한 전류가 해당 칩으로 흐르거나 특정 칩에 단선이 발생하여 다른 칩으로 과도한 전류가 흘러 전원공급의 균형이 깨지는 경우, 각 칩에서 이를 감지하고 전류흐름제어를 통해서 칩의 손상을 방지하고자 한다."}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "다음으로 본 발명의 기술분야에 존재하는 선행발명에 대하여 간단하게 설명하고, 이어서 본 발명이 상기 선행발 명에 비해서 차별적으로 이루고자 하는 기술적 사항에 대해서 기술하고자 한다. 먼저 한국등록특허 제1939701호(2019.01.11.)는 전원 공급 순서제어 기능을 가지는 전원 공급 회로 및 이의 전 원 공급 방법에 관한 것으로, 칩셋에 전원이 공급되는 순서를 제어함으로써, 갑작스러운 전류 공급 및 차단에 의한 칩셋 내부 소자의 손상을 방지하고자 하는 것이다. 상기 한국등록특허 제1939701호는 본 발명과 같이 칩의 손상을 방지하고자 하는 것이나, 본 발명에서 제시하는 복수의 칩이 매트릭스 형태로 구비된 보드에서 특정 칩의 결함으로 인해서 해당 칩이나 다른 칩에 과도한 전류 가 집중되어 전원공급의 균형이 깨지는 경우 해당 칩의 전류를 외부로 빼 줌으로써, 칩의 손상을 방지하여 안정 적인 동작을 유지하고자 하는 것과는 그 기술적인 차이점이 분명하게 존재한다. 또한 한국등록특허 제0363381호(2002.11.20.)는 반도체 칩의 회로보호 방법 및 그 보호 회로에 관한 것으로, 상 기 보호 회로는 2-전력-공급원 CMOS 집적 회로에서 전력 공급원중 하나가 손실됨으로써 초래되는 불확실한 논리 레벨의 문제를 해결하기 위해 코어 전압의 상태를 감지하여, 코어 전압이 오프인 것으로 감지되면 출력 드라이 버를 디스에이블시키고, 상기 디스에이블된 드라이버는 고 임피던스 상태로 됨으로, 손상을 일으키는 전위를 제 거하고 전력 공급 시퀀싱의 필요성을 제거함으로써, 정규 동작 동안에 집적 회로 코어 전압 VDD 전력 공급원의 갑작스런 손실로부터 보호하고자 하는 것이다. 상기 한국등록특허 제0363381호는 CMOS 집적 회로에서 전력 공급원중 하나가 손실됨으로써 초래되는 불확실한 논리 레벨의 문제를 해결하기 위해 손상을 일으키는 전위를 제거하여 정규 동작 동안에 집적 회로 코어 전압 전 력 공급원의 갑작스런 손실로부터 보호해주는 것으로, 본 발명과 같이 칩의 손상을 방지하고자 하는 점에서 일 부 관련이 있으나, 본 발명에서 제시하는 복수의 칩이 매트릭스 형태로 구비된 보드에서 특정 칩의 결함으로 인 해서 해당 칩이나 다른 칩에 과도한 전류가 집중되어 전원공급의 균형이 깨지는 경우 해당 전류를 외부로 빼 줌 으로써, 칩의 손상을 방지하여 안정적인 동작을 유지하고자 하는 것과는 그 기술적인 차이점이 분명하게 존재한 다. 이상에서 살펴본 선행기술들은 칩이 손상되는 것을 방지하기 위해서 잔류 전하를 방전하거나 전력 공급원의 갑 작스런 손실이 감지되면 출력 드라이버를 디스에이블시키는 것이나, 상기 선행기술들로부터는 본 발명에서 제시 하는 복수의 칩이 매트릭스 형태로 구비된 보드에서 특정 칩의 결함으로 인해서 해당 칩이나 다른 칩에 과도한 전류가 집중되어 전원공급의 균형이 깨지는 경우 해당 전류를 외부로 빼 줌으로써, 칩의 손상을 방지하여 안정 적인 동작을 유지하고자 하는 기술적 특징에 대한 기술적 구성이나 시사 또는 암시도 없다."}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 복수의 칩이 매트릭스 형태로 구비된 보드에 서 각 칩에서 전압을 모니터링한 다음 전류의 유출(bleeding)이나 주입(breeding)을 제어함으로써 칩의 손상을 방지하는 방법 및 그 디바이스를 제공하는 것을 목적으로 한다. 또한 본 발명은 복수의 칩이 매트릭스 형태로 구비된 보드에서 특정 칩의 결함으로 인해서 인접한 다른 칩이 손 상을 입는 것을 방지하는 것을 목적으로 한다. 또한 본 발명은 복수의 칩이 매트릭스 형태로 구비된 보드, 셀프, 혹은 랙에서 특정 칩이 단락 혹은 단선으로 인해서 결함이 발생하는 경우, 해당 칩이나 다른 칩에 과도한 전류가 집중되어 전원공급의 균형이 깨지는 경우 해당 전류를 외부로 빼(bleeding) 줌으로써, 칩의 손상을 방지하여 안정적인 동작을 유지하는 것을 목적으로 한다. 또한 본 발명은 복수의 코어나 소정 개수의 코어를 그룹핑한 클러스터가 매트릭스 형태로 배열되어 형성된 코어 그룹이 복수 개 구비된 칩, 상기 칩이 복수 개 구비된 보드, 복수의 상기 보드가 구비된 셀프, 복수의 셀프가 실장된 랙을 구성하여 복잡한 연산이나 임무를 수행하는 시스템에서, 각 칩에 공급되는 전원이 허용범위 (tolerant spec.)를 초과하여 칩이 손상되거나, 조기에 열화되거나, 또는 그 동작이 불안정해 지는 것을 방지하 는 것을 목적으로 한다."}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 전류흐름제어를 통한 칩 손상 방지 방법은, 칩에서 전원의 변화를 감시하는 전원 감시 단계; 및 상기 감시한 결과에 따라 상기 칩의 내부에서 전류의 유출이나 주입을 제어하는 전류흐름 제어 단계;를 포함하며, 상기 전원의 변화가 소정의 범위를 벗어나면, 상기 칩의 내부에서 유출이나 주입되는 전류의 흐름을 제어함으로써, 상기 칩을 보호하는 것을 특징으로 한다. 상기 칩은, 입출력 전원과 코어전원으로 동작하며, 상기 입출력 전원은, 상기 칩의 외부와 데이터를 송수신하는 입출력 회로를 구동하고, 상기 코어전원은, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹을 구동하며, 상기 입출력 회로를 통해서 상기 코어그룹이 외부와 데이터를 송수신하는 것을 특징으로 한다. 또한 상기 전원 감시 단계는, 상기 칩의 내부에 구비된 전압센서를 통해서 코어전원을 감시하여 상기 코어전원 의 변화를 산출하는 코어전원 감시 단계;를 더 포함하며, 이 경우, 상기 전류흐름 제어 단계는, 상기 코어전원 감시 단계에서 산출한 상기 코어전원의 변화에 따라, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹에 대해서 유출되거나 주입되는 전류를 제어하는 것을 더 포함하는 것을 특징으로 한다. 또한 상기 전원 감시 단계는, 상기 칩의 입출력을 구동하는 전원의 선형성, 대칭성 또는 이들의 조합을 모니터 링하여 입출력 전원의 변화를 산출하는 입출력 전원 감시 단계;를 더 포함하며, 이 경우, 상기 전류흐름 제어 단계는, 상기 입출력 전원 감시 단계에서 산출한 상기 입출력 전원의 변화에 따라, 상기 칩의 내부에서 유출되 거나 주입되는 전류를 제어하는 것을 더 포함하는 것을 특징으로 한다. 여기서 상기 선형성은, 상기 입출력 전원의 구동이 입력전압의 변화에 따라 소정의 범위의 일정한 출력전압을 유지하고, 입력전압에 대해 소정의 범위에서 선형응답을 생성하는 것이며, 상기 대칭성은, 데이터 전송의 타이 밍과 정확도에 영향을 미치는 신호파형의 상승 및 하강 에지 사이의 균형 정도를 나타내는 것을 특징으로 한다. 또한 상기 전류흐름 제어 단계는, 상기 적어도 하나 이상의 코어그룹에서 단락(short)이 발생한 경우, 상기 단 락된 적어도 하나 이상의 코어그룹으로 흐르는 전류를 상기 산출한 코어전원의 변화에 따라 그라운드를 통해 칩 의 외부로 흘러가도록 제어하고, 상기 적어도 하나 이상의 코어그룹이나 칩 내부에서 단선(open)이 발생한 경우, 상기 단선된 적어도 하나 이상의 코어그룹이나 칩 내부로 전류가 흐를 수 없는 만큼의 전류를 상기 산출 한 코어전원의 변화에 따라 그라운드를 통해 칩의 외부로 흘러가도록 제어하는 것을 특징으로 한다. 즉, 상기 전류흐름 제어 단계는, 단락이 발생한 특정 코어그룹에서 일정한 전류가 유출되도록 제어하고, 단선이 발생한 특정 코어그룹으로 흘러야 할 전류가 다른 코어그룹으로 주입되는 것을 방지하는 것을 포함한다. 한편 본 발명의 또 다른 일 실시예에 따른 전류흐름제어를 통해 칩 손상이 방지되는 디바이스는, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹을 포함하는 칩; 상기 칩에서 전원의 변화를 감시하는 전원 모니터링부; 및 상기 감시한 결과에 따라 상기 칩의 내부에서 전류의 유출이나 주입을 제어하는 전류흐름 제어부;를 포함하 며, 상기 전원의 변화가 소정의 범위를 벗어나면, 상기 칩의 내부에서 유출되거나 주입되는 전류의 흐름을 제어 함으로써, 상기 칩을 보호하는 것을 특징으로 한다. 상기 칩은, 입출력 전원과 코어전원으로 동작하며, 상기 입출력 전원은, 상기 칩의 외부와 데이터를 송수신하는 입출력 회로를 구동하고, 상기 코어전원은, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹을 구동하며, 상기 입출력 회로를 통해서 상기 코어그룹이 외부와 데이터를 송수신하는 것을 특징으로 한다. 상기 전원 모니터링부는, 상기 칩의 내부에 구비된 전압센서를 통해서 코어전원을 감시하여 상기 코어전원의 변 화를 산출하는 코어전원 모니터링부;를 더 포함하며, 이 경우, 상기 전류흐름 제어부는, 상기 코어전원 모니터 링부에서 산출한 상기 코어전원의 변화에 따라, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹에 대해서 유출되거나 주입되는 전류를 제어하는 것을 더 포함하는 것을 특징으로 한다. 또한 상기 전원 모니터링부는, 상기 칩의 입출력을 구동하는 전원의 선형성, 대칭성 또는 이들의 조합을 모니터 링하여 입출력 전원의 변화를 산출하는 입출력 전원 모니터링부;를 더 포함하며, 이 경우, 상기 전류흐름 제어 부는, 상기 입출력 전원 모니터링부에서 산출한 상기 입출력 전원의 변화에 따라, 상기 칩의 내부에서 유출되거 나 주입되는 전류를 제어하는 것을 더 포함하는 것을 특징으로 한다. 상기 디바이스는, 상기 산출한 코어전원의 변화에 따라 전류를 그라운드를 통해 칩의 외부로 흘러가도록 하는 전류 싱크부;를 더 포함하며, 상기 전류흐름 제어부는, 상기 적어도 하나 이상의 코어그룹에서 단락(short)이 발생한 경우, 상기 전류 싱크부를 통해서 상기 단락된 적어도 하나 이상의 코어그룹으로 흐르는 전류를 그라운 드를 통해 칩의 외부로 흘러가도록 제어하고, 상기 적어도 하나 이상의 코어그룹이나 칩 내부에서 단선(open)이 발생한 경우, 상기 단선된 적어도 하나 이상의 코어그룹이나 칩 내부로 전류가 흐를 수 없는 만큼의 전류를 그 라운드를 통해 칩의 외부로 흘러가도록 제어하는 것을 특징으로 한다. 즉, 상기 전류흐름 제어부는, 단락이 발 생한 특정 코어그룹에서 일정한 전류가 유출되도록 제어하고, 단선이 발생한 특정 코어그룹으로 흘러야 할 전류 가 다른 코어그룹으로 주입되는 것을 방지하는 것을 포함한다."}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "이상에서와 같이 본 발명의 전류흐름제어를 통한 칩 손상 방지 방법 및 그 디바이스는, 복수의 코어를 매트릭스 구조로 구성한 복수개의 칩을 매트릭스 구조로 구성한 보드, 상기 보드를 다시 셀프나 랙으로 확대한 시스템에 서, 각 칩에 보드, 셀프, 랙에서 허용 정격(tolerant spec.)을 벗어나는 전압이 입력되어도 그 동작이나 성능 및 수명에 영향을 받지 않고, 또한 특정 칩이 내부에서 결함이 발생할 경우에도 해당 칩과 전원을 공유하는 다 른 칩이 손상되는 것을 방지하고, 그 동작, 성능 및 수명에 영향을 미치지 않도록 하는 효과가 있다."}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 전류흐름제어를 통한 칩 손상 방지 방법 및 그 디바이스에 대한 바람 직한 실시예를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 또한 본 발명의 실시예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어"}
{"patent_id": "10-2023-0066143", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미 와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는 것이 바람직하다. 본 발명은 복수의 코어를 매트릭스 구조로 구성한 복수의 칩을 매트릭스 구조로 구성한 보드, 상기 보드를 다시 셀프나 랙으로 확대한 시스템에서, 각 칩에 보드, 셀프, 랙에서 허용 정격(tolerant spec.)을 벗어나는 전압이 입력되어도 그 동작이나 성능 및 수명에 영향을 받지 않고, 또한 각 칩이 내부에서 결함(fail)이 생겨도 인접 칩의 동작이나 성능 및 수명에 영향을 미치지 않도록 하는 방법과 그 구조를 제시한다. 또한 본 발명에서 제어로직(Control logic)은 제어 유니트, 제어부, 제어모듈 등의 의미로 사용되며, 코어그룹 (core group)은 코어 유니트, 코어부, 코어모듈 등의 의미로 사용될 수 있다. 또한 칩 손상은 칩과 손상을 따로 해석하는 것이 아니라 칩 손상을 하나의 단어로 해석함이 타당하다. 아울러 본 발명의 디바이스는 전류흐름제어를 통한 칩 손상 방지 방법을 구비한 칩을 말한다. 도 1은 본 발명의 일 실시예에 따른 복수의 칩이 어레이 형태로 구비된 보드에서 각 칩에서 전류흐름제어를 통 한 칩 손상을 방지하는 개념을 설명하기 위한 도면이다. 도 1에 도시한 바와 같이, 본 발명은 칩을 매트릭스 구조로 배열하고 전원을 각 칩 간에 시리얼하게 연결 하여 공급함으로써, 각 칩을 구동하는 전원라인의 구조를 가지고 있다. 즉, 복수의 칩이 매트릭스 형태로 구비된 보드에서, 소정의 갭을 유지하면서 각 매트릭스의 행이나 열마다 공통 으로 전원을 공급할 때, 각 매트릭스의 각 행이나 열에 속한 특정 칩은 동일한 해당 행이나 열의 다른 칩의 상 태로부터 영향을 받아 허용 규격(Tolerant SPEC)을 벗어나는 전압이 인가될 가능성이 있고, 상기 허용 규격을 벗어나는 전압이 공급될 경우 해당 칩이 과열로 타버릴 수 있다. 또한 특정 칩의 내부 결함으로 인해서 전원을 공유하는 인접한 다른 칩에 영향을 미쳐 과전압이나 저전압이 걸 릴 수 있는 상황이 발생할 수 있다. 즉, 특정 칩에 결함이 있어 해당 칩과 시리얼로 연결된 다른 칩이 손상을 입거나, 외부에서 공급되는 특정 시리 얼 전원공급 라인이 허용 규격을 초과하는 전압을 인가하는 경우, 해당 시리얼 전원공급 라인에 연결된 다른 칩 들이 손상을 입을 수 있다. 또한 외부 요인으로 인해서 특정 칩에 과전압이 유입되는 경우도 있고, 또한 해당 특정 칩의 내부 요인으로 인 해서 과전압이 걸리는 경우도 있기 때문에, 특정 칩의 전원에 대한 불안정에는 외부원인과 내부원인이 복합적으 로 작용한다고 볼 수 있다. 다시 말해서, 특정 칩의 내부 요인으로 인한 전압의 불안정은 인접 칩의 외부 요인으로 작용하여 전압의 불안정 을 초래한다. 즉, 특정 칩은 다른 칩으로부터 영향을 받을 수도 있지만, 상기 특정 칩의 오동작은 인접 칩에 영 향을 줄 수도 있다는 것이다. 만약 특정 칩의 내부에서 결함(fail)이 발생하면 먼저 해당 결함을 감지하고, 이어서 전류흐름 제어와 전류 싱 크를 통해서 과전류를 접지선으로 유출시키게 된다. 예를 들어 도 1의 첫 번째 행에 위치한 칩 중에서 두 번째 칩에 결함이 발생하여 칩이 단락 혹은 단선이 발생하 거나, 전압의 수치가 갑자기 임계값 이상 상승하는 경우, 상기 각 경우에 해당하는 임피던스 모델(Z)을 트랜지 스터에 연결하고 전류 유출을 주입을 제어함으로써, 해당 칩의 오동작이나 결함은 물론이고 인접한 칩의 오동작 이나 결함에 대해서도 영향이 미치지 않도록 한다. 이하에서는 각 칩의 내부 구조에 대해서 자세하게 설명하고자 한다. 도 2는 본 발명의 일 실시예에 따른 전류흐름제어를 통해 칩 손상을 방지하는 디바이스의 구성에 대한 상세한 구조를 나타낸 도면이다. 도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 전류흐름제어를 통한 칩 손상을 방지하는 디바이스(10 0)는 복수의 코어 매트릭스로 구성된 적어도 하나 이상의 코어그룹(Core Group)(110a~110d), 제어 로직부 (Control Logic), 아날로그부(Analog Top), 전압 드롭부(Low Drop Out), 입출력 전원부, 입출력 전원, 코어전원, 전원 모니터링부, 전류 싱크부, 입출력(IO) 그라운드 및 코어 그 라운드를 포함하여 구성된다. 도 2에서는 코어그룹을 4개로 도시하였지만, 실제 코어그룹의 개수는 4개 이하 혹 은 그 이상으로 구비하여도 무방하다. 상기 코어그룹은 수많은 코어들을 매트릭스 형태로 배치하여 구성하고 있으면서, 다수의 연산이나 임무를 독립적으로 수행할 수 있다. 이렇게 규칙적으로 배치된 적어도 하나 이상의 코어그룹은, 복수의 코어로 구성된 클러스터가 매트릭스 형 태로 배열되어 코어그룹을 형성하고 있고, 복수의 코어그룹으로 구성된다. 상기 코어그룹은 제어 로직부, 아날로그부 및 전원 모니터링부를 통해, 본 발명의 일 실시예에 따른 디바이스에서 전류 유출을 제어함으로써 그 손상이 방지되도록 구성된다. 본 발명의 일 실시예에 따른 전류흐름제어를 통한 칩 손상을 방지하는 디바이스는 입출력 전원과 코 어전원으로 동작한다. 여기서 입출력 전원(IO power)은 예를 들어 1.08[V]~1.32[V] 범위의 전압이 인가된다. 또한 코어전원(core power)은 타깃 공정에 따라 전압 규격이 달라지지만0.5[V]~0.825[V]나 0.27[V]~0.825[V]가 인가될 수 있다. 여기서 위 전압 범위는 공정에 따라 바뀔 수 있다. 또한 본 발명의 일 실시예에 따른 디바이스는 전원 모니터링부를 통해서 외부와 데이터를 주고받는 입출력 전원의 변화를 감시하고, 전압센서를 통해서 코어전원의 전압 레벨을 모니터링할 수 있다. 전압센 서를 동작시키는 전원은 아날로그 전원이다. 따라서 전압센서의 동작 전원은 아날로그 전원이나 상기 전압센서 가 모니터링하는 전원은 코어전원이다. 즉, 본 발명의 일 실시예에 따른 디바이스의 칩은 입출력 전원과 코어전원으로 동작하며, 상기 입출력 전원은, 상기 칩의 외부와 데이터를 송수신하는 입출력 회로를 구동하고, 상기 코어전원은, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹을 구동하며, 상기 입출력 회로를 통해서 상기 코어그룹이 외부와 데이터를 송수신한다. 또한 상기 전원 모니터링부는 상기 칩에서 전원의 변화를 감시하도록 구성되는데, 상기 칩의 입출력을 구 동하는 전원의 선형성, 대칭성 또는 이들의 조합을 모니터링하며, 입출력 전원 모니터링부를 통해 상기 입 출력 전원의 변화를 산출할 수 있다. 즉, 상기 입출력 전원 모니터링부는 상기 칩의 입출력을 구동하는 전원의 선형성, 대칭성 또는 이들의 조 합을 모니터링하여 상기 입출력 전원의 변화를 산출한다. 여기서 상기 선형성은, 상기 입출력 전원의 구동이 입 력전압의 변화에 따라 소정의 범위의 일정한 출력전압을 유지하고, 입력전압에 대해 소정의 범위에서 선형응답 을 생성하는 것이며, 상기 대칭성은, 데이터 전송의 타이밍과 정확도에 영향을 미치는 신호파형의 상승 및 하강 에지 사이의 균형 정도를 나타내는 것이다. 한편, 상기 전원 모니터링부는 코어전원 모니터링부를 이용하여 상기 칩의 내부에 구비된 전압센서 를 통해서 코어전원을 감시하여 상기 코어전원의 변화를 산출한다. 또한 퓨즈 전원부는 OTP(one-time programmable) 메모리에 데이터를 기록하기 위한 전원으로, eFUSE 의 프로그램을 위해서 고전압 전원이 필요한데 이를 공급하기 위한 전원이다. 또한 상기 전압 드롭부(LDO, Low Drop Out)는 아날로그부의 동작 전압(0.75V)을 만들어 제공하기 위 한 것이다. 수십 또는 수백 밀리볼트 범위의 작은 전압 강하만으로 입력전압보다 낮은 안정적인 출력전압을 제 공하도록 설계된다. 상기 전압 드롭부에서 만들어진 전압이 레벨 쉬프트(L/S, Level Shifter)부(121a)로 인가되는 이유는 제어 로직부와 아날로그부가 서로 다른 전압원이기 때문에 상호 통신을 위해 서로의 레벨을 맞추기 위함이 다. 또한 상기 디바이스의 입출력 전원과 관련하여 입출력 전원부는 상기 디바이스의 입출력(IO) 전 원에 공급되는 전압을 조절하는 데 사용될 수 있다. 이는 다른 칩이나 외부 장치와의 안정적인 통신을 보 장하기 위해 입출력 전원의 전압 수준을 신중하게 제어해야 하는 경우가 많기 때문에 중요하다. 상기 입출력 전원부는 입력전압의 변동 또는 노이즈와 독립적인 안정적인 저잡음 전압을 공급하여 디바이 스의 전반적인 성능과 신뢰성을 개선할 수 있다. 또한 상기 입출력 전원부는 칩의 입출력 전원공급 회로를 의미할 수 있으며, 다른 칩이나 외부 장치와 통 신하는데 사용되며 안정적인 통신을 보장하기 위해 종종 특정 전압수준과 전원공급 잡음 내성이 필요하다. 아울 러 코어전원과 레벨 쉬프트부(121b)를 통해서 인터페이스를 수행하도록 구성된다. 또한 칩의 입출력 전원은 전압 드롭부 또는 DC-DC 컨버터와 같은 입출력 전원부에 의해 조정되 며, 이를 통해서 입출력 전원에 대한 노이즈의 변동에 관계없이 안정적이고 노이즈가 적은 전압공급을 제공하는 데 도움이 된다. 상기 아날로그부는 OTP(One-Time Programmable) 메모리, POR(Power On Reset), PLL(Phase locked Loop), 온도센서(T_sensor) 및 전압센서(V_sensor)를 더 포함한다. 상기 OTP 메모리는 퓨즈 전원부에서 공급되는 eFUSE의 프로그램을 위한 전원을 이용하여 온도센서, 전압센서의 측정값을 보정하기 위한 보정값을 저장한다. 전압센서나 온도센서의 정확도를 높이기 위 함이다. OTP 메모리에 퓨징하는 것은 anti-fuse 방식에 의해 기록함으로써 수행할 수 있다.상기 디바이스의 전압센서는 코어전원의 전압레벨을 측정하고, 그 결과는 상기 OTP 메모리(13 1)에 기록되어 있는 보정값으로 보정한 다음 코어전원의 변화를 모니터링하는데 활용된다. 상기 전원 모니터링부는, 칩에서 전원의 변화를 감시하는데, 코어전원 모니터링부를 통해서 상기 칩 의 내부에 구비된 전압센서에서 측정된 전압레벨을 상기 OTP 메모리에 저장된 보정값을 읽어와 보정한 다 음 보정된 전압레벨 측정값으로 상기 코어전원의 변화를 산출한다. 이 경우 상기 전류흐름 제어부는, 상기 코어전원 모니터링부에서 산출한 상기 코어전원의 변화 에 따라, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹 중 특정 단락회로를 포함하는 코어그룹에 서 유출(bleeding)되는 전류를 제어하거나 특정 단선회로를 포함하는 코어그룹으로 인해서 다른 코어그룹으로 과전류가 주입(breeding)되지 않도록 제어한다. 상기 POR (Power-On Reset)은 전원이 켜지면 디바이스를 초기화하도록 설계된 회로이다. 외부 리셋 핀이 따로 존재하며 이를 보조하는 역할을 한다. POR 회로는 디바이스에 전원이 들어오면 디바이스가 알려진 상 태, 즉 내부 레지스터, 로직 게이트, 및 메모리가 클리어되고 특정 상태로 설정되도록 보장한다. 이는 디바이스 의 예측 불가한 행동, 오류 및 데이터 손상을 유발하는 정의되지 않은 상태에서 출발하는 것을 방지해 준 다. 상기 POR 회로는 전원전압이 특정 임계값을 초과할 때를 감지하는 전압 모니터를 포함한다. 이는 칩에 전원이 들어왔다는 것을 표시해 주는 것이다. 그런 다음 디바이스의 내부 로직에 보내지는 리셋 신호를 생성하고, 이는 모든 레지스터와 메모리를 초기상태로 리셋 하도록 한다. 상기 리셋신호는 보통 짧은 시간 동안 액티브하며, 이 를 통해 디바이스가 초기상태로 안정화되도록 한다. 상기 POR 회로는 리셋신호가 디바이스를 완전히 리셋하기에 충분할 정도로 길도록 보장하도록 하는 지연 타이머 나 전원공급기에서 노이즈로 인해서 리셋신호의 잘못된 트리거링을 막도록 하는 글리치 필터를 더 포함할 수 있 다. 이를 통해서 POR 회로는 상기 디바이스에서 반드시 필요로 하는 요소이고, 신뢰성 있고 일관성 있게 디바이스가 동작을 시작하는 것을 보장하고, 예측불가한 동작과 데이터 손상을 막아준다. 상기 제어 로직부는 입출력 전원과 코어전원 간의 선형성 및 대칭성을 가지도록 하는 레벨 쉬프 트부(121b), 아날로그부와의 정보 교류를 위한 레벨 쉬프트부(121a), 상기 온도센서, 전압센서의 보 정값을 저장하고 있는 OTP 메모리, 입출력 전원과 코어전원을 감시한 결과에 따라 칩의 내부에서 전류의 유출이나 주입을 제어하는 전류흐름 제어부(current flow control) 및 클록 싱크부(CDC(clock domain crossing) logic)를 포함한다. 또한 상기 제어 로직부와 별도로 전류를 그라운드로 빼주는 전류 싱크부(current sinking)가 구비된 다. 상기 레벨 쉬프트부(121b)는 상기 디바이스의 입출력 전원 회로의 중요한 특성인 선형성(linearity) 및 대 칭성(symmetry)을 확보하여 상기 디바이스에서 송수신되는 신호의 품질과 신뢰성을 향상시키는 입출력 구동 및 수신기 회로를 포함한다. 여기서 선형성은 입출력 드라이버(구동) 회로가 입력전압이 변함에 따라 일정한 출력전압을 유지하도록 하고, 광범위한 입력전압에 대해 선형응답을 생성하는 정도를 말한다. 선형 입출력 드라이버는 신호품질을 저하시키고 오류를 유발할 수 있는 왜곡 및 신호 잡음을 줄이는 역할을 한다. 또한 대칭성은 데이터 전송의 타이밍과 정확도에 영향을 미치는 신호 파형의 상승 및 하강 에지 사이의 균형을 잡는 역할을 한다. 대칭 입출력 드라이버는 유사한 상승 및 하강 시간을 생성하고, 신호가 입출력 전원 회로와 상호 연결을 통해 이동할 때 신호의 무결성을 유지하도록 한다. 또한 디바이스(칩)의 입출력 전원에 대해서 우수한 선형성과 대칭성을 유지하는 입출력 전원 회로는 더 많 은 전력을 소비하지만, 더 정확하고 신뢰할 수 있는 데이터 전송이 가능하도록 한디. 반면에 낮은 선형성과 대 칭성을 가진 경우, 전력소비는 낮지만 신호의 오류 및 저하로 이어질 수 있다. 상기 전류흐름 제어부는 칩에서 입출력 전원과 코어전원의 변화를 감시한 결과에 따라 상기 칩의 내 부에서 전류 싱크부를 통해서 얼마나 많은 전류를 그라운드로 흘려보낼지 결정하는 것이므로, 상기 칩 내 에서 안정적으로 전류가 흐르도록 특정 단락회로를 포함하는 코어그룹에서 유출(bleeding)되는 전류를 제어하거나, 특정 단선회로를 포함하는 코어그룹으로 인해서 다른 코어그룹으로 과전류가 주입(breeding)되지 않도록 제 어하는 역할을 한다. 즉, 전류흐름 제어부는 상기 전류 싱크부를 가동하여 전류를 코어 그라운드를 통해서 외부로 흘러 보 내게 된다. 이로써 칩과 코어그룹이 더 이상 손상되는 것이 방지된다. 상기 전류 싱크부는 특정 단선회로를 포함하는 코어그룹 이외의 코어그룹으로 주입(breeding)되는 전류를 제어하기 위해서, 상기 전류흐름 제어부의 신호가 MOS FET의 게이트 단자에 접속되고, 드레인 단자에는 코 어전원이 연결되며, 소스 단자와 그라운드 사이에 소정의 임피던스 소자가 연결되는 구조를 가지도록 구성된다. 또한 특정 단락회로를 포함하는 코어그룹에서 유출(bleeding)되는 전류를 제어하기 위해서, 상기 전류흐름 제어 부의 신호가 MOS FET의 게이트 단자에 접속되고, 드레인 단자에는 상기 특정 단락회로를 포함하는 코어그 룹의 그라운드에 연결되며, 소스 단자와 그라운드 사이에 소정의 임피던스 소자가 연결되는 구조를 가지도록 구 성된다. 도 2에는 전류 싱크부가 코어전원과 코어접지 간에 연결되어 있어, 특정 코어그룹에 단선회로가 발생한 경 우를 도시하고 있으나, 특정 코어그룹에 단락회로가 발생한 경우에는 각 코어그룹과 코어접지 간에 상기 전류 싱크부가 연결되도록 하여 해당 코어그룹에서 발생한 단락회로로 인해 과전류가 흐르는 것을 방지할 수 있 도록 한다. 다양한 임피던스 소자에 대해서 상기 구조를 가진 복수의 회로를 구성하고, 칩 내에서 코어전원의 변화에 대응 하는 임피던스를 회로를 선택하여 필요한 만큼의 전류를 그라운드로 흘려보내도록 제어할 수 있다. 한편 클록 싱크부(CDC(clock domain crossing) logic)는 서로 다른 클록을 사용하는 도메인 간의 클록의 동기화를 위해 서로 다른 클록 사이에 존재하는로직이다. 즉, 핸드셰이킹이나 버퍼링을 통해서 서로 다른 도메 인 간에 데이터가 안정적으로 전송되도록 한다. 도 3은 본 발명의 일 실시예에 따른 (a) 코어그룹 open 혹은 (b) short 시 전류흐름제어를 통해 칩 손상을 방지 하는 디바이스에 대한 주요 기능 블록도이다. 도 3의 (a)에 도시한 바와 같이, 특정 코어그룹에 단선회로(open circuit)가 발생한 경우, 그로 인해 전류가 못 흐르는 만큼, 전류의 유출(bleeding) 통로를 만들어 줌으로써, 다른 코어그룹으로 과전류가 흐르지 않도록 한다. 또한 복수의 임피던스를 통해 전류가 흘러가도록 제어함으로써, 전류의 유출에 따른 부하를 분담 (sharing)할 수 있다. 한편, 도 3의 (b)에 도시한 바와 같이, 특정 코어그룹에 단락회로(short circuit)가 발생한 경우, 그로 인해 전 류의 손실이 발생하는 것을 방지하기 위해 전류가 소정의 임피던스를 통과하여 서서히 소모되도록 함으로써, 다 른 코어그룹으로 전류가 일정부분 이상 공급되도록 하고자 한다. 또한 복수의 임피던스를 통해 전류가 유출되도 록 제어함으로써, 전류의 유출에 따른 부하를 분담(sharing)할 수 있다. 도 3의 (a)와 같이 코어그룹에 단선회로가 발생할 경우에는 복수의 코어그룹에 대해서 소정 개수의 전류 유출 경로를 만들어 주고, 도 3의 (b)와 같이 코어그룹에 단락회로가 발생할 경우에는 각 코어그룹 마다 각 코어접지 단에 해당 코어그룹이 정상동작을 하는 경우에 대한 스위치소자와 단락회로가 발생하여 전류가 유출되는 정도에 따라 전류의 흐름을 제어할 소정의 임피던스 경로를 제공한다. 여기서 스위치회로와 임피던스 소자는 각각 복수 개 구비되어 부하의 분담을 가능하게 하는 것이 바람직하다. 도 4는 본 발명의 일 실시예에 따른 전류흐름제어를 통해 칩 손상을 방지하는 디바이스에 대한 주요 기능 블록 도이다. 도 4에 도시한 바와 같이, 본 발명에 따른 디바이스의 주요 기능블록은 적어도 하나 이상의 코어그룹, 입 출력 전원부, 입출력 전원 모니터링부, 아날로그부, 제어 로직부, 및 전류 싱크부를 포함한다. 상기 코어그룹은 복수의 코어가 매트릭스 형태로 배열되어 구성된다. 본 발명에 따른 디바이스는 이 러한 코어그룹을 적어도 하나 이상 포함하고 있다. 본 발명의 일 실시예에 따른 칩은, 입출력 전원과 코어전원으로 동작하며, 상기 입출력 전원 은, 상기 칩의 외부와 데이터를 송수신하는 입출력 회로를 구동하고, 상기 코어전원은, 복수의 코어 를 포함하는 적어도 하나 이상의 코어그룹을 구동하며, 상기 입출력 회로를 통해서 상기 코어그룹이 외부와 데이터를 송수신한다. 상기 전원 모니터링부는, 입출력 전원 모니터링부와 코어전원 모니터링부를 포함한다. 여기서 입출력 전원 모니터링부는 상기 칩의 입출력을 구동하는 전원의 선형성, 대칭성 또는 이들의 조합 을 모니터링하여 상기 입출력 전원의 변화를 산출한다. 또한 코어전원 모니터링부는 상기 칩의 내부에 구 비된 전압센서를 통해서 코어전원을 감시하고 OPT 메모리에 기록되어 있는 전압센서의 보정값을 참고 하여 상기 코어전원의 변화를 산출한다. 상기 OTP 메모리에 기록된 전압센서의 보정값을 액세스하여 상기 전압센서에서 측정된 전압 측정값을 보정하고 그 변화에 기반하여 상기 전류흐름 제어부의 제어에 따라 전류 싱크부를 구동하여 칩의 내 부에 흐르는 전류의 유출이나 주입을 제어한다. 여기서 아날로그부와 제어 로직부는 레벨 쉬프트 를 통해서 서로 레벨을 맞춘 다음 정보를 송수신한다. 상기 전류흐름 제어부는 상기 감시를 통해서 산출한 전원(전압) 변화에 따라 상기 칩의 내부에서 전류의 유출이나 주입을 제어한다. 상기 전원의 변화가 소정의 범위를 벗어나면, 상기 칩의 내부에서 주입되는 전류의 흐름을 제어함으로써, 상기 칩을 보호한다. 상기 전류흐름 제어부는 상기 입출력 전원 모니터링부에서 산출한 상기 입출력 전원의 변화에 따라, 상기 칩의 내부에서 유출되거나 상기 칩의 내부로 주입되는 전류를 제어한다. 또한 상기 전류흐름 제어부는 상기 코어전원 모니터링부에서 산출한 상기 코어전원의 변화에 따라, 복수의 코어를 포함하는 적어도 하나 이상의 코어그룹으로부터 유출되는 전류를 제어하거나 복수의 코어를 포함 하는 적어도 하나 이상의 코어그룹에 과전류가 주입되지 않도록 제어한다. 특히 상기 전류흐름 제어부는 상기 적어도 하나 이상의 코어그룹에서 단락이 발생한 경우, 상기 단락된 적 어도 하나 이상의 코어그룹으로 흐르는 전류를 상기 산출한 코어전원의 변화에 따라 전류 싱크부를 통해서 그라운드로 흘러가도록 제어하고, 상기 적어도 하나 이상의 코어그룹이나 칩 내부에서 단선이 발생한 경 우, 상기 단선된 적어도 하나 이상의 코어그룹이나 칩 내부로 전류가 흐를 수 없는 만큼의 전류를 상기 산출한 코어전원의 변화에 따라 전류 싱크부를 통해서 그라운드로 흘러가도록 제어하여, 상기 단선이 발생한 코어 그룹 이외의 코어그룹으로 유입되는 전류를 제어한다. 상기 전류 싱크부는 특정 코어그룹에 단락회로가 발생한 경우, 해당 코어그룹과 코어접지 간에 연결되어야 하고, 특정 코어그룹에 단선회로가 발생한 경우, 코어전원과 코어접지 간에 코어그룹과 병렬로 연결되는 것이 바람직하다. 상기 OTP 메모리는 비휘발성 메모리인 OTP에 전압센서와 온도센서의 보정값을 한번 기록하고 전압센서로 전압 측정값을 측정한 다음 상기 저장된 보정값을 참조하여 보정한 측정값을 이용하도록 한다. 상기 전류가 외부로 흘러가도록 제어하는 것은, 상기 전류흐름 제어부에서 생성한 제어신호를 전류 싱크부 로 출력하여 특정 전류량이 그라운드를 통해서 외부로 방출되도록 제어하는 것이다. 상기 전류 싱크부는 트랜지스터의 소스와 그라운드 사이에 임피던스를 연결한 다양한 모델을 이용하여 전 류의 방출이 필요한 정도에 따라 필요한 임피던스를 가진 모델을 선택하여 전류가 외부로 흘러 나가도록 한 것 이다. 즉, 상기 전류흐름 제어부에서 발생한 신호는 상기 전류 싱크부에 구비된 트랜지스터의 게이트 단자 에 연결되어 해당하는 전류가 전류 싱크부를 통해서 그라운드로 배출되도록 한다. 도 5는 본 발명의 일 실시예에 따른 전류흐름제어를 통한 칩 손상 방지 방법에서 칩의 입출력 전원을 모니터링 하여 그 결과로 전류의 유출을 제어하는 과정을 보인 흐름도이다. 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 다바이스의 입출력 전원을 모니터링하여 전류주입 을 제어하는 과정을 타나낸 것으로, 먼저, 칩의 내부에서 상기 칩의 입출력 전원을 감시하는 입출력 전원 감시 단계를 수행한다(S110). 다음으로 상기 감시한 입출력 전원을 통해서 상기 입출력 전원의 변화를 산출하는 입출력 전원 변화 산출 단계 를 수행한다(S120). 이어서 상기 산출한 입출력의 전원의 변화가 임계값보다 초과하는지 여부를 판단하고, 그 결과 상기 산출한 입 출력의 전원의 변화가 임계값보다 초과한다면(S130), 전류흐름 제어부를 통해서 상기 산출한 결과에 따라 상기 칩의 내부에서 유출되는 전류를 제어한다(S140). 이어서 상기 산출한 전원의 변화에 따른 제어를 위해서, 해당하는 전류를 전류 싱크부를 통해서 그라운드 로 흘려보낸다(S150). 이하에서는 칩 내의 코어전원을 모니터링하여 전류주입을 제어하는 흐름도에 대해서 설명하고자 한다. 도 6은 본 발명의 일 실시예에 따른 전류흐름제어를 통한 칩 손상 방지 방법에서 칩의 입출력 전원을 모니터링 하여 그 결과로 전류의 유출이나 주입을 제어하는 과정을 보인 흐름도이다. 도 6에 도시한 바와 같이, 본 발명의 일 실시예에 따르면, 먼저 칩의 내부에 구비된 전압센서를 통해서 코 어전원을 감시하는 코어전원 감시 단계를 수행한다(S210). 다음으로 코어전원의 변화를 산출하는 코어전원 변화 산출 단계를 수행한다. 그 결과 코어전원의 변화가 소정의 임계값을 초과하면(S230), 코어그룹이 단락인지 먼저 점검(S240)하고, 그렇 지 않으면, 처음부터 코어전원을 감시하는 단계를 수행한다. 만약 코어그룹이 단락이라면(S240), 단락된 코어그룹으로 흘러야 하는 만큼의 전류에 대한 유출을 제어하는 전 류흐름 제어 단계를 수행하고(S250), 그렇지 않으면, S260으로 진행한다. 즉, 단락된 코어그룹으로 과전류가 흐 르는 것을 방지하기 위해서 해당 코어그룹과 코어접지 간에 전류 싱크부를 연결하여 전류흐름을 제어한다. 이어서 만약 코어그룹이 단선이라면(S260), 단선된 코어그룹으로 흐를 수 없는 만큼의 전류가 다른 코어그룹으 로 주입되는 것을 방지하기 위한 전류흐름 제어 단계를 수행하고(S270), 그렇지 않으면 S280 단계로 진행한다. 즉, 단선된 코어그룹으로 흐르지 못하는 전류에 대한 우회 통로를 제공하기 위해 코어전원과 코어접지 간에 전 류싱크부를 연결하여 전류흐름을 제어한다. 이어서 상기 산출한 전원의 변화에 따른 제어에 의해서 해당하는 전류를 그라운드로 흘려보내는 전류 싱크 단계 를 수행한다(S280). 이처럼 본 발명의 전류흐름제어를 통한 칩 손상 방지 방법 및 그 디바이스는, 복수의 코어를 매트릭스 구조로 구성한 복수개의 칩을 매트릭스 구조로 구성한 보드, 상기 보드를 다시 셀프나 랙으로 확대한 시스템에서, 각 칩에 보드, 셀프, 랙에서 허용 정격(tolerant spec.)을 벗어나는 전압이 입력되어도 그 동작이나 성능 및 수명 에 영향을 받지 않고, 또한 특정 칩이 내부에서 결함이 발생할 경우에도 해당 칩과 전원을 공유하는 다른 칩이 손상되는 것을 방지하고, 그 동작, 성능 및 수명에 영향을 미치지 않도록 하는 효과가 있다. 이상에서와 같이 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하 다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 판단되어야 할 것이다."}
{"patent_id": "10-2023-0066143", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 복수의 칩이 어레이 형태로 구비된 보드에서 각 칩에서 전류흐름제어를 통 한 칩 손상을 방지하는 개념을 설명하기 위한 도면이다. 도 2는 본 발명의 일 실시예에 따른 전류흐름제어를 통해 칩 손상을 방지하는 디바이스의 구성에 대한 상세한 구조를 나타낸 도면이다. 도 3은 본 발명의 일 실시예에 따른 (a) 코어그룹 open 혹은 (b) short 시 전류흐름제어를 통해 칩 손상을 방지 하는 디바이스에 대한 주요 기능 블록도이다. 도 4는 본 발명의 일 실시예에 따른 전류흐름제어를 통해 칩 손상을 방지하는 디바이스에 대한 주요 기능 블록 도이다. 도 5는 본 발명의 일 실시예에 따른 전류흐름제어를 통한 칩 손상 방지 방법에서 칩의 입출력 전원을 모니터링 하여 그 결과로 전류의 유출을 제어하는 과정을 보인 흐름도이다. 도 6은 본 발명의 일 실시예에 따른 전류흐름제어를 통한 칩 손상 방지 방법에서 칩 내의 코어전원을 모니터링 하여 그 결과로 전류의 유출과 주입을 제어하는 과정을 보인 흐름도이다."}
