/*
 * File: addr.h
 * Created Date: 2023-03-31 05:05:33 pm
 * Author: Mathieu Escouteloup
 * -----
 * Last Modified: 2023-04-03 10:15:51 am
 * Modified By: Mathieu Escouteloup
 * -----
 * License: See LICENSE.md
 * Copyright (c) 2023 HerdWare
 * -----
 * Description: 
 */


#ifndef IO_ADDR_H 
#define IO_ADDR_H

#include "pltf.h"

#define IO_CORE_ADDR_L0TIMER_BASE       IO_CORE_ADDR_BASE + 0x00000000
#define IO_CORE_ADDR_L0TIMER_STATUS     IO_CORE_ADDR_BASE + 0x00000000
#define IO_CORE_ADDR_L0TIMER_CONFIG     IO_CORE_ADDR_BASE + 0x00000004
#define IO_CORE_ADDR_L0TIMER_CNT        IO_CORE_ADDR_BASE + 0x00000010
#define IO_CORE_ADDR_L0TIMER_CNTH       IO_CORE_ADDR_BASE + 0x00000014
#define IO_CORE_ADDR_L0TIMER_CMP        IO_CORE_ADDR_BASE + 0x00000018
#define IO_CORE_ADDR_L0TIMER_CMPH       IO_CORE_ADDR_BASE + 0x0000001c
#define IO_CORE_ADDR_L1TIMER_BASE       IO_CORE_ADDR_BASE + 0x00000020
#define IO_CORE_ADDR_L1TIMER_STATUS     IO_CORE_ADDR_BASE + 0x00000020
#define IO_CORE_ADDR_L1TIMER_CONFIG     IO_CORE_ADDR_BASE + 0x00000024
#define IO_CORE_ADDR_L1TIMER_CNT        IO_CORE_ADDR_BASE + 0x00000030
#define IO_CORE_ADDR_L1TIMER_CNTH       IO_CORE_ADDR_BASE + 0x00000034
#define IO_CORE_ADDR_L1TIMER_CMP        IO_CORE_ADDR_BASE + 0x00000038
#define IO_CORE_ADDR_L1TIMER_CMPH       IO_CORE_ADDR_BASE + 0x0000003c

#define IO_CORE_ADDR_CTIMER0_BASE       IO_CORE_ADDR_BASE + 0x00000100
#define IO_CORE_ADDR_CTIMER0_STATUS     IO_CORE_ADDR_BASE + 0x00000100
#define IO_CORE_ADDR_CTIMER0_CONFIG     IO_CORE_ADDR_BASE + 0x00000104
#define IO_CORE_ADDR_CTIMER0_CNT        IO_CORE_ADDR_BASE + 0x00000110
#define IO_CORE_ADDR_CTIMER0_CNTH       IO_CORE_ADDR_BASE + 0x00000114
#define IO_CORE_ADDR_CTIMER0_CMP        IO_CORE_ADDR_BASE + 0x00000118
#define IO_CORE_ADDR_CTIMER0_CMPH       IO_CORE_ADDR_BASE + 0x0000011c
#define IO_CORE_ADDR_CTIMER1_BASE       IO_CORE_ADDR_BASE + 0x00000120
#define IO_CORE_ADDR_CTIMER1_STATUS     IO_CORE_ADDR_BASE + 0x00000120
#define IO_CORE_ADDR_CTIMER1_CONFIG     IO_CORE_ADDR_BASE + 0x00000124
#define IO_CORE_ADDR_CTIMER1_CNT        IO_CORE_ADDR_BASE + 0x00000130
#define IO_CORE_ADDR_CTIMER1_CNTH       IO_CORE_ADDR_BASE + 0x00000134
#define IO_CORE_ADDR_CTIMER1_CMP        IO_CORE_ADDR_BASE + 0x00000138
#define IO_CORE_ADDR_CTIMER1_CMPH       IO_CORE_ADDR_BASE + 0x0000013c

#define IO_CORE_ADDR_SCRATCH_BASE       IO_CORE_ADDR_BASE + 0x00000200
#define IO_CORE_ADDR_SCRATCH0           IO_CORE_ADDR_BASE + 0x00000200
#define IO_CORE_ADDR_SCRATCH1           IO_CORE_ADDR_BASE + 0x00000204
#define IO_CORE_ADDR_SCRATCH2           IO_CORE_ADDR_BASE + 0x00000208
#define IO_CORE_ADDR_SCRATCH3           IO_CORE_ADDR_BASE + 0x0000020c
#define IO_CORE_ADDR_SCRATCH4           IO_CORE_ADDR_BASE + 0x00000210
#define IO_CORE_ADDR_SCRATCH5           IO_CORE_ADDR_BASE + 0x00000214
#define IO_CORE_ADDR_SCRATCH6           IO_CORE_ADDR_BASE + 0x00000218
#define IO_CORE_ADDR_SCRATCH7           IO_CORE_ADDR_BASE + 0x0000021c

#define IO_PLTF_ADDR_GPIOA_BASE         IO_PLTF_ADDR_BASE + 0x04004000
#define IO_PLTF_ADDR_GPIOA_ENO          IO_PLTF_ADDR_BASE + 0x04004000
#define IO_PLTF_ADDR_GPIOA_REG          IO_PLTF_ADDR_BASE + 0x04004004
#define IO_PLTF_ADDR_GPIOA_SET          IO_PLTF_ADDR_BASE + 0x04004008
#define IO_PLTF_ADDR_GPIOA_RST          IO_PLTF_ADDR_BASE + 0x0400400c
#define IO_PLTF_ADDR_GPIOB_BASE         IO_PLTF_ADDR_BASE + 0x04004010
#define IO_PLTF_ADDR_GPIOB_ENO          IO_PLTF_ADDR_BASE + 0x04004010
#define IO_PLTF_ADDR_GPIOB_REG          IO_PLTF_ADDR_BASE + 0x04004014
#define IO_PLTF_ADDR_GPIOB_SET          IO_PLTF_ADDR_BASE + 0x04004018
#define IO_PLTF_ADDR_GPIOB_RST          IO_PLTF_ADDR_BASE + 0x0400401c
#define IO_PLTF_ADDR_GPIOC_BASE         IO_PLTF_ADDR_BASE + 0x04004020
#define IO_PLTF_ADDR_GPIOC_ENO          IO_PLTF_ADDR_BASE + 0x04004020
#define IO_PLTF_ADDR_GPIOC_REG          IO_PLTF_ADDR_BASE + 0x04004024
#define IO_PLTF_ADDR_GPIOC_SET          IO_PLTF_ADDR_BASE + 0x04004028
#define IO_PLTF_ADDR_GPIOC_RST          IO_PLTF_ADDR_BASE + 0x0400402c
#define IO_PLTF_ADDR_GPIOD_BASE         IO_PLTF_ADDR_BASE + 0x04004030
#define IO_PLTF_ADDR_GPIOD_ENO          IO_PLTF_ADDR_BASE + 0x04004030
#define IO_PLTF_ADDR_GPIOD_REG          IO_PLTF_ADDR_BASE + 0x04004034
#define IO_PLTF_ADDR_GPIOD_SET          IO_PLTF_ADDR_BASE + 0x04004038
#define IO_PLTF_ADDR_GPIOD_RST          IO_PLTF_ADDR_BASE + 0x0400403c

#define IO_PLTF_ADDR_PTIMER0_BASE       IO_PLTF_ADDR_BASE + 0x04004400
#define IO_PLTF_ADDR_PTIMER0_STATUS     IO_PLTF_ADDR_BASE + 0x04004400
#define IO_PLTF_ADDR_PTIMER0_CONFIG     IO_PLTF_ADDR_BASE + 0x04004404
#define IO_PLTF_ADDR_PTIMER0_CNT        IO_PLTF_ADDR_BASE + 0x04004410
#define IO_PLTF_ADDR_PTIMER0_CNTH       IO_PLTF_ADDR_BASE + 0x04004414
#define IO_PLTF_ADDR_PTIMER0_CMP        IO_PLTF_ADDR_BASE + 0x04004418
#define IO_PLTF_ADDR_PTIMER0_CMPH       IO_PLTF_ADDR_BASE + 0x0400441c
#define IO_PLTF_ADDR_PTIMER1_BASE       IO_PLTF_ADDR_BASE + 0x04004420
#define IO_PLTF_ADDR_PTIMER1_STATUS     IO_PLTF_ADDR_BASE + 0x04004420
#define IO_PLTF_ADDR_PTIMER1_CONFIG     IO_PLTF_ADDR_BASE + 0x04004424
#define IO_PLTF_ADDR_PTIMER1_CNT        IO_PLTF_ADDR_BASE + 0x04004430
#define IO_PLTF_ADDR_PTIMER1_CNTH       IO_PLTF_ADDR_BASE + 0x04004434
#define IO_PLTF_ADDR_PTIMER1_CMP        IO_PLTF_ADDR_BASE + 0x04004438
#define IO_PLTF_ADDR_PTIMER1_CMPH       IO_PLTF_ADDR_BASE + 0x0400443c
#define IO_PLTF_ADDR_PTIMER2_BASE       IO_PLTF_ADDR_BASE + 0x04004440
#define IO_PLTF_ADDR_PTIMER2_STATUS     IO_PLTF_ADDR_BASE + 0x04004440
#define IO_PLTF_ADDR_PTIMER2_CONFIG     IO_PLTF_ADDR_BASE + 0x04004444
#define IO_PLTF_ADDR_PTIMER2_CNT        IO_PLTF_ADDR_BASE + 0x04004450
#define IO_PLTF_ADDR_PTIMER2_CNTH       IO_PLTF_ADDR_BASE + 0x04004454
#define IO_PLTF_ADDR_PTIMER2_CMP        IO_PLTF_ADDR_BASE + 0x04004458
#define IO_PLTF_ADDR_PTIMER2_CMPH       IO_PLTF_ADDR_BASE + 0x0400445c
#define IO_PLTF_ADDR_PTIMER3_BASE       IO_PLTF_ADDR_BASE + 0x04004460
#define IO_PLTF_ADDR_PTIMER3_STATUS     IO_PLTF_ADDR_BASE + 0x04004460
#define IO_PLTF_ADDR_PTIMER3_CONFIG     IO_PLTF_ADDR_BASE + 0x04004464
#define IO_PLTF_ADDR_PTIMER3_CNT        IO_PLTF_ADDR_BASE + 0x04004470
#define IO_PLTF_ADDR_PTIMER3_CNTH       IO_PLTF_ADDR_BASE + 0x04004474
#define IO_PLTF_ADDR_PTIMER3_CMP        IO_PLTF_ADDR_BASE + 0x04004478
#define IO_PLTF_ADDR_PTIMER3_CMPH       IO_PLTF_ADDR_BASE + 0x0400447c

#define IO_PLTF_ADDR_DMA_BASE           IO_PLTF_ADDR_BASE + 0x04004600
#define IO_PLTF_ADDR_DMA_STATUS         IO_PLTF_ADDR_BASE + 0x04004600
#define IO_PLTF_ADDR_DMA_HART           IO_PLTF_ADDR_BASE + 0x04004604
#define IO_PLTF_ADDR_DMA_CONFIG         IO_PLTF_ADDR_BASE + 0x04004608
#define IO_PLTF_ADDR_DMA_MADDR          IO_PLTF_ADDR_BASE + 0x04004610
#define IO_PLTF_ADDR_DMA_MADDRH         IO_PLTF_ADDR_BASE + 0x04004614
#define IO_PLTF_ADDR_DMA_SADDR          IO_PLTF_ADDR_BASE + 0x04004618
#define IO_PLTF_ADDR_DMA_SADDRH         IO_PLTF_ADDR_BASE + 0x0400461c
#define IO_PLTF_ADDR_DMA_OFFSET         IO_PLTF_ADDR_BASE + 0x04004620
#define IO_PLTF_ADDR_DMA_OFFSETH        IO_PLTF_ADDR_BASE + 0x04004624

#define IO_PLTF_ADDR_SPI_FLASH_BASE     IO_PLTF_ADDR_BASE + 0x04004700
#define IO_PLTF_ADDR_SPI_FLASH_STATUS   IO_PLTF_ADDR_BASE + 0x04004700
#define IO_PLTF_ADDR_SPI_FLASH_CONFIG   IO_PLTF_ADDR_BASE + 0x04004704
#define IO_PLTF_ADDR_SPI_FLASH_CYCLE    IO_PLTF_ADDR_BASE + 0x04004708
#define IO_PLTF_ADDR_SPI_FLASH_ADDR     IO_PLTF_ADDR_BASE + 0x0400470c
#define IO_PLTF_ADDR_SPI_FLASH_OFFSET   IO_PLTF_ADDR_BASE + 0x04004710
#define IO_PLTF_ADDR_SPI_FLASH_CMD      IO_PLTF_ADDR_BASE + 0x04004720
#define IO_PLTF_ADDR_SPI_FLASH_DATA     IO_PLTF_ADDR_BASE + 0x04004728

#define IO_PLTF_ADDR_PS2_KB_BASE        IO_PLTF_ADDR_BASE + 0x04004740
#define IO_PLTF_ADDR_PS2_KB_STATUS      IO_PLTF_ADDR_BASE + 0x04004740
#define IO_PLTF_ADDR_PS2_KB_CONFIG      IO_PLTF_ADDR_BASE + 0x04004744
#define IO_PLTF_ADDR_PS2_KB_CYCLE       IO_PLTF_ADDR_BASE + 0x04004748
#define IO_PLTF_ADDR_PS2_KB_DATA        IO_PLTF_ADDR_BASE + 0x04004750

#define IO_PLTF_ADDR_UART0_BASE         IO_PLTF_ADDR_BASE + 0x04004800
#define IO_PLTF_ADDR_UART0_STATUS       IO_PLTF_ADDR_BASE + 0x04004800
#define IO_PLTF_ADDR_UART0_CONFIG       IO_PLTF_ADDR_BASE + 0x04004804
#define IO_PLTF_ADDR_UART0_CYCLE        IO_PLTF_ADDR_BASE + 0x04004808
#define IO_PLTF_ADDR_UART0_DATA         IO_PLTF_ADDR_BASE + 0x04004810

#define IO_PLTF_ADDR_SPI0_BASE          IO_PLTF_ADDR_BASE + 0x04004900
#define IO_PLTF_ADDR_SPI0_STATUS        IO_PLTF_ADDR_BASE + 0x04004900
#define IO_PLTF_ADDR_SPI0_CONFIG        IO_PLTF_ADDR_BASE + 0x04004904
#define IO_PLTF_ADDR_SPI0_CYCLE         IO_PLTF_ADDR_BASE + 0x04004908
#define IO_PLTF_ADDR_SPI0_CMD           IO_PLTF_ADDR_BASE + 0x04004910
#define IO_PLTF_ADDR_SPI0_DATA          IO_PLTF_ADDR_BASE + 0x04004918

#define IO_PLTF_ADDR_I2C0_BASE          IO_PLTF_ADDR_BASE + 0x04004a00
#define IO_PLTF_ADDR_I2C0_STATUS        IO_PLTF_ADDR_BASE + 0x04004a00
#define IO_PLTF_ADDR_I2C0_CONFIG        IO_PLTF_ADDR_BASE + 0x04004a04
#define IO_PLTF_ADDR_I2C0_CYCLE         IO_PLTF_ADDR_BASE + 0x04004a08
#define IO_PLTF_ADDR_I2C0_ADDR          IO_PLTF_ADDR_BASE + 0x04004a0c
#define IO_PLTF_ADDR_I2C0_CMD           IO_PLTF_ADDR_BASE + 0x04004a10
#define IO_PLTF_ADDR_I2C0_DATA          IO_PLTF_ADDR_BASE + 0x04004a18

#endif