/***************************************************************************//**
* \file cyreg_peri_pclk.h
*
* \brief
* PERI_PCLK register definition header
*
* \note
* Generator version: 1.4.0.1226
* Database revision: TVIIBH8M_CFR_METALTO
*
********************************************************************************
* \copyright
* Copyright 2016-2018, Cypress Semiconductor Corporation. All rights reserved.
* You may use this file only in accordance with the license, terms, conditions,
* disclaimers, and limitations in the end user license agreement accompanying
* the software package with which this file was provided.
*******************************************************************************/

#ifndef _CYREG_PERI_PCLK_H_
#define _CYREG_PERI_PCLK_H_

#include "cyip_peri_pclk_v3.h"

/**
  * \brief PERI clock domains (PERI_PCLK_GR0)
  */
#define CYREG_PERI_PCLK_GR0_DIV_CMD     ((volatile un_PERI_PCLK_GR_DIV_CMD_t*) 0x40040000UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL0  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C00UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL1  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C04UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL2  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C08UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL3  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C0CUL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL4  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C10UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL5  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C14UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL6  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C18UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL7  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C1CUL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL8  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C20UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL9  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C24UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL10 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C28UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL11 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C2CUL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL12 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C30UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL13 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C34UL)
#define CYREG_PERI_PCLK_GR0_CLOCK_CTL14 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40040C38UL)
#define CYREG_PERI_PCLK_GR0_DIV_8_CTL0  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40041000UL)
#define CYREG_PERI_PCLK_GR0_DIV_8_CTL1  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40041004UL)
#define CYREG_PERI_PCLK_GR0_DIV_8_CTL2  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40041008UL)
#define CYREG_PERI_PCLK_GR0_DIV_8_CTL3  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x4004100CUL)
#define CYREG_PERI_PCLK_GR0_DIV_16_CTL0 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40041400UL)
#define CYREG_PERI_PCLK_GR0_DIV_16_CTL1 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40041404UL)
#define CYREG_PERI_PCLK_GR0_DIV_16_CTL2 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40041408UL)
#define CYREG_PERI_PCLK_GR0_DIV_24_5_CTL0 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40041C00UL)

/**
  * \brief PERI clock domains (PERI_PCLK_GR1)
  */
#define CYREG_PERI_PCLK_GR1_DIV_CMD     ((volatile un_PERI_PCLK_GR_DIV_CMD_t*) 0x40042000UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL0  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C00UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL1  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C04UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL2  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C08UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL3  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C0CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL4  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C10UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL5  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C14UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL6  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C18UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL7  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C1CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL8  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C20UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL9  ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C24UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL10 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C28UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL11 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C2CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL12 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C30UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL13 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C34UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL14 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C38UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL15 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C3CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL16 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C40UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL17 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C44UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL18 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C48UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL19 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C4CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL20 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C50UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL21 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C54UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL22 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C58UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL23 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C5CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL24 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C60UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL25 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C64UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL26 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C68UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL27 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C6CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL28 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C70UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL29 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C74UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL30 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C78UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL31 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C7CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL32 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C80UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL33 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C84UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL34 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C88UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL35 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C8CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL36 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C90UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL37 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C94UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL38 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C98UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL39 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042C9CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL40 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CA0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL41 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CA4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL42 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CA8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL43 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CACUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL44 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CB0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL45 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CB4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL46 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CB8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL47 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CBCUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL48 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CC0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL49 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CC4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL50 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CC8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL51 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CCCUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL52 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CD0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL53 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CD4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL54 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CD8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL55 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CDCUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL56 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CE0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL57 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CE4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL58 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CE8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL59 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CECUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL60 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CF0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL61 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CF4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL62 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CF8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL63 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042CFCUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL64 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D00UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL65 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D04UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL66 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D08UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL67 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D0CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL68 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D10UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL69 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D14UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL70 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D18UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL71 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D1CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL72 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D20UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL73 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D24UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL74 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D28UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL75 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D2CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL76 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D30UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL77 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D34UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL78 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D38UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL79 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D3CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL80 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D40UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL81 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D44UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL82 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D48UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL83 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D4CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL84 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D50UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL85 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D54UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL86 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D58UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL87 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D5CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL88 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D60UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL89 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D64UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL90 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D68UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL91 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D6CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL92 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D70UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL93 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D74UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL94 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D78UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL95 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D7CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL96 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D80UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL97 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D84UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL98 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D88UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL99 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D8CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL100 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D90UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL101 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D94UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL102 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D98UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL103 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042D9CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL104 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DA0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL105 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DA4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL106 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DA8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL107 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DACUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL108 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DB0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL109 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DB4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL110 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DB8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL111 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DBCUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL112 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DC0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL113 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DC4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL114 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DC8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL115 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DCCUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL116 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DD0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL117 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DD4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL118 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DD8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL119 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DDCUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL120 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DE0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL121 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DE4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL122 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DE8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL123 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DECUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL124 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DF0UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL125 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DF4UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL126 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DF8UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL127 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042DFCUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL128 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E00UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL129 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E04UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL130 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E08UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL131 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E0CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL132 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E10UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL133 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E14UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL134 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E18UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL135 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E1CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL136 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E20UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL137 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E24UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL138 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E28UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL139 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E2CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL140 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E30UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL141 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E34UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL142 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E38UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL143 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E3CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL144 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E40UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL145 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E44UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL146 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E48UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL147 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E4CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL148 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E50UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL149 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E54UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL150 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E58UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL151 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E5CUL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL152 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E60UL)
#define CYREG_PERI_PCLK_GR1_CLOCK_CTL153 ((volatile un_PERI_PCLK_GR_CLOCK_CTL_t*) 0x40042E64UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL0  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043000UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL1  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043004UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL2  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043008UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL3  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x4004300CUL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL4  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043010UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL5  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043014UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL6  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043018UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL7  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x4004301CUL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL8  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043020UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL9  ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043024UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL10 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043028UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL11 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x4004302CUL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL12 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043030UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL13 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043034UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL14 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043038UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL15 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x4004303CUL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL16 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043040UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL17 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043044UL)
#define CYREG_PERI_PCLK_GR1_DIV_8_CTL18 ((volatile un_PERI_PCLK_GR_DIV_8_CTL_t*) 0x40043048UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL0 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043400UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL1 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043404UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL2 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043408UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL3 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x4004340CUL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL4 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043410UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL5 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043414UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL6 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043418UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL7 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x4004341CUL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL8 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043420UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL9 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043424UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL10 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043428UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL11 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x4004342CUL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL12 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043430UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL13 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043434UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL14 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043438UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL15 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x4004343CUL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL16 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043440UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL17 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043444UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL18 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x40043448UL)
#define CYREG_PERI_PCLK_GR1_DIV_16_CTL19 ((volatile un_PERI_PCLK_GR_DIV_16_CTL_t*) 0x4004344CUL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL0 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C00UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL1 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C04UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL2 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C08UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL3 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C0CUL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL4 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C10UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL5 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C14UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL6 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C18UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL7 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C1CUL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL8 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C20UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL9 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C24UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL10 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C28UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL11 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C2CUL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL12 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C30UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL13 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C34UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL14 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C38UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL15 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C3CUL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL16 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C40UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL17 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C44UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL18 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C48UL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL19 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C4CUL)
#define CYREG_PERI_PCLK_GR1_DIV_24_5_CTL20 ((volatile un_PERI_PCLK_GR_DIV_24_5_CTL_t*) 0x40043C50UL)

#endif /* _CYREG_PERI_PCLK_H_ */


/* [] END OF FILE */
