{
  "module_name": "wcd9335.h",
  "hash_id": "d57da0de7a6a52c5e0eb8544b6194b26d11a06157150ca92d7911c0fa66fe49f",
  "original_prompt": "Ingested from linux-6.6.14/sound/soc/codecs/wcd9335.h",
  "human_readable_source": " \n\n#ifndef __WCD9335_H__\n#define __WCD9335_H__\n\n \n#define WCD9335_REG(pg, r)\t((pg << 8) | (r))\n#define WCD9335_REG_OFFSET(r)\t(r & 0xFF)\n#define WCD9335_PAGE_OFFSET(r)\t((r >> 8) & 0xFF)\n\n \n#define WCD9335_PAGE0_PAGE_REGISTER\t\tWCD9335_REG(0x00, 0x000)\n#define WCD9335_CODEC_RPM_CLK_GATE\t\tWCD9335_REG(0x00, 0x002)\n#define WCD9335_CODEC_RPM_CLK_GATE_MCLK_GATE_MASK\tGENMASK(1, 0)\n#define WCD9335_CODEC_RPM_CLK_MCLK_CFG\t\tWCD9335_REG(0x00, 0x003)\n#define WCD9335_CODEC_RPM_CLK_MCLK_CFG_9P6MHZ\tBIT(0)\n#define WCD9335_CODEC_RPM_CLK_MCLK_CFG_12P288MHZ\tBIT(0)\n#define WCD9335_CODEC_RPM_CLK_MCLK_CFG_MCLK_MASK\tGENMASK(1, 0)\n#define WCD9335_CODEC_RPM_RST_CTL\t\tWCD9335_REG(0x00, 0x009)\n#define WCD9335_CODEC_RPM_PWR_CDC_DIG_HM_CTL\tWCD9335_REG(0x00, 0x011)\n#define WCD9335_CHIP_TIER_CTRL_CHIP_ID_BYTE0\tWCD9335_REG(0x00, 0x021)\n#define WCD9335_CHIP_TIER_CTRL_EFUSE_CTL\tWCD9335_REG(0x00, 0x025)\n#define WCD9335_CHIP_TIER_CTRL_EFUSE_SSTATE_MASK GENMASK(4, 1)\n#define WCD9335_CHIP_TIER_CTRL_EFUSE_EN_MASK\tBIT(0)\n#define WCD9335_CHIP_TIER_CTRL_EFUSE_ENABLE\tBIT(0)\n#define WCD9335_CHIP_TIER_CTRL_EFUSE_VAL_OUT0\tWCD9335_REG(0x00, 0x029)\n#define WCD9335_CHIP_TIER_CTRL_EFUSE_STATUS\tWCD9335_REG(0x00, 0x039)\n#define WCD9335_INTR_CFG\t\t\tWCD9335_REG(0x00, 0x081)\n#define WCD9335_INTR_CLR_COMMIT\t\t\tWCD9335_REG(0x00, 0x082)\n#define WCD9335_INTR_PIN1_MASK0\t\t\tWCD9335_REG(0x00, 0x089)\n#define WCD9335_INTR_PIN1_MASK1\t\t\tWCD9335_REG(0x00, 0x08a)\n#define WCD9335_INTR_PIN1_MASK2\t\t\tWCD9335_REG(0x00, 0x08b)\n#define WCD9335_INTR_PIN1_MASK3\t\t\tWCD9335_REG(0x00, 0x08c)\n#define WCD9335_INTR_PIN1_STATUS0\t\tWCD9335_REG(0x00, 0x091)\n#define WCD9335_INTR_PIN1_STATUS1\t\tWCD9335_REG(0x00, 0x092)\n#define WCD9335_INTR_PIN1_STATUS2\t\tWCD9335_REG(0x00, 0x093)\n#define WCD9335_INTR_PIN1_STATUS3\t\tWCD9335_REG(0x00, 0x094)\n#define WCD9335_INTR_PIN1_CLEAR0\t\tWCD9335_REG(0x00, 0x099)\n#define WCD9335_INTR_PIN1_CLEAR1\t\tWCD9335_REG(0x00, 0x09a)\n#define WCD9335_INTR_PIN1_CLEAR2\t\tWCD9335_REG(0x00, 0x09b)\n#define WCD9335_INTR_PIN1_CLEAR3\t\tWCD9335_REG(0x00, 0x09c)\n#define WCD9335_INTR_PIN2_MASK0\t\t\tWCD9335_REG(0x00, 0x0a1)\n#define WCD9335_INTR_PIN2_MASK1\t\t\tWCD9335_REG(0x00, 0x0a2)\n#define WCD9335_INTR_PIN2_MASK2\t\t\tWCD9335_REG(0x00, 0x0a3)\n#define WCD9335_INTR_PIN2_MASK3\t\t\tWCD9335_REG(0x00, 0x0a4)\n#define WCD9335_INTR_PIN2_STATUS0\t\tWCD9335_REG(0x00, 0x0a9)\n#define WCD9335_INTR_PIN2_STATUS1\t\tWCD9335_REG(0x00, 0x0aa)\n#define WCD9335_INTR_PIN2_STATUS2\t\tWCD9335_REG(0x00, 0x0ab)\n#define WCD9335_INTR_PIN2_STATUS3\t\tWCD9335_REG(0x00, 0x0ac)\n#define WCD9335_INTR_PIN2_CLEAR0\t\tWCD9335_REG(0x00, 0x0b1)\n#define WCD9335_INTR_PIN2_CLEAR1\t\tWCD9335_REG(0x00, 0x0b2)\n#define WCD9335_INTR_PIN2_CLEAR2\t\tWCD9335_REG(0x00, 0x0b3)\n#define WCD9335_INTR_PIN2_CLEAR3\t\tWCD9335_REG(0x00, 0x0b4)\n#define WCD9335_INTR_LEVEL0\t\t\tWCD9335_REG(0x00, 0x0e1)\n#define WCD9335_INTR_LEVEL1\t\t\tWCD9335_REG(0x00, 0x0e2)\n#define WCD9335_INTR_LEVEL2\t\t\tWCD9335_REG(0x00, 0x0e3)\n#define WCD9335_INTR_LEVEL3\t\t\tWCD9335_REG(0x00, 0x0e4)\n\n \n#define WCD9335_CPE_FLL_USER_CTL_0\t\tWCD9335_REG(0x01, 0x001)\n#define WCD9335_CPE_FLL_USER_CTL_1\t\tWCD9335_REG(0x01, 0x002)\n#define WCD9335_CPE_FLL_USER_CTL_2\t\tWCD9335_REG(0x01, 0x003)\n#define WCD9335_CPE_FLL_USER_CTL_3\t\tWCD9335_REG(0x01, 0x004)\n#define WCD9335_CPE_FLL_USER_CTL_4\t\tWCD9335_REG(0x01, 0x005)\n#define WCD9335_CPE_FLL_USER_CTL_5\t\tWCD9335_REG(0x01, 0x006)\n#define WCD9335_CPE_FLL_USER_CTL_6\t\tWCD9335_REG(0x01, 0x007)\n#define WCD9335_CPE_FLL_USER_CTL_7\t\tWCD9335_REG(0x01, 0x008)\n#define WCD9335_CPE_FLL_USER_CTL_8\t\tWCD9335_REG(0x01, 0x009)\n#define WCD9335_CPE_FLL_USER_CTL_9\t\tWCD9335_REG(0x01, 0x00a)\n#define WCD9335_CPE_FLL_L_VAL_CTL_0\t\tWCD9335_REG(0x01, 0x00b)\n#define WCD9335_CPE_FLL_L_VAL_CTL_1\t\tWCD9335_REG(0x01, 0x00c)\n#define WCD9335_CPE_FLL_DSM_FRAC_CTL_0\t\tWCD9335_REG(0x01, 0x00d)\n#define WCD9335_CPE_FLL_DSM_FRAC_CTL_1\t\tWCD9335_REG(0x01, 0x00e)\n#define WCD9335_CPE_FLL_CONFIG_CTL_0\t\tWCD9335_REG(0x01, 0x00f)\n#define WCD9335_CPE_FLL_CONFIG_CTL_1\t\tWCD9335_REG(0x01, 0x010)\n#define WCD9335_CPE_FLL_CONFIG_CTL_2\t\tWCD9335_REG(0x01, 0x011)\n#define WCD9335_CPE_FLL_CONFIG_CTL_3\t\tWCD9335_REG(0x01, 0x012)\n#define WCD9335_CPE_FLL_CONFIG_CTL_4\t\tWCD9335_REG(0x01, 0x013)\n#define WCD9335_CPE_FLL_TEST_CTL_0\t\tWCD9335_REG(0x01, 0x014)\n#define WCD9335_CPE_FLL_TEST_CTL_1\t\tWCD9335_REG(0x01, 0x015)\n#define WCD9335_CPE_FLL_TEST_CTL_2\t\tWCD9335_REG(0x01, 0x016)\n#define WCD9335_CPE_FLL_TEST_CTL_3\t\tWCD9335_REG(0x01, 0x017)\n#define WCD9335_CPE_FLL_TEST_CTL_4\t\tWCD9335_REG(0x01, 0x018)\n#define WCD9335_CPE_FLL_TEST_CTL_5\t\tWCD9335_REG(0x01, 0x019)\n#define WCD9335_CPE_FLL_TEST_CTL_6\t\tWCD9335_REG(0x01, 0x01a)\n#define WCD9335_CPE_FLL_TEST_CTL_7\t\tWCD9335_REG(0x01, 0x01b)\n#define WCD9335_CPE_FLL_FREQ_CTL_0\t\tWCD9335_REG(0x01, 0x01c)\n#define WCD9335_CPE_FLL_FREQ_CTL_1\t\tWCD9335_REG(0x01, 0x01d)\n#define WCD9335_CPE_FLL_FREQ_CTL_2\t\tWCD9335_REG(0x01, 0x01e)\n#define WCD9335_CPE_FLL_FREQ_CTL_3\t\tWCD9335_REG(0x01, 0x01f)\n#define WCD9335_CPE_FLL_SSC_CTL_0\t\tWCD9335_REG(0x01, 0x020)\n#define WCD9335_CPE_FLL_SSC_CTL_1\t\tWCD9335_REG(0x01, 0x021)\n#define WCD9335_CPE_FLL_SSC_CTL_2\t\tWCD9335_REG(0x01, 0x022)\n#define WCD9335_CPE_FLL_SSC_CTL_3\t\tWCD9335_REG(0x01, 0x023)\n#define WCD9335_CPE_FLL_FLL_MODE\t\tWCD9335_REG(0x01, 0x024)\n#define WCD9335_CPE_FLL_STATUS_0\t\tWCD9335_REG(0x01, 0x025)\n#define WCD9335_CPE_FLL_STATUS_1\t\tWCD9335_REG(0x01, 0x026)\n#define WCD9335_CPE_FLL_STATUS_2\t\tWCD9335_REG(0x01, 0x027)\n#define WCD9335_CPE_FLL_STATUS_3\t\tWCD9335_REG(0x01, 0x028)\n#define WCD9335_I2S_FLL_USER_CTL_0\t\tWCD9335_REG(0x01, 0x041)\n#define WCD9335_I2S_FLL_USER_CTL_1\t\tWCD9335_REG(0x01, 0x042)\n#define WCD9335_I2S_FLL_USER_CTL_2\t\tWCD9335_REG(0x01, 0x043)\n#define WCD9335_I2S_FLL_USER_CTL_3\t\tWCD9335_REG(0x01, 0x044)\n#define WCD9335_I2S_FLL_USER_CTL_4\t\tWCD9335_REG(0x01, 0x045)\n#define WCD9335_I2S_FLL_USER_CTL_5\t\tWCD9335_REG(0x01, 0x046)\n#define WCD9335_I2S_FLL_USER_CTL_6\t\tWCD9335_REG(0x01, 0x047)\n#define WCD9335_I2S_FLL_USER_CTL_7\t\tWCD9335_REG(0x01, 0x048)\n#define WCD9335_I2S_FLL_USER_CTL_8\t\tWCD9335_REG(0x01, 0x049)\n#define WCD9335_I2S_FLL_USER_CTL_9\t\tWCD9335_REG(0x01, 0x04a)\n#define WCD9335_I2S_FLL_L_VAL_CTL_0\t\tWCD9335_REG(0x01, 0x04b)\n#define WCD9335_I2S_FLL_L_VAL_CTL_1\t\tWCD9335_REG(0x01, 0x04c)\n#define WCD9335_I2S_FLL_DSM_FRAC_CTL_0\t\tWCD9335_REG(0x01, 0x04d)\n#define WCD9335_I2S_FLL_DSM_FRAC_CTL_1\t\tWCD9335_REG(0x01, 0x04e)\n#define WCD9335_I2S_FLL_CONFIG_CTL_0\t\tWCD9335_REG(0x01, 0x04f)\n#define WCD9335_I2S_FLL_CONFIG_CTL_1\t\tWCD9335_REG(0x01, 0x050)\n#define WCD9335_I2S_FLL_CONFIG_CTL_2\t\tWCD9335_REG(0x01, 0x051)\n#define WCD9335_I2S_FLL_CONFIG_CTL_3\t\tWCD9335_REG(0x01, 0x052)\n#define WCD9335_I2S_FLL_CONFIG_CTL_4\t\tWCD9335_REG(0x01, 0x053)\n#define WCD9335_I2S_FLL_TEST_CTL_0\t\tWCD9335_REG(0x01, 0x054)\n#define WCD9335_I2S_FLL_TEST_CTL_1\t\tWCD9335_REG(0x01, 0x055)\n#define WCD9335_I2S_FLL_TEST_CTL_2\t\tWCD9335_REG(0x01, 0x056)\n#define WCD9335_I2S_FLL_TEST_CTL_3\t\tWCD9335_REG(0x01, 0x057)\n#define WCD9335_I2S_FLL_TEST_CTL_4\t\tWCD9335_REG(0x01, 0x058)\n#define WCD9335_I2S_FLL_TEST_CTL_5\t\tWCD9335_REG(0x01, 0x059)\n#define WCD9335_I2S_FLL_TEST_CTL_6\t\tWCD9335_REG(0x01, 0x05a)\n#define WCD9335_I2S_FLL_TEST_CTL_7\t\tWCD9335_REG(0x01, 0x05b)\n#define WCD9335_I2S_FLL_FREQ_CTL_0\t\tWCD9335_REG(0x01, 0x05c)\n#define WCD9335_I2S_FLL_FREQ_CTL_1\t\tWCD9335_REG(0x01, 0x05d)\n#define WCD9335_I2S_FLL_FREQ_CTL_2\t\tWCD9335_REG(0x01, 0x05e)\n#define WCD9335_I2S_FLL_FREQ_CTL_3\t\tWCD9335_REG(0x01, 0x05f)\n#define WCD9335_I2S_FLL_SSC_CTL_0\t\tWCD9335_REG(0x01, 0x060)\n#define WCD9335_I2S_FLL_SSC_CTL_1\t\tWCD9335_REG(0x01, 0x061)\n#define WCD9335_I2S_FLL_SSC_CTL_2\t\tWCD9335_REG(0x01, 0x062)\n#define WCD9335_I2S_FLL_SSC_CTL_3\t\tWCD9335_REG(0x01, 0x063)\n#define WCD9335_I2S_FLL_FLL_MODE\t\tWCD9335_REG(0x01, 0x064)\n#define WCD9335_I2S_FLL_STATUS_0\t\tWCD9335_REG(0x01, 0x065)\n#define WCD9335_I2S_FLL_STATUS_1\t\tWCD9335_REG(0x01, 0x066)\n#define WCD9335_I2S_FLL_STATUS_2\t\tWCD9335_REG(0x01, 0x067)\n#define WCD9335_I2S_FLL_STATUS_3\t\tWCD9335_REG(0x01, 0x068)\n#define WCD9335_SB_FLL_USER_CTL_0\t\tWCD9335_REG(0x01, 0x081)\n#define WCD9335_SB_FLL_USER_CTL_1\t\tWCD9335_REG(0x01, 0x082)\n#define WCD9335_SB_FLL_USER_CTL_2\t\tWCD9335_REG(0x01, 0x083)\n#define WCD9335_SB_FLL_USER_CTL_3\t\tWCD9335_REG(0x01, 0x084)\n#define WCD9335_SB_FLL_USER_CTL_4\t\tWCD9335_REG(0x01, 0x085)\n#define WCD9335_SB_FLL_USER_CTL_5\t\tWCD9335_REG(0x01, 0x086)\n#define WCD9335_SB_FLL_USER_CTL_6\t\tWCD9335_REG(0x01, 0x087)\n#define WCD9335_SB_FLL_USER_CTL_7\t\tWCD9335_REG(0x01, 0x088)\n#define WCD9335_SB_FLL_USER_CTL_8\t\tWCD9335_REG(0x01, 0x089)\n#define WCD9335_SB_FLL_USER_CTL_9\t\tWCD9335_REG(0x01, 0x08a)\n#define WCD9335_SB_FLL_L_VAL_CTL_0\t\tWCD9335_REG(0x01, 0x08b)\n#define WCD9335_SB_FLL_L_VAL_CTL_1\t\tWCD9335_REG(0x01, 0x08c)\n#define WCD9335_SB_FLL_DSM_FRAC_CTL_0\t\tWCD9335_REG(0x01, 0x08d)\n#define WCD9335_SB_FLL_DSM_FRAC_CTL_1\t\tWCD9335_REG(0x01, 0x08e)\n#define WCD9335_SB_FLL_CONFIG_CTL_0\t\tWCD9335_REG(0x01, 0x08f)\n#define WCD9335_SB_FLL_CONFIG_CTL_1\t\tWCD9335_REG(0x01, 0x090)\n#define WCD9335_SB_FLL_CONFIG_CTL_2\t\tWCD9335_REG(0x01, 0x091)\n#define WCD9335_SB_FLL_CONFIG_CTL_3\t\tWCD9335_REG(0x01, 0x092)\n#define WCD9335_SB_FLL_CONFIG_CTL_4\t\tWCD9335_REG(0x01, 0x093)\n#define WCD9335_SB_FLL_TEST_CTL_0\t\tWCD9335_REG(0x01, 0x094)\n#define WCD9335_SB_FLL_TEST_CTL_1\t\tWCD9335_REG(0x01, 0x095)\n#define WCD9335_SB_FLL_TEST_CTL_2\t\tWCD9335_REG(0x01, 0x096)\n#define WCD9335_SB_FLL_TEST_CTL_3\t\tWCD9335_REG(0x01, 0x097)\n#define WCD9335_SB_FLL_TEST_CTL_4\t\tWCD9335_REG(0x01, 0x098)\n#define WCD9335_SB_FLL_TEST_CTL_5\t\tWCD9335_REG(0x01, 0x099)\n#define WCD9335_SB_FLL_TEST_CTL_6\t\tWCD9335_REG(0x01, 0x09a)\n#define WCD9335_SB_FLL_TEST_CTL_7\t\tWCD9335_REG(0x01, 0x09b)\n#define WCD9335_SB_FLL_FREQ_CTL_0\t\tWCD9335_REG(0x01, 0x09c)\n#define WCD9335_SB_FLL_FREQ_CTL_1\t\tWCD9335_REG(0x01, 0x09d)\n#define WCD9335_SB_FLL_FREQ_CTL_2\t\tWCD9335_REG(0x01, 0x09e)\n#define WCD9335_SB_FLL_FREQ_CTL_3\t\tWCD9335_REG(0x01, 0x09f)\n#define WCD9335_SB_FLL_SSC_CTL_0\t\tWCD9335_REG(0x01, 0x0a0)\n#define WCD9335_SB_FLL_SSC_CTL_1\t\tWCD9335_REG(0x01, 0x0a1)\n#define WCD9335_SB_FLL_SSC_CTL_2\t\tWCD9335_REG(0x01, 0x0a2)\n#define WCD9335_SB_FLL_SSC_CTL_3\t\tWCD9335_REG(0x01, 0x0a3)\n#define WCD9335_SB_FLL_FLL_MODE\t\t\tWCD9335_REG(0x01, 0x0a4)\n#define WCD9335_SB_FLL_STATUS_0\t\t\tWCD9335_REG(0x01, 0x0a5)\n#define WCD9335_SB_FLL_STATUS_1\t\t\tWCD9335_REG(0x01, 0x0a6)\n#define WCD9335_SB_FLL_STATUS_2\t\t\tWCD9335_REG(0x01, 0x0a7)\n#define WCD9335_SB_FLL_STATUS_3\t\t\tWCD9335_REG(0x01, 0x0a8)\n\n \n#define WCD9335_PAGE2_PAGE_REGISTER\t\tWCD9335_REG(0x02, 0x000)\n#define WCD9335_CPE_SS_DMIC0_CTL\t\tWCD9335_REG(0x02, 0x063)\n#define WCD9335_CPE_SS_DMIC1_CTL\t\tWCD9335_REG(0x02, 0x064)\n#define WCD9335_CPE_SS_DMIC2_CTL\t\tWCD9335_REG(0x02, 0x065)\n#define WCD9335_CPE_SS_DMIC_CFG\t\t\tWCD9335_REG(0x02, 0x066)\n#define WCD9335_SOC_MAD_AUDIO_CTL_2\t\tWCD9335_REG(0x02, 0x084)\n\n \n#define WCD9335_PAGE6_PAGE_REGISTER\t\tWCD9335_REG(0x06, 0x000)\n#define WCD9335_ANA_BIAS\t\t\tWCD9335_REG(0x06, 0x001)\n#define WCD9335_ANA_BIAS_EN_MASK\t\tBIT(7)\n#define WCD9335_ANA_BIAS_ENABLE\t\t\tBIT(7)\n#define WCD9335_ANA_BIAS_DISABLE\t\t0\n#define WCD9335_ANA_BIAS_PRECHRG_EN_MASK\tBIT(6)\n#define WCD9335_ANA_BIAS_PRECHRG_ENABLE\t\tBIT(6)\n#define WCD9335_ANA_BIAS_PRECHRG_DISABLE\t0\n#define WCD9335_ANA_BIAS_PRECHRG_CTL_MODE\tBIT(5)\n#define WCD9335_ANA_BIAS_PRECHRG_CTL_MODE_AUTO\tBIT(5)\n#define WCD9335_ANA_BIAS_PRECHRG_CTL_MODE_MANUAL\t0\n#define WCD9335_ANA_CLK_TOP\t\t\tWCD9335_REG(0x06, 0x002)\n#define WCD9335_ANA_CLK_MCLK_EN_MASK\t\tBIT(2)\n#define WCD9335_ANA_CLK_MCLK_ENABLE\t\tBIT(2)\n#define WCD9335_ANA_CLK_MCLK_DISABLE\t\t0\n#define WCD9335_ANA_CLK_MCLK_SRC_MASK\t\tBIT(3)\n#define WCD9335_ANA_CLK_MCLK_SRC_RCO\t\tBIT(3)\n#define WCD9335_ANA_CLK_MCLK_SRC_EXTERNAL\t0\n#define WCD9335_ANA_CLK_EXT_CLKBUF_EN_MASK\tBIT(7)\n#define WCD9335_ANA_CLK_EXT_CLKBUF_ENABLE\tBIT(7)\n#define WCD9335_ANA_CLK_EXT_CLKBUF_DISABLE\t0\n#define WCD9335_ANA_RCO\t\t\t\tWCD9335_REG(0x06, 0x003)\n#define WCD9335_ANA_RCO_BG_EN_MASK\t\tBIT(7)\n#define WCD9335_ANA_RCO_BG_ENABLE\t\tBIT(7)\n#define WCD9335_ANA_BUCK_VOUT_D\t\t\tWCD9335_REG(0x06, 0x005)\n#define WCD9335_ANA_BUCK_VOUT_MASK\t\tGENMASK(7, 0)\n#define WCD9335_ANA_BUCK_CTL\t\t\tWCD9335_REG(0x06, 0x006)\n#define WCD9335_ANA_BUCK_CTL_VOUT_D_IREF_MASK\tBIT(1)\n#define WCD9335_ANA_BUCK_CTL_VOUT_D_IREF_EXT\tBIT(1)\n#define WCD9335_ANA_BUCK_CTL_VOUT_D_IREF_INT\t0\n#define WCD9335_ANA_BUCK_CTL_VOUT_D_VREF_MASK\tBIT(2)\n#define WCD9335_ANA_BUCK_CTL_VOUT_D_VREF_EXT\tBIT(2)\n#define WCD9335_ANA_BUCK_CTL_VOUT_D_VREF_INT\t0\n#define WCD9335_ANA_BUCK_CTL_RAMP_START_MASK\tBIT(7)\n#define WCD9335_ANA_BUCK_CTL_RAMP_START_ENABLE\tBIT(7)\n#define WCD9335_ANA_BUCK_CTL_RAMP_START_DISABLE\t0\n#define WCD9335_ANA_RX_SUPPLIES\t\t\tWCD9335_REG(0x06, 0x008)\n#define WCD9335_ANA_RX_BIAS_ENABLE_MASK\t\tBIT(0)\n#define WCD9335_ANA_RX_BIAS_ENABLE\t\tBIT(0)\n#define WCD9335_ANA_RX_BIAS_DISABLE\t\t0\n#define WCD9335_ANA_HPH\t\t\t\tWCD9335_REG(0x06, 0x009)\n#define WCD9335_ANA_EAR\t\t\t\tWCD9335_REG(0x06, 0x00a)\n#define WCD9335_ANA_LO_1_2\t\t\tWCD9335_REG(0x06, 0x00b)\n#define WCD9335_ANA_LO_3_4\t\t\tWCD9335_REG(0x06, 0x00c)\n#define WCD9335_ANA_AMIC1\t\t\tWCD9335_REG(0x06, 0x00e)\n#define WCD9335_ANA_AMIC2\t\t\tWCD9335_REG(0x06, 0x00f)\n#define WCD9335_ANA_AMIC3\t\t\tWCD9335_REG(0x06, 0x010)\n#define WCD9335_ANA_AMIC4\t\t\tWCD9335_REG(0x06, 0x011)\n#define WCD9335_ANA_AMIC5\t\t\tWCD9335_REG(0x06, 0x012)\n#define WCD9335_ANA_AMIC6\t\t\tWCD9335_REG(0x06, 0x013)\n#define WCD9335_ANA_MBHC_MECH\t\t\tWCD9335_REG(0x06, 0x014)\n#define WCD9335_MBHC_L_DET_EN_MASK\t\tBIT(7)\n#define WCD9335_MBHC_L_DET_EN\t\t\tBIT(7)\n#define WCD9335_MBHC_GND_DET_EN_MASK\t\tBIT(6)\n#define WCD9335_MBHC_MECH_DETECT_TYPE_MASK\tBIT(5)\n#define WCD9335_MBHC_MECH_DETECT_TYPE_SHIFT\t5\n#define WCD9335_MBHC_HPHL_PLUG_TYPE_MASK\tBIT(4)\n#define WCD9335_MBHC_HPHL_PLUG_TYPE_NO\t\tBIT(4)\n#define WCD9335_MBHC_GND_PLUG_TYPE_MASK\t\tBIT(3)\n#define WCD9335_MBHC_GND_PLUG_TYPE_NO\t\tBIT(3)\n#define WCD9335_MBHC_HSL_PULLUP_COMP_EN\t\tBIT(2)\n#define WCD9335_MBHC_HPHL_100K_TO_GND_EN\tBIT(0)\n\n#define WCD9335_ANA_MBHC_ELECT\t\t\tWCD9335_REG(0x06, 0x015)\n#define WCD9335_ANA_MBHC_BD_ISRC_CTL_MASK\tGENMASK(6, 4)\n#define WCD9335_ANA_MBHC_BD_ISRC_100UA\t\tGENMASK(5, 4)\n#define WCD9335_ANA_MBHC_BD_ISRC_OFF\t\t0\n#define WCD9335_ANA_MBHC_BIAS_EN_MASK\t\tBIT(0)\n#define WCD9335_ANA_MBHC_BIAS_EN\t\tBIT(0)\n#define WCD9335_ANA_MBHC_ZDET\t\t\tWCD9335_REG(0x06, 0x016)\n#define WCD9335_ANA_MBHC_RESULT_1\t\tWCD9335_REG(0x06, 0x017)\n#define WCD9335_ANA_MBHC_RESULT_2\t\tWCD9335_REG(0x06, 0x018)\n#define WCD9335_ANA_MBHC_RESULT_3\t\tWCD9335_REG(0x06, 0x019)\n#define WCD9335_MBHC_BTN_RESULT_MASK\t\tGENMASK(2, 0)\n#define WCD9335_ANA_MBHC_BTN0\t\t\tWCD9335_REG(0x06, 0x01a)\n#define WCD9335_ANA_MBHC_BTN1\t\t\tWCD9335_REG(0x06, 0x01b)\n#define WCD9335_ANA_MBHC_BTN2\t\t\tWCD9335_REG(0x06, 0x01c)\n#define WCD9335_ANA_MBHC_BTN3\t\t\tWCD9335_REG(0x06, 0x01d)\n#define WCD9335_ANA_MBHC_BTN4\t\t\tWCD9335_REG(0x06, 0x01e)\n#define WCD9335_ANA_MBHC_BTN5\t\t\tWCD9335_REG(0x06, 0x01f)\n#define WCD9335_ANA_MBHC_BTN6\t\t\tWCD9335_REG(0x06, 0x020)\n#define WCD9335_ANA_MBHC_BTN7\t\t\tWCD9335_REG(0x06, 0x021)\n#define WCD9335_ANA_MICB1\t\t\tWCD9335_REG(0x06, 0x022)\n#define WCD9335_ANA_MICB2\t\t\tWCD9335_REG(0x06, 0x023)\n#define WCD9335_ANA_MICB2_ENABLE\t\tBIT(6)\n#define WCD9335_ANA_MICB2_RAMP\t\t\tWCD9335_REG(0x06, 0x024)\n#define WCD9335_ANA_MICB3\t\t\tWCD9335_REG(0x06, 0x025)\n#define WCD9335_ANA_MICB4\t\t\tWCD9335_REG(0x06, 0x026)\n#define WCD9335_ANA_VBADC\t\t\tWCD9335_REG(0x06, 0x027)\n#define WCD9335_BIAS_VBG_FINE_ADJ\t\tWCD9335_REG(0x06, 0x029)\n#define WCD9335_RCO_CTRL_2\t\t\tWCD9335_REG(0x06, 0x02f)\n#define WCD9335_SIDO_SIDO_CCL_2\t\t\tWCD9335_REG(0x06, 0x042)\n#define WCD9335_SIDO_SIDO_CCL_4\t\t\tWCD9335_REG(0x06, 0x044)\n#define WCD9335_SIDO_SIDO_CCL_8\t\t\tWCD9335_REG(0x06, 0x048)\n#define WCD9335_SIDO_SIDO_CCL_10\t\tWCD9335_REG(0x06, 0x04a)\n#define WCD9335_SIDO_SIDO_CCL_10_ICHARG_PWR_SEL_C320FF\t\t0x2\n \n#define WCD9335_SIDO_SIDO_CCL_DEF_VALUE\t\t0x6e\n#define WCD9335_SIDO_SIDO_TEST_2\t\tWCD9335_REG(0x06, 0x055)\n#define WCD9335_MBHC_CTL_1\t\t\tWCD9335_REG(0x06, 0x056)\n#define WCD9335_MBHC_BTN_DBNC_MASK\t\tGENMASK(1, 0)\n#define WCD9335_MBHC_BTN_DBNC_T_16_MS\t\t0x2\n#define WCD9335_MBHC_CTL_RCO_EN_MASK\t\tBIT(7)\n#define WCD9335_MBHC_CTL_RCO_EN\t\t\tBIT(7)\n\n#define WCD9335_MBHC_CTL_2\t\t\tWCD9335_REG(0x06, 0x057)\n#define WCD9335_MBHC_HS_VREF_CTL_MASK\t\tGENMASK(1, 0)\n#define WCD9335_MBHC_HS_VREF_1P5_V\t\t0x1\n#define WCD9335_MBHC_PLUG_DETECT_CTL\t\tWCD9335_REG(0x06, 0x058)\n#define WCD9335_MBHC_HSDET_PULLUP_CTL_MASK\tGENMASK(7, 6)\n#define WCD9335_MBHC_HSDET_PULLUP_CTL_SHIFT\t6\n#define WCD9335_MBHC_HSDET_PULLUP_CTL_1_2P0_UA\t0x80\n#define WCD9335_MBHC_DBNC_TIMER_INSREM_DBNC_T_96_MS\t0x6\n\n#define WCD9335_MBHC_ZDET_RAMP_CTL\t\tWCD9335_REG(0x06, 0x05a)\n#define WCD9335_VBADC_IBIAS_FE\t\t\tWCD9335_REG(0x06, 0x05e)\n#define WCD9335_FLYBACK_CTRL_1\t\t\tWCD9335_REG(0x06, 0x0b1)\n#define WCD9335_RX_BIAS_HPH_PA\t\t\tWCD9335_REG(0x06, 0x0bb)\n#define WCD9335_RX_BIAS_HPH_PA_AMP_5_UA_MASK\tGENMASK(3, 0)\n#define WCD9335_RX_BIAS_HPH_RDACBUFF_CNP2\tWCD9335_REG(0x06, 0x0bc)\n#define WCD9335_RX_BIAS_HPH_RDAC_LDO\t\tWCD9335_REG(0x06, 0x0bd)\n#define WCD9335_RX_BIAS_FLYB_BUFF\t\tWCD9335_REG(0x06, 0x0c7)\n#define WCD9335_RX_BIAS_FLYB_VPOS_5_UA_MASK\tGENMASK(3, 0)\n#define WCD9335_RX_BIAS_FLYB_I_0P0_UA\t\t0\n#define WCD9335_RX_BIAS_FLYB_VNEG_5_UA_MASK\tGENMASK(7, 4)\n#define WCD9335_RX_BIAS_FLYB_MID_RST\t\tWCD9335_REG(0x06, 0x0c8)\n#define WCD9335_HPH_CNP_WG_CTL\t\t\tWCD9335_REG(0x06, 0x0cc)\n#define WCD9335_HPH_CNP_WG_CTL_CURR_LDIV_MASK\tGENMASK(2, 0)\n#define WCD9335_HPH_CNP_WG_CTL_CURR_LDIV_RATIO_500 0x2\n#define WCD9335_HPH_CNP_WG_CTL_CURR_LDIV_RATIO_1000 0x3\n#define WCD9335_HPH_OCP_CTL\t\t\tWCD9335_REG(0x06, 0x0ce)\n#define WCD9335_HPH_AUTO_CHOP\t\t\tWCD9335_REG(0x06, 0x0cf)\n#define WCD9335_HPH_AUTO_CHOP_MASK\t\tBIT(5)\n#define WCD9335_HPH_AUTO_CHOP_FORCE_ENABLE\t\tBIT(5)\n#define WCD9335_HPH_AUTO_CHOP_ENABLE_BY_CMPDR_GAIN\t\t0\n#define WCD9335_HPH_PA_CTL1\t\t\tWCD9335_REG(0x06, 0x0d1)\n#define WCD9335_HPH_PA_GM3_IB_SCALE_MASK\t\tGENMASK(3, 1)\n#define WCD9335_HPH_PA_CTL2\t\t\tWCD9335_REG(0x06, 0x0d2)\n#define WCD9335_HPH_PA_CTL2_FORCE_PSRREH_MASK\tBIT(2)\n#define WCD9335_HPH_PA_CTL2_FORCE_PSRREH_ENABLE\tBIT(2)\n#define WCD9335_HPH_PA_CTL2_FORCE_PSRREH_DISABLE 0\n#define WCD9335_HPH_PA_CTL2_FORCE_IQCTRL_MASK\tBIT(3)\n#define WCD9335_HPH_PA_CTL2_FORCE_IQCTRL_ENABLE\tBIT(3)\n#define WCD9335_HPH_PA_CTL2_FORCE_IQCTRL_DISABLE\t0\n#define WCD9335_HPH_PA_CTL2_HPH_PSRR_ENH_MASK\tBIT(5)\n#define WCD9335_HPH_PA_CTL2_HPH_PSRR_ENABLE\tBIT(5)\n#define WCD9335_HPH_PA_CTL2_HPH_PSRR_DISABLE\t0\n#define WCD9335_HPH_L_EN\t\t\tWCD9335_REG(0x06, 0x0d3)\n#define WCD9335_HPH_CONST_SEL_L_MASK\t\tGENMASK(7, 6)\n#define WCD9335_HPH_CONST_SEL_L_BYPASS\t\t0\n#define WCD9335_HPH_CONST_SEL_L_LP_PATH\t\t0x40\n#define WCD9335_HPH_CONST_SEL_L_HQ_PATH\t\t0x80\n#define WCD9335_HPH_PA_GAIN_MASK\t\tGENMASK(4, 0)\n#define WCD9335_HPH_GAIN_SRC_SEL_MASK\t\tBIT(5)\n#define WCD9335_HPH_GAIN_SRC_SEL_COMPANDER\t0\n#define WCD9335_HPH_GAIN_SRC_SEL_REGISTER\tBIT(5)\n#define WCD9335_HPH_L_TEST\t\t\tWCD9335_REG(0x06, 0x0d4)\n#define WCD9335_HPH_R_EN\t\t\tWCD9335_REG(0x06, 0x0d6)\n#define WCD9335_HPH_R_TEST\t\t\tWCD9335_REG(0x06, 0x0d7)\n#define WCD9335_HPH_R_ATEST\t\t\tWCD9335_REG(0x06, 0x0d8)\n#define WCD9335_HPH_RDAC_LDO_CTL\t\tWCD9335_REG(0x06, 0x0db)\n#define WCD9335_HPH_RDAC_N1P65_LD_OUTCTL_MASK\tGENMASK(2, 0)\n#define WCD9335_HPH_RDAC_N1P65_LD_OUTCTL_V_N1P60\t0x1\n#define WCD9335_HPH_RDAC_1P65_LD_OUTCTL_MASK\tGENMASK(6, 4)\n#define WCD9335_HPH_RDAC_1P65_LD_OUTCTL_V_N1P60\t0x10\n#define WCD9335_HPH_REFBUFF_LP_CTL\t\tWCD9335_REG(0x06, 0x0de)\n#define WCD9335_HPH_L_DAC_CTL\t\t\tWCD9335_REG(0x06, 0x0df)\n#define WCD9335_HPH_DAC_LDO_POWERMODE_MASK\tBIT(0)\n#define WCD9335_HPH_DAC_LDO_POWERMODE_LOWPOWER\t0\n#define WCD9335_HPH_DAC_LDO_POWERMODE_UHQA\tBIT(0)\n#define WCD9335_HPH_DAC_LDO_UHQA_OV_MASK\tBIT(1)\n#define WCD9335_HPH_DAC_LDO_UHQA_OV_ENABLE\tBIT(1)\n#define WCD9335_HPH_DAC_LDO_UHQA_OV_DISABLE\t0\n\n#define WCD9335_EAR_CMBUFF\t\t\tWCD9335_REG(0x06, 0x0e2)\n#define WCD9335_DIFF_LO_LO2_COMPANDER\t\tWCD9335_REG(0x06, 0x0ea)\n#define WCD9335_DIFF_LO_LO1_COMPANDER\t\tWCD9335_REG(0x06, 0x0eb)\n#define WCD9335_DIFF_LO_COM_SWCAP_REFBUF_FREQ\tWCD9335_REG(0x06, 0x0f1)\n#define WCD9335_DIFF_LO_COM_PA_FREQ\t\tWCD9335_REG(0x06, 0x0f2)\n#define WCD9335_SE_LO_LO3_GAIN\t\t\tWCD9335_REG(0x06, 0x0f8)\n#define WCD9335_SE_LO_LO3_CTRL\t\t\tWCD9335_REG(0x06, 0x0f9)\n#define WCD9335_SE_LO_LO4_GAIN\t\t\tWCD9335_REG(0x06, 0x0fa)\n\n \n#define WCD9335_CDC_TX0_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x031)\n#define WCD9335_CDC_TX_PATH_CTL_PCM_RATE_MASK\tGENMASK(3, 0)\n#define WCD9335_CDC_TX_PATH_CTL(dec)\tWCD9335_REG(0xa, (0x31 + dec * 0x10))\n#define WCD9335_CDC_TX0_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x032)\n#define WCD9335_CDC_TX_ADC_AMIC_DMIC_SEL_MASK\tBIT(7)\n#define WCD9335_CDC_TX_ADC_DMIC_SEL\t\tBIT(7)\n#define WCD9335_CDC_TX_ADC_AMIC_SEL\t\t0\n#define WCD9335_CDC_TX0_TX_VOL_CTL\t\tWCD9335_REG(0x0a, 0x034)\n#define WCD9335_CDC_TX0_TX_PATH_SEC2\t\tWCD9335_REG(0x0a, 0x039)\n#define WCD9335_CDC_TX0_TX_PATH_SEC7\t\tWCD9335_REG(0x0a, 0x03e)\n#define WCD9335_CDC_TX1_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x041)\n#define WCD9335_CDC_TX1_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x042)\n#define WCD9335_CDC_TX2_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x051)\n#define WCD9335_CDC_TX2_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x052)\n#define WCD9335_CDC_TX2_TX_VOL_CTL\t\tWCD9335_REG(0x0a, 0x054)\n#define WCD9335_CDC_TX3_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x061)\n#define WCD9335_CDC_TX3_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x062)\n#define WCD9335_CDC_TX3_TX_VOL_CTL\t\tWCD9335_REG(0x0a, 0x064)\n#define WCD9335_CDC_TX4_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x071)\n#define WCD9335_CDC_TX4_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x072)\n#define WCD9335_CDC_TX4_TX_VOL_CTL\t\tWCD9335_REG(0x0a, 0x074)\n#define WCD9335_CDC_TX5_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x081)\n#define WCD9335_CDC_TX5_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x082)\n#define WCD9335_CDC_TX5_TX_VOL_CTL\t\tWCD9335_REG(0x0a, 0x084)\n#define WCD9335_CDC_TX6_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x091)\n#define WCD9335_CDC_TX6_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x092)\n#define WCD9335_CDC_TX6_TX_VOL_CTL\t\tWCD9335_REG(0x0a, 0x094)\n#define WCD9335_CDC_TX7_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x0a1)\n#define WCD9335_CDC_TX7_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x0a2)\n#define WCD9335_CDC_TX7_TX_VOL_CTL\t\tWCD9335_REG(0x0a, 0x0a4)\n#define WCD9335_CDC_TX8_TX_PATH_CTL\t\tWCD9335_REG(0x0a, 0x0b1)\n#define WCD9335_CDC_TX8_TX_PATH_CFG0\t\tWCD9335_REG(0x0a, 0x0b2)\n#define WCD9335_CDC_TX8_TX_VOL_CTL\t\tWCD9335_REG(0x0a, 0x0b4)\n#define WCD9335_CDC_TX9_SPKR_PROT_PATH_CFG0\tWCD9335_REG(0x0a, 0x0c3)\n#define WCD9335_CDC_TX10_SPKR_PROT_PATH_CFG0\tWCD9335_REG(0x0a, 0x0c7)\n#define WCD9335_CDC_TX11_SPKR_PROT_PATH_CFG0\tWCD9335_REG(0x0a, 0x0cb)\n#define WCD9335_CDC_TX12_SPKR_PROT_PATH_CFG0\tWCD9335_REG(0x0a, 0x0cf)\n\n \n#define WCD9335_PAGE11_PAGE_REGISTER\t\tWCD9335_REG(0x0b, 0x000)\n#define WCD9335_CDC_COMPANDER1_CTL0\t\tWCD9335_REG(0x0b, 0x001)\n#define WCD9335_CDC_COMPANDER1_CTL(c)\tWCD9335_REG(0x0b, (0x001 + c * 0x8))\n#define WCD9335_CDC_COMPANDER_CLK_EN_MASK\tBIT(0)\n#define WCD9335_CDC_COMPANDER_CLK_ENABLE\tBIT(0)\n#define WCD9335_CDC_COMPANDER_CLK_DISABLE\t0\n#define WCD9335_CDC_COMPANDER_SOFT_RST_MASK\tBIT(1)\n#define WCD9335_CDC_COMPANDER_SOFT_RST_ENABLE\tBIT(1)\n#define WCD9335_CDC_COMPANDER_SOFT_RST_DISABLE\t0\n#define WCD9335_CDC_COMPANDER_HALT_MASK\t\tBIT(2)\n#define WCD9335_CDC_COMPANDER_HALT\t\tBIT(2)\n#define WCD9335_CDC_COMPANDER_NOHALT\t\t0\n#define WCD9335_CDC_COMPANDER7_CTL3\t\tWCD9335_REG(0x0b, 0x034)\n#define WCD9335_CDC_COMPANDER7_CTL7\t\tWCD9335_REG(0x0b, 0x038)\n#define WCD9335_CDC_COMPANDER8_CTL3\t\tWCD9335_REG(0x0b, 0x03c)\n#define WCD9335_CDC_COMPANDER8_CTL7\t\tWCD9335_REG(0x0b, 0x040)\n#define WCD9335_CDC_RX0_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x041)\n#define WCD9335_CDC_RX_PGA_MUTE_EN_MASK\t\tBIT(4)\n#define WCD9335_CDC_RX_PGA_MUTE_ENABLE\t\tBIT(4)\n#define WCD9335_CDC_RX_PGA_MUTE_DISABLE\t\t0\n#define WCD9335_CDC_RX_CLK_EN_MASK\t\tBIT(5)\n#define WCD9335_CDC_RX_CLK_ENABLE\t\tBIT(5)\n#define WCD9335_CDC_RX_CLK_DISABLE\t\t0\n#define WCD9335_CDC_RX_RESET_MASK\t\tBIT(6)\n#define WCD9335_CDC_RX_RESET_ENABLE\t\tBIT(6)\n#define WCD9335_CDC_RX_RESET_DISABLE\t\t0\n#define WCD9335_CDC_RX_PATH_CTL(rx)\tWCD9335_REG(0x0b, (0x041 + rx * 0x14))\n#define WCD9335_CDC_RX0_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x042)\n#define WCD9335_CDC_RX0_RX_PATH_CFG1\t\tWCD9335_REG(0x0b, 0x043)\n#define WCD9335_CDC_RX0_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x044)\n#define WCD9335_CDC_RX0_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x045)\n#define WCD9335_CDC_RX0_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x046)\n#define WCD9335_CDC_MIX_PCM_RATE_MASK\t\tGENMASK(3, 0)\n#define WCD9335_CDC_RX_PATH_MIX_CTL(rx)\tWCD9335_REG(0x0b, (0x46 + rx * 0x14))\n#define WCD9335_CDC_RX0_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x047)\n#define WCD9335_CDC_RX0_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x048)\n#define WCD9335_CDC_RX0_RX_PATH_SEC0\t\tWCD9335_REG(0x0b, 0x049)\n#define WCD9335_CDC_RX0_RX_PATH_SEC7\t\tWCD9335_REG(0x0b, 0x050)\n#define WCD9335_CDC_RX0_RX_PATH_MIX_SEC0\tWCD9335_REG(0x0b, 0x051)\n#define WCD9335_CDC_RX1_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x055)\n#define WCD9335_CDC_RX1_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x056)\n#define WCD9335_CDC_RX1_RX_PATH_CFG(c)\tWCD9335_REG(0x0b, (0x056 + c * 0x14))\n#define WCD9335_CDC_RX_PATH_CFG_CMP_EN_MASK\tBIT(1)\n#define WCD9335_CDC_RX_PATH_CFG_CMP_ENABLE\tBIT(1)\n#define WCD9335_CDC_RX_PATH_CFG_CMP_DISABLE\t0\n#define WCD9335_CDC_RX_PATH_CFG_HD2_EN_MASK\tBIT(2)\n#define WCD9335_CDC_RX_PATH_CFG_HD2_ENABLE\tBIT(2)\n#define WCD9335_CDC_RX_PATH_CFG_HD2_DISABLE\t0\n#define WCD9335_CDC_RX_PATH_CFG0_DLY_ZN_EN_MASK\tBIT(3)\n#define WCD9335_CDC_RX_PATH_CFG0_DLY_ZN_EN\tBIT(3)\n#define WCD9335_CDC_RX_PATH_CFG0_DLY_ZN_DISABLE\t0\n#define WCD9335_CDC_RX1_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x058)\n#define WCD9335_CDC_RX1_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x059)\n#define WCD9335_CDC_RX1_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x05a)\n#define WCD9335_CDC_RX1_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x05b)\n#define WCD9335_CDC_RX1_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x05c)\n#define WCD9335_CDC_RX1_RX_PATH_SEC0\t\tWCD9335_REG(0x0b, 0x05d)\n#define WCD9335_CDC_RX1_RX_PATH_SEC3\t\tWCD9335_REG(0x0b, 0x060)\n#define WCD9335_CDC_RX_PATH_SEC_HD2_SCALE_MASK\tGENMASK(1, 0)\n#define WCD9335_CDC_RX_PATH_SEC_HD2_SCALE_2\t0x1\n#define WCD9335_CDC_RX_PATH_SEC_HD2_SCALE_1\t0\n#define WCD9335_CDC_RX_PATH_SEC_HD2_ALPHA_MASK\tGENMASK(5, 2)\n#define WCD9335_CDC_RX_PATH_SEC_HD2_ALPHA_0P2500\t0x10\n#define WCD9335_CDC_RX_PATH_SEC_HD2_ALPHA_0P0000\t0\n#define WCD9335_CDC_RX2_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x069)\n#define WCD9335_CDC_RX2_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x06a)\n#define WCD9335_CDC_RX2_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x06c)\n#define WCD9335_CDC_RX2_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x06d)\n#define WCD9335_CDC_RX2_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x06e)\n#define WCD9335_CDC_RX2_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x06f)\n#define WCD9335_CDC_RX2_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x070)\n#define WCD9335_CDC_RX2_RX_PATH_SEC0\t\tWCD9335_REG(0x0b, 0x071)\n#define WCD9335_CDC_RX_PATH_DEM_INP_SEL_MASK\tGENMASK(1, 0)\n#define WCD9335_CDC_RX2_RX_PATH_SEC3\t\tWCD9335_REG(0x0b, 0x074)\n#define WCD9335_CDC_RX3_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x07d)\n#define WCD9335_CDC_RX3_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x07e)\n#define WCD9335_CDC_RX3_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x080)\n#define WCD9335_CDC_RX3_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x081)\n#define WCD9335_CDC_RX3_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x082)\n#define WCD9335_CDC_RX3_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x083)\n#define WCD9335_CDC_RX3_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x084)\n#define WCD9335_CDC_RX4_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x091)\n#define WCD9335_CDC_RX4_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x092)\n#define WCD9335_CDC_RX4_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x094)\n#define WCD9335_CDC_RX4_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x095)\n#define WCD9335_CDC_RX4_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x096)\n#define WCD9335_CDC_RX4_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x097)\n#define WCD9335_CDC_RX4_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x098)\n#define WCD9335_CDC_RX5_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x0a5)\n#define WCD9335_CDC_RX5_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x0a6)\n#define WCD9335_CDC_RX5_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x0a8)\n#define WCD9335_CDC_RX5_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x0a9)\n#define WCD9335_CDC_RX5_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x0aa)\n#define WCD9335_CDC_RX5_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x0ab)\n#define WCD9335_CDC_RX5_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x0ac)\n#define WCD9335_CDC_RX6_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x0b9)\n#define WCD9335_CDC_RX6_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x0ba)\n#define WCD9335_CDC_RX6_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x0bc)\n#define WCD9335_CDC_RX6_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x0bd)\n#define WCD9335_CDC_RX6_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x0be)\n#define WCD9335_CDC_RX6_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x0bf)\n#define WCD9335_CDC_RX6_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x0c0)\n#define WCD9335_CDC_RX7_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x0cd)\n#define WCD9335_CDC_RX7_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x0ce)\n#define WCD9335_CDC_RX7_RX_PATH_CFG1\t\tWCD9335_REG(0x0b, 0x0cf)\n#define WCD9335_CDC_RX7_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x0d0)\n#define WCD9335_CDC_RX7_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x0d1)\n#define WCD9335_CDC_RX7_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x0d2)\n#define WCD9335_CDC_RX7_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x0d3)\n#define WCD9335_CDC_RX7_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x0d4)\n#define WCD9335_CDC_RX8_RX_PATH_CTL\t\tWCD9335_REG(0x0b, 0x0e1)\n#define WCD9335_CDC_RX8_RX_PATH_CFG0\t\tWCD9335_REG(0x0b, 0x0e2)\n#define WCD9335_CDC_RX8_RX_PATH_CFG1\t\tWCD9335_REG(0x0b, 0x0e3)\n#define WCD9335_CDC_RX8_RX_PATH_CFG2\t\tWCD9335_REG(0x0b, 0x0e4)\n#define WCD9335_CDC_RX8_RX_VOL_CTL\t\tWCD9335_REG(0x0b, 0x0e5)\n#define WCD9335_CDC_RX8_RX_PATH_MIX_CTL\t\tWCD9335_REG(0x0b, 0x0e6)\n#define WCD9335_CDC_RX8_RX_PATH_MIX_CFG\t\tWCD9335_REG(0x0b, 0x0e7)\n#define WCD9335_CDC_RX8_RX_VOL_MIX_CTL\t\tWCD9335_REG(0x0b, 0x0e8)\n\n \n#define WCD9335_PAGE12_PAGE_REGISTER\t\tWCD9335_REG(0x0c, 0x000)\n#define WCD9335_CDC_CLSH_K2_MSB\t\t\tWCD9335_REG(0x0c, 0x00a)\n#define WCD9335_CDC_CLSH_K2_LSB\t\t\tWCD9335_REG(0x0c, 0x00b)\n#define WCD9335_CDC_BOOST0_BOOST_CTL\t\tWCD9335_REG(0x0c, 0x01a)\n#define WCD9335_CDC_BOOST0_BOOST_CFG1\t\tWCD9335_REG(0x0c, 0x01b)\n#define WCD9335_CDC_BOOST0_BOOST_CFG2\t\tWCD9335_REG(0x0c, 0x01c)\n#define WCD9335_CDC_BOOST1_BOOST_CTL\t\tWCD9335_REG(0x0c, 0x022)\n#define WCD9335_CDC_BOOST1_BOOST_CFG1\t\tWCD9335_REG(0x0c, 0x023)\n#define WCD9335_CDC_BOOST1_BOOST_CFG2\t\tWCD9335_REG(0x0c, 0x024)\n\n \n#define WCD9335_PAGE13_PAGE_REGISTER\t\tWCD9335_REG(0x0d, 0x000)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT0_CFG0\tWCD9335_REG(0x0d, 0x001)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT_CFG0(i) WCD9335_REG(0xd, (0x1 + i * 0x2))\n#define WCD9335_CDC_RX_INP_MUX_RX_INT0_CFG1\tWCD9335_REG(0xd, 0x002)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT_SEL_MASK\tGENMASK(3, 0)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT_CFG1(i) WCD9335_REG(0xd, (0x2 + i * 0x2))\n\n#define WCD9335_CDC_RX_INP_MUX_RX_INT1_CFG0\tWCD9335_REG(0x0d, 0x003)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT1_CFG1\tWCD9335_REG(0x0d, 0x004)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT2_CFG0\tWCD9335_REG(0x0d, 0x005)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT2_CFG1\tWCD9335_REG(0x0d, 0x006)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT3_CFG0\tWCD9335_REG(0x0d, 0x007)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT3_CFG1\tWCD9335_REG(0x0d, 0x008)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT4_CFG0\tWCD9335_REG(0x0d, 0x009)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT4_CFG1\tWCD9335_REG(0x0d, 0x00a)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT5_CFG0\tWCD9335_REG(0x0d, 0x00b)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT5_CFG1\tWCD9335_REG(0x0d, 0x00c)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT6_CFG0\tWCD9335_REG(0x0d, 0x00d)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT6_CFG1\tWCD9335_REG(0x0d, 0x00e)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT7_CFG0\tWCD9335_REG(0x0d, 0x00f)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT7_CFG1\tWCD9335_REG(0x0d, 0x010)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT8_CFG0\tWCD9335_REG(0x0d, 0x011)\n#define WCD9335_CDC_RX_INP_MUX_RX_INT8_CFG1\tWCD9335_REG(0x0d, 0x012)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX0_CFG0\tWCD9335_REG(0x0d, 0x01d)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX0_CFG1\tWCD9335_REG(0x0d, 0x01e)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX1_CFG0\tWCD9335_REG(0x0d, 0x01f)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX1_CFG1\tWCD9335_REG(0x0d, 0x020)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX2_CFG0\tWCD9335_REG(0x0d, 0x021)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX2_CFG1\tWCD9335_REG(0x0d, 0x022)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX3_CFG0\tWCD9335_REG(0x0d, 0x023)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX3_CFG1\tWCD9335_REG(0x0d, 0x024)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX4_CFG0\tWCD9335_REG(0x0d, 0x025)\n#define WCD9335_CDC_TX_INP_MUX_SEL_AMIC\t0x1\n#define WCD9335_CDC_TX_INP_MUX_SEL_DMIC\t0\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX5_CFG0\tWCD9335_REG(0x0d, 0x026)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX6_CFG0\tWCD9335_REG(0x0d, 0x027)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX7_CFG0\tWCD9335_REG(0x0d, 0x028)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX8_CFG0\tWCD9335_REG(0x0d, 0x029)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX10_CFG0\tWCD9335_REG(0x0d, 0x02b)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX11_CFG0\tWCD9335_REG(0x0d, 0x02c)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX12_CFG0\tWCD9335_REG(0x0d, 0x02d)\n#define WCD9335_CDC_TX_INP_MUX_ADC_MUX13_CFG0\tWCD9335_REG(0x0d, 0x02e)\n#define WCD9335_CDC_IF_ROUTER_TX_MUX_CFG0\tWCD9335_REG(0x0d, 0x03a)\n#define WCD9335_CDC_IF_ROUTER_TX_MUX_CFG1\tWCD9335_REG(0x0d, 0x03b)\n#define WCD9335_CDC_IF_ROUTER_TX_MUX_CFG2\tWCD9335_REG(0x0d, 0x03c)\n#define WCD9335_CDC_IF_ROUTER_TX_MUX_CFG3\tWCD9335_REG(0x0d, 0x03d)\n#define WCD9335_CDC_CLK_RST_CTRL_MCLK_CONTROL\tWCD9335_REG(0x0d, 0x041)\n#define WCD9335_CDC_CLK_RST_CTRL_MCLK_EN_MASK\tBIT(0)\n#define WCD9335_CDC_CLK_RST_CTRL_MCLK_ENABLE\tBIT(0)\n#define WCD9335_CDC_CLK_RST_CTRL_MCLK_DISABLE\t0\n#define WCD9335_CDC_CLK_RST_CTRL_FS_CNT_CONTROL\tWCD9335_REG(0x0d, 0x042)\n#define WCD9335_CDC_CLK_RST_CTRL_FS_CNT_EN_MASK\tBIT(0)\n#define WCD9335_CDC_CLK_RST_CTRL_FS_CNT_ENABLE\tBIT(0)\n#define WCD9335_CDC_CLK_RST_CTRL_FS_CNT_DISABLE\t0\n#define WCD9335_CDC_TOP_TOP_CFG1\tWCD9335_REG(0x0d, 0x082)\n#define WCD9335_MAX_REGISTER\t0xffff\n#define WCD9335_SEL_REGISTER\t0x800\n\n \n#define WCD9335_SLIM_PGD_PORT_INT_EN0\tWCD9335_REG(0, 0x30)\n#define WCD9335_SLIM_PGD_PORT_INT_STATUS_RX_0\tWCD9335_REG(0, 0x34)\n#define WCD9335_SLIM_PGD_PORT_INT_STATUS_RX_1\tWCD9335_REG(0, 0x35)\n#define WCD9335_SLIM_PGD_PORT_INT_STATUS_TX_0\tWCD9335_REG(0, 0x36)\n#define WCD9335_SLIM_PGD_PORT_INT_STATUS_TX_1\tWCD9335_REG(0, 0x37)\n#define WCD9335_SLIM_PGD_PORT_INT_CLR_RX_0\tWCD9335_REG(0, 0x38)\n#define WCD9335_SLIM_PGD_PORT_INT_CLR_RX_1\tWCD9335_REG(0, 0x39)\n#define WCD9335_SLIM_PGD_PORT_INT_CLR_TX_0\tWCD9335_REG(0, 0x3A)\n#define WCD9335_SLIM_PGD_PORT_INT_CLR_TX_1\tWCD9335_REG(0, 0x3B)\n#define WCD9335_SLIM_PGD_PORT_INT_RX_SOURCE0\tWCD9335_REG(0, 0x60)\n#define WCD9335_SLIM_PGD_PORT_INT_TX_SOURCE0\tWCD9335_REG(0, 0x70)\n#define WCD9335_SLIM_PGD_RX_PORT_CFG(p)\tWCD9335_REG(0, (0x30 + p))\n#define WCD9335_SLIM_PGD_PORT_CFG(p)\tWCD9335_REG(0, (0x40 + p))\n#define WCD9335_SLIM_PGD_TX_PORT_CFG(p)\tWCD9335_REG(0, (0x50 + p))\n#define WCD9335_SLIM_PGD_PORT_INT_SRC(p)\tWCD9335_REG(0, (0x60 + p))\n#define WCD9335_SLIM_PGD_PORT_INT_STATUS(p)\tWCD9335_REG(0, (0x80 + p))\n#define WCD9335_SLIM_PGD_TX_PORT_MULTI_CHNL_0(p) WCD9335_REG(0, (0x100 + 4 * p))\n \n#define WCD9335_SLIM_PGD_TX_PORT_MULTI_CHNL_1(p) WCD9335_REG(0, (0x101 + 4 * p))\n#define WCD9335_SLIM_PGD_RX_PORT_MULTI_CHNL_0(p) WCD9335_REG(0, (0x140 + 4 * p))\n\n#define\tWCD9335_IRQ_SLIMBUS\t\t\t0\n#define\tWCD9335_IRQ_MBHC_SW_DET\t\t\t8\n#define\tWCD9335_IRQ_MBHC_ELECT_INS_REM_DET\t9\n#define\tWCD9335_IRQ_MBHC_BUTTON_PRESS_DET\t10\n#define\tWCD9335_IRQ_MBHC_BUTTON_RELEASE_DET\t11\n#define\tWCD9335_IRQ_MBHC_ELECT_INS_REM_LEG_DET\t12\n\n#define SLIM_MANF_ID_QCOM\t\t\t0x217\n#define SLIM_PROD_CODE_WCD9335\t\t\t0x1a0\n\n#define WCD9335_VERSION_2_0     2\n#define WCD9335_MAX_SUPPLY\t5\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}