TimeQuest Timing Analyzer report for project
Fri Nov 06 22:46:50 2015
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Web Edition ;
; Revision Name      ; project                                          ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.51 MHz ; 6.51 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clk   ; -152.696 ; -7083.575     ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -441.551              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                    ;
+----------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -152.696 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 153.735    ;
; -152.696 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 153.735    ;
; -152.434 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.481    ;
; -152.434 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.481    ;
; -152.353 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.400    ;
; -152.353 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.400    ;
; -152.320 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.367    ;
; -152.320 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.367    ;
; -152.274 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.321    ;
; -152.274 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.321    ;
; -152.237 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.284    ;
; -152.237 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.284    ;
; -152.150 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.197    ;
; -152.150 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.197    ;
; -152.079 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.126    ;
; -152.079 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.126    ;
; -152.031 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.078    ;
; -152.031 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.078    ;
; -152.012 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.059    ;
; -152.012 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.059    ;
; -151.991 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.038    ;
; -151.991 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 153.038    ;
; -151.966 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.001      ; 153.005    ;
; -151.910 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.001      ; 152.949    ;
; -151.812 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.859    ;
; -151.812 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.859    ;
; -151.763 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.810    ;
; -151.763 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.810    ;
; -151.704 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.751    ;
; -151.667 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.714    ;
; -151.667 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.714    ;
; -151.648 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.695    ;
; -151.623 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.670    ;
; -151.590 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.637    ;
; -151.567 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.614    ;
; -151.556 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.603    ;
; -151.556 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.603    ;
; -151.549 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.596    ;
; -151.549 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.596    ;
; -151.544 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.591    ;
; -151.534 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.581    ;
; -151.523 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 152.562    ;
; -151.523 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 152.562    ;
; -151.507 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.554    ;
; -151.488 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.535    ;
; -151.451 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.498    ;
; -151.445 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.492    ;
; -151.445 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.009      ; 152.492    ;
; -151.439 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.001      ; 152.478    ;
; -151.439 ; ControlUnit:inst2|stage[17] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 152.478    ;
; -151.439 ; ControlUnit:inst2|stage[17] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 152.478    ;
; -151.420 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.467    ;
; -151.364 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.411    ;
; -151.349 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.396    ;
; -151.305 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 152.344    ;
; -151.305 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 152.344    ;
; -151.301 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.348    ;
; -151.293 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.340    ;
; -151.282 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.329    ;
; -151.261 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.308    ;
; -151.245 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.292    ;
; -151.226 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.273    ;
; -151.205 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.252    ;
; -151.177 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 152.224    ;
; -151.096 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 152.143    ;
; -151.082 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.129    ;
; -151.063 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 152.110    ;
; -151.033 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 152.080    ;
; -151.026 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.073    ;
; -151.017 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 152.064    ;
; -150.980 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 152.027    ;
; -150.977 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 152.024    ;
; -150.960 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.999    ;
; -150.960 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.999    ;
; -150.937 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 151.984    ;
; -150.893 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 151.940    ;
; -150.881 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 151.928    ;
; -150.878 ; ControlUnit:inst2|stage[26] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.917    ;
; -150.878 ; ControlUnit:inst2|stage[26] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.917    ;
; -150.826 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 151.873    ;
; -150.822 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 151.869    ;
; -150.819 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 151.866    ;
; -150.816 ; ControlUnit:inst2|stage[21] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.855    ;
; -150.816 ; ControlUnit:inst2|stage[21] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.855    ;
; -150.815 ; ControlUnit:inst2|stage[22] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.854    ;
; -150.815 ; ControlUnit:inst2|stage[22] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.854    ;
; -150.793 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.001      ; 151.832    ;
; -150.774 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 151.821    ;
; -150.770 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 151.817    ;
; -150.766 ; ControlUnit:inst2|stage[19] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.805    ;
; -150.766 ; ControlUnit:inst2|stage[19] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.805    ;
; -150.763 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 151.810    ;
; -150.755 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 151.802    ;
; -150.737 ; ControlUnit:inst2|stage[23] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.776    ;
; -150.737 ; ControlUnit:inst2|stage[23] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 151.776    ;
; -150.737 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.001      ; 151.776    ;
; -150.734 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.009      ; 151.781    ;
; -150.715 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.009      ; 151.762    ;
; -150.709 ; ControlUnit:inst2|stage[17] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.001      ; 151.748    ;
; -150.659 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.009      ; 151.706    ;
+----------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                             ;
+-------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; ControlUnit:inst2|ir_enable              ; ControlUnit:inst2|ir_enable               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlUnit:inst2|rf_write               ; ControlUnit:inst2|rf_write                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; ControlUnit:inst2|b_inv                  ; ControlUnit:inst2|b_inv                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.622 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg9|output[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; BuffReg16:RZ|output[11]                  ; BuffReg16:RY|output[11]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.624 ; BuffReg16:RZ|output[2]                   ; BuffReg16:RY|output[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg9|output[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.628 ; BuffReg16:RZ|output[8]                   ; BuffReg16:RY|output[8]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.630 ; BuffReg16:RA|output[10]                  ; BuffReg16:RZ|output[10]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; BuffReg16:RZ|output[10]                  ; BuffReg16:RY|output[10]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.631 ; BuffReg16:RZ|output[1]                   ; BuffReg16:RY|output[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.631 ; BuffReg16:RZ|output[13]                  ; BuffReg16:RY|output[13]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.632 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg9|output[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.634 ; BuffReg16:RZ|output[15]                  ; BuffReg16:RY|output[15]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.920      ;
; 0.635 ; BuffReg16:RZ|output[7]                   ; BuffReg16:RY|output[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.729 ; BuffReg16:RZ|output[9]                   ; BuffReg16:RY|output[9]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.015      ;
; 0.774 ; BuffReg16:RZ|output[14]                  ; BuffReg16:RY|output[14]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.968 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg13|output[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg12|output[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.255      ;
; 0.980 ; BuffReg16:RA|output[5]                   ; BuffReg16:RZ|output[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; BuffReg16:RA|output[4]                   ; BuffReg16:RZ|output[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; BuffReg16:RA|output[3]                   ; BuffReg16:RZ|output[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 1.021 ; BuffReg16:RA|output[11]                  ; BuffReg16:RZ|output[11]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.149 ; BuffReg16:RZ|output[4]                   ; BuffReg16:RY|output[4]                    ; clk          ; clk         ; 0.000        ; -0.005     ; 1.430      ;
; 1.151 ; BuffReg16:RZ|output[6]                   ; BuffReg16:RY|output[6]                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.438      ;
; 1.173 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg11|output[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.460      ;
; 1.179 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[8]                    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.464      ;
; 1.180 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[0]                    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.465      ;
; 1.198 ; BuffReg16:RY|output[11]                  ; registerFile:inst8|Reg16:reg4|output[11]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.478      ;
; 1.205 ; BuffReg16:RA|output[6]                   ; BuffReg16:RZ|output[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.222 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[4]                    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.513      ;
; 1.222 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[5]                    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.513      ;
; 1.223 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[3]                    ; clk          ; clk         ; 0.000        ; 0.005      ; 1.514      ;
; 1.224 ; BuffReg16:RY|output[5]                   ; registerFile:inst8|Reg16:reg8|output[5]   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.509      ;
; 1.227 ; BuffReg16:RY|output[5]                   ; registerFile:inst8|Reg16:reg4|output[5]   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.512      ;
; 1.232 ; registerFile:inst8|Reg16:reg3|output[11] ; BuffReg16:RA|output[11]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.239 ; BuffReg16:RY|output[13]                  ; registerFile:inst8|Reg16:reg9|output[13]  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.511      ;
; 1.240 ; registerFile:inst8|Reg16:reg3|output[12] ; BuffReg16:RA|output[12]                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.525      ;
; 1.255 ; BuffReg16:RA|output[12]                  ; BuffReg16:RZ|output[12]                   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.547      ;
; 1.268 ; BuffReg16:RY|output[0]                   ; registerFile:inst8|Reg16:reg14|output[0]  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.563      ;
; 1.268 ; BuffReg16:RY|output[0]                   ; registerFile:inst8|Reg16:reg9|output[0]   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.563      ;
; 1.284 ; BuffReg16:RY|output[2]                   ; registerFile:inst8|Reg16:reg13|output[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.570      ;
; 1.285 ; BuffReg16:RY|output[2]                   ; registerFile:inst8|Reg16:reg12|output[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
; 1.287 ; BuffReg16:RZ|output[5]                   ; BuffReg16:RY|output[5]                    ; clk          ; clk         ; 0.000        ; -0.013     ; 1.560      ;
; 1.298 ; BuffReg16:RY|output[2]                   ; registerFile:inst8|Reg16:reg15|output[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.584      ;
; 1.298 ; BuffReg16:RY|output[2]                   ; registerFile:inst8|Reg16:reg14|output[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.584      ;
; 1.298 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg15|output[4]  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.589      ;
; 1.298 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg14|output[4]  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.589      ;
; 1.305 ; registerFile:inst8|Reg16:reg2|output[10] ; BuffReg16:RA|output[10]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.591      ;
; 1.305 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg10|output[9]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.592      ;
; 1.309 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.309 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.309 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.309 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.309 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.309 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.314 ; BuffReg16:RY|output[10]                  ; registerFile:inst8|Reg16:reg6|output[10]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.601      ;
; 1.315 ; BuffReg16:RY|output[10]                  ; registerFile:inst8|Reg16:reg5|output[10]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.602      ;
; 1.321 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg10|output[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.322 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg14|output[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.608      ;
; 1.322 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg15|output[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.608      ;
; 1.330 ; BuffReg16:RZ|output[12]                  ; BuffReg16:RY|output[12]                   ; clk          ; clk         ; 0.000        ; -0.015     ; 1.601      ;
; 1.333 ; BuffReg16:RY|output[0]                   ; registerFile:inst8|Reg16:reg10|output[0]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.620      ;
; 1.337 ; BuffReg16:RY|output[3]                   ; registerFile:inst8|Reg16:reg9|output[3]   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.620      ;
; 1.341 ; BuffReg16:RY|output[3]                   ; registerFile:inst8|Reg16:reg10|output[3]  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.624      ;
; 1.350 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg8|output[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.636      ;
; 1.351 ; BuffReg16:RB_inst|output[6]              ; BuffReg16:RZ|output[6]                    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.636      ;
; 1.358 ; BuffReg16:RY|output[8]                   ; registerFile:inst8|Reg16:reg13|output[8]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.652      ;
; 1.360 ; BuffReg16:RY|output[8]                   ; registerFile:inst8|Reg16:reg15|output[8]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.654      ;
; 1.363 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg12|output[6]  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.663      ;
; 1.364 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg8|output[1]   ; clk          ; clk         ; 0.000        ; -0.005     ; 1.645      ;
; 1.364 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg13|output[6]  ; clk          ; clk         ; 0.000        ; 0.014      ; 1.664      ;
; 1.368 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg15|output[12] ; clk          ; clk         ; 0.000        ; 0.008      ; 1.662      ;
; 1.369 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg13|output[12] ; clk          ; clk         ; 0.000        ; 0.008      ; 1.663      ;
; 1.372 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg13|output[9]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.666      ;
; 1.376 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg15|output[9]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.670      ;
; 1.376 ; BuffReg16:RY|output[14]                  ; registerFile:inst8|Reg16:reg14|output[14] ; clk          ; clk         ; 0.000        ; -0.005     ; 1.657      ;
; 1.378 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg10|output[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.664      ;
; 1.378 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg9|output[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.664      ;
; 1.381 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg11|output[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.667      ;
; 1.381 ; BuffReg16:RY|output[11]                  ; registerFile:inst8|Reg16:reg14|output[11] ; clk          ; clk         ; 0.000        ; -0.006     ; 1.661      ;
; 1.385 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg2|output[6]   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.680      ;
; 1.386 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg3|output[6]   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.681      ;
; 1.389 ; BuffReg16:RY|output[11]                  ; registerFile:inst8|Reg16:reg13|output[11] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.668      ;
; 1.391 ; BuffReg16:RY|output[11]                  ; registerFile:inst8|Reg16:reg15|output[11] ; clk          ; clk         ; 0.000        ; -0.007     ; 1.670      ;
; 1.413 ; BuffReg16:RZ|output[3]                   ; BuffReg16:RY|output[3]                    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.697      ;
; 1.418 ; registerFile:inst8|Reg16:reg15|output[2] ; BuffReg16:RA|output[2]                    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.703      ;
; 1.443 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg11|output[9]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.731      ;
; 1.454 ; registerFile:inst8|Reg16:reg9|output[3]  ; BuffReg16:RB_inst|output[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.740      ;
; 1.472 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg11|output[12] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.760      ;
; 1.480 ; BuffReg16:RA|output[1]                   ; BuffReg16:RZ|output[1]                    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.767      ;
; 1.481 ; BuffReg16:RY|output[13]                  ; registerFile:inst8|Reg16:reg8|output[13]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.763      ;
; 1.481 ; BuffReg16:RY|output[13]                  ; registerFile:inst8|Reg16:reg12|output[13] ; clk          ; clk         ; 0.000        ; -0.004     ; 1.763      ;
; 1.482 ; BuffReg16:RY|output[0]                   ; registerFile:inst8|Reg16:reg11|output[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.770      ;
; 1.484 ; registerFile:inst8|Reg16:reg3|output[10] ; BuffReg16:RA|output[10]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.493 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg14|output[12] ; clk          ; clk         ; 0.000        ; 0.009      ; 1.788      ;
; 1.495 ; registerFile:inst8|Reg16:reg14|output[4] ; BuffReg16:RB_inst|output[4]               ; clk          ; clk         ; 0.000        ; -0.005     ; 1.776      ;
; 1.497 ; BuffReg16:RY|output[8]                   ; registerFile:inst8|Reg16:reg14|output[8]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.791      ;
; 1.497 ; BuffReg16:RY|output[8]                   ; registerFile:inst8|Reg16:reg12|output[8]  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.791      ;
; 1.499 ; BuffReg16:RY|output[5]                   ; registerFile:inst8|Reg16:reg9|output[5]   ; clk          ; clk         ; 0.000        ; 0.008      ; 1.793      ;
+-------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[10]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[10]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[11]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[11]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[12]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[12]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[13]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[13]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[14]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[14]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[15]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[15]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[8]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[8]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[9]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[9]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[10]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[10]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[11]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[11]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[12]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[12]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[13]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[13]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[14]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[14]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[15]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[15]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[8]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[8]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[9]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[9]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RZ|output[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RZ|output[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RZ|output[10]      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; irin[*]   ; clk        ; 4.740   ; 4.740   ; Rise       ; clk             ;
;  irin[0]  ; clk        ; 4.566   ; 4.566   ; Rise       ; clk             ;
;  irin[1]  ; clk        ; 4.477   ; 4.477   ; Rise       ; clk             ;
;  irin[2]  ; clk        ; 4.625   ; 4.625   ; Rise       ; clk             ;
;  irin[3]  ; clk        ; 4.167   ; 4.167   ; Rise       ; clk             ;
;  irin[4]  ; clk        ; 4.677   ; 4.677   ; Rise       ; clk             ;
;  irin[5]  ; clk        ; 4.381   ; 4.381   ; Rise       ; clk             ;
;  irin[6]  ; clk        ; 4.181   ; 4.181   ; Rise       ; clk             ;
;  irin[7]  ; clk        ; 4.643   ; 4.643   ; Rise       ; clk             ;
;  irin[8]  ; clk        ; 4.184   ; 4.184   ; Rise       ; clk             ;
;  irin[9]  ; clk        ; 4.041   ; 4.041   ; Rise       ; clk             ;
;  irin[10] ; clk        ; 3.908   ; 3.908   ; Rise       ; clk             ;
;  irin[11] ; clk        ; 4.026   ; 4.026   ; Rise       ; clk             ;
;  irin[12] ; clk        ; 4.162   ; 4.162   ; Rise       ; clk             ;
;  irin[13] ; clk        ; 4.411   ; 4.411   ; Rise       ; clk             ;
;  irin[14] ; clk        ; 4.740   ; 4.740   ; Rise       ; clk             ;
;  irin[20] ; clk        ; 3.898   ; 3.898   ; Rise       ; clk             ;
;  irin[21] ; clk        ; 4.416   ; 4.416   ; Rise       ; clk             ;
;  irin[22] ; clk        ; 4.417   ; 4.417   ; Rise       ; clk             ;
;  irin[23] ; clk        ; 3.927   ; 3.927   ; Rise       ; clk             ;
; res       ; clk        ; 153.637 ; 153.637 ; Rise       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; irin[*]   ; clk        ; -3.650 ; -3.650 ; Rise       ; clk             ;
;  irin[0]  ; clk        ; -4.318 ; -4.318 ; Rise       ; clk             ;
;  irin[1]  ; clk        ; -4.229 ; -4.229 ; Rise       ; clk             ;
;  irin[2]  ; clk        ; -4.377 ; -4.377 ; Rise       ; clk             ;
;  irin[3]  ; clk        ; -3.919 ; -3.919 ; Rise       ; clk             ;
;  irin[4]  ; clk        ; -4.429 ; -4.429 ; Rise       ; clk             ;
;  irin[5]  ; clk        ; -4.133 ; -4.133 ; Rise       ; clk             ;
;  irin[6]  ; clk        ; -3.933 ; -3.933 ; Rise       ; clk             ;
;  irin[7]  ; clk        ; -4.395 ; -4.395 ; Rise       ; clk             ;
;  irin[8]  ; clk        ; -3.936 ; -3.936 ; Rise       ; clk             ;
;  irin[9]  ; clk        ; -3.793 ; -3.793 ; Rise       ; clk             ;
;  irin[10] ; clk        ; -3.660 ; -3.660 ; Rise       ; clk             ;
;  irin[11] ; clk        ; -3.778 ; -3.778 ; Rise       ; clk             ;
;  irin[12] ; clk        ; -3.914 ; -3.914 ; Rise       ; clk             ;
;  irin[13] ; clk        ; -4.163 ; -4.163 ; Rise       ; clk             ;
;  irin[14] ; clk        ; -4.492 ; -4.492 ; Rise       ; clk             ;
;  irin[20] ; clk        ; -3.650 ; -3.650 ; Rise       ; clk             ;
;  irin[21] ; clk        ; -4.168 ; -4.168 ; Rise       ; clk             ;
;  irin[22] ; clk        ; -4.169 ; -4.169 ; Rise       ; clk             ;
;  irin[23] ; clk        ; -3.679 ; -3.679 ; Rise       ; clk             ;
; res       ; clk        ; -3.817 ; -3.817 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; aluop[*]    ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 7.329  ; 7.329  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 25.367 ; 25.367 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 12.642 ; 12.642 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 12.735 ; 12.735 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 13.661 ; 13.661 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 14.284 ; 14.284 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 13.700 ; 13.700 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 16.045 ; 16.045 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 18.215 ; 18.215 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 19.024 ; 19.024 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 18.935 ; 18.935 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 19.684 ; 19.684 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 21.738 ; 21.738 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 21.704 ; 21.704 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 23.063 ; 23.063 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 23.857 ; 23.857 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 25.109 ; 25.109 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 25.367 ; 25.367 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 8.406  ; 8.406  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 7.933  ; 7.933  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 7.597  ; 7.597  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 8.150  ; 8.150  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 7.609  ; 7.609  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 7.614  ; 7.614  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 8.552  ; 8.552  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 8.152  ; 8.152  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 7.242  ; 7.242  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 8.290  ; 8.290  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 7.851  ; 7.851  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 7.230  ; 7.230  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 7.491  ; 7.491  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.673  ; 8.673  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 8.549  ; 8.549  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.496  ; 8.496  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.694  ; 7.694  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 8.657  ; 8.657  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 8.398  ; 8.398  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.440  ; 8.440  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 7.814  ; 7.814  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 7.876  ; 7.876  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 8.287  ; 8.287  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.188  ; 8.188  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 7.584  ; 7.584  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 8.780  ; 8.780  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.299  ; 8.299  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 8.352  ; 8.352  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.329  ; 8.329  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 8.780  ; 8.780  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.061  ; 8.061  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 7.628  ; 7.628  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 7.554  ; 7.554  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 7.859  ; 7.859  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 8.147  ; 8.147  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 7.876  ; 7.876  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 7.912  ; 7.912  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 7.923  ; 7.923  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluop[*]    ; clk        ; 7.329 ; 7.329 ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 7.932 ; 7.932 ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 7.329 ; 7.329 ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 8.209 ; 8.209 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 8.665 ; 8.665 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 9.176 ; 9.176 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 9.467 ; 9.467 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 9.443 ; 9.443 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 8.209 ; 8.209 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 9.303 ; 9.303 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 9.778 ; 9.778 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 9.705 ; 9.705 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 8.377 ; 8.377 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 8.654 ; 8.654 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 8.556 ; 8.556 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 8.237 ; 8.237 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 8.919 ; 8.919 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 9.247 ; 9.247 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 9.216 ; 9.216 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 9.576 ; 9.576 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 7.230 ; 7.230 ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 8.406 ; 8.406 ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 7.933 ; 7.933 ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 9.201 ; 9.201 ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 7.597 ; 7.597 ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 8.150 ; 8.150 ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 7.661 ; 7.661 ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 7.609 ; 7.609 ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 7.614 ; 7.614 ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 8.552 ; 8.552 ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 8.152 ; 8.152 ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 7.242 ; 7.242 ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 8.290 ; 8.290 ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 7.289 ; 7.289 ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 7.851 ; 7.851 ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 7.230 ; 7.230 ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 7.491 ; 7.491 ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 7.694 ; 7.694 ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.673 ; 8.673 ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 8.549 ; 8.549 ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.443 ; 8.443 ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.496 ; 8.496 ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.694 ; 7.694 ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.667 ; 8.667 ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.835 ; 7.835 ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 8.657 ; 8.657 ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 7.932 ; 7.932 ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.731 ; 8.731 ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 8.398 ; 8.398 ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.440 ; 8.440 ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 7.814 ; 7.814 ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 7.876 ; 7.876 ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 8.287 ; 8.287 ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.188 ; 8.188 ; Rise       ; clk             ;
; rfwrite     ; clk        ; 7.584 ; 7.584 ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 7.554 ; 7.554 ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.299 ; 8.299 ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 8.352 ; 8.352 ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.329 ; 8.329 ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 8.457 ; 8.457 ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.494 ; 8.494 ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 8.780 ; 8.780 ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.061 ; 8.061 ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 7.628 ; 7.628 ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.102 ; 8.102 ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 7.622 ; 7.622 ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 7.554 ; 7.554 ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 7.859 ; 7.859 ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 8.147 ; 8.147 ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 7.876 ; 7.876 ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 7.912 ; 7.912 ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 7.923 ; 7.923 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -59.260 ; -2584.732     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -361.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                   ;
+---------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -59.260 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 60.293     ;
; -59.260 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 60.293     ;
; -59.145 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.184     ;
; -59.145 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.184     ;
; -59.096 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.135     ;
; -59.096 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.135     ;
; -59.076 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.115     ;
; -59.076 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.115     ;
; -59.039 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.078     ;
; -59.039 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.078     ;
; -59.036 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.075     ;
; -59.036 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.075     ;
; -59.002 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.041     ;
; -59.002 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.041     ;
; -58.976 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.015     ;
; -58.976 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 60.015     ;
; -58.957 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.996     ;
; -58.957 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.996     ;
; -58.927 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.966     ;
; -58.927 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.966     ;
; -58.900 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.001      ; 59.933     ;
; -58.899 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.001      ; 59.932     ;
; -58.882 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.921     ;
; -58.882 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.921     ;
; -58.844 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.883     ;
; -58.844 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.883     ;
; -58.823 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.862     ;
; -58.823 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.862     ;
; -58.786 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.825     ;
; -58.786 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.825     ;
; -58.785 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.824     ;
; -58.784 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.823     ;
; -58.736 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.775     ;
; -58.735 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.774     ;
; -58.733 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.772     ;
; -58.733 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.772     ;
; -58.720 ; ControlUnit:inst2|stage[31] ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.001      ; 59.753     ;
; -58.716 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.755     ;
; -58.715 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.754     ;
; -58.712 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.751     ;
; -58.712 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.751     ;
; -58.679 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.718     ;
; -58.678 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.717     ;
; -58.676 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.715     ;
; -58.675 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.714     ;
; -58.671 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.704     ;
; -58.671 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.704     ;
; -58.644 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.683     ;
; -58.644 ; ControlUnit:inst2|stage[15] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.007      ; 59.683     ;
; -58.642 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.681     ;
; -58.641 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.680     ;
; -58.621 ; ControlUnit:inst2|stage[17] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.654     ;
; -58.621 ; ControlUnit:inst2|stage[17] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.654     ;
; -58.616 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.655     ;
; -58.615 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.654     ;
; -58.605 ; ControlUnit:inst2|stage[0]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.644     ;
; -58.597 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.636     ;
; -58.596 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.635     ;
; -58.581 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.614     ;
; -58.581 ; ControlUnit:inst2|stage[16] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.614     ;
; -58.567 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.606     ;
; -58.566 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.605     ;
; -58.556 ; ControlUnit:inst2|stage[1]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.595     ;
; -58.536 ; ControlUnit:inst2|stage[2]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.575     ;
; -58.522 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.561     ;
; -58.521 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.560     ;
; -58.499 ; ControlUnit:inst2|stage[3]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.538     ;
; -58.496 ; ControlUnit:inst2|stage[6]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.535     ;
; -58.484 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.523     ;
; -58.483 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.522     ;
; -58.463 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.502     ;
; -58.462 ; ControlUnit:inst2|stage[12] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.501     ;
; -58.462 ; ControlUnit:inst2|stage[4]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.501     ;
; -58.436 ; ControlUnit:inst2|stage[7]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.475     ;
; -58.427 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.460     ;
; -58.427 ; ControlUnit:inst2|stage[20] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.460     ;
; -58.426 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.465     ;
; -58.425 ; ControlUnit:inst2|stage[8]  ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.464     ;
; -58.417 ; ControlUnit:inst2|stage[5]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.456     ;
; -58.387 ; ControlUnit:inst2|stage[9]  ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.426     ;
; -58.379 ; ControlUnit:inst2|stage[21] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.412     ;
; -58.379 ; ControlUnit:inst2|stage[21] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.412     ;
; -58.373 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.412     ;
; -58.372 ; ControlUnit:inst2|stage[10] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.411     ;
; -58.365 ; ControlUnit:inst2|stage[22] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.398     ;
; -58.365 ; ControlUnit:inst2|stage[22] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.398     ;
; -58.364 ; ControlUnit:inst2|stage[19] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.397     ;
; -58.364 ; ControlUnit:inst2|stage[19] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.397     ;
; -58.352 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.007      ; 59.391     ;
; -58.351 ; ControlUnit:inst2|stage[14] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.007      ; 59.390     ;
; -58.350 ; ControlUnit:inst2|stage[26] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.383     ;
; -58.350 ; ControlUnit:inst2|stage[26] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.383     ;
; -58.342 ; ControlUnit:inst2|stage[23] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.375     ;
; -58.342 ; ControlUnit:inst2|stage[23] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.375     ;
; -58.342 ; ControlUnit:inst2|stage[11] ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.381     ;
; -58.311 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|ir_enable ; clk          ; clk         ; 1.000        ; 0.001      ; 59.344     ;
; -58.310 ; ControlUnit:inst2|stage[18] ; ControlUnit:inst2|b_inv     ; clk          ; clk         ; 1.000        ; 0.001      ; 59.343     ;
; -58.304 ; ControlUnit:inst2|stage[13] ; ControlUnit:inst2|rf_write  ; clk          ; clk         ; 1.000        ; 0.007      ; 59.343     ;
; -58.293 ; ControlUnit:inst2|stage[24] ; ControlUnit:inst2|alu_op[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.326     ;
; -58.293 ; ControlUnit:inst2|stage[24] ; ControlUnit:inst2|alu_op[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 59.326     ;
+---------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                             ;
+-------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ControlUnit:inst2|ir_enable              ; ControlUnit:inst2|ir_enable               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst2|rf_write               ; ControlUnit:inst2|rf_write                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControlUnit:inst2|b_inv                  ; ControlUnit:inst2|b_inv                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg9|output[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; BuffReg16:RZ|output[11]                  ; BuffReg16:RY|output[11]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; BuffReg16:RZ|output[2]                   ; BuffReg16:RY|output[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg9|output[12]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; BuffReg16:RZ|output[8]                   ; BuffReg16:RY|output[8]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg9|output[9]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; BuffReg16:RZ|output[10]                  ; BuffReg16:RY|output[10]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; BuffReg16:RZ|output[1]                   ; BuffReg16:RY|output[1]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; BuffReg16:RZ|output[13]                  ; BuffReg16:RY|output[13]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; BuffReg16:RZ|output[7]                   ; BuffReg16:RY|output[7]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; BuffReg16:RA|output[10]                  ; BuffReg16:RZ|output[10]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; BuffReg16:RZ|output[15]                  ; BuffReg16:RY|output[15]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.315 ; BuffReg16:RZ|output[9]                   ; BuffReg16:RY|output[9]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.467      ;
; 0.329 ; BuffReg16:RZ|output[14]                  ; BuffReg16:RY|output[14]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.365 ; BuffReg16:RA|output[4]                   ; BuffReg16:RZ|output[4]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; BuffReg16:RA|output[5]                   ; BuffReg16:RZ|output[5]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; BuffReg16:RA|output[3]                   ; BuffReg16:RZ|output[3]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.387 ; BuffReg16:RA|output[11]                  ; BuffReg16:RZ|output[11]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.416 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg12|output[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.416 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg13|output[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.568      ;
; 0.438 ; BuffReg16:RZ|output[6]                   ; BuffReg16:RY|output[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.441 ; BuffReg16:RZ|output[4]                   ; BuffReg16:RY|output[4]                    ; clk          ; clk         ; 0.000        ; -0.006     ; 0.587      ;
; 0.442 ; BuffReg16:RA|output[6]                   ; BuffReg16:RZ|output[6]                    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.595      ;
; 0.447 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg11|output[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.600      ;
; 0.453 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[0]                    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.604      ;
; 0.453 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[8]                    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.604      ;
; 0.454 ; BuffReg16:RY|output[11]                  ; registerFile:inst8|Reg16:reg4|output[11]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.601      ;
; 0.459 ; BuffReg16:RA|output[12]                  ; BuffReg16:RZ|output[12]                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.616      ;
; 0.466 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[5]                    ; clk          ; clk         ; 0.000        ; 0.005      ; 0.623      ;
; 0.467 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[3]                    ; clk          ; clk         ; 0.000        ; 0.005      ; 0.624      ;
; 0.467 ; IR24:inst3|output[6]                     ; BuffReg16:RA|output[4]                    ; clk          ; clk         ; 0.000        ; 0.005      ; 0.624      ;
; 0.479 ; BuffReg16:RY|output[5]                   ; registerFile:inst8|Reg16:reg8|output[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.481 ; BuffReg16:RY|output[5]                   ; registerFile:inst8|Reg16:reg4|output[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.633      ;
; 0.488 ; BuffReg16:RY|output[13]                  ; registerFile:inst8|Reg16:reg9|output[13]  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.628      ;
; 0.491 ; BuffReg16:RY|output[0]                   ; registerFile:inst8|Reg16:reg14|output[0]  ; clk          ; clk         ; 0.000        ; 0.007      ; 0.650      ;
; 0.491 ; BuffReg16:RY|output[0]                   ; registerFile:inst8|Reg16:reg9|output[0]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.650      ;
; 0.501 ; BuffReg16:RB_inst|output[6]              ; BuffReg16:RZ|output[6]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.519 ; BuffReg16:RY|output[2]                   ; registerFile:inst8|Reg16:reg12|output[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; BuffReg16:RY|output[2]                   ; registerFile:inst8|Reg16:reg13|output[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.524 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg10|output[9]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.678      ;
; 0.526 ; BuffReg16:RY|output[2]                   ; registerFile:inst8|Reg16:reg14|output[2]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.679      ;
; 0.526 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg14|output[4]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.684      ;
; 0.527 ; BuffReg16:RY|output[2]                   ; registerFile:inst8|Reg16:reg15|output[2]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.680      ;
; 0.527 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg15|output[4]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.685      ;
; 0.534 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg10|output[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.687      ;
; 0.535 ; BuffReg16:RY|output[10]                  ; registerFile:inst8|Reg16:reg6|output[10]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.689      ;
; 0.535 ; BuffReg16:RZ|output[3]                   ; BuffReg16:RY|output[3]                    ; clk          ; clk         ; 0.000        ; -0.003     ; 0.684      ;
; 0.536 ; BuffReg16:RY|output[10]                  ; registerFile:inst8|Reg16:reg5|output[10]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.690      ;
; 0.536 ; registerFile:inst8|Reg16:reg3|output[11] ; BuffReg16:RA|output[11]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg15|output[1]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.692      ;
; 0.540 ; BuffReg16:RA|output[1]                   ; BuffReg16:RZ|output[1]                    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.693      ;
; 0.541 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg11|output[9]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.695      ;
; 0.541 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg14|output[1]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.694      ;
; 0.541 ; registerFile:inst8|Reg16:reg3|output[12] ; BuffReg16:RA|output[12]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; BuffReg16:RY|output[0]                   ; registerFile:inst8|Reg16:reg10|output[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.698      ;
; 0.549 ; BuffReg16:RY|output[8]                   ; registerFile:inst8|Reg16:reg15|output[8]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.707      ;
; 0.549 ; BuffReg16:RY|output[3]                   ; registerFile:inst8|Reg16:reg9|output[3]   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.699      ;
; 0.550 ; BuffReg16:RY|output[8]                   ; registerFile:inst8|Reg16:reg13|output[8]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.708      ;
; 0.551 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg8|output[6]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.704      ;
; 0.551 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg15|output[12] ; clk          ; clk         ; 0.000        ; 0.006      ; 0.709      ;
; 0.552 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg13|output[9]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.710      ;
; 0.552 ; BuffReg16:RZ|output[5]                   ; BuffReg16:RY|output[5]                    ; clk          ; clk         ; 0.000        ; -0.011     ; 0.693      ;
; 0.552 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg12|output[6]  ; clk          ; clk         ; 0.000        ; 0.011      ; 0.715      ;
; 0.552 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg13|output[12] ; clk          ; clk         ; 0.000        ; 0.006      ; 0.710      ;
; 0.553 ; BuffReg16:RY|output[3]                   ; registerFile:inst8|Reg16:reg10|output[3]  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.703      ;
; 0.554 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg13|output[6]  ; clk          ; clk         ; 0.000        ; 0.011      ; 0.717      ;
; 0.554 ; BuffReg16:RZ|output[12]                  ; BuffReg16:RY|output[12]                   ; clk          ; clk         ; 0.000        ; -0.012     ; 0.694      ;
; 0.555 ; registerFile:inst8|Reg16:reg2|output[10] ; BuffReg16:RA|output[10]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; BuffReg16:RY|output[1]                   ; registerFile:inst8|Reg16:reg8|output[1]   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.702      ;
; 0.556 ; BuffReg16:RY|output[9]                   ; registerFile:inst8|Reg16:reg15|output[9]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.714      ;
; 0.558 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg14|output[12] ; clk          ; clk         ; 0.000        ; 0.007      ; 0.717      ;
; 0.561 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg3|output[6]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.720      ;
; 0.562 ; BuffReg16:RY|output[12]                  ; registerFile:inst8|Reg16:reg11|output[12] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.716      ;
; 0.563 ; registerFile:inst8|Reg16:reg15|output[2] ; BuffReg16:RA|output[2]                    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.713      ;
; 0.563 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg2|output[6]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.722      ;
; 0.565 ; BuffReg16:RY|output[8]                   ; registerFile:inst8|Reg16:reg14|output[8]  ; clk          ; clk         ; 0.000        ; 0.005      ; 0.722      ;
; 0.566 ; BuffReg16:RY|output[8]                   ; registerFile:inst8|Reg16:reg12|output[8]  ; clk          ; clk         ; 0.000        ; 0.005      ; 0.723      ;
; 0.568 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; IR24:inst3|output[3]                     ; BuffReg16:RB_inst|output[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; BuffReg16:RY|output[0]                   ; registerFile:inst8|Reg16:reg11|output[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.724      ;
; 0.571 ; BuffReg16:RY|output[11]                  ; registerFile:inst8|Reg16:reg14|output[11] ; clk          ; clk         ; 0.000        ; -0.005     ; 0.718      ;
; 0.572 ; BuffReg16:RA|output[13]                  ; BuffReg16:RZ|output[13]                   ; clk          ; clk         ; 0.000        ; 0.012      ; 0.736      ;
; 0.573 ; registerFile:inst8|Reg16:reg9|output[13] ; BuffReg16:RA|output[13]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; BuffReg16:RY|output[14]                  ; registerFile:inst8|Reg16:reg14|output[14] ; clk          ; clk         ; 0.000        ; -0.005     ; 0.720      ;
; 0.574 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg10|output[4]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.727      ;
; 0.574 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg9|output[4]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.727      ;
; 0.574 ; BuffReg16:RY|output[11]                  ; registerFile:inst8|Reg16:reg15|output[11] ; clk          ; clk         ; 0.000        ; -0.006     ; 0.720      ;
; 0.575 ; BuffReg16:RY|output[14]                  ; registerFile:inst8|Reg16:reg2|output[14]  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.722      ;
; 0.576 ; BuffReg16:RY|output[4]                   ; registerFile:inst8|Reg16:reg11|output[4]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.729      ;
; 0.576 ; BuffReg16:RY|output[11]                  ; registerFile:inst8|Reg16:reg13|output[11] ; clk          ; clk         ; 0.000        ; -0.006     ; 0.722      ;
; 0.579 ; BuffReg16:RY|output[14]                  ; registerFile:inst8|Reg16:reg9|output[14]  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.720      ;
; 0.580 ; registerFile:inst8|Reg16:reg9|output[3]  ; BuffReg16:RB_inst|output[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; BuffReg16:RY|output[6]                   ; registerFile:inst8|Reg16:reg14|output[6]  ; clk          ; clk         ; 0.000        ; 0.012      ; 0.744      ;
+-------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RA|output[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RA|output[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RB_inst|output[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RB_inst|output[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RY|output[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RY|output[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RZ|output[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BuffReg16:RZ|output[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BuffReg16:RZ|output[10]      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; irin[*]   ; clk        ; 2.197  ; 2.197  ; Rise       ; clk             ;
;  irin[0]  ; clk        ; 2.086  ; 2.086  ; Rise       ; clk             ;
;  irin[1]  ; clk        ; 2.146  ; 2.146  ; Rise       ; clk             ;
;  irin[2]  ; clk        ; 2.106  ; 2.106  ; Rise       ; clk             ;
;  irin[3]  ; clk        ; 1.900  ; 1.900  ; Rise       ; clk             ;
;  irin[4]  ; clk        ; 2.163  ; 2.163  ; Rise       ; clk             ;
;  irin[5]  ; clk        ; 1.981  ; 1.981  ; Rise       ; clk             ;
;  irin[6]  ; clk        ; 1.905  ; 1.905  ; Rise       ; clk             ;
;  irin[7]  ; clk        ; 2.100  ; 2.100  ; Rise       ; clk             ;
;  irin[8]  ; clk        ; 1.873  ; 1.873  ; Rise       ; clk             ;
;  irin[9]  ; clk        ; 1.899  ; 1.899  ; Rise       ; clk             ;
;  irin[10] ; clk        ; 1.813  ; 1.813  ; Rise       ; clk             ;
;  irin[11] ; clk        ; 1.875  ; 1.875  ; Rise       ; clk             ;
;  irin[12] ; clk        ; 1.897  ; 1.897  ; Rise       ; clk             ;
;  irin[13] ; clk        ; 2.026  ; 2.026  ; Rise       ; clk             ;
;  irin[14] ; clk        ; 2.197  ; 2.197  ; Rise       ; clk             ;
;  irin[20] ; clk        ; 1.770  ; 1.770  ; Rise       ; clk             ;
;  irin[21] ; clk        ; 2.034  ; 2.034  ; Rise       ; clk             ;
;  irin[22] ; clk        ; 2.025  ; 2.025  ; Rise       ; clk             ;
;  irin[23] ; clk        ; 1.828  ; 1.828  ; Rise       ; clk             ;
; res       ; clk        ; 59.775 ; 59.775 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; irin[*]   ; clk        ; -1.650 ; -1.650 ; Rise       ; clk             ;
;  irin[0]  ; clk        ; -1.966 ; -1.966 ; Rise       ; clk             ;
;  irin[1]  ; clk        ; -2.026 ; -2.026 ; Rise       ; clk             ;
;  irin[2]  ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  irin[3]  ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
;  irin[4]  ; clk        ; -2.043 ; -2.043 ; Rise       ; clk             ;
;  irin[5]  ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  irin[6]  ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  irin[7]  ; clk        ; -1.980 ; -1.980 ; Rise       ; clk             ;
;  irin[8]  ; clk        ; -1.753 ; -1.753 ; Rise       ; clk             ;
;  irin[9]  ; clk        ; -1.779 ; -1.779 ; Rise       ; clk             ;
;  irin[10] ; clk        ; -1.693 ; -1.693 ; Rise       ; clk             ;
;  irin[11] ; clk        ; -1.755 ; -1.755 ; Rise       ; clk             ;
;  irin[12] ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
;  irin[13] ; clk        ; -1.906 ; -1.906 ; Rise       ; clk             ;
;  irin[14] ; clk        ; -2.077 ; -2.077 ; Rise       ; clk             ;
;  irin[20] ; clk        ; -1.650 ; -1.650 ; Rise       ; clk             ;
;  irin[21] ; clk        ; -1.914 ; -1.914 ; Rise       ; clk             ;
;  irin[22] ; clk        ; -1.905 ; -1.905 ; Rise       ; clk             ;
;  irin[23] ; clk        ; -1.708 ; -1.708 ; Rise       ; clk             ;
; res       ; clk        ; -0.930 ; -0.930 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; aluop[*]    ; clk        ; 4.090  ; 4.090  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.090  ; 4.090  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 3.976  ; 3.976  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 10.491 ; 10.491 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 5.938  ; 5.938  ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 6.063  ; 6.063  ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 6.427  ; 6.427  ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 6.625  ; 6.625  ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 6.340  ; 6.340  ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 7.170  ; 7.170  ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 8.320  ; 8.320  ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 8.156  ; 8.156  ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 8.434  ; 8.434  ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 9.210  ; 9.210  ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 9.174  ; 9.174  ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 9.674  ; 9.674  ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 9.982  ; 9.982  ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 10.395 ; 10.395 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 10.491 ; 10.491 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 4.595  ; 4.595  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.324  ; 4.324  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.200  ; 4.200  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.595  ; 4.595  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.066  ; 4.066  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.307  ; 4.307  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.106  ; 4.106  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.065  ; 4.065  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.073  ; 4.073  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.418  ; 4.418  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 4.265  ; 4.265  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 3.909  ; 3.909  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.350  ; 4.350  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 3.933  ; 3.933  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.153  ; 4.153  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 3.900  ; 3.900  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 3.988  ; 3.988  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 4.490  ; 4.490  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.417  ; 4.417  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.345  ; 4.345  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.317  ; 4.317  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.319  ; 4.319  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.067  ; 4.067  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.490  ; 4.490  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.132  ; 4.132  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 4.479  ; 4.479  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.205  ; 4.205  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.402  ; 4.402  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.356  ; 4.356  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.370  ; 4.370  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.186  ; 4.186  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.163  ; 4.163  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.251  ; 4.251  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.292  ; 4.292  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.050  ; 4.050  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 4.414  ; 4.414  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.254  ; 4.254  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.373  ; 4.373  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.365  ; 4.365  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.394  ; 4.394  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.332  ; 4.332  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.414  ; 4.414  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.251  ; 4.251  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.085  ; 4.085  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.211  ; 4.211  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.080  ; 4.080  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.037  ; 4.037  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.150  ; 4.150  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 4.258  ; 4.258  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.167  ; 4.167  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.093  ; 4.093  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.105  ; 4.105  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluop[*]    ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 4.799 ; 4.799 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 4.633 ; 4.633 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 4.893 ; 4.893 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 4.766 ; 4.766 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.595 ; 4.595 ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.106 ; 4.106 ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 4.265 ; 4.265 ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.317 ; 4.317 ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.356 ; 4.356 ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.365 ; 4.365 ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.394 ; 4.394 ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.332 ; 4.332 ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.167 ; 4.167 ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -152.696  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -152.696  ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -7083.575 ; 0.0   ; 0.0      ; 0.0     ; -441.551            ;
;  clk             ; -7083.575 ; 0.000 ; N/A      ; N/A     ; -441.551            ;
+------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; irin[*]   ; clk        ; 4.740   ; 4.740   ; Rise       ; clk             ;
;  irin[0]  ; clk        ; 4.566   ; 4.566   ; Rise       ; clk             ;
;  irin[1]  ; clk        ; 4.477   ; 4.477   ; Rise       ; clk             ;
;  irin[2]  ; clk        ; 4.625   ; 4.625   ; Rise       ; clk             ;
;  irin[3]  ; clk        ; 4.167   ; 4.167   ; Rise       ; clk             ;
;  irin[4]  ; clk        ; 4.677   ; 4.677   ; Rise       ; clk             ;
;  irin[5]  ; clk        ; 4.381   ; 4.381   ; Rise       ; clk             ;
;  irin[6]  ; clk        ; 4.181   ; 4.181   ; Rise       ; clk             ;
;  irin[7]  ; clk        ; 4.643   ; 4.643   ; Rise       ; clk             ;
;  irin[8]  ; clk        ; 4.184   ; 4.184   ; Rise       ; clk             ;
;  irin[9]  ; clk        ; 4.041   ; 4.041   ; Rise       ; clk             ;
;  irin[10] ; clk        ; 3.908   ; 3.908   ; Rise       ; clk             ;
;  irin[11] ; clk        ; 4.026   ; 4.026   ; Rise       ; clk             ;
;  irin[12] ; clk        ; 4.162   ; 4.162   ; Rise       ; clk             ;
;  irin[13] ; clk        ; 4.411   ; 4.411   ; Rise       ; clk             ;
;  irin[14] ; clk        ; 4.740   ; 4.740   ; Rise       ; clk             ;
;  irin[20] ; clk        ; 3.898   ; 3.898   ; Rise       ; clk             ;
;  irin[21] ; clk        ; 4.416   ; 4.416   ; Rise       ; clk             ;
;  irin[22] ; clk        ; 4.417   ; 4.417   ; Rise       ; clk             ;
;  irin[23] ; clk        ; 3.927   ; 3.927   ; Rise       ; clk             ;
; res       ; clk        ; 153.637 ; 153.637 ; Rise       ; clk             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; irin[*]   ; clk        ; -1.650 ; -1.650 ; Rise       ; clk             ;
;  irin[0]  ; clk        ; -1.966 ; -1.966 ; Rise       ; clk             ;
;  irin[1]  ; clk        ; -2.026 ; -2.026 ; Rise       ; clk             ;
;  irin[2]  ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  irin[3]  ; clk        ; -1.780 ; -1.780 ; Rise       ; clk             ;
;  irin[4]  ; clk        ; -2.043 ; -2.043 ; Rise       ; clk             ;
;  irin[5]  ; clk        ; -1.861 ; -1.861 ; Rise       ; clk             ;
;  irin[6]  ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  irin[7]  ; clk        ; -1.980 ; -1.980 ; Rise       ; clk             ;
;  irin[8]  ; clk        ; -1.753 ; -1.753 ; Rise       ; clk             ;
;  irin[9]  ; clk        ; -1.779 ; -1.779 ; Rise       ; clk             ;
;  irin[10] ; clk        ; -1.693 ; -1.693 ; Rise       ; clk             ;
;  irin[11] ; clk        ; -1.755 ; -1.755 ; Rise       ; clk             ;
;  irin[12] ; clk        ; -1.777 ; -1.777 ; Rise       ; clk             ;
;  irin[13] ; clk        ; -1.906 ; -1.906 ; Rise       ; clk             ;
;  irin[14] ; clk        ; -2.077 ; -2.077 ; Rise       ; clk             ;
;  irin[20] ; clk        ; -1.650 ; -1.650 ; Rise       ; clk             ;
;  irin[21] ; clk        ; -1.914 ; -1.914 ; Rise       ; clk             ;
;  irin[22] ; clk        ; -1.905 ; -1.905 ; Rise       ; clk             ;
;  irin[23] ; clk        ; -1.708 ; -1.708 ; Rise       ; clk             ;
; res       ; clk        ; -0.930 ; -0.930 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; aluop[*]    ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 7.329  ; 7.329  ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 25.367 ; 25.367 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 12.642 ; 12.642 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 12.735 ; 12.735 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 13.661 ; 13.661 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 14.284 ; 14.284 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 13.700 ; 13.700 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 16.045 ; 16.045 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 18.215 ; 18.215 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 19.024 ; 19.024 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 18.935 ; 18.935 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 19.684 ; 19.684 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 21.738 ; 21.738 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 21.704 ; 21.704 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 23.063 ; 23.063 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 23.857 ; 23.857 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 25.109 ; 25.109 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 25.367 ; 25.367 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 8.406  ; 8.406  ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 7.933  ; 7.933  ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 9.201  ; 9.201  ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 7.597  ; 7.597  ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 8.150  ; 8.150  ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 7.609  ; 7.609  ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 7.614  ; 7.614  ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 8.552  ; 8.552  ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 8.152  ; 8.152  ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 7.242  ; 7.242  ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 8.290  ; 8.290  ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 7.289  ; 7.289  ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 7.851  ; 7.851  ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 7.230  ; 7.230  ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 7.491  ; 7.491  ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 8.673  ; 8.673  ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 8.549  ; 8.549  ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 8.496  ; 8.496  ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 7.694  ; 7.694  ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 7.835  ; 7.835  ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 8.657  ; 8.657  ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 7.932  ; 7.932  ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 8.398  ; 8.398  ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 8.440  ; 8.440  ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 7.814  ; 7.814  ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 7.876  ; 7.876  ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 8.287  ; 8.287  ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 8.188  ; 8.188  ; Rise       ; clk             ;
; rfwrite     ; clk        ; 7.584  ; 7.584  ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 8.780  ; 8.780  ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 8.299  ; 8.299  ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 8.352  ; 8.352  ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 8.329  ; 8.329  ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 8.457  ; 8.457  ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 8.780  ; 8.780  ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 8.061  ; 8.061  ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 7.628  ; 7.628  ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 7.554  ; 7.554  ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 7.859  ; 7.859  ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 8.147  ; 8.147  ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 7.876  ; 7.876  ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 7.912  ; 7.912  ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 7.923  ; 7.923  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluop[*]    ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
;  aluop[0]   ; clk        ; 4.090 ; 4.090 ; Rise       ; clk             ;
;  aluop[1]   ; clk        ; 3.976 ; 3.976 ; Rise       ; clk             ;
; aluout[*]   ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  aluout[0]  ; clk        ; 4.404 ; 4.404 ; Rise       ; clk             ;
;  aluout[1]  ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  aluout[2]  ; clk        ; 4.799 ; 4.799 ; Rise       ; clk             ;
;  aluout[3]  ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  aluout[4]  ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  aluout[5]  ; clk        ; 4.633 ; 4.633 ; Rise       ; clk             ;
;  aluout[6]  ; clk        ; 4.893 ; 4.893 ; Rise       ; clk             ;
;  aluout[7]  ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
;  aluout[8]  ; clk        ; 4.291 ; 4.291 ; Rise       ; clk             ;
;  aluout[9]  ; clk        ; 4.389 ; 4.389 ; Rise       ; clk             ;
;  aluout[10] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  aluout[11] ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  aluout[12] ; clk        ; 4.511 ; 4.511 ; Rise       ; clk             ;
;  aluout[13] ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  aluout[14] ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  aluout[15] ; clk        ; 4.766 ; 4.766 ; Rise       ; clk             ;
; dataD[*]    ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  dataD[0]   ; clk        ; 4.324 ; 4.324 ; Rise       ; clk             ;
;  dataD[1]   ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  dataD[2]   ; clk        ; 4.595 ; 4.595 ; Rise       ; clk             ;
;  dataD[3]   ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  dataD[4]   ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  dataD[5]   ; clk        ; 4.106 ; 4.106 ; Rise       ; clk             ;
;  dataD[6]   ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
;  dataD[7]   ; clk        ; 4.073 ; 4.073 ; Rise       ; clk             ;
;  dataD[8]   ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
;  dataD[9]   ; clk        ; 4.265 ; 4.265 ; Rise       ; clk             ;
;  dataD[10]  ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  dataD[11]  ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  dataD[12]  ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  dataD[13]  ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  dataD[14]  ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  dataD[15]  ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
; rbout[*]    ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  rbout[0]   ; clk        ; 4.417 ; 4.417 ; Rise       ; clk             ;
;  rbout[1]   ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  rbout[2]   ; clk        ; 4.317 ; 4.317 ; Rise       ; clk             ;
;  rbout[3]   ; clk        ; 4.319 ; 4.319 ; Rise       ; clk             ;
;  rbout[4]   ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  rbout[5]   ; clk        ; 4.490 ; 4.490 ; Rise       ; clk             ;
;  rbout[6]   ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  rbout[7]   ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  rbout[8]   ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  rbout[9]   ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  rbout[10]  ; clk        ; 4.356 ; 4.356 ; Rise       ; clk             ;
;  rbout[11]  ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  rbout[12]  ; clk        ; 4.186 ; 4.186 ; Rise       ; clk             ;
;  rbout[13]  ; clk        ; 4.163 ; 4.163 ; Rise       ; clk             ;
;  rbout[14]  ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  rbout[15]  ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
; rfwrite     ; clk        ; 4.050 ; 4.050 ; Rise       ; clk             ;
; rzout[*]    ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  rzout[0]   ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  rzout[1]   ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  rzout[2]   ; clk        ; 4.365 ; 4.365 ; Rise       ; clk             ;
;  rzout[3]   ; clk        ; 4.394 ; 4.394 ; Rise       ; clk             ;
;  rzout[4]   ; clk        ; 4.332 ; 4.332 ; Rise       ; clk             ;
;  rzout[5]   ; clk        ; 4.414 ; 4.414 ; Rise       ; clk             ;
;  rzout[6]   ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  rzout[7]   ; clk        ; 4.085 ; 4.085 ; Rise       ; clk             ;
;  rzout[8]   ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  rzout[9]   ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  rzout[10]  ; clk        ; 4.037 ; 4.037 ; Rise       ; clk             ;
;  rzout[11]  ; clk        ; 4.150 ; 4.150 ; Rise       ; clk             ;
;  rzout[12]  ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
;  rzout[13]  ; clk        ; 4.167 ; 4.167 ; Rise       ; clk             ;
;  rzout[14]  ; clk        ; 4.093 ; 4.093 ; Rise       ; clk             ;
;  rzout[15]  ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 379   ; 379  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 371   ; 371  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Web Edition
    Info: Processing started: Fri Nov 06 22:46:47 2015
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #4
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -152.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -152.696     -7083.575 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -441.551 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.260
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.260     -2584.732 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -361.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 413 megabytes
    Info: Processing ended: Fri Nov 06 22:46:50 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


