TimeQuest Timing Analyzer report for Top
Sun May 12 07:29:00 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clk'
 13. Slow 1200mV 100C Model Hold: 'clk'
 14. Slow 1200mV 100C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 100C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clk'
 27. Slow 1200mV -40C Model Hold: 'clk'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clk'
 40. Fast 1200mV -40C Model Hold: 'clk'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv n40c Model)
 55. Signal Integrity Metrics (Slow 1200mv 100c Model)
 56. Signal Integrity Metrics (Fast 1200mv n40c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29I7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                      ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 370.1 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.702 ; -37.174             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.409 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -41.550                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk'                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.702 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.621      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.560 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.478      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.548 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.467      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.532 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.451      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.518 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.437      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.381 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.377 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.296      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.367 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.286      ;
; -1.339 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[4]             ; clk          ; clk         ; 1.000        ; -0.078     ; 2.259      ;
; -1.339 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[3]             ; clk          ; clk         ; 1.000        ; -0.078     ; 2.259      ;
; -1.339 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[2]             ; clk          ; clk         ; 1.000        ; -0.078     ; 2.259      ;
; -1.339 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[1]             ; clk          ; clk         ; 1.000        ; -0.078     ; 2.259      ;
; -1.283 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_tx_fsm:txfsm|txstates[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.202      ;
; -1.278 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.078     ; 2.198      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.265 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.184      ;
; -1.262 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.078     ; 2.182      ;
; -1.237 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.156      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.220 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.139      ;
; -1.208 ; uart_bit_counter:rxbitcounter|counter[0] ; uart_bit_counter:rxbitcounter|counter[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 2.128      ;
; -1.182 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.101      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.409 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.413 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.678      ;
; 0.413 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.678      ;
; 0.425 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.690      ;
; 0.432 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.697      ;
; 0.455 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.720      ;
; 0.456 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.721      ;
; 0.482 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.747      ;
; 0.559 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.824      ;
; 0.642 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.907      ;
; 0.646 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.911      ;
; 0.646 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.911      ;
; 0.647 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.912      ;
; 0.649 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.914      ;
; 0.650 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.915      ;
; 0.650 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.915      ;
; 0.651 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.916      ;
; 0.653 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.918      ;
; 0.655 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.078      ; 0.919      ;
; 0.661 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.926      ;
; 0.676 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.941      ;
; 0.696 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.962      ;
; 0.700 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.966      ;
; 0.703 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.969      ;
; 0.703 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.969      ;
; 0.723 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.988      ;
; 0.753 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.018      ;
; 0.813 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.077      ;
; 0.830 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.095      ;
; 0.841 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.107      ;
; 0.844 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.110      ;
; 0.848 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.115      ;
; 0.854 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.119      ;
; 0.854 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.121      ;
; 0.855 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.122      ;
; 0.897 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.163      ;
; 0.902 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.166      ;
; 0.904 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.168      ;
; 0.917 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.183      ;
; 0.922 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.188      ;
; 0.931 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.197      ;
; 0.966 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.231      ;
; 0.968 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.233      ;
; 0.969 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.234      ;
; 0.969 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.234      ;
; 0.981 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.246      ;
; 0.983 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.248      ;
; 0.984 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.249      ;
; 0.985 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.250      ;
; 0.987 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.252      ;
; 0.988 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.253      ;
; 1.061 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.077      ; 1.324      ;
; 1.087 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.353      ;
; 1.090 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.355      ;
; 1.092 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.357      ;
; 1.093 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.358      ;
; 1.093 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.359      ;
; 1.094 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.359      ;
; 1.096 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.361      ;
; 1.097 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.362      ;
; 1.109 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.374      ;
; 1.111 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.376      ;
; 1.112 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.377      ;
; 1.113 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.378      ;
; 1.115 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.380      ;
; 1.116 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.381      ;
; 1.159 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.424      ;
; 1.160 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.425      ;
; 1.162 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.427      ;
; 1.164 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.429      ;
; 1.201 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.081      ; 1.468      ;
; 1.206 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.471      ;
; 1.218 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.483      ;
; 1.219 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.484      ;
; 1.220 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.485      ;
; 1.221 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.487      ;
; 1.222 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.487      ;
; 1.224 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.489      ;
; 1.230 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.495      ;
; 1.239 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.504      ;
; 1.240 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.505      ;
; 1.243 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.508      ;
; 1.244 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.509      ;
; 1.253 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.519      ;
; 1.266 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.080      ; 1.532      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
; 1.284 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.549      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[1]|clk                    ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[2]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.303 ; 4.943 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.506 ; 2.842 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 2.719 ; 3.095 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 2.227 ; 2.622 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 2.367 ; 2.713 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.799 ; 2.165 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 2.118 ; 2.483 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.512 ; 2.856 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.303 ; 4.943 ; Rise       ; clk             ;
; transmit  ; clk        ; 2.088 ; 2.516 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.845 ; -1.201 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -1.005 ; -1.350 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.013 ; -1.347 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.845 ; -1.201 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -1.001 ; -1.332 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.911 ; -1.286 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.893 ; -1.254 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.245 ; -1.580 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -3.189 ; -3.785 ; Rise       ; clk             ;
; transmit  ; clk        ; -1.612 ; -2.013 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 7.550  ; 7.613  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 13.153 ; 13.422 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 7.175  ; 7.268  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 12.120 ; 12.462 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 427.72 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.338 ; -28.984             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.337 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -41.550                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.338 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.269      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.257 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.187      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.237 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.168      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.219 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.192 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.123      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.101 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.032      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.088 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.085 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.016      ;
; -1.069 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[4]             ; clk          ; clk         ; 1.000        ; -0.068     ; 2.001      ;
; -1.069 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[3]             ; clk          ; clk         ; 1.000        ; -0.068     ; 2.001      ;
; -1.069 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[2]             ; clk          ; clk         ; 1.000        ; -0.068     ; 2.001      ;
; -1.069 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[1]             ; clk          ; clk         ; 1.000        ; -0.068     ; 2.001      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.998 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.929      ;
; -0.984 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_tx_fsm:txfsm|txstates[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.915      ;
; -0.981 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.912      ;
; -0.967 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[4]             ; clk          ; clk         ; 1.000        ; -0.067     ; 1.900      ;
; -0.967 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[3]             ; clk          ; clk         ; 1.000        ; -0.067     ; 1.900      ;
; -0.967 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[2]             ; clk          ; clk         ; 1.000        ; -0.067     ; 1.900      ;
; -0.967 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[1]             ; clk          ; clk         ; 1.000        ; -0.067     ; 1.900      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
; -0.960 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.891      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.351 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.588      ;
; 0.351 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.588      ;
; 0.372 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.609      ;
; 0.390 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.627      ;
; 0.398 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.635      ;
; 0.409 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.646      ;
; 0.432 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.499 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.736      ;
; 0.569 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.806      ;
; 0.573 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.810      ;
; 0.574 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.811      ;
; 0.574 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.811      ;
; 0.575 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.812      ;
; 0.577 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.068      ; 0.813      ;
; 0.578 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.815      ;
; 0.579 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.816      ;
; 0.579 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.816      ;
; 0.581 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.818      ;
; 0.594 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.831      ;
; 0.598 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.835      ;
; 0.624 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.862      ;
; 0.628 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.866      ;
; 0.631 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.869      ;
; 0.631 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.869      ;
; 0.644 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.881      ;
; 0.661 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.898      ;
; 0.733 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.969      ;
; 0.736 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.742 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.980      ;
; 0.742 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.979      ;
; 0.743 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.982      ;
; 0.744 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.983      ;
; 0.753 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.991      ;
; 0.771 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.008      ;
; 0.805 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.043      ;
; 0.807 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.068      ; 1.043      ;
; 0.807 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.068      ; 1.043      ;
; 0.824 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.062      ;
; 0.829 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.067      ;
; 0.829 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.067      ;
; 0.850 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.087      ;
; 0.851 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.088      ;
; 0.852 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.089      ;
; 0.856 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.093      ;
; 0.857 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.094      ;
; 0.857 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.094      ;
; 0.857 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.094      ;
; 0.865 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.102      ;
; 0.870 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.107      ;
; 0.871 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.108      ;
; 0.920 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.067      ; 1.155      ;
; 0.938 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.177      ;
; 0.940 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.177      ;
; 0.942 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.179      ;
; 0.947 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.184      ;
; 0.954 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.191      ;
; 0.955 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.192      ;
; 0.956 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.193      ;
; 0.960 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.197      ;
; 0.961 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.199      ;
; 0.961 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.198      ;
; 0.961 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.198      ;
; 0.964 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.202      ;
; 0.969 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.206      ;
; 0.974 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.211      ;
; 0.975 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.212      ;
; 1.004 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.241      ;
; 1.010 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.247      ;
; 1.013 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.250      ;
; 1.035 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.272      ;
; 1.039 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.071      ; 1.278      ;
; 1.044 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.281      ;
; 1.046 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.283      ;
; 1.051 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.288      ;
; 1.054 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.292      ;
; 1.058 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.295      ;
; 1.060 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.297      ;
; 1.064 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.301      ;
; 1.065 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.302      ;
; 1.078 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.315      ;
; 1.079 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.316      ;
; 1.081 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.318      ;
; 1.085 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.322      ;
; 1.088 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.326      ;
; 1.102 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.339      ;
; 1.107 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.345      ;
; 1.117 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.070      ; 1.355      ;
; 1.134 ; One_Shot:txshot|state.Shot_State          ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.067      ; 1.369      ;
; 1.139 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.375      ;
; 1.140 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.376      ;
; 1.148 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.385      ;
; 1.150 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.387      ;
; 1.150 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.387      ;
; 1.150 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.387      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[1]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[2]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[3]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[4]|clk                    ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[5]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 3.784 ; 4.040 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.127 ; 2.282 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 2.317 ; 2.491 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.862 ; 2.091 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.996 ; 2.181 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.489 ; 1.703 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.733 ; 1.963 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.101 ; 2.281 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 3.784 ; 4.040 ; Rise       ; clk             ;
; transmit  ; clk        ; 1.754 ; 1.920 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.634 ; -0.810 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.787 ; -0.951 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.798 ; -0.944 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.634 ; -0.810 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.783 ; -0.933 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.684 ; -0.890 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.670 ; -0.863 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.004 ; -1.140 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -2.783 ; -3.026 ; Rise       ; clk             ;
; transmit  ; clk        ; -1.342 ; -1.497 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 6.438  ; 6.482  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 11.380 ; 11.294 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 6.082  ; 6.145  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 10.515 ; 10.377 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.258 ; -2.785              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.175 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -34.579                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.258 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.208      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.199 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.148      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.167 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.117      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.157 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.107      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.150 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.100      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.090 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.040      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.084 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.034      ;
; -0.079 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.038     ; 1.029      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.077 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.027      ;
; -0.070 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_tx_fsm:txfsm|txstates[2]            ; clk          ; clk         ; 1.000        ; -0.039     ; 1.019      ;
; -0.066 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[4]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.016      ;
; -0.066 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[3]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.016      ;
; -0.066 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[2]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.016      ;
; -0.066 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[1]             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.016      ;
; -0.059 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.038     ; 1.009      ;
; -0.052 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.038     ; 1.002      ;
; -0.031 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[4]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.982      ;
; -0.031 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[3]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.982      ;
; -0.031 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[2]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.982      ;
; -0.031 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[1]             ; clk          ; clk         ; 1.000        ; -0.037     ; 0.982      ;
; -0.030 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.980      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.029 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.979      ;
; -0.025 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.974      ;
; -0.022 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[9]             ; clk          ; clk         ; 1.000        ; -0.038     ; 0.972      ;
; -0.010 ; uart_bit_counter:rxbitcounter|counter[1] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 0.959      ;
; -0.007 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.957      ;
; -0.007 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.957      ;
; -0.007 ; uart_timer:rxtimer|counter[6]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.038     ; 0.957      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.176 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.038      ; 0.296      ;
; 0.176 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.296      ;
; 0.179 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.300      ;
; 0.180 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.300      ;
; 0.181 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.301      ;
; 0.185 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.305      ;
; 0.192 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.312      ;
; 0.196 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.316      ;
; 0.205 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.325      ;
; 0.235 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.356      ;
; 0.272 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.392      ;
; 0.274 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.394      ;
; 0.275 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.396      ;
; 0.275 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.395      ;
; 0.277 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.397      ;
; 0.278 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.398      ;
; 0.278 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.398      ;
; 0.279 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.399      ;
; 0.280 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.400      ;
; 0.280 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.400      ;
; 0.282 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.403      ;
; 0.290 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.410      ;
; 0.298 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.419      ;
; 0.299 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.420      ;
; 0.303 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.424      ;
; 0.305 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.426      ;
; 0.312 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.433      ;
; 0.329 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.450      ;
; 0.343 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.463      ;
; 0.350 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.471      ;
; 0.351 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.471      ;
; 0.355 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.476      ;
; 0.355 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.476      ;
; 0.360 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.481      ;
; 0.365 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.486      ;
; 0.367 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.488      ;
; 0.376 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.497      ;
; 0.383 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.503      ;
; 0.384 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.504      ;
; 0.393 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.514      ;
; 0.397 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.518      ;
; 0.398 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.519      ;
; 0.421 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.541      ;
; 0.422 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.542      ;
; 0.422 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.542      ;
; 0.423 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.543      ;
; 0.432 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.552      ;
; 0.432 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.552      ;
; 0.433 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.553      ;
; 0.434 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.554      ;
; 0.434 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.554      ;
; 0.435 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.555      ;
; 0.450 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.465 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.586      ;
; 0.467 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.588      ;
; 0.469 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.590      ;
; 0.479 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.599      ;
; 0.480 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.600      ;
; 0.481 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.601      ;
; 0.481 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.601      ;
; 0.482 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.602      ;
; 0.483 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.603      ;
; 0.492 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.612      ;
; 0.492 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.612      ;
; 0.493 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.613      ;
; 0.494 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.614      ;
; 0.494 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.614      ;
; 0.495 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.615      ;
; 0.503 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.623      ;
; 0.505 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.625      ;
; 0.515 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.039      ; 0.636      ;
; 0.516 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.637      ;
; 0.517 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.637      ;
; 0.518 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.639      ;
; 0.521 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.642      ;
; 0.524 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.645      ;
; 0.532 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.653      ;
; 0.540 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.660      ;
; 0.540 ; One_Shot:txshot|state.Shot_State          ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.541 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.661      ;
; 0.542 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.662      ;
; 0.543 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.663      ;
; 0.548 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.039      ; 0.669      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.673      ;
; 0.552 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.672      ;
; 0.553 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.673      ;
; 0.554 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.674      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -0.052 ; 0.132        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|bit_counter|clk              ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[1]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[2]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[3]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[4]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[5]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[6]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[7]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[8]|clk                    ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|next_bit|clk                      ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[0]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[1]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[2]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txshot|state.Shot_State|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txshot|state.Waiting_Shot|clk             ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[0]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[1]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[2]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[3]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[4]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[5]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[6]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[7]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[8]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[9]|clk                   ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                               ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 2.056 ; 2.830 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 1.098 ; 1.649 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 1.208 ; 1.751 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 0.987 ; 1.499 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.044 ; 1.595 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 0.803 ; 1.342 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 0.940 ; 1.473 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 1.123 ; 1.685 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 2.056 ; 2.830 ; Rise       ; clk             ;
; transmit  ; clk        ; 0.900 ; 1.520 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.328 ; -0.874 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.410 ; -0.963 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.403 ; -0.955 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.328 ; -0.874 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.405 ; -0.956 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.378 ; -0.930 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.367 ; -0.912 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.532 ; -1.094 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.527 ; -2.283 ; Rise       ; clk             ;
; transmit  ; clk        ; -0.677 ; -1.280 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.736 ; 3.745 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.636 ; 6.942 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.565 ; 3.584 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.104 ; 6.512 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.702  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.702  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -37.174 ; 0.0   ; 0.0      ; 0.0     ; -41.55              ;
;  clk             ; -37.174 ; 0.000 ; N/A      ; N/A     ; -41.550             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.303 ; 4.943 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.506 ; 2.842 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 2.719 ; 3.095 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 2.227 ; 2.622 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 2.367 ; 2.713 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.799 ; 2.165 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 2.118 ; 2.483 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.512 ; 2.856 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.303 ; 4.943 ; Rise       ; clk             ;
; transmit  ; clk        ; 2.088 ; 2.516 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.328 ; -0.810 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.410 ; -0.951 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.403 ; -0.944 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.328 ; -0.810 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.405 ; -0.933 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.378 ; -0.890 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.367 ; -0.863 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.532 ; -1.094 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.527 ; -2.283 ; Rise       ; clk             ;
; transmit  ; clk        ; -0.677 ; -1.280 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 7.550  ; 7.613  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 13.153 ; 13.422 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.565 ; 3.584 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.104 ; 6.512 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; serial_output_rx ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; transmit                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 330      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 330      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Sun May 12 07:28:56 2019
Info: Command: quartus_sta Practica3MxV -c Top
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.702
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.702             -37.174 clk 
Info (332146): Worst-case hold slack is 0.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.409               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.338             -28.984 clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.258              -2.785 clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.579 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4911 megabytes
    Info: Processing ended: Sun May 12 07:29:00 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


