{"patent_id": "10-2023-7026083", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0154171", "출원번호": "10-2023-7026083", "발명의 명칭": "멀티플렉서 기능을 가지는 D 플립-플롭", "출원인": "션전 마이크로비티 일렉트로닉스 테크놀로지 컴퍼", "발명자": "판 지준"}}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "멀티플렉서 기능을 가지는 D 플립-플롭에 있어서,데이터 입력단은 제1 데이터 신호를 수신하도록 구성되고, 클럭 입력단은 제1 클럭 신호를 수신하도록구성되는, 제1 전송 게이트;데이터 입력단은 제2 데이터 신호를 수신하도록 구성되고, 클럭 입력단은 제2 클럭 신호를 수신하도록구성되는, 제2 전송 게이트;데이터 입력단은 상기 제1 전송 게이트의 출력단 및 상기 제2 전송 게이트의 출력단에 연결되고, 클럭 입력단은제3 클럭 신호를 수신하도록 구성되는, 반전 래치 유닛; 및입력단은 상기 반전 래치 유닛의 출력단에 연결되고, 출력단은 D 플립-플롭의 출력을 제공하는, 인버터를 포함하며,상기 제1 클럭 신호와 상기 제2 클럭 신호는 상기 제1 전송 게이트와 상기 제2 전송 게이트를 상이한 시간에 오픈시키고, 상기 제3 클럭 신호는 상기 제1 전송 게이트와 상기 제2 전송 게이트 중 하나가 오픈되면 상기 반전래치 유닛을 차단시키고, 상기 제1 전송 게이트와 상기 제2 전송 게이트 모두 차단되면 상기 반전 래치 유닛을오픈시키는, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 반전 래치 유닛은:제1 3상태 게이트;직렬 연결된 제2 인버터와 제3 전송 게이트 중 하나인, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 제1 클럭 신호, 상기 제2 클럭 신호 및 상기 제3 클럭 신호 각각은 서로 반대되는 위상을가지는 동상 신호와 역상 신호를 포함하는, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 제1 클럭 신호의 동상 신호는 공통 클럭 신호 및 선택 신호와 역상 선택 신호 중 하나에 AND 연산을 수행함으로써 획득된 것이고, 상기 제1 클럭 신호의 역상 신호는 상기 제1 클럭 신호의 동상 신호에 NOT 연산을 수행함으로써 획득된 것이며,상기 제2 클럭 신호의 동상 신호는 상기 공통 클럭 신호 및 상기 선택 신호와 상기 역상 선택 신호 중 다른 하나에 AND 연산을 수행함으로써 획득된 것이고, 상기 제2 클럭 신호의 역상 신호는 상기 제2 클럭 신호의 동상신호에 NOT 연산을 수행함으로써 획득된 것이며,상기 제3 클럭 신호의 동상 신호는 상기 공통 클럭 신호이고, 상기 제3 클럭 신호의 역상 신호는 상기 공통 클럭 신호에 NOT 연산을 수행함으로써 획득된 것인, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 반전 피드백 유닛, 상기 인버터의 상기 출력단에 연결된 상기 반전 피드백 유닛의 데이터 입력단, 상기 인버터의 상기 입력단에 연결된 상기 반전 피드백 유닛의 출력단, 제4 클럭 신호를 수신하도록 구성된 상기 반전 피드백 유닛의 클럭 입력단을 더 포함하고,공개특허 10-2023-0154171-3-상기 제4 클럭 신호는 상기 반전 래치 유닛이 오픈될 때 반전 피드백 유닛을 차단시키며, 상기 반전 래치 유닛이 차단될 때 상기 반전 피드백 유닛을 오픈시키는, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 반전 피드백 유닛은:제2 3상태 게이트;직렬 연결된 제3 인버터와 제4 전송 게이트 중 하나인, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서,상기 제4 클럭 신호는 서로 반대되는 위상을 가지는 동상 신호와 역상 신호를 포함하는, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제4 클럭 신호의 동상 신호는 공통 클럭 신호이고, 상기 제4 클럭 신호의 역상 신호는 상기 공통 클럭 신호에 NOT 연산을 수행함으로써 획득된 것인, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서, 상기 제1 데이터 신호와 상기 제2 데이터 신호 중 하나는 기능 데이터 신호이고, 상기 제1 데이터 신호와 상기 제2 데이터 신호 중 다른 하나는 스캔 데이터 신호인, D 플립-플롭."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항 내지 제4항 및 제9항 중 어느 한 항에 따른 D 플립-플롭을 복수 개 포함하는 연산 회로."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,입력으로 선택 신호를 수신하고 역상 선택 신호를 출력하도록 구성되는, 제4 인버터;공통 클럭 신호 및 선택 신호와 상기 제4 인버터가 출력한 역상 선택 신호 중 하나를 수신하고 제1 클럭 신호를출력하도록 구성되는 제1 클럭 신호 생성기;상기 공통 클럭 신호 및 상기 선택 신호와 상기 제4 인버터가 출력한 상기 역상 선택 신호 중 다른 하나를 수신하고 제2 클럭 신호를 출력하도록 구성되는 제2 클럭 신호 생성기; 및상기 공통 클럭 신호를 수신하고 제3 클럭 신호를 출력하도록 구성되는 제3 클럭 신호 생성기, 를 더 포함하는,연산 회로."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제5항 내지 제8항 중 어느 한 항에 따른 D 플립-플롭을 복수 개 포함하는 연산 회로."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,입력으로 선택 신호를 수신하고 역상 선택 신호를 출력하도록 구성되는, 제4 인버터;공통 클럭 신호 및 선택 신호와 상기 제4 인버터가 출력한 역상 선택 신호 중 하나를 수신하고 제1 클럭 신호를출력하도록 구성되는 제1 클럭 신호 생성기;상기 공통 클럭 신호 및 상기 선택 신호와 상기 제4 인버터가 출력한 상기 역상 선택 신호 중 다른 하나를 수신하고 상기 제2 클럭 신호를 출력하도록 구성되는 제2 클럭 신호 생성기; 및상기 공통 클럭 신호를 수신하고 제3 클럭 신호 및 제4 클럭 신호를 출력하도록 구성되는 제3 클럭 신호 생성기공개특허 10-2023-0154171-4-를 더 포함하는, 계산 장치."}
{"patent_id": "10-2023-7026083", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "계산 장치에 있어서,메모리; 및제1항 내지 제9항 중 어느 한 항에 따른 D 플립-플롭을 복수 개 포함하는 연산 회로를 포함하는 프로세서를 포함하는, 계산 장치."}
{"patent_id": "10-2023-7026083", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 데이터 입력단이 제1 데이터 신호를 수신하도록 구성되고, 클럭 입력단은 제1 클럭 신호를 수신하도록 구성되는 제1 전송 게이트, 데이터 입력단이 제2 데이터 신호를 수신하도록 구성되고, 클럭 입력단은 제2 클럭 신호를 수신하도록 구성되는 제2 전송 게이트, 데이터 입력단은 제1 전송 게이트의 출력단과 제2 전송 게이트의 출력단에 연결되고, 클럭 입력단은 제3 클럭 신호를 수신하도록 구성되는 반전 래치 유닛 및 입력단은 반전 래치 유닛의 출력단에 연결되고 출력단은 D 플립-플롭의 출력을 제공하는 인버터를 포함하는, 멀티플렉서 기능을 가지 는 D 플립-플롭에 관한 것이다."}
{"patent_id": "10-2023-7026083", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원의 상호 인용 본 출원은 출원번호 202210456120.7, 출원일 2022년 4월 28일인 중국 출원에 기초한 것으로서 이의 우선권을 주 장하며, 상기 중국 출원이 개시한 내용은 전체가 본 출원에 인용되었다. 본 개시는 멀티플렉서 기능을 가지는 D 플립-플롭에 관한 것이다."}
{"patent_id": "10-2023-7026083", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "칩에 대한 평가 지표는 일반적으로 성능, 전력 소모 및 면적(Performance, Power and Area, PPA)이다. 성능은 운행 속도를 가리킨다.전력 소모는 정적 누설 전류 및 운행 시의 전력 소모를 가리킨다.면적은 칩의 면적을 가 리키며, 이는 비용을 의미한다. 많은 응용 분야(예를 들어, 마이닝 및 인공지능)는 PPA(특히 전력 소모)에 매우 민감하다. 따라서, PPA는 칩의 핵심적인 경쟁력을 나타낸다. 칩 제조에는 수율 문제가 존재한다. DFT(Design for Test)는 대규모 칩 설비의 기술이다. DFT를 통해, 오류가 있는 칩을 걸러내거나 칩 레벨을 분류할 수 있다. DFT는 칩의 초기 설계 시 칩의 테스트성(제어성 및 관찰성)을 향상시키기 위한 다양한 하드웨어 로직을 삽입하여 칩이 쉽게 테스트되도록 하고 칩 테스트 비용을 대폭 절감시 킨다."}
{"patent_id": "10-2023-7026083", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 측면에 따르면, 데이터 입력단이 제1 데이터 신호를 수신하도록 구성되고, 클럭 입력단은 제1 클 럭 신호를 수신하도록 구성되는 제1 전송 게이트, 데이터 입력단이 제2 데이터 신호를 수신하도록 구성되고, 클 럭 입력단은 제2 클럭 신호를 수신하도록 구성되는 제2 전송 게이트, 데이터 입력단은 제1 전송 게이트의 출력 단과 제2 전송 게이트의 출력단에 연결되고, 클럭 입력단은 제3 클럭 신호를 수신하도록 구성되는 반전 래치 유 닛 및 입력단은 반전 래치 유닛의 출력단에 연결되고 출력단은 D 플립-플롭의 출력을 제공하는 인버터를 포함하 며, 제1 클럭 신호와 제2 클럭 신호는 제1 전송 게이트와 제2 전송 게이트를 상이한 시간에 오픈시키고, 제3 클 럭 신호는 제1 전송 게이트와 제2 전송 게이트가 오픈될 때 반전 래치 유닛을 차단시키며, 제1 전송 게이트와 제2 전송 게이트가 모두 차단될 때 반전 래치 유닛을 오픈시키는, 멀티플렉서 기능을 가지는 D 플립-플롭이 제 공된다. 본 개시의 다른 일 측면에 따르면, 본 개시의 D 플립-플롭을 복수 개 포함하는 연산 회로가 제공된다. 본 개시의 다른 일 측면에 따르면, 메모리 및 본 개시의 연산 회로를 포함하는 프로세서를 포함하는, 계산 장치 가 제공된다."}
{"patent_id": "10-2023-7026083", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하 실시예에 대한 상세한 설명은 본 개시의 특정 실시예에 대한 각종 세부사항을 나타낸다. 그러나, 본 개시 는 청구범위에 의해 정의되고 포함된 다양한 방식으로 실시될 수 있다. 본 명세서에서, 동일한 도면 부호는 동 일하거나 기능이 유사한 구성요소를 표시할 수 있다. 도 1a 내지 도 1d는 초기 회로의 논리 블록 사이에 별도의 하드웨어 회로를 삽입하여 초기 회로를 테스트하는 것을 나타낸 블록도이다. 도 1a는 초기 회로를 도시한다. 도 1b는 논리 블록 A와 논리 블록 B 사이에 관측 포인 트를 삽입하여 논리 블록 A로부터 논리 블록 B로 전달되는 값을 관측하는 경우를 도시한다. 도 1c는 논리 블록 A와 논리 블록 B 사이에 OR 게이트를 삽입하여 논리 블록 A로부터 논리 블록 B로 전달되는 값을 제어하는 경우, 즉 해당 값을 1로 강제하는 경우를 도시한다. 도 1d는 논리 블록 A와 논리 블록 B 사이에 AND 게이트를 삽입하 여 논리 블록 A로부터 논리 블록 B로 전달되는 값을 제어하는 경우, 즉 해당 값을 0으로 강제하는 경우를 도시 한다. 대규모의 칩에서, 디지털 회로의 주요 구성은 타이밍 논리 유닛 및 조합 논리 유닛이다. 조합 논리 유닛의 테스 트 과정은 비교적 간단하며, 일반적인 경우 하나의 테스트 벡터만 있으면 목표 오류를 검출할 수 있다. 타이밍 논리 유닛의 테스트 과정은 비교적 복잡하다. 대부분의 경우, 하나의 테스트 벡터에만 의존할 수 없고, 하나의테스트 벡터 시리즈가 있어야만 최종적으로 목표 오류를 검출할 수 있다. 스캔(Scan) 기능은 테스트하기 어려운(difficult-to-test) 타이밍 회로를 테스트하기 쉬운(easy-to-test) 조합 회로로 전환할 수 있다. 스캔 기술은 주로 두 단계를 포함한다. 제1 단계는 스캔 대체로서, 회로 내의 일반 레 지스터(예를 들어, D 플립-플롭(DFF))를 스캔 레지스터(예를 들어, 스캔 DFF)로 대체하는 것이다. 제2 단계는 스캔 접합으로서, 제1 단계의 스캔 레지스터를 연결하여 스캔 체인을 형성하는 것이다. 도 2a는 스캔 대체 단계 에서 일반 DFF를 스캔 DFF로 대체하는 경우의 개략도이다. 도 2b는 스캔 접합 단계에서 스캔 DFF를 연결하여 스 캔 체인을 형성하는 경우의 개략도이다. 스캔 DFF는 2-to-1 멀티플렉서(MUX2)와 DFF로 구성된다. MUX의 논리 표현식은 이다. sel 는 선택 신호이고, a0은 제1 입력, a1은 제2 입력이다. 도 3a와 도 3b는 각각 2-to-1 멀티플렉서(MUX2)의 논리 도와 진리표를 나타낸다. 선택 신호(se1)가 로직 0일 때, 출력(X)은 제1 입력(a0)이다. 선택 신호(se1)가 로직 1일 때, 출력(X)는 제2 입력(a1)이다. 도 4a와 도 4b는 각각 역상 2-to-1 멀티플렉서(MUXI2)와 2-to-1 멀티플 렉서(MUX2)의 상보적 금속 산화물 반도체(Complementary Metal-Oxide-Semiconductor, CMOS) 회로를 도시한다. MUXI2와 MUX2의 차이점은, MUXI2의 출력이 입력의 역상이라는 것이다. 그러나 도 4a 및 4b로부터 알 수 있듯이, MUXI2의 구현이 훨씬 간단하므로, MUXI2는 MUX2에 비해 인버터 하나가 적게 든다. 그러나, 스캔 DFF에서 MUX2와 MUXI2 중 어느 것을 사용하든, 모두 비교적 많은 CMOS 트랜지스터가 추가되어, 스 캔 DFF의 면적, 전력 소모 및 비용 증가를 야기한다. 또한, 스캔 DFF에서, MUX2(또는 MUXI2)와 DFF는 두 개의 분리된 유닛으로서, 이로 인해 스캔 DFF가 차지하는 면적이 비교적 커진다. 또한, 칩에서, 연산과 저장에 관여하는 데이터는 그 자체로 8 비트, 16 비트, 32 비트, 64 비트 등 넓은 비트 폭을 가진다. 따라서, 레지스터의 비중이 비교적 높고, 일반적으로 칩 면적의 50%이다. 이들 레지스터를 모두 스캔 DFF로 대체할 경우, 칩의 면적이 커지고, 전력 소모가 높아지며, 비용도 증가한다. 본 개시는 스캔 레지스터 대체 칩 내의 일반 레지스터로서 칩의 테스트를 구현할 수 있는, 멀티플렉서 기능을 가지는 D 플립-플롭을 제공한다. 관련 기술은 스캔 DFF 대체 칩 내의 일반 레지스터를 사용하여 칩의 테스트를 구현하는 것이다. 스캔 DFF와 비교하여, 본 개시의 D 플립-플롭은 차지하는 면적이 작고, 전력 소모도 적으며 원가가 낮다. 따라서, 칩에서 본 개시의 실시예에 따른 멀티플렉서 기능을 가지는 D 플립-플롭을 사용하면 면적 이 작고, 전력 소모가 적으며 원가가 낮다는 장점이 있다. 도 5는 본 개시의 실시예에 따른, 멀티플렉서 기능을 가지는 D 플립-플롭의 블록도이다. D 플립-플롭(50 0)은 전송 게이트, 전송 게이트, 반전 래치 유닛 및 인버터를 포함한다. 전송 게이트(51 0)의 데이터 입력단은 제1 데이터 신호(D)를 수신하도록 구성된다. 전송 게이트의 데이터 입력단은 제2 데 이터 신호(SI)를 수신하도록 구성된다. 반전 래치 유닛의 데이터 입력단은 전송 게이트의 출력단과 전송 게이트의 출력단에 연결된다. 인버터의 입력단은 반전 래치 유닛의 출력단에 연결된다. 인 버터의 출력단은 D 플립-플롭의 출력(Q)을 제공한다. 또한, 전송 게이트의 클럭 입력단(미도시)은 제1 클럭 신호를 수신하도록 구성된다. 전송 게이트의 클럭 입력단(미도시)은 제2 클럭 신호를 수신하도록 구성된다. 반전 래치 유닛의 클럭 입력단(미도시)은 제3 클럭 신호를 수신하도록 구성된다. 제1 클럭 신호와 제2 클럭 신호는 전송 게이트와 전송 게이트(52 0)가 상이한 시간에 오픈되도록 한다. 따라서, 제1 데이터 신호(D)와 제2 데이터 신호(SI)는 상이한 시간에 반 전 래치 유닛의 입력단으로 전송된다. 즉, 전송 게이트와 전송 게이트에 인가되는 클럭 신호를 구성함으로써, 반전 래치 유닛의 입력단에 제1 데이터 신호(D)를 전송할지 또는 제2 데이터 신호(SI)를 전 송할지 선택할 수 있다. 제3 클럭 신호는 전송 게이트와 전송 게이트 중 하나가 오픈될 때 반전 래치 유닛을 차단하고, 전송 게이트와 전송 게이트가 모두 차단되면 반전 래치 유닛을 오픈시킨 다. 반전 래치 유닛의 데이터 입력단은 제1 데이터 신호(D)와 제2 데이터 신호(SI)를 수신하고, 오픈되면 출력 단에서 역상 제1 데이터 신호 또는 역상 제2 데이터 신호를 출력한다. 인버터의 입력단은 역상 제1 데이터 신호 또는 역상 제2 데이터 신호를 수신하고, 제1 데이터 신호(D) 또는 제2 데이터 신호(SI)를 출력한다. 따라 서, D 플립-플롭의 출력은 제1 데이터 신호(D) 또는 제2 데이터 신호(SI)이다. 따라서, D 플립-플롭은 레지스터의 기능뿐 아니라 멀티플렉서의 기능 또한 가진다. D 플립-플롭의 전 송 게이트와 반전 래치 유닛은 모두 시계열 논리 유닛이다. 이로써, D 플립-플롭은 시계열 논리 유닛을 이용하여 레지스터 기능과 멀티플렉서 기능 두 가지를 구현하였음을 알 수 있다. 그러나, 종래의 스캔 DFF의 멀티 플렉서는 조합 논리 유닛이고, DFF는 시계열 논리 유닛이다. 다시 말해, 종래의 스캔 DFF가 레지스터 기능과 멀 티플렉서 기능 두 가지를 구현하기 위해서는 분리된 조합 논리 유닛과 시계열 논리 유닛이 필요하다. 따라서, 본 개시의 실시예에 따른 D 플립-플롭은 종래의 스캔 DFF에 비해 면적이 작고, 전력 소모가 적으며 제조 비용이 낮다는 장점을 가진다. 본 개시의 일 실시예에서, 제1 데이터 신호(D)와 제2 데이터 신호(SI) 중 하나는 기능 데이터 신호이고, 제1 데 이터 신호(D)와 제2 데이터 신호(SI) 중 다른 하나는 스캔 데이터 신호이다. 따라서, 회로를 테스트해야 할 경 우, 클럭 신호의 제어 하에 특정 스캔 데이터 신호를 D 플립-플롭에 입력하여 회로 테스트를 수행할 수 있 다. 도 6a 내지 도 6d는 본 개시의 실시예에 따른, 도 5의 D 플립-플롭이 구현된 CMOS 회로(600A~600D)를 도시 한다. 전송 게이트는 병렬 연결된 PMOS 트랜지스터와 NMOS 트랜지스터에 의해 구현된다. 전송 게이트는 병렬 연결된 PMOS 트랜지스터와 NMOS 트랜지스터에 의해 구현된다.인버터는 전원 단자(VDD)와 접지 단자(VSS) 간에 직렬로 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터에 의해 구현된 다. 다시 말해, 인버터는 NO 게이트로 구현된다. 도 6a 및 도 6b의 반전 래치 유닛은 전원 단자(VDD)와 접지 단자(VSS) 사이에 직렬 연결된 PMOS 트랜지스 터(531, 532) 및 NMOS 트랜지스터(533, 534)에 의해 구현된다. 즉, 도 6a 및 도 6b의 반전 래치 유닛은 3 상태 게이트로 구현된다. 도 6c 및 도 6d의 반전 래치 유닛은 직렬 연결된 인버터 및 전송 게이트 에 의해 구현된다. 인버터는 전원 단자(VDD)와 접지 단자(VSS) 간에 직렬로 연결된 PMOS 트랜지스터 및 NMOS 트랜지스터에 의해 구현된다. 전송 게이트는 병렬로 연결된 PMOS 트랜지스터와 NMOS 트랜지스터에 의해 구현된다. 도 6a 및 6b에 도시된 바와 같이, 반전 래치 유닛에는 다음과 같은 3상태 게이트의 구성이 사용되었다: PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극이 연결되어 반전 래치 유닛의 데이터 입력단으로 사용된다. PMOS 트랜지스터의 드레인 전극과 NMOS 트랜지스터의 드레인 전극은 연 결되어 반전 래치 유닛의 출력단으로 사용된다. PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터 의 게이트 전극은 각각 반대되는 위상을 가진 클럭 신호를 수신하도록 구성된다. 본 개시의 일 실시예에서, 반전 래치 유닛에는 3상태 게이트의 또 다른 구성이 사용될 수 있다: PMOS 트랜 지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극은 서로 연결되어 반전 래치 유닛의 데 이터 입력단으로 사용되고, PMOS 트랜지스터의 드레인 전극과 NMOS 트랜지스터의 드레인 전극은 서로 연결되어 반전 래치 유닛의 출력단으로 사용되며, PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터 의 게이트 전극은 각각 반대되는 위상을 가진 클럭 신호를 수신하도록 구성된다. 도 6a에서, PMOS 트랜지스터에는 제1 클럭 신호의 동상 신호(clk1p)가 인가되고, NMOS 트랜지스터에 는 제1 클럭 신호의 역상 신호(clk1n)가 인가된다. 따라서, 전송 게이트는 clk1p가 로우 레벨이고 clk1n이 하이 레벨일 때 제1 데이터 신호(D)를 출력한다. PMOS 트랜지스터에는 제2 클럭 신호의 동상 신호(clk2p) 가 인가되고, NMOS 트랜지스터에는 제2 클럭 신호의 역상 신호(clk2n)가 인가된다. 따라서, 전송 게이트 는 clk2p가 로우 레벨이고 clk2n이 하이 레벨일 때 제2 데이터 신호(SI)를 출력한다. 제1 클럭 신호의 동상 신호(clk1p)와 제2 클럭 신호의 동상 신호(clk2p)가 상이한 시간에 로우 레벨이므로, 전 송 게이트와 전송 게이트는 상이한 시간에 오픈된다. 따라서, 제1 데이터 신호(D)와 제2 데이터 신호 (SI)는 상이한 시간에 반전 래치 유닛의 입력단으로 전송된다. PMOS 트랜지스터에는 제3 클럭 신호의 역상 신호(clk3n)가 인가되고, NMOS 트랜지스터에는 제3 클럭 신호의 동상 신호(clk3p)가 인가된다. 따라서, 반전 래치 유닛은 clk3p가 하이 레벨이고 clk3n가 로우 레 벨일 때 역상 제1 데이터 신호 또는 역상 제2 데이터 신호를 출력한다. 또한, 인버터는 제1 데이터 신호 또는 제2 데이터 신호를 출력한다. 따라서, 도 6a의 CMOS 회로는 상승 에지 트리거의 D 플립-플롭을 구현하였다. 도 6b에서, PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극은 각각 제1 클럭 신호 의 서로 반대되는 위상을 가지는 역상 신호(clk1n) 및 동상 신호(clk1p)를 수신하도록 구성된다. PMOS 트랜지스 터에 제1 클럭 신호의 역상 신호(clk1n)가 인가되고, NMOS 트랜지스터에 제1 클럭 신호의 동상 신호 (clk1p)가 인가되므로, 전송 게이트는 clk1p가 하이 레벨이고 clk1n가 로우 레벨일 때 오픈되어 제1 데이터 신호(D)를 출력한다. PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극은 각각 제2 클럭 신호의 서로 반대 되는 위상을 가지는 역상 신호(clk2n) 및 동상 신호(clk2p)를 수신하도록 구성된다. PMOS 트랜지스터에 제 2 클럭 신호의 역상 신호(clk2n)가 인가되고, NMOS 트랜지스터에 제2 클럭 신호의 동상 신호(clk2p)가 인 가되므로, 전송 게이트는 clk1p가 하이 레벨이고 clk1n가 로우 레벨일 때 오픈되어 제2 데이터 신호(SI)를 출력한다. 제1 클럭 신호의 동상 신호(clk1p)와 제2 클럭 신호의 동상 신호(clk2p)가 상이한 시간에 하이 레벨이므로, 전 송 게이트와 전송 게이트는 상이한 시간에 오픈된다. 따라서, 제1 데이터 신호(D)와 제2 데이터 신호 (SI)는 상이한 시간에 반전 래치 유닛의 입력단으로 전송된다. PMOS 트랜지스터는 제3 클럭 신호의 동상 신호(clk3p)가 인가되고, NMOS 트랜지스터에는 제3 클럭 신 호의 역상 신호(clk3n)가 인가된다. 따라서, 반전 래치 유닛은 clk3p가 로우 레벨이고 clk3n이 하이 레벨 일 때 역상 제1 데이터 신호 또는 역상 제2 데이터 신호를 출력한다. 또한, 인버터는 제1 데이터 신호 또 는 제2 데이터 신호를 출력한다. 따라서, 도 6b의 CMOS 회로는 하강 에지 트리거의 D 플립-플롭을 구현한다. 도 6c에서, PMOS 트랜지스터에는 제1 클럭 신호의 동상 신호(clk1p)가 인가되고, NMOS 트랜지스터에 는 제1 클럭 신호의 역상 신호(clk1n)가 인가된다. 따라서, 전송 게이트는 clk1p가 로우 레벨이고 clk1n이 하이 레벨일 때 제1 데이터 신호(D)를 출력한다. PMOS 트랜지스터에는 제2 클럭 신호의 동상 신호(clk2p) 가 인가되고, NMOS 트랜지스터에는 제2 클럭 신호의 역상 신호(clk2n)가 인가된다. 따라서, 전송 게이트 는 clk2p가 로우 레벨이고 clk2n이 하이 레벨일 때 제2 데이터 신호(SI)를 출력한다. 제1 클럭 신호의 동상 신호(clk1p)와 제2 클럭 신호의 역상 신호(clk2p)가 상이한 시간에 로우 레벨이므로, 전 송 게이트와 전송 게이트는 상이한 시간에 오픈된다. 따라서, 제1 데이터 신호(D)와 제2 데이터 신호 (SI)는 상이한 시간에 반전 래치 유닛의 입력단으로 전송된다. PMOS 트랜지스터에는 제3 클럭 신호의 역상 신호(clk3n)가 인가되고, NMOS 트랜지스터에는 제3 클럭 신호의 동상 신호(clk3p)가 인가된다. 따라서, 반전 래치 유닛은 clk3p가 하이 레벨이고 clk3n가 로우 레 벨일 때 역상 제1 데이터 신호 또는 역상 제2 데이터 신호를 출력한다. 또한, 인버터는 제1 데이터 신호 또는 제2 데이터 신호를 출력한다. 따라서, 도 6c의 CMOS 회로는 상승 에지 트리거의 D 플립-플롭을 구현하였다. 도 6d에서, PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극은 각각 제1 클럭 신호 의 서로 반대되는 위상을 가지는 역상 신호(clk1n) 및 동상 신호(clk1p)를 수신하도록 구성된다. PMOS 트랜지스 터에 제1 클럭 신호의 역상 신호(clk1n)가 인가되고, NMOS 트랜지스터에 제1 클럭 신호의 동상 신호 (clk1p)가 인가되므로, 전송 게이트는 clk1p가 하이 레벨이고 clk1n가 로우 레벨일 때 오픈되어 제1 데이 터 신호(D)를 출력한다. PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극은 각각 제2 클럭 신호의 서로 반대 되는 위상을 가지는 역상 신호(clk2n) 및 동상 신호(clk2p)를 수신하도록 구성된다. PMOS 트랜지스터에 제 2 클럭 신호의 역상 신호(clk2n)가 인가되고, NMOS 트랜지스터에 제2 클럭 신호의 동상 신호(clk2p)가 인 가되므로, 전송 게이트는 clk1p가 하이 레벨이고 clk1n가 로우 레벨일 때 오픈되어 제2 데이터 신호(SI)를 출력한다. 제1 클럭 신호의 동상 신호(clk1p)와 제2 클럭 신호의 동상 신호(clk2p)가 상이한 시간에 하이 레벨이므로, 전 송 게이트와 전송 게이트는 상이한 시간에 오픈된다. 따라서, 제1 데이터 신호(D)와 제2 데이터 신호 (SI)는 상이한 시간에 반전 래치 유닛의 입력단으로 전송된다. PMOS 트랜지스터에는 제3 클럭 신호의 동상 신호(clk3p)가 인가되고, NMOS 트랜지스터에는 제3 클럭 신호의 역상 신호(clk3n)가 인가된다. 따라서, 반전 래치 유닛은 clk3p가 로우 레벨이고 clk3n이 하이 레 벨일 때 역상 제1 데이터 신호 또는 역상 제2 데이터 신호를 출력한다. 또한, 인버터는 제1 데이터 신호 또는 제2 데이터 신호를 출력한다. 따라서, 도 6d의 CMOS 회로는 하강 에지 트리거의 D 플립-플롭을 구현한다. 본 개시의 일 실시예에서, 공통 클럭 신호와 역상 선택 신호에 AND 연산을 수행함으로써 제1 클럭 신호의 동상 신호(clk1p)를 획득할 수 있고, clk1p에 NOT 연산을 수행함으로써 제1 클럭 신호의 역상 신호(clk1n)를 획득할 수 있다. 공통 클럭 신호와 선택 신호에 AND 연산을 수행함으로써 제2 클럭 신호의 동상 신호(clk2p)를 획득할수 있고, clk2p에 NOT 연산을 수행함으로써 제2 클럭 신호의 역상 신호(clk2n)를 획득할 수 있다. 제3 클럭 신 호의 동상 신호(clk3p)는 공통 클럭 신호이고, 제3 클럭 신호의 역상 신호(clk3n)는 공통 클럭 신호에 NOT 연산 을 통하여 획득된 것이다. 본 개시의 일 실시예에서, 공통 클럭 신호와 선택 신호에 AND 연산을 수행함으로써 제1 클럭 신호의 동상 신호 (clk1p)를 획득할 수 있고, clk1p에 NOT 연산을 수행함으로써 제1 클럭 신호의 역상 신호(clk1n)를 획득할 수 있다. 공통 클럭 신호와 역상 선택 신호에 AND 연산을 수행함으로써 제2 클럭 신호의 동상 신호(clk2p)를 획득 할 수 있고, clk2p에 NOT 연산을 수행함으로써 제2 클럭 신호의 역상 신호(clk2n)를 획득할 수 있다. D 플립-플롭은 출력단에 누설 전류 문제가 존재하는 동적 D 플립-플롭이다. 상기 누설 전류 문제의 추가적 해결을 위해, 본 개시에서는 출력단의 누설 전류 문제를 효과적으로 완화할 수 있는 세미-스테틱 D 플립-플롭을 추가적으로 제시하였다. 도 7은 본 개시의 실시예에 따른, 멀티플렉서 기능을 가지는 D 플립-플롭을 도시한다. D 플립-플롭은 전송 게이트, 전송 게이트, 반전 래치 유닛, 인버터 및 반전 피드백 유닛을 포함한다. D 플립-플롭의 전송 게이트, 전송 게이트, 반전 래치 유닛 및 인버터의 구 성에 대해서는 이미 도 5를 참조하여 설명하였다. D 플립-플롭과 D 플립-플롭의 차이점은, D 플립-플 롭에 반전 피드백 유닛이 추가되었다는 것이다. 반전 피드백 유닛의 데이터 입력단은 인버터 의 출력단에 연결된다. 반전 피드백 유닛의 출력단은 인버터의 입력단에 연결된다. 반전 피드백 유닛의 클럭 입력단(미도시)은 제4 클럭 신호를 수신하도록 구성된다. 제4 클럭 신호가 반전 래치 유닛을 오픈시키면, 반전 피드백 유닛은 차단된다. 제4 클럭 신호가 반전 래치 유닛을 차 단시키면, 반전 피드백 유닛은 오픈된다. 이로써, 반전 피드백 유닛은 인버터의 출력단의 전하 를 위상 반전시켜 이를 인버터의 입력단으로 다시 피드-백 할 수 있다. 따라서, D 플립-플롭은 D 플 립-플롭 출력단의 누설 전류 문제를 효과적으로 완화시킬 수 있는 세미-스테틱 D 플립-플롭에 해당된다. 반전 피드백 유닛은 3상태 게이트로 구현되거나, 또는 직렬 연결된 인버터와 전송 게이트로 구현될 수 있 다. 도 8a 내지 도 8d는 본 개시의 실시예에 따른, 도 7의 D 플립-플롭이 구현된 CMOS 회로(800A~800D)를 도시 한다. 도 8a 내지 도 8d에서, 반전 피드백 유닛은 전원 단자(VDD)와 접지 단자(VSS) 사이에 직렬 연결된 PMOS 트랜지스터(751, 752) 및 NMOS 트랜지스터(753, 754)에 의해 구현된다. 즉, 반전 피드백 유닛은 3상 태 게이트로 구현될 수 있다. 도 8a 내지 도 8d에 도시된 바와 같이, 반전 피드백 유닛에는 다음과 같은 3상태 게이트의 구성이 사용되 었다: PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극이 서로 연결되어 반전 피드 백 유닛의 데이터 입력단으로 사용된다. PMOS 트랜지스터의 드레인 전극과 NMOS 트랜지스터의 드레인 전극은 서로 연결되어 반전 피드백 유닛의 출력단으로 사용된다. PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극은 각각 반대되는 위상을 가진 클럭 신호를 수신하도록 구성된다. 본 개시의 일 실시예에서, 반전 피드백 유닛에는 3상태 게이트의 또 다른 구성이 사용될 수 있다: PMOS 트 랜지스터의 게이트 전극 및 NMOS 트랜지스터의 게이트 전극은 서로 연결되어 반전 피드백 유닛 의 데이터 입력단으로 사용되고, PMOS 트랜지스터의 드레인 전극과 NMOS 트랜지스터의 드레인 전극은 서로 연결되어 반전 피드백 유닛의 출력단으로 사용되며, PMOS 트랜지스터의 게이트 전극과 NMOS 트 랜지스터의 게이트 전극은 각각 반대되는 위상을 가진 클럭 신호를 수신하도록 구성된다. 도 8a 및 도 8c에서, PMOS 트랜지스터의 게이트 전극과 NMOS 트랜지스터의 게이트 전극은 각각 제4 클럭 신호의 서로 반대되는 위상을 가지는 동상 신호(clk4p) 및 역상 신호(clk4n)를 수신하도록 구성된다. 따라 서, 반전 피드백 유닛은 clk4p가 하이 레벨이고 clk4n이 로우 레벨일 때 차단되며, clk4p가 로우 레벨이고 clk4n이 하이 레벨일 때 오픈된다. 도 8b 및 도 8d에서, PMOS 트랜지스터의 게이트 전극은 제4 클럭 신호의 역상 신호(clk4n)를 수신하도록 구성되고, NMOS 트랜지스터의 게이트 전극은 제4 클럭 신호의 동상 신호(clk4p)를 수신하도록 구성된다. 따라서, 반전 피드백 유닛은 clk4p)가 하이 레벨이고 clk4n이 로우 레벨일 때 오픈되며, 제4 클럭 신호의 동상 신호(clk4p)가 로우 레벨이고 clk4n가 하이 레벨일 때 차단된다. 도 9a 내지 도 9d는 본 개시의 실시예에 따른, 도 7의 D 플립-플롭이 구현된 CMOS 회로(900A~900D)를 도시 한다. 도 9a 내지 도 9d에서, 반전 피드백 유닛은 직렬로 연결된 인버터 및 전송 게이트로 구현 된다. 전원 단자(VDD)와 접지 단자(VSS) 간에 직렬 연결된 PMOS 트랜지스터와 NMOS 트랜지스터는 인버터를 구성한다. 병렬 연결된 PMOS 트랜지스터와 NMOS 트랜지스터는 전송 게이트를 구성 한다. 인버터의 입력단은 반전 피드백 유닛의 입력단으로 사용된다. 전송 게이트의 출력단은 반 전 피드백 유닛의 출력단으로 사용된다. 도 9a 및 도 9c에서, PMOS 트랜지스터의 게이트 전극은 제4 클럭 신호의 동상 신호(clk4p)를 수신하도록 구성되고, NMOS 트랜지스터의 게이트 전극은 제4 클럭 신호의 역상 신호(clk4n)를 수신하도록 구성된다. 따라서, 반전 피드백 유닛은 clk4p가 로우 레벨이고 clk4n이 하이 레벨일 때 오픈되며, clk4p가 하이 레벨 이고 clk4n이 로우 레벨일 때 차단된다. 도 9b 및 도 9d에서, PMOS 트랜지스터의 게이트 전극은 제4 클럭 신호의 역상 신호(clk4n)를 수신하도록 구성되고, NMOS 트랜지스터의 게이트 전극은 제4 클럭 신호의 동상 신호(clk4p)를 수신하도록 구성된다. 따라서, 반전 피드백 유닛은 clk4p가 하이 레벨이고 clk4n이 로우 레벨일 때 오픈되며, clk4p가 로우 레벨 이고 clk4n이 하이 레벨일 때 차단된다. 본 개시의 일 실시예에서, 제4 클럭 신호의 동상 신호는 공통 클럭 신호일 수 있고, 제4 클럭 신호의 역상 신호 는 공통 클럭 신호에 NOT 연산을 수행하여 획득된 것일 수 있다. 본 개시의 일 실시예에서, 제4 클럭 신호는 제 3 클럭 신호와 동일할 수 있다. 도 10a는 본 개시의 실시예에 따른, 제1 클럭 신호를 생성하기 위한 클럭 신호 생성기(1000A)를 도시한다. 클럭 신호 생성기(1000A)는 직렬 연결된 NAND 게이트, NOT 게이트 및 NOT 게이트를 포함한다. NAND 게이트는 PMOS 트랜지스터(1011, 1012) 및 NMOS 트랜지스터(1013, 1014)를 포함한다. NOT 게이트 는 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함한다. NOT 게이트는 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함한다. NAND 게이트는 공통 클럭 신호(clk) 및 역상 선택 신호 (sen)를 수신하고 NOT 게이트에 출력을 제공하도록 구성된다. NOT 게이트는 제1 클럭 신호의 동상 신호(clk1p)를 출력하고 clk1p를 NOT 게이트에 제공하도록 구성된다. NOT 게이트는 제1 클럭 신호 의 역상 신호(clk1n)를 출력하도록 구성된다. 따라서, 제1 클럭 신호의 동상 신호(clk1p)는 clk & sen이다. 도 10a는 제1 클럭 신호의 생성에 사용되는 클럭 신호 생성기의 예시일 뿐이다. 본 개시의 일 실시예에서, NAND 게이트의 출력도 제1 클럭 신호의 역상 신호(clk1n)를 제공할 수 있다. 그러나, 모든 NOT 게이트와 연결될 수 있는 로드의 수는 제한된다. 따라서, NAND 게이트를 통과한 후 보다 많은 NOT 게이트에 연결되어 클럭 신 호 생성기(1000A)가 로드를 구동하는 능력을 증강시킬 수 있다. 본 개시의 일 실시예에서, NAND 게이트 이후 두 개 이상의 NOT 게이트에 연결되어 클럭 트리를 형성할 수 있다. NOT 게이트의 출력은 클럭 신호 의 루트 노드이다. 이들 NOT 게이트들은 H 트리, 피쉬본 또는 네트 구조로 연결될 수 있다. 도 10b는 본 개시의 실시예에 따른, 제1 클럭 신호를 생성하기 위한 클럭 신호 생성기(1000B)를 도시한다. 클럭 신호 생성기(1000A)에 비해, 클럭 신호 생성기(1000B)는 두 개 이상의 NOT 게이트로 구성된 클럭 트리를 더 포함한다. 또한, 클럭 신호 생성기(1000B)는 K 쌍의 직렬 연결된 NOT 게이트들((1020-1, 1030-1), ... (1020-K, 1030-K)을 더 포함할 수 있다. 이 K 쌍의 직렬 연결된 NOT 게이트들은 서로 반대되는 위상을 가지는 K 쌍의 신호들((clk1p-1, clk1n-1), ..., (clk1p-K, clk1n-K))을 포함할 수 있다. 각 쌍의 NOT 게이트가 출력하 는 각 쌍의 신호는 모두 제1 클럭 신호일 수 있다. 각 쌍의 신호는 몇 개의 로드들(예컨대, 본 개시의 D 플립- 플롭)에 제공된다. 따라서, 클럭 신호 생성기(1000A)와 비교하면, 클럭 신호 생성기(1000B)는 보다 많은 수의 로드를 구동할 수 있다. 도 11a는 본 개시의 실시예에 따른, 제2 클럭 신호를 생성하기 위한 클럭 신호 생성기(1100A)를 도시한다. 클럭 신호 생성기(1100A)는 직렬 연결된 NAND 게이트, NOT 게이트 및 NOT 게이트를 포함한다. NAND 게이트는 PMOS 트랜지스터(1111, 1112) 및 NMOS 트랜지스터(1113, 1114)를 포함한다. NOT 게이트 는 PMOS 트랜지스터와 NMOS 트랜지스터를 포함한다. NOT 게이트는 PMOS 트랜지스터 와 NMOS 트랜지스터를 포함한다. NAND 게이트는 공통 클럭 신호(clk) 및 선택 신호(se)를 수신하고 NOT 게이트에 출력을 제공하도록 구성된다. NOT 게이트는 제2 클럭 신호의 동상 신호 (clk2p)를 출력하고 clk2p를 NOT 게이트에 제공하도록 구성된다. NOT 게이트는 제2 클럭 신호의 역 상 신호(clk2n)를 출력하도록 구성된다. 따라서, 제2 클럭 신호의 동상 신호(clk2p)는 clk & se이다. 도 11a는 제2 클럭 신호의 생성에 사용되는 클럭 신호 생성기의 예시일 뿐이다. 본 개시의 일 실시예에서, NAND 게이트의 출력도 제1 클럭 신호의 역상 신호(clk2n)를 제공할 수 있다. 그러나, 모든 NOT 게이트와 연결 될 수 있는 로드의 수는 제한된다. 따라서, NAND 게이트를 통과한 후 보다 많은 NOT 게이트에 연결되어클럭 신호 생성기(1110A)가 로드를 구동하는 능력을 증강시킬 수 있다. 본 개시의 일 실시예에서, NAND 게이트 이후 두 개 이상의 NOT 게이트에 연결되어 클럭 트리를 형성할 수 있다. NAND 게이트의 출력은 클 럭 트리의 루트 노드이다. 이들 NOT 게이트들은 H 트리, 피쉬본 또는 네트 구조로 연결될 수 있다. 도 11b는 본 개시의 실시예에 따른, 제2 클럭 신호를 생성하기 위한 클럭 신호 생성기(1100B)를 도시한다. 클럭 신호 생성기(1100A)에 비해, 클럭 신호 생성기(1100B)는 두 개 이상의 NOT 게이트로 구성된 클럭 트리를 더 포함한다. 또한, 클럭 신호 생성기(1100B)는 L 쌍의 직렬 연결된 NOT 게이트들((1120-1, 1030-1), ..., (1120-L, 1130-L))을 더 포함한다. 이 L 쌍의 직렬 연결된 NOT 게이트들은 서로 반대되는 위상을 가지는 L 쌍의 신호들((clk2p-1, clk2n-1), ... , (clk2p-L, clk2n-L))을 출력할 수 있다. 각 쌍의 NOT 게이트가 출력하는 각 쌍의 신호는 모두 제2 클럭 신호로 사용될 수 있다. 각 쌍의 신호는 몇 개의 로드들(예컨대, 본 개시의 D 플립- 플롭)에 제공된다. 따라서, 클럭 신호 생성기(1100A)와 비교하면, 클럭 신호 생성기(1100B)는 보다 많은 수의 로드를 구동할 수 있다. 선택 신호(se)는 제1 데이터 신호(D) 또는 제2 데이터 신호(SI)를 인버터의 입력 단으로 전송하기 위한 것이다. 역상 선택 신호(sen)는 선택 신호(se)의 역상 신호이다. 선택 신호(se)를 인버터 에 인가하여 역상 선택 신호(sen)를 획득할 수 있다. 도 12a는 본 개시의 실시예에 따른, 제3 클럭 신호/제4 클럭 신호를 생성하기 위한 클럭 신호 생성기(1200A)를 도시한다. 클럭 신호 생성기(1200A)는 직렬로 연결된 NOT 게이트와 NOT 게이트를 포함한다. NOT 게 이트는 PMOS 트랜지스터와 NMOS 트랜지스터를 포함한다. NOT 게이트는 PMOS 트랜지스 터와 NMOS 트랜지스터를 포함한다. NOT 게이트는 공통 클럭 신호(clk)를 수신하고 clkn을 출력하고, clkn을 NOT 게이트에 제공하도록 구성된다. NOT 게이트는 clkp를 출력하도록 구성된다. clkp와 clkn는 제3 클럭 신호의 동상 신호와 역상 신호로 사용되거나, 또는 제4 클럭 신호의 동상 신호와 역상 신호로 사용된다. 그러나, 모든 NOT 게이트와 연결될 수 있는 로드의 수는 제한된다. 따라서, 보다 많은 NOT 게 이트를 통하여 클럭 신호 생성기(1200A)의 로드 구동 능력을 증강시킬 수 있다. 도 12b는 본 개시의 실시예에 따른, 제3 클럭 신호/제4 클럭 신호를 생성하기 위한 클럭 신호 생성기(1200B)를 도시한다. 클럭 신호 생성기(1200A)에 비해, 클럭 신호 생성기(1200B)는 두 개 이상의 NOT 게이트로 구성된 클 럭 트리를 더 포함한다. 클럭 트리는 H 트리, 피쉬본 또는 망상 구조일 수 있다. 또한, 클럭 신호 생성기(1200B)는 J 쌍의 직렬 연결된 NOT 게이트들((1210-1, 1220-1), ..., (1210-J, 1220-J))을 더 포함한다. 이 J 쌍의 직렬 연결된 NOT 게이트들은 서로 반대되는 위상을 가지는 J 쌍의 신호들(clkp-1, clkn-1), ..., (clkp-J, clkn-J))을 출력할 수 있다. 각 쌍의 NOT 게이트가 출력하는 각 쌍의 신호는 모두 제3 클럭 신호/제4 클럭 신호로 사용될 수 있다. 각 쌍의 신호는 몇 개의 로드들(예컨대, 본 개시의 D 플립-플롭)에 제공된다. 따 라서, 클럭 신호 생성기(1200A)와 비교하면, 클럭 신호 생성기(1200B)는 보다 많은 수의 보드를 구동할 수 있다. 도 13은 본 개시의 실시예에 따른 제1 클럭 신호, 제2 클럭 신호 및 제3 클럭 신호를 도 6a의 CMOS 회로에 인가 했을 때의 신호 타이밍도이다. 전송 게이트는 clk1p가 하이 레벨이고 clk1n이 로우 레벨일 때 제1 데이터 신호(D)를 래치하고, clk1p가 로우 레벨이고 clk1n이 하이 레벨일 때 제1 데이터 신호(D)를 출력한다. 전송 게 이트는 clk2p가 하이 레벨이고 clk1n이 로우 레벨일 때 제1 데이터 신호(D)를 래치하고, clk2p가 로우 레 벨이고 clk2n이 하이 레벨일 때 제2 데이터 신호(SI)를 출력한다. 따라서, 전송 게이트와 전송 게이트 는 모두 래치 유닛으로서의 역할을 한다. 또한, se 신호가 제1 클럭 신호와 제2 클럭 신호에 병합되므로, 제1 클럭 신호와 제2 클럭 신호는 클럭 신호로 사용되어 데이터를 래치할 수도 있고, 선택 신호로 사용되어 전 송 게이트로부터 제1 데이터 신호(D)를 출력할지 또는 전송 게이트로부터 제2 데이터 신호(SI)를 할 지를 선택할 수 있다. 또한, 제1 클럭 신호의 동상 신호(clk1p)와 제2 클럭 신호의 동상 신호(clk2p)가 임의의 시각에 단지 하나의 로우 레벨이 되므로, 제1 데이터 신호(D)와 제2 데이터 신호(SI)중 임의의 시각에 단 하나 만이 전송 게이트와 전송 게이트에 의해 반전 래치 유닛의 데이터 입력단에 제공된다. 따라서, D 플립-플롭은 임의의 시각에 제1 데이터 신호(D)와 제2 데이터 신호(SI) 중 하나만을 출력할 수 있다. 도 14는 본 개시의 실시예에 따른 D 플립-플롭에 적용할 수 있는 연산 회로를 도시하였다. 연산 회로 는 입력 데이터(a[15:0])를 저장하는 레지스터 그룹, 입력 데이터(B[15:0)])를 저장하는 레지스터 그룹, 조합기, 및 출력 데이터(c[15:0])를 저장하는 레지스터 그룹을 포함한다. 레지스터 그 룹(1410, 1420 및 1440) 중 각각은 본 개시의 실시예에 따른 D 플립-플롭을 포함할 수 있다. 도 15는 본 개시의 실시예에 따른 D 플립-플롭을 적용할 수 있는 연산 회로를 도시하였다. 연산 회로 는 선택 신호(se)를 수신하고 역상 선택 신호(sen)를 출력하도록 구성되는 인버터를 포함한다. 연산 회로는 클럭 회로 생성기(1511, 1512 및 1513)를 포함한다. 클럭 신호 생성기는 도 10a의 클럭 신호 생성기(1000A) 또는 도 10b의 클럭 신호 생성기(1000B)일 수 있다. 클럭 신호 생성기는 역상 선택 신호(sen)와 공통 클럭 신호(clka)를 수신하고 제1 클럭 신호(clk1)를 출력하도록 구성된다. 클럭 신호 생성기 는 도 11a의 클럭 신호 생성기(1100A) 또는 도 11b의 클럭 신호 생성기(1100B)일 수 있다. 클럭 신호 생 성기는 선택 신호(se)와 공통 클럭 신호(clka)를 수신하고 제2 클럭 신호(clk2)를 출력하도록 구성된다. 클럭 신호 생성기는 도 12a의 클럭 신호 생성기(1200A) 또는 도 11b의 클럭 신호 생성기(1200B)일 수 있 다. 클럭 신호 생성기는 공통 클럭 신호(clka)를 수신하고, 제3 클럭 신호(clk3)/제3 클럭 신호와 제4 클 럭 신호(clk4)를 출력하도록 구성된다. 연산 회로는 복수의 D 플립-플롭(1521-1, 1521-2, ..., 1521- n)을 더 포함한다. 인버터 및 클럭 신호 생성기(1511, 1512 및 1513)는 복수의 D 플립-플롭(1521-1, 1521-2, ..., 1521-n)에 의해 공통으로 사용되므로, 인버터 및 클럭 신호 생성기(1511, 1512, 1513)에 의해 발생되는 생산비 증가는 고려되지 않을 수 있다. 본 개시의 일 실시예에서, 연산 회로는 클럭 신호 생성기(1515, 1516, 1517) 및 복수의 D 플립-플롭 (1522-1, 1522-2, ..., 1522-m)을 더 포함할 수 있다. 클럭 신호 생성기는 도 10a의 클럭 신호 생성기 (1000A) 또는 도 10b의 클럭 신호 생성기(1000B)일 수 있다. 클럭 신호 생성기는 역상 선택 신호(sen)와 공통 클럭 신호(clkb)를 수신하고 제5 클럭 신호(clk5)를 출력하도록 구성된다. 클럭 신호 생성기는 도 11a의 클럭 신호 생성기(1100A) 또는 도 11b의 클럭 신호 생성기(1100B)일 수 있다. 클럭 신호 생성기는 선택 신호(se)와 공통 클럭 신호(clkb)를 수신하고 제6 클럭 신호(clk6)를 출력하도록 구성된다. 클럭 신호 생 성기는 도 12a의 클럭 신호 생성기(1200A) 또는 도 12b의 클럭 신호 생성기(1200B)일 수 있다. 클럭 신호 생성기는 공통 클럭 신호(clkb)를 수신하고, 제7 클럭 신호(clk7)/제7 클럭 신호 및 제8 클럭 신호(clk 8)를 출력하도록 구성된다. clk4, clk5, clk6, clk7/clk7+clk8은 복수의 D 플립-플롭(1522-1, 1522-2, ..., 1522-m)에 제공될 수 있다. 실제 적용에서, 복수의 D 플립-플롭(1521-1, 1521-2, ..., 1521-n)은 제1 프로세싱 칩에 포함될 수 있고, 복수 의 D 플립-플롭(1522-1, 1522-2, ..., 1522-m)은 제2 프로세싱 칩에 포함될 수 있다. 프로세싱 칩은 CPU 및 GPU와 같은 프로세싱 칩일 수 있다. 본 개시의 일 실시예는 데이터 입력단이 제1 데이터 신호를 수신하도록 구성되고, 클럭 입력단은 제1 클럭 신호 를 수신하도록 구성되는 제1 전송 게이트; 데이터 입력단이 제2 데이터 신호를 수신하도록 구성되고, 클럭 입력 단은 제2 클럭 신호를 수신하도록 구성되는 제2 전송 게이트; 데이터 입력단은 제1 전송 게이트의 출력단과 제2 전송 게이트의 출력단에 연결되고, 클럭 입력단은 제3 클럭 신호를 수신하도록 구성되는 반전 래치 유닛; 및 입 력단은 반전 래치 유닛의 출력단에 연결되고 출력단은 D 플립-플롭의 출력을 제공하는 인버터를 포함하며, 제1 클럭 신호와 제2 클럭 신호는 제1 전송 게이트와 제2 전송 게이트를 상이한 시간에 오픈시키고, 제3 클럭 신호 는 제1 전송 게이트와 제2 전송 게이트가 오픈될 때 반전 래치 유닛을 차단시키며, 제1 전송 게이트와 제2 전송 게이트가 차단될 때 반전 래치 유닛을 오픈시키는, 멀티플렉서 기능을 가지는 D 플립-플롭으로 구현된다. 본 개시의 일 실시예에서, 상기 반전 래치 유닛은 제1 3상태 게이트; 직렬 연결된 제2 인버터와 제3 전송 게이 트 중 하나이다. 본 개시의 실시예에서, 제1 클럭 신호, 제2 클럭 신호 및 제3 클럭 신호 각각은 서로 반대되는 위상을 가지는 동상 신호와 역상 신호를 포함한다. 본 개시의 일 실시예에서, 제1 클럭 신호의 동상 신호는 공통 클럭 신호 및 선택 신호와 역상 선택 신호 중 하 나에 AND 연산을 수행하여 획득한 것이고, 제1 클럭 신호의 역상 신호는 제1 클럭 신호의 동상 신호에 NOT 연산 을 수행하여 획득한 것이고, 제2 클럭 신호의 동상 신호는 공통 클럭 신호 및 선택 신호와 역상 선택 신호 중 다른 하나에 AND 연산을 수행하여 획득한 것이며, 제2 클럭 신호의 역상 신호는 제2 클럭 신호의 동상 신호에 NOT 연산을 수행하여 획득한 것이고, 제3 클럭 신호의 동상 신호는 공통 클럭 신호이며, 제3 클럭 신호의 역상 신호는 공통 클럭 신호에 NOT 연산을 수행하여 획득한 것이다. 본 개시의 일 실시예에서, D 플립-플롭은 반전 피드백 유닛, 인버터의 출력단에 연결된 반전 피드백 유닛의 데 이터 입력단, 인버터의 상기 입력단에 연결된 반전 피드백 유닛의 출력단, 제3 클럭 신호를 수신하도록 구성된 반전 피드백 유닛의 클럭 입력단을 더 포함하고, 제3 클럭 신호는 반전 래치 유닛이 오픈될 때 반전 피드백 유 닛을 차단시키며, 반전 래치 유닛이 차단될 때 반전 피드백 유닛을 오픈시킨다. 본 개시의 일 실시예에서, 상기 반전 피드백 유닛은 제2 3상태 게이트; 직렬 연결된 제3 인버터와 제4 전송 게 이트 중 하나이다. 본 개시의 일 실시예에서, 제4 클럭 신호는 서로 반대되는 위상을 가지는 동상 신호와 역상 신호를 포함한다. 본 개시의 일 실시예에서, 제4 클럭 신호의 동상 신호는 공통 클럭 신호이고, 제4 클럭 신호의 역상 신호는 공 통 클럭 신호에 NOT 연산을 수행하여 획득한 것이다. 본 개시의 일 실시예에서, 제1 데이터 신호와 제2 데이터 신호 중 하나는 기능 데이터 신호이고, 제1 데이터 신 호와 제2 데이터 신호 중 다른 하나는 스캔 데이터 신호이다. 본 개시의 일 실시예는 복수 개의 본 개시에 따른 D 플립-플롭을 포함하는 연산 회로로 구현될 수 있다. 본 개시의 일 실시예에서, 연산 회로는 입력이 선택 신호를 수신하고 역상 선택 신호를 출력하도록 구성되는 제 4 인버터; 공통 클럭 신호 및 선택 신호와 제4 인버터가 출력하는 역상 선택 신호 중 하나를 수신하고 제1 클럭 신호를 출력하도록 구성되는 제1 클럭 신호 생성기; 공통 클럭 신호 및 선택 신호와 제4 인버터가 출력하는 역 상 선택 신호 중 다른 하나를 수신하고 제2 클럭 신호를 출력하도록 구성되는 제2 클럭 신호 생성기; 공통 클럭 신호를 수신하고 제3 클럭 신호를 출력하도록 구성되는 제3 클럭 신호 생성기를 더 포함한다. 본 개시의 일 실시예에서, 상기 제3 클럭 신호 생성기는 제4 클럭 신호를 출력하도록 구성된다. 본 개시의 일 실시예는 메모리; 및 본 개시의 연산 회로를 포함하는 프로세서를 포함하는 계산 장치로 구현될 수 있다. 이상 특정 실시예를 통하여 본 개시의 D 플립-플롭을 설명하였다. 그러나, 모든 실시예의 모든 특징은 모든 다 른 실시예의 모든 다른 특징과 조합 및/또는 대체될 수 있다. 본 개시의 각 측면은 다양한 전자 기기에서 구현될 수 있다. 전자 기기의 예시로는 소비형 전자 제품, 소비형 전자 제품의 부품, 예컨대 기지국의 셀룰러 통신 인프라와 같은 전자 테스트 기기 등이 포함될 수 있으나 이에 제한되지 않는다. 전자 기기의 예시는 예를 들어 스마트폰과 같은 이동 전화, 스마트워치 또는 이어폰과 같은 웨어러블 컴퓨터 장치, 전화, 텔레비전, 컴퓨터의 모니터, 태블릿 PC, 개인 정보 단말기(PDA), 전자레인지, 냉 장고, 자동차 전자 시스템 등의 차량 전자 시스템, 스테레오 시스템, DVD 플레이어, CD 플레이어, MP 플레이어 와 같은 디지털 음악 플레이어, 녹음기, 휴대용 카메라, 디지털 카메라 등의 카메라, 휴대용 메모리 칩, 세탁기, 건조기, 세탁기/건조기, 서라운드 기기, 시계 등이 있으나 이에 제한되지 않는다. 또한, 전자기기는 반 제품을 포함할 수도 있다. 문맥상 명확하게 필요하지 않은 경우, 전체 명세서와 청구범위에서, \"포함하다\", \"함유하다\", \"가지다\" 등은 배 타적이거나 자세한 의미가 아닌 포괄적인 의미로 해석되어야 한다. 즉, \"포함하나 제한되지 않는다\"라는 의미이 다. 본문에서 일반적으로 사용되는 것과 같이, \"결합되다\"는 두 개 이상의 요소가 직접 연결되거나 또는 하나 이상의 중간 요소를 통해 연결되는 것을 의미할 수 있다. 마찬가지로, 본문에서 일반적으로 사용되는 것과 같이, \"연결되다\"는 두 개 이상의 요소가 직접 연결되거나 또는 하나 이상의 중간 요소를 통해 연결되는 것을 의미할 수 있다. 또한, 본 명세서에서 \"여기서\", \"이상\", \"이하\", \"하기\", \"상기\" 등과 유사한 의미를 가지는 단어는 본 출원의 어느 특정 부분이 아닌, 본 출원의 전체를 가리킴은 물론이다. 또한, 달리 명확하게 설명하거나 또는 사용된 문맥에서 다른 방식으로 이해되지 않는 경우, 본문에서 사용된 조 건적 언어, 예를 들면 \"~일 수 있다\", ~할 가능성이 있다\", \"예를 들어\", \"~와 같은\" 등은 일반적으로 어떠한 실시예가 일부 특징, 요소 및/또는 상태를 포함하고 다른 실시예는 그러지 아니할 경우를 의미한다. 따라서, 이 러한 조건적 언어는 일반적으로 하나 이상의 실시예가 임의의 방식으로 특징, 요소 및/또는 상태를 필요로 함을 나타내거나, 이러한 특징, 요소 및/또는 상태를 포함하는지의 여부 또는 임의의 특정 실시예에서 이러한 특징, 요소 및/상태를 암시하기 위한 것이 아니다. 이미 일부 실시예들을 설명하였으나, 이들 실시예는 예시를 나타내기 위한 것일 뿐, 본 개시의 범위를 제한하기 위함이 아니다. 실제로, 본문에서 설명한 신규한 기기, 방법 및 시스템은 다양한 다른 형태로 구현될 수 있다. 또한, 본 개시의 사상을 벗어나지 않으면서, 본문에서 설명된 방법과 시스템의 형태로 다양한 생략, 대체 및 변 경이 가능하다. 예를 들어, 지정된 배치로 블록들을 나타내었으나, 대체 실시예에서는 상이한 구성 요소 및/또 는 회로 토폴로지를 가지는 유사한 기능을 수행할 수 있으며, 일부 블록을 삭제, 이동, 추가, 세분화, 조합 및/ 또는 변형할 수 있다. 이러한 블록들 각각은 여러 상이한 방식으로 구현될 수 있다. 상기 다양한 실시예의 구성 요소와 작동을 임의로 적절하게 조합하여 추가적인 실시예를 제공할 수 있다. 상기 다양한 특징과 과정은 서로 독립적으로 구현되거나 다양한 방식으로 조합될 수 있다. 본 개시의 특징의 모든 적절한 조합 및 하위 조합은본 개시의 범위 내에 해당된다."}
{"patent_id": "10-2023-7026083", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도면과 함께 실시예에 대한 이하의 구체적인 설명을 참조하면, 본 개시의 내용이 보다 쉽게 이해될 것이다. 각 도면에서는 동일하거나 유사한 도면 부호를 사용하여 동일 또는 유사한 부재를 표시하였다. 각 도면은 이하의 구체적인 설명과 함께 본 명세서에 포함되어 명세서의 일부를 구성하고, 예시를 사용하여 본 개시의 실시예를 설명하고 본 개시의 원리 및 장점을 설명할 것이다. 도 1a 내지 도 1d는 초기 회로의 논리 블록 사이에 별도의 하드웨어 회로를 삽입하여 초기 회로를 테스트하는 것을 나타낸 블록도이다. 도 2a는 스캔 대체 단계에서 일반적인 D 플립-플롭을 스캔 DFF(D 플립-플롭)으로 대체하는 경우의 개략도이고, 도 2b는 스캔 접합 단계에서 스캔 DFF를 연결하여 스캔 체인을 형성하는 경우의 개략도이다. 도 3a와 도 3b는 각각 2-to-1 멀티플렉서(MUX2)의 논리도와 진리표를 나타낸다. 도 4a와 도 4b는 각각 역상 2-to-1 멀티플렉서(MUXI2)와 2-to-1 멀티플렉서(MUX2)의 상보적 금속 산화물 반도체 (Complementary Metal-Oxide-Semiconductor, CMOS) 회로를 도시한다. 도 5는 본 개시의 실시예에 따른, 멀티플렉서 기능을 가지는 D 플립-플롭의 블록도이다. 도 6a 내지 도 6d는 본 개시의 실시예에 따른, 도 5의 D 플립-플롭이 구현된 CMOS 회로(600A~600D)를 도시 한다. 도 7은 본 개시의 실시예에 따른, 멀티플렉서 기능을 가지는 D 플립-플롭의 블록도이다. 도 8a 내지 도 8d는 본 개시의 실시예에 따른, 도 7의 D 플립-플롭이 구현된 CMOS 회로(800A~800D)를 도시한다. 도 9a 내지 도 9d는 본 개시의 실시예에 따른, 도 7의 D 플립-플롭이 구현된 CMOS 회로(900A~900D)를 도시 한다. 도 10a 및 도 10b는 본 개시의 실시예에 따른, 제1 클럭 신호를 생성하기 위한 클럭 신호 생성기(1000A, 1000 B)를 도시한다. 도 11a 및 도 11b는 본 개시의 실시예에 따른, 제2 클럭 신호를 생성하기 위한 클럭 신호 생성기(1100A, 1100 B)를 도시한다. 도 12a 및 도 12b는 본 개시의 실시예에 따른, 제3 클럭 신호/제4 클럭 신호를 생성하기 위한 클럭 신호 생성기 (1200A, 1200B)를 도시한다. 도 13은 본 개시의 실시예에 따른 제1 클럭 신호, 제2 클럭 신호 및 제3 클럭 신호를 도 6a의 CMOS 회로에 인가 했을 때의 신호 타이밍도이다. 도 14는 본 개시의 실시예에 따른 D 플립-플롭에 적용할 수 있는 연산 회로를 도시하였다. 도 15는 본 개시의 실시예에 따른 D 플립-플롭을 적용할 수 있는 연산 회로를 도시하였다."}
