ARM SB+dmb+dsb
"DMBdWR Fre DSBdWR Fre"
Cycle=Fre DMBdWR Fre DSBdWR
Prefetch=0:x=F,0:y=T,1:y=F,1:x=T
Com=Fr Fr
Orig=DMBdWR Fre DSBdWR Fre
{
%x0=x; %y0=y;
%y1=y; %x1=x;
}
 P0           | P1           ;
 MOV R0,#1    | MOV R0,#1    ;
 STR R0,[%x0] | STR R0,[%y1] ;
 DMB          | DSB          ;
 LDR R1,[%y0] | LDR R1,[%x1] ;
exists
(0:R1=0 /\ 1:R1=0)
