Fitter Route Stage Report for G3_r1
Fri Sep 27 15:56:00 2024
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Delay Chain Summary
  3. Routing Usage Summary
  4. Route Messages
  5. Global Router Congestion Hotspot Summary
  6. Global Router Wire Utilization Map
  7. Peak Wire Demand Summary
  8. Peak Wire Demand Details
  9. Peak Total Grid Crossings



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                          ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                        ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; fpga_led_pio[0]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; fpga_led_pio[1]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_ck[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ck_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[2]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[3]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[4]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[5]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[6]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[7]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[8]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[9]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[10]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[11]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[12]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[13]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[14]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[15]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[16]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_act_n[0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_bg[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cke[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cs_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cs_n[1]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_odt[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_reset_n[0] ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_par[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_CCLK                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TX_CLK                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TXD0                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TXD1                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TXD2                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TXD3                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_TX_CTL                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_MDC                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM0_CLK                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM0_MOSI                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM0_SS0_N                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM1_CLK                   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM1_MOSI                  ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM1_SS0_N                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; SPIM1_SS1_N                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; UART1_TX                    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_dbi_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[0]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[1]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[2]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[3]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[4]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[5]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[6]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[7]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[8]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[9]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[10]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[11]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[12]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[13]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[14]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[15]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[16]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[17]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[18]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[19]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[20]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[21]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[22]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[23]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[24]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[25]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[26]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[27]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[28]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[29]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[30]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[31]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[32]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[33]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[34]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[35]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[36]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[37]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[38]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[39]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[40]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[41]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[42]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[43]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[44]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[45]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[46]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[47]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[48]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[49]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[50]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[51]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[52]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[53]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[54]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[55]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[56]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[57]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[58]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[59]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[60]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[61]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[62]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[63]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[64]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[65]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[66]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[67]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[68]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[69]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[70]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[71]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dqs[0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; SDMMC_CMD                   ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D0                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D1                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D2                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D3                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D4                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D5                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D6                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; SDMMC_D7                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_MDIO                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io11                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io12                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io13                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io14                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io15                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io16                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io17                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio0_io18                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio1_io16                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; gpio1_io17                  ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; I2C1_SDA                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; I2C1_SCL                    ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; EMAC1_RX_CTL                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RX_CLK                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RXD0                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RXD1                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RXD2                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; EMAC1_RXD3                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; SPIM0_MISO                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; SPIM1_MISO                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; UART1_RX                    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_ref_clk                 ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_clk_100                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_oct_oct_rzqin      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_alert_n[0] ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; emif_hps_pll_ref_clk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_reset_n                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_pll_ref_clk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------+-------------------------------+
; Routing Resource Type       ; Usage                         ;
+-----------------------------+-------------------------------+
; Block Input Mux Wrapbacks   ; 9 / 964,320 ( < 1 % )         ;
; Block Input Muxes           ; 111,230 / 10,561,600 ( 1 % )  ;
; Block interconnects         ; 94,519 / 12,385,280 ( < 1 % ) ;
; C1 interconnects            ; 63,873 / 5,173,760 ( 1 % )    ;
; C4 interconnects            ; 31,389 / 4,933,120 ( < 1 % )  ;
; C8 interconnects            ; 0 / 493,312 ( 0 % )           ;
; DCM_muxes                   ; 1 / 1,152 ( < 1 % )           ;
; DELAY_CHAINs                ; 0 / 32,048 ( 0 % )            ;
; Direct links                ; 6,896 / 12,385,280 ( < 1 % )  ;
; HIO Buffers                 ; 0 / 73,472 ( 0 % )            ;
; Programmable Invert Buffers ; 0 / 560 ( 0 % )               ;
; Programmable Invert Inputs  ; 4,806 / 932,160 ( < 1 % )     ;
; Programmable Inverts        ; 4,806 / 932,160 ( < 1 % )     ;
; R0 interconnects            ; 62,379 / 8,632,960 ( < 1 % )  ;
; R1 interconnects            ; 36,355 / 4,933,120 ( < 1 % )  ;
; R12 interconnects           ; 2 / 739,968 ( < 1 % )         ;
; R2 interconnects            ; 11,134 / 2,473,120 ( < 1 % )  ;
; R4 interconnects            ; 10,111 / 2,486,240 ( < 1 % )  ;
; R6 interconnects            ; 16,862 / 2,492,800 ( < 1 % )  ;
; Redundancy Muxes            ; 0 / 145,648 ( 0 % )           ;
; Row Clock Tap-Offs          ; 3,781 / 739,968 ( < 1 % )     ;
; Switchbox_clock_muxes       ; 176 / 23,040 ( < 1 % )        ;
; VIO Buffers                 ; 121 / 22,400 ( < 1 % )        ;
; Vertical_seam_tap_muxes     ; 173 / 12,288 ( 1 % )          ;
+-----------------------------+-------------------------------+


+----------------+
; Route Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 22.4.0 Build 94 12/07/2022 SC Pro Edition
    Info: Processing started: Fri Sep 27 15:43:06 2024
    Info: System process ID: 1568099
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off G3 -c G3_r1
Info: qfit2_default_script.tcl version: #1
Info: Project  = G3
Info: Revision = G3_r1
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 15% of up directional wire in region X288_Y320 to X299_Y327
    Info (20265): Estimated peak short right directional wire demand : 1% in region X276_Y240 to X287_Y247
    Info (20265): Estimated peak short left directional wire demand : 2% in region X324_Y296 to X335_Y303
    Info (20265): Estimated peak short up directional wire demand : 15% in region X288_Y320 to X299_Y327
    Info (20265): Estimated peak short down directional wire demand : 11% in region X300_Y296 to X311_Y303
Info (20215): Router estimated peak long high speed interconnect demand : 97% of down directional wire in region X288_Y288 to X299_Y295
    Info (20265): Estimated peak long high speed right directional wire demand : 59% in region X312_Y328 to X323_Y334
    Info (20265): Estimated peak long high speed left directional wire demand : 54% in region X288_Y280 to X299_Y287
    Info (20265): Estimated peak long high speed up directional wire demand : 60% in region X300_Y320 to X311_Y327
    Info (20265): Estimated peak long high speed down directional wire demand : 97% in region X288_Y288 to X299_Y295
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.01 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (11888): Total time spent on timing analysis during Routing is 3.53 seconds.
Warning (18291): Timing characteristics of device AGFB027R24C2E2VR2 are preliminary
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info: The clock period of 'altera_reserved_tck' used in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0 is not defined, setting max delay to 30ns (default 33MHz tck)
Info: Adding default timing constraints to JTAG signals.  This will help to achieve basic functionality since no such constraints were provided by the user.
Info (16607): Fitter routing operations ending: elapsed time is 00:03:48


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(276, 240), (287, 247)]          ; 1.042 %     ;
; short           ; left      ; [(324, 296), (335, 303)]          ; 2.679 %     ;
; short           ; up        ; [(288, 320), (299, 327)]          ; 15.625 %    ;
; short           ; down      ; [(300, 296), (311, 303)]          ; 11.528 %    ;
; long high speed ; right     ; [(312, 328), (323, 334)]          ; 59.259 %    ;
; long high speed ; left      ; [(288, 280), (299, 287)]          ; 54.861 %    ;
; long high speed ; up        ; [(300, 320), (311, 327)]          ; 60.417 %    ;
; long high speed ; down      ; [(288, 288), (299, 295)]          ; 97.619 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                                                                                     ;
+-----------------+-----------+-----------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                                                                                    ;
+-----------------+-----------+-----------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(276, 240), (287, 247)]          ; 1.042 %     ;    High Routing Fan-Out                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][150]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][151]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][152]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][153]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][154]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][155]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][156]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][157]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][158]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][159]                                                                        ;
; short           ; right     ; [(276, 240), (287, 247)]          ; 1.042 %     ;    Long Distance                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][150]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][151]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][152]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][153]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][154]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][155]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][156]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][157]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][158]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[3][159]                                                                        ;
; short           ; left      ; [(324, 296), (335, 303)]          ; 2.679 %     ;    High Routing Fan-Out                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[18]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[8]                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[13]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[10]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[12]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[9]                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[14]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[15]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[6]                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[5]                                                                                                                                                                    ;
; short           ; left      ; [(324, 296), (335, 303)]          ; 2.679 %     ;    Long Distance                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[17]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[16]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[22]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[19]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[23]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[30]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[29]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[31]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[21]                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_2|agilex_hps_h2f_axi_master_agent|wdata_q0[28]                                                                                                                                                                   ;
; short           ; up        ; [(288, 320), (299, 327)]          ; 15.625 %    ;    High Routing Fan-Out                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|sop_enable                                                                                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|align_address_to_size|out_aligned_address_burst[0]~0                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|align_address_to_size|out_aligned_address_burst[0]~1                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|align_address_to_size|out_aligned_address_burst[0]~2                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|align_address_to_size|out_aligned_address_burst[0]~3                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|awlen_q0[2]                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wlast_q0                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_agent|i2898                                                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|awlen_q0[0]                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|awvalid_q0                                                                                                                                                        ;
; short           ; up        ; [(288, 320), (299, 327)]          ; 15.625 %    ;    Long Distance                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|align_address_to_size|out_aligned_address_burst[0]~0                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|align_address_to_size|out_aligned_address_burst[0]~1                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|align_address_to_size|out_aligned_address_burst[0]~2                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|align_address_to_size|out_aligned_address_burst[0]~3                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|araddr_q0[4]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|araddr_q0[12]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|araddr_q0[6]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|araddr_q0[7]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|araddr_q0[8]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|araddr_q0[9]                                                                                                                                                      ;
; short           ; down      ; [(300, 296), (311, 303)]          ; 11.528 %    ;    High Routing Fan-Out                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|start                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[0]                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|read_fsm|compare_d1                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[23]                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[22]                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[20]                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|block_size[21]                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|set_issue_read_command_d2~1                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|base_address[57]                                                                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|base_address[60]                                                                                                                                                                               ;
; short           ; down      ; [(300, 296), (311, 303)]          ; 11.528 %    ;    Long Distance                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|start                                                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[0]                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[31]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[21]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[27]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[28]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[1]                                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[30]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[26]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline[24]                                                                                                                                                                                   ;
; long high speed ; right     ; [(312, 328), (323, 334)]          ; 59.259 %    ;    High Routing Fan-Out                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_1~0                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_1~33                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_1~66                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_0~2                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_1~130                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_1~162                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|agilex_hps_f2h_axi_slave_wr_cmd_width_adapter|shift_left_1~194                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[24]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[5]                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[14]                                                                                                                                                      ;
; long high speed ; right     ; [(312, 328), (323, 334)]          ; 59.259 %    ;    Long Distance                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[20]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[2]                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[17]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[26]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[7]                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[9]                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[13]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[12]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[23]                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|mm_interconnect_0|axi_conduit_merger_0_altera_axi_master_agent|wdata_q0[10]                                                                                                                                                      ;
; long high speed ; left      ; [(288, 280), (299, 287)]          ; 54.861 %    ;    High Routing Fan-Out                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~52xsyn ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[66]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[80]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[68]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[69]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[67]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[71]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[72]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[76]                                                                                                                          ;
; long high speed ; left      ; [(288, 280), (299, 287)]          ; 54.861 %    ;    Long Distance                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~52xsyn ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[318]                                                                                                                               ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[239]                                                                                                                               ;
;     --          ;           ;                                   ;             ; ~GND                                                                                                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[244]                                                                                                                               ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[0][241]                                                                        ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[317]                                                                                                                               ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[245]                                                                                                                               ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[322]                                                                                                                               ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[320]                                                                                                                               ;
; long high speed ; up        ; [(300, 320), (311, 327)]          ; 60.417 %    ;    High Routing Fan-Out                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[15]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[17]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[31]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[30]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[29]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[28]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[7]                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[6]                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[26]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[5]                                                                                                                    ;
; long high speed ; up        ; [(300, 320), (311, 327)]          ; 60.417 %    ;    Long Distance                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[0]                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[18]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[19]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[20]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[21]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[22]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[23]                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[8]                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[9]                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[11]                                                                                                                   ;
; long high speed ; down      ; [(288, 288), (299, 295)]          ; 97.619 %    ;    High Routing Fan-Out                                                                                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|read_fifo|auto_generated|dpfifo|rtl~3                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|read_fsm|increment_length_counter~1                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[2]                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[70]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[3]                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[8]                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline_d1[0]                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst_r1|ram_controller_1|ram_controller_1|write_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[31]                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|prbs_generator_1|prbs_generator_1|pipeline_d1[16]                                                                                                                                                                                ;
; long high speed ; down      ; [(288, 288), (299, 295)]          ; 97.619 %    ;    Long Distance                                                                                                                                                                                                                             ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[32]                                                                                                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[20]                                                                                                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[35]                                                                                                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[29]                                                                                                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[0][27]                                                                         ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[23]                                                                                                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[25]                                                                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst_r1|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|full_dff~xsyn                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst_r1|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|q_b[11]                                                                                                                   ;
+-----------------+-----------+-----------------------------------+-------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                                                                                                                                                   ; Total Grid Crossings ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|offload_shift_ena                                       ; 198                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[10] ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[9]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[8]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[7]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[6]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[5]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[4]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[3]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[2]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[1]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|read_pointer_counter|auto_generated|counter_reg_bit[0]  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[10]                                                                                  ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[9]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[8]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[7]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[6]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[5]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[4]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[3]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[2]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[1]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|buffer_write_address_delayed[0]                                                                                   ; 159                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|address_reg_b[2]                 ; 142                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|address_reg_b[0]                 ; 135                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|address_reg_b[1]                 ; 133                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|address_reg_b[3]                 ; 131                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                                                                                                                            ; 108                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                                        ; 106                  ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~50xsyn               ; 84                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~62xsyn               ; 80                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~52xsyn               ; 80                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~55                   ; 79                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~41xsyn               ; 79                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~37                   ; 79                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~56xsyn               ; 78                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~53                   ; 78                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~49                   ; 78                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~45                   ; 78                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~38                   ; 78                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~63                   ; 77                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~54xsyn               ; 77                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~44                   ; 77                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~61                   ; 76                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~60xsyn               ; 76                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~40xsyn               ; 76                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~39                   ; 76                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~36                   ; 76                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~35xsyn               ; 76                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|stp_non_zero_ram_gen.stp_buffer_ram|auto_generated|altera_syncram_impl1|decode3|rtl~48xsyn               ; 75                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


