<!DOCTYPE html>
<html>
<head>
    <meta charset="UTF-8" />
    <title>Inicio</title>
	<link rel  = "stylesheet" href = "estiloInicio.css">
</head>
<body>
<header>
		<div class ="contenedorBtn">
			<img src = "IMAGENES/TECNM.png" alt ="TECNM" width="5%" height="5%">
			<img src = "IMAGENES/its.png" alt ="its saltillo" width="5%" height="5%"><br>
			<h1> Arquitectura de Computadoras</h1>
		</div>
        

        <div class = "contenedorBtn">
            <a href="Unidad1.html" class="btnUnidad">Unidad 1</a>
			<a href="Unidad2.html" class="btnUnidad">Unidad 2</a>
            <a href="Unidad3.html" class="btnUnidad">Unidad 3</a>
            <a href="Unidad4.html" class="btnUnidad">Unidad 4</a>

        </div>
        
        <a href="Unidad1.html" class="imageSig">
            <img src = "IMAGENES/flechasig.png" alt ="Siguiente página">
        </a>

        

    </header>

	<div class = "contenedorBtn">
		<img src = "IMAGENES/imagenInicio.jpg" alt ="arquitectura" width="50%" height="50%">
	</div>

    <div class="caja1">
        <h3>Temario</h3>
        
        <ol>
            <li> Unidad 1 Arquitectura de cómputo
                <ol>
                    <li>Módulos de Arquitectura
                        <ol>
                            <li>Clásicas</li>
                            <li>Segmentadas</li>
                            <li>Multiprocesamiento</li>
                        </ol>
                    </li>
                    <li>Análisis de componentes
                        <ol>
                            <li>Arquitecturas
                                <ol>
                                    <li>Unidad Central de Procesamiento</li>
                                    <li>Unidad Aritmética Lógica</li>
                                    <li>Registros</li>
                                    <li>Buses</li>
                                </ol>
                            </li>
                            <li>Memoria
                                <ol>
                                    <li>Conceptos básicos del manejo de la memoria</li>
                                    <li>Memoria principal</li>
                                    <li>Memoria caché</li>
                                </ol>
                            </li>
                            <li>Manejo de entrada/salida
                                <ol>
                                    <li>Módulos de entrada/salida</li>
                                    <li>Entrada/salida programada</li>
                                    <li>Entrada/salida mediante interrupciones</li>
                                    <li>Acceso directo a memoria</li>
                                    <li>Canales y procesadores de entrada/salida</li>
                                </ol>
                            </li>
                            <li>Buses
                                <ol>
                                    <li>Tipos de buses</li>
                                    <li>Estructura de buses</li>
                                    <li>Jerarquía de buses</li>
                                </ol>
                            </li>
                            <li>Interrupciones</li>
                        </ol>
                    </li>
                </ol>
            </li>
            
            <li>Unidad 2 Estructura y funcionamiento de la unidad central de procesamiento
                <ol>
                    <li>Organización del procesador</li>
                    <li>Estructura de registros
                        <ol>
                            <li>Registros visibles para el usuario</li>
                            <li>Registros de control y estados</li>
                            <li>Ejemplos CPU</li>
                        </ol>
                    </li>
                    <li>El ciclo de la instrucción
                        <ol>
                            <li>Ciclo Fetch-Decode-Execute(FDE)</li>
                            <li>Segmentación de instrucciones</li>
                            <li>Conjunto de instrucciones</li>
                            <li>Métodos de direccionamiento</li>
                        </ol>
                    </li>
                </ol>
            </li>
            
            <li>Unidad 3 Selección de componentes para ensamble de equipo de computo
                <ol>
                    <li>Chipset
                        <ol>
                            <li>Unidad central de procesamiento</li>
                            <li>Controlador del bus</li>
                            <li>Punteros de entrada E/S</li>
                            <li>Controlador de acceso directo a la memoria (DMA)</li>
                            <li>Circuitos de temporización</li>
                            <li>Circuitos de control</li>
                            <li>Controlador de video</li>
                        </ol>
                    </li>
                    <li>Aplicaciones
                        <ol>
                            <li>Entrada salida</li>
                            <li>Almacenamiento</li>
                            <li>Fuentes de alimentación</li>
                        </ol>
                    </li>
                    <li>Ambientes de servicio
                        <ol>
                            <li>Negocios</li>
                            <li>Industrial</li>
                            <li>Comercio electrónico</li>
                        </ol>
                    </li>
                </ol>
            </li>
            
            <li>Unidad 4 Procesamiento paralelo
                <ol>
                    <li>Aspectos basicos de la computación paralela</li>
                    <li>Tipos de computación paralela
                        <ol>
                            <li>Clasificación</li>
                            <li>Arquitectura de computadoras secuenciales</li>
                            <li>Organización de direcciones de memoria</li>
                        </ol>
                    </li>
                    <li>Sistemas de memoria (compartida).Multiprocesadores
                        <ol>
                            <li>Redes de interconexión dinámicas o indirectas</li>
                            <li>Redes conmutadas</li>
                        </ol>
                    </li>
                    <li>Sistemas de memoria construida. Multicomputadores
                        <ol>
                            <li>Redes de interconeción estáticas</li>
                        </ol>
                    </li>
                    <li>Casos de estudio</li>
                </ol>
            </li>
        </ol>
    </div>
</div>

  <footer>
            <h3>Arquitectura de computadoras</h3>
            <p>Claudia Saraí Valdés Jiménez <br> Email: sarivaldes2020@gmail.com<br> Copyright&copy; 2025 - Página creada por Saraí Valdés - Todos los derechos reservados</p>
        </footer>

</body>
</html>