# Verilog规范

## 代码规范
### 变量命名
1. Parameter 用全大写和下划线区分
2. 其他均用小写和下划线

尾缀
1. _d 可以表示延迟后的信号
2. _t 可以表示暂时存储的信号
3. _n 可以表示低有效的信号，默认都是高电平有效
4. _s 可以表示 slave 信号
5. _m 可以表示 master 信号等

### 注释
文件开头应该包含 版权、模块名字、作者、日期、梗概、修改记录等信息
```text
/**********************************************************
// Copyright 1891.06.02-2017.07.14
// Contact with willrious@sina.com
================ runoob.v ======================
>> Author       : willrious
>> Date         : 1995.09.07
>> Description  : Welcome
>> Notes        : (1)To 
>>              : (2)My
>> V1.0         : World.
>> V1.1         : World.
************************************************************/
```

信号图：
```text
            ________
CH1:_______/        \_____________________
            ________     ________
CH2:_______/        \___/        \________
```

## 避免Latch
锁存器（Latch）是电平触发，触发器（FF）是边沿触发，所以为了避免锁存器的空翻，导致后面的电路不稳定，所以要避免锁存器。
一下情况下会产生Latch：
1. if：在真和假的情况下，有未确定的值
2. case：未完整描述所有的case情况
3. 读取又写入：c=c，或者 (c) ? : 1'b0 : 1'b1;

解决方法：
1. if：给初值，或者if else写完整
2. case：写完整所有情况，或者使用default
3. 读取又写入：不要自身参与判断

但是，有些综合器比较好，可以使用其他结构来实现上述功能。
例如使用MUX和D触发器，所以编码的时候不用太担心，但是要学会去看代码的原理图。