<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(230,240)" to="(230,270)"/>
    <wire from="(370,250)" to="(460,250)"/>
    <wire from="(290,430)" to="(320,430)"/>
    <wire from="(230,310)" to="(320,310)"/>
    <wire from="(210,160)" to="(240,160)"/>
    <wire from="(290,50)" to="(290,350)"/>
    <wire from="(390,160)" to="(470,160)"/>
    <wire from="(290,50)" to="(390,50)"/>
    <wire from="(230,120)" to="(310,120)"/>
    <wire from="(180,120)" to="(230,120)"/>
    <wire from="(210,160)" to="(210,230)"/>
    <wire from="(240,160)" to="(310,160)"/>
    <wire from="(460,350)" to="(480,350)"/>
    <wire from="(390,50)" to="(390,120)"/>
    <wire from="(230,120)" to="(230,210)"/>
    <wire from="(240,160)" to="(240,390)"/>
    <wire from="(460,310)" to="(480,310)"/>
    <wire from="(530,330)" to="(560,330)"/>
    <wire from="(460,350)" to="(460,410)"/>
    <wire from="(390,120)" to="(470,120)"/>
    <wire from="(230,270)" to="(320,270)"/>
    <wire from="(370,330)" to="(480,330)"/>
    <wire from="(370,410)" to="(460,410)"/>
    <wire from="(530,140)" to="(560,140)"/>
    <wire from="(240,390)" to="(320,390)"/>
    <wire from="(370,140)" to="(390,140)"/>
    <wire from="(390,140)" to="(390,160)"/>
    <wire from="(210,230)" to="(320,230)"/>
    <wire from="(280,50)" to="(290,50)"/>
    <wire from="(230,270)" to="(230,310)"/>
    <wire from="(290,350)" to="(320,350)"/>
    <wire from="(180,160)" to="(210,160)"/>
    <wire from="(290,350)" to="(290,430)"/>
    <wire from="(460,250)" to="(460,310)"/>
    <comp lib="1" loc="(370,250)" name="AND Gate">
      <a name="width" val="6"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(560,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="6"/>
      <a name="label" val="s"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(530,140)" name="XOR Gate">
      <a name="width" val="6"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(180,160)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="1" loc="(370,330)" name="AND Gate">
      <a name="width" val="6"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(530,330)" name="OR Gate">
      <a name="width" val="6"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(280,50)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="carryIn"/>
    </comp>
    <comp lib="1" loc="(230,240)" name="NOT Gate">
      <a name="facing" val="south"/>
      <a name="width" val="6"/>
    </comp>
    <comp lib="0" loc="(180,120)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="1" loc="(370,140)" name="XOR Gate">
      <a name="width" val="6"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(560,330)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="6"/>
      <a name="label" val="carryOut"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(370,410)" name="AND Gate">
      <a name="width" val="6"/>
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
