+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller_001                                                                                                                                             ; 32    ; 28             ; 0            ; 28             ; 1      ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_req_sync_uq1                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|alt_rst_sync_uq1                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                                                                 ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_007|timing_adapter_0                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_007|error_adapter_0                                                                                                                          ; 44    ; 8              ; 2            ; 8              ; 50     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_007|channel_adapter_0                                                                                                                        ; 37    ; 7              ; 2            ; 7              ; 42     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_007|data_format_adapter_0                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_007                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_006|timing_adapter_0                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_006|error_adapter_0                                                                                                                          ; 44    ; 8              ; 2            ; 8              ; 50     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_006|channel_adapter_0                                                                                                                        ; 37    ; 7              ; 2            ; 7              ; 42     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_006|data_format_adapter_0                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_006                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_005|timing_adapter_0                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_005|error_adapter_0                                                                                                                          ; 44    ; 8              ; 2            ; 8              ; 50     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_005|channel_adapter_0                                                                                                                        ; 37    ; 7              ; 2            ; 7              ; 42     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_005|data_format_adapter_0                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_005                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_004|timing_adapter_0                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_004|error_adapter_0                                                                                                                          ; 44    ; 8              ; 2            ; 8              ; 50     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_004|channel_adapter_0                                                                                                                        ; 37    ; 7              ; 2            ; 7              ; 42     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_004|data_format_adapter_0                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_004                                                                                                                                          ; 13    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|timing_adapter_0|qsys_system_avalon_st_adapter_timing_adapter_0_fifo                                                                     ; 52    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|timing_adapter_0                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|error_adapter_0                                                                                                                          ; 21    ; 0              ; 10           ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|channel_adapter_0                                                                                                                        ; 28    ; 0              ; 2            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|data_format_adapter_0|data_ram2                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|data_format_adapter_0|data_ram1                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|data_format_adapter_0|data_ram0                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|data_format_adapter_0|state_ram                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003|data_format_adapter_0                                                                                                                    ; 52    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_003                                                                                                                                          ; 52    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|timing_adapter_0|qsys_system_avalon_st_adapter_timing_adapter_0_fifo                                                                     ; 52    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|timing_adapter_0                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|error_adapter_0                                                                                                                          ; 21    ; 0              ; 10           ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|channel_adapter_0                                                                                                                        ; 28    ; 0              ; 2            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|data_format_adapter_0|data_ram2                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|data_format_adapter_0|data_ram1                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|data_format_adapter_0|data_ram0                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|data_format_adapter_0|state_ram                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002|data_format_adapter_0                                                                                                                    ; 52    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_002                                                                                                                                          ; 52    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|timing_adapter_0|qsys_system_avalon_st_adapter_timing_adapter_0_fifo                                                                     ; 52    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|timing_adapter_0                                                                                                                         ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|error_adapter_0                                                                                                                          ; 21    ; 0              ; 10           ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|channel_adapter_0                                                                                                                        ; 28    ; 0              ; 2            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|data_format_adapter_0|data_ram2                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|data_format_adapter_0|data_ram1                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|data_format_adapter_0|data_ram0                                                                                                          ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|data_format_adapter_0|state_ram                                                                                                          ; 21    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001|data_format_adapter_0                                                                                                                    ; 52    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter_001                                                                                                                                          ; 52    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|timing_adapter_0|qsys_system_avalon_st_adapter_timing_adapter_0_fifo                                                                         ; 52    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|timing_adapter_0                                                                                                                             ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|error_adapter_0                                                                                                                              ; 21    ; 0              ; 10           ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|channel_adapter_0                                                                                                                            ; 28    ; 0              ; 2            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|data_format_adapter_0|data_ram2                                                                                                              ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|data_format_adapter_0|data_ram1                                                                                                              ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|data_format_adapter_0|data_ram0                                                                                                              ; 27    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|data_format_adapter_0|state_ram                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter|data_format_adapter_0                                                                                                                        ; 52    ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; avalon_st_adapter                                                                                                                                              ; 52    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper_003                                                                                                                                                 ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper_002                                                                                                                                                 ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper_001                                                                                                                                                 ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                                                                     ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_024|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_024                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_023|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_023                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_022|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_022                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_021|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_021                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_020|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_020                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_019|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_019                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_018|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_018                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_017|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_017                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_016|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_016                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_015|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_015                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_014|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_014                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_013|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_013                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_012                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_011                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_010                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_009                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_008                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_007                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_006                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_005                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_004                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_003                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001                                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                            ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter                                                                                                                            ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_007|arb|adder                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_007|arb                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_007                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_006|arb|adder                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_006|arb                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_006                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_005|arb|adder                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_005|arb                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_005                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_004|arb|adder                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_004|arb                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_004                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_003|arb|adder                                                                                                                        ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_003|arb                                                                                                                              ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_003                                                                                                                                  ; 885   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_002|arb|adder                                                                                                                        ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_002|arb                                                                                                                              ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_002                                                                                                                                  ; 885   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                        ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb                                                                                                                              ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001                                                                                                                                  ; 885   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb|adder                                                                                                                            ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb                                                                                                                                  ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux                                                                                                                                      ; 885   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_024                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_023                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_022                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_021                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_020                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_019                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_018                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_017                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_016                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_015                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_014                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_013                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_012                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_011                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_010                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_009                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_008                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_007                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_006                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_005                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_004                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_003                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_002                                                                                                                                ; 129   ; 1              ; 2            ; 1              ; 127    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_001                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux                                                                                                                                    ; 132   ; 16             ; 2            ; 16             ; 505    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_024|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_024|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_024                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_023                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_022                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_021                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_020                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_019|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_019|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_019                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_018|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_018|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_018                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_017                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_016                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_015                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_014                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_013|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_013|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_013                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_012|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_012|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_012                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_011                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_010                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_009                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_008                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_007|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_007|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_007                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_006|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_006                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_005                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_004                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_003                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002                                                                                                                                  ; 129   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001|arb                                                                                                                              ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001                                                                                                                                  ; 255   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux|arb|adder                                                                                                                            ; 16    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux|arb                                                                                                                                  ; 8     ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux                                                                                                                                      ; 507   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_007                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_006                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_005                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_004                                                                                                                                ; 130   ; 4              ; 2            ; 4              ; 253    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_003                                                                                                                                ; 135   ; 49             ; 2            ; 49             ; 883    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_002                                                                                                                                ; 135   ; 49             ; 2            ; 49             ; 883    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_001                                                                                                                                ; 135   ; 49             ; 2            ; 49             ; 883    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux                                                                                                                                    ; 135   ; 49             ; 2            ; 49             ; 883    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_032|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_032                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_031|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_031                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_030|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_030                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_029|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_029                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_028|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_028                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_027|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_027                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_026|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_026                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_025|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_025                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_024|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_024                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_023|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_023                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_022|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_022                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_021|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_021                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_020|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_020                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_019|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_019                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_018|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_018                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_017|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_017                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_016|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_016                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_015|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_015                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_014|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_014                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_013|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_013                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_012|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_012                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_011|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_011                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_010|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_010                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_009|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_009                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_008|the_default_decode                                                                                                                ; 0     ; 25             ; 0            ; 25             ; 25     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_008                                                                                                                                   ; 104   ; 0              ; 2            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_007|the_default_decode                                                                                                                ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_007                                                                                                                                   ; 104   ; 0              ; 7            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_006|the_default_decode                                                                                                                ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_006                                                                                                                                   ; 104   ; 0              ; 7            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_005|the_default_decode                                                                                                                ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_005                                                                                                                                   ; 104   ; 0              ; 7            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004|the_default_decode                                                                                                                ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004                                                                                                                                   ; 104   ; 0              ; 7            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003|the_default_decode                                                                                                                ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003                                                                                                                                   ; 104   ; 0              ; 7            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002|the_default_decode                                                                                                                ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002                                                                                                                                   ; 104   ; 0              ; 7            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001|the_default_decode                                                                                                                ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001                                                                                                                                   ; 104   ; 0              ; 7            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router|the_default_decode                                                                                                                    ; 0     ; 30             ; 0            ; 30             ; 30     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router                                                                                                                                       ; 104   ; 0              ; 7            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_1_s1_agent_rsp_fifo                                                                                                                 ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_1_s1_agent|uncompressor                                                                                                             ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_1_s1_agent                                                                                                                          ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_1_out_agent_rsp_fifo                                                                                                               ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_1_out_agent|uncompressor                                                                                                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_1_out_agent                                                                                                                        ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_1_in_csr_agent_rsp_fifo                                                                                                          ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_1_in_csr_agent|uncompressor                                                                                                      ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_1_in_csr_agent                                                                                                                   ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_1_in_csr_agent_rsp_fifo                                                                                                            ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_1_in_csr_agent|uncompressor                                                                                                        ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_1_in_csr_agent                                                                                                                     ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_1_in_agent_rsp_fifo                                                                                                              ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_1_in_agent|uncompressor                                                                                                          ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_1_in_agent                                                                                                                       ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_1_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_1_debug_mem_slave_agent|uncompressor                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_1_debug_mem_slave_agent                                                                                                                ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_2_s1_agent_rsp_fifo                                                                                                                 ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_2_s1_agent|uncompressor                                                                                                             ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_2_s1_agent                                                                                                                          ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_2_out_agent_rsp_fifo                                                                                                               ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_2_out_agent|uncompressor                                                                                                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_2_out_agent                                                                                                                        ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_2_in_csr_agent_rsp_fifo                                                                                                          ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_2_in_csr_agent|uncompressor                                                                                                      ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_2_in_csr_agent                                                                                                                   ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_2_in_csr_agent_rsp_fifo                                                                                                            ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_2_in_csr_agent|uncompressor                                                                                                        ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_2_in_csr_agent                                                                                                                     ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_2_in_agent_rsp_fifo                                                                                                              ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_2_in_agent|uncompressor                                                                                                          ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_2_in_agent                                                                                                                       ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_2_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_2_debug_mem_slave_agent|uncompressor                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_2_debug_mem_slave_agent                                                                                                                ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_3_s1_agent_rsp_fifo                                                                                                                 ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_3_s1_agent|uncompressor                                                                                                             ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_3_s1_agent                                                                                                                          ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_3_out_agent_rsp_fifo                                                                                                               ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_3_out_agent|uncompressor                                                                                                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_3_out_agent                                                                                                                        ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_3_in_csr_agent_rsp_fifo                                                                                                          ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_3_in_csr_agent|uncompressor                                                                                                      ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_3_in_csr_agent                                                                                                                   ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_3_in_csr_agent_rsp_fifo                                                                                                            ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_3_in_csr_agent|uncompressor                                                                                                        ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_3_in_csr_agent                                                                                                                     ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_3_in_agent_rsp_fifo                                                                                                              ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_3_in_agent|uncompressor                                                                                                          ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_3_in_agent                                                                                                                       ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_3_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_3_debug_mem_slave_agent|uncompressor                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_3_debug_mem_slave_agent                                                                                                                ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_0_s1_agent_rsp_fifo                                                                                                                 ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_0_s1_agent|uncompressor                                                                                                             ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_0_s1_agent                                                                                                                          ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_0_out_agent_rsp_fifo                                                                                                               ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_0_out_agent|uncompressor                                                                                                           ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_0_out_agent                                                                                                                        ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_0_in_csr_agent_rsp_fifo                                                                                                          ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_0_in_csr_agent|uncompressor                                                                                                      ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_0_in_csr_agent                                                                                                                   ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_0_in_csr_agent_rsp_fifo                                                                                                            ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_0_in_csr_agent|uncompressor                                                                                                        ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_0_in_csr_agent                                                                                                                     ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_0_in_agent_rsp_fifo                                                                                                              ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_0_in_agent|uncompressor                                                                                                          ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_0_in_agent                                                                                                                       ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_0_debug_mem_slave_agent_rsp_fifo                                                                                                       ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_0_debug_mem_slave_agent|uncompressor                                                                                                   ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_0_debug_mem_slave_agent                                                                                                                ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                 ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                             ; 34    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                                          ; 306   ; 39             ; 62           ; 39             ; 302    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_0_instruction_master_agent                                                                                                             ; 190   ; 41             ; 95           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_1_instruction_master_agent                                                                                                             ; 190   ; 41             ; 95           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_2_instruction_master_agent                                                                                                             ; 190   ; 41             ; 95           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_3_instruction_master_agent                                                                                                             ; 190   ; 41             ; 95           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_3_data_master_agent                                                                                                                    ; 190   ; 41             ; 95           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_2_data_master_agent                                                                                                                    ; 190   ; 41             ; 95           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_1_data_master_agent                                                                                                                    ; 190   ; 41             ; 95           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_0_data_master_agent                                                                                                                    ; 190   ; 41             ; 95           ; 41             ; 136    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_1_s1_translator                                                                                                                     ; 101   ; 7              ; 5            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_1_out_translator                                                                                                                   ; 101   ; 5              ; 17           ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_1_in_csr_translator                                                                                                              ; 101   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_1_in_csr_translator                                                                                                                ; 101   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_1_in_translator                                                                                                                  ; 101   ; 37             ; 17           ; 37             ; 68     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_1_debug_mem_slave_translator                                                                                                           ; 101   ; 5              ; 9            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_2_s1_translator                                                                                                                     ; 101   ; 7              ; 5            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_2_out_translator                                                                                                                   ; 101   ; 5              ; 17           ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_2_in_csr_translator                                                                                                              ; 101   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_2_in_csr_translator                                                                                                                ; 101   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_2_in_translator                                                                                                                  ; 101   ; 37             ; 17           ; 37             ; 68     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_2_debug_mem_slave_translator                                                                                                           ; 101   ; 5              ; 9            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_3_s1_translator                                                                                                                     ; 101   ; 7              ; 5            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_3_out_translator                                                                                                                   ; 101   ; 5              ; 17           ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_3_in_csr_translator                                                                                                              ; 101   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_3_in_csr_translator                                                                                                                ; 101   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_3_in_translator                                                                                                                  ; 101   ; 37             ; 17           ; 37             ; 68     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_3_debug_mem_slave_translator                                                                                                           ; 101   ; 5              ; 9            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|data_mem_0_s1_translator                                                                                                                     ; 101   ; 7              ; 5            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_0_out_translator                                                                                                                   ; 101   ; 5              ; 17           ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_0_in_csr_translator                                                                                                              ; 101   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_sink_0_in_csr_translator                                                                                                                ; 101   ; 6              ; 15           ; 6              ; 71     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|fifo_source_0_in_translator                                                                                                                  ; 101   ; 37             ; 17           ; 37             ; 68     ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_0_debug_mem_slave_translator                                                                                                           ; 101   ; 5              ; 9            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                     ; 101   ; 5              ; 20           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_0_instruction_master_translator                                                                                                        ; 101   ; 52             ; 0            ; 52             ; 94     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_1_instruction_master_translator                                                                                                        ; 102   ; 51             ; 0            ; 51             ; 94     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_2_instruction_master_translator                                                                                                        ; 102   ; 51             ; 0            ; 51             ; 94     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_3_instruction_master_translator                                                                                                        ; 101   ; 52             ; 0            ; 52             ; 94     ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_3_data_master_translator                                                                                                               ; 101   ; 13             ; 0            ; 13             ; 94     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_2_data_master_translator                                                                                                               ; 102   ; 12             ; 0            ; 12             ; 94     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_1_data_master_translator                                                                                                               ; 102   ; 12             ; 0            ; 12             ; 94     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|nios2_0_data_master_translator                                                                                                               ; 101   ; 13             ; 0            ; 13             ; 94     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                                                              ; 987   ; 0              ; 0            ; 0              ; 1140   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_debug_slave_wrapper|the_qsys_system_nios2_3_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_debug_slave_wrapper|the_qsys_system_nios2_3_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_ocimem|qsys_system_nios2_3_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_ocimem|qsys_system_nios2_3_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_fifo|the_qsys_system_nios2_3_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_fifo|the_qsys_system_nios2_3_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_fifo|the_qsys_system_nios2_3_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_dtrace|qsys_system_nios2_3_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_dtrace                                                                 ; 102   ; 0              ; 91           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_itrace                                                                 ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_dbrk                                                                   ; 87    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_xbrk                                                                   ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci|the_qsys_system_nios2_3_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_nios2_oci                                                                                                              ; 154   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|qsys_system_nios2_3_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|qsys_system_nios2_3_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|qsys_system_nios2_3_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|qsys_system_nios2_3_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu|the_qsys_system_nios2_3_cpu_test_bench                                                                                                             ; 285   ; 3              ; 251          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3|cpu                                                                                                                                                    ; 149   ; 1              ; 29           ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_3                                                                                                                                                        ; 149   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_debug_slave_wrapper|the_qsys_system_nios2_2_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_debug_slave_wrapper|the_qsys_system_nios2_2_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_ocimem|qsys_system_nios2_2_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_ocimem|qsys_system_nios2_2_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_fifo|the_qsys_system_nios2_2_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_fifo|the_qsys_system_nios2_2_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_fifo|the_qsys_system_nios2_2_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_dtrace|qsys_system_nios2_2_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_dtrace                                                                 ; 103   ; 0              ; 92           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_itrace                                                                 ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_dbrk                                                                   ; 88    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_xbrk                                                                   ; 54    ; 5              ; 51           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci|the_qsys_system_nios2_2_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_nios2_oci                                                                                                              ; 156   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|qsys_system_nios2_2_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|qsys_system_nios2_2_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|qsys_system_nios2_2_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|qsys_system_nios2_2_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu|the_qsys_system_nios2_2_cpu_test_bench                                                                                                             ; 288   ; 3              ; 254          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2|cpu                                                                                                                                                    ; 149   ; 1              ; 29           ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_2                                                                                                                                                        ; 149   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_debug_slave_wrapper|the_qsys_system_nios2_1_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_debug_slave_wrapper|the_qsys_system_nios2_1_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_ocimem|qsys_system_nios2_1_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_ocimem|qsys_system_nios2_1_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_fifo|the_qsys_system_nios2_1_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_fifo|the_qsys_system_nios2_1_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_fifo|the_qsys_system_nios2_1_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_dtrace|qsys_system_nios2_1_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_dtrace                                                                 ; 103   ; 0              ; 92           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_itrace                                                                 ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_dbrk                                                                   ; 88    ; 0              ; 0            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_xbrk                                                                   ; 54    ; 5              ; 51           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci|the_qsys_system_nios2_1_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_nios2_oci                                                                                                              ; 156   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|qsys_system_nios2_1_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|qsys_system_nios2_1_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|qsys_system_nios2_1_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|qsys_system_nios2_1_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu|the_qsys_system_nios2_1_cpu_test_bench                                                                                                             ; 288   ; 3              ; 254          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1|cpu                                                                                                                                                    ; 149   ; 1              ; 29           ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_1                                                                                                                                                        ; 149   ; 0              ; 0            ; 0              ; 110    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_debug_slave_wrapper|the_qsys_system_nios2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_debug_slave_wrapper|the_qsys_system_nios2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_debug_slave_wrapper                                                              ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_ocimem|qsys_system_nios2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_ocimem|qsys_system_nios2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_ocimem                                                                     ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_avalon_reg                                                                 ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_im                                                                     ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_pib                                                                    ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_fifo|the_qsys_system_nios2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_fifo|the_qsys_system_nios2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_fifo|the_qsys_system_nios2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_fifo                                                                   ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_dtrace|qsys_system_nios2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_dtrace                                                                 ; 102   ; 0              ; 91           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_itrace                                                                 ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_dbrk                                                                   ; 87    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_xbrk                                                                   ; 53    ; 5              ; 50           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_break                                                                  ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci|the_qsys_system_nios2_0_cpu_nios2_oci_debug                                                                  ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_nios2_oci                                                                                                              ; 154   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|qsys_system_nios2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|qsys_system_nios2_0_cpu_register_bank_b                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|qsys_system_nios2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|qsys_system_nios2_0_cpu_register_bank_a                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu|the_qsys_system_nios2_0_cpu_test_bench                                                                                                             ; 285   ; 3              ; 251          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0|cpu                                                                                                                                                    ; 149   ; 1              ; 29           ; 1              ; 109    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; nios2_0                                                                                                                                                        ; 149   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                            ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                   ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                          ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_r                                                                                                               ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                            ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                   ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                          ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0|the_qsys_system_jtag_uart_0_scfifo_w                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart_0                                                                                                                                                    ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_map_fifo_other_info_to_avalonst                                                                                                              ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_map_avalonmm_to_avalonst_other_info                                                                                                          ; 35    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                            ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                         ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                    ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                           ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_other_info                                                                                                                            ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_map_avalonmm_to_avalonst                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                           ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                      ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                             ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls|the_scfifo                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3|the_scfifo_with_controls                                                                                                                         ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_3                                                                                                                                                  ; 74    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_map_fifo_other_info_to_avalonst                                                                                                              ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_map_avalonmm_to_avalonst_other_info                                                                                                          ; 35    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                            ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                         ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                    ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                           ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_other_info                                                                                                                            ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_map_avalonmm_to_avalonst                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                           ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                      ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                             ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls|the_scfifo                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2|the_scfifo_with_controls                                                                                                                         ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_2                                                                                                                                                  ; 74    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_map_fifo_other_info_to_avalonst                                                                                                              ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_map_avalonmm_to_avalonst_other_info                                                                                                          ; 35    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                            ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                         ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                    ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                           ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_other_info                                                                                                                            ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_map_avalonmm_to_avalonst                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                           ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                      ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                             ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls|the_scfifo                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1|the_scfifo_with_controls                                                                                                                         ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_1                                                                                                                                                  ; 74    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_map_fifo_other_info_to_avalonst                                                                                                              ; 16    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_map_avalonmm_to_avalonst_other_info                                                                                                          ; 35    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                       ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                            ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                         ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                    ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                           ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_other_info                                                                                                                            ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_map_avalonmm_to_avalonst                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                           ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                      ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                             ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls|the_scfifo                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0|the_scfifo_with_controls                                                                                                                         ; 73    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_source_0                                                                                                                                                  ; 74    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_map_avalonst_to_avalonmm_other_info                                                                                                            ; 16    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                              ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                             ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_other_info                                                                                                                              ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_map_avalonst_to_avalonmm                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                 ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                             ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                        ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                               ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls|the_scfifo                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3|the_scfifo_with_controls                                                                                                                           ; 73    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_3                                                                                                                                                    ; 90    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_map_avalonst_to_avalonmm_other_info                                                                                                            ; 16    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                              ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                             ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_other_info                                                                                                                              ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_map_avalonst_to_avalonmm                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                 ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                             ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                        ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                               ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls|the_scfifo                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2|the_scfifo_with_controls                                                                                                                           ; 73    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_2                                                                                                                                                    ; 90    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_map_avalonst_to_avalonmm_other_info                                                                                                            ; 16    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                              ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                             ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_other_info                                                                                                                              ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_map_avalonst_to_avalonmm                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                 ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                             ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                        ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                               ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls|the_scfifo                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1|the_scfifo_with_controls                                                                                                                           ; 73    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_1                                                                                                                                                    ; 90    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_map_avalonst_to_avalonmm_other_info                                                                                                            ; 16    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                              ; 28    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                               ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_other_info|single_clock_fifo|auto_generated|dpfifo                                                                                      ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_other_info|single_clock_fifo|auto_generated                                                                                             ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_other_info                                                                                                                              ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_map_avalonst_to_avalonmm                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|wr_ptr                                                                 ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|rd_ptr_count                                                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|FIFOram                                                                ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state|count_usedw                                                 ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo|fifo_state                                                             ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated|dpfifo                                                                        ; 37    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls|the_scfifo|single_clock_fifo|auto_generated                                                                               ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls|the_scfifo                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0|the_scfifo_with_controls                                                                                                                           ; 73    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_sink_0                                                                                                                                                    ; 90    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_mem_3|the_altsyncram|auto_generated                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_mem_3                                                                                                                                                     ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_mem_2|the_altsyncram|auto_generated                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_mem_2                                                                                                                                                     ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_mem_1|the_altsyncram|auto_generated                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_mem_1                                                                                                                                                     ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_mem_0|the_altsyncram|auto_generated                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_mem_0                                                                                                                                                     ; 56    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg3:4:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg3:3:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg3:2:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg3:1:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg3:0:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:4:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:4:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:3:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:3:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:2:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:2:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:1:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:1:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:0:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg2:0:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|r3                                                                                                                                                ; 77    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|r2                                                                                                                                                ; 92    ; 5              ; 40           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:4:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:4:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:4:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:3:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:3:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:3:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:2:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:2:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:2:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:1:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:1:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:1:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:0:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:0:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1|\rg1:0:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3|n1                                                                                                                                                   ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m3                                                                                                                                                      ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg3:4:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg3:3:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg3:2:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg3:1:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg3:0:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:4:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:4:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:3:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:3:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:2:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:2:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:1:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:1:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:0:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg2:0:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|r3                                                                                                                                                ; 77    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|r2                                                                                                                                                ; 92    ; 5              ; 40           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:4:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:4:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:4:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:3:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:3:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:3:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:2:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:2:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:2:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:1:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:1:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:1:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:0:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:0:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1|\rg1:0:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2|n1                                                                                                                                                   ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m2                                                                                                                                                      ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg3:4:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg3:3:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg3:2:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg3:1:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg3:0:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:4:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:4:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:3:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:3:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:2:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:2:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:1:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:1:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:0:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg2:0:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|r3                                                                                                                                                ; 77    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|r2                                                                                                                                                ; 92    ; 5              ; 40           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:4:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:4:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:4:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:3:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:3:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:3:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:2:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:2:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:2:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:1:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:1:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:1:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:0:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:0:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1|\rg1:0:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1|n1                                                                                                                                                   ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m1                                                                                                                                                      ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg3:4:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg3:3:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg3:2:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg3:1:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg3:0:r5                                                                                                                                         ; 13    ; 0              ; 1            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:4:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:4:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:3:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:3:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:2:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:2:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:1:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:1:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:0:r4|c1                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg2:0:r4                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|r3                                                                                                                                                ; 77    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|r2                                                                                                                                                ; 92    ; 5              ; 40           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:4:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:4:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:4:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:3:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:3:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:3:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:2:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:2:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:2:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:1:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:1:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:1:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:0:rc                                                                                                                                         ; 28    ; 0              ; 2            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:0:r1|c1                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1|\rg1:0:r1                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0|n1                                                                                                                                                   ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1|m0                                                                                                                                                      ; 57    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc|n1                                                                                                                                                         ; 46    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; noc                                                                                                                                                            ; 46    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
