{"patent_id": "10-2021-0185588", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0120442", "출원번호": "10-2021-0185588", "발명의 명칭": "장시간 전하 저장 DRAM 소자와 그 동작 방법", "출원인": "한국과학기술원", "발명자": "최양규"}}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판 상에 형성되는 채널 영역; 상기 채널 영역 상에 형성되는 게이트 절연막 영역; 상기 게이트 절연막 영역 상에 형성되는 플로팅 게이트 영역; 상기 플로팅 게이트 영역 상에 형성되는 전이층 영역; 및 상기 전이층 영역 상에 형성된 채, 기준 전위 이상 값의 전위가 인가됨에 응답하여 상기 플로팅 게이트 영역과의 전위차를 생성하고, 상기 전위차에 의한 전이 전류를 발생시켜 상기 플로팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시키거나 상기 플로팅 게이트 영역에 상기 적어도 하나의 전하를 반입시키는 컨트롤 게이트 영역을 포함하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 컨트롤 게이트 영역은, 상기 플로팅 게이트 영역에 저장된 상기 적어도 하나의 전하를 방출시켜 읽기 동작을 수행하고, 상기 플로팅 게이트 영역에 상기 적어도 하나의 전하를 반입시키는 쓰기 동작을 수행하는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 컨트롤 게이트 영역은, 상기 플로팅 게이트 영역과의 전위차에 의해 상기 적어도 하나의 전하가 상기 전이층 영역에 의한 에너지 장벽을 통과하는 것에 응답하여 상기 채널 영역의 저항 상태를 변화시키는 방식으로 상기 읽기 동작 또는 상기 쓰기동작을 구현하는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 컨트롤 게이트 영역의 면적 또는 상기 전이층 영역의 면적은, 상기 플로팅 게이트 영역의 면적보다 작은 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 컨트롤 게이트 영역은, 금속, 2종 또는 3종 금속 합금, n+ 다결정 실리콘, p+ 다결정 실리콘 또는 실리사이드 중 적어도 하나의 물질로형성되는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 전이층 영역은, 공개특허 10-2022-0120442-3-실리콘(Si), 게르마늄(Ge), Ⅲ-V족 화합물, 2-D 물질, 질화규소(Si3N4), 질화막(Nitride), 실리콘 옥시나이트라이드(SiON), 실리콘 산화물(SiO2), 고체 산화막(Oxide), 알루미늄 옥사이드(Al2O3), IGZO, 하프늄 옥사이드(HfO2), 전이층 물질, 반도체 물질 또는 고체 전해질 물질 중 적어도 하나의 물질로 형성되는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 플로팅 게이트 영역은, 상기 채널 영역의 구조에 따라 평면형 게이트(planar-gate) 구조, 다중 게이트(multiple-gate) 구조 및 전면 게이트(Gate-all-around) 구조를 포함하는 돌출형 게이트 구조 또는 매립형 게이트 구조 중 어느 하나의 구조를갖는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 플로팅 게이트 영역은, 핀펫(FinFET), 트라이 게이트(Tri-gate) MOSFET, 파이 게이트(Π-gate) MOSFET, 오메가 게이트(Ω-gate)MOSFET, 게이트 올어라운드(Gate-all-around) MOSFET, 벌크 핀펫(Bulk finFET) 또는 벌크 게이트 올어라운드(Bulk gate-all-around) MOSFET 중 어느 하나에서 사용되는 상기 돌출형 게이트 구조를 갖는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서,상기 플로팅 게이트 영역은, 버리드 게이트(Buried gate) MOSFET, 리세스드 게이트(Recessed gate) MOSFET, 스페어 쉐입드 리세스드 게이트(Sphere-shaped recessed gate) MOSFET, 새들 핀펫(Saddle finFET), 그루브 게이트(Groove gate) MOSFET 또는브이-그루브 게이트(V-groove gate) MOSFET 중 적어도 하나에서 사용되는 상기 매립형 게이트 구조를 갖는 것을특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 플로팅 게이트 영역은, 금속, 2종 또는 3종 금속 합금, n+ 다결정 실리콘, p+ 다결정 실리콘 또는 실리사이드 중 적어도 하나의 물질로형성되는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 DRAM 소자가 수평형 트랜지스터로 구현되는 경우 상기 채널 영역의 좌우 양측에 형성되고, 상기 DRAM 소자가 수직형 트랜지스터로 구현되는 경우 상기 채널 영역의 상하 양단에 형성되는 소스 영역 및 드레인 영역을 더 포함하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 소스 영역 및 상기 드레인 영역은, n형 실리콘, p형 실리콘 또는 금속실리사이드 중 어느 하나로 형성되는 것을 특징으로 하는 DRAM 소자.공개특허 10-2022-0120442-4-청구항 13 제12항에 있어서,상기 소스 영역 및 상기 드레인 영역은, 상기 n형 실리콘 또는 상기 p형 실리콘으로 형성되는 경우, 확산(Diffusion), 고상 확산(Solid-phasediffusion), 에피택셜 성장(Epitaxial growth), 선택적 에피택셜 성장, 이온 주입(Ion implantation) 또는 후속 열처리 중 적어도 하나의 방식에 기초하여 형성되는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제12항에 있어서,상기 소스 영역 및 상기 드레인 영역은, 상기 금속실리사이드로 형성되는 경우, 도펀트 편석(Dopant segregation)을 이용하여 접합이 개선되는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항에 있어서,상기 채널 영역, 상기 소스 영역 및 상기 드레인 영역은, 동일한 물질로 형성되는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 채널 영역, 상기 소스 영역 및 상기 드레인 영역은, 실리콘(Silicon), 게르마늄(Germanium), 실리콘 게르마늄(Silicon-germanium), 인장 실리콘(Strainedsilicon), 인장 게르마늄(Strained germanium), 인장 실리콘 게르마늄(Strained silicon-germanium) 및 절연층매몰 실리콘(Silicon on insulator; SOI) 또는 3-5족 반도체 물질들 중 적어도 하나로 형성되는 것을 특징으로하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제1항에 있어서,상기 채널 영역은, 플래너(Planar) 구조, 핀(fin) 구조, 나노시트(Nanosheet) 구조, 나노와이어(Nanowire) 구조를 포함하는 돌출형 채널 구조 또는 매립형 채널 구조 중 어느 하나의 구조를 갖는 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 채널 영역은, 핀펫(FinFET), 트라이 게이트(Tri-gate) MOSFET, 파이 게이트(Π-gate) MOSFET, 오메가 게이트(Ω-gate)MOSFET, 게이트 올어라운드(Gate-all-around) MOSFET, 벌크 핀펫(Bulk finFET) 또는 벌크 게이트 올어라운드(Bulk gate-all-around) MOSFET 중 어느 하나에서 사용되는 상기 돌출형 채널 구조를 갖는 것을 특징으로 하는DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항에 있어서,상기 채널 영역은, 공개특허 10-2022-0120442-5-버리드 게이트(Buried gate) MOSFET, 리세스드 게이트(Recessed gate) MOSFET, 스페어 쉐입드 리세스드 게이트(Sphere-shaped recessed gate) MOSFET, 새들 핀펫(Saddle finFET), 그루브 게이트(Groove gate) MOSFET 또는브이-그루브 게이트(V-groove gate) MOSFET 중 적어도 하나에서 사용되는 상기 매립형 채널 구조를 갖는 것을특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "기판 상에 형성되는 채널 영역; 상기 채널 영역 상에 형성되는 게이트 절연막 영역; 상기 게이트 절연막 영역상에 형성되는 플로팅 게이트 영역; 상기 플로팅 게이트 영역 상에 형성되는 전이층 영역; 및 상기 전이층 영역상에 형성되는 컨트롤 게이트 영역을 포함하는 DRAM 소자의 동작 방법에 있어서,기준 전위 이상 값의 전위가 인가됨에 응답하여 상기 플로팅 게이트 영역과의 전위차를 생성하는 단계; 및 상기 전위차에 의한 전이 전류를 발생시켜 메모리 동작을 수행하는 단계를 포함하고, 상기 메모리 동작을 수행하는 단계는, 상기 플로팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시키는 단계; 또는 상기 플로팅 게이트 영역에 상기 적어도 하나의 전하를 반입시키는 단계 중 어느 하나의 단계를 포함하는 것을 특징으로 하는 DRAM 소자의 동작 방법."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "기판 상에 형성되는 채널 영역, 상기 채널 영역 상에 형성되는 게이트 절연막 영역 및 상기 게이트 절연막 영역상에 형성되는 플로팅 게이트 영역을 포함하는 트랜지스터 구조체를 준비하는 단계; 상기 트랜지스터 구조체 중 상기 플로팅 게이트 영역 상에 전이층 영역을 형성하는 단계; 및 상기 전이층 영역 상에 컨트롤 게이트 영역을 형성하는 단계를 포함하는 DRAM 소자의 제조 방법."}
{"patent_id": "10-2021-0185588", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "기판 상에 형성되는 채널 영역; 상기 채널 영역 상에 형성되는 게이트 절연막 영역; 상기 게이트 절연막 영역 상에 형성되는 플로팅 게이트 영역; 상기 플로팅 게이트 영역 상에 형성되는 전이층 영역; 및 상기 전이층 영역 상에 형성된 채, 기준 전위 이상 값의 전위가 인가됨에 응답하여 상기 플로팅 게이트 영역과의 전위차를 생성하고, 상기 전위차에 의한 전이 전류를 발생시켜 상기 플로팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시키거나 상기 플로팅 게이트 영역에 상기 적어도 하나의 전하를 반입시키는 컨트롤 게이트 영역을 포함하고, 상기 컨트롤 게이트 영역의 면적 또는 상기 전이층 영역의 면적은, 상기 플로팅 게이트 영역의 면적보다 작은 것을 특징으로 하는 DRAM 소자."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "장시간 전하 저장이 가능한 DRAM 소자 및 그 동작 방법이 개시된다. 일 실시예에 따르면, DRAM 소자는 기판 상 에 형성되는 채널 영역; 상기 채널 영역 상에 형성되는 게이트 절연막 영역; 상기 게이트 절연막 영역 상에 형성 되는 플로팅 게이트 영역; 상기 플로팅 게이트 영역 상에 형성되는 전이층 영역; 및 상기 전이층 영역 상에 형성 된 채, 기준 전위 이상 값의 전위가 인가됨에 응답하여 상기 플로팅 게이트 영역과의 전위차를 생성하고, 상기 전위차에 의한 전이 전류를 발생시켜 상기 플로팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시키거나 상 기 플로팅 게이트 영역에 상기 적어도 하나의 전하를 반입시키는 컨트롤 게이트 영역을 포함한다."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "아래의 실시예들은 DRAM(Dynamic random access memory) 소자 및 그 동작 방법에 관한 것으로, 장시간 동안 전 하를 저장할 수 있는 우수한 리텐션(Retention) 특성을 갖는 DRAM 소자에 대한 기술이다."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현재 DRAM에서는 칩 단가를 줄이고 메모리 동작 속도를 높이기 위해 셀 평면적이 작아지면서, 트랜지스터의 단 채널 효과에 의한 누설 전류 증가로 인해 리텐션 특성이 악화되고 있다. 또한, 센싱 윈도우(Sensing window)를 늘리기 위한 방법으로 셀 커패시턴스(Cell capacitance) 값을 높이기 위해 커패시터(Capacitor)의 종횡비를 높 여 면적을 늘리거나 유전상수가 큰 물질로 커패시터의 유전막을 만들게 되는데, 높은 종횡비 구조 개발 및 유전 막 물질 개발이 여러 공정 상의 문제로 인해 한계를 맞이하고 있다. 이에, 기존 1트랜지스터-1커패시터(1T-1C) DRAM의 이러한 한계를 극복하기 위한 구조로, 커패시터를 필요로 하 지 않는 단일 트랜지스터만으로 동작 가능한 1T 구조 기반의 커패시터가 없는 DRAM(1T-DRAM)이 제안되었다. 1T-DRAM은 NMOSFET(N-channel metal-oxide-semiconductor field effect transistor)인 경우, P형 부유 바디 (Floating body) 내에 정공(Hole)을 저장시켜 메모리 동작을 구현하기 때문에, 전하 저장을 위한 별도의 커패시 터가 필요하지 않아 셀 평면적을 6F2 이하로 줄일 수 있다는 장점을 지닌다. 하지만, 부유 바디 구현을 위해서 는 벌크 웨이퍼(Bulk-wafer)가 아닌 SOI(Silicon-on-insulator) 웨이퍼가 필요하므로 제작 비용이 필연적으로 상승하게 된다. 또한, 부유 바디 구조의 특성상, 기판의 전위가 외부 전압에 의해 조절되지 않기 때문에, 채널 준위가 불안정한 상태가 된다. 나아가, 1T-DRAM은 메모리 동작 중에 정공 생성을 유도하는 이온 충돌화에 의해 게이트 유전막이 손상될 수 있다는 단점을 지닌다. 이러한 점 때문에 1T-DRAM은 기존의 1T-1C를 대체하기에는 실질적인 한계를 지닌다. 1T-1C를 대체하기 위한 또 다른 메모리 소자로서, 부유 바디에 전하를 저장시켜 메모리 동작을 구현하는 'P형-N 형-P형-N형' 또는 'N형-P형-N형-P형' 구조의 사이리스터(Thyristor)가 주목을 받았다. 그러나 사이리스터는 복 잡한 접합 형성으로 인해 공정 난이도가 높고 복잡한 단점과, 부유 바디 구조를 사용함에 따른 채널 준위의 불 안정성이 우려되는 문제점을 갖는다. 한편, 인공지능, 자율주행 차, 가상현실/증강현실(VR/AR)과 같은 신기술의 발달로 메모리 소자에 대한 수요가 폭발적으로 늘어나는 만큼, 전력 효율성, 소형화 가능성, 우수한 리텐션 특성을 구비한 DRAM 소자가 절실하다. 특히, 기존 벌크 웨이퍼 상에 구현되는 CMOS 공정과의 호환성, 소자 간의 적은 변동성, 높은 신뢰성을 갖춤과 동시에 1T-1C 구조의 전통적인 DRAM을 실질적으로 대체할만한 메모리 소자가 요구된다. 따라서, 아래의 실시예들은 기존의 DRAM 소자가 갖는 한계, 단점 및 문제점을 극복하고 해결하는 구조의 DRAM 소자를 제안하고자 한다."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "일 실시예들은 커패시터와 부유 바디를 사용하지 않아 기존 1T-1C DRAM 및 1T-DRAM 소자의 구조적 한계를 해결 함과 동시에 긴 리텐션 특성을 구현하고, 채널 영역을 변형시키는 대신 게이트 상부 영역을 변형시킨 구조로 기 존 공정과의 호환성을 향상시키고 공정 복잡도 및 제조 단가를 절감하며, 매우 큰 센싱 윈도우(Sensing windo w)로 기존 1T-1C DRAM에 필수적으로 쓰이던 센스 증폭기(Sense amplifier)를 제거하여 칩의 크기를 줄인 DRAM 소자를 제안한다. 다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따르면, DRAM 소자는 기판 상에 형성되는 채널 영역; 상기 채널 영역 상에 형성되는 게이트 절연막 영역; 상기 게이트 절연막 영역 상에 형성되는 플로팅 게이트 영역; 상기 플로팅 게이트 영역 상에 형성되는 전 이층 영역; 및 상기 전이층 영역 상에 형성된 채, 기준 전위 이상 값의 전위가 인가됨에 응답하여 상기 플로팅 게이트 영역과의 전위차를 생성하고, 상기 전위차에 의한 전이 전류를 발생시켜 상기 플로팅 게이트 영역에 저 장된 적어도 하나의 전하를 방출시키거나 상기 플로팅 게이트 영역에 상기 적어도 하나의 전하를 반입시키는 컨 트롤 게이트 영역을 포함한다.일측에 따르면, 상기 컨트롤 게이트 영역은, 상기 플로팅 게이트 영역에 저장된 상기 적어도 하나의 전하를 방 출시켜 읽기 동작을 수행하고, 상기 플로팅 게이트 영역에 상기 적어도 하나의 전하를 반입시키는 쓰기 동작을 수행하는 것을 특징으로 할 수 있다. 다른 일측에 따르면, 상기 컨트롤 게이트 영역은, 상기 플로팅 게이트 영역과의 전위차에 의해 상기 적어도 하 나의 전하가 상기 전이층 영역에 의한 에너지 장벽을 통과하는 것에 응답하여 상기 채널 영역의 저항 상태를 변 화시키는 방식으로 상기 읽기 동작 또는 상기 쓰기 동작을 구현하는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 컨트롤 게이트 영역의 면적 또는 상기 전이층 영역의 면적은, 상기 플로팅 게이트 영역의 면적보다 작은 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 컨트롤 게이트 영역은, 금속, 2종 또는 3종 금속 합금, n+ 다결정 실리콘, p+ 다 결정 실리콘 또는 실리사이드 중 적어도 하나의 물질로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 전이층 영역은, 실리콘(Si), 게르마늄(Ge), Ⅲ-V족 화합물, 2-D 물질, 질화규소 (Si3N4), 질화막(Nitride), 실리콘 옥시나이트라이드(SiON), 실리콘 산화물(SiO2), 고체 산화막(Oxide), 알루미 늄 옥사이드(Al2O3), IGZO, 하프늄 옥사이드(HfO2), 전이층 물질, 반도체 물질 또는 고체 전해질 물질 중 적어도 하나의 물질로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 플로팅 게이트 영역은, 상기 채널 영역의 구조에 따라 평면형 게이트(planar- gate) 구조, 다중 게이트(multiple-gate) 구조 및 전면 게이트(gate-all-around) 구조를 포함하는 돌출형 게이 트 구조 또는 매립형 게이트 구조 중 어느 하나의 구조를 갖는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 플로팅 게이트 영역은, 핀펫(FinFET), 트라이 게이트(Tri-gate) MOSFET, 파이 게 이트(Π-gate) MOSFET, 오메가 게이트(Ω-gate) MOSFET, 게이트 올어라운드(Gate-all-around) MOSFET, 벌크 핀 펫(Bulk finFET) 또는 벌크 게이트 올어라운드(Bulk gate-all-around) MOSFET 중 어느 하나에서 사용되는 상기 돌출형 게이트 구조를 갖는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 플로팅 게이트 영역은, 버리드 게이트(Buried gate) MOSFET, 리세스드 게이트 (Recessed gate) MOSFET, 스페어 쉐입드 리세스드 게이트(Sphere-shaped recessed gate) MOSFET, 새들 핀펫 (Saddle finFET), 그루브 게이트(Groove gate) MOSFET 또는 브이-그루브 게이트(V-groove gate) MOSFET 중 적 어도 하나에서 사용되는 상기 매립형 게이트 구조를 갖는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 플로팅 게이트 영역은, 금속, 2종 또는 3종 금속 합금, n+ 다결정 실리콘, p+ 다 결정 실리콘 또는 실리사이드 중 적어도 하나의 물질로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 게이트 절연막 영역은, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산화 질화물(SiON), 하프늄 옥사이드(HfO2), 알루미늄 옥사이드(Al2O3), 지르코늄 옥사이드(ZrO2), 하프늄 지르코늄 옥사이드(HZO) 또는 하프늄 옥시나이트라이드(HfON) 중 적어도 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 DRAM 소자는 상기 DRAM 소자가 수평형 트랜지스터로 구현되는 경우 상기 채널 영 역의 좌우 양측에 형성되고, 상기 DRAM 소자가 수직형 트랜지스터로 구현되는 경우 상기 채널 영역의 상하 양단 에 형성되는 소스 영역 및 드레인 영역을 더 포함할 수 있다. 또 다른 일측에 따르면, 상기 소스 영역 및 상기 드레인 영역은, n형 실리콘, p형 실리콘 또는 금속실리사이드 중 어느 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 소스 영역 및 상기 드레인 영역은, 상기 n형 실리콘 또는 상기 p형 실리콘으로 형 성되는 경우, 확산(Diffusion), 고상 확산(Solid-phase diffusion), 에피택셜 성장(Epitaxial growth), 선택적 에피택셜 성장, 이온 주입(Ion implantation) 또는 후속 열처리 중 적어도 하나의 방식에 기초하여 형성되는 것 을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 소스 영역 및 상기 드레인 영역은, 상기 금속실리사이드로 형성되는 경우, 도펀트 편석(Dopant segregation)을 이용하여 접합이 개선되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 채널 영역, 상기 소스 영역 및 상기 드레인 영역은, 동일한 물질로 형성되는 것을 특징으로 할 수 있다.또 다른 일측에 따르면, 상기 채널 영역, 상기 소스 영역 및 상기 드레인 영역은, 실리콘(Silicon), 게르마늄 (Germanium), 실리콘 게르마늄(Silicon-germanium), 인장 실리콘(Strained silicon), 인장 게르마늄(Strained germanium), 인장 실리콘 게르마늄(Strained silicon-germanium) 및 절연층 매몰 실리콘(Silicon on insulator; SOI) 또는 3-5족 반도체 물질들 중 적어도 하나로 형성되는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 채널 영역은, 플래너(Planar) 구조, 핀(fin) 구조, 나노시트(Nanosheet) 구조, 나 노와이어(Nanowire) 구조를 포함하는 돌출형 채널 구조 또는 매립형 채널 구조 중 어느 하나의 구조를 갖는 것 을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 채널 영역은, 핀펫(FinFET), 트라이 게이트(Tri-gate) MOSFET, 파이 게이트(Π- gate) MOSFET, 오메가 게이트(Ω-gate) MOSFET, 게이트 올어라운드(Gate-all-around) MOSFET, 벌크 핀펫(Bulk finFET) 또는 벌크 게이트 올어라운드(Bulk gate-all-around) MOSFET 중 어느 하나에서 사용되는 상기 돌출형 채널 구조를 갖는 것을 특징으로 할 수 있다. 또 다른 일측에 따르면, 상기 채널 영역은, 버리드 게이트(Buried gate) MOSFET, 리세스드 게이트(Recessed gate) MOSFET, 스페어 쉐입드 리세스드 게이트(Sphere-shaped recessed gate) MOSFET, 새들 핀펫(Saddle finFET), 그루브 게이트(Groove gate) MOSFET 또는 브이-그루브 게이트(V-groove gate) MOSFET 중 적어도 하나 에서 사용되는 상기 매립형 채널 구조를 갖는 것을 특징으로 할 수 있다. 일 실시예에 따르면, 기판 상에 형성되는 채널 영역; 상기 채널 영역 상에 형성되는 게이트 절연막 영역; 상기 게이트 절연막 영역 상에 형성되는 플로팅 게이트 영역; 상기 플로팅 게이트 영역 상에 형성되는 전이층 영역; 및 상기 전이층 영역 상에 형성되는 컨트롤 게이트 영역을 포함하는 DRAM 소자의 동작 방법은, 기준 전위 이상 값의 전위가 인가됨에 응답하여 상기 플로팅 게이트 영역과의 전위차를 생성하는 단계; 및 상기 전위차에 의한 전이 전류를 발생시켜 메모리 동작을 수행하는 단계를 포함하고, 상기 메모리 동작을 수행하는 단계는, 상기 플 로팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시키는 단계; 또는 상기 플로팅 게이트 영역에 상기 적어 도 하나의 전하를 반입시키는 단계 중 어느 하나의 단계를 포함하는 것을 특징으로 한다. 일 실시예에 따르면, DRAM 소자의 제조 방법은 기판 상에 형성되는 채널 영역, 상기 채널 영역 상에 형성되는 게이트 절연막 영역 및 상기 게이트 절연막 영역 상에 형성되는 플로팅 게이트 영역을 포함하는 트랜지스터 구 조체를 준비하는 단계; 상기 트랜지스터 구조체 중 상기 플로팅 게이트 영역 상에 전이층 영역을 형성하는 단계; 및 상기 전이층 영역 상에 컨트롤 게이트 영역을 형성하는 단계를 포함한다. 일 실시예에 따르면, DRAM 소자는, 기판 상에 형성되는 채널 영역; 상기 채널 영역 상에 형성되는 게이트 절연 막 영역; 상기 게이트 절연막 영역 상에 형성되는 플로팅 게이트 영역; 상기 플로팅 게이트 영역 상에 형성되는 전이층 영역; 및 상기 전이층 영역 상에 형성된 채, 기준 전위 이상 값의 전위가 인가됨에 응답하여 상기 플로 팅 게이트 영역과의 전위차를 생성하고, 상기 전위차에 의한 전이 전류를 발생시켜 상기 플로팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시키거나 상기 플로팅 게이트 영역에 상기 적어도 하나의 전하를 반입시키는 컨트롤 게이트 영역을 포함하고, 상기 컨트롤 게이트 영역의 면적 또는 상기 전이층 영역의 면적은, 상기 플로 팅 게이트 영역의 면적보다 작은 것을 특징으로 할 수 있다."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "일 실시예들은 커패시터와 부유 바디를 사용하지 않아 기존 1T-1C DRAM 및 1T-DRAM 소자의 구조적 한계를 해결 함과 동시에 긴 리텐션 특성을 구현하고, 채널 영역을 변형시키는 대신 게이트 상부 영역을 변형시킨 구조로 기 존 공정과의 호환성을 향상시키고 공정 복잡도 및 제조 단가를 절감하며, 매우 큰 센싱 윈도우(Sensing windo w)로 기존 1T-1C DRAM에 필수적으로 쓰이던 센스 증폭기(Sense amplifier)를 제거하여 칩의 크기를 줄인 DRAM 소자를 제안할 수 있다."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나 지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제 한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다. 또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용 된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 예컨대, 본 명세 서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서에서 사용되는 \"포함 한다(comprises)\" 및/또는 \"포함하는(comprising)\"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 기술적 사상 및 범위를 벗어 나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 제시된 각각의 실시예 범주에서 개별 구성요소의 위치, 배치, 또는 구성은 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 이하, 일 실시예에 따른 DRAM 소자는 메모리 특성이 매우 긴 리텐션 특성을 보이기 때문에, LR(Long retention)-DRAM으로 명명될 수 있다. 또한, 이하, DRAM 소자는 3단자 소자일 수 있다. 도 1a은 일 실시예에 따른 DRAM 소자를 나타낸 사시도이고, 도 1b는 도 1a에 도시된 DRAM 소자를 어레이 구조로 연결한 DRAM 어레이를 나타낸 사시도이며, 도 2는 도 1a에 도시된 DRAM 소자를 나타낸 평면도이고, 도 3은 도 1a에 도시된 I-I'의 라인을 따라 DRAM 소자를 절단한 단면을 나타내는 단면도이며, 도 4는 도 1a에 도시된 DRAM 소자에 포함되는 채널 영역 및 플로팅 게이트 영역이 갖는 구조를 설명하기 위해 다양한 돌출형 게이트 FET 구 조를 나타낸 사시도이고, 도 5는 도 1a에 도시된 DRAM 소자에 포함되는 채널 영역 및 플로팅 게이트 영역이 갖 는 구조를 설명하기 위해 다양한 매립형 게이트 FET 구조를 나타낸 단면도이다. 일 실시예에 따른 DRAM 소자는 기존 MOSFET의 게이트 상에 전이층 영역과 컨트롤 게이트 영역이 배치되는 구조 로, 현업에서 쓰이는 다양한 MOSFET이 하부에 위치하는 구조를 가질 수 있다. 일례로, DRAM 소자는 도 1a, 2 및 3에 도시된 평판 MOSFET 이외에도 도 4 및 5에 도시된 돌출형 구조 또는 매립형 구조의 MOSFET 상에 전이층 영역과 컨트롤 게이트 영역이 배치되는 구조를 가질 수 있다. 도 1a, 2 및 3을 참조하면, 일 실시예에 따른 DRAM 소자는 기판 상에 형성되는 채널 영역, 채널 영역의 좌우 양측에 형성되는 소스 영역 및 드레인 영역, 채널 영역 상에 형성되는 게이트 절연막 영역, 게이트 절연막 영역 상에 형성되는 플로팅 게이트 영역, 플로팅 게이트 영역 상에 형성되는 전이층 영역 및 전이층 영역 상에 형성되는 컨트롤 게이트 영역을 포함할 수 있 다.기판은, 실리콘(Silicon), 게르마늄(Germanium), 실리콘 게르마늄(Silicon-germanium), 인장 실리콘 (Strained silicon), 인장 게르마늄(Strained germanium), 인장 실리콘 게르마늄(Strained silicon- germanium), 절연층 매몰 실리콘(Silicon on insulator; SOI) 또는 3-5족 반도체 물질들 중 적어도 하나로 형 성될 수 있다. 채널 영역은, 플래너(Planar) 구조, 핀(fin) 구조, 나노시트(Nanosheet) 구조, 나노와이어(Nanowire) 구 조를 포함하는 돌출형 채널 구조 또는 매립형 채널 구조 중 어느 하나의 구조를 가질 수 있다. 예를 들어, 채널 영역은 핀펫(FinFET), 트라이 게이트(Tri-gate) MOSFET, 파이 게이트(Ð-gate) MOSFET, 오메가 게이트(Ω-gate) MOSFET, 게이트 올어라운드(Gate-all-around) MOSFET, 벌크 핀펫(Bulk finFET) 또는 벌크 게이트 올어라운드(Bulk gate-all-around) MOSFET 중 어느 하나에서 사용되는 돌출형 채널 구조를 가질 수 있다. 보다 구체적인 예를 들면, 채널 영역은 도 4에 도시된 바와 같이 채널의 종횡비(높이/너비)가 0.5 이하인 나노시트 구조, 채널의 종횡비가 0.5 이상인 나노와이어 구조, 다중 나노와이어(Multi-nanowire) 구조 등의 돌출형 채널 구조를 갖도록 형성될 수 있다. 다른 예를 들면, 채널 영역은 도 5에 도시된 바와 같이 상기 채널 영역은, 버리드 게이트(Buried gate) MOSFET, 리세스드 게이트(Recessed gate) MOSFET, 스페어 쉐입드 리세스드 게이트(Sphere-shaped recessed gate) MOSFET, 새들 핀펫(Saddle finFET), 그루브 게이트(Groove gate) MOSFET 또는 브이-그루브 게이트(V- groove gate) MOSFET 중 적어도 하나에서 사용되는 매립형 채널 구조를 갖도록 형성될 수 있다. 소스 영역 및 드레인 영역은 DRAM 소자가 도면과 같이 수평형 트랜지스터로 구현됨에 따라 채널 영역의 좌우 양측에 형성되는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 DRAM 소자가 수 직 형 트랜지스터로 구현되는 경우 채널 영역의 상하 양단에 형성될 수 있다. 이 때, 소스 영역 및 드레인 영역은 n형 실리콘, p형 실리콘 또는 금속실리사이드 중 어느 하나로 형 성될 수 있다. 일례로, 소스 영역 및 드레인 영역은, n형 실리콘 또는 p형 실리콘으로 형성되는 경우, 확 산(Diffusion), 고상 확산(Solid-phase diffusion), 에피택셜 성장(Epitaxial growth), 선택적 에피택셜 성장, 이온 주입(Ion implantation) 또는 후속 열처리 중 적어도 하나의 방식에 기초하여 형성될 수 있다. 만약, 소 스 영역 및 드레인 영역이 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb), 사마륨 (Sm), 이트륨(Y), 가돌륨(Gd), 터뷸(Tb), 세륨(Ce), 백금(Pt), 납(Pb) 또는 이리듐(Ir)와 같은 금속실리사이드 로 형성되는 경우, 도펀트 편석(Dopant segregation)을 이용하여 접합이 개선될 수 있다. 이와 같은 소스 영역 및 드레인 영역은 채널 영역과 동일한 물질로 형성될 수 있다. 일례로, 채널 영역, 소스 영역 및 드레인 영역은 실리콘(Silicon), 게르마늄(Germanium), 실리콘 게르 마늄(Silicon-germanium), 인장 실리콘(Strained silicon), 인장 게르마늄(Strained germanium), 인장 실리콘 게르마늄(Strained silicon-germanium) 및 절연층 매몰 실리콘(Silicon on insulator; SOI) 또는 3-5족 반도체 물질들 중 적어도 하나로 형성될 수 있다. 그러나 이에 제한되거나 한정되지 않고 채널 영역, 소스 영역 및 드레인 영역은 각기 서로 다른 물질로 형성될 수 있다. 게이트 절연막 영역은, 플로팅 게이트 영역 및 채널 영역을 절연시키는 구성요소로서, 메모리 특성을 보이지 않는 임의의 절연 물질로 형성될 수 있다. 일례로, 게이트 절연막 영역은 실리콘 산화물 (SiO2), 실리콘 질화물(Si3N4), 실리콘 산화질화물(SiON), 하프늄 옥사이드(HfO2), 알루미늄 옥사이드(Al2O3), 지 르코늄 옥사이드(ZrO2), 하프늄 지르코늄 옥사이드(HZO) 또는 하프늄 옥시나이트라이드(HfON) 중 적어도 하나로 형성될 수 있다. 플로팅 게이트 영역은, 금속, 2종 또는 3종 금속 합금, n+ 다결정 실리콘, p+ 다결정 실리콘 또는 실리사 이드 중 적어도 하나의 물질로 형성될 수 있으며, 컨트롤 게이트 영역 및 채널 영역 사이에 위치하므 로 내부 게이트(Internal gate)로 명명될 수 있다. 여기서, 실리사이드는 예: 텅스텐 실리사이드(WSi2), 티타 늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi or CoSi2), 니클 실리사이드(NiSi or NiSi2) 등을 포함할 수 있 다. 이와 같은 플로팅 게이트 영역은 채널 영역의 구조에 따라 평면형 게이트(planar-gate) 구조를 비롯 하여, 도 4에 도시된 다중 게이트(multiple-gate) 구조 및 전면 게이트(Gate-all-around) 구조를 포함하는 돌 출형 게이트 구조 또는 도 5에 도시된 매립형 게이트 구조 중 어느 하나의 구조를 가질 수 있다.예를 들어, 플로팅 게이트 영역은, 핀펫(FinFET), 트라이 게이트(Tri-gate) MOSFET, 파이 게이트(Π- gate) MOSFET, 오메가 게이트(Ω-gate) MOSFET, 게이트 올어라운드(Gate-all-around) MOSFET, 벌크 핀펫(Bulk finFET) 또는 벌크 게이트 올어라운드(Bulk gate-all-around) MOSFET 중 어느 하나에서 사용되는 돌출형 게이 트 구조를 가질 수 있다. 다른 예를 들면, 플로팅 게이트 영역은, 버리드 게이트(Buried gate) MOSFET, 리세스드 게이트(Recessed gate) MOSFET, 스페어 쉐입드 리세스드 게이트(Sphere-shaped recessed gate) MOSFET, 새들 핀펫(Saddle finFET), 그루브 게이트(Groove gate) MOSFET 또는 브이-그루브 게이트(V-groove gate) MOSFET 중 적어도 하나 에서 사용되는 상기 매립형 게이트 구조를 가질 수 있다. 전이층 영역은 플로팅 게이트 영역과 컨트롤 게이트 영역을 절연시키는 구성요소로서, 실리콘 (Si), 게르마늄(Ge), Ⅲ-V족 화합물, 2-D 물질(Carbon nanotube, MoS2, 및 그래핀 중 적어도 하나), 질화규소 (Si3N4), 질화막(Nitride), 실리콘 옥시나이트라이드(SiON), 실리콘 산화물(SiO2), 고체 산화막(Oxide), 알루미 늄 옥사이드(Al2O3), IGZO, 하프늄 옥사이드(HfO2), 전이층 물질, 반도체 물질(SrTiO3, SrZrO3, NiO, TiO2, HfOx, AlOx, NiOx, TiOx, TaOx, TaN, CuxO, CuOx, TiN, TaN, WOx, SiNx, VO2, IrO2, ZrOx, ZnO, NbOx, IGZO, HZO, HfON) 또는 고체 전해질 물질(황화물계 소재[Li10GeP2S12, Li9.54Si1.74P1.44S11.7Cl0.3, argyrodite, LPS(lithium phosphorus sulfide), LPS + LiCl] 산화물계 소재[perovskite, NASICON(Na1+xZr2SixP3xO12, 0<x<3), LISICON(Li2+2xZn1xGeO4), LiPON(LixPOyNz), garnet] 이온 전도성 폴리머 [PEO(polyethylene oxide), PEG(polyethylene glycol), PEGDMA(polyethylene glycol dimethacrylate), PTFE(polytetrafluoroethylene), PEEK(polyether ether ketone), nafion(C7HF13O5S·C2F4)]) 중 적어도 하나의 물질로 형성될 수 있다. 즉, 전이층 영역은 상술된 물질 중 하나의 물질이 선택된 단일 물질로 구성되거나, 상술된 물질들이 혼합되어 구성될 수 있다. 컨트롤 게이트 영역은 기준 전위 이상 값의 전위가 인가됨에 응답하여 플로팅 게이트 영역과의 전위 차를 생성하고, 전위차에 의한 전이 전류를 발생시켜 플로팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시키거나, 플로팅 게이트 영역에 적어도 하나의 전하를 반입시킬 수 있다. 즉, 컨트롤 게이트 영역은 플로팅 게이트 영역과의 전위차에 의해 적어도 하나의 전하가 전이층 영역 에 의한 에너지 장벽을 통과하는 것에 응답하여 채널 영역의 저항 상태를 변화시키는 방식으로, 플로 팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시켜 읽기 동작을 수행하고, 플로팅 게이트 영역(13 0)에 적어도 하나의 전하를 반입시키는 쓰기 동작을 수행할 수 있다. 이 때, 전이층 영역은 컨트롤 게이트 영역에 전위가 인가됨에 응답하여 양단의 게이트 사이의 전위차 에 따라 플로팅 게이트 영역에 전이 전류를 흘려 보내게 된다. 이를 위해, 컨트롤 게이트 영역은 전 이층 영역을 통해 플로팅 게이트 영역과 인접하여 형성될 수 있다. 이러한 컨트롤 게이트 영역은 금속, 2종 또는 3종 금속 합금, n+ 다결정 실리콘, p+ 다결정 실리콘 또는 실리사이드(텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi or CoSi2) 또는 니클 실리사이드(NiSi or NiSi2) 등) 중 적어도 하나의 물질로 형성될 수 있다. 특히, 컨트롤 게이트 영역의 면적 또는 전이층 영역의 면적은, 플로팅 게이트 영역의 면적보다 작을 수 있다. 따라서, 컨트롤 게이트 영역 또는 전이층 영역이 플로팅 게이트 영역에 맞닿는 면적은, 플로팅 게이트 영역의 전체 면적보다 작게 된다. 그러나 이에 제한되거나 한정되지 않고, 컨트롤 게이트 영역 또는 전이층 영역은 플로팅 게이트 영역에 맞닿는 면적이 플로팅 게이트 영역(13 0)의 전체 면적보다 작은 조건을 만족시키는 전제 아래, 각각의 면적이 플로팅 게이트 영역의 면적과 동일 하거나 클 수 있다. 이상 설명된 것처럼, 일 실시예에서, 채널 영역, 소스 영역 및 드레인 영역은 모두 기판 상에 형성될 수 있다. 예를 들어, 채널 영역은 나노와이어(nanowire) 구조로 형성될 수 있다. 이 경우, 도 3에 도시된 것처럼, 게이트 절연막 영역, 플로팅 게이트 영역, 전이층 영역 및 컨트롤 게이 트 영역은 채널 영역의 일부분을 순차적으로 둘러싸도록 형성될 수 있고, 채널 영역의 나머지 부분과 기판 사이에는 빈 공간이 존재할 수 있다. 다시 말하면, 채널 영역은 구성요소들(120, 130, 140, 150)에 의해 지지되어 기판 상에 교각(Bridge)처럼 떠 있을 수 있다.이러한 구조의 DRAM 소자는 도 1b에 도시된 바와 같이 각 트랜지스터 사이에 소자 분리 산화막(Shallow trench isolation)으로 채워진 어레이 구조로 연결됨으로써, DRAM 어레이를 구현할 수 있다. 도 6은 도 1a에 도시된 DRAM 소자의 동작 방법을 나타낸 플로우 차트이다. 이하, 설명되는 동작 방법은 도 1a, 2 및 3을 참조하여 설명된 DRAM 소자(보다 정확하게는 컨트롤 게이트 영역)가 주체가 되어 수행될 수 있다. 도 6을 참조하면, 단계(S610)에서 DRAM 소자는, 기준 전위 이상 값의 전위가 인가됨에 응답하여 플로팅 게 이트 영역과의 전위차를 생성할 수 있다. 따라서, 단계(S620)에서 DRAM 소자는, 전위차에 의한 전이 전류를 발생시켜 메모리 동작을 수행할 수 있다. 보다 상세하게, 단계(S620)에서 DRAM 소자는 플로팅 게이트 영역에 저장된 적어도 하나의 전 하를 방출시키는 읽기 동작을 수행하거나, 플로팅 게이트 영역에 적어도 하나의 전하를 반입시키는 쓰기 동작을 수행할 수 있다. 즉, 단계(S620)에서 DRAM 소자는 플로팅 게이트 영역과의 전위차에 의해 적 어도 하나의 전하가 전이층 영역에 의한 에너지 장벽을 통과하는 것에 응답하여 채널 영역의 저항 상 태를 변화시키는 방식으로, 플로팅 게이트 영역에 저장된 적어도 하나의 전하를 방출시켜 읽기 동작을 수 행하고, 플로팅 게이트 영역에 적어도 하나의 전하를 반입시키는 쓰기 동작을 수행할 수 있다. 도 7은 도 1a에 도시된 DRAM 소자의 컨트롤 게이트 영역의 전압(VG)에 대한 드레인 전류(ID)를 직접 측정한 그래 프이다. 도 7을 참조하면, 컨트롤 게이트 영역에 기준 전압 이상 값의 전위가 인가된 경우, 그래프가 반 시계 방향 의 이력 곡선(Hysteresis)를 보이듯이 전이층 영역을 통하는 전이 전류가 급격하게 증가하여 플로팅 게이 트 영역의 전압이 급격하게 바뀌면서 DRAM 동작이 수행될 수 있다. 전이층을 통해 흐르는 전류의 양 이 크면 클수록 더 빠른 DRAM 동작이 가능해진다. 이 때, 이력 곡선의 게이트 전압(VG) 축 방향의 전압 차이가 센싱 윈도우(Sensing window)에 해당된다. 도 8은 도 1a에 도시된 DRAM 소자로부터 직접 측정해서 얻은 리텐션 특성을 나타낸 그래프이다. 도 8을 참조하면, 컨트롤 게이트 영역에 0V의 전압을 주고 리텐션을 측정할 경우, 400초간 드레인 영역 의 전류가 프로그래밍(programming) 직후 대비 50% 수준 이상을 유지함을 알 수 있다. 기존 DRAM 소자의 경우 최소 128ms마다 리프레시(Refresh) 동작이 필요한 것으로 알려져 있는데, 일 실시예에 따른 DRAM 소자 를 사용할 경우 리프레시 동작의 주기가 1000배 이상 늘어나 전력 효율이 크게 증가될 수 있다. 이렇게 기존보다 월등히 긴 리텐션을 확보할 수 있는 것은, 컨트롤 게이트 영역에 0V의 전압이 인가되는 경우 컨 트롤 게이트 영역과 플로팅 게이트 영역 간의 전압 차가 매우 작아져서 전이층 영역의 양단 전 압이 거의 걸리지 않게 되고, 이에 따라 플로팅 게이트 영역의 전하를 방출 시키는 전이 전류가 매우 작아 지기 때문이다. 도 9는 도 1a에 도시된 DRAM 소자의 제조 방법을 나타낸 플로우 차트이다. 이하, 제조 방법을 수행하는 주체는 자동화 및 기계화된 제조 시스템일 수 있으며, 제조 방법이 수행된 결과 제조 완료되는 것은 도 1a, 2 및 3을 참조하여 설명된 구조의 DRAM 소자일 수 있다. 이에, DRAM 소자에 포함되는 구성요소들(채널 영역 , 소스 영역 및 드레인 영역, 게이트 절연막 영역, 플로팅 게이트 영역, 전이층 영역 및 컨트롤 게이트 영역) 각각은 도 1a, 2 및 3을 참조하여 설명된 구조 및 조성물질로 구성될 수 있 다. 도 9를 참조하면, 일 실시예에 따른 제조 시스템은 단계(S910)에서 기판 상에 형성되는 채널 영역, 채널 영역 상에 형성되는 게이트 절연막 영역 및 게이트 절연막 영역 상에 형성되는 플로팅 게이트 영역을 포함하는 트랜지스터 구조체를 준비할 수 있다. 이어서, 단계(S920)에서 제조 시스템은, 트랜지스터 구조체 중 플로팅 게이트 영역 상에 전이층 영역(14 0)을 형성할 수 있다. 그 후, 단계(S930)에서 제조 시스템은, 전이층 영역 상에 컨트롤 게이트 영역을 형성할 수 있다. 이상 설명된 DRAM 소자는 다양한 장치 및 시스템에 적용될 수 있다. 일례로, DRAM 소자는 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 기기, 웨어러블 기기, IoT 기기, VR 기기, AR 기기 등과 같 은 다양한 전자 기기에 유용하게 이용될 수 있다."}
{"patent_id": "10-2021-0185588", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다 른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태 로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2021-0185588", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a은 일 실시예에 따른 DRAM 소자를 나타낸 사시도이다. 도 1b는 도 1a에 도시된 DRAM 소자를 어레이 구조로 연결한 DRAM 어레이를 나타낸 사시도이다. 도 2는 도 1a에 도시된 DRAM 소자를 나타낸 평면도이다. 도 3은 도 2에 도시된 I-I'의 라인을 따라 DRAM 소자를 절단한 단면을 나타내는 단면도이다. 도 4는 도 1a에 도시된 DRAM 소자에 포함되는 채널 영역 및 플로팅 게이트 영역이 갖는 구조를 설명하기 위해 다양한 돌출형 게이트 FET 구조를 나타낸 사시도이다. 도 5는 도 1a에 도시된 DRAM 소자에 포함되는 채널 영역 및 플로팅 게이트 영역이 갖는 구조를 설명하기 위해 다양한 매립형 게이트 FET 구조를 나타낸 단면도이다. 도 6은 도 1a에 도시된 DRAM 소자의 동작 방법을 나타낸 플로우 차트이다. 도 7은 도 1a에 도시된 DRAM 소자의 컨트롤 게이트 영역의 전압(VG)에 대한 드레인 전류(ID)를 직접 측정한 그래 프이다. 도 8은 도 1a에 도시된 DRAM 소자로부터 직접 측정해서 얻은 리텐션 특성을 나타낸 그래프이다. 도 9는 도 1a에 도시된 DRAM 소자의 제조 방법을 나타낸 플로우 차트이다."}
