<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.3.6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="appear" val="center"/>
      <a name="facing" val="west"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="2"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="value" val="0xff"/>
      <a name="width" val="8"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#HDL-IP" name="6">
    <tool name="VHDL Entity">
      <a name="content">--------------------------------------------------------------------------------
-- HEIG-VD, institute REDS, 1400 Yverdon-les-Bains
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

library ieee;
  use ieee.std_logic_1164.all;
  --use ieee.numeric_std.all;

entity VHDL_Component is
  port(
  ------------------------------------------------------------------------------
  --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example
  ------------------------------------------------------------------------------
  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
    );
end VHDL_Component;

--------------------------------------------------------------------------------
--Complete your VHDL description below
architecture type_architecture of VHDL_Component is


begin


end type_architecture;
</a>
    </tool>
  </lib>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <main name="NAND1"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="NAND1">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="NAND1"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(240,180)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(240,220)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(460,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(350,200)" name="AND Gate"/>
    <comp lib="1" loc="(400,200)" name="NOT Gate"/>
    <comp lib="8" loc="(350,128)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <wire from="(240,180)" to="(300,180)"/>
    <wire from="(240,220)" to="(300,220)"/>
    <wire from="(350,200)" to="(370,200)"/>
    <wire from="(400,200)" to="(460,200)"/>
  </circuit>
  <circuit name="NOR1">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="NOR1"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(290,200)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(290,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(490,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(380,220)" name="OR Gate"/>
    <comp lib="1" loc="(440,220)" name="NOT Gate"/>
    <comp lib="8" loc="(394,148)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <wire from="(290,200)" to="(330,200)"/>
    <wire from="(290,240)" to="(330,240)"/>
    <wire from="(380,220)" to="(410,220)"/>
    <wire from="(440,220)" to="(490,220)"/>
  </circuit>
  <circuit name="XOR1">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="XOR1"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(260,180)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(260,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(890,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="8" loc="(404,110)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp loc="(420,200)" name="NAND1"/>
    <comp loc="(610,140)" name="NAND1"/>
    <comp loc="(610,270)" name="NAND1"/>
    <comp loc="(790,200)" name="NAND1"/>
    <wire from="(260,180)" to="(310,180)"/>
    <wire from="(260,260)" to="(310,260)"/>
    <wire from="(310,180)" to="(310,200)"/>
    <wire from="(310,180)" to="(370,180)"/>
    <wire from="(310,220)" to="(310,260)"/>
    <wire from="(310,260)" to="(310,280)"/>
    <wire from="(310,280)" to="(370,280)"/>
    <wire from="(370,140)" to="(370,180)"/>
    <wire from="(370,140)" to="(500,140)"/>
    <wire from="(370,280)" to="(370,290)"/>
    <wire from="(370,290)" to="(500,290)"/>
    <wire from="(420,200)" to="(500,200)"/>
    <wire from="(500,160)" to="(500,200)"/>
    <wire from="(500,200)" to="(500,270)"/>
    <wire from="(610,140)" to="(680,140)"/>
    <wire from="(610,270)" to="(680,270)"/>
    <wire from="(680,140)" to="(680,200)"/>
    <wire from="(680,220)" to="(680,270)"/>
    <wire from="(790,200)" to="(890,200)"/>
  </circuit>
  <circuit name="MUX2">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="MUX2"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(1080,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(250,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,300)" name="Pin">
      <a name="label" val="Sel"/>
    </comp>
    <comp lib="8" loc="(507,102)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp loc="(460,310)" name="NAND1"/>
    <comp loc="(460,450)" name="NAND1"/>
    <comp loc="(630,190)" name="NAND1"/>
    <comp loc="(840,310)" name="NAND1"/>
    <wire from="(250,190)" to="(520,190)"/>
    <wire from="(250,260)" to="(350,260)"/>
    <wire from="(250,300)" to="(340,300)"/>
    <wire from="(340,300)" to="(340,370)"/>
    <wire from="(340,370)" to="(340,450)"/>
    <wire from="(340,370)" to="(350,370)"/>
    <wire from="(340,450)" to="(340,470)"/>
    <wire from="(340,450)" to="(350,450)"/>
    <wire from="(340,470)" to="(350,470)"/>
    <wire from="(350,260)" to="(350,310)"/>
    <wire from="(350,330)" to="(350,370)"/>
    <wire from="(460,310)" to="(730,310)"/>
    <wire from="(460,450)" to="(500,450)"/>
    <wire from="(500,210)" to="(500,450)"/>
    <wire from="(500,210)" to="(520,210)"/>
    <wire from="(520,190)" to="(530,190)"/>
    <wire from="(630,190)" to="(700,190)"/>
    <wire from="(700,190)" to="(700,330)"/>
    <wire from="(700,330)" to="(730,330)"/>
    <wire from="(730,310)" to="(740,310)"/>
    <wire from="(840,310)" to="(1080,310)"/>
  </circuit>
  <circuit name="MUX4">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="MUX4"/>
    <a name="circuitnamedboxfixedsize" val="false"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(1700,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="RESULT"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(250,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,290)" name="Pin">
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(250,340)" name="Pin">
      <a name="label" val="D"/>
    </comp>
    <comp lib="0" loc="(250,390)" name="Pin">
      <a name="label" val="Sel1"/>
    </comp>
    <comp lib="0" loc="(250,440)" name="Pin">
      <a name="label" val="Sel2"/>
    </comp>
    <comp lib="1" loc="(1120,820)" name="AND Gate"/>
    <comp lib="1" loc="(1140,620)" name="OR Gate"/>
    <comp lib="1" loc="(1290,740)" name="OR Gate"/>
    <comp lib="1" loc="(350,630)" name="NOT Gate"/>
    <comp lib="1" loc="(350,700)" name="NOT Gate"/>
    <comp lib="1" loc="(350,820)" name="NOT Gate"/>
    <comp lib="1" loc="(350,860)" name="NOT Gate"/>
    <comp lib="1" loc="(430,510)" name="AND Gate"/>
    <comp lib="1" loc="(430,610)" name="AND Gate"/>
    <comp lib="1" loc="(430,720)" name="AND Gate"/>
    <comp lib="1" loc="(430,840)" name="AND Gate"/>
    <comp lib="1" loc="(600,490)" name="AND Gate"/>
    <comp lib="1" loc="(750,590)" name="AND Gate"/>
    <comp lib="1" loc="(920,510)" name="OR Gate"/>
    <comp lib="1" loc="(920,700)" name="AND Gate"/>
    <comp lib="8" loc="(470,108)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <wire from="(1030,510)" to="(1030,600)"/>
    <wire from="(1030,600)" to="(1090,600)"/>
    <wire from="(1030,640)" to="(1030,700)"/>
    <wire from="(1030,640)" to="(1090,640)"/>
    <wire from="(1120,820)" to="(1190,820)"/>
    <wire from="(1140,620)" to="(1190,620)"/>
    <wire from="(1190,620)" to="(1190,720)"/>
    <wire from="(1190,720)" to="(1240,720)"/>
    <wire from="(1190,760)" to="(1190,820)"/>
    <wire from="(1190,760)" to="(1240,760)"/>
    <wire from="(1290,740)" to="(1470,740)"/>
    <wire from="(1470,310)" to="(1470,740)"/>
    <wire from="(1470,310)" to="(1700,310)"/>
    <wire from="(250,190)" to="(980,190)"/>
    <wire from="(250,240)" to="(650,240)"/>
    <wire from="(250,290)" to="(780,290)"/>
    <wire from="(250,340)" to="(520,340)"/>
    <wire from="(250,390)" to="(310,390)"/>
    <wire from="(250,440)" to="(250,530)"/>
    <wire from="(250,530)" to="(250,630)"/>
    <wire from="(250,530)" to="(380,530)"/>
    <wire from="(250,630)" to="(250,740)"/>
    <wire from="(250,630)" to="(320,630)"/>
    <wire from="(250,740)" to="(250,860)"/>
    <wire from="(250,740)" to="(380,740)"/>
    <wire from="(250,860)" to="(320,860)"/>
    <wire from="(310,390)" to="(310,490)"/>
    <wire from="(310,490)" to="(310,590)"/>
    <wire from="(310,490)" to="(380,490)"/>
    <wire from="(310,590)" to="(310,700)"/>
    <wire from="(310,590)" to="(380,590)"/>
    <wire from="(310,700)" to="(310,820)"/>
    <wire from="(310,700)" to="(320,700)"/>
    <wire from="(310,820)" to="(320,820)"/>
    <wire from="(350,630)" to="(380,630)"/>
    <wire from="(350,700)" to="(380,700)"/>
    <wire from="(350,820)" to="(380,820)"/>
    <wire from="(350,860)" to="(380,860)"/>
    <wire from="(430,510)" to="(550,510)"/>
    <wire from="(430,610)" to="(700,610)"/>
    <wire from="(430,720)" to="(870,720)"/>
    <wire from="(430,840)" to="(1070,840)"/>
    <wire from="(520,340)" to="(520,470)"/>
    <wire from="(520,470)" to="(550,470)"/>
    <wire from="(600,490)" to="(870,490)"/>
    <wire from="(650,240)" to="(650,570)"/>
    <wire from="(650,570)" to="(700,570)"/>
    <wire from="(750,590)" to="(840,590)"/>
    <wire from="(780,290)" to="(780,680)"/>
    <wire from="(780,680)" to="(870,680)"/>
    <wire from="(840,530)" to="(840,590)"/>
    <wire from="(840,530)" to="(870,530)"/>
    <wire from="(920,510)" to="(1030,510)"/>
    <wire from="(920,700)" to="(1030,700)"/>
    <wire from="(980,190)" to="(980,800)"/>
    <wire from="(980,800)" to="(1070,800)"/>
  </circuit>
</project>
