# ポートフォリオ

このリポジトリは、学部課程で取り組んだ様々なプロジェクト、実習コード、研究資料をまとめたポートフォリオです。

## 📂 フォルダ構成

---

###  DSD (Digital System Design)
Verilogを用いたデジタル論理設計の実習およびプロジェクト
- **使用言語・ツール:** Verilog HDL, Quartus Prime
- **Behavioral Modeling**  
  動作レベルモデリングの例
- **Dataflow Modeling**  
  データフロー設計の例
- **Gate-level Modeling**  
  ゲートレベル設計の例
- **etc module**  
  その他モジュール
- **Quartus LAB0 ~ LAB3**  
  Quartus Primeを使用した演習

---

###  Embedded System
ATmega128を用いた組み込みシステムの実習とプロジェクト
- **使用言語・ツール:** C言語, AVR Studio
- **lab1 ~ lab10**  
  各種周辺機器制御と応用
- **Project**  
  総合プロジェクトコード

---

###  IMC (In-Memory Computing)
メモリベースコンピューティング回路の研究および資料
- **使用言語・ツール:** SystemVerilog, Cadence Virtuoso
- **IMC**  
  CIM（Computing-In-Memory）関連回路設計
- **Python**  
  Python 行列積
- **Virtuoso**  
  Cadence Virtuoso設計データ
- **論文資料**  
  関連論文の要約
- **問題資料**
- **発表資料**

---

###  ISD (Intelligent System Design)
知能システム設計の演習
- **使用言語・ツール:** ARMアセンブリ, Keil
- **assembly code**  
  ARMアセンブリコード
- **lab1 ~ lab4**  
  ステップごとの演習例

---

##  利用方法
このリポジトリに含まれている資料は、学習用途に制限してご利用ください。 ご質問などございましたら、下記メールアドレスまでご連絡ください。

 メール: skdmlwka@gmail.com

---

##  ライセンス
本リポジトリに含まれるコードおよび資料は、非商用目的に限り自由に活用いただけます。
