module encoder(I,Y,enable);
	input enable;
	input [3:0] I;
	output reg [1:0] Y;
	always @ (*)
	begin
		if(enable)
			begin
			case(I)
			4'b1000 : Y=2'b11;
			4'b0100 : Y=2'b10;
			4'b0010 : Y=2'b01;
			4'b0001 : Y=2'b00;
			default : Y=2'b00;
			endcase
		end
		else
			begin
			Y=2'b00;
			end
	end
endmodule
