在计算机系统中，从底层元件到复杂模块的递进结构如下：

---

### **1. 晶体管**

- **类型**：
    - **BJT（双极型晶体管）**：电流控制，高增益，但功耗较大。
    - **FET（场效应晶体管）**：电压控制，分MOSFET和JFET。
        - **MOSFET**（主流）：分NMOS（高速度）和PMOS（低漏电），CMOS（互补MOS）结合两者，静态功耗极低。
- **特性**：
    - 开关功能（导通/截止）。
    - CMOS优势：低静态功耗、高噪声容限、高集成度。

---

### **2. 门电路**

- **基本门**：
    - **非门（NOT）**：输入取反。
    - **与门（AND）**：全1出1。
    - **或门（OR）**：有1出1。
- **复合门**：
    - **与非（NAND）、或非（NOR）、异或（XOR）、同或（XNOR）**。
- **特性**：
    - CMOS结构：互补对称设计，动态功耗与频率和电压平方成正比。
    - 传输门（TG）：用于信号双向传输。

---

### **3. 组合逻辑电路**

- **核心单元**：
    - **加法器**：半加器（无进位）、全加器（含进位）。
    - **多路选择器（MUX）**：从多路输入选1路输出。
    - **译码器**：二进制编码→独热码（如地址译码）。
    - **编码器**：独热码→二进制编码（如键盘扫描）。
    - **比较器**：数值大小判断（如相等、大于）。
    - **ALU**：执行算术（加减）和逻辑（与或非）运算。
- **特点**：无记忆功能，输出仅依赖当前输入。

---

### **4. 存储单元**

- **锁存器（Latch）**：电平触发（如SR锁存器），易受毛刺影响。
- **触发器（Flip-Flop）**：
    - **D触发器**：边沿触发，抗干扰强，用于寄存器。
    - **JK触发器**：可避免SR锁存器的无效状态。
- **存储器**：
    - **SRAM**：触发器构成，无需刷新，速度快，面积大（用于缓存）。
    - **DRAM**：电容存储，需刷新电路，密度高（用于内存）。
- **寄存器**：由多个D触发器组成，暂存数据或状态。

---

### **5. 时序电路**

- **核心单元**：
    - **计数器**：同步（统一时钟）或异步（级联时钟），用于分频/计时。
    - **移位寄存器**：串并转换（如UART通信）。
    - **状态寄存器**：保存有限状态机的当前状态。
- **特点**：依赖时钟同步，输出由输入和当前状态共同决定。

---

### **6. 内存电路模型**

- **电路组成**：
    - **地址译码器**：将地址转换为存储单元的行/列选择信号。
    - **存储单元矩阵**：行列交叉点的存储单元（如DRAM的电容阵列）。
    - **读写电路**：放大信号或写入数据。
- **寻址能力**：
    - 寻址空间 = \(2^n\)（n为地址线数量）。
    - 总容量 = 寻址空间 × 数据线位数（如32位地址线 + 8位数据线 → 4GB）。

---

### **7. 有限状态机（FSM）**

- **作用**：控制数字系统流程（如CPU指令执行、通信协议）。
- **类型**：
    - **摩尔型**：输出仅依赖当前状态。
    - **梅利型**：输出依赖当前状态和输入。
- **电路特点**：
    - 状态寄存器保存当前状态。
    - 组合逻辑生成下一状态和输出。
    - 时钟同步确保状态按节拍更新。

---

### **8. 时钟系统**

- **特点**：
    - 全局同步信号，频率决定系统速度。
    - 占空比（高/低电平时间比例）影响稳定性。
- **与FSM的关系**：状态转换发生在时钟边沿（上升沿或下降沿）。
- **与CPU的关系**：
    - 协调流水线各阶段（取指、译码、执行等）。
    - 超频提升性能，但可能引发时序违例（如setup/hold时间冲突）。

---

### **递进总结**

1. **晶体管** → 门电路（逻辑功能）。
2. **门电路** → 组合逻辑电路（无状态计算）。
3. **组合逻辑 + 存储单元** → 时序电路（状态保持）。
4. **时序电路 + 内存模型** → 复杂系统（CPU、FSM）。
5. **时钟** → 全局同步，确保时序正确性。

此结构体现了计算机系统自底向上的设计思想，每一层依赖前一层的基础功能实现更复杂的操作。