TimeQuest Timing Analyzer report for nios_test
Fri Oct 23 18:23:39 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'clk'
 34. Fast Model Hold: 'clk'
 35. Fast Model Recovery: 'clk'
 36. Fast Model Removal: 'clk'
 37. Fast Model Minimum Pulse Width: 'clk'
 38. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Propagation Delay
 44. Minimum Propagation Delay
 45. Output Enable Times
 46. Minimum Output Enable Times
 47. Output Disable Times
 48. Minimum Output Disable Times
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Progagation Delay
 55. Minimum Progagation Delay
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; nios_test                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; nios_test.sdc ; OK     ; Fri Oct 23 18:23:38 2020 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clk                 ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 106.85 MHz ; 106.85 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 10.641 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 15.976 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.055 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; 7.500  ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.641 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                      ; clk          ; clk         ; 20.000       ; -0.020     ; 9.375      ;
; 10.775 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                      ; clk          ; clk         ; 20.000       ; -0.020     ; 9.241      ;
; 10.897 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                     ; clk          ; clk         ; 20.000       ; -0.020     ; 9.119      ;
; 10.904 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[8]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                      ; clk          ; clk         ; 20.000       ; -0.020     ; 9.112      ;
; 11.031 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                     ; clk          ; clk         ; 20.000       ; -0.020     ; 8.985      ;
; 11.126 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                      ; clk          ; clk         ; 20.000       ; -0.021     ; 8.889      ;
; 11.160 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[8]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                     ; clk          ; clk         ; 20.000       ; -0.020     ; 8.856      ;
; 11.207 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[13]                                                                                 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                      ; clk          ; clk         ; 20.000       ; -0.021     ; 8.808      ;
; 11.254 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.041      ; 8.752      ;
; 11.297 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a28~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.004      ; 8.672      ;
; 11.297 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[15]                                                                                 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                      ; clk          ; clk         ; 20.000       ; -0.021     ; 8.718      ;
; 11.302 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a3~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.014      ; 8.677      ;
; 11.348 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a26~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.042      ; 8.659      ;
; 11.376 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a60~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.014      ; 8.603      ;
; 11.382 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                     ; clk          ; clk         ; 20.000       ; -0.021     ; 8.633      ;
; 11.388 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.041      ; 8.618      ;
; 11.396 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a36~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.022      ; 8.591      ;
; 11.413 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a58~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.029      ; 8.581      ;
; 11.421 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[14]                                                                                 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                      ; clk          ; clk         ; 20.000       ; -0.021     ; 8.594      ;
; 11.431 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a28~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.004      ; 8.538      ;
; 11.436 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a3~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.014      ; 8.543      ;
; 11.463 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[13]                                                                                 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                     ; clk          ; clk         ; 20.000       ; -0.021     ; 8.552      ;
; 11.468 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.040      ; 8.537      ;
; 11.469 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|W_valid                                                                                   ; clk          ; clk         ; 20.000       ; -0.049     ; 8.518      ;
; 11.473 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|E_valid                                                                                   ; clk          ; clk         ; 20.000       ; -0.049     ; 8.514      ;
; 11.482 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a26~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.042      ; 8.525      ;
; 11.510 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a60~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.014      ; 8.469      ;
; 11.511 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a28~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.003      ; 8.457      ;
; 11.516 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a3~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.013      ; 8.462      ;
; 11.517 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[8]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.041      ; 8.489      ;
; 11.525 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a61~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.035      ; 8.475      ;
; 11.530 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a36~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.022      ; 8.457      ;
; 11.536 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[9]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                      ; clk          ; clk         ; 20.000       ; 0.012      ; 8.512      ;
; 11.540 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|end_begintransfer                                  ; clk          ; clk         ; 20.000       ; -0.020     ; 8.476      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a58~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.029      ; 8.447      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.547 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                                                       ; clk          ; clk         ; 20.000       ; -0.033     ; 8.456      ;
; 11.549 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[13]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.040      ; 8.456      ;
; 11.553 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[15]                                                                                 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                     ; clk          ; clk         ; 20.000       ; -0.021     ; 8.462      ;
; 11.560 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[8]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a28~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.004      ; 8.409      ;
; 11.562 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a26~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.041      ; 8.444      ;
; 11.565 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[8]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a3~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.014      ; 8.414      ;
; 11.574 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.054      ; 8.445      ;
; 11.590 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a60~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.013      ; 8.388      ;
; 11.592 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[13]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a28~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.003      ; 8.376      ;
; 11.597 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[13]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a3~porta_we_reg  ; clk          ; clk         ; 20.000       ; 0.013      ; 8.381      ;
; 11.603 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|W_valid                                                                                   ; clk          ; clk         ; 20.000       ; -0.049     ; 8.384      ;
; 11.607 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[6]                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|E_valid                                                                                   ; clk          ; clk         ; 20.000       ; -0.049     ; 8.380      ;
; 11.610 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a36~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.021      ; 8.376      ;
; 11.611 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[8]                                                                                  ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a26~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.042      ; 8.396      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.621 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.042     ; 8.373      ;
; 11.627 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a58~porta_we_reg ; clk          ; clk         ; 20.000       ; 0.028      ; 8.366      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.636 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                                                       ; clk          ; clk         ; 20.000       ; -0.026     ; 8.374      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
; 11.637 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                                                       ; clk          ; clk         ; 20.000       ; -0.035     ; 8.364      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|jtag_rd                                                                                                                                                                      ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|jtag_rd                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetlatch                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetlatch                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                                                                                              ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_ienable[7]                                                                                                                                                       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_ienable[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                      ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                      ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                   ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                               ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                               ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                                  ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                                  ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                                                                                                                                                                                                                               ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                  ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                  ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                                                                                                                                                                                                                              ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                              ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                          ; nios:u0|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_merlin_master_translator:nios2_qsys_instruction_master_translator|read_accepted                                                                                                                                                                                                                                        ; nios:u0|altera_merlin_master_translator:nios2_qsys_instruction_master_translator|read_accepted                                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_align_cycle[0]                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_align_cycle[1]                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[7]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[7]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[15]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[15]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[16]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[16]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[14]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[14]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[13]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[13]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[12]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[12]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[11]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[11]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[10]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[10]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[9]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[9]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[8]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[8]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[6]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[6]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[5]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[5]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[4]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[4]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[3]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[3]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[2]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[2]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_ready                                                                                                                                                          ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_ready                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[1]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[1]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|MonDReg[15]                                                                                                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|MonDReg[15]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                           ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|read                                                                                                                                                                                                                                       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|read                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                                                                 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|write                                                                                                                                                                                                                                      ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|write                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_error                                                                                                                                                          ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_error                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|jtag_ram_rd                                                                                                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|jtag_ram_rd                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|break_on_reset                                                                                                                                                         ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|break_on_reset                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|jtag_break                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|jtag_break                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_pending                                                                                                                                                                                                                                                                                     ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_pending                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|wait_for_one_post_bret_inst                                                                                                                                                                                                                                                                        ; nios:u0|nios_nios2_qsys:nios2_qsys|wait_for_one_post_bret_inst                                                                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                                                                     ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                         ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                                                                                                          ; nios:u0|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                                    ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                                    ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                   ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                   ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_aligning_data                                                                                                                                                                                                                                                                                ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_aligning_data                                                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_waiting_for_data                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_waiting_for_data                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_test_bench:the_nios_nios2_qsys_test_bench|d_write                                                                                                                                                                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_test_bench:the_nios_nios2_qsys_test_bench|d_write                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio:pio|data_out[0]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[0]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.513 ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                  ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.513 ; sync[2]                                                                                                                                                                                                                                                                                                                               ; sync[3]                                                                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.515 ; sync[1]                                                                                                                                                                                                                                                                                                                               ; sync[2]                                                                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.781      ;
; 0.517 ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[30]                                                                                                                                                                                                                                    ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[30]                                                                                                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.519 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                             ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst_chain[1]                                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.522 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|sync2_uir                                                    ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|jxuir             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[8]                                                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[9]                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                  ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_break                                                                                                                                                                                                                                                                                       ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|jdo[12]                                                      ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_break:the_nios_nios2_qsys_nios2_oci_break|break_readreg[12]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                                             ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_error                                                                                                                                                          ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|readdata[0]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|readdata[3]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[20]                                                                                                                                                                                                                                                                                    ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|writedata[20]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|sync2_udr         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; nios:u0|nios_nios2_qsys:nios2_qsys|R_valid                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys:nios2_qsys|E_alu_sub                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|break_on_reset                                                                                                                                                         ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|jtag_break                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst_dly                                                                                                                                                                                                                                                                     ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[16]                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[17]                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[5]                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|address[5]                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[4]                                                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[3]                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_ready                                                                                                                                                          ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|readdata[1]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[4]                                                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[5]                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; nios:u0|nios_nios2_qsys:nios2_qsys|R_valid                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys:nios2_qsys|E_invert_arith_src_msb                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                               ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_status_reg_pie                                                                                                                                                                                                                                                                                   ; nios:u0|nios_nios2_qsys:nios2_qsys|W_estatus_reg                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_status_reg_pie                                                                                                                                                                                                                                                                                   ; nios:u0|nios_nios2_qsys:nios2_qsys|W_bstatus_reg                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                               ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[6]                                                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[7]                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[4]                                                                                                                                                                                                                                                                                     ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|writedata[4]                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                    ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; nios:u0|nios_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|D_valid                                                                                                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.041     ; 4.019      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                    ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                        ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][74]                                                        ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.010     ; 4.050      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|R_src2_use_imm                                                                                                                               ; clk          ; clk         ; 20.000       ; -0.005     ; 4.055      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[6]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 4.025      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[4]                                                                                                                                      ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_ienable[7] ; clk          ; clk         ; 20.000       ; -0.031     ; 4.029      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[16]                                                                              ; clk          ; clk         ; 20.000       ; -0.007     ; 4.053      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_byteenable[2]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.034     ; 4.026      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[5]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.011     ; 4.049      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[9]                                                                               ; clk          ; clk         ; 20.000       ; -0.009     ; 4.051      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.010     ; 4.050      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.011     ; 4.049      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[2]                                                                                                                                      ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_shift_rot_right                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.015     ; 4.045      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[5]                                                                                                                        ; clk          ; clk         ; 20.000       ; -0.035     ; 4.025      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                      ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[7]                                                                               ; clk          ; clk         ; 20.000       ; -0.001     ; 4.059      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|R_logic_op[0]                                                                                                                                ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[3]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.001     ; 4.059      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.010     ; 4.050      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[28]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.010     ; 4.050      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.021      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[8]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[9]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[10]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.011     ; 4.049      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[17]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.011     ; 4.049      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[19]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.010     ; 4.050      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[18]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.022     ; 4.038      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[18]                                                                              ; clk          ; clk         ; 20.000       ; -0.012     ; 4.048      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.012     ; 4.048      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[12]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.005     ; 4.055      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[20]                                                                              ; clk          ; clk         ; 20.000       ; -0.015     ; 4.045      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[20]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.011     ; 4.049      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[20]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.015     ; 4.045      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[14]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[12]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.044     ; 4.016      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[21]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.011     ; 4.049      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[21]                                                                              ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[15]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[13]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.044     ; 4.016      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[15]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[14]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[13]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[12]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[11]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[11]                                                                                                                             ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[14]                                                                                                                             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.059      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[15]                                                                                                                             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.059      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_unsigned_lo_imm16                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.006     ; 4.054      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[16]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                                                             ; clk          ; clk         ; 20.000       ; -0.001     ; 4.059      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[5]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.003     ; 4.057      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|read_latency_shift_reg[0]                                                                                              ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                             ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                             ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                          ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                            ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                            ; clk          ; clk         ; 20.000       ; 0.001      ; 4.061      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                                                                         ; clk          ; clk         ; 20.000       ; -0.022     ; 4.038      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|read_latency_shift_reg[0]                                                                             ; clk          ; clk         ; 20.000       ; -0.006     ; 4.054      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                            ; clk          ; clk         ; 20.000       ; -0.006     ; 4.054      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                            ; clk          ; clk         ; 20.000       ; -0.006     ; 4.054      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[0]                                                                               ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[1]                                                                               ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[2]                                                                               ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[3]                                                                               ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[4]                                                                               ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[5]                                                                               ; clk          ; clk         ; 20.000       ; -0.030     ; 4.030      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|end_begintransfer                                                                                     ; clk          ; clk         ; 20.000       ; -0.022     ; 4.038      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                                                                        ; clk          ; clk         ; 20.000       ; -0.022     ; 4.038      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[19]                                                                              ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[19]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.004     ; 4.056      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[13]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.005     ; 4.055      ;
; 15.976 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[14]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.044     ; 4.016      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                   ; To Node                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.055 ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                       ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                            ; clk          ; clk         ; 0.000        ; 0.039      ; 2.360      ;
; 2.055 ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                       ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                            ; clk          ; clk         ; 0.000        ; 0.039      ; 2.360      ;
; 2.055 ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                       ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 2.360      ;
; 2.180 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetrequest ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                            ; clk          ; clk         ; 0.000        ; 0.039      ; 2.485      ;
; 2.180 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetrequest ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                            ; clk          ; clk         ; 0.000        ; 0.039      ; 2.485      ;
; 2.180 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetrequest ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 2.485      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.041     ; 4.019      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                    ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                        ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][74]                                                        ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 4.050      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|R_src2_use_imm                                                                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 4.055      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[6]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.035     ; 4.025      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[4]                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_ienable[7] ; clk          ; clk         ; 0.000        ; -0.031     ; 4.029      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[16]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 4.053      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_byteenable[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.034     ; 4.026      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[5]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.011     ; 4.049      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.009     ; 4.051      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 4.050      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.011     ; 4.049      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[2]                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_shift_rot_right                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.015     ; 4.045      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[5]                                                                                                                        ; clk          ; clk         ; 0.000        ; -0.035     ; 4.025      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 4.059      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|R_logic_op[0]                                                                                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 4.059      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 4.050      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[28]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 4.050      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.039     ; 4.021      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[8]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[9]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[10]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.011     ; 4.049      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[17]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 4.049      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[19]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 4.050      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[18]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 4.038      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 4.048      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.012     ; 4.048      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[12]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 4.055      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 4.045      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[20]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 4.049      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[20]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.015     ; 4.045      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[14]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[12]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.044     ; 4.016      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[21]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 4.049      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[15]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[13]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.044     ; 4.016      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[15]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[14]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[13]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[12]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[11]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[11]                                                                                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[14]                                                                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 4.059      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[15]                                                                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 4.059      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_unsigned_lo_imm16                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.006     ; 4.054      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[16]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 4.056      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                                                             ; clk          ; clk         ; 0.000        ; -0.001     ; 4.059      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 4.057      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|read_latency_shift_reg[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 4.061      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                                                                         ; clk          ; clk         ; 0.000        ; -0.022     ; 4.038      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|read_latency_shift_reg[0]                                                                             ; clk          ; clk         ; 0.000        ; -0.006     ; 4.054      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 4.054      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 4.054      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
; 3.794 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.030     ; 4.030      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg13 ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_IN      ; clk        ; 3.483 ; 3.483 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.534 ; 4.534 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO_IN      ; clk        ; -3.253 ; -3.253 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; -3.549 ; -3.549 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; -4.211 ; -4.211 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; -3.885 ; -3.885 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; -3.549 ; -3.549 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; -4.401 ; -4.401 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; -4.304 ; -4.304 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; -4.201 ; -4.201 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; -3.892 ; -3.892 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; -4.675 ; -4.675 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CLOCK_OUT    ; clk        ; 5.670  ; 5.670  ; Rise       ; clk             ;
; GPIO_OUT     ; clk        ; 6.770  ; 6.770  ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 7.258  ; 7.258  ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 7.745  ; 7.745  ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 7.792  ; 7.792  ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 7.337  ; 7.337  ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 7.749  ; 7.749  ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 13.233 ; 13.233 ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
; LCD_RW       ; clk        ; 9.075  ; 9.075  ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 11.146 ; 11.146 ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 10.869 ; 10.869 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 11.146 ; 11.146 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 8.530  ; 8.530  ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 8.517  ; 8.517  ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 10.288 ; 10.288 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 8.901  ; 8.901  ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 9.157  ; 9.157  ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 8.605  ; 8.605  ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 8.705  ; 8.705  ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 8.745  ; 8.745  ; Rise       ; clk             ;
; CLOCK_OUT    ; clk        ; 5.670  ; 5.670  ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CLOCK_OUT    ; clk        ; 5.670  ; 5.670  ; Rise       ; clk             ;
; GPIO_OUT     ; clk        ; 6.357  ; 6.357  ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 7.258  ; 7.258  ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 7.258  ; 7.258  ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 7.745  ; 7.745  ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 7.792  ; 7.792  ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 7.337  ; 7.337  ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 7.749  ; 7.749  ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 7.786  ; 7.786  ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
; LCD_RW       ; clk        ; 9.075  ; 9.075  ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 10.869 ; 10.869 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 11.146 ; 11.146 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 8.530  ; 8.530  ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 8.517  ; 8.517  ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 10.288 ; 10.288 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 8.901  ; 8.901  ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 9.157  ; 9.157  ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 8.605  ; 8.605  ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 8.705  ; 8.705  ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 8.745  ; 8.745  ; Rise       ; clk             ;
; CLOCK_OUT    ; clk        ; 5.670  ; 5.670  ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LCD_ON      ; 6.107 ;       ;       ; 6.107 ;
; SW[1]      ; LCD_BLON    ; 6.124 ;       ;       ; 6.124 ;
; SW[2]      ; GPIO_OUT    ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; SW[2]      ; LEDR[17]    ; 5.727 ;       ;       ; 5.727 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LCD_ON      ; 6.107 ;       ;       ; 6.107 ;
; SW[1]      ; LCD_BLON    ; 6.124 ;       ;       ; 6.124 ;
; SW[2]      ; GPIO_OUT    ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; SW[2]      ; LEDR[17]    ; 5.727 ;       ;       ; 5.727 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; LCD_DATA[*]  ; clk        ; 8.554 ;      ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 9.037 ;      ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 9.037 ;      ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 9.033 ;      ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 9.033 ;      ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 9.013 ;      ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 9.023 ;      ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 9.033 ;      ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 8.554 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; LCD_DATA[*]  ; clk        ; 8.554 ;      ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 9.037 ;      ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 9.037 ;      ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 9.033 ;      ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 9.033 ;      ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 9.013 ;      ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 9.023 ;      ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 9.033 ;      ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 8.554 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LCD_DATA[*]  ; clk        ; 8.554     ;           ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 9.037     ;           ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 9.037     ;           ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 9.033     ;           ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 9.033     ;           ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 9.013     ;           ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 9.023     ;           ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 9.033     ;           ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 8.554     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LCD_DATA[*]  ; clk        ; 8.554     ;           ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 9.037     ;           ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 9.037     ;           ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 9.033     ;           ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 9.033     ;           ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 9.013     ;           ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 9.023     ;           ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 9.033     ;           ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 8.554     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 15.552 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 17.730 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.064 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; 7.500  ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                           ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.552 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a20~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[4]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.438      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.595 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a23~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.395      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.615 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a55~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte2_data[7]                                  ; clk          ; clk         ; 20.000       ; -0.048     ; 4.369      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.627 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a11~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.371      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_we_reg         ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg0   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg1   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg2   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg3   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg4   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg5   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg6   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg7   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg8   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg9   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg10  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.641 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a8~porta_address_reg11  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.060     ; 4.331      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.681 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a43~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[3]                                  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.317      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_we_reg        ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg0  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg1  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg2  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg3  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg4  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg5  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg6  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg7  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg8  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg9  ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg10 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.709 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a40~porta_address_reg11 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte1_data[0]                                  ; clk          ; clk         ; 20.000       ; -0.057     ; 4.266      ;
; 15.719 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[7]                                                                                  ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted ; clk          ; clk         ; 20.000       ; -0.019     ; 4.294      ;
; 15.729 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_we_reg         ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte0_data[6]                                  ; clk          ; clk         ; 20.000       ; -0.047     ; 4.256      ;
; 15.729 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_address_reg0   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte0_data[6]                                  ; clk          ; clk         ; 20.000       ; -0.047     ; 4.256      ;
; 15.729 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_address_reg1   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte0_data[6]                                  ; clk          ; clk         ; 20.000       ; -0.047     ; 4.256      ;
; 15.729 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_address_reg2   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte0_data[6]                                  ; clk          ; clk         ; 20.000       ; -0.047     ; 4.256      ;
; 15.729 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_address_reg3   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte0_data[6]                                  ; clk          ; clk         ; 20.000       ; -0.047     ; 4.256      ;
; 15.729 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_address_reg4   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte0_data[6]                                  ; clk          ; clk         ; 20.000       ; -0.047     ; 4.256      ;
; 15.729 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_address_reg5   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte0_data[6]                                  ; clk          ; clk         ; 20.000       ; -0.047     ; 4.256      ;
; 15.729 ; nios:u0|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_7rg1:auto_generated|ram_block1a6~porta_address_reg6   ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_byte0_data[6]                                  ; clk          ; clk         ; 20.000       ; -0.047     ; 4.256      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|jtag_rd                                                                                                                                                                      ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|jtag_rd                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetlatch                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetlatch                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                                                                                              ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_ienable[7]                                                                                                                                                       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_ienable[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                                      ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                      ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                   ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                               ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                               ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                                  ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                                                                  ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                                                                                                                                                                                                                               ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                  ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                  ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                                                                                                                                                                                                                              ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                              ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                          ; nios:u0|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_merlin_master_translator:nios2_qsys_instruction_master_translator|read_accepted                                                                                                                                                                                                                                        ; nios:u0|altera_merlin_master_translator:nios2_qsys_instruction_master_translator|read_accepted                                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_align_cycle[0]                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_align_cycle[1]                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[7]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[7]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[15]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[15]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[16]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[16]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[14]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[14]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[13]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[13]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[12]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[12]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[11]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[11]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[10]                                                                                                                                                                                                                                                                                                     ; nios:u0|nios_pio:pio|data_out[10]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[9]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[9]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[8]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[8]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[6]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[6]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[5]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[5]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[4]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[4]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[3]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[3]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[2]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[2]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_ready                                                                                                                                                          ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_ready                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[1]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[1]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|MonDReg[15]                                                                                                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|MonDReg[15]                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                           ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|read                                                                                                                                                                                                                                       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|read                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                                                                 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|write                                                                                                                                                                                                                                      ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|write                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_error                                                                                                                                                          ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_error                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|jtag_ram_rd                                                                                                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|jtag_ram_rd                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|break_on_reset                                                                                                                                                         ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|break_on_reset                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|jtag_break                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|jtag_break                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_pending                                                                                                                                                                                                                                                                                     ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_pending                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|wait_for_one_post_bret_inst                                                                                                                                                                                                                                                                        ; nios:u0|nios_nios2_qsys:nios2_qsys|wait_for_one_post_bret_inst                                                                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                                                                     ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                         ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                                                                                                          ; nios:u0|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                                    ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                                    ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                   ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                   ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                                                                ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][55]                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                                                ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_aligning_data                                                                                                                                                                                                                                                                                ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_aligning_data                                                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_waiting_for_data                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|av_ld_waiting_for_data                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_test_bench:the_nios_nios2_qsys_test_bench|d_write                                                                                                                                                                                                                                  ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_test_bench:the_nios_nios2_qsys_test_bench|d_write                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio:pio|data_out[0]                                                                                                                                                                                                                                                                                                      ; nios:u0|nios_pio:pio|data_out[0]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                  ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sync[1]                                                                                                                                                                                                                                                                                                                               ; sync[2]                                                                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sync[2]                                                                                                                                                                                                                                                                                                                               ; sync[3]                                                                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[30]                                                                                                                                                                                                                                    ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[30]                                                                                                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[8]                                                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[9]                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|jdo[12]                                                      ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_break:the_nios_nios2_qsys_nios2_oci_break|break_readreg[12]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                             ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst_chain[1]                                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_break                                                                                                                                                                                                                                                                                       ; nios:u0|nios_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|sync2_uir                                                    ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|jxuir             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[16]                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[17]                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|readdata[3]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; nios:u0|nios_nios2_qsys:nios2_qsys|R_valid                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys:nios2_qsys|E_alu_sub                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_error                                                                                                                                                          ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|readdata[0]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[5]                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|address[5]                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                  ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[4]                                                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[3]                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[20]                                                                                                                                                                                                                                                                                    ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|writedata[20]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|break_on_reset                                                                                                                                                         ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|jtag_break                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst_dly                                                                                                                                                                                                                                                                     ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[4]                                                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[5]                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_jtag_debug_module_wrapper:the_nios_nios2_qsys_jtag_debug_module_wrapper|nios_nios2_qsys_jtag_debug_module_sysclk:the_nios_nios2_qsys_jtag_debug_module_sysclk|sync2_udr         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                                             ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; nios:u0|nios_nios2_qsys:nios2_qsys|R_valid                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys:nios2_qsys|E_invert_arith_src_msb                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[6]                                                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[7]                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|monitor_ready                                                                                                                                                          ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|readdata[1]                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_status_reg_pie                                                                                                                                                                                                                                                                                   ; nios:u0|nios_nios2_qsys:nios2_qsys|W_estatus_reg                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; nios:u0|nios_nios2_qsys:nios2_qsys|W_status_reg_pie                                                                                                                                                                                                                                                                                   ; nios:u0|nios_nios2_qsys:nios2_qsys|W_bstatus_reg                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                    ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][55]                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[4]                                                                                                                                                                                                                                                                                     ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|writedata[4]                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                               ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                               ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; nios:u0|nios_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys:nios2_qsys|D_valid                                                                                                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.036     ; 2.266      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                    ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                        ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][74]                                                        ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|R_src2_use_imm                                                                                                                               ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[6]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.030     ; 2.272      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[4]                                                                                                                                      ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_ienable[7] ; clk          ; clk         ; 20.000       ; -0.029     ; 2.273      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[16]                                                                              ; clk          ; clk         ; 20.000       ; -0.008     ; 2.294      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_byteenable[2]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.029     ; 2.273      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[5]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[9]                                                                               ; clk          ; clk         ; 20.000       ; -0.009     ; 2.293      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[2]                                                                                                                                      ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_shift_rot_right                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.015     ; 2.287      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[5]                                                                                                                        ; clk          ; clk         ; 20.000       ; -0.030     ; 2.272      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                      ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[7]                                                                               ; clk          ; clk         ; 20.000       ; -0.001     ; 2.301      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|R_logic_op[0]                                                                                                                                ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[3]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.002     ; 2.300      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[28]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.034     ; 2.268      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[8]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[9]                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[10]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.011     ; 2.291      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[17]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.011     ; 2.291      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[19]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[18]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.022     ; 2.280      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[18]                                                                              ; clk          ; clk         ; 20.000       ; -0.012     ; 2.290      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.012     ; 2.290      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[12]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[20]                                                                              ; clk          ; clk         ; 20.000       ; -0.015     ; 2.287      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[20]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[20]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.015     ; 2.287      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[14]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[12]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.263      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[21]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.010     ; 2.292      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[21]                                                                              ; clk          ; clk         ; 20.000       ; -0.005     ; 2.297      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.005     ; 2.297      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[15]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[13]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.263      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[15]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[14]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[13]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[12]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[11]                                                                                                                       ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[11]                                                                                                                             ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[14]                                                                                                                             ; clk          ; clk         ; 20.000       ; -0.002     ; 2.300      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[15]                                                                                                                             ; clk          ; clk         ; 20.000       ; -0.002     ; 2.300      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_unsigned_lo_imm16                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.006     ; 2.296      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[16]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                                                             ; clk          ; clk         ; 20.000       ; -0.002     ; 2.300      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[5]                                                                                                                              ; clk          ; clk         ; 20.000       ; -0.003     ; 2.299      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|read_latency_shift_reg[0]                                                                                              ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                          ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                         ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                         ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                            ; clk          ; clk         ; 20.000       ; 0.000      ; 2.302      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                                                                         ; clk          ; clk         ; 20.000       ; -0.021     ; 2.281      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|read_latency_shift_reg[0]                                                                             ; clk          ; clk         ; 20.000       ; -0.006     ; 2.296      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                            ; clk          ; clk         ; 20.000       ; -0.006     ; 2.296      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                            ; clk          ; clk         ; 20.000       ; -0.006     ; 2.296      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[0]                                                                               ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[1]                                                                               ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[2]                                                                               ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[3]                                                                               ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[4]                                                                               ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[5]                                                                               ; clk          ; clk         ; 20.000       ; -0.028     ; 2.274      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|end_begintransfer                                                                                     ; clk          ; clk         ; 20.000       ; -0.021     ; 2.281      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|write_accepted                                                                                        ; clk          ; clk         ; 20.000       ; -0.021     ; 2.281      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[19]                                                                              ; clk          ; clk         ; 20.000       ; -0.005     ; 2.297      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[19]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.005     ; 2.297      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[13]                                                                                                                                   ; clk          ; clk         ; 20.000       ; -0.004     ; 2.298      ;
; 17.730 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[14]                                                                                                                                     ; clk          ; clk         ; 20.000       ; -0.039     ; 2.263      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                   ; To Node                                                                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.064 ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                       ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.253      ;
; 1.064 ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                       ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.253      ;
; 1.064 ; nios:u0|altera_reset_controller:reset_controller_0|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                       ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 1.253      ;
; 1.086 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetrequest ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.275      ;
; 1.086 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetrequest ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 1.275      ;
; 1.086 ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_oci_debug:the_nios_nios2_qsys_nios2_oci_debug|resetrequest ; nios:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 1.275      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_cmd_xbar_mux:cmd_xbar_mux|packet_in_progress                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.036     ; 2.266      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                    ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][74]                                                        ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][74]                                                        ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|R_src2_use_imm                                                                                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[6]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.030     ; 2.272      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[4]                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_avalon_reg:the_nios_nios2_qsys_nios2_avalon_reg|oci_ienable[7] ; clk          ; clk         ; 0.000        ; -0.029     ; 2.273      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[16]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 2.294      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_byteenable[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.029     ; 2.273      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[5]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.009     ; 2.293      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[2]                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_shift_rot_right                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.015     ; 2.287      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[5]                                                                                                                        ; clk          ; clk         ; 0.000        ; -0.030     ; 2.272      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 2.301      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|R_logic_op[0]                                                                                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 2.300      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[28]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.034     ; 2.268      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[8]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[9]                                                                                                                                    ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[10]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.011     ; 2.291      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[17]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 2.291      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[19]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[18]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 2.280      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.012     ; 2.290      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.012     ; 2.290      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[12]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 2.287      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[20]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[20]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.015     ; 2.287      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[14]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[12]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.039     ; 2.263      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|d_writedata[21]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 2.292      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|av_readdata_pre[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 2.297      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.005     ; 2.297      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[15]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|F_pc[13]                                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.039     ; 2.263      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[15]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[14]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[13]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[12]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_shift_rot_result[11]                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[11]                                                                                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[14]                                                                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 2.300      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[15]                                                                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 2.300      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|R_ctrl_unsigned_lo_imm16                                                                                                                     ; clk          ; clk         ; 0.000        ; -0.006     ; 2.296      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|E_src2[16]                                                                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.298      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[16]                                                                                                                             ; clk          ; clk         ; 0.000        ; -0.002     ; 2.300      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|nios_nios2_qsys:nios2_qsys|W_alu_result[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 2.299      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[0]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|wait_latency_counter[1]                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:pio_s1_translator|read_latency_shift_reg[0]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:pio_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_master_translator:nios2_qsys_data_master_translator|read_accepted                                                                                         ; clk          ; clk         ; 0.000        ; -0.021     ; 2.281      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|read_latency_shift_reg[0]                                                                             ; clk          ; clk         ; 0.000        ; -0.006     ; 2.296      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.296      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_avalon_sc_fifo:lcd_16207_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.296      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
; 2.150 ; nios:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                               ; nios:u0|altera_merlin_slave_translator:lcd_16207_control_slave_translator|wait_latency_counter[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.028     ; 2.274      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys:nios2_qsys|nios_nios2_qsys_nios2_oci:the_nios_nios2_qsys_nios2_oci|nios_nios2_qsys_nios2_ocimem:the_nios_nios2_qsys_nios2_ocimem|nios_nios2_qsys_ociram_sp_ram_module:nios_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uq71:auto_generated|ram_block1a16~porta_datain_reg13 ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_IN      ; clk        ; 1.916 ; 1.916 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 2.695 ; 2.695 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 2.415 ; 2.415 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 2.277 ; 2.277 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 2.106 ; 2.106 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 2.497 ; 2.497 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 2.468 ; 2.468 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 2.373 ; 2.373 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 2.264 ; 2.264 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 2.695 ; 2.695 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO_IN      ; clk        ; -1.796 ; -1.796 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; -2.295 ; -2.295 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; -2.157 ; -2.157 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; -2.377 ; -2.377 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; -2.348 ; -2.348 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; -2.253 ; -2.253 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; -2.144 ; -2.144 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; -2.575 ; -2.575 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CLOCK_OUT    ; clk        ; 3.048 ; 3.048 ; Rise       ; clk             ;
; GPIO_OUT     ; clk        ; 3.777 ; 3.777 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 6.740 ; 6.740 ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 4.672 ; 4.672 ; Rise       ; clk             ;
; LCD_RW       ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 6.048 ; 6.048 ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 5.964 ; 5.964 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 5.214 ; 5.214 ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 6.048 ; 6.048 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 5.479 ; 5.479 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 4.969 ; 4.969 ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
; CLOCK_OUT    ; clk        ; 3.048 ; 3.048 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CLOCK_OUT    ; clk        ; 3.048 ; 3.048 ; Rise       ; clk             ;
; GPIO_OUT     ; clk        ; 3.623 ; 3.623 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 4.672 ; 4.672 ; Rise       ; clk             ;
; LCD_RW       ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 5.964 ; 5.964 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 5.214 ; 5.214 ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 6.048 ; 6.048 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 5.479 ; 5.479 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 4.969 ; 4.969 ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
; CLOCK_OUT    ; clk        ; 3.048 ; 3.048 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LCD_ON      ; 3.281 ;       ;       ; 3.281 ;
; SW[1]      ; LCD_BLON    ; 3.284 ;       ;       ; 3.284 ;
; SW[2]      ; GPIO_OUT    ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[2]      ; LEDR[17]    ; 3.129 ;       ;       ; 3.129 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LCD_ON      ; 3.281 ;       ;       ; 3.281 ;
; SW[1]      ; LCD_BLON    ; 3.284 ;       ;       ; 3.284 ;
; SW[2]      ; GPIO_OUT    ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[2]      ; LEDR[17]    ; 3.129 ;       ;       ; 3.129 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; LCD_DATA[*]  ; clk        ; 4.601 ;      ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.810 ;      ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.810 ;      ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 4.808 ;      ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.808 ;      ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.788 ;      ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.798 ;      ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.808 ;      ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.601 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; LCD_DATA[*]  ; clk        ; 4.601 ;      ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.810 ;      ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.810 ;      ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 4.808 ;      ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.808 ;      ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.788 ;      ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.798 ;      ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.808 ;      ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.601 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LCD_DATA[*]  ; clk        ; 4.601     ;           ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.810     ;           ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.810     ;           ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 4.808     ;           ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.808     ;           ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.788     ;           ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.798     ;           ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.808     ;           ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.601     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; LCD_DATA[*]  ; clk        ; 4.601     ;           ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.810     ;           ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.810     ;           ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 4.808     ;           ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.808     ;           ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.788     ;           ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.798     ;           ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.808     ;           ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.601     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 10.641 ; 0.215 ; 15.976   ; 1.064   ; 7.500               ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clk                 ; 10.641 ; 0.215 ; 15.976   ; 1.064   ; 7.500               ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO_IN      ; clk        ; 3.483 ; 3.483 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.115 ; 4.115 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.534 ; 4.534 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.905 ; 4.905 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO_IN      ; clk        ; -1.796 ; -1.796 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; -2.295 ; -2.295 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; -2.157 ; -2.157 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; -1.986 ; -1.986 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; -2.377 ; -2.377 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; -2.348 ; -2.348 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; -2.253 ; -2.253 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; -2.144 ; -2.144 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; -2.575 ; -2.575 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; CLOCK_OUT    ; clk        ; 5.670  ; 5.670  ; Rise       ; clk             ;
; GPIO_OUT     ; clk        ; 6.770  ; 6.770  ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 7.258  ; 7.258  ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 7.745  ; 7.745  ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 7.792  ; 7.792  ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 7.337  ; 7.337  ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 7.770  ; 7.770  ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 7.895  ; 7.895  ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 7.749  ; 7.749  ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 13.233 ; 13.233 ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 8.642  ; 8.642  ; Rise       ; clk             ;
; LCD_RW       ; clk        ; 9.075  ; 9.075  ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 11.146 ; 11.146 ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 10.869 ; 10.869 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 11.146 ; 11.146 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 8.530  ; 8.530  ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 8.517  ; 8.517  ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 9.571  ; 9.571  ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 10.288 ; 10.288 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 8.901  ; 8.901  ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 8.933  ; 8.933  ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 9.157  ; 9.157  ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 8.605  ; 8.605  ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 8.114  ; 8.114  ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 8.705  ; 8.705  ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 8.745  ; 8.745  ; Rise       ; clk             ;
; CLOCK_OUT    ; clk        ; 5.670  ; 5.670  ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; CLOCK_OUT    ; clk        ; 3.048 ; 3.048 ; Rise       ; clk             ;
; GPIO_OUT     ; clk        ; 3.623 ; 3.623 ; Rise       ; clk             ;
; LCD_DATA[*]  ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  LCD_DATA[0] ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  LCD_DATA[1] ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  LCD_DATA[2] ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
;  LCD_DATA[3] ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  LCD_DATA[4] ; clk        ; 4.095 ; 4.095 ; Rise       ; clk             ;
;  LCD_DATA[5] ; clk        ; 4.243 ; 4.243 ; Rise       ; clk             ;
;  LCD_DATA[6] ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  LCD_DATA[7] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; LCD_EN       ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
; LCD_RS       ; clk        ; 4.672 ; 4.672 ; Rise       ; clk             ;
; LCD_RW       ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
; LEDR[*]      ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  LEDR[0]     ; clk        ; 5.964 ; 5.964 ; Rise       ; clk             ;
;  LEDR[1]     ; clk        ; 5.214 ; 5.214 ; Rise       ; clk             ;
;  LEDR[2]     ; clk        ; 6.048 ; 6.048 ; Rise       ; clk             ;
;  LEDR[3]     ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  LEDR[4]     ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  LEDR[5]     ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  LEDR[6]     ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  LEDR[7]     ; clk        ; 5.479 ; 5.479 ; Rise       ; clk             ;
;  LEDR[8]     ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  LEDR[9]     ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  LEDR[10]    ; clk        ; 4.870 ; 4.870 ; Rise       ; clk             ;
;  LEDR[11]    ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  LEDR[12]    ; clk        ; 4.969 ; 4.969 ; Rise       ; clk             ;
;  LEDR[13]    ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  LEDR[14]    ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  LEDR[15]    ; clk        ; 4.773 ; 4.773 ; Rise       ; clk             ;
;  LEDR[16]    ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
; CLOCK_OUT    ; clk        ; 3.048 ; 3.048 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LCD_ON      ; 6.107 ;       ;       ; 6.107 ;
; SW[1]      ; LCD_BLON    ; 6.124 ;       ;       ; 6.124 ;
; SW[2]      ; GPIO_OUT    ; 5.218 ; 5.218 ; 5.218 ; 5.218 ;
; SW[2]      ; LEDR[17]    ; 5.727 ;       ;       ; 5.727 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; LCD_ON      ; 3.281 ;       ;       ; 3.281 ;
; SW[1]      ; LCD_BLON    ; 3.284 ;       ;       ; 3.284 ;
; SW[2]      ; GPIO_OUT    ; 2.729 ; 2.729 ; 2.729 ; 2.729 ;
; SW[2]      ; LEDR[17]    ; 3.129 ;       ;       ; 3.129 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 26452    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 26452    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 440      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 440      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 23 18:23:37 2020
Info: Command: quartus_sta nios_test -c nios_test
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios_test.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 10.641
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.641         0.000 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is 15.976
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.976         0.000 clk 
Info (332146): Worst-case removal slack is 2.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.055         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 15.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.552         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 17.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.730         0.000 clk 
Info (332146): Worst-case removal slack is 1.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.064         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4566 megabytes
    Info: Processing ended: Fri Oct 23 18:23:39 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


