<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(150,90)" to="(230,90)"/>
    <wire from="(220,510)" to="(260,510)"/>
    <wire from="(320,360)" to="(340,360)"/>
    <wire from="(350,490)" to="(350,510)"/>
    <wire from="(130,380)" to="(130,530)"/>
    <wire from="(320,490)" to="(350,490)"/>
    <wire from="(230,310)" to="(260,310)"/>
    <wire from="(350,510)" to="(370,510)"/>
    <wire from="(150,90)" to="(150,160)"/>
    <wire from="(140,300)" to="(140,470)"/>
    <wire from="(210,160)" to="(230,160)"/>
    <wire from="(110,90)" to="(150,90)"/>
    <wire from="(140,470)" to="(140,490)"/>
    <wire from="(340,290)" to="(340,300)"/>
    <wire from="(140,490)" to="(160,490)"/>
    <wire from="(290,80)" to="(340,80)"/>
    <wire from="(130,340)" to="(160,340)"/>
    <wire from="(230,310)" to="(230,320)"/>
    <wire from="(110,60)" to="(130,60)"/>
    <wire from="(130,60)" to="(230,60)"/>
    <wire from="(130,380)" to="(260,380)"/>
    <wire from="(230,320)" to="(230,340)"/>
    <wire from="(140,470)" to="(260,470)"/>
    <wire from="(140,270)" to="(260,270)"/>
    <wire from="(230,340)" to="(260,340)"/>
    <wire from="(140,300)" to="(160,300)"/>
    <wire from="(130,530)" to="(160,530)"/>
    <wire from="(220,320)" to="(230,320)"/>
    <wire from="(280,140)" to="(310,140)"/>
    <wire from="(340,340)" to="(340,360)"/>
    <wire from="(130,340)" to="(130,380)"/>
    <wire from="(130,60)" to="(130,120)"/>
    <wire from="(420,320)" to="(470,320)"/>
    <wire from="(110,340)" to="(130,340)"/>
    <wire from="(110,300)" to="(140,300)"/>
    <wire from="(320,290)" to="(340,290)"/>
    <wire from="(340,300)" to="(360,300)"/>
    <wire from="(150,160)" to="(180,160)"/>
    <wire from="(350,470)" to="(370,470)"/>
    <wire from="(350,470)" to="(350,490)"/>
    <wire from="(130,120)" to="(230,120)"/>
    <wire from="(430,490)" to="(480,490)"/>
    <wire from="(140,270)" to="(140,300)"/>
    <wire from="(340,340)" to="(360,340)"/>
    <comp lib="0" loc="(214,249)" name="Text">
      <a name="text" val="Guia03_03 - Bruno Cezar Andrade Viallet - 396679"/>
    </comp>
    <comp lib="1" loc="(280,140)" name="AND Gate"/>
    <comp lib="1" loc="(320,360)" name="NAND Gate"/>
    <comp lib="1" loc="(430,490)" name="NAND Gate"/>
    <comp lib="0" loc="(470,320)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(110,90)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="0" loc="(340,80)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(320,490)" name="NAND Gate"/>
    <comp lib="0" loc="(110,340)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="1" loc="(420,320)" name="NAND Gate"/>
    <comp lib="0" loc="(110,60)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(123,35)" name="Text">
      <a name="text" val="Half-Subtractor"/>
    </comp>
    <comp lib="0" loc="(310,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(210,160)" name="NOT Gate"/>
    <comp lib="1" loc="(320,290)" name="NAND Gate"/>
    <comp lib="1" loc="(220,320)" name="NAND Gate"/>
    <comp lib="0" loc="(110,300)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(480,490)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(220,510)" name="NAND Gate"/>
    <comp lib="1" loc="(290,80)" name="XOR Gate"/>
  </circuit>
</project>
