<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.0.0" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Risc-V" name="6">
    <tool name="RV32IM">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
    <tool name="RV32IM_MIcro">
      <a name="contents">addr/data: 10 32
0
</a>
    </tool>
  </lib>
  <lib desc="#Yosys Components" name="7"/>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
  </circuit>
  <circuit name="sum">
    <a name="circuit" val="sum"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(740,660)" to="(740,670)"/>
    <wire from="(740,460)" to="(740,470)"/>
    <wire from="(740,110)" to="(740,120)"/>
    <wire from="(470,340)" to="(470,350)"/>
    <wire from="(470,100)" to="(470,110)"/>
    <wire from="(470,220)" to="(470,230)"/>
    <wire from="(470,600)" to="(470,610)"/>
    <wire from="(380,620)" to="(820,620)"/>
    <wire from="(820,620)" to="(820,650)"/>
    <wire from="(380,320)" to="(490,320)"/>
    <wire from="(550,440)" to="(550,590)"/>
    <wire from="(800,650)" to="(820,650)"/>
    <wire from="(530,590)" to="(550,590)"/>
    <wire from="(550,440)" to="(760,440)"/>
    <wire from="(740,110)" to="(760,110)"/>
    <wire from="(740,660)" to="(760,660)"/>
    <wire from="(740,460)" to="(760,460)"/>
    <wire from="(530,210)" to="(690,210)"/>
    <wire from="(380,320)" to="(380,620)"/>
    <wire from="(470,340)" to="(490,340)"/>
    <wire from="(470,100)" to="(490,100)"/>
    <wire from="(470,220)" to="(490,220)"/>
    <wire from="(470,600)" to="(490,600)"/>
    <wire from="(690,90)" to="(760,90)"/>
    <wire from="(480,80)" to="(490,80)"/>
    <wire from="(480,200)" to="(490,200)"/>
    <wire from="(480,580)" to="(490,580)"/>
    <wire from="(690,90)" to="(690,210)"/>
    <wire from="(160,280)" to="(170,280)"/>
    <wire from="(160,480)" to="(170,480)"/>
    <wire from="(930,280)" to="(940,280)"/>
    <wire from="(930,480)" to="(940,480)"/>
    <wire from="(930,530)" to="(940,530)"/>
    <wire from="(800,100)" to="(810,100)"/>
    <wire from="(800,450)" to="(810,450)"/>
    <wire from="(940,480)" to="(940,530)"/>
    <wire from="(750,640)" to="(760,640)"/>
    <wire from="(530,330)" to="(540,330)"/>
    <wire from="(530,90)" to="(540,90)"/>
    <wire from="(160,220)" to="(160,280)"/>
    <wire from="(160,480)" to="(160,540)"/>
    <comp lib="0" loc="(480,80)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="x:2-9;1'b0"/>
      <a name="bitSpecs" val="N2,N3,N4,N5,N6,N7,N8,N9,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="3" loc="(800,100)" name="Adder">
      <a name="width" val="9"/>
    </comp>
    <comp lib="0" loc="(480,580)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="x:26-33;1'b0"/>
      <a name="bitSpecs" val="N26,N27,N28,N29,N30,N31,N32,N33,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(930,530)" name="Probe">
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(470,610)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="y:58-65;1'b0"/>
      <a name="bitSpecs" val="N58,N59,N60,N61,N62,N63,N64,N65,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(810,450)" name="BitLabeledTunnel">
      <a name="width" val="9"/>
      <a name="label" val="N66;91-98"/>
      <a name="bitSpecs" val="N91,N92,N93,N94,N95,N96,N97,N98,N66"/>
    </comp>
    <comp lib="0" loc="(480,200)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="x:10-17;1'b0"/>
      <a name="bitSpecs" val="N10,N11,N12,N13,N14,N15,N16,N17,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="3" loc="(530,330)" name="Adder">
      <a name="width" val="9"/>
    </comp>
    <comp lib="3" loc="(530,90)" name="Adder">
      <a name="width" val="9"/>
    </comp>
    <comp lib="0" loc="(940,480)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="32"/>
      <a name="tristate" val="false"/>
      <a name="label" val="z"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(810,100)" name="BitLabeledTunnel">
      <a name="width" val="9"/>
      <a name="label" val="N75-82;108"/>
      <a name="bitSpecs" val="N75,N76,N77,N78,N79,N80,N81,N82,N108"/>
    </comp>
    <comp lib="3" loc="(530,590)" name="Adder">
      <a name="width" val="9"/>
    </comp>
    <comp lib="3" loc="(530,210)" name="Adder">
      <a name="width" val="9"/>
    </comp>
    <comp lib="0" loc="(740,470)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="N109"/>
      <a name="bitSpecs" val="N109,0,0,0,0,0,0,0,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(540,90)" name="BitLabeledTunnel">
      <a name="width" val="9"/>
      <a name="label" val="N67-74;119"/>
      <a name="bitSpecs" val="N67,N68,N69,N70,N71,N72,N73,N74,N119"/>
    </comp>
    <comp lib="3" loc="(800,450)" name="Adder">
      <a name="width" val="9"/>
    </comp>
    <comp lib="0" loc="(160,540)" name="Probe">
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="3" loc="(800,650)" name="Adder">
      <a name="width" val="9"/>
    </comp>
    <comp lib="0" loc="(940,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
      <a name="label" val="carry"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(160,280)" name="Pin">
      <a name="width" val="32"/>
      <a name="tristate" val="false"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="0" loc="(160,220)" name="Probe">
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(930,280)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="label" val="carry"/>
      <a name="bitSpecs" val="N66"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(470,230)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="y:42-49;1'b0"/>
      <a name="bitSpecs" val="N42,N43,N44,N45,N46,N47,N48,N49,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(540,330)" name="BitLabeledTunnel">
      <a name="width" val="9"/>
      <a name="label" val="N83-90;109"/>
      <a name="bitSpecs" val="N83,N84,N85,N86,N87,N88,N89,N90,N109"/>
    </comp>
    <comp lib="0" loc="(470,110)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="y:34-41;1'b0"/>
      <a name="bitSpecs" val="N34,N35,N36,N37,N38,N39,N40,N41,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(750,640)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="x:18-25;1'b0"/>
      <a name="bitSpecs" val="N18,N19,N20,N21,N22,N23,N24,N25,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(930,480)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="32"/>
      <a name="label" val="z"/>
      <a name="bitSpecs" val="N67,N68,N69,N70,N71,N72,N73,N74,N75,N76,N77,N78,N79,N80,N81,N82,N83,N84,N85,N86,N87,N88,N89,N90,N91,N92,N93,N94,N95,N96,N97,N98"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(170,280)" name="BitLabeledTunnel">
      <a name="width" val="32"/>
      <a name="label" val="x"/>
      <a name="bitSpecs" val="N2,N3,N4,N5,N6,N7,N8,N9,N10,N11,N12,N13,N14,N15,N16,N17,N18,N19,N20,N21,N22,N23,N24,N25,N26,N27,N28,N29,N30,N31,N32,N33"/>
    </comp>
    <comp lib="0" loc="(740,120)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="N119"/>
      <a name="bitSpecs" val="N119,0,0,0,0,0,0,0,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(470,350)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="N108"/>
      <a name="bitSpecs" val="N108,0,0,0,0,0,0,0,0"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(160,480)" name="Pin">
      <a name="width" val="32"/>
      <a name="tristate" val="false"/>
      <a name="label" val="y"/>
    </comp>
    <comp lib="0" loc="(170,480)" name="BitLabeledTunnel">
      <a name="width" val="32"/>
      <a name="label" val="y"/>
      <a name="bitSpecs" val="N34,N35,N36,N37,N38,N39,N40,N41,N42,N43,N44,N45,N46,N47,N48,N49,N50,N51,N52,N53,N54,N55,N56,N57,N58,N59,N60,N61,N62,N63,N64,N65"/>
    </comp>
    <comp lib="0" loc="(740,670)" name="BitLabeledTunnel">
      <a name="facing" val="east"/>
      <a name="width" val="9"/>
      <a name="label" val="y:50-57;1'b0"/>
      <a name="bitSpecs" val="N50,N51,N52,N53,N54,N55,N56,N57,0"/>
      <a name="output" val="true"/>
    </comp>
  </circuit>
</project>
