# SED_Frogger

![image text](1200px-Frogger-logo.svg.png)

Código en verilog para la implementación de frogger en una FPGA


Se debe abrir el archivo del proyecto y correr en quartus. También se puede cargar a la FPGA para ser jugado.

Esta implementación permite una jugabilidad del juego como se presenta en los videos, también se implemento un sistema de powerups, pero no se alcanzo a testear en la FPGA, entonces solo se dejo el código, ese power up permite que la rana se vuelva más "rápida", pero en realidad hace que los obstaculos vayan más lento.

