#　お願い
- 開発時の日記をつけ、技術的な知見を共有すること diaryディレクトリに時刻.mdの形式で保存すること
# コーディングガイドライン
- systemverilogのコードは以下のルールに従うこと
- コードの命名規則は以下の通り
  - 拡張子は`.sv`を使用すること
  - モジュール名は大文字で始め、単語の区切りはアンダースコアを使用する（例: My_Module）
  - 信号名は小文字で始め、単語の区切りはアンダースコアを使用する（例: my_signal）
  - 定数は全て大文字で、単語の区切りはアンダースコアを使用する（例: MY_CONSTANT）
- コメントは英語で書くこと
- コードのインデントはスペース4つで統一すること
- コードの可読性を重視し、コメントを適切に追加する。コメントは英語で必ず書くこと
- コードのテストは必ず行い、テスト結果をドキュメント化すること
- テストベンチの作成はUVMを使用すること
- UVMのベストプラクティスを遵守すること
- 回路シミュレーションはdsimを使用する

# RTLの検証に関するガイドライン
- RTLの検証は必ずUVMを使用して行うこと
- 回路シミュレータはdsimを使用すること
# コードの品質
-　修正を行ったさいは必ずリグレッションテストを実行し、既存の機能に影響がないことを確認すること
- コードの品質を保つため、コードレビューを行うこと
# ドキュメント作成時
- ドキュメントはMarkdown形式で作成すること
- ドキュメントのファイル名は小文字で、単語の区切りはアンダースコアを使用する（例: my_document.md）
- ドキュメントの内容は英語で書くこと
- ドキュメントにはコードの使用方法、設計の概要、テスト結果などを含めること
- markddownの一般的なコーディングスタイルに従うこと
# トラブル、判断に関するガイドライン
- トラブルが発生した場合は、まずログを確認し、問題の原因を特定すること
- 問題が解決できない場合は、相談して解決策を検討すること
- 安易に妥協しないこと、問題の解決が困難な場合はユーザーに現状を説明し、判断を仰ぐこと