/* linux/arch/arm/mach-exynos/include/mach/map.h
 *
 * Copyright (c) 2010-2011 Samsung Electronics Co., Ltd.
 *		http://www.samsung.com/
 *
 * EXYNOS4 - Memory map definitions
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License version 2 as
 * published by the Free Software Foundation.
*/


/*
 * BASETIS:
 *
 * 	1) Añadidos comentarios de correcciones que se tendrían que hacer.
 * 	2) Algunos nombres de registros difieren del datasheet. Se añade indicaciones sobre ello.
 *
 * 	Comentarios:
 * 		1) Faltan por revisar los 'define' correspondientes a 'S3P_' y 'S5P_'.
 *
 */



#ifndef __ASM_ARCH_MAP_H
#define __ASM_ARCH_MAP_H __FILE__

#include <plat/map-base.h>

/*
 * EXYNOS4 UART offset is 0x10000 but the older S5P SoCs are 0x400.
 * So need to define it, and here is to avoid redefinition warning.
 */
#define S3C_UART_OFFSET			(0x10000)

#include <plat/map-s5p.h>

// BASETIS: iRAM = 0x0202_0000. Dejar 1 reg. de los 3 que hay
#define EXYNOS4_PA_SYSRAM0		0x02025000
#define EXYNOS4_PA_SYSRAM1		0x02020000
#define EXYNOS5_PA_SYSRAM		0x02020000
// BASETIS: ¿se refiere a NonSecure area de la iRAM?.. aceptamos en un principio 0x0204_F000
#define EXYNOS4210_PA_SYSRAM_NS		0x0203F000
#define EXYNOS4x12_PA_SYSRAM_NS		0x0204F000
#define EXYNOS5250_PA_SYSRAM_NS		0x0204F000

// BASETIS: reg. correctos
#define EXYNOS4_PA_FIMC0		0x11800000
#define EXYNOS4_PA_FIMC1		0x11810000
#define EXYNOS4_PA_FIMC2		0x11820000
#define EXYNOS4_PA_FIMC3		0x11830000

// BASETIS: reg. correcto
#define EXYNOS4_PA_JPEG			0x11840000

// BASETIS: reg. correcto. En el Manual se llama AudioSS SFR region
#define EXYNOS4_PA_AUDSS		0x03810000

// BASETIS: reg. correctos
// BASETIS: FIMC_LITE0 = 0x1239_0000
// BASETIS: FIMC_LITE1 = 0x123A_0000
/* x = 0...1 */
#define EXYNOS4_PA_FIMC_LITE(x)		(0x12390000 + ((x) * 0x10000))

// BASETIS: reg. NO correcto
// BASETIS: G2D_ACP = 0x1080_0000 (suponemos que se refiere a este reg.)
#define EXYNOS4_PA_G2D			0x12800000

// BASETIS: reg. NO correctos. Sólo hay 2 en el 4412.
// BASETIS: I2S1 = 0x1396_0000
// BASETIS: I2S2 = 0x1397_0000
#define EXYNOS4_PA_I2S0			0x03830000
#define EXYNOS4_PA_I2S1			0xE3100000
#define EXYNOS4_PA_I2S2			0xE2A00000

// BASETIS: sólo hay 2 en el 4412
// BASETIS: PCM1 = 0x1398_0000
// BASETIS: PCM2 = 0x1399_0000
#define EXYNOS4_PA_PCM0			0x03840000
#define EXYNOS4_PA_PCM1			0x13980000
#define EXYNOS4_PA_PCM2			0x13990000

// BASETIS: Static ROM Controller (SMC)
// BASETIS: Bank 0 = 0x0400_0000
// BASETIS: Bank 1 = 0x0500_0000
// BASETIS: Bank 2 = 0x0600_0000
// BASETIS: Bank 3 = 0x0700_0000
#define EXYNOS4_PA_SROM_BANK(x)		(0x04000000 + ((x) * 0x01000000))

// BASETIS: reg. NO correctos. Las 2 direcciones corresponden a zonas Reserved.
// BASETIS: Dejarlos comentados.
#define EXYNOS4_PA_ONENAND		0x0C000000
#define EXYNOS4_PA_ONENAND_DMA		0x0C600000

// BASETIS: CHIPID = 0x1000_0000
#define EXYNOS_PA_CHIPID		0x10000000
#define EXYNOS5440_PA_CHIPID		0x00160000

// BASETIS: SYSREG = 0x1001_0000
#define EXYNOS4_PA_SYSCON		0x10010000
#define EXYNOS5_PA_SYSCON		0x10050100

// BASETIS: PMU = 0x1002_0000
#define EXYNOS4_PA_PMU			0x10020000
#define EXYNOS5_PA_PMU			0x10040000

// BASETIS: CMU_TOP_PART = 0x1003_0000
#define EXYNOS4_PA_CMU			0x10030000
#define EXYNOS5_PA_CMU			0x10010000

// BASETIS: MCT = 0x1005_0000
#define EXYNOS4_PA_SYSTIMER		0x10050000
#define EXYNOS5_PA_SYSTIMER		0x101C0000

// BASETIS: WDT = 0x1006_0000
#define EXYNOS4_PA_WATCHDOG		0x10060000
#define EXYNOS5_PA_WATCHDOG		0x101D0000

// BASETIS: RTC = 0x1007_0000
#define EXYNOS4_PA_RTC			0x10070000

// BASETIS: KEYIF = 0x100A_0000
#define EXYNOS4_PA_KEYPAD		0x100A0000

// BASETIS: HDMI_CEC = 0x100B_0000
#define EXYNOS4_PA_CEC			0x100B0000

// BASETIS: reg. NO correctos
// BASETIS: DMC0 = 0x1060_0000
// BASETIS: DMC1 = 0x1061_0000
#define EXYNOS4_PA_DMC0			0x10400000
#define EXYNOS4_PA_DMC1			0x10410000

// BASETIS: Int_combiner = 0x1044_0000
#define EXYNOS4_PA_COMBINER		0x10440000
#define EXYNOS5_PA_COMBINER		0x10440000

// BASETIS: GIC_controller = 0x1048_0000
// BASETIS: GIC_distributor = 0x1049_0000
#define EXYNOS4_PA_GIC_CPU		0x10480000
#define EXYNOS4_PA_GIC_DIST		0x10490000
#define EXYNOS5_PA_GIC_CPU		0x10482000
#define EXYNOS5_PA_GIC_DIST		0x10481000

// BASETIS: reg. NO correctos. Comentarlos.
#define EXYNOS4_PA_COREPERI		0x10500000
#define EXYNOS4_PA_TWD			0x10500600
#define EXYNOS4_PA_L2CC			0x10502000

// BASETIS: reg. correcto
#define EXYNOS4_PA_TMU			0x100C0000

// BASETIS: sMDMA = 0x1284_0000
// BASETIS: nsMDMA = 0x1285_0000
// BASETIS: PDMA0 = 0x1268_0000
// BASETIS: PDMA1 = 0x1269_0000
#define EXYNOS4_PA_MDMA0		0x10810000
#define EXYNOS4_PA_MDMA1		0x12850000//
#define EXYNOS4_PA_S_MDMA1		0x12840000//
#define EXYNOS4_PA_PDMA0		0x12680000
#define EXYNOS4_PA_PDMA1		0x12690000
#define EXYNOS5_PA_MDMA0		0x10800000
#define EXYNOS5_PA_MDMA1		0x11C10000
#define EXYNOS5_PA_PDMA0		0x121A0000
#define EXYNOS5_PA_PDMA1		0x121B0000

// BASETIS: reg. NO correcto
// BASETIS: SMMUMDMA = 0x12A4_0000
#define EXYNOS4_PA_SYSMMU_MDMA		0x10A40000
// BASETIS: SMMUG2D_ACP = 0x10A4_0000
#define EXYNOS4_PA_SYSMMU_2D_ACP	0x10A40000
// BASETIS: SMMUSSS = 0x10A5_0000
#define EXYNOS4_PA_SYSMMU_SSS		0x10A50000
// BASETIS: SMMUFIMC0 = 0x11A2_0000
// BASETIS: SMMUFIMC1 = 0x11A3_0000
// BASETIS: SMMUFIMC2 = 0x11A4_0000
// BASETIS: SMMUFIMC3 = 0x11A5_0000
#define EXYNOS4_PA_SYSMMU_FIMC0		0x11A20000
#define EXYNOS4_PA_SYSMMU_FIMC1		0x11A30000
#define EXYNOS4_PA_SYSMMU_FIMC2		0x11A40000
#define EXYNOS4_PA_SYSMMU_FIMC3		0x11A50000
// BASETIS: SMMUJPEG = 0x11A6_0000
#define EXYNOS4_PA_SYSMMU_JPEG		0x11A60000
// BASETIS: SMMUFIMD0 = 0x11E2_0000
#define EXYNOS4_PA_SYSMMU_FIMD0		0x11E20000
// BASETIS: reg. NO correcto. Comentarlo
#define EXYNOS4_PA_SYSMMU_FIMD1		0x12220000
// BASETIS: sysMMU_FIMC-ISP = 0x1226_0000
// BASETIS: sysMMU_FIMC_DRC = 0x1227_0000
// BASETIS: sysMMU_FIMC-FD = 0x122A_0000
// BASETIS: sysMMU_ISPCPU = 0x122B_0000
#define EXYNOS4_PA_SYSMMU_FIMC_ISP	0x12260000
#define EXYNOS4_PA_SYSMMU_FIMC_DRC	0x12270000
#define EXYNOS4_PA_SYSMMU_FIMC_FD	0x122A0000
#define EXYNOS4_PA_SYSMMU_ISPCPU	0x122B0000
// BASETIS: sysMMU_FIMC_LITE0 = 0x123B_0000
// BASETIS: sysMMU_FIMC_LITE1 = 0x123C_0000
#define EXYNOS4_PA_SYSMMU_FIMC_LITE0	0x123B0000
#define EXYNOS4_PA_SYSMMU_FIMC_LITE1	0x123C0000
// BASETIS: reg. NO correcto. Comentarlo
#define EXYNOS4_PA_SYSMMU_PCIe		0x12620000
// BASETIS: SMMUG2D_ACP = 0x10A4_0000
#define EXYNOS4_PA_SYSMMU_G2D		0x12A20000
// BASETIS: SMMURotator = 0x12A3_0000
#define EXYNOS4_PA_SYSMMU_ROTATOR	0x12A30000
// BASETIS: SMMUMDMA = 0x12A4_0000
#define EXYNOS4_PA_SYSMMU_MDMA2		0x12A40000
// BASETIS: SMMUTV = 0x12E2_0000
#define EXYNOS4_PA_SYSMMU_TV		0x12E20000
// BASETIS: SMMUMFC_L = 0x1362_0000
// BASETIS: SMMUMFC_R = 0x1363_0000
#define EXYNOS4_PA_SYSMMU_MFC_L		0x13620000
#define EXYNOS4_PA_SYSMMU_MFC_R		0x13630000

// BASETIS: todos estos reg. son del Exynos 5
#define EXYNOS5_PA_GSC0			0x13E00000
#define EXYNOS5_PA_GSC1			0x13E10000
#define EXYNOS5_PA_GSC2			0x13E20000
#define EXYNOS5_PA_GSC3			0x13E30000

// BASETIS: todos estos reg. son del Exynos 5
#define EXYNOS5_PA_SYSMMU_MDMA1		0x10A40000
#define EXYNOS5_PA_SYSMMU_SSS		0x10A50000
#define EXYNOS5_PA_SYSMMU_2D		0x10A60000
#define EXYNOS5_PA_SYSMMU_MFC_L		0x11200000
#define EXYNOS5_PA_SYSMMU_MFC_R		0x11210000
#define EXYNOS5_PA_SYSMMU_ROTATOR	0x11D40000
#define EXYNOS5_PA_SYSMMU_MDMA2		0x11D50000
#define EXYNOS5_PA_SYSMMU_JPEG		0x11F20000
#define EXYNOS5_PA_SYSMMU_IOP		0x12360000
#define EXYNOS5_PA_SYSMMU_RTIC		0x12370000
#define EXYNOS5_PA_SYSMMU_ISP		0x13260000
#define EXYNOS5_PA_SYSMMU_DRC		0x12370000
#define EXYNOS5_PA_SYSMMU_SCALERC	0x13280000
#define EXYNOS5_PA_SYSMMU_SCALERP	0x13290000
#define EXYNOS5_PA_SYSMMU_FD		0x132A0000
#define EXYNOS5_PA_SYSMMU_ISPCPU	0x132B0000
#define EXYNOS5_PA_SYSMMU_ODC		0x132C0000
#define EXYNOS5_PA_SYSMMU_DIS0		0x132D0000
#define EXYNOS5_PA_SYSMMU_DIS1		0x132E0000
#define EXYNOS5_PA_SYSMMU_3DNR		0x132F0000
#define EXYNOS5_PA_SYSMMU_LITE0		0x13C40000
#define EXYNOS5_PA_SYSMMU_LITE1		0x13C50000
#define EXYNOS5_PA_SYSMMU_GSC0		0x13E80000
#define EXYNOS5_PA_SYSMMU_GSC1		0x13E90000
#define EXYNOS5_PA_SYSMMU_GSC2		0x13EA0000
#define EXYNOS5_PA_SYSMMU_GSC3		0x13EB0000
#define EXYNOS5_PA_SYSMMU_FIMD1		0x14640000
#define EXYNOS5_PA_SYSMMU_TV		0x14650000

// BASETIS: reg. correctos
#define EXYNOS4_PA_SPI0			0x13920000
#define EXYNOS4_PA_SPI1			0x13930000
#define EXYNOS4_PA_SPI2			0x13940000
#define EXYNOS5_PA_SPI0			0x12D20000
#define EXYNOS5_PA_SPI1			0x12D30000
#define EXYNOS5_PA_SPI2			0x12D40000

// BASETIS: reg. NO correcto. Comentarlo.
#define EXYNOS4_PA_GPIO1		0x11400000
// BASETIS: GPIO_right = 0x1100_0000
// BASETIS: GPIO_left = 0x1140_0000
#define EXYNOS4_PA_GPIO2		0x11000000
#define EXYNOS4_PA_GPIO3		0x03860000
#define EXYNOS5_PA_GPIO1		0x11400000
#define EXYNOS5_PA_GPIO2		0x13400000
#define EXYNOS5_PA_GPIO3		0x10D10000
#define EXYNOS5_PA_GPIO4		0x03860000

// BASETIS: MIPI_CSI0 = 0x1188_0000
// BASETIS: MIPI_CSI1 = 0x1189_0000
#define EXYNOS4_PA_MIPI_CSIS0		0x11880000
#define EXYNOS4_PA_MIPI_CSIS1		0x11890000

// BASETIS: reg. correcto
#define EXYNOS4_PA_FIMD0		0x11C00000

// BASETIS: SDMMC0 = 0x1251_0000
// BASETIS: SDMMC1 = 0x1252_0000
// BASETIS: SDMMC2 = 0x1253_0000
// BASETIS: SDMMC3 = 0x1254_0000
// BASETIS: SDMMC4 = 0x1255_0000
#define EXYNOS4_PA_HSMMC(x)		(0x12510000 + ((x) * 0x10000))
// BASETIS: reg. NO correctos. Comentarlos
#define EXYNOS4_PA_DWMCI		0x12550000
#define EXYNOS5_PA_DWMCI0		0x12200000
#define EXYNOS5_PA_DWMCI1		0x12210000
#define EXYNOS5_PA_DWMCI2		0x12220000
#define EXYNOS5_PA_DWMCI3		0x12230000

// BASETIS: los reg. indicados en el driver no tienen nombres correctos.
// BASETIS: a continuación los reg. que serían los indicados en el datasheet...
// BASETIS: ... decidir que opción tomar... buscar en el resto del código

// BASETIS: USBDEV0 = 0x1248_0000
// BASETIS: USBDEV0 = 0x1249_0000
// BASETIS: USBDEV0 = 0x124A_0000
// BASETIS: USBDEV0 = 0x124B_0000
#define EXYNOS4_PA_HSOTG		0x12480000
// BASETIS: este reg. está REPETIDO con EXYNOS4_PA_HSPHY
#define EXYNOS4_PA_USB_HSPHY		0x125B0000

// BASETIS: USBHOST0 = 0x1258_0000
// BASETIS: USBHOST1 = 0x1259_0000
// BASETIS: USBOTG1 = 0x125B_0000
#define EXYNOS4_PA_EHCI			0x12580000
#define EXYNOS4_PA_OHCI			0x12590000
#define EXYNOS4_PA_HSPHY		0x125B0000
#define EXYNOS4_PA_MFC			0x13400000

// BASETIS: reg. NO correctos
// BASETIS: MIPI_HSI = 0x1256_0000 (¿este es el correcto?)
#define EXYNOS4_PA_SATA			0x12560000
#define EXYNOS4_PA_SATAPHY		0x125D0000
#define EXYNOS4_PA_SATAPHY_CTRL		0x126B0000

// BASETIS: reg. correcto
#define EXYNOS4_PA_SROMC		0x12570000
#define EXYNOS5_PA_SROMC		0x12250000

// BASETIS: registros REPETIDOS. Al final del codigo aparecen los define de las UART.
// BASETIS: UART0 = 0x1380_0000
// BASETIS: UART1 = 0x1381_0000
// BASETIS: UART2 = 0x1382_0000
// BASETIS: UART3 = 0x1383_0000
// BASETIS: UART4 = 0x1383_0000
#define EXYNOS4_PA_UART			0x13800000
#define EXYNOS5_PA_UART			0x12C00000

// BASETIS: reg. correcto
#define EXYNOS4_PA_VP			0x12C00000
// BASETIS: Mixer = 0x12C1_0000
#define EXYNOS4_PA_MIXER		0x12C10000
// BASETIS: reg. NO correcto
#define EXYNOS4_PA_SDO			0x12C20000
// BASETIS: HDMI0 = 0x12D0_0000
// BASETIS: HDMI1 = 0x12D1_0000
// BASETIS: HDMI2 = 0x12D2_0000
// BASETIS: HDMI3 = 0x12D3_0000
// BASETIS: HDMI4 = 0x12D4_0000
// BASETIS: HDMI5 = 0x12D5_0000
// BASETIS: HDMI6 = 0x12D6_0000
#define EXYNOS4_PA_HDMI			0x12D00000
// BASETIS: I2CHDMI = 0x138E_0000
#define EXYNOS4_PA_IIC_HDMIPHY		0x138E0000

// BASETIS: I2C0 = 0x1386_0000
// BASETIS: I2C1 = 0x1387_0000
// BASETIS: I2C2 = 0x1388_0000
// BASETIS: I2C3 = 0x1389_0000
// BASETIS: I2C4 = 0x138A_0000
// BASETIS: I2C5 = 0x138B_0000
// BASETIS: I2C6 = 0x138C_0000
// BASETIS: I2C7 = 0x138D_0000
#define EXYNOS4_PA_IIC(x)		(0x13860000 + ((x) * 0x10000))
#define EXYNOS5_PA_IIC(x)		(0x12C60000 + ((x) * 0x10000))

// BASETIS: reg. NO correctos
// BASETIS: General ADC = 0x126C_0000
#define EXYNOS4_PA_ADC			0x13910000
#define EXYNOS4_PA_ADC1			0x13911000

// BASETIS: reg. correcto
#define EXYNOS4_PA_AC97			0x139A0000

// BASETIS: reg. correcto
#define EXYNOS4_PA_SPDIF		0x139B0000

// BASETIS: PWMTimer = 0x139D_0000
#define EXYNOS4_PA_TIMER		0x139D0000
#define EXYNOS5_PA_TIMER		0x12DD0000

// BASETIS: Memory of DMC 0 = 0x4000_0000
// BASETIS: ¿y el registro para DMC 1?
#define EXYNOS4_PA_SDRAM		0x40000000
#define EXYNOS5_PA_SDRAM		0x40000000

/* Compatibiltiy Defines */

#define S3C_PA_HSMMC0			EXYNOS4_PA_HSMMC(0)
#define S3C_PA_HSMMC1			EXYNOS4_PA_HSMMC(1)
#define S3C_PA_HSMMC2			EXYNOS4_PA_HSMMC(2)
#define S3C_PA_HSMMC3			EXYNOS4_PA_HSMMC(3)
#define S3C_PA_IIC			EXYNOS4_PA_IIC(0)
#define S3C_PA_IIC1			EXYNOS4_PA_IIC(1)
#define S3C_PA_IIC2			EXYNOS4_PA_IIC(2)
#define S3C_PA_IIC3			EXYNOS4_PA_IIC(3)
#define S3C_PA_IIC4			EXYNOS4_PA_IIC(4)
#define S3C_PA_IIC5			EXYNOS4_PA_IIC(5)
#define S3C_PA_IIC6			EXYNOS4_PA_IIC(6)
#define S3C_PA_IIC7			EXYNOS4_PA_IIC(7)
#define S3C_PA_RTC			EXYNOS4_PA_RTC
#define S3C_PA_WDT			EXYNOS4_PA_WATCHDOG
#define S3C_PA_SPI0			EXYNOS4_PA_SPI0
#define S3C_PA_SPI1			EXYNOS4_PA_SPI1
#define S3C_PA_SPI2			EXYNOS4_PA_SPI2
#define S3C_PA_USB_HSOTG		EXYNOS4_PA_HSOTG

#define S5P_PA_EHCI			EXYNOS4_PA_EHCI
#define S5P_PA_FIMC0			EXYNOS4_PA_FIMC0
#define S5P_PA_FIMC1			EXYNOS4_PA_FIMC1
#define S5P_PA_FIMC2			EXYNOS4_PA_FIMC2
#define S5P_PA_FIMC3			EXYNOS4_PA_FIMC3
#define S5P_PA_JPEG			EXYNOS4_PA_JPEG
#define S5P_PA_G2D			EXYNOS4_PA_G2D
#define S5P_PA_FIMD0			EXYNOS4_PA_FIMD0
#define S5P_PA_HDMI			EXYNOS4_PA_HDMI
#define S5P_PA_IIC_HDMIPHY		EXYNOS4_PA_IIC_HDMIPHY
#define S5P_PA_MFC			EXYNOS4_PA_MFC
#define S5P_PA_MIPI_CSIS0		EXYNOS4_PA_MIPI_CSIS0
#define S5P_PA_MIPI_CSIS1		EXYNOS4_PA_MIPI_CSIS1
#define S5P_PA_MIXER			EXYNOS4_PA_MIXER
#define S5P_PA_ONENAND			EXYNOS4_PA_ONENAND
#define S5P_PA_ONENAND_DMA		EXYNOS4_PA_ONENAND_DMA
#define S5P_PA_SDO			EXYNOS4_PA_SDO
#define S5P_PA_SDRAM			EXYNOS4_PA_SDRAM
#define S5P_PA_VP			EXYNOS4_PA_VP

#define SAMSUNG_PA_ADC			EXYNOS4_PA_ADC
#define SAMSUNG_PA_ADC1			EXYNOS4_PA_ADC1
#define SAMSUNG_PA_KEYPAD		EXYNOS4_PA_KEYPAD

#define S5P_PA_HDMI_CEC			EXYNOS4_PA_CEC
#define S5P_SZ_HDMI_CEC			SZ_4K

/* Compatibility UART */

#define EXYNOS4_PA_UART0		0x13800000
#define EXYNOS4_PA_UART1		0x13810000
#define EXYNOS4_PA_UART2		0x13820000
#define EXYNOS4_PA_UART3		0x13830000
#define EXYNOS4_SZ_UART			SZ_256

#define EXYNOS5_PA_UART0		0x12C00000
#define EXYNOS5_PA_UART1		0x12C10000
#define EXYNOS5_PA_UART2		0x12C20000
#define EXYNOS5_PA_UART3		0x12C30000

#define EXYNOS5440_PA_UART0		0x000B0000
#define EXYNOS5440_PA_UART1		0x000C0000
#define EXYNOS5440_SZ_UART		SZ_256

#define S3C_VA_UARTx(x)			(S3C_VA_UART + ((x) * S3C_UART_OFFSET))

#endif /* __ASM_ARCH_MAP_H */
