Vivado Simulator 2019.1
Copyright 1986-1999, 2001-2019 Xilinx, Inc. All Rights Reserved.
Running: /home/Xilinx/Vivado/2019.1/bin/unwrapped/lnx64.o/xelab -wto 5499c2fa761b42959661d75c6eea246c --incr --debug typical --relax --mt 8 -L lib_cdc_v1_0_2 -L proc_sys_reset_v5_0_13 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip -L xpm --snapshot system_behav xil_defaultlib.system xil_defaultlib.glbl -log elaborate.log 
Using 8 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling package std.standard
Compiling package std.textio
Compiling package ieee.std_logic_1164
Compiling package ieee.numeric_std
Compiling package unisim.vcomponents
Compiling package ieee.vital_timing
Compiling package ieee.vital_primitives
Compiling package unisim.vpkg
Compiling package ieee.std_logic_arith
Compiling package synopsys.attributes
Compiling package ieee.std_logic_misc
Compiling module unisims_ver.IBUF
Compiling module unisims_ver.MMCME2_ADV(CLKFBOUT_MULT_F=20.0,...
Compiling module unisims_ver.BUFG
Compiling module xil_defaultlib.PLL_clk_wiz
Compiling module xil_defaultlib.PLL
Compiling module xil_defaultlib.clkdivider
Compiling architecture fdre_v of entity unisim.FDRE [fdre_default]
Compiling architecture fdre_v of entity unisim.FDRE [\FDRE(init='1')\]
Compiling architecture fdr_v of entity unisim.FDR [fdr_default]
Compiling architecture implementation of entity lib_cdc_v1_0_2.cdc_sync [\cdc_sync(c_vector_width=2,c_mtb...]
Compiling architecture srl16e_v of entity unisim.SRL16E [\SRL16E(init="1111111111111111")...]
Compiling architecture srl16_v of entity unisim.SRL16 [\SRL16(init="1111111111111111")(...]
Compiling architecture imp of entity proc_sys_reset_v5_0_13.lpf [\lpf(c_ext_rst_width=4,c_aux_rst...]
Compiling architecture imp of entity proc_sys_reset_v5_0_13.upcnt_n [\upcnt_n(c_size=6)\]
Compiling architecture imp of entity proc_sys_reset_v5_0_13.sequence_psr [sequence_psr_default]
Compiling architecture imp of entity proc_sys_reset_v5_0_13.proc_sys_reset [\proc_sys_reset(c_family="zynq",...]
Compiling architecture reset_sys_arch of entity xil_defaultlib.reset_sys [reset_sys_default]
Compiling module unisims_ver.IOBUF
Compiling module unisims_ver.PULLUP
Compiling module xil_defaultlib.sirv_AsyncResetReg
Compiling module xil_defaultlib.sirv_AsyncResetRegVec_129
Compiling module xil_defaultlib.sirv_ResetCatchAndSync_2
Compiling module xil_defaultlib.e203_subsys_pll
Compiling module xil_defaultlib.e203_subsys_hclkgen_rstsync
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=6)
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=1)
Compiling module xil_defaultlib.e203_clkgate
Compiling module xil_defaultlib.e203_subsys_pllclkdiv
Compiling module xil_defaultlib.e203_subsys_gfcm
Compiling module xil_defaultlib.e203_subsys_hclkgen
Compiling module xil_defaultlib.e203_reset_ctrl_default
Compiling module xil_defaultlib.sirv_gnrl_dffr(DW=1)
Compiling module xil_defaultlib.e203_clk_ctrl
Compiling module xil_defaultlib.sirv_gnrl_sync(DW=1)
Compiling module xil_defaultlib.e203_irq_sync_default
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=2)
Compiling module xil_defaultlib.sirv_gnrl_dfflr
Compiling module xil_defaultlib.e203_subsys_nice_core_default
Compiling module xil_defaultlib.sirv_gnrl_dffrs(DW=1)
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=16)
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=5)
Compiling module xil_defaultlib.e203_exu_decode
Compiling module xil_defaultlib.e203_ifu_minidec
Compiling module xil_defaultlib.e203_ifu_litebpu
Compiling module xil_defaultlib.e203_ifu_ifetch
Compiling module xil_defaultlib.sirv_gnrl_dfflrs(DW=1)
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=33)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=1,...
Compiling module xil_defaultlib.sirv_gnrl_bypbuf(DP=1,DW=33)
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=2)
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=16)
Compiling module xil_defaultlib.e203_ifu_ift2icb
Compiling module xil_defaultlib.e203_ifu
Compiling module xil_defaultlib.sirv_gnrl_dffl
Compiling module xil_defaultlib.e203_exu_regfile_default
Compiling module xil_defaultlib.e203_exu_disp
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=5)
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=1)
Compiling module xil_defaultlib.e203_exu_oitf_default
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=3)
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=4)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=4,...
Compiling module xil_defaultlib.e203_exu_nice
Compiling module xil_defaultlib.e203_exu_alu_csrctrl
Compiling module xil_defaultlib.e203_exu_alu_bjp
Compiling module xil_defaultlib.e203_exu_alu_lsuagu
Compiling module xil_defaultlib.e203_exu_alu_rglr
Compiling module xil_defaultlib.e203_exu_alu_muldiv
Compiling module xil_defaultlib.e203_exu_alu_dpath
Compiling module xil_defaultlib.e203_exu_alu
Compiling module xil_defaultlib.e203_exu_longpwbck
Compiling module xil_defaultlib.e203_exu_wbck
Compiling module xil_defaultlib.e203_exu_branchslv
Compiling module xil_defaultlib.e203_exu_excp
Compiling module xil_defaultlib.e203_exu_commit
Compiling module xil_defaultlib.e203_exu_csr
Compiling module xil_defaultlib.e203_exu
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(DW=1)
Compiling module xil_defaultlib.sirv_gnrl_icb_arbt(DW=32,USR_W=3...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=44)
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(DW=44)
Compiling module xil_defaultlib.e203_lsu_ctrl_default
Compiling module xil_defaultlib.e203_lsu
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(CUT_READY=1...
Compiling module xil_defaultlib.sirv_gnrl_icb_arbt(DW=32,FIFO_CU...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=78)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=1,...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=35)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=1,...
Compiling module xil_defaultlib.sirv_gnrl_icb_buffer(CMD_CUT_REA...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=6)
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(CUT_READY=1...
Compiling module xil_defaultlib.sirv_gnrl_icb_splt(DW=32,FIFO_OU...
Compiling module xil_defaultlib.e203_biu_default
Compiling module xil_defaultlib.e203_core
Compiling module xil_defaultlib.sirv_gnrl_icb_n2w(AW=16,FIFO_OUT...
Compiling module xil_defaultlib.sirv_gnrl_icb_arbt(AW=16,ARBT_NU...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=91)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=1,...
Compiling module xil_defaultlib.sirv_gnrl_bypbuf(DP=1,DW=91)
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(DW=2)
Compiling module xil_defaultlib.sirv_1cyc_sram_ctrl(DW=64,MW=8,A...
Compiling module xil_defaultlib.sirv_sram_icb_ctrl(DW=64,MW=8,AW...
Compiling module xil_defaultlib.e203_itcm_ctrl
Compiling module xil_defaultlib.sirv_gnrl_icb_arbt(AW=16,DW=32,A...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=54)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=1,...
Compiling module xil_defaultlib.sirv_gnrl_bypbuf(DP=1,DW=54)
Compiling module xil_defaultlib.sirv_1cyc_sram_ctrl(AW=16,AW_LSB...
Compiling module xil_defaultlib.sirv_sram_icb_ctrl(AW=16,AW_LSB=...
Compiling module xil_defaultlib.e203_dtcm_ctrl
Compiling module xil_defaultlib.e203_cpu
Compiling module xil_defaultlib.sirv_sim_ram(DP=8192,FORCE_X2ZER...
Compiling module xil_defaultlib.sirv_gnrl_ram(DP=8192,DW=64,FORC...
Compiling module xil_defaultlib.e203_itcm_ram
Compiling module xil_defaultlib.sirv_sim_ram(DP=16384,FORCE_X2ZE...
Compiling module xil_defaultlib.sirv_gnrl_ram(DP=16384,AW=14)
Compiling module xil_defaultlib.e203_dtcm_ram
Compiling module xil_defaultlib.e203_srams
Compiling module xil_defaultlib.e203_cpu_top
Compiling module xil_defaultlib.sirv_gnrl_dffr(DW=17)
Compiling module xil_defaultlib.sirv_gnrl_dffr(DW=6)
Compiling module xil_defaultlib.sirv_gnrl_dffr(DW=3)
Compiling module xil_defaultlib.sirv_LevelGateway
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(CUT_READY=1...
Compiling module xil_defaultlib.sirv_plic_man(PLIC_IRQ_NUM=17,PL...
Compiling module xil_defaultlib.sirv_plic_top
Compiling module xil_defaultlib.e203_subsys_plic
Compiling module xil_defaultlib.sirv_clint
Compiling module xil_defaultlib.sirv_clint_top
Compiling module xil_defaultlib.e203_subsys_clint
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=2,...
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=2,...
Compiling module xil_defaultlib.sirv_gnrl_icb_buffer(CMD_CUT_REA...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=17)
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(CUT_READY=1...
Compiling module xil_defaultlib.sirv_gnrl_icb_splt(DW=32,FIFO_OU...
Compiling module xil_defaultlib.sirv_icb1to16_bus(ICB_FIFO_DP=2,...
Compiling module xil_defaultlib.sirv_tl_repeater_5
Compiling module xil_defaultlib.sirv_tlwidthwidget_qspi
Compiling module xil_defaultlib.sirv_repeater_6
Compiling module xil_defaultlib.sirv_tlfragmenter_qspi_1
Compiling module xil_defaultlib.sirv_queue_1
Compiling module xil_defaultlib.sirv_qspi_fifo
Compiling module xil_defaultlib.sirv_qspi_physical
Compiling module xil_defaultlib.sirv_qspi_media
Compiling module xil_defaultlib.sirv_qspi_flashmap
Compiling module xil_defaultlib.sirv_qspi_arbiter
Compiling module xil_defaultlib.sirv_flash_qspi
Compiling module xil_defaultlib.sirv_flash_qspi_top
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=65)
Compiling module xil_defaultlib.sirv_gnrl_cdc_tx(DW=65)
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=33)
Compiling module xil_defaultlib.sirv_gnrl_cdc_rx(DW=33)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=1)
Compiling module xil_defaultlib.sirv_gnrl_icb2apb(DW=32)
Compiling module xil_defaultlib.apb_gpio(APB_ADDR_WIDTH=32)
Compiling module xil_defaultlib.uart_rx
Compiling module xil_defaultlib.uart_tx
Compiling module xil_defaultlib.io_generic_fifo(DATA_WIDTH=9,BUF...
Compiling module xil_defaultlib.io_generic_fifo(DATA_WIDTH=8,BUF...
Compiling module xil_defaultlib.uart_interrupt(TX_FIFO_DEPTH=16,...
Compiling module xil_defaultlib.apb_uart_sv(APB_ADDR_WIDTH=32)
Compiling module xil_defaultlib.spi_master_apb_if(APB_ADDR_WIDTH...
Compiling module xil_defaultlib.spi_master_fifo(BUFFER_DEPTH=10)
Compiling module xil_defaultlib.spi_master_clkgen
Compiling module xil_defaultlib.spi_master_tx
Compiling module xil_defaultlib.spi_master_rx
Compiling module xil_defaultlib.spi_master_controller
Compiling module xil_defaultlib.apb_spi_master(APB_ADDR_WIDTH=32...
Compiling module xil_defaultlib.i2c_master_bit_ctrl
Compiling module xil_defaultlib.i2c_master_byte_ctrl
Compiling module xil_defaultlib.apb_i2c(APB_ADDR_WIDTH=32)
Compiling module xil_defaultlib.adv_timer_apb_if(APB_ADDR_WIDTH=...
Compiling module xil_defaultlib.timer_cntrl
Compiling module xil_defaultlib.input_stage(EXTSIG_NUM=48)
Compiling module xil_defaultlib.prescaler
Compiling module xil_defaultlib.up_down_counter
Compiling module xil_defaultlib.comparator
Compiling module xil_defaultlib.timer_module(N_EXTSIG=48)
Compiling module xil_defaultlib.apb_adv_timer(APB_ADDR_WIDTH=32)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,MSKO=...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=50)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=2,...
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=37)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=2,...
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=2,...
Compiling module xil_defaultlib.sirv_gnrl_axi_buffer(CHNL_FIFO_C...
Compiling module xil_defaultlib.sirv_gnrl_icb2axi(AXI_FIFO_DP=2,...
Compiling module xil_defaultlib.sirv_expl_axi_slv
Compiling module xil_defaultlib.sirv_hclkgen_regs
Compiling module xil_defaultlib.e203_subsys_perips
Compiling module xil_defaultlib.sirv_gnrl_dffl(DW=9)
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(CUT_READY=1...
Compiling module xil_defaultlib.sirv_gnrl_icb_splt(DW=32,FIFO_OU...
Compiling module xil_defaultlib.sirv_icb1to8_bus(ICB_FIFO_DP=2,O...
Compiling module xil_defaultlib.sirv_mrom
Compiling module xil_defaultlib.sirv_mrom_top
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,MSKO=...
Compiling module xil_defaultlib.sirv_gnrl_icb2axi(AXI_FIFO_DP=2,...
Compiling module xil_defaultlib.e203_subsys_mems
Compiling module xil_defaultlib.e203_subsys_main
Compiling module xil_defaultlib.sirv_AsyncResetRegVec_36
Compiling module xil_defaultlib.sirv_ResetCatchAndSync
Compiling module xil_defaultlib.sirv_jtaggpioport
Compiling module xil_defaultlib.sirv_debug_csr
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=41)
Compiling module xil_defaultlib.sirv_gnrl_cdc_tx(DW=41)
Compiling module xil_defaultlib.sirv_gnrl_dfflr(DW=36)
Compiling module xil_defaultlib.sirv_gnrl_cdc_rx(DW=36)
Compiling module xil_defaultlib.sirv_jtag_dtm_default
Compiling module xil_defaultlib.sirv_gnrl_cdc_tx(DW=36)
Compiling module xil_defaultlib.sirv_gnrl_cdc_rx(DW=41)
Compiling module xil_defaultlib.sirv_debug_rom
Compiling module xil_defaultlib.sirv_debug_ram_default
Compiling module xil_defaultlib.sirv_debug_module_default
Compiling module xil_defaultlib.sirv_gnrl_cdc_tx
Compiling module xil_defaultlib.sirv_gnrl_cdc_rx(DW=65)
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=0,...
Compiling module xil_defaultlib.sirv_gnrl_fifo(CUT_READY=1,DP=0,...
Compiling module xil_defaultlib.sirv_gnrl_icb_buffer(AW=15,CMD_C...
Compiling module xil_defaultlib.sirv_gnrl_pipe_stage(CUT_READY=1...
Compiling module xil_defaultlib.sirv_gnrl_icb_splt(AW=15,DW=32,F...
Compiling module xil_defaultlib.sirv_icb1to2_bus(AW=15,O0_BASE_A...
Compiling module xil_defaultlib.sirv_aon_lclkgen_regs
Compiling module xil_defaultlib.sirv_AsyncResetRegVec
Compiling module xil_defaultlib.sirv_rtc
Compiling module xil_defaultlib.sirv_pmu_core
Compiling module xil_defaultlib.sirv_AsyncResetRegVec_1
Compiling module xil_defaultlib.sirv_pmu
Compiling module xil_defaultlib.sirv_wdog
Compiling module xil_defaultlib.sirv_queue
Compiling module xil_defaultlib.sirv_aon
Compiling module xil_defaultlib.sirv_DeglitchShiftRegister
Compiling module xil_defaultlib.sirv_aon_porrst
Compiling module xil_defaultlib.sirv_aon_wrapper
Compiling module xil_defaultlib.sirv_aon_top
Compiling module xil_defaultlib.e203_subsys_top
Compiling module xil_defaultlib.e203_soc_top
Compiling module xil_defaultlib.system
Compiling module xil_defaultlib.glbl
Built simulation snapshot system_behav
