// states for multi cycle cpus definition

`define IF1     5'd0 
`define IF2     5'd1 
`define IF3     5'd2
`define IF4     5'd3
`define ID      5'd4
`define EX1_R   5'd5
`define EX2_R   5'd6
`define EX1_I   5'd7
`define EX2_I   5'd8
`define EX_LW   5'd9
`define EX1_B   5'd10
`define EX2_B   5'd11
`define MEM1_WR 5'd12
`define MEM2_WR 5'd13 
`define MEM3_WR 5'd14
`define MEM4_WR 5'd15
`define MEM1_RD 5'd16
`define MEM2_RD 5'd17
`define MEM3_RD 5'd18
`define MEM4_RD 5'd19 
`define WB_R    5'd20 
`define WB_M    5'd21
`define WB_J    5'd22
