Timing Analyzer report for uart
Wed Apr 13 18:22:24 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; uart                                                    ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6F17C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
;     Processors 3-4         ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 129.58 MHz ; 129.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.717 ; -821.650           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -414.899                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                   ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -6.717 ; timer[19] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.635      ;
; -6.627 ; timer[6]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.545      ;
; -6.617 ; timer[7]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.535      ;
; -6.599 ; timer[27] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.520      ;
; -6.591 ; timer[26] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.512      ;
; -6.537 ; timer[18] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.455      ;
; -6.454 ; timer[30] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.375      ;
; -6.447 ; timer[29] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.368      ;
; -6.430 ; timer[16] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.352      ;
; -6.415 ; timer[8]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.333      ;
; -6.406 ; timer[17] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.324      ;
; -6.405 ; timer[4]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.328      ;
; -6.402 ; timer[3]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.325      ;
; -6.398 ; timer[11] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.316      ;
; -6.397 ; timer[21] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.319      ;
; -6.395 ; timer[12] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.313      ;
; -6.391 ; timer[25] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.312      ;
; -6.383 ; timer[22] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.305      ;
; -6.365 ; timer[19] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.282      ;
; -6.339 ; timer[19] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.257      ;
; -6.301 ; timer[19] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.219      ;
; -6.282 ; timer[5]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.200      ;
; -6.275 ; timer[6]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.192      ;
; -6.265 ; timer[7]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.182      ;
; -6.258 ; timer[24] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.179      ;
; -6.249 ; timer[6]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.167      ;
; -6.248 ; timer[31] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.169      ;
; -6.247 ; timer[27] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.167      ;
; -6.239 ; timer[7]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.157      ;
; -6.239 ; timer[26] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.159      ;
; -6.228 ; timer[2]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.151      ;
; -6.223 ; timer[13] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.141      ;
; -6.221 ; timer[27] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.142      ;
; -6.214 ; timer[19] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.131      ;
; -6.213 ; timer[26] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.134      ;
; -6.211 ; timer[6]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.129      ;
; -6.207 ; timer[19] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.128      ;
; -6.201 ; timer[7]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.119      ;
; -6.188 ; timer[19] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.106      ;
; -6.185 ; timer[18] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.102      ;
; -6.183 ; timer[20] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.105      ;
; -6.183 ; timer[27] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.104      ;
; -6.175 ; timer[26] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.096      ;
; -6.164 ; timer[19] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.082      ;
; -6.159 ; timer[14] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.081      ;
; -6.159 ; timer[18] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.077      ;
; -6.155 ; timer[19] ; timer[27] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.073      ;
; -6.133 ; timer[19] ; timer[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.050      ;
; -6.124 ; timer[6]  ; timer[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.041      ;
; -6.121 ; timer[19] ; timer[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.042      ;
; -6.121 ; timer[18] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.039      ;
; -6.117 ; timer[6]  ; timer[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.038      ;
; -6.114 ; timer[7]  ; timer[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 7.031      ;
; -6.112 ; timer[28] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.033      ;
; -6.107 ; timer[7]  ; timer[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.028      ;
; -6.102 ; timer[30] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.022      ;
; -6.098 ; timer[6]  ; timer[30] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.016      ;
; -6.096 ; timer[27] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.016      ;
; -6.095 ; timer[1]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.018      ;
; -6.095 ; timer[29] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.015      ;
; -6.091 ; timer[10] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.009      ;
; -6.089 ; timer[27] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.013      ;
; -6.088 ; timer[7]  ; timer[30] ; clk          ; clk         ; 1.000        ; -0.083     ; 7.006      ;
; -6.088 ; timer[26] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.008      ;
; -6.081 ; timer[26] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.077     ; 7.005      ;
; -6.078 ; timer[16] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.999      ;
; -6.076 ; timer[30] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.997      ;
; -6.074 ; timer[6]  ; timer[26] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.992      ;
; -6.070 ; timer[27] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.991      ;
; -6.069 ; timer[29] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.990      ;
; -6.065 ; timer[6]  ; timer[27] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.983      ;
; -6.064 ; timer[7]  ; timer[26] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.982      ;
; -6.063 ; timer[8]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.980      ;
; -6.062 ; timer[26] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.983      ;
; -6.055 ; timer[7]  ; timer[27] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.973      ;
; -6.054 ; timer[17] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.971      ;
; -6.053 ; timer[4]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.975      ;
; -6.052 ; timer[16] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.974      ;
; -6.050 ; timer[15] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.972      ;
; -6.050 ; timer[3]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.972      ;
; -6.046 ; timer[11] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.963      ;
; -6.046 ; timer[27] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.967      ;
; -6.045 ; timer[21] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.966      ;
; -6.043 ; timer[6]  ; timer[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.960      ;
; -6.043 ; timer[12] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.960      ;
; -6.039 ; timer[25] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 6.959      ;
; -6.038 ; timer[30] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.959      ;
; -6.038 ; timer[26] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.959      ;
; -6.037 ; timer[8]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.955      ;
; -6.037 ; timer[27] ; timer[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.958      ;
; -6.034 ; timer[18] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.951      ;
; -6.033 ; timer[7]  ; timer[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 6.950      ;
; -6.031 ; timer[22] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.952      ;
; -6.031 ; timer[6]  ; timer[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.952      ;
; -6.031 ; timer[29] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.952      ;
; -6.029 ; timer[26] ; timer[27] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.950      ;
; -6.028 ; timer[17] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.083     ; 6.946      ;
; -6.027 ; timer[4]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.078     ; 6.950      ;
; -6.027 ; timer[18] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.080     ; 6.948      ;
; -6.026 ; timer[21] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.079     ; 6.948      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                      ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[4]                                                       ; uart_rx:uart_rx_inst|rx_bits[4]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[7]                                                       ; uart_rx:uart_rx_inst|rx_bits[7]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[6]                                                       ; uart_rx:uart_rx_inst|rx_bits[6]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[3]                                                       ; uart_rx:uart_rx_inst|rx_bits[3]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|rx_bits[0]                                                       ; uart_rx:uart_rx_inst|rx_bits[0]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.S_IDLE                                                     ; uart_tx:uart_tx_inst|state.S_IDLE                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.S_STOP                                                     ; uart_tx:uart_tx_inst|state.S_STOP                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|bit_cnt[2]                                                       ; uart_tx:uart_tx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|bit_cnt[1]                                                       ; uart_tx:uart_tx_inst|bit_cnt[1]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_inst|state.S_START                                                    ; uart_tx:uart_tx_inst|state.S_START                                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_data_valid                                                                         ; tx_data_valid                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.WAIT                                                                            ; state.WAIT                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.IDLE                                                                            ; state.IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state.SEND                                                                            ; state.SEND                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|bit_cnt[2]                                                       ; uart_rx:uart_rx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx_inst|bit_cnt[1]                                                       ; uart_rx:uart_rx_inst|bit_cnt[1]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE               ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg                  ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_inst|rx_bits[5]                                                       ; uart_rx:uart_rx_inst|rx_bits[5]                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_inst|rx_bits[2]                                                       ; uart_rx:uart_rx_inst|rx_bits[2]                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_inst|rx_bits[1]                                                       ; uart_rx:uart_rx_inst|rx_bits[1]                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_inst|rx_data_valid                                                    ; uart_rx:uart_rx_inst|rx_data_valid                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_inst|state.S_STOP                                                     ; uart_rx:uart_rx_inst|state.S_STOP                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_inst|state.S_REC_BYTE                                                 ; uart_rx:uart_rx_inst|state.S_REC_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_inst|state.S_START                                                    ; uart_rx:uart_rx_inst|state.S_START                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE         ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.IDLE                    ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.IDLE                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_READ_BYTES      ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_READ_BYTES       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_WR_CMD_CODE     ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_WR_CMD_CODE      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE            ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; s_state.S_READ                                                                        ; s_state.S_READ                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[31]                                                                             ; timer[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[30]                                                                             ; timer[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[29]                                                                             ; timer[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[28]                                                                             ; timer[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[27]                                                                             ; timer[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[26]                                                                             ; timer[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[25]                                                                             ; timer[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[24]                                                                             ; timer[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[23]                                                                             ; timer[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[22]                                                                             ; timer[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[21]                                                                             ; timer[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[20]                                                                             ; timer[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[19]                                                                             ; timer[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[18]                                                                             ; timer[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[17]                                                                             ; timer[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[16]                                                                             ; timer[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[15]                                                                             ; timer[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[14]                                                                             ; timer[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[12]                                                                             ; timer[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[11]                                                                             ; timer[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[13]                                                                             ; timer[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[10]                                                                             ; timer[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[9]                                                                              ; timer[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[8]                                                                              ; timer[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[7]                                                                              ; timer[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[6]                                                                              ; timer[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[5]                                                                              ; timer[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[4]                                                                              ; timer[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[3]                                                                              ; timer[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[2]                                                                              ; timer[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[1]                                                                              ; timer[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; timer[0]                                                                              ; timer[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; s_state.S_IDLE                                                                        ; s_state.S_IDLE                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart_rx:uart_rx_inst|bit_cnt[0]                                                       ; uart_rx:uart_rx_inst|bit_cnt[0]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; flash_read                                                                            ; flash_read                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.495 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE            ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_LATCH        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.787      ;
; 0.496 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE            ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.788      ;
; 0.500 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|byte_cnt[8]             ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|byte_cnt[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[5]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[5]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.501 ; state.IDLE                                                                            ; state.SEND                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[7]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[7]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[3]                 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[4]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[2]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[2]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[1]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[1]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[2]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; tx_data[1]                                                                            ; uart_tx:uart_tx_inst|tx_data_latch[1]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[0]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[7]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[3]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; uart_rx:uart_rx_inst|rx_bits[1]                                                       ; uart_rx:uart_rx_inst|rx_data[1]                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_valid              ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_valid  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.504 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[6]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[6]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.505 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[0]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[0]                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.797      ;
; 0.505 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[4]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.797      ;
; 0.505 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[1]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.797      ;
; 0.509 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK         ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CS_HIGH         ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; uart_tx:uart_tx_inst|bit_cnt[1]                                                       ; uart_tx:uart_tx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.512 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK         ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.804      ;
; 0.518 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|cmd_valid              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.810      ;
; 0.526 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE               ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_EDGE                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_ACK            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.528 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_LATCH       ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CS_LOW           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.531 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_EDGE               ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.824      ;
; 0.542 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_valid ; state.IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.835      ;
+-------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 141.34 MHz ; 141.34 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.075 ; -752.470          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -414.899                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                    ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -6.075 ; timer[19] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 7.004      ;
; -5.995 ; timer[6]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.924      ;
; -5.989 ; timer[7]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.918      ;
; -5.952 ; timer[27] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.882      ;
; -5.947 ; timer[26] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.877      ;
; -5.923 ; timer[18] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.852      ;
; -5.820 ; timer[30] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.750      ;
; -5.818 ; timer[8]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.747      ;
; -5.816 ; timer[29] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.746      ;
; -5.808 ; timer[19] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.736      ;
; -5.800 ; timer[17] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.729      ;
; -5.789 ; timer[11] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.718      ;
; -5.786 ; timer[12] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.715      ;
; -5.779 ; timer[25] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.709      ;
; -5.767 ; timer[16] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.698      ;
; -5.767 ; timer[4]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.699      ;
; -5.764 ; timer[3]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.696      ;
; -5.746 ; timer[19] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.675      ;
; -5.741 ; timer[21] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.672      ;
; -5.728 ; timer[22] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.659      ;
; -5.728 ; timer[6]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.656      ;
; -5.722 ; timer[7]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.650      ;
; -5.693 ; timer[5]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.622      ;
; -5.685 ; timer[27] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.614      ;
; -5.680 ; timer[19] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.609      ;
; -5.680 ; timer[26] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.609      ;
; -5.668 ; timer[19] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.598      ;
; -5.666 ; timer[6]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.595      ;
; -5.660 ; timer[7]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.589      ;
; -5.656 ; timer[18] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.584      ;
; -5.654 ; timer[24] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.584      ;
; -5.649 ; timer[31] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.579      ;
; -5.644 ; timer[19] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.572      ;
; -5.641 ; timer[13] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.570      ;
; -5.623 ; timer[27] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.553      ;
; -5.618 ; timer[2]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.550      ;
; -5.618 ; timer[26] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.548      ;
; -5.600 ; timer[6]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.529      ;
; -5.594 ; timer[19] ; timer[20] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.522      ;
; -5.594 ; timer[18] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.523      ;
; -5.594 ; timer[7]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.523      ;
; -5.589 ; timer[19] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.518      ;
; -5.588 ; timer[6]  ; timer[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.518      ;
; -5.586 ; timer[19] ; timer[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.516      ;
; -5.582 ; timer[7]  ; timer[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.512      ;
; -5.572 ; timer[19] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.501      ;
; -5.564 ; timer[6]  ; timer[23] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.492      ;
; -5.558 ; timer[7]  ; timer[23] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.486      ;
; -5.557 ; timer[27] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.487      ;
; -5.556 ; timer[20] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.487      ;
; -5.554 ; timer[19] ; timer[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.483      ;
; -5.553 ; timer[30] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.482      ;
; -5.552 ; timer[26] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.482      ;
; -5.551 ; timer[8]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.479      ;
; -5.549 ; timer[29] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.478      ;
; -5.545 ; timer[27] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.476      ;
; -5.541 ; timer[14] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.472      ;
; -5.540 ; timer[26] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.471      ;
; -5.533 ; timer[17] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.461      ;
; -5.528 ; timer[18] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.457      ;
; -5.522 ; timer[11] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.450      ;
; -5.521 ; timer[28] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.451      ;
; -5.521 ; timer[27] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.450      ;
; -5.519 ; timer[10] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.448      ;
; -5.519 ; timer[12] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.447      ;
; -5.516 ; timer[18] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.446      ;
; -5.516 ; timer[26] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.445      ;
; -5.514 ; timer[6]  ; timer[20] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.442      ;
; -5.512 ; timer[25] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.441      ;
; -5.509 ; timer[6]  ; timer[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.438      ;
; -5.508 ; timer[7]  ; timer[20] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.436      ;
; -5.506 ; timer[6]  ; timer[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.436      ;
; -5.503 ; timer[7]  ; timer[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.432      ;
; -5.500 ; timer[16] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.430      ;
; -5.500 ; timer[4]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.431      ;
; -5.500 ; timer[7]  ; timer[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.430      ;
; -5.497 ; timer[3]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.428      ;
; -5.494 ; timer[1]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.426      ;
; -5.492 ; timer[18] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.420      ;
; -5.492 ; timer[6]  ; timer[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.421      ;
; -5.491 ; timer[30] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.421      ;
; -5.489 ; timer[8]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.418      ;
; -5.487 ; timer[29] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.417      ;
; -5.486 ; timer[7]  ; timer[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.415      ;
; -5.474 ; timer[6]  ; timer[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.403      ;
; -5.474 ; timer[21] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.404      ;
; -5.471 ; timer[17] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.400      ;
; -5.471 ; timer[27] ; timer[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.400      ;
; -5.468 ; timer[7]  ; timer[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.397      ;
; -5.466 ; timer[27] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.396      ;
; -5.466 ; timer[26] ; timer[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.395      ;
; -5.463 ; timer[27] ; timer[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.394      ;
; -5.461 ; timer[22] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.391      ;
; -5.461 ; timer[26] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.391      ;
; -5.460 ; timer[11] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.389      ;
; -5.458 ; timer[19] ; timer[18] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.388      ;
; -5.458 ; timer[26] ; timer[17] ; clk          ; clk         ; 1.000        ; -0.071     ; 6.389      ;
; -5.457 ; timer[12] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.386      ;
; -5.455 ; timer[19] ; timer[22] ; clk          ; clk         ; 1.000        ; -0.074     ; 6.383      ;
; -5.450 ; timer[25] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.072     ; 6.380      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                  ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg              ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[5]                                                   ; uart_rx:uart_rx_inst|rx_bits[5]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[4]                                                   ; uart_rx:uart_rx_inst|rx_bits[4]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[7]                                                   ; uart_rx:uart_rx_inst|rx_bits[7]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[6]                                                   ; uart_rx:uart_rx_inst|rx_bits[6]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[2]                                                   ; uart_rx:uart_rx_inst|rx_bits[2]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[3]                                                   ; uart_rx:uart_rx_inst|rx_bits[3]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[1]                                                   ; uart_rx:uart_rx_inst|rx_bits[1]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_bits[0]                                                   ; uart_rx:uart_rx_inst|rx_bits[0]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.S_IDLE                                                 ; uart_tx:uart_tx_inst|state.S_IDLE                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                            ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.S_STOP                                                 ; uart_tx:uart_tx_inst|state.S_STOP                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|bit_cnt[2]                                                   ; uart_tx:uart_tx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|bit_cnt[1]                                                   ; uart_tx:uart_tx_inst|bit_cnt[1]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.S_START                                                ; uart_tx:uart_tx_inst|state.S_START                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_data_valid                                                                     ; tx_data_valid                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.WAIT                                                                        ; state.WAIT                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.IDLE                                                                        ; state.IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state.SEND                                                                        ; state.SEND                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|rx_data_valid                                                ; uart_rx:uart_rx_inst|rx_data_valid                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.S_STOP                                                 ; uart_rx:uart_rx_inst|state.S_STOP                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.S_REC_BYTE                                             ; uart_rx:uart_rx_inst|state.S_REC_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|state.S_START                                                ; uart_rx:uart_rx_inst|state.S_START                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|bit_cnt[2]                                                   ; uart_rx:uart_rx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|bit_cnt[1]                                                   ; uart_rx:uart_rx_inst|bit_cnt[1]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE           ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE     ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.IDLE                ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.IDLE                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_READ_BYTES  ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_READ_BYTES       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_WR_CMD_CODE ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_WR_CMD_CODE      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE        ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ      ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE      ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; s_state.S_READ                                                                    ; s_state.S_READ                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[31]                                                                         ; timer[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[30]                                                                         ; timer[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[29]                                                                         ; timer[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[28]                                                                         ; timer[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[27]                                                                         ; timer[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[26]                                                                         ; timer[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[25]                                                                         ; timer[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[24]                                                                         ; timer[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[23]                                                                         ; timer[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[22]                                                                         ; timer[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[21]                                                                         ; timer[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[20]                                                                         ; timer[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[19]                                                                         ; timer[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[18]                                                                         ; timer[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[17]                                                                         ; timer[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[16]                                                                         ; timer[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[15]                                                                         ; timer[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[14]                                                                         ; timer[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[12]                                                                         ; timer[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[11]                                                                         ; timer[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[13]                                                                         ; timer[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[10]                                                                         ; timer[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[9]                                                                          ; timer[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[8]                                                                          ; timer[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[7]                                                                          ; timer[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[6]                                                                          ; timer[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[5]                                                                          ; timer[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[4]                                                                          ; timer[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[3]                                                                          ; timer[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[2]                                                                          ; timer[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[1]                                                                          ; timer[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; timer[0]                                                                          ; timer[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; s_state.S_IDLE                                                                    ; s_state.S_IDLE                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; uart_rx:uart_rx_inst|bit_cnt[0]                                                   ; uart_rx:uart_rx_inst|bit_cnt[0]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; flash_read                                                                        ; flash_read                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.458 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE        ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_LATCH        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.725      ;
; 0.458 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE        ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.725      ;
; 0.464 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|byte_cnt[8]         ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|byte_cnt[8]              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.732      ;
; 0.468 ; state.IDLE                                                                        ; state.SEND                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.735      ;
; 0.470 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[5]        ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[2]        ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[7]        ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[7]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[3]             ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[1]        ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[2]         ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[0]         ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[7]         ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[3]         ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; tx_data[1]                                                                        ; uart_tx:uart_tx_inst|tx_data_latch[1]                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; uart_rx:uart_rx_inst|rx_bits[1]                                                   ; uart_rx:uart_rx_inst|rx_data[1]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; uart_tx:uart_tx_inst|bit_cnt[1]                                                   ; uart_tx:uart_tx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[6]        ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[6]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[1]         ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_valid          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_valid  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK     ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.474 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[0]        ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[0]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.474 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[4]         ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.475 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK     ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.742      ;
; 0.479 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CS_HIGH     ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.486 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE      ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|cmd_valid              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.753      ;
; 0.491 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ      ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_ACK            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.758      ;
; 0.492 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE           ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_EDGE                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_LATCH   ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CS_LOW           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.496 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_EDGE           ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.763      ;
; 0.502 ; uart_tx:uart_tx_inst|state.S_STOP                                                 ; uart_tx:uart_tx_inst|tx_reg                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.769      ;
+-------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.262 ; -209.210          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -361.282                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                    ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -2.262 ; timer[19] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.212      ;
; -2.225 ; timer[27] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.176      ;
; -2.218 ; timer[26] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.169      ;
; -2.211 ; timer[6]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.161      ;
; -2.205 ; timer[7]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.155      ;
; -2.173 ; timer[16] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.126      ;
; -2.166 ; timer[18] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.116      ;
; -2.163 ; timer[30] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.114      ;
; -2.162 ; timer[19] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.112      ;
; -2.158 ; timer[29] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.109      ;
; -2.156 ; timer[21] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.109      ;
; -2.146 ; timer[22] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.099      ;
; -2.137 ; timer[4]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.091      ;
; -2.136 ; timer[3]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.090      ;
; -2.127 ; timer[27] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.078      ;
; -2.127 ; timer[26] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.078      ;
; -2.125 ; timer[11] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.075      ;
; -2.123 ; timer[25] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.074      ;
; -2.123 ; timer[12] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.073      ;
; -2.117 ; timer[17] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.067      ;
; -2.109 ; timer[19] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.059      ;
; -2.105 ; timer[8]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.055      ;
; -2.096 ; timer[6]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.046      ;
; -2.096 ; timer[7]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.046      ;
; -2.093 ; timer[19] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.041      ;
; -2.089 ; timer[18] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.039      ;
; -2.084 ; timer[19] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.034      ;
; -2.083 ; timer[19] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.033      ;
; -2.074 ; timer[27] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.025      ;
; -2.074 ; timer[26] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.025      ;
; -2.072 ; timer[24] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.023      ;
; -2.065 ; timer[31] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.016      ;
; -2.060 ; timer[16] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.013      ;
; -2.057 ; timer[19] ; timer[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.005      ;
; -2.056 ; timer[29] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.007      ;
; -2.056 ; timer[27] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.005      ;
; -2.055 ; timer[5]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 3.005      ;
; -2.054 ; timer[30] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.005      ;
; -2.049 ; timer[19] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.997      ;
; -2.049 ; timer[27] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.000      ;
; -2.049 ; timer[21] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.002      ;
; -2.049 ; timer[26] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.998      ;
; -2.049 ; timer[26] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.000      ;
; -2.047 ; timer[20] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.000      ;
; -2.046 ; timer[2]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.033     ; 3.000      ;
; -2.046 ; timer[27] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.997      ;
; -2.043 ; timer[6]  ; timer[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.993      ;
; -2.043 ; timer[7]  ; timer[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.993      ;
; -2.042 ; timer[6]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.990      ;
; -2.041 ; timer[25] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.992      ;
; -2.039 ; timer[26] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.990      ;
; -2.036 ; timer[18] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.986      ;
; -2.036 ; timer[7]  ; timer[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.984      ;
; -2.035 ; timer[14] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.988      ;
; -2.035 ; timer[13] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.985      ;
; -2.032 ; timer[17] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.982      ;
; -2.032 ; timer[6]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.982      ;
; -2.026 ; timer[19] ; timer[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.974      ;
; -2.026 ; timer[7]  ; timer[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.976      ;
; -2.025 ; timer[22] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.978      ;
; -2.023 ; timer[19] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.974      ;
; -2.022 ; timer[27] ; timer[20] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.971      ;
; -2.022 ; timer[26] ; timer[20] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.971      ;
; -2.018 ; timer[6]  ; timer[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.968      ;
; -2.018 ; timer[7]  ; timer[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.968      ;
; -2.015 ; timer[19] ; timer[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.965      ;
; -2.012 ; timer[3]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.966      ;
; -2.012 ; timer[27] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.961      ;
; -2.012 ; timer[4]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.966      ;
; -2.011 ; timer[28] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.962      ;
; -2.011 ; timer[18] ; timer[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.961      ;
; -2.008 ; timer[19] ; timer[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.959      ;
; -2.008 ; timer[8]  ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.958      ;
; -2.007 ; timer[16] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.960      ;
; -2.005 ; timer[26] ; timer[23] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.954      ;
; -2.004 ; timer[16] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.955      ;
; -2.003 ; timer[29] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.954      ;
; -2.001 ; timer[30] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.952      ;
; -1.998 ; timer[6]  ; timer[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.946      ;
; -1.997 ; timer[15] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.950      ;
; -1.997 ; timer[18] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.945      ;
; -1.996 ; timer[21] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.949      ;
; -1.994 ; timer[1]  ; timer[31] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.948      ;
; -1.994 ; timer[16] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.034     ; 2.947      ;
; -1.994 ; timer[30] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.943      ;
; -1.992 ; timer[7]  ; timer[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.940      ;
; -1.991 ; timer[19] ; timer[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.942      ;
; -1.991 ; timer[6]  ; timer[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.939      ;
; -1.991 ; timer[27] ; timer[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.940      ;
; -1.991 ; timer[7]  ; timer[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.939      ;
; -1.991 ; timer[26] ; timer[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.940      ;
; -1.990 ; timer[11] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.940      ;
; -1.989 ; timer[29] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.038     ; 2.938      ;
; -1.988 ; timer[12] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.938      ;
; -1.988 ; timer[25] ; timer[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.939      ;
; -1.987 ; timer[18] ; timer[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.937      ;
; -1.987 ; timer[21] ; timer[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.938      ;
; -1.986 ; timer[10] ; timer[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 2.936      ;
; -1.986 ; timer[27] ; timer[19] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.938      ;
; -1.984 ; timer[24] ; timer[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.935      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                      ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg                  ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[5]                                                       ; uart_rx:uart_rx_inst|rx_bits[5]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[4]                                                       ; uart_rx:uart_rx_inst|rx_bits[4]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[7]                                                       ; uart_rx:uart_rx_inst|rx_bits[7]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[6]                                                       ; uart_rx:uart_rx_inst|rx_bits[6]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[2]                                                       ; uart_rx:uart_rx_inst|rx_bits[2]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[3]                                                       ; uart_rx:uart_rx_inst|rx_bits[3]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[1]                                                       ; uart_rx:uart_rx_inst|rx_bits[1]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_bits[0]                                                       ; uart_rx:uart_rx_inst|rx_bits[0]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|state.S_IDLE                                                     ; uart_tx:uart_tx_inst|state.S_IDLE                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                ; uart_tx:uart_tx_inst|state.S_SEND_BYTE                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|state.S_STOP                                                     ; uart_tx:uart_tx_inst|state.S_STOP                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|bit_cnt[2]                                                       ; uart_tx:uart_tx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|bit_cnt[1]                                                       ; uart_tx:uart_tx_inst|bit_cnt[1]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_inst|state.S_START                                                    ; uart_tx:uart_tx_inst|state.S_START                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_data_valid                                                                         ; tx_data_valid                                                                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.WAIT                                                                            ; state.WAIT                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.IDLE                                                                            ; state.IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.SEND                                                                            ; state.SEND                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|rx_data_valid                                                    ; uart_rx:uart_rx_inst|rx_data_valid                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.S_STOP                                                     ; uart_rx:uart_rx_inst|state.S_STOP                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.S_REC_BYTE                                                 ; uart_rx:uart_rx_inst|state.S_REC_BYTE                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|state.S_START                                                    ; uart_rx:uart_rx_inst|state.S_START                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|bit_cnt[2]                                                       ; uart_rx:uart_rx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_inst|bit_cnt[1]                                                       ; uart_rx:uart_rx_inst|bit_cnt[1]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE               ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE         ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.LAST_HALF_CYCLE          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.IDLE                    ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.IDLE                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_READ_BYTES      ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_READ_BYTES       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_WR_CMD_CODE     ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_WR_CMD_CODE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE            ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; s_state.S_READ                                                                        ; s_state.S_READ                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[31]                                                                             ; timer[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[30]                                                                             ; timer[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[29]                                                                             ; timer[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[28]                                                                             ; timer[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[27]                                                                             ; timer[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[26]                                                                             ; timer[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[25]                                                                             ; timer[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[24]                                                                             ; timer[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[23]                                                                             ; timer[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[22]                                                                             ; timer[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[21]                                                                             ; timer[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[20]                                                                             ; timer[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[19]                                                                             ; timer[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[18]                                                                             ; timer[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[17]                                                                             ; timer[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[16]                                                                             ; timer[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[15]                                                                             ; timer[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[14]                                                                             ; timer[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[12]                                                                             ; timer[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[11]                                                                             ; timer[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[13]                                                                             ; timer[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[10]                                                                             ; timer[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[9]                                                                              ; timer[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[8]                                                                              ; timer[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[7]                                                                              ; timer[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[6]                                                                              ; timer[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[5]                                                                              ; timer[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[4]                                                                              ; timer[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[3]                                                                              ; timer[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[2]                                                                              ; timer[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[1]                                                                              ; timer[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; timer[0]                                                                              ; timer[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; s_state.S_IDLE                                                                        ; s_state.S_IDLE                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[7]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[7]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[5]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[5]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[3]                 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[4]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[2]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[2]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[1]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[1]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[2]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tx_data[1]                                                                            ; uart_tx:uart_tx_inst|tx_data_latch[1]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[0]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx_inst|bit_cnt[0]                                                       ; uart_rx:uart_rx_inst|bit_cnt[0]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; flash_read                                                                            ; flash_read                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[7]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[3]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; uart_rx:uart_rx_inst|rx_bits[1]                                                       ; uart_rx:uart_rx_inst|rx_data[1]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[6]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[6]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[1]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_valid              ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_valid  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|send_data[0]            ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|MOSI_shift[0]                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|data_out[4]             ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_out[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CS_HIGH         ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.201 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|byte_cnt[8]             ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|byte_cnt[8]              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.202 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_IDLE          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|cmd_valid              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE            ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_LATCH        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_IDLE               ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_EDGE                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ          ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_ACK            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE            ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|CS_reg                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_LATCH       ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CS_LOW           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; uart_tx:uart_tx_inst|bit_cnt[1]                                                       ; uart_tx:uart_tx_inst|bit_cnt[2]                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; state.IDLE                                                                            ; state.SEND                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.211 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK         ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_IDLE             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.331      ;
; 0.213 ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|flash_read_data_valid ; state.IDLE                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.213 ; spi_flash_top:spi_flash_top_m0|spi_flash_cmd:spi_flash_cmd_m0|state.S_CMD_ACK         ; spi_flash_top:spi_flash_top_m0|spi_flash_ctrl:spi_flash_ctrl_m0|state.S_READ           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.220 ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|state.DCLK_EDGE               ; spi_flash_top:spi_flash_top_m0|spi_master:spi_master_m0|DCLK_reg                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.340      ;
+-------+---------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.717   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.717   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -821.65  ; 0.0   ; 0.0      ; 0.0     ; -414.899            ;
;  clk             ; -821.650 ; 0.000 ; N/A      ; N/A     ; -414.899            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin     ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ncs     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dclk    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mosi    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------+
; Input Transition Times                                     ;
+---------+--------------+-----------------+-----------------+
; Pin     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------+--------------+-----------------+-----------------+
; clk     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; uart_rx ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; miso    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ncs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.45e-08 V                   ; 3.09 V              ; -0.0209 V           ; 0.076 V                              ; 0.212 V                              ; 1.6e-09 s                   ; 1.48e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.45e-08 V                  ; 3.09 V             ; -0.0209 V          ; 0.076 V                             ; 0.212 V                             ; 1.6e-09 s                  ; 1.48e-09 s                 ; Yes                       ; No                        ;
; dclk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; mosi    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.45e-08 V                   ; 3.09 V              ; -0.0209 V           ; 0.076 V                              ; 0.212 V                              ; 1.6e-09 s                   ; 1.48e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.45e-08 V                  ; 3.09 V             ; -0.0209 V          ; 0.076 V                             ; 0.212 V                             ; 1.6e-09 s                  ; 1.48e-09 s                 ; Yes                       ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ncs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.14e-06 V                   ; 3.09 V              ; -0.0105 V           ; 0.04 V                               ; 0.207 V                              ; 1.96e-09 s                  ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.14e-06 V                  ; 3.09 V             ; -0.0105 V          ; 0.04 V                              ; 0.207 V                             ; 1.96e-09 s                 ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
; dclk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; mosi    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.14e-06 V                   ; 3.09 V              ; -0.0105 V           ; 0.04 V                               ; 0.207 V                              ; 1.96e-09 s                  ; 1.8e-09 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 1.14e-06 V                  ; 3.09 V             ; -0.0105 V          ; 0.04 V                              ; 0.207 V                             ; 1.96e-09 s                 ; 1.8e-09 s                  ; Yes                       ; Yes                       ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ncs     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.83e-07 V                   ; 3.49 V              ; -0.0372 V           ; 0.265 V                              ; 0.238 V                              ; 1.3e-09 s                   ; 1.28e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.83e-07 V                  ; 3.49 V             ; -0.0372 V          ; 0.265 V                             ; 0.238 V                             ; 1.3e-09 s                  ; 1.28e-09 s                 ; No                        ; No                        ;
; dclk    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; mosi    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.83e-07 V                   ; 3.49 V              ; -0.0372 V           ; 0.265 V                              ; 0.238 V                              ; 1.3e-09 s                   ; 1.28e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.83e-07 V                  ; 3.49 V             ; -0.0372 V          ; 0.265 V                             ; 0.238 V                             ; 1.3e-09 s                  ; 1.28e-09 s                 ; No                        ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8821     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8821     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 287   ; 287  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; miso       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ncs         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; miso       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ncs         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Wed Apr 13 18:22:20 2022
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.717
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.717            -821.650 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -414.899 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.075            -752.470 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -414.899 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.262
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.262            -209.210 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -361.282 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4752 megabytes
    Info: Processing ended: Wed Apr 13 18:22:24 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


