
1. **SoC(System-On-Chip)란 무엇이며, 기존 PCB 기반 시스템과 어떻게 다른가?**  
   SoC는 CPU, 메모리, 입출력 장치 등의 시스템 구성 요소를 하나의 실리콘 다이(chip)에 집적하는 방식. 기존 PCB 시스템은 각 구성 요소가 별도의 칩으로 분리되어 있고, PCB 상에서 배치되어 납땜으로 연결된다. SoC는 소형화, 저전력, 대량생산에 유리하며, 스마트폰, TV, 자동차 등의 전자기기에 널리 사용된다.

2. **여러 시스템 구성 요소를 단일 SoC로 통합할 때의 주요 이점은 무엇인가?**  
   SoC 통합의 주요 이점은 소형화와 저전력 소비. 여러 구성 요소를 하나의 칩에 통합함으로써 크기를 줄이고, 소비 전력을 절감할 수 있으며, 생산 공정이 단순해져 대량 생산이 용이해진다. 이는 스마트폰과 같은 소형 전자기기에 필수적인 요소.

3. **SoC 설계에서 IP(Intellectual Property)의 역할은 무엇인가?**  
   IP는 SoC 설계에서 기존에 검증된 기능 블록을 재사용함으로써 설계 시간을 단축하고, 비용을 절감할 수 있도록 돕는다. IP를 모듈화하여 SoC 설계에 필요한 다양한 기능을 구현하고, 각 IP가 표준화된 인터페이스를 통해 서로 통신할 수 있도록 한다.

4. **SoC 아키텍처에서 버스의 주요 기능은 무엇이며, 주소 디코딩은 어떻게 이루어지나요?**  
   SoC에서 버스는 CPU, 메모리, 주변 장치 간의 데이터를 전송하는 통로 역할을 한다. 주소 디코딩은 CPU가 메모리나 주변 장치에 액세스할 때 사용되는 주소를 해석하여, 해당 장치가 데이터를 전송하거나 받을 수 있도록 하는 과정.

5. **Wishbone 버스와 AMBA AXI4-lite 버스를 비교하고 차이점을 설명하라.**  
   Wishbone 버스는 간단한 동기식 버스 인터페이스로, 일반적인 SoC 통신에 사용된다. 반면 AMBA AXI4-lite는 더 복잡한 인터페이스를 제공하며, 고속 데이터 전송이 필요한 시스템에서 주로 사용된다. AXI4-lite는 다중 마스터/슬레이브 구조를 지원하며, 버스 대역폭과 효율성이 높다.

6. **Xilinx Zynq의 주요 특징은 무엇이며, SoC 구현에서 어떻게 사용되는지 서술하라.**  
   Xilinx Zynq는 듀얼 Cortex-A9 CPU 코어와 프로그래머블 로직을 결합한 SoC. 이를 통해 CPU와 FPGA의 장점을 결합하여 복잡한 임베디드 시스템을 효율적으로 구현할 수 있다. Zynq는 SoC 설계 실습에서 사용되며, IP 설계와 AMBA 버스 인터페이스, C 프로그래밍 등을 통해 SoC의 동작을 검증한다.

7. **임베디드 시스템의 기본 구조와 구성 요소를 설명하라. 일반적인 컴퓨터와는 어떻게 다른가?**  
   임베디드 시스템은 특정 기능을 수행하기 위한 소형 컴퓨터 시스템으로, 프로세서, 메모리, 입출력 장치, 주변 장치 등으로 구성된다. 일반적인 컴퓨터와는 달리, 임베디드 시스템은 소형화, 저전력, 특정 목적의 기능만을 수행하며, 확장이 어렵고 실시간 응답 특성이 요구될 때가 많다.

8. **임베디드 시스템의 주요 특성을 나열하세요. 왜 저전력과 소형화가 중요한가요?**  
   임베디드 시스템의 주요 특성은 소형화, 저전력, 저비용, 실시간 응답. 임베디드 시스템은 제한된 자원 내에서 동작해야 하므로 전력 소모를 최소화하고, 크기를 줄여야 한다. 이는 배터리로 구동되거나 휴대 가능한 장치에서 특히 중요하다.

9. **소비자 전자제품에서 임베디드 시스템의 일반적인 활용 사례를 설명하라. 예시를 들어보세요.**  
   소비자 전자제품에서 임베디드 시스템은 스마트폰, 전자레인지, 세탁기, TV 등 다양한 제품에 사용된다. 예를 들어 스마트폰은 다양한 기능을 수행하기 위해 여러 임베디드 시스템을 통합한 SoC를 사용하여, CPU, GPU, 메모리 등이 하나의 칩에 포함된다.

10. **임베디드 시스템의 하드웨어 및 소프트웨어 구성 요소에 대해 설명하라.**  
    임베디드 시스템의 하드웨어는 마이크로컨트롤러, 메모리, 입출력 장치 등으로 구성되며, 소프트웨어는 펌웨어, 운영체제, 응용 프로그램으로 구성된다. 하드웨어는 시스템의 물리적 기능을 담당하고, 소프트웨어는 시스템 동작을 제어한다.

11. **임베디드 시스템에서 흔히 사용되는 프로세서의 종류는 무엇이며, 그 역할은 무엇인가?**  
    임베디드 시스템에서 주로 사용되는 프로세서는 ARM, DSP, AVR, PIC 등이 있다. 이들은 시스템의 주요 계산 작업을 처리하고, 입출력 장치와 메모리 간의 통신을 제어한다. ARM은 특히 저전력, 고성능으로 임베디드 시스템에서 널리 사용된다.

12. **임베디드 시스템에서 펌웨어와 응용 소프트웨어의 차이점을 설명하라.**  
    펌웨어는 하드웨어를 초기화하고 기본적인 시스템 동작을 제어하는 소프트웨어로, 시스템이 전원을 켤 때부터 실행된다. 응용 소프트웨어는 사용자에게 특정 기능을 제공하는 프로그램으로, 운영체제 위에서 동작하거나 단일 기능을 수행할 수 있다.

13. **임베디드 시스템에서 ROM(Flash 또는 EEPROM)과 RAM(SRAM 또는 SDRAM)을 사용하는 이점은 무엇인가?**  
    ROM은 데이터를 영구적으로 저장할 수 있어 부팅 시 필요한 펌웨어를 저장하는 데 사용된다. RAM은 데이터를 빠르게 읽고 쓸 수 있어 임시 데이터를 저장하거나 응용 프로그램이 실행되는 동안 사용된다. 이들의 조합은 시스템의 효율성을 높인다.

14. **임베디드 시스템에서 실시간 응답이 중요한 이유는 무엇이며, 일반적인 시스템과 어떻게 다른가?**  
    임베디드 시스템은 특정 작업을 정해진 시간 내에 수행해야 하는 경우가 많다. 예를 들어 자동차의 ABS 시스템은 브레이크를 제어할 때 실시간으로 응답해야 한다. 일반적인 컴퓨터 시스템은 실시간 응답을 필요로 하지 않는 경우가 많아 이러한 요구사항이 없다.

15. **SoC 설계에서 FPGA 구현의 기본 원리를 설명하라. 이러한 구현이 제공하는 이점은 무엇인가?**  
    FPGA는 SoC 설계에서 하드웨어 기능을 프로토타이핑하는 데 사용된다. FPGA는 재구성 가능하므로, SoC 설계를 유연하게 변경하고 실험할 수 있다. 이를 통해 설계자가 SoC의 동작을 빠르게 검증할 수 있다.

16. **SoC 설계에서 Verilog의 목적은 무엇이며, 디지털 회로 구현에 어떻게 적용되나요?**  
    Verilog는 하드웨어 기술 언어(HDL)로, 디지털 회로의 동작을 설계하고 시뮬레이션하는 데 사용된다. Verilog 코드는 FPGA나 ASIC에서 실제 하드웨어로 구현될 수 있으며, SoC의 디지털 논리를 정의하는 데 중요한 역할을 한다.

17. **SoC 설계 시 설계자가 직면하는 주요 과제는 무엇이며, FPGA가 이러한 과제를 해결하는 데 어떻게 도움이 되나요?**  
    SoC 설계에서 설계자는 복잡한 하드웨어와 소프트웨어의 통합, 성능 최적화, 전력 소비 등을 해결해야 한다. FPGA는 이러한 설계를 빠르게 테스트하고 수정할 수 있는 환경을 제공하며, 초기 프로토타이핑과 검증에 큰 도움이 된다.

18. **SoC를 하드웨어(FPGA)와 소프트웨어(C 프로그래밍)로 검증하는 방법을 설명하라.**  
    SoC 설계에서는 FPGA를 사용하여 하드웨어를 구현하고, C 프로그래밍을 통해 SoC의 동작을 제어하는 소프트웨어를 작성한다. 하드웨어와 소프트웨어가 상호작용하며 제대로 동작하는지 확인하는 검증 과정이 필수적.

19. **소비자 제품에서 SoC를 사용하는 것과 개인용 컴퓨터에서 사용하는 범용 프로세서의 차이점을 설명하라.**  
    SoC는 휴대폰이나 IoT 기기처럼 특정 기능을 수행하는 데 최적화된 반면, 범용 프로세서는 다목적 컴퓨팅에 적합하다. SoC는 전력 소모와 크기를 줄이는 데 중점을 두고, 범용 프로세서는 성능과 확장성에 중점을 둔다.

20. **SoC 설계의 주요 과정과 각 과정이 가지는 중요성에 대해 설명하라.**  
    SoC 설계 과정은 시스템 요구사항 분석, IP 선택 및 통합, 하드웨어 및 소프트웨어 설계, 검증으로 이루어진다. 각 단계는 최종 제품의 성능, 전력 소모, 비용에 큰 영향을 미치므로 철저한 계획과 검증이 중요하다.

---

1. **반도체 기술 발전에 따른 SoC 설계의 필요성은 무엇인가?**  
   반도체 기술의 발전으로 수십억 개의 트랜지스터를 단일 실리콘 칩에 집적할 수 있게 되고, 다양한 기능의 포함을 시장에서 요구하게 되며 SoC가 필요해졌다. 무어의 법칙에 따라 집적도가 증가함에 따라 SoC는 작은 크기, 저전력, 고성능을 달성할 수 있는 필수 기술이 되었다.

2. **무어의 법칙이 SoC 설계에 미친 영향은 무엇인가?**  
   무어의 법칙에 따르면 반도체 집적도는 1.5년마다 두 배씩 증가한다. 이를 통해 SoC 설계는 더 많은 기능을 작은 공간에 집적할 수 있게 되어, 모바일 기기와 같은 소형 전자 제품의 성능을 향상시켰다.

3. **SoC 설계에서 중요한 요구 조건은 무엇인가?**  
   SoC 설계는 더 많은 기능을 통합하면서도 크기를 줄이고, 전력 소모를 낮추며, 빠른 동작 속도와 비용 효율성을 동시에 충족해야 한다. 또한 짧은 개발 기간(time-to-market)을 고려한 설계가 요구된다.

4. **SoC 설계에서 사용되는 Front-end 설계와 Back-end 설계의 차이점은 무엇인가?**  
   Front-end 설계는 시스템의 기능 블록을 구성하고 RTL 코드를 작성하며, functional verification을 통해 검증하는 단계. 반면 Back-end 설계는 합성된 gate-level netlist를 기반으로 cell을 배치하고 연결하여 실제 레이아웃을 완성하는 과정.

5. **SoC 설계에서 IP(Intellectual Property)의 역할은 무엇인가?**  
   IP는 SoC 설계에서 재사용 가능한 기능 블록으로, 설계 시간을 단축하고 검증된 기능을 손쉽게 통합할 수 있게 한다. IP는 soft, firm, hard 세 가지 형태로 제공되며, 각각의 형태에 따라 사용자는 합성, 레이아웃, 또는 최종 검증 단계를 맡는다.

6. **셀 라이브러리(Standard Cell)의 역할은 무엇인가?**  
   셀 라이브러리는 gate-level에서 사용되는 기본적인 논리 회로 모음으로, 설계자가 고수준의 RTL 코드를 작성한 후 이를 논리적으로 변환하여 배치하는 데 사용된다. 기본 NAND, NOR 게이트 등을 포함한다.

7. **SoC에서 전력 소모를 줄이기 위한 기술적 방법은 무엇인가?**  
   SoC 설계에서 전력 소모를 줄이기 위해 낮은 전압을 사용하는 IC 설계, 회로 선폭을 줄이는 공정 기술, 그리고 누설 전류를 줄이기 위한 소자 개발이 적용된다.

8. **SoC 설계에서 고속 동작을 달성하기 위한 기술적 과제는 무엇인가?**  
   고속 동작을 위해서는 트랜지스터의 크기를 줄여 gate capacitance를 감소시키는 것이 중요하다. 공정 기술 발전을 통해 트랜지스터 크기를 축소하고 신호 전송 거리를 줄여 고속 동작을 가능하게 한다.

9. **SoC 설계에서 기능 분할(Partitioning)의 중요성은 무엇인가?**  
   기능 분할은 전체 시스템을 하드웨어와 소프트웨어로 나누어 설계 효율성을 높이고, 개발 기간을 단축하는 데 중요한 역할을 한다. IP 블록을 재사용함으로써 검증된 기능을 신속하게 통합할 수 있다.

10. **SoC 설계에서 플랫폼 기반 설계의 이점은 무엇인가?**  
    플랫폼 기반 설계는 표준화된 블록을 사용하여 SoC의 설계와 통합을 용이하게 한다. 이는 개발 시간을 줄이고, 다양한 제품에서 동일한 설계를 재사용할 수 있도록 한다.

11. **Back-end 설계에서 DRC와 ERC의 차이점은 무엇인가?**  
    DRC(Design Rule Check)는 레이아웃이 설계 규칙에 맞는지 확인하는 과정이고, ERC(Electrical Rule Check)는 회로가 전기적으로 제대로 연결되어 있는지 검증하는 과정.

12. **SoC 설계에서 Time-to-market을 단축하기 위한 전략은 무엇인가?**  
    Time-to-market을 단축하기 위해 IP 블록을 재사용하고, 플랫폼 기반 설계를 활용하며, EDA 툴을 사용하여 설계와 검증 과정을 자동화한다. 이를 통해 설계 시간을 줄이고, 빠르게 제품을 출시할 수 있다.

13. **IP 기반 설계에서 Hard, Soft, Firm IP의 차이점은 무엇인가?**  
    Hard IP는 레이아웃까지 최적화된 블랙박스 형태로 제공되며, Soft IP는 RTL 코드로 제공되어 사용자가 합성과 레이아웃을 담당한다. Firm IP는 gate-level netlist로 제공되며, 일부 수정이 가능하다.

14. **반도체 공정에서 FEOL과 BEOL의 차이점은 무엇인가?**  
    FEOL(Front-end of line)은 트랜지스터와 같은 기본 소자의 제조 공정이며, BEOL(Back-end of line)은 소자 간 연결을 위한 배선 공정을 의미한다. 두 공정 모두 반도체 제조의 중요한 단계.

15. **반도체 설계에서 레이아웃과 gate-level netlist의 일치성을 확인하는 검증 방법은 무엇인가?**  
    LVS(Layout vs. Schematic) 검증을 통해 레이아웃이 gate-level netlist와 일치하는지 확인한다. 이는 레이아웃이 설계한 논리 회로와 정확하게 일치하는지 보장하는 과정.

16. **반도체 설계에서 Verification이 중요한 이유는 무엇인가?**  
    Verification은 설계된 회로가 의도한 대로 동작하는지 확인하는 과정으로, 오류를 발견하고 수정할 수 있는 중요한 단계. 이를 통해 생산된 SoC가 오류 없이 동작할 수 있도록 보장한다.

17. **SoC 설계에서 기능 블록 간 연결을 표준화하는 방법은 무엇인가?**  
    SoC 설계에서 기능 블록 간 연결을 표준화하기 위해 AMBA 버스와 같은 표준 인터페이스를 사용한다. 이를 통해 다양한 IP 블록을 효율적으로 통합할 수 있다.

18. **반도체 설계에서 EDA(Electronic Design Automation) 툴의 역할은 무엇인가?**  
    EDA 툴은 설계, 합성, 검증 등의 과정을 자동화하여 설계 시간을 단축하고, 오류를 줄이는 데 중요한 역할을 한다. SoC 설계에서 필수적인 도구.

19. **SoC 설계에서 협력과 분업이 중요한 이유는 무엇인가?**  
    SoC 설계는 복잡한 시스템을 짧은 시간 안에 완성해야 하기 때문에, 기능을 적절히 분할하고, 각 팀이 분업을 통해 설계를 진행해야 한다. 이를 통해 설계 효율성을 높이고, 통합 과정을 용이하게 할 수 있다.

20. **반도체 설계에서 재사용 가능한 IP 블록이 중요한 이유는 무엇인가?**  
    IP 블록은 검증된 기능을 재사용할 수 있어 설계 시간을 줄이고, 오류를 방지할 수 있다. 이는 복잡한 SoC 설계에서 효율성을 극대화하는 핵심 요소.

---


1. **버스를 사용하는 이유는 무엇인가?**  
   버스는 컴퓨터 시스템의 모든 부품이 서로 통신할 수 있는 경로를 제공하며, 복잡성을 줄이고, 시스템 확장이 용이하도록 한다. 또한 공통적인 프로토콜을 통해 구성 요소 간 통신을 단순화할 수 있다.

2. **버스 마스터와 슬레이브의 역할을 설명하라.**  
   마스터는 데이터 전송을 시작하고 제어하는 역할을 하며, 슬레이브는 마스터의 요청에 응답하여 데이터를 전송하거나 수신하는 역할을 한다.

3. **어드레스 디코딩(Address Decoding)이란 무엇인가?**  
   어드레스 디코딩은 CPU가 여러 I/O 장치 중 하나를 구별하여 데이터 전송을 수행할 수 있도록 각 장치에 고유한 주소를 부여하는 과정. 각 장치는 자신의 주소와 일치하는 트랜잭션에만 반응한다.

4. **동기식 버스와 비동기식 버스의 차이점은 무엇인가?**  
   동기식 버스는 클럭 신호에 맞춰 동작하며, 빠르게 동작할 수 있는 장점이 있지만, 모든 장치가 동일한 클럭 속도를 사용해야 한다. 반면 비동기식 버스는 클럭 신호 없이 동작하며, 다양한 장치 속도를 수용할 수 있지만 상대적으로 느리다.

5. **버스 트랜잭션의 구성 요소를 설명하라.**  
   버스 트랜잭션은 버스 마스터가 명령과 주소를 보내고, 버스 슬레이브가 데이터를 주고받는 과정으로 이루어진다. 트랜잭션은 읽기 또는 쓰기 작업으로 나뉜다.

6. **중앙집중식과 분산형 어드레스 디코딩 방식의 차이점은 무엇인가?**  
   중앙집중식 디코딩은 외부에서 모든 주소를 해석하고 각 장치에 신호를 보내 선택한다. 반면 분산형 디코딩은 각 장치가 스스로 자신에게 해당하는 주소인지 판단하여 선택하는 방식.

7. **트라이-스테이트 버퍼 기반 신호선과 MUX 기반 신호선의 차이점은 무엇인가?**  
   트라이-스테이트 버퍼는 한 신호선이 여러 장치에 의해 공유되며, MUX 기반 신호선은 다중화기를 사용하여 각 장치가 데이터를 주고받는 방식. 트라이-스테이트 버퍼는 간단하지만 충돌의 위험이 있고, MUX는 더 복잡하지만 충돌을 방지할 수 있다.

8. **버스에서의 파이프라인 전송과 비파이프라인 전송의 차이점은 무엇인가?**  
   파이프라인 전송은 다음 데이터 전송을 준비하면서 현재 전송을 진행하여 처리 속도를 높이는 반면, 비파이프라인 전송은 각 데이터 전송이 끝날 때마다 다음 전송을 시작하는 방식으로 상대적으로 느리다.

9. **DMA(Direct Memory Access)의 역할은 무엇인가?**  
   DMA는 프로세서의 개입 없이 직접 메모리 간 데이터 전송을 제어하는 장치로, CPU의 부하를 줄이고 시스템 성능을 향상시킨다.

10. **어드레스 공간(Address Space)이란 무엇인가?**  
    어드레스 공간은 CPU가 선택할 수 있는 전체 가상 주소 범위로, 일반적으로 메모리, I/O 장치, 레지스터 등을 위한 공간이 포함된다. 32비트 어드레스 공간은 0x1_0000_0000개의 주소로 구성된다.

11. **메모리 맵(Memory Map)이란 무엇이며, 어떤 역할을 하나요?**  
    메모리 맵은 CPU가 물리적 또는 논리적 소자를 위한 주소를 할당하는 방식으로, 메모리, I/O 장치, 레지스터 등의 위치를 지정하여 CPU가 올바르게 데이터를 주고받을 수 있게 한다.

12. **핸드셰이킹(handshaking) 신호는 무엇이며, 어떤 역할을 하나요?**  
    핸드셰이킹 신호는 슬레이브가 CPU로 데이터를 전송할 준비가 되었거나 전송을 완료했음을 알리는 신호. 이는 동기화를 위한 제어 신호로, 주로 비동기식 버스에서 사용된다.

13. **비동기식 버스에서 트랜잭션을 제어하기 위한 방법은 무엇인가?**  
    비동기식 버스는 클럭 신호가 없으므로, 데이터를 전송하기 전에 핸드셰이킹 신호를 주고받아 트랜잭션의 시작과 끝을 제어한다.

14. **버스의 병목 현상(bottleneck)이 발생하는 이유는 무엇이며, 이를 해결할 방법은 무엇인가?**  
    버스 병목은 모든 장치가 같은 버스를 공유하면서 동시에 통신하려 할 때 발생한다. 이를 해결하기 위해 계층형 버스 구조나 버스 크로스바와 같은 방식으로 확장할 수 있다.

15. **버스 중재기(Arbiter)의 역할은 무엇인가?**  
    버스 중재기는 여러 마스터가 버스를 사용하려고 할 때, 우선순위를 정해 어느 마스터가 버스에 접근할지 결정하는 역할을 한다.

16. **Synchronous 버스와 Asynchronous 버스 중에서 긴 거리를 지원하기에 더 적합한 것은 무엇인가?**  
    Asynchronous 버스는 클럭 신호가 없기 때문에 신호 동기화에 대한 문제가 없으며, 긴 거리를 지원하는 데 더 적합하다. 반면, Synchronous 버스는 긴 거리에서 클럭 스큐 문제가 발생할 수 있다.

17. **중앙집중식 어드레스 디코딩의 장점과 단점은 무엇인가?**  
    중앙집중식 디코딩은 각 장치가 주소를 구별할 필요가 없으므로 구조가 단순하지만, 시스템의 확장성이 떨어지고, 중앙 디코더에 문제가 발생하면 전체 시스템이 영향을 받을 수 있다.

18. **버스 아키텍처에서 마스터와 슬레이브의 상호작용 과정을 설명하라.**  
    마스터는 버스를 통해 슬레이브에게 데이터를 요청하고, 슬레이브는 해당 주소를 디코딩하여 마스터의 요청에 응답한다. 마스터는 요청 시 데이터를 보낼 수도, 받을 수도 있다.

19. **메모리 맵핑에서 사용되지 않는 어드레스 공간은 어떻게 처리되나요?**  
    메모리 맵핑에서 CPU가 접근할 수 있는 어드레스 공간은 매우 크지만, 실제로는 일부만 할당된다. 사용되지 않은 주소에 접근하면 일반적으로 에러가 발생하거나 무시된다.

20. **계층형 버스 구조의 장점은 무엇인가?**  
    계층형 버스 구조는 시스템의 성능을 높이고 확장성을 제공하는 방식. 데이터 전송 경로를 여러 계층으로 분리하여 병목 현상을 줄이고, 효율적인 통신을 지원한다.

---


1. **Wishbone 버스는 무엇인가?**  
   Wishbone 버스는 오픈 소스 동기식 버스 표준으로, 읽기/쓰기 사이클, 블록 전송, Read-Modify-Write(RMW) 사이클과 같은 다양한 데이터 전송 프로토콜을 지원한다.

2. **Wishbone 버스에서 지원하는 인터커넥션 방식은 무엇인가?**  
   Wishbone 버스는 포인트 투 포인트(point-to-point), 공유 버스(shared bus), 크로스바 스위치(crossbar switch)와 같은 다양한 코어 인터커넥션 방식을 지원한다.

3. **Wishbone 버스에서 SYSCON 모듈의 역할은 무엇인가?**  
   SYSCON 모듈은 시스템의 리셋 및 클럭을 제공하는 모듈로, 모든 Wishbone 모듈들이 동기화된 상태에서 동작할 수 있도록 한다.

4. **Wishbone 인터커넥션의 포인트 투 포인트 방식의 장점은 무엇인가?**  
   포인트 투 포인트 방식은 각 마스터와 슬레이브가 1:1로 연결되므로 전송 속도가 빠르고, 버스 충돌의 가능성을 줄일 수 있다.

5. **Wishbone 공유 버스 인터커넥션의 단점은 무엇인가?**  
   공유 버스는 여러 마스터와 슬레이브가 동일한 버스를 공유하므로, 병목 현상이 발생할 수 있으며, 동시에 여러 장치가 데이터를 전송하려고 할 때 충돌이 발생할 수 있다.

6. **Wishbone 버스에서 Master와 Slave의 역할을 설명하라.**  
   Master는 버스 트랜잭션을 생성하는 역할을 하며, Slave는 Master의 요청에 응답하여 데이터를 주고받습니다.

7. **Wishbone 버스에서 기본적으로 사용하는 신호는 무엇인가?**  
   기본 신호로는 리셋(RST_I), 클럭(CLK_I), 주소(ADR_O/I), 데이터 출력(DAT_O), 데이터 입력(DAT_I), 쓰기 활성(WE_O/I), 스트로브(STB_O/I), 응답 신호(ACK_O/I) 등이 있다.

8. **Wishbone 버스에서 ACK 신호의 역할은 무엇인가?**  
   ACK 신호는 Slave가 Master로부터의 요청을 성공적으로 처리했음을 알리는 신호로, Master는 ACK 신호가 발생하면 데이터를 전송하거나 수신을 완료한다.

9. **Wishbone 버스에서 읽기 사이클(Read Cycle)의 과정을 설명하라.**  
   Master는 주소(ADR), 스트로브(STB), 버스 사이클(CYC)을 설정하고, Slave는 ACK 신호를 보냅니다. 데이터를 읽으면 Master는 신호를 비활성화하여 사이클을 종료한다.

10. **Wishbone 버스에서 쓰기 사이클(Write Cycle)의 과정을 설명하라.**  
    Master는 주소(ADR), 데이터(DAT), 쓰기 활성화(WE), 스트로브(STB), 버스 사이클(CYC)을 설정하고, Slave는 ACK 신호를 보냅니다. 쓰기가 완료되면 Master는 신호를 비활성화한다.

11. **Wishbone 버스에서 핸드셰이킹 프로토콜이란 무엇인가?**  
    핸드셰이킹 프로토콜은 Master가 STB 및 기타 제어 신호를 활성화하고, Slave가 ACK 신호를 보낼 때까지 기다리는 방식. ACK 신호가 수신되면 Master는 제어 신호를 비활성화하여 전송을 완료한다.

12. **Wishbone 버스에서 RMW(Read-Modify-Write) 사이클이란 무엇인가?**  
    RMW 사이클은 데이터를 읽은 후 수정하고 다시 쓰는 과정으로, 여러 데이터 전송 단계를 하나의 트랜잭션으로 처리할 수 있다.

13. **Crossbar switch 방식의 Wishbone 인터커넥션의 특징은 무엇인가?**  
    Crossbar switch 방식은 각 마스터와 슬레이브가 상호 간에 독립적인 연결을 통해 데이터를 주고받는 방식으로, 병목 현상을 방지하고 동시 다중 전송을 지원한다.

14. **Wishbone 버스에서 SYSCON 모듈 없이 동작할 수 있는가요? 그 이유는 무엇인가?**  
    SYSCON 모듈은 동기화를 위한 리셋 및 클럭 신호를 제공하므로, SYSCON이 없으면 시스템의 동기화가 이루어지지 않아 정상적인 동작이 불가능하다.

15. **Wishbone 버스에서 Optional 신호들(CYC, SEL 등)의 역할은 무엇인가?**  
    CYC는 전체 버스 사이클을 관리하는 신호로, 트랜잭션의 시작과 끝을 나타내며, SEL은 데이터 뱅크를 선택하는 신호로, 특정 메모리나 주변 장치에 대한 액세스를 관리한다.

16. **Wishbone 버스 트랜잭션에서 동기식 슬레이브와 비동기식 슬레이브의 차이점은 무엇인가?**  
    동기식 슬레이브는 클럭 신호에 맞춰 ACK 신호를 보내며, 비동기식 슬레이브는 클럭 신호 없이 자체적으로 핸드셰이킹 프로토콜을 사용하여 ACK 신호를 보냅니다.

17. **Wishbone 버스에서 스트로브 신호(STB)의 역할은 무엇인가?**  
    STB는 Master가 데이터를 전송하거나 받을 준비가 되었음을 나타내는 신호로, Slave는 STB 신호가 활성화될 때까지 데이터를 전송하지 않습니다.

18. **Wishbone 버스에서 데이터를 송신할 때 사용되는 신호는 무엇인가?**  
    데이터 전송 시 Master는 데이터 출력 신호(DAT_O)를 사용하고, Slave는 데이터 입력 신호(DAT_I)를 통해 데이터를 수신한다.

19. **Wishbone 버스에서 단일 읽기 트랜잭션의 각 단계는 무엇인가?**  
    1) Master가 주소와 제어 신호를 설정한다.  
    2) Slave가 ACK 신호와 데이터를 반환한다.  
    3) Master가 신호를 비활성화하여 트랜잭션을 종료한다.

20. **Wishbone 버스 트랜잭션에서 쓰기 활성화 신호(WE)의 역할은 무엇인가?**  
    WE 신호는 쓰기 트랜잭션에서 데이터를 쓰기 위한 활성 신호로, 이 신호가 활성화되면 Master는 데이터를 Slave로 전송한다.

---


1. **Zynq의 PS(Processing System)와 PL(Programmable Logic)의 주요 차이점은 무엇인가?**  
   PS는 ARM Cortex-A9 듀얼 코어 프로세서와 자주 사용하는 주변 장치가 포함된 하드웨어이며, PL은 Xilinx FPGA와 동일한 구조로 구성된 프로그래머블 로직 영역.

2. **Zynq에서 PS와 PL을 함께 사용할 때의 이점은 무엇인가?**  
   PS의 고성능 프로세서와 PL의 프로그래머블 로직을 함께 사용하여 복잡한 연산을 처리하거나 사용자 정의 하드웨어를 구현할 수 있어 성능과 유연성을 모두 얻을 수 있다.

3. **AMBA(Advanced Microcontroller Bus Architecture) 버스의 주요 역할은 무엇인가?**  
   AMBA 버스는 SoC의 기능 블록(프로세서, 주변 장치 등)을 연결하고, 데이터와 제어 신호를 전송하는 칩 내부 인터커넥트 규격.

4. **AXI(Advanced Extensible Interface) 버스의 주요 특징은 무엇인가?**  
   AXI는 고대역폭, 저지연의 데이터 전송을 지원하며, AHB 및 APB와 호환되는 유연한 인터페이스. 독립된 읽기/쓰기 데이터 채널을 통해 DMA 기능을 지원하고, out-of-order 트랜잭션을 처리할 수 있다.

5. **AXI 버스에서 'Out-of-order transaction'이란 무엇인가?**  
   AXI는 마스터가 명령한 순서와 관계없이 슬레이브가 데이터를 처리할 수 있도록 하여, 트랜잭션을 더 효율적으로 처리할 수 있는 기능을 지원한다.

6. **AMBA 버스에서 AHB(Advanced High-performance Bus)와 APB(Advanced Peripheral Bus)의 차이점은 무엇인가?**  
   AHB는 고성능 버스로, 높은 데이터 전송 속도를 요구하는 장치에 적합하며, APB는 상대적으로 단순하고 저속의 주변 장치를 연결하는 데 사용된다.

7. **AXI의 5개 채널은 무엇인가?**  
   AXI는 쓰기 주소(WA), 쓰기 데이터(W), 쓰기 응답(B), 읽기 주소(RA), 읽기 데이터(R)로 구성된 5개의 독립적인 채널을 사용한다.

8. **AXI4-Lite 버스의 주요 특징은 무엇인가?**  
   AXI4-Lite는 단일 데이터 전송을 지원하며, 버스트 전송을 지원하지 않고 32비트 또는 64비트의 데이터 너비만을 지원하는 간소화된 인터페이스.

9. **AXI4-Stream 버스는 어떤 경우에 사용되는지 서술하라.**  
   AXI4-Stream 버스는 주소 채널 없이 데이터 전송만을 수행하며, 주로 데이터 스트리밍 응용에서 사용된다.

10. **AMBA 버스에서 Burst Transfer의 장점은 무엇인가?**  
    Burst Transfer는 하나의 시작 주소에서 여러 데이터 단위를 연속적으로 전송하여 전송 속도를 높이고, 데이터 전송 간의 오버헤드를 줄이는 데 유리한다.

11. **AXI 버스에서 마스터와 슬레이브 간의 데이터 전송 과정은 어떻게 이루어지나요?**  
    마스터는 읽기 또는 쓰기 명령을 시작하며, 슬레이브는 요청에 따라 데이터를 전송하거나 응답한다. 각 채널은 독립적으로 작동하며, ID 태그를 사용하여 트랜잭션을 동기화한다.

12. **AHB 버스의 주요 특징은 무엇인가?**  
    AHB는 고성능 버스로, 파이프라인 기능을 갖추어 빠른 데이터 전송을 지원하며, 여러 마스터와 슬레이브를 연결할 수 있다.

13. **AXI 버스에서 Flow Control(흐름 제어)은 어떻게 이루어지나요?**  
    데이터는 소스가 유효하고, 목적지가 준비된 상태에서만 전송된다. 각 채널에서 마스터 또는 슬레이브가 흐름을 제한할 수 있어 매우 유연한 흐름 제어를 제공한다.

14. **Zynq의 MIO(Multiplexed Input/Output) 핀의 역할은 무엇인가?**  
    MIO는 주변 장치와 메모리를 연결하는 핀으로, 최대 54개의 I/O 핀을 통해 다양한 주변 장치와 연결할 수 있다.

15. **AMBA AHB 버스에서 'HREADY' 신호의 역할은 무엇인가?**  
    HREADY 신호는 슬레이브가 데이터를 전송할 준비가 되었음을 나타내며, 마스터가 다음 트랜잭션을 시작할 수 있도록 한다.

16. **AXI4 버스에서 DMA(Direct Memory Access)의 이점은 무엇인가?**  
    DMA는 프로세서의 개입 없이 메모리 간 데이터를 전송할 수 있어 CPU의 부하를 줄이고, 데이터 전송을 효율적으로 처리할 수 있다.

17. **AXI4와 AXI4-Lite의 차이점은 무엇인가?**  
    AXI4는 버스트 전송을 지원하고, 더 큰 데이터 폭을 처리할 수 있는 반면, AXI4-Lite는 단일 데이터 전송만 지원하며, 더 간단한 구조로 되어 있다.

18. **AMBA APB 버스의 주요 사용 용도는 무엇인가?**  
    APB 버스는 상대적으로 저속인 주변 장치(타이머, UART 등)를 연결하는 데 사용되며, 간단한 제어 및 데이터 전송을 처리하는 데 적합하다.

19. **Zynq에서 사용되는 ARM Cortex-A9 프로세서의 주요 특징은 무엇인가?**  
    ARM Cortex-A9는 고성능 듀얼 코어 프로세서로, Zynq의 PS 영역에서 사용되며, 다양한 주변 장치와의 인터페이스를 지원한다.

20. **AMBA AXI 프로토콜에서 'Unaligned Data Transfer'란 무엇인가?**  
    Unaligned Data Transfer는 메모리의 주소 경계와 일치하지 않는 데이터 전송을 지원하며, 바이트 스트로브 신호를 사용하여 데이터를 비정렬 상태로 전송할 수 있다.

