# 边沿触发事件控制
在verilog中，事件是指某一个reg或wire型变量发生了值的变化。  
<font color=purple>事件控制用符号@表示</font>, 只有发生了事件，才能执行@()后的语句  
基于事件触发的时序控制主要分为以下几种。  

## 一般事件控制
一般只要@（）中的变量或信号发生变化，便会执行`always`里的语句  
```verilog
//信号clk只要发生变化，就执行q<=d，双边沿D触发器模型
always @(clk) q <= d ;                
//在信号clk上升沿时刻，执行q<=d，正边沿D触发器模型
always @(posedge clk) q <= d ;  
//在信号clk下降沿时刻，执行q<=d，负边沿D触发器模型
always @(negedge clk) q <= d ;
//立刻计算d的值，并在clk上升沿时刻赋值给q，不推荐这种写法
q = @(posedge clk) d ;
```

## 命名事件控制
通过声明event类型的变量，并触发该变量<font color=red>(**触发信号**用`->`表示)</font>。  
```verilog
event     start_receiving ;
always @( posedge clk_samp) begin
        -> start_receiving ;       //采样时钟上升沿作为时间触发时刻,触发信号
end
 
always @(start_receiving) begin
    data_buf = {data_if[0], data_if[1]} ; //触发时刻，对多维数据整合
end
```

## 敏感列表
当多个信号或时间中<font color=purple>任意一个发生变化都能触发</font>语句的执行时，verilog使用“h或”表达式来描述这种情况。  
即使用`or`连接多个时间或信号。可以用逗号`,`替代  
```verilog
//带有低有效复位端的D触发器模型
always @(posedge clk or negedge rstn)    begin      
//always @(posedge clk , negedge rstn)    begin      
//也可以使用逗号陈列多个事件触发
    if（! rstn）begin
        q <= 1'b ;      
    end
    else begin
        q <= d ;
    end
end
```
# 电平敏感事件控制
即使用电平作为敏感信号来控制时序，即后面语句的执行要等待某个条件为真。  
使用`wait`来表示电平敏感情况  
```verilog
initial begin
    wait (start_enable) ;      //等待 start 信号
    forever begin
        //start信号使能后，在clk_samp上升沿，对数据进行整合
        @(posedge clk_samp)  ;
        data_buf = {data_if[0], data_if[1]} ;      
    end
end
```
