---
layout: post
title: FPGA学习（二）- RAM IP核简介
data: 2022-06-07
description: "FPGA学习笔记"
tag: FPGA
typora-root-url: ..
---

Xilinx 7 系列器件具有嵌入式存储器结构,满足了设计对片上存储器的需求。嵌入式存储器结构由一列列 BRAM(块 RAM)存储器模块组成,通过对这些 BRAM 存储器模块进行配置,可以实现各种存储器的功能,例如:RAM、移位寄存器、ROM 以及 FIFO 缓冲器。

## RAM IP核简介

Vivado 软件自带了 BMG IP 核(Block Memory Generator,块 RAM 生成器),可以配置成 RAM 或者ROM。这两者的区别是 RAM 是一种随机存取存储器,不仅仅可以存储数据,同时支持对存储的数据进行修改;而 ROM 是一种只读存储器,也就是说,在正常工作时只能读出数据,而不能写入数据。需要注意的是,配置成 RAM 或ROM 使用的资源都是 FPGA 内部的 BRAM,只不过配置成 ROM 时只用到了嵌入式 BRAM 的读数据端口。本章我们主要介绍通过 BRAM IP 核配置成 RAM 的使用方法。

Xilinx 7 系列器件内部的 BRAM 全部是真双端口 RAM(True Dual-Port ram,TDP),这两个端口都可以独立地对 BRAM 进行读/写。但也可以被配置成伪双端口RAM (Simple Dual-Port ram,SDP)(有两个端口,但是其中一个只能读,另一个只能写)或单端口 RAM(只有一个端口,读/写只能通过这一个端口来进行)。单端口 RAM 只有一组数据总线、地址总线、时钟信号以及其他控制信号,而双端口 RAM 具有两组数据总线、地址总线、时钟信号以及其他控制信号。有关 BRAM 的更详细的介绍,请读者参阅Xilinx 官方的手册文档“UG473,7 Series FPGAs Memory Resources User Guide”。

单端口 RAM 类型和双端口 RAM 类型在操作上都是一样的,我们只要学会了单端口 RAM 的使用,那么学习双端口 RAM 的读写操作也是非常容易的。本章我们以配置成单端口 RAM 为例进行讲解。

BMG IP 核配置成单端口 RAM 的框图如下图所示。

![0](/images/fpga/1-0.png)

各个端口的功能描述如下：

**DINA**：RAM端口A写数据信号。

**ADDRA**：RAM端口A读写地址信号，对于单端口RAM来说，读地址和写地址共同使用该地址写。

**WEA**：RAM端口A的使能信号，高电平表示向RAM写入数据，低电平表示从RAM中读出数据。

**ENA**：端口A的使能信号，高电平表示使能端口A，低电平表示端口A被禁止，禁止后端口A上的读写操作都会变成无效。另外ENA信号是可选的，当取消该使能信号后，RAM会一直处于有效状态。

**RSTA：**RAM端口A复位信号，可配置成高电平或者低电平信号，该复位信号是一个可选信号。

**REGCEA：**RAM端口 A 输出寄存器使能信号,当 REGCEA 为高电平时,DOUTA 保持最后一次输出的数据,REGCEA 同样是一个可选信号。

**CLKA：**RAM 端口 A 的时钟信号。

**DOUTA：**RAM 端口 A 读出的数据。



## 实验任务

本节实验任务是使用 Xilinx BMG IP 核,配置成一个单端口的 RAM,然后对 RAM 进行读写操作,通过在 Vivado 自带的仿真器中观察波形是否正确,最后将设计下载到领航者 Zynq 开发板中,并使用 ILA 对其进行在线调试观察。



## 硬件设计

本章实验只用到了输入的时钟信号和按键复位信号,没有用到其它硬件外设,各端口信号的管脚分配如下表所示:

| 信号名    | 方向  | 管脚 | 端口说明                                | 电平标准 |
| --------- | ----- | ---- | --------------------------------------- | -------- |
| sys_clk   | input | N18  | 系统时钟,50Mhz                          | LVCMOS33 |
| sys_rst_n | input | P16  | 系统复位,低电平有效,位于底板上(PL_KEY1) | LVCMOS33 |

因此对应约束语句：

```
set_property -dict {PACKAGE_PIN N18 IOSTANDARD LVCMOS33} [get_ports sys_clk]
set_property -dict {PACKAGE_PIN P16 IOSTANDARD LVCMOS33} [get_ports sys_rst_n]
```



## 程序设计

在IP catalog找到Block Memory Generator模块，接下来对BGM IP核进行配置，”Basic“选项页配置界面如下图所示。

![1](/images/fpga/1-1.png)

**Component Name：**设置该 IP 核的名称,这里保持默认即可。

**InterfaceType：**RAM 接口总线。这里保持默认,选择 Native 接口类型(标准 RAM 接口总线);

**Memory Type：**存储器类型。可配置成 Single Port RAM(单端口 RAM)、Simple Dual Port RAM(伪双端口 RAM)、True Dual Port RAM(真双端口 RAM)、Single Port ROM(单端口 ROM)和 Dual PortROM(双端口 ROM),这里选择 Single Port RAM,即配置成单端口 RAM。

**ECC Options：**Error Correction Capability,纠错能力选项,单端口 RAM 不支持 ECC。

**Write Enable：**字节写使能选项,勾中后可以单独将数据的某个字节写入 RAM 中,这里不使能。

**Algorithm Options：**算法选项。可选择 Minimum Area(最小面积)、Low Power(低功耗)和 Fixed Primitives(固定的原语),这里选择默认的 Minimum Area。

接下来切换至“Port A”选项页,设置端口 A 的参数,该页面配置如下:

![2](/images/fpga/1-2.png)

**Write Width：**端口 A 写数据位宽,单位 Bit,这里设置成 8。

**Read Width：**端口 A 读数据位宽,一般和写数据位宽保持一致,设置成 8。

**Write Depth：**写深度,这里设置成 32,即 RAM 所能访问的地址范围为 0-31。

**Read Depth：**读深度,默认和写深度保持一致。

**Operating Mode：**RAM 读写操作模式。共分为三种模式,分别是 Write First(写优先模式)、Read First(读优先模式)和 No Change(不变模式)。写优先模式指数据先写入 RAM 中,然后在下一个时钟输出该数据;读优先模式指数据先写入 RAM 中,同时输出 RAM 中同地址的上一次数据;不变模式指读写分开操作,不能同时进行读写,这里选择 No Change 模式。

**Enable Port Type：**使能端口类型。Use ENA pin(添加使能端口 A 信号);Always Enabled(取消使能信号,端口 A 一直处于使能状态),这里选择默认的 Use ENA pin。

**Port A Optional Output Register：**端口 A 输出寄存器选项。其中“Primitives Output Register”默认是选中状态,作用是打开 BRAM 内部位于输出数据总线之后的输出流水线寄存器,虽然在一般设计中为了改善时序性能会保持此选项的默认勾选状态,但是这会使得 BRAM 输出的数据延迟一拍,这不利于我们在Vivado 的 ILA 调试窗口中直观清晰地观察信号;而且在本实验中我们仅仅是把 BRAM 的数据输出总线连接到了 ILA 的探针端口上来进行观察,除此之外数据输出总线没有别的负载,不会带来难以满足的时序路径,因此这里取消勾选。

### ram_rw.v文件

这个模块主要完成ram使能信号，读写选择信号，以及读写地址读写数据的功能。包括了读写控制计数器的编写，产生RAM写数据，控制读写地址信号

```verilog
`timescale 1ns / 1ps

module ram_rw(
    input           clk ,
    input           rst_n   ,

    output      ram_en  ,        //ram使能信号
    output      ram_wea ,       //ram读写信号
    output  reg [4:0] ram_addr  ,
    output  reg [7:0] ram_wr_data   ,
    input               [7:0]   ram_rd_data       //ram读数据
    );

reg [5:0] rw_cnt    ;

/*****
***     main code
*****/
assign ram_en = rst_n;

assign ram_wea  = (rw_cnt <= 6'd31 && ram_en == 1'b1) ? 1'b1 : 1'b0;

//读写控制计数器，计数器范围0~63
always @(posedge clk or negedge rst_n) begin
    if(rst_n == 1'b0)
        rw_cnt <= 1'b0;
    else if(rw_cnt == 6'd63)
        rw_cnt <= 1'b0;
    else
        rw_cnt <= rw_cnt + 1'b1;
end

//产生RAM写数据
always @(posedge clk or negedge rst_n) begin
    if(rst_n == 1'b0)
        ram_wr_data <= 1'b0;
    else if(rw_cnt <= 6'd31)
        ram_wr_data <= ram_wr_data + 1'b1;
    else
        ram_wr_data <= 1'b0;
        
end

//读写地址信号 范围 0~31
always @(posedge clk or negedge rst_n) begin
    if(rst_n == 1'b0)
        ram_addr <= 1'b0;
    else if(ram_addr == 5'd31)
        ram_addr <= 1'b0;
    else
        ram_addr <= ram_addr + 1'b1;
end
    
endmodule

```

### ip_ram.v文件

设计完该模块后，接下来开始进行模块的例化。创建一个新的verilog文件实例化创建的RAM IP核以及ram_rw模块，文件名为ip_ram.v，编写的verilog代码如下：

```verilog
`timescale 1ns / 1ps


module ip_ram(
    input           sys_clk ,
    input           sys_rst_n   
    );


//wire define
wire        ram_en;
wire        ram_wea;
wire        [4:0]   ram_addr;
wire        [7:0]   ram_wr_data;
wire        [7:0]   ram_rd_data;

/******
***main code
*****/
ram_rw uram_rw(
    .clk        (sys_clk),
    .rst_n      (sys_rst_n),

    .ram_en (ram_en),
    .ram_wea    (ram_wea),
    .ram_addr   (ram_addr),
    .ram_wr_data    (ram_wr_data),
    .ram_rd_data    (ram_rd_data)
);


//ram ip核
blk_mem_gen_0 blk_mem_gen_0 (
  .clka(sys_clk),    // input wire clka
  .ena(ram_en),      // input wire ena
  .wea(ram_wea),      // input wire [0 : 0] wea
  .addra(ram_addr),  // input wire [4 : 0] addra
  .dina(ram_wr_data),    // input wire [7 : 0] dina
  .douta(ram_rd_data)  // output wire [7 : 0] douta
);

endmodule

```

### tb_ip_ram.v仿真文件

```verilog
`timescale 1ns / 1ps

module tb_ip_ram(

    );

reg     sys_clk;
reg     sys_rst_n;

always #10 sys_clk = ~sys_clk;

initial begin
    sys_clk = 1'b0;
    sys_rst_n = 1'b0;
    #200
    sys_rst_n = 1'b1;
end

ip_ram u_ip_ram(
  .sys_clk      (sys_clk)  ,
  .sys_rst_n    (sys_rst_n)
);

endmodule

```

