Fitter report for mission3
Tue Jul 04 15:07:19 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 04 15:07:19 2017       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; mission3                                    ;
; Top-level Entity Name              ; mission3                                    ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 267 / 4,608 ( 6 % )                         ;
;     Total combinational functions  ; 267 / 4,608 ( 6 % )                         ;
;     Dedicated logic registers      ; 124 / 4,608 ( 3 % )                         ;
; Total registers                    ; 124                                         ;
; Total pins                         ; 9 / 142 ( 6 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 49,152 / 119,808 ( 41 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.7%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 421 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 421 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 418     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0/EX_mission3/output_files/mission3.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 267 / 4,608 ( 6 % )       ;
;     -- Combinational with no register       ; 143                       ;
;     -- Register only                        ; 0                         ;
;     -- Combinational with a register        ; 124                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 92                        ;
;     -- 3 input functions                    ; 46                        ;
;     -- <=2 input functions                  ; 129                       ;
;     -- Register only                        ; 0                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 184                       ;
;     -- arithmetic mode                      ; 83                        ;
;                                             ;                           ;
; Total registers*                            ; 124 / 5,010 ( 2 % )       ;
;     -- Dedicated logic registers            ; 124 / 4,608 ( 3 % )       ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 22 / 288 ( 8 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 9 / 142 ( 6 % )           ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 12 / 26 ( 46 % )          ;
; Total block memory bits                     ; 49,152 / 119,808 ( 41 % ) ;
; Total block memory implementation bits      ; 55,296 / 119,808 ( 46 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 1 / 8 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 1%              ;
; Maximum fan-out                             ; 136                       ;
; Highest non-global fan-out                  ; 37                        ;
; Total fan-out                               ; 1290                      ;
; Average fan-out                             ; 3.10                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 267 / 4608 ( 6 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 143                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 124                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 92                 ; 0                              ;
;     -- 3 input functions                    ; 46                 ; 0                              ;
;     -- <=2 input functions                  ; 129                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 184                ; 0                              ;
;     -- arithmetic mode                      ; 83                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 124                ; 0                              ;
;     -- Dedicated logic registers            ; 124 / 4608 ( 3 % ) ; 0 / 4608 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 22 / 288 ( 8 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 9                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )     ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 49152              ; 0                              ;
; Total RAM block bits                        ; 55296              ; 0                              ;
; M4K                                         ; 12 / 26 ( 46 % )   ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 1 / 10 ( 10 % )    ; 0 / 10 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1290               ; 0                              ;
;     -- Registered Connections               ; 600                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 2                  ; 0                              ;
;     -- Output Ports                         ; 7                  ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; _clk   ; 132   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _start ; 57    ; 4        ; 1            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                          ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SCLK   ; 102   ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; _mosi  ; 81    ; 4        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dc     ; 99    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pmoden ; 87    ; 4        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; res    ; 92    ; 4        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ss     ; 106   ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vccen  ; 89    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 2 / 34 ( 6 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 35 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 3 / 37 ( 8 % )  ; 3.3V          ; --           ;
; 4        ; 7 / 36 ( 19 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; _start                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 68       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; _mosi                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; pmoden                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; vccen                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; res                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; dc                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; SCLK                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; ss                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 91         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 92         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 115      ; 93         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 116      ; 94         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 117      ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 118      ; 96         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 119      ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; _clk                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 146      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 131        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 141        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                   ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
; |mission3                                 ; 267 (0)     ; 124 (0)                   ; 0 (0)         ; 49152       ; 12   ; 0            ; 0       ; 0         ; 9    ; 0            ; 143 (0)      ; 0 (0)             ; 124 (0)          ; |mission3                                                                             ;              ;
;    |master_interface:inst4|               ; 235 (235)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (132)    ; 0 (0)             ; 103 (103)        ; |mission3|master_interface:inst4                                                      ;              ;
;    |rom256:inst3|                         ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 49152       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |mission3|rom256:inst3                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 49152       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |mission3|rom256:inst3|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_ds71:auto_generated| ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 49152       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mission3|rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated ;              ;
;    |spi_interface:inst|                   ; 32 (32)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 21 (21)          ; |mission3|spi_interface:inst                                                          ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------+
; Delay Chain Summary                                                             ;
+--------+----------+---------------+---------------+-----------------------+-----+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------+----------+---------------+---------------+-----------------------+-----+
; ss     ; Output   ; --            ; --            ; --                    ; --  ;
; res    ; Output   ; --            ; --            ; --                    ; --  ;
; vccen  ; Output   ; --            ; --            ; --                    ; --  ;
; pmoden ; Output   ; --            ; --            ; --                    ; --  ;
; dc     ; Output   ; --            ; --            ; --                    ; --  ;
; _mosi  ; Output   ; --            ; --            ; --                    ; --  ;
; SCLK   ; Output   ; --            ; --            ; --                    ; --  ;
; _clk   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _start ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; _clk                                           ;                   ;         ;
; _start                                         ;                   ;         ;
;      - master_interface:inst4|Selector11~1     ; 0                 ; 6       ;
;      - master_interface:inst4|Selector6~0      ; 0                 ; 6       ;
;      - master_interface:inst4|Selector7~2      ; 0                 ; 6       ;
;      - master_interface:inst4|byte_count[3]~11 ; 0                 ; 6       ;
+------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+-------------------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location          ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; _clk                                            ; PIN_132           ; 136     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; master_interface:inst4|RES~0                    ; LCCOMB_X15_Y6_N0  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_interface:inst4|STATE.StateTYPE_wait_run ; LCFF_X17_Y4_N13   ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_interface:inst4|STATE.StateTYPE_wait_ss  ; LCFF_X15_Y6_N11   ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_interface:inst4|Selector13~1             ; LCCOMB_X15_Y6_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_interface:inst4|address[12]              ; LCFF_X17_Y4_N9    ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_interface:inst4|address[12]~2            ; LCCOMB_X17_Y4_N14 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_interface:inst4|byte_count[3]~10         ; LCCOMB_X14_Y6_N4  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; master_interface:inst4|byte_count[3]~12         ; LCCOMB_X13_Y5_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; master_interface:inst4|send_data[6]~2           ; LCCOMB_X15_Y6_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spi_interface:inst|RxTxSTATE.RxTxTYPE_rx_tx     ; LCFF_X18_Y5_N25   ; 20      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; spi_interface:inst|shift_register[5]~2          ; LCCOMB_X18_Y5_N8  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; _clk ; PIN_132  ; 136     ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; master_interface:inst4|STATE.StateTYPE_wait_run                                              ; 37      ;
; master_interface:inst4|STATE.StateTYPE_wait_ss                                               ; 36      ;
; master_interface:inst4|STATE.StateTYPE_run                                                   ; 27      ;
; spi_interface:inst|RxTxSTATE.RxTxTYPE_rx_tx                                                  ; 20      ;
; master_interface:inst4|byte_count[1]                                                         ; 19      ;
; master_interface:inst4|byte_count[2]                                                         ; 16      ;
; master_interface:inst4|Equal6~9                                                              ; 15      ;
; master_interface:inst4|Equal6~4                                                              ; 15      ;
; master_interface:inst4|Equal5~10                                                             ; 15      ;
; master_interface:inst4|address[12]                                                           ; 14      ;
; master_interface:inst4|byte_count[0]                                                         ; 14      ;
; master_interface:inst4|address[12]~2                                                         ; 13      ;
; master_interface:inst4|address[10]                                                           ; 13      ;
; master_interface:inst4|address[9]                                                            ; 13      ;
; master_interface:inst4|address[8]                                                            ; 13      ;
; master_interface:inst4|address[7]                                                            ; 13      ;
; master_interface:inst4|address[6]                                                            ; 13      ;
; master_interface:inst4|address[5]                                                            ; 13      ;
; master_interface:inst4|address[4]                                                            ; 13      ;
; master_interface:inst4|address[3]                                                            ; 13      ;
; master_interface:inst4|address[2]                                                            ; 13      ;
; master_interface:inst4|address[1]                                                            ; 13      ;
; master_interface:inst4|address[0]                                                            ; 13      ;
; spi_interface:inst|RxTxSTATE.RxTxTYPE_hold                                                   ; 11      ;
; master_interface:inst4|byte_count[4]                                                         ; 11      ;
; master_interface:inst4|byte_count[3]                                                         ; 11      ;
; spi_interface:inst|shift_register[5]~2                                                       ; 10      ;
; master_interface:inst4|byte_count[3]~5                                                       ; 10      ;
; master_interface:inst4|send_data[6]~0                                                        ; 9       ;
; master_interface:inst4|address[11]                                                           ; 9       ;
; master_interface:inst4|LessThan2~0                                                           ; 9       ;
; master_interface:inst4|slave_select                                                          ; 9       ;
; master_interface:inst4|SETUP_GYRO~4                                                          ; 8       ;
; master_interface:inst4|SETUP_GYRO~3                                                          ; 8       ;
; master_interface:inst4|SETUP_GYRO~1                                                          ; 8       ;
; master_interface:inst4|SETUP_GYRO~2                                                          ; 7       ;
; spi_interface:inst|rx_count[3]                                                               ; 7       ;
; master_interface:inst4|send_data[6]~2                                                        ; 6       ;
; master_interface:inst4|SETUP_GYRO~5                                                          ; 6       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|address_reg_a[0] ; 6       ;
; master_interface:inst4|begin_transmission                                                    ; 6       ;
; master_interface:inst4|RES~0                                                                 ; 6       ;
; master_interface:inst4|STATE.StateTYPE_setup                                                 ; 6       ;
; master_interface:inst4|STATE.StateTYPE_idle                                                  ; 6       ;
; master_interface:inst4|LessThan1~0                                                           ; 5       ;
; master_interface:inst4|byte_count[3]~12                                                      ; 5       ;
; master_interface:inst4|byte_count[3]~10                                                      ; 5       ;
; spi_interface:inst|sclk_buffer                                                               ; 5       ;
; spi_interface:inst|sclk_previous                                                             ; 5       ;
; _start                                                                                       ; 4       ;
; spi_interface:inst|rx_count[0]                                                               ; 4       ;
; master_interface:inst4|Equal4~3                                                              ; 4       ;
; spi_interface:inst|spi_clk_count[0]                                                          ; 4       ;
; spi_interface:inst|spi_clk_count[1]                                                          ; 4       ;
; master_interface:inst4|Selector11~0                                                          ; 4       ;
; master_interface:inst4|STATE.StateTYPE_hold                                                  ; 4       ;
; master_interface:inst4|Equal0~0                                                              ; 4       ;
; master_interface:inst4|Equal3~1                                                              ; 4       ;
; master_interface:inst4|RUN_BEGIN~2                                                           ; 3       ;
; master_interface:inst4|Selector13~1                                                          ; 3       ;
; master_interface:inst4|previousSTATE.StateTYPE_run                                           ; 3       ;
; master_interface:inst4|Selector7~0                                                           ; 3       ;
; master_interface:inst4|Selector13~0                                                          ; 3       ;
; master_interface:inst4|Equal3~0                                                              ; 3       ;
; spi_interface:inst|rx_count[1]                                                               ; 3       ;
; spi_interface:inst|end_transmission                                                          ; 3       ;
; spi_interface:inst|shift_register[0]                                                         ; 2       ;
; master_interface:inst4|RUN_BEGIN~3                                                           ; 2       ;
; spi_interface:inst|shift_register[5]~1                                                       ; 2       ;
; spi_interface:inst|Selector0~1                                                               ; 2       ;
; spi_interface:inst|RxTxSTATE.RxTxTYPE_idle                                                   ; 2       ;
; master_interface:inst4|Selector8~0                                                           ; 2       ;
; master_interface:inst4|Equal6~10                                                             ; 2       ;
; master_interface:inst4|count_wait[0]                                                         ; 2       ;
; master_interface:inst4|count_wait[1]                                                         ; 2       ;
; master_interface:inst4|count_wait[2]                                                         ; 2       ;
; master_interface:inst4|count_wait[3]                                                         ; 2       ;
; master_interface:inst4|count_wait[4]                                                         ; 2       ;
; master_interface:inst4|count_wait[5]                                                         ; 2       ;
; master_interface:inst4|count_wait[7]                                                         ; 2       ;
; master_interface:inst4|count_wait[6]                                                         ; 2       ;
; master_interface:inst4|count_wait[8]                                                         ; 2       ;
; master_interface:inst4|count_wait[9]                                                         ; 2       ;
; master_interface:inst4|count_wait[10]                                                        ; 2       ;
; master_interface:inst4|count_wait[11]                                                        ; 2       ;
; master_interface:inst4|count_wait[15]                                                        ; 2       ;
; master_interface:inst4|count_wait[12]                                                        ; 2       ;
; master_interface:inst4|count_wait[13]                                                        ; 2       ;
; master_interface:inst4|count_wait[14]                                                        ; 2       ;
; master_interface:inst4|count_wait[17]                                                        ; 2       ;
; master_interface:inst4|count_wait[16]                                                        ; 2       ;
; master_interface:inst4|count_wait[18]                                                        ; 2       ;
; master_interface:inst4|count_wait[19]                                                        ; 2       ;
; master_interface:inst4|count_wait[23]                                                        ; 2       ;
; master_interface:inst4|count_wait[20]                                                        ; 2       ;
; master_interface:inst4|count_wait[21]                                                        ; 2       ;
; master_interface:inst4|count_wait[22]                                                        ; 2       ;
; master_interface:inst4|count_wait[25]                                                        ; 2       ;
; master_interface:inst4|count_wait[26]                                                        ; 2       ;
; master_interface:inst4|count_wait[27]                                                        ; 2       ;
; master_interface:inst4|count_wait[24]                                                        ; 2       ;
; master_interface:inst4|count_wait[28]                                                        ; 2       ;
; master_interface:inst4|count_wait[29]                                                        ; 2       ;
; master_interface:inst4|count_wait[30]                                                        ; 2       ;
; master_interface:inst4|count_wait[31]                                                        ; 2       ;
; master_interface:inst4|ss_count[31]                                                          ; 2       ;
; master_interface:inst4|ss_count[30]                                                          ; 2       ;
; master_interface:inst4|ss_count[29]                                                          ; 2       ;
; master_interface:inst4|ss_count[28]                                                          ; 2       ;
; master_interface:inst4|ss_count[27]                                                          ; 2       ;
; master_interface:inst4|ss_count[26]                                                          ; 2       ;
; master_interface:inst4|ss_count[25]                                                          ; 2       ;
; master_interface:inst4|ss_count[24]                                                          ; 2       ;
; master_interface:inst4|ss_count[23]                                                          ; 2       ;
; master_interface:inst4|ss_count[22]                                                          ; 2       ;
; master_interface:inst4|ss_count[21]                                                          ; 2       ;
; master_interface:inst4|ss_count[20]                                                          ; 2       ;
; master_interface:inst4|ss_count[17]                                                          ; 2       ;
; master_interface:inst4|ss_count[19]                                                          ; 2       ;
; master_interface:inst4|ss_count[18]                                                          ; 2       ;
; master_interface:inst4|ss_count[16]                                                          ; 2       ;
; master_interface:inst4|ss_count[15]                                                          ; 2       ;
; master_interface:inst4|ss_count[14]                                                          ; 2       ;
; master_interface:inst4|ss_count[13]                                                          ; 2       ;
; master_interface:inst4|ss_count[12]                                                          ; 2       ;
; master_interface:inst4|ss_count[10]                                                          ; 2       ;
; master_interface:inst4|ss_count[9]                                                           ; 2       ;
; master_interface:inst4|ss_count[8]                                                           ; 2       ;
; master_interface:inst4|ss_count[11]                                                          ; 2       ;
; master_interface:inst4|ss_count[7]                                                           ; 2       ;
; master_interface:inst4|ss_count[5]                                                           ; 2       ;
; master_interface:inst4|ss_count[0]                                                           ; 2       ;
; master_interface:inst4|ss_count[6]                                                           ; 2       ;
; master_interface:inst4|ss_count[1]                                                           ; 2       ;
; master_interface:inst4|ss_count[2]                                                           ; 2       ;
; master_interface:inst4|ss_count[3]                                                           ; 2       ;
; master_interface:inst4|ss_count[4]                                                           ; 2       ;
; master_interface:inst4|Equal0~1                                                              ; 2       ;
; spi_interface:inst|mosi                                                                      ; 2       ;
; master_interface:inst4|DC                                                                    ; 2       ;
; master_interface:inst4|VCCEN                                                                 ; 2       ;
; master_interface:inst4|RES                                                                   ; 2       ;
; spi_interface:inst|rx_count[2]                                                               ; 2       ;
; master_interface:inst4|Add3~24                                                               ; 2       ;
; master_interface:inst4|Add3~22                                                               ; 2       ;
; master_interface:inst4|Add3~20                                                               ; 2       ;
; master_interface:inst4|Add3~18                                                               ; 2       ;
; master_interface:inst4|Add3~16                                                               ; 2       ;
; master_interface:inst4|Add3~14                                                               ; 2       ;
; master_interface:inst4|Add3~12                                                               ; 2       ;
; master_interface:inst4|Add3~10                                                               ; 2       ;
; master_interface:inst4|Add3~8                                                                ; 2       ;
; master_interface:inst4|Add3~6                                                                ; 2       ;
; master_interface:inst4|Add3~4                                                                ; 2       ;
; master_interface:inst4|Add3~2                                                                ; 2       ;
; master_interface:inst4|Add3~0                                                                ; 2       ;
; master_interface:inst4|Selector27~7                                                          ; 1       ;
; master_interface:inst4|Selector25~7                                                          ; 1       ;
; master_interface:inst4|Selector24~7                                                          ; 1       ;
; master_interface:inst4|count_wait~20                                                         ; 1       ;
; master_interface:inst4|count_wait~19                                                         ; 1       ;
; master_interface:inst4|count_wait~18                                                         ; 1       ;
; master_interface:inst4|count_wait~17                                                         ; 1       ;
; spi_interface:inst|Selector2~2                                                               ; 1       ;
; spi_interface:inst|Selector1~2                                                               ; 1       ;
; master_interface:inst4|Selector27~6                                                          ; 1       ;
; master_interface:inst4|Selector27~5                                                          ; 1       ;
; master_interface:inst4|Selector27~4                                                          ; 1       ;
; master_interface:inst4|Selector26~3                                                          ; 1       ;
; master_interface:inst4|Selector26~2                                                          ; 1       ;
; master_interface:inst4|Selector26~1                                                          ; 1       ;
; master_interface:inst4|Selector26~0                                                          ; 1       ;
; spi_interface:inst|shift_register[0]~3                                                       ; 1       ;
; master_interface:inst4|send_data[0]                                                          ; 1       ;
; master_interface:inst4|Selector25~6                                                          ; 1       ;
; master_interface:inst4|Selector25~5                                                          ; 1       ;
; master_interface:inst4|Selector25~4                                                          ; 1       ;
; spi_interface:inst|Selector13~0                                                              ; 1       ;
; master_interface:inst4|send_data[1]                                                          ; 1       ;
; master_interface:inst4|Selector24~6                                                          ; 1       ;
; master_interface:inst4|Selector24~5                                                          ; 1       ;
; master_interface:inst4|Selector24~4                                                          ; 1       ;
; spi_interface:inst|Selector12~0                                                              ; 1       ;
; master_interface:inst4|send_data[2]                                                          ; 1       ;
; spi_interface:inst|shift_register[1]                                                         ; 1       ;
; master_interface:inst4|Selector23~1                                                          ; 1       ;
; master_interface:inst4|Selector23~0                                                          ; 1       ;
; master_interface:inst4|SETUP_GYRO~9                                                          ; 1       ;
; spi_interface:inst|Selector11~0                                                              ; 1       ;
; master_interface:inst4|send_data[3]                                                          ; 1       ;
; spi_interface:inst|shift_register[2]                                                         ; 1       ;
; master_interface:inst4|Selector22~2                                                          ; 1       ;
; master_interface:inst4|SETUP_GYRO~8                                                          ; 1       ;
; master_interface:inst4|Selector22~1                                                          ; 1       ;
; master_interface:inst4|RUN_BEGIN~1                                                           ; 1       ;
; master_interface:inst4|Selector22~0                                                          ; 1       ;
; spi_interface:inst|Selector10~0                                                              ; 1       ;
; master_interface:inst4|send_data[4]                                                          ; 1       ;
; spi_interface:inst|shift_register[3]                                                         ; 1       ;
; master_interface:inst4|send_data[6]~1                                                        ; 1       ;
; master_interface:inst4|Selector21~1                                                          ; 1       ;
; master_interface:inst4|Selector21~0                                                          ; 1       ;
; master_interface:inst4|SETUP_GYRO~7                                                          ; 1       ;
; master_interface:inst4|RUN_BEGIN~0                                                           ; 1       ;
; spi_interface:inst|Selector9~0                                                               ; 1       ;
; master_interface:inst4|send_data[5]                                                          ; 1       ;
; spi_interface:inst|shift_register[4]                                                         ; 1       ;
; master_interface:inst4|Selector20~1                                                          ; 1       ;
; master_interface:inst4|SETUP_GYRO~6                                                          ; 1       ;
; master_interface:inst4|SETUP_GYRO~0                                                          ; 1       ;
; master_interface:inst4|Selector20~0                                                          ; 1       ;
; spi_interface:inst|Selector8~0                                                               ; 1       ;
; master_interface:inst4|send_data[6]                                                          ; 1       ;
; spi_interface:inst|shift_register[5]                                                         ; 1       ;
; spi_interface:inst|Add0~1                                                                    ; 1       ;
; spi_interface:inst|Selector6~0                                                               ; 1       ;
; spi_interface:inst|Add0~0                                                                    ; 1       ;
; spi_interface:inst|Selector0~4                                                               ; 1       ;
; master_interface:inst4|Selector13~2                                                          ; 1       ;
; master_interface:inst4|Selector29~0                                                          ; 1       ;
; spi_interface:inst|end_transmission~0                                                        ; 1       ;
; master_interface:inst4|Selector30~0                                                          ; 1       ;
; master_interface:inst4|Selector31~0                                                          ; 1       ;
; master_interface:inst4|Selector32~0                                                          ; 1       ;
; master_interface:inst4|Selector33~0                                                          ; 1       ;
; master_interface:inst4|Selector34~0                                                          ; 1       ;
; master_interface:inst4|Selector35~0                                                          ; 1       ;
; master_interface:inst4|Selector36~0                                                          ; 1       ;
; master_interface:inst4|Selector37~0                                                          ; 1       ;
; master_interface:inst4|Selector38~0                                                          ; 1       ;
; master_interface:inst4|Selector39~0                                                          ; 1       ;
; master_interface:inst4|Selector40~0                                                          ; 1       ;
; master_interface:inst4|Selector41~0                                                          ; 1       ;
; master_interface:inst4|Selector42~0                                                          ; 1       ;
; master_interface:inst4|count_wait~16                                                         ; 1       ;
; master_interface:inst4|count_wait~15                                                         ; 1       ;
; master_interface:inst4|count_wait~14                                                         ; 1       ;
; master_interface:inst4|count_wait~13                                                         ; 1       ;
; master_interface:inst4|count_wait~12                                                         ; 1       ;
; master_interface:inst4|count_wait~11                                                         ; 1       ;
; master_interface:inst4|count_wait~10                                                         ; 1       ;
; master_interface:inst4|count_wait~9                                                          ; 1       ;
; master_interface:inst4|count_wait~8                                                          ; 1       ;
; master_interface:inst4|ss_count~12                                                           ; 1       ;
; master_interface:inst4|ss_count~11                                                           ; 1       ;
; master_interface:inst4|ss_count~10                                                           ; 1       ;
; master_interface:inst4|ss_count~9                                                            ; 1       ;
; master_interface:inst4|ss_count~8                                                            ; 1       ;
; master_interface:inst4|ss_count~7                                                            ; 1       ;
; master_interface:inst4|ss_count~6                                                            ; 1       ;
; master_interface:inst4|ss_count~5                                                            ; 1       ;
; master_interface:inst4|ss_count~4                                                            ; 1       ;
; master_interface:inst4|ss_count~3                                                            ; 1       ;
; master_interface:inst4|ss_count~2                                                            ; 1       ;
; master_interface:inst4|ss_count~1                                                            ; 1       ;
; master_interface:inst4|ss_count~0                                                            ; 1       ;
; spi_interface:inst|spi_clk_count~1                                                           ; 1       ;
; spi_interface:inst|spi_clk_count~0                                                           ; 1       ;
; spi_interface:inst|shift_register[5]~0                                                       ; 1       ;
; spi_interface:inst|Selector7~0                                                               ; 1       ;
; master_interface:inst4|send_data[7]                                                          ; 1       ;
; spi_interface:inst|shift_register[6]                                                         ; 1       ;
; spi_interface:inst|Selector3~3                                                               ; 1       ;
; spi_interface:inst|Selector3~2                                                               ; 1       ;
; spi_interface:inst|Selector3~1                                                               ; 1       ;
; spi_interface:inst|Selector3~0                                                               ; 1       ;
; spi_interface:inst|sclk_buffer~0                                                             ; 1       ;
; spi_interface:inst|Selector0~3                                                               ; 1       ;
; spi_interface:inst|Selector0~2                                                               ; 1       ;
; master_interface:inst4|Selector8~1                                                           ; 1       ;
; master_interface:inst4|Selector9~2                                                           ; 1       ;
; master_interface:inst4|Selector9~1                                                           ; 1       ;
; master_interface:inst4|Selector9~0                                                           ; 1       ;
; master_interface:inst4|byte_count[3]~11                                                      ; 1       ;
; master_interface:inst4|Selector7~3                                                           ; 1       ;
; master_interface:inst4|Selector7~2                                                           ; 1       ;
; master_interface:inst4|Selector7~1                                                           ; 1       ;
; master_interface:inst4|STATE~19                                                              ; 1       ;
; master_interface:inst4|Selector6~0                                                           ; 1       ;
; master_interface:inst4|Selector11~2                                                          ; 1       ;
; master_interface:inst4|Equal4~2                                                              ; 1       ;
; master_interface:inst4|Equal4~1                                                              ; 1       ;
; master_interface:inst4|Equal4~0                                                              ; 1       ;
; master_interface:inst4|Selector11~1                                                          ; 1       ;
; master_interface:inst4|Equal6~8                                                              ; 1       ;
; master_interface:inst4|Equal6~7                                                              ; 1       ;
; master_interface:inst4|Equal6~6                                                              ; 1       ;
; master_interface:inst4|Equal6~5                                                              ; 1       ;
; master_interface:inst4|Equal6~3                                                              ; 1       ;
; master_interface:inst4|Equal6~2                                                              ; 1       ;
; master_interface:inst4|Equal6~1                                                              ; 1       ;
; master_interface:inst4|Equal6~0                                                              ; 1       ;
; master_interface:inst4|Selector10~1                                                          ; 1       ;
; master_interface:inst4|Equal5~9                                                              ; 1       ;
; master_interface:inst4|Equal5~8                                                              ; 1       ;
; master_interface:inst4|Equal5~7                                                              ; 1       ;
; master_interface:inst4|Equal5~6                                                              ; 1       ;
; master_interface:inst4|Equal5~5                                                              ; 1       ;
; master_interface:inst4|Equal5~4                                                              ; 1       ;
; master_interface:inst4|Equal5~3                                                              ; 1       ;
; master_interface:inst4|Equal5~2                                                              ; 1       ;
; master_interface:inst4|Equal5~1                                                              ; 1       ;
; master_interface:inst4|Equal5~0                                                              ; 1       ;
; master_interface:inst4|Selector10~0                                                          ; 1       ;
; spi_interface:inst|sclk_previous~0                                                           ; 1       ;
; spi_interface:inst|mosi~0                                                                    ; 1       ;
; spi_interface:inst|shift_register[7]                                                         ; 1       ;
; spi_interface:inst|Selector15~1                                                              ; 1       ;
; spi_interface:inst|Selector15~0                                                              ; 1       ;
; master_interface:inst4|Selector12~1                                                          ; 1       ;
; master_interface:inst4|Selector12~0                                                          ; 1       ;
; master_interface:inst4|VCCEN~1                                                               ; 1       ;
; master_interface:inst4|VCCEN~0                                                               ; 1       ;
; master_interface:inst4|RES~1                                                                 ; 1       ;
; master_interface:inst4|Selector0~2                                                           ; 1       ;
; master_interface:inst4|Selector0~1                                                           ; 1       ;
; master_interface:inst4|Selector0~0                                                           ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a9     ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a8     ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a0     ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a1     ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a11    ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a10    ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a2     ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a3     ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a13    ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a12    ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a4     ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a5     ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a15    ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a14    ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a6     ; 1       ;
; master_interface:inst4|Add1~10                                                               ; 1       ;
; master_interface:inst4|Add1~9                                                                ; 1       ;
; master_interface:inst4|Add1~8                                                                ; 1       ;
; master_interface:inst4|Add1~7                                                                ; 1       ;
; master_interface:inst4|Add1~6                                                                ; 1       ;
; master_interface:inst4|Add1~5                                                                ; 1       ;
; master_interface:inst4|Add1~4                                                                ; 1       ;
; master_interface:inst4|Add1~3                                                                ; 1       ;
; master_interface:inst4|Add1~2                                                                ; 1       ;
; master_interface:inst4|Add1~1                                                                ; 1       ;
; master_interface:inst4|Add1~0                                                                ; 1       ;
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ram_block1a7     ; 1       ;
; master_interface:inst4|Add5~62                                                               ; 1       ;
; master_interface:inst4|Add5~61                                                               ; 1       ;
; master_interface:inst4|Add5~60                                                               ; 1       ;
; master_interface:inst4|Add5~59                                                               ; 1       ;
; master_interface:inst4|Add5~58                                                               ; 1       ;
; master_interface:inst4|Add5~57                                                               ; 1       ;
; master_interface:inst4|Add5~56                                                               ; 1       ;
; master_interface:inst4|Add5~55                                                               ; 1       ;
; master_interface:inst4|Add5~54                                                               ; 1       ;
; master_interface:inst4|Add5~53                                                               ; 1       ;
; master_interface:inst4|Add5~52                                                               ; 1       ;
; master_interface:inst4|Add5~51                                                               ; 1       ;
; master_interface:inst4|Add5~50                                                               ; 1       ;
; master_interface:inst4|Add5~49                                                               ; 1       ;
; master_interface:inst4|Add5~48                                                               ; 1       ;
; master_interface:inst4|Add5~47                                                               ; 1       ;
; master_interface:inst4|Add5~46                                                               ; 1       ;
; master_interface:inst4|Add5~45                                                               ; 1       ;
; master_interface:inst4|Add5~44                                                               ; 1       ;
; master_interface:inst4|Add5~43                                                               ; 1       ;
; master_interface:inst4|Add5~42                                                               ; 1       ;
; master_interface:inst4|Add5~41                                                               ; 1       ;
; master_interface:inst4|Add5~40                                                               ; 1       ;
; master_interface:inst4|Add5~39                                                               ; 1       ;
; master_interface:inst4|Add5~38                                                               ; 1       ;
; master_interface:inst4|Add5~37                                                               ; 1       ;
; master_interface:inst4|Add5~36                                                               ; 1       ;
; master_interface:inst4|Add5~35                                                               ; 1       ;
; master_interface:inst4|Add5~34                                                               ; 1       ;
; master_interface:inst4|Add5~33                                                               ; 1       ;
; master_interface:inst4|Add5~32                                                               ; 1       ;
; master_interface:inst4|Add5~31                                                               ; 1       ;
; master_interface:inst4|Add5~30                                                               ; 1       ;
; master_interface:inst4|Add5~29                                                               ; 1       ;
; master_interface:inst4|Add5~28                                                               ; 1       ;
; master_interface:inst4|Add5~27                                                               ; 1       ;
; master_interface:inst4|Add5~26                                                               ; 1       ;
; master_interface:inst4|Add5~25                                                               ; 1       ;
; master_interface:inst4|Add5~24                                                               ; 1       ;
; master_interface:inst4|Add5~23                                                               ; 1       ;
; master_interface:inst4|Add5~22                                                               ; 1       ;
; master_interface:inst4|Add5~21                                                               ; 1       ;
; master_interface:inst4|Add5~20                                                               ; 1       ;
; master_interface:inst4|Add5~19                                                               ; 1       ;
; master_interface:inst4|Add5~18                                                               ; 1       ;
; master_interface:inst4|Add5~17                                                               ; 1       ;
; master_interface:inst4|Add5~16                                                               ; 1       ;
; master_interface:inst4|Add5~15                                                               ; 1       ;
; master_interface:inst4|Add5~14                                                               ; 1       ;
; master_interface:inst4|Add5~13                                                               ; 1       ;
; master_interface:inst4|Add5~12                                                               ; 1       ;
; master_interface:inst4|Add5~11                                                               ; 1       ;
; master_interface:inst4|Add5~10                                                               ; 1       ;
; master_interface:inst4|Add5~9                                                                ; 1       ;
; master_interface:inst4|Add5~8                                                                ; 1       ;
; master_interface:inst4|Add5~7                                                                ; 1       ;
; master_interface:inst4|Add5~6                                                                ; 1       ;
; master_interface:inst4|Add5~5                                                                ; 1       ;
; master_interface:inst4|Add5~4                                                                ; 1       ;
; master_interface:inst4|Add5~3                                                                ; 1       ;
; master_interface:inst4|Add5~2                                                                ; 1       ;
; master_interface:inst4|Add5~1                                                                ; 1       ;
; master_interface:inst4|Add5~0                                                                ; 1       ;
; master_interface:inst4|Add4~62                                                               ; 1       ;
; master_interface:inst4|Add4~61                                                               ; 1       ;
; master_interface:inst4|Add4~60                                                               ; 1       ;
; master_interface:inst4|Add4~59                                                               ; 1       ;
; master_interface:inst4|Add4~58                                                               ; 1       ;
; master_interface:inst4|Add4~57                                                               ; 1       ;
; master_interface:inst4|Add4~56                                                               ; 1       ;
; master_interface:inst4|Add4~55                                                               ; 1       ;
; master_interface:inst4|Add4~54                                                               ; 1       ;
; master_interface:inst4|Add4~53                                                               ; 1       ;
; master_interface:inst4|Add4~52                                                               ; 1       ;
; master_interface:inst4|Add4~51                                                               ; 1       ;
; master_interface:inst4|Add4~50                                                               ; 1       ;
; master_interface:inst4|Add4~49                                                               ; 1       ;
; master_interface:inst4|Add4~48                                                               ; 1       ;
; master_interface:inst4|Add4~47                                                               ; 1       ;
; master_interface:inst4|Add4~46                                                               ; 1       ;
; master_interface:inst4|Add4~45                                                               ; 1       ;
; master_interface:inst4|Add4~44                                                               ; 1       ;
; master_interface:inst4|Add4~43                                                               ; 1       ;
; master_interface:inst4|Add4~42                                                               ; 1       ;
; master_interface:inst4|Add4~41                                                               ; 1       ;
; master_interface:inst4|Add4~40                                                               ; 1       ;
; master_interface:inst4|Add4~39                                                               ; 1       ;
; master_interface:inst4|Add4~38                                                               ; 1       ;
; master_interface:inst4|Add4~37                                                               ; 1       ;
; master_interface:inst4|Add4~36                                                               ; 1       ;
; master_interface:inst4|Add4~35                                                               ; 1       ;
; master_interface:inst4|Add4~34                                                               ; 1       ;
; master_interface:inst4|Add4~33                                                               ; 1       ;
; master_interface:inst4|Add4~32                                                               ; 1       ;
; master_interface:inst4|Add4~31                                                               ; 1       ;
; master_interface:inst4|Add4~30                                                               ; 1       ;
; master_interface:inst4|Add4~29                                                               ; 1       ;
; master_interface:inst4|Add4~28                                                               ; 1       ;
; master_interface:inst4|Add4~27                                                               ; 1       ;
; master_interface:inst4|Add4~26                                                               ; 1       ;
; master_interface:inst4|Add4~25                                                               ; 1       ;
; master_interface:inst4|Add4~24                                                               ; 1       ;
; master_interface:inst4|Add4~23                                                               ; 1       ;
; master_interface:inst4|Add4~22                                                               ; 1       ;
; master_interface:inst4|Add4~21                                                               ; 1       ;
; master_interface:inst4|Add4~20                                                               ; 1       ;
; master_interface:inst4|Add4~19                                                               ; 1       ;
; master_interface:inst4|Add4~18                                                               ; 1       ;
; master_interface:inst4|Add4~17                                                               ; 1       ;
; master_interface:inst4|Add4~16                                                               ; 1       ;
; master_interface:inst4|Add4~15                                                               ; 1       ;
; master_interface:inst4|Add4~14                                                               ; 1       ;
; master_interface:inst4|Add4~13                                                               ; 1       ;
; master_interface:inst4|Add4~12                                                               ; 1       ;
; master_interface:inst4|Add4~11                                                               ; 1       ;
; master_interface:inst4|Add4~10                                                               ; 1       ;
; master_interface:inst4|Add4~9                                                                ; 1       ;
; master_interface:inst4|Add4~8                                                                ; 1       ;
; master_interface:inst4|Add4~7                                                                ; 1       ;
; master_interface:inst4|Add4~6                                                                ; 1       ;
; master_interface:inst4|Add4~5                                                                ; 1       ;
; master_interface:inst4|Add4~4                                                                ; 1       ;
; master_interface:inst4|Add4~3                                                                ; 1       ;
; master_interface:inst4|Add4~2                                                                ; 1       ;
; master_interface:inst4|Add4~1                                                                ; 1       ;
; master_interface:inst4|Add4~0                                                                ; 1       ;
; master_interface:inst4|byte_count[4]~17                                                      ; 1       ;
; master_interface:inst4|byte_count[3]~16                                                      ; 1       ;
; master_interface:inst4|byte_count[3]~15                                                      ; 1       ;
; master_interface:inst4|byte_count[2]~14                                                      ; 1       ;
; master_interface:inst4|byte_count[2]~13                                                      ; 1       ;
; master_interface:inst4|byte_count[1]~9                                                       ; 1       ;
; master_interface:inst4|byte_count[1]~8                                                       ; 1       ;
; master_interface:inst4|byte_count[0]~7                                                       ; 1       ;
; master_interface:inst4|byte_count[0]~6                                                       ; 1       ;
; master_interface:inst4|Add3~23                                                               ; 1       ;
; master_interface:inst4|Add3~21                                                               ; 1       ;
; master_interface:inst4|Add3~19                                                               ; 1       ;
; master_interface:inst4|Add3~17                                                               ; 1       ;
; master_interface:inst4|Add3~15                                                               ; 1       ;
; master_interface:inst4|Add3~13                                                               ; 1       ;
; master_interface:inst4|Add3~11                                                               ; 1       ;
; master_interface:inst4|Add3~9                                                                ; 1       ;
; master_interface:inst4|Add3~7                                                                ; 1       ;
; master_interface:inst4|Add3~5                                                                ; 1       ;
; master_interface:inst4|Add3~3                                                                ; 1       ;
; master_interface:inst4|Add3~1                                                                ; 1       ;
+----------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                   ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF           ; Location                                                                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; rom256:inst3|altsyncram:altsyncram_component|altsyncram_ds71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 6144         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 49152 ; 6144                        ; 8                           ; --                          ; --                          ; 49152               ; 12   ; ../mif256.mif ; M4K_X23_Y7, M4K_X11_Y3, M4K_X11_Y5, M4K_X11_Y4, M4K_X23_Y5, M4K_X11_Y8, M4K_X23_Y6, M4K_X11_Y6, M4K_X11_Y10, M4K_X23_Y4, M4K_X11_Y7, M4K_X11_Y9 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 455 / 15,666 ( 3 % )   ;
; C16 interconnects           ; 1 / 812 ( < 1 % )      ;
; C4 interconnects            ; 168 / 11,424 ( 1 % )   ;
; Direct links                ; 123 / 15,666 ( < 1 % ) ;
; Global clocks               ; 1 / 8 ( 13 % )         ;
; Local interconnects         ; 166 / 4,608 ( 4 % )    ;
; R24 interconnects           ; 4 / 652 ( < 1 % )      ;
; R4 interconnects            ; 225 / 13,328 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.14) ; Number of LABs  (Total = 22) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 11                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.73) ; Number of LABs  (Total = 22) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 21                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.77) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 3                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.45) ; Number of LABs  (Total = 22) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.91) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C5Q208C8 for design "mission3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mission3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node _clk (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.42 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 7 output pins without output pin load capacitance assignment
    Info (306007): Pin "ss" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "res" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vccen" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pmoden" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "_mosi" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0/EX_mission3/output_files/mission3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 779 megabytes
    Info: Processing ended: Tue Jul 04 15:07:20 2017
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0/EX_mission3/output_files/mission3.fit.smsg.


