# Computer Design - Verilog Project

このリポジトリは、コンピュータ設計の授業で使用するVerilogプロジェクトです。

## プロジェクト概要

このプロジェクトには、デジタル回路設計の基本的なモジュールとそのシミュレーションファイルが含まれています。

## 含まれる回路モジュール

### 1. 加算器 (Adder)
- **ファイル**: `verilog/adder.v`
- **機能**: 16ビット加算器
- **シミュレーション**: `verilog/adder_sim.v`

### 2. マルチプレクサ (Multiplexer)
- **ファイル**: `verilog/mux4.v`
- **機能**: 4ビット 2-to-1 マルチプレクサ
- **シミュレーション**: `verilog/mux4_sim.v`

### 3. フリップフロップ (Flip-Flop)
- **ファイル**: `verilog/ff.v`
- **機能**: D型フリップフロップ
- **シミュレーション**: `verilog/ff_sim.v`

### 4. 4x4乗算器 (4x4 Multiplier)
- **ファイル**: `verilog/mult4x4.v`
- **機能**: 4ビット × 4ビット乗算器
- **シミュレーション**: `verilog/mult4x4_sim.v`

### 5. 7セグメントディスプレイデコーダ (7-Segment Display Decoder)
- **ファイル**: `verilog/seven.v`
- **機能**: 3ビット入力を7セグメントディスプレイ出力に変換
- **シミュレーション**: `verilog/seven_sim.v`

## 使用方法

### シミュレーションの実行

各モジュールは対応するシミュレーションファイルを使ってテストできます。ModelSimやQuestaSim等のVerilogシミュレータを使用してください。

```bash
# 例: 加算器のシミュレーション
cd verilog
vsim -do "run -all" adder_sim
```

### ファイル構成
```
verilog/
├── adder.v              # 加算器モジュール
├── adder_sim.v          # 加算器シミュレーション
├── mux4.v               # マルチプレクサモジュール
├── mux4_sim.v           # マルチプレクサシミュレーション
├── ff.v                 # フリップフロップモジュール
├── ff_sim.v             # フリップフロップシミュレーション
├── mult4x4.v            # 4x4乗算器モジュール
├── mult4x4_sim.v        # 4x4乗算器シミュレーション
├── seven.v              # 7セグメントデコーダモジュール
├── seven_sim.v          # 7セグメントデコーダシミュレーション
└── work/                # コンパイル済みライブラリ
```

## 必要なツール

- **Verilogシミュレータ**: ModelSim, QuestaSim, Icarus Verilog等
- **波形ビューア**: シミュレーション結果の確認用

## 学習目標

このプロジェクトを通じて以下の内容を学習します：

1. **組み合わせ回路**: 加算器、マルチプレクサ、7セグメントデコーダ
2. **順序回路**: フリップフロップ
3. **算術回路**: 乗算器
4. **Verilogシミュレーション**: テストベンチの作成と実行
5. **デジタル回路設計**: 基本的な設計手法

## 注意事項

- バックアップファイル（`.bak`）は編集履歴として保持されています
- `work/`ディレクトリにはコンパイル済みのライブラリファイルが含まれています
- シミュレーション実行時は適切な作業ディレクトリで行ってください

## ライセンス

このプロジェクトは教育目的で作成されています。
