gnd 7 0 4 #int[4]
vcc 7 0 5 #int[5]
net1_1 9 0 1 #int[1]
net2_1 9 0 2 #int[2]
out:out_ramp_adc 15 1 5 #int[5]
out:net20_1 9 0 0 #ana_buff_out[0]
net15_1 13 0 1 #int[1]
net16_1 13 0 2 #int[2]
net17_1 13 0 3 #int[3]
net18_1 13 0 4 #int[4]
net19_1 13 0 5 #int[5]
