<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tut.fi</ipxact:vendor>
	<ipxact:library>communication.template</ipxact:library>
	<ipxact:name>spi_slave</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>slave_if</ipxact:name>
			<ipxact:description>The interface that bundles SPI signals for this component. Notice that the implementation logic also uses SPI clock.</ipxact:description>
			<ipxact:busType vendor="tut.fi" library="interface" name="spi" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tut.fi" library="interface" name="spi.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>MISO</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>data_out</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>MOSI</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>data_in</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>SCLK</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk_in</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>SS</ipxact:name>
								<ipxact:range>
									<ipxact:left>uuid_df08f9de_fbe0_4c6c_a979_aeb9011ef1e4</ipxact:left>
									<ipxact:right>uuid_df08f9de_fbe0_4c6c_a979_aeb9011ef1e4</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>slave_select_in</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:fileSetRef>
					<ipxact:localName>verilogSource</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk_in</ipxact:name>
				<ipxact:description>SPI clock.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>data_in</ipxact:name>
				<ipxact:description>SPI slave input.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>data_out</ipxact:name>
				<ipxact:description>SPI slave output.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>slave_select_in</ipxact:name>
				<ipxact:description>Signifies that this slave is selected.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_in</ipxact:name>
				<ipxact:description>General reset, independent from master.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>verilogSource</ipxact:name>
			<ipxact:file>
				<ipxact:name>spi_slave.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:description>Generated at 16:16:14 on 10.04.2017 by Kactus2. </ipxact:description>
				<ipxact:vendorExtensions>
					<kactus2:hash>ae909fcb8cf48b936f7d8e5e8cbc2748e430651c</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>A minimalistic example for SPI slave IP-XACT document. Has a very simple Verilog implementation for smoke testing.</ipxact:description>
	<ipxact:parameters>
		<ipxact:parameter parameterId="uuid_df08f9de_fbe0_4c6c_a979_aeb9011ef1e4" resolve="user" usageCount="2">
			<ipxact:name>SLAVE_ID</ipxact:name>
			<ipxact:description>Signifies which bit is the logical slave select.</ipxact:description>
			<ipxact:value>0</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:version>3,3,506,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
