--- ipcore_dir/xilinx_mig/user_design/rtl/phy/phy_read.v	2017-02-03 15:11:19.000000000 +0100
@@ -129,4 +129,8 @@
    input                        dfi_rddata_en,
+   input                        dfi_rddata_en_even,
+   input                        dfi_rddata_en_odd,
    input                        phy_rddata_en,
    // Synchronized data/valid back to MC/PHY rdlvl logic
    output                       dfi_rddata_valid,
+   output                       dfi_rddata_valid_even,
+   output                       dfi_rddata_valid_odd,
@@ -199,3 +203,7 @@
      .dfi_rddata_en        (dfi_rddata_en),
+     .dfi_rddata_en_even   (dfi_rddata_en_even),
+     .dfi_rddata_en_odd    (dfi_rddata_en_odd),
      .phy_rddata_en        (phy_rddata_en),
      .dfi_rddata_valid     (dfi_rddata_valid),
+     .dfi_rddata_valid_even(dfi_rddata_valid_even),
+     .dfi_rddata_valid_odd (dfi_rddata_valid_odd),
