// port_0_tod_stack.v

// Generated using ACDS version 24.1 115

`timescale 1 ps / 1 ps
module port_0_tod_stack #(
		parameter NUMPORTS = 1
	) (
		input  wire        i_reconfig_clk,              //          reconfig_clk.clk
		input  wire        i_reconfig_reset,            //       reconfig_resetn.reset_n
		input  wire        i_clk_tx_tod,                //                tx_clk.clk
		input  wire        i_clk_rx_tod,                //                rx_clk.clk
		input  wire        i_clk_master_tod,            //              mtod_clk.clk
		input  wire        i_clk_todsync_sample,        //    todsync_sample_clk.clk
		input  wire        i_clk_todsync_sample_locked, // todsync_sample_locked.lock
		input  wire [95:0] i_ptp_master_tod,            //  master_tod_interface.data
		input  wire        i_ptp_master_tod_valid,      //                      .valid
		output wire [95:0] ptp_tx_tod,                  //      tx_tod_interface.tdata
		output wire        ptp_tx_tod_valid,            //                      .tvalid
		output wire [95:0] ptp_rx_tod,                  //      rx_tod_interface.tdata
		output wire        ptp_rx_tod_valid,            //                      .tvalid
		input  wire        i_tx_pll_locked,             //         tx_pll_locked.lock
		input  wire        i_ptp_master_tod_rst_n       //          mtod_reset_n.reset_n
	);

	pp_tod_stack #(
		.NUMPORTS (NUMPORTS)
	) port_0_tod_stack (
		.i_reconfig_clk              (i_reconfig_clk),              //   input,   width = 1,          reconfig_clk.clk
		.i_reconfig_reset            (i_reconfig_reset),            //   input,   width = 1,       reconfig_resetn.reset_n
		.i_clk_tx_tod                (i_clk_tx_tod),                //   input,   width = 1,                tx_clk.clk
		.i_clk_rx_tod                (i_clk_rx_tod),                //   input,   width = 1,                rx_clk.clk
		.i_clk_master_tod            (i_clk_master_tod),            //   input,   width = 1,              mtod_clk.clk
		.i_clk_todsync_sample        (i_clk_todsync_sample),        //   input,   width = 1,    todsync_sample_clk.clk
		.i_clk_todsync_sample_locked (i_clk_todsync_sample_locked), //   input,   width = 1, todsync_sample_locked.lock
		.i_ptp_master_tod            (i_ptp_master_tod),            //   input,  width = 96,  master_tod_interface.data
		.i_ptp_master_tod_valid      (i_ptp_master_tod_valid),      //   input,   width = 1,                      .valid
		.ptp_tx_tod                  (ptp_tx_tod),                  //  output,  width = 96,      tx_tod_interface.tdata
		.ptp_tx_tod_valid            (ptp_tx_tod_valid),            //  output,   width = 1,                      .tvalid
		.ptp_rx_tod                  (ptp_rx_tod),                  //  output,  width = 96,      rx_tod_interface.tdata
		.ptp_rx_tod_valid            (ptp_rx_tod_valid),            //  output,   width = 1,                      .tvalid
		.i_tx_pll_locked             (i_tx_pll_locked),             //   input,   width = 1,         tx_pll_locked.lock
		.i_ptp_master_tod_rst_n      (i_ptp_master_tod_rst_n)       //   input,   width = 1,          mtod_reset_n.reset_n
	);

endmodule
