2行政院國家科學委員會專題研究計畫成果報告
後矽電子之增強技術－子計畫四：碳、錫與應變對矽鍺
CMOS 元件之能帶結構與載子遷移率的影響(3/3)
計畫編號：NSC 97-2221-E-005-085-MY3
執行期限：99 年 08 月 01 日至 100 年 07 月 31 日
主持人：張書通 國立中興大學電機系
計畫參與人員：林文凱、謝秉峰、李佳峰、張志偉、蕭珮琪
國立中興大學電機系
一、中文摘要
本計畫研究成果分兩部分說明：
第一部份：我們利用三維應力模擬器
ANSYS 來研究通道寬度對具有鍺錫合金
源極與汲極應力源(stressor)之 P 型金氧半
場效電晶體通道內應力場的分佈之影響。
我們發現元件的幾何結構，如通道長度、
寬度會影響 P 型金氧半場效電晶體的效
能。我們利用 Kubo-Greenwood 公式計算電
洞遷移率，發現沿傳輸方向的壓縮應力主
導整個遷移率增益；沿垂直方向的應力對
電流影響最小；而沿寬度方向的拉伸應力
對遷移率增益有其影響性，不可以被忽
略。此外，我們也分析寬度對電洞遷移率
增益提升的關係。這個研究可以協助未來
鍺基 CMOS 元件的設計與驗證應變工程對
於未來奈米元件的重要性。
第二部份：我們以理論方式來研究在(110)
矽基板上之應變鍺與未受應變鍺通道電洞
反轉層的次能帶結構與各種有效質量。這
裡考慮的應變條件主要包含有成長於(110)
矽基板上之鍺通道所引起的雙軸壓縮應
變。此外，我們也考慮表面等效電場所引
起的量子侷限效應。我們從擬合 k.p 方法所
計算的次能帶結構的結果，發展一套半解
析的有效質量公式，可用於電洞遷移率的
計算。我們計算了不同電場下在(110)矽基
板上的應變鍺通道反轉層之電洞狀態密度
有效質量(density of state effective mass,
mc)、電導質量(conductivity mass, mσ)和量
子化有效質量(quantization effective mass,
mz)，並應用在遷移率計算上，發現(110)
面且<110>通道方向的電洞遷移率最高。
關鍵詞：矽鍺、應變、遷移率、次能
帶、有效質量
Abstract
There are two part results in this study.
Part 1： The stress distributions in strained
Ge PMOSFETs with high-k dielectric layer,
metal gate, and GeSn alloy S/D stressors
were studied by 3D ANSYS simulations. It
was found that the geometric effects, such as
channel width and length, could impact the
achievable transistor performance gains. The
resulted mobility improvement was analyzed
by Kubo-Greenwood formula. Compressive
stress along the transport direction was found
to dominate the hole mobility improvement.
Stress along the vertical direction
perpendicular to the gate oxide was found to
affect the hole/electron mobility the least,
while stress along the width direction
enhanced slightly for hole mobility. This
work helps the future Ge-based CMOS
device design and demonstrates that strain
engineering is important for the future
nanoscale device technology.
Part 2：Subband structure and effective
mass of strained and relaxed Ge (110)
450 100 150 200
0
500
1000
1500
2000
2500
(a)
S
XX
S
ZZ
S
tr
es
s
S
X
X
,S
ZZ
(M
P
a)
Channel Length (nm)
This work
IMEC:Simul. Ref.[a5]
0 5 10 15 20
0
1000
2000
3000
4000
5000
(b)
S
tr
es
s
|S
X
X
|(
M
P
a)
Sn Mole Fraction (%)
This work
IMEC:Simul. Ref.[a5]
-0.10 -0.05 0.00 0.05 0.10
-0.60
-0.55
-0.50
-0.45
-0.40
-0.35
-0.30
-0.25
(a)
<-[-110] [110]->
E
n
er
g
y
(e
V
)
K Vector (2/a)
-0.10 -0.05 0.00 0.05 0.10
-0.60
-0.55
-0.50
-0.45
-0.40
-0.35
-0.30
-0.25
-0.20
-0.15
(b)
Effective Mass
Reduction
<-[-110] [110]->
E
n
er
g
y
(e
V
)
K Vector (2/a)
隔離深度為 300nm，源極與汲極深度為 40
nm，鍺錫合金應力源的突出高度為 60
nm，金屬閘極高度為 90 nm。一簡化的三
維 p 型金氧半場效電晶體結構如圖 1.1 所
示。鍺通道與磊晶成長的鍺錫合金填充之
源極與汲極區鄰接，其傳輸方向沿著 x 軸；
寬度方向沿著 y 軸，並鄰接淺溝渠隔離。
整個元件製作在一鍺基板的上。接著，我
們使用已發展完善的製程應力模擬器
ANSYS 來計算應力分佈。在金氧半場效電
晶體通道區域的應力是受鍺錫合金應力源
所影響，在此是藉由解連續與動量平衡方
程式來模擬其相關性。在通道區中，鍺晶
格的縱向壓縮會破壞能帶結構的對稱。此
對稱的破壞導致沿傳輸方向的電洞有效質
量減少。
圖 1.1 具有 S/D 鍺錫合金應力源之鍺通道
電晶體 3D 與 2D 示意圖。
圖 1.2(a)為不同通道長度對通道的應力分
量分佈的影響，而圖 1.2(b)則為沿通道方向
應力分量對不同錫濃度的關係。模擬結果
與已知之文獻結果接近，驗證本次模擬的
正確性。
圖 1.3 為使用以 k.p 能帶方法來計算 p
型金氧半場效電晶體的次能帶結構圖。除
了有較小的電洞有效質量外，沿 x 與 y 方
向(Sxx 與 Syy)的應力也引起載子的重新分
配，導致電洞集中在具低有效質量次能帶
中，結果減少電洞在能帶中傳輸時的散
射。因此，電洞在鍺通道的遷移率增加。
二維電洞氣的次能帶結構可以藉由 6x6 k.p
薛丁格方程式的自洽來得到[a7-a10]。而對
一任意應力產生的應變計算，也可以藉由
引入 Pikus-Bir 應變哈密爾敦函數來得到。
圖 1.2 (a) 通道與垂直方向應力分量為
元件通長度的關係。參考文獻[a5]的模
擬結果也列在圖中比較。(b)通道應力
對不同錫濃度的關係，文獻的結果也
放在圖中比較。
圖 1.3 k.p 能帶方法來計算(a)鬆弛(b)應變
鍺電洞次能帶結構圖。
60.0 0.4 0.8 1.2
0
5
10
15
20
25
30
35
0.01 0.1 1
-2500
-2000
-1500
-1000
-500
0
500
1000
1500
S
XX
S
ZZ
S
YY
S
tr
es
s
(M
P
a)
Channel width (m)
M
ob
ili
ty
G
ai
n
(%
)
Channel width (m)
))((
)2(
1
))(()(
)2(
1
)(
2
2
22
2
2
kEEkd
kEEkVkd
EV
BZ
i
BZ
i 









 (12)
在方程式(10)中， )(Ef 定義為費米狄拉克
函數，E 是總能量， )(EV 與能量相關的群
速度， )(E 是散射時間和 )(ED 是狀態密
度。注意到 )(kE

能量是由k.p演算而得。
)(ED 函數是狀態密度，利用線性四面體法
對二維布里淵區(BZ)做積分。在文獻[b3]
中能找到關於方程式(15)詳細的 )(ED 數值
演算。關於方程式(10)， )(EV 的定義也在
文獻[b17]中。等能面是 )(2 EVi 是由 i能階的
平均群速度平方所組成，如方程式(12)顯
示，其中


  )(
)(
kE
kV k
 是定義群速度並且
i是方向，例如[-1 1 0]或[0 0 -1]。在反轉層
之中，將次能帶的遷移率做適當的平均加
權，最後可以得到等效遷移率。
四、結果與討論
第一部份：根據 ANSYS 模擬結果 x-z 平面
上之 Sxx，Syy 和 Szz 三應力組成的二維輪
廓圖。可以將它視為在閘極下方之表面通
道區域的相對應力常數分佈，其電洞傳輸
行為是相當關鍵的。圖 1.4 小圖顯示在表面
通道中心之 Sxx，Syy 和 Szz 與電晶體寬度
的關係。如我們所預期地，在窄寬度區域
中，矽碳合金應力源沿 x 方向傾向於壓縮
應力，而沿 y、z 方向傾向於拉伸應力。當
電晶體寬度增加時，沿 x 方向的應力會開
始增加，直到寬度達 0.1μm時，會有一個
最大值，然後開始趨近於大尺寸元件的
值。由於 y 方向受到鍺基板與淺溝渠隔離
區的約束，其應力值於極窄與極大寬度都
趨近於零。另一方面，Szz隨寬度的增加而
增加。當寬度增加超過 1μm後，這三種應
力分佈達到一常數值與寬度變化關係較不
明顯。
圖 1.4 也顯示電洞遷移率增益與寬度
的關係。其結果與應力分佈類似，電洞遷
移率增益也顯示出對寬度變化在 0.1μm以
下敏感度。電洞遷移率增益隨著寬度的減
少而增加。為了瞭解應力分佈對電洞遷移
率增益的影響，我們將每一應力組成個別
輸入元件模擬器中模擬。結果顯示沿通道
方向的應力 Sxx對性能提升貢獻最多，而沿
成長方向(z 方向)Szz 的貢獻最少；的應力
Syy 對元件也扮演重要角色，不可以被忽
略。
圖 1.4 不同寬度對電晶體應力分布與遷移
率之影響。
第二部份：
鬆弛與應變的鍺反轉層次能帶結構
圖2.1顯示在(110)表面方向，定義座標
軸方向與通道方向後計算次能帶和遷移
率。在內插圖一顯示探討概要的座標系
統。在反轉層中，我們考慮二維電洞氣會
侷限在氧化層和Ge (110)表面之間的界
面。這裡我們研究Ge (110)電洞反轉層的鬆
弛與應變，使用自洽方法解薛丁格和泊松
方程式。圖2.2顯示為計算自洽典型的流程
圖。本研究在(110)Si成長Ge薄膜於反轉層
中，由於晶格不匹配的關係會產生4%的壓
縮雙軸應變。文獻[18]是探討應變伸張關於
Ge(110)表面，並且文獻[19]也有探討k.p模
型的演算。圖2.3顯示當考慮等效電場強度
為1 MV/cm和全面性基板應變時，在應變
Ge(110)反轉層中最頂端次能帶的等能面圖
形。
等效質量與遷移率的計算
圖2.4顯示特徵值為 effE 的函數，在鬆
弛和應變的Ge (110)反轉層與k.p方法(設定
0k )可得三個電洞次能帶 321 ,, vvv 。然後
用方程式(4)可決定 zm 的值，對於每個群組
的最低特徵值做最好的密合。
80.5 1.0 1.5 2.0
0.0
0.1
0.2
0.3
0.4
0.5
0.6
m
z
=1.3m
0
m
z
=1.1m
0
m
z
=0.8m
0E
ne
rg
y
(e
V
)
Effective Electric Field (MV/cm)
K.P
EMA
v1 v2 v3
0.5 1.0 1.5 2.0
-0.1
0.0
0.1
0.2
0.3
0.4
0.5
m
z
=1.8m
0
m
z
=1.6m
0
m
z
=1.2m
0E
ne
rg
y
(e
V
)
Effective Electric Field (MV/cm)
K.P
EMA
v1 v2 v3
1.0 1.5 2.0
0.05
0.10
0.15
m
D
O
S
(U
n
it
:m
0)
Effective Electric Field (MV/cm)
v1 Subband
v2 Subband
v3 Subband
1.0 1.5 2.0
0.00
0.05
0.10
0.15
0.20
0.25
along <100>
along <110>
m
C
(U
n
it
:m
0)
Effective Electric Field (MV/cm)
1st Sudband
2nd Sunband
3rd Subband






0
0
)](1)[()()(
)()(
2
E
i
E
B
C
dEEfEfEvED
dEEfEDTk
m (15)
注意到 cm 是沿i方向(即<100>或<110>)的
電導性等效質量。圖2.6顯示電導性等效質
量表示為等效電場的函數。在這個圖中我
們比較兩個不同方向的電導性等效質量，
一個方向是<100>與另一個方向是<110>。
圖六可以容易的發現在<110>方向，第一條
次能帶為最底的電導性等效質量。我們發
現這是最佳的傳輸方向，對於設計高性能
應變Ge (110) PMOS元件來說。
圖2.7顯示為未應變Ge電洞遷移率[b14,
b15]對垂直電場和元件表面通道的關係。
實驗研究中可以發現不同的遷移率值，取
決於使用的閘極介電材料[b14]，和使用
Ge(或SiGe)到Si緩衝層之間與閘極氧化層。
圖2.4 Ge (110)反轉層中，鬆弛(上)及應變
(下)的次能帶能量對等效電場的關係圖
形，對應的量子等效質量與表列其中。
圖2.5 等效質量狀態密度 DOSm 表示為等效
電場的函數的圖形。就Si反轉層中而言，
鬆弛Si與在Si上成長Ge的結果做比較。
當有Si緩衝層做為埋入-Ge通道電晶體元
件，通常會有較大的電洞遷移率，是因為
沒有載子侷限在Si緩衝層和表面粗糙散射
的關係。因為埋入通道的元件可靠度會變
差，所以這裡只討論表面通道為 Ge
PMOSFET元件為主。計算Ge電洞遷移率與
量測資料做吻合，而且Ge遷移率大於Si。
以(110)為方向的元件，遷移率高於(001)方
向的元件，這與Si的結果是一樣的。主要
的原因是電洞有較小的質量。因為大的次
能帶分裂(並且小的光頻聲子能量)，所以內
-次能帶聲子散射率相對地較小，也可以改
善Ge的遷移率。圖2.8顯示為沿兩個通道方
向，電洞遷移率表示為等效電場的函數。
電洞遷移率與在上述圖2.6中計算電導等效
質量的結果是符合的。
圖2.6 沿兩個通道方向，電導性等效質量
Cm 對等效電場的關係圖。
10
[a8] Y. Sun, S. E. Thompson, T. Nishida,
Strain Effect in Semiconductors:
Theory and Device Applications,
Springer, p.178, 2010.
[a9] T. O’Regan,M. Fischetti, J Comput.
Electron, Vol. 6, pp. 81–84, 2007.
[a10] H. J. G. Meijer, Polder, Physica, Vol.
19, pp. 255-264, 1993.
第二部份：
[b1] Ghani T, Armstrong M, Auth C, Bost M,
Charvat P, Glass G, Hoffmann T,
Johson K, Kenyon C, Thompson S,
Bohr M, A 90 nm high volume
manufacturing logic technology
featuring novel 45 nm gate length
strained silicon CMOS transistors.
IEDM Tech. Dig., 2003, pp.
11.6.1–11.6.3.
[b2] Feng J, Liu, Griffin PB, Plummer JD,
Integration of germanium-on-insulator
and silicon MOSFETs on a silicon
substrate. IEEE Electron Device Lett.
2006;27: 911–913.
[b3] Zhang Y, Fischetti MV, Soree B,
Magnus W, Heyns M, Meuris M,
Physical modeling of strain-dependent
hole mobility in Ge p-channel inversion
layers. J. Appl. Phys. 2009;94: 1079.
[b4] Oberhuber R, Zandler G, Vogl P,
Subband structure and mobility of two
dimensional holes in strained Si/SiGe
MOSFET’s. Phys. Rev. B
1998;58:9941.
[b5] Moglestue C, Self‐consistent
calculation of electron and hole
inversion charges at silicon–silicon
dioxide interfaces. J. Appl. Phys.
1986;59:3175.
[b6] Wang EX, Matagne P, Shifren L,
Obradovic B, Kotlyar R, Cea S, Stettler
M, Giles MD, Physics of Hole
Transport in Strained Silicon MOSFET
Inversion Layers. IEEE Trans. Electron
Devices 2006;53:1840.
[b7] Sun Y, Thompson SE, Nishida T,
Physics of strain effects in
semiconductors and
metal-oxide-semiconductor field-effect
transistorsJ. Appl.
Phys.2007;101:104503.
[b8] Lee ML, Fitzgerald EA, Bulsara MT,
Currie MT, Lochtefeld A, J. Appl. Phys.
2005;97:011101.
[b9] Yang YJ, Ho WS, Huang CF, Chang ST,
Liu CW, Electron mobility
enhancement in strained-germanium
n-channel metal–oxide–semiconductor
field-effect transistors. Appl. Phys. Lett.
2007; 91:102.
[b10] Uchida M, Kamakura Y, Taniguchi K,
Performance Enhancement of
pMOSFETs Depending on Strain,
Channel Direction, and Material.
SISPAD, 2005;315–318
[b11] Fischetti MV, Ren Z, Solomon PM,
Yang M, Rim K, Six-band k A p
calculation of the hole mobility in
silicon inversion layers: dependence on
surface orientation, strain, and silicon
thickness. J. Appl. Phys. 2003;
94,1079–1095.
[b12] Pirovano A, Lacaita AL, Zandler G,
Oberhuber R, Explaining the
dependences of the hole and electron
mobilities in Si inversion layers. IEEE
Trans. Electron Device
2000;47:718–724.
[b13] Krishnan S, Vasileska S, Fischetti MV,
Band-structure and quantum effects on
hole transport in p-MOSFETs. J.
Comput. Electron. 2005;4:27–30.
[b14] Chui CO, Kim H, Chi D, Triplett BB,
McIntyre PC, Saraswat KC, A
sub-400oC germanium MOSFET
technology with high-k dielectric and
metal gate. In Int. Electr. Dev. Meeting,
pages 437-440, 2002
[b15] Zimmerman P, High performance Ge
pMOS devices using a Si-compatible
process. In Int. Electr. Dev. Meeting,
pages 261-264, 2006.
[b16] Lee ML, Leitz CW, Cheng Z, Pitera AJ,
Fitzgerald EA, Strained Ge channel
p-type metal-oxide-semiconductor
field-effect transistors grown on
Si1-xGex/Si virtual substrates. Appl.
Phys. Lett. 2001;79:3344-3346.
[b17] Fu Y, Grahn KJ, Willander M, Valence
Band Structure of GexSil-x for Hole
Transport Calculation. IEEE Tran. on
Electron Devices 1994;41: 26-31.
[b18] Ma QM, Wang KL, Band structure and
symmetry analysid of coherently
grown Si1-xGex on oriented substrates.
12
14. (99年，SCI) Ming Tang, S. T. Chang*,
Tzu-Chun Chen, Zingway Pei,
Wei-Ching Wang and Jacky Huang,
“Simulation Study on Nanorod
Structure for Amorphous Silicon-based
Solar Cell,” Thin Solid Films Vol.518, 
pp.S259-S261 January 2010. (第二作者
/通訊作者)
15. (99年，SCI) S. T. Chang*, M. Tang, R.
Y. He, C.-W. Wang, Z. Pei, C.-Y. Kung,
“TCAD Simulation of Hydrogenated 
amorphous silicon-carbon/
microcrystalline-silicon/ hydrogenated
amorphous silicon-germanium PIN
Solar Cels,” Thin Solid Films, Vol.518, 
pp.S250-S254 January 2010. (第一作者
/通訊作者)
16. (99年，SCI) J. Huang, S. T. Chang*,
B.-F. Hsieh, M.-H. Liao, W.-C. Wang,
C.-C. Lee, “Strain engineering of 
nanoscale Si MOS devices,” Thin Solid 
Films, Vol.518, pp.S241-S245 January
2010. (第二作者/通訊作者)
17. (99 年，SCI) S. T. Chang*, Jacky
Huang, Ming Tang, Chung-Yi Lin,
“Efective Mass and Subband Structure 
of Strained Si in PMOS Inversion Layer
with External Stress,” Thin Solid Films,
Vol.518, pp.S154-S158 January 2010.
(第一作者/通訊作者)
18. (99 年， SCI) Jacky Huang, S. T.
Chang*, Wei-Ching Wang,
Chang-Chun Lee, “Simulation of a 
Nanoscale Strained Si NMOSFET with
a Silicon-Carbon Aloy Stressor,” Thin 
Solid Films, Vol.518, pp.S72-S75
January 2010. (第二作者/通訊作者)
19. (99年，EI) S. T. Chang*, M. Tang, C.-X.
Huang, and C.-W. Chang, “Tandem 
Thin Film Solar Cell with a Nanoplate
Structure,”10th IEEE Nanotechnology
(IEEE-NANO), pp. 316 –319, 2010.
(第一作者/通訊作者)
20. (99年，EI) M. H. Liao, W.C. Wang, H.
R. Tsai, and S. T. Chang*, “High
efficient Si nano-textured light-emitting
diodes and solar cells with obvious
photonic crystal effect,”Photovoltaic
Specialists Conference (PVSC), pp.
3514 –3517, 2010. (第四作者/通訊作
者)
21. (99年，EI) M. H. Liao, W. S. Ho , Y.-Y.
Chen, and S. T. Chang*, “The
investigation of optimal Si-SiGe
hetero-structure thin-film solar cell with
theoretical calculation and quantitative
analysis, ” Photovoltaic Specialists
Conference (PVSC), pp. 3518 –3522,
2010. (第四作者/通訊作者)
22. (99 年，EI) Ming Tang, Shu-Tong
Chang*, Zingway Pei, Bing-Fong
Hsieh, “Nanoplate Structure for 
Photocurrent Enhancement in Thin Film
Solar Cel,” 3rd IEEE International 
Nano Electronics Conference
(INEC2010), pp. 271 –272, 2010. (第
二作者/通訊作者)
23. (99年，EI) M. H. Lee, S. T. Chang*,
B.-F. Hsieh, and J.-J. Huang, “Analysis 
and Modeling of Nano-Crystalline
Silicon TFTs on Flexible Substrate with
Mechanical Strain, ” 3rd IEEE
International Nano Electronics
Conference (INEC2010), pp. 654–655,
2010. (第二作者/通訊作者)
24. (99年，EI) Bing-Fong Hsieh, Shu-Tong
Chang*, “Subband Structure and
Effective Mass of Relaxed and Strained
Ge (110) PMOSFETs,” The 5th
international SiGe Technology and
Device Meeting (ISTDM), pp.598-599,
2010. (第二作者/通訊作者)
25. (99 年，EI) Shu-Hui Liao, Shu-Tong
Chang, and Wei-Ching Wang,
“Technology CAD Simulation Study for 
Self-Heating Effects in Si/SiGe HBTs
on Thin-Film SOI Substrates,”3rd IEEE
International Nano Electronics
Conference (INEC2010), pp. 1268 –
1269, 2010. (第二作者/通訊作者)
26. (99年，EI) Bing-Fong Hsieh, Shu-Tong
Chang, Ming-Hong Lee, “Hole 
mobility in SiGe inversion layers:
Dependence on surface orientation,
channel direction, and strain,”3rd IEEE
International Nano Electronics
Conference (INEC2010), pp. 606–607,
2010. (第二作者/通訊作者)
本人在此會議中發表的論文為「Tandem Thin Film Solar Cell with a Nanoplate Structure」，內
容是在闡述利用奈米結構來提升薄膜太陽電池效率，並提出相關設計考量的重點與分析。
出國行程
前往行程
從桃園中正國際機場出發，到達韓國首爾KINTEX的研討會會場。
會議時間
2010/8/17～2010/8/20
返回行程
從首爾仁川機場搭程飛機，抵達桃園國際機場。
二、與會心得
感謝國科會經費的補助得以順利發表論文。在這次會議當中，可以看到各國在奈米技術上的
發展現況，將奈米技術分別應用在電子、光電、材料、化工、機械等領域，從中可以發現到一些
在巨觀世界下所看不到的特殊現象，部份的特殊現象可應用來提升元件之性能，有些現象能更加
說明該元件在巨觀世界下的行為表現。本系博士班生也在此次會議中發表論文並獲得學生論文獎
肯定，令人感到與有榮焉。當中看到了許多非常傑出的研究成果，這些研究不一定非得需要由昂
貴的儀器才能完成，有些研究只是來自於一個創新的點子與想法，使得元件的性能得以提升，進
而使人類生活更加的便利。



A. Session Schedule
Thursday, January 20, 2011
Opening Remarks
9:30 - 9:40
S1 High-k/Metal Gate (I)
9:40 - 10:50
Break
10:50 - 11:00
S2 High-k/Metal Gate (II)
11:00 - 12:00
Lunch
12:00 - 13:10
S3 Graphene
13:10 - 14:20
Break
14:20 - 14:30
S4 Process and Characterization (I)
14:30 - 15:30
Break
15:30 - 15:45
S5 Process and Characterization (II)
15:45 - 17:05
Short Review of Poster Papers
17:05 - 17:10
P Poster Session
17:10 - 19:40
Friday, January 21, 2011
S6 Oxide Physics
9:30 - 10:20
Break
10:20 - 10:30
S7 Ge and III-V MOSFETs
10:30 - 12:10
Lunch
12:10 - 13:10
K1 Keynote Speech (I)
13:10 - 14:00
S8 Low Frequency Noise
14:00 - 15:20
Break
15:20 - 15:35
S9 Memory
15:35 - 16:55
Break
16:55 - 17:05
K2 Keynote Speech (II)
17:05 - 17:55
Closing Remarks and Awarding
Ceremony
17:55 - 18:10
Banquet (at "Royal Blue Hall", Tokyo
Tech Front)
18:10 - 20:00
本人發表的論文是在poster section ，論文編號為p-27與p-30。
P-27
Title Uniaxial Stress Effect and Hole Mobility in Strained SiGe PMOSFETs
Author
*B.-F. Hsieh, S. T. Chang (National Chung Hsing Univ., Taiwan), M. H. Lee (National Taiwan
Normal Univ., Taiwan)
可應用來提升電子元件之相關性能。多非常傑出的研究成果在此次研討會中發表，這些研究不一
定要由十分昂貴的設備才能完成，有些研究只是來自於一個創新的點子，使得電子元件的性能與
材料特性得以提升與改善。
五、攜回資料:
研討會論文集乙本
會議之參考資料
http://www2.infonets.hiroshima-u.ac.jp/iwdtf/program/P.html
附錄為本次會議論文集照片與論文。
附錄一：大會論文集照片

國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/23
國科會補助計畫
計畫名稱: 子計畫四：碳、錫與應變對矽鍺CMOS元件之能帶結構與載子遷移率的影響
計畫主持人: 張書通
計畫編號: 97-2221-E-005-085-MY3 學門領域: 固態電子
無研發成果推廣資料
碩士生 4 2 100%  
博士生 3 1 100%  
博士後研究員 0 0 100%  
參與計畫人
力 
（外國籍） 
專任助理 1 1 100% 
人
次
 
其他成果 
(無法以量化表
達之成果如辦理
學術活動、獲得
獎項、重要國際
合作、研究成果
國際影響力及其
他協助產業技術
發展之具體效益
事項等，請以文
字敘述填列。) 
(1)擔任台灣光電研討會 OPT 2008 會議籌備委員與 OPT 2009 與 2010 議程委員。 
(2)擔任ISTDM 2008 國際矽鍺技術與元件研討會local committee與 poster section 
chair。 
(3)第五屆「北北區影像顯示科技人才培育計畫 - 中學教師研習營隊」-TFT 元件
TCAD 模擬課程講師 (2008/11/1~3) 
(4) 2008 年 9 月-獲 IEEE RTP 2008 (快速熱製程) 國際會議大會主席邀請至美國拉
斯維加司擔任 WORKSHOP 之 2 hr 短期課程講員。 
(5) 受邀擔任過下列期刊之 reviewer，協助審查期刊論文 
SCI 期刊 (共 10 種) 
1. Semiconductor Science and Technology.  
2. Materials Science in Semiconductor Processing  
3. IEEE Electron Device Letter 
4. IEEE Trans. Electron Device  
5. Journal of the Chinese Institute of Engineers 
6. IEEE Photonic Technology Letter 
7. Nanoscale Research Letters 
8. Thin Solid Films 
9. Solid-State Electronics 
10. Journal of Nanoscience and Nanotechnology 
(6) 2008 年，指導碩士班學生劉昌維獲 MRS(國際材料研究學會會議)poster 論文獎
入圍。 
(7) 2008 年 11 月，擔任 IEDMS2008 國際電子元件與材料會議公關主席與審稿委員。
(8) 2008 年 11 月，邀請比利時 Katholieke Universiteit Leuven 專家 Dr. Robert 
Pierre Mertens 來台短期訪問與到校演講，並獲國科會補助相關費用約十萬元。 
(9) 2008 年 12 月，邀請 IBM 華生研究中心研究員林重勳博士來台短訪問與到校演講。
(10)2009 年到 2010 年擔任經濟部學研計畫審查委員。 
(11) 2010 年 8 月獲考試院聘任擔任 99 年度公務人員高普考閱卷委員。 
(12) 指導電機系博士生王維敬九十八學年度斐陶斐會員殊榮。 
(13) 指導電機系碩士生陳俞均九十八學年度斐陶斐會員殊榮。 
(14) 指導博士生王維敬獲九十七年度工學院學生論文獎特優獎。 
(15) 指導王維敬等博士生投稿中興大學工學院工程學刊獲九十七年度優秀論文獎。
(16) 獲得九十九年度中興大學工學院傑出青年教師獎 
 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
科 
教 
處 
計 
教材 0  
