
A:80010000:00000000



//set DDR as input mode
D:FFFF:0000_000A

D:0000:0000_0344
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_0348
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_034C
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_0350
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_0354
D:0004:0004_0004
D:000C:0000_0001

D:0000:0000_0358
D:0004:0004_0004
D:000C:0000_0001

D:FFFF:0000_000A
D:0000:0000_0000
D:0004:0000_0000
D:000C:0000_0001
D:0000:0000_0124
D:0004:0000_0100
D:000C:0000_0001

D:FFFF:00000000

//DDR_PLL_BIOS
D:0040:0780_0200 
//DDR_PLL
D:0044:0036_3FC0 

//CLOCK_O
D:0098:53FF_7F0F 
//CLOCK_O
D:009C:00FF_FFFD 
//CLOCK_INP,CLOCK_M
D:00A0:FC8C_0000 

A:80010000:00000001
//==enable SHR
A:18000024:0000_0000
A:18000004:01FC_C030
A:1801F000:0000_0001
