---
layout : single
title: "[Verilog] Memory & Control Part"
categories: 
  - Universal NPU-CNN Accelarator
toc: true
toc_sticky: true
use_math: true
---

NPU 구동에 필요한 Memory & Control Part 구현    

## 0. Memory Module   

```verilog
module memory_part
    #(
    parameter width = 80,   // Memory Width (except bias storage)
    parameter height = 8,   // Memory Height

    parameter width_b = 7,  // address bit-width : Width
    parameter height_b = 3  // address bit-width : Height
    )

    (
        write_w, write_h, write,    // write address selection
        readi_w, readi_h,           // read address selection
        step, en,                   // weight selection control

        fmap, biases, weight,       // output data
        clk
    );

    // Define starting position for different weight sets
    parameter step0 = width - 9;    // 1st weight set postiion → 71
    parameter step1 = width - 18;   // 2nd weight set position → 62
    parameter step2 = width - 27;   // 3rd weight set position → 53
    parameter step3 = width - 36;   // 4th weight set position → 44
    parameter step4 = width - 45;   // 5th weight set position → 35
    parameter step5 = width - 54;   // 6th weight set position → 26

    parameter bias = 2; // Bias storage offset


    input [width_b-1:0]  write_w;   
    input [height_b-1:0]  write_h;
    input [8*9-1:0] write;

    input [2:0] step;
    input [8:0] en;
    input clk;

    // Input fmap read address width
    input [width_b*9-1:0] readi_w;
    wire [width_b-1:0]  readi_w0, readi_w1, readi_w2, readi_w3, readi_w4, readi_w5, readi_w6, readi_w7, readi_w8;
    assign {readi_w0, readi_w1, readi_w2, readi_w3, readi_w4, readi_w5, readi_w6, readi_w7, readi_w8} = readi_w;
    
    // Input fmap read address height
    input [height_b*9-1:0]  readi_h;
    wire [height_b-1:0]  readi_h0, readi_h1, readi_h2, readi_h3, readi_h4, readi_h5, readi_h6, readi_h7, readi_h8;
    assign {readi_h0, readi_h1, readi_h2, readi_h3, readi_h4, readi_h5, readi_h6, readi_h7, readi_h8} = readi_h;
    
    // Registers for storing read fmap data
    output [8*9-1:0] fmap;
    reg [7:0] readi0, readi1, readi2, readi3, readi4, readi5, readi6, readi7, readi8;
    assign fmap = {readi0, readi1, readi2, readi3, readi4, readi5, readi6, readi7, readi8};

    // Registers for storing read weight data
    output [8*9*8-1:0] weight;
    reg [8*9-1:0] readw0, readw1, readw2, readw3, readw4, readw5, readw6, readw7;
    assign weight = {readw0, readw1, readw2, readw3, readw4, readw5, readw6, readw7};
    
    output [16*8-1:0] biases;

    reg [7:0] mem[0:width-1+bias][0:height-1];



    //////////////////
    // Read bias
    //////////////////
    assign biases = {mem[width-1+bias-1][0], mem[width-1+bias][0], 
                mem[width-1+bias-1][1], mem[width-1+bias][1], 
                mem[width-1+bias-1][2], mem[width-1+bias][2], 
                mem[width-1+bias-1][3], mem[width-1+bias][3], 
                mem[width-1+bias-1][4], mem[width-1+bias][4], 
                mem[width-1+bias-1][5], mem[width-1+bias][5], 
                mem[width-1+bias-1][6], mem[width-1+bias][6], 
                mem[width-1+bias-1][7], mem[width-1+bias][7]};


    always @(posedge clk) begin
        //////////////////
        // Read fmap from nine different locations
        // → 3x3 Window 
        //////////////////
        readi0 <= mem[readi_w0][readi_h0];
        readi1 <= mem[readi_w1][readi_h1];
        readi2 <= mem[readi_w2][readi_h2];
        readi3 <= mem[readi_w3][readi_h3];
        readi4 <= mem[readi_w4][readi_h4];
        readi5 <= mem[readi_w5][readi_h5];
        readi6 <= mem[readi_w6][readi_h6];
        readi7 <= mem[readi_w7][readi_h7];
        readi8 <= mem[readi_w8][readi_h8];


        //////////////////////
        // Read weight
        // → 8rows x 9columns 
        //////////////////////
        case(step)
            3'b001 : begin
                readw0 <= {mem[step1][0], mem[step1+1][0], mem[step1+2][0], mem[step1+3][0], mem[step1+4][0], mem[step1+5][0], mem[step1+6][0], mem[step1+7][0], mem[step1+8][0]};
                readw1 <= {mem[step1][1], mem[step1+1][1], mem[step1+2][1], mem[step1+3][1], mem[step1+4][1], mem[step1+5][1], mem[step1+6][1], mem[step1+7][1], mem[step1+8][1]};
                readw2 <= {mem[step1][2], mem[step1+1][2], mem[step1+2][2], mem[step1+3][2], mem[step1+4][2], mem[step1+5][2], mem[step1+6][2], mem[step1+7][2], mem[step1+8][2]};
                readw3 <= {mem[step1][3], mem[step1+1][3], mem[step1+2][3], mem[step1+3][3], mem[step1+4][3], mem[step1+5][3], mem[step1+6][3], mem[step1+7][3], mem[step1+8][3]};
                readw4 <= {mem[step1][4], mem[step1+1][4], mem[step1+2][4], mem[step1+3][4], mem[step1+4][4], mem[step1+5][4], mem[step1+6][4], mem[step1+7][4], mem[step1+8][4]};
                readw5 <= {mem[step1][5], mem[step1+1][5], mem[step1+2][5], mem[step1+3][5], mem[step1+4][5], mem[step1+5][5], mem[step1+6][5], mem[step1+7][5], mem[step1+8][5]};
                readw6 <= {mem[step1][6], mem[step1+1][6], mem[step1+2][6], mem[step1+3][6], mem[step1+4][6], mem[step1+5][6], mem[step1+6][6], mem[step1+7][6], mem[step1+8][6]};
                readw7 <= {mem[step1][7], mem[step1+1][7], mem[step1+2][7], mem[step1+3][7], mem[step1+4][7], mem[step1+5][7], mem[step1+6][7], mem[step1+7][7], mem[step1+8][7]};
            end
            3'b010 : begin
                readw0 <= {mem[step2][0], mem[step2+1][0], mem[step2+2][0], mem[step2+3][0], mem[step2+4][0], mem[step2+5][0], mem[step2+6][0], mem[step2+7][0], mem[step2+8][0]};
                readw1 <= {mem[step2][1], mem[step2+1][1], mem[step2+2][1], mem[step2+3][1], mem[step2+4][1], mem[step2+5][1], mem[step2+6][1], mem[step2+7][1], mem[step2+8][1]};
                readw2 <= {mem[step2][2], mem[step2+1][2], mem[step2+2][2], mem[step2+3][2], mem[step2+4][2], mem[step2+5][2], mem[step2+6][2], mem[step2+7][2], mem[step2+8][2]};
                readw3 <= {mem[step2][3], mem[step2+1][3], mem[step2+2][3], mem[step2+3][3], mem[step2+4][3], mem[step2+5][3], mem[step2+6][3], mem[step2+7][3], mem[step2+8][3]};
                readw4 <= {mem[step2][4], mem[step2+1][4], mem[step2+2][4], mem[step2+3][4], mem[step2+4][4], mem[step2+5][4], mem[step2+6][4], mem[step2+7][4], mem[step2+8][4]};
                readw5 <= {mem[step2][5], mem[step2+1][5], mem[step2+2][5], mem[step2+3][5], mem[step2+4][5], mem[step2+5][5], mem[step2+6][5], mem[step2+7][5], mem[step2+8][5]};
                readw6 <= {mem[step2][6], mem[step2+1][6], mem[step2+2][6], mem[step2+3][6], mem[step2+4][6], mem[step2+5][6], mem[step2+6][6], mem[step2+7][6], mem[step2+8][6]};
                readw7 <= {mem[step2][7], mem[step2+1][7], mem[step2+2][7], mem[step2+3][7], mem[step2+4][7], mem[step2+5][7], mem[step2+6][7], mem[step2+7][7], mem[step2+8][7]};
            end
            3'b011 : begin
                readw0 <= {mem[step3][0], mem[step3+1][0], mem[step3+2][0], mem[step3+3][0], mem[step3+4][0], mem[step3+5][0], mem[step3+6][0], mem[step3+7][0], mem[step3+8][0]};
                readw1 <= {mem[step3][1], mem[step3+1][1], mem[step3+2][1], mem[step3+3][1], mem[step3+4][1], mem[step3+5][1], mem[step3+6][1], mem[step3+7][1], mem[step3+8][1]};
                readw2 <= {mem[step3][2], mem[step3+1][2], mem[step3+2][2], mem[step3+3][2], mem[step3+4][2], mem[step3+5][2], mem[step3+6][2], mem[step3+7][2], mem[step3+8][2]};
                readw3 <= {mem[step3][3], mem[step3+1][3], mem[step3+2][3], mem[step3+3][3], mem[step3+4][3], mem[step3+5][3], mem[step3+6][3], mem[step3+7][3], mem[step3+8][3]};
                readw4 <= {mem[step3][4], mem[step3+1][4], mem[step3+2][4], mem[step3+3][4], mem[step3+4][4], mem[step3+5][4], mem[step3+6][4], mem[step3+7][4], mem[step3+8][4]};
                readw5 <= {mem[step3][5], mem[step3+1][5], mem[step3+2][5], mem[step3+3][5], mem[step3+4][5], mem[step3+5][5], mem[step3+6][5], mem[step3+7][5], mem[step3+8][5]};
                readw6 <= {mem[step3][6], mem[step3+1][6], mem[step3+2][6], mem[step3+3][6], mem[step3+4][6], mem[step3+5][6], mem[step3+6][6], mem[step3+7][6], mem[step3+8][6]};
                readw7 <= {mem[step3][7], mem[step3+1][7], mem[step3+2][7], mem[step3+3][7], mem[step3+4][7], mem[step3+5][7], mem[step3+6][7], mem[step3+7][7], mem[step3+8][7]};
            end
            3'b100 : begin
                readw0 <= {mem[step4][0], mem[step4+1][0], mem[step4+2][0], mem[step4+3][0], mem[step4+4][0], mem[step4+5][0], mem[step4+6][0], mem[step4+7][0], mem[step4+8][0]};
                readw1 <= {mem[step4][1], mem[step4+1][1], mem[step4+2][1], mem[step4+3][1], mem[step4+4][1], mem[step4+5][1], mem[step4+6][1], mem[step4+7][1], mem[step4+8][1]};
                readw2 <= {mem[step4][2], mem[step4+1][2], mem[step4+2][2], mem[step4+3][2], mem[step4+4][2], mem[step4+5][2], mem[step4+6][2], mem[step4+7][2], mem[step4+8][2]};
                readw3 <= {mem[step4][3], mem[step4+1][3], mem[step4+2][3], mem[step4+3][3], mem[step4+4][3], mem[step4+5][3], mem[step4+6][3], mem[step4+7][3], mem[step4+8][3]};
                readw4 <= {mem[step4][4], mem[step4+1][4], mem[step4+2][4], mem[step4+3][4], mem[step4+4][4], mem[step4+5][4], mem[step4+6][4], mem[step4+7][4], mem[step4+8][4]};
                readw5 <= {mem[step4][5], mem[step4+1][5], mem[step4+2][5], mem[step4+3][5], mem[step4+4][5], mem[step4+5][5], mem[step4+6][5], mem[step4+7][5], mem[step4+8][5]};
                readw6 <= {mem[step4][6], mem[step4+1][6], mem[step4+2][6], mem[step4+3][6], mem[step4+4][6], mem[step4+5][6], mem[step4+6][6], mem[step4+7][6], mem[step4+8][6]};
                readw7 <= {mem[step4][7], mem[step4+1][7], mem[step4+2][7], mem[step4+3][7], mem[step4+4][7], mem[step4+5][7], mem[step4+6][7], mem[step4+7][7], mem[step4+8][7]};
            end
            3'b101 : begin
                readw0 <= {mem[step5][0], mem[step5+1][0], mem[step5+2][0], mem[step5+3][0], mem[step5+4][0], mem[step5+5][0], mem[step5+6][0], mem[step5+7][0], mem[step5+8][0]};
                readw1 <= {mem[step5][1], mem[step5+1][1], mem[step5+2][1], mem[step5+3][1], mem[step5+4][1], mem[step5+5][1], mem[step5+6][1], mem[step5+7][1], mem[step5+8][1]};
                readw2 <= {mem[step5][2], mem[step5+1][2], mem[step5+2][2], mem[step5+3][2], mem[step5+4][2], mem[step5+5][2], mem[step5+6][2], mem[step5+7][2], mem[step5+8][2]};
                readw3 <= {mem[step5][3], mem[step5+1][3], mem[step5+2][3], mem[step5+3][3], mem[step5+4][3], mem[step5+5][3], mem[step5+6][3], mem[step5+7][3], mem[step5+8][3]};
                readw4 <= {mem[step5][4], mem[step5+1][4], mem[step5+2][4], mem[step5+3][4], mem[step5+4][4], mem[step5+5][4], mem[step5+6][4], mem[step5+7][4], mem[step5+8][4]};
                readw5 <= {mem[step5][5], mem[step5+1][5], mem[step5+2][5], mem[step5+3][5], mem[step5+4][5], mem[step5+5][5], mem[step5+6][5], mem[step5+7][5], mem[step5+8][5]};
                readw6 <= {mem[step5][6], mem[step5+1][6], mem[step5+2][6], mem[step5+3][6], mem[step5+4][6], mem[step5+5][6], mem[step5+6][6], mem[step5+7][6], mem[step5+8][6]};
                readw7 <= {mem[step5][7], mem[step5+1][7], mem[step5+2][7], mem[step5+3][7], mem[step5+4][7], mem[step5+5][7], mem[step5+6][7], mem[step5+7][7], mem[step5+8][7]};
            end
            default : begin
                readw0 <= {mem[step0][0], mem[step0+1][0], mem[step0+2][0], mem[step0+3][0], mem[step0+4][0], mem[step0+5][0], mem[step0+6][0], mem[step0+7][0], mem[step0+8][0]};
                readw1 <= {mem[step0][1], mem[step0+1][1], mem[step0+2][1], mem[step0+3][1], mem[step0+4][1], mem[step0+5][1], mem[step0+6][1], mem[step0+7][1], mem[step0+8][1]};
                readw2 <= {mem[step0][2], mem[step0+1][2], mem[step0+2][2], mem[step0+3][2], mem[step0+4][2], mem[step0+5][2], mem[step0+6][2], mem[step0+7][2], mem[step0+8][2]};
                readw3 <= {mem[step0][3], mem[step0+1][3], mem[step0+2][3], mem[step0+3][3], mem[step0+4][3], mem[step0+5][3], mem[step0+6][3], mem[step0+7][3], mem[step0+8][3]};
                readw4 <= {mem[step0][4], mem[step0+1][4], mem[step0+2][4], mem[step0+3][4], mem[step0+4][4], mem[step0+5][4], mem[step0+6][4], mem[step0+7][4], mem[step0+8][4]};
                readw5 <= {mem[step0][5], mem[step0+1][5], mem[step0+2][5], mem[step0+3][5], mem[step0+4][5], mem[step0+5][5], mem[step0+6][5], mem[step0+7][5], mem[step0+8][5]};
                readw6 <= {mem[step0][6], mem[step0+1][6], mem[step0+2][6], mem[step0+3][6], mem[step0+4][6], mem[step0+5][6], mem[step0+6][6], mem[step0+7][6], mem[step0+8][6]};
                readw7 <= {mem[step0][7], mem[step0+1][7], mem[step0+2][7], mem[step0+3][7], mem[step0+4][7], mem[step0+5][7], mem[step0+6][7], mem[step0+7][7], mem[step0+8][7]};
            end
        endcase


        ///////////////////////
        // Wrtie Data
        //////////////////////
        if (en[8] == 1) begin
            mem[write_w][write_h] <= write[8*9-1-:8];
        end

        if (en[7] == 1) begin
            mem[write_w+1][write_h] <= write[8*9-1-1*8-:8];
        end

        if (en[6] == 1) begin
            mem[write_w+2][write_h] <= write[8*9-1-2*8-:8];
        end

        if (en[5] == 1) begin
            mem[write_w+3][write_h] <= write[8*9-1-3*8-:8];
        end

        if (en[4] == 1) begin
            mem[write_w+4][write_h] <= write[8*9-1-4*8-:8];
        end

        if (en[3] == 1) begin
            mem[write_w+5][write_h] <= write[8*9-1-5*8-:8];
        end

        if (en[2] == 1) begin
            mem[write_w+6][write_h] <= write[8*9-1-6*8-:8];
        end

        if (en[1] == 1) begin
            mem[write_w+7][write_h] <= write[8*9-1-7*8-:8];
        end

        if (en[0] == 1) begin
            mem[write_w+8][write_h] <= write[8*9-1-8*8-:8]; 
        end    

    end

endmodule
```

<div align="left">
    <strong>RTL Schematic</strong>
  <img src="/assets/images/npu/118.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 


- **memory_part (Memory Interface for CNN Weights & Feature Maps)**  
  - CNN 연산에 사용되는 feature map, weight, bias 데이터를 저장 및 읽기 위한 모듈  
  - 입력 feature map은 3x3 윈도우 단위로 읽어 9개 데이터 출력  
  - weight는 8x9 구조로 8개의 필터를 지원하며, step 값에 따라 필터 선택  
  - bias는 각 필터당 2개씩, 총 8개의 필터 → 16개 값 읽어 출력  

  - **데이터 처리 과정**  

    - **1단계: 메모리 구조 정의 및 파라미터 초기화**  
      - 메모리 크기: `mem[width + bias][height]`, 기본 `80x8`  
      - weight 저장 시작 위치: `step0 = width - 9`, ..., `step5 = width - 54`  
      - bias 저장 위치: `mem[width-1+bias-1:width-1+bias][0:7]`  

    - **2단계: Feature Map Read (3x3 윈도우)**  
      - 입력 주소: `readi_w`, `readi_h` → 총 9쌍의 좌표  
      - 메모리에서 해당 위치 읽어 `readi0` ~ `readi8`에 저장  
      - 병합하여 `fmap = {readi0, ..., readi8}` 출력  

    - **3단계: Weight Read (8x9 필터 선택)**  
      - step 값(3bit)에 따라 step0 ~ step5 또는 default (step0) 사용  
      - 선택된 step 위치에서 8행 × 9열의 weight 읽기  
      - 각 row의 9개 weight → `readw0` ~ `readw7`  
      - 병합하여 `weight = {readw0, ..., readw7}` 출력  

    - **4단계: Bias Read (8행 × 2개씩 = 16개)**  
      - bias는 메모리의 마지막 2 column (`width-1+bias-1`, `width-1+bias`)에서 각 행마다 2개  
      - `biases = {mem[width-1+bias-1][0], mem[width-1+bias][0], ..., mem[width-1+bias-1][7], mem[width-1+bias][7]}`  

    - **5단계: 데이터 Write (최대 9개 컬럼 병렬 쓰기)**  
      - 입력: `write[71:0]` (9개 데이터), 위치: `write_w`, `write_h`  
      - enable 벡터(`en[8:0]`)에 따라 조건부 write  
      - 예: `en[8] == 1` → `mem[write_w][write_h] <= write[71:64]`  
      - 나머지 write는 `write_w+1 ~ write_w+8`에 순차 저장  

    - **6단계: 클럭 동기 처리**  
      - 모든 read/write 동작은 `posedge clk`에서 수행  
      - 동기적으로 feature map, weight, bias 값을 갱신 및 출력  

&nbsp;


## 1. Control Module    

```verilog
module control_part
    #(

    parameter width = 80,
    parameter height = 8,

    parameter width_b = 7,
    parameter height_b = 3

    )

    (
        en_read, en_bias,
        fmaps, biases,      // fmap & biases from Memory part
        fmap, biasp,        // Control part output & Arithmetic part input
        clk
    );


    input [8*9-1:0] fmaps;
    output [8*9-1:0] fmap;

    input [16*8-1:0] biases;
    output [16*8-1:0] biasp;

    input [8:0] en_read;
    input en_bias;
    input clk;

    reg [8:0] en_read_d;
    reg en_bias_d;

    always @(posedge clk) begin
        en_read_d <= en_read;
        en_bias_d <= en_bias;
    end

    // Zero Padding
    assign fmap[8*9-1-8*0-:8] = en_read_d[8] ? fmaps[8*9-1-8*0-:8] : 8'b0000_0000;
    assign fmap[8*9-1-8*1-:8] = en_read_d[7] ? fmaps[8*9-1-8*1-:8] : 8'b0000_0000;
    assign fmap[8*9-1-8*2-:8] = en_read_d[6] ? fmaps[8*9-1-8*2-:8] : 8'b0000_0000;
    assign fmap[8*9-1-8*3-:8] = en_read_d[5] ? fmaps[8*9-1-8*3-:8] : 8'b0000_0000;
    assign fmap[8*9-1-8*4-:8] = en_read_d[4] ? fmaps[8*9-1-8*4-:8] : 8'b0000_0000;
    assign fmap[8*9-1-8*5-:8] = en_read_d[3] ? fmaps[8*9-1-8*5-:8] : 8'b0000_0000;
    assign fmap[8*9-1-8*6-:8] = en_read_d[2] ? fmaps[8*9-1-8*6-:8] : 8'b0000_0000;
    assign fmap[8*9-1-8*7-:8] = en_read_d[1] ? fmaps[8*9-1-8*7-:8] : 8'b0000_0000;
    assign fmap[8*9-1-8*8-:8] = en_read_d[0] ? fmaps[8*9-1-8*8-:8] : 8'b0000_0000;

    assign biasp = en_bias_d ? biases : 0;

endmodule
```

<div align="left">
    <strong>RTL Schematic</strong>
  <img src="/assets/images/npu/119.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- **control_part (Control Module for Feature Maps and Biases)**  
  - Memory 모듈에서 전달된 3x3 feature map(`fmaps`)과 bias(`biases`) 데이터를 처리하여 Arithmetic Part(PE)에 전달  
  - feature map 각각의 유효 여부를 판단하여 zero-padding 적용  
  - bias 데이터는 enable 신호가 있을 때만 전달     

  - **데이터 처리 과정**  
    - **1단계: 입력 유효 신호 클럭 동기화**  
      - 입력된 `en_read`, `en_bias` 신호를 클럭 rising edge에서 레지스터에 저장  
    - **2단계: Feature Map 유효성 검사 및 Zero Padding 처리**  
      - 입력 feature maps는 3x3, 총 9개의 8비트 데이터 (`fmaps[71:0]`)  
      - 각 위치별로 `en_read_d[i]`가 1일 경우 해당 fmap 데이터를 통과시키고, 0일 경우 0으로 패딩  
    - **3단계: Bias 유효성 검사 및 전달**  
      - 입력 bias는 16개의 8비트 데이터 (`biases[127:0]`)  
      - `en_bias_d`가 1이면 모든 bias 통과, 0이면 전체 0으로 출력  
    - **4단계: 결과 출력 및 PE 전달**  
      - 처리된 3x3 fmap (`fmap`)과 bias set (`biasp`)은 PE로 전달  

&nbsp;

