module test_registrador;
  
  reg [15:0] dado;
  reg clock;
  reg habilita_escrita;
  wire saida;
  
  registrador reg1(dado, clock, habilita_escrita, saida);
  
  initial begin
    clock = 0;
    habilita_escrita = 0;
  end
  
  always begin
    #25 clock = ~clock;  
  end
  
endmodule  