Fitter report for prac5
Mon Apr 08 22:36:30 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |MipsDataPath|memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ALTSYNCRAM
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+-----------------------------------+--------------------------------------------+
; Fitter Status                     ; Successful - Mon Apr 08 22:36:30 2024      ;
; Quartus II 64-Bit Version         ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                     ; prac5                                      ;
; Top-level Entity Name             ; MipsDataPath                               ;
; Family                            ; Arria II GX                                ;
; Device                            ; EP2AGX45CU17I3                             ;
; Timing Models                     ; Final                                      ;
; Logic utilization                 ; < 1 %                                      ;
;     Combinational ALUTs           ; 221 / 36,100 ( < 1 % )                     ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                         ;
;     Dedicated logic registers     ; 103 / 36,100 ( < 1 % )                     ;
; Total registers                   ; 103                                        ;
; Total pins                        ; 66 / 176 ( 38 % )                          ;
; Total virtual pins                ; 0                                          ;
; Total block memory bits           ; 6,144 / 2,939,904 ( < 1 % )                ;
; DSP block 18-bit elements         ; 0 / 232 ( 0 % )                            ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                              ;
; Total PLLs                        ; 0 / 4 ( 0 % )                              ;
; Total DLLs                        ; 0 / 2 ( 0 % )                              ;
+-----------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  22.2%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; regwrite    ; Incomplete set of assignments ;
; Pc[7]       ; Incomplete set of assignments ;
; Pc[6]       ; Incomplete set of assignments ;
; Pc[5]       ; Incomplete set of assignments ;
; Pc[4]       ; Incomplete set of assignments ;
; Pc[3]       ; Incomplete set of assignments ;
; Pc[2]       ; Incomplete set of assignments ;
; Pc[1]       ; Incomplete set of assignments ;
; Pc[0]       ; Incomplete set of assignments ;
; branch      ; Incomplete set of assignments ;
; zero        ; Incomplete set of assignments ;
; RS[7]       ; Incomplete set of assignments ;
; RS[6]       ; Incomplete set of assignments ;
; RS[5]       ; Incomplete set of assignments ;
; RS[4]       ; Incomplete set of assignments ;
; RS[3]       ; Incomplete set of assignments ;
; RS[2]       ; Incomplete set of assignments ;
; RS[1]       ; Incomplete set of assignments ;
; RS[0]       ; Incomplete set of assignments ;
; RT[7]       ; Incomplete set of assignments ;
; RT[6]       ; Incomplete set of assignments ;
; RT[5]       ; Incomplete set of assignments ;
; RT[4]       ; Incomplete set of assignments ;
; RT[3]       ; Incomplete set of assignments ;
; RT[2]       ; Incomplete set of assignments ;
; RT[1]       ; Incomplete set of assignments ;
; RT[0]       ; Incomplete set of assignments ;
; memtoreg[1] ; Incomplete set of assignments ;
; memtoreg[0] ; Incomplete set of assignments ;
; writesrc[1] ; Incomplete set of assignments ;
; writesrc[0] ; Incomplete set of assignments ;
; aluop[3]    ; Incomplete set of assignments ;
; aluop[2]    ; Incomplete set of assignments ;
; aluop[1]    ; Incomplete set of assignments ;
; aluop[0]    ; Incomplete set of assignments ;
; ALU[7]      ; Incomplete set of assignments ;
; ALU[6]      ; Incomplete set of assignments ;
; ALU[5]      ; Incomplete set of assignments ;
; ALU[4]      ; Incomplete set of assignments ;
; ALU[3]      ; Incomplete set of assignments ;
; ALU[2]      ; Incomplete set of assignments ;
; ALU[1]      ; Incomplete set of assignments ;
; ALU[0]      ; Incomplete set of assignments ;
; ins[15]     ; Incomplete set of assignments ;
; ins[14]     ; Incomplete set of assignments ;
; ins[13]     ; Incomplete set of assignments ;
; ins[12]     ; Incomplete set of assignments ;
; ins[11]     ; Incomplete set of assignments ;
; ins[10]     ; Incomplete set of assignments ;
; ins[9]      ; Incomplete set of assignments ;
; ins[8]      ; Incomplete set of assignments ;
; ins[7]      ; Incomplete set of assignments ;
; ins[6]      ; Incomplete set of assignments ;
; ins[5]      ; Incomplete set of assignments ;
; ins[4]      ; Incomplete set of assignments ;
; ins[3]      ; Incomplete set of assignments ;
; ins[2]      ; Incomplete set of assignments ;
; ins[1]      ; Incomplete set of assignments ;
; ins[0]      ; Incomplete set of assignments ;
; wreg[2]     ; Incomplete set of assignments ;
; wreg[1]     ; Incomplete set of assignments ;
; wreg[0]     ; Incomplete set of assignments ;
; CLK2        ; Incomplete set of assignments ;
; CLK         ; Incomplete set of assignments ;
; CLK3        ; Incomplete set of assignments ;
; CLK4        ; Incomplete set of assignments ;
+-------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                        ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                                     ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst14|inst3                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst14|inst3~DUPLICATE                                   ;                  ;                       ;
; main_circuit:inst11|inst19~0                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; main_circuit:inst11|inst19~0DUPLICATE                                                                                ;                  ;                       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w1_n0_mux_dataout~0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w1_n0_mux_dataout~0DUPLICATE ;                  ;                       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w2_n0_mux_dataout~0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w2_n0_mux_dataout~0DUPLICATE ;                  ;                       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w3_n0_mux_dataout~0 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w3_n0_mux_dataout~0DUPLICATE ;                  ;                       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[4][1]~3                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; main_circuit:inst11|lpm_xor:inst2|xor_cascade[4][1]~3DUPLICATE                                                       ;                  ;                       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[6][1]~1                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; main_circuit:inst11|lpm_xor:inst2|xor_cascade[6][1]~1DUPLICATE                                                       ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 480 ) ; 0.00 % ( 0 / 480 )         ; 0.00 % ( 0 / 480 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 480 ) ; 0.00 % ( 0 / 480 )         ; 0.00 % ( 0 / 480 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 478 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Mehrshad/OneDrive/Desktop/prac5/prac5.pin.


+------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                    ;
+-----------------------------------------------------------------------------------+------------------------------+
; Resource                                                                          ; Usage                        ;
+-----------------------------------------------------------------------------------+------------------------------+
; ALUTs Used                                                                        ; 221 / 36,100 ( < 1 % )       ;
;     -- Combinational ALUTs                                                        ; 221 / 36,100 ( < 1 % )       ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )           ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )           ;
; Dedicated logic registers                                                         ; 103 / 36,100 ( < 1 % )       ;
;                                                                                   ;                              ;
; Combinational ALUT usage by number of inputs                                      ;                              ;
;     -- 7 input functions                                                          ; 6                            ;
;     -- 6 input functions                                                          ; 88                           ;
;     -- 5 input functions                                                          ; 37                           ;
;     -- 4 input functions                                                          ; 53                           ;
;     -- <=3 input functions                                                        ; 37                           ;
;                                                                                   ;                              ;
; Combinational ALUTs by mode                                                       ;                              ;
;     -- normal mode                                                                ; 215                          ;
;     -- extended LUT mode                                                          ; 6                            ;
;     -- arithmetic mode                                                            ; 0                            ;
;     -- shared arithmetic mode                                                     ; 0                            ;
;                                                                                   ;                              ;
; Logic utilization                                                                 ; 309 / 36,100 ( < 1 % )       ;
;     -- Difficulty Clustering Design                                               ; Low                          ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 272                          ;
;         -- Combinational with no register                                         ; 169                          ;
;         -- Register only                                                          ; 51                           ;
;         -- Combinational with a register                                          ; 52                           ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -41                          ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 78                           ;
;         -- Unavailable due to Memory LAB use                                      ; 0                            ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 6                            ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 65                           ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                            ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 6                            ;
;         -- Unavailable due to LAB input limits                                    ; 0                            ;
;                                                                                   ;                              ;
; Total registers*                                                                  ; 103                          ;
;     -- Dedicated logic registers                                                  ; 103 / 36,100 ( < 1 % )       ;
;     -- I/O registers                                                              ; 0 / 912 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0                            ;
;                                                                                   ;                              ;
; ALMs:  partially or completely used                                               ; 176 / 18,050 ( < 1 % )       ;
;                                                                                   ;                              ;
; Total LABs:  partially or completely used                                         ; 20 / 1,805 ( 1 % )           ;
;     -- Logic LABs                                                                 ; 20 / 20 ( 100 % )            ;
;     -- Memory LABs                                                                ; 0 / 20 ( 0 % )               ;
;                                                                                   ;                              ;
; Virtual pins                                                                      ; 0                            ;
; I/O pins                                                                          ; 66 / 176 ( 38 % )            ;
;     -- Clock pins                                                                 ; 2 / 8 ( 25 % )               ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )               ;
;                                                                                   ;                              ;
; Global signals                                                                    ; 4                            ;
; M9K blocks                                                                        ; 2 / 319 ( < 1 % )            ;
; Total MLAB memory bits                                                            ; 0                            ;
; Total block memory bits                                                           ; 6,144 / 2,939,904 ( < 1 % )  ;
; Total block memory implementation bits                                            ; 18,432 / 2,939,904 ( < 1 % ) ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )              ;
; PLLs                                                                              ; 0 / 4 ( 0 % )                ;
; Global clocks                                                                     ; 4 / 16 ( 25 % )              ;
; Quadrant clocks                                                                   ; 0 / 48 ( 0 % )               ;
; Periphery clocks                                                                  ; 0 / 50 ( 0 % )               ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )                ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )                ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )                ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )                ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )                ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )                ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )                ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                 ;
; Peak interconnect usage (total/H/V)                                               ; 3% / 3% / 2%                 ;
; Maximum fan-out                                                                   ; 313                          ;
; Highest non-global fan-out                                                        ; 53                           ;
; Total fan-out                                                                     ; 1334                         ;
; Average fan-out                                                                   ; 2.82                         ;
+-----------------------------------------------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 309 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 272                   ; 0                              ;
;         -- Combinational with no register                                         ; 169                   ; 0                              ;
;         -- Register only                                                          ; 51                    ; 0                              ;
;         -- Combinational with a register                                          ; 52                    ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -41                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 78                    ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 6                     ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 65                    ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 1                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 6                     ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 221 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 221 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )     ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )     ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 103 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 6                     ; 0                              ;
;     -- 6 input functions                                                          ; 88                    ; 0                              ;
;     -- 5 input functions                                                          ; 37                    ; 0                              ;
;     -- 4 input functions                                                          ; 53                    ; 0                              ;
;     -- <=3 input functions                                                        ; 37                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 215                   ; 0                              ;
;     -- extended LUT mode                                                          ; 6                     ; 0                              ;
;     -- arithmetic mode                                                            ; 0                     ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 103                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 103 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 176 / 18050 ( < 1 % ) ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 20 / 1805 ( 1 % )     ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 20                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 66                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 0 / 232 ( 0 % )       ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 6144                  ; 0                              ;
; Total block memory implementation bits                                            ; 18432                 ; 0                              ;
; M9K block                                                                         ; 2 / 319 ( < 1 % )     ; 0 / 319 ( 0 % )                ;
; Clock enable block                                                                ; 4 / 126 ( 3 % )       ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 1508                  ; 1                              ;
;     -- Registered Connections                                                     ; 368                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 4                     ; 0                              ;
;     -- Output Ports                                                               ; 62                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLK  ; U10   ; 3A       ; 26           ; 0            ; 93           ; 23                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CLK2 ; W9    ; 4A       ; 26           ; 0            ; 0            ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CLK3 ; T10   ; 3A       ; 26           ; 0            ; 31           ; 80                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CLK4 ; Y8    ; 4A       ; 26           ; 0            ; 62           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALU[0]      ; V4    ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU[1]      ; L4    ; 5A       ; 59           ; 9            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU[2]      ; C2    ; 7A       ; 46           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU[3]      ; W4    ; 4A       ; 43           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU[4]      ; B12   ; 8A       ; 10           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU[5]      ; Y9    ; 3A       ; 11           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU[6]      ; C5    ; 7A       ; 44           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU[7]      ; E7    ; 7A       ; 44           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc[0]       ; Y1    ; 4A       ; 33           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc[1]       ; B10   ; 7A       ; 30           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc[2]       ; B9    ; 7A       ; 28           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc[3]       ; F6    ; 6A       ; 59           ; 48           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc[4]       ; V10   ; 4A       ; 29           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc[5]       ; A9    ; 7A       ; 28           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc[6]       ; U9    ; 4A       ; 33           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Pc[7]       ; Y2    ; 4A       ; 32           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RS[0]       ; Y4    ; 4A       ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RS[1]       ; B4    ; 7A       ; 33           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RS[2]       ; C8    ; 7A       ; 31           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RS[3]       ; W1    ; 4A       ; 33           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RS[4]       ; J4    ; 6A       ; 59           ; 46           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RS[5]       ; V6    ; 4A       ; 43           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RS[6]       ; J5    ; 6A       ; 59           ; 46           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RS[7]       ; C9    ; 7A       ; 31           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RT[0]       ; A1    ; 7A       ; 42           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RT[1]       ; V5    ; 4A       ; 43           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RT[2]       ; A4    ; 7A       ; 33           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RT[3]       ; W6    ; 4A       ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RT[4]       ; A8    ; 7A       ; 28           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RT[5]       ; Y3    ; 4A       ; 32           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RT[6]       ; C7    ; 7A       ; 33           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; RT[7]       ; B1    ; 7A       ; 42           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluop[0]    ; A6    ; 7A       ; 31           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluop[1]    ; C6    ; 7A       ; 33           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluop[2]    ; J3    ; 6A       ; 59           ; 48           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; aluop[3]    ; T7    ; 4A       ; 48           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; branch      ; U11   ; 3A       ; 11           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[0]      ; A7    ; 7A       ; 30           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[10]     ; A2    ; 7A       ; 42           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[11]     ; Y5    ; 4A       ; 32           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[12]     ; V7    ; 4A       ; 30           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[13]     ; A10   ; 7A       ; 30           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[14]     ; W7    ; 4A       ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[15]     ; U7    ; 4A       ; 30           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[1]      ; Y6    ; 4A       ; 30           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[2]      ; Y7    ; 4A       ; 29           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[3]      ; B6    ; 7A       ; 30           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[4]      ; B7    ; 7A       ; 28           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[5]      ; A5    ; 7A       ; 31           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[6]      ; A3    ; 7A       ; 42           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[7]      ; V8    ; 4A       ; 33           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[8]      ; G3    ; 6A       ; 59           ; 46           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ins[9]      ; G4    ; 6A       ; 59           ; 46           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; memtoreg[0] ; C4    ; 7A       ; 44           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; memtoreg[1] ; P6    ; 4A       ; 45           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; regwrite    ; G6    ; 6A       ; 59           ; 48           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wreg[0]     ; H3    ; 6A       ; 59           ; 48           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wreg[1]     ; V9    ; 4A       ; 29           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wreg[2]     ; D3    ; 7A       ; 46           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writesrc[0] ; R6    ; 4A       ; 45           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; writesrc[1] ; V2    ; 4A       ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zero        ; D7    ; 7A       ; 44           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                               ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                   ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                                    ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                                  ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                                      ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                                      ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                                      ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                                      ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                                    ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                                 ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                                        ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO           ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; G3       ; DIFFIO_TX_R29n, DIFFIN_R29n, DQ2R, DATA7   ; Use as regular IO      ; ins[8]           ; Dual Purpose Pin          ;
; J4       ; DIFFIO_RX_R29n, DIFFOUT_R29n, DQ2R, DATA6  ; Use as regular IO      ; RS[4]            ; Dual Purpose Pin          ;
; G4       ; DIFFIO_TX_R29p, DIFFIN_R29p, DQ2R, DATA5   ; Use as regular IO      ; ins[9]           ; Dual Purpose Pin          ;
; J5       ; DIFFIO_RX_R29p, DIFFOUT_R29p, DATA4        ; Use as regular IO      ; RS[6]            ; Dual Purpose Pin          ;
; G6       ; DIFFIO_TX_R30n, DIFFIN_R30n, DQSn2R, DATA3 ; Use as regular IO      ; regwrite         ; Dual Purpose Pin          ;
; J3       ; DIFFIO_RX_R30n, DIFFOUT_R30n, DQ2R, DATA2  ; Use as regular IO      ; aluop[2]         ; Dual Purpose Pin          ;
; F6       ; DIFFIO_TX_R30p, DIFFIN_R30p, DQS2R, DATA1  ; Use as regular IO      ; Pc[3]            ; Dual Purpose Pin          ;
; H3       ; DIFFIO_RX_R30p, DIFFOUT_R30p, CLKUSR       ; Use as regular IO      ; wreg[0]          ; Dual Purpose Pin          ;
; C16      ; ASDO                                       ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                                       ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                                      ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                                       ; -                      ; -                ; Dedicated Programming Pin ;
+----------+--------------------------------------------+------------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 5 / 22 ( 23 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 26 / 38 ( 68 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 18 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 8 / 18 ( 44 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 26 / 38 ( 68 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 22 ( 5 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; RT[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A2       ; 340        ; 7A       ; ins[10]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 338        ; 7A       ; ins[6]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 359        ; 7A       ; RT[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 363        ; 7A       ; ins[5]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 361        ; 7A       ; aluop[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 367        ; 7A       ; ins[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 371        ; 7A       ; RT[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 372        ; 7A       ; Pc[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 368        ; 7A       ; ins[13]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; RT[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; RS[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; ins[3]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 369        ; 7A       ; ins[4]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; Pc[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 366        ; 7A       ; Pc[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; ALU[4]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C2       ; 329        ; 7A       ; ALU[2]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 335        ; 7A       ; memtoreg[0]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 333        ; 7A       ; ALU[6]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 360        ; 7A       ; aluop[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 358        ; 7A       ; RT[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 364        ; 7A       ; RS[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 362        ; 7A       ; RS[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D3       ; 330        ; 7A       ; wreg[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; zero                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; ALU[7]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F2       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F3       ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 295        ; 6A       ; Pc[3]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 289        ; 6A       ; ins[8]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 291        ; 6A       ; ins[9]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; regwrite                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; wreg[0]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 299        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 294        ; 6A       ; aluop[2]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 290        ; 6A       ; RS[4]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 292        ; 6A       ; RS[6]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 188        ; 5A       ; ALU[1]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 183        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 180        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 184        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 181        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 187        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 185        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 175        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; memtoreg[1]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 179        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; writesrc[0]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; aluop[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; CLK3                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U2       ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U3       ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U4       ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 111        ; 4A       ; ins[15]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; Pc[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 101        ; 3A       ; CLK                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 67         ; 3A       ; branch                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V2       ; 144        ; 4A       ; writesrc[1]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V3       ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V4       ; 140        ; 4A       ; ALU[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V5       ; 139        ; 4A       ; RT[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 137        ; 4A       ; RS[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 109        ; 4A       ; ins[12]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 117        ; 4A       ; ins[7]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 107        ; 4A       ; wreg[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 105        ; 4A       ; Pc[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; RS[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; ALU[3]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; RT[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 108        ; 4A       ; ins[14]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; CLK2                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; Pc[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y2       ; 115        ; 4A       ; Pc[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y3       ; 113        ; 4A       ; RT[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 116        ; 4A       ; RS[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y5       ; 114        ; 4A       ; ins[11]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 110        ; 4A       ; ins[1]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 106        ; 4A       ; ins[2]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 102        ; 4A       ; CLK4                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ; 66         ; 3A       ; ALU[5]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                               ; Library Name ;
;                                                 ;                     ;              ;          ;         ;                           ;               ;                   ;      ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                   ;              ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MipsDataPath                                   ; 221 (1)             ; 0 (0)        ; 0 (0)    ; 176 (1) ; 103 (0)                   ; 0 (0)         ; 6144              ; 2    ; 0            ; 0       ; 0         ; 0         ; 0         ; 66   ; 0            ; 169 (1)                        ; 51 (0)             ; 52 (0)                        ; |MipsDataPath                                                                                                                     ; work         ;
;    |ControlUnit:inst31|                         ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 13 (13) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 0 (0)              ; 1 (1)                         ; |MipsDataPath|ControlUnit:inst31                                                                                                  ; work         ;
;    |Register8bit:inst13|                        ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 11 (11) ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 8 (8)                         ; |MipsDataPath|Register8bit:inst13                                                                                                 ; work         ;
;    |RegisterFile:inst7|                         ; 57 (0)              ; 0 (0)        ; 0 (0)    ; 99 (0)  ; 80 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 36 (0)                         ; 44 (0)             ; 36 (0)                        ; |MipsDataPath|RegisterFile:inst7                                                                                                  ; work         ;
;       |Register8bit:inst10|                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst10                                                                              ; work         ;
;       |Register8bit:inst11|                     ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst11                                                                              ; work         ;
;       |Register8bit:inst2|                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst2                                                                               ; work         ;
;       |Register8bit:inst3|                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst3                                                                               ; work         ;
;       |Register8bit:inst5|                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst5                                                                               ; work         ;
;       |Register8bit:inst6|                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst6                                                                               ; work         ;
;       |Register8bit:inst7|                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst7                                                                               ; work         ;
;       |Register8bit:inst8|                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 4 (4)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst8                                                                               ; work         ;
;       |Register8bit:inst9|                      ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst9                                                                               ; work         ;
;       |Register8bit:inst|                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MipsDataPath|RegisterFile:inst7|Register8bit:inst                                                                                ; work         ;
;       |lpm_decode0:inst13|                      ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 5 (0)                         ; |MipsDataPath|RegisterFile:inst7|lpm_decode0:inst13                                                                               ; work         ;
;          |lpm_decode:LPM_DECODE_component|      ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 5 (0)                         ; |MipsDataPath|RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component                                               ; work         ;
;             |decode_evf:auto_generated|         ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 5 (5)                         ; |MipsDataPath|RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated                     ; work         ;
;       |lpm_mux6:inst14|                         ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 8 (0)                         ; |MipsDataPath|RegisterFile:inst7|lpm_mux6:inst14                                                                                  ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 8 (0)                         ; |MipsDataPath|RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component                                                        ; work         ;
;             |mux_g4e:auto_generated|            ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 24 (24) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 0 (0)              ; 8 (8)                         ; |MipsDataPath|RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated                                 ; work         ;
;       |lpm_mux6:inst17|                         ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 23 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 8 (0)                         ; |MipsDataPath|RegisterFile:inst7|lpm_mux6:inst17                                                                                  ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 23 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 8 (0)                         ; |MipsDataPath|RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component                                                        ; work         ;
;             |mux_g4e:auto_generated|            ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 23 (23) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 0 (0)              ; 8 (8)                         ; |MipsDataPath|RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated                                 ; work         ;
;    |add_circuit:inst15|                         ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 1 (0)                         ; |MipsDataPath|add_circuit:inst15                                                                                                  ; work         ;
;       |adder:inst2|                             ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst15|adder:inst2                                                                                      ; work         ;
;          |adder2bit:inst13|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst15|adder:inst2|adder2bit:inst13                                                                     ; work         ;
;          |adder2bit:inst14|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst15|adder:inst2|adder2bit:inst14                                                                     ; work         ;
;       |adder:inst|                              ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MipsDataPath|add_circuit:inst15|adder:inst                                                                                       ; work         ;
;          |adder2bit:inst14|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MipsDataPath|add_circuit:inst15|adder:inst|adder2bit:inst14                                                                      ; work         ;
;       |lpm_mux0:inst8|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst15|lpm_mux0:inst8                                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst15|lpm_mux0:inst8|lpm_mux:LPM_MUX_component                                                         ; work         ;
;             |mux_44e:auto_generated|            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst15|lpm_mux0:inst8|lpm_mux:LPM_MUX_component|mux_44e:auto_generated                                  ; work         ;
;    |add_circuit:inst16|                         ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 10 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 2 (0)                         ; |MipsDataPath|add_circuit:inst16                                                                                                  ; work         ;
;       |adder:inst1|                             ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 1 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst1                                                                                      ; work         ;
;          |adder2bit:inst12|                     ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst1|adder2bit:inst12                                                                     ; work         ;
;          |adder2bit:inst13|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst1|adder2bit:inst13                                                                     ; work         ;
;          |adder2bit:inst14|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MipsDataPath|add_circuit:inst16|adder:inst1|adder2bit:inst14                                                                     ; work         ;
;       |adder:inst2|                             ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst2                                                                                      ; work         ;
;          |adder2bit:inst12|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst2|adder2bit:inst12                                                                     ; work         ;
;          |adder2bit:inst14|                     ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 1 (1)                         ; |MipsDataPath|add_circuit:inst16|adder:inst2|adder2bit:inst14                                                                     ; work         ;
;       |adder:inst|                              ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst                                                                                       ; work         ;
;          |adder2bit:inst12|                     ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst|adder2bit:inst12                                                                      ; work         ;
;          |adder2bit:inst13|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst|adder2bit:inst13                                                                      ; work         ;
;          |adder2bit:inst14|                     ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|add_circuit:inst16|adder:inst|adder2bit:inst14                                                                      ; work         ;
;    |lpm_mux1:inst9|                             ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 9 (0)                         ; |MipsDataPath|lpm_mux1:inst9                                                                                                      ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 12 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 9 (0)                         ; |MipsDataPath|lpm_mux1:inst9|lpm_mux:LPM_MUX_component                                                                            ; work         ;
;          |mux_b4e:auto_generated|               ; 12 (12)             ; 0 (0)        ; 0 (0)    ; 12 (12) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 9 (9)                         ; |MipsDataPath|lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated                                                     ; work         ;
;    |lpm_mux4:inst27|                            ; 14 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 7 (0)                         ; |MipsDataPath|lpm_mux4:inst27                                                                                                     ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 14 (0)              ; 0 (0)        ; 0 (0)    ; 12 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 7 (0)                         ; |MipsDataPath|lpm_mux4:inst27|lpm_mux:LPM_MUX_component                                                                           ; work         ;
;          |mux_84e:auto_generated|               ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 12 (12) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 0 (0)              ; 7 (7)                         ; |MipsDataPath|lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated                                                    ; work         ;
;    |lpm_mux5:inst2|                             ; 14 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (0)                         ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|lpm_mux5:inst2                                                                                                      ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 14 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (0)                         ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|lpm_mux5:inst2|lpm_mux:LPM_MUX_component                                                                            ; work         ;
;          |mux_a4e:auto_generated|               ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 14 (14) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated                                                     ; work         ;
;    |lpm_mux8:inst|                              ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |MipsDataPath|lpm_mux8:inst                                                                                                       ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |MipsDataPath|lpm_mux8:inst|lpm_mux:LPM_MUX_component                                                                             ; work         ;
;          |mux_54e:auto_generated|               ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |MipsDataPath|lpm_mux8:inst|lpm_mux:LPM_MUX_component|mux_54e:auto_generated                                                      ; work         ;
;    |main_circuit:inst11|                        ; 87 (3)              ; 0 (0)        ; 0 (0)    ; 70 (2)  ; 15 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 77 (3)                         ; 7 (0)              ; 10 (0)                        ; |MipsDataPath|main_circuit:inst11                                                                                                 ; work         ;
;       |21mux:inst35|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|21mux:inst35                                                                                    ; work         ;
;       |add_circuit:inst8|                       ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8                                                                               ; work         ;
;          |adder:inst1|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst1                                                                   ; work         ;
;             |adder2bit:inst12|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst1|adder2bit:inst12                                                  ; work         ;
;          |adder:inst2|                          ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst2                                                                   ; work         ;
;             |adder2bit:inst11|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst2|adder2bit:inst11                                                  ; work         ;
;             |adder2bit:inst12|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst2|adder2bit:inst12                                                  ; work         ;
;             |adder2bit:inst13|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst2|adder2bit:inst13                                                  ; work         ;
;             |adder2bit:inst14|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst2|adder2bit:inst14                                                  ; work         ;
;          |adder:inst|                           ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst                                                                    ; work         ;
;             |adder2bit:inst12|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst|adder2bit:inst12                                                   ; work         ;
;             |adder2bit:inst13|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst8|adder:inst|adder2bit:inst13                                                   ; work         ;
;       |add_circuit:inst9|                       ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9                                                                               ; work         ;
;          |adder:inst1|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|adder:inst1                                                                   ; work         ;
;             |adder2bit:inst13|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|adder:inst1|adder2bit:inst13                                                  ; work         ;
;          |adder:inst2|                          ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|adder:inst2                                                                   ; work         ;
;             |adder2bit:inst11|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst11                                                  ; work         ;
;             |adder2bit:inst13|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst13                                                  ; work         ;
;             |adder2bit:inst14|                  ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst14                                                  ; work         ;
;          |adder:inst|                           ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|adder:inst                                                                    ; work         ;
;             |adder2bit:inst13|                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|adder:inst|adder2bit:inst13                                                   ; work         ;
;          |lpm_mux0:inst8|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|lpm_mux0:inst8                                                                ; work         ;
;             |lpm_mux:LPM_MUX_component|         ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|lpm_mux0:inst8|lpm_mux:LPM_MUX_component                                      ; work         ;
;                |mux_44e:auto_generated|         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|add_circuit:inst9|lpm_mux0:inst8|lpm_mux:LPM_MUX_component|mux_44e:auto_generated               ; work         ;
;       |booth2:inst34|                           ; 18 (0)              ; 0 (0)        ; 0 (0)    ; 24 (0)  ; 15 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 7 (0)              ; 8 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34                                                                                   ; work         ;
;          |add_circuit:inst5|                    ; 10 (0)              ; 0 (0)        ; 0 (0)    ; 9 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (0)                         ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5                                                                 ; work         ;
;             |adder:inst1|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst1                                                     ; work         ;
;                |adder2bit:inst14|               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst1|adder2bit:inst14                                    ; work         ;
;             |adder:inst2|                       ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2                                                     ; work         ;
;                |adder2bit:inst11|               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2|adder2bit:inst11                                    ; work         ;
;                |adder2bit:inst13|               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2|adder2bit:inst13                                    ; work         ;
;                |adder2bit:inst14|               ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2|adder2bit:inst14                                    ; work         ;
;             |adder:inst|                        ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst                                                      ; work         ;
;                |adder2bit:inst14|               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst|adder2bit:inst14                                     ; work         ;
;             |lpm_mux0:inst8|                    ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|lpm_mux0:inst8                                                  ; work         ;
;                |lpm_mux:LPM_MUX_component|      ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|lpm_mux0:inst8|lpm_mux:LPM_MUX_component                        ; work         ;
;                   |mux_44e:auto_generated|      ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|add_circuit:inst5|lpm_mux0:inst8|lpm_mux:LPM_MUX_component|mux_44e:auto_generated ; work         ;
;          |lpm_mux1:inst11|                      ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|lpm_mux1:inst11                                                                   ; work         ;
;             |lpm_mux:LPM_MUX_component|         ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (0)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component                                         ; work         ;
;                |mux_b4e:auto_generated|         ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (7)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated                  ; work         ;
;          |register:inst2|                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|register:inst2                                                                    ; work         ;
;          |register:inst|                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (7)                         ; |MipsDataPath|main_circuit:inst11|booth2:inst34|register:inst                                                                     ; work         ;
;       |lpm_mux3:inst36|                         ; 39 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 37 (0)                         ; 0 (0)              ; 2 (0)                         ; |MipsDataPath|main_circuit:inst11|lpm_mux3:inst36                                                                                 ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 39 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 37 (0)                         ; 0 (0)              ; 2 (0)                         ; |MipsDataPath|main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component                                                       ; work         ;
;             |mux_06e:auto_generated|            ; 39 (39)             ; 0 (0)        ; 0 (0)    ; 32 (32) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 37 (37)                        ; 0 (0)              ; 2 (2)                         ; |MipsDataPath|main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated                                ; work         ;
;       |lpm_xor:inst2|                           ; 10 (10)             ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|main_circuit:inst11|lpm_xor:inst2                                                                                   ; work         ;
;    |memory:inst10|                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst10                                                                                                       ; work         ;
;       |lpm_ram_dq:inst2|                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst10|lpm_ram_dq:inst2                                                                                      ; work         ;
;          |altram:sram|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst10|lpm_ram_dq:inst2|altram:sram                                                                          ; work         ;
;             |altsyncram:ram_block|              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block                                                     ; work         ;
;                |altsyncram_g1h1:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated                      ; work         ;
;    |memory:inst8|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst8                                                                                                        ; work         ;
;       |lpm_ram_dq:inst2|                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst8|lpm_ram_dq:inst2                                                                                       ; work         ;
;          |altram:sram|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst8|lpm_ram_dq:inst2|altram:sram                                                                           ; work         ;
;             |altsyncram:ram_block|              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block                                                      ; work         ;
;                |altsyncram_65e1:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 2048              ; 1    ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MipsDataPath|memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated                       ; work         ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                     ;
+-------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+-------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; regwrite    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pc[7]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pc[6]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pc[5]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pc[4]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pc[3]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pc[2]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pc[1]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Pc[0]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; branch      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; zero        ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RS[7]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RS[6]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RS[5]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RS[4]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RS[3]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RS[2]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RS[1]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RS[0]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RT[7]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RT[6]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RT[5]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RT[4]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RT[3]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RT[2]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RT[1]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; RT[0]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; memtoreg[1] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; memtoreg[0] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writesrc[1] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; writesrc[0] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; aluop[3]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; aluop[2]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; aluop[1]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; aluop[0]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU[7]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU[6]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU[5]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU[4]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU[3]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU[2]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU[1]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU[0]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[15]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[14]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[13]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[12]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[11]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[10]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[9]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[8]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[7]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[6]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[5]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[4]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[3]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[2]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[1]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ins[0]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; wreg[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; wreg[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; wreg[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; CLK2        ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; CLK         ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; CLK3        ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; CLK4        ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+-------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLK2                ;                   ;         ;
; CLK                 ;                   ;         ;
; CLK3                ;                   ;         ;
; CLK4                ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                            ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                             ; PIN_U10              ; 23      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLK2                                                                                                            ; PIN_W9               ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; CLK3                                                                                                            ; PIN_T10              ; 80      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; CLK4                                                                                                            ; PIN_Y8               ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ControlUnit:inst31|inst23                                                                                       ; LABCELL_X35_Y34_N10  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Register8bit:inst13|inst3~1                                                                                     ; MLABCELL_X31_Y34_N38 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode102w[3]  ; LABCELL_X30_Y34_N28  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode112w[3]  ; LABCELL_X30_Y34_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode35w[3]~1 ; LABCELL_X38_Y35_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode52w[3]   ; LABCELL_X30_Y34_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode62w[3]   ; LABCELL_X38_Y35_N34  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode72w[3]   ; LABCELL_X30_Y34_N22  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode82w[3]   ; LABCELL_X30_Y34_N10  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode92w[3]   ; LABCELL_X38_Y34_N30  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_U10  ; 23      ; 3                                    ; Global Clock         ; GCLK6            ; --                        ;
; CLK2 ; PIN_W9   ; 1       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; CLK3 ; PIN_T10  ; 80      ; 50                                   ; Global Clock         ; GCLK7            ; --                        ;
; CLK4 ; PIN_Y8   ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[14]                                     ; 53      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[13]                                     ; 52      ;
; ControlUnit:inst31|inst49~0                                                                                                                ; 26      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[5]                                      ; 22      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[6]                                      ; 21      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[7]                                      ; 19      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[15]                                     ; 18      ;
; ControlUnit:inst31|inst27~0                                                                                                                ; 17      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[9]                                      ; 17      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[10]                                     ; 17      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[12]                                     ; 16      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[4]                                      ; 14      ;
; RegisterFile:inst7|Register8bit:inst2|inst5                                                                                                ; 13      ;
; Register8bit:inst13|inst5                                                                                                                  ; 12      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[3]                                      ; 12      ;
; ControlUnit:inst31|inst17~0                                                                                                                ; 11      ;
; ControlUnit:inst31|inst29                                                                                                                  ; 11      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[2]                                      ; 11      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[8]                                      ; 11      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[0]                                      ; 11      ;
; inst22                                                                                                                                     ; 10      ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[4]~0                                                           ; 10      ;
; RegisterFile:inst7|Register8bit:inst2|inst6                                                                                                ; 10      ;
; Register8bit:inst13|inst9                                                                                                                  ; 10      ;
; Register8bit:inst13|inst7                                                                                                                  ; 10      ;
; Register8bit:inst13|inst4                                                                                                                  ; 10      ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[1]                                      ; 10      ;
; main_circuit:inst11|booth2:inst34|register:inst2|inst                                                                                      ; 9       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[1]~5                                                           ; 9       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[5]~1                                                           ; 9       ;
; RegisterFile:inst7|Register8bit:inst2|inst8                                                                                                ; 9       ;
; RegisterFile:inst7|Register8bit:inst2|inst4                                                                                                ; 9       ;
; RegisterFile:inst7|Register8bit:inst2|inst3                                                                                                ; 9       ;
; Register8bit:inst13|inst8                                                                                                                  ; 9       ;
; Register8bit:inst13|inst3                                                                                                                  ; 9       ;
; ControlUnit:inst31|inst44~0                                                                                                                ; 9       ;
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|q_a[11]                                     ; 9       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w1_n0_mux_dataout~0                                                     ; 8       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w2_n0_mux_dataout~0                                                     ; 8       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w3_n0_mux_dataout~0                                                     ; 8       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w4_n0_mux_dataout~0                                                     ; 8       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w5_n0_mux_dataout~1                                                     ; 8       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w6_n0_mux_dataout~1                                                     ; 8       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w7_n0_mux_dataout~2                                                     ; 8       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode52w[3]                              ; 8       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode72w[3]                              ; 8       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode35w[3]~1                            ; 8       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode62w[3]                              ; 8       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode112w[3]                             ; 8       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode102w[3]                             ; 8       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode92w[3]                              ; 8       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode82w[3]                              ; 8       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w0_n0_mux_dataout~0                                                     ; 8       ;
; lpm_mux8:inst|lpm_mux:LPM_MUX_component|mux_54e:auto_generated|result_node[0]                                                              ; 8       ;
; lpm_mux8:inst|lpm_mux:LPM_MUX_component|mux_54e:auto_generated|result_node[1]                                                              ; 8       ;
; lpm_mux8:inst|lpm_mux:LPM_MUX_component|mux_54e:auto_generated|result_node[2]                                                              ; 8       ;
; ControlUnit:inst31|inst                                                                                                                    ; 8       ;
; RegisterFile:inst7|Register8bit:inst2|inst7                                                                                                ; 8       ;
; RegisterFile:inst7|Register8bit:inst3|inst5                                                                                                ; 8       ;
; Register8bit:inst13|inst6                                                                                                                  ; 8       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w4_n0_mux_dataout~1                                ; 7       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w4_n0_mux_dataout~0                                ; 7       ;
; main_circuit:inst11|add_circuit:inst8|adder:inst2|adder2bit:inst13|inst4~0                                                                 ; 7       ;
; ControlUnit:inst31|inst21                                                                                                                  ; 7       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[3][1]~4                                                                                      ; 7       ;
; RegisterFile:inst7|Register8bit:inst3|inst6                                                                                                ; 7       ;
; RegisterFile:inst7|Register8bit:inst3|inst9                                                                                                ; 7       ;
; RegisterFile:inst7|Register8bit:inst2|inst9                                                                                                ; 7       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[2]~6                                                           ; 6       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w7_n0_mux_dataout~1                                ; 6       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|data2_wire[3]                                                              ; 6       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[3]~2                                                           ; 6       ;
; RegisterFile:inst7|Register8bit:inst3|inst3                                                                                                ; 6       ;
; Register8bit:inst13|inst                                                                                                                   ; 6       ;
; ControlUnit:inst31|inst18                                                                                                                  ; 5       ;
; add_circuit:inst16|adder:inst2|adder2bit:inst14|inst4~0                                                                                    ; 5       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[6]~7                                                           ; 5       ;
; main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst11|inst4~0                                                                 ; 5       ;
; RegisterFile:inst7|Register8bit:inst3|inst8                                                                                                ; 5       ;
; RegisterFile:inst7|Register8bit:inst3|inst7                                                                                                ; 5       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[5][1]~2                                                                                      ; 5       ;
; RegisterFile:inst7|Register8bit:inst3|inst4                                                                                                ; 5       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[7][1]~0                                                                                      ; 5       ;
; RegisterFile:inst7|Register8bit:inst3|inst                                                                                                 ; 5       ;
; main_circuit:inst11|booth2:inst34|register:inst|inst6                                                                                      ; 4       ;
; main_circuit:inst11|booth2:inst34|register:inst|inst5                                                                                      ; 4       ;
; main_circuit:inst11|booth2:inst34|register:inst|inst4                                                                                      ; 4       ;
; main_circuit:inst11|booth2:inst34|register:inst|inst3                                                                                      ; 4       ;
; main_circuit:inst11|booth2:inst34|register:inst|inst1                                                                                      ; 4       ;
; Register8bit:inst13|inst7~0                                                                                                                ; 4       ;
; Register8bit:inst13|inst3~2                                                                                                                ; 4       ;
; main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst14|inst2                                                                   ; 4       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[0]~4                                                           ; 4       ;
; ControlUnit:inst31|inst13~0                                                                                                                ; 4       ;
; main_circuit:inst11|inst19~1                                                                                                               ; 4       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[1][1]~6                                                                                      ; 4       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[2][1]~5                                                                                      ; 4       ;
; RegisterFile:inst7|Register8bit:inst2|inst                                                                                                 ; 4       ;
; ControlUnit:inst31|inst11                                                                                                                  ; 4       ;
; main_circuit:inst11|inst19~0DUPLICATE                                                                                                      ; 3       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[3]~8                                                           ; 3       ;
; main_circuit:inst11|booth2:inst34|register:inst|inst2                                                                                      ; 3       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2|adder2bit:inst11|inst4~0                                                   ; 3       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w7_n0_mux_dataout~0                                                     ; 3       ;
; main_circuit:inst11|booth2:inst34|register:inst|inst                                                                                       ; 3       ;
; Register8bit:inst13|inst3~1                                                                                                                ; 3       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w7_n0_mux_dataout~0                                                    ; 3       ;
; ControlUnit:inst31|inst18~1                                                                                                                ; 3       ;
; ControlUnit:inst31|inst18~0                                                                                                                ; 3       ;
; add_circuit:inst16|adder:inst2|adder2bit:inst12|inst4~0                                                                                    ; 3       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w0_n0_mux_dataout~0                                ; 3       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w4_n0_mux_dataout~2                                ; 3       ;
; main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst14|inst3                                                                   ; 3       ;
; main_circuit:inst11|add_circuit:inst8|adder:inst2|adder2bit:inst12|inst4~0                                                                 ; 3       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|_~0                                                                        ; 3       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[6][1]~1                                                                                      ; 3       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[0][1]                                                                                        ; 3       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w1_n0_mux_dataout~0DUPLICATE                       ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w3_n0_mux_dataout~0DUPLICATE                       ; 2       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[4][1]~3DUPLICATE                                                                             ; 2       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[6][1]~1DUPLICATE                                                                             ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w7_n0_mux_dataout~6                                ; 2       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[7]~9                                                           ; 2       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|lpm_mux0:inst8|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w1_n0_mux_dataout~0 ; 2       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2|adder2bit:inst14|inst3                                                     ; 2       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2|adder2bit:inst14|inst2                                                     ; 2       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2|adder2bit:inst13|inst4                                                     ; 2       ;
; RegisterFile:inst7|Register8bit:inst10|inst8                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst8|inst8                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst11|inst8                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst9|inst8                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst|inst8                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst5|inst8                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst6|inst8                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst7|inst8                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst10|inst7                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst8|inst7                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst11|inst7                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst9|inst7                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst|inst7                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst5|inst7                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst6|inst7                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst7|inst7                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst10|inst6                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst8|inst6                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst11|inst6                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst9|inst6                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst|inst6                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst5|inst6                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst6|inst6                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst7|inst6                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst10|inst5                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst8|inst5                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst11|inst5                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst9|inst5                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst|inst5                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst5|inst5                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst6|inst5                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst7|inst5                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst10|inst4                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst8|inst4                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst11|inst4                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst9|inst4                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst|inst4                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst5|inst4                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst6|inst4                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst7|inst4                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst10|inst3                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst8|inst3                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst11|inst3                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst9|inst3                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst|inst3                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst5|inst3                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst6|inst3                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst7|inst3                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst10|inst                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst8|inst                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst11|inst                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst9|inst                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst|inst                                                                                                  ; 2       ;
; RegisterFile:inst7|Register8bit:inst5|inst                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst6|inst                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst7|inst                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst10|inst9                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst8|inst9                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst11|inst9                                                                                               ; 2       ;
; RegisterFile:inst7|Register8bit:inst9|inst9                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst|inst9                                                                                                 ; 2       ;
; RegisterFile:inst7|Register8bit:inst5|inst9                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst6|inst9                                                                                                ; 2       ;
; RegisterFile:inst7|Register8bit:inst7|inst9                                                                                                ; 2       ;
; add_circuit:inst16|adder:inst1|adder2bit:inst12|inst4~0                                                                                    ; 2       ;
; add_circuit:inst16|adder:inst|adder2bit:inst12|inst4~0                                                                                     ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l2_w1_n1_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|booth2:inst34|register:inst2|inst1                                                                                     ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l1_w1_n0_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|add_circuit:inst8|adder:inst2|adder2bit:inst11|inst2                                                                   ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w2_n0_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l2_w2_n1_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|booth2:inst34|register:inst2|inst2                                                                                     ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l1_w2_n0_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l2_w3_n1_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|booth2:inst34|register:inst2|inst3                                                                                     ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l1_w3_n0_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|booth2:inst34|register:inst2|inst4                                                                                     ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w5_n0_mux_dataout~3                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w5_n0_mux_dataout~2                                ; 2       ;
; main_circuit:inst11|booth2:inst34|register:inst2|inst5                                                                                     ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w5_n0_mux_dataout~1                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w5_n0_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w6_n0_mux_dataout~3                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w6_n0_mux_dataout~2                                ; 2       ;
; main_circuit:inst11|booth2:inst34|register:inst2|inst6                                                                                     ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w6_n0_mux_dataout~0                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w7_n0_mux_dataout~4                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w7_n0_mux_dataout~3                                ; 2       ;
; main_circuit:inst11|booth2:inst34|register:inst2|inst7                                                                                     ; 2       ;
; main_circuit:inst11|add_circuit:inst8|adder:inst|adder2bit:inst12|inst4~0                                                                  ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w7_n0_mux_dataout~0                                ; 2       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|data2_wire[2]                                                              ; 2       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|result_node[2]~3                                                           ; 2       ;
; main_circuit:inst11|add_circuit:inst8|adder:inst1|adder2bit:inst12|inst4~0                                                                 ; 2       ;
; ControlUnit:inst31|inst2                                                                                                                   ; 2       ;
; main_circuit:inst11|lpm_xor:inst2|xor_cascade[4][1]~3                                                                                      ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w7_n0_mux_dataout~7                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w6_n0_mux_dataout~5                                ; 2       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w2_n0_mux_dataout~0DUPLICATE                       ; 1       ;
; main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst14|inst3~DUPLICATE                                                         ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w6_n0_mux_dataout~4                                ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w7_n0_mux_dataout~5                                ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w5_n0_mux_dataout~4                                ; 1       ;
; main_circuit:inst11|booth2:inst34|register:inst|inst6~0                                                                                    ; 1       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst|adder2bit:inst14|inst1                                                      ; 1       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|lpm_mux0:inst8|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w1_n0_mux_dataout~2 ; 1       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst1|adder2bit:inst14|inst1                                                     ; 1       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|lpm_mux0:inst8|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w1_n0_mux_dataout~1 ; 1       ;
; main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w6_n0_mux_dataout~0                  ; 1       ;
; main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w5_n0_mux_dataout~0                  ; 1       ;
; main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w4_n0_mux_dataout~0                  ; 1       ;
; main_circuit:inst11|booth2:inst34|add_circuit:inst5|adder:inst2|adder2bit:inst14|inst                                                      ; 1       ;
; main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w3_n0_mux_dataout~0                  ; 1       ;
; main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w2_n0_mux_dataout~0                  ; 1       ;
; ControlUnit:inst31|inst23                                                                                                                  ; 1       ;
; main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w1_n0_mux_dataout~0                  ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w5_n0_mux_dataout~0                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w6_n0_mux_dataout~0                                                     ; 1       ;
; lpm_mux1:inst9|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w7_n0_mux_dataout~1                                                     ; 1       ;
; RegisterFile:inst7|lpm_decode0:inst13|lpm_decode:LPM_DECODE_component|decode_evf:auto_generated|w_anode35w[3]~0                            ; 1       ;
; main_circuit:inst11|booth2:inst34|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_b4e:auto_generated|l2_w0_n0_mux_dataout~0                  ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w1_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w1_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w1_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w1_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w1_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w1_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w2_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w2_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w2_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w2_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w2_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w2_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w3_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w3_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w3_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w3_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w3_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w3_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w4_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w4_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w4_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w4_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w4_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w4_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w5_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w5_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w5_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w5_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w5_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w5_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w6_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w6_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w6_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w6_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w6_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w6_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w7_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w7_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w7_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w7_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w7_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w7_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w0_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w0_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst14|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w0_n0_mux_dataout~0                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w0_n0_mux_dataout~2                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w0_n0_mux_dataout~1                                 ; 1       ;
; RegisterFile:inst7|lpm_mux6:inst17|lpm_mux:LPM_MUX_component|mux_g4e:auto_generated|l3_w0_n0_mux_dataout~0                                 ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w0_n0_mux_dataout~0                                                    ; 1       ;
; add_circuit:inst15|adder:inst2|adder2bit:inst13|inst1                                                                                      ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w3_n0_mux_dataout~0                                                    ; 1       ;
; add_circuit:inst16|adder:inst2|adder2bit:inst14|inst1                                                                                      ; 1       ;
; add_circuit:inst15|adder:inst2|adder2bit:inst14|inst1                                                                                      ; 1       ;
; add_circuit:inst15|lpm_mux0:inst8|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w0_n0_mux_dataout~0                                  ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w5_n0_mux_dataout~2                                                    ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w5_n0_mux_dataout~1                                                    ; 1       ;
; add_circuit:inst16|adder:inst1|adder2bit:inst12|inst1                                                                                      ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w5_n0_mux_dataout~0                                                    ; 1       ;
; add_circuit:inst16|adder:inst|adder2bit:inst12|inst1                                                                                       ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w6_n0_mux_dataout~2                                                    ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w6_n0_mux_dataout~1                                                    ; 1       ;
; add_circuit:inst16|adder:inst1|adder2bit:inst13|inst1                                                                                      ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w6_n0_mux_dataout~0                                                    ; 1       ;
; add_circuit:inst16|adder:inst|adder2bit:inst13|inst1                                                                                       ; 1       ;
; Register8bit:inst13|inst3~0                                                                                                                ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w7_n0_mux_dataout~1                                                    ; 1       ;
; add_circuit:inst16|adder:inst1|adder2bit:inst14|inst1                                                                                      ; 1       ;
; add_circuit:inst15|adder:inst|adder2bit:inst14|inst1                                                                                       ; 1       ;
; add_circuit:inst16|adder:inst|adder2bit:inst14|inst1                                                                                       ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l1_w0_n0_mux_dataout~0                                ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w1_n0_mux_dataout~0                                ; 1       ;
; main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst13|inst1                                                                   ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w3_n0_mux_dataout~0                                ; 1       ;
; main_circuit:inst11|add_circuit:inst9|adder:inst2|adder2bit:inst14|inst1                                                                   ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l2_w4_n1_mux_dataout~0                                ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l1_w4_n0_mux_dataout~0                                ; 1       ;
; main_circuit:inst11|add_circuit:inst9|lpm_mux0:inst8|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w1_n0_mux_dataout~0               ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l1_w5_n0_mux_dataout~0                                ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w6_n0_mux_dataout~1                                ; 1       ;
; main_circuit:inst11|lpm_mux3:inst36|lpm_mux:LPM_MUX_component|mux_06e:auto_generated|l3_w7_n0_mux_dataout~2                                ; 1       ;
; main_circuit:inst11|add_circuit:inst9|adder:inst|adder2bit:inst13|inst4~0                                                                  ; 1       ;
; main_circuit:inst11|add_circuit:inst9|adder:inst1|adder2bit:inst13|inst4~0                                                                 ; 1       ;
; lpm_mux5:inst2|lpm_mux:LPM_MUX_component|mux_a4e:auto_generated|_~1                                                                        ; 1       ;
; main_circuit:inst11|add_circuit:inst8|adder:inst|adder2bit:inst13|inst4~0                                                                  ; 1       ;
; main_circuit:inst11|add_circuit:inst8|adder:inst2|adder2bit:inst14|inst4~0                                                                 ; 1       ;
; main_circuit:inst11|21mux:inst35|5~0                                                                                                       ; 1       ;
; main_circuit:inst11|inst19~0                                                                                                               ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w7_n0_mux_dataout~2                                                    ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w4_n0_mux_dataout~0                                                    ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w2_n0_mux_dataout~0                                                    ; 1       ;
; lpm_mux4:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w1_n0_mux_dataout~0                                                    ; 1       ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|q_a[1]                                       ; 1       ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|q_a[2]                                       ; 1       ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|q_a[3]                                       ; 1       ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|q_a[4]                                       ; 1       ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|q_a[5]                                       ; 1       ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|q_a[6]                                       ; 1       ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|q_a[7]                                       ; 1       ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|q_a[0]                                       ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+--------------------+----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                      ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; MLAB cells ; MIF                ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+-----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+--------------------+----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1          ; 0          ; iterative_fibo.mif ; M9K_X33_Y34_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; memory:inst8|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_65e1:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1          ; 0          ; None               ; M9K_X36_Y35_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+-----------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+--------------------+----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |MipsDataPath|memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ALTSYNCRAM                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0010000001000000) (20100) (8256) (2040)    ;(0010000010000001) (20201) (8321) (2081)   ;(0010000100000101) (20405) (8453) (2105)   ;(0000010001011000) (2130) (1112) (458)   ;(0000000010001000) (210) (136) (88)   ;(0000000011010000) (320) (208) (D0)   ;(0011100100000001) (34401) (14593) (3901)   ;(1001000100111100) (110474) (37180) (913C)   ;
;8;(0110000001000000) (60100) (24640) (6040)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------------+-------------------------+
; Routing Resource Type             ; Usage                   ;
+-----------------------------------+-------------------------+
; Block interconnects               ; 697 / 213,100 ( < 1 % ) ;
; C12 interconnects                 ; 39 / 7,906 ( < 1 % )    ;
; C4 interconnects                  ; 519 / 139,240 ( < 1 % ) ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )           ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )          ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )           ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )           ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )          ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )           ;
; Direct links                      ; 61 / 213,100 ( < 1 % )  ;
; Global clocks                     ; 4 / 16 ( 25 % )         ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )       ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )          ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )           ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )          ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )          ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )           ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )           ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )           ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )          ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )           ;
; Local interconnects               ; 159 / 50,600 ( < 1 % )  ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )          ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )           ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )           ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )          ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )           ;
; Periphery clocks                  ; 0 / 50 ( 0 % )          ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )          ;
; R20 interconnects                 ; 4 / 8,690 ( < 1 % )     ;
; R20/C12 interconnect drivers      ; 43 / 12,980 ( < 1 % )   ;
; R4 interconnects                  ; 653 / 235,620 ( < 1 % ) ;
; Spine clocks                      ; 6 / 104 ( 6 % )         ;
+-----------------------------------+-------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 8.80) ; Number of LABs  (Total = 20) ;
+----------------------------------+------------------------------+
; 1                                ; 0                            ;
; 2                                ; 0                            ;
; 3                                ; 3                            ;
; 4                                ; 0                            ;
; 5                                ; 0                            ;
; 6                                ; 0                            ;
; 7                                ; 0                            ;
; 8                                ; 1                            ;
; 9                                ; 1                            ;
; 10                               ; 15                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.65) ; Number of LABs  (Total = 20) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 3                            ;
; 2 Clock enables                    ; 8                            ;
; 2 Clocks                           ; 6                            ;
; 3 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.65) ; Number of LABs  (Total = 20) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 4                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.30) ; Number of LABs  (Total = 20) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 3                            ;
; 2                                                ; 0                            ;
; 3                                                ; 1                            ;
; 4                                                ; 2                            ;
; 5                                                ; 2                            ;
; 6                                                ; 0                            ;
; 7                                                ; 0                            ;
; 8                                                ; 1                            ;
; 9                                                ; 0                            ;
; 10                                               ; 0                            ;
; 11                                               ; 0                            ;
; 12                                               ; 1                            ;
; 13                                               ; 1                            ;
; 14                                               ; 1                            ;
; 15                                               ; 2                            ;
; 16                                               ; 3                            ;
; 17                                               ; 1                            ;
; 18                                               ; 1                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 28.00) ; Number of LABs  (Total = 20) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 4                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 1                            ;
; 37                                           ; 2                            ;
; 38                                           ; 2                            ;
; 39                                           ; 1                            ;
; 40                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 66        ; 0            ; 0            ; 66        ; 66        ; 0            ; 62           ; 0            ; 0            ; 0            ; 0            ; 62           ; 0            ; 0            ; 0            ; 0            ; 62           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 66           ; 66           ; 66           ; 66           ; 66           ; 0         ; 66           ; 66           ; 0         ; 0         ; 66           ; 4            ; 66           ; 66           ; 66           ; 66           ; 4            ; 66           ; 66           ; 66           ; 66           ; 4            ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; regwrite           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pc[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pc[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pc[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pc[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pc[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pc[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pc[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Pc[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; branch             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zero               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RT[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RT[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RT[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RT[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RT[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RT[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RT[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RT[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memtoreg[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; memtoreg[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writesrc[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; writesrc[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aluop[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aluop[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aluop[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; aluop[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ins[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wreg[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wreg[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; wreg[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK2               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK3               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK4               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK2                 ; 1.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                   ;
+---------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register           ; Destination Register                                                                                                            ; Delay Added in ns ;
+---------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Register8bit:inst13|inst8 ; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.218             ;
; Register8bit:inst13|inst7 ; ins[1]                                                                                                                          ; 0.218             ;
; Register8bit:inst13|inst6 ; wreg[0]                                                                                                                         ; 0.218             ;
; Register8bit:inst13|inst9 ; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a14~porta_address_reg0 ; 0.218             ;
; Register8bit:inst13|inst5 ; wreg[1]                                                                                                                         ; 0.218             ;
; Register8bit:inst13|inst3 ; ins[2]                                                                                                                          ; 0.053             ;
; Register8bit:inst13|inst  ; wreg[0]                                                                                                                         ; 0.041             ;
; Register8bit:inst13|inst4 ; memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a4~porta_address_reg0  ; 0.035             ;
+---------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 8 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119004): Automatically selected device EP2AGX45CU17I3 for design prac5
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "memory:inst10|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_g1h1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 66 pins of 66 total pins
    Info (169086): Pin regwrite not assigned to an exact location on the device
    Info (169086): Pin Pc[7] not assigned to an exact location on the device
    Info (169086): Pin Pc[6] not assigned to an exact location on the device
    Info (169086): Pin Pc[5] not assigned to an exact location on the device
    Info (169086): Pin Pc[4] not assigned to an exact location on the device
    Info (169086): Pin Pc[3] not assigned to an exact location on the device
    Info (169086): Pin Pc[2] not assigned to an exact location on the device
    Info (169086): Pin Pc[1] not assigned to an exact location on the device
    Info (169086): Pin Pc[0] not assigned to an exact location on the device
    Info (169086): Pin branch not assigned to an exact location on the device
    Info (169086): Pin zero not assigned to an exact location on the device
    Info (169086): Pin RS[7] not assigned to an exact location on the device
    Info (169086): Pin RS[6] not assigned to an exact location on the device
    Info (169086): Pin RS[5] not assigned to an exact location on the device
    Info (169086): Pin RS[4] not assigned to an exact location on the device
    Info (169086): Pin RS[3] not assigned to an exact location on the device
    Info (169086): Pin RS[2] not assigned to an exact location on the device
    Info (169086): Pin RS[1] not assigned to an exact location on the device
    Info (169086): Pin RS[0] not assigned to an exact location on the device
    Info (169086): Pin RT[7] not assigned to an exact location on the device
    Info (169086): Pin RT[6] not assigned to an exact location on the device
    Info (169086): Pin RT[5] not assigned to an exact location on the device
    Info (169086): Pin RT[4] not assigned to an exact location on the device
    Info (169086): Pin RT[3] not assigned to an exact location on the device
    Info (169086): Pin RT[2] not assigned to an exact location on the device
    Info (169086): Pin RT[1] not assigned to an exact location on the device
    Info (169086): Pin RT[0] not assigned to an exact location on the device
    Info (169086): Pin memtoreg[1] not assigned to an exact location on the device
    Info (169086): Pin memtoreg[0] not assigned to an exact location on the device
    Info (169086): Pin writesrc[1] not assigned to an exact location on the device
    Info (169086): Pin writesrc[0] not assigned to an exact location on the device
    Info (169086): Pin aluop[3] not assigned to an exact location on the device
    Info (169086): Pin aluop[2] not assigned to an exact location on the device
    Info (169086): Pin aluop[1] not assigned to an exact location on the device
    Info (169086): Pin aluop[0] not assigned to an exact location on the device
    Info (169086): Pin ALU[7] not assigned to an exact location on the device
    Info (169086): Pin ALU[6] not assigned to an exact location on the device
    Info (169086): Pin ALU[5] not assigned to an exact location on the device
    Info (169086): Pin ALU[4] not assigned to an exact location on the device
    Info (169086): Pin ALU[3] not assigned to an exact location on the device
    Info (169086): Pin ALU[2] not assigned to an exact location on the device
    Info (169086): Pin ALU[1] not assigned to an exact location on the device
    Info (169086): Pin ALU[0] not assigned to an exact location on the device
    Info (169086): Pin ins[15] not assigned to an exact location on the device
    Info (169086): Pin ins[14] not assigned to an exact location on the device
    Info (169086): Pin ins[13] not assigned to an exact location on the device
    Info (169086): Pin ins[12] not assigned to an exact location on the device
    Info (169086): Pin ins[11] not assigned to an exact location on the device
    Info (169086): Pin ins[10] not assigned to an exact location on the device
    Info (169086): Pin ins[9] not assigned to an exact location on the device
    Info (169086): Pin ins[8] not assigned to an exact location on the device
    Info (169086): Pin ins[7] not assigned to an exact location on the device
    Info (169086): Pin ins[6] not assigned to an exact location on the device
    Info (169086): Pin ins[5] not assigned to an exact location on the device
    Info (169086): Pin ins[4] not assigned to an exact location on the device
    Info (169086): Pin ins[3] not assigned to an exact location on the device
    Info (169086): Pin ins[2] not assigned to an exact location on the device
    Info (169086): Pin ins[1] not assigned to an exact location on the device
    Info (169086): Pin ins[0] not assigned to an exact location on the device
    Info (169086): Pin wreg[2] not assigned to an exact location on the device
    Info (169086): Pin wreg[1] not assigned to an exact location on the device
    Info (169086): Pin wreg[0] not assigned to an exact location on the device
    Info (169086): Pin CLK2 not assigned to an exact location on the device
    Info (169086): Pin CLK not assigned to an exact location on the device
    Info (169086): Pin CLK3 not assigned to an exact location on the device
    Info (169086): Pin CLK4 not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'prac5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK3~input (placed in PIN T10 (CLK6, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node CLK~input (placed in PIN U10 (CLK4, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node CLK2~input (placed in PIN W9 (CLK7, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node CLK4~input (placed in PIN Y8 (CLK5, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 62 (unused VREF, 2.5V VCCIO, 0 input, 62 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X24_Y34 to location X35_Y44
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/Mehrshad/OneDrive/Desktop/prac5/prac5.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5469 megabytes
    Info: Processing ended: Mon Apr 08 22:36:30 2024
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Mehrshad/OneDrive/Desktop/prac5/prac5.fit.smsg.


