# Progetto Reti Logiche 2022/2023

Lo scopo del progetto è l’implementazione di un componente hardware in VHDL che, dati in
ingesso un selettore e un indirizzo di memoria, mostri sul canale d’uscita selezionato il contenuto
della memoria, senza cancellare i risultati ottenuti in precedenza.

## 
* [Andrea Grassi](https://github.com/Fozyhh)
* [Caterina Motti](https://github.com/mttcrn)
