<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/memories
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/memories/implicit_en.v.html" target="file-frame">third_party/tools/yosys/tests/memories/implicit_en.v</a>
time_elapsed: 0.008s
ram usage: 10668 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/memories -e test <a href="../../../../third_party/tools/yosys/tests/memories/implicit_en.v.html" target="file-frame">third_party/tools/yosys/tests/memories/implicit_en.v</a>
proc %test.always.389.0 (i1$ %clk, i4$ %rd_addr, i4$ %wr_addr, i4$ %wr_en, i32$ %wr_data) -&gt; (i32$ %mem, i32$ %rd_data) {
init:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %0 = const i1 0
    %1 = eq i1 %clk1, %0
    %2 = neq i1 %clk2, %0
    %posedge = and i1 %1, %2
    br %posedge, %init, %event
event:
    %wr_addr1 = prb i4$ %wr_addr
    %3 = const i32 0
    %4 = sig i32 %3
    %5 = shr i32$ %mem, i32$ %4, i4 %wr_addr1
    %6 = exts i1$, i32$ %5, 0, 1
    %7 = exts i8$, i1$ %6, 0, 8
    %wr_en1 = prb i4$ %wr_en
    %8 = exts i1, i4 %wr_en1, 0, 1
    %9 = neq i1 %8, %0
    %wr_data1 = prb i32$ %wr_data
    %10 = exts i8, i32 %wr_data1, 0, 8
    %mem1 = prb i32$ %mem
    %11 = shr i32 %mem1, i32 %3, i4 %wr_addr1
    %12 = exts i1, i32 %11, 0, 1
    %13 = exts i8, i1 %12, 0, 8
    %14 = [i8 %13, %10]
    %15 = mux [2 x i8] %14, i1 %9
    %16 = const time 0s 1d
    drv i8$ %7, %15, %16
    %17 = sig i32 %3
    %18 = shr i32$ %mem, i32$ %17, i4 %wr_addr1
    %19 = exts i1$, i32$ %18, 0, 1
    %20 = const i4 8
    %21 = sig i1 %0
    %22 = shr i1$ %19, i1$ %21, i4 %20
    %23 = exts i8$, i1$ %22, 0, 8
    %24 = exts i3, i4 %wr_en1, 1, 3
    %25 = const i4 0
    %26 = inss i4 %25, i3 %24, 0, 3
    %27 = exts i1, i4 %26, 0, 1
    %28 = neq i1 %27, %0
    %29 = exts i24, i32 %wr_data1, 8, 24
    %30 = inss i32 %3, i24 %29, 0, 24
    %31 = exts i8, i32 %30, 0, 8
    %32 = shr i1 %12, i1 %0, i4 %20
    %33 = exts i8, i1 %32, 0, 8
    %34 = [i8 %33, %31]
    %35 = mux [2 x i8] %34, i1 %28
    drv i8$ %23, %35, %16
    %36 = sig i32 %3
    %37 = shr i32$ %mem, i32$ %36, i4 %wr_addr1
    %38 = exts i1$, i32$ %37, 0, 1
    %39 = const i5 16
    %40 = sig i1 %0
    %41 = shr i1$ %38, i1$ %40, i5 %39
    %42 = exts i8$, i1$ %41, 0, 8
    %43 = exts i2, i4 %wr_en1, 2, 2
    %44 = inss i4 %25, i2 %43, 0, 2
    %45 = exts i1, i4 %44, 0, 1
    %46 = neq i1 %45, %0
    %47 = exts i16, i32 %wr_data1, 16, 16
    %48 = inss i32 %3, i16 %47, 0, 16
    %49 = exts i8, i32 %48, 0, 8
    %50 = shr i1 %12, i1 %0, i5 %39
    %51 = exts i8, i1 %50, 0, 8
    %52 = [i8 %51, %49]
    %53 = mux [2 x i8] %52, i1 %46
    drv i8$ %42, %53, %16
    %54 = sig i32 %3
    %55 = shr i32$ %mem, i32$ %54, i4 %wr_addr1
    %56 = exts i1$, i32$ %55, 0, 1
    %57 = const i5 24
    %58 = sig i1 %0
    %59 = shr i1$ %56, i1$ %58, i5 %57
    %60 = exts i8$, i1$ %59, 0, 8
    %61 = exts i1, i4 %wr_en1, 3, 1
    %62 = inss i4 %25, i1 %61, 0, 1
    %63 = exts i1, i4 %62, 0, 1
    %64 = neq i1 %63, %0
    %65 = exts i8, i32 %wr_data1, 24, 8
    %66 = inss i32 %3, i8 %65, 0, 8
    %67 = exts i8, i32 %66, 0, 8
    %68 = shr i1 %12, i1 %0, i5 %57
    %69 = exts i8, i1 %68, 0, 8
    %70 = [i8 %69, %67]
    %71 = mux [2 x i8] %70, i1 %64
    drv i8$ %60, %71, %16
    %rd_addr1 = prb i4$ %rd_addr
    %72 = shr i32 %mem1, i32 %3, i4 %rd_addr1
    %73 = exts i1, i32 %72, 0, 1
    %74 = inss i32 %3, i1 %73, 0, 1
    drv i32$ %rd_data, %74, %16
    br %init
}

entity @test (i1$ %clk, i4$ %rd_addr, i4$ %wr_addr, i4$ %wr_en, i32$ %wr_data) -&gt; (i32$ %rd_data) {
    %0 = const i32 0
    %mem = sig i32 %0
    inst %test.always.389.0 (i1$ %clk, i4$ %rd_addr, i4$ %wr_addr, i4$ %wr_en, i32$ %wr_data) -&gt; (i32$ %mem, i32$ %rd_data)
    halt
}

</pre>
</body>