# 7 测试技术和可测试性设计

## 7.1 NMSL

* 完全测试
* 功能测试

时序逻辑电路的测试比组合逻辑电路的测试要复杂得多，因为时序逻辑电路的测试不仅要考虑组合逻辑电路的测试，还要考虑时序逻辑电路的时序特性。

对电路内各个节点的测试。

## 7.2 测试基础

### 7.2.2 故障模型

#### 7.2.2.1 固定故障

* 固定于1故障，符号 s-a-1 (stuck-at-1)
* 固定于0故障，符号 s-a-0 (stuck-at-0)

Example: 三输入与门的固定故障，输出端存在s-a-1故障。(BOOK P169)

测试矢量: abc = 111, 若输出为0, 说明没有故障。

Example: 输入端存在s-a-0故障。

总结：

与门/与非门中起关键作用的是：0
或门/或非门中起关键作用的是：1

要让bc不影响a，比如与门/与非门中应该设为1，或门/或非门中应该设为0。

#### 7.2.2.2 桥接故障

输出桥接

发生了「线与」逻辑

倒相延迟逻辑

### 7.2.4 测试矢量生成

1. 对该节点设置正常逻辑值
2. 敏化路径
3. 对应原始输入端的信号

Example: 7-1 BOOK P174

## 7.3 可测试性设计

### 7.3.2 可测试性的改善设计

$CC^0(N)$ 和 $CC^1(N)$ 是需要掌握的。-- PDF

4、5在2的基础上+1 （啥啊）

疑似是交叉相+1

$CC^0(9) = \min(2, 3, 4)$

16、17 当作已知，可得18、19

> 教师：必须会算

$CC^1(8) = 4+5+1 = 10$

---

XOR = $\overline{A}B + A\overline{B}$

1 AB = 01 / 10
0 AB = 00 / 11

XNOR = AB + $\overline{A}\overline{B}$

1 AB = 00 / 11
0 AB = 01 / 10
