# Reference
> 🙇🏻‍♂️ 스스로 다시 보려고 기록하는 내용입니다

- [한국방송통신대학교](https://www.knou.ac.kr/knou/index.do?epTicket=ST-916435-Gtok0rF7k3emwse1uu6koP06Mqt6Qcxwlau-13)

---

## 여러가지 조합논리회로

### 코드변환기

- 디지털 시스템에서 시스템들이 교환할 정도에 대해 서로 다른 코드를 사용한다면 ** 코드 변환이 필요
- 하나의 이진 코드를 다른 이진 코드로 바꾸어 주는 조합논리회로
- 다양한 코드 변환기 존재
		- BCD-3 초과코드
		- BCD-9 보수변환기

### BCD-3 초과 변환기

- BCD 코드를 3-초과 코드로 바꾸는 변환기
- BCD 코드를 3-초과 코드는 4비트를 이용하여 10진수 표현
- 따라서 변환회로는 4개입력과 4개출력 필요

- 설계 과정
1. 진리표작성
2. 카르노 도표 이용 간소화 (부울함수 유도)
3. 출력 부울함수 유도
4. 논리회로도 작성

![](https://velog.velcdn.com/images/urtimeislimited/post/1b70bdd5-b620-4d8a-a9e4-f6e00d1d425f/image.png)
![](https://velog.velcdn.com/images/urtimeislimited/post/ce990e39-18fa-4ae0-8d55-18151fa2d5ba/image.png)
![](https://velog.velcdn.com/images/urtimeislimited/post/43ab918d-3f54-41e7-a630-c969279d6544/image.png)



### BCD-9 보수 변환기

![](https://velog.velcdn.com/images/urtimeislimited/post/2a5acb0d-fc4c-4598-a539-8fd226abe6fb/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/c3129e69-a997-4a38-8215-8b0ed8c86dbd/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/410d8b9a-9465-4bdd-adfc-e2b9415e6301/image.png)

---

### 패리티 발생기/검사기

- 디지털 시스템에서 2진 정보를 주고 받을 때 잡음이나 회로상의 문제로 에러 발생
- 이러한 에러 검출을 위해 전송되는 정보에 에러 검출용 비트 추가해 전송
- 이때 추가되는 에러 검출용 비트: 패리티 비트

#### 패리티 비트를 이용하는 방식

1. 짝수 패리티 검출방식

- 2진 정보 속에 1의 개수가 패리티 비트를 포함하여 짝수가 되도록 패리티 비트를 부과하는 방식

![](https://velog.velcdn.com/images/urtimeislimited/post/943fa560-07dc-4ef6-b550-02e3214f2848/image.png)


2. 홀수 패리티 검출방식 -> 주로 사용

- 2진 정보 속에 1의 개수가 패리티 비트를 포함하여 홀수가 되도록 패리티 비트를 부과하는 방식

#### 이중 패리티 검출방식

- 일반 패리티 검출방식은 1개의 에러가 있을 때 검출 가능
- 그러나 동시에 2개의 에러가 있으면 검출 불가능
- 이러한 경우에 사용되는 방법이 이중 패리티 검출방식
- 이 방식은 코드를 한 묶음으로 하여, 그 묶음의 수직방향과 수평방향으로 패리티 비트를 부과

![](https://velog.velcdn.com/images/urtimeislimited/post/a49479e1-9085-4d3d-87df-823815039e5b/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/da68f4ac-d2af-41ae-92c7-4ecdaa104dbd/image.png)




홀수패리티인데 1이 6개 -> 패리티 에러 검출

---

## 패리티 발생기 / 검사기

- 발생기
![](https://velog.velcdn.com/images/urtimeislimited/post/7a1fed67-beba-4980-bb25-8049e30c5b8e/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/b591b195-7577-44d6-8cba-5e8c04c35e17/image.png)


- 검사기

![](https://velog.velcdn.com/images/urtimeislimited/post/2aec425b-3892-436a-b0ce-b1a648b582c0/image.png)
![](https://velog.velcdn.com/images/urtimeislimited/post/ae7196ba-d6fe-4d2d-bf75-be65d3e96e31/image.png)


#### BCD-세븐 세그먼트 표시기


![](https://velog.velcdn.com/images/urtimeislimited/post/27853602-5ae9-4f98-9bfd-36c74d997499/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/cd89cc67-46c2-4243-851b-d8e4a338c5c1/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/c6e9f9f3-56ad-4384-98f4-30a2bd3a0aa7/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/091fe50b-a506-4040-abc0-9953068eb0a3/image.png)


---

### MSI를 이용한 조합논리회로

- 디지털 시스템에서 효과적인 조합논리회로를 설계하기 위해서는 주어진 함수를 실현하는데 필요한 게이트의 수를 최소화 필요
- 이를 위해 집적회로 (IC) 사용
-> 패키지화된 IC 내부의 게이트를 이용하면 경제적인 설계 가능
- 이미 만들어진 MSI 정치를 이용하면 다양한 조합논리회로를 설계 가능 -> 인코더, 디코더, 멀티플렉서, 디멀티플렉서

---

### 인코더

- 부호화되지 않은 입력을 받아서 부호화된 출력을 내보내는 부호화기 예) 10진수나 8진수를 입력으로 2진수나 BCD 코드로 변환해주는 조합논리회로

![](https://velog.velcdn.com/images/urtimeislimited/post/cbcd8c54-a619-45cc-9cbf-cffc916d9b2a/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/56dd9ce8-50f5-4848-9dd9-7b55ba0e9e30/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/794330f5-aa11-4c36-b4c9-98c068ff4783/image.png)

![](https://velog.velcdn.com/images/urtimeislimited/post/b3e204f4-4faf-49ea-89c6-e0b4cec43fea/image.png)
