\documentclass[a4paper,12pt]{article}

% =========================
% Γλώσσα & Γραμματοσειρές
% =========================
\usepackage{fontspec}
\usepackage{polyglossia}

\setmainlanguage{greek}
\setotherlanguage{english}

\setmainfont{Times New Roman}
\setsansfont{Arial}
\setmonofont{Consolas}

% =========================
% Μαθηματικά & Γραφικά
% =========================
\usepackage{amsmath}
\usepackage{amssymb}
\usepackage{graphicx}
\usepackage{float}
\usepackage{caption}
\usepackage{subcaption}

% =========================
% Κώδικας Verilog
% =========================
\usepackage{listings}
\usepackage{xcolor}

\lstset{
	language=Verilog,
	basicstyle=\ttfamily\small,
	keywordstyle=\color{blue},
	commentstyle=\color{gray},
	numbers=left,
	numberstyle=\tiny,
	frame=single,
	breaklines=true,
	tabsize=2
}

% =========================
% Layout & Links
% =========================
\usepackage{geometry}
\geometry{margin=2.5cm}

\usepackage{hyperref}
\hypersetup{
	colorlinks=true,
	linkcolor=black,
	urlcolor=blue
}

\title{...}
\author{...}
\date{...}

\begin{document}   
	
	\begin{titlepage}
		\centering
		
		\vspace*{1cm}
		
		{\Large \textbf{Ψηφιακά Συστήματα HW σε Χαμηλά Επίπεδα Λογικής Ι}}
		
		\vspace{1.5cm}
		
		\includegraphics[width=0.35\textwidth]{Logo_AUTH.png}
		
		\vspace{2cm}
		
		\textbf{Ονοματεπώνυμο:} Πελοπίδας-Νικόλαος Τσιούντσιουρας\\
		\textbf{ΑΕΜ: } 11085
		
		\vspace*{1cm}
		
		\textbf{Υπεύθυνος Καθηγητής}\\
		Βασίλειος Παυλίδης
		
		\vfill
		
		Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών\\
		Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης\\
		Ακαδημαϊκό Έτος 2025--2026
		
	\end{titlepage}
	
	\tableofcontents
	\newpage
	
	\section{Εισαγωγή}
	
	Σκοπός της παρούσας αναφοράς είναι η παρουσίαση της σχεδίασης,
	υλοποίησης και επαλήθευσης των εργαστηριακών ασκήσεων του μαθήματος
	\textit{Ψηφιακά Συστήματα HW σε Χαμηλά Επίπεδα Λογικής Ι}.
	
	Η εργασία περιλαμβάνει την υλοποίηση μίας αριθμητικής/λογικής μονάδας (ALU),
	μίας αριθμομηχανής, ενός αρχείου καταχωρητών και ενός απλού νευρωνικού
	συστήματος βασισμένου σε πεπερασμένη μηχανή καταστάσεων (FSM).
	
	Όλες οι υλοποιήσεις πραγματοποιήθηκαν σε Verilog και επαληθεύτηκαν
	μέσω προσομοιώσεων με χρήση κατάλληλων testbenches.

	\section{Άσκηση 1: Υλοποίηση Arithmetic Logic Unit (ALU)}
	
	Στην πρώτη άσκηση υλοποιήθηκε μία 32-bit αριθμητική/λογική μονάδα (ALU),
	η οποία υποστηρίζει αριθμητικές και λογικές πράξεις και πράξεις ολίσθησης, σύμφωνα
	με τις απαιτήσεις της εκφώνησης. Η ALU υλοποιήθηκε ως καθαρά συνδυαστικό
	κύκλωμα, χωρίς χρήση ρολογιού ή καταχωρητών, γεγονός που εξασφαλίζει ότι
	η έξοδος εξαρτάται αποκλειστικά από τις τρέχουσες τιμές των εισόδων.
	
	Η επιλογή της εκάστοτε λειτουργίας πραγματοποιείται μέσω του σήματος
	ελέγχου \texttt{alu\_op}, πλάτους 4 bit. Το σήμα αυτό οδηγεί έναν
	πολυπλέκτη επιλογής λειτουργίας, ο οποίος καθορίζει ποια πράξη θα
	εκτελεστεί μεταξύ των τελεστών \texttt{op1} και \texttt{op2}. Οι
	αριθμητικές πράξεις υλοποιούνται με προσημασμένη αριθμητική, ενώ για τις
	λογικές πράξεις χρησιμοποιούνται οι αντίστοιχοι bitwise τελεστές της
	Verilog.
	
	Για λόγους αναγνωσιμότητας, επεκτασιμότητας και ευκολίας συντήρησης του
	κώδικα, οι κωδικοποιήσεις των λειτουργιών της ALU ορίστηκαν με χρήση
	παραμέτρων (\texttt{parameter}). Κάθε λειτουργία αντιστοιχίζεται σε
	μία μοναδική 4-bit τιμή του σήματος \texttt{alu\_op}, επιτρέποντας την
	εύκολη αναγνώριση και διαχείριση των υποστηριζόμενων πράξεων. Οι
	παράμετροι αυτές περιλαμβάνουν λογικές πράξεις (AND, OR, XOR, NAND,
	NOR), αριθμητικές πράξεις (πρόσθεση, αφαίρεση, πολλαπλασιασμό), καθώς και
	λογικές και αριθμητικές ολισθήσεις προς τα δεξιά και αριστερά.
	
	\begin{lstlisting}[caption={Ορισμός παραμέτρων λειτουργιών ALU}]
		parameter [3:0] ALU_AND         = 4'b1000;
		parameter [3:0] ALU_OR          = 4'b1001;
		parameter [3:0] ALU_NOR         = 4'b1010;
		parameter [3:0] ALU_NAND        = 4'b1011;
		parameter [3:0] ALU_XOR         = 4'b1100;
		parameter [3:0] ALU_ADD         = 4'b0100;
		parameter [3:0] ALU_SUB         = 4'b0101;
		parameter [3:0] ALU_MUL         = 4'b0110;
		parameter [3:0] ALU_LOG_SHIFT_R = 4'b0000;
		parameter [3:0] ALU_LOG_SHIFT_L = 4'b0001;
		parameter [3:0] ALU_ARI_SHIFT_R = 4'b0010;
		parameter [3:0] ALU_ARI_SHIFT_L = 4'b0011;
	\end{lstlisting}
	
	Το σήμα \texttt{zero} ενεργοποιείται όταν το αποτέλεσμα της ALU είναι
	ίσο με μηδέν, ενώ το σήμα \texttt{ovf} χρησιμοποιείται για την ανίχνευση
	υπερχείλισης στις αριθμητικές πράξεις πρόσθεσης, αφαίρεσης και
	πολλαπλασιασμού. Με τον τρόπο αυτό παρέχεται επιπλέον πληροφορία
	κατάστασης, η οποία αξιοποιείται σε μεταγενέστερα στάδια του συστήματος.
	
	\section{Άσκηση 2: Υλοποίηση Αριθμομηχανής}
	
	Στη δεύτερη άσκηση υλοποιήθηκε μία απλή αριθμομηχανή, η οποία βασίζεται
	στη μονάδα ALU που σχεδιάστηκε στην Άσκηση 1. Το κύκλωμα διατηρεί την
	τρέχουσα τιμή της αριθμομηχανής σε έναν συσσωρευτή (accumulator) πλάτους
	16 bit και επιτρέπει την εκτέλεση αριθμητικών και λογικών πράξεων μέσω
	της ALU, σύμφωνα με τα σήματα ελέγχου που προκύπτουν από τα πλήκτρα
	εισόδου.
	
	Ο συσσωρευτής υλοποιήθηκε ως σύγχρονος καταχωρητής, ο οποίος
	ενημερώνεται στην ανερχόμενη ακμή του ρολογιού όταν ενεργοποιείται το
	κεντρικό πλήκτρο (\texttt{btnc}), ενώ μηδενίζεται σύγχρονα μέσω του
	πλήκτρου εκκαθάρισης (\texttt{btnac}). Η τιμή του συσσωρευτή συνδέεται
	απευθείας στις εξόδους LED, παρέχοντας άμεση οπτική ένδειξη της τρέχουσας
	κατάστασης της αριθμομηχανής.
	
	Για τη σύνδεση του συσσωρευτή με την ALU χρησιμοποιήθηκε επέκταση
	προσήμου (sign extension), όπως ορίζεται στην εκφώνηση. Συγκεκριμένα,
	τόσο η τιμή του συσσωρευτή όσο και οι τιμές των διακοπτών εισόδου
	(\texttt{sw}) επεκτείνονται από 16 bit σε 32 bit και οδηγούν τις εισόδους
	\texttt{op1} και \texttt{op2} της ALU αντίστοιχα. Με τον τρόπο αυτό
	εξασφαλίζεται η σωστή εκτέλεση προσημασμένων πράξεων, ενώ το αποτέλεσμα
	της ALU αποθηκεύεται εκ νέου στον συσσωρευτή μέσω των 16 λιγότερο
	σημαντικών bit της εξόδου.
	
	Η παραγωγή του σήματος ελέγχου \texttt{alu\_op} υλοποιήθηκε σε ξεχωριστό
	module (\texttt{calc\_enc}), με χρήση δομικής Verilog. Το κύκλωμα αυτό
	παράγει τα τέσσερα bit του \texttt{alu\_op} αποκλειστικά μέσω
	συνδυαστικής λογικής και βασίζεται στις καταστάσεις των πλήκτρων
	\texttt{btnl}, \texttt{btnr} και \texttt{btnd}, ακολουθώντας πιστά τα
	λογικά διαγράμματα που δίνονται στην εκφώνηση. Ο διαχωρισμός αυτός
	βελτιώνει τη δομημένη σχεδίαση και διευκολύνει την επαναχρησιμοποίηση και
	τον έλεγχο του κυκλώματος.
	
	Η λειτουργία της αριθμομηχανής επαληθεύτηκε μέσω κατάλληλου testbench,
	στο οποίο εφαρμόστηκαν διαδοχικές πράξεις σύμφωνα με τα σενάρια ελέγχου
	της εκφώνησης. Στην κυματομορφή εξόδου παρατηρείται η σωστή ενημέρωση του
	συσσωρευτή μετά από κάθε ενεργοποίηση του \texttt{btnc}, καθώς και η
	ορθή εκτέλεση των αντίστοιχων λειτουργιών της ALU. Ειδικότερα,
	επιβεβαιώνεται ότι η επαναφορά μέσω του \texttt{btnac} μηδενίζει τον
	συσσωρευτή, ενώ οι αριθμητικές και λογικές πράξεις παράγουν τα
	αναμενόμενα αποτελέσματα, τα οποία εμφανίζονται άμεσα στα LED.
	
	\begin{figure}[H]
		\centering
		\includegraphics[width=0.9\textwidth]{Exercise 2/waveform_2.png}
		\caption{Κυματομορφές προσομοίωσης αριθμομηχανής}
	\end{figure}
	
	\section{Άσκηση 3: Υλοποίηση Register File}
	
	Στην τρίτη άσκηση υλοποιήθηκε ένα αρχείο καταχωρητών (register file)
	16×32-bit, το οποίο διαθέτει τέσσερις θύρες ανάγνωσης και δύο θύρες
	εγγραφής, σύμφωνα με τις απαιτήσεις της εκφώνησης. Το register file
	σχεδιάστηκε ώστε να χρησιμοποιηθεί στα επόμενα στάδια του συστήματος,
	και συγκεκριμένα για την αποθήκευση βαρών και πολώσεων του νευρωνικού
	δικτύου της Άσκησης 4.
	
	Η λειτουργία του κυκλώματος διαχωρίστηκε σε δύο ανεξάρτητα
	\texttt{always} blocks με διακριτό ρόλο. Το πρώτο είναι συγχρονισμένο με
	το ρολόι και υλοποιεί τόσο την εγγραφή δεδομένων όσο και την ασύγχρονη
	επαναφορά ενεργή σε χαμηλό επίπεδο (\texttt{resetn}). Κατά την ενεργοποίηση
	του \texttt{resetn}, όλοι οι καταχωρητές αρχικοποιούνται στην τιμή
	μηδέν, εξασφαλίζοντας γνωστή αρχική κατάσταση του συστήματος. Όταν το
	σήμα \texttt{write} είναι ενεργό, πραγματοποιείται εγγραφή δεδομένων
	κατά την ανερχόμενη ακμή του ρολογιού, με υποστήριξη δύο ταυτόχρονων
	εγγραφών μέσω των σημάτων \texttt{writeReg1}/\texttt{writeData1} και
	\texttt{writeReg2}/\texttt{writeData2}.
	
	Το δεύτερο \texttt{always} block είναι καθαρά συνδυαστικό και
	υλοποιεί τη λειτουργία ανάγνωσης. Οι τιμές των καταχωρητών που
	υποδεικνύονται από τα σήματα \texttt{readReg1} έως \texttt{readReg4}
	ανατίθενται άμεσα στις αντίστοιχες εξόδους \texttt{readData1} έως
	\texttt{readData4}, χωρίς τη χρήση ρολογιού. Με τον τρόπο αυτό
	εξασφαλίζεται άμεση πρόσβαση στα αποθηκευμένα δεδομένα, κάτι ιδιαίτερα
	σημαντικό για την παράλληλη λειτουργία των επόμενων σταδίων του
	νευρωνικού συστήματος.
	
	Ιδιαίτερη μέριμνα δόθηκε στη διαχείριση περιπτώσεων ταυτόχρονης εγγραφής
	και ανάγνωσης του ίδιου καταχωρητή. Στις περιπτώσεις αυτές υλοποιήθηκε
	μηχανισμός write forwarding, ο οποίος δίνει προτεραιότητα στα δεδομένα
	εγγραφής έναντι της παλαιότερης αποθηκευμένης τιμής. Έτσι διασφαλίζεται
	ότι η ανάγνωση επιστρέφει πάντα τη πιο πρόσφατη και έγκυρη τιμή, ακόμη
	και όταν η εγγραφή και η ανάγνωση αφορούν τον ίδιο κύκλο λειτουργίας.
	
	Η συγκεκριμένη υλοποίηση καθιστά το register file αξιόπιστο και
	κατάλληλο για χρήση ως κεντρικό στοιχείο αποθήκευσης στο νευρωνικό
	σύστημα της Άσκησης 4, υποστηρίζοντας πολλαπλές ταυτόχρονες προσβάσεις
	και αποφεύγοντας ασυνέπειες στα δεδομένα.
	
	\section{Άσκηση 4: Υλοποίηση Νευρωνικού Συστήματος}
	
	Η τέταρτη άσκηση αφορά την υλοποίηση ενός απλού νευρωνικού συστήματος,
	το οποίο ελέγχεται μέσω πεπερασμένης μηχανής καταστάσεων (FSM) τύπου
	Moore. Η επιλογή FSM τύπου Moore κρίθηκε κατάλληλη, καθώς οι έξοδοι του
	συστήματος εξαρτώνται αποκλειστικά από την τρέχουσα κατάσταση και όχι
	άμεσα από τις εισόδους, εξασφαλίζοντας σταθερή και προβλέψιμη συμπεριφορά
	κατά τη μετάβαση μεταξύ των διαδοχικών σταδίων υπολογισμού.
	
	Το νευρωνικό σύστημα αξιοποιεί τη μονάδα ALU της Άσκησης 1 και το αρχείο
	καταχωρητών της Άσκησης 3 για την εκτέλεση των αριθμητικών πράξεων,
	μετατοπίσεων και την αποθήκευση των βαρών και των πολώσεων. Η συνολική
	λειτουργία οργανώνεται σε διακριτά στάδια, σύμφωνα με τη δομή που
	ορίζεται στην εκφώνηση, και περιλαμβάνει στάδια φόρτωσης βαρών,
	προεπεξεργασίας εισόδων, υπολογισμού των νευρώνων εισόδου, υπολογισμού
	του νευρώνα εξόδου και τελικής μεταεπεξεργασίας.
	
	Η FSM περιλαμβάνει επτά καταστάσεις και αρχικοποιείται στην κατάσταση
	\texttt{DEACTIVATED}. Το σήμα επαναφοράς \texttt{resetn} θεωρείται ενεργό
	σε χαμηλό επίπεδο (active-low), και συνεπώς η εκκίνηση του νευρωνικού
	συστήματος πραγματοποιείται μόνο όταν το \texttt{resetn} μεταβεί σε
	υψηλή στάθμη και το σήμα \texttt{enable} ενεργοποιηθεί. Η επιλογή αυτή
	διασφαλίζει γνωστή αρχική κατάσταση και ορθή συγχρονισμένη εκκίνηση του
	συστήματος.
	
	Κάθε νευρώνας υλοποιεί μία πράξη MAC (Multiply and Accumulate) μέσω
	ξεχωριστού module, το οποίο αποτελείται από δύο μονάδες ALU συνδεδεμένες
	σειριακά: η πρώτη εκτελεί τον πολλαπλασιασμό και η δεύτερη την πρόσθεση
	με την αντίστοιχη πόλωση. Με τον τρόπο αυτό επιτυγχάνεται καθαρός
	διαχωρισμός λειτουργιών και πιστή αντιστοίχιση με το θεωρητικό μοντέλο
	MAC. Παράλληλα, παρέχονται ξεχωριστά σήματα ένδειξης μηδενικού
	αποτελέσματος και υπερχείλισης για κάθε στάδιο υπολογισμού.
	
	Ιδιαίτερη έμφαση δόθηκε στη διαχείριση υπερχείλισης, σύμφωνα με τις
	διευκρινίσεις της άσκησης και το μοντέλο αναφοράς. Σε περίπτωση που
	ανιχνευθεί overflow σε οποιοδήποτε στάδιο υπολογισμού, το FSM μεταβαίνει
	άμεσα στην κατάσταση \texttt{IDLE}, παρακάμπτοντας τα επόμενα στάδια,
	και η έξοδος του συστήματος οδηγείται στην προσημασμένη 32-bit τιμή που
	αντιστοιχεί στο $-1$. Η προσέγγιση αυτή εξασφαλίζει συμφωνία με το
	μοντέλο αναφοράς και αποτρέπει την παραγωγή μη έγκυρων αποτελεσμάτων.
	
	Το διάγραμμα της FSM παρουσιάζεται στο Σχήμα~\ref{fig:fsm}, όπου
	απεικονίζονται οι μεταβάσεις μεταξύ των καταστάσεων του συστήματος και
	η αντιστοίχισή τους στα επιμέρους στάδια επεξεργασίας.
	
	\begin{figure}[H]
		\centering
		\includegraphics[width=0.85\textwidth]{FSM-diagramm.png}
		\caption{Διάγραμμα FSM του νευρωνικού συστήματος}
		\label{fig:fsm}
	\end{figure}
	
	Η λειτουργία του νευρωνικού συστήματος επαληθεύτηκε μέσω εκτενούς
	testbench, το οποίο συγκρίνει την έξοδο του κυκλώματος με την έξοδο
	αναφοράς του μοντέλου. Στην ενιαία κυματομορφή προσομοίωσης παρατηρείται
	η σωστή ακολουθία των καταστάσεων της FSM, η ορθή φόρτωση των βαρών και
	πολώσεων στο register file, καθώς και η σταδιακή παραγωγή των
	ενδιάμεσων και τελικών αποτελεσμάτων.
	
	Επιπλέον, επιβεβαιώνεται ότι σε περιπτώσεις υπερχείλισης το σύστημα
	μεταβαίνει άμεσα στην κατάσταση \texttt{IDLE} και η έξοδος λαμβάνει την
	προβλεπόμενη τιμή $-1$, γεγονός που αποδεικνύει τη σωστή ενσωμάτωση της
	λογικής ελέγχου σφαλμάτων και τη συμφωνία της υλοποίησης με το μοντέλο
	αναφοράς.
	
	\begin{figure}[H]
		\centering
		\includegraphics[width=\textwidth]{Exercise 4/waveform_4-1.png}
		\vspace{0.2cm}
		\includegraphics[width=\textwidth]{Exercise 4/waveform_4-2.png}
		\vspace{0.2cm}
		\includegraphics[width=\textwidth]{Exercise 4/waveform_4-3.png}
		\caption{Ενιαία κυματομορφή προσομοίωσης νευρωνικού συστήματος}
	\end{figure}

\end{document}
