<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="demultiplexeur"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="demultiplexeur">
    <a name="circuit" val="demultiplexeur"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(310,330)" to="(430,330)"/>
    <wire from="(40,50)" to="(40,130)"/>
    <wire from="(360,170)" to="(360,450)"/>
    <wire from="(130,370)" to="(430,370)"/>
    <wire from="(480,110)" to="(680,110)"/>
    <wire from="(360,70)" to="(360,100)"/>
    <wire from="(360,170)" to="(430,170)"/>
    <wire from="(130,130)" to="(130,370)"/>
    <wire from="(130,70)" to="(140,70)"/>
    <wire from="(170,210)" to="(430,210)"/>
    <wire from="(310,250)" to="(430,250)"/>
    <wire from="(60,110)" to="(60,130)"/>
    <wire from="(130,370)" to="(130,460)"/>
    <wire from="(130,70)" to="(130,130)"/>
    <wire from="(170,290)" to="(170,460)"/>
    <wire from="(360,100)" to="(430,100)"/>
    <wire from="(360,100)" to="(360,170)"/>
    <wire from="(50,340)" to="(50,350)"/>
    <wire from="(170,290)" to="(430,290)"/>
    <wire from="(40,130)" to="(40,180)"/>
    <wire from="(50,350)" to="(430,350)"/>
    <wire from="(40,340)" to="(50,340)"/>
    <wire from="(40,270)" to="(430,270)"/>
    <wire from="(310,70)" to="(330,70)"/>
    <wire from="(310,30)" to="(310,70)"/>
    <wire from="(170,70)" to="(170,210)"/>
    <wire from="(50,190)" to="(430,190)"/>
    <wire from="(310,70)" to="(310,250)"/>
    <wire from="(480,190)" to="(690,190)"/>
    <wire from="(20,50)" to="(40,50)"/>
    <wire from="(40,130)" to="(60,130)"/>
    <wire from="(430,90)" to="(430,100)"/>
    <wire from="(40,270)" to="(40,340)"/>
    <wire from="(130,130)" to="(430,130)"/>
    <wire from="(60,110)" to="(430,110)"/>
    <wire from="(310,330)" to="(310,450)"/>
    <wire from="(480,270)" to="(680,270)"/>
    <wire from="(40,180)" to="(40,270)"/>
    <wire from="(40,180)" to="(50,180)"/>
    <wire from="(50,180)" to="(50,190)"/>
    <wire from="(310,250)" to="(310,330)"/>
    <wire from="(170,210)" to="(170,290)"/>
    <wire from="(480,350)" to="(680,350)"/>
    <wire from="(130,30)" to="(130,70)"/>
    <comp lib="0" loc="(680,270)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(130,30)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(310,30)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(480,350)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(360,70)" name="NOT Gate"/>
    <comp lib="0" loc="(680,110)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(480,110)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(680,350)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(20,50)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="E1"/>
    </comp>
    <comp lib="1" loc="(480,270)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(480,190)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(690,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(170,70)" name="NOT Gate"/>
  </circuit>
</project>
