CPU칩은 다양한 핀으로 시스템 버스들과 연결되어 있다. 시스템 버스는 CPU와 메모리, 입출력 장치 간 정보 교환 통로를 말한다.
CPU칩에는 통신을 위한 핀이 있고 이러한 핀들은 주소, 데이터, 제어 세 종류로 나눌 수 있다. 
핀을 유형별로 묶어 버스라고 부른다.

주소핀의 수(주소 버스 크기)와 데이터핀의 수(데이터 버스의 크기)는 CPU 성능을 결정하는 주요 변수

인터럽트 핀 : I/O장치에서 CPU 쪽 연결 입력
버스 중재 핀 : 장치들이 동시에 버스를 사용하지 못하도록 트래픽 조절

시스템 버스의 종류

    주소 버스
    데이터 버스 
    제어 버스

버스의 작동 방식을 규정한 버스 프로토콜이 있고, 능동적으로 버스를 전송하는 장치를 마스터, 수동은 슬레이브라고 함
메모리는 마스터가 될 수 없음

주소 버스선이 많을수록 CPU가 직접 액세스 가능한 메모리 양이 증가

버스의 대역폭을 늘리려면 버스 사이클을 짧게 하거나 데이터 버스 폭을 넓힘 -> 버스 스큐 발생(동기시스템에서 동시 전송된 신호들이 서로 다른 시간에 도착함) -> 판독 값의 미세한 차이 발생 -> 다중화 버스(주소선과 데이터선 따로 두지 않고 서로 공유)

다중화 버스 : 주소선과 데이터선을 공유함. 버스 동작 시작 시에는 주소선을 사용하고 그다음 데이터선을 사용함. 시스템 속도는 느려짐

버스트 모드 : 데이터를 연속적인 메모리 주소로 전송

제어 버스는 데이터 및 주소 버스에 대한 액세스와 사용을 제어하는데 쓰인다. 명령 및 타이밍 정보 전송
데이터 전송 방향은 버스 마스터가 정함. 
읽기 사이클동안은 데이터가 버스 슬레이브에서 버스 마스터로 흐르고,
쓰기 사이클동안에는 데이터가 버스 마스터에서 버스 슬레이브로 흐른다

버스 타이밍
    동기식 버스 : 수동 발진기, 5~133MHz 구형파 클록 신호. 첫 번째 사이클에서는 주소 버스에 메모리 주소 배치, 안정화되면 주소 활성화 신호를 발행. 읽기 동작은 읽기 명령을 내리고 메모리 모듈이 주소 인식하고 주기 지연 후 데이터 버스에 데이터를 실음.
    쓰기 동작은 데이터를 데이터 버스에 싣고 버스가 안정화되면 쓰기 명령. 메모리 모듈은 데이터 버스의 정보 복사

    비동기식 버스 : 클록 없음. 동작 하나 발생 후 그다음 동작이 영향을 받아 이어짐. 읽기 동작으로 주소와 상태 신호를 버스에 싣고 안정화되면 읽기 명령, 메모리가 주소를 해독하고 데이터 버스에 데이터를 실어서 응답을 보냄. 데이터 버스가 안정화되면 ACK를 활성화하여 CPU에 알림. 마스터가 데이터를 읽으면 읽기 신호를 해제하고, 메모리 모듈은 데이터 버스와 ACK신호 해제.
    쓰기 동작은, 신호 입력과 동시에 데이터를 버스에 싣고, 메모리 모듈이 데이터 버스에서 데이터를 복사한 후 ACK를 보내 응답. 마스터는 쓰기 신호를, 메모리 모듈은 ACK 신호를 해제한다.

버스 중재
    데이터 전송
        1. 버스 중재기에서 버스 사용 승인
        2. 버스를 통해 데이터 전송
    데이터 요청
        1. 버스 중재기에서 버스 사용 승인
        2. 적절한 제어와 주소 버스로 다른 장치 요청 전송
        3. 요청을 받은 장치가 데이터 보낼 때까지 대기
    
벙렬 버스 중재 방식 : 버스 중재기 하나가 버스 사용 순서 결정. 버스 요구와 버스 승인 신호가 존재. 중재기에는 우선순위 디코더가 내장
버스가 사용중인 경우, 버스 마스터들은 해제될 때까지 기다렸다가 버스 요구.

직렬 버스 중재 방식(데이지 체인) : 중재기에 연결된 순서에 따라 우선순위 결정. 마스터들이 하나의 버스 요구선을 사용함. 그러나 버스 마스터 수를 중재기가 파악할 수 없음

폴링 방식 : 중재기가 순서대로 버스 사용여부를 마스터에 확인

버스 설계 목표 : 성능, 표준(유연성), 가격. 메모리 버스는 가격보다는 성능이 우선. I/O버스는 표준화가 우선이고 다음이 성능