// add : 00
// addi: 10
// rsub: 01
// rsubi: 11
// bs  : 21 // 11'h400: rD <= rA << rB; 200: rA >> rB arit; rA >> rB
// bsi : 31 // bs with IMM, IMM is 5 bits long
// xor : 42
// xori: 52
// and : 41
// andi: 51
// or  : 40
// ori : 50
// beq : 47 (delay: rD == 5'h10) // branch if rA equal 0, to PC + rB
// beqi: 57 (delay: rD == 5'h10) // branch if rA equal 0, to PC + IMM
// br  : 46 // branch to PC + rB, store cur PC to rD
// bri : 56 // branch to PC + IMM, store cur PC to rD
// lw  : 62 // load word from rA + rB to rD
// lwi : 72 // load word from rA + IMM to rD
// sw  : 66 // store word from rD into rA + rB
// swi : 76 // store word from rD into rA + IMM

// init R0
core.i_cache.cachedat.ram.r_data[0] <= {6'o01,5'h0,5'h0,5'h0,11'd0};
core.i_cache.cachedat.ram.r_data[1] <= {6'o01,5'h0,5'h0,5'h0,11'd0};
core.i_cache.cachedat.ram.r_data[2] <= {6'o01,5'h0,5'h0,5'h0,11'd0};



core.i_cache.cachedat.ram.r_data[3] <= {6'o52,5'h1,5'h0,16'hffff};
core.i_cache.cachedat.ram.r_data[4] <= {6'o00,5'h2,5'h1,5'h1,11'd0};
core.i_cache.cachedat.ram.r_data[5] <= {6'o52,5'h3,5'h2,16'hffff};
core.i_cache.cachedat.ram.r_data[6] <= {6'o52,5'h4,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[7] <= {6'o52,5'h5,5'h0,16'h0};


core.i_cache.cachedat.ram.r_data[8] <= {6'o76,5'h2,5'h0,16'h8024};
core.i_cache.cachedat.ram.r_data[9] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[10] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[11] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[12] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[13] <= {6'o52,5'h5,5'h0,16'h0};
//core.i_cache.cachedat.ram.r_data[14] <= {6'o10,5'he,5'h0,16'h8008};
//core.i_cache.cachedat.ram.r_data[15] <= {6'o62,5'hd,5'h0,5'he,11'd1};
core.i_cache.cachedat.ram.r_data[14] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[15] <= {6'o72,5'hd,5'h0,16'h8009};
core.i_cache.cachedat.ram.r_data[16] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[17] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[18] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[19] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[20] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[21] <= {6'o52,5'h5,5'h0,16'h0};
core.i_cache.cachedat.ram.r_data[22] <= {6'o42,5'h1f,5'h1f,5'h1f,11'd0};
core.i_cache.cachedat.ram.r_data[23] <= {6'o42,5'h1f,5'h1f,5'h1f,11'd0};
core.i_cache.cachedat.ram.r_data[24] <= {6'o42,5'h1f,5'h1f,5'h1f,11'd0};


core.hyper_softcore.prog_mem.ram.r_data[0] <= 16'h4e00;
core.hyper_softcore.prog_mem.ram.r_data[1] <= 16'h6a00;
core.hyper_softcore.prog_mem.ram.r_data[2] <= 16'h4610;
core.hyper_softcore.prog_mem.ram.r_data[3] <= 16'h4611;
core.hyper_softcore.prog_mem.ram.r_data[4] <= 16'h4712;
core.hyper_softcore.prog_mem.ram.r_data[5] <= 16'h4613;


core.hyper_softcore.prog_mem.ram.r_data[6] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[7] <= 16'h4618; // 0x18 => 1
core.hyper_softcore.prog_mem.ram.r_data[8] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[9] <= 16'h4619; // 0x19 => 2
core.hyper_softcore.prog_mem.ram.r_data[10] <= 16'h4000;
core.hyper_softcore.prog_mem.ram.r_data[11] <= 16'h461a; // 0x1a => 2
core.hyper_softcore.prog_mem.ram.r_data[12] <= 16'h6e00;
core.hyper_softcore.prog_mem.ram.r_data[13] <= 16'h0010;
core.hyper_softcore.prog_mem.ram.r_data[14] <= 16'h461b; // 0x1b => 1+0xfffe
core.hyper_softcore.prog_mem.ram.r_data[15] <= 16'h6e00;
core.hyper_softcore.prog_mem.ram.r_data[16] <= 16'h0010;
core.hyper_softcore.prog_mem.ram.r_data[17] <= 16'h461c; // 0x1c => 1+0xfffe
core.hyper_softcore.prog_mem.ram.r_data[18] <= 16'h6e00;
core.hyper_softcore.prog_mem.ram.r_data[19] <= 16'h0210;
core.hyper_softcore.prog_mem.ram.r_data[20] <= 16'h461d; // 0x1d => 1+0xffff

core.hyper_softcore.prog_mem.ram.r_data[21] <= 16'h6e00;
core.hyper_softcore.prog_mem.ram.r_data[22] <= 16'h0210;
core.hyper_softcore.prog_mem.ram.r_data[23] <= 16'h0310;
core.hyper_softcore.prog_mem.ram.r_data[24] <= 16'h461e; // 0x1e => 1+0xffff
core.hyper_softcore.prog_mem.ram.r_data[25] <= 16'h4d00;
core.hyper_softcore.prog_mem.ram.r_data[26] <= 16'h4213;
core.hyper_softcore.prog_mem.ram.r_data[27] <= 16'h461f; // 0x1f => 1

// one-istruction gap!

core.hyper_softcore.prog_mem.ram.r_data[29] <= 16'h0a10;
core.hyper_softcore.prog_mem.ram.r_data[30] <= 16'h201f;
core.hyper_softcore.prog_mem.ram.r_data[31] <= 16'h4616; // 0x16 => 1+0xfffd
core.hyper_softcore.prog_mem.ram.r_data[32] <= 16'h4d00;
core.hyper_softcore.prog_mem.ram.r_data[33] <= 16'h4200;
core.hyper_softcore.prog_mem.ram.r_data[34] <= 16'h4617; // 0x17 => 1

core.hyper_softcore.prog_mem.ram.r_data[35] <= 16'h6f00;
core.hyper_softcore.prog_mem.ram.r_data[36] <= 16'h4614; // 0x14 => 0xfffe

//// DATA !
core.hyper_softcore.data_mem.ram.r_data[0] <= 16'h0018; //// DATA !
//// DATA !

core.hyper_softcore.prog_mem.ram.r_data[37] <= 16'h0a00;
core.hyper_softcore.prog_mem.ram.r_data[38] <= 16'h4601; // 0x01 => 0x0018
core.hyper_softcore.prog_mem.ram.r_data[39] <= 16'h4c00;
// two-istruction gap!
core.hyper_softcore.prog_mem.ram.r_data[42] <= 16'h1a08;
core.hyper_softcore.prog_mem.ram.r_data[43] <= 16'h56f9; // 0x20 => 1
core.hyper_softcore.prog_mem.ram.r_data[44] <= 16'h1008;
core.hyper_softcore.prog_mem.ram.r_data[45] <= 16'h1600; // 0x21 => 3

core.hyper_softcore.prog_mem.ram.r_data[46] <= 16'hc133; // branch taken
core.hyper_softcore.prog_mem.ram.r_data[47] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[48] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[49] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[50] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[51] <= 16'h4728; // 0x28 => 6
core.hyper_softcore.prog_mem.ram.r_data[52] <= 16'hc139; // branch not taken
core.hyper_softcore.prog_mem.ram.r_data[53] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[54] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[55] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[56] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[57] <= 16'h4629; // 0x29 => 5

core.hyper_softcore.prog_mem.ram.r_data[58] <= 16'h083d;
core.hyper_softcore.prog_mem.ram.r_data[59] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[60] <= 16'h4100;
core.hyper_softcore.prog_mem.ram.r_data[61] <= 16'h0013;
core.hyper_softcore.prog_mem.ram.r_data[62] <= 16'h462b; // 0x2b => 0xffff


core.hyper_softcore.prog_mem.ram.r_data[254] <= 16'h6a00;
core.hyper_softcore.prog_mem.ram.r_data[255] <= 16'h46ff;
