<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:18.2318</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.09.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7011760</applicationNumber><claimCount>46</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>확장된 비닝을 위한 구성가능한 에이프런 지원</inventionTitle><inventionTitleEng>CONFIGURABLE APRON SUPPORT FOR EXPANDED-BINNING</inventionTitleEng><openDate>2023.06.19</openDate><openNumber>10-2023-0088352</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.04.05</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2011.01.01)</ipcDate><ipcNumber>G06T 15/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06T 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06T 7/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06T 15/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>G06T 5/20</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 확장된 비닝을 위한 구성가능한 에이프런들을 위한, 저장 매체들 상에 인코딩된 컴퓨터 프로그램들을 포함하는 시스템들, 디바이스들, 장치, 및 방법들을 제공한다. 본 개시의 양태들은 적어도 하나의 빈에서 하나 이상의 픽셀 타일들을 식별하는 것 및 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 에지 정보를 결정하는 것을 포함한다. 에지 정보는 각각의 픽셀 타일에 인접한 하나 이상의 픽셀들과 연관될 수도 있다. 본 개시는 추가로 각각의 픽셀 타일에 대한 에지 정보에 기초하여 적어도 하나의 인접한 빈이 가시적인지 여부를 결정하는 것을 설명하며, 적어도 하나의 인접한 빈은 적어도 하나의 빈에 인접할 수도 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.04.21</internationOpenDate><internationOpenNumber>WO2022081293</internationOpenNumber><internationalApplicationDate>2021.09.16</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/050670</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 그래픽스 프로세싱의 방법으로서, 적어도 하나의 빈에서 하나 이상의 픽셀 타일들을 식별하는 단계;상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 에지 정보를 결정하는 단계로서, 상기 에지 정보는 각각의 픽셀 타일에 인접한 하나 이상의 픽셀들과 연관되는, 상기 에지 정보를 결정하는 단계; 및각각의 픽셀 타일에 대한 상기 에지 정보에 기초하여 적어도 하나의 인접한 빈이 가시적인지 여부를 결정하는 단계로서, 상기 적어도 하나의 인접한 빈은 상기 적어도 하나의 빈에 인접하는, 상기 가시적인지 여부를 결정하는 단계를 포함하는, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 픽셀 마스크를 생성하는 단계를 더 포함하는, 그래픽스 프로세싱의 방법. </claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서, 상기 픽셀 마스크의 적용에 기초하여 상기 하나 이상의 픽셀들 중 적어도 하나의 픽셀이 가시적인지 여부를 결정하는 단계를 더 포함하는, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서, 상기 픽셀 마스크는 상기 픽셀 타일의 상부 에이프런 영역, 상기 픽셀 타일의 하부 에이프런 영역, 상기 픽셀 타일의 좌측 에이프런 영역 또는 상기 픽셀 타일의 우측 에이프런 영역 중 적어도 하나에 대응하는 하나 이상의 비트를 포함하는, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서, 상기 하나 이상의 비트는 상기 픽셀 타일의 상부 에이프런 영역, 상기 픽셀 타일의 하부 에이프런 영역, 상기 픽셀 타일의 좌측 에이프런 영역 및 상기 픽셀 타일의 우측 에이프런 영역에 각각 대응하는 4 비트와 동일한, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서, 래스터라이저 블록으로부터 가시성 스트림 레코더 블록으로 각각의 픽셀 타일에 대한 상기 에지 정보를 송신하는 단계를 더 포함하는, 그래픽스 프로세싱의 방법. </claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서, 상기 래스터라이저 블록은 각각의 픽셀 타일에 대한 상기 에지 정보를 결정하는, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>8. 제 6 항에 있어서, 상기 가시성 스트림 레코더는 각각의 픽셀 타일에 대한 상기 에지 정보에 기초하여 상기 적어도 하나의 인접한 빈이 가시적인지 여부를 결정하는, 그래픽스 프로세싱의 방법. </claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서, 상기 하나 이상의 픽셀 타일들 중 적어도 일부에 대한 상기 에지 정보는 병렬로 결정되는, 그래픽스 프로세싱의 방법. </claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 상기 에지 정보를 결정하는 단계는, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 코너 정보를 결정하는 단계를 더 포함하는, 그래픽스 프로세싱의 방법. </claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서, 상기 하나 이상의 픽셀들은 N 픽셀 폭 바이 M 픽셀 높이의 블록에 대응하고, 여기서 N 및 M 은 동일한 값 또는 상이한 값과 연관되는, 그래픽스 프로세싱의 방법. </claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서, 상기 하나 이상의 픽셀들의 사이즈는 프로그램가능한, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서, 상기 사이즈는 1 픽셀, 2 픽셀, 4 픽셀, 또는 8 픽셀 중 적어도 하나인, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>14. 제 1 항에 있어서, 상기 하나 이상의 픽셀 타일들의 각각은 복수의 픽셀들을 포함하는, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>15. 제 1 항에 있어서, 상기 하나 이상의 픽셀 타일들은 래스터화되는, 그래픽스 프로세싱의 방법.</claim></claimInfo><claimInfo><claim>16. 그래픽스 프로세싱을 위한 장치로서,메모리; 및상기 메모리에 커플링된 적어도 하나의 프로세서를 포함하고,상기 적어도 하나의 프로세서는, 적어도 하나의 빈에서 하나 이상의 픽셀 타일들을 식별하고; 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 에지 정보를 결정하는 것으로서, 상기 에지 정보는 각각의 픽셀 타일에 인접한 하나 이상의 픽셀들과 연관되는, 상기 에지 정보를 결정하며; 그리고 각각의 픽셀 타일에 대한 상기 에지 정보에 기초하여 적어도 하나의 인접한 빈이 가시적인지 여부를 결정하는 것으로서, 상기 적어도 하나의 인접한 빈은 상기 적어도 하나의 빈에 인접하는, 상기 가시적인지 여부를 결정하도록 구성되는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서, 상기 적어도 하나의 프로세서는 추가로, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 픽셀 마스크를 생성하도록 구성되는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서, 상기 적어도 하나의 프로세서는 추가로, 상기 픽셀 마스크의 적용에 기초하여 상기 하나 이상의 픽셀들 중 적어도 하나의 픽셀이 가시적인지 여부를 결정하도록 구성되는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>19. 제 17 항에 있어서, 상기 픽셀 마스크는 상기 픽셀 타일의 상부 에이프런 영역, 상기 픽셀 타일의 하부 에이프런 영역, 상기 픽셀 타일의 좌측 에이프런 영역 또는 상기 픽셀 타일의 우측 에이프런 영역 중 적어도 하나에 대응하는 하나 이상의 비트를 포함하는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서, 상기 하나 이상의 비트는 상기 픽셀 타일의 상부 에이프런 영역, 상기 픽셀 타일의 하부 에이프런 영역, 상기 픽셀 타일의 좌측 에이프런 영역 및 상기 픽셀 타일의 우측 에이프런 영역에 각각 대응하는 4 비트와 동일한, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>21. 제 16 항에 있어서, 상기 적어도 하나의 프로세서는 추가로, 래스터라이저 블록으로부터 가시성 스트림 레코더 블록으로 각각의 픽셀 타일에 대한 상기 에지 정보를 송신하도록 구성되는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서, 상기 래스터라이저 블록은 각각의 픽셀 타일에 대한 상기 에지 정보를 결정하는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>23. 제 21 항에 있어서, 상기 가시성 스트림 레코더는 각각의 픽셀 타일에 대한 상기 에지 정보에 기초하여 상기 적어도 하나의 인접한 빈이 가시적인지 여부를 결정하는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>24. 제 16 항에 있어서, 상기 하나 이상의 픽셀 타일들 중 적어도 일부에 대한 상기 에지 정보는 병렬로 결정되는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>25. 제 16 항에 있어서, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 상기 에지 정보를 결정하기 위해, 상기 적어도 하나의 프로세서는 추가로, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 코너 정보를 결정하도록 구성되는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>26. 제 16 항에 있어서, 상기 하나 이상의 픽셀들은 N 픽셀 폭 바이 M 픽셀 높이의 블록에 대응하고, 여기서 N 및 M 은 동일한 값 또는 상이한 값과 연관되는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>27. 제 16 항에 있어서, 상기 하나 이상의 픽셀들의 사이즈는 프로그램가능한, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>28. 제 27 항에 있어서, 상기 사이즈는 1 픽셀, 2 픽셀, 4 픽셀, 또는 8 픽셀 중 적어도 하나인, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>29. 제 16 항에 있어서, 상기 하나 이상의 픽셀 타일들의 각각은 복수의 픽셀들을 포함하는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>30. 제 16 항에 있어서, 상기 하나 이상의 픽셀 타일들은 래스터화되는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>31. 그래픽스 프로세싱을 위한 장치로서,적어도 하나의 빈에서 하나 이상의 픽셀 타일들을 식별하는 수단;상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 에지 정보를 결정하는 수단으로서, 상기 에지 정보는 각각의 픽셀 타일에 인접한 하나 이상의 픽셀들과 연관되는, 상기 에지 정보를 결정하는 수단; 및각각의 픽셀 타일에 대한 상기 에지 정보에 기초하여 적어도 하나의 인접한 빈이 가시적인지 여부를 결정하는 수단으로서, 상기 적어도 하나의 인접한 빈은 상기 적어도 하나의 빈에 인접하는, 상기 가시적인지 여부를 결정하는 수단을 포함하는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>32. 제 31 항에 있어서, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 픽셀 마스크를 생성하는 수단을 더 포함하는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>33. 제 32 항에 있어서, 상기 픽셀 마스크의 적용에 기초하여 상기 하나 이상의 픽셀들 중 적어도 하나의 픽셀이 가시적인지 여부를 결정하는 수단을 더 포함하는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>34. 제 32 항에 있어서, 상기 픽셀 마스크는 상기 픽셀 타일의 상부 에이프런 영역, 상기 픽셀 타일의 하부 에이프런 영역, 상기 픽셀 타일의 좌측 에이프런 영역 또는 상기 픽셀 타일의 우측 에이프런 영역 중 적어도 하나에 대응하는 하나 이상의 비트를 포함하는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>35. 제 34 항에 있어서, 상기 하나 이상의 비트는 상기 픽셀 타일의 상부 에이프런 영역, 상기 픽셀 타일의 하부 에이프런 영역, 상기 픽셀 타일의 좌측 에이프런 영역 및 상기 픽셀 타일의 우측 에이프런 영역에 각각 대응하는 4 비트와 동일한, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>36. 제 31 항에 있어서, 래스터라이저 블록으로부터 가시성 스트림 레코더 블록으로 각각의 픽셀 타일에 대한 상기 에지 정보를 송신하는 수단을 더 포함하는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>37. 제 36 항에 있어서, 상기 래스터라이저 블록은 각각의 픽셀 타일에 대한 상기 에지 정보를 결정하는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>38. 제 36 항에 있어서, 상기 가시성 스트림 레코더는 각각의 픽셀 타일에 대한 상기 에지 정보에 기초하여 상기 적어도 하나의 인접한 빈이 가시적인지 여부를 결정하는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>39. 제 31 항에 있어서, 상기 하나 이상의 픽셀 타일들 중 적어도 일부에 대한 상기 에지 정보는 병렬로 결정되는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>40. 제 31 항에 있어서, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 상기 에지 정보를 결정하는 수단은 추가로, 상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 코너 정보를 결정하도록 구성되는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>41. 제 31 항에 있어서, 상기 하나 이상의 픽셀들은 N 픽셀 폭 바이 M 픽셀 높이의 블록에 대응하고, 여기서 N 및 M 은 동일한 값 또는 상이한 값과 연관되는, 그래픽스 프로세싱을 위한 장치. </claim></claimInfo><claimInfo><claim>42. 제 31 항에 있어서, 상기 하나 이상의 픽셀들의 사이즈는 프로그램가능한, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>43. 제 42 항에 있어서, 상기 사이즈는 1 픽셀, 2 픽셀, 4 픽셀, 또는 8 픽셀 중 적어도 하나인, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>44. 제 31 항에 있어서, 상기 하나 이상의 픽셀 타일들의 각각은 복수의 픽셀들을 포함하는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>45. 제 31 항에 있어서, 상기 하나 이상의 픽셀 타일들은 래스터화되는, 그래픽스 프로세싱을 위한 장치.</claim></claimInfo><claimInfo><claim>46. 그래픽스 프로세싱을 위한 컴퓨터 실행가능 코드를 저장하는 컴퓨터 판독가능 저장 매체로서, 상기 코드는 프로세서에 의해 실행될 때 상기 프로세서로 하여금:적어도 하나의 빈에서 하나 이상의 픽셀 타일들을 식별하게 하고;상기 하나 이상의 픽셀 타일들의 각각의 픽셀 타일에 대한 에지 정보를 결정하게 하는 것으로서, 상기 에지 정보는 각각의 픽셀 타일에 인접한 하나 이상의 픽셀들과 연관되는, 상기 에지 정보를 결정하게 하며; 그리고각각의 픽셀 타일에 대한 상기 에지 정보에 기초하여 적어도 하나의 인접한 빈이 가시적인지 여부를 결정하게 하는 것으로서, 상기 적어도 하나의 인접한 빈은 상기 적어도 하나의 빈에 인접하는, 상기 가시적인지 여부를 결정하게 하는, 컴퓨터 판독가능 저장 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>BHIRAVABHATLA, KALYAN KUMAR</engName><name>비라바바틀라 칼리안 쿠마르 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>GUMMIDIPUDI, KRISHNAIAH</engName><name>굼미디푸디 크리쉬나이아 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>SINGH, ANKIT KUMAR</engName><name>싱 안키트 쿠마르 </name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>GRUBER, ANDREW EVAN</engName><name>그루버 앤드류 에반</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>AKKARAJU, PAVAN KUMAR</engName><name>아카라주 파반 쿠마르</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>ALLA, SRIHARI BABU</engName><name>알라 스리하리 바부</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>NAGENDRA KUMAR, JONNALA GADDA</engName><name>나겐드라 쿠마르 조날라 가다</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>NIKAM, VISHWANATH SHASHIKANT</engName><name>니캄 비쉬와나트 샤시칸트 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.10.16</priorityApplicationDate><priorityApplicationNumber>17/073,218</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.04.05</receiptDate><receiptNumber>1-1-2023-0385152-92</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.05.19</receiptDate><receiptNumber>1-5-2023-0080524-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.28</receiptDate><receiptNumber>1-1-2024-0943041-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2024.08.28</receiptDate><receiptNumber>1-1-2024-0943042-46</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237011760.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93dd4957ed14540cde1d218a34ba7124b7470d6e0a2d5ceffdb45f85c7109c9b987a4c1a69572869cc85ec6463733c2b451215999375fefb2e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc086663eb1ef7e9ead20f5a5bbf65465e4c74d56f5b54933c3eb6629860092b524ec9e46651fa0312a3c6082bd6cfbe02719dfd4977b3048</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>