# 暑期实习周报
参与uCore向RiscV移植的工作

## Week2 Day4 2018.07.19
- 与陈老师交流了一下bbl的问题，结果记录在[bbl_problem](https://github.com/deltavoid/ucore_os_lab/blob/riscv32-priv-1.10-dev/docs-zqy/bbl/bbl_problem.txt)
- 分析了一下mentry.S中mscratch的用法，结果记录在[mscratch_analysis](https://github.com/deltavoid/ucore_os_lab/blob/riscv32-priv-1.10-dev/docs-zqy/bbl/mscratch.txt)

## Week2 Day3 2018.07.18
- 学习bbl(riscv-pk)，梳理了一下基本框架，笔记在[bbl_analysis](https://github.com/deltavoid/ucore_os_lab/blob/riscv32-priv-1.10-dev/docs-zqy/bbl_analysis.txt)

## Week2 Day2 2018.07.17
- 阅读了riscv-privileged-v1.10 Machine ISA部分。重点学习中断处理机制，笔记在[interrupt note](https://github.com/deltavoid/UcoreOnRiscv/blob/master/Reference/riscv/riscv-privileged-v1.10_interrupt_note.txt)。

## Week2 Day1 2018.07.16
- 运行了lab0_0。开始编译riscvemu时libsdl1.2-dev发生冲突，安装不上，后来换了一台电脑编译成功。
- riscvemu中有一个函数(rsicv_cpu.c 1498行riscv_cpu_interp32)没有找到直接实现，后来发现是使用了类似于模板的技术在riscv_template.h 200行实现。
- 重新回去看riscv-privileged 中machine-ISA的部分。

## Week1 Day5 2018.07.13
- 学习了ucore lab2, 主要涉及虚拟地址空间布局，物理地址空间布局和页表变换，细节较多。

## Week1 Day4 2018.07.12
- 阅读了riscv-spec-v2.2的RV32I,RV64I和riscv-privileged-v1.10的supervisor-level ISA。
- 明天准备学习ucore lab2和riscv-privileged-v1.10的machine-level ISA。

## Week1 Day3 2018.07.11
- 阅读了ucore lab1的源码，主要是trap和init部分。
- 阅读riscv-spec-v2.2前2章，第2章看得还不够深入。
- 明天继续学习RV32I, RV64I 和riscv-privileged-v1.10。

## Week1 Day2 2018.07.10
- 今天主要在编译运行ucore。
- ucore on riscv32 用石振兴给打工具链和重新编译的工具链都可以编译，重新编译耗时比较多。编译完成后用石振兴的qemu可以运行，用重新编译的qemu会出现缺少machine的情况，对比后可以发现重新编译的qemu与石振兴的qemu相比缺少了virt machine，但与石振兴交流后还未发现原因。
- ucore on risc64 用石振兴给打工具链编译会出现缺库的情况，用重新编译的工具链可以编译。用石振兴的qemu运行会出现缺库的情况，用重新编译的qemu运行依然提示缺少machine。
- 从[riscv-qemu](https://github.com/riscv/riscv-qemu/wiki)重新下载qemu并编译后解决了问题，推测原因是git默认下载的qemu版本不够新，没有生成需要的机器。


## Week1 Day1 2018.07.09
- Week1主要重现张蔚和石振兴的工作，学习uCore和RiscV的背景知识，以对uCore on RiscV有基本的理解。
- 今天看完了一遍石振兴的毕业论文，对RiscV和uCore移植有了基本的了解。
- 明天开始尝试编译运行ucore on riscv32 和 ucore on riscv64。
