2中文摘要
對半導體產業以及製造商而言，銲錫接點可靠度一直是半導體產業以及製造商重要的議
題。隨著半導體封裝技術的進步，陣列銲錫接點以大部分取代了傳統打線接合或是自動接合
(Tape Automated Bonding；TAB ) 技術，並且大量使用在可攜式電子產品之中。然而可攜式
電子產品在使用造成掉落或碰撞且在運輸途中產生的機械衝擊容易使產品失效。基於欲了解
產品的失效機制，許多學者及研究人員已開始研究掉落測試與分析。
本論文的目的是根據JEDEC標準在實驗室中建立掉落測試機。它包括（1）驗證掉落測試
機的掉落等級是否達到JEDEC規範，（2）掉落測試的有限元素模擬和（3）比較動態響應的實
驗和數值模擬方法。
利用頻譜分析儀對測試板進行頻譜分析，量測自由振動及固定四點振動下測試板的前六
個自然頻率及振型，再使用有限元素軟體ANSYS進行模擬分析，並比對實驗與模擬的測試板
自然頻率及振型結果，用以驗證測試板材料的可信度，以作為上板掉落測試模擬中測試板的
材料依據。掉落測試機的掉落測試標準已可以達到三個條件標準：Condition B、G和H，這已
經滿足了大多數電子產品製造商，特別是Condition B。利用加速度邊界法(Input-G)、支承激
振法(Support Excitation Scheme，SES) 和位移邊界法(Input-D) 三個有限元素模型與實驗進行
動態響應的比較。根據Condition B的理論脈衝激振，位移邊界法的動態響應的應變不符合實
驗測量，因此證實位移邊界法不可用於模擬設計分析。加速度邊界法在動態響應下的應變峰
值雖然無法到達到實驗值，但是可以藉由加入初速度的負載進行修正。最後，實驗和其他兩
個方法在動態反應下的應變是可以被接受的。在態應響應的應變波形，加速度邊界法明顯優
於支承激振法。
關鍵字：JEDEC，掉落測試，加速度邊界法，位移邊界法，支承激振法。
ABSTRACT
Semiconductor and electronic product manufacturers pay much attention to the solder joint
reliability. Due to rapid advancements in the electronic industry, packages with fine pitch ball grid
array have been increasingly used in portable electronic devices. The mechanical shock resulted
from mishandling during transportation or custom usage may lead to malfunction of product.
Researchers pay more attention to drop test studies and analyses in understanding the failure
mechanism for the past years.
The purpose of this thesis resides in the reliability of a JEDEC standard board level drop test
apparatus established in laboratory. It includes (1) verification of drop condition level according to
4Cycle)等規範，作為探討銲錫接點可靠度的方法，傳統的上板電子封裝可靠度是指銲錫接點
在熱循環下之疲勞強度或稱疲勞壽命。
隨著科技的進步及 3C 產業蓬勃的發展，各式各樣的電子產品已充斥在吾人的生活中，
在消費者的需求下，各種電子產品也隨著輕、薄、短、小方向持續發展。各種電子產品越變
越小，這也使得消費者在使用中容易產生掉落或碰撞等情形的發生再加上業者運輸過程所產
生的機械衝擊，將造成錫球接點失效進而導致產品無法使用，因此掉落衝擊時的上板電子封
裝錫球接點可靠度是半導體與電子產品製造商極度關切的問題。
研究目的
在現今的消費需求下，各種可攜式電子產品推陳出新的速度越來越快，新品研發的過程
中勢必進行掉落測試，而掉落測試又必須消耗大量的時間和製作不同產品所消耗的金錢。有
限元素分析軟體的加入不僅可加快掉落測試的速度，當更改產品外型或材料時，可以模擬方
式測試結果無需先製作產品，這樣的方式可大大的提升業者在市場上的競爭力。
在掉落測試這塊領域中，很多學者只提出加速度邊界法或支承激振法單一種模擬分方式
進行討論，並無將這兩種方法整合討論的文章。在本文中，將位移邊界法(Input D)、加速度
邊界法及支承激振法三種模擬方法一起討論，位移邊界法是將加速度邊界法輸入之衝擊加速
度改變為衝擊加速度對時間積分兩次後所得之位移作為邊界條件，使用 ANSYS 進行分析。
以上三種方法利用實驗量測的衝擊波為做為各方法的邊界條件，並利用實驗量出的應變比較
各方法模擬出的應變結果，並討論各種模擬方式的優異性。
文獻回顧
在掉落測試發展初期，主要是以產品掉落試驗為主，大多以試體在不同角度與高度掉落，
比較其產生的衝擊反應、PCB 的衝擊加速度大小與應變、產品外殼以及電池座的可靠度，相
較於產品內部的 IC 元件，該項測試更適用於產品外部結構，比如產品的機殼、螢幕的破壞。
Lim 與 Low[1]應用掉落測試機，以行動電話進行實驗，探討電子產品在不同掉落高度與角度
所產生的衝擊加速度，可藉此改良產品的設計以及材料的選擇。Seah 等人[2]考慮產品受到衝
擊時，內部 PCB 的反應是封裝體失效的因素之ㄧ，進行產品掉落測試，量測內部 PCB 的應
變與外部機殼的加速度，結果顯示應變與加速度的有良好的相關性。
但由於產品的結構複雜，無法有效量取銲錫接點的暫態資料，所以對於評估產品中表面
黏著元件的可靠度，仍具有困難與問題存在，欲解決上述問題則必須進行上板電子封裝的掉
落。Ong[3]等人分別進行產品與上板掉落測試，並且比較兩者產生的衝擊脈波與應變的差異，
結果顯示在產品掉落測試中，PCB 的變形受到產品機殼外型影響。而在上板掉落測試中 PCB
的變形主要來自掉落時慣性力的影響，並且 PCB 的彎曲在上板掉落測試的條件下明顯大於產
品掉落測試。
6圖三 加速度邊界法示意圖
在 Tee 的研究團隊中，由[13]可知實驗與模擬在 PCB 板子長度方向的應變具有高度吻合
性，由此可以確認掉落數值模擬的可靠性，銲錫接點的應力反應就可視為失效判別依據，由
[14]可知剝離應力(Peeling Stress)是導致錫球接點破壞最主要的原因，同時也發現銲錫接點的
應力、應變與電阻反應之相關性。此點說明了掉落模擬的必要性，因為進行掉落測試時無法
在如此小的銲錫接點量測應力。
由於加速度邊界法已大量簡化模型，模擬時間的長短在於模擬的步進時間，所以使用
ANSYS 可縮短模擬時間。但因為 ANSYS 無法接受螺絲部位加速度的外力負載，故加速度邊
界法並不適用於 ANSYS 的暫態動力分析模組，為解決此問題可將加速度歷程對時間積分兩
次，獲得位移的歷程再施加入螺絲固定處即可。再者，加速度邊界法的解包含有剛體運動，
若要模擬測試板承受重複的掉落衝擊，藉此了解構裝體承受連續衝擊的力學行為是無法達到
的。
為了解決上述問題，由 Lai[18-21]研究團隊採用所謂支承激振法(Support Excitation
Scheme)來進行模擬。支承激振法[18]是源於振動學中支承外力擾動的動態系統之數學模式。
若將角柱螺絲假設為剛體，則角柱螺絲以下的部份是支承座，PCB 視為所欲探討的系統，衝
擊發生後加速度脈波傳遞至角柱螺絲，故 PCB 的振動反應來自於角柱螺絲支承擾動。將參考
座標設定在 PCB 螺絲固定處，整個系統可分離為 PCB 試片與六角螺絲以下的支承座兩個獨
立系統，其中支承座系統非欲探討的範圍可不考慮，PCB 試片系統可轉換為螺絲固定處之位
移為零，螺絲固定處的擾動轉化為等效外力作用於整個 PCB 試片系統上，如圖四所示。此模
擬可直接在 ANSYS 的暫態模組求得解答。
圖四 支承激振法示意圖
研究方法
首先吾人利用自然頻率測試方法量測自由振動及固定四點振動兩種模式下PCB的自然頻
率，並利用 ANSYS 分析出的頻率進行比對，以驗證 ANSYS 軟體中材料設定的可信度。振動
8圖六 三種模擬方式模型及邊界負載設定
從圖七所示，為測試板上部中心的長度方向也就是 X 軸方向應變，其測試板上部中心為
測試板黏貼應變規位置。可以得知位移邊界法與其他兩種方法的結果差異很大，所以位移邊
界法將不再進行模擬與實驗的討論。
在以下的模擬中將對加速度邊界法及支承激振法兩種模擬方式輸入 Condition B、
Condition G、Condition H 三種條件下實驗量測的加速度值作為邊界條件進行模擬，測試板材
料採用振動測試中所用之材料參數，三種條件的加速度值各採用採用 Condition B 實驗中的第
五次掉落測試的加速度結果、Condition G 實驗中的第三次掉落測試的加速度結果及 Condition
H 實驗中的第二次掉落測試的加速度結果。
文獻中加速度邊界法僅在測試板四角螺絲固定處加入加速度值，在模擬中發現應變峰值
並未到達實驗值並且有很大的差異，故在模擬中對測試板加入掉落台末速度並進行比較，在
圖八~十中比較出有加入末速度的應變結果比沒有加末速度的應變結果更接近實驗應變的峰
值，則加速度邊界法模擬中才會將整片測試板加入掉落台末速度的邊界條件。
結果的部份將擷取測試板上部中心的長度方向也就是 X 軸方向應變及應變，其測試板上
部中心為測試板黏貼應變規位置。
加速度邊界法模型及邊界負載設定
G
1123
14
15
16
D
位移邊界法模型及邊界負載設定
1123
14
15
16
G
支承激振法模型及邊界負載設定
螺絲固定處之
位移為零
X
Y
Z
X
Y
Z
X
Y
Z
G
G
G
D
D
D
10
圖十一~十三為 Condition B、Condition G、Condition H 及實驗的應變及應力結果比較，
圖中可看出加速度邊界法及支承激振法各方法本身的應力及應變曲線變化是有相同的趨勢
的。應變方面加速度邊界法及支承激振法開始產生及結束應變的時間都會比實驗值快 0.5
ms，其發生模擬值比實驗值應變較快發生的原因應變峰值方面支承激振法第一次彎曲及第二
次彎曲處都會比實驗值大，其誤差值在 1000με，而加速度邊界法在第一次彎曲時與實驗值較
為接近，但第二次彎曲會比實驗值小，其誤差值在 500με；綜合以上比較加速度邊界法會較
優於支承激振法的結果。
總結上述過程有以下結論：
一、位移邊界法與實驗的結果無法匹配，證實不可用於模擬設計分析。
二、從模擬與實驗結果比較中可知加速邊界法及支承激振法的應變發生時間都會比實
值快 0.5 ms，但在應變峰值方面加速度邊界法的誤差會比支承激振法較為接近實驗
值，故加速度邊界法的模擬結果將會優於支承激振法。
三、若考慮模擬的消耗時間，因加速度邊界法的步進時間受到最小元素大小的約束，而
支承激振法都可自行設定步進時間大小，當模擬較細微結構的模型時，加速度邊界
法將需要校耗大量的時間。
綜合以上三點，可以推論出此兩種模擬方法各有其優異性，若需要較為準確的結果加速
度邊界法將會是較好的選擇。未來在實驗的部份動態資料擷取將在加入電阻擷取系統，用於
量測測試板上封裝體在掉落過程中的電阻情形，使動態擷取系統更為完備。
0 1 2 3 4 5 6 7
Time (ms)
-6000
-4000
-2000
0
2000
4000
6000
M
ic
ro
st
ra
in
(
)
-80
-40
0
40
80
St
re
ss
(M
P
a)
Experiment Strain
Input-G Stress
Input-G Strain
SES Stress
SES Strain
圖十一 Condition B 實驗和模擬應力應變與時間關係圖
12
參考文獻
[1] C. T. Lim and Y. J. Low, "Investigating of Drop Impact of Portable Electronic Products," 52rd ECTC
Conference Proceedings, pp. 1270-1271, 2002.
[2] S. K. W. Seah, C. T. Lim, E. H. Wong, V. B. C. Tan and V. P. W. Shim, "Mechanical Response of PCBs
in Portable Electronic Products During Drop Impact," Proc 4th Electronics Packaging Technology
Conference, pp. 120-125, 2002.
[3] Y. C. Ong, V. P. W. Shim, T. C. Chai and C. T. Lim, "Comparison of Mechanical Response of PCBs
Subjected to Product-Level and Board-Level Drop Impact Tests," 5th Electronics Packaging
Technology Conference, pp. 223-227, 2003.
[4] JEDEC Standard JESD22-B111, Board Level Drop Test Method of Components for Handheld
Electronic Products, JEDEC Solid State Technology Association, 2003.
[5] JEDEC Standard JESD22-B104C, Mechanical Shock, JEDEC Solid State Technology Association,
2004.
[6] H. S. Ng, T. Y. Tee and J. E. Luan, "Design for Standard Impact Pulses of Drop Tester Using Dynamic
Simulation," Electronics Packaging Technology Conference, 6th EPTC Conference Proceedings, pp.
793–799, Dec. 8-10, 2004.
[7] D. Xie, M. Arra, S. Yi and D. Rooncy, "Solder Joint Behavior of Area Array Packages in Board Level
Drop for Handheld Devices," 53rd ECTC Conference Proceedings, pp. 130–135, 2003.
[8] L. Zhu and W. Marcinkiewicz, "Drop Impact Reliability Analysis of CSP Packages at Board and
Product Levels Through Modeling Approaches," IEEE Transactions on Components and Packaging
Technologies, pp. 449-456, Vol. 28, No. 3, 2005.
[9] T. Y. Tee, H. S. Ng, C. T. Lini, E. Pek and Z. Zhongc, "Board Level Drop Test and Simulation of
TFBGA Packages for Telecommunication Applications," 53rd ECTC Conference Proceedings, pp.
121–129, May 27-30, 2003.
[10] Y. Gu and D. Jin, "Drop Test Simulation and DOE Analysis for Design Optimization of
Microelectronics Packages," 56th ECTC Conference Proceedings, 2006
[11] T. Y. Tee, H. S. Ng and Z. Zhong, "Design for Enhanced Solder Joint Reliability of Integrated Passives
Device under Board Level Drop Test and Thermal Cycling Test," Electronics Packaging Technology
Conference, 5th EPTC Conference Proceedings, pp. 210–217, 2003.
[12] J. E. Luan and T. Y. Tee, "Novel Board Level Drop Test Simulation using Implicit Transient Analysis
with Input-G Method," Electronics Packaging Technology Conference, 6th EPTC Conference
Proceedings, pp. 671–677, 2004.
[13] T. Y. Tee, J. E. Luan, E. Pek, C. T. Lim and Z. Zhong, "Novel Numerical and Experimental Analysis of
Dynamic Responses under Board Level Drop Test," 5th. Int. Conf. on Thermal and Mechanical
Simulation and Experiments in Micro-electronics and Micro-Systems, 2004.
[14] T. Y. Tee, J. E. Luan, E. Pek, C. T. Lim and Z. Zhong, "Advanced Experimental and Simulation
Techniques for Analysis of Dynamic Responses during Drop Impact," 54th ECTC Conference
Proceedings, pp. 1088–1094, 2004.
[15] K. Y. Goh, J. E. Luan and T. Y. Tee, "Drop Impact Life Prediction Model for Wafer Level Chip Scale
Packages," 7th EPTC Conference Proceedings, pp. 58–65, 2005.
14
國科會補助專題研究計畫成果報告自評表
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估
■ 達成目標
□ 未達成目標（請說明，以 100 字為限）
□ 實驗失敗
□ 因故實驗中斷
□ 其他原因
說明：
2. 研究成果在學術期刊發表或申請專利等情形：
論文：□已發表 □未發表之文稿 ■撰寫中 □無
專利：□已獲得 □申請中 □無
技轉：□已技轉 □洽談中 □無
其他：（以 100 字為限）
16
國科會補助計畫衍生研發成果推廣資料表
日期： 年 月 日
國科會補助計畫
計畫名稱：
計畫主持人：
計畫編號： 領域：
（中文）
研發成果名稱
（英文）
成果歸屬機構
發明人
(創作人)
（中文）
（200-500 字）技術說明
（英文）
產業別
技術/產品應用範圍
技術移轉可行性及預期
效益
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
98年度專題研究計畫研究成果彙整表 
計畫主持人：陳精一 計畫編號：98-2221-E-216-011- 
計畫名稱：上板電子封裝掉落衝擊動態系統之設計 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100% 接受一篇 但需修改 進行中 
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
