TimeQuest Timing Analyzer report for controle_semaforo_vga
Fri Nov 23 18:15:39 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'divisor_clk:estDiv|clk25'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'divisor_clk:estDiv|clk25'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_clk:estDiv|clk25'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'divisor_clk:estDiv|clk25'
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Hold: 'divisor_clk:estDiv|clk25'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_clk:estDiv|clk25'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'divisor_clk:estDiv|clk25'
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'divisor_clk:estDiv|clk25'
 48. Fast 1200mV 0C Model Hold: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_clk:estDiv|clk25'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; controle_semaforo_vga                                             ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; clk                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                      ;
; divisor_clk:estDiv|clk25 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_clk:estDiv|clk25 } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                     ;
+-----------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+-----------+-----------------+--------------------------+---------------------------------------------------------------+
; 12.17 MHz ; 12.17 MHz       ; divisor_clk:estDiv|clk25 ;                                                               ;
; 481.0 MHz ; 250.0 MHz       ; clk                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; divisor_clk:estDiv|clk25 ; -81.168 ; -2920.039     ;
; clk                      ; -1.079  ; -2.301        ;
+--------------------------+---------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_clk:estDiv|clk25 ; 0.434 ; 0.000         ;
; clk                      ; 0.454 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -8.948        ;
; divisor_clk:estDiv|clk25 ; -1.487 ; -163.570      ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_clk:estDiv|clk25'                                                                                                                                                             ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -81.168 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 82.568     ;
; -81.058 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 82.458     ;
; -81.023 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 82.423     ;
; -80.933 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 82.359     ;
; -80.910 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 82.310     ;
; -80.878 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 82.278     ;
; -80.872 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 82.292     ;
; -80.823 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 82.249     ;
; -80.788 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 82.214     ;
; -80.766 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 82.166     ;
; -80.762 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 82.182     ;
; -80.729 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 82.129     ;
; -80.727 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 82.147     ;
; -80.675 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 82.101     ;
; -80.643 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 82.069     ;
; -80.623 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 82.023     ;
; -80.614 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 82.034     ;
; -80.587 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 81.987     ;
; -80.582 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 82.002     ;
; -80.531 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.957     ;
; -80.494 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.920     ;
; -80.477 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 81.877     ;
; -80.470 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.890     ;
; -80.440 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 81.840     ;
; -80.433 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.853     ;
; -80.388 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.814     ;
; -80.352 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.778     ;
; -80.327 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 81.727     ;
; -80.327 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.747     ;
; -80.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 81.693     ;
; -80.291 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.711     ;
; -80.242 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.668     ;
; -80.205 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.631     ;
; -80.181 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.601     ;
; -80.180 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 81.580     ;
; -80.147 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 81.547     ;
; -80.144 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.564     ;
; -80.092 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.518     ;
; -80.058 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.484     ;
; -80.034 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 81.434     ;
; -80.031 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.451     ;
; -80.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 81.400     ;
; -79.997 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.417     ;
; -79.945 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.371     ;
; -79.912 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.338     ;
; -79.894 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 81.290     ;
; -79.884 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.304     ;
; -79.859 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 81.255     ;
; -79.851 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.271     ;
; -79.799 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.425      ; 81.225     ;
; -79.769 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 81.191     ;
; -79.746 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 81.142     ;
; -79.738 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.419      ; 81.158     ;
; -79.714 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 81.110     ;
; -79.708 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 81.124     ;
; -79.659 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 81.081     ;
; -79.624 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 81.046     ;
; -79.602 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.998     ;
; -79.598 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 81.014     ;
; -79.565 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.961     ;
; -79.563 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.979     ;
; -79.511 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.933     ;
; -79.479 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.901     ;
; -79.459 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.855     ;
; -79.450 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.866     ;
; -79.423 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.819     ;
; -79.418 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.834     ;
; -79.367 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.789     ;
; -79.330 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.752     ;
; -79.313 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.709     ;
; -79.306 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.722     ;
; -79.276 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.672     ;
; -79.269 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.685     ;
; -79.224 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.646     ;
; -79.188 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.610     ;
; -79.163 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.559     ;
; -79.163 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.579     ;
; -79.129 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.525     ;
; -79.127 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.543     ;
; -79.078 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.500     ;
; -79.041 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.463     ;
; -79.017 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.433     ;
; -79.016 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.412     ;
; -78.983 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 80.379     ;
; -78.980 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.396     ;
; -78.928 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.350     ;
; -78.894 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.316     ;
; -78.867 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.283     ;
; -78.833 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.249     ;
; -78.781 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.203     ;
; -78.748 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 80.170     ;
; -78.720 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.136     ;
; -78.687 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 80.103     ;
; -78.397 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.395      ; 79.793     ;
; -78.162 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.421      ; 79.584     ;
; -78.101 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.415      ; 79.517     ;
; -77.626 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.373      ; 79.000     ;
; -77.626 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.373      ; 79.000     ;
; -77.625 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[21] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.373      ; 78.999     ;
; -77.624 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[22] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.373      ; 78.998     ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.079 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.000      ;
; -1.079 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.080     ; 2.000      ;
; -0.931 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.080     ; 1.852      ;
; -0.931 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.080     ; 1.852      ;
; -0.143 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 1.064      ;
; 0.015  ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 0.906      ;
; 0.027  ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.080     ; 0.894      ;
; 0.063  ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 0.858      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_clk:estDiv|clk25'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.434 ; vga_raster_DE0:estRaster|retangulo_h                   ; vga_raster_DE0:estRaster|retangulo_h                   ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; vga_raster_DE0:estRaster|retangulo2_h                  ; vga_raster_DE0:estRaster|retangulo2_h                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; vga_raster_DE0:estRaster|retangulo3_h                  ; vga_raster_DE0:estRaster|retangulo3_h                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.098      ; 0.746      ;
; 0.455 ; vga_raster_DE0:estRaster|retangulo3_v                  ; vga_raster_DE0:estRaster|retangulo3_v                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; vga_raster_DE0:estRaster|vga_hblank                    ; vga_raster_DE0:estRaster|vga_hblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; vga_raster_DE0:estRaster|vga_hsync                     ; vga_raster_DE0:estRaster|vga_hsync                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; vga_raster_DE0:estRaster|vga_vsync                     ; vga_raster_DE0:estRaster|vga_vsync                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; vga_raster_DE0:estRaster|semaforo_h                    ; vga_raster_DE0:estRaster|semaforo_h                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; vga_raster_DE0:estRaster|vga_vblank                    ; vga_raster_DE0:estRaster|vga_vblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; vga_raster_DE0:estRaster|def_h                         ; vga_raster_DE0:estRaster|def_h                         ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 0.746      ;
; 0.733 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.024      ;
; 0.733 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.024      ;
; 0.733 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.024      ;
; 0.734 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.025      ;
; 0.734 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.025      ;
; 0.734 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.024      ;
; 0.734 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.024      ;
; 0.735 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.026      ;
; 0.735 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.025      ;
; 0.735 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.025      ;
; 0.735 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.025      ;
; 0.736 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.027      ;
; 0.736 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.026      ;
; 0.737 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.028      ;
; 0.737 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.027      ;
; 0.737 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.027      ;
; 0.738 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.029      ;
; 0.738 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.028      ;
; 0.738 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.028      ;
; 0.738 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.028      ;
; 0.738 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.028      ;
; 0.738 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.028      ;
; 0.739 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.030      ;
; 0.739 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.029      ;
; 0.739 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.029      ;
; 0.740 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.030      ;
; 0.759 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.050      ;
; 0.762 ; vga_raster_DE0:estRaster|Hcount[7]                     ; vga_raster_DE0:estRaster|Hcount[7]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.053      ;
; 0.765 ; vga_raster_DE0:estRaster|Hcount[2]                     ; vga_raster_DE0:estRaster|Hcount[2]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; vga_raster_DE0:estRaster|Hcount[3]                     ; vga_raster_DE0:estRaster|Hcount[3]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; vga_raster_DE0:estRaster|Vcount[4]                     ; vga_raster_DE0:estRaster|Vcount[4]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.080      ; 1.057      ;
; 0.767 ; vga_raster_DE0:estRaster|Hcount[4]                     ; vga_raster_DE0:estRaster|Hcount[4]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.058      ;
; 0.769 ; vga_raster_DE0:estRaster|Hcount[0]                     ; vga_raster_DE0:estRaster|Hcount[0]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.099      ; 1.080      ;
; 0.770 ; vga_raster_DE0:estRaster|Vcount[1]                     ; vga_raster_DE0:estRaster|Vcount[1]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.080      ; 1.062      ;
; 0.771 ; vga_raster_DE0:estRaster|Vcount[5]                     ; vga_raster_DE0:estRaster|Vcount[5]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; vga_raster_DE0:estRaster|Vcount[8]                     ; vga_raster_DE0:estRaster|Vcount[8]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; vga_raster_DE0:estRaster|Vcount[6]                     ; vga_raster_DE0:estRaster|Vcount[6]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.080      ; 1.066      ;
; 0.778 ; vga_raster_DE0:estRaster|Vcount[7]                     ; vga_raster_DE0:estRaster|Vcount[7]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.080      ; 1.070      ;
; 0.791 ; vga_raster_DE0:estRaster|Hcount[6]                     ; vga_raster_DE0:estRaster|Hcount[6]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.082      ;
; 0.824 ; vga_raster_DE0:estRaster|Hcount[5]                     ; vga_raster_DE0:estRaster|comum_h                       ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.086      ; 1.122      ;
; 1.017 ; vga_raster_DE0:estRaster|Hcount[1]                     ; vga_raster_DE0:estRaster|Hcount[1]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.308      ;
; 1.084 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.083      ; 1.379      ;
; 1.087 ; vga_raster_DE0:estRaster|Vcount[5]                     ; vga_raster_DE0:estRaster|vga_vblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.087      ; 1.386      ;
; 1.088 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.379      ;
; 1.088 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.379      ;
; 1.089 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.380      ;
; 1.089 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.380      ;
; 1.089 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.380      ;
; 1.089 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.379      ;
; 1.089 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.379      ;
; 1.090 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.381      ;
; 1.090 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.380      ;
; 1.090 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.380      ;
; 1.090 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.380      ;
; 1.091 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.382      ;
; 1.091 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.381      ;
; 1.092 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.382      ;
; 1.097 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.388      ;
; 1.098 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.389      ;
; 1.098 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.389      ;
; 1.098 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.389      ;
; 1.098 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.389      ;
; 1.098 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.388      ;
; 1.099 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.390      ;
; 1.099 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.390      ;
; 1.099 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.389      ;
; 1.099 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.389      ;
; 1.099 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.389      ;
; 1.099 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.389      ;
; 1.100 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.391      ;
; 1.100 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.390      ;
; 1.100 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.390      ;
; 1.101 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.391      ;
; 1.103 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.083      ; 1.398      ;
; 1.106 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.397      ;
; 1.107 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.398      ;
; 1.107 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.398      ;
; 1.107 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.398      ;
; 1.107 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.397      ;
; 1.108 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.399      ;
; 1.108 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.079      ; 1.399      ;
; 1.108 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.398      ;
; 1.108 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.398      ;
; 1.108 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.078      ; 1.398      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.485 ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.777      ;
; 0.493 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.712 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.004      ;
; 1.536 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.828      ;
; 1.536 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.828      ;
; 1.692 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.984      ;
; 1.692 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.984      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; 0.261  ; 0.481        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; 0.330  ; 0.518        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:Dclk_aux|clk            ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:contador[0]|clk         ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:contador[1]|clk         ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|clk25|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                        ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:Dclk_aux|clk            ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:contador[0]|clk         ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:contador[1]|clk         ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|clk25|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_clk:estDiv|clk25'                                                                                ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[8]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[9]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[8]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[9]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[15]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[16]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[17]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[18]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[19]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[20]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[21]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[22]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[23]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[24]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[25]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[26]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[27]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[28]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[29]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[30]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[31]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|comum_h                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|def_h                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|retangulo2_h                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|retangulo2_v                  ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; reset     ; divisor_clk:estDiv|clk25 ; 5.396 ; 5.868 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; reset     ; divisor_clk:estDiv|clk25 ; -3.066 ; -3.234 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; divisor_clk:estDiv|clk25 ; 7.547 ; 7.327 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[0] ; divisor_clk:estDiv|clk25 ; 7.330 ; 7.116 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[1] ; divisor_clk:estDiv|clk25 ; 6.494 ; 6.398 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[2] ; divisor_clk:estDiv|clk25 ; 7.547 ; 7.327 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[3] ; divisor_clk:estDiv|clk25 ; 6.841 ; 6.740 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_G[*]  ; divisor_clk:estDiv|clk25 ; 7.276 ; 7.155 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[0] ; divisor_clk:estDiv|clk25 ; 6.247 ; 6.202 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[1] ; divisor_clk:estDiv|clk25 ; 7.276 ; 7.155 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[2] ; divisor_clk:estDiv|clk25 ; 6.821 ; 6.728 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[3] ; divisor_clk:estDiv|clk25 ; 6.242 ; 6.194 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_HS    ; divisor_clk:estDiv|clk25 ; 7.576 ; 7.414 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_R[*]  ; divisor_clk:estDiv|clk25 ; 7.827 ; 7.591 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[0] ; divisor_clk:estDiv|clk25 ; 7.827 ; 7.591 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[1] ; divisor_clk:estDiv|clk25 ; 7.461 ; 7.263 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[2] ; divisor_clk:estDiv|clk25 ; 6.578 ; 6.499 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[3] ; divisor_clk:estDiv|clk25 ; 7.130 ; 6.960 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_VS    ; divisor_clk:estDiv|clk25 ; 7.000 ; 6.961 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; divisor_clk:estDiv|clk25 ; 6.328 ; 6.235 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[0] ; divisor_clk:estDiv|clk25 ; 7.130 ; 6.923 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[1] ; divisor_clk:estDiv|clk25 ; 6.328 ; 6.235 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[2] ; divisor_clk:estDiv|clk25 ; 7.339 ; 7.127 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[3] ; divisor_clk:estDiv|clk25 ; 6.661 ; 6.562 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_G[*]  ; divisor_clk:estDiv|clk25 ; 6.086 ; 6.039 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[0] ; divisor_clk:estDiv|clk25 ; 6.092 ; 6.047 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[1] ; divisor_clk:estDiv|clk25 ; 7.079 ; 6.960 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[2] ; divisor_clk:estDiv|clk25 ; 6.642 ; 6.551 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[3] ; divisor_clk:estDiv|clk25 ; 6.086 ; 6.039 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_HS    ; divisor_clk:estDiv|clk25 ; 7.367 ; 7.210 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_R[*]  ; divisor_clk:estDiv|clk25 ; 6.409 ; 6.332 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[0] ; divisor_clk:estDiv|clk25 ; 7.608 ; 7.380 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[1] ; divisor_clk:estDiv|clk25 ; 7.255 ; 7.064 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[2] ; divisor_clk:estDiv|clk25 ; 6.409 ; 6.332 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[3] ; divisor_clk:estDiv|clk25 ; 6.940 ; 6.775 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_VS    ; divisor_clk:estDiv|clk25 ; 6.814 ; 6.775 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 13.27 MHz  ; 13.27 MHz       ; divisor_clk:estDiv|clk25 ;                                                               ;
; 522.19 MHz ; 250.0 MHz       ; clk                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; divisor_clk:estDiv|clk25 ; -74.378 ; -2665.082     ;
; clk                      ; -0.915  ; -1.906        ;
+--------------------------+---------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_clk:estDiv|clk25 ; 0.384 ; 0.000         ;
; clk                      ; 0.403 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -8.948        ;
; divisor_clk:estDiv|clk25 ; -1.487 ; -163.570      ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_clk:estDiv|clk25'                                                                                                                                                              ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -74.378 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.761     ;
; -74.257 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.640     ;
; -74.253 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.636     ;
; -74.137 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.542     ;
; -74.129 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.512     ;
; -74.128 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.511     ;
; -74.125 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.523     ;
; -74.016 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.421     ;
; -74.012 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.417     ;
; -74.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.387     ;
; -74.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.402     ;
; -74.000 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.398     ;
; -73.998 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.381     ;
; -73.888 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.293     ;
; -73.887 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.292     ;
; -73.882 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.265     ;
; -73.876 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.259     ;
; -73.876 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.274     ;
; -73.875 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.273     ;
; -73.763 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.168     ;
; -73.757 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.162     ;
; -73.756 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.139     ;
; -73.751 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.149     ;
; -73.750 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.133     ;
; -73.745 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.143     ;
; -73.641 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.046     ;
; -73.635 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 75.040     ;
; -73.629 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.027     ;
; -73.625 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.008     ;
; -73.623 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 75.006     ;
; -73.623 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 75.021     ;
; -73.515 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 74.920     ;
; -73.509 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 74.914     ;
; -73.503 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 74.901     ;
; -73.499 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 74.882     ;
; -73.497 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 74.880     ;
; -73.497 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 74.895     ;
; -73.384 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 74.789     ;
; -73.382 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 74.787     ;
; -73.374 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.753     ;
; -73.373 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.381      ; 74.756     ;
; -73.372 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 74.770     ;
; -73.370 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 74.768     ;
; -73.258 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 74.663     ;
; -73.256 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 74.661     ;
; -73.253 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.632     ;
; -73.249 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.628     ;
; -73.246 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 74.644     ;
; -73.244 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 74.642     ;
; -73.133 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.534     ;
; -73.132 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.403      ; 74.537     ;
; -73.125 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.504     ;
; -73.124 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.503     ;
; -73.121 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.515     ;
; -73.120 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.396      ; 74.518     ;
; -73.012 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.413     ;
; -73.008 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.409     ;
; -73.000 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.379     ;
; -73.000 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.394     ;
; -72.996 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.390     ;
; -72.994 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.373     ;
; -72.884 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.285     ;
; -72.883 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.284     ;
; -72.878 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.257     ;
; -72.872 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.251     ;
; -72.872 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.266     ;
; -72.871 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.265     ;
; -72.759 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.160     ;
; -72.753 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.154     ;
; -72.752 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.131     ;
; -72.747 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.141     ;
; -72.746 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.125     ;
; -72.741 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.135     ;
; -72.637 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.038     ;
; -72.631 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 74.032     ;
; -72.625 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.019     ;
; -72.621 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 74.000     ;
; -72.619 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 73.998     ;
; -72.619 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 74.013     ;
; -72.511 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 73.912     ;
; -72.505 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 73.906     ;
; -72.499 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 73.893     ;
; -72.495 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 73.874     ;
; -72.493 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 73.872     ;
; -72.493 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 73.887     ;
; -72.380 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 73.781     ;
; -72.378 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 73.779     ;
; -72.368 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 73.762     ;
; -72.366 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 73.760     ;
; -72.254 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 73.655     ;
; -72.252 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 73.653     ;
; -72.242 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 73.636     ;
; -72.240 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 73.634     ;
; -71.947 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.377      ; 73.326     ;
; -71.706 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.399      ; 73.107     ;
; -71.694 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.392      ; 73.088     ;
; -70.875 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.350      ; 72.227     ;
; -70.874 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.350      ; 72.226     ;
; -70.874 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.350      ; 72.226     ;
; -70.873 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[22] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.350      ; 72.225     ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.915 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.071     ; 1.846      ;
; -0.915 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.846      ;
; -0.778 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.071     ; 1.709      ;
; -0.778 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.709      ;
; -0.076 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.007      ;
; 0.107  ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 0.824      ;
; 0.117  ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.071     ; 0.814      ;
; 0.161  ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 0.770      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_clk:estDiv|clk25'                                                                                                                                                                  ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.384 ; vga_raster_DE0:estRaster|retangulo_h                   ; vga_raster_DE0:estRaster|retangulo_h                   ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; vga_raster_DE0:estRaster|retangulo3_h                  ; vga_raster_DE0:estRaster|retangulo3_h                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; vga_raster_DE0:estRaster|retangulo2_h                  ; vga_raster_DE0:estRaster|retangulo2_h                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.089      ; 0.669      ;
; 0.386 ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.088      ; 0.669      ;
; 0.403 ; vga_raster_DE0:estRaster|retangulo3_v                  ; vga_raster_DE0:estRaster|retangulo3_v                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vga_raster_DE0:estRaster|vga_hblank                    ; vga_raster_DE0:estRaster|vga_hblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; vga_raster_DE0:estRaster|vga_hsync                     ; vga_raster_DE0:estRaster|vga_hsync                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; vga_raster_DE0:estRaster|vga_vsync                     ; vga_raster_DE0:estRaster|vga_vsync                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; vga_raster_DE0:estRaster|semaforo_h                    ; vga_raster_DE0:estRaster|semaforo_h                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; vga_raster_DE0:estRaster|vga_vblank                    ; vga_raster_DE0:estRaster|vga_vblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; vga_raster_DE0:estRaster|def_h                         ; vga_raster_DE0:estRaster|def_h                         ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.669      ;
; 0.680 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.946      ;
; 0.681 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.947      ;
; 0.681 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.947      ;
; 0.682 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.948      ;
; 0.682 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.948      ;
; 0.682 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.947      ;
; 0.682 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.947      ;
; 0.682 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.947      ;
; 0.683 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.949      ;
; 0.683 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.948      ;
; 0.683 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.948      ;
; 0.684 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.950      ;
; 0.684 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.949      ;
; 0.685 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.951      ;
; 0.685 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.950      ;
; 0.686 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.952      ;
; 0.686 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.952      ;
; 0.686 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.951      ;
; 0.686 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.951      ;
; 0.686 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.951      ;
; 0.687 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.953      ;
; 0.687 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.952      ;
; 0.687 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.952      ;
; 0.688 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.954      ;
; 0.688 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.953      ;
; 0.689 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.954      ;
; 0.689 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.954      ;
; 0.689 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.954      ;
; 0.707 ; vga_raster_DE0:estRaster|Hcount[7]                     ; vga_raster_DE0:estRaster|Hcount[7]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.973      ;
; 0.709 ; vga_raster_DE0:estRaster|Hcount[2]                     ; vga_raster_DE0:estRaster|Hcount[2]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; vga_raster_DE0:estRaster|Hcount[3]                     ; vga_raster_DE0:estRaster|Hcount[3]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.976      ;
; 0.713 ; vga_raster_DE0:estRaster|Hcount[4]                     ; vga_raster_DE0:estRaster|Hcount[4]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; vga_raster_DE0:estRaster|Vcount[4]                     ; vga_raster_DE0:estRaster|Vcount[4]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.979      ;
; 0.716 ; vga_raster_DE0:estRaster|Vcount[1]                     ; vga_raster_DE0:estRaster|Vcount[1]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.981      ;
; 0.719 ; vga_raster_DE0:estRaster|Hcount[0]                     ; vga_raster_DE0:estRaster|Hcount[0]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.089      ; 1.003      ;
; 0.720 ; vga_raster_DE0:estRaster|Vcount[5]                     ; vga_raster_DE0:estRaster|Vcount[5]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.985      ;
; 0.722 ; vga_raster_DE0:estRaster|Vcount[6]                     ; vga_raster_DE0:estRaster|Vcount[6]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.987      ;
; 0.722 ; vga_raster_DE0:estRaster|Vcount[8]                     ; vga_raster_DE0:estRaster|Vcount[8]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.987      ;
; 0.725 ; vga_raster_DE0:estRaster|Vcount[7]                     ; vga_raster_DE0:estRaster|Vcount[7]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 0.990      ;
; 0.735 ; vga_raster_DE0:estRaster|Hcount[6]                     ; vga_raster_DE0:estRaster|Hcount[6]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.001      ;
; 0.754 ; vga_raster_DE0:estRaster|Hcount[5]                     ; vga_raster_DE0:estRaster|comum_h                       ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.076      ; 1.025      ;
; 0.929 ; vga_raster_DE0:estRaster|Hcount[1]                     ; vga_raster_DE0:estRaster|Hcount[1]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.195      ;
; 0.985 ; vga_raster_DE0:estRaster|Vcount[5]                     ; vga_raster_DE0:estRaster|vga_vblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.076      ; 1.256      ;
; 0.998 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.075      ; 1.268      ;
; 1.002 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.268      ;
; 1.003 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.269      ;
; 1.003 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.269      ;
; 1.003 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.269      ;
; 1.003 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.269      ;
; 1.003 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.269      ;
; 1.003 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.269      ;
; 1.003 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.268      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.270      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.270      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.270      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.269      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.269      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.269      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.269      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.269      ;
; 1.004 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.269      ;
; 1.005 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.271      ;
; 1.005 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.271      ;
; 1.005 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.270      ;
; 1.005 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.270      ;
; 1.005 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.270      ;
; 1.006 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.271      ;
; 1.006 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.271      ;
; 1.007 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.273      ;
; 1.008 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.273      ;
; 1.009 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.275      ;
; 1.009 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.275      ;
; 1.010 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.275      ;
; 1.010 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.275      ;
; 1.016 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.075      ; 1.286      ;
; 1.018 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.284      ;
; 1.019 ; vga_raster_DE0:estRaster|Vcount[1]                     ; vga_raster_DE0:estRaster|Vcount[0]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.535      ; 1.749      ;
; 1.019 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.285      ;
; 1.019 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.284      ;
; 1.020 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.286      ;
; 1.020 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.285      ;
; 1.021 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.287      ;
; 1.021 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.070      ; 1.286      ;
; 1.022 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.288      ;
; 1.022 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.071      ; 1.288      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.684      ;
; 0.448 ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.714      ;
; 0.456 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.722      ;
; 0.635 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.901      ;
; 1.423 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.689      ;
; 1.423 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.689      ;
; 1.568 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.834      ;
; 1.568 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.834      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:Dclk_aux|clk            ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:contador[0]|clk         ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:contador[1]|clk         ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|clk25|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                        ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:Dclk_aux|clk            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:contador[0]|clk         ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:contador[1]|clk         ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|clk25|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_clk:estDiv|clk25'                                                                                 ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[8]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[9]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[7]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[8]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[9]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[15]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[16]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[17]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[18]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[19]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[20]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[21]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[22]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[23]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[24]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[25]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[26]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[27]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[28]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[29]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[30]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[31]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|comum_h                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|def_h                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|retangulo2_h                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|retangulo2_v                  ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; reset     ; divisor_clk:estDiv|clk25 ; 4.955 ; 5.329 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; reset     ; divisor_clk:estDiv|clk25 ; -2.848 ; -2.825 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; divisor_clk:estDiv|clk25 ; 7.225 ; 6.888 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[0] ; divisor_clk:estDiv|clk25 ; 7.035 ; 6.696 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[1] ; divisor_clk:estDiv|clk25 ; 6.222 ; 6.064 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[2] ; divisor_clk:estDiv|clk25 ; 7.225 ; 6.888 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[3] ; divisor_clk:estDiv|clk25 ; 6.545 ; 6.362 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_G[*]  ; divisor_clk:estDiv|clk25 ; 6.953 ; 6.743 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[0] ; divisor_clk:estDiv|clk25 ; 5.966 ; 5.890 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[1] ; divisor_clk:estDiv|clk25 ; 6.953 ; 6.743 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[2] ; divisor_clk:estDiv|clk25 ; 6.528 ; 6.352 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[3] ; divisor_clk:estDiv|clk25 ; 5.959 ; 5.881 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_HS    ; divisor_clk:estDiv|clk25 ; 7.248 ; 6.969 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_R[*]  ; divisor_clk:estDiv|clk25 ; 7.493 ; 7.129 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[0] ; divisor_clk:estDiv|clk25 ; 7.493 ; 7.129 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[1] ; divisor_clk:estDiv|clk25 ; 7.144 ; 6.830 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[2] ; divisor_clk:estDiv|clk25 ; 6.284 ; 6.161 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[3] ; divisor_clk:estDiv|clk25 ; 6.832 ; 6.550 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_VS    ; divisor_clk:estDiv|clk25 ; 6.686 ; 6.559 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; divisor_clk:estDiv|clk25 ; 6.069 ; 5.915 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[0] ; divisor_clk:estDiv|clk25 ; 6.849 ; 6.523 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[1] ; divisor_clk:estDiv|clk25 ; 6.069 ; 5.915 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[2] ; divisor_clk:estDiv|clk25 ; 7.032 ; 6.708 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[3] ; divisor_clk:estDiv|clk25 ; 6.379 ; 6.202 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_G[*]  ; divisor_clk:estDiv|clk25 ; 5.817 ; 5.740 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[0] ; divisor_clk:estDiv|clk25 ; 5.824 ; 5.749 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[1] ; divisor_clk:estDiv|clk25 ; 6.770 ; 6.567 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[2] ; divisor_clk:estDiv|clk25 ; 6.362 ; 6.191 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[3] ; divisor_clk:estDiv|clk25 ; 5.817 ; 5.740 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_HS    ; divisor_clk:estDiv|clk25 ; 7.055 ; 6.786 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_R[*]  ; divisor_clk:estDiv|clk25 ; 6.128 ; 6.009 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[0] ; divisor_clk:estDiv|clk25 ; 7.289 ; 6.938 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[1] ; divisor_clk:estDiv|clk25 ; 6.954 ; 6.651 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[2] ; divisor_clk:estDiv|clk25 ; 6.128 ; 6.009 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[3] ; divisor_clk:estDiv|clk25 ; 6.656 ; 6.384 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_VS    ; divisor_clk:estDiv|clk25 ; 6.515 ; 6.392 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; divisor_clk:estDiv|clk25 ; -35.209 ; -1229.756     ;
; clk                      ; 0.128   ; 0.000         ;
+--------------------------+---------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; divisor_clk:estDiv|clk25 ; 0.178 ; 0.000         ;
; clk                      ; 0.188 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk                      ; -3.000 ; -7.224        ;
; divisor_clk:estDiv|clk25 ; -1.000 ; -110.000      ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_clk:estDiv|clk25'                                                                                                                                                              ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                           ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -35.209 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.348     ;
; -35.196 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.335     ;
; -35.138 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.277     ;
; -35.129 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.268     ;
; -35.122 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.272     ;
; -35.109 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.259     ;
; -35.071 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.210     ;
; -35.062 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.201     ;
; -35.056 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 36.208     ;
; -35.051 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.201     ;
; -35.043 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 36.195     ;
; -35.042 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.192     ;
; -35.006 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.145     ;
; -34.993 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.132     ;
; -34.985 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 36.137     ;
; -34.984 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.134     ;
; -34.976 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 36.128     ;
; -34.975 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.125     ;
; -34.939 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.078     ;
; -34.925 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.064     ;
; -34.919 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.069     ;
; -34.918 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 36.070     ;
; -34.909 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 36.061     ;
; -34.906 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.056     ;
; -34.866 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 36.005     ;
; -34.858 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 35.997     ;
; -34.853 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 36.005     ;
; -34.852 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 36.002     ;
; -34.840 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.992     ;
; -34.838 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 35.988     ;
; -34.798 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 35.937     ;
; -34.789 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 35.928     ;
; -34.786 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.938     ;
; -34.779 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 35.929     ;
; -34.772 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.924     ;
; -34.771 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 35.921     ;
; -34.730 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 35.869     ;
; -34.720 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.152      ; 35.859     ;
; -34.713 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.865     ;
; -34.711 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 35.861     ;
; -34.705 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.857     ;
; -34.702 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 35.852     ;
; -34.668 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.804     ;
; -34.655 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.791     ;
; -34.645 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.797     ;
; -34.643 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 35.793     ;
; -34.636 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.788     ;
; -34.633 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.163      ; 35.783     ;
; -34.597 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.733     ;
; -34.588 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.724     ;
; -34.581 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.728     ;
; -34.577 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.729     ;
; -34.568 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.715     ;
; -34.567 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.165      ; 35.719     ;
; -34.530 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.666     ;
; -34.521 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.657     ;
; -34.515 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.664     ;
; -34.510 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.657     ;
; -34.502 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.651     ;
; -34.501 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.648     ;
; -34.465 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.601     ;
; -34.452 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.588     ;
; -34.444 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.593     ;
; -34.443 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.590     ;
; -34.435 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.584     ;
; -34.434 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.581     ;
; -34.398 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.534     ;
; -34.384 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.520     ;
; -34.378 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.525     ;
; -34.377 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.526     ;
; -34.368 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.517     ;
; -34.365 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.512     ;
; -34.325 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.461     ;
; -34.317 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.453     ;
; -34.312 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.461     ;
; -34.311 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.458     ;
; -34.299 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.448     ;
; -34.297 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.444     ;
; -34.257 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.393     ;
; -34.248 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.384     ;
; -34.245 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.394     ;
; -34.238 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.385     ;
; -34.231 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.380     ;
; -34.230 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.377     ;
; -34.179 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.315     ;
; -34.172 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.321     ;
; -34.170 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.317     ;
; -34.164 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.313     ;
; -34.161 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.308     ;
; -34.104 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.253     ;
; -34.095 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.244     ;
; -34.092 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.239     ;
; -34.026 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 35.175     ;
; -33.973 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo2_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.149      ; 35.109     ;
; -33.886 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo_h              ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.160      ; 35.033     ;
; -33.820 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|retangulo3_h             ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.162      ; 34.969     ;
; -33.790 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.136      ; 34.913     ;
; -33.789 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.136      ; 34.912     ;
; -33.783 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.136      ; 34.906     ;
; -33.783 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passo[21] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 1.000        ; 0.136      ; 34.906     ;
+---------+--------------------------------------------------------+---------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.128 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.824      ;
; 0.128 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.824      ;
; 0.186 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.766      ;
; 0.186 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.766      ;
; 0.493 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.459      ;
; 0.574 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.378      ;
; 0.585 ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 1.000        ; -0.035     ; 0.367      ;
; 0.593 ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_clk:estDiv|clk25'                                                                                                                                                                  ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.178 ; vga_raster_DE0:estRaster|retangulo_h                   ; vga_raster_DE0:estRaster|retangulo_h                   ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; vga_raster_DE0:estRaster|retangulo3_h                  ; vga_raster_DE0:estRaster|retangulo3_h                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; vga_raster_DE0:estRaster|retangulo2_h                  ; vga_raster_DE0:estRaster|retangulo2_h                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; vga_raster_DE0:estRaster|retangulo3_v                  ; vga_raster_DE0:estRaster|retangulo3_v                  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_raster_DE0:estRaster|vga_hblank                    ; vga_raster_DE0:estRaster|vga_hblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_raster_DE0:estRaster|vga_hsync                     ; vga_raster_DE0:estRaster|vga_hsync                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_raster_DE0:estRaster|vga_vsync                     ; vga_raster_DE0:estRaster|vga_vsync                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_raster_DE0:estRaster|semaforo_h                    ; vga_raster_DE0:estRaster|semaforo_h                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_raster_DE0:estRaster|vga_vblank                    ; vga_raster_DE0:estRaster|vga_vblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_raster_DE0:estRaster|def_h                         ; vga_raster_DE0:estRaster|def_h                         ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.307      ;
; 0.290 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.410      ;
; 0.290 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.410      ;
; 0.291 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.411      ;
; 0.291 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.411      ;
; 0.291 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.411      ;
; 0.291 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.411      ;
; 0.291 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.410      ;
; 0.291 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.410      ;
; 0.292 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.412      ;
; 0.292 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.411      ;
; 0.292 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.411      ;
; 0.292 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.411      ;
; 0.292 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.411      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.412      ;
; 0.293 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.412      ;
; 0.294 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.413      ;
; 0.303 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.423      ;
; 0.305 ; vga_raster_DE0:estRaster|Hcount[7]                     ; vga_raster_DE0:estRaster|Hcount[7]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; vga_raster_DE0:estRaster|Hcount[2]                     ; vga_raster_DE0:estRaster|Hcount[2]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; vga_raster_DE0:estRaster|Hcount[3]                     ; vga_raster_DE0:estRaster|Hcount[3]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; vga_raster_DE0:estRaster|Hcount[4]                     ; vga_raster_DE0:estRaster|Hcount[4]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; vga_raster_DE0:estRaster|Vcount[4]                     ; vga_raster_DE0:estRaster|Vcount[4]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; vga_raster_DE0:estRaster|Vcount[1]                     ; vga_raster_DE0:estRaster|Vcount[1]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vga_raster_DE0:estRaster|Hcount[0]                     ; vga_raster_DE0:estRaster|Hcount[0]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.044      ; 0.438      ;
; 0.310 ; vga_raster_DE0:estRaster|Vcount[5]                     ; vga_raster_DE0:estRaster|Vcount[5]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vga_raster_DE0:estRaster|Vcount[6]                     ; vga_raster_DE0:estRaster|Vcount[6]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; vga_raster_DE0:estRaster|Vcount[8]                     ; vga_raster_DE0:estRaster|Vcount[8]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; vga_raster_DE0:estRaster|Vcount[7]                     ; vga_raster_DE0:estRaster|Vcount[7]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.434      ;
; 0.319 ; vga_raster_DE0:estRaster|Hcount[6]                     ; vga_raster_DE0:estRaster|Hcount[6]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.439      ;
; 0.324 ; vga_raster_DE0:estRaster|Hcount[5]                     ; vga_raster_DE0:estRaster|comum_h                       ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.040      ; 0.448      ;
; 0.403 ; vga_raster_DE0:estRaster|Hcount[1]                     ; vga_raster_DE0:estRaster|Hcount[1]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.523      ;
; 0.427 ; vga_raster_DE0:estRaster|Vcount[5]                     ; vga_raster_DE0:estRaster|vga_vblank                    ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.040      ; 0.551      ;
; 0.436 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.039      ; 0.559      ;
; 0.439 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.559      ;
; 0.440 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.560      ;
; 0.440 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.559      ;
; 0.441 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.561      ;
; 0.441 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.560      ;
; 0.441 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.560      ;
; 0.441 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.560      ;
; 0.441 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.560      ;
; 0.442 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.561      ;
; 0.442 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.561      ;
; 0.450 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.570      ;
; 0.450 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.570      ;
; 0.450 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.570      ;
; 0.450 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.039      ; 0.573      ;
; 0.451 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.571      ;
; 0.451 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.571      ;
; 0.451 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.571      ;
; 0.451 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.571      ;
; 0.451 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.571      ;
; 0.451 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.570      ;
; 0.451 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.570      ;
; 0.451 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.570      ;
; 0.452 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.571      ;
; 0.452 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.571      ;
; 0.452 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.571      ;
; 0.452 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.571      ;
; 0.452 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.571      ;
; 0.453 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; vga_raster_DE0:estRaster|Hcount[3]                     ; vga_raster_DE0:estRaster|Hcount[4]                     ; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; 0.000        ; 0.036      ; 0.575      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; divisor_clk:estDiv|\p0:Dclk_aux    ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:contador[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.318      ;
; 0.272 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:contador[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.641 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.760      ;
; 0.641 ; divisor_clk:estDiv|\p0:contador[0] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.760      ;
; 0.703 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|\p0:Dclk_aux    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.822      ;
; 0.703 ; divisor_clk:estDiv|\p0:contador[1] ; divisor_clk:estDiv|clk25           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.822      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                        ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:Dclk_aux|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:contador[0]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|\p0:contador[1]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estDiv|clk25|clk                   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:Dclk_aux    ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[0] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|\p0:contador[1] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clk:estDiv|clk25           ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]          ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:Dclk_aux|clk            ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:contador[0]|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|\p0:contador[1]|clk         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estDiv|clk25|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_clk:estDiv|clk25'                                                                                 ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                    ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Hcount[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_B[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_G[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|VGA_R[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|Vcount[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passoClock[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[17]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[18]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[19]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[20]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[21]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[22]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[23]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[24]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[25]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[26]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[27]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[28]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[29]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[30]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[31]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|\RectangleHGen:passo[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|comum_h                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|def_h                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|retangulo2_h                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; divisor_clk:estDiv|clk25 ; Rise       ; vga_raster_DE0:estRaster|retangulo2_v                  ;
+--------+--------------+----------------+------------+--------------------------+------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; reset     ; divisor_clk:estDiv|clk25 ; 2.591 ; 3.209 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; reset     ; divisor_clk:estDiv|clk25 ; -1.435 ; -2.093 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; divisor_clk:estDiv|clk25 ; 3.526 ; 3.611 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[0] ; divisor_clk:estDiv|clk25 ; 3.430 ; 3.496 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[1] ; divisor_clk:estDiv|clk25 ; 3.104 ; 3.126 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[2] ; divisor_clk:estDiv|clk25 ; 3.526 ; 3.611 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[3] ; divisor_clk:estDiv|clk25 ; 3.261 ; 3.301 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_G[*]  ; divisor_clk:estDiv|clk25 ; 3.431 ; 3.513 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[0] ; divisor_clk:estDiv|clk25 ; 3.025 ; 3.042 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[1] ; divisor_clk:estDiv|clk25 ; 3.431 ; 3.513 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[2] ; divisor_clk:estDiv|clk25 ; 3.246 ; 3.286 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[3] ; divisor_clk:estDiv|clk25 ; 3.015 ; 3.033 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_HS    ; divisor_clk:estDiv|clk25 ; 3.584 ; 3.661 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_R[*]  ; divisor_clk:estDiv|clk25 ; 3.664 ; 3.750 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[0] ; divisor_clk:estDiv|clk25 ; 3.664 ; 3.750 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[1] ; divisor_clk:estDiv|clk25 ; 3.491 ; 3.563 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[2] ; divisor_clk:estDiv|clk25 ; 3.160 ; 3.191 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[3] ; divisor_clk:estDiv|clk25 ; 3.364 ; 3.420 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_VS    ; divisor_clk:estDiv|clk25 ; 3.359 ; 3.427 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; divisor_clk:estDiv|clk25 ; 3.033 ; 3.054 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[0] ; divisor_clk:estDiv|clk25 ; 3.346 ; 3.408 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[1] ; divisor_clk:estDiv|clk25 ; 3.033 ; 3.054 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[2] ; divisor_clk:estDiv|clk25 ; 3.438 ; 3.519 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[3] ; divisor_clk:estDiv|clk25 ; 3.183 ; 3.221 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_G[*]  ; divisor_clk:estDiv|clk25 ; 2.948 ; 2.964 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[0] ; divisor_clk:estDiv|clk25 ; 2.958 ; 2.974 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[1] ; divisor_clk:estDiv|clk25 ; 3.346 ; 3.424 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[2] ; divisor_clk:estDiv|clk25 ; 3.168 ; 3.206 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[3] ; divisor_clk:estDiv|clk25 ; 2.948 ; 2.964 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_HS    ; divisor_clk:estDiv|clk25 ; 3.494 ; 3.567 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_R[*]  ; divisor_clk:estDiv|clk25 ; 3.086 ; 3.115 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[0] ; divisor_clk:estDiv|clk25 ; 3.570 ; 3.652 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[1] ; divisor_clk:estDiv|clk25 ; 3.404 ; 3.472 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[2] ; divisor_clk:estDiv|clk25 ; 3.086 ; 3.115 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[3] ; divisor_clk:estDiv|clk25 ; 3.283 ; 3.336 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_VS    ; divisor_clk:estDiv|clk25 ; 3.277 ; 3.342 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+---------------------------+-----------+-------+----------+---------+---------------------+
; Clock                     ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -81.168   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk                      ; -1.079    ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  divisor_clk:estDiv|clk25 ; -81.168   ; 0.178 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS           ; -2922.34  ; 0.0   ; 0.0      ; 0.0     ; -172.518            ;
;  clk                      ; -2.301    ; 0.000 ; N/A      ; N/A     ; -8.948              ;
;  divisor_clk:estDiv|clk25 ; -2920.039 ; 0.000 ; N/A      ; N/A     ; -163.570            ;
+---------------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; reset     ; divisor_clk:estDiv|clk25 ; 5.396 ; 5.868 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; reset     ; divisor_clk:estDiv|clk25 ; -1.435 ; -2.093 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; divisor_clk:estDiv|clk25 ; 7.547 ; 7.327 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[0] ; divisor_clk:estDiv|clk25 ; 7.330 ; 7.116 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[1] ; divisor_clk:estDiv|clk25 ; 6.494 ; 6.398 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[2] ; divisor_clk:estDiv|clk25 ; 7.547 ; 7.327 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[3] ; divisor_clk:estDiv|clk25 ; 6.841 ; 6.740 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_G[*]  ; divisor_clk:estDiv|clk25 ; 7.276 ; 7.155 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[0] ; divisor_clk:estDiv|clk25 ; 6.247 ; 6.202 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[1] ; divisor_clk:estDiv|clk25 ; 7.276 ; 7.155 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[2] ; divisor_clk:estDiv|clk25 ; 6.821 ; 6.728 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[3] ; divisor_clk:estDiv|clk25 ; 6.242 ; 6.194 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_HS    ; divisor_clk:estDiv|clk25 ; 7.576 ; 7.414 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_R[*]  ; divisor_clk:estDiv|clk25 ; 7.827 ; 7.591 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[0] ; divisor_clk:estDiv|clk25 ; 7.827 ; 7.591 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[1] ; divisor_clk:estDiv|clk25 ; 7.461 ; 7.263 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[2] ; divisor_clk:estDiv|clk25 ; 6.578 ; 6.499 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[3] ; divisor_clk:estDiv|clk25 ; 7.130 ; 6.960 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_VS    ; divisor_clk:estDiv|clk25 ; 7.000 ; 6.961 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; VGA_B[*]  ; divisor_clk:estDiv|clk25 ; 3.033 ; 3.054 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[0] ; divisor_clk:estDiv|clk25 ; 3.346 ; 3.408 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[1] ; divisor_clk:estDiv|clk25 ; 3.033 ; 3.054 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[2] ; divisor_clk:estDiv|clk25 ; 3.438 ; 3.519 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_B[3] ; divisor_clk:estDiv|clk25 ; 3.183 ; 3.221 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_G[*]  ; divisor_clk:estDiv|clk25 ; 2.948 ; 2.964 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[0] ; divisor_clk:estDiv|clk25 ; 2.958 ; 2.974 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[1] ; divisor_clk:estDiv|clk25 ; 3.346 ; 3.424 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[2] ; divisor_clk:estDiv|clk25 ; 3.168 ; 3.206 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_G[3] ; divisor_clk:estDiv|clk25 ; 2.948 ; 2.964 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_HS    ; divisor_clk:estDiv|clk25 ; 3.494 ; 3.567 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_R[*]  ; divisor_clk:estDiv|clk25 ; 3.086 ; 3.115 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[0] ; divisor_clk:estDiv|clk25 ; 3.570 ; 3.652 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[1] ; divisor_clk:estDiv|clk25 ; 3.404 ; 3.472 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[2] ; divisor_clk:estDiv|clk25 ; 3.086 ; 3.115 ; Rise       ; divisor_clk:estDiv|clk25 ;
;  VGA_R[3] ; divisor_clk:estDiv|clk25 ; 3.283 ; 3.336 ; Rise       ; divisor_clk:estDiv|clk25 ;
; VGA_VS    ; divisor_clk:estDiv|clk25 ; 3.277 ; 3.342 ; Rise       ; divisor_clk:estDiv|clk25 ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw_button               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00561 V          ; 0.078 V                              ; 0.022 V                              ; 9.09e-10 s                  ; 8.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00561 V         ; 0.078 V                             ; 0.022 V                             ; 9.09e-10 s                 ; 8.84e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00861 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00861 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; clk                      ; clk                      ; 10           ; 0        ; 0        ; 0        ;
; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
; clk                      ; clk                      ; 10           ; 0        ; 0        ; 0        ;
; divisor_clk:estDiv|clk25 ; divisor_clk:estDiv|clk25 ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 23 18:15:32 2018
Info: Command: quartus_sta controle_semaforo_vga -c controle_semaforo_vga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'controle_semaforo_vga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_clk:estDiv|clk25 divisor_clk:estDiv|clk25
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -81.168
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -81.168     -2920.039 divisor_clk:estDiv|clk25 
    Info (332119):    -1.079        -2.301 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.434         0.000 divisor_clk:estDiv|clk25 
    Info (332119):     0.454         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -8.948 clk 
    Info (332119):    -1.487      -163.570 divisor_clk:estDiv|clk25 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -74.378
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -74.378     -2665.082 divisor_clk:estDiv|clk25 
    Info (332119):    -0.915        -1.906 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.384         0.000 divisor_clk:estDiv|clk25 
    Info (332119):     0.403         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -8.948 clk 
    Info (332119):    -1.487      -163.570 divisor_clk:estDiv|clk25 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -35.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -35.209     -1229.756 divisor_clk:estDiv|clk25 
    Info (332119):     0.128         0.000 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 divisor_clk:estDiv|clk25 
    Info (332119):     0.188         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -7.224 clk 
    Info (332119):    -1.000      -110.000 divisor_clk:estDiv|clk25 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Fri Nov 23 18:15:39 2018
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


