Timing Analyzer report for uart
Fri Jul 22 17:19:36 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_1k:CL1|clk_1k'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_1k:CL1|clk_1k'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clk_1k:CL1|clk_1k'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk_1k:CL1|clk_1k'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clk_1k:CL1|clk_1k'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'clk_1k:CL1|clk_1k'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL006YE144C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   2.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; clk               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }               ;
; clk_1k:CL1|clk_1k ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1k:CL1|clk_1k } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 174.73 MHz ; 174.73 MHz      ; clk               ;                                                ;
; 620.35 MHz ; 402.09 MHz      ; clk_1k:CL1|clk_1k ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk               ; -4.723 ; -346.636      ;
; clk_1k:CL1|clk_1k ; -0.612 ; -2.332        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk               ; 0.452 ; 0.000         ;
; clk_1k:CL1|clk_1k ; 0.466 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; clk               ; -3.000 ; -169.544             ;
; clk_1k:CL1|clk_1k ; -1.487 ; -10.409              ;
+-------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                               ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -4.723 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.078     ; 5.646      ;
; -4.689 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.608      ;
; -4.688 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.607      ;
; -4.650 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.569      ;
; -4.644 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.563      ;
; -4.641 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.560      ;
; -4.638 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.557      ;
; -4.636 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.555      ;
; -4.635 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.554      ;
; -4.635 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.554      ;
; -4.632 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.551      ;
; -4.602 ; data_ctl:DC|alu_data_a[5] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.521      ;
; -4.580 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.499      ;
; -4.577 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.496      ;
; -4.562 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.469      ;
; -4.553 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.472      ;
; -4.547 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.466      ;
; -4.544 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.463      ;
; -4.543 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.462      ;
; -4.541 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.460      ;
; -4.537 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.456      ;
; -4.527 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.446      ;
; -4.524 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.443      ;
; -4.516 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.423      ;
; -4.494 ; data_ctl:DC|alu_data_a[3] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.413      ;
; -4.491 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.410      ;
; -4.488 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.407      ;
; -4.488 ; data_ctl:DC|alu_data_a[3] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.407      ;
; -4.450 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.357      ;
; -4.442 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.349      ;
; -4.417 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.336      ;
; -4.414 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.333      ;
; -4.405 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.324      ;
; -4.399 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.318      ;
; -4.398 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.317      ;
; -4.394 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.301      ;
; -4.393 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.300      ;
; -4.392 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.311      ;
; -4.371 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.278      ;
; -4.355 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.262      ;
; -4.344 ; data_ctl:DC|alu_data_b[5] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.263      ;
; -4.329 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.248      ;
; -4.325 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.232      ;
; -4.319 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.238      ;
; -4.310 ; data_ctl:DC|alu_cs[1]     ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.093     ; 5.218      ;
; -4.309 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.216      ;
; -4.301 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.208      ;
; -4.287 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[2]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.206      ;
; -4.286 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[2]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.205      ;
; -4.259 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.166      ;
; -4.251 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.158      ;
; -4.243 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.150      ;
; -4.235 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.142      ;
; -4.218 ; clk_1k:CL1|div_reg[11]    ; clk_1k:CL1|clk_1k     ; clk          ; clk         ; 1.000        ; -0.082     ; 5.137      ;
; -4.205 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.112      ;
; -4.202 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.109      ;
; -4.187 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.094      ;
; -4.186 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.093      ;
; -4.183 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.103      ;
; -4.177 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.097      ;
; -4.172 ; uart_tx:UT|cnt[7]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.079      ;
; -4.166 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.086      ;
; -4.142 ; uart_tx:UT|cnt[3]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.093     ; 5.050      ;
; -4.135 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.054      ;
; -4.132 ; uart_tx:UT|cnt[11]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.093     ; 5.040      ;
; -4.115 ; uart_tx:UT|cnt[14]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.094     ; 5.022      ;
; -4.115 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.022      ;
; -4.113 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.033      ;
; -4.094 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.094     ; 5.001      ;
; -4.082 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.082     ; 5.001      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[14]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[15]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[13]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.048 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.081     ; 4.968      ;
; -4.043 ; uart_tx:UT|cnt[7]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.094     ; 4.950      ;
; -4.039 ; data_ctl:DC|alu_cin       ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.093     ; 4.947      ;
; -4.037 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.079     ; 4.959      ;
; -4.026 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.079     ; 4.948      ;
; -4.011 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 4.931      ;
; -4.008 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|rx_idx[2]  ; clk          ; clk         ; 1.000        ; -0.093     ; 4.916      ;
; -4.008 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|rx_idx[0]  ; clk          ; clk         ; 1.000        ; -0.093     ; 4.916      ;
; -4.008 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|rx_idx[1]  ; clk          ; clk         ; 1.000        ; -0.093     ; 4.916      ;
; -4.008 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|rx_idx[3]  ; clk          ; clk         ; 1.000        ; -0.093     ; 4.916      ;
; -4.002 ; uart_tx:UT|cnt[2]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.093     ; 4.910      ;
; -3.998 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.081     ; 4.918      ;
; -3.997 ; uart_tx:UT|cnt[5]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.093     ; 4.905      ;
; -3.995 ; uart_tx:UT|cnt[7]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.094     ; 4.902      ;
; -3.984 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0011 ; clk          ; clk         ; 1.000        ; -0.094     ; 4.891      ;
; -3.979 ; data_ctl:DC|alu_data_a[3] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.082     ; 4.898      ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1k:CL1|clk_1k'                                                                                 ;
+--------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node              ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; -0.612 ; seg2:SG|state   ; seg2:SG|dig[1]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.077     ; 1.536      ;
; -0.472 ; alu_en:ALU|s[4] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.743      ; 2.206      ;
; -0.416 ; seg2:SG|state   ; seg2:SG|data_temp[2] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.080     ; 1.337      ;
; -0.388 ; alu_en:ALU|s[7] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.743      ; 2.122      ;
; -0.382 ; seg2:SG|state   ; seg2:SG|data_temp[1] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.080     ; 1.303      ;
; -0.379 ; alu_en:ALU|s[5] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.743      ; 2.113      ;
; -0.352 ; alu_en:ALU|s[2] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.743      ; 2.086      ;
; -0.351 ; alu_en:ALU|s[3] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.743      ; 2.085      ;
; -0.307 ; alu_en:ALU|s[1] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.742      ; 2.040      ;
; -0.292 ; alu_en:ALU|s[0] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.740      ; 2.023      ;
; -0.268 ; alu_en:ALU|s[6] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.743      ; 2.002      ;
; -0.066 ; seg2:SG|state   ; seg2:SG|data_temp[3] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.080     ; 0.987      ;
; -0.064 ; seg2:SG|state   ; seg2:SG|data_temp[0] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.080     ; 0.985      ;
; -0.062 ; seg2:SG|state   ; seg2:SG|dig[0]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.080     ; 0.983      ;
; 0.063  ; seg2:SG|state   ; seg2:SG|state        ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.080     ; 0.858      ;
+--------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                             ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_rx:UR|state.0000  ; uart_rx:UR|state.0000  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:UR|state.0001  ; uart_rx:UR|state.0001  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:UR|state.0011  ; uart_rx:UR|state.0011  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:UR|state.0010  ; uart_rx:UR|state.0010  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_data[0]  ; uart_rx:UR|rx_data[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_data[1]  ; uart_rx:UR|rx_data[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_ctl:DC|state.0000 ; data_ctl:DC|state.0000 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:UT|state.0000  ; uart_tx:UT|state.0000  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; alu_en:ALU|s[0]        ; alu_en:ALU|s[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:UT|tx_d_end    ; uart_tx:UT|tx_d_end    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; data_ctl:DC|en_tx      ; data_ctl:DC|en_tx      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_idx[3]   ; uart_rx:UR|rx_idx[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:UT|state.0010  ; uart_tx:UT|state.0010  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:UT|state.0011  ; uart_tx:UT|state.0011  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_idx[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_data[7]  ; uart_rx:UR|rx_data[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_data[6]  ; uart_rx:UR|rx_data[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_data[5]  ; uart_rx:UR|rx_data[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_data[4]  ; uart_rx:UR|rx_data[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_data[3]  ; uart_rx:UR|rx_data[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:UR|rx_data[2]  ; uart_rx:UR|rx_data[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; uart_tx:UT|tx_idx[0]   ; uart_tx:UT|tx_idx[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.466 ; uart_tx:UT|state.0001  ; uart_tx:UT|state.0001  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.493 ; data_ctl:DC|state.0000 ; data_ctl:DC|state.0001 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.501 ; data_ctl:DC|state.0100 ; data_ctl:DC|en_tx      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.535 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_idx[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.827      ;
; 0.647 ; data_ctl:DC|state.0011 ; data_ctl:DC|state.0100 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.939      ;
; 0.652 ; uart_rx:UR|end_ck      ; uart_rx:UR|rx_d_val    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.945      ;
; 0.702 ; data_ctl:DC|state.0010 ; data_ctl:DC|state.0011 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.735 ; clk_1k:CL1|div_reg[1]  ; clk_1k:CL1|div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.029      ;
; 0.740 ; clk_1k:CL1|div_reg[0]  ; clk_1k:CL1|div_reg[0]  ; clk          ; clk         ; 0.000        ; 0.102      ; 1.054      ;
; 0.747 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.757 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.051      ;
; 0.757 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.051      ;
; 0.760 ; clk_1k:CL1|div_reg[3]  ; clk_1k:CL1|div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; clk_1k:CL1|div_reg[13] ; clk_1k:CL1|div_reg[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart_rx:UR|cnt[3]      ; uart_rx:UR|cnt[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clk_1k:CL1|div_reg[5]  ; clk_1k:CL1|div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clk_1k:CL1|div_reg[11] ; clk_1k:CL1|div_reg[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; uart_rx:UR|cnt[5]      ; uart_rx:UR|cnt[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:UR|cnt[13]     ; uart_rx:UR|cnt[13]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:UR|cnt[1]      ; uart_rx:UR|cnt[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:UT|cnt[1]      ; uart_tx:UT|cnt[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:UT|cnt[13]     ; uart_tx:UT|cnt[13]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clk_1k:CL1|div_reg[15] ; clk_1k:CL1|div_reg[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart_rx:UR|cnt[11]     ; uart_rx:UR|cnt[11]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_rx:UR|cnt[15]     ; uart_rx:UR|cnt[15]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_tx:UT|cnt[15]     ; uart_tx:UT|cnt[15]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_1k:CL1|div_reg[2]  ; clk_1k:CL1|div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clk_1k:CL1|div_reg[6]  ; clk_1k:CL1|div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clk_1k:CL1|div_reg[7]  ; clk_1k:CL1|div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clk_1k:CL1|div_reg[9]  ; clk_1k:CL1|div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_tx:UT|cnt[7]      ; uart_tx:UT|cnt[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clk_1k:CL1|div_reg[14] ; clk_1k:CL1|div_reg[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_tx:UT|cnt[6]      ; uart_tx:UT|cnt[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:UR|cnt[7]      ; uart_rx:UR|cnt[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:UR|cnt[6]      ; uart_rx:UR|cnt[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clk_1k:CL1|div_reg[4]  ; clk_1k:CL1|div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_rx:UR|cnt[9]      ; uart_rx:UR|cnt[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:UR|cnt[2]      ; uart_rx:UR|cnt[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; uart_tx:UT|cnt[4]      ; uart_tx:UT|cnt[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_rx:UR|cnt[14]     ; uart_rx:UR|cnt[14]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_1k:CL1|div_reg[10] ; clk_1k:CL1|div_reg[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart_rx:UR|cnt[4]      ; uart_rx:UR|cnt[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_1k:CL1|div_reg[12] ; clk_1k:CL1|div_reg[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart_tx:UT|cnt[10]     ; uart_tx:UT|cnt[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_tx:UT|cnt[14]     ; uart_tx:UT|cnt[14]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; uart_rx:UR|cnt[8]      ; uart_rx:UR|cnt[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:UR|cnt[12]     ; uart_rx:UR|cnt[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:UT|cnt[12]     ; uart_tx:UT|cnt[12]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:UT|cnt[8]      ; uart_tx:UT|cnt[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:UR|cnt[10]     ; uart_rx:UR|cnt[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.777 ; data_ctl:DC|state.0100 ; data_ctl:DC|state.0000 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.069      ;
; 0.795 ; uart_tx:UT|state.0011  ; uart_tx:UT|tx_d_end    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.087      ;
; 0.802 ; uart_tx:UT|state.0011  ; uart_tx:UT|state.0000  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.094      ;
; 0.806 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_idx[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.098      ;
; 0.841 ; uart_tx:UT|state.0010  ; uart_tx:UT|tx_idx[0]   ; clk          ; clk         ; 0.000        ; 0.105      ; 1.158      ;
; 0.914 ; data_ctl:DC|state.0001 ; data_ctl:DC|state.0010 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.206      ;
; 0.922 ; data_ctl:DC|alu_cs[0]  ; alu_en:ALU|s[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.214      ;
; 0.924 ; data_ctl:DC|state.0100 ; data_ctl:DC|state.0100 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.216      ;
; 0.926 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.218      ;
; 0.926 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.218      ;
; 0.930 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.222      ;
; 0.931 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.223      ;
; 0.942 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.234      ;
; 0.943 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.235      ;
; 0.947 ; uart_rx:UR|state.0001  ; uart_rx:UR|rx_d_val    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.963 ; uart_rx:UR|state.0001  ; uart_rx:UR|state.0010  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.993 ; uart_tx:UT|tx_idx[0]   ; uart_tx:UT|tx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.287      ;
; 0.997 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_data[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.289      ;
; 1.012 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_data[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.304      ;
; 1.071 ; data_ctl:DC|en_tx      ; data_ctl:DC|state.0100 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.086 ; uart_tx:UT|tx_idx[2]   ; uart_tx:UT|tx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.380      ;
; 1.089 ; clk_1k:CL1|div_reg[1]  ; clk_1k:CL1|div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.383      ;
; 1.115 ; clk_1k:CL1|div_reg[3]  ; clk_1k:CL1|div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; clk_1k:CL1|div_reg[13] ; clk_1k:CL1|div_reg[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1k:CL1|clk_1k'                                                                                 ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node              ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; 0.466 ; seg2:SG|state   ; seg2:SG|state        ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.080      ; 0.758      ;
; 0.557 ; seg2:SG|state   ; seg2:SG|dig[0]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.080      ; 0.849      ;
; 0.558 ; seg2:SG|state   ; seg2:SG|data_temp[0] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.080      ; 0.850      ;
; 0.560 ; seg2:SG|state   ; seg2:SG|data_temp[3] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.080      ; 0.852      ;
; 0.570 ; alu_en:ALU|s[1] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.988      ; 1.800      ;
; 0.586 ; alu_en:ALU|s[6] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.989      ; 1.817      ;
; 0.613 ; alu_en:ALU|s[0] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.986      ; 1.841      ;
; 0.644 ; alu_en:ALU|s[3] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.989      ; 1.875      ;
; 0.675 ; alu_en:ALU|s[2] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.989      ; 1.906      ;
; 0.679 ; alu_en:ALU|s[5] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.989      ; 1.910      ;
; 0.697 ; alu_en:ALU|s[7] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.989      ; 1.928      ;
; 0.807 ; alu_en:ALU|s[4] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.989      ; 2.038      ;
; 0.819 ; seg2:SG|state   ; seg2:SG|data_temp[2] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.080      ; 1.111      ;
; 0.914 ; seg2:SG|state   ; seg2:SG|data_temp[1] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.080      ; 1.206      ;
; 1.155 ; seg2:SG|state   ; seg2:SG|dig[1]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.083      ; 1.450      ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                 ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 184.84 MHz ; 184.84 MHz      ; clk               ;                                                ;
; 661.81 MHz ; 402.09 MHz      ; clk_1k:CL1|clk_1k ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk               ; -4.410 ; -316.027      ;
; clk_1k:CL1|clk_1k ; -0.511 ; -1.904        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk               ; 0.401 ; 0.000         ;
; clk_1k:CL1|clk_1k ; 0.417 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk               ; -3.000 ; -169.544            ;
; clk_1k:CL1|clk_1k ; -1.487 ; -10.409             ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -4.410 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.070     ; 5.342      ;
; -4.311 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.240      ;
; -4.309 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.238      ;
; -4.248 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.177      ;
; -4.246 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.175      ;
; -4.226 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.155      ;
; -4.224 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.153      ;
; -4.213 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.142      ;
; -4.211 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.140      ;
; -4.192 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.121      ;
; -4.188 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.117      ;
; -4.186 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.115      ;
; -4.181 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.110      ;
; -4.129 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.058      ;
; -4.125 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.054      ;
; -4.123 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.052      ;
; -4.118 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.047      ;
; -4.107 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.036      ;
; -4.103 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.032      ;
; -4.101 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.030      ;
; -4.096 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.025      ;
; -4.094 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.023      ;
; -4.090 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.019      ;
; -4.088 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.017      ;
; -4.084 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 5.001      ;
; -4.083 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.012      ;
; -4.075 ; data_ctl:DC|alu_data_a[5] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.004      ;
; -4.046 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.963      ;
; -4.004 ; data_ctl:DC|alu_cs[1]     ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.085     ; 4.921      ;
; -3.987 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.904      ;
; -3.978 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.895      ;
; -3.954 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.871      ;
; -3.942 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.859      ;
; -3.940 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.857      ;
; -3.922 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.851      ;
; -3.921 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.850      ;
; -3.920 ; clk_1k:CL1|div_reg[11]    ; clk_1k:CL1|clk_1k     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.849      ;
; -3.919 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.848      ;
; -3.918 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.847      ;
; -3.917 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.834      ;
; -3.905 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.822      ;
; -3.879 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.796      ;
; -3.869 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.786      ;
; -3.867 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.784      ;
; -3.853 ; data_ctl:DC|alu_data_b[5] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.782      ;
; -3.851 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.781      ;
; -3.841 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.770      ;
; -3.838 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.755      ;
; -3.831 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.760      ;
; -3.820 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.737      ;
; -3.814 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.731      ;
; -3.814 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.731      ;
; -3.811 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.728      ;
; -3.792 ; uart_tx:UT|cnt[7]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.709      ;
; -3.791 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.720      ;
; -3.788 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.718      ;
; -3.775 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.692      ;
; -3.766 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.696      ;
; -3.757 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.674      ;
; -3.753 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.683      ;
; -3.749 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.666      ;
; -3.730 ; data_ctl:DC|alu_cin       ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.085     ; 4.647      ;
; -3.728 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.657      ;
; -3.725 ; uart_tx:UT|cnt[3]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.643      ;
; -3.719 ; uart_tx:UT|cnt[14]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.085     ; 4.636      ;
; -3.716 ; uart_rx:UR|rx_d_val       ; data_ctl:DC|alu_cs[0] ; clk          ; clk         ; 1.000        ; -0.093     ; 4.625      ;
; -3.712 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.642      ;
; -3.706 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.635      ;
; -3.698 ; alu_en:ALU|s[4]           ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.064     ; 4.636      ;
; -3.693 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 4.622      ;
; -3.693 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.610      ;
; -3.692 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.623      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[14]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[15]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[13]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.691 ; uart_rx:UR|cnt[6]         ; uart_rx:UR|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.620      ;
; -3.672 ; uart_tx:UT|cnt[7]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.085     ; 4.589      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[14]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[15]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[13]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
; -3.672 ; uart_rx:UR|cnt[3]         ; uart_rx:UR|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.601      ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1k:CL1|clk_1k'                                                                                  ;
+--------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node              ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; -0.511 ; seg2:SG|state   ; seg2:SG|dig[1]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.069     ; 1.444      ;
; -0.414 ; alu_en:ALU|s[4] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.697      ; 2.103      ;
; -0.339 ; alu_en:ALU|s[7] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.697      ; 2.028      ;
; -0.333 ; alu_en:ALU|s[5] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.697      ; 2.022      ;
; -0.307 ; alu_en:ALU|s[2] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.697      ; 1.996      ;
; -0.299 ; alu_en:ALU|s[3] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.697      ; 1.988      ;
; -0.281 ; seg2:SG|state   ; seg2:SG|data_temp[1] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.072     ; 1.211      ;
; -0.277 ; seg2:SG|state   ; seg2:SG|data_temp[2] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.072     ; 1.207      ;
; -0.258 ; alu_en:ALU|s[1] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.697      ; 1.947      ;
; -0.245 ; alu_en:ALU|s[0] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.695      ; 1.932      ;
; -0.230 ; alu_en:ALU|s[6] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.697      ; 1.919      ;
; 0.035  ; seg2:SG|state   ; seg2:SG|data_temp[3] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.072     ; 0.895      ;
; 0.037  ; seg2:SG|state   ; seg2:SG|data_temp[0] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.072     ; 0.893      ;
; 0.039  ; seg2:SG|state   ; seg2:SG|dig[0]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.072     ; 0.891      ;
; 0.160  ; seg2:SG|state   ; seg2:SG|state        ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.072     ; 0.770      ;
+--------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                              ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_rx:UR|rx_data[1]  ; uart_rx:UR|rx_data[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|rx_data[0]  ; uart_rx:UR|rx_data[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|state.0000  ; uart_rx:UR|state.0000  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|rx_idx[3]   ; uart_rx:UR|rx_idx[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|state.0001  ; uart_rx:UR|state.0001  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_idx[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|state.0011  ; uart_rx:UR|state.0011  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|rx_data[6]  ; uart_rx:UR|rx_data[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|state.0010  ; uart_rx:UR|state.0010  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|rx_data[4]  ; uart_rx:UR|rx_data[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|rx_data[3]  ; uart_rx:UR|rx_data[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:UR|rx_data[2]  ; uart_rx:UR|rx_data[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; data_ctl:DC|state.0000 ; data_ctl:DC|state.0000 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:UT|state.0000  ; uart_tx:UT|state.0000  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; alu_en:ALU|s[0]        ; alu_en:ALU|s[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:UT|tx_d_end    ; uart_tx:UT|tx_d_end    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; data_ctl:DC|en_tx      ; data_ctl:DC|en_tx      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:UT|state.0010  ; uart_tx:UT|state.0010  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:UT|state.0011  ; uart_tx:UT|state.0011  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:UR|rx_data[7]  ; uart_rx:UR|rx_data[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:UR|rx_data[5]  ; uart_rx:UR|rx_data[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_tx:UT|tx_idx[0]   ; uart_tx:UT|tx_idx[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; uart_tx:UT|state.0001  ; uart_tx:UT|state.0001  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.457 ; data_ctl:DC|state.0000 ; data_ctl:DC|state.0001 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.464 ; data_ctl:DC|state.0100 ; data_ctl:DC|en_tx      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.731      ;
; 0.490 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_idx[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.758      ;
; 0.602 ; data_ctl:DC|state.0011 ; data_ctl:DC|state.0100 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.609 ; uart_rx:UR|end_ck      ; uart_rx:UR|rx_d_val    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.877      ;
; 0.649 ; data_ctl:DC|state.0010 ; data_ctl:DC|state.0011 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.916      ;
; 0.671 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.939      ;
; 0.672 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.940      ;
; 0.685 ; clk_1k:CL1|div_reg[1]  ; clk_1k:CL1|div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.692 ; clk_1k:CL1|div_reg[0]  ; clk_1k:CL1|div_reg[0]  ; clk          ; clk         ; 0.000        ; 0.093      ; 0.980      ;
; 0.704 ; clk_1k:CL1|div_reg[3]  ; clk_1k:CL1|div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; uart_rx:UR|cnt[13]     ; uart_rx:UR|cnt[13]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart_rx:UR|cnt[5]      ; uart_rx:UR|cnt[5]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clk_1k:CL1|div_reg[13] ; clk_1k:CL1|div_reg[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clk_1k:CL1|div_reg[5]  ; clk_1k:CL1|div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart_rx:UR|cnt[3]      ; uart_rx:UR|cnt[3]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart_rx:UR|cnt[1]      ; uart_rx:UR|cnt[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clk_1k:CL1|div_reg[11] ; clk_1k:CL1|div_reg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart_tx:UT|cnt[13]     ; uart_tx:UT|cnt[13]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:UR|cnt[11]     ; uart_rx:UR|cnt[11]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; uart_tx:UT|cnt[1]      ; uart_tx:UT|cnt[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:UR|cnt[6]      ; uart_rx:UR|cnt[6]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_rx:UR|cnt[15]     ; uart_rx:UR|cnt[15]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_1k:CL1|div_reg[15] ; clk_1k:CL1|div_reg[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_1k:CL1|div_reg[6]  ; clk_1k:CL1|div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; uart_tx:UT|cnt[6]      ; uart_tx:UT|cnt[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_tx:UT|cnt[15]     ; uart_tx:UT|cnt[15]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_1k:CL1|div_reg[7]  ; clk_1k:CL1|div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clk_1k:CL1|div_reg[9]  ; clk_1k:CL1|div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart_rx:UR|cnt[9]      ; uart_rx:UR|cnt[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart_rx:UR|cnt[7]      ; uart_rx:UR|cnt[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; uart_tx:UT|cnt[7]      ; uart_tx:UT|cnt[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; clk_1k:CL1|div_reg[2]  ; clk_1k:CL1|div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; clk_1k:CL1|div_reg[4]  ; clk_1k:CL1|div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart_rx:UR|cnt[2]      ; uart_rx:UR|cnt[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; clk_1k:CL1|div_reg[14] ; clk_1k:CL1|div_reg[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_rx:UR|cnt[12]     ; uart_rx:UR|cnt[12]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_rx:UR|cnt[14]     ; uart_rx:UR|cnt[14]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_tx:UT|cnt[4]      ; uart_tx:UT|cnt[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_1k:CL1|div_reg[10] ; clk_1k:CL1|div_reg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_rx:UR|cnt[4]      ; uart_rx:UR|cnt[4]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; clk_1k:CL1|div_reg[12] ; clk_1k:CL1|div_reg[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_rx:UR|cnt[10]     ; uart_rx:UR|cnt[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; uart_tx:UT|cnt[8]      ; uart_tx:UT|cnt[8]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:UT|cnt[14]     ; uart_tx:UT|cnt[14]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:UR|cnt[8]      ; uart_rx:UR|cnt[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart_tx:UT|cnt[12]     ; uart_tx:UT|cnt[12]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:UT|cnt[10]     ; uart_tx:UT|cnt[10]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.725 ; data_ctl:DC|state.0100 ; data_ctl:DC|state.0000 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.992      ;
; 0.738 ; uart_tx:UT|state.0011  ; uart_tx:UT|tx_d_end    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.005      ;
; 0.746 ; uart_tx:UT|state.0011  ; uart_tx:UT|state.0000  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.013      ;
; 0.748 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_idx[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.016      ;
; 0.773 ; uart_tx:UT|state.0010  ; uart_tx:UT|tx_idx[0]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.063      ;
; 0.841 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.109      ;
; 0.841 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.109      ;
; 0.845 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.113      ;
; 0.846 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.114      ;
; 0.848 ; data_ctl:DC|state.0001 ; data_ctl:DC|state.0010 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.857 ; data_ctl:DC|state.0100 ; data_ctl:DC|state.0100 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.124      ;
; 0.862 ; data_ctl:DC|alu_cs[0]  ; alu_en:ALU|s[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.128      ;
; 0.877 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.145      ;
; 0.877 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.145      ;
; 0.885 ; uart_rx:UR|state.0001  ; uart_rx:UR|rx_d_val    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.153      ;
; 0.896 ; uart_rx:UR|state.0001  ; uart_rx:UR|state.0010  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.164      ;
; 0.901 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_data[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.169      ;
; 0.925 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_data[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.193      ;
; 0.928 ; uart_tx:UT|tx_idx[0]   ; uart_tx:UT|tx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.196      ;
; 0.978 ; data_ctl:DC|en_tx      ; data_ctl:DC|state.0100 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.245      ;
; 1.004 ; uart_tx:UT|state.0010  ; uart_tx:UT|tx_idx[3]   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.294      ;
; 1.009 ; clk_1k:CL1|div_reg[1]  ; clk_1k:CL1|div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.277      ;
; 1.013 ; uart_tx:UT|tx_idx[2]   ; uart_tx:UT|tx_idx[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.026 ; clk_1k:CL1|div_reg[3]  ; clk_1k:CL1|div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1k:CL1|clk_1k'                                                                                  ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node              ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; 0.417 ; seg2:SG|state   ; seg2:SG|state        ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.072      ; 0.684      ;
; 0.466 ; alu_en:ALU|s[1] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.920      ; 1.611      ;
; 0.475 ; alu_en:ALU|s[6] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.921      ; 1.621      ;
; 0.506 ; alu_en:ALU|s[0] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.919      ; 1.650      ;
; 0.512 ; seg2:SG|state   ; seg2:SG|dig[0]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.072      ; 0.779      ;
; 0.514 ; seg2:SG|state   ; seg2:SG|data_temp[0] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.072      ; 0.781      ;
; 0.516 ; seg2:SG|state   ; seg2:SG|data_temp[3] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.072      ; 0.783      ;
; 0.530 ; alu_en:ALU|s[3] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.921      ; 1.676      ;
; 0.560 ; alu_en:ALU|s[2] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.921      ; 1.706      ;
; 0.561 ; alu_en:ALU|s[5] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.921      ; 1.707      ;
; 0.582 ; alu_en:ALU|s[7] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.921      ; 1.728      ;
; 0.681 ; alu_en:ALU|s[4] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.921      ; 1.827      ;
; 0.758 ; seg2:SG|state   ; seg2:SG|data_temp[2] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.072      ; 1.025      ;
; 0.827 ; seg2:SG|state   ; seg2:SG|data_temp[1] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.072      ; 1.094      ;
; 1.048 ; seg2:SG|state   ; seg2:SG|dig[1]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.074      ; 1.317      ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk               ; -1.471 ; -84.309       ;
; clk_1k:CL1|clk_1k ; 0.277  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk               ; 0.186 ; 0.000         ;
; clk_1k:CL1|clk_1k ; 0.194 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk               ; -3.000 ; -124.785            ;
; clk_1k:CL1|clk_1k ; -1.000 ; -7.000              ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.471 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.413      ;
; -1.460 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.409      ;
; -1.453 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.402      ;
; -1.451 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.400      ;
; -1.451 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.393      ;
; -1.448 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.397      ;
; -1.444 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.393      ;
; -1.441 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.390      ;
; -1.432 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.374      ;
; -1.425 ; data_ctl:DC|alu_data_a[5] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.374      ;
; -1.419 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.361      ;
; -1.405 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.354      ;
; -1.404 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.346      ;
; -1.403 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.352      ;
; -1.398 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.347      ;
; -1.396 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.345      ;
; -1.394 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.336      ;
; -1.390 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.332      ;
; -1.382 ; data_ctl:DC|alu_data_a[3] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.331      ;
; -1.380 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.033     ; 2.334      ;
; -1.376 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.325      ;
; -1.375 ; data_ctl:DC|alu_data_a[3] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.324      ;
; -1.374 ; data_ctl:DC|alu_data_b[3] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.323      ;
; -1.373 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.322      ;
; -1.373 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.315      ;
; -1.370 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.312      ;
; -1.365 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.314      ;
; -1.362 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.311      ;
; -1.356 ; data_ctl:DC|alu_data_b[1] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.305      ;
; -1.353 ; data_ctl:DC|alu_data_a[1] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.302      ;
; -1.353 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.295      ;
; -1.351 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.293      ;
; -1.348 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.290      ;
; -1.338 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.280      ;
; -1.336 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.285      ;
; -1.336 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.285      ;
; -1.334 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.276      ;
; -1.332 ; uart_tx:UT|cnt[3]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.275      ;
; -1.331 ; uart_tx:UT|cnt[11]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.274      ;
; -1.330 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.279      ;
; -1.329 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.278      ;
; -1.329 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.278      ;
; -1.328 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.277      ;
; -1.323 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.265      ;
; -1.321 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.263      ;
; -1.319 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.268      ;
; -1.317 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.266      ;
; -1.313 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.255      ;
; -1.310 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.259      ;
; -1.309 ; uart_tx:UT|cnt[7]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.251      ;
; -1.308 ; data_ctl:DC|alu_data_b[0] ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.257      ;
; -1.308 ; data_ctl:DC|alu_data_b[5] ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.257      ;
; -1.306 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.248      ;
; -1.299 ; uart_tx:UT|cnt[14]        ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.045     ; 2.241      ;
; -1.299 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.249      ;
; -1.296 ; data_ctl:DC|alu_data_a[3] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.245      ;
; -1.296 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.238      ;
; -1.292 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.242      ;
; -1.272 ; uart_tx:UT|cnt[5]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.215      ;
; -1.267 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.209      ;
; -1.264 ; uart_tx:UT|cnt[2]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.207      ;
; -1.264 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|tx_idx[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.219      ;
; -1.258 ; uart_tx:UT|cnt[9]         ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.044     ; 2.201      ;
; -1.251 ; uart_tx:UT|cnt[3]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.194      ;
; -1.250 ; data_ctl:DC|alu_data_a[2] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.199      ;
; -1.250 ; data_ctl:DC|alu_data_b[2] ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.199      ;
; -1.250 ; uart_tx:UT|cnt[11]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.193      ;
; -1.250 ; uart_tx:UT|cnt[4]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.192      ;
; -1.244 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|tx_idx[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.199      ;
; -1.238 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[4]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.188      ;
; -1.238 ; alu_en:ALU|s[4]           ; uart_tx:UT|sci_tx     ; clk          ; clk         ; 1.000        ; -0.032     ; 2.193      ;
; -1.234 ; uart_tx:UT|cnt[3]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.177      ;
; -1.233 ; uart_tx:UT|cnt[11]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.176      ;
; -1.228 ; uart_tx:UT|cnt[7]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.170      ;
; -1.225 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|tx_idx[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.180      ;
; -1.224 ; data_ctl:DC|alu_cs[1]     ; alu_en:ALU|s[0]       ; clk          ; clk         ; 1.000        ; -0.043     ; 2.168      ;
; -1.221 ; clk_1k:CL1|div_reg[11]    ; clk_1k:CL1|clk_1k     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.171      ;
; -1.220 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0011 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.162      ;
; -1.219 ; uart_tx:UT|cnt[12]        ; uart_tx:UT|state.0000 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.161      ;
; -1.218 ; uart_tx:UT|cnt[14]        ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.160      ;
; -1.218 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[3]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.168      ;
; -1.213 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[6]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.163      ;
; -1.212 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|tx_idx[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.167      ;
; -1.211 ; uart_tx:UT|cnt[7]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.153      ;
; -1.201 ; uart_tx:UT|cnt[14]        ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.143      ;
; -1.200 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|state.0011 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.142      ;
; -1.199 ; uart_tx:UT|cnt[13]        ; uart_tx:UT|state.0000 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.141      ;
; -1.199 ; uart_rx:UR|rx_d_val       ; data_ctl:DC|alu_cs[0] ; clk          ; clk         ; 1.000        ; -0.052     ; 2.134      ;
; -1.197 ; uart_tx:UT|cnt[8]         ; uart_tx:UT|tx_idx[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.152      ;
; -1.191 ; uart_tx:UT|cnt[5]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.134      ;
; -1.187 ; uart_tx:UT|cnt[1]         ; uart_tx:UT|tx_idx[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.142      ;
; -1.183 ; uart_tx:UT|cnt[2]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.126      ;
; -1.181 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|state.0011 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.123      ;
; -1.180 ; uart_tx:UT|cnt[15]        ; uart_tx:UT|state.0000 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.122      ;
; -1.177 ; uart_tx:UT|cnt[9]         ; uart_tx:UT|state.0001 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.120      ;
; -1.174 ; uart_tx:UT|cnt[5]         ; uart_tx:UT|state.0010 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.117      ;
; -1.172 ; data_ctl:DC|alu_cs[0]     ; alu_en:ALU|s[2]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.122      ;
; -1.168 ; data_ctl:DC|alu_data_a[0] ; alu_en:ALU|s[2]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.117      ;
; -1.168 ; uart_tx:UT|cnt[10]        ; uart_tx:UT|state.0011 ; clk          ; clk         ; 1.000        ; -0.045     ; 2.110      ;
; -1.167 ; data_ctl:DC|alu_data_a[4] ; alu_en:ALU|s[5]       ; clk          ; clk         ; 1.000        ; -0.038     ; 2.116      ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1k:CL1|clk_1k'                                                                                 ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node              ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; 0.277 ; alu_en:ALU|s[4] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.290      ; 0.990      ;
; 0.319 ; seg2:SG|state   ; seg2:SG|dig[1]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.032     ; 0.636      ;
; 0.322 ; alu_en:ALU|s[5] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.290      ; 0.945      ;
; 0.345 ; alu_en:ALU|s[7] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.290      ; 0.922      ;
; 0.348 ; alu_en:ALU|s[3] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.290      ; 0.919      ;
; 0.352 ; alu_en:ALU|s[0] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.286      ; 0.911      ;
; 0.354 ; alu_en:ALU|s[2] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.290      ; 0.913      ;
; 0.360 ; alu_en:ALU|s[1] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.289      ; 0.906      ;
; 0.373 ; seg2:SG|state   ; seg2:SG|data_temp[2] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.036     ; 0.578      ;
; 0.379 ; alu_en:ALU|s[6] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 1.000        ; 0.290      ; 0.888      ;
; 0.391 ; seg2:SG|state   ; seg2:SG|data_temp[1] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.036     ; 0.560      ;
; 0.533 ; seg2:SG|state   ; seg2:SG|data_temp[3] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.036     ; 0.418      ;
; 0.535 ; seg2:SG|state   ; seg2:SG|data_temp[0] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.036     ; 0.416      ;
; 0.541 ; seg2:SG|state   ; seg2:SG|dig[0]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.036     ; 0.410      ;
; 0.592 ; seg2:SG|state   ; seg2:SG|state        ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                   ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+
; 0.186 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[3]   ; clk               ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_data[1]  ; uart_rx:UR|rx_data[1]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_data[0]  ; uart_rx:UR|rx_data[0]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_ctl:DC|state.0000 ; data_ctl:DC|state.0000 ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:UT|state.0000  ; uart_tx:UT|state.0000  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; alu_en:ALU|s[0]        ; alu_en:ALU|s[0]        ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:UT|tx_d_end    ; uart_tx:UT|tx_d_end    ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|state.0000  ; uart_rx:UR|state.0000  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_ctl:DC|en_tx      ; data_ctl:DC|en_tx      ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_idx[3]   ; uart_rx:UR|rx_idx[3]   ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|state.0001  ; uart_rx:UR|state.0001  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_idx[1]   ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:UT|state.0010  ; uart_tx:UT|state.0010  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:UT|state.0011  ; uart_tx:UT|state.0011  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_idx[2]   ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|state.0011  ; uart_rx:UR|state.0011  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_data[7]  ; uart_rx:UR|rx_data[7]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|state.0010  ; uart_rx:UR|state.0010  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_data[6]  ; uart_rx:UR|rx_data[6]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_data[5]  ; uart_rx:UR|rx_data[5]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_data[4]  ; uart_rx:UR|rx_data[4]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_data[3]  ; uart_rx:UR|rx_data[3]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:UR|rx_data[2]  ; uart_rx:UR|rx_data[2]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_tx:UT|tx_idx[0]   ; uart_tx:UT|tx_idx[0]   ; clk               ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_tx:UT|state.0001  ; uart_tx:UT|state.0001  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[0]   ; clk               ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.202 ; data_ctl:DC|state.0100 ; data_ctl:DC|en_tx      ; clk               ; clk         ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; data_ctl:DC|state.0000 ; data_ctl:DC|state.0001 ; clk               ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.217 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_idx[3]   ; clk               ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.255 ; data_ctl:DC|state.0011 ; data_ctl:DC|state.0100 ; clk               ; clk         ; 0.000        ; 0.036      ; 0.375      ;
; 0.260 ; uart_rx:UR|end_ck      ; uart_rx:UR|rx_d_val    ; clk               ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.270 ; data_ctl:DC|state.0010 ; data_ctl:DC|state.0011 ; clk               ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.289 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[2]   ; clk               ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.290 ; uart_rx:UR|rx_idx[0]   ; uart_rx:UR|rx_idx[1]   ; clk               ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.293 ; clk_1k:CL1|div_reg[1]  ; clk_1k:CL1|div_reg[1]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.296 ; clk_1k:CL1|div_reg[0]  ; clk_1k:CL1|div_reg[0]  ; clk               ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.303 ; uart_rx:UR|cnt[15]     ; uart_rx:UR|cnt[15]     ; clk               ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clk_1k:CL1|div_reg[15] ; clk_1k:CL1|div_reg[15] ; clk               ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; uart_rx:UR|cnt[1]      ; uart_rx:UR|cnt[1]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:UR|cnt[13]     ; uart_rx:UR|cnt[13]     ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:UR|cnt[5]      ; uart_rx:UR|cnt[5]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clk_1k:CL1|div_reg[13] ; clk_1k:CL1|div_reg[13] ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clk_1k:CL1|div_reg[11] ; clk_1k:CL1|div_reg[11] ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[2]   ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clk_1k:CL1|div_reg[5]  ; clk_1k:CL1|div_reg[5]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:UT|cnt[15]     ; uart_tx:UT|cnt[15]     ; clk               ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_1k:CL1|div_reg[3]  ; clk_1k:CL1|div_reg[3]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:UR|cnt[3]      ; uart_rx:UR|cnt[3]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:UR|cnt[11]     ; uart_rx:UR|cnt[11]     ; clk               ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; uart_tx:UT|cnt[1]      ; uart_tx:UT|cnt[1]      ; clk               ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:UR|cnt[6]      ; uart_rx:UR|cnt[6]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_rx:UR|cnt[9]      ; uart_rx:UR|cnt[9]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_1k:CL1|div_reg[9]  ; clk_1k:CL1|div_reg[9]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx:UT|tx_idx[3]   ; uart_tx:UT|tx_idx[1]   ; clk               ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_1k:CL1|div_reg[7]  ; clk_1k:CL1|div_reg[7]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx:UT|cnt[13]     ; uart_tx:UT|cnt[13]     ; clk               ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_1k:CL1|div_reg[6]  ; clk_1k:CL1|div_reg[6]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_rx:UR|cnt[7]      ; uart_rx:UR|cnt[7]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_tx:UT|cnt[7]      ; uart_tx:UT|cnt[7]      ; clk               ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:UR|cnt[2]      ; uart_rx:UR|cnt[2]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clk_1k:CL1|div_reg[14] ; clk_1k:CL1|div_reg[14] ; clk               ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_tx:UT|cnt[6]      ; uart_tx:UT|cnt[6]      ; clk               ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:UR|cnt[14]     ; uart_rx:UR|cnt[14]     ; clk               ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_rx:UR|cnt[8]      ; uart_rx:UR|cnt[8]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clk_1k:CL1|div_reg[2]  ; clk_1k:CL1|div_reg[2]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clk_1k:CL1|div_reg[4]  ; clk_1k:CL1|div_reg[4]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_rx:UR|cnt[4]      ; uart_rx:UR|cnt[4]      ; clk               ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart_tx:UT|cnt[4]      ; uart_tx:UT|cnt[4]      ; clk               ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:UR|cnt[12]     ; uart_rx:UR|cnt[12]     ; clk               ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; clk_1k:CL1|div_reg[10] ; clk_1k:CL1|div_reg[10] ; clk               ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; clk_1k:CL1|div_reg[12] ; clk_1k:CL1|div_reg[12] ; clk               ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_tx:UT|cnt[8]      ; uart_tx:UT|cnt[8]      ; clk               ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:UT|cnt[10]     ; uart_tx:UT|cnt[10]     ; clk               ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:UR|cnt[10]     ; uart_rx:UR|cnt[10]     ; clk               ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_tx:UT|cnt[14]     ; uart_tx:UT|cnt[14]     ; clk               ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_tx:UT|cnt[12]     ; uart_tx:UT|cnt[12]     ; clk               ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.313 ; data_ctl:DC|state.0100 ; data_ctl:DC|state.0000 ; clk               ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.328 ; uart_tx:UT|state.0011  ; uart_tx:UT|state.0000  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; uart_tx:UT|state.0011  ; uart_tx:UT|tx_d_end    ; clk               ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_idx[2]   ; clk               ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.334 ; uart_tx:UT|state.0010  ; uart_tx:UT|tx_idx[0]   ; clk               ; clk         ; 0.000        ; 0.050      ; 0.468      ;
; 0.342 ; data_ctl:DC|state.0001 ; data_ctl:DC|state.0010 ; clk               ; clk         ; 0.000        ; 0.036      ; 0.462      ;
; 0.356 ; clk_1k:CL1|clk_1k      ; clk_1k:CL1|clk_1k      ; clk_1k:CL1|clk_1k ; clk         ; 0.000        ; 1.093      ; 1.668      ;
; 0.358 ; data_ctl:DC|state.0100 ; data_ctl:DC|state.0100 ; clk               ; clk         ; 0.000        ; 0.036      ; 0.478      ;
; 0.362 ; data_ctl:DC|alu_cs[0]  ; alu_en:ALU|s[1]        ; clk               ; clk         ; 0.000        ; 0.036      ; 0.482      ;
; 0.373 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[4]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[6]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.378 ; uart_rx:UR|state.0001  ; uart_rx:UR|state.0010  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.382 ; uart_rx:UR|state.0001  ; uart_rx:UR|rx_d_val    ; clk               ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.390 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[3]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.510      ;
; 0.391 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[1]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.392 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_data[3]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.512      ;
; 0.396 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[0]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.397 ; uart_rx:UR|rx_idx[2]   ; uart_rx:UR|rx_data[2]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.517      ;
; 0.400 ; uart_rx:UR|rx_idx[1]   ; uart_rx:UR|rx_data[1]  ; clk               ; clk         ; 0.000        ; 0.036      ; 0.520      ;
; 0.405 ; uart_tx:UT|tx_idx[0]   ; uart_tx:UT|tx_idx[1]   ; clk               ; clk         ; 0.000        ; 0.037      ; 0.526      ;
; 0.441 ; uart_tx:UT|tx_idx[2]   ; uart_tx:UT|tx_idx[1]   ; clk               ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; clk_1k:CL1|div_reg[1]  ; clk_1k:CL1|div_reg[2]  ; clk               ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.447 ; uart_tx:UT|state.0010  ; uart_tx:UT|tx_idx[3]   ; clk               ; clk         ; 0.000        ; 0.050      ; 0.581      ;
; 0.448 ; data_ctl:DC|en_tx      ; data_ctl:DC|state.0100 ; clk               ; clk         ; 0.000        ; 0.036      ; 0.568      ;
+-------+------------------------+------------------------+-------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1k:CL1|clk_1k'                                                                                  ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node              ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+
; 0.194 ; seg2:SG|state   ; seg2:SG|state        ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.036      ; 0.314      ;
; 0.217 ; alu_en:ALU|s[1] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.401      ; 0.732      ;
; 0.230 ; seg2:SG|state   ; seg2:SG|data_temp[0] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.036      ; 0.350      ;
; 0.231 ; seg2:SG|state   ; seg2:SG|data_temp[3] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.036      ; 0.351      ;
; 0.232 ; seg2:SG|state   ; seg2:SG|dig[0]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.036      ; 0.352      ;
; 0.238 ; alu_en:ALU|s[0] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.398      ; 0.750      ;
; 0.239 ; alu_en:ALU|s[6] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.402      ; 0.755      ;
; 0.246 ; alu_en:ALU|s[3] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.402      ; 0.762      ;
; 0.267 ; alu_en:ALU|s[2] ; seg2:SG|data_temp[2] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.402      ; 0.783      ;
; 0.272 ; alu_en:ALU|s[7] ; seg2:SG|data_temp[3] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.402      ; 0.788      ;
; 0.282 ; alu_en:ALU|s[5] ; seg2:SG|data_temp[1] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.402      ; 0.798      ;
; 0.329 ; alu_en:ALU|s[4] ; seg2:SG|data_temp[0] ; clk               ; clk_1k:CL1|clk_1k ; 0.000        ; 0.402      ; 0.845      ;
; 0.334 ; seg2:SG|state   ; seg2:SG|data_temp[2] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.036      ; 0.454      ;
; 0.353 ; seg2:SG|state   ; seg2:SG|data_temp[1] ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.036      ; 0.473      ;
; 0.446 ; seg2:SG|state   ; seg2:SG|dig[1]       ; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 0.000        ; 0.040      ; 0.570      ;
+-------+-----------------+----------------------+-------------------+-------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+--------------------+----------+-------+----------+---------+---------------------+
; Clock              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -4.723   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk               ; -4.723   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk_1k:CL1|clk_1k ; -0.612   ; 0.194 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS    ; -348.968 ; 0.0   ; 0.0      ; 0.0     ; -179.953            ;
;  clk               ; -346.636 ; 0.000 ; N/A      ; N/A     ; -169.544            ;
;  clk_1k:CL1|clk_1k ; -2.332   ; 0.000 ; N/A      ; N/A     ; -10.409             ;
+--------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sci_tx        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sci_rx                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sci_tx        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; segments[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; segments[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; segments[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segments[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; segments[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sci_tx        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; segments[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; segments[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; segments[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segments[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; segments[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sci_tx        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; led[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segments[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segments[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; segments[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segments[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segments[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk               ; clk               ; 3748     ; 0        ; 0        ; 0        ;
; clk_1k:CL1|clk_1k ; clk               ; 1        ; 1        ; 0        ; 0        ;
; clk               ; clk_1k:CL1|clk_1k ; 8        ; 0        ; 0        ; 0        ;
; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 7        ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk               ; clk               ; 3748     ; 0        ; 0        ; 0        ;
; clk_1k:CL1|clk_1k ; clk               ; 1        ; 1        ; 0        ; 0        ;
; clk               ; clk_1k:CL1|clk_1k ; 8        ; 0        ; 0        ; 0        ;
; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; 7        ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 156   ; 156  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------------------------------+
; Clock Status Summary                                       ;
+-------------------+-------------------+------+-------------+
; Target            ; Clock             ; Type ; Status      ;
+-------------------+-------------------+------+-------------+
; clk               ; clk               ; Base ; Constrained ;
; clk_1k:CL1|clk_1k ; clk_1k:CL1|clk_1k ; Base ; Constrained ;
+-------------------+-------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sci_rx     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sci_tx      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sci_rx     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sci_tx      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Fri Jul 22 17:19:34 2022
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_1k:CL1|clk_1k clk_1k:CL1|clk_1k
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.723            -346.636 clk 
    Info (332119):    -0.612              -2.332 clk_1k:CL1|clk_1k 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
    Info (332119):     0.466               0.000 clk_1k:CL1|clk_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -169.544 clk 
    Info (332119):    -1.487             -10.409 clk_1k:CL1|clk_1k 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.410            -316.027 clk 
    Info (332119):    -0.511              -1.904 clk_1k:CL1|clk_1k 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     0.417               0.000 clk_1k:CL1|clk_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -169.544 clk 
    Info (332119):    -1.487             -10.409 clk_1k:CL1|clk_1k 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.471
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.471             -84.309 clk 
    Info (332119):     0.277               0.000 clk_1k:CL1|clk_1k 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.194               0.000 clk_1k:CL1|clk_1k 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -124.785 clk 
    Info (332119):    -1.000              -7.000 clk_1k:CL1|clk_1k 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4754 megabytes
    Info: Processing ended: Fri Jul 22 17:19:36 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


