`timescale 1ns/1nsmodule test_tb();reg A,B,C,D;wire y,y1,y2,y3,y4,y5,y6,y7;initial    begin	   A=0;B=0;C=0;D=0;          #10 A=0;B=0;C=0;D=1;          #10 A=0;B=0;C=1;D=0;          #10 A=0;B=0;C=1;D=1;          #10 A=0;B=1;C=0;D=0;          #10 A=0;B=1;C=0;D=1;          #10 A=0;B=1;C=1;D=0;          #10 A=0;B=1;C=1;D=1;          #10 A=1;B=0;C=0;D=0;          #10 A=1;B=0;C=0;D=1;          #10 A=1;B=0;C=1;D=0;          #10 A=1;B=0;C=1;D=1;          #10 A=1;B=1;C=0;D=0;          #10 A=1;B=1;C=0;D=1;          #10 A=1;B=1;C=1;D=0;          #10 A=1;B=1;C=1;D=1;	endtest u1(.A(A),.B(B),.C(C),.D(D),.Y(Y),.y1(y1),.y2(y2),.y3(y3),.y4(y4),.y5(y5),.y6(y6),.y7(y7));endmodule