s12c_Arithmetics  Copyright (C) 2004-2006, micro dynamics GmbH
Freescale HC12-Assembler 
(c) Copyright Freescale 1987-2009

 Abs. Rel.   Loc    Obj. code   Source line
 ---- ----   ------ ---------   -----------
    1    1                      	include	"s12c_128.sfr"
  982    2                      	title	"s12c_Arithmetics  Copyright (C) 2004-2006, micro dynamics GmbH"
  983    3                      ;------------------------------------------------------------------------------
  984    4                      ;Module:	s12c_Arithmetics.asm
  985    5                      ;
  986    6                      ;Copyright:	(C) 2004-2006, micro dynamics GmbH
  987    7                      ;Author(s):	Michael Frank
  988    8                      ;Update:	24.11.2006
  989    9                      ;
  990   10                      ;Description:	16-, 24- und 32-bit Arithmetik
  991   11                      ;------------------------------------------------------------------------------
  992   12                      ;Revision History:	Original Version  12.04
  993   13                      ;
  994   14                      ;24.11.2006
  995   15                      ;08.11.2006	Anpassung an MC9S12C128
  996   16                      ;
  997   17                      ;23.08.2005	Function MUL3216U neu
  998   18                      ;12.08.2005	Fehler in DIV3232U korrigiert
  999   19                      ;------------------------------------------------------------------------------
 1000   20                      					;
 1001   21                      ;------------------------------------------------------------------------------
 1002   22                      ;Publics
 1003   23                      ;------------------------------------------------------------------------------
 1004   24                      					;
 1005   25                      	xdef	DIV3216U		;Code
 1006   26                      	xdef	DIV3232U		;Code
 1007   27                      	xdef	MUL3216U		;Code
 1008   28                      					;
 1009   29                      .text:		section
 1010   30                      					;
 1011   31                      ;------------------------------------------------------------------------------
 1012   32                      ;MUL3216U multipliziert eine vorzeichenlose 32-bit Zahl mit einer vorzeichenlosen
 1013   33                      ;16-bit Zahl und liefert ein 64-bit Ergebnis.
 1014   34                      ;Eingangsparameter:	R[0..3]		Multiplikand MSB..LSB
 1015   35                      ;			R[6..7]		Multiplikator MSB..LSB
 1016   36                      ;Ausgangsparameter:	R[0..7]		Produkt MSB..LSB
 1017   37                      ;veränderte Register:	CCR, A, B, Y
 1018   38                      ;Laufzeit:	? µs @ 8 MHz Bustakt
 1019   39                      ;------------------------------------------------------------------------------
 1020   40                      					;
 1021   41                      MUL3216U:
 1022   42   000000 FC10 02     	LDD	R2			;Multiplikand Low Word
 1023   43   000003 FD10 06     	LDY	R6			;Multiplikator
 1024   44   000006 13          	EMUL				;Multiplikation 16x16 bit
 1025   45   000007 7C10 04     	STD	R4			;
 1026   46   00000A 7D10 02     	STY	R2			;Zwischenergebnis in R[2..5]
 1027   47                      					;
 1028   48   00000D FC10 00     	LDD	R0			;Multiplikand High Word
 1029   49   000010 FD10 06     	LDY	R6			;Multiplikator
 1030   50   000013 13          	EMUL				;Multiplikation 16x16 bit
 1031   51                      					;
 1032   52   000014 1804 1004   	MOVW	R4,R6			;Zwischenergebnis umspeichern
             000018 1006       
 1033   53                      					;
 1034   54   00001A F310 02     	ADDD	R2			;
 1035   55   00001D 7C10 04     	STD	R4			;Teilergebnisse addieren
 1036   56   000020 B7C6        	EXG	D,Y			;
 1037   57   000022 C900        	ADCB	#0			;
 1038   58   000024 8900        	ADCA	#0			;
 1039   59   000026 7C10 02     	STD	R2			;
 1040   60   000029 1803 0000   	MOVW	#0,R0			;Ergebnis in R[0..7]
             00002D 1000       
 1041   61   00002F 3D          	RTS				;
 1042   62                      					;
 1043   63                      ;------------------------------------------------------------------------------
 1044   64                      ;DIV3216U dividiert eine vorzeichenlose 32-bit Zahl durch eine vorzeichenlose
 1045   65                      ;16-bit Zahl und liefert ein 32-bit Ergebnis sowie einen 16-bit Rest.
 1046   66                      ;Eingangsparameter:	R[0..3]		Dividend MSB..LSB
 1047   67                      ;			R[6..7]		Divisor MSB..LSB
 1048   68                      ;Ausgangsparameter:	R[0..3]		Quotient MSB..LSB
 1049   69                      ;			R[6..7]		Rest MSB..LSB
 1050   70                      ;			CCR.C		set:	Divisor = 0
 1051   71                      ;					clr:	sonst
 1052   72                      ;veränderte Register:	CCR, A, B, X, Y
 1053   73                      ;Laufzeit:	7 µs @ 8 MHz Bustakt
 1054   74                      ;------------------------------------------------------------------------------
 1055   75                      					;
 1056   76                      DIV3216U:
 1057   77   000030 FE10 06     	LDX	R6			;
 1058   78   000033 2605        	BNE	DIV3216U1		;wenn Divisor = 0,
 1059   79   000035 1401        	SEC				;dann
 1060   80   000037 06xx xx     	JMP	DIV3216U9		;  CARRY setzen und zurück
 1061   81                      					;
 1062   82                      DIV3216U1:
s12c_Arithmetics  Copyright (C) 2004-2006, micro dynamics GmbH
Freescale HC12-Assembler 
(c) Copyright Freescale 1987-2009

 Abs. Rel.   Loc    Obj. code   Source line
 ---- ----   ------ ---------   -----------
 1063   83   00003A FC10 00     	LDD	R0			;wenn Dividend High Word <> 0
 1064   84   00003D 2713        	BEQ	DIV3216U2		;
 1065   85                      					;
 1066   86   00003F CD00 00     	LDY	#0			;dann
 1067   87   000042 11          	EDIV				;  1. Division 32/16 bit
 1068   88   000043 7D10 00     	STY	R0			;  Ergebnis High Word in R[0..1]
 1069   89   000046 B746        	TFR	D,Y			;
 1070   90   000048 FC10 02     	LDD	R2			;
 1071   91   00004B 11          	EDIV				;  2. Division 32/16 bit
 1072   92   00004C 7D10 02     	STY	R2			;  Ergebnis Low Word in R[2..3]
 1073   93   00004F 06xx xx     	JMP	DIV3216U8		;
 1074   94                      					;
 1075   95                      DIV3216U2:
 1076   96   000052 FC10 02     	LDD	R2			;sonst
 1077   97   000055 1810        	IDIV				;  Division 16/16 bit
 1078   98   000057 1803 0000   	MOVW	#0,R0			;  Ergebnis High Word in R[0..1] = 0
             00005B 1000       
 1079   99   00005D 7E10 02     	STX     R2			;  Ergebnis Low Word in R[2..3]
 1080  100                      					;
 1081  101                      DIV3216U8:
 1082  102   000060 7C10 06     	STD	R6			;Rest in R[6..7]
 1083  103   000063 10FE        	CLC				;CARRY rücksetzen
 1084  104                      					;
 1085  105                      DIV3216U9:
 1086  106   000065 3D          	RTS				;
 1087  107                      					;
 1088  108                      ;------------------------------------------------------------------------------
 1089  109                      ;DIV3232U dividiert eine vorzeichenlose 32-bit Zahl durch eine vorzeichenlose
 1090  110                      ;32-bit Zahl und liefert ein 32-bit Ergebnis sowie einen 32-bit Rest.
 1091  111                      ;Eingangsparameter:	R[0..3]		Dividend MSB..LSB
 1092  112                      ;			R[4..7]		Divisor MSB..LSB
 1093  113                      ;Ausgangsparameter:	R[0..3]		Quotient MSB..LSB
 1094  114                      ;			R[4..7]		Rest MSB..LSB
 1095  115                      ;			CCR.C		set:	Divisor = 0
 1096  116                      ;					clr:	sonst
 1097  117                      ;veränderte Register:	CCR, A, B, X, Y, R[20..23]
 1098  118                      ;Laufzeit:	max. 20 µs @ 8 MHz Bustakt
 1099  119                      ;------------------------------------------------------------------------------
 1100  120                      					;
 1101  121                      DIV3232U:
 1102  122   000066 FE10 04     	LDX	R4			;
 1103  123   000069 2610        	BNE	DIV3232U2		;wenn Divisor High Word = 0,
 1104  124   00006B FE10 06     	LDX	R6			;dann
 1105  125   00006E 2605        	BNE	DIV3232U1		;  wenn Division durch Null,
 1106  126   000070 1401        	SEC				;  dann
 1107  127   000072 06xx xx     	JMP	DIV3232U9		;    CARRY setzen und zurück
 1108  128                      					;
 1109  129                      DIV3232U1:
 1110  130   000075 16xx xx     	JSR	DIV3216U		;  sonst
 1111  131   000078 06xx xx     	JMP	DIV3232U9		;    Division 32/16 bit ausführen
 1112  132                      					;
 1113  133                      DIV3232U2:
 1114  134   00007B F710 04     	TST	R4			;
 1115  135   00007E 274E        	BEQ	DIV3232U4		;
 1116  136                      					;
 1117  137                      ;------------------------------------------------------------------------------
 1118  138                      ; 32-bit Divisor
 1119  139                      ;
 1120  140   000080 1804 1002   	MOVW	R2,R22			;Dividend Low Word retten
             000084 1016       
 1121  141                      					;
 1122  142   000086 FC10 00     	LDD	R0			;
 1123  143   000089 FE10 04     	LDX	R4			;
 1124  144   00008C 1810        	IDIV				;Dividend High Word / Divisor High Word
 1125  145   00008E 7E10 02     	STX	R2			;Ergebnis
 1126  146   000091 7C10 14     	STD	R20			;Rest
 1127  147                      					;
 1128  148   000094 B610 03     	LDAA	R3			;Ergebnis * Divisor Low Byte
 1129  149   000097 F610 07     	LDAB	R7			;
 1130  150   00009A 12          	MUL				;
 1131  151   00009B 7C10 01     	STD	R1			;
 1132  152   00009E B610 03     	LDAA	R3			;
 1133  153   0000A1 F610 06     	LDAB	R6			;
 1134  154   0000A4 12          	MUL				;
 1135  155   0000A5 FB10 01     	ADDB	R1			;
 1136  156   0000A8 8900        	ADCA	#0			;
 1137  157   0000AA 7C10 00     	STD	R0			;
 1138  158                      					;
 1139  159   0000AD FC10 16     	LDD	R22			;vom Divisionsrest subtrahieren
 1140  160   0000B0 B310 01     	SUBD	R1			;
 1141  161   0000B3 7C10 16     	STD	R22			;
 1142  162   0000B6 FC10 14     	LDD	R20			;
 1143  163   0000B9 F210 00     	SBCB	R0			;
 1144  164   0000BC 8200        	SBCA	#0			;
s12c_Arithmetics  Copyright (C) 2004-2006, micro dynamics GmbH
Freescale HC12-Assembler 
(c) Copyright Freescale 1987-2009

 Abs. Rel.   Loc    Obj. code   Source line
 ---- ----   ------ ---------   -----------
 1145  165   0000BE 7C10 14     	STD	R20			;
 1146  166   0000C1 8600        	LDAA	#0			;
 1147  167   0000C3 7A10 02     	STAA	R2			;wenn Ergebnis >= 0,
 1148  168   0000C6 2503         	BCS	DIV3232U3		;
 1149  169   0000C8 06xx xx     	JMP	DIV3232U8		;dann fertig
 1150  170                      DIV3232U3:
 1151  171   0000CB 06xx xx     	JMP	DIV3232U7		;sonst korrigieren
 1152  172                      					;
 1153  173                      ;------------------------------------------------------------------------------
 1154  174                      ; 24-bit Divisor
 1155  175                      ;
 1156  176                      DIV3232U4:
 1157  177   0000CE 1804 1002   	MOVW	R2,R22			;Dividend retten
             0000D2 1016       
 1158  178   0000D4 7910 02     	CLR	R2			;
 1159  179                      					;
 1160  180   0000D7 FC10 00     	LDD	R0			;
 1161  181   0000DA BC10 05     	CPD	R5			;
 1162  182   0000DD 2405        	BCC	DIV3232U5		;wenn Dividend > Divisor
 1163  183   0000DF 7C10 14     	STD	R20			;
 1164  184   0000E2 203D        	BRA	DIV3232U6		;
 1165  185                      					;
 1166  186                      DIV3232U5:
 1167  187   0000E4 FE10 05     	LDX	R5			;dann
 1168  188   0000E7 1810        	IDIV				;  Dividend[0..1] / Divisor[1..2]
 1169  189   0000E9 7C10 14     	STD	R20			;  Rest nach R[10..11]
 1170  190   0000EC 7E10 01     	STX	R1			;  Ergebnis nach R[1..2]
 1171  191                      					;
 1172  192   0000EF B610 02     	LDAA	R2			;  Ergebnis * Divisor Low Byte
 1173  193   0000F2 F610 07     	LDAB	R7			;
 1174  194   0000F5 12          	MUL				;
 1175  195   0000F6 7C10 00     	STD	R0			;
 1176  196                      					;
 1177  197   0000F9 FC10 15     	LDD	R21			;  vom Rest subtrahieren
 1178  198   0000FC B310 00     	SUBD	R0			;
 1179  199   0000FF 7C10 15     	STD	R21			;
 1180  200   000102 F610 14     	LDAB	R20			;
 1181  201   000105 C200        	SBCB	#0			;
 1182  202   000107 7B10 14     	STAB	R20			;
 1183  203                      					;
 1184  204   00010A 2415        	BCC	DIV3232U6		;  wenn Rest danach < 0
 1185  205   00010C 7310 02     	DEC	R2			;  dann
 1186  206   00010F FC10 15     	LDD	R21			;     Ergebnis korrigieren
 1187  207   000112 F310 06     	ADDD	R6			;
 1188  208   000115 7C10 15     	STD	R21			;     Rest + Divisor
 1189  209   000118 F610 14     	LDAB	R20			;
 1190  210   00011B F910 05     	ADCB	R5			;
 1191  211   00011E 7B10 14     	STAB	R20			;
 1192  212                      					;
 1193  213                      DIV3232U6:
 1194  214   000121 F610 14     	LDAB	R20			;
 1195  215   000124 87          	CLRA				;
 1196  216   000125 B746        	TFR	D,Y			;
 1197  217   000127 FC10 15     	LDD	R21			;
 1198  218   00012A FE10 05     	LDX	R5			;
 1199  219   00012D 11          	EDIV				;Rest / Divisor[1..2]
 1200  220   00012E 7910 14     	CLR	R20			;
 1201  221   000131 7C10 15     	STD	R21			;neuen Rest nach R[10..12]
 1202  222   000134 B764        	TFR	Y,D			;
 1203  223   000136 7B10 03     	STAB	R3			;Ergebnis nach R3
 1204  224                      					;
 1205  225   000139 F610 07     	LDAB	R7			;
 1206  226   00013C 87          	CLRA				;
 1207  227   00013D 13          	EMUL				;Ergebnis * Divisor Low Byte
 1208  228   00013E 7C10 00     	STD	R0			;
 1209  229                      					;
 1210  230   000141 FC10 16     	LDD	R22			;vom Rest subtrahieren
 1211  231   000144 B310 00     	SUBD	R0			;
 1212  232   000147 7C10 16     	STD	R22			;
 1213  233   00014A F610 15     	LDAB	R21			;
 1214  234   00014D C200        	SBCB	#0			;
 1215  235   00014F 7B10 15     	STAB	R21			;wenn Rest danach < 0,
 1216  236                      
 1217  237   000152 241B        	BCC	DIV3232U8		;dann
 1218  238   000154 7310 14     	DEC	R20			;
 1219  239                      					;
 1220  240                      ;------------------------------------------------------------------------------
 1221  241                      ; Ergebnis ggf. korrigieren und Rest umspeichern
 1222  242                      ;
 1223  243                      DIV3232U7:
 1224  244   000157 7310 03     	DEC	R3			;  Ergebnis korrigieren
 1225  245   00015A FC10 16     	LDD	R22			;
 1226  246   00015D F310 06     	ADDD	R6			;  Rest + Divisor
 1227  247   000160 7C10 16     	STD	R22			;
s12c_Arithmetics  Copyright (C) 2004-2006, micro dynamics GmbH
Freescale HC12-Assembler 
(c) Copyright Freescale 1987-2009

 Abs. Rel.   Loc    Obj. code   Source line
 ---- ----   ------ ---------   -----------
 1228  248   000163 FC10 14     	LDD	R20			;
 1229  249   000166 F910 05     	ADCB	R5			;
 1230  250   000169 B910 04     	ADCA	R4			;
 1231  251   00016C 7C10 14     	STD	R20			;
 1232  252                      					;
 1233  253                      DIV3232U8:
 1234  254   00016F 1803 0000   	MOVW	#0,R0			;Quotient High Word = 0
             000173 1000       
 1235  255   000175 1804 1014   	MOVW	R20,R4			;Rest umspeichern
             000179 1004       
 1236  256   00017B 1804 1016   	MOVW	R22,R6			;
             00017F 1006       
 1237  257   000181 10FE        	CLC				;CARRY rücksetzen
 1238  258                      					;
 1239  259                      DIV3232U9:
 1240  260   000183 3D          	RTS				;
 1241  261                      					;
 1242  262                      ;------------------------------------------------------------------------------
