TimeQuest Timing Analyzer report for CtrlBox
Thu Jun 23 16:49:01 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'RTC:time_1MHz|stime_r'
 12. Setup: 'clk'
 13. Setup: 'SCL'
 14. Hold: 'clk'
 15. Hold: 'RTC:time_1MHz|stime_r'
 16. Hold: 'SCL'
 17. Recovery: 'clk'
 18. Recovery: 'SCL'
 19. Recovery: 'RTC:time_1MHz|stime_r'
 20. Removal: 'SCL'
 21. Removal: 'RTC:time_1MHz|stime_r'
 22. Removal: 'clk'
 23. Minimum Pulse Width: 'clk'
 24. Minimum Pulse Width: 'SCL'
 25. Minimum Pulse Width: 'RTC:time_1MHz|stime_r'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Recovery Transfers
 33. Removal Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; CtrlBox                                                            ;
; Device Family      ; Cyclone                                                            ;
; Device Name        ; EP1C3T100C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; clk                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                   ;
; RTC:time_1MHz|stime_r ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RTC:time_1MHz|stime_r } ;
; SCL                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCL }                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+-------------------------------------------------------------+
; Fmax Summary                                                ;
+------------+-----------------+-----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note ;
+------------+-----------------+-----------------------+------+
; 144.24 MHz ; 144.24 MHz      ; clk                   ;      ;
; 181.55 MHz ; 181.55 MHz      ; SCL                   ;      ;
; 182.18 MHz ; 182.18 MHz      ; RTC:time_1MHz|stime_r ;      ;
+------------+-----------------+-----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Setup Summary                                    ;
+-----------------------+----------+---------------+
; Clock                 ; Slack    ; End Point TNS ;
+-----------------------+----------+---------------+
; RTC:time_1MHz|stime_r ; -109.162 ; -2942.399     ;
; clk                   ; -11.068  ; -1718.257     ;
; SCL                   ; -4.508   ; -119.016      ;
+-----------------------+----------+---------------+


+------------------------------------------------+
; Hold Summary                                   ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -1.649 ; -1.649        ;
; RTC:time_1MHz|stime_r ; -0.198 ; -1.782        ;
; SCL                   ; 1.038  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Recovery Summary                               ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -4.553 ; -872.053      ;
; SCL                   ; -3.626 ; -39.880       ;
; RTC:time_1MHz|stime_r ; -0.533 ; -14.391       ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Removal Summary                                ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; SCL                   ; -0.026 ; -0.026        ;
; RTC:time_1MHz|stime_r ; 1.481  ; 0.000         ;
; clk                   ; 4.846  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Minimum Pulse Width Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk                   ; -1.583 ; -605.227      ;
; SCL                   ; -1.583 ; -99.115       ;
; RTC:time_1MHz|stime_r ; -1.318 ; -71.172       ;
+-----------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'RTC:time_1MHz|stime_r'                                                                                                                                ;
+----------+-----------------------------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack    ; From Node                   ; To Node                              ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+
; -109.162 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[7]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.491    ;
; -109.162 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[6]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.491    ;
; -109.162 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[5]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.491    ;
; -109.162 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[4]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.491    ;
; -109.162 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[3]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.491    ;
; -109.162 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[2]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.491    ;
; -109.162 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[1]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.491    ;
; -109.162 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[0]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.491    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[17] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[16] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[15] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[14] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[13] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[12] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[11] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[10] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[9]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -109.155 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[8]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.484    ;
; -108.896 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[7]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.225    ;
; -108.896 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[6]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.225    ;
; -108.896 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[5]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.225    ;
; -108.896 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[4]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.225    ;
; -108.896 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[3]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.225    ;
; -108.896 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[2]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.225    ;
; -108.896 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[1]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.225    ;
; -108.896 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[0]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.225    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[17] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[16] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[15] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[14] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[13] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[12] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[11] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[10] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[9]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.889 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[8]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.218    ;
; -108.792 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[7]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.121    ;
; -108.792 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[6]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.121    ;
; -108.792 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[5]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.121    ;
; -108.792 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[4]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.121    ;
; -108.792 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[3]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.121    ;
; -108.792 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[2]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.121    ;
; -108.792 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[1]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.121    ;
; -108.792 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[0]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.121    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[17] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[16] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[15] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[14] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[13] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[12] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[11] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[10] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[9]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.785 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[8]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 113.114    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[26] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[25] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[24] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[23] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[22] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[21] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[20] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[19] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.617 ; i2c_data:U3|frequency_r[14] ; trigger_singal_generator:U5|tock[18] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.946    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[26] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[25] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[24] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[23] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[22] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[21] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[20] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[19] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.351 ; i2c_data:U3|frequency_r[12] ; trigger_singal_generator:U5|tock[18] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.680    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[26] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[25] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[24] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[23] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[22] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[21] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[20] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[19] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -108.247 ; i2c_data:U3|frequency_r[13] ; trigger_singal_generator:U5|tock[18] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.576    ;
; -107.687 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[7]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.016    ;
; -107.687 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[6]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.016    ;
; -107.687 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[5]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.016    ;
; -107.687 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[4]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.016    ;
; -107.687 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[3]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.016    ;
; -107.687 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[2]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.016    ;
; -107.687 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[1]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.016    ;
; -107.687 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[0]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.016    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[17] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[16] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[15] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[14] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[13] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[12] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[11] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[10] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[9]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.680 ; i2c_data:U3|frequency_r[10] ; trigger_singal_generator:U5|tock[8]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 112.009    ;
; -107.507 ; i2c_data:U3|frequency_r[9]  ; trigger_singal_generator:U5|tock[7]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.366      ; 111.836    ;
+----------+-----------------------------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                              ;
+---------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -11.068 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[3]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.994      ;
; -11.048 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[14]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.974      ;
; -11.018 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[2]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.944      ;
; -11.018 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[1]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.944      ;
; -11.018 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[0]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.944      ;
; -10.889 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[4]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.815      ;
; -10.889 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[5]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.815      ;
; -10.889 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[6]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.815      ;
; -10.889 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[7]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.815      ;
; -10.889 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[8]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.815      ;
; -10.889 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[9]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.815      ;
; -10.889 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[10]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.815      ;
; -10.889 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[11]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.815      ;
; -10.874 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[3]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.800      ;
; -10.854 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[14]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.780      ;
; -10.824 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[2]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.750      ;
; -10.824 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[1]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.750      ;
; -10.824 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[0]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.750      ;
; -10.777 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[3]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.703      ;
; -10.757 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[14]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.683      ;
; -10.727 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[2]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.653      ;
; -10.727 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[1]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.653      ;
; -10.727 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[0]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.653      ;
; -10.721 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_width_2_r[8]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.633      ;
; -10.718 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[13]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.644      ;
; -10.701 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_1_r[8]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.613      ;
; -10.695 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_width_2_r[11] ; SCL          ; clk         ; 0.500        ; -4.549     ; 6.609      ;
; -10.695 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[4]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.621      ;
; -10.695 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[5]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.621      ;
; -10.695 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[6]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.621      ;
; -10.695 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[7]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.621      ;
; -10.695 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[8]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.621      ;
; -10.695 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[9]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.621      ;
; -10.695 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[10]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.621      ;
; -10.695 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[11]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.621      ;
; -10.694 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[15]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.620      ;
; -10.624 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_2_r[3]  ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.550      ;
; -10.606 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_2_r[10] ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.532      ;
; -10.606 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_2_r[9]  ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.532      ;
; -10.601 ; i2c_slave:U2|order[2]   ; i2c_data:U3|frequency_r[12]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.527      ;
; -10.598 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[4]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.524      ;
; -10.598 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[5]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.524      ;
; -10.598 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[6]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.524      ;
; -10.598 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[7]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.524      ;
; -10.598 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[8]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.524      ;
; -10.598 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[9]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.524      ;
; -10.598 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[10]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.524      ;
; -10.598 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[11]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.524      ;
; -10.564 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[3]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.490      ;
; -10.544 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[14]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.470      ;
; -10.527 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|pulse_width_2_r[8]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.439      ;
; -10.524 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[13]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.450      ;
; -10.514 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[2]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.440      ;
; -10.514 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[1]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.440      ;
; -10.514 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[0]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.440      ;
; -10.513 ; i2c_slave:U2|order[0]   ; i2c_data:U3|frequency_r[3]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.439      ;
; -10.507 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|pulse_delay_1_r[8]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.419      ;
; -10.501 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|pulse_width_2_r[11] ; SCL          ; clk         ; 0.500        ; -4.549     ; 6.415      ;
; -10.500 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[15]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.426      ;
; -10.493 ; i2c_slave:U2|order[0]   ; i2c_data:U3|frequency_r[14]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.419      ;
; -10.472 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_2_r[7]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.384      ;
; -10.472 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_2_r[6]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.384      ;
; -10.472 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_2_r[5]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.384      ;
; -10.472 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_2_r[2]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.384      ;
; -10.472 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_2_r[4]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.384      ;
; -10.471 ; i2c_slave:U2|order[2]   ; i2c_data:U3|enable_trigger_r[1] ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.383      ;
; -10.471 ; i2c_slave:U2|order[2]   ; i2c_data:U3|enable_trigger_r[4] ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.383      ;
; -10.471 ; i2c_slave:U2|order[2]   ; i2c_data:U3|enable_trigger_r[3] ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.383      ;
; -10.471 ; i2c_slave:U2|order[2]   ; i2c_data:U3|enable_trigger_r[2] ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.383      ;
; -10.471 ; i2c_slave:U2|order[2]   ; i2c_data:U3|enable_trigger_r[5] ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.383      ;
; -10.471 ; i2c_slave:U2|order[2]   ; i2c_data:U3|enable_trigger_r[0] ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.383      ;
; -10.463 ; i2c_slave:U2|order[0]   ; i2c_data:U3|frequency_r[2]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.389      ;
; -10.463 ; i2c_slave:U2|order[0]   ; i2c_data:U3|frequency_r[1]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.389      ;
; -10.463 ; i2c_slave:U2|order[0]   ; i2c_data:U3|frequency_r[0]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.389      ;
; -10.430 ; i2c_slave:U2|data_phase ; i2c_data:U3|pulse_width_2_r[8]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.342      ;
; -10.430 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|pulse_delay_2_r[3]  ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.356      ;
; -10.427 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[13]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.353      ;
; -10.415 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_1_r[11] ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.327      ;
; -10.413 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_1_r[13] ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.325      ;
; -10.412 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|pulse_delay_2_r[10] ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.338      ;
; -10.412 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|pulse_delay_2_r[9]  ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.338      ;
; -10.410 ; i2c_slave:U2|data_phase ; i2c_data:U3|pulse_delay_1_r[8]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.322      ;
; -10.407 ; i2c_slave:U2|mem_1[3]   ; i2c_data:U3|frequency_r[12]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.333      ;
; -10.404 ; i2c_slave:U2|data_phase ; i2c_data:U3|pulse_width_2_r[11] ; SCL          ; clk         ; 0.500        ; -4.549     ; 6.318      ;
; -10.403 ; i2c_slave:U2|data_phase ; i2c_data:U3|frequency_r[15]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.329      ;
; -10.394 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_1_r[5]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.306      ;
; -10.394 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_1_r[0]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.306      ;
; -10.389 ; i2c_slave:U2|mem_1[0]   ; i2c_data:U3|frequency_r[3]      ; SCL          ; clk         ; 0.500        ; -4.540     ; 6.312      ;
; -10.385 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[4]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.311      ;
; -10.385 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[5]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.311      ;
; -10.385 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[6]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.311      ;
; -10.385 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[7]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.311      ;
; -10.385 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[8]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.311      ;
; -10.385 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[9]      ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.311      ;
; -10.385 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[10]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.311      ;
; -10.385 ; i2c_slave:U2|mem_1[2]   ; i2c_data:U3|frequency_r[11]     ; SCL          ; clk         ; 0.500        ; -4.537     ; 6.311      ;
; -10.381 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_0_r[7]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.293      ;
; -10.381 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_0_r[6]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.293      ;
; -10.381 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_0_r[5]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.293      ;
; -10.381 ; i2c_slave:U2|order[2]   ; i2c_data:U3|pulse_delay_0_r[4]  ; SCL          ; clk         ; 0.500        ; -4.551     ; 6.293      ;
+---------+-------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'SCL'                                                                                                                   ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -4.508 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_1[2] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.471      ;
; -4.504 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_1[6] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.467      ;
; -4.503 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_1[3] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.466      ;
; -4.500 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_1[5] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.463      ;
; -4.436 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_1[7] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.399      ;
; -4.334 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_3[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.300      ;
; -4.333 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_3[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.299      ;
; -4.332 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_3[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.298      ;
; -4.330 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_3[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.296      ;
; -4.245 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_1[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.211      ;
; -4.243 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_1[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.209      ;
; -4.222 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_3[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.188      ;
; -4.216 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_2[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.182      ;
; -4.215 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_2[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.181      ;
; -4.213 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_2[4] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.179      ;
; -4.213 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_2[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.179      ;
; -4.212 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_2[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.178      ;
; -4.211 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_2[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.177      ;
; -4.208 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_2[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.174      ;
; -4.207 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_2[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.173      ;
; -4.172 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_1[2] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.135      ;
; -4.168 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_1[6] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.131      ;
; -4.167 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_1[3] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.130      ;
; -4.164 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_1[5] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.127      ;
; -4.100 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_1[7] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 5.063      ;
; -4.080 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_3[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.046      ;
; -4.079 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_3[4] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.045      ;
; -4.078 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_3[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 5.044      ;
; -4.026 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_1[2] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.989      ;
; -4.022 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_1[6] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.985      ;
; -4.021 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_1[3] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.984      ;
; -4.018 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_1[5] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.981      ;
; -3.998 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_3[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.964      ;
; -3.997 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_3[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.963      ;
; -3.996 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_3[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.962      ;
; -3.994 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_3[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.960      ;
; -3.965 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_1[2] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.928      ;
; -3.961 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_1[6] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.924      ;
; -3.960 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_1[3] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.923      ;
; -3.957 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_1[5] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.920      ;
; -3.954 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_1[7] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.917      ;
; -3.920 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_3[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.886      ;
; -3.919 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_3[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.885      ;
; -3.918 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_3[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.884      ;
; -3.916 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_3[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.882      ;
; -3.909 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_1[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.875      ;
; -3.907 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_1[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.873      ;
; -3.893 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_1[7] ; SCL          ; SCL         ; 1.000        ; 0.000      ; 4.856      ;
; -3.886 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_3[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.852      ;
; -3.880 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_2[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.846      ;
; -3.879 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_2[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.845      ;
; -3.878 ; i2c_slave:U2|data_phase ; i2c_slave:U2|mem_1[4] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.844      ;
; -3.877 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_2[4] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.843      ;
; -3.877 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_2[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.843      ;
; -3.876 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_2[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.842      ;
; -3.875 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_2[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.841      ;
; -3.872 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_2[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.838      ;
; -3.871 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_2[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.837      ;
; -3.852 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_3[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.818      ;
; -3.851 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_3[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.817      ;
; -3.850 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_3[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.816      ;
; -3.848 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_3[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.814      ;
; -3.808 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_3[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.774      ;
; -3.802 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_2[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.768      ;
; -3.801 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_2[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.767      ;
; -3.799 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_2[4] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.765      ;
; -3.799 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_2[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.765      ;
; -3.798 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_2[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.764      ;
; -3.797 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_2[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.763      ;
; -3.794 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_2[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.760      ;
; -3.793 ; i2c_slave:U2|op_read    ; i2c_slave:U2|mem_2[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.759      ;
; -3.791 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_3[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.757      ;
; -3.790 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_3[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.756      ;
; -3.789 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_3[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.755      ;
; -3.787 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_3[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.753      ;
; -3.763 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_1[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.729      ;
; -3.761 ; i2c_slave:U2|order[1]   ; i2c_slave:U2|mem_3[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.727      ;
; -3.761 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_1[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.727      ;
; -3.760 ; i2c_slave:U2|order[1]   ; i2c_slave:U2|mem_3[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.726      ;
; -3.759 ; i2c_slave:U2|order[1]   ; i2c_slave:U2|mem_3[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.725      ;
; -3.757 ; i2c_slave:U2|order[1]   ; i2c_slave:U2|mem_3[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.723      ;
; -3.744 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_3[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.710      ;
; -3.743 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_3[4] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.709      ;
; -3.742 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|mem_3[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.708      ;
; -3.740 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_3[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.706      ;
; -3.734 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_2[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.700      ;
; -3.733 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_2[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.699      ;
; -3.731 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_2[4] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.697      ;
; -3.731 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_2[6] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.697      ;
; -3.730 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_2[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.696      ;
; -3.729 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_2[5] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.695      ;
; -3.726 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_2[2] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.692      ;
; -3.725 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|mem_2[3] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.691      ;
; -3.702 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_1[0] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.668      ;
; -3.700 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_1[1] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.666      ;
; -3.679 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_3[7] ; SCL          ; SCL         ; 1.000        ; 0.003      ; 4.645      ;
; -3.675 ; i2c_slave:U2|incycle    ; i2c_slave:U2|mem_2[6] ; SCL          ; SCL         ; 1.000        ; 0.031      ; 4.669      ;
; -3.675 ; i2c_slave:U2|incycle    ; i2c_slave:U2|mem_2[3] ; SCL          ; SCL         ; 1.000        ; 0.031      ; 4.669      ;
; -3.674 ; i2c_slave:U2|incycle    ; i2c_slave:U2|mem_2[0] ; SCL          ; SCL         ; 1.000        ; 0.031      ; 4.668      ;
; -3.673 ; i2c_slave:U2|incycle    ; i2c_slave:U2|mem_2[2] ; SCL          ; SCL         ; 1.000        ; 0.031      ; 4.667      ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                            ;
+--------+---------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                          ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.649 ; RTC:time_1MHz|stime_r                       ; RTC:time_1MHz|stime_r                            ; RTC:time_1MHz|stime_r ; clk         ; 0.000        ; 2.740      ; 1.330      ;
; -1.149 ; RTC:time_1MHz|stime_r                       ; RTC:time_1MHz|stime_r                            ; RTC:time_1MHz|stime_r ; clk         ; -0.500       ; 2.740      ; 1.330      ;
; 1.052  ; pulse_generation:U6|cnt[32]                 ; pulse_generation:U6|cnt[32]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 1.056  ; RTC:time_1MHz|counter[5]                    ; RTC:time_1MHz|counter[5]                         ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 1.073  ; switch_jitter:U4|state.WAIT                 ; switch_jitter:U4|state.DONE                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 1.246  ; trigger_singal_generator:U5|counter[6]      ; trigger_singal_generator:U5|counter[6]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 1.255  ; switch_jitter:U4|state.IDEL                 ; switch_jitter:U4|switch_trigger_r                ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.270      ;
; 1.261  ; switch_jitter:U4|state.DONE                 ; switch_jitter:U4|state.DONE                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.276      ;
; 1.262  ; switch_jitter:U4|state.DONE                 ; switch_jitter:U4|state.IDEL                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.265  ; switch_jitter:U4|state.DONE                 ; switch_jitter:U4|state.WAIT                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.280      ;
; 1.267  ; trigger_singal_generator:U5|state.CHG       ; trigger_singal_generator:U5|state.CHG            ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.282      ;
; 1.270  ; trigger_singal_generator:U5|dcnt[0]         ; trigger_singal_generator:U5|dcnt[0]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.274  ; trigger_singal_generator:U5|dcnt[0]         ; trigger_singal_generator:U5|dcnt[1]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.289      ;
; 1.276  ; trigger_singal_generator:U5|dcnt[0]         ; trigger_singal_generator:U5|dcnt[2]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.294  ; i2c_data:U3|enable_trigger_r[3]             ; trigger_singal_generator:U5|en_trigger_before[3] ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.321  ; switch_jitter:U4|counter[2]                 ; switch_jitter:U4|counter[2]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.336      ;
; 1.322  ; switch_jitter:U4|counter[0]                 ; switch_jitter:U4|counter[0]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.337      ;
; 1.323  ; pulse_generation:U6|cnt[20]                 ; pulse_generation:U6|cnt[20]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323  ; pulse_generation:U6|cnt[24]                 ; pulse_generation:U6|cnt[24]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323  ; switch_jitter:U4|counter[11]                ; switch_jitter:U4|counter[11]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323  ; switch_jitter:U4|counter[15]                ; switch_jitter:U4|counter[15]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323  ; switch_jitter:U4|counter[5]                 ; switch_jitter:U4|counter[5]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.323  ; switch_jitter:U4|counter[1]                 ; switch_jitter:U4|counter[1]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.338      ;
; 1.325  ; pulse_generation:U6|cnt[1]                  ; pulse_generation:U6|cnt[1]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.340      ;
; 1.326  ; pulse_generation:U6|cnt[16]                 ; pulse_generation:U6|cnt[16]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326  ; pulse_generation:U6|cnt[21]                 ; pulse_generation:U6|cnt[21]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326  ; pulse_generation:U6|cnt[6]                  ; pulse_generation:U6|cnt[6]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326  ; pulse_generation:U6|cnt[11]                 ; pulse_generation:U6|cnt[11]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326  ; switch_jitter:U4|counter[12]                ; switch_jitter:U4|counter[12]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326  ; switch_jitter:U4|counter[7]                 ; switch_jitter:U4|counter[7]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.326  ; i2c_data:U3|multi_pulse_r                   ; i2c_data:U3|multi_pulse_r                        ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.328  ; pulse_generation:U6|cnt[10]                 ; pulse_generation:U6|cnt[10]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.328  ; pulse_generation:U6|cnt[14]                 ; pulse_generation:U6|cnt[14]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.329  ; pulse_generation:U6|cnt[19]                 ; pulse_generation:U6|cnt[19]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.329  ; pulse_generation:U6|cnt[9]                  ; pulse_generation:U6|cnt[9]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.329  ; switch_jitter:U4|counter[10]                ; switch_jitter:U4|counter[10]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.329  ; switch_jitter:U4|counter[21]                ; switch_jitter:U4|counter[21]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.330  ; switch_jitter:U4|counter[17]                ; switch_jitter:U4|counter[17]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.345      ;
; 1.331  ; switch_jitter:U4|counter[22]                ; switch_jitter:U4|counter[22]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.333  ; pulse_generation:U6|cnt[4]                  ; pulse_generation:U6|cnt[4]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.348      ;
; 1.336  ; trigger_singal_generator:U5|state.WAIT      ; trigger_singal_generator:U5|internal_singal      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.351      ;
; 1.338  ; RTC:time_1MHz|counter[3]                    ; RTC:time_1MHz|counter[3]                         ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.338  ; RTC:time_1MHz|counter[4]                    ; RTC:time_1MHz|counter[4]                         ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.353      ;
; 1.340  ; pulse_generation:U6|cnt[30]                 ; pulse_generation:U6|cnt[30]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.340  ; pulse_generation:U6|cnt[0]                  ; pulse_generation:U6|cnt[0]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.342  ; switch_jitter:U4|counter[20]                ; switch_jitter:U4|counter[20]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.342  ; RTC:time_1MHz|counter[2]                    ; RTC:time_1MHz|counter[2]                         ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.344  ; pulse_generation:U6|cnt[26]                 ; pulse_generation:U6|cnt[26]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.359      ;
; 1.344  ; emc:U1|cnt[0]                               ; emc:U1|cnt[9]                                    ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.359      ;
; 1.347  ; switch_jitter:U4|state.WAIT                 ; switch_jitter:U4|state.WAIT                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.362      ;
; 1.348  ; emc:U1|cnt[0]                               ; emc:U1|cnt[7]                                    ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.363      ;
; 1.348  ; trigger_singal_generator:U5|dcnt[1]         ; trigger_singal_generator:U5|dcnt[1]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.363      ;
; 1.349  ; trigger_singal_generator:U5|dcnt[1]         ; trigger_singal_generator:U5|dcnt[2]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.364      ;
; 1.351  ; emc:U1|cnt[0]                               ; emc:U1|cnt[8]                                    ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.366      ;
; 1.352  ; switch_jitter:U4|state.WAIT                 ; switch_jitter:U4|switch_trigger_r                ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.367      ;
; 1.355  ; switch_jitter:U4|state.DONE                 ; switch_jitter:U4|state.RUN                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.370      ;
; 1.362  ; pulse_generation:U6|cnt[31]                 ; pulse_generation:U6|cnt[31]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.377      ;
; 1.366  ; pulse_generation:U6|cnt[29]                 ; pulse_generation:U6|cnt[29]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.381      ;
; 1.368  ; emc:U1|cnt[1]                               ; emc:U1|r                                         ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.375  ; trigger_singal_generator:U5|state.00        ; trigger_singal_generator:U5|latch_r              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.390      ;
; 1.470  ; switch_jitter:U4|counter[3]                 ; switch_jitter:U4|counter[3]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.470  ; trigger_singal_generator:U5|internal_singal ; trigger_singal_generator:U5|internal_singal      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.475  ; switch_jitter:U4|counter[4]                 ; switch_jitter:U4|counter[4]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.476  ; pulse_generation:U6|cnt[17]                 ; pulse_generation:U6|cnt[17]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476  ; pulse_generation:U6|cnt[22]                 ; pulse_generation:U6|cnt[22]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476  ; pulse_generation:U6|cnt[7]                  ; pulse_generation:U6|cnt[7]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476  ; pulse_generation:U6|cnt[12]                 ; pulse_generation:U6|cnt[12]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476  ; switch_jitter:U4|counter[13]                ; switch_jitter:U4|counter[13]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476  ; switch_jitter:U4|counter[6]                 ; switch_jitter:U4|counter[6]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.476  ; switch_jitter:U4|counter[8]                 ; switch_jitter:U4|counter[8]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.479  ; pulse_generation:U6|cnt[27]                 ; pulse_generation:U6|cnt[27]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.480  ; pulse_generation:U6|cnt[18]                 ; pulse_generation:U6|cnt[18]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.480  ; pulse_generation:U6|cnt[8]                  ; pulse_generation:U6|cnt[8]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.480  ; switch_jitter:U4|counter[9]                 ; switch_jitter:U4|counter[9]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.480  ; switch_jitter:U4|counter[24]                ; switch_jitter:U4|counter[24]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.481  ; pulse_generation:U6|cnt[23]                 ; pulse_generation:U6|cnt[23]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481  ; pulse_generation:U6|cnt[28]                 ; pulse_generation:U6|cnt[28]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481  ; pulse_generation:U6|cnt[13]                 ; pulse_generation:U6|cnt[13]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481  ; switch_jitter:U4|counter[14]                ; switch_jitter:U4|counter[14]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481  ; switch_jitter:U4|counter[23]                ; switch_jitter:U4|counter[23]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481  ; trigger_singal_generator:U5|latch_r         ; trigger_singal_generator:U5|latch_r              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.482  ; pulse_generation:U6|cnt[15]                 ; pulse_generation:U6|cnt[15]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.482  ; pulse_generation:U6|cnt[25]                 ; pulse_generation:U6|cnt[25]                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.482  ; pulse_generation:U6|cnt[2]                  ; pulse_generation:U6|cnt[2]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.482  ; switch_jitter:U4|counter[16]                ; switch_jitter:U4|counter[16]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.486  ; i2c_data:U3|enable_trigger_r[5]             ; trigger_singal_generator:U5|en_trigger_before[5] ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.487  ; pulse_generation:U6|cnt[5]                  ; pulse_generation:U6|cnt[5]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.487  ; switch_jitter:U4|counter[19]                ; switch_jitter:U4|counter[19]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.487  ; trigger_singal_generator:U5|counter[7]      ; trigger_singal_generator:U5|counter[7]           ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.487  ; i2c_data:U3|enable_trigger_r[4]             ; trigger_singal_generator:U5|en_trigger_before[4] ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.488  ; switch_jitter:U4|counter[18]                ; switch_jitter:U4|counter[18]                     ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.503      ;
; 1.492  ; pulse_generation:U6|cnt[3]                  ; pulse_generation:U6|cnt[3]                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.507      ;
; 1.492  ; RTC:time_1MHz|counter[0]                    ; RTC:time_1MHz|counter[0]                         ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.507      ;
; 1.493  ; RTC:time_1MHz|counter[1]                    ; RTC:time_1MHz|counter[1]                         ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.495  ; trigger_singal_generator:U5|state.RTN       ; trigger_singal_generator:U5|state.00             ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.495  ; trigger_singal_generator:U5|state.RTN       ; trigger_singal_generator:U5|state.RTN            ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.497  ; trigger_singal_generator:U5|state.RTN       ; trigger_singal_generator:U5|state.WAIT           ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.512      ;
; 1.499  ; switch_jitter:U4|state.RUN                  ; switch_jitter:U4|state.RUN                       ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.500  ; switch_jitter:U4|state.IDEL                 ; switch_jitter:U4|state.IDEL                      ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.500  ; trigger_singal_generator:U5|dcnt[2]         ; trigger_singal_generator:U5|dcnt[2]              ; clk                   ; clk         ; 0.000        ; 0.000      ; 1.515      ;
+--------+---------------------------------------------+--------------------------------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'RTC:time_1MHz|stime_r'                                                                                                                                                 ;
+--------+--------------------------------------+--------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[26] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[25] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[24] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[23] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[22] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[21] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[20] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[19] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; -0.198 ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[18] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.235      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[17] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[16] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[15] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[14] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[13] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[12] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[11] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[10] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[9]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.246  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[8]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.679      ;
; 0.251  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[7]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.684      ;
; 0.251  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[6]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.684      ;
; 0.251  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[5]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.684      ;
; 0.251  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[4]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.684      ;
; 0.251  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[3]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.684      ;
; 0.251  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[2]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.684      ;
; 0.251  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[1]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.684      ;
; 0.251  ; trigger_singal_generator:U5|latch_r  ; trigger_singal_generator:U5|tock[0]  ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.418      ; 3.684      ;
; 1.323  ; trigger_singal_generator:U5|tock[16] ; trigger_singal_generator:U5|tock[16] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.338      ;
; 1.323  ; trigger_singal_generator:U5|tock[12] ; trigger_singal_generator:U5|tock[12] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.338      ;
; 1.326  ; trigger_singal_generator:U5|tock[13] ; trigger_singal_generator:U5|tock[13] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.341      ;
; 1.326  ; trigger_singal_generator:U5|tock[8]  ; trigger_singal_generator:U5|tock[8]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.341      ;
; 1.327  ; trigger_singal_generator:U5|tock[1]  ; trigger_singal_generator:U5|tock[1]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.342      ;
; 1.329  ; trigger_singal_generator:U5|tock[11] ; trigger_singal_generator:U5|tock[11] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.344      ;
; 1.330  ; trigger_singal_generator:U5|tock[22] ; trigger_singal_generator:U5|tock[22] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.345      ;
; 1.330  ; trigger_singal_generator:U5|tock[18] ; trigger_singal_generator:U5|tock[18] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.345      ;
; 1.330  ; trigger_singal_generator:U5|tock[2]  ; trigger_singal_generator:U5|tock[2]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.345      ;
; 1.331  ; trigger_singal_generator:U5|tock[3]  ; trigger_singal_generator:U5|tock[3]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.346      ;
; 1.334  ; trigger_singal_generator:U5|tock[21] ; trigger_singal_generator:U5|tock[21] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.349      ;
; 1.336  ; trigger_singal_generator:U5|tock[26] ; trigger_singal_generator:U5|tock[26] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.351      ;
; 1.336  ; trigger_singal_generator:U5|tock[6]  ; trigger_singal_generator:U5|tock[6]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.351      ;
; 1.337  ; trigger_singal_generator:U5|tock[23] ; trigger_singal_generator:U5|tock[23] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.352      ;
; 1.476  ; trigger_singal_generator:U5|tock[14] ; trigger_singal_generator:U5|tock[14] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.491      ;
; 1.476  ; trigger_singal_generator:U5|tock[9]  ; trigger_singal_generator:U5|tock[9]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.491      ;
; 1.479  ; trigger_singal_generator:U5|tock[20] ; trigger_singal_generator:U5|tock[20] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.494      ;
; 1.480  ; trigger_singal_generator:U5|tock[10] ; trigger_singal_generator:U5|tock[10] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.495      ;
; 1.481  ; trigger_singal_generator:U5|tock[19] ; trigger_singal_generator:U5|tock[19] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.496      ;
; 1.481  ; trigger_singal_generator:U5|tock[15] ; trigger_singal_generator:U5|tock[15] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.496      ;
; 1.482  ; trigger_singal_generator:U5|tock[17] ; trigger_singal_generator:U5|tock[17] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.497      ;
; 1.486  ; trigger_singal_generator:U5|tock[4]  ; trigger_singal_generator:U5|tock[4]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.501      ;
; 1.486  ; trigger_singal_generator:U5|tock[0]  ; trigger_singal_generator:U5|tock[0]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.501      ;
; 1.487  ; trigger_singal_generator:U5|tock[7]  ; trigger_singal_generator:U5|tock[7]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.502      ;
; 1.488  ; trigger_singal_generator:U5|tock[25] ; trigger_singal_generator:U5|tock[25] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.503      ;
; 1.488  ; trigger_singal_generator:U5|tock[24] ; trigger_singal_generator:U5|tock[24] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.503      ;
; 1.492  ; trigger_singal_generator:U5|tock[5]  ; trigger_singal_generator:U5|tock[5]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.507      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[26] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[25] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[24] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[23] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[22] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[21] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[20] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[19] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.602  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[18] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 4.983      ;
; 1.922  ; trigger_singal_generator:U5|tock[16] ; trigger_singal_generator:U5|tock[17] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.937      ;
; 1.925  ; trigger_singal_generator:U5|tock[13] ; trigger_singal_generator:U5|tock[14] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.940      ;
; 1.925  ; trigger_singal_generator:U5|tock[8]  ; trigger_singal_generator:U5|tock[9]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.940      ;
; 1.926  ; trigger_singal_generator:U5|tock[1]  ; trigger_singal_generator:U5|tock[2]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.941      ;
; 1.928  ; trigger_singal_generator:U5|tock[11] ; trigger_singal_generator:U5|tock[12] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.943      ;
; 1.929  ; trigger_singal_generator:U5|tock[18] ; trigger_singal_generator:U5|tock[19] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.944      ;
; 1.930  ; trigger_singal_generator:U5|tock[3]  ; trigger_singal_generator:U5|tock[4]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.945      ;
; 1.933  ; trigger_singal_generator:U5|tock[21] ; trigger_singal_generator:U5|tock[22] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.948      ;
; 1.935  ; trigger_singal_generator:U5|tock[6]  ; trigger_singal_generator:U5|tock[7]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.950      ;
; 1.936  ; trigger_singal_generator:U5|tock[23] ; trigger_singal_generator:U5|tock[24] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 1.951      ;
; 2.003  ; trigger_singal_generator:U5|tock[13] ; trigger_singal_generator:U5|tock[15] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.018      ;
; 2.003  ; trigger_singal_generator:U5|tock[8]  ; trigger_singal_generator:U5|tock[10] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.018      ;
; 2.007  ; trigger_singal_generator:U5|tock[18] ; trigger_singal_generator:U5|tock[20] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.022      ;
; 2.008  ; trigger_singal_generator:U5|tock[3]  ; trigger_singal_generator:U5|tock[5]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.023      ;
; 2.014  ; trigger_singal_generator:U5|tock[23] ; trigger_singal_generator:U5|tock[25] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.029      ;
; 2.081  ; trigger_singal_generator:U5|tock[13] ; trigger_singal_generator:U5|tock[16] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.096      ;
; 2.081  ; trigger_singal_generator:U5|tock[8]  ; trigger_singal_generator:U5|tock[11] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.096      ;
; 2.085  ; trigger_singal_generator:U5|tock[18] ; trigger_singal_generator:U5|tock[21] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.100      ;
; 2.085  ; trigger_singal_generator:U5|tock[14] ; trigger_singal_generator:U5|tock[15] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.100      ;
; 2.085  ; trigger_singal_generator:U5|tock[9]  ; trigger_singal_generator:U5|tock[10] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.100      ;
; 2.086  ; trigger_singal_generator:U5|tock[3]  ; trigger_singal_generator:U5|tock[6]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.101      ;
; 2.088  ; trigger_singal_generator:U5|tock[20] ; trigger_singal_generator:U5|tock[21] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.103      ;
; 2.089  ; trigger_singal_generator:U5|tock[10] ; trigger_singal_generator:U5|tock[11] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.104      ;
; 2.090  ; trigger_singal_generator:U5|tock[19] ; trigger_singal_generator:U5|tock[20] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.105      ;
; 2.090  ; trigger_singal_generator:U5|tock[15] ; trigger_singal_generator:U5|tock[16] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.105      ;
; 2.092  ; trigger_singal_generator:U5|tock[23] ; trigger_singal_generator:U5|tock[26] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.107      ;
; 2.095  ; trigger_singal_generator:U5|tock[0]  ; trigger_singal_generator:U5|tock[1]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.110      ;
; 2.095  ; trigger_singal_generator:U5|tock[4]  ; trigger_singal_generator:U5|tock[5]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.110      ;
; 2.097  ; trigger_singal_generator:U5|tock[24] ; trigger_singal_generator:U5|tock[25] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.112      ;
; 2.097  ; trigger_singal_generator:U5|tock[25] ; trigger_singal_generator:U5|tock[26] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.112      ;
; 2.101  ; trigger_singal_generator:U5|tock[5]  ; trigger_singal_generator:U5|tock[6]  ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.116      ;
; 2.138  ; trigger_singal_generator:U5|tock[12] ; trigger_singal_generator:U5|tock[17] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.153      ;
; 2.138  ; trigger_singal_generator:U5|tock[12] ; trigger_singal_generator:U5|tock[16] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.153      ;
; 2.138  ; trigger_singal_generator:U5|tock[12] ; trigger_singal_generator:U5|tock[15] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.153      ;
; 2.138  ; trigger_singal_generator:U5|tock[12] ; trigger_singal_generator:U5|tock[14] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.153      ;
; 2.138  ; trigger_singal_generator:U5|tock[12] ; trigger_singal_generator:U5|tock[13] ; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 0.000        ; 0.000      ; 2.153      ;
; 2.140  ; i2c_data:U3|frequency_r[15]          ; trigger_singal_generator:U5|tock[17] ; clk                   ; RTC:time_1MHz|stime_r ; 0.000        ; 3.366      ; 5.521      ;
+--------+--------------------------------------+--------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'SCL'                                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.038 ; i2c_slave:U2|incycle    ; i2c_slave:U2|incycle    ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.053      ;
; 1.065 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|bitcnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.080      ;
; 1.077 ; i2c_slave:U2|order[0]   ; i2c_slave:U2|order[0]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.092      ;
; 1.087 ; i2c_slave:U2|order[0]   ; i2c_slave:U2|order[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.102      ;
; 1.223 ; i2c_slave:U2|bitcnt[0]  ; i2c_slave:U2|bitcnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.238      ;
; 1.330 ; i2c_slave:U2|op_read    ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.345      ;
; 1.330 ; i2c_slave:U2|mem_1[7]   ; i2c_slave:U2|mem_1[7]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.345      ;
; 1.335 ; i2c_slave:U2|mem_1[4]   ; i2c_slave:U2|mem_1[4]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.350      ;
; 1.475 ; i2c_slave:U2|mem_2[5]   ; i2c_slave:U2|mem_2[5]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.490      ;
; 1.481 ; i2c_slave:U2|mem_2[6]   ; i2c_slave:U2|mem_2[6]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.496      ;
; 1.481 ; i2c_slave:U2|mem_3[4]   ; i2c_slave:U2|mem_3[4]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.496      ;
; 1.482 ; i2c_slave:U2|mem_2[3]   ; i2c_slave:U2|mem_2[3]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.497      ;
; 1.485 ; i2c_slave:U2|adr_match  ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.500      ;
; 1.492 ; i2c_slave:U2|mem_2[7]   ; i2c_slave:U2|mem_2[7]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.507      ;
; 1.496 ; i2c_slave:U2|order[1]   ; i2c_slave:U2|order[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.511      ;
; 1.497 ; i2c_slave:U2|mem_3[6]   ; i2c_slave:U2|mem_3[6]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.512      ;
; 1.498 ; i2c_slave:U2|mem_2[0]   ; i2c_slave:U2|mem_2[0]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.513      ;
; 1.498 ; i2c_slave:U2|order[2]   ; i2c_slave:U2|order[2]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.513      ;
; 1.499 ; i2c_slave:U2|mem_3[2]   ; i2c_slave:U2|mem_3[2]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.514      ;
; 1.528 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|bitcnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.543      ;
; 1.566 ; i2c_slave:U2|mem_1[1]   ; i2c_slave:U2|mem_1[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.581      ;
; 1.709 ; i2c_slave:U2|mem_3[1]   ; i2c_slave:U2|mem_3[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.724      ;
; 1.717 ; i2c_slave:U2|mem_3[3]   ; i2c_slave:U2|mem_3[3]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.732      ;
; 1.718 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.733      ;
; 1.724 ; i2c_slave:U2|mem_3[0]   ; i2c_slave:U2|mem_3[0]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.739      ;
; 1.740 ; i2c_slave:U2|mem_2[1]   ; i2c_slave:U2|mem_2[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.755      ;
; 1.741 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|bitcnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.756      ;
; 1.770 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|bitcnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.785      ;
; 1.781 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|order[2]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.796      ;
; 1.872 ; i2c_slave:U2|mem_2[4]   ; i2c_slave:U2|mem_2[4]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.887      ;
; 1.895 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|data_phase ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.910      ;
; 1.946 ; i2c_slave:U2|order[0]   ; i2c_slave:U2|order[2]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.961      ;
; 1.958 ; i2c_slave:U2|data_phase ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.973      ;
; 1.964 ; i2c_slave:U2|mem_1[3]   ; i2c_slave:U2|mem_1[3]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.979      ;
; 1.967 ; i2c_slave:U2|mem_2[2]   ; i2c_slave:U2|mem_2[2]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.982      ;
; 1.980 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; 0.000        ; 0.000      ; 1.995      ;
; 2.009 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|order[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.024      ;
; 2.022 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|got_ACK    ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.037      ;
; 2.039 ; i2c_slave:U2|bitcnt[0]  ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.054      ;
; 2.129 ; i2c_slave:U2|mem_3[5]   ; i2c_slave:U2|mem_3[5]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.144      ;
; 2.169 ; i2c_slave:U2|mem_3[7]   ; i2c_slave:U2|mem_3[7]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.184      ;
; 2.189 ; i2c_slave:U2|data_phase ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.204      ;
; 2.198 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_1[4]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 1.713      ;
; 2.268 ; i2c_slave:U2|bitcnt[0]  ; i2c_slave:U2|bitcnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.003      ; 2.286      ;
; 2.354 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|order[0]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.369      ;
; 2.387 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|mem_3[7]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.402      ;
; 2.396 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|mem_2[6]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.411      ;
; 2.398 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|mem_2[3]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.413      ;
; 2.421 ; i2c_slave:U2|bitcnt[0]  ; i2c_slave:U2|bitcnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.003      ; 2.439      ;
; 2.422 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|got_ACK    ; SCL          ; SCL         ; -0.500       ; -0.003     ; 1.934      ;
; 2.423 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; -0.500       ; -0.003     ; 1.935      ;
; 2.469 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|bitcnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.003      ; 2.487      ;
; 2.475 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|mem_3[5]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.490      ;
; 2.501 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|bitcnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.003      ; 2.519      ;
; 2.515 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|bitcnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.530      ;
; 2.515 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; 0.000        ; -0.003     ; 2.527      ;
; 2.563 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_1[1]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.078      ;
; 2.565 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_1[0]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.080      ;
; 2.580 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|mem_3[7]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.595      ;
; 2.582 ; i2c_slave:U2|bitcnt[0]  ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.597      ;
; 2.593 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|mem_2[6]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.608      ;
; 2.594 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|mem_2[3]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.609      ;
; 2.597 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_3[1]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.112      ;
; 2.598 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_3[4]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.113      ;
; 2.599 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_3[0]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.114      ;
; 2.629 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|mem_1[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.644      ;
; 2.632 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|mem_3[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.647      ;
; 2.666 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; 0.000        ; -0.003     ; 2.678      ;
; 2.667 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|mem_3[5]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.682      ;
; 2.724 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_2[3]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.239      ;
; 2.725 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_2[2]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.240      ;
; 2.728 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_2[5]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.243      ;
; 2.729 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_2[0]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.244      ;
; 2.730 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_2[4]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.245      ;
; 2.730 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_2[6]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.245      ;
; 2.730 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; -0.500       ; -0.003     ; 2.242      ;
; 2.732 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_2[7]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.247      ;
; 2.733 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_2[1]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.248      ;
; 2.741 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_3[7]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.256      ;
; 2.756 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_1[7]   ; SCL          ; SCL         ; -0.500       ; -0.003     ; 2.268      ;
; 2.759 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; 0.000        ; -0.003     ; 2.771      ;
; 2.776 ; i2c_slave:U2|order[1]   ; i2c_slave:U2|order[2]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.791      ;
; 2.783 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|mem_3[6]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.798      ;
; 2.811 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; 0.000        ; -0.003     ; 2.823      ;
; 2.813 ; i2c_slave:U2|bitcnt[2]  ; i2c_slave:U2|mem_3[3]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.828      ;
; 2.820 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_1[5]   ; SCL          ; SCL         ; -0.500       ; -0.003     ; 2.332      ;
; 2.823 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_1[3]   ; SCL          ; SCL         ; -0.500       ; -0.003     ; 2.335      ;
; 2.823 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|mem_1[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.838      ;
; 2.824 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_1[6]   ; SCL          ; SCL         ; -0.500       ; -0.003     ; 2.336      ;
; 2.826 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|mem_3[1]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.841      ;
; 2.828 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_1[2]   ; SCL          ; SCL         ; -0.500       ; -0.003     ; 2.340      ;
; 2.830 ; i2c_slave:U2|mem_1[5]   ; i2c_slave:U2|mem_1[5]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.845      ;
; 2.849 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_3[2]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.364      ;
; 2.851 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_3[5]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.366      ;
; 2.852 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_3[6]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.367      ;
; 2.853 ; i2c_slave:U2|SDAr       ; i2c_slave:U2|mem_3[3]   ; SCL          ; SCL         ; -0.500       ; 0.000      ; 2.368      ;
; 2.854 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|mem_1[4]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.869      ;
; 2.855 ; i2c_slave:U2|bitcnt[1]  ; i2c_slave:U2|mem_2[4]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.870      ;
; 2.945 ; i2c_slave:U2|bitcnt[3]  ; i2c_slave:U2|mem_1[2]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.960      ;
; 2.950 ; i2c_slave:U2|mem_1[6]   ; i2c_slave:U2|mem_1[6]   ; SCL          ; SCL         ; 0.000        ; 0.000      ; 2.965      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                  ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[16]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[17]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[18]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[19]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[20]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[21]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[22]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[23]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[24]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[25]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[26]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[27]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[28]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[29]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[30]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[31]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.553 ; emc:U1|r  ; pulse_generation:U6|cnt[32]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.516      ;
; -4.552 ; emc:U1|r  ; pulse_generation:U6|cnt[0]            ; clk          ; clk         ; 1.000        ; 0.028      ; 5.543      ;
; -4.552 ; emc:U1|r  ; pulse_generation:U6|cnt[1]            ; clk          ; clk         ; 1.000        ; 0.028      ; 5.543      ;
; -4.552 ; emc:U1|r  ; pulse_generation:U6|cnt[2]            ; clk          ; clk         ; 1.000        ; 0.028      ; 5.543      ;
; -4.552 ; emc:U1|r  ; pulse_generation:U6|cnt[3]            ; clk          ; clk         ; 1.000        ; 0.028      ; 5.543      ;
; -4.552 ; emc:U1|r  ; pulse_generation:U6|cnt[4]            ; clk          ; clk         ; 1.000        ; 0.028      ; 5.543      ;
; -4.552 ; emc:U1|r  ; pulse_generation:U6|cnt[5]            ; clk          ; clk         ; 1.000        ; 0.028      ; 5.543      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[15]           ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[6]            ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[7]            ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[8]            ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[9]            ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[10]           ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[11]           ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[12]           ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[13]           ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.546 ; emc:U1|r  ; pulse_generation:U6|cnt[14]           ; clk          ; clk         ; 1.000        ; 0.030      ; 5.539      ;
; -4.487 ; emc:U1|r  ; i2c_data:U3|multi_pulse_r             ; clk          ; clk         ; 1.000        ; 0.028      ; 5.478      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[15]       ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[12]       ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[14]       ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[10]       ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[7]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[7]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[6]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[6]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[5]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[4]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[2]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[4]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[3]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[1]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[1]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[0]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_width_2_r[10]       ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.904 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[6]        ; clk          ; clk         ; 1.000        ; 0.028      ; 4.895      ;
; -3.901 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[8]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.864      ;
; -3.901 ; emc:U1|r  ; pulse_generation:U6|Pulse_0           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.864      ;
; -3.901 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[4]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.864      ;
; -3.901 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[3]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.864      ;
; -3.901 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[1]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.864      ;
; -3.901 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[0]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.864      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[12]       ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[14]       ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[14]       ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[13]       ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[11]       ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[10]       ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[10]       ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[9]        ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[9]        ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[9]        ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[2]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[1]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[3]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[4]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[5]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[2]        ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[6]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[7]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[3]        ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[3]        ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[8]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[9]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[10]           ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[11]           ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[12]           ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[13]           ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[14]           ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[0]            ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; trigger_singal_generator:U5|trigger_r ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_width_1_r[14]       ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|frequency_r[15]           ; clk          ; clk         ; 1.000        ; 0.042      ; 4.904      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_width_2_r[11]       ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[7]        ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[5]        ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.899 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[2]        ; clk          ; clk         ; 1.000        ; 0.030      ; 4.892      ;
; -3.898 ; emc:U1|r  ; switch_jitter:U4|counter[9]           ; clk          ; clk         ; 1.000        ; -0.010     ; 4.851      ;
; -3.898 ; emc:U1|r  ; switch_jitter:U4|state.DONE           ; clk          ; clk         ; 1.000        ; -0.010     ; 4.851      ;
; -3.898 ; emc:U1|r  ; switch_jitter:U4|counter[10]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.851      ;
; -3.898 ; emc:U1|r  ; switch_jitter:U4|counter[11]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.851      ;
; -3.898 ; emc:U1|r  ; switch_jitter:U4|counter[12]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.851      ;
; -3.898 ; emc:U1|r  ; switch_jitter:U4|counter[13]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.851      ;
; -3.898 ; emc:U1|r  ; switch_jitter:U4|counter[14]          ; clk          ; clk         ; 1.000        ; -0.010     ; 4.851      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'SCL'                                                                                                                  ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|order[0]   ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|bitcnt[3]  ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|order[1]   ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|data_phase ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|bitcnt[0]  ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|order[2]   ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.626 ; i2c_slave:U2|incycle    ; i2c_slave:U2|got_ACK    ; SCL          ; SCL         ; 1.000        ; 0.028      ; 4.617      ;
; -3.623 ; i2c_slave:U2|incycle    ; i2c_slave:U2|bitcnt[1]  ; SCL          ; SCL         ; 1.000        ; 0.031      ; 4.617      ;
; -3.623 ; i2c_slave:U2|incycle    ; i2c_slave:U2|bitcnt[2]  ; SCL          ; SCL         ; 1.000        ; 0.031      ; 4.617      ;
; 0.471  ; i2c_slave:U2|SDA_shadow ; i2c_slave:U2|incycle    ; SCL          ; SCL         ; 1.000        ; 4.165      ; 4.657      ;
; 0.474  ; SCL                     ; i2c_slave:U2|incycle    ; SCL          ; SCL         ; 0.500        ; 7.291      ; 7.280      ;
; 0.974  ; SCL                     ; i2c_slave:U2|incycle    ; SCL          ; SCL         ; 1.000        ; 7.291      ; 7.280      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'RTC:time_1MHz|stime_r'                                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[26] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[25] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[24] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[23] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[22] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[21] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[20] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[19] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[18] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[17] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[16] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[15] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[14] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[13] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[12] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[11] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[10] ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[9]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[8]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[7]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[6]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[5]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[4]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[3]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[2]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[1]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
; -0.533 ; emc:U1|r  ; trigger_singal_generator:U5|tock[0]  ; clk          ; RTC:time_1MHz|stime_r ; 1.000        ; 3.408      ; 4.904      ;
+--------+-----------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'SCL'                                                                                                                   ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.026 ; SCL                     ; i2c_slave:U2|incycle    ; SCL          ; SCL         ; 0.000        ; 7.291      ; 7.280      ;
; 0.474  ; SCL                     ; i2c_slave:U2|incycle    ; SCL          ; SCL         ; -0.500       ; 7.291      ; 7.280      ;
; 0.477  ; i2c_slave:U2|SDA_shadow ; i2c_slave:U2|incycle    ; SCL          ; SCL         ; 0.000        ; 4.165      ; 4.657      ;
; 4.571  ; i2c_slave:U2|incycle    ; i2c_slave:U2|bitcnt[1]  ; SCL          ; SCL         ; 0.000        ; 0.031      ; 4.617      ;
; 4.571  ; i2c_slave:U2|incycle    ; i2c_slave:U2|bitcnt[2]  ; SCL          ; SCL         ; 0.000        ; 0.031      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|order[0]   ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|bitcnt[3]  ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|order[1]   ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|op_read    ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|data_phase ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|bitcnt[0]  ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|order[2]   ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|adr_match  ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
; 4.574  ; i2c_slave:U2|incycle    ; i2c_slave:U2|got_ACK    ; SCL          ; SCL         ; 0.000        ; 0.028      ; 4.617      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'RTC:time_1MHz|stime_r'                                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[26] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[25] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[24] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[23] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[22] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[21] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[20] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[19] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[18] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[17] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[16] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[15] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[14] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[13] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[12] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[11] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[10] ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[9]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[8]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[7]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[6]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[5]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[4]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[3]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[2]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[1]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
; 1.481 ; emc:U1|r  ; trigger_singal_generator:U5|tock[0]  ; clk          ; RTC:time_1MHz|stime_r ; 0.000        ; 3.408      ; 4.904      ;
+-------+-----------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                             ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[9]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|state.DONE                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[10]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[11]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[12]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[13]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[14]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[15]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[16]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[4]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[5]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[2]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[3]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[6]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[7]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[8]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[17]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[18]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[19]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[20]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[21]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[22]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[23]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[24]                     ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|latch_r              ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; RTC:time_1MHz|stime_r                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.861      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_0_r[15]                  ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[15]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[1]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[12]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|counter[0]                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; RTC:time_1MHz|counter[0]                         ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; RTC:time_1MHz|counter[5]                         ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; RTC:time_1MHz|counter[1]                         ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; RTC:time_1MHz|counter[2]                         ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; RTC:time_1MHz|counter[3]                         ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; RTC:time_1MHz|counter[4]                         ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[13]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[13]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[11]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[11]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[7]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[8]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[8]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[6]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[5]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[5]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[2]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[4]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[1]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_1_r[0]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_delay_2_r[0]                   ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|enable_trigger_r[1]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; pulse_generation:U6|Pulse_1                      ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; pulse_generation:U6|Pulse_2                      ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|enable_trigger_r[4]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|enable_trigger_r[3]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|enable_trigger_r[2]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|enable_trigger_r[5]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|enable_trigger_r[0]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|state.00             ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|state.WAIT                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|state.IDEL                      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|switch_trigger_r                ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|counter[7]           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|state.RTN            ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|state.WAIT           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|state.CHG            ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|counter[6]           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|counter[4]           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|counter[5]           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|counter[3]           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|counter[2]           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|Rload                ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|counter[1]           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|dcnt[1]              ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|dcnt[0]              ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|dcnt[2]              ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|befor                ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|en_trigger_before[0] ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|en_trigger_before[1] ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|en_trigger_before[2] ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|en_trigger_before[3] ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|en_trigger_before[4] ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|en_trigger_before[5] ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; switch_jitter:U4|state.RUN                       ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|internal_singal      ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[15]                  ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_1_r[15]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_2_r[15]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[14]                  ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_2_r[14]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; trigger_singal_generator:U5|counter[0]           ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[13]                  ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_1_r[13]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_2_r[13]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[12]                  ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_1_r[12]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_2_r[12]                  ; clk          ; clk         ; 0.000        ; 0.028      ; 4.889      ;
; 4.846 ; emc:U1|r  ; i2c_data:U3|pulse_width_0_r[11]                  ; clk          ; clk         ; 0.000        ; -0.010     ; 4.851      ;
+-------+-----------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.583 ; 1.000        ; 2.583          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; RTC:time_1MHz|counter[0]        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; RTC:time_1MHz|counter[0]        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; RTC:time_1MHz|counter[1]        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; RTC:time_1MHz|counter[1]        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; RTC:time_1MHz|counter[2]        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; RTC:time_1MHz|counter[2]        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; RTC:time_1MHz|counter[3]        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; RTC:time_1MHz|counter[3]        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; RTC:time_1MHz|counter[4]        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; RTC:time_1MHz|counter[4]        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; RTC:time_1MHz|counter[5]        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; RTC:time_1MHz|counter[5]        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; RTC:time_1MHz|stime_r           ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; RTC:time_1MHz|stime_r           ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[0]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[0]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[1]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[1]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[2]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[2]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[3]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[3]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[4]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[4]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[5]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[5]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[6]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[6]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[7]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[7]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[8]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[8]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|cnt[9]                   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|cnt[9]                   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; emc:U1|r                        ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; emc:U1|r                        ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[0] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[0] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[1] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[1] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[2] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[2] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[3] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[3] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[4] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[4] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[5] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|enable_trigger_r[5] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[0]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[0]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[10]     ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[10]     ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[11]     ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[11]     ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[12]     ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[12]     ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[13]     ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[13]     ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[14]     ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[14]     ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[15]     ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[15]     ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[1]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[1]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[2]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[2]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[3]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[3]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[4]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[4]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[5]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[5]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[6]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[6]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[7]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[7]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[8]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[8]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|frequency_r[9]      ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|frequency_r[9]      ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|multi_pulse_r       ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|multi_pulse_r       ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[0]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[0]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[10] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[10] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[11] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[11] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[12] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[12] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[13] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[13] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[14] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[14] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[15] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[15] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[1]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[1]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; clk   ; Rise       ; i2c_data:U3|pulse_delay_0_r[2]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'SCL'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.583 ; 1.000        ; 2.583          ; Port Rate        ; SCL   ; Rise       ; SCL                     ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Rise       ; i2c_slave:U2|SDAr       ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Rise       ; i2c_slave:U2|SDAr       ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|adr_match  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|adr_match  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|bitcnt[0]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|bitcnt[0]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|bitcnt[1]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|bitcnt[1]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|bitcnt[2]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|bitcnt[2]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|bitcnt[3]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|bitcnt[3]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|data_phase ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|data_phase ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|got_ACK    ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|got_ACK    ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|incycle    ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|incycle    ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_1[0]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_1[0]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_1[1]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_1[1]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_1[2]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_1[2]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_1[3]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_1[3]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_1[4]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_1[4]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_1[5]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_1[5]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_1[6]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_1[6]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_1[7]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_1[7]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_2[0]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_2[0]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_2[1]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_2[1]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_2[2]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_2[2]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_2[3]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_2[3]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_2[4]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_2[4]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_2[5]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_2[5]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_2[6]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_2[6]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_2[7]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_2[7]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_3[0]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_3[0]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_3[1]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_3[1]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_3[2]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_3[2]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_3[3]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_3[3]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_3[4]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_3[4]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_3[5]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_3[5]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_3[6]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_3[6]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|mem_3[7]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|mem_3[7]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|op_read    ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|op_read    ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|order[0]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|order[0]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|order[1]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|order[1]   ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; SCL   ; Fall       ; i2c_slave:U2|order[2]   ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; SCL   ; Fall       ; i2c_slave:U2|order[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; SCL|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; SCL|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|SDA_shadow|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|SDA_shadow|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|SDA_shadow~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|SDA_shadow~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|SDA_shadow~0|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|SDA_shadow~0|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|SDAr|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|SDAr|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|adr_match|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|adr_match|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|bitcnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|bitcnt[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|bitcnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|bitcnt[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|bitcnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|bitcnt[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|bitcnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|bitcnt[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|data_phase|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|data_phase|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|got_ACK|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SCL   ; Rise       ; U2|got_ACK|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SCL   ; Rise       ; U2|incycle|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'RTC:time_1MHz|stime_r'                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------+
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[0]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[0]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[10] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[10] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[11] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[11] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[12] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[12] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[13] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[13] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[14] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[14] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[15] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[15] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[16] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[16] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[17] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[17] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[18] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[18] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[19] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[19] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[1]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[1]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[20] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[20] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[21] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[21] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[22] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[22] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[23] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[23] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[24] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[24] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[25] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[25] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[26] ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[26] ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[2]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[2]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[3]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[3]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[4]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[4]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[5]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[5]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[6]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[6]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[7]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[7]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[8]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[8]  ;
; -1.318 ; 0.500        ; 1.818          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[9]  ;
; -1.318 ; 0.500        ; 1.818          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; trigger_singal_generator:U5|tock[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[13]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[14]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[15]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[16]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[16]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[17]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[17]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[18]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[18]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[19]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[19]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[20]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[20]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[22]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[22]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[23]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[23]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[24]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[24]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[25]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[25]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[26]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[26]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[5]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RTC:time_1MHz|stime_r ; Rise       ; U5|tock[5]|clk                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SDA           ; SCL        ; 0.840 ; 0.840 ; Rise       ; SCL             ;
; SDA           ; SCL        ; 4.227 ; 4.227 ; Fall       ; SCL             ;
; Switch_singal ; clk        ; 6.819 ; 6.819 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDA           ; SCL        ; -0.788 ; -0.788 ; Rise       ; SCL             ;
; SDA           ; SCL        ; -1.522 ; -1.522 ; Fall       ; SCL             ;
; Switch_singal ; clk        ; -6.170 ; -6.170 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; SDA        ; SCL        ; 13.694 ; 13.694 ; Fall       ; SCL             ;
; EN_trigger ; clk        ; 9.095  ; 9.095  ; Rise       ; clk             ;
; Pulse[*]   ; clk        ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  Pulse[0]  ; clk        ; 6.906  ; 6.906  ; Rise       ; clk             ;
;  Pulse[1]  ; clk        ; 8.443  ; 8.443  ; Rise       ; clk             ;
; latch      ; clk        ; 7.288  ; 7.288  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; SDA        ; SCL        ; 12.672 ; 12.672 ; Fall       ; SCL             ;
; EN_trigger ; clk        ; 8.270  ; 8.270  ; Rise       ; clk             ;
; Pulse[*]   ; clk        ; 6.906  ; 6.906  ; Rise       ; clk             ;
;  Pulse[0]  ; clk        ; 6.906  ; 6.906  ; Rise       ; clk             ;
;  Pulse[1]  ; clk        ; 7.955  ; 7.955  ; Rise       ; clk             ;
; latch      ; clk        ; 7.288  ; 7.288  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-----------------------+-----------------------+--------------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+--------------+----------+----------+----------+
; clk                   ; clk                   ; 8387         ; 0        ; 0        ; 0        ;
; RTC:time_1MHz|stime_r ; clk                   ; 28           ; 1        ; 0        ; 0        ;
; SCL                   ; clk                   ; 0            ; 1682     ; 0        ; 0        ;
; clk                   ; RTC:time_1MHz|stime_r ; > 2147483647 ; 0        ; 0        ; 0        ;
; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 1955         ; 0        ; 0        ; 0        ;
; SCL                   ; SCL                   ; 0            ; 0        ; 27       ; 541      ;
+-----------------------+-----------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-----------------------+-----------------------+--------------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+--------------+----------+----------+----------+
; clk                   ; clk                   ; 8387         ; 0        ; 0        ; 0        ;
; RTC:time_1MHz|stime_r ; clk                   ; 28           ; 1        ; 0        ; 0        ;
; SCL                   ; clk                   ; 0            ; 1682     ; 0        ; 0        ;
; clk                   ; RTC:time_1MHz|stime_r ; > 2147483647 ; 0        ; 0        ; 0        ;
; RTC:time_1MHz|stime_r ; RTC:time_1MHz|stime_r ; 1955         ; 0        ; 0        ; 0        ;
; SCL                   ; SCL                   ; 0            ; 0        ; 27       ; 541      ;
+-----------------------+-----------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Recovery Transfers                                                             ;
+------------+-----------------------+----------+----------+----------+----------+
; From Clock ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------+----------+----------+----------+----------+
; clk        ; clk                   ; 218      ; 0        ; 0        ; 0        ;
; clk        ; RTC:time_1MHz|stime_r ; 27       ; 0        ; 0        ; 0        ;
; SCL        ; SCL                   ; 0        ; 0        ; 1        ; 13       ;
+------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Removal Transfers                                                              ;
+------------+-----------------------+----------+----------+----------+----------+
; From Clock ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------+----------+----------+----------+----------+
; clk        ; clk                   ; 218      ; 0        ; 0        ; 0        ;
; clk        ; RTC:time_1MHz|stime_r ; 27       ; 0        ; 0        ; 0        ;
; SCL        ; SCL                   ; 0        ; 0        ; 1        ; 13       ;
+------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Jun 23 16:48:59 2016
Info: Command: quartus_sta CtrlBox -c CtrlBox
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CtrlBox.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name RTC:time_1MHz|stime_r RTC:time_1MHz|stime_r
    Info (332105): create_clock -period 1.000 -name SCL SCL
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -109.162
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -109.162     -2942.399 RTC:time_1MHz|stime_r 
    Info (332119):   -11.068     -1718.257 clk 
    Info (332119):    -4.508      -119.016 SCL 
Info (332146): Worst-case hold slack is -1.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.649        -1.649 clk 
    Info (332119):    -0.198        -1.782 RTC:time_1MHz|stime_r 
    Info (332119):     1.038         0.000 SCL 
Info (332146): Worst-case recovery slack is -4.553
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.553      -872.053 clk 
    Info (332119):    -3.626       -39.880 SCL 
    Info (332119):    -0.533       -14.391 RTC:time_1MHz|stime_r 
Info (332146): Worst-case removal slack is -0.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.026        -0.026 SCL 
    Info (332119):     1.481         0.000 RTC:time_1MHz|stime_r 
    Info (332119):     4.846         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.583      -605.227 clk 
    Info (332119):    -1.583       -99.115 SCL 
    Info (332119):    -1.318       -71.172 RTC:time_1MHz|stime_r 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 480 megabytes
    Info: Processing ended: Thu Jun 23 16:49:01 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


