# 时钟来源
1. 32.768KHz 晶振源
2. 24MHz 晶振源

# 7路PLL时钟源

均从24MHz晶振源来的

1. ARM PLL      内核使用
2. 528 PLL      系统总线时钟源。固定22倍频，528MHz
3. USB1_PLL     USBP1HY 使用。固定的 20 倍频，480MHz
4. USB2_PLL     USB2PHY 使用。
5. ENET PLL     网络使用。20+5/6倍频，500MHz
6. VIDEO PLL    显示相关外设
7. AUDIO PLL    音频相关外设

# 时钟树介绍

学习如何通过时钟树图，找外设依赖哪一路 PLL 或 PFD，进而查看由什么寄存器的哪些位设置分频器，最终实现时钟源的到外设的配置。

# 内核时钟的配置

1. 设置 PLL1 最终输出频率的时候，要先将 pll1_sw_clk 切换到 step_clk 源，修改好 pll1_main_clk 后，再切换回去。

修改 I.MX6U 主频的步骤如下：
1. 设置寄存器 CCSR 的 STEP_SEL 位，设置 step_clk 的时钟源为 24M 的晶振。
2. 设置寄存器 CCSR 的 PLL1_SW_CLK_SEL 位，设置 pll1_sw_clk 的时钟源为 step_clk=24MHz，通过这一步我们就将 I.MX6U 的主频先设置为 24MHz，直接来自于外部的 24M 晶振。
3. 设置寄存器 CCM_ANALOG_PLL_ARMn，将 pll1_main_clk(PLL1)设置为 1056MHz。
4. 设置寄存器 CCSR 的 PLL1_SW_CLK_SEL 位，重新将 pll1_sw_clk 的时钟源切换回 pll1_main_clk，切换回来以后的 pll1_sw_clk 就等于 1056MHz。
5. 最后设置寄存器 CCM_CACRR 的 ARM_PODF 为 2 分频，I.MX6U 的内核主频就为 1056/2=528MHz。

# PFD 时钟设置