


	 			
 



module ccx_arb_atomq(
      q0_dataout, scan_out, 
      ctl_qsel1_a_l, ctl_qsel0_a, ctl_shift_a, atom_a, rclk, reset_d1
   );	

   output         q0_dataout;     output 	  scan_out;
   
   
   input  	           ctl_qsel1_a_l;     input  	           ctl_qsel0_a;     input 		   ctl_shift_a;
   input   atom_a;     
   input 		   rclk;
      input		   reset_d1;

   wire    ;
   wire    q1_datain_pa;
   wire    q1_dataout;
   wire    q1_data_out;
   wire    q0_data_out;


//HEADER SECTION

   
//DATAPATH SECTION

assign	q1_datain_pa  =  ~ctl_qsel1_a_l ? atom_a : q1_dataout;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



;
   wire    ;
   wire    q1_dataout;
   wire    q1_data_out;
   wire    q0_data_out;


//HEADER SECTION

   
//DATAPATH SECTION

assign	q1_datain_pa  =  ~ctl_qsel1_a_l ? atom_a : q1_dataout;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



;
   wire    ;
   wire    q1_data_out;
   wire    q0_data_out;


//HEADER SECTION

   
//DATAPATH SECTION

assign	q1_datain_pa  =  ~ctl_qsel1_a_l ? atom_a : q1_dataout;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



;
   wire    ;
   wire    q0_data_out;


//HEADER SECTION

   
//DATAPATH SECTION

assign	q1_datain_pa  =  ~ctl_qsel1_a_l ? atom_a : q1_dataout;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



;
   wire    ;


//HEADER SECTION

   
//DATAPATH SECTION

assign	q1_datain_pa  =  ~ctl_qsel1_a_l ? atom_a : q1_dataout;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



;



   

assign	  =  ~ctl_qsel1_a_l ? atom_a : q1_dataout;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



  =  ~ ? atom_a : q1_dataout;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 ?  : q1_dataout;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 : ;
   
   dff_s   #(1) dff_pcx_atomin_q1(
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



;
   
   dff_s   #(1) (
	    .din           (q1_datain_pa),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



(
	    .din           (),
	    .q             (q1_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



),
	    .q             (),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



),
	    .clk           (),
	    .se            (1'b0),
	    .si            (),
	    .so            ());

assign	q1_dataout  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



),
	    .se            (1bb),
	    .si            (),
	    .so            ());

assign	  =  ~reset_d1 ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



  =  ~ ? q1_data_out : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 ?  : 1'b0;

assign q0_datain_pa = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 : 1bb;

assign  = 
             ctl_qsel0_a ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 = 
              ? atom_a :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 ?  :
	     ctl_shift_a ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 :
	      ? q1_dataout : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 ?  : 
             q0_dataout;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 : 
             ;
  
   dff_s   #(1) dff_pcx_atomin_q0(
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



;
  
   dff_s   #(1) (
	    .din           (q0_datain_pa),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



(
	    .din           (),
	    .q             (q0_data_out),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



),
	    .q             (),
	    .clk           (rclk),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



),
	    .clk           (),
	    .se            (1'b0),
	    .si            (),
	    .so            ());
   
   
assign q0_dataout = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



),
	    .se            (1bb),
	    .si            (),
	    .so            ());
   
   
assign  = ~reset_d1 ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 = ~ ? q0_data_out : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 ?  : 1'b0;
 	 
//    Global Variables:
// verilog-library-directories:("." "../../../../../common/rtl" "../rtl")
// End:


   
// Code start here 
//
endmodule



 : 1bb;
 	 


   
endmodule



