#-----------------------------------------------------------
# Vivado v2015.2 (64-bit)
# SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
# IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
# Start of session at: Wed Feb 20 19:36:48 2019
# Process ID: 8932
# Log file: D:/ARCHIVE/VIVADO_WORKPLACE/CPU/vivado.log
# Journal file: D:/ARCHIVE/VIVADO_WORKPLACE/CPU\vivado.jou
#-----------------------------------------------------------
start_gui
open_project D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.xpr
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'D:/software/VIVADO/Vivado/2015.2/data/ip'.
open_project: Time (s): cpu = 00:00:17 ; elapsed = 00:00:09 . Memory (MB): peak = 737.941 ; gain = 168.520
set_property SOURCE_SET sources_1 [get_filesets sim_1]
close [ open D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v w ]
add_files -fileset sim_1 D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v
update_compile_order -fileset sim_1
set_property is_enabled false [get_files  D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_pc.v]
set_property top CPU [current_fileset]
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
set_property top tb_datapath [get_filesets sim_1]
set_property top_lib xil_defaultlib [get_filesets sim_1]
update_compile_order -fileset sim_1
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier i is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
ERROR: [VRFC 10-91] rsR is not declared [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:165]
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
ERROR: [XSIM 43-3322] Static elaboration of top level Verilog design unit(s) in library work failed.
INFO: [USF-XSim-99] Step results log file:'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/elaborate.log'
ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/elaborate.log' file for more information.
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier i is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace
webtalk_transmit: Time (s): cpu = 00:00:00 ; elapsed = 00:00:05 . Memory (MB): peak = 53.406 ; gain = 0.070

    while executing
"webtalk_transmit -clientid 4028097728 -regid "" -xml D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_stat..."
    (file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl" line 41)
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 20:38:39 2019...
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:09 . Memory (MB): peak = 801.430 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:03 ; elapsed = 00:00:13 . Memory (MB): peak = 801.430 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 822.297 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier i is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace

    while executing
"webtalk_transmit -clientid 1102045927 -regid "" -xml D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_stat..."
    (file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl" line 41)
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 20:40:33 2019...
run_program: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 822.297 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
第          0周期：

PC =          0：

IR =  537985028：

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =          4：

IR = 2922446848：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =          8：

IR = 2385641472：

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         12：

IR =  575864828：

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         16：

IR =  537919488：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         20：

IR =  571539457：

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         24：

IR =   34701344：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         28：

IR =  575799300：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         32：

IR = 2924478464：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         36：

IR =  573636609：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         40：

IR =   34701344：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         44：

IR =  575799300：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         48：

IR = 2924478464：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         52：

IR =  573636609：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         56：

IR =   34701344：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         60：

IR =  575799300：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         64：

IR = 2924478464：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         68：

IR =  573636609：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         72：

IR =   34701344：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         76：

IR =  575799300：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         80：

IR = 2924478464：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         84：

IR =  573636609：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         88：

IR =   34701344：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         92：

IR =  575799300：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =         96：

IR = 2924478464：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        100：

IR =  573636609：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        104：

IR =   34701344：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        108：

IR =  575799300：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        112：

IR = 2924478464：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        116：

IR =  573636609：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        120：

IR =   34701344：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        124：

IR =  575799300：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        128：

IR = 2924478464：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        132：

IR =  537001994：

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        136：

IR =  537919488：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        140：

IR =  537919488：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        144：

IR =  537919488：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第          0周期：

PC =        148：

IR =         12：

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutA =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:02 ; elapsed = 00:00:10 . Memory (MB): peak = 822.297 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 822.297 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier i is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace

    while executing
"webtalk_transmit -clientid 908105002 -regid "" -xml D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_stati..."
    (file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl" line 41)
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 20:43:49 2019...
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:07 . Memory (MB): peak = 822.297 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
第         0周期：

PC = 00000000：

IR = 20110004：

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000004：

IR = ae310000：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000008：

IR = 8e320000：

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000000c：

IR = 2252fffc：

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000010：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000014：

IR = 22110001：

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000018：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000001c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000020：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000024：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000028：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000002c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000030：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000034：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000038：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000003c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000040：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000044：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000048：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000004c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000050：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000054：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000058：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000005c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000060：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000064：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000068：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000006c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000070：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000074：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000078：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000007c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000080：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000084：

IR = 2002000a：

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000088：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000008c：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000090：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000094：

IR = 0000000c：

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutA =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:10 . Memory (MB): peak = 822.297 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 822.297 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
ERROR: [VRFC 10-91] i is not declared [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
ERROR: [VRFC 10-1040] module Datapath ignored due to previous errors [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:4]
ERROR: [USF-XSim-62] 'compile' step failed with error(s) while executing 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/compile.bat' script. Please check that the file has the correct 'read/write/execute' permissions and the Tcl console output for any other possible errors or warnings.
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
ERROR: [VRFC 10-91] i is not declared [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
ERROR: [VRFC 10-1040] module Datapath ignored due to previous errors [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:4]
ERROR: [USF-XSim-62] 'compile' step failed with error(s) while executing 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/compile.bat' script. Please check that the file has the correct 'read/write/execute' permissions and the Tcl console output for any other possible errors or warnings.
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace
webtalk_transmit: Time (s): cpu = 00:00:00 ; elapsed = 00:00:06 . Memory (MB): peak = 53.516 ; gain = 0.020

    while executing
"webtalk_transmit -clientid 1266216989 -regid "" -xml D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_stat..."
    (file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl" line 41)
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 20:49:54 2019...
run_program: Time (s): cpu = 00:00:01 ; elapsed = 00:00:09 . Memory (MB): peak = 822.297 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
第         0周期：

PC = 00000000：

IR = 20110004：

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000004：

IR = ae310000：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000008：

IR = 8e320000：

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000000c：

IR = 2252fffc：

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000010：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000014：

IR = 22110001：

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000018：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000001c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000020：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000024：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000028：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000002c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000030：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000034：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000038：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000003c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000040：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000044：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000048：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000004c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000050：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000054：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000058：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000005c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000060：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000064：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000068：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000006c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000070：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000074：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000078：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000007c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000080：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000084：

IR = 2002000a：

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000088：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000008c：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000090：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000094：

IR = 0000000c：

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutA =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:02 ; elapsed = 00:00:12 . Memory (MB): peak = 822.297 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 822.297 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace

    while executing
"webtalk_transmit -clientid 3658938030 -regid "" -xml D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_stat..."
    (file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl" line 41)
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 20:51:57 2019...
run_program: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 822.297 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
第         0周期：

PC = 00000000：

IR = 20110004：

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000004：

IR = ae310000：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000008：

IR = 8e320000：

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000000c：

IR = 2252fffc：

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000010：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000014：

IR = 22110001：

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000018：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000001c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000020：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000024：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000028：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000002c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000030：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000034：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000038：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000003c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000040：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000044：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000048：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000004c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000050：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000054：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000058：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000005c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000060：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000064：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000068：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000006c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000070：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000074：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000078：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000007c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000080：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000084：

IR = 2002000a：

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000088：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 0000008c：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000090：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

第         0周期：

PC = 00000094：

IR = 0000000c：

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutA =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:10 . Memory (MB): peak = 822.297 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 822.297 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace

    while executing
"webtalk_transmit -clientid 2993158327 -regid "" -xml D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_stat..."
    (file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl" line 41)
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 20:53:23 2019...
run_program: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 822.297 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
iii =          0 ：

PC = 00000000：

IR = 20110004：

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          1 ：

PC = 00000004：

IR = ae310000：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          2 ：

PC = 00000008：

IR = 8e320000：

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          3 ：

PC = 0000000c：

IR = 2252fffc：

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          4 ：

PC = 00000010：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          5 ：

PC = 00000014：

IR = 22110001：

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          6 ：

PC = 00000018：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          7 ：

PC = 0000001c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          8 ：

PC = 00000020：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =          9 ：

PC = 00000024：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         10 ：

PC = 00000028：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         11 ：

PC = 0000002c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         12 ：

PC = 00000030：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         13 ：

PC = 00000034：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         14 ：

PC = 00000038：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         15 ：

PC = 0000003c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         16 ：

PC = 00000040：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         17 ：

PC = 00000044：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         18 ：

PC = 00000048：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         19 ：

PC = 0000004c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         20 ：

PC = 00000050：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         21 ：

PC = 00000054：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         22 ：

PC = 00000058：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         23 ：

PC = 0000005c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         24 ：

PC = 00000060：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         25 ：

PC = 00000064：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         26 ：

PC = 00000068：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         27 ：

PC = 0000006c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         28 ：

PC = 00000070：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         29 ：

PC = 00000074：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         30 ：

PC = 00000078：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         31 ：

PC = 0000007c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         32 ：

PC = 00000080：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         33 ：

PC = 00000084：

IR = 2002000a：

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         34 ：

PC = 00000088：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         35 ：

PC = 0000008c：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         36 ：

PC = 00000090：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

iii =         37 ：

PC = 00000094：

IR = 0000000c：

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutA =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:03 ; elapsed = 00:00:10 . Memory (MB): peak = 833.020 ; gain = 10.723
clear
WARNING: [Common 17-259] Unknown Tcl command 'clear' sending command to the OS shell for execution.
[H[J
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 833.020 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace

    while executing
"webtalk_transmit -clientid 956845945 -regid "" -xml D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_stati..."
    (file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl" line 41)
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 20:55:22 2019...
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:07 . Memory (MB): peak = 833.020 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
周期 =          0 ：

PC = 00000000：

IR = 20110004：

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          1 ：

PC = 00000004：

IR = ae310000：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          2 ：

PC = 00000008：

IR = 8e320000：

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          3 ：

PC = 0000000c：

IR = 2252fffc：

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          4 ：

PC = 00000010：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          5 ：

PC = 00000014：

IR = 22110001：

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          6 ：

PC = 00000018：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          7 ：

PC = 0000001c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          8 ：

PC = 00000020：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          9 ：

PC = 00000024：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         10 ：

PC = 00000028：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         11 ：

PC = 0000002c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         12 ：

PC = 00000030：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         13 ：

PC = 00000034：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         14 ：

PC = 00000038：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         15 ：

PC = 0000003c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         16 ：

PC = 00000040：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         17 ：

PC = 00000044：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         18 ：

PC = 00000048：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         19 ：

PC = 0000004c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         20 ：

PC = 00000050：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         21 ：

PC = 00000054：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         22 ：

PC = 00000058：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         23 ：

PC = 0000005c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         24 ：

PC = 00000060：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         25 ：

PC = 00000064：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         26 ：

PC = 00000068：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         27 ：

PC = 0000006c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         28 ：

PC = 00000070：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         29 ：

PC = 00000074：

IR = 22310001：

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         30 ：

PC = 00000078：

IR = 02118020：

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         31 ：

PC = 0000007c：

IR = 22520004：

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         32 ：

PC = 00000080：

IR = ae500000：

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         33 ：

PC = 00000084：

IR = 2002000a：

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         34 ：

PC = 00000088：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         35 ：

PC = 0000008c：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         36 ：

PC = 00000090：

IR = 20100000：

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutA =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         37 ：

PC = 00000094：

IR = 0000000c：

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutA =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:10 . Memory (MB): peak = 833.020 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 833.020 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace
INFO: [Common 17-186] 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_statistics_ext_xsim.xml' has been successfully sent to Xilinx on Wed Feb 20 21:09:35 2019. For additional details about this file, please refer to the WebTalk help file at D:/software/VIVADO/Vivado/2015.2/doc/webtalk_introduction.html.
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 21:09:35 2019...
run_program: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 833.020 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
周期 =          0 ：

PC = 00000000：

IR = 20110004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          1 ：

PC = 00000004：

IR = ae310000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          2 ：

PC = 00000008：

IR = 8e320000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          3 ：

PC = 0000000c：

IR = 2252fffc：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          4 ：

PC = 00000010：

IR = 20100000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          5 ：

PC = 00000014：

IR = 22110001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          6 ：

PC = 00000018：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          7 ：

PC = 0000001c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          8 ：

PC = 00000020：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          9 ：

PC = 00000024：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         10 ：

PC = 00000028：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         11 ：

PC = 0000002c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         12 ：

PC = 00000030：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         13 ：

PC = 00000034：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         14 ：

PC = 00000038：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         15 ：

PC = 0000003c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         16 ：

PC = 00000040：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         17 ：

PC = 00000044：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         18 ：

PC = 00000048：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         19 ：

PC = 0000004c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         20 ：

PC = 00000050：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         21 ：

PC = 00000054：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         22 ：

PC = 00000058：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         23 ：

PC = 0000005c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         24 ：

PC = 00000060：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         25 ：

PC = 00000064：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         26 ：

PC = 00000068：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         27 ：

PC = 0000006c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         28 ：

PC = 00000070：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         29 ：

PC = 00000074：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         30 ：

PC = 00000078：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         31 ：

PC = 0000007c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         32 ：

PC = 00000080：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         33 ：

PC = 00000084：

IR = 2002000a：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         34 ：

PC = 00000088：

IR = 20100000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         35 ：

PC = 0000008c：

IR = 20100000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         36 ：

PC = 00000090：

IR = 20100000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         37 ：

PC = 00000094：

IR = 0000000c：

控制信号：

AluOp =  0, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=1, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutB =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:02 ; elapsed = 00:00:09 . Memory (MB): peak = 833.020 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:05 . Memory (MB): peak = 833.020 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace

    while executing
"webtalk_transmit -clientid 2360566701 -regid "" -xml D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_stat..."
    (file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl" line 41)
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 21:10:57 2019...
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:06 . Memory (MB): peak = 833.020 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
周期 =          0 ：

PC = 00000000：

IR = 20110004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          1 ：

PC = 00000004：

IR = ae310000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          2 ：

PC = 00000008：

IR = 8e320000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          3 ：

PC = 0000000c：

IR = 2252fffc：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          4 ：

PC = 00000010：

IR = 20100000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          5 ：

PC = 00000014：

IR = 22110001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          6 ：

PC = 00000018：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          7 ：

PC = 0000001c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          8 ：

PC = 00000020：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          9 ：

PC = 00000024：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         10 ：

PC = 00000028：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         11 ：

PC = 0000002c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         12 ：

PC = 00000030：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         13 ：

PC = 00000034：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         14 ：

PC = 00000038：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         15 ：

PC = 0000003c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         16 ：

PC = 00000040：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         17 ：

PC = 00000044：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         18 ：

PC = 00000048：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         19 ：

PC = 0000004c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         20 ：

PC = 00000050：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         21 ：

PC = 00000054：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         22 ：

PC = 00000058：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         23 ：

PC = 0000005c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         24 ：

PC = 00000060：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         25 ：

PC = 00000064：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         26 ：

PC = 00000068：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         27 ：

PC = 0000006c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         28 ：

PC = 00000070：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         29 ：

PC = 00000074：

IR = 22310001：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         30 ：

PC = 00000078：

IR = 02118020：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         31 ：

PC = 0000007c：

IR = 22520004：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         32 ：

PC = 00000080：

IR = ae500000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         33 ：

PC = 00000084：

IR = 2002000a：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         34 ：

PC = 00000088：

IR = 20100000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         35 ：

PC = 0000008c：

IR = 20100000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         36 ：

PC = 00000090：

IR = 20100000：

控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         37 ：

PC = 00000094：

IR = 0000000c：

控制信号：

AluOp =  0, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=1, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutB =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:02 ; elapsed = 00:00:09 . Memory (MB): peak = 833.020 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:07 . Memory (MB): peak = 876.324 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace
INFO: [Common 17-186] 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_statistics_ext_xsim.xml' has been successfully sent to Xilinx on Wed Feb 20 21:13:59 2019. For additional details about this file, please refer to the WebTalk help file at D:/software/VIVADO/Vivado/2015.2/doc/webtalk_introduction.html.
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 21:13:59 2019...
run_program: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 876.324 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
周期 =          0 ：

PC = 00000000：

IR = 20110004：

OP=16, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          1 ：

PC = 00000004：

IR = ae310000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          2 ：

PC = 00000008：

IR = 8e320000：

OP= 7, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          3 ：

PC = 0000000c：

IR = 2252fffc：

OP=17, Func = 60
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          4 ：

PC = 00000010：

IR = 20100000：

OP=16, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          5 ：

PC = 00000014：

IR = 22110001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          6 ：

PC = 00000018：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          7 ：

PC = 0000001c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          8 ：

PC = 00000020：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          9 ：

PC = 00000024：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         10 ：

PC = 00000028：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         11 ：

PC = 0000002c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         12 ：

PC = 00000030：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         13 ：

PC = 00000034：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         14 ：

PC = 00000038：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         15 ：

PC = 0000003c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         16 ：

PC = 00000040：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         17 ：

PC = 00000044：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         18 ：

PC = 00000048：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         19 ：

PC = 0000004c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         20 ：

PC = 00000050：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         21 ：

PC = 00000054：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         22 ：

PC = 00000058：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         23 ：

PC = 0000005c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         24 ：

PC = 00000060：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         25 ：

PC = 00000064：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         26 ：

PC = 00000068：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         27 ：

PC = 0000006c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         28 ：

PC = 00000070：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         29 ：

PC = 00000074：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         30 ：

PC = 00000078：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         31 ：

PC = 0000007c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         32 ：

PC = 00000080：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         33 ：

PC = 00000084：

IR = 2002000a：

OP=16, Func = 10
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         34 ：

PC = 00000088：

IR = 20100000：

OP=16, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         35 ：

PC = 0000008c：

IR = 20100000：

OP=16, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         36 ：

PC = 00000090：

IR = 20100000：

OP=16, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         37 ：

PC = 00000094：

IR = 0000000c：

OP= 0, Func = 12
控制信号：

AluOp =  0, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=1, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutB =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:09 . Memory (MB): peak = 876.324 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:05 . Memory (MB): peak = 876.324 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace
INFO: [Common 17-186] 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_statistics_ext_xsim.xml' has been successfully sent to Xilinx on Wed Feb 20 21:16:20 2019. For additional details about this file, please refer to the WebTalk help file at D:/software/VIVADO/Vivado/2015.2/doc/webtalk_introduction.html.
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 21:16:20 2019...
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:06 . Memory (MB): peak = 876.324 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
周期 =          0 ：

PC = 00000000：

IR = 20110004：

OP=16, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          1 ：

PC = 00000004：

IR = ae310000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          2 ：

PC = 00000008：

IR = 8e320000：

OP= 7, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          3 ：

PC = 0000000c：

IR = 2252fffc：

OP=17, Func = 60
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          4 ：

PC = 00000010：

IR = 20100000：

OP=16, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          5 ：

PC = 00000014：

IR = 22110001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          6 ：

PC = 00000018：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          7 ：

PC = 0000001c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          8 ：

PC = 00000020：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          9 ：

PC = 00000024：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         10 ：

PC = 00000028：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         11 ：

PC = 0000002c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         12 ：

PC = 00000030：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         13 ：

PC = 00000034：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         14 ：

PC = 00000038：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         15 ：

PC = 0000003c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         16 ：

PC = 00000040：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         17 ：

PC = 00000044：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         18 ：

PC = 00000048：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         19 ：

PC = 0000004c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         20 ：

PC = 00000050：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         21 ：

PC = 00000054：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         22 ：

PC = 00000058：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         23 ：

PC = 0000005c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         24 ：

PC = 00000060：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         25 ：

PC = 00000064：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         26 ：

PC = 00000068：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         27 ：

PC = 0000006c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         28 ：

PC = 00000070：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         29 ：

PC = 00000074：

IR = 22310001：

OP=17, Func =  1
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         30 ：

PC = 00000078：

IR = 02118020：

OP= 1, Func = 32
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         31 ：

PC = 0000007c：

IR = 22520004：

OP=17, Func =  4
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         32 ：

PC = 00000080：

IR = ae500000：

OP=23, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         33 ：

PC = 00000084：

IR = 2002000a：

OP=16, Func = 10
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         34 ：

PC = 00000088：

IR = 20100000：

OP=16, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         35 ：

PC = 0000008c：

IR = 20100000：

OP=16, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         36 ：

PC = 00000090：

IR = 20100000：

OP=16, Func =  0
控制信号：

AluOp =  x, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=0, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          0：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         37 ：

PC = 00000094：

IR = 0000000c：

OP= 0, Func = 12
控制信号：

AluOp =  0, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=1, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          x：

RegOutA =          0：

RegOutB =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:10 . Memory (MB): peak = 876.324 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:05 . Memory (MB): peak = 876.324 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace
INFO: [Common 17-186] 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_statistics_ext_xsim.xml' has been successfully sent to Xilinx on Wed Feb 20 21:18:40 2019. For additional details about this file, please refer to the WebTalk help file at D:/software/VIVADO/Vivado/2015.2/doc/webtalk_introduction.html.
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 21:18:40 2019...
run_program: Time (s): cpu = 00:00:02 ; elapsed = 00:00:07 . Memory (MB): peak = 876.324 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
周期 =          0 ：

PC = 00000000：

IR = 20110004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          1 ：

PC = 00000004：

IR = ae310000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          2 ：

PC = 00000008：

IR = 8e320000：

OP=35, Func =  0
控制信号：

AluOp =  0, MemToReg=1, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          3 ：

PC = 0000000c：

IR = 2252fffc：

OP= 8, Func = 60
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          4 ：

PC = 00000010：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          5 ：

PC = 00000014：

IR = 22110001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          6 ：

PC = 00000018：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          7 ：

PC = 0000001c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          8 ：

PC = 00000020：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          9 ：

PC = 00000024：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         10 ：

PC = 00000028：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         11 ：

PC = 0000002c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         12 ：

PC = 00000030：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         13 ：

PC = 00000034：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         14 ：

PC = 00000038：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         15 ：

PC = 0000003c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         16 ：

PC = 00000040：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         17 ：

PC = 00000044：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         18 ：

PC = 00000048：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         19 ：

PC = 0000004c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         20 ：

PC = 00000050：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         21 ：

PC = 00000054：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         22 ：

PC = 00000058：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         23 ：

PC = 0000005c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         24 ：

PC = 00000060：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         25 ：

PC = 00000064：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         26 ：

PC = 00000068：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         27 ：

PC = 0000006c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         28 ：

PC = 00000070：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         29 ：

PC = 00000074：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         30 ：

PC = 00000078：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         31 ：

PC = 0000007c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         32 ：

PC = 00000080：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         33 ：

PC = 00000084：

IR = 2002000a：

OP= 8, Func = 10
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  2：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         34 ：

PC = 00000088：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         35 ：

PC = 0000008c：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         36 ：

PC = 00000090：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         37 ：

PC = 00000094：

IR = 0000000c：

OP= 0, Func = 12
控制信号：

AluOp =  0, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=1, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =     524292：

RegOutA =          0：

RegOutB =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:04 ; elapsed = 00:00:12 . Memory (MB): peak = 876.324 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 876.324 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace
INFO: [Common 17-186] 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_statistics_ext_xsim.xml' has been successfully sent to Xilinx on Wed Feb 20 21:23:29 2019. For additional details about this file, please refer to the WebTalk help file at D:/software/VIVADO/Vivado/2015.2/doc/webtalk_introduction.html.
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 21:23:29 2019...
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:06 . Memory (MB): peak = 876.324 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
周期 =          0 ：

PC = 00000000：

IR = 20110004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          1 ：

PC = 00000004：

IR = ae310000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          2 ：

PC = 00000008：

IR = 8e320000：

OP=35, Func =  0
控制信号：

AluOp =  0, MemToReg=1, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 18：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          3 ：

PC = 0000000c：

IR = 2252fffc：

OP= 8, Func = 60
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd = 31：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          4 ：

PC = 00000010：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          5 ：

PC = 00000014：

IR = 22110001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =     524292：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          6 ：

PC = 00000018：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          7 ：

PC = 0000001c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          8 ：

PC = 00000020：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          9 ：

PC = 00000024：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         10 ：

PC = 00000028：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         11 ：

PC = 0000002c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         12 ：

PC = 00000030：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         13 ：

PC = 00000034：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         14 ：

PC = 00000038：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         15 ：

PC = 0000003c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         16 ：

PC = 00000040：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         17 ：

PC = 00000044：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         18 ：

PC = 00000048：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         19 ：

PC = 0000004c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         20 ：

PC = 00000050：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         21 ：

PC = 00000054：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         22 ：

PC = 00000058：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         23 ：

PC = 0000005c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         24 ：

PC = 00000060：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         25 ：

PC = 00000064：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         26 ：

PC = 00000068：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         27 ：

PC = 0000006c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         28 ：

PC = 00000070：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         29 ：

PC = 00000074：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         30 ：

PC = 00000078：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         31 ：

PC = 0000007c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         32 ：

PC = 00000080：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         33 ：

PC = 00000084：

IR = 2002000a：

OP= 8, Func = 10
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  2：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         34 ：

PC = 00000088：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         35 ：

PC = 0000008c：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         36 ：

PC = 00000090：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =     524292：

RegOutA =          x：

RegOutB =          x：

Alu_InB =     524292：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         37 ：

PC = 00000094：

IR = 0000000c：

OP= 0, Func = 12
控制信号：

AluOp =  0, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=1, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =     524292：

RegOutA =          0：

RegOutB =          0：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =     524292：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:09 . Memory (MB): peak = 876.324 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:00 ; elapsed = 00:00:06 . Memory (MB): peak = 876.324 ; gain = 0.000
launch_simulation
INFO: [USF-XSim-27] Simulation object is 'sim_1'
INFO: [USF-XSim-37] Inspecting design source files for 'tb_datapath' in fileset 'sim_1'...
INFO: [USF-XSim-97] Finding global include files...
INFO: [USF-XSim-98] Fetching design files from 'sim_1'...
INFO: [USF-XSim-2] XSim::Compile design
INFO: [USF-XSim-61] Executing 'COMPILE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
"xvlog -m64 --relax -prj tb_datapath_vlog.prj"
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Reg_File.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Reg_File
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Ins
WARNING: [VRFC 10-756] identifier MEMLEN is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Ins.v:4]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Mem_Data.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Mem_Data
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Controller.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Controller
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Alu.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Alu
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module Datapath
WARNING: [VRFC 10-756] identifier pause_state is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:42]
WARNING: [VRFC 10-756] identifier iii is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:43]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:56]
WARNING: [VRFC 10-756] identifier Result is used before its declaration [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:74]
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sim_1/new/tb_datapath.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_datapath
INFO: [VRFC 10-2263] Analyzing Verilog file "D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
INFO: [USF-XSim-3] XSim::Elaborate design
INFO: [USF-XSim-61] Executing 'ELABORATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: D:/software/VIVADO/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto 84249d45525347558246e7d4134ff288 --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot tb_datapath_behav xil_defaultlib.tb_datapath xil_defaultlib.glbl -log elaborate.log 
Using 2 slave threads.
Starting static elaboration
WARNING: [VRFC 10-278] actual bit length 4 differs from formal bit length 1 for port Sel [D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.srcs/sources_1/new/Datapath.v:98]
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.Mem_Ins
Compiling module xil_defaultlib.Controller
Compiling module xil_defaultlib.Reg_File
Compiling module xil_defaultlib.Alu
Compiling module xil_defaultlib.Mem_Data
Compiling module xil_defaultlib.Datapath
Compiling module xil_defaultlib.tb_datapath
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
Built simulation snapshot tb_datapath_behav

****** Webtalk v2015.2 (64-bit)
  **** SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
  **** IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
    ** Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.

source D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/xsim_webtalk.tcl -notrace
INFO: [Common 17-186] 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav/xsim.dir/tb_datapath_behav/webtalk/usage_statistics_ext_xsim.xml' has been successfully sent to Xilinx on Wed Feb 20 21:35:55 2019. For additional details about this file, please refer to the WebTalk help file at D:/software/VIVADO/Vivado/2015.2/doc/webtalk_introduction.html.
INFO: [Common 17-206] Exiting Webtalk at Wed Feb 20 21:35:55 2019...
run_program: Time (s): cpu = 00:00:00 ; elapsed = 00:00:06 . Memory (MB): peak = 876.324 ; gain = 0.000
INFO: [USF-XSim-4] XSim::Simulate design
INFO: [USF-XSim-61] Executing 'SIMULATE' step in 'D:/ARCHIVE/VIVADO_WORKPLACE/CPU/CPU.sim/sim_1/behav'
INFO: [USF-XSim-98] *** Running xsim
   with args "tb_datapath_behav -key {Behavioral:sim_1:Functional:tb_datapath} -tclbatch {tb_datapath.tcl} -log {simulate.log}"
INFO: [USF-XSim-8] Loading simulator feature
Vivado Simulator 2015.2
Time resolution is 1 ps
source tb_datapath.tcl
# set curr_wave [current_wave_config]
# if { [string length $curr_wave] == 0 } {
#   if { [llength [get_objects]] > 0} {
#     add_wave /
#     set_property needs_save false [current_wave_config]
#   } else {
#      send_msg_id Add_Wave-1 WARNING "No top level signals found. Simulator will start without a wave window. If you want to open a wave window go to 'File->New Waveform Configuration' or type 'create_wave_config' in the TCL console."
#   }
# }
# run 1000ns
周期 =          0 ：

PC = 00000000：

IR = 20110004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 17：

rd =  0：

rA =  0：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          4：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          1 ：

PC = 00000004：

IR = ae310000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 17：

rB = 17：

rW = 17：

wData =          x：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          2 ：

PC = 00000008：

IR = 8e320000：

OP=35, Func =  0
控制信号：

AluOp =  0, MemToReg=1, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 18：

rd =  0：

rA = 17：

rB = 18：

rW = 18：

wData =          x：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          4：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          x：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          3 ：

PC = 0000000c：

IR = 2252fffc：

OP= 8, Func = 60
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd = 31：

rA = 18：

rB = 18：

rW = 18：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          4 ：

PC = 00000010：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          4：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          5 ：

PC = 00000014：

IR = 22110001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd =  0：

rA = 16：

rB = 17：

rW = 17：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          6 ：

PC = 00000018：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          7 ：

PC = 0000001c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          8 ：

PC = 00000020：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =          9 ：

PC = 00000024：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 17：

rB = 17：

rW = 17：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         10 ：

PC = 00000028：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         11 ：

PC = 0000002c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         12 ：

PC = 00000030：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         13 ：

PC = 00000034：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 17：

rB = 17：

rW = 17：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         14 ：

PC = 00000038：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         15 ：

PC = 0000003c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         16 ：

PC = 00000040：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         17 ：

PC = 00000044：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 17：

rB = 17：

rW = 17：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         18 ：

PC = 00000048：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         19 ：

PC = 0000004c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         20 ：

PC = 00000050：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         21 ：

PC = 00000054：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 17：

rB = 17：

rW = 17：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         22 ：

PC = 00000058：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         23 ：

PC = 0000005c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         24 ：

PC = 00000060：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         25 ：

PC = 00000064：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 17：

rB = 17：

rW = 17：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         26 ：

PC = 00000068：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         27 ：

PC = 0000006c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         28 ：

PC = 00000070：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         29 ：

PC = 00000074：

IR = 22310001：

OP= 8, Func =  1
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 17：

rt = 17：

rd =  0：

rA = 17：

rB = 17：

rW = 17：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         30 ：

PC = 00000078：

IR = 02118020：

OP= 0, Func = 32
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=1, Syscall=0, SignedExt = 0

RegDst = 1, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 16：

rt = 17：

rd = 16：

rA = 16：

rB = 17：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          x：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         31 ：

PC = 0000007c：

IR = 22520004：

OP= 8, Func =  4
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 18：

rd =  0：

rA = 18：

rB = 18：

rW = 18：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         32 ：

PC = 00000080：

IR = ae500000：

OP=43, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=1, Alu_Src=1, RegWrite=0, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs = 18：

rt = 16：

rd =  0：

rA = 18：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          x：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          x：

Mem_Data_In =          x：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         33 ：

PC = 00000084：

IR = 2002000a：

OP= 8, Func = 10
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  2：

rd =  0：

rA =  0：

rB =  2：

rW =  2：

wData =          4：

RegOutA =          0：

RegOutB =          0：

Alu_InB =          4：

Alu_Out =          4：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         34 ：

PC = 00000088：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          4：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         35 ：

PC = 0000008c：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          4：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         36 ：

PC = 00000090：

IR = 20100000：

OP= 8, Func =  0
控制信号：

AluOp =  5, MemToReg=0, MemWrite=0, Alu_Src=1, RegWrite=1, Syscall=0, SignedExt = 1

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt = 16：

rd =  0：

rA =  0：

rB = 16：

rW = 16：

wData =          4：

RegOutA =          0：

RegOutB =          x：

Alu_InB =          4：

Alu_Out =          4：

Mem_Data_In =          0：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

周期 =         37 ：

PC = 00000094：

IR = 0000000c：

OP= 0, Func = 12
控制信号：

AluOp =  0, MemToReg=0, MemWrite=0, Alu_Src=0, RegWrite=0, Syscall=1, SignedExt = 0

RegDst = 0, BEQ=0, BNE = 0, JR=0, JMP=0, JAL=0

rs =  0：

rt =  0：

rd =  0：

rA =  2：

rB =  4：

rW =  0：

wData =          4：

RegOutA =          4：

RegOutB =          0：

Alu_InB =          0：

Alu_Out =          0：

Mem_Data_In =          4：

Mem_Data_Out =          x：

Result =          4：

showLED = 0：

pause_state = 0：

Go = 0：

LedData =          x：

INFO: [USF-XSim-96] XSim completed. Design snapshot 'tb_datapath_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:01 ; elapsed = 00:00:09 . Memory (MB): peak = 876.324 ; gain = 0.000
close_sim
INFO: [Simtcl 6-16] Simulation closed
close_sim: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 876.324 ; gain = 0.000
exit
INFO: [Common 17-206] Exiting Vivado at Wed Feb 20 21:47:53 2019...
