#Tue Jul 10 19:19:44 CEST 2012
com.xilinx.sdk.linkgen.prefs.vitiram\:Heap-size=2048
com.xilinx.sdk.linkgen.prefs.vitiram\:Stack=ilmb_cntlr_dlmb_cntlr
com.xilinx.sdk.linkgen.prefs.clock_tester\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitiram\:.data=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Heap=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.clock_tester\:Stack=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.clock_tester\:Stack-size=1024
com.xilinx.sdk.linkgen.prefs.clock_tester\:Heap=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.clock_tester\:.data=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitiram\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitiram\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Stack=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sbss2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.clock_tester\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitiram\:Stack-size=2048
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.data=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitiram\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.clock_tester\:.sbss2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitiram\:.rodata=Micron_RAM_MEM0_BASEADDR
eclipse.preferences.version=1
com.xilinx.sdk.linkgen.prefs.clock_tester\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:Stack-size=2048
com.xilinx.sdk.linkgen.prefs.vitijumps\:Heap-size=2048
com.xilinx.sdk.linkgen.prefs.vitiram\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sdata2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.clock_tester\:Heap-size=1024
com.xilinx.sdk.linkgen.prefs.vitiram\:.sbss2=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.clock_tester\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.sbss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitiram\:.sdata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitiram\:Heap=ilmb_cntlr_dlmb_cntlr
com.xilinx.sdk.linkgen.prefs.clock_tester\:.rodata=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.clock_tester\:.text=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.bss=Micron_RAM_MEM0_BASEADDR
com.xilinx.sdk.linkgen.prefs.vitijumps\:.rodata=Micron_RAM_MEM0_BASEADDR
