# ğŸš€ Verilog Verification Automation(verilog_verification.yml)

## ğŸ“Œ ê°œìš”
- GitHub Actionsë¥¼ í™œìš©í•˜ì—¬ **Verilog ê²€ì¦ ìë™í™”** ìˆ˜í–‰
- **ë§¤ 1ë¶„ë§ˆë‹¤ ì‹¤í–‰ë˜ëŠ” CI/CD** ì„¤ì • (cron ìŠ¤ì¼€ì¤„ë§ ì ìš©)
- Verilog ì‹œë®¬ë ˆì´ì…˜ ë° Python ê²€ì¦ ë¡œì§ ìë™ ì‹¤í–‰
- GitHubì— ìë™ìœ¼ë¡œ ê²°ê³¼ íŒŒì¼ ì—…ë°ì´íŠ¸ ë° ë¹„êµ ìˆ˜í–‰

## ğŸ”„ ì£¼ìš” ê¸°ëŠ¥
- **ìë™ ì‹¤í–‰**: GitHub Actionsë¥¼ í†µí•´ **Verilog ë° Python ì½”ë“œ ì‹¤í–‰ ìë™í™”**
- **Verilog ë° Python ì…ì¶œë ¥ ë°ì´í„° ê´€ë¦¬**: `input.txt`, `python_output.txt`, `verilog_output.txt` ë“±ì˜ íŒŒì¼ ìë™ ìƒì„± ë° ì—…ë°ì´íŠ¸
- **Testbench ì‹œë®¬ë ˆì´ì…˜ ì‹¤í–‰**: **Icarus Verilog**ë¥¼ ì‚¬ìš©í•˜ì—¬ Verilog ì½”ë“œ ì»´íŒŒì¼ ë° ì‹œë®¬ë ˆì´ì…˜ ì‹¤í–‰
- **ê²°ê³¼ ë¹„êµë¥¼ í†µí•œ ê²€ì¦**: Python ìŠ¤í¬ë¦½íŠ¸ë¥¼ í™œìš©í•˜ì—¬ **Verilog ë° Pythonì—ì„œ Adderì˜ ì…ì¶œë ¥ì— ë”°ë¥¸ ì—°ì‚° ê²°ê³¼ ë¹„êµ** í›„ CSV ì €ì¥
- **ìë™ Git ì—…ë°ì´íŠ¸**: ë³€ê²½ëœ íŒŒì¼ì„ ìë™ìœ¼ë¡œ GitHub ì €ì¥ì†Œì— í‘¸ì‹œ

## âš™ï¸ ì‹¤í–‰ í”„ë¡œì„¸ìŠ¤
1ï¸âƒ£ **GitHub Actions ì‹¤í–‰**
   - cron ìŠ¤ì¼€ì¤„ëŸ¬ ë˜ëŠ” ìˆ˜ë™ ì‹¤í–‰ (`workflow_dispatch`)

2ï¸âƒ£ **í™˜ê²½ ì„¤ì •**
   - `actions/checkout@v4`: GitHub ì €ì¥ì†Œ ì²´í¬ì•„ì›ƒ
   - `actions/setup-python@v4`: Python 3.9 ì„¤ì¹˜ ë° í™˜ê²½ ì„¤ì •
   - `sudo apt-get install iverilog`: Icarus Verilog ì„¤ì¹˜

3ï¸âƒ£ **íŒŒì¼ ìƒì„± ë° ì—…ë°ì´íŠ¸**
   - `generate_input.py`: `input.txt` ìë™ ìƒì„±
   - GitHub ì €ì¥ì†Œì— ì—…ë°ì´íŠ¸ (`git add`, `git commit`, `git push`)
   - `run_python_adder.py`: Pythonìœ¼ë¡œ Full Adder ì‹¤í–‰ (`python_output.txt` ìƒì„± ë° GitHubì— ì—…ë°ì´íŠ¸)

4ï¸âƒ£ **Verilog ì‹¤í–‰ ë° ê²€ì¦**
   - `iverilog -o adder_sim adder.v adder8.v adder_tb.v`: Verilog íŒŒì¼ ì»´íŒŒì¼
   - `vvp adder_sim`: Verilog ì‹œë®¬ë ˆì´ì…˜ ì‹¤í–‰ (`verilog_output.txt` ìƒì„± ë° ì—…ë°ì´íŠ¸)

5ï¸âƒ£ **ê²°ê³¼ ë¹„êµ ë° CSV ì €ì¥**
   - `compare_files.py`: Pythonì„ ì´ìš©í•œ Verilog vs Python ê²°ê³¼ ë¹„êµ
   - `txt_to_csv.py`: ë¹„êµ ê²°ê³¼ë¥¼ CSV íŒŒì¼ë¡œ ì €ì¥ (`comparison_output.csv` ì—…ë°ì´íŠ¸)
   - GitHubì— ìµœì¢… ê²°ê³¼ ì—…ë¡œë“œ (`git push`)

## ğŸ“„ ì˜ì¡´ì„± ìŠ¤í¬ë¦½íŠ¸ ì„¤ëª…
- **generate_input.py**: Verilog ë° Python ì‹œë®¬ë ˆì´ì…˜ì— í•„ìš”í•œ ì…ë ¥ ë°ì´í„°ë¥¼ ìƒì„±í•˜ì—¬ `input.txt` íŒŒì¼ë¡œ ì €ì¥
- **run_python_adder.py**: Pythonìœ¼ë¡œ Full Adder ë¡œì§ì„ ì‹¤í–‰í•˜ê³  ê²°ê³¼ë¥¼ `python_output.txt` íŒŒì¼ì— ì €ì¥
- **compare_files.py**: Verilogì™€ Python ì‹¤í–‰ ê²°ê³¼ë¥¼ ë¹„êµí•˜ì—¬ ê²€ì¦ ì‘ì—… ìˆ˜í–‰
- **txt_to_csv.py**: ë¹„êµ ê²°ê³¼ë¥¼ CSV í˜•ì‹ì˜ `comparison_output.csv` íŒŒì¼ë¡œ ë³€í™˜í•˜ì—¬ ì €ì¥
