# NAND-2-FPGA


├── project_1
│   ├── 4-16mux
│   │   ├── 4-16mux.v
│   │   ├── 4-16.out
│   │   └── 4-16-test.v
│   ├── 4dmux
│   │   ├── 4demux.out
│   │   ├── 4demux-test.v
│   │   └── 4demux.v
│   ├── 8-16mux
│   │   ├── 8-16mux.v
│   │   ├── 8-16.out
│   │   └── 8-16-test.v
│   ├── 8demux
│   │   ├── 8demux.out
│   │   ├── 8demux-test.v
│   │   └── 8demux.v
│   ├── 8or
│   │   ├── or8.out
│   │   ├── or8-test.v
│   │   └── or8.v
│   ├── and16
│   │   ├── and16.out
│   │   ├── and16-test.v
│   │   └── and16.v
│   ├── and2
│   │   ├── and2.out
│   │   ├── and2-test.v
│   │   └── and2.v
│   ├── demux_2:1
│   │   ├── demux_2:1.out
│   │   ├── demux_2:1-test.v
│   │   └── demux_2:1.v
│   ├── mux16
│   │   ├── mux16.out
│   │   ├── mux16-test.v
│   │   └── mux16.v
│   ├── mux_2:1
│   │   ├── mux_2:1.out
│   │   ├── mux_2:1-test.v
│   │   └── mux_2:1.v
│   ├── nand
│   │   ├── nand.o
│   │   ├── nand.out
│   │   ├── nand_o.vcd
│   │   ├── nand_test.out
│   │   ├── nand-test.v
│   │   ├── nand_test.v
│   │   └── nand.v
│   ├── not16
│   │   ├── not16.out
│   │   ├── not16-test.v
│   │   └── not16.v
│   ├── not2
│   │   ├── not2.out
│   │   ├── not2-test.v
│   │   └── not2.v
│   ├── or16
│   │   ├── or16.out
│   │   ├── or16-test.v
│   │   └── or16.v
│   ├── or2
│   │   ├── or2.out
│   │   ├── or2-test.v
│   │   └── or2.v
│   └── xor
│       ├── or2.out
│       ├── xor.out
│       ├── xor-test.v
│       └── xor.v
├── project_2
│   ├── 16_adder
│   │   ├── 16_adder.out
│   │   ├── 16_adder-test.v
│   │   ├── 16_adder.v
│   │   └── waveform.vcd
│   ├── 16_inc
│   │   ├── 16_inc.out
│   │   ├── 16_inc-test.v
│   │   ├── 16_inc.v
│   │   └── waveform.vcd
│   ├── full_adder
│   │   ├── full_adder.out
│   │   ├── full_adder-test.v
│   │   ├── full_adder.v
│   │   └── full_adder.vcd
│   └── half_adder
│       ├── half_adder.out
│       ├── half_adder-test.v
│       ├── half_adder.v
│       └── half_adder.vcd
├── README.md
└── trying_verilog
    ├── counter.out
    ├── counter.v
    ├── counter.vcd
    ├── testbench.v
    ├── test.out
    ├── test.v
    └── test.vcd


A repo containing the files, resources and code to impliment a functional CPU based on the HACK(nand2tetris) architecture on a FPGA

