n work Data_Block verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 22.8438;
av .compile_point_starttime_stamp "Thu Jul 27 23:15:23 2023";
av .compile_point_endtime_stamp "Thu Jul 27 23:15:46 2023";
av .compile_point_realtime_used 22.772;
