TimeQuest Timing Analyzer report for karabas_128
Mon May 15 12:00:37 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK14'
 12. Hold: 'CLK14'
 13. Minimum Pulse Width: 'CLK14'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Setup Transfers
 25. Hold Transfers
 26. Report TCCS
 27. Report RSKM
 28. Unconstrained Paths
 29. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; karabas_128                                                       ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128STC100-15                                                  ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLK14      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK14 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.83 MHz ; 20.83 MHz       ; CLK14      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK14 ; -47.000 ; -2104.000     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK14 ; 5.000 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK14 ; -4.500 ; -738.000      ;
+-------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK14'                                                                                                                      ;
+---------+----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -47.000 ; chr_row_cnt[0]                   ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; chr_row_cnt[1]                   ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; chr_row_cnt[2]                   ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; v_cnt[2]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; v_cnt[5]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; v_cnt[3]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; v_cnt[4]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; v_cnt[0]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; v_cnt[1]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; h_cnt[3]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; h_cnt[2]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 44.000     ;
; -46.000 ; h_cnt[1]                         ; VIDEO_VSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; chr_row_cnt[0]                   ; VIDEO_VSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; v_cnt[2]                         ; VIDEO_HSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; h_cnt[1]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; h_cnt[3]                         ; VIDEO_VSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; h_cnt[4]                         ; VIDEO_VSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; chr_row_cnt[1]                   ; VIDEO_VSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; v_cnt[5]                         ; VIDEO_HSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; v_cnt[3]                         ; VIDEO_HSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; v_cnt[4]                         ; VIDEO_HSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; v_cnt[0]                         ; VIDEO_HSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; v_cnt[1]                         ; VIDEO_HSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; h_cnt[5]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 43.000     ;
; -26.000 ; h_cnt[2]                         ; VIDEO_VSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; border_attr[0]                   ; VIDEO_BLUE~reg0  ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; border_attr[1]                   ; VIDEO_RED~reg0   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; border_attr[2]                   ; VIDEO_GREEN~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; h_cnt[4]                         ; VIDEO_CSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; h_cnt[5]                         ; VIDEO_VSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; chr_row_cnt[2]                   ; VIDEO_VSYNC~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; paper_r                          ; VIDEO_BLUE~reg0  ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; attr_r[0]                        ; VIDEO_BLUE~reg0  ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; attr_r[7]                        ; VIDEO_BLUE~reg0  ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; lpm_counter:invert_rtl_0|dffs[4] ; VIDEO_BLUE~reg0  ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; shift_r[7]                       ; VIDEO_BLUE~reg0  ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; paper_r                          ; VIDEO_RED~reg0   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; attr_r[1]                        ; VIDEO_RED~reg0   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; attr_r[7]                        ; VIDEO_RED~reg0   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; lpm_counter:invert_rtl_0|dffs[4] ; VIDEO_RED~reg0   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; shift_r[7]                       ; VIDEO_RED~reg0   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; paper_r                          ; VIDEO_GREEN~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; attr_r[2]                        ; VIDEO_GREEN~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; attr_r[7]                        ; VIDEO_GREEN~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; lpm_counter:invert_rtl_0|dffs[4] ; VIDEO_GREEN~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -26.000 ; shift_r[7]                       ; VIDEO_GREEN~reg0 ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 23.000     ;
; -25.000 ; tick                             ; chr_col_cnt[0]   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; chr_col_cnt[1]   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; chr_col_cnt[1]   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; chr_col_cnt[2]   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; chr_col_cnt[2]   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[1]                   ; chr_col_cnt[2]   ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; h_cnt[0]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; h_cnt[0]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[1]                   ; h_cnt[0]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[2]                   ; h_cnt[0]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; h_cnt[0]                         ; h_cnt[1]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; h_cnt[1]                         ; h_cnt[1]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; h_cnt[1]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; h_cnt[1]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[1]                   ; h_cnt[1]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[2]                   ; h_cnt[1]         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; vbus_ack         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; vbus_ack         ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; vbus_mode        ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; vbus_mode        ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_ack                         ; vbus_mode        ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; port_7ffd[5]                     ; port_7ffd[5]     ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; port_7ffd[5]     ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; port_7ffd[5]     ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_mode                        ; port_7ffd[5]     ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; CLK_CPU~reg0     ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; CLK_CPU~reg0     ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; vid_rd           ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; vid_rd           ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_ack                         ; vid_rd           ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vid_rd                           ; attr[0]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; attr[0]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; attr[0]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_mode                        ; attr[0]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vid_rd                           ; attr[1]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; attr[1]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; attr[1]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_mode                        ; attr[1]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vid_rd                           ; attr[2]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; attr[2]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; attr[2]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_mode                        ; attr[2]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vid_rd                           ; attr[3]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; attr[3]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; attr[3]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_mode                        ; attr[3]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vid_rd                           ; attr[4]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; attr[4]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; attr[4]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_mode                        ; attr[4]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vid_rd                           ; attr[5]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; tick                             ; attr[5]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; chr_col_cnt[0]                   ; attr[5]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; vbus_mode                        ; attr[5]          ; CLK14        ; CLK14       ; 1.000        ; 0.000      ; 22.000     ;
+---------+----------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK14'                                                                                                                                      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 5.000  ; tick                             ; tick                             ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; chr_col_cnt[0]                   ; chr_col_cnt[0]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; chr_col_cnt[1]                   ; chr_col_cnt[1]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; chr_col_cnt[2]                   ; chr_col_cnt[2]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; h_cnt[0]                         ; h_cnt[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; vid_rd                           ; vid_rd                           ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; port_7ffd[4]                     ; port_7ffd[4]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; port_7ffd[3]                     ; port_7ffd[3]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; port_7ffd[2]                     ; port_7ffd[2]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; port_7ffd[1]                     ; port_7ffd[1]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; port_7ffd[0]                     ; port_7ffd[0]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; h_cnt[3]                         ; h_cnt[3]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; h_cnt[5]                         ; h_cnt[5]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; h_cnt[4]                         ; h_cnt[4]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; chr_row_cnt[0]                   ; chr_row_cnt[0]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; chr_row_cnt[1]                   ; chr_row_cnt[1]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; chr_row_cnt[2]                   ; chr_row_cnt[2]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; v_cnt[0]                         ; v_cnt[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; sound_out                        ; sound_out                        ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; mic                              ; mic                              ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; v_cnt[5]                         ; v_cnt[5]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; v_cnt[3]                         ; v_cnt[3]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:invert_rtl_0|dffs[0] ; lpm_counter:invert_rtl_0|dffs[0] ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:invert_rtl_0|dffs[1] ; lpm_counter:invert_rtl_0|dffs[1] ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:invert_rtl_0|dffs[2] ; lpm_counter:invert_rtl_0|dffs[2] ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:invert_rtl_0|dffs[3] ; lpm_counter:invert_rtl_0|dffs[3] ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; lpm_counter:invert_rtl_0|dffs[4] ; lpm_counter:invert_rtl_0|dffs[4] ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 9.000      ;
; 18.000 ; tick                             ; chr_col_cnt[0]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; chr_col_cnt[1]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; chr_col_cnt[1]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; chr_col_cnt[2]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; chr_col_cnt[2]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[1]                   ; chr_col_cnt[2]                   ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; h_cnt[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; h_cnt[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[1]                   ; h_cnt[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[2]                   ; h_cnt[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; h_cnt[0]                         ; h_cnt[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; h_cnt[1]                         ; h_cnt[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; h_cnt[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; h_cnt[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[1]                   ; h_cnt[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[2]                   ; h_cnt[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; vbus_ack                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; vbus_ack                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; vbus_mode                        ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; vbus_mode                        ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_ack                         ; vbus_mode                        ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; port_7ffd[5]                     ; port_7ffd[5]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; port_7ffd[5]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; port_7ffd[5]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; port_7ffd[5]                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; CLK_CPU~reg0                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; CLK_CPU~reg0                     ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; vid_rd                           ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; vid_rd                           ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_ack                         ; vid_rd                           ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; attr[0]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; attr[0]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; attr[0]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; attr[0]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; attr[1]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; attr[1]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; attr[1]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; attr[1]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; attr[2]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; attr[2]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; attr[2]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; attr[2]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; attr[3]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; attr[3]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; attr[3]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; attr[3]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; attr[4]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; attr[4]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; attr[4]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; attr[4]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; attr[5]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; attr[5]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; attr[5]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; attr[5]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; attr[6]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; attr[6]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; attr[6]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; attr[6]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; attr[7]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; attr[7]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; attr[7]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; attr[7]                          ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; shift[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; shift[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; shift[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; shift[0]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; shift[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; shift[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; shift[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vbus_mode                        ; shift[1]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; vid_rd                           ; shift[2]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; tick                             ; shift[2]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; chr_col_cnt[0]                   ; shift[2]                         ; CLK14        ; CLK14       ; 0.000        ; 0.000      ; 22.000     ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK14'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; CLK_CPU~reg0                     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; CLK_CPU~reg0                     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; N_INT~reg0                       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; N_INT~reg0                       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; VIDEO_BLUE~reg0                  ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; VIDEO_BLUE~reg0                  ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; VIDEO_BRIGHT~reg0                ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; VIDEO_BRIGHT~reg0                ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; VIDEO_CSYNC~reg0                 ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; VIDEO_CSYNC~reg0                 ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; VIDEO_GREEN~reg0                 ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; VIDEO_GREEN~reg0                 ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; VIDEO_HSYNC~reg0                 ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; VIDEO_HSYNC~reg0                 ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; VIDEO_RED~en                     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; VIDEO_RED~en                     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; VIDEO_RED~reg0                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; VIDEO_RED~reg0                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; VIDEO_VSYNC~reg0                 ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; VIDEO_VSYNC~reg0                 ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr[0]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr[0]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr[1]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr[1]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr[2]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr[2]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr[3]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr[3]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr[4]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr[4]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr[5]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr[5]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr[6]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr[6]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr[7]                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr[7]                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr_r[0]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr_r[0]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr_r[1]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr_r[1]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr_r[2]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr_r[2]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr_r[3]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr_r[3]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr_r[4]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr_r[4]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr_r[5]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr_r[5]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr_r[6]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr_r[6]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; attr_r[7]                        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; attr_r[7]                        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; blank_r                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; blank_r                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; border_attr[0]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; border_attr[0]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; border_attr[1]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; border_attr[1]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; border_attr[2]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; border_attr[2]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; chr_col_cnt[0]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; chr_col_cnt[0]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; chr_col_cnt[1]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; chr_col_cnt[1]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; chr_col_cnt[2]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; chr_col_cnt[2]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; chr_row_cnt[0]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; chr_row_cnt[0]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; chr_row_cnt[1]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; chr_row_cnt[1]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; chr_row_cnt[2]                   ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; chr_row_cnt[2]                   ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; h_cnt[0]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; h_cnt[0]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; h_cnt[1]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; h_cnt[1]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; h_cnt[2]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; h_cnt[2]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; h_cnt[3]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; h_cnt[3]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; h_cnt[4]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; h_cnt[4]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; h_cnt[5]                         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; h_cnt[5]                         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[0] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[0] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[1] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[1] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[2] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[2] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[3] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[3] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[4] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; lpm_counter:invert_rtl_0|dffs[4] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; mic                              ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; mic                              ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; paper_r                          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; paper_r                          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; CLK14 ; Rise       ; port_7ffd[0]                     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; CLK14 ; Rise       ; port_7ffd[0]                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A15       ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
; MA[*]     ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MA[0]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MA[1]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MA[2]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MA[3]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MA[4]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MA[5]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MA[6]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MA[7]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
; MD[*]     ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MD[0]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MD[1]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MD[2]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MD[3]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MD[4]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MD[5]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MD[6]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
;  MD[7]    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
; N_IORQ    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
; N_M1      ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
; N_MREQ    ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
; N_RD      ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
; N_RESET   ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
; N_WR      ; CLK14      ; 24.000 ; 24.000 ; Rise       ; CLK14           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; A15       ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
; MA[*]     ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MA[0]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MA[1]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MA[2]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MA[3]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MA[4]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MA[5]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MA[6]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MA[7]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
; MD[*]     ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MD[0]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MD[1]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MD[2]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MD[3]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MD[4]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MD[5]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MD[6]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
;  MD[7]    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
; N_IORQ    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
; N_M1      ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
; N_MREQ    ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
; N_RD      ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
; N_RESET   ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
; N_WR      ; CLK14      ; -16.000 ; -16.000 ; Rise       ; CLK14           ;
+-----------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AY_BC1       ; CLK14      ; 74.000 ; 74.000 ; Rise       ; CLK14           ;
; AY_BDIR      ; CLK14      ; 74.000 ; 74.000 ; Rise       ; CLK14           ;
; AY_CLK       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; CLK_CPU      ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; MA[*]        ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[0]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[1]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[2]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[3]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[4]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[5]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[6]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[7]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[8]       ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[9]       ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[10]      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[11]      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[12]      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[13]      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; N_A_GATE_EN  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; N_INT        ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; N_MRD        ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; N_MWR        ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; N_WR_BUF_EN  ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; RAM_A14      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; RAM_A15      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; RAM_A16      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; ROM_A14      ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; SPEAKER      ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; TAPE_OUT     ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_BLUE   ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_BRIGHT ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_CSYNC  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_GREEN  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_HSYNC  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_RED    ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_VSYNC  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; WR_BUF       ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AY_BC1       ; CLK14      ; 52.000 ; 52.000 ; Rise       ; CLK14           ;
; AY_BDIR      ; CLK14      ; 52.000 ; 52.000 ; Rise       ; CLK14           ;
; AY_CLK       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; CLK_CPU      ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; MA[*]        ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[0]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[1]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[2]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[3]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[4]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[5]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[6]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[7]       ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
;  MA[8]       ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[9]       ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[10]      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[11]      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[12]      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
;  MA[13]      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; N_A_GATE_EN  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; N_INT        ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; N_MRD        ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; N_MWR        ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; N_WR_BUF_EN  ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; RAM_A14      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; RAM_A15      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; RAM_A16      ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
; ROM_A14      ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; SPEAKER      ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; TAPE_OUT     ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_BLUE   ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_BRIGHT ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_CSYNC  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_GREEN  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_HSYNC  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_RED    ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; VIDEO_VSYNC  ; CLK14      ; 8.000  ; 8.000  ; Rise       ; CLK14           ;
; WR_BUF       ; CLK14      ; 30.000 ; 30.000 ; Rise       ; CLK14           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A0         ; CPU_D[0]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D[1]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D[2]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D[3]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D[4]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D6      ;        ; 35.000 ; 35.000 ;        ;
; A14        ; AY_BC1      ; 28.000 ;        ;        ; 28.000 ;
; A14        ; N_MWR       ; 28.000 ;        ;        ; 28.000 ;
; A14        ; N_RD_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; A14        ; N_ROM_CS    ;        ; 28.000 ; 28.000 ;        ;
; A14        ; N_WR_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; A14        ; RAM_A14     ; 28.000 ;        ;        ; 28.000 ;
; A14        ; RAM_A15     ;        ; 28.000 ; 28.000 ;        ;
; A14        ; RAM_A16     ; 28.000 ;        ;        ; 28.000 ;
; A15        ; AY_BC1      ; 28.000 ;        ;        ; 28.000 ;
; A15        ; AY_BDIR     ; 28.000 ;        ;        ; 28.000 ;
; A15        ; N_MWR       ; 28.000 ;        ;        ; 28.000 ;
; A15        ; N_RD_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; A15        ; N_ROM_CS    ;        ; 28.000 ; 28.000 ;        ;
; A15        ; N_WR_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; A15        ; RAM_A14     ;        ; 28.000 ; 28.000 ;        ;
; A15        ; RAM_A15     ; 28.000 ;        ;        ; 28.000 ;
; A15        ; RAM_A16     ;        ; 28.000 ; 28.000 ;        ;
; KB[0]      ; CPU_D[0]    ; 28.000 ;        ;        ; 28.000 ;
; KB[1]      ; CPU_D[1]    ; 28.000 ;        ;        ; 28.000 ;
; KB[2]      ; CPU_D[2]    ; 28.000 ;        ;        ; 28.000 ;
; KB[3]      ; CPU_D[3]    ; 28.000 ;        ;        ; 28.000 ;
; KB[4]      ; CPU_D[4]    ; 28.000 ;        ;        ; 28.000 ;
; MA[0]      ; AY_BC1      ; 72.000 ;        ;        ; 72.000 ;
; MA[0]      ; AY_BDIR     ; 72.000 ;        ;        ; 72.000 ;
; MA[1]      ; AY_BC1      ;        ; 72.000 ; 72.000 ;        ;
; MA[1]      ; AY_BDIR     ;        ; 72.000 ; 72.000 ;        ;
; N_IORQ     ; AY_BC1      ;        ; 28.000 ; 28.000 ;        ;
; N_IORQ     ; AY_BDIR     ;        ; 28.000 ; 28.000 ;        ;
; N_IORQ     ; CPU_D[0]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D[1]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D[2]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D[3]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D[4]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D6      ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; N_WR_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; N_M1       ; AY_BC1      ; 28.000 ;        ;        ; 28.000 ;
; N_M1       ; AY_BDIR     ; 28.000 ;        ;        ; 28.000 ;
; N_M1       ; CPU_D[0]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D[1]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D[2]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D[3]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D[4]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D6      ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; N_WR_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; N_MREQ     ; N_MRD       ;        ; 28.000 ; 28.000 ;        ;
; N_MREQ     ; N_MWR       ;        ; 28.000 ; 28.000 ;        ;
; N_MREQ     ; N_RD_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; N_MREQ     ; N_ROM_CS    ;        ; 28.000 ; 28.000 ;        ;
; N_MREQ     ; N_WR_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; N_RD       ; AY_BC1      ;        ; 72.000 ; 72.000 ;        ;
; N_RD       ; AY_BDIR     ;        ; 72.000 ; 72.000 ;        ;
; N_RD       ; CPU_D[0]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D[1]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D[2]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D[3]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D[4]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D6      ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; N_MRD       ;        ; 28.000 ; 28.000 ;        ;
; N_RD       ; N_RD_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; N_WR       ; AY_BC1      ;        ; 72.000 ; 72.000 ;        ;
; N_WR       ; AY_BDIR     ;        ; 72.000 ; 72.000 ;        ;
; N_WR       ; N_MWR       ;        ; 28.000 ; 28.000 ;        ;
; N_WR       ; N_WR_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; TAPE_IN    ; CPU_D6      ; 28.000 ;        ;        ; 28.000 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A0         ; CPU_D[0]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D[1]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D[2]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D[3]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D[4]    ;        ; 35.000 ; 35.000 ;        ;
; A0         ; CPU_D6      ;        ; 35.000 ; 35.000 ;        ;
; A14        ; AY_BC1      ; 28.000 ;        ;        ; 28.000 ;
; A14        ; N_MWR       ; 28.000 ;        ;        ; 28.000 ;
; A14        ; N_RD_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; A14        ; N_ROM_CS    ;        ; 28.000 ; 28.000 ;        ;
; A14        ; N_WR_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; A14        ; RAM_A14     ; 28.000 ;        ;        ; 28.000 ;
; A14        ; RAM_A15     ;        ; 28.000 ; 28.000 ;        ;
; A14        ; RAM_A16     ; 28.000 ;        ;        ; 28.000 ;
; A15        ; AY_BC1      ; 28.000 ;        ;        ; 28.000 ;
; A15        ; AY_BDIR     ; 28.000 ;        ;        ; 28.000 ;
; A15        ; N_MWR       ; 28.000 ;        ;        ; 28.000 ;
; A15        ; N_RD_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; A15        ; N_ROM_CS    ;        ; 28.000 ; 28.000 ;        ;
; A15        ; N_WR_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; A15        ; RAM_A14     ;        ; 28.000 ; 28.000 ;        ;
; A15        ; RAM_A15     ; 28.000 ;        ;        ; 28.000 ;
; A15        ; RAM_A16     ;        ; 28.000 ; 28.000 ;        ;
; KB[0]      ; CPU_D[0]    ; 28.000 ;        ;        ; 28.000 ;
; KB[1]      ; CPU_D[1]    ; 28.000 ;        ;        ; 28.000 ;
; KB[2]      ; CPU_D[2]    ; 28.000 ;        ;        ; 28.000 ;
; KB[3]      ; CPU_D[3]    ; 28.000 ;        ;        ; 28.000 ;
; KB[4]      ; CPU_D[4]    ; 28.000 ;        ;        ; 28.000 ;
; MA[0]      ; AY_BC1      ; 50.000 ;        ;        ; 50.000 ;
; MA[0]      ; AY_BDIR     ; 50.000 ;        ;        ; 50.000 ;
; MA[1]      ; AY_BC1      ;        ; 50.000 ; 50.000 ;        ;
; MA[1]      ; AY_BDIR     ;        ; 50.000 ; 50.000 ;        ;
; N_IORQ     ; AY_BC1      ;        ; 28.000 ; 28.000 ;        ;
; N_IORQ     ; AY_BDIR     ;        ; 28.000 ; 28.000 ;        ;
; N_IORQ     ; CPU_D[0]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D[1]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D[2]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D[3]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D[4]    ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; CPU_D6      ;        ; 35.000 ; 35.000 ;        ;
; N_IORQ     ; N_WR_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; N_M1       ; AY_BC1      ; 28.000 ;        ;        ; 28.000 ;
; N_M1       ; AY_BDIR     ; 28.000 ;        ;        ; 28.000 ;
; N_M1       ; CPU_D[0]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D[1]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D[2]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D[3]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D[4]    ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; CPU_D6      ; 35.000 ;        ;        ; 35.000 ;
; N_M1       ; N_WR_BUF_EN ; 28.000 ;        ;        ; 28.000 ;
; N_MREQ     ; N_MRD       ;        ; 28.000 ; 28.000 ;        ;
; N_MREQ     ; N_MWR       ;        ; 28.000 ; 28.000 ;        ;
; N_MREQ     ; N_RD_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; N_MREQ     ; N_ROM_CS    ;        ; 28.000 ; 28.000 ;        ;
; N_MREQ     ; N_WR_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; N_RD       ; AY_BC1      ;        ; 50.000 ; 50.000 ;        ;
; N_RD       ; AY_BDIR     ;        ; 50.000 ; 50.000 ;        ;
; N_RD       ; CPU_D[0]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D[1]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D[2]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D[3]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D[4]    ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; CPU_D6      ;        ; 35.000 ; 35.000 ;        ;
; N_RD       ; N_MRD       ;        ; 28.000 ; 28.000 ;        ;
; N_RD       ; N_RD_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; N_WR       ; AY_BC1      ;        ; 50.000 ; 50.000 ;        ;
; N_WR       ; AY_BDIR     ;        ; 28.000 ; 28.000 ;        ;
; N_WR       ; N_MWR       ;        ; 28.000 ; 28.000 ;        ;
; N_WR       ; N_WR_BUF_EN ;        ; 28.000 ; 28.000 ;        ;
; TAPE_IN    ; CPU_D6      ; 28.000 ;        ;        ; 28.000 ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; MA[*]       ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[0]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[1]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[2]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[3]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[4]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[5]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[6]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[7]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[8]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[9]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[10]     ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[11]     ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[12]     ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
; VIDEO_BLUE  ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
; VIDEO_GREEN ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
; VIDEO_RED   ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
+-------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+-------------+------------+--------+------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+------+------------+-----------------+
; MA[*]       ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[0]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[1]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[2]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[3]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[4]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[5]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[6]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[7]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[8]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[9]      ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[10]     ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[11]     ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
;  MA[12]     ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
; VIDEO_BLUE  ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
; VIDEO_GREEN ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
; VIDEO_RED   ; CLK14      ; 15.000 ;      ; Rise       ; CLK14           ;
+-------------+------------+--------+------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Output Disable Times                                                            ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MA[*]       ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[0]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[1]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[2]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[3]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[4]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[5]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[6]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[7]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[8]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[9]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[10]     ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[11]     ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[12]     ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
; VIDEO_BLUE  ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
; VIDEO_GREEN ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
; VIDEO_RED   ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
+-------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                    ;
+-------------+------------+-----------+-----------+------------+-----------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------+------------+-----------+-----------+------------+-----------------+
; MA[*]       ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[0]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[1]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[2]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[3]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[4]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[5]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[6]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[7]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[8]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[9]      ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[10]     ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[11]     ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
;  MA[12]     ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
; VIDEO_BLUE  ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
; VIDEO_GREEN ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
; VIDEO_RED   ; CLK14      ; 15.000    ;           ; Rise       ; CLK14           ;
+-------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK14      ; CLK14    ; 1218     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK14      ; CLK14    ; 1218     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 31    ; 31   ;
; Unconstrained Input Port Paths  ; 205   ; 205  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 138   ; 138  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 15 12:00:35 2017
Info: Command: quartus_sta karabas_128 -c karabas_128
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'karabas_128.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK14 CLK14
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "ay_port~14|[1]"
    Warning (332126): Node "ay_port~14|dataout"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -47.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -47.000     -2104.000 CLK14 
Info (332146): Worst-case hold slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 CLK14 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.500      -738.000 CLK14 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 483 megabytes
    Info: Processing ended: Mon May 15 12:00:37 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


