TimeQuest Timing Analyzer report for Hill_Cipher_A1
Tue Jan 19 11:47:28 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Hill_Cipher_A1                                                     ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C6                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 144.07 MHz ; 144.07 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.941 ; -525.449      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.520 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -261.764              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.941 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk22[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 6.905      ;
; -5.941 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk22[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 6.905      ;
; -5.941 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk22[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 6.905      ;
; -5.941 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk22[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 6.905      ;
; -5.758 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk11[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.719      ;
; -5.758 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk11[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.719      ;
; -5.758 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk11[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.719      ;
; -5.758 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk11[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.719      ;
; -5.717 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk12[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.696      ;
; -5.717 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk12[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.696      ;
; -5.717 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk12[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.696      ;
; -5.717 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk12[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.696      ;
; -5.710 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk21[3]   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.663      ;
; -5.710 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk21[3]   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.663      ;
; -5.710 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk21[3]   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.663      ;
; -5.710 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk21[3]   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.663      ;
; -5.704 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk32[3]   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.673      ;
; -5.704 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk32[3]   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.673      ;
; -5.704 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk32[3]   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.673      ;
; -5.704 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk32[3]   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.673      ;
; -5.701 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk13[3]   ; clk          ; clk         ; 1.000        ; -0.066     ; 6.671      ;
; -5.701 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk13[3]   ; clk          ; clk         ; 1.000        ; -0.066     ; 6.671      ;
; -5.701 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk13[3]   ; clk          ; clk         ; 1.000        ; -0.066     ; 6.671      ;
; -5.701 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk13[3]   ; clk          ; clk         ; 1.000        ; -0.066     ; 6.671      ;
; -5.686 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk33[3]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.677      ;
; -5.686 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk33[3]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.677      ;
; -5.686 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk33[3]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.677      ;
; -5.686 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk33[3]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.677      ;
; -5.665 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk31[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.644      ;
; -5.665 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk31[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.644      ;
; -5.665 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk31[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.644      ;
; -5.665 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk31[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.644      ;
; -5.558 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk22[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 6.522      ;
; -5.558 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk22[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 6.522      ;
; -5.558 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk22[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 6.522      ;
; -5.558 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk22[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 6.522      ;
; -5.473 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk23[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 6.447      ;
; -5.473 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk23[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 6.447      ;
; -5.473 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk23[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 6.447      ;
; -5.473 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk23[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 6.447      ;
; -5.375 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk11[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.336      ;
; -5.375 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk11[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.336      ;
; -5.375 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk11[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.336      ;
; -5.375 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk11[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 6.336      ;
; -5.331 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk12[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.310      ;
; -5.331 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk12[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.310      ;
; -5.331 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk12[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.310      ;
; -5.331 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk12[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.310      ;
; -5.327 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk21[2]   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.280      ;
; -5.327 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk21[2]   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.280      ;
; -5.327 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk21[2]   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.280      ;
; -5.327 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk21[2]   ; clk          ; clk         ; 1.000        ; -0.083     ; 6.280      ;
; -5.318 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk32[2]   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.287      ;
; -5.318 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk32[2]   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.287      ;
; -5.318 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk32[2]   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.287      ;
; -5.318 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk32[2]   ; clk          ; clk         ; 1.000        ; -0.067     ; 6.287      ;
; -5.313 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk13[2]   ; clk          ; clk         ; 1.000        ; -0.066     ; 6.283      ;
; -5.313 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk13[2]   ; clk          ; clk         ; 1.000        ; -0.066     ; 6.283      ;
; -5.313 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk13[2]   ; clk          ; clk         ; 1.000        ; -0.066     ; 6.283      ;
; -5.313 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk13[2]   ; clk          ; clk         ; 1.000        ; -0.066     ; 6.283      ;
; -5.303 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk33[2]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.294      ;
; -5.303 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk33[2]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.294      ;
; -5.303 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk33[2]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.294      ;
; -5.303 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk33[2]   ; clk          ; clk         ; 1.000        ; -0.045     ; 6.294      ;
; -5.279 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk31[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.258      ;
; -5.279 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk31[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.258      ;
; -5.279 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk31[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.258      ;
; -5.279 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk31[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 6.258      ;
; -5.258 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk23[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 6.232      ;
; -5.258 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk23[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 6.232      ;
; -5.258 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk23[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 6.232      ;
; -5.258 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk23[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 6.232      ;
; -5.079 ; D_FF:ENCRYPT_FF|q                                                                                                                          ; matrix_multi:MATRIX_MULTIPLIER|c1[3] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.102      ;
; -4.987 ; D_FF:ENCRYPT_FF|q                                                                                                                          ; matrix_multi:MATRIX_MULTIPLIER|c3[3] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.016      ;
; -4.868 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk31[1]   ; clk          ; clk         ; 1.000        ; -0.057     ; 5.847      ;
; -4.868 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk31[1]   ; clk          ; clk         ; 1.000        ; -0.057     ; 5.847      ;
; -4.868 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk31[1]   ; clk          ; clk         ; 1.000        ; -0.057     ; 5.847      ;
; -4.868 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk31[1]   ; clk          ; clk         ; 1.000        ; -0.057     ; 5.847      ;
; -4.860 ; key_inverter:INVERTER|temp_dk11[0]                                                                                                         ; matrix_multi:MATRIX_MULTIPLIER|c1[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.896      ;
; -4.841 ; key_inverter:INVERTER|temp_dk21[2]                                                                                                         ; matrix_multi:MATRIX_MULTIPLIER|c1[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.885      ;
; -4.797 ; key_inverter:INVERTER|temp_dk21[0]                                                                                                         ; matrix_multi:MATRIX_MULTIPLIER|c1[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.841      ;
; -4.784 ; key_inverter:INVERTER|temp_dk11[1]                                                                                                         ; matrix_multi:MATRIX_MULTIPLIER|c1[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.820      ;
; -4.783 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk23[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 5.757      ;
; -4.783 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk23[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 5.757      ;
; -4.783 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk23[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 5.757      ;
; -4.783 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk23[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 5.757      ;
; -4.762 ; D_FF:ENCRYPT_FF|q                                                                                                                          ; matrix_multi:MATRIX_MULTIPLIER|c2[3] ; clk          ; clk         ; 1.000        ; -0.006     ; 5.792      ;
; -4.752 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk11[1]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.713      ;
; -4.752 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk11[1]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.713      ;
; -4.752 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk11[1]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.713      ;
; -4.752 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk11[1]   ; clk          ; clk         ; 1.000        ; -0.075     ; 5.713      ;
; -4.737 ; key_inverter:INVERTER|temp_dk11[3]                                                                                                         ; matrix_multi:MATRIX_MULTIPLIER|c1[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.773      ;
; -4.703 ; key_loader:LOADER|k11[1]                                                                                                                   ; matrix_multi:MATRIX_MULTIPLIER|c1[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 5.754      ;
; -4.698 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk21[1]   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.651      ;
; -4.698 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk21[1]   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.651      ;
; -4.698 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk21[1]   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.651      ;
; -4.698 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk21[1]   ; clk          ; clk         ; 1.000        ; -0.083     ; 5.651      ;
; -4.693 ; matrix_multi:MATRIX_MULTIPLIER|temp_p3[1]                                                                                                  ; matrix_multi:MATRIX_MULTIPLIER|c3[3] ; clk          ; clk         ; 1.000        ; 0.004      ; 5.733      ;
; -4.692 ; key_inverter:INVERTER|temp_dk21[3]                                                                                                         ; matrix_multi:MATRIX_MULTIPLIER|c1[3] ; clk          ; clk         ; 1.000        ; 0.008      ; 5.736      ;
; -4.680 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk12[1]   ; clk          ; clk         ; 1.000        ; -0.057     ; 5.659      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.520 ; key_loader:LOADER|state.load_c3      ; key_loader:LOADER|state.idle         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.657 ; key_inverter:INVERTER|cof32[0]       ; key_inverter:INVERTER|adj23[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.659 ; key_inverter:INVERTER|cof32[1]       ; key_inverter:INVERTER|adj23[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; key_inverter:INVERTER|cof33[0]       ; key_inverter:INVERTER|adj33[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.663 ; key_inverter:INVERTER|cof21[1]       ; key_inverter:INVERTER|adj12[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.690 ; key_inverter:INVERTER|mult1_cof31[3] ; key_inverter:INVERTER|cof31[3]       ; clk          ; clk         ; 0.000        ; 0.007      ; 0.963      ;
; 0.706 ; key_inverter:INVERTER|mult2_cof33[3] ; key_inverter:INVERTER|cof33[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.971      ;
; 0.709 ; key_inverter:INVERTER|mult2_cof23[3] ; key_inverter:INVERTER|cof23[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.976      ;
; 0.713 ; key_inverter:INVERTER|mult1_cof22[3] ; key_inverter:INVERTER|cof22[3]       ; clk          ; clk         ; 0.000        ; -0.002     ; 0.977      ;
; 0.789 ; key_loader:LOADER|state.load_c2      ; key_loader:LOADER|state.load_c3      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.793 ; key_inverter:INVERTER|mult2_cof13[2] ; key_inverter:INVERTER|cof13[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.796 ; key_inverter:INVERTER|mult2_cof22[2] ; key_inverter:INVERTER|cof22[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.802 ; key_inverter:INVERTER|mult1_cof21[1] ; key_inverter:INVERTER|cof21[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.816 ; key_inverter:INVERTER|mult2_cof13[0] ; key_inverter:INVERTER|cof13[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.824 ; key_inverter:INVERTER|mult2_cof22[0] ; key_inverter:INVERTER|cof22[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.830 ; key_inverter:INVERTER|mult2_cof13[3] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.831 ; key_inverter:INVERTER|mult2_cof13[1] ; key_inverter:INVERTER|cof13[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; key_inverter:INVERTER|mult2_cof22[3] ; key_inverter:INVERTER|cof22[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.833 ; key_inverter:INVERTER|mult1_cof21[3] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; key_inverter:INVERTER|mult1_cof21[2] ; key_inverter:INVERTER|cof21[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; key_inverter:INVERTER|mult1_cof21[0] ; key_inverter:INVERTER|cof21[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.842 ; key_inverter:INVERTER|cof33[1]       ; key_inverter:INVERTER|adj33[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; key_inverter:INVERTER|cof21[0]       ; key_inverter:INVERTER|adj12[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.873 ; key_inverter:INVERTER|cof12[0]       ; key_inverter:INVERTER|adj21[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.139      ;
; 0.951 ; key_inverter:INVERTER|mult1_cof23[1] ; key_inverter:INVERTER|cof23[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.218      ;
; 0.979 ; key_inverter:INVERTER|mult2_cof22[1] ; key_inverter:INVERTER|cof22[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.245      ;
; 0.980 ; key_inverter:INVERTER|mult1_cof33[2] ; key_inverter:INVERTER|cof33[2]       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.244      ;
; 0.980 ; key_inverter:INVERTER|mult1_cof22[0] ; key_inverter:INVERTER|cof22[0]       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.244      ;
; 0.981 ; key_inverter:INVERTER|mult1_cof33[1] ; key_inverter:INVERTER|cof33[1]       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.245      ;
; 0.982 ; key_inverter:INVERTER|mult2_cof12[2] ; key_inverter:INVERTER|cof12[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.247      ;
; 0.983 ; key_inverter:INVERTER|mult2_cof12[1] ; key_inverter:INVERTER|cof12[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.248      ;
; 0.995 ; key_inverter:INVERTER|mult1_cof31[0] ; key_inverter:INVERTER|cof31[0]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.268      ;
; 1.007 ; key_inverter:INVERTER|mult2_cof12[3] ; key_inverter:INVERTER|cof12[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.272      ;
; 1.009 ; key_inverter:INVERTER|mult2_cof23[0] ; key_inverter:INVERTER|cof23[0]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.276      ;
; 1.016 ; key_inverter:INVERTER|mult2_cof23[2] ; key_inverter:INVERTER|cof23[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.283      ;
; 1.016 ; key_inverter:INVERTER|mult1_cof33[0] ; key_inverter:INVERTER|cof33[0]       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.280      ;
; 1.017 ; key_inverter:INVERTER|cof13[1]       ; key_inverter:INVERTER|adj31[1]       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.287      ;
; 1.017 ; key_inverter:INVERTER|mult2_cof31[2] ; key_inverter:INVERTER|cof31[2]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.290      ;
; 1.018 ; key_inverter:INVERTER|mult2_cof33[1] ; key_inverter:INVERTER|cof33[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.283      ;
; 1.019 ; key_inverter:INVERTER|mult2_cof31[3] ; key_inverter:INVERTER|cof31[3]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.292      ;
; 1.019 ; key_inverter:INVERTER|mult1_cof22[2] ; key_inverter:INVERTER|cof22[2]       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.283      ;
; 1.019 ; key_inverter:INVERTER|mult2_cof23[1] ; key_inverter:INVERTER|cof23[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.286      ;
; 1.021 ; key_inverter:INVERTER|mult1_cof22[1] ; key_inverter:INVERTER|cof22[1]       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.285      ;
; 1.025 ; key_inverter:INVERTER|mult2_cof33[2] ; key_inverter:INVERTER|cof33[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.290      ;
; 1.037 ; key_inverter:INVERTER|mult2_cof31[0] ; key_inverter:INVERTER|cof31[0]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.310      ;
; 1.038 ; key_inverter:INVERTER|mult2_cof31[1] ; key_inverter:INVERTER|cof31[1]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.311      ;
; 1.056 ; key_inverter:INVERTER|mult1_cof11[3] ; key_inverter:INVERTER|cof11[3]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.294      ;
; 1.078 ; key_inverter:INVERTER|cof22[0]       ; key_inverter:INVERTER|adj22[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.097 ; key_inverter:INVERTER|cof12[2]       ; key_inverter:INVERTER|adj21[2]       ; clk          ; clk         ; 0.000        ; -0.007     ; 1.356      ;
; 1.098 ; key_inverter:INVERTER|cof12[1]       ; key_inverter:INVERTER|adj21[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.364      ;
; 1.102 ; key_inverter:INVERTER|cof21[2]       ; key_inverter:INVERTER|adj12[2]       ; clk          ; clk         ; 0.000        ; -0.009     ; 1.359      ;
; 1.120 ; key_loader:LOADER|state.load_c1      ; key_loader:LOADER|state.load_c2      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.386      ;
; 1.121 ; key_inverter:INVERTER|cof13[0]       ; key_inverter:INVERTER|adj31[0]       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.391      ;
; 1.176 ; key_inverter:INVERTER|mult2_cof13[2] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.179 ; key_inverter:INVERTER|adj33[3]       ; key_inverter:INVERTER|temp_dk33[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.445      ;
; 1.179 ; key_inverter:INVERTER|mult2_cof22[2] ; key_inverter:INVERTER|cof22[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.445      ;
; 1.180 ; key_inverter:INVERTER|adj21[3]       ; key_inverter:INVERTER|temp_dk21[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.446      ;
; 1.183 ; key_inverter:INVERTER|adj32[3]       ; key_inverter:INVERTER|temp_dk32[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.449      ;
; 1.185 ; key_inverter:INVERTER|mult1_cof21[1] ; key_inverter:INVERTER|cof21[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.191 ; key_inverter:INVERTER|adj11[3]       ; key_inverter:INVERTER|temp_dk11[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.199 ; key_inverter:INVERTER|mult2_cof13[0] ; key_inverter:INVERTER|cof13[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.201 ; key_inverter:INVERTER|adj22[1]       ; key_inverter:INVERTER|temp_dk22[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.205 ; key_inverter:INVERTER|cof11[1]       ; key_inverter:INVERTER|adj11[1]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.477      ;
; 1.211 ; key_inverter:INVERTER|cof11[0]       ; key_inverter:INVERTER|adj11[0]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.483      ;
; 1.211 ; key_inverter:INVERTER|mult2_cof22[0] ; key_inverter:INVERTER|cof22[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.217 ; key_inverter:INVERTER|mult2_cof13[1] ; key_inverter:INVERTER|cof13[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.219 ; key_inverter:INVERTER|mult1_cof23[3] ; key_inverter:INVERTER|cof23[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.486      ;
; 1.220 ; key_inverter:INVERTER|mult1_cof21[2] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; key_inverter:INVERTER|mult1_cof21[0] ; key_inverter:INVERTER|cof21[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; key_inverter:INVERTER|mult1_cof23[2] ; key_inverter:INVERTER|cof23[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.488      ;
; 1.241 ; key_loader:LOADER|state.idle         ; key_loader:LOADER|state.load_c1      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.507      ;
; 1.244 ; key_inverter:INVERTER|mult1_cof32[3] ; key_inverter:INVERTER|cof32[3]       ; clk          ; clk         ; 0.000        ; 0.005      ; 1.515      ;
; 1.246 ; key_inverter:INVERTER|mult2_cof12[0] ; key_inverter:INVERTER|cof12[0]       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.511      ;
; 1.253 ; key_inverter:INVERTER|mult1_cof23[0] ; key_inverter:INVERTER|cof23[0]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.520      ;
; 1.255 ; key_inverter:INVERTER|mult1_cof33[3] ; key_inverter:INVERTER|cof33[3]       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.519      ;
; 1.256 ; key_inverter:INVERTER|mult1_cof21[1] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.261 ; key_inverter:INVERTER|mult1_cof13[3] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.011      ; 1.538      ;
; 1.270 ; key_inverter:INVERTER|mult2_cof13[0] ; key_inverter:INVERTER|cof13[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.274 ; key_inverter:INVERTER|cof11[2]       ; key_inverter:INVERTER|adj11[2]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.546      ;
; 1.275 ; key_inverter:INVERTER|mult2_cof21[2] ; key_inverter:INVERTER|cof21[2]       ; clk          ; clk         ; 0.000        ; 0.010      ; 1.551      ;
; 1.275 ; key_inverter:INVERTER|mult1_cof31[1] ; key_inverter:INVERTER|cof31[1]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.548      ;
; 1.282 ; key_inverter:INVERTER|mult2_cof22[0] ; key_inverter:INVERTER|cof22[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.282 ; key_inverter:INVERTER|mult2_cof21[3] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.010      ; 1.558      ;
; 1.288 ; key_inverter:INVERTER|mult2_cof13[1] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.291 ; key_inverter:INVERTER|mult2_cof32[0] ; key_inverter:INVERTER|cof32[0]       ; clk          ; clk         ; 0.000        ; 0.027      ; 1.584      ;
; 1.292 ; key_inverter:INVERTER|mult1_cof21[0] ; key_inverter:INVERTER|cof21[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.558      ;
; 1.297 ; key_inverter:INVERTER|mult1_cof13[0] ; key_inverter:INVERTER|cof13[0]       ; clk          ; clk         ; 0.000        ; 0.011      ; 1.574      ;
; 1.300 ; key_inverter:INVERTER|cof31[2]       ; key_inverter:INVERTER|adj13[2]       ; clk          ; clk         ; 0.000        ; 0.016      ; 1.582      ;
; 1.303 ; key_inverter:INVERTER|mult2_cof11[3] ; key_inverter:INVERTER|cof11[3]       ; clk          ; clk         ; 0.000        ; -0.016     ; 1.553      ;
; 1.304 ; key_loader:LOADER|k31[1]             ; key_inverter:INVERTER|mult2_cof13[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 1.572      ;
; 1.304 ; key_inverter:INVERTER|mult2_cof32[1] ; key_inverter:INVERTER|cof32[1]       ; clk          ; clk         ; 0.000        ; 0.027      ; 1.597      ;
; 1.306 ; key_inverter:INVERTER|mult1_cof31[2] ; key_inverter:INVERTER|cof31[2]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.579      ;
; 1.309 ; key_inverter:INVERTER|mult2_cof11[0] ; key_inverter:INVERTER|cof11[0]       ; clk          ; clk         ; 0.000        ; -0.016     ; 1.559      ;
; 1.317 ; key_inverter:INVERTER|mult1_cof12[3] ; key_inverter:INVERTER|cof12[3]       ; clk          ; clk         ; 0.000        ; -0.029     ; 1.554      ;
; 1.322 ; key_inverter:INVERTER|mult1_cof12[0] ; key_inverter:INVERTER|cof12[0]       ; clk          ; clk         ; 0.000        ; -0.029     ; 1.559      ;
; 1.334 ; key_inverter:INVERTER|mult1_cof11[1] ; key_inverter:INVERTER|cof11[1]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.572      ;
; 1.334 ; key_inverter:INVERTER|mult1_cof23[1] ; key_inverter:INVERTER|cof23[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.601      ;
; 1.340 ; key_inverter:INVERTER|mult2_cof11[2] ; key_inverter:INVERTER|cof11[2]       ; clk          ; clk         ; 0.000        ; -0.016     ; 1.590      ;
; 1.341 ; key_inverter:INVERTER|mult2_cof13[0] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.345 ; key_inverter:INVERTER|mult1_cof11[2] ; key_inverter:INVERTER|cof11[2]       ; clk          ; clk         ; 0.000        ; -0.028     ; 1.583      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; D_FF:ENCRYPT_FF|q                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; D_FF:ENCRYPT_FF|q                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj11[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj11[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj11[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj11[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj11[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj11[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj11[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj11[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj12[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj12[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj12[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj12[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj12[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj12[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj12[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj12[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj13[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj13[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj13[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj13[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj13[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj13[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj13[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj13[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj21[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj21[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj21[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj21[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj21[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj21[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj21[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj21[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj22[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj22[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj22[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj22[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj22[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj22[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj22[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj22[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj23[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj23[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj23[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj23[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj23[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj23[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj23[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj23[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj31[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj31[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj31[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj31[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj31[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj31[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj31[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj31[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj32[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj32[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj32[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj32[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj32[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj32[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj32[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj32[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj33[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj33[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj33[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj33[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj33[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj33[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj33[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj33[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof11[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof11[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof11[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof11[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof11[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof11[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof11[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof11[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof12[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof12[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof12[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof12[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof12[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof12[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof12[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof12[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof13[0]                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; encrypt   ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
; load_key  ; clk        ; 6.280 ; 6.280 ; Rise       ; clk             ;
; p1[*]     ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  p1[0]    ; clk        ; 4.556 ; 4.556 ; Rise       ; clk             ;
;  p1[1]    ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  p1[2]    ; clk        ; 0.379 ; 0.379 ; Rise       ; clk             ;
;  p1[3]    ; clk        ; 0.513 ; 0.513 ; Rise       ; clk             ;
; p2[*]     ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  p2[0]    ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  p2[1]    ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  p2[2]    ; clk        ; 0.316 ; 0.316 ; Rise       ; clk             ;
;  p2[3]    ; clk        ; 0.282 ; 0.282 ; Rise       ; clk             ;
; p3[*]     ; clk        ; 4.732 ; 4.732 ; Rise       ; clk             ;
;  p3[0]    ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  p3[1]    ; clk        ; 4.732 ; 4.732 ; Rise       ; clk             ;
;  p3[2]    ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  p3[3]    ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; encrypt   ; clk        ; -4.259 ; -4.259 ; Rise       ; clk             ;
; load_key  ; clk        ; -3.928 ; -3.928 ; Rise       ; clk             ;
; p1[*]     ; clk        ; 0.287  ; 0.287  ; Rise       ; clk             ;
;  p1[0]    ; clk        ; -3.987 ; -3.987 ; Rise       ; clk             ;
;  p1[1]    ; clk        ; -3.903 ; -3.903 ; Rise       ; clk             ;
;  p1[2]    ; clk        ; 0.287  ; 0.287  ; Rise       ; clk             ;
;  p1[3]    ; clk        ; 0.155  ; 0.155  ; Rise       ; clk             ;
; p2[*]     ; clk        ; 0.192  ; 0.192  ; Rise       ; clk             ;
;  p2[0]    ; clk        ; -3.798 ; -3.798 ; Rise       ; clk             ;
;  p2[1]    ; clk        ; -4.330 ; -4.330 ; Rise       ; clk             ;
;  p2[2]    ; clk        ; -0.037 ; -0.037 ; Rise       ; clk             ;
;  p2[3]    ; clk        ; 0.192  ; 0.192  ; Rise       ; clk             ;
; p3[*]     ; clk        ; -3.525 ; -3.525 ; Rise       ; clk             ;
;  p3[0]    ; clk        ; -4.114 ; -4.114 ; Rise       ; clk             ;
;  p3[1]    ; clk        ; -3.781 ; -3.781 ; Rise       ; clk             ;
;  p3[2]    ; clk        ; -3.525 ; -3.525 ; Rise       ; clk             ;
;  p3[3]    ; clk        ; -3.598 ; -3.598 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c1[*]     ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  c1[0]    ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  c1[1]    ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  c1[2]    ; clk        ; 6.461 ; 6.461 ; Rise       ; clk             ;
;  c1[3]    ; clk        ; 6.660 ; 6.660 ; Rise       ; clk             ;
; c2[*]     ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
;  c2[0]    ; clk        ; 6.701 ; 6.701 ; Rise       ; clk             ;
;  c2[1]    ; clk        ; 6.799 ; 6.799 ; Rise       ; clk             ;
;  c2[2]    ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  c2[3]    ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
; c3[*]     ; clk        ; 6.863 ; 6.863 ; Rise       ; clk             ;
;  c3[0]    ; clk        ; 6.377 ; 6.377 ; Rise       ; clk             ;
;  c3[1]    ; clk        ; 6.863 ; 6.863 ; Rise       ; clk             ;
;  c3[2]    ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  c3[3]    ; clk        ; 6.832 ; 6.832 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c1[*]     ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  c1[0]    ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  c1[1]    ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  c1[2]    ; clk        ; 6.461 ; 6.461 ; Rise       ; clk             ;
;  c1[3]    ; clk        ; 6.660 ; 6.660 ; Rise       ; clk             ;
; c2[*]     ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  c2[0]    ; clk        ; 6.701 ; 6.701 ; Rise       ; clk             ;
;  c2[1]    ; clk        ; 6.799 ; 6.799 ; Rise       ; clk             ;
;  c2[2]    ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  c2[3]    ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
; c3[*]     ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  c3[0]    ; clk        ; 6.377 ; 6.377 ; Rise       ; clk             ;
;  c3[1]    ; clk        ; 6.863 ; 6.863 ; Rise       ; clk             ;
;  c3[2]    ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  c3[3]    ; clk        ; 6.832 ; 6.832 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.693 ; -149.419      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.240 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -261.764              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.693 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk22[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.658      ;
; -2.693 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk22[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.658      ;
; -2.693 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk22[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.658      ;
; -2.693 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk22[3] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.658      ;
; -2.617 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk11[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.575      ;
; -2.617 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk11[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.575      ;
; -2.617 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk11[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.575      ;
; -2.617 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk11[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.575      ;
; -2.608 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk21[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.561      ;
; -2.608 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk21[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.561      ;
; -2.608 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk21[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.561      ;
; -2.608 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk21[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.561      ;
; -2.598 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk13[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.569      ;
; -2.598 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk13[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.569      ;
; -2.598 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk13[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.569      ;
; -2.598 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk13[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.569      ;
; -2.583 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk32[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.553      ;
; -2.583 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk32[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.553      ;
; -2.583 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk32[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.553      ;
; -2.583 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk32[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.553      ;
; -2.578 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk12[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.556      ;
; -2.578 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk12[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.556      ;
; -2.578 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk12[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.556      ;
; -2.578 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk12[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.556      ;
; -2.569 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk33[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.556      ;
; -2.569 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk33[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.556      ;
; -2.569 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk33[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.556      ;
; -2.569 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk33[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.556      ;
; -2.555 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk22[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.520      ;
; -2.555 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk22[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.520      ;
; -2.555 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk22[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.520      ;
; -2.555 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk22[2] ; clk          ; clk         ; 1.000        ; -0.067     ; 3.520      ;
; -2.554 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk31[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.532      ;
; -2.554 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk31[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.532      ;
; -2.554 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk31[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.532      ;
; -2.554 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk31[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.532      ;
; -2.479 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk11[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.479 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk11[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.479 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk11[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.479 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk11[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.437      ;
; -2.470 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk21[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.423      ;
; -2.470 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk21[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.423      ;
; -2.470 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk21[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.423      ;
; -2.470 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk21[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.423      ;
; -2.466 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk23[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.439      ;
; -2.466 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk23[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.439      ;
; -2.466 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk23[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.439      ;
; -2.466 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk23[3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.439      ;
; -2.443 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk32[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.413      ;
; -2.443 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk32[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.413      ;
; -2.443 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk32[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.413      ;
; -2.443 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk32[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.413      ;
; -2.439 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk13[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.410      ;
; -2.439 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk13[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.410      ;
; -2.439 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk13[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.410      ;
; -2.439 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk13[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.410      ;
; -2.438 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk12[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.416      ;
; -2.438 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk12[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.416      ;
; -2.438 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk12[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.416      ;
; -2.438 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk12[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.416      ;
; -2.431 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk33[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.418      ;
; -2.431 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk33[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.418      ;
; -2.431 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk33[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.418      ;
; -2.431 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk33[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.418      ;
; -2.414 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk31[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.392      ;
; -2.414 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk31[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.392      ;
; -2.414 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk31[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.392      ;
; -2.414 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk31[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.392      ;
; -2.413 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk23[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.386      ;
; -2.413 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk23[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.386      ;
; -2.413 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk23[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.386      ;
; -2.413 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk23[2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.386      ;
; -2.223 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk31[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.201      ;
; -2.223 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk31[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.201      ;
; -2.223 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk31[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.201      ;
; -2.223 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk31[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.201      ;
; -2.220 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk23[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.193      ;
; -2.220 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk23[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.193      ;
; -2.220 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk23[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.193      ;
; -2.220 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk23[1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.193      ;
; -2.187 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk11[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.145      ;
; -2.187 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk11[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.145      ;
; -2.187 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk11[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.145      ;
; -2.187 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk11[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.145      ;
; -2.149 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk21[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.102      ;
; -2.149 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk21[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.102      ;
; -2.149 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk21[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.102      ;
; -2.149 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk21[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.102      ;
; -2.141 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk12[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.119      ;
; -2.141 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk12[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.119      ;
; -2.141 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk12[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.119      ;
; -2.141 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk12[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.119      ;
; -2.112 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk33[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.099      ;
; -2.112 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk33[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.099      ;
; -2.112 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk33[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.099      ;
; -2.112 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk33[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.099      ;
; -2.088 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ; key_inverter:INVERTER|temp_dk31[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.066      ;
; -2.088 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ; key_inverter:INVERTER|temp_dk31[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.066      ;
; -2.088 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ; key_inverter:INVERTER|temp_dk31[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.066      ;
; -2.088 ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ; key_inverter:INVERTER|temp_dk31[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.066      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; key_loader:LOADER|state.load_c3      ; key_loader:LOADER|state.idle         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.319 ; key_inverter:INVERTER|mult2_cof33[3] ; key_inverter:INVERTER|cof33[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.472      ;
; 0.323 ; key_inverter:INVERTER|cof32[0]       ; key_inverter:INVERTER|adj23[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; key_inverter:INVERTER|cof33[0]       ; key_inverter:INVERTER|adj33[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; key_inverter:INVERTER|mult1_cof31[3] ; key_inverter:INVERTER|cof31[3]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.484      ;
; 0.326 ; key_inverter:INVERTER|cof21[1]       ; key_inverter:INVERTER|adj12[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; key_inverter:INVERTER|mult1_cof22[3] ; key_inverter:INVERTER|cof22[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.477      ;
; 0.327 ; key_inverter:INVERTER|mult2_cof23[3] ; key_inverter:INVERTER|cof23[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.478      ;
; 0.327 ; key_inverter:INVERTER|cof32[1]       ; key_inverter:INVERTER|adj23[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.356 ; key_inverter:INVERTER|mult2_cof13[2] ; key_inverter:INVERTER|cof13[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; key_inverter:INVERTER|mult2_cof22[2] ; key_inverter:INVERTER|cof22[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; key_inverter:INVERTER|mult1_cof21[1] ; key_inverter:INVERTER|cof21[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; key_inverter:INVERTER|mult2_cof22[0] ; key_inverter:INVERTER|cof22[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; key_inverter:INVERTER|mult2_cof13[3] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; key_inverter:INVERTER|mult2_cof13[1] ; key_inverter:INVERTER|cof13[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; key_inverter:INVERTER|mult1_cof21[3] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; key_inverter:INVERTER|mult1_cof21[2] ; key_inverter:INVERTER|cof21[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; key_inverter:INVERTER|mult2_cof22[3] ; key_inverter:INVERTER|cof22[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; key_inverter:INVERTER|mult2_cof13[0] ; key_inverter:INVERTER|cof13[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; key_inverter:INVERTER|mult1_cof21[0] ; key_inverter:INVERTER|cof21[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.380 ; key_loader:LOADER|state.load_c2      ; key_loader:LOADER|state.load_c3      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.407 ; key_inverter:INVERTER|cof33[1]       ; key_inverter:INVERTER|adj33[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.410 ; key_inverter:INVERTER|cof21[0]       ; key_inverter:INVERTER|adj12[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.425 ; key_inverter:INVERTER|cof12[0]       ; key_inverter:INVERTER|adj21[0]       ; clk          ; clk         ; 0.000        ; -0.002     ; 0.575      ;
; 0.436 ; key_inverter:INVERTER|mult1_cof23[1] ; key_inverter:INVERTER|cof23[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.587      ;
; 0.439 ; key_inverter:INVERTER|mult2_cof22[1] ; key_inverter:INVERTER|cof22[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.591      ;
; 0.440 ; key_inverter:INVERTER|mult1_cof33[2] ; key_inverter:INVERTER|cof33[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.591      ;
; 0.441 ; key_inverter:INVERTER|mult2_cof12[2] ; key_inverter:INVERTER|cof12[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.592      ;
; 0.441 ; key_inverter:INVERTER|mult1_cof33[1] ; key_inverter:INVERTER|cof33[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.592      ;
; 0.442 ; key_inverter:INVERTER|mult2_cof12[1] ; key_inverter:INVERTER|cof12[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.593      ;
; 0.442 ; key_inverter:INVERTER|mult1_cof22[0] ; key_inverter:INVERTER|cof22[0]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.593      ;
; 0.448 ; key_inverter:INVERTER|mult2_cof12[3] ; key_inverter:INVERTER|cof12[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.599      ;
; 0.448 ; key_inverter:INVERTER|mult1_cof31[0] ; key_inverter:INVERTER|cof31[0]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.608      ;
; 0.452 ; key_inverter:INVERTER|mult1_cof33[0] ; key_inverter:INVERTER|cof33[0]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.603      ;
; 0.453 ; key_inverter:INVERTER|mult1_cof22[2] ; key_inverter:INVERTER|cof22[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.604      ;
; 0.454 ; key_inverter:INVERTER|mult2_cof33[1] ; key_inverter:INVERTER|cof33[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.607      ;
; 0.455 ; key_inverter:INVERTER|mult1_cof22[1] ; key_inverter:INVERTER|cof22[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.606      ;
; 0.456 ; key_inverter:INVERTER|mult2_cof23[2] ; key_inverter:INVERTER|cof23[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.607      ;
; 0.457 ; key_inverter:INVERTER|mult2_cof23[1] ; key_inverter:INVERTER|cof23[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.608      ;
; 0.458 ; key_inverter:INVERTER|mult2_cof31[2] ; key_inverter:INVERTER|cof31[2]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.618      ;
; 0.458 ; key_inverter:INVERTER|mult2_cof33[2] ; key_inverter:INVERTER|cof33[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.611      ;
; 0.459 ; key_inverter:INVERTER|mult2_cof31[3] ; key_inverter:INVERTER|cof31[3]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.619      ;
; 0.462 ; key_inverter:INVERTER|mult2_cof23[0] ; key_inverter:INVERTER|cof23[0]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.613      ;
; 0.463 ; key_inverter:INVERTER|mult2_cof31[1] ; key_inverter:INVERTER|cof31[1]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.623      ;
; 0.463 ; key_inverter:INVERTER|mult2_cof31[0] ; key_inverter:INVERTER|cof31[0]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.623      ;
; 0.467 ; key_inverter:INVERTER|cof13[1]       ; key_inverter:INVERTER|adj31[1]       ; clk          ; clk         ; 0.000        ; 0.006      ; 0.625      ;
; 0.494 ; key_inverter:INVERTER|mult2_cof13[2] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; key_inverter:INVERTER|mult2_cof22[2] ; key_inverter:INVERTER|cof22[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.499 ; key_inverter:INVERTER|mult1_cof21[1] ; key_inverter:INVERTER|cof21[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.505 ; key_inverter:INVERTER|mult1_cof11[3] ; key_inverter:INVERTER|cof11[3]       ; clk          ; clk         ; 0.000        ; -0.025     ; 0.632      ;
; 0.506 ; key_inverter:INVERTER|mult2_cof22[0] ; key_inverter:INVERTER|cof22[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; key_inverter:INVERTER|mult2_cof13[0] ; key_inverter:INVERTER|cof13[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.510 ; key_inverter:INVERTER|mult2_cof13[1] ; key_inverter:INVERTER|cof13[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.512 ; key_inverter:INVERTER|cof22[0]       ; key_inverter:INVERTER|adj22[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; key_inverter:INVERTER|mult1_cof21[2] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; key_inverter:INVERTER|mult1_cof21[0] ; key_inverter:INVERTER|cof21[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.525 ; key_inverter:INVERTER|cof12[1]       ; key_inverter:INVERTER|adj21[1]       ; clk          ; clk         ; 0.000        ; -0.002     ; 0.675      ;
; 0.526 ; key_inverter:INVERTER|cof12[2]       ; key_inverter:INVERTER|adj21[2]       ; clk          ; clk         ; 0.000        ; -0.006     ; 0.672      ;
; 0.526 ; key_inverter:INVERTER|adj22[1]       ; key_inverter:INVERTER|temp_dk22[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; key_inverter:INVERTER|cof21[2]       ; key_inverter:INVERTER|adj12[2]       ; clk          ; clk         ; 0.000        ; -0.008     ; 0.673      ;
; 0.534 ; key_inverter:INVERTER|mult1_cof21[1] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; key_inverter:INVERTER|mult2_cof22[0] ; key_inverter:INVERTER|cof22[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; key_inverter:INVERTER|adj33[3]       ; key_inverter:INVERTER|temp_dk33[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; key_inverter:INVERTER|mult2_cof13[0] ; key_inverter:INVERTER|cof13[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; key_inverter:INVERTER|adj21[3]       ; key_inverter:INVERTER|temp_dk21[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; key_inverter:INVERTER|adj32[3]       ; key_inverter:INVERTER|temp_dk32[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.545 ; key_inverter:INVERTER|mult2_cof13[1] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; key_inverter:INVERTER|mult1_cof23[3] ; key_inverter:INVERTER|cof23[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.698      ;
; 0.548 ; key_inverter:INVERTER|cof13[0]       ; key_inverter:INVERTER|adj31[0]       ; clk          ; clk         ; 0.000        ; 0.006      ; 0.706      ;
; 0.548 ; key_inverter:INVERTER|mult1_cof23[2] ; key_inverter:INVERTER|cof23[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.699      ;
; 0.548 ; key_inverter:INVERTER|mult1_cof21[0] ; key_inverter:INVERTER|cof21[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; key_loader:LOADER|state.load_c1      ; key_loader:LOADER|state.load_c2      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; key_inverter:INVERTER|adj11[3]       ; key_inverter:INVERTER|temp_dk11[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; key_inverter:INVERTER|cof11[1]       ; key_inverter:INVERTER|adj11[1]       ; clk          ; clk         ; 0.000        ; 0.004      ; 0.707      ;
; 0.555 ; key_inverter:INVERTER|cof11[0]       ; key_inverter:INVERTER|adj11[0]       ; clk          ; clk         ; 0.000        ; 0.004      ; 0.711      ;
; 0.557 ; key_inverter:INVERTER|mult2_cof12[0] ; key_inverter:INVERTER|cof12[0]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.708      ;
; 0.559 ; key_inverter:INVERTER|mult1_cof23[0] ; key_inverter:INVERTER|cof23[0]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.710      ;
; 0.567 ; key_inverter:INVERTER|mult1_cof13[3] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.010      ; 0.729      ;
; 0.568 ; key_inverter:INVERTER|mult1_cof32[3] ; key_inverter:INVERTER|cof32[3]       ; clk          ; clk         ; 0.000        ; 0.006      ; 0.726      ;
; 0.570 ; key_loader:LOADER|state.idle         ; key_loader:LOADER|state.load_c1      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; key_inverter:INVERTER|mult1_cof33[3] ; key_inverter:INVERTER|cof33[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.723      ;
; 0.573 ; key_inverter:INVERTER|mult2_cof32[0] ; key_inverter:INVERTER|cof32[0]       ; clk          ; clk         ; 0.000        ; 0.025      ; 0.750      ;
; 0.574 ; key_inverter:INVERTER|mult2_cof21[2] ; key_inverter:INVERTER|cof21[2]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.734      ;
; 0.574 ; key_inverter:INVERTER|mult1_cof23[1] ; key_inverter:INVERTER|cof23[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.725      ;
; 0.576 ; key_inverter:INVERTER|mult2_cof22[0] ; key_inverter:INVERTER|cof22[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; key_inverter:INVERTER|mult1_cof13[0] ; key_inverter:INVERTER|cof13[0]       ; clk          ; clk         ; 0.000        ; 0.010      ; 0.739      ;
; 0.577 ; key_inverter:INVERTER|mult1_cof22[0] ; key_inverter:INVERTER|cof22[1]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.728      ;
; 0.577 ; key_inverter:INVERTER|mult2_cof22[1] ; key_inverter:INVERTER|cof22[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.578 ; key_inverter:INVERTER|mult1_cof33[2] ; key_inverter:INVERTER|cof33[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.729      ;
; 0.578 ; key_inverter:INVERTER|mult2_cof21[3] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.738      ;
; 0.578 ; key_inverter:INVERTER|mult2_cof13[0] ; key_inverter:INVERTER|cof13[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; key_inverter:INVERTER|mult1_cof33[1] ; key_inverter:INVERTER|cof33[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.730      ;
; 0.579 ; key_inverter:INVERTER|mult2_cof12[2] ; key_inverter:INVERTER|cof12[3]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.730      ;
; 0.580 ; key_inverter:INVERTER|mult2_cof32[1] ; key_inverter:INVERTER|cof32[1]       ; clk          ; clk         ; 0.000        ; 0.025      ; 0.757      ;
; 0.580 ; key_inverter:INVERTER|mult2_cof12[1] ; key_inverter:INVERTER|cof12[2]       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.731      ;
; 0.580 ; key_inverter:INVERTER|mult1_cof31[1] ; key_inverter:INVERTER|cof31[1]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.740      ;
; 0.583 ; key_inverter:INVERTER|mult1_cof31[0] ; key_inverter:INVERTER|cof31[1]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.743      ;
; 0.583 ; key_inverter:INVERTER|mult1_cof21[0] ; key_inverter:INVERTER|cof21[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; key_loader:LOADER|k31[1]             ; key_inverter:INVERTER|mult2_cof13[0] ; clk          ; clk         ; 0.000        ; 0.002      ; 0.741      ;
; 0.591 ; key_inverter:INVERTER|mult1_cof31[2] ; key_inverter:INVERTER|cof31[2]       ; clk          ; clk         ; 0.000        ; 0.008      ; 0.751      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|lpm_rom:mult_inv_det|altrom:srom|altsyncram:rom_block|altsyncram_kf01:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; D_FF:ENCRYPT_FF|q                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; D_FF:ENCRYPT_FF|q                                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj11[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj11[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj11[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj11[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj11[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj11[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj11[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj11[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj12[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj12[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj12[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj12[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj12[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj12[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj12[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj12[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj13[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj13[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj13[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj13[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj13[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj13[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj13[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj13[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj21[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj21[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj21[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj21[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj21[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj21[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj21[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj21[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj22[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj22[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj22[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj22[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj22[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj22[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj22[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj22[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj23[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj23[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj23[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj23[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj23[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj23[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj23[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj23[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj31[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj31[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj31[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj31[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj31[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj31[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj31[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj31[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj32[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj32[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj32[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj32[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj32[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj32[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj32[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj32[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj33[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj33[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj33[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj33[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj33[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj33[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|adj33[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|adj33[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof11[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof11[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof11[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof11[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof11[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof11[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof11[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof11[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof12[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof12[0]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof12[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof12[1]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof12[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof12[2]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof12[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; key_inverter:INVERTER|cof12[3]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; key_inverter:INVERTER|cof13[0]                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; encrypt   ; clk        ; 2.447  ; 2.447  ; Rise       ; clk             ;
; load_key  ; clk        ; 3.329  ; 3.329  ; Rise       ; clk             ;
; p1[*]     ; clk        ; 2.637  ; 2.637  ; Rise       ; clk             ;
;  p1[0]    ; clk        ; 2.493  ; 2.493  ; Rise       ; clk             ;
;  p1[1]    ; clk        ; 2.637  ; 2.637  ; Rise       ; clk             ;
;  p1[2]    ; clk        ; -0.003 ; -0.003 ; Rise       ; clk             ;
;  p1[3]    ; clk        ; 0.081  ; 0.081  ; Rise       ; clk             ;
; p2[*]     ; clk        ; 2.704  ; 2.704  ; Rise       ; clk             ;
;  p2[0]    ; clk        ; 2.498  ; 2.498  ; Rise       ; clk             ;
;  p2[1]    ; clk        ; 2.704  ; 2.704  ; Rise       ; clk             ;
;  p2[2]    ; clk        ; -0.038 ; -0.038 ; Rise       ; clk             ;
;  p2[3]    ; clk        ; -0.070 ; -0.070 ; Rise       ; clk             ;
; p3[*]     ; clk        ; 2.611  ; 2.611  ; Rise       ; clk             ;
;  p3[0]    ; clk        ; 2.489  ; 2.489  ; Rise       ; clk             ;
;  p3[1]    ; clk        ; 2.611  ; 2.611  ; Rise       ; clk             ;
;  p3[2]    ; clk        ; 2.318  ; 2.318  ; Rise       ; clk             ;
;  p3[3]    ; clk        ; 2.209  ; 2.209  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; encrypt   ; clk        ; -2.327 ; -2.327 ; Rise       ; clk             ;
; load_key  ; clk        ; -2.144 ; -2.144 ; Rise       ; clk             ;
; p1[*]     ; clk        ; 0.366  ; 0.366  ; Rise       ; clk             ;
;  p1[0]    ; clk        ; -2.204 ; -2.204 ; Rise       ; clk             ;
;  p1[1]    ; clk        ; -2.151 ; -2.151 ; Rise       ; clk             ;
;  p1[2]    ; clk        ; 0.366  ; 0.366  ; Rise       ; clk             ;
;  p1[3]    ; clk        ; 0.280  ; 0.280  ; Rise       ; clk             ;
; p2[*]     ; clk        ; 0.310  ; 0.310  ; Rise       ; clk             ;
;  p2[0]    ; clk        ; -2.125 ; -2.125 ; Rise       ; clk             ;
;  p2[1]    ; clk        ; -2.443 ; -2.443 ; Rise       ; clk             ;
;  p2[2]    ; clk        ; 0.176  ; 0.176  ; Rise       ; clk             ;
;  p2[3]    ; clk        ; 0.310  ; 0.310  ; Rise       ; clk             ;
; p3[*]     ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  p3[0]    ; clk        ; -2.271 ; -2.271 ; Rise       ; clk             ;
;  p3[1]    ; clk        ; -2.116 ; -2.116 ; Rise       ; clk             ;
;  p3[2]    ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  p3[3]    ; clk        ; -1.990 ; -1.990 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c1[*]     ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  c1[0]    ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  c1[1]    ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  c1[2]    ; clk        ; 3.609 ; 3.609 ; Rise       ; clk             ;
;  c1[3]    ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
; c2[*]     ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  c2[0]    ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  c2[1]    ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  c2[2]    ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  c2[3]    ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
; c3[*]     ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  c3[0]    ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  c3[1]    ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  c3[2]    ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  c3[3]    ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c1[*]     ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  c1[0]    ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  c1[1]    ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  c1[2]    ; clk        ; 3.609 ; 3.609 ; Rise       ; clk             ;
;  c1[3]    ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
; c2[*]     ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  c2[0]    ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  c2[1]    ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  c2[2]    ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  c2[3]    ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
; c3[*]     ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  c3[0]    ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  c3[1]    ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  c3[2]    ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  c3[3]    ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.941   ; 0.240 ; N/A      ; N/A     ; -1.423              ;
;  clk             ; -5.941   ; 0.240 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -525.449 ; 0.0   ; 0.0      ; 0.0     ; -261.764            ;
;  clk             ; -525.449 ; 0.000 ; N/A      ; N/A     ; -261.764            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; encrypt   ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
; load_key  ; clk        ; 6.280 ; 6.280 ; Rise       ; clk             ;
; p1[*]     ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  p1[0]    ; clk        ; 4.556 ; 4.556 ; Rise       ; clk             ;
;  p1[1]    ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  p1[2]    ; clk        ; 0.379 ; 0.379 ; Rise       ; clk             ;
;  p1[3]    ; clk        ; 0.513 ; 0.513 ; Rise       ; clk             ;
; p2[*]     ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  p2[0]    ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  p2[1]    ; clk        ; 4.860 ; 4.860 ; Rise       ; clk             ;
;  p2[2]    ; clk        ; 0.316 ; 0.316 ; Rise       ; clk             ;
;  p2[3]    ; clk        ; 0.282 ; 0.282 ; Rise       ; clk             ;
; p3[*]     ; clk        ; 4.732 ; 4.732 ; Rise       ; clk             ;
;  p3[0]    ; clk        ; 4.587 ; 4.587 ; Rise       ; clk             ;
;  p3[1]    ; clk        ; 4.732 ; 4.732 ; Rise       ; clk             ;
;  p3[2]    ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  p3[3]    ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; encrypt   ; clk        ; -2.327 ; -2.327 ; Rise       ; clk             ;
; load_key  ; clk        ; -2.144 ; -2.144 ; Rise       ; clk             ;
; p1[*]     ; clk        ; 0.366  ; 0.366  ; Rise       ; clk             ;
;  p1[0]    ; clk        ; -2.204 ; -2.204 ; Rise       ; clk             ;
;  p1[1]    ; clk        ; -2.151 ; -2.151 ; Rise       ; clk             ;
;  p1[2]    ; clk        ; 0.366  ; 0.366  ; Rise       ; clk             ;
;  p1[3]    ; clk        ; 0.280  ; 0.280  ; Rise       ; clk             ;
; p2[*]     ; clk        ; 0.310  ; 0.310  ; Rise       ; clk             ;
;  p2[0]    ; clk        ; -2.125 ; -2.125 ; Rise       ; clk             ;
;  p2[1]    ; clk        ; -2.443 ; -2.443 ; Rise       ; clk             ;
;  p2[2]    ; clk        ; 0.176  ; 0.176  ; Rise       ; clk             ;
;  p2[3]    ; clk        ; 0.310  ; 0.310  ; Rise       ; clk             ;
; p3[*]     ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  p3[0]    ; clk        ; -2.271 ; -2.271 ; Rise       ; clk             ;
;  p3[1]    ; clk        ; -2.116 ; -2.116 ; Rise       ; clk             ;
;  p3[2]    ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  p3[3]    ; clk        ; -1.990 ; -1.990 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c1[*]     ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  c1[0]    ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  c1[1]    ; clk        ; 6.900 ; 6.900 ; Rise       ; clk             ;
;  c1[2]    ; clk        ; 6.461 ; 6.461 ; Rise       ; clk             ;
;  c1[3]    ; clk        ; 6.660 ; 6.660 ; Rise       ; clk             ;
; c2[*]     ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
;  c2[0]    ; clk        ; 6.701 ; 6.701 ; Rise       ; clk             ;
;  c2[1]    ; clk        ; 6.799 ; 6.799 ; Rise       ; clk             ;
;  c2[2]    ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  c2[3]    ; clk        ; 6.961 ; 6.961 ; Rise       ; clk             ;
; c3[*]     ; clk        ; 6.863 ; 6.863 ; Rise       ; clk             ;
;  c3[0]    ; clk        ; 6.377 ; 6.377 ; Rise       ; clk             ;
;  c3[1]    ; clk        ; 6.863 ; 6.863 ; Rise       ; clk             ;
;  c3[2]    ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
;  c3[3]    ; clk        ; 6.832 ; 6.832 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; c1[*]     ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  c1[0]    ; clk        ; 3.574 ; 3.574 ; Rise       ; clk             ;
;  c1[1]    ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
;  c1[2]    ; clk        ; 3.609 ; 3.609 ; Rise       ; clk             ;
;  c1[3]    ; clk        ; 3.715 ; 3.715 ; Rise       ; clk             ;
; c2[*]     ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  c2[0]    ; clk        ; 3.683 ; 3.683 ; Rise       ; clk             ;
;  c2[1]    ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  c2[2]    ; clk        ; 3.672 ; 3.672 ; Rise       ; clk             ;
;  c2[3]    ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
; c3[*]     ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  c3[0]    ; clk        ; 3.578 ; 3.578 ; Rise       ; clk             ;
;  c3[1]    ; clk        ; 3.812 ; 3.812 ; Rise       ; clk             ;
;  c3[2]    ; clk        ; 3.568 ; 3.568 ; Rise       ; clk             ;
;  c3[3]    ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7210     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7210     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 89    ; 89   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jan 19 11:47:25 2016
Info: Command: quartus_sta Hill_Cipher_A1 -c Hill_Cipher_A1
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Hill_Cipher_A1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.941      -525.449 clk 
Info (332146): Worst-case hold slack is 0.520
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.520         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -261.764 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.693
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.693      -149.419 clk 
Info (332146): Worst-case hold slack is 0.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.240         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -261.764 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 436 megabytes
    Info: Processing ended: Tue Jan 19 11:47:28 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


