

================================================================
== Vivado HLS Report for 'max_pool'
================================================================
* Date:           Sat Jun 29 19:43:04 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        maxpool
* Solution:       Col_Loop_puf_2
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    12.538|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  2497|  2497|  2497|  2497|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------+------+------+----------+-----------+-----------+------+----------+
        |                        |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |        Loop Name       |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +------------------------+------+------+----------+-----------+-----------+------+----------+
        |- Filter_Loop_Row_Loop  |  2496|  2496|        32|          -|          -|    78|    no    |
        | + Col_Loop             |    29|    29|         6|          4|          1|     6|    yes   |
        +------------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      0|       0|   1289|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      0|     132|    478|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|    203|    -|
|Register         |        -|      -|     399|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|      0|     531|   1970|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|      0|   ~0   |      3|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+----+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP48E| FF | LUT | URAM|
    +-------------------------+----------------------+---------+-------+----+-----+-----+
    |max_pool_fcmp_32nbkb_U1  |max_pool_fcmp_32nbkb  |        0|      0|  66|  239|    0|
    |max_pool_fcmp_32nbkb_U2  |max_pool_fcmp_32nbkb  |        0|      0|  66|  239|    0|
    +-------------------------+----------------------+---------+-------+----+-----+-----+
    |Total                    |                      |        0|      0| 132|  478|    0|
    +-------------------------+----------------------+---------+-------+----+-----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |mul_ln29_1_fu_347_p2      |     *    |      0|  0|  17|           5|           5|
    |mul_ln29_fu_331_p2        |     *    |      0|  0|  17|           5|           5|
    |mul_ln36_fu_321_p2        |     *    |      0|  0|  13|           4|           4|
    |add_ln10_fu_267_p2        |     +    |      0|  0|  15|           7|           1|
    |add_ln16_fu_1040_p2       |     +    |      0|  0|  13|           2|           4|
    |add_ln29_10_fu_720_p2     |     +    |      0|  0|  11|          13|          13|
    |add_ln29_11_fu_565_p2     |     +    |      0|  0|  14|          10|          10|
    |add_ln29_12_fu_596_p2     |     +    |      0|  0|  11|          13|          13|
    |add_ln29_13_fu_606_p2     |     +    |      0|  0|  14|          10|          10|
    |add_ln29_14_fu_939_p2     |     +    |      0|  0|  11|          13|          13|
    |add_ln29_1_fu_493_p2      |     +    |      0|  0|  14|          10|          10|
    |add_ln29_2_fu_635_p2      |     +    |      0|  0|  11|          13|          13|
    |add_ln29_3_fu_506_p2      |     +    |      0|  0|  14|          10|          10|
    |add_ln29_4_fu_537_p2      |     +    |      0|  0|  11|          13|          13|
    |add_ln29_5_fu_547_p2      |     +    |      0|  0|  14|          10|          10|
    |add_ln29_6_fu_805_p2      |     +    |      0|  0|  11|          13|          13|
    |add_ln29_7_fu_452_p2      |     +    |      0|  0|  14|          10|          10|
    |add_ln29_8_fu_483_p2      |     +    |      0|  0|  11|          13|          13|
    |add_ln29_9_fu_552_p2      |     +    |      0|  0|  14|          10|          10|
    |add_ln29_fu_365_p2        |     +    |      0|  0|  14|          10|          10|
    |add_ln36_1_fu_1343_p2     |     +    |      0|  0|  11|          11|          11|
    |add_ln36_2_fu_1447_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln36_3_fu_1478_p2     |     +    |      0|  0|  11|          11|          11|
    |add_ln36_fu_910_p2        |     +    |      0|  0|  15|           8|           8|
    |f_fu_273_p2               |     +    |      0|  0|  12|           3|           1|
    |r_fu_1488_p2              |     +    |      0|  0|  13|           4|           1|
    |sub_ln29_1_fu_629_p2      |     -    |      0|  0|  11|          13|          13|
    |sub_ln29_2_fu_531_p2      |     -    |      0|  0|  11|          13|          13|
    |sub_ln29_3_fu_799_p2      |     -    |      0|  0|  11|          13|          13|
    |sub_ln29_4_fu_477_p2      |     -    |      0|  0|  11|          13|          13|
    |sub_ln29_5_fu_714_p2      |     -    |      0|  0|  11|          13|          13|
    |sub_ln29_6_fu_590_p2      |     -    |      0|  0|  11|          13|          13|
    |sub_ln29_7_fu_933_p2      |     -    |      0|  0|  11|          13|          13|
    |sub_ln29_fu_394_p2        |     -    |      0|  0|  71|          64|          64|
    |sub_ln36_1_fu_1472_p2     |     -    |      0|  0|  11|          11|          11|
    |sub_ln36_fu_1337_p2       |     -    |      0|  0|  11|          11|          11|
    |and_ln29_10_fu_1208_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_11_fu_1214_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_12_fu_1424_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_13_fu_1430_p2    |    and   |      0|  0|   2|           1|           1|
    |and_ln29_1_fu_886_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln29_2_fu_892_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln29_3_fu_1117_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_4_fu_1123_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_5_fu_1299_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_6_fu_1305_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_7_fu_766_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln29_8_fu_1020_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_9_fu_1026_p2     |    and   |      0|  0|   2|           1|           1|
    |and_ln29_fu_681_p2        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln10_fu_261_p2       |   icmp   |      0|  0|  11|           7|           7|
    |icmp_ln13_fu_279_p2       |   icmp   |      0|  0|   9|           4|           3|
    |icmp_ln16_fu_434_p2       |   icmp   |      0|  0|   9|           4|           3|
    |icmp_ln29_10_fu_1263_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_11_fu_1269_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_12_fu_1281_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_13_fu_1287_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_14_fu_748_p2    |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_15_fu_754_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_16_fu_984_p2    |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_17_fu_990_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_18_fu_1002_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_19_fu_1008_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_1_fu_669_p2     |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_20_fu_1172_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_21_fu_1178_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_22_fu_1190_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_23_fu_1196_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_24_fu_1388_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_25_fu_1394_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_26_fu_1406_p2   |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_27_fu_1412_p2   |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_2_fu_850_p2     |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_3_fu_856_p2     |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_4_fu_868_p2     |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_5_fu_874_p2     |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_6_fu_1081_p2    |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_7_fu_1087_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_8_fu_1099_p2    |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln29_9_fu_1105_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln29_fu_663_p2       |   icmp   |      0|  0|  11|           8|           2|
    |or_ln16_fu_428_p2         |    or    |      0|  0|   4|           4|           1|
    |or_ln26_fu_337_p2         |    or    |      0|  0|   5|           5|           1|
    |or_ln27_1_fu_556_p2       |    or    |      0|  0|   5|           5|           1|
    |or_ln27_fu_497_p2         |    or    |      0|  0|   5|           5|           1|
    |or_ln29_10_fu_1184_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_11_fu_1202_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_12_fu_1400_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_13_fu_1418_p2     |    or    |      0|  0|   2|           1|           1|
    |or_ln29_14_fu_404_p2      |    or    |      0|  0|   3|           3|           3|
    |or_ln29_1_fu_862_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln29_2_fu_880_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln29_3_fu_1093_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_4_fu_1111_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_5_fu_1275_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_6_fu_1293_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_7_fu_760_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln29_8_fu_996_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln29_9_fu_1014_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln29_fu_675_p2         |    or    |      0|  0|   2|           1|           1|
    |max_pool_out_d0           |  select  |      0|  0|  32|           1|          32|
    |max_pool_out_d1           |  select  |      0|  0|  32|           1|          32|
    |select_ln29_1_fu_898_p3   |  select  |      0|  0|  32|           1|          32|
    |select_ln29_2_fu_1129_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_4_fu_772_p3   |  select  |      0|  0|  32|           1|          32|
    |select_ln29_5_fu_1032_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_6_fu_1220_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln29_8_fu_285_p3   |  select  |      0|  0|   4|           1|           1|
    |select_ln29_9_fu_293_p3   |  select  |      0|  0|   3|           1|           3|
    |select_ln29_fu_687_p3     |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0|1289|         926|         759|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------+----+-----------+-----+-----------+
    |              Name              | LUT| Input Size| Bits| Total Bits|
    +--------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                       |  41|          8|    1|          8|
    |ap_enable_reg_pp0_iter1         |   9|          2|    1|          2|
    |ap_phi_mux_c_0_0_phi_fu_231_p4  |   9|          2|    4|          8|
    |c_0_0_reg_227                   |   9|          2|    4|          8|
    |conv_out_address0               |  27|          5|   12|         60|
    |conv_out_address1               |  27|          5|   12|         60|
    |f_0_reg_205                     |   9|          2|    3|          6|
    |grp_fu_239_p1                   |  27|          5|   32|        160|
    |grp_fu_245_p1                   |  27|          5|   32|        160|
    |indvar_flatten_reg_194          |   9|          2|    7|         14|
    |r_0_reg_216                     |   9|          2|    4|          8|
    +--------------------------------+----+-----------+-----+-----------+
    |Total                           | 203|         40|  112|        494|
    +--------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |add_ln10_reg_1497                 |   7|   0|    7|          0|
    |add_ln16_reg_1679                 |   4|   0|    4|          0|
    |add_ln29_13_reg_1619              |   9|   0|   10|          1|
    |add_ln29_1_reg_1591               |   9|   0|   10|          1|
    |add_ln29_5_reg_1602               |   9|   0|   10|          1|
    |add_ln29_9_reg_1608               |   9|   0|   10|          1|
    |add_ln36_reg_1661                 |   8|   0|    8|          0|
    |ap_CS_fsm                         |   7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |c_0_0_reg_227                     |   4|   0|    4|          0|
    |f_0_reg_205                       |   3|   0|    3|          0|
    |icmp_ln16_reg_1572                |   1|   0|    1|          0|
    |icmp_ln16_reg_1572_pp0_iter1_reg  |   1|   0|    1|          0|
    |indvar_flatten_reg_194            |   7|   0|    7|          0|
    |mul_ln29_1_reg_1544               |   9|   0|   10|          1|
    |mul_ln29_reg_1536                 |   9|   0|   10|          1|
    |mul_ln36_reg_1530                 |   8|   0|    8|          0|
    |or_ln16_reg_1567                  |   3|   0|    4|          1|
    |or_ln16_reg_1567_pp0_iter1_reg    |   3|   0|    4|          1|
    |r_0_reg_216                       |   4|   0|    4|          0|
    |reg_251                           |  32|   0|   32|          0|
    |reg_256                           |  32|   0|   32|          0|
    |select_ln29_1_reg_1654            |  32|   0|   32|          0|
    |select_ln29_2_reg_1684            |  32|   0|   32|          0|
    |select_ln29_4_reg_1642            |  32|   0|   32|          0|
    |select_ln29_5_reg_1672            |  32|   0|   32|          0|
    |select_ln29_6_reg_1691            |  32|   0|   32|          0|
    |select_ln29_8_reg_1502            |   4|   0|    4|          0|
    |select_ln29_9_reg_1507            |   3|   0|    3|          0|
    |select_ln29_reg_1630              |  32|   0|   32|          0|
    |shl_ln1_reg_1552                  |   4|   0|    5|          1|
    |shl_ln27_1_reg_1576               |   3|   0|    5|          2|
    |zext_ln14_1_reg_1519              |   3|   0|   13|         10|
    |zext_ln14_reg_1513                |   3|   0|   11|          8|
    |zext_ln29_12_reg_1581             |   3|   0|   10|          7|
    |zext_ln29_2_reg_1557              |   4|   0|   10|          6|
    +----------------------------------+----+----+-----+-----------+
    |Total                             | 399|   0|  441|         42|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|ap_clk                 |  in |    1| ap_ctrl_hs |   max_pool   | return value |
|ap_rst                 |  in |    1| ap_ctrl_hs |   max_pool   | return value |
|ap_start               |  in |    1| ap_ctrl_hs |   max_pool   | return value |
|ap_done                | out |    1| ap_ctrl_hs |   max_pool   | return value |
|ap_idle                | out |    1| ap_ctrl_hs |   max_pool   | return value |
|ap_ready               | out |    1| ap_ctrl_hs |   max_pool   | return value |
|conv_out_address0      | out |   12|  ap_memory |   conv_out   |     array    |
|conv_out_ce0           | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_q0            |  in |   32|  ap_memory |   conv_out   |     array    |
|conv_out_address1      | out |   12|  ap_memory |   conv_out   |     array    |
|conv_out_ce1           | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_q1            |  in |   32|  ap_memory |   conv_out   |     array    |
|max_pool_out_address0  | out |   10|  ap_memory | max_pool_out |     array    |
|max_pool_out_ce0       | out |    1|  ap_memory | max_pool_out |     array    |
|max_pool_out_we0       | out |    1|  ap_memory | max_pool_out |     array    |
|max_pool_out_d0        | out |   32|  ap_memory | max_pool_out |     array    |
|max_pool_out_address1  | out |   10|  ap_memory | max_pool_out |     array    |
|max_pool_out_ce1       | out |    1|  ap_memory | max_pool_out |     array    |
|max_pool_out_we1       | out |    1|  ap_memory | max_pool_out |     array    |
|max_pool_out_d1        | out |   32|  ap_memory | max_pool_out |     array    |
+-----------------------+-----+-----+------------+--------------+--------------+

