Fitter report for ProcesadorMulticicle
Tue Mar 20 12:49:46 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 20 12:49:46 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ProcesadorMulticicle                            ;
; Top-level Entity Name              ; proc                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 379 / 18,752 ( 2 % )                            ;
;     Total combinational functions  ; 326 / 18,752 ( 2 % )                            ;
;     Dedicated logic registers      ; 162 / 18,752 ( < 1 % )                          ;
; Total registers                    ; 162                                             ;
; Total pins                         ; 52 / 315 ( 17 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 546 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 546 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 543     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/pec02/Documents/pec-2018/ProcesadorMulticicle/output_files/ProcesadorMulticicle.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 379 / 18,752 ( 2 % )   ;
;     -- Combinational with no register       ; 217                    ;
;     -- Register only                        ; 53                     ;
;     -- Combinational with a register        ; 109                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 174                    ;
;     -- 3 input functions                    ; 98                     ;
;     -- <=2 input functions                  ; 54                     ;
;     -- Register only                        ; 53                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 297                    ;
;     -- arithmetic mode                      ; 29                     ;
;                                             ;                        ;
; Total registers*                            ; 162 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 162 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 31 / 1,172 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 52 / 315 ( 17 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 16 ( 25 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 7%           ;
; Maximum fan-out                             ; 159                    ;
; Highest non-global fan-out                  ; 56                     ;
; Total fan-out                               ; 1678                   ;
; Average fan-out                             ; 2.89                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 379 / 18752 ( 2 % )   ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 217                   ; 0                              ;
;     -- Register only                        ; 53                    ; 0                              ;
;     -- Combinational with a register        ; 109                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 174                   ; 0                              ;
;     -- 3 input functions                    ; 98                    ; 0                              ;
;     -- <=2 input functions                  ; 54                    ; 0                              ;
;     -- Register only                        ; 53                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 297                   ; 0                              ;
;     -- arithmetic mode                      ; 29                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 162                   ; 0                              ;
;     -- Dedicated logic registers            ; 162 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 31 / 1172 ( 3 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 52                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1678                  ; 0                              ;
;     -- Registered Connections               ; 597                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 18                    ; 0                              ;
;     -- Output Ports                         ; 34                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; boot         ; L1    ; 2        ; 0            ; 13           ; 0           ; 34                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk          ; M1    ; 1        ; 0            ; 13           ; 2           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[0]  ; E11   ; 3        ; 22           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[10] ; F9    ; 3        ; 11           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[11] ; B13   ; 4        ; 26           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[12] ; A14   ; 4        ; 29           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[13] ; F12   ; 4        ; 31           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[14] ; E14   ; 4        ; 35           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[15] ; B14   ; 4        ; 29           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[1]  ; H12   ; 4        ; 31           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[2]  ; A16   ; 4        ; 33           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[3]  ; B10   ; 3        ; 20           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[4]  ; G12   ; 4        ; 31           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[5]  ; D11   ; 3        ; 22           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[6]  ; H9    ; 3        ; 15           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[7]  ; AA10  ; 8        ; 22           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[8]  ; A13   ; 4        ; 26           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; datard_m[9]  ; B11   ; 3        ; 22           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; addr_m[0]   ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[10]  ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[11]  ; C13   ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[12]  ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[13]  ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[14]  ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[15]  ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[1]   ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[2]   ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[3]   ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[4]   ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[5]   ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[6]   ; F10   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[7]   ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[8]   ; A15   ; 4        ; 33           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; addr_m[9]   ; F11   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[0]  ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[10] ; E8    ; 3        ; 11           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[11] ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[12] ; F14   ; 4        ; 35           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[13] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[14] ; D14   ; 4        ; 35           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[15] ; J19   ; 5        ; 50           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[1]  ; F13   ; 4        ; 35           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[2]  ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[3]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[4]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[5]  ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[6]  ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[7]  ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[8]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_wr[9]  ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; word_byte   ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; wr_m        ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 1 / 41 ( 2 % )   ; 3.3V          ; --           ;
; 2        ; 5 / 33 ( 15 % )  ; 3.3V          ; --           ;
; 3        ; 24 / 43 ( 56 % ) ; 3.3V          ; --           ;
; 4        ; 16 / 40 ( 40 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 39 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 7 / 43 ( 16 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; addr_m[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; data_wr[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; wr_m                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; data_wr[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; addr_m[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; datard_m[8]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; datard_m[12]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; addr_m[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; datard_m[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; datard_m[7]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; data_wr[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; addr_m[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; data_wr[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; addr_m[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 303        ; 3        ; data_wr[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 297        ; 3        ; addr_m[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; datard_m[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; datard_m[9]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; datard_m[11]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; datard_m[15]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; addr_m[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; data_wr[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; word_byte                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 296        ; 3        ; addr_m[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; addr_m[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; addr_m[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; datard_m[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; data_wr[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; data_wr[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 3        ; addr_m[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; datard_m[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; datard_m[14]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; datard_m[10]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; addr_m[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; addr_m[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; datard_m[13]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; data_wr[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 268        ; 4        ; data_wr[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; addr_m[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; datard_m[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; datard_m[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; addr_m[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; addr_m[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; datard_m[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; data_wr[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; data_wr[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; data_wr[15]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; boot                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; data_wr[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; data_wr[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; data_wr[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                          ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                       ; Library Name ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
; |proc                               ; 379 (1)     ; 162 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 52   ; 0            ; 217 (1)      ; 53 (0)            ; 109 (0)          ; |proc                                                     ; work         ;
;    |datapath:datapath0|             ; 327 (54)    ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 197 (50)     ; 52 (0)            ; 78 (14)          ; |proc|datapath:datapath0                                  ; work         ;
;       |alu:alu0|                    ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 5 (5)            ; |proc|datapath:datapath0|alu:alu0                         ; work         ;
;       |regfile:regfile0|            ; 246 (246)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (118)    ; 52 (52)           ; 76 (76)          ; |proc|datapath:datapath0|regfile:regfile0                 ; work         ;
;    |unidad_control:unidad_control0| ; 60 (45)     ; 34 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (9)       ; 1 (0)             ; 40 (26)          ; |proc|unidad_control:unidad_control0                      ; work         ;
;       |control_l:control_l0|        ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (12)          ; |proc|unidad_control:unidad_control0|control_l:control_l0 ; work         ;
;       |multi:multi0|                ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 2 (2)            ; |proc|unidad_control:unidad_control0|multi:multi0         ; work         ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; addr_m[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; addr_m[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; data_wr[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; wr_m         ; Output   ; --            ; --            ; --                    ; --  ;
; word_byte    ; Output   ; --            ; --            ; --                    ; --  ;
; clk          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; boot         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; datard_m[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[6]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[8]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[12] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[13] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[14] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[15] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[2]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[4]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[5]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[9]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[10] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; datard_m[11] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; clk                                                       ;                   ;         ;
; boot                                                      ;                   ;         ;
; datard_m[0]                                               ;                   ;         ;
;      - datapath:datapath0|mux_dreg[0]~8                   ; 1                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[0]~10 ; 1                 ; 6       ;
; datard_m[6]                                               ;                   ;         ;
;      - unidad_control:unidad_control0|instr_mux_and[6]~0  ; 1                 ; 6       ;
;      - datapath:datapath0|mux_dreg[6]~14                  ; 1                 ; 6       ;
; datard_m[7]                                               ;                   ;         ;
;      - unidad_control:unidad_control0|instr_mux_and[7]~1  ; 0                 ; 6       ;
;      - datapath:datapath0|mux_dreg[7]~15                  ; 0                 ; 6       ;
; datard_m[8]                                               ;                   ;         ;
;      - unidad_control:unidad_control0|instr_mux_and[8]~2  ; 1                 ; 6       ;
;      - datapath:datapath0|mux_dreg[8]~16                  ; 1                 ; 6       ;
; datard_m[12]                                              ;                   ;         ;
;      - unidad_control:unidad_control0|instr_mux_and[12]~3 ; 0                 ; 6       ;
;      - datapath:datapath0|mux_dreg[12]~25                 ; 0                 ; 6       ;
; datard_m[13]                                              ;                   ;         ;
;      - unidad_control:unidad_control0|instr_mux_and[13]~4 ; 1                 ; 6       ;
;      - datapath:datapath0|mux_dreg[13]~26                 ; 1                 ; 6       ;
; datard_m[14]                                              ;                   ;         ;
;      - unidad_control:unidad_control0|instr_mux_and[14]~5 ; 0                 ; 6       ;
;      - datapath:datapath0|mux_dreg[14]~27                 ; 0                 ; 6       ;
; datard_m[15]                                              ;                   ;         ;
;      - unidad_control:unidad_control0|instr_mux_and[15]~6 ; 0                 ; 6       ;
;      - datapath:datapath0|mux_dreg[15]~28                 ; 0                 ; 6       ;
; datard_m[1]                                               ;                   ;         ;
;      - datapath:datapath0|mux_dreg[1]~9                   ; 0                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[1]~11 ; 0                 ; 6       ;
; datard_m[2]                                               ;                   ;         ;
;      - datapath:datapath0|mux_dreg[2]~10                  ; 1                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[2]~12 ; 1                 ; 6       ;
; datard_m[3]                                               ;                   ;         ;
;      - datapath:datapath0|mux_dreg[3]~11                  ; 1                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[3]~13 ; 1                 ; 6       ;
; datard_m[4]                                               ;                   ;         ;
;      - datapath:datapath0|mux_dreg[4]~12                  ; 1                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[4]~14 ; 1                 ; 6       ;
; datard_m[5]                                               ;                   ;         ;
;      - datapath:datapath0|mux_dreg[5]~13                  ; 0                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[5]~15 ; 0                 ; 6       ;
; datard_m[9]                                               ;                   ;         ;
;      - datapath:datapath0|mux_dreg[9]~20                  ; 1                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[9]~7  ; 1                 ; 6       ;
; datard_m[10]                                              ;                   ;         ;
;      - datapath:datapath0|mux_dreg[10]~22                 ; 1                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[10]~8 ; 1                 ; 6       ;
; datard_m[11]                                              ;                   ;         ;
;      - datapath:datapath0|mux_dreg[11]~24                 ; 0                 ; 6       ;
;      - unidad_control:unidad_control0|instr_mux_and[11]~9 ; 0                 ; 6       ;
+-----------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                              ;
+-----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                            ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; boot                                                            ; PIN_L1             ; 34      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; boot                                                            ; PIN_L1             ; 3       ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                             ; PIN_M1             ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                             ; PIN_M1             ; 159     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; datapath:datapath0|regfile:regfile0|regs~309                    ; LCCOMB_X23_Y18_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath0|regfile:regfile0|regs~311                    ; LCCOMB_X26_Y19_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath0|regfile:regfile0|regs~312                    ; LCCOMB_X22_Y18_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath0|regfile:regfile0|regs~313                    ; LCCOMB_X23_Y18_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath0|regfile:regfile0|regs~314                    ; LCCOMB_X22_Y21_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath0|regfile:regfile0|regs~315                    ; LCCOMB_X23_Y18_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath0|regfile:regfile0|regs~316                    ; LCCOMB_X22_Y18_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:datapath0|regfile:regfile0|regs~317                    ; LCCOMB_X21_Y19_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unidad_control:unidad_control0|bus_ir[2]~0                      ; LCCOMB_X22_Y21_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; unidad_control:unidad_control0|control_l:control_l0|Equal0~0    ; LCCOMB_X23_Y19_N2  ; 2       ; Latch enable ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; unidad_control:unidad_control0|control_l:control_l0|immed[15]~0 ; LCCOMB_X23_Y19_N30 ; 6       ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; unidad_control:unidad_control0|new_pc[10]~17                    ; LCCOMB_X22_Y21_N0  ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+-----------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                            ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; boot                                                            ; PIN_L1             ; 3       ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                             ; PIN_M1             ; 159     ; Global Clock         ; GCLK3            ; --                        ;
; unidad_control:unidad_control0|control_l:control_l0|Equal0~0    ; LCCOMB_X23_Y19_N2  ; 2       ; Global Clock         ; GCLK10           ; --                        ;
; unidad_control:unidad_control0|control_l:control_l0|immed[15]~0 ; LCCOMB_X23_Y19_N30 ; 6       ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                         ;
+---------------------------------------------------------------+---------+
; Name                                                          ; Fan-Out ;
+---------------------------------------------------------------+---------+
; unidad_control:unidad_control0|bus_ir[10]                     ; 56      ;
; unidad_control:unidad_control0|bus_ir[9]                      ; 50      ;
; unidad_control:unidad_control0|bus_ir[7]                      ; 49      ;
; unidad_control:unidad_control0|bus_ir[6]                      ; 49      ;
; boot                                                          ; 33      ;
; unidad_control:unidad_control0|control_l:control_l0|op[1]     ; 29      ;
; unidad_control:unidad_control0|bus_ir[11]                     ; 24      ;
; unidad_control:unidad_control0|multi:multi0|state.DEMW        ; 24      ;
; unidad_control:unidad_control0|control_l:control_l0|in_d~0    ; 22      ;
; unidad_control:unidad_control0|bus_ir[8]                      ; 18      ;
; datapath:datapath0|regfile:regfile0|regs~317                  ; 16      ;
; datapath:datapath0|regfile:regfile0|regs~316                  ; 16      ;
; datapath:datapath0|regfile:regfile0|regs~315                  ; 16      ;
; datapath:datapath0|regfile:regfile0|regs~314                  ; 16      ;
; datapath:datapath0|regfile:regfile0|regs~313                  ; 16      ;
; datapath:datapath0|regfile:regfile0|regs~312                  ; 16      ;
; datapath:datapath0|regfile:regfile0|regs~311                  ; 16      ;
; unidad_control:unidad_control0|bus_ir[2]~0                    ; 16      ;
; datapath:datapath0|regfile:regfile0|regs~309                  ; 16      ;
; unidad_control:unidad_control0|new_pc[10]~17                  ; 15      ;
; unidad_control:unidad_control0|control_l:control_l0|immed_x2  ; 15      ;
; ~GND                                                          ; 13      ;
; unidad_control:unidad_control0|control_l:control_l0|op[0]     ; 12      ;
; datapath:datapath0|mux_dreg[15]~32                            ; 8       ;
; datapath:datapath0|mux_dreg[14]~31                            ; 8       ;
; datapath:datapath0|mux_dreg[13]~30                            ; 8       ;
; datapath:datapath0|mux_dreg[12]~29                            ; 8       ;
; datapath:datapath0|mux_dreg[11]~24                            ; 8       ;
; datapath:datapath0|mux_dreg[10]~22                            ; 8       ;
; datapath:datapath0|mux_dreg[9]~20                             ; 8       ;
; datapath:datapath0|mux_dreg[8]~16                             ; 8       ;
; datapath:datapath0|mux_dreg[7]~15                             ; 8       ;
; datapath:datapath0|mux_dreg[6]~14                             ; 8       ;
; datapath:datapath0|mux_dreg[5]~13                             ; 8       ;
; datapath:datapath0|mux_dreg[4]~12                             ; 8       ;
; datapath:datapath0|mux_dreg[3]~11                             ; 8       ;
; datapath:datapath0|mux_dreg[2]~10                             ; 8       ;
; datapath:datapath0|mux_dreg[1]~9                              ; 8       ;
; datapath:datapath0|mux_dreg[0]~8                              ; 8       ;
; unidad_control:unidad_control0|bus_ir[15]                     ; 8       ;
; unidad_control:unidad_control0|bus_ir[14]                     ; 8       ;
; unidad_control:unidad_control0|bus_ir[13]                     ; 8       ;
; unidad_control:unidad_control0|bus_ir[12]                     ; 8       ;
; datapath:datapath0|mux_dreg[9]~18                             ; 7       ;
; datapath:datapath0|addr_m[9]~14                               ; 7       ;
; unidad_control:unidad_control0|control_l:control_l0|immed[7]  ; 5       ;
; unidad_control:unidad_control0|control_l:control_l0|immed[6]  ; 5       ;
; unidad_control:unidad_control0|control_l:control_l0|immed[5]  ; 5       ;
; unidad_control:unidad_control0|control_l:control_l0|immed[4]  ; 5       ;
; unidad_control:unidad_control0|control_l:control_l0|immed[3]  ; 5       ;
; unidad_control:unidad_control0|control_l:control_l0|op~1      ; 5       ;
; datapath:datapath0|addr_m[9]~13                               ; 5       ;
; unidad_control:unidad_control0|control_l:control_l0|immed[2]  ; 4       ;
; unidad_control:unidad_control0|control_l:control_l0|immed[0]  ; 4       ;
; datapath:datapath0|regfile:regfile0|regs~310                  ; 4       ;
; datapath:datapath0|regfile:regfile0|regs~308                  ; 4       ;
; datapath:datapath0|mux_immed[2]~2                             ; 4       ;
; datapath:datapath0|mux_immed[1]~1                             ; 4       ;
; clk                                                           ; 3       ;
; unidad_control:unidad_control0|control_l:control_l0|immed[1]  ; 3       ;
; datapath:datapath0|mux_dreg[9]~17                             ; 3       ;
; unidad_control:unidad_control0|control_l:control_l0|Equal0~0  ; 3       ;
; unidad_control:unidad_control0|control_l:control_l0|Equal5~0  ; 3       ;
; unidad_control:unidad_control0|multi:multi0|wrd~0             ; 3       ;
; datapath:datapath0|mux_immed[7]~7                             ; 3       ;
; datapath:datapath0|mux_immed[6]~6                             ; 3       ;
; datapath:datapath0|mux_immed[5]~5                             ; 3       ;
; datapath:datapath0|mux_immed[4]~4                             ; 3       ;
; datapath:datapath0|mux_immed[3]~3                             ; 3       ;
; datard_m[11]                                                  ; 2       ;
; datard_m[10]                                                  ; 2       ;
; datard_m[9]                                                   ; 2       ;
; datard_m[5]                                                   ; 2       ;
; datard_m[4]                                                   ; 2       ;
; datard_m[3]                                                   ; 2       ;
; datard_m[2]                                                   ; 2       ;
; datard_m[1]                                                   ; 2       ;
; datard_m[15]                                                  ; 2       ;
; datard_m[14]                                                  ; 2       ;
; datard_m[13]                                                  ; 2       ;
; datard_m[12]                                                  ; 2       ;
; datard_m[8]                                                   ; 2       ;
; datard_m[7]                                                   ; 2       ;
; datard_m[6]                                                   ; 2       ;
; datard_m[0]                                                   ; 2       ;
; unidad_control:unidad_control0|multi:multi0|state.FETCH       ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~83                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~35                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~51                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~67                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~147                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~99                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~131                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~115                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~82                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~34                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~50                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~66                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~146                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~98                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~130                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~114                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~81                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~33                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~49                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~65                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~145                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~97                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~129                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~113                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~80                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~32                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~48                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~64                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~144                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~96                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~128                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~112                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~79                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~31                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~47                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~63                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~143                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~95                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~127                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~111                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~78                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~30                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~46                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~62                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~142                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~94                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~126                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~110                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~77                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~29                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~45                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~61                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~141                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~93                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~125                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~109                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~34                           ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~76                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~28                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~44                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~60                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~140                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~92                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~124                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~108                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~30                           ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~187                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~75                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~27                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~43                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~59                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~139                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~91                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~123                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~107                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~26                           ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~182                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~74                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~26                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~42                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~58                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~138                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~90                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~122                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~106                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~22                           ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~177                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~73                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~25                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~41                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~57                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~137                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~89                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~121                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~105                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~18                           ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~172                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~72                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~24                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~40                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~56                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~136                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~88                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~120                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~104                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~14                           ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~167                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~71                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~23                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~39                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~55                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~135                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~87                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~119                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~103                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~10                           ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~162                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~70                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~22                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~38                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~54                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~134                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~86                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~118                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~102                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~6                            ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~157                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~69                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~21                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~37                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~53                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~133                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~85                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~117                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~101                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~0                            ; 2       ;
; datapath:datapath0|mux_immed[0]~0                             ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~152                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~68                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~20                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~36                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~52                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~132                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~84                   ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~116                  ; 2       ;
; datapath:datapath0|regfile:regfile0|regs~100                  ; 2       ;
; datapath:datapath0|alu:alu0|Add0~47                           ; 2       ;
; unidad_control:unidad_control0|new_pc[15]                     ; 2       ;
; datapath:datapath0|alu:alu0|Add0~45                           ; 2       ;
; unidad_control:unidad_control0|new_pc[14]                     ; 2       ;
; datapath:datapath0|alu:alu0|Add0~43                           ; 2       ;
; unidad_control:unidad_control0|new_pc[13]                     ; 2       ;
; datapath:datapath0|alu:alu0|Add0~41                           ; 2       ;
; unidad_control:unidad_control0|new_pc[12]                     ; 2       ;
; datapath:datapath0|alu:alu0|Add0~39                           ; 2       ;
; unidad_control:unidad_control0|new_pc[11]                     ; 2       ;
; unidad_control:unidad_control0|new_pc[10]                     ; 2       ;
; datapath:datapath0|alu:alu0|Add0~37                           ; 2       ;
; unidad_control:unidad_control0|new_pc[9]                      ; 2       ;
; datapath:datapath0|alu:alu0|Add0~35                           ; 2       ;
; unidad_control:unidad_control0|new_pc[8]                      ; 2       ;
; unidad_control:unidad_control0|new_pc[7]                      ; 2       ;
; unidad_control:unidad_control0|new_pc[6]                      ; 2       ;
; unidad_control:unidad_control0|new_pc[5]                      ; 2       ;
; unidad_control:unidad_control0|new_pc[4]                      ; 2       ;
; unidad_control:unidad_control0|new_pc[3]                      ; 2       ;
; unidad_control:unidad_control0|new_pc[2]                      ; 2       ;
; unidad_control:unidad_control0|new_pc[1]                      ; 2       ;
; datapath:datapath0|alu:alu0|Add0~1                            ; 2       ;
; unidad_control:unidad_control0|multi:multi0|state.IDLE~feeder ; 1       ;
; datapath:datapath0|addr_m[10]~33                              ; 1       ;
; datapath:datapath0|addr_m[9]~32                               ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[5]~15            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[4]~14            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[3]~13            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[2]~12            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[1]~11            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[0]~10            ; 1       ;
; unidad_control:unidad_control0|multi:multi0|Selector0~0       ; 1       ;
; unidad_control:unidad_control0|multi:multi0|state.IDLE        ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[11]~9            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[10]~8            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[9]~7             ; 1       ;
; datapath:datapath0|mux_dreg[15]~28                            ; 1       ;
; datapath:datapath0|mux_dreg[14]~27                            ; 1       ;
; datapath:datapath0|mux_dreg[13]~26                            ; 1       ;
; datapath:datapath0|mux_dreg[12]~25                            ; 1       ;
; datapath:datapath0|mux_dreg[11]~23                            ; 1       ;
; datapath:datapath0|mux_dreg[10]~21                            ; 1       ;
; datapath:datapath0|mux_dreg[9]~19                             ; 1       ;
; unidad_control:unidad_control0|bus_ir[5]                      ; 1       ;
; unidad_control:unidad_control0|bus_ir[4]                      ; 1       ;
; unidad_control:unidad_control0|bus_ir[3]                      ; 1       ;
; unidad_control:unidad_control0|bus_ir[2]                      ; 1       ;
; unidad_control:unidad_control0|bus_ir[1]                      ; 1       ;
; unidad_control:unidad_control0|control_l:control_l0|comb~1    ; 1       ;
; unidad_control:unidad_control0|control_l:control_l0|comb~0    ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[15]~6            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[14]~5            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[13]~4            ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[12]~3            ; 1       ;
; unidad_control:unidad_control0|bus_ir[0]                      ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[8]~2             ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[7]~1             ; 1       ;
; unidad_control:unidad_control0|instr_mux_and[6]~0             ; 1       ;
; datapath:datapath0|alu:alu0|Add0~49                           ; 1       ;
; unidad_control:unidad_control0|multi:multi0|word_byte~0       ; 1       ;
; unidad_control:unidad_control0|control_l:control_l0|op~0      ; 1       ;
; unidad_control:unidad_control0|multi:multi0|wr_m~0            ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~307                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~306                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~305                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~304                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~303                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~302                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~301                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~300                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~299                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~298                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~297                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~296                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~295                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~294                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~293                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~292                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~291                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~290                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~289                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~288                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~287                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~286                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~285                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~284                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~283                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~282                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~281                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~280                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~279                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~278                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~277                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~276                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~275                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~274                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~273                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~272                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~271                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~270                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~269                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~268                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~267                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~266                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~265                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~264                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~263                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~262                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~261                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~260                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~259                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~258                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~257                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~256                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~255                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~254                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~253                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~252                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~251                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~250                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~249                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~248                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~247                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~246                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~245                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~244                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~243                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~242                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~241                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~240                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~239                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~238                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~237                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~236                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~235                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~234                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~233                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~232                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~231                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~230                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~229                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~228                  ; 1       ;
; datapath:datapath0|addr_m[15]~31                              ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~227                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~226                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~225                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~224                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~223                  ; 1       ;
; datapath:datapath0|addr_m[15]~30                              ; 1       ;
; datapath:datapath0|addr_m[15]~29                              ; 1       ;
; datapath:datapath0|addr_m[14]~28                              ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~222                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~221                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~220                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~219                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~218                  ; 1       ;
; datapath:datapath0|addr_m[14]~27                              ; 1       ;
; datapath:datapath0|addr_m[14]~26                              ; 1       ;
; datapath:datapath0|addr_m[13]~25                              ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~217                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~216                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~215                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~214                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~213                  ; 1       ;
; datapath:datapath0|addr_m[13]~24                              ; 1       ;
; datapath:datapath0|addr_m[13]~23                              ; 1       ;
; datapath:datapath0|addr_m[12]~22                              ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~212                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~211                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~210                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~209                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~208                  ; 1       ;
; datapath:datapath0|addr_m[12]~21                              ; 1       ;
; datapath:datapath0|addr_m[12]~20                              ; 1       ;
; datapath:datapath0|addr_m[11]~19                              ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~207                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~206                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~205                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~204                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~203                  ; 1       ;
; datapath:datapath0|addr_m[11]~18                              ; 1       ;
; datapath:datapath0|addr_m[11]~17                              ; 1       ;
; datapath:datapath0|addr_m[10]~16                              ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~202                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~201                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~200                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~199                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~198                  ; 1       ;
; datapath:datapath0|addr_m[9]~15                               ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~197                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~196                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~195                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~194                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~193                  ; 1       ;
; datapath:datapath0|addr_m[8]~12                               ; 1       ;
; datapath:datapath0|alu:alu0|Add0~33                           ; 1       ;
; datapath:datapath0|mux_immed[8]~8                             ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~192                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~191                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~190                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~189                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~188                  ; 1       ;
; datapath:datapath0|addr_m[7]~11                               ; 1       ;
; datapath:datapath0|alu:alu0|Add0~27                           ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~186                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~185                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~184                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~183                  ; 1       ;
; datapath:datapath0|addr_m[6]~10                               ; 1       ;
; datapath:datapath0|alu:alu0|Add0~23                           ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~181                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~180                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~179                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~178                  ; 1       ;
; datapath:datapath0|addr_m[5]~9                                ; 1       ;
; datapath:datapath0|alu:alu0|Add0~19                           ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~176                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~175                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~174                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~173                  ; 1       ;
; datapath:datapath0|addr_m[4]~8                                ; 1       ;
; datapath:datapath0|alu:alu0|Add0~15                           ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~171                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~170                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~169                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~168                  ; 1       ;
; datapath:datapath0|addr_m[3]~7                                ; 1       ;
; datapath:datapath0|alu:alu0|Add0~11                           ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~166                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~165                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~164                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~163                  ; 1       ;
; datapath:datapath0|addr_m[2]~6                                ; 1       ;
; datapath:datapath0|alu:alu0|Add0~7                            ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~161                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~160                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~159                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~158                  ; 1       ;
; datapath:datapath0|addr_m[1]~5                                ; 1       ;
; datapath:datapath0|alu:alu0|Add0~3                            ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~156                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~155                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~154                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~153                  ; 1       ;
; datapath:datapath0|addr_m[0]~4                                ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~151                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~150                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~149                  ; 1       ;
; datapath:datapath0|regfile:regfile0|regs~148                  ; 1       ;
; unidad_control:unidad_control0|new_pc[15]~44                  ; 1       ;
; unidad_control:unidad_control0|new_pc[14]~43                  ; 1       ;
; unidad_control:unidad_control0|new_pc[14]~42                  ; 1       ;
; unidad_control:unidad_control0|new_pc[13]~41                  ; 1       ;
; unidad_control:unidad_control0|new_pc[13]~40                  ; 1       ;
; unidad_control:unidad_control0|new_pc[12]~39                  ; 1       ;
; unidad_control:unidad_control0|new_pc[12]~38                  ; 1       ;
; unidad_control:unidad_control0|new_pc[11]~37                  ; 1       ;
; unidad_control:unidad_control0|new_pc[11]~36                  ; 1       ;
; unidad_control:unidad_control0|new_pc[10]~35                  ; 1       ;
; unidad_control:unidad_control0|new_pc[10]~34                  ; 1       ;
; unidad_control:unidad_control0|new_pc[9]~33                   ; 1       ;
; unidad_control:unidad_control0|new_pc[9]~32                   ; 1       ;
; unidad_control:unidad_control0|new_pc[8]~31                   ; 1       ;
; unidad_control:unidad_control0|new_pc[8]~30                   ; 1       ;
; unidad_control:unidad_control0|new_pc[7]~29                   ; 1       ;
; unidad_control:unidad_control0|new_pc[7]~28                   ; 1       ;
; unidad_control:unidad_control0|new_pc[6]~27                   ; 1       ;
; unidad_control:unidad_control0|new_pc[6]~26                   ; 1       ;
; unidad_control:unidad_control0|new_pc[5]~25                   ; 1       ;
; unidad_control:unidad_control0|new_pc[5]~24                   ; 1       ;
; unidad_control:unidad_control0|new_pc[4]~23                   ; 1       ;
; unidad_control:unidad_control0|new_pc[4]~22                   ; 1       ;
; unidad_control:unidad_control0|new_pc[3]~21                   ; 1       ;
; unidad_control:unidad_control0|new_pc[3]~20                   ; 1       ;
; unidad_control:unidad_control0|new_pc[2]~19                   ; 1       ;
; unidad_control:unidad_control0|new_pc[2]~18                   ; 1       ;
; unidad_control:unidad_control0|new_pc[1]~16                   ; 1       ;
; unidad_control:unidad_control0|new_pc[1]~15                   ; 1       ;
; datapath:datapath0|alu:alu0|Add0~46                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~44                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~42                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~40                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~38                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~36                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~32                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~31                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~29                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~28                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~25                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~24                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~21                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~20                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~17                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~16                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~13                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~12                           ; 1       ;
; datapath:datapath0|alu:alu0|Add0~9                            ; 1       ;
; datapath:datapath0|alu:alu0|Add0~8                            ; 1       ;
; datapath:datapath0|alu:alu0|Add0~5                            ; 1       ;
; datapath:datapath0|alu:alu0|Add0~4                            ; 1       ;
; datapath:datapath0|alu:alu0|Add0~2                            ; 1       ;
+---------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 693 / 54,004 ( 1 % )   ;
; C16 interconnects           ; 17 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 429 / 36,000 ( 1 % )   ;
; Direct links                ; 113 / 54,004 ( < 1 % ) ;
; Global clocks               ; 4 / 16 ( 25 % )        ;
; Local interconnects         ; 197 / 18,752 ( 1 % )   ;
; R24 interconnects           ; 10 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 424 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.23) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 4                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 1                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 31) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 28                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 20                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.84) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 4                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.48) ; Number of LABs  (Total = 31) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 2                            ;
; 3                                                ; 4                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 0                            ;
; 8                                                ; 2                            ;
; 9                                                ; 2                            ;
; 10                                               ; 2                            ;
; 11                                               ; 3                            ;
; 12                                               ; 3                            ;
; 13                                               ; 2                            ;
; 14                                               ; 0                            ;
; 15                                               ; 1                            ;
; 16                                               ; 2                            ;
; 17                                               ; 0                            ;
; 18                                               ; 1                            ;
; 19                                               ; 2                            ;
; 20                                               ; 1                            ;
; 21                                               ; 0                            ;
; 22                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.52) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 8                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "ProcesadorMulticicle"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 52 pins of 52 total pins
    Info (169086): Pin addr_m[0] not assigned to an exact location on the device
    Info (169086): Pin addr_m[1] not assigned to an exact location on the device
    Info (169086): Pin addr_m[2] not assigned to an exact location on the device
    Info (169086): Pin addr_m[3] not assigned to an exact location on the device
    Info (169086): Pin addr_m[4] not assigned to an exact location on the device
    Info (169086): Pin addr_m[5] not assigned to an exact location on the device
    Info (169086): Pin addr_m[6] not assigned to an exact location on the device
    Info (169086): Pin addr_m[7] not assigned to an exact location on the device
    Info (169086): Pin addr_m[8] not assigned to an exact location on the device
    Info (169086): Pin addr_m[9] not assigned to an exact location on the device
    Info (169086): Pin addr_m[10] not assigned to an exact location on the device
    Info (169086): Pin addr_m[11] not assigned to an exact location on the device
    Info (169086): Pin addr_m[12] not assigned to an exact location on the device
    Info (169086): Pin addr_m[13] not assigned to an exact location on the device
    Info (169086): Pin addr_m[14] not assigned to an exact location on the device
    Info (169086): Pin addr_m[15] not assigned to an exact location on the device
    Info (169086): Pin data_wr[0] not assigned to an exact location on the device
    Info (169086): Pin data_wr[1] not assigned to an exact location on the device
    Info (169086): Pin data_wr[2] not assigned to an exact location on the device
    Info (169086): Pin data_wr[3] not assigned to an exact location on the device
    Info (169086): Pin data_wr[4] not assigned to an exact location on the device
    Info (169086): Pin data_wr[5] not assigned to an exact location on the device
    Info (169086): Pin data_wr[6] not assigned to an exact location on the device
    Info (169086): Pin data_wr[7] not assigned to an exact location on the device
    Info (169086): Pin data_wr[8] not assigned to an exact location on the device
    Info (169086): Pin data_wr[9] not assigned to an exact location on the device
    Info (169086): Pin data_wr[10] not assigned to an exact location on the device
    Info (169086): Pin data_wr[11] not assigned to an exact location on the device
    Info (169086): Pin data_wr[12] not assigned to an exact location on the device
    Info (169086): Pin data_wr[13] not assigned to an exact location on the device
    Info (169086): Pin data_wr[14] not assigned to an exact location on the device
    Info (169086): Pin data_wr[15] not assigned to an exact location on the device
    Info (169086): Pin wr_m not assigned to an exact location on the device
    Info (169086): Pin word_byte not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin boot not assigned to an exact location on the device
    Info (169086): Pin datard_m[0] not assigned to an exact location on the device
    Info (169086): Pin datard_m[6] not assigned to an exact location on the device
    Info (169086): Pin datard_m[7] not assigned to an exact location on the device
    Info (169086): Pin datard_m[8] not assigned to an exact location on the device
    Info (169086): Pin datard_m[12] not assigned to an exact location on the device
    Info (169086): Pin datard_m[13] not assigned to an exact location on the device
    Info (169086): Pin datard_m[14] not assigned to an exact location on the device
    Info (169086): Pin datard_m[15] not assigned to an exact location on the device
    Info (169086): Pin datard_m[1] not assigned to an exact location on the device
    Info (169086): Pin datard_m[2] not assigned to an exact location on the device
    Info (169086): Pin datard_m[3] not assigned to an exact location on the device
    Info (169086): Pin datard_m[4] not assigned to an exact location on the device
    Info (169086): Pin datard_m[5] not assigned to an exact location on the device
    Info (169086): Pin datard_m[9] not assigned to an exact location on the device
    Info (169086): Pin datard_m[10] not assigned to an exact location on the device
    Info (169086): Pin datard_m[11] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorMulticicle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: unidad_control0|control_l0|immed[15]~0  from: datac  to: combout
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node unidad_control:unidad_control0|bus_ir[13]
        Info (176357): Destination node unidad_control:unidad_control0|bus_ir[14]
        Info (176357): Destination node unidad_control:unidad_control0|bus_ir[15]
Info (176353): Automatically promoted node unidad_control:unidad_control0|control_l:control_l0|immed[15]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node unidad_control:unidad_control0|control_l:control_l0|Equal0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node unidad_control:unidad_control0|control_l:control_l0|comb~0
        Info (176357): Destination node unidad_control:unidad_control0|control_l:control_l0|comb~1
        Info (176357): Destination node unidad_control:unidad_control0|control_l:control_l0|op[1]
Info (176353): Automatically promoted node boot (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[1]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[2]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[3]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[4]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[5]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[6]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[7]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[8]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[9]
        Info (176357): Destination node unidad_control:unidad_control0|new_pc[10]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 50 (unused VREF, 3.3V VCCIO, 16 input, 34 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.41 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 34 output pins without output pin load capacitance assignment
    Info (306007): Pin "addr_m[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr_m[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_wr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "wr_m" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "word_byte" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/pec02/Documents/pec-2018/ProcesadorMulticicle/output_files/ProcesadorMulticicle.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 994 megabytes
    Info: Processing ended: Tue Mar 20 12:49:47 2018
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/pec02/Documents/pec-2018/ProcesadorMulticicle/output_files/ProcesadorMulticicle.fit.smsg.


