Classic Timing Analyzer report for Clock_project
Fri Aug 30 15:26:16 2024
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. Clock Setup: 'CLK_Music'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                           ;
+------------------------------+-------+---------------+----------------------------------+-----------------------+-------------------------+------------+-----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                  ; To                      ; From Clock ; To Clock  ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------------------+-------------------------+------------+-----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 30.000 ns                        ; EN_work               ; MOD_24:u5|onesY[1]      ; --         ; CLK       ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 69.000 ns                        ; Devider_2:u20|CLK_out ; Speaker                 ; CLK_Music  ; --        ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 23.000 ns                        ; CLK                   ; sec_high_A              ; --         ; --        ; 0            ;
; Worst-case th                ; N/A   ; None          ; 4.000 ns                         ; EN_work               ; Storage_8bit:u8|out0[3] ; --         ; CLK       ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; 32.26 MHz ( period = 31.000 ns ) ; MOD_60:u4|tens[0]     ; MOD_24:u5|onesY[1]      ; CLK        ; CLK       ; 0            ;
; Clock Setup: 'CLK_Music'     ; N/A   ; None          ; 76.92 MHz ( period = 13.000 ns ) ; Devider_2:u15|CLK_out ; Devider_2:u15|CLK_out   ; CLK_Music  ; CLK_Music ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                       ;                         ;            ;           ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------------------+-------------------------+------------+-----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM7128SLC84-15    ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CLK_Music       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-16 processors        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From               ; To                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|ones[2]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|tens[1]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|ones[0]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|ones[1]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|tens[2]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|ones[3]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|tens[3]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|tens[0]  ; MOD_24:u5|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|ones[2]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|tens[1]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|ones[0]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|ones[1]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|tens[2]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|ones[3]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|tens[3]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 32.26 MHz ( period = 31.000 ns )                    ; MOD_60:u4|tens[0]  ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 26.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|ones[2]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|tens[1]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|ones[0]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|ones[1]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|tens[2]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|ones[3]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|tens[3]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|tens[0]  ; MOD_24:u5|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_60:u4|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_60:u4|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_60:u4|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_60:u4|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_60:u4|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_60:u4|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_60:u4|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_60:u4|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_60:u4|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_60:u4|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_60:u4|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_60:u4|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_60:u4|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_60:u4|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_60:u4|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_60:u4|tensY[0] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_60:u4|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_60:u4|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_60:u4|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_60:u4|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_60:u4|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_60:u4|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_60:u4|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_60:u4|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|ones[2]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|tens[1]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|ones[0]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|ones[1]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|tens[2]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|ones[3]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|tens[3]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 33.33 MHz ( period = 30.000 ns )                    ; MOD_60:u4|tens[0]  ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 25.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_60:u4|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_60:u4|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_60:u4|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_60:u4|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_60:u4|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_60:u4|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_60:u4|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 43.48 MHz ( period = 23.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_60:u4|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 18.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[2]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[1]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[0]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[1]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[2]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[3]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[3]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[0]  ; MOD_24:u5|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_60:u4|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_60:u4|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_60:u4|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_60:u4|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_60:u4|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_60:u4|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_60:u4|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_60:u4|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_60:u4|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_60:u4|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_60:u4|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_60:u4|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_60:u4|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_60:u4|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_60:u4|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_60:u4|onesY[0] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_60:u4|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_60:u4|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_60:u4|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_60:u4|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_60:u4|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_60:u4|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_60:u4|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_60:u4|onesY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_60:u4|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_60:u4|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_60:u4|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_60:u4|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_60:u4|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_60:u4|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_60:u4|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_60:u4|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[2]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[1]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[0]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[1]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[2]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[3]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[3]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[0]  ; MOD_24:u5|tensY[2] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[2]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[1]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[0]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[1]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[2]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[3]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[3]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[0]  ; MOD_24:u5|tensY[1] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[2]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[3]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[1]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[0]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[0]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[2]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[1]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|ones[3]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u2|tens[2]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[1]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[0]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[1]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[2]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|ones[3]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[3]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 45.45 MHz ( period = 22.000 ns )                    ; MOD_60:u4|tens[0]  ; MOD_24:u5|tensY[3] ; CLK        ; CLK      ; None                        ; None                      ; 17.000 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MOD_24:u5|tensY[2] ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MOD_24:u5|onesY[3] ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MOD_24:u5|onesY[1] ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MOD_24:u5|tensY[1] ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MOD_24:u5|tensY[3] ; MOD_24:u5|onesY[2] ; CLK        ; CLK      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MOD_24:u5|onesY[0] ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MOD_24:u5|onesY[2] ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 16.000 ns               ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MOD_24:u5|onesY[3] ; MOD_24:u5|onesY[1] ; CLK        ; CLK      ; None                        ; None                      ; 16.000 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                    ;                    ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK_Music'                                                                                                                                                                              ;
+-------+----------------------------------+-----------------------+-----------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)             ; From                  ; To                    ; From Clock ; To Clock  ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+----------------------------------+-----------------------+-----------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; Devider_2:u20|CLK_out ; Devider_2:u20|CLK_out ; CLK_Music  ; CLK_Music ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; Devider_2:u19|CLK_out ; Devider_2:u19|CLK_out ; CLK_Music  ; CLK_Music ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; Devider_2:u18|CLK_out ; Devider_2:u18|CLK_out ; CLK_Music  ; CLK_Music ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; Devider_2:u17|CLK_out ; Devider_2:u17|CLK_out ; CLK_Music  ; CLK_Music ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; Devider_2:u16|CLK_out ; Devider_2:u16|CLK_out ; CLK_Music  ; CLK_Music ; None                        ; None                      ; 8.000 ns                ;
; N/A   ; 76.92 MHz ( period = 13.000 ns ) ; Devider_2:u15|CLK_out ; Devider_2:u15|CLK_out ; CLK_Music  ; CLK_Music ; None                        ; None                      ; 8.000 ns                ;
+-------+----------------------------------+-----------------------+-----------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+-------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From           ; To                      ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+-------------------------+----------+
; N/A                                     ; None                                                ; 30.000 ns  ; EN_setalarm    ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 30.000 ns  ; EN_setalarm    ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 30.000 ns  ; EN_work        ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 30.000 ns  ; EN_work        ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_setalarm    ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_setalarm    ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_setalarm    ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_setalarm    ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_setalarm    ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_work        ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_work        ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_work        ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_work        ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 29.000 ns  ; EN_work        ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 22.000 ns  ; EN_setalarm    ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 22.000 ns  ; EN_work        ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_setalarm    ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_setalarm    ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_setalarm    ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_setalarm    ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_setalarm    ; MOD_60:u4|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_setalarm    ; MOD_24:u5|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_setalarm    ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_setalarm    ; MOD_24:u5|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_work        ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_work        ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_work        ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_work        ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_work        ; MOD_60:u4|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_work        ; MOD_24:u5|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_work        ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 21.000 ns  ; EN_work        ; MOD_24:u5|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 20.000 ns  ; EN_setalarm    ; MOD_60:u2|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 20.000 ns  ; EN_work        ; MOD_60:u2|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_low_D  ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_low_D  ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_high_D ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_high_D ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_high_C ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_high_C ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_high_B ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_high_B ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_low_C  ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; setTime_low_C  ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; EN_setalarm    ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; SetTime_B      ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; SetTime_B      ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 13.000 ns  ; EN_work        ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_A      ; MOD_60:u2|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_A      ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_A      ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_A      ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_A      ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_A      ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_A      ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_low_B  ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_low_B  ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_D ; MOD_60:u2|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_D ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_C ; MOD_60:u2|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_C ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_C ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_C ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_B ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_B ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_high_B ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; setTime_low_C  ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_setalarm    ; MOD_60:u2|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_setalarm    ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_setalarm    ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_setalarm    ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_setalarm    ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_setalarm    ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_B      ; MOD_60:u2|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_B      ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_B      ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_B      ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_B      ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_B      ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; SetTime_B      ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_work        ; MOD_60:u2|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_work        ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_work        ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_work        ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_work        ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 12.000 ns  ; EN_work        ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_D  ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_D  ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_D  ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_A      ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_A      ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_A      ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_B  ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_A  ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_A  ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_D ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_D ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_D ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_C ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_C ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_C ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_C ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_B ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_B ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_B ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_high_B ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_C  ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_C  ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; setTime_low_C  ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_B      ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_B      ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_B      ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_B      ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_B      ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 5.000 ns   ; SetTime_B      ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_A ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_A ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_A ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_A ; Storage_8bit:u9|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_A ; Storage_8bit:u8|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; Storage_8bit:u9|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_D  ; Storage_8bit:u8|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_A      ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_A      ; MOD_60:u2|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_A      ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_A      ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_A      ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_A      ; MOD_60:u4|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_B  ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_B  ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_B  ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_B  ; Storage_8bit:u9|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_B  ; Storage_8bit:u8|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_A  ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_A  ; Storage_8bit:u9|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_A  ; Storage_8bit:u8|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_D ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_D ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_D ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_D ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_D ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_D ; Storage_8bit:u9|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_D ; Storage_8bit:u8|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_C ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_C ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_C ; Storage_8bit:u9|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_C ; Storage_8bit:u8|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_B ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_B ; Storage_8bit:u9|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_high_B ; Storage_8bit:u8|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_C  ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_C  ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_C  ; Storage_8bit:u9|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; setTime_low_C  ; Storage_8bit:u8|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u9|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u9|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u9|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u9|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u9|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u9|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u9|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u9|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u8|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u8|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u8|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u8|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u8|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u8|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u8|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; EN_setalarm    ; Storage_8bit:u8|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_60:u2|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_60:u4|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_24:u5|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; MOD_24:u5|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u9|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u9|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u9|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u9|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u9|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u9|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u9|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u9|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u8|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u8|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u8|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u8|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u8|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns   ; SetTime_B      ; Storage_8bit:u8|out0[1] ; CLK      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                ;                         ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+-------------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+-------------------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From                    ; To          ; From Clock ;
+-------+--------------+------------+-------------------------+-------------+------------+
; N/A   ; None         ; 69.000 ns  ; Devider_2:u20|CLK_out   ; Speaker     ; CLK_Music  ;
; N/A   ; None         ; 34.000 ns  ; MOD_24:u5|tens[0]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; MOD_60:u4|tens[1]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; MOD_60:u4|ones[1]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; MOD_60:u4|ones[3]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; MOD_60:u4|tens[0]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; Storage_8bit:u9|out1[0] ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; MOD_24:u5|ones[1]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; Storage_8bit:u9|out0[1] ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; MOD_24:u5|ones[2]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; Storage_8bit:u9|out0[2] ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; MOD_24:u5|ones[3]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; Storage_8bit:u9|out0[3] ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; Storage_8bit:u8|out1[0] ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; Storage_8bit:u8|out1[1] ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; Storage_8bit:u8|out0[1] ; Speaker     ; CLK        ;
; N/A   ; None         ; 34.000 ns  ; Storage_8bit:u8|out0[3] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; MOD_60:u4|ones[2]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; MOD_60:u4|ones[0]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; MOD_60:u4|tens[2]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; MOD_60:u4|tens[3]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; MOD_24:u5|tens[1]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Storage_8bit:u9|out1[1] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; MOD_24:u5|tens[2]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Storage_8bit:u9|out1[2] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; MOD_24:u5|tens[3]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Storage_8bit:u9|out1[3] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; MOD_24:u5|ones[0]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Storage_8bit:u9|out0[0] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Storage_8bit:u8|out1[2] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Storage_8bit:u8|out1[3] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Storage_8bit:u8|out0[0] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Storage_8bit:u8|out0[2] ; Speaker     ; CLK        ;
; N/A   ; None         ; 33.000 ns  ; Off_alarm:u11|flag      ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|tens[3]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|tens[1]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|tens[0]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[0]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[2]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[1]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[3]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|tens[2]       ; Speaker     ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[0]       ; sec_low_g   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[2]       ; sec_low_g   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[1]       ; sec_low_g   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[3]       ; sec_low_g   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[0]       ; sec_low_f   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[2]       ; sec_low_f   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[1]       ; sec_low_f   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[3]       ; sec_low_f   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[0]       ; sec_low_e   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[2]       ; sec_low_e   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[1]       ; sec_low_e   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[3]       ; sec_low_e   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[0]       ; sec_low_d   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[2]       ; sec_low_d   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[1]       ; sec_low_d   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[3]       ; sec_low_d   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[0]       ; sec_low_c   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[2]       ; sec_low_c   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[1]       ; sec_low_c   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[3]       ; sec_low_c   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[0]       ; sec_low_b   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[2]       ; sec_low_b   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[1]       ; sec_low_b   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[3]       ; sec_low_b   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[0]       ; sec_low_a   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[2]       ; sec_low_a   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[1]       ; sec_low_a   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|ones[3]       ; sec_low_a   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|tens[3]       ; sec_high_D  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|tens[2]       ; sec_high_C  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|tens[1]       ; sec_high_B  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u2|tens[0]       ; sec_high_A  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u4|ones[3]       ; min_low_D   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u8|out0[3] ; min_low_D   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u4|ones[2]       ; min_low_C   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u8|out0[2] ; min_low_C   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u4|ones[1]       ; min_low_B   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u8|out0[1] ; min_low_B   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u4|ones[0]       ; min_low_A   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u8|out0[0] ; min_low_A   ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u4|tens[3]       ; min_high_D  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u8|out1[3] ; min_high_D  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u4|tens[2]       ; min_high_C  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u8|out1[2] ; min_high_C  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u4|tens[1]       ; min_high_B  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u8|out1[1] ; min_high_B  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_60:u4|tens[0]       ; min_high_A  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u8|out1[0] ; min_high_A  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_24:u5|ones[3]       ; hour_low_D  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u9|out0[3] ; hour_low_D  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_24:u5|ones[2]       ; hour_low_C  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u9|out0[2] ; hour_low_C  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_24:u5|ones[1]       ; hour_low_B  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u9|out0[1] ; hour_low_B  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_24:u5|ones[0]       ; hour_low_A  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u9|out0[0] ; hour_low_A  ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_24:u5|tens[3]       ; hour_high_D ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u9|out1[3] ; hour_high_D ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_24:u5|tens[2]       ; hour_high_C ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u9|out1[2] ; hour_high_C ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_24:u5|tens[1]       ; hour_high_B ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u9|out1[1] ; hour_high_B ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; MOD_24:u5|tens[0]       ; hour_high_A ; CLK        ;
; N/A   ; None         ; 24.000 ns  ; Storage_8bit:u9|out1[0] ; hour_high_A ; CLK        ;
+-------+--------------+------------+-------------------------+-------------+------------+


+-------------------------------------------------------------------------+
; tpd                                                                     ;
+-------+-------------------+-----------------+-------------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From        ; To          ;
+-------+-------------------+-----------------+-------------+-------------+
; N/A   ; None              ; 23.000 ns       ; EN_work     ; sec_high_D  ;
; N/A   ; None              ; 23.000 ns       ; SetTime_B   ; sec_high_D  ;
; N/A   ; None              ; 23.000 ns       ; EN_setalarm ; sec_high_D  ;
; N/A   ; None              ; 23.000 ns       ; SetTime_A   ; sec_high_D  ;
; N/A   ; None              ; 23.000 ns       ; CLK         ; sec_high_D  ;
; N/A   ; None              ; 23.000 ns       ; EN_work     ; sec_high_C  ;
; N/A   ; None              ; 23.000 ns       ; SetTime_B   ; sec_high_C  ;
; N/A   ; None              ; 23.000 ns       ; EN_setalarm ; sec_high_C  ;
; N/A   ; None              ; 23.000 ns       ; SetTime_A   ; sec_high_C  ;
; N/A   ; None              ; 23.000 ns       ; CLK         ; sec_high_C  ;
; N/A   ; None              ; 23.000 ns       ; EN_work     ; sec_high_B  ;
; N/A   ; None              ; 23.000 ns       ; SetTime_B   ; sec_high_B  ;
; N/A   ; None              ; 23.000 ns       ; EN_setalarm ; sec_high_B  ;
; N/A   ; None              ; 23.000 ns       ; SetTime_A   ; sec_high_B  ;
; N/A   ; None              ; 23.000 ns       ; CLK         ; sec_high_B  ;
; N/A   ; None              ; 23.000 ns       ; EN_work     ; sec_high_A  ;
; N/A   ; None              ; 23.000 ns       ; SetTime_B   ; sec_high_A  ;
; N/A   ; None              ; 23.000 ns       ; EN_setalarm ; sec_high_A  ;
; N/A   ; None              ; 23.000 ns       ; SetTime_A   ; sec_high_A  ;
; N/A   ; None              ; 23.000 ns       ; CLK         ; sec_high_A  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; Speaker     ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; sec_low_g   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; sec_low_g   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; sec_low_g   ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_low_g   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; sec_low_g   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; sec_low_g   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; sec_low_f   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; sec_low_f   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; sec_low_f   ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_low_f   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; sec_low_f   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; sec_low_f   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; sec_low_e   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; sec_low_e   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; sec_low_e   ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_low_e   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; sec_low_e   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; sec_low_e   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; sec_low_d   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; sec_low_d   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; sec_low_d   ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_low_d   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; sec_low_d   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; sec_low_d   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; sec_low_c   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; sec_low_c   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; sec_low_c   ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_low_c   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; sec_low_c   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; sec_low_c   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; sec_low_b   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; sec_low_b   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; sec_low_b   ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_low_b   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; sec_low_b   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; sec_low_b   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; sec_low_a   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; sec_low_a   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; sec_low_a   ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_low_a   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; sec_low_a   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; sec_low_a   ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_high_D  ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_high_C  ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_high_B  ;
; N/A   ; None              ; 15.000 ns       ; page        ; sec_high_A  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; min_low_D   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; min_low_D   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; min_low_D   ;
; N/A   ; None              ; 15.000 ns       ; page        ; min_low_D   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; min_low_D   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; min_low_D   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; min_low_C   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; min_low_C   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; min_low_C   ;
; N/A   ; None              ; 15.000 ns       ; page        ; min_low_C   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; min_low_C   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; min_low_C   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; min_low_B   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; min_low_B   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; min_low_B   ;
; N/A   ; None              ; 15.000 ns       ; page        ; min_low_B   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; min_low_B   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; min_low_B   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; min_low_A   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; min_low_A   ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; min_low_A   ;
; N/A   ; None              ; 15.000 ns       ; page        ; min_low_A   ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; min_low_A   ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; min_low_A   ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; min_high_D  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; min_high_D  ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; min_high_D  ;
; N/A   ; None              ; 15.000 ns       ; page        ; min_high_D  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; min_high_D  ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; min_high_D  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; min_high_C  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; min_high_C  ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; min_high_C  ;
; N/A   ; None              ; 15.000 ns       ; page        ; min_high_C  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; min_high_C  ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; min_high_C  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; min_high_B  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; min_high_B  ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; min_high_B  ;
; N/A   ; None              ; 15.000 ns       ; page        ; min_high_B  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; min_high_B  ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; min_high_B  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; min_high_A  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; min_high_A  ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; min_high_A  ;
; N/A   ; None              ; 15.000 ns       ; page        ; min_high_A  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_A   ; min_high_A  ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; min_high_A  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; hour_low_D  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; hour_low_D  ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; hour_low_D  ;
; N/A   ; None              ; 15.000 ns       ; page        ; hour_low_D  ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; hour_low_D  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; hour_low_C  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; hour_low_C  ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; hour_low_C  ;
; N/A   ; None              ; 15.000 ns       ; page        ; hour_low_C  ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; hour_low_C  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; hour_low_B  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; hour_low_B  ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; hour_low_B  ;
; N/A   ; None              ; 15.000 ns       ; page        ; hour_low_B  ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; hour_low_B  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; hour_low_A  ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; hour_low_A  ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; hour_low_A  ;
; N/A   ; None              ; 15.000 ns       ; page        ; hour_low_A  ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; hour_low_A  ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; hour_high_D ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; hour_high_D ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; hour_high_D ;
; N/A   ; None              ; 15.000 ns       ; page        ; hour_high_D ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; hour_high_D ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; hour_high_C ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; hour_high_C ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; hour_high_C ;
; N/A   ; None              ; 15.000 ns       ; page        ; hour_high_C ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; hour_high_C ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; hour_high_B ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; hour_high_B ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; hour_high_B ;
; N/A   ; None              ; 15.000 ns       ; page        ; hour_high_B ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; hour_high_B ;
; N/A   ; None              ; 15.000 ns       ; EN_work     ; hour_high_A ;
; N/A   ; None              ; 15.000 ns       ; SetTime_B   ; hour_high_A ;
; N/A   ; None              ; 15.000 ns       ; EN_setalarm ; hour_high_A ;
; N/A   ; None              ; 15.000 ns       ; page        ; hour_high_A ;
; N/A   ; None              ; 15.000 ns       ; CLK         ; hour_high_A ;
+-------+-------------------+-----------------+-------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------------+-------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From           ; To                      ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------------+-------------------------+----------+
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_A ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_A ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_A ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_A ; Storage_8bit:u9|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_A ; Storage_8bit:u8|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; Storage_8bit:u9|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_D  ; Storage_8bit:u8|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u2|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_A      ; MOD_60:u4|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_B  ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_B  ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_B  ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_B  ; Storage_8bit:u9|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_B  ; Storage_8bit:u8|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_A  ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_A  ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_A  ; Storage_8bit:u9|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_A  ; Storage_8bit:u8|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; Storage_8bit:u9|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_D ; Storage_8bit:u8|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; Storage_8bit:u9|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_C ; Storage_8bit:u8|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_B ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_B ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_B ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_B ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_B ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_B ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_B ; Storage_8bit:u9|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_high_B ; Storage_8bit:u8|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_C  ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_C  ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_C  ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_C  ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_C  ; Storage_8bit:u9|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; setTime_low_C  ; Storage_8bit:u8|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u2|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_60:u4|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_24:u5|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; MOD_24:u5|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u9|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u9|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u9|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u9|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u9|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u9|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u9|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u9|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u8|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u8|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u8|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u8|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u8|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u8|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u8|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_setalarm    ; Storage_8bit:u8|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u2|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_60:u4|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_24:u5|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; MOD_24:u5|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u9|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u9|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u9|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u9|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u9|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u9|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u9|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u9|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u8|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u8|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u8|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u8|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u8|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u8|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u8|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; SetTime_B      ; Storage_8bit:u8|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_24:u5|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u4|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u2|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u2|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u2|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u2|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u2|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u2|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u4|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u4|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u4|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u4|tensY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u4|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_60:u4|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_24:u5|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_24:u5|onesY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_24:u5|tensY[1]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; MOD_24:u5|tensY[3]      ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u9|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u9|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u9|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u9|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u9|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u9|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u9|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u9|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u8|out1[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u8|out1[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u8|out1[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u8|out1[3] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u8|out0[0] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u8|out0[1] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u8|out0[2] ; CLK      ;
; N/A                                     ; None                                                ; 4.000 ns  ; EN_work        ; Storage_8bit:u8|out0[3] ; CLK      ;
; N/A                                     ; None                                                ; 3.000 ns  ; setTime_low_D  ; MOD_24:u5|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 3.000 ns  ; setTime_low_D  ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 3.000 ns  ; setTime_low_B  ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 3.000 ns  ; setTime_low_A  ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; 3.000 ns  ; setTime_high_D ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 3.000 ns  ; setTime_high_C ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 3.000 ns  ; setTime_high_B ; MOD_24:u5|onesY[2]      ; CLK      ;
; N/A                                     ; None                                                ; 3.000 ns  ; setTime_low_C  ; MOD_60:u4|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; -4.000 ns ; setTime_low_D  ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; -4.000 ns ; SetTime_A      ; MOD_60:u2|tensY[2]      ; CLK      ;
; N/A                                     ; None                                                ; -4.000 ns ; setTime_low_B  ; MOD_60:u2|onesY[0]      ; CLK      ;
; N/A                                     ; None                                                ; -4.000 ns ; setTime_low_B  ; MOD_24:u5|onesY[1]      ; CLK      ;
; N/A                                     ; None                                                ; -4.000 ns ; setTime_high_D ; MOD_60:u2|tensY[2]      ; CLK      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;                ;                         ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+----------------+-------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Fri Aug 30 15:26:16 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Clock_project -c Clock_project
Info: Parallel compilation is enabled and will use 16 of the 16 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis does not support the analysis of latches as synchronous elements for the currently selected device family
Warning: Found combinational loop of 1 nodes
    Warning: Node "Carrier_60:u3|min_COUT~6"
Warning: Found combinational loop of 1 nodes
    Warning: Node "Carrier_60:u3|hour_COUT~17"
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
    Info: Assuming node "CLK_Music" is an undefined clock
Warning: Found 5 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "Devider_2:u15|CLK_out" as buffer
    Info: Detected ripple clock "Devider_2:u16|CLK_out" as buffer
    Info: Detected ripple clock "Devider_2:u17|CLK_out" as buffer
    Info: Detected ripple clock "Devider_2:u18|CLK_out" as buffer
    Info: Detected ripple clock "Devider_2:u19|CLK_out" as buffer
Info: Clock "CLK" has Internal fmax of 32.26 MHz between source register "MOD_60:u4|ones[2]" and destination register "MOD_24:u5|onesY[3]" (period= 31.0 ns)
    Info: + Longest register to register delay is 26.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC6; Fanout = 8; REG Node = 'MOD_60:u4|ones[2]'
        Info: 2: + IC(0.000 ns) + CELL(9.000 ns) = 9.000 ns; Loc. = LC66; Fanout = 13; COMB LOOP Node = 'Carrier_60:u3|hour_COUT~17'
            Info: Loc. = LC66; Node "Carrier_60:u3|hour_COUT~17"
        Info: 3: + IC(2.000 ns) + CELL(7.000 ns) = 18.000 ns; Loc. = LC26; Fanout = 5; COMB Node = 'MOD_24:u5|onesY~76'
        Info: 4: + IC(2.000 ns) + CELL(6.000 ns) = 26.000 ns; Loc. = LC114; Fanout = 14; REG Node = 'MOD_24:u5|onesY[3]'
        Info: Total cell delay = 22.000 ns ( 84.62 % )
        Info: Total interconnect delay = 4.000 ns ( 15.38 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 10.000 ns
            Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 105; CLK Node = 'CLK'
            Info: 2: + IC(2.000 ns) + CELL(6.000 ns) = 10.000 ns; Loc. = LC114; Fanout = 14; REG Node = 'MOD_24:u5|onesY[3]'
            Info: Total cell delay = 8.000 ns ( 80.00 % )
            Info: Total interconnect delay = 2.000 ns ( 20.00 % )
        Info: - Longest clock path from clock "CLK" to source register is 10.000 ns
            Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 105; CLK Node = 'CLK'
            Info: 2: + IC(2.000 ns) + CELL(6.000 ns) = 10.000 ns; Loc. = LC6; Fanout = 8; REG Node = 'MOD_60:u4|ones[2]'
            Info: Total cell delay = 8.000 ns ( 80.00 % )
            Info: Total interconnect delay = 2.000 ns ( 20.00 % )
    Info: + Micro clock to output delay of source is 1.000 ns
    Info: + Micro setup delay of destination is 4.000 ns
Info: Clock "CLK_Music" has Internal fmax of 76.92 MHz between source register "Devider_2:u20|CLK_out" and destination register "Devider_2:u20|CLK_out" (period= 13.0 ns)
    Info: + Longest register to register delay is 8.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC124; Fanout = 4; REG Node = 'Devider_2:u20|CLK_out'
        Info: 2: + IC(0.000 ns) + CELL(8.000 ns) = 8.000 ns; Loc. = LC124; Fanout = 4; REG Node = 'Devider_2:u20|CLK_out'
        Info: Total cell delay = 8.000 ns ( 100.00 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CLK_Music" to destination register is 55.000 ns
            Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_56; Fanout = 1; CLK Node = 'CLK_Music'
            Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 11.000 ns; Loc. = LC120; Fanout = 2; REG Node = 'Devider_2:u15|CLK_out'
            Info: 3: + IC(2.000 ns) + CELL(7.000 ns) = 20.000 ns; Loc. = LC128; Fanout = 2; REG Node = 'Devider_2:u16|CLK_out'
            Info: 4: + IC(2.000 ns) + CELL(7.000 ns) = 29.000 ns; Loc. = LC127; Fanout = 2; REG Node = 'Devider_2:u17|CLK_out'
            Info: 5: + IC(2.000 ns) + CELL(7.000 ns) = 38.000 ns; Loc. = LC126; Fanout = 2; REG Node = 'Devider_2:u18|CLK_out'
            Info: 6: + IC(2.000 ns) + CELL(7.000 ns) = 47.000 ns; Loc. = LC121; Fanout = 2; REG Node = 'Devider_2:u19|CLK_out'
            Info: 7: + IC(2.000 ns) + CELL(6.000 ns) = 55.000 ns; Loc. = LC124; Fanout = 4; REG Node = 'Devider_2:u20|CLK_out'
            Info: Total cell delay = 43.000 ns ( 78.18 % )
            Info: Total interconnect delay = 12.000 ns ( 21.82 % )
        Info: - Longest clock path from clock "CLK_Music" to source register is 55.000 ns
            Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_56; Fanout = 1; CLK Node = 'CLK_Music'
            Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 11.000 ns; Loc. = LC120; Fanout = 2; REG Node = 'Devider_2:u15|CLK_out'
            Info: 3: + IC(2.000 ns) + CELL(7.000 ns) = 20.000 ns; Loc. = LC128; Fanout = 2; REG Node = 'Devider_2:u16|CLK_out'
            Info: 4: + IC(2.000 ns) + CELL(7.000 ns) = 29.000 ns; Loc. = LC127; Fanout = 2; REG Node = 'Devider_2:u17|CLK_out'
            Info: 5: + IC(2.000 ns) + CELL(7.000 ns) = 38.000 ns; Loc. = LC126; Fanout = 2; REG Node = 'Devider_2:u18|CLK_out'
            Info: 6: + IC(2.000 ns) + CELL(7.000 ns) = 47.000 ns; Loc. = LC121; Fanout = 2; REG Node = 'Devider_2:u19|CLK_out'
            Info: 7: + IC(2.000 ns) + CELL(6.000 ns) = 55.000 ns; Loc. = LC124; Fanout = 4; REG Node = 'Devider_2:u20|CLK_out'
            Info: Total cell delay = 43.000 ns ( 78.18 % )
            Info: Total interconnect delay = 12.000 ns ( 21.82 % )
    Info: + Micro clock to output delay of source is 1.000 ns
    Info: + Micro setup delay of destination is 4.000 ns
Info: tsu for register "MOD_24:u5|onesY[3]" (data pin = "EN_setalarm", clock pin = "CLK") is 30.000 ns
    Info: + Longest pin to register delay is 36.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_54; Fanout = 145; PIN Node = 'EN_setalarm'
        Info: 2: + IC(2.000 ns) + CELL(8.000 ns) = 12.000 ns; Loc. = SEXP65; Fanout = 4; COMB Node = 'comb~8'
        Info: 3: + IC(0.000 ns) + CELL(7.000 ns) = 19.000 ns; Loc. = LC66; Fanout = 13; COMB LOOP Node = 'Carrier_60:u3|hour_COUT~17'
            Info: Loc. = LC66; Node "Carrier_60:u3|hour_COUT~17"
        Info: 4: + IC(2.000 ns) + CELL(7.000 ns) = 28.000 ns; Loc. = LC26; Fanout = 5; COMB Node = 'MOD_24:u5|onesY~76'
        Info: 5: + IC(2.000 ns) + CELL(6.000 ns) = 36.000 ns; Loc. = LC114; Fanout = 14; REG Node = 'MOD_24:u5|onesY[3]'
        Info: Total cell delay = 30.000 ns ( 83.33 % )
        Info: Total interconnect delay = 6.000 ns ( 16.67 % )
    Info: + Micro setup delay of destination is 4.000 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 10.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 105; CLK Node = 'CLK'
        Info: 2: + IC(2.000 ns) + CELL(6.000 ns) = 10.000 ns; Loc. = LC114; Fanout = 14; REG Node = 'MOD_24:u5|onesY[3]'
        Info: Total cell delay = 8.000 ns ( 80.00 % )
        Info: Total interconnect delay = 2.000 ns ( 20.00 % )
Info: tco from clock "CLK_Music" to destination pin "Speaker" through register "Devider_2:u20|CLK_out" is 69.000 ns
    Info: + Longest clock path from clock "CLK_Music" to source register is 55.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_56; Fanout = 1; CLK Node = 'CLK_Music'
        Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 11.000 ns; Loc. = LC120; Fanout = 2; REG Node = 'Devider_2:u15|CLK_out'
        Info: 3: + IC(2.000 ns) + CELL(7.000 ns) = 20.000 ns; Loc. = LC128; Fanout = 2; REG Node = 'Devider_2:u16|CLK_out'
        Info: 4: + IC(2.000 ns) + CELL(7.000 ns) = 29.000 ns; Loc. = LC127; Fanout = 2; REG Node = 'Devider_2:u17|CLK_out'
        Info: 5: + IC(2.000 ns) + CELL(7.000 ns) = 38.000 ns; Loc. = LC126; Fanout = 2; REG Node = 'Devider_2:u18|CLK_out'
        Info: 6: + IC(2.000 ns) + CELL(7.000 ns) = 47.000 ns; Loc. = LC121; Fanout = 2; REG Node = 'Devider_2:u19|CLK_out'
        Info: 7: + IC(2.000 ns) + CELL(6.000 ns) = 55.000 ns; Loc. = LC124; Fanout = 4; REG Node = 'Devider_2:u20|CLK_out'
        Info: Total cell delay = 43.000 ns ( 78.18 % )
        Info: Total interconnect delay = 12.000 ns ( 21.82 % )
    Info: + Micro clock to output delay of source is 1.000 ns
    Info: + Longest register to pin delay is 13.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC124; Fanout = 4; REG Node = 'Devider_2:u20|CLK_out'
        Info: 2: + IC(2.000 ns) + CELL(7.000 ns) = 9.000 ns; Loc. = LC80; Fanout = 1; COMB Node = 'Music_output:u13|Music~56'
        Info: 3: + IC(0.000 ns) + CELL(4.000 ns) = 13.000 ns; Loc. = PIN_52; Fanout = 0; PIN Node = 'Speaker'
        Info: Total cell delay = 11.000 ns ( 84.62 % )
        Info: Total interconnect delay = 2.000 ns ( 15.38 % )
Info: Longest tpd from source pin "EN_work" to destination pin "sec_high_D" is 23.000 ns
    Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_81; Fanout = 148; PIN Node = 'EN_work'
    Info: 2: + IC(2.000 ns) + CELL(8.000 ns) = 12.000 ns; Loc. = SEXP49; Fanout = 4; COMB Node = 'Flash_controller:u14|shadow2[0]~11sexpand0'
    Info: 3: + IC(0.000 ns) + CELL(7.000 ns) = 19.000 ns; Loc. = LC49; Fanout = 1; COMB Node = 'Flash_controller:u14|shadow2[3]~57'
    Info: 4: + IC(0.000 ns) + CELL(4.000 ns) = 23.000 ns; Loc. = PIN_41; Fanout = 0; PIN Node = 'sec_high_D'
    Info: Total cell delay = 21.000 ns ( 91.30 % )
    Info: Total interconnect delay = 2.000 ns ( 8.70 % )
Info: th for register "MOD_24:u5|tensY[0]" (data pin = "setTime_high_A", clock pin = "CLK") is 4.000 ns
    Info: + Longest clock path from clock "CLK" to destination register is 10.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_58; Fanout = 105; CLK Node = 'CLK'
        Info: 2: + IC(2.000 ns) + CELL(6.000 ns) = 10.000 ns; Loc. = LC29; Fanout = 9; REG Node = 'MOD_24:u5|tensY[0]'
        Info: Total cell delay = 8.000 ns ( 80.00 % )
        Info: Total interconnect delay = 2.000 ns ( 20.00 % )
    Info: + Micro hold delay of destination is 4.000 ns
    Info: - Shortest pin to register delay is 10.000 ns
        Info: 1: + IC(0.000 ns) + CELL(2.000 ns) = 2.000 ns; Loc. = PIN_75; Fanout = 7; PIN Node = 'setTime_high_A'
        Info: 2: + IC(2.000 ns) + CELL(6.000 ns) = 10.000 ns; Loc. = LC29; Fanout = 9; REG Node = 'MOD_24:u5|tensY[0]'
        Info: Total cell delay = 8.000 ns ( 80.00 % )
        Info: Total interconnect delay = 2.000 ns ( 20.00 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 185 megabytes
    Info: Processing ended: Fri Aug 30 15:26:16 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


