# Projet ASIC ‚Äì Conception d‚Äôun compteur 8 bits avec TinyTapeout

Ce projet a pour objectif de concevoir un composant simple (compteur 8 bits) en VHDL et Verilog, de le tester sur FPGA (Artix-7), puis de l‚Äôimpl√©menter dans un flot de fabrication ASIC via la plateforme open source [TinyTapeout](https://tinytapeout.com/).

Il s'agit d'une premi√®re √©tape dans notre d√©marche de d√©veloppement d'un processeur 16 bits compatible avec TinyTapeout.

---

## 1.1.  Premiers essais : Compteur 8 bits

###  Impl√©mentation en VHDL

Nous avons con√ßu un compteur 8 bits synchrone en VHDL avec remise √† z√©ro asynchrone. Ce module a √©t√© :

- simul√© sous **Vivado**.
- test√© sur **carte FPGA Artix-7**.
- et retenu comme point de comparaison pour la version Verilog.

### Impl√©mentation en Verilog

Nous avons √©galement d√©velopp√© une version √©quivalente du compteur en Verilog. Les √©tapes suivantes ont √©t√© r√©alis√©es :

1. **√âcriture manuelle** du code Verilog, √©quivalent fonctionnel au design VHDL.
2. **Simulation** du module sous **Vivado** pour valider le comportement RTL.
3. **Impl√©mentation sur carte FPGA Artix-7**.

Cette double impl√©mentation (VHDL et Verilog) nous a permis de mieux comprendre les contraintes de portabilit√© et les exigences de la plateforme TinyTapeout.

---

###  Synth√®se via TinyTapeout

Nous avons int√©gr√© les deux versions du compteur dans le flot de fabrication de TinyTapeout.

####  Liens des projets
- üîó **Compteur VHDL** : [github.com/MalekBejaoui/tto-counter-vhdl](https://github.com/Maleek-Bejaoui/tto-counter-vhdl/actions/runs/13231193350)
- üîó **Compteur Verilog** : [github.com/Malek-Bejaoui/tto-counter-verilog](https://github.com/Maleek-Bejaoui/tto-counter-verilog/actions/runs/14938384629)
- üîó **Template TinyTapeout de base** :[github.com/TinyTapeout/tt-template](https://github.com/TinyTapeout/tt10-verilog-template)

---

#### Instructions d‚Äôint√©gration dans le template TinyTapeout

Pour int√©grer un projet Verilog dans la plateforme TinyTapeout, voici les √©tapes √† suivre (traduction officielle des consignes TinyTapeout) :

1. Ajoutez vos fichiers Verilog dans le dossier `src`.

2. Modifiez le fichier `info.yaml` et mettez √† jour les informations concernant votre projet, en pr√™tant une attention particuli√®re aux champs :
   - `source_files` (liste des fichiers source),
   - `top_module` (nom du module principal).

3. Modifiez `docs/info.md` pour ajouter une **description textuelle** de votre projet.

4. Adaptez le fichier de **testbench** √† votre design. Pour cela, consultez le fichier `test/README.md`.

5. Pour publier les r√©sultats, allez dans *Settings ‚Üí Pages* du d√©p√¥t et s√©lectionnez **GitHub Actions** comme source.

L'action GitHub fournie avec le template ex√©cutera automatiquement la synth√®se ASIC √† l'aide d'[OpenLane](https://www.zerotoasiccourse.com/terminology/openlane/).

#### Cha√Æne de synth√®se automatique via GitHub Actions

Une fois le projet correctement structur√© dans le template TinyTapeout, **aucune installation locale des outils de synth√®se n‚Äôest n√©cessaire**.  
L‚Äôaction GitHub int√©gr√©e au d√©p√¥t ex√©cute automatiquement la **cha√Æne compl√®te de conception ASIC √† l‚Äôaide d‚ÄôOpenLane**, d√®s qu‚Äôun `push` est effectu√©.

 *Le flot de conception suit ces √©tapes fondamentales* :

1. **Synthesis** ‚Äì Transformation du code HDL (Verilog) en netlist logique.
2. **Floorplanning** ‚Äì D√©finition de l'organisation physique des blocs sur la puce.
3. **Placement & Routing** ‚Äì Placement des cellules logiques et g√©n√©ration du routage des connexions.
4. **Sign-off** :
   - **LVS (Layout vs Schematic)** ‚Äì V√©rification que le layout correspond au sch√©ma logique.
   - **DRC (Design Rule Check)** ‚Äì V√©rification du respect des r√®gles technologiques.
   - **STA (Static Timing Analysis)** ‚Äì Analyse temporelle pour garantir les performances.

√Ä l‚Äôentr√©e, on fournit un fichier Verilog ; √† la sortie, on obtient un **fichier GDSII**, standard pour l‚Äôenvoi en fabrication.

üìö Pour plus de d√©tails sur les fichiers g√©n√©r√©s par OpenLane :  
üîó [OpenLane Output Files](https://www.zerotoasiccourse.com/post/openlane_output_files/)


