# Aula 7

Máquina de Estados Finitos (MEF - FSM). Implementação em VHDL.

Contador de 1 a 5 (base 10), com circuito de FSM, lógica sequencial e lógica combinacional. Decodificador para display LED de 7-segmentos.

Projetado no software Quartus II v.15.0 para dispositivo FPGA Intel Altera Cyclone V versão 5CSEMAF31C6

# Class 7

Finite States Machine (FSM). Implemented with VHDL

1 to 5 counter with FSM circuit, combinational logic, sequential logic. 7-segment LED Display decoder.

Designed on software Quartus II v.15 for FPGA device Intel Altera Cyclone V version 5CSEMAF31C6
