#计算机组成原理 

# 第4章 存储器

## 4.1 存储器的分类

### 1.按存储介质
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220921144930.png)


上述存储器中只有半导体存储器是易失性存储器，其他的都是非易失性存储器

TTL 与 MOS 的比较：
| 存储器类型  |          特点       |
| ---------- | ------------------ |
|      TTL   | 高速               |
|      MOS   | 高集成度，成本低廉 |
### 2.按存储方式
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220921145732.png)

### 3.按在计算机中的作用
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/20220921145915.png)

RAM 的分类：按存储信息原理的不同，
	- 静态 RAM 以触发器原理存储信息
	- 动态 RAM 以电容充放电原理存储信息

主存储器：可以和 CPU 直接交换信息
辅助存储器：主存储器的后院存储器，存放暂时不用的程序和数据，不能和 CPU 直接交换数据

## 4.2 存储器的层次结构
### 1. 三个特性的关系
| 名称   |   特点  |
| ------ | --- |
| 寄存器 |   直接在 CPU 内部参与运算  |
| 主存   |   用来存放将要参与运算的程序和数据  |
途中由上至下，位价越来越低，速度越来越慢，容量越来越大，CPU访问的次数也越来越少

![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202209231833487.png)

### 2. 两级存储系统

缓存-主存层次主要解决 CPU 和主存速度不匹配的问题，
主存-辅存层次主要解决存储系统的容量问题

   <font color="red">TODO：插入图片</font>

## 4.3 主存储器
### 1. 主存概述
1. 主存的基本组成
   主存根据MAR中的地址访问某个存储单元时，需经过地址译码、驱动等电路，才能找到所需访问的单元。
   读出时，需经过读出放大器，才能将被选中单元的存储字送到 MDR，
   写入时，MDR中的数据也必须经过写入电路
   
   ![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202209231857039.png)

2. 主存和CPU的联系
   读取信息时，由 CPU 将该字的地址送到 MDR，经地址总线送至主存，然后发出读命令。主存接到读命令后，将该地址单元的内容读出值数据总线。
   
   ![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202209231901998.png)

3. 存储单元地址的分配
	存储字与存储字长，存储字的长度是存储字长

设地址线 N 根，按字节寻址的范围是 2<sup>N</sup>，
若字长为 M 位，按照字寻址的范围是 2<sup>N</sup> /  (M / 8)

例：地址线24根，按字节寻址2<sup>N</sup> = 16 兆，
	若字长为16位，按字寻址的范围是8兆

4. 主存的技术指标
![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202209231927170.png)

对于存储器带宽，`存储器带宽 = 存储字长 / 存储周期`
可以用一下措施提高：
- 缩短存取周期
- 增加存储字长
- 增加存储体


### 2. 半导体随机存取芯片

**1. 半导体存储芯片的基本结构**


![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202209231932940.png)

地址线是单向输入的，假设M根；数据线是双向的，假设N根，
那么 芯片容量 = 2<sup>M</sup> * N 位
| 地址线（单向） | 数据线（双向） | 芯片容量 |
| -------------- | -------------- | -------- |
| 10             | 4              | 1K * 4位 |
| 14             | 1              | 16K * 1位         |

**2.半导体存储存储芯片的译码驱动方式** 
| 驱动方式 | 特点                                                                         |
| -------- | ---------------------------------------------------------------------------- |
| 线选法   | 用一根字选择线直接选中一个存储单元的各位，结构简单，适用于容量不大的存储芯片 |
| 重合法   |                                                                              |

### 3.随机存取存储器
| 类型    | 原理         | 特点                             |
| ------- | ------------ | -------------------------------- |
| 静态RAM | 触发器       | 不断电时，信息读出后，保持原状态 |
| 动态RAM | 电容存取电荷 | 即使不断电，电荷也会消散，需要刷新|                                 |

![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202209232017954.png)


### 4.动态RAM的刷新

假设存储芯片是128 行 * 128列矩阵，存取周期为0.5us,刷新周期为2ms
| 刷新方式 | 特点                                     | 刷新时间间隔 |
| -------- | ---------------------------------------- | -------- |
| 集中刷新 | 存在死区：无法进行读写操作 |        |
| 分散刷新 | 不存在死区，存取时间延长，系统速度降低，存取周期变为1us  |  128个存取周期即128us |
| 异步刷新 | 不存在死区，不会延长存取时间           |     2ms     |

### 5.只读存储器

只读存储器（ROM）：PROM，EPROM，EEPROM等
半导体ROM的基本器件分为两种：MOS型和TTL型

| 类型    |                                      |                     |
| ------- | ------------------------------------ | ------------------- |
| 掩模ROM | 重合法驱动，用户无法改变原始数据状态 | 行列交叉处有无MOS管 |
| PROM    | 一次性编程的只读存储器               |  熔丝断和未断    |
| FPROM   | 可擦除可编程只读存储器               |     |

EPROM的改写：
- 紫外线照射：擦除时间较长，且不支持对个别单元进行单独擦除
- 电气法：字擦除或页擦除方式，可局部擦除和全部擦除，EEPROM

闪速存储器（Flash Memory），
- 兼有EPROM的价格便宜，集成度高和EEPROM电可擦除重写的特性
- 整片擦除的特点，擦除、重写速度快
- 存储器访问周期短，功耗低，计算机接口简单

### 6.存储器与CPU的连接

单片存储芯片的容量是有限的，将若干存储芯片连接在一起组成足够容量的存储器，称为存储容量的扩展，通常有字扩展和位扩展。

>无论是哪种扩展方式，最重要的都是片选线的连接（片选信号的形成）

| 扩展方式 | 含义               | 示例                  | 重点 |
| -------- | ------------------ | --------------------- | ---- |
| 位扩展   | 增加存储字长的位数 | 2片1Kx4位 = 1片1Kx8位 |   数据线，同时访问   |
| 字扩展   | 增加存储字的数量   | 2片1Kx8位 = 1片2Kx8位 |   地址线，单独访问   |

### 7.提高访存速度的措施
- 采用高速器件
- 采用层次结构
- 调整主存结构

1. 单体多字系统
前提：指令和数据在主存内是连续存放的

![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202210041523863.png)

2. 多体并行系统

假设每个体的存储字长和数据总线的宽度一致，低位交叉的存储器模块数为n，存取周期为T，总线传输周期为t，
| 交叉编址方式         | 特点           | 连续读取n个字所需时间 | 
| -------------------- | -------------- | --------------------- |
| 高位交叉（顺序存储） | 各个体并行工作 |   nT              |
| 低位交叉（模m编址）  | 各个体轮流编址 |  T + (n - 1)t     |

>高位交叉
>![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202210041531629.png)

>低位交叉
>![](https://raw.githubusercontent.com/Anlieh/PicBucket/master/202210041531916.png)


## 4.4 高速缓冲存储器

- 缓存-主存层解决主存与CPU速度不匹配
- 程序的局部性原理

### 1.Cache
#### 工作的基本原理
主存由2<sup>n</sup>个可编址的字组成，每个字有唯一的n位地址


