▎Задачи домашнего задания 02

В этом проекте я выполнил ряд заданий, связанных с проектированием цифровых модулей на языке Verilog. Все задания были реализованы самостоятельно и охватывают различные аспекты работы с последовательными и параллельными данными.

▎Задания

1. 01_edge_and_pulse_detection: Реализация детектора однотактового сигнала (010).

   • Модуль определяет наличие однотактового сигнала, выводя результаты в формате, указанном в файле testbench.sv.

2. 02_single_and_double_rate_fibonacci: Модуль, генерирующий два числа Фибоначчи за такт.

   • Этот модуль создает последовательность чисел Фибоначчи, обеспечивая их генерацию с заданной частотой.

3. 03_serial_adder_using_logic_operations_only: Последовательный сумматор, использующий только логические операции XOR, OR, AND и NOT.

   • Модуль реализует однобитный полный сумматор, основываясь на логических операциях, как описано в литературе и на Википедии.

4. 04_serial_adder_with_vld: Модуль для последовательного сложения двух чисел с контрольными сигналами.

   • Этот модуль складывает входные биты по одному за такт, учитывая сигналы валидности и завершения.

5. 05_serial_comparator_most_significant_first: Модуль, который последовательно сравнивает два числа.

   • Входные биты обрабатываются поочередно, и выходные сигналы показывают, какое из чисел больше, равно или меньше.

6. 06_serial_comparator_most_significant_first_using_fsm: Последовательный компаратор с использованием конечного автомата.

   • Этот модуль аналогичен предыдущему, но использует конечный автомат для определения выходных сигналов.

7. 07_halve_tokens: Модуль, который вдвое сокращает количество входящих токенов "1".

   • Реализован последовательный модуль, который обрабатывает входящие логические единицы, уменьшая их количество вдвое.

8. 08_double_tokens: Модуль, который удваивает каждый входящий токен "1".

   • Этот модуль обрабатывает последовательные токены, удваивая их количество и обрабатывая возможные переполнения.

9. 09_round_robin_arbiter_with_2_requests: Модуль "арбитр", который принимает до двух запросов.

   • Реализован механизм, который управляет доступом к ресурсам, предоставляя разрешение на работу одному из запрашивающих.

10. 10_serial_to_parallel: Модуль, преобразующий последовательные данные в параллельное многоразрядное значение.

    • Этот модуль собирает последовательные биты в параллельное значение и сигнализирует о готовности данных.

▎Заключение

Все задания демонстрируют различные методы проектирования цифровых систем и мои навыки в разработке последовательных и параллельных модулей.

Задания взяты из Школы Синтеза Цифровых Схем: Школа Синтеза Цифровых Схем (https://engineer.yadro.com/chip-design-school/).