DRM_DEBUG_KMS,FUNC_0
cdv_intel_dp_link_clock,FUNC_1
cdv_intel_dp_link_required,FUNC_2
cdv_intel_dp_max_data_rate,FUNC_3
cdv_intel_dp_max_lane_count,FUNC_4
cdv_intel_dp_max_link_bw,FUNC_5
cdv_intel_fixed_panel_mode,FUNC_6
is_edp,FUNC_7
to_gma_encoder,FUNC_8
cdv_intel_dp_mode_fixup,FUNC_9
encoder,VAR_0
mode,VAR_1
adjusted_mode,VAR_2
dev_priv,VAR_3
intel_encoder,VAR_4
intel_dp,VAR_5
lane_count,VAR_6
clock,VAR_7
max_lane_count,VAR_8
max_clock,VAR_9
bws,VAR_10
refclock,VAR_11
bpp,VAR_12
link_avail,VAR_13
