{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "testGradeFSM": [
        "testGradeFSM",
        "I7Z2G",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}