reg型和wire型。always块中的输出信号必须被描述成reg型，而不是默认的wire型。
在verilog中，各语句是并发执行的，不分先后，除了if是顺序。顺序执行的语句必需包含在always或initial块中
串行接口是指信息是在单根信号线上按序一位一位发送的
**异步复位**指复位信号的生效与**时钟信号无关**，只要复位信号满足有效条件，电路会**立即**进入复位状态（如输出清零、寄存器置初始值），无需等待时钟边沿触发。
**低电平**有效指**复位信号**为**低电平**（0）时**生效**，高电平时无效。这类信号通常会在命名中加后缀_n表示负逻辑
在PS/2协议中，数据在时钟**下降沿**时稳定，

