Classic Timing Analyzer report for CAP
Thu Jul 30 16:40:41 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                              ;
+------------------------------+-------+---------------+-------------+-----------------+--------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From            ; To     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-----------------+--------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.225 ns   ; instruction[26] ; RS1[1] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;                 ;        ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-----------------+--------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------+
; tpd                                                                       ;
+-------+-------------------+-----------------+-----------------+-----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From            ; To        ;
+-------+-------------------+-----------------+-----------------+-----------+
; N/A   ; None              ; 10.225 ns       ; instruction[26] ; RS1[1]    ;
; N/A   ; None              ; 10.160 ns       ; instruction[31] ; RS1[1]    ;
; N/A   ; None              ; 10.137 ns       ; instruction[26] ; RS1[4]    ;
; N/A   ; None              ; 10.089 ns       ; instruction[29] ; RS1[1]    ;
; N/A   ; None              ; 10.072 ns       ; instruction[31] ; RS1[4]    ;
; N/A   ; None              ; 10.001 ns       ; instruction[29] ; RS1[4]    ;
; N/A   ; None              ; 9.800 ns        ; instruction[26] ; RS2[0]    ;
; N/A   ; None              ; 9.735 ns        ; instruction[31] ; RS2[0]    ;
; N/A   ; None              ; 9.664 ns        ; instruction[29] ; RS2[0]    ;
; N/A   ; None              ; 9.610 ns        ; instruction[30] ; RS1[1]    ;
; N/A   ; None              ; 9.572 ns        ; instruction[26] ; RS2[3]    ;
; N/A   ; None              ; 9.561 ns        ; instruction[26] ; RS1[3]    ;
; N/A   ; None              ; 9.558 ns        ; instruction[26] ; RS1[2]    ;
; N/A   ; None              ; 9.556 ns        ; instruction[26] ; RS1[0]    ;
; N/A   ; None              ; 9.545 ns        ; instruction[26] ; RS2[4]    ;
; N/A   ; None              ; 9.522 ns        ; instruction[30] ; RS1[4]    ;
; N/A   ; None              ; 9.507 ns        ; instruction[31] ; RS2[3]    ;
; N/A   ; None              ; 9.496 ns        ; instruction[31] ; RS1[3]    ;
; N/A   ; None              ; 9.493 ns        ; instruction[31] ; RS1[2]    ;
; N/A   ; None              ; 9.491 ns        ; instruction[31] ; RS1[0]    ;
; N/A   ; None              ; 9.480 ns        ; instruction[31] ; RS2[4]    ;
; N/A   ; None              ; 9.436 ns        ; instruction[29] ; RS2[3]    ;
; N/A   ; None              ; 9.425 ns        ; instruction[29] ; RS1[3]    ;
; N/A   ; None              ; 9.422 ns        ; instruction[29] ; RS1[2]    ;
; N/A   ; None              ; 9.420 ns        ; instruction[29] ; RS1[0]    ;
; N/A   ; None              ; 9.414 ns        ; instruction[25] ; RS1[4]    ;
; N/A   ; None              ; 9.409 ns        ; instruction[29] ; RS2[4]    ;
; N/A   ; None              ; 9.388 ns        ; instruction[31] ; Rdest[2]  ;
; N/A   ; None              ; 9.340 ns        ; instruction[26] ; RS2[2]    ;
; N/A   ; None              ; 9.334 ns        ; instruction[26] ; Rdest[2]  ;
; N/A   ; None              ; 9.302 ns        ; instruction[20] ; RS1[4]    ;
; N/A   ; None              ; 9.275 ns        ; instruction[31] ; RS2[2]    ;
; N/A   ; None              ; 9.204 ns        ; instruction[29] ; RS2[2]    ;
; N/A   ; None              ; 9.190 ns        ; instruction[28] ; RS1[1]    ;
; N/A   ; None              ; 9.187 ns        ; instruction[22] ; RS1[1]    ;
; N/A   ; None              ; 9.185 ns        ; instruction[30] ; RS2[0]    ;
; N/A   ; None              ; 9.182 ns        ; instruction[29] ; Rdest[2]  ;
; N/A   ; None              ; 9.102 ns        ; instruction[28] ; RS1[4]    ;
; N/A   ; None              ; 8.970 ns        ; instruction[26] ; RS2[1]    ;
; N/A   ; None              ; 8.957 ns        ; instruction[30] ; RS2[3]    ;
; N/A   ; None              ; 8.946 ns        ; instruction[30] ; RS1[3]    ;
; N/A   ; None              ; 8.943 ns        ; instruction[30] ; RS1[2]    ;
; N/A   ; None              ; 8.941 ns        ; instruction[30] ; RS1[0]    ;
; N/A   ; None              ; 8.930 ns        ; instruction[30] ; RS2[4]    ;
; N/A   ; None              ; 8.905 ns        ; instruction[31] ; RS2[1]    ;
; N/A   ; None              ; 8.876 ns        ; instruction[31] ; Rdest[1]  ;
; N/A   ; None              ; 8.872 ns        ; instruction[31] ; Rdest[3]  ;
; N/A   ; None              ; 8.855 ns        ; instruction[17] ; RS1[1]    ;
; N/A   ; None              ; 8.834 ns        ; instruction[29] ; RS2[1]    ;
; N/A   ; None              ; 8.833 ns        ; instruction[31] ; Rdest[4]  ;
; N/A   ; None              ; 8.821 ns        ; instruction[26] ; Rdest[1]  ;
; N/A   ; None              ; 8.810 ns        ; instruction[26] ; Rdest[3]  ;
; N/A   ; None              ; 8.801 ns        ; instruction[30] ; Rdest[2]  ;
; N/A   ; None              ; 8.772 ns        ; instruction[26] ; Rdest[4]  ;
; N/A   ; None              ; 8.765 ns        ; instruction[28] ; RS2[0]    ;
; N/A   ; None              ; 8.725 ns        ; instruction[30] ; RS2[2]    ;
; N/A   ; None              ; 8.724 ns        ; instruction[28] ; Rdest[2]  ;
; N/A   ; None              ; 8.670 ns        ; instruction[29] ; Rdest[1]  ;
; N/A   ; None              ; 8.665 ns        ; instruction[29] ; Rdest[3]  ;
; N/A   ; None              ; 8.656 ns        ; instruction[19] ; RS1[3]    ;
; N/A   ; None              ; 8.626 ns        ; instruction[29] ; Rdest[4]  ;
; N/A   ; None              ; 8.605 ns        ; instruction[11] ; RS2[0]    ;
; N/A   ; None              ; 8.537 ns        ; instruction[28] ; RS2[3]    ;
; N/A   ; None              ; 8.526 ns        ; instruction[28] ; RS1[3]    ;
; N/A   ; None              ; 8.523 ns        ; instruction[28] ; RS1[2]    ;
; N/A   ; None              ; 8.521 ns        ; instruction[28] ; RS1[0]    ;
; N/A   ; None              ; 8.520 ns        ; instruction[26] ; Rdest[0]  ;
; N/A   ; None              ; 8.514 ns        ; instruction[23] ; Rdest[2]  ;
; N/A   ; None              ; 8.510 ns        ; instruction[28] ; RS2[4]    ;
; N/A   ; None              ; 8.483 ns        ; instruction[18] ; RS1[2]    ;
; N/A   ; None              ; 8.467 ns        ; instruction[19] ; RS2[3]    ;
; N/A   ; None              ; 8.426 ns        ; instruction[15] ; RS2[4]    ;
; N/A   ; None              ; 8.397 ns        ; instruction[14] ; RS2[3]    ;
; N/A   ; None              ; 8.371 ns        ; instruction[29] ; Rdest[0]  ;
; N/A   ; None              ; 8.356 ns        ; instruction[16] ; RS2[0]    ;
; N/A   ; None              ; 8.355 ns        ; instruction[30] ; RS2[1]    ;
; N/A   ; None              ; 8.337 ns        ; instruction[22] ; Rdest[1]  ;
; N/A   ; None              ; 8.324 ns        ; instruction[31] ; Rdest[0]  ;
; N/A   ; None              ; 8.322 ns        ; instruction[20] ; RS2[4]    ;
; N/A   ; None              ; 8.305 ns        ; instruction[28] ; RS2[2]    ;
; N/A   ; None              ; 8.289 ns        ; instruction[30] ; Rdest[1]  ;
; N/A   ; None              ; 8.277 ns        ; instruction[30] ; Rdest[3]  ;
; N/A   ; None              ; 8.238 ns        ; instruction[30] ; Rdest[4]  ;
; N/A   ; None              ; 8.235 ns        ; instruction[25] ; Rdest[4]  ;
; N/A   ; None              ; 8.231 ns        ; instruction[18] ; RS2[2]    ;
; N/A   ; None              ; 8.212 ns        ; instruction[28] ; Rdest[1]  ;
; N/A   ; None              ; 8.203 ns        ; instruction[28] ; Rdest[3]  ;
; N/A   ; None              ; 8.164 ns        ; instruction[28] ; Rdest[4]  ;
; N/A   ; None              ; 8.162 ns        ; instruction[23] ; RS1[2]    ;
; N/A   ; None              ; 8.158 ns        ; instruction[16] ; RS1[0]    ;
; N/A   ; None              ; 8.154 ns        ; instruction[21] ; RS1[0]    ;
; N/A   ; None              ; 8.063 ns        ; instruction[21] ; Rdest[0]  ;
; N/A   ; None              ; 8.025 ns        ; instruction[24] ; Rdest[3]  ;
; N/A   ; None              ; 8.019 ns        ; instruction[24] ; RS1[3]    ;
; N/A   ; None              ; 7.935 ns        ; instruction[28] ; RS2[1]    ;
; N/A   ; None              ; 7.910 ns        ; instruction[28] ; Rdest[0]  ;
; N/A   ; None              ; 7.889 ns        ; instruction[13] ; RS2[2]    ;
; N/A   ; None              ; 7.858 ns        ; instruction[30] ; Rdest[0]  ;
; N/A   ; None              ; 7.508 ns        ; instruction[17] ; RS2[1]    ;
; N/A   ; None              ; 7.484 ns        ; instruction[12] ; RS2[1]    ;
; N/A   ; None              ; 7.418 ns        ; instruction[31] ; opcode[5] ;
; N/A   ; None              ; 7.046 ns        ; instruction[26] ; opcode[0] ;
; N/A   ; None              ; 7.035 ns        ; instruction[15] ; reg3[4]   ;
; N/A   ; None              ; 7.013 ns        ; instruction[21] ; reg1[0]   ;
; N/A   ; None              ; 6.917 ns        ; instruction[25] ; reg1[4]   ;
; N/A   ; None              ; 6.903 ns        ; instruction[24] ; reg1[3]   ;
; N/A   ; None              ; 6.886 ns        ; instruction[23] ; reg1[2]   ;
; N/A   ; None              ; 6.870 ns        ; instruction[27] ; opcode[1] ;
; N/A   ; None              ; 6.860 ns        ; instruction[14] ; reg3[3]   ;
; N/A   ; None              ; 6.777 ns        ; instruction[11] ; reg3[0]   ;
; N/A   ; None              ; 6.764 ns        ; instruction[20] ; reg2[4]   ;
; N/A   ; None              ; 6.742 ns        ; instruction[16] ; reg2[0]   ;
; N/A   ; None              ; 6.710 ns        ; instruction[13] ; reg3[2]   ;
; N/A   ; None              ; 6.674 ns        ; instruction[18] ; reg2[2]   ;
; N/A   ; None              ; 6.665 ns        ; instruction[28] ; opcode[2] ;
; N/A   ; None              ; 6.620 ns        ; instruction[12] ; reg3[1]   ;
; N/A   ; None              ; 6.586 ns        ; instruction[29] ; opcode[3] ;
; N/A   ; None              ; 6.578 ns        ; instruction[17] ; reg2[1]   ;
; N/A   ; None              ; 6.566 ns        ; instruction[19] ; reg2[3]   ;
; N/A   ; None              ; 6.555 ns        ; instruction[30] ; opcode[4] ;
; N/A   ; None              ; 6.505 ns        ; instruction[22] ; reg1[1]   ;
+-------+-------------------+-----------------+-----------------+-----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Thu Jul 30 16:40:41 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CAP -c CAP --timing_analysis_only
Info: Longest tpd from source pin "instruction[26]" to destination pin "RS1[1]" is 10.225 ns
    Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_B18; Fanout = 7; PIN Node = 'instruction[26]'
    Info: 2: + IC(4.733 ns) + CELL(0.225 ns) = 5.815 ns; Loc. = LCCOMB_X7_Y8_N16; Fanout = 10; COMB Node = 'inst5~0'
    Info: 3: + IC(0.303 ns) + CELL(0.366 ns) = 6.484 ns; Loc. = LCCOMB_X7_Y8_N22; Fanout = 1; COMB Node = 'mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2'
    Info: 4: + IC(1.809 ns) + CELL(1.932 ns) = 10.225 ns; Loc. = PIN_J15; Fanout = 0; PIN Node = 'RS1[1]'
    Info: Total cell delay = 3.380 ns ( 33.06 % )
    Info: Total interconnect delay = 6.845 ns ( 66.94 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 199 megabytes
    Info: Processing ended: Thu Jul 30 16:40:41 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


