<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2020.1.1 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2020 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="49" Path="C:/Users/thejo/Desktop/Trabajo-FPGA/SIMON_DICE/SIMON_DICE.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="5ab9d2b9d6bf4fcc815aebec28081ab3"/>
    <Option Name="Part" Val="xc7a100tcsg324-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="SimulatorInstallDirModelSim" Val=""/>
    <Option Name="SimulatorInstallDirQuesta" Val=""/>
    <Option Name="SimulatorInstallDirIES" Val=""/>
    <Option Name="SimulatorInstallDirXcelium" Val=""/>
    <Option Name="SimulatorInstallDirVCS" Val=""/>
    <Option Name="SimulatorInstallDirRiviera" Val=""/>
    <Option Name="SimulatorInstallDirActiveHdl" Val=""/>
    <Option Name="TargetLanguage" Val="VHDL"/>
    <Option Name="SimulatorLanguage" Val="VHDL"/>
    <Option Name="BoardPart" Val="digilentinc.com:nexys4_ddr:part0:1.1"/>
    <Option Name="BoardPartRepoPaths" Val="$PPRDIR/../../../../luisw/AppData/Roaming/Xilinx/Vivado/2020.1/xhub/board_store/xilinx_board_store"/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPDefaultOutputPath" Val="$PSRCDIR/sources_1"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSABoardId" Val="nexys4_ddr"/>
    <Option Name="WTXSimLaunchSim" Val="0"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="0"/>
    <Option Name="WTModelSimExportSim" Val="0"/>
    <Option Name="WTQuestaExportSim" Val="0"/>
    <Option Name="WTIesExportSim" Val="0"/>
    <Option Name="WTVcsExportSim" Val="0"/>
    <Option Name="WTRivieraExportSim" Val="0"/>
    <Option Name="WTActivehdlExportSim" Val="0"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="1024"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
    <Option Name="SimTypes" Val="bfm"/>
    <Option Name="SimTypes" Val="tlm"/>
    <Option Name="SimTypes" Val="tlm_dpi"/>
    <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
    <Option Name="DcpsUptoDate" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/new/Comparador.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/new/Comparador.vhd"/>
          <Attr Name="ImportTime" Val="1611748298"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/DISPLAY.srcs/sources_1/new/DECODER_DISP.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/DISPLAY.srcs/sources_1/new/DECODER_DISP.vhd"/>
          <Attr Name="ImportTime" Val="1611664049"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/VGA_PKG.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/VGA_PKG.vhd"/>
          <Attr Name="ImportTime" Val="1606397339"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/DIBUJASIMON_VGA.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/DIBUJASIMON_VGA.vhd"/>
          <Attr Name="ImportTime" Val="1611658572"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/new/Debouncer.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/new/Debouncer.vhd"/>
          <Attr Name="ImportTime" Val="1611350692"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/DISPLAY.srcs/sources_1/new/Display_CLK.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/DISPLAY.srcs/sources_1/new/Display_CLK.vhd"/>
          <Attr Name="ImportTime" Val="1611614281"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/DISPLAY.srcs/sources_1/new/Display_Mux_7x1.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/DISPLAY.srcs/sources_1/new/Display_Mux_7x1.vhd"/>
          <Attr Name="ImportTime" Val="1611612964"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/EDGEDTCTR.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/EDGEDTCTR.vhd"/>
          <Attr Name="ImportTime" Val="1608200400"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/new/FSM_1.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/new/FSM_1.vhd"/>
          <Attr Name="ImportTime" Val="1611747119"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/new/FSM_CLK.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/new/FSM_CLK.vhd"/>
          <Attr Name="ImportTime" Val="1611660222"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/Mux_2x1.vhd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/P_cont_px.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/P_cont_px.vhd"/>
          <Attr Name="ImportTime" Val="1611134440"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/P_count_line.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/P_count_line.vhd"/>
          <Attr Name="ImportTime" Val="1611134479"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/P_countclk.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/P_countclk.vhd"/>
          <Attr Name="ImportTime" Val="1608160317"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/SINCRO_VGA.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/SINCRO_VGA.vhd"/>
          <Attr Name="ImportTime" Val="1606436955"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/SYNCHRNZR.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/SYNCHRNZR.vhd"/>
          <Attr Name="ImportTime" Val="1606133236"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/new/TOP_DEBOUNCER.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/new/TOP_DEBOUNCER.vhd"/>
          <Attr Name="ImportTime" Val="1611352296"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/DISPLAY.srcs/sim_1/new/TOP_DISPLAY.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/DISPLAY.srcs/sim_1/new/TOP_DISPLAY.vhd"/>
          <Attr Name="ImportTime" Val="1611604158"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/new/TOP_FSM_SINCRONA.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/new/TOP_FSM_SINCRONA.vhd"/>
          <Attr Name="ImportTime" Val="1611747233"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/TOP_SYNCH.vhd">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/VGA.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/imports/sources_1/imports/sources_1/imports/new/VGA.vhd"/>
          <Attr Name="ImportTime" Val="1611658843"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/top.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/new/top.vhd"/>
          <Attr Name="ImportTime" Val="1611748339"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/toptop.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/imports/new/toptop.vhd"/>
          <Attr Name="ImportTime" Val="1611749880"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/sources_1/new/TOP_SIMON_DICE.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/sources_1/new/TOP_SIMON_DICE.vhd"/>
          <Attr Name="ImportTime" Val="1611750823"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="TOP_SIMON_DICE"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/digilent-xdc-master/Nexys-4-DDR-Master.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/SIMON_DICE/SIMON_DICE.srcs/constrs_1/imports/digilent-xdc-master/Nexys-4-DDR-Master.xdc"/>
          <Attr Name="ImportTime" Val="1611750871"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="TOP_SIMON_DICE"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="PamDesignTestbench" Val=""/>
        <Option Name="PamDutBypassFile" Val="xil_dut_bypass"/>
        <Option Name="PamSignalDriverFile" Val="xil_bypass_driver"/>
        <Option Name="PamPseudoTop" Val="pseudo_tb"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="utils_1" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
      <Filter Type="Utils"/>
      <Config>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="Sim_Debouncer" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/Sim_Debouncer">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/Sim_Debouncer/imports/new/TOP_DEBOUNCER_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Modulos VHDL/Debouncing_Button/Debouncing_Button.srcs/sim_2/new/TOP_DEBOUNCER_tb.vhd"/>
          <Attr Name="ImportTime" Val="1611356072"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="TOP_SIMON_DICE"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="PamDesignTestbench" Val=""/>
        <Option Name="PamDutBypassFile" Val="xil_dut_bypass"/>
        <Option Name="PamSignalDriverFile" Val="xil_bypass_driver"/>
        <Option Name="PamPseudoTop" Val="pseudo_tb"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="Sim_FSM" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/Sim_FSM">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/Sim_FSM/imports/new/fsm_tbtb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/FSM_SINCRONA_V1.4/FSM_SINCRONA_V1.4/FSM_SINCRONA_V1.4.srcs/sim_2/imports/new/fsm_tbtb.vhd"/>
          <Attr Name="ImportTime" Val="1609724118"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="TOP_SIMON_DICE"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="PamDesignTestbench" Val=""/>
        <Option Name="PamDutBypassFile" Val="xil_dut_bypass"/>
        <Option Name="PamSignalDriverFile" Val="xil_bypass_driver"/>
        <Option Name="PamPseudoTop" Val="pseudo_tb"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="Sim_Display" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/Sim_Display">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/Sim_Display/imports/DISPLAY.srcs/sim_2/new/DisP_CLK_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Modulos VHDL/DISPLAY/DISPLAY/DISPLAY.srcs/sim_2/new/DisP_CLK_tb.vhd"/>
          <Attr Name="ImportTime" Val="1611609552"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Sim_Display/imports/DISPLAY.srcs/sim_1/new/TOP_DISPLAY_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Modulos VHDL/DISPLAY/DISPLAY/DISPLAY.srcs/sim_1/new/TOP_DISPLAY_tb.vhd"/>
          <Attr Name="ImportTime" Val="1611613311"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="TOP_SIMON_DICE"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="PamDesignTestbench" Val=""/>
        <Option Name="PamDutBypassFile" Val="xil_dut_bypass"/>
        <Option Name="PamSignalDriverFile" Val="xil_bypass_driver"/>
        <Option Name="PamPseudoTop" Val="pseudo_tb"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="Sim_VGA" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/Sim_VGA">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/Sim_VGA/imports/Proyecto VGA.srcs/sim_4/new/SINCRO_VGA_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/Controlador VGA/Proyecto VGA/Proyecto VGA.srcs/sim_4/new/SINCRO_VGA_tb.vhd"/>
          <Attr Name="ImportTime" Val="1606438134"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Sim_VGA/imports/Proyecto VGA.srcs/sim_5/new/VGA_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/Controlador VGA/Proyecto VGA/Proyecto VGA.srcs/sim_5/new/VGA_tb.vhd"/>
          <Attr Name="ImportTime" Val="1607206390"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Sim_VGA/imports/Proyecto VGA.srcs/sim_3/new/P_countpxl_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/Controlador VGA/Proyecto VGA/Proyecto VGA.srcs/sim_3/new/P_countpxl_tb.vhd"/>
          <Attr Name="ImportTime" Val="1606437832"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/Sim_VGA/imports/Proyecto VGA.srcs/sim_2/new/P_counter_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../../DocumentosVivado/Trabajo VHDL/Controlador VGA/Proyecto VGA/Proyecto VGA.srcs/sim_2/new/P_counter_tb.vhd"/>
          <Attr Name="ImportTime" Val="1606437724"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="TOP_SIMON_DICE"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="PamDesignTestbench" Val=""/>
        <Option Name="PamDutBypassFile" Val="xil_dut_bypass"/>
        <Option Name="PamSignalDriverFile" Val="xil_bypass_driver"/>
        <Option Name="PamPseudoTop" Val="pseudo_tb"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="Sim_GestorSecuencia" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/Sim_GestorSecuencia">
      <File Path="$PSRCDIR/Sim_GestorSecuencia/imports/Desktop/top_tb.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../top_tb.vhd"/>
          <Attr Name="ImportTime" Val="1612369295"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="TOP_SIMON_DICE"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="PamDesignTestbench" Val=""/>
        <Option Name="PamDutBypassFile" Val="xil_dut_bypass"/>
        <Option Name="PamSignalDriverFile" Val="xil_bypass_driver"/>
        <Option Name="PamPseudoTop" Val="pseudo_tb"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="Sim_Comparador" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/Sim_Comparador">
      <File Path="$PSRCDIR/Sim_Comparador/imports/Desktop/BloqueComparadorTestbench.vhd">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../BloqueComparadorTestbench.vhd"/>
          <Attr Name="ImportTime" Val="1612825234"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="TOP_SIMON_DICE"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="PamDesignTestbench" Val=""/>
        <Option Name="PamDutBypassFile" Val="xil_dut_bypass"/>
        <Option Name="PamSignalDriverFile" Val="xil_bypass_driver"/>
        <Option Name="PamPseudoTop" Val="pseudo_tb"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="11">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a100tcsg324-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2020"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a100tcsg324-1" ConstrsSet="constrs_1" Description="Default settings for Implementation." AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2020"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2020"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
  </Runs>
  <Board>
    <Jumpers/>
  </Board>
  <DashboardSummary Version="1" Minor="0">
    <Dashboards>
      <Dashboard Name="default_dashboard">
        <Gadgets>
          <Gadget Name="drc_1" Type="drc" Version="1" Row="2" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_drc_0 "/>
          </Gadget>
          <Gadget Name="methodology_1" Type="methodology" Version="1" Row="2" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_methodology_0 "/>
          </Gadget>
          <Gadget Name="power_1" Type="power" Version="1" Row="1" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_power_0 "/>
          </Gadget>
          <Gadget Name="timing_1" Type="timing" Version="1" Row="0" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_timing_summary_0 "/>
          </Gadget>
          <Gadget Name="utilization_1" Type="utilization" Version="1" Row="0" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="synth_1#synth_1_synth_report_utilization_0 "/>
            <GadgetParam Name="RUN.STEP" Type="string" Value="synth_design"/>
            <GadgetParam Name="RUN.TYPE" Type="string" Value="synthesis"/>
          </Gadget>
          <Gadget Name="utilization_2" Type="utilization" Version="1" Row="1" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_place_report_utilization_0 "/>
          </Gadget>
        </Gadgets>
      </Dashboard>
      <CurrentDashboard>default_dashboard</CurrentDashboard>
    </Dashboards>
  </DashboardSummary>
</Project>
