TimeQuest Timing Analyzer report for data_processor1
Sat May 07 04:05:33 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'ram_load'
 14. Slow 1200mV 85C Model Hold: 'ram_load'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'ram_load'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'ram_load'
 33. Slow 1200mV 0C Model Hold: 'ram_load'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'ram_load'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Setup: 'ram_load'
 51. Fast 1200mV 0C Model Hold: 'ram_load'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'ram_load'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; data_processor1                                    ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; ram_load   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram_load } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 160.05 MHz ; 160.05 MHz      ; ram_load   ;      ;
; 210.39 MHz ; 210.39 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk      ; -6.825 ; -26.571         ;
; ram_load ; -5.248 ; -141.442        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; ram_load ; 0.051 ; 0.000           ;
; clk      ; 2.155 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -10.000                       ;
; ram_load ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                     ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -6.825 ; async_ram:RAM|ram_block[1][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.996     ; 4.304      ;
; -6.764 ; async_ram:RAM|ram_block[1][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.996     ; 4.243      ;
; -6.754 ; async_ram:RAM|ram_block[0][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.056     ; 4.173      ;
; -6.731 ; async_ram:RAM|ram_block[6][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.134     ; 4.072      ;
; -6.721 ; async_ram:RAM|ram_block[1][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.998     ; 4.198      ;
; -6.677 ; async_ram:RAM|ram_block[0][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.196     ; 3.956      ;
; -6.665 ; async_ram:RAM|ram_block[2][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.235     ; 3.905      ;
; -6.650 ; async_ram:RAM|ram_block[0][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.058     ; 4.067      ;
; -6.633 ; async_ram:RAM|ram_block[4][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.123     ; 3.985      ;
; -6.610 ; async_ram:RAM|ram_block[1][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.998     ; 4.087      ;
; -6.607 ; async_ram:RAM|ram_block[5][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.104     ; 3.978      ;
; -6.595 ; async_ram:RAM|ram_block[4][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.130     ; 3.940      ;
; -6.578 ; async_ram:RAM|ram_block[1][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.994     ; 4.059      ;
; -6.561 ; async_ram:RAM|ram_block[2][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.237     ; 3.799      ;
; -6.545 ; async_ram:RAM|ram_block[4][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.283     ; 3.737      ;
; -6.539 ; async_ram:RAM|ram_block[0][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.058     ; 3.956      ;
; -6.536 ; async_ram:RAM|ram_block[5][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.113     ; 3.898      ;
; -6.534 ; async_ram:RAM|ram_block[6][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.141     ; 3.868      ;
; -6.529 ; async_ram:RAM|ram_block[6][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.132     ; 3.872      ;
; -6.502 ; async_ram:RAM|ram_block[6][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.136     ; 3.841      ;
; -6.491 ; async_ram:RAM|ram_block[4][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.132     ; 3.834      ;
; -6.491 ; async_ram:RAM|ram_block[0][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.194     ; 3.772      ;
; -6.478 ; async_ram:RAM|ram_block[1][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.987     ; 3.966      ;
; -6.463 ; async_ram:RAM|ram_block[7][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.902     ; 4.036      ;
; -6.454 ; async_ram:RAM|ram_block[0][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.058     ; 3.871      ;
; -6.450 ; async_ram:RAM|ram_block[2][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.237     ; 3.688      ;
; -6.442 ; async_ram:RAM|ram_block[2][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.236     ; 3.681      ;
; -6.432 ; async_ram:RAM|ram_block[5][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.115     ; 3.792      ;
; -6.430 ; async_ram:RAM|ram_block[6][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.143     ; 3.762      ;
; -6.412 ; async_ram:RAM|ram_block[3][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.863     ; 4.024      ;
; -6.407 ; async_ram:RAM|ram_block[5][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.107     ; 3.775      ;
; -6.405 ; async_ram:RAM|ram_block[4][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.125     ; 3.755      ;
; -6.400 ; async_ram:RAM|ram_block[5][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.106     ; 3.769      ;
; -6.380 ; async_ram:RAM|ram_block[4][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.132     ; 3.723      ;
; -6.372 ; async_ram:RAM|ram_block[1][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.996     ; 3.851      ;
; -6.355 ; async_ram:RAM|ram_block[2][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.231     ; 3.599      ;
; -6.343 ; async_ram:RAM|ram_block[4][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.281     ; 3.537      ;
; -6.331 ; async_ram:RAM|ram_block[7][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.043     ; 3.763      ;
; -6.321 ; async_ram:RAM|ram_block[5][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.115     ; 3.681      ;
; -6.319 ; async_ram:RAM|ram_block[6][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.143     ; 3.651      ;
; -6.314 ; async_ram:RAM|ram_block[6][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.272     ; 3.517      ;
; -6.308 ; async_ram:RAM|ram_block[3][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.865     ; 3.918      ;
; -6.301 ; async_ram:RAM|ram_block[0][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -3.056     ; 3.720      ;
; -6.287 ; async_ram:RAM|ram_block[4][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -3.130     ; 3.632      ;
; -6.274 ; async_ram:RAM|ram_block[6][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.138     ; 3.611      ;
; -6.256 ; async_ram:RAM|ram_block[2][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.234     ; 3.497      ;
; -6.256 ; async_ram:RAM|ram_block[7][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.904     ; 3.827      ;
; -6.248 ; async_ram:RAM|ram_block[1][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.989     ; 3.734      ;
; -6.231 ; async_ram:RAM|ram_block[5][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -3.113     ; 3.593      ;
; -6.227 ; async_ram:RAM|ram_block[7][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.045     ; 3.657      ;
; -6.226 ; async_ram:RAM|ram_block[6][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -3.141     ; 3.560      ;
; -6.224 ; async_ram:RAM|ram_block[0][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.060     ; 3.639      ;
; -6.212 ; async_ram:RAM|ram_block[2][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -3.235     ; 3.452      ;
; -6.211 ; async_ram:RAM|ram_block[2][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.233     ; 3.453      ;
; -6.210 ; async_ram:RAM|ram_block[5][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -3.105     ; 3.580      ;
; -6.207 ; async_ram:RAM|ram_block[1][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.986     ; 3.696      ;
; -6.197 ; async_ram:RAM|ram_block[3][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.865     ; 3.807      ;
; -6.190 ; async_ram:RAM|ram_block[0][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.062     ; 3.603      ;
; -6.166 ; async_ram:RAM|ram_block[3][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.989     ; 3.652      ;
; -6.134 ; async_ram:RAM|ram_block[1][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.989     ; 3.620      ;
; -6.132 ; async_ram:RAM|ram_block[4][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.078     ; 3.529      ;
; -6.125 ; async_ram:RAM|ram_block[2][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.233     ; 3.367      ;
; -6.116 ; async_ram:RAM|ram_block[7][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.045     ; 3.546      ;
; -6.110 ; async_ram:RAM|ram_block[0][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.060     ; 3.525      ;
; -6.067 ; async_ram:RAM|ram_block[3][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.858     ; 3.684      ;
; -6.067 ; async_ram:RAM|ram_block[7][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.903     ; 3.639      ;
; -6.026 ; async_ram:RAM|ram_block[7][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -3.043     ; 3.458      ;
; -6.011 ; async_ram:RAM|ram_block[2][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.233     ; 3.253      ;
; -5.963 ; async_ram:RAM|ram_block[4][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.125     ; 3.313      ;
; -5.959 ; async_ram:RAM|ram_block[3][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.863     ; 3.571      ;
; -5.958 ; async_ram:RAM|ram_block[5][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.106     ; 3.327      ;
; -5.936 ; async_ram:RAM|ram_block[3][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.991     ; 3.420      ;
; -5.881 ; async_ram:RAM|ram_block[3][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.856     ; 3.500      ;
; -5.870 ; async_ram:RAM|ram_block[7][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.901     ; 3.444      ;
; -5.832 ; async_ram:RAM|ram_block[6][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -3.138     ; 3.169      ;
; -5.822 ; async_ram:RAM|ram_block[3][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.991     ; 3.306      ;
; -5.814 ; async_ram:RAM|ram_block[7][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.904     ; 3.385      ;
; -5.713 ; async_ram:RAM|ram_block[5][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -3.103     ; 3.085      ;
; -5.584 ; async_ram:RAM|ram_block[7][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.903     ; 3.156      ;
; -5.522 ; async_ram:RAM|ram_block[3][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.857     ; 3.140      ;
; -3.753 ; MAR[1]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.314     ; 4.434      ;
; -3.725 ; MAR[0]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.314     ; 4.406      ;
; -3.641 ; MAR[1]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.316     ; 4.320      ;
; -3.630 ; MAR[0]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.316     ; 4.309      ;
; -3.530 ; MAR[1]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.316     ; 4.209      ;
; -3.510 ; MAR[0]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.316     ; 4.189      ;
; -3.417 ; MAR[0]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.314     ; 4.098      ;
; -3.292 ; MAR[1]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.314     ; 3.973      ;
; -3.099 ; MAR[2]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.276     ; 3.818      ;
; -3.019 ; MAR[2]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.278     ; 3.736      ;
; -2.884 ; MAR[2]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.278     ; 3.601      ;
; -2.646 ; MAR[2]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.276     ; 3.365      ;
; -2.557 ; AC[0]                         ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.489      ;
; -2.453 ; AC[0]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.383      ;
; -2.436 ; AC[2]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.366      ;
; -2.386 ; AC[1]                         ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.319      ;
; -2.342 ; AC[0]                         ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.065     ; 3.272      ;
; -2.161 ; AC[1]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.092      ;
; -2.121 ; AC[3]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.064     ; 3.052      ;
; -2.104 ; AC[0]                         ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 3.036      ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram_load'                                                                                                      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -5.248 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.116     ; 4.427      ;
; -5.167 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.250     ; 4.212      ;
; -5.111 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.233     ; 4.173      ;
; -5.106 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.261     ; 4.140      ;
; -5.070 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.355     ; 4.010      ;
; -5.044 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.043     ; 4.296      ;
; -4.906 ; async_ram:RAM|ram_block[7][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.163     ; 4.038      ;
; -4.900 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.044     ; 4.481      ;
; -4.829 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.104     ; 4.350      ;
; -4.817 ; async_ram:RAM|ram_block[3][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; 0.017      ; 4.129      ;
; -4.763 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.161     ; 4.227      ;
; -4.758 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.189     ; 4.194      ;
; -4.747 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.308     ; 4.665      ;
; -4.718 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.283     ; 4.060      ;
; -4.692 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.051     ; 4.266      ;
; -4.676 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.368     ; 4.534      ;
; -4.675 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.307     ; 4.590      ;
; -4.652 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.265     ; 4.613      ;
; -4.642 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.445     ; 4.419      ;
; -4.632 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.309     ; 4.545      ;
; -4.588 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.507     ; 4.303      ;
; -4.587 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.547     ; 4.266      ;
; -4.581 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.325     ; 4.482      ;
; -4.581 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.301     ; 4.499      ;
; -4.569 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.076      ; 4.573      ;
; -4.561 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.369     ; 4.414      ;
; -4.559 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.266     ; 4.511      ;
; -4.558 ; async_ram:RAM|ram_block[7][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.091     ; 4.092      ;
; -4.555 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.435     ; 4.346      ;
; -4.529 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.416     ; 4.339      ;
; -4.519 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.242     ; 4.482      ;
; -4.517 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.442     ; 4.301      ;
; -4.514 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.068     ; 4.666      ;
; -4.511 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.180     ; 4.717      ;
; -4.510 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.361     ; 4.368      ;
; -4.500 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.306     ; 4.420      ;
; -4.499 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.435     ; 4.283      ;
; -4.498 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.016      ; 4.442      ;
; -4.492 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.504     ; 4.214      ;
; -4.488 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.326     ; 4.380      ;
; -4.485 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.110     ; 4.414      ;
; -4.475 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; 0.056      ; 4.753      ;
; -4.472 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.548     ; 4.146      ;
; -4.469 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.264     ; 4.587      ;
; -4.465 ; async_ram:RAM|ram_block[3][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; 0.089      ; 4.179      ;
; -4.460 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.052     ; 4.613      ;
; -4.458 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.425     ; 4.259      ;
; -4.456 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.453     ; 4.229      ;
; -4.456 ; async_ram:RAM|ram_block[4][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.594     ; 4.084      ;
; -4.455 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.321     ; 4.355      ;
; -4.454 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.114     ; 4.558      ;
; -4.452 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.248     ; 4.243      ;
; -4.451 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.444     ; 4.233      ;
; -4.443 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.128     ; 4.535      ;
; -4.443 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.418     ; 4.244      ;
; -4.442 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.112     ; 4.369      ;
; -4.440 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.240     ; 4.586      ;
; -4.438 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.446     ; 4.211      ;
; -4.436 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.402     ; 4.416      ;
; -4.432 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.069     ; 4.586      ;
; -4.430 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.421     ; 4.214      ;
; -4.426 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.266     ; 4.542      ;
; -4.424 ; async_ram:RAM|ram_block[6][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.448     ; 4.202      ;
; -4.422 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.399     ; 4.249      ;
; -4.421 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.540     ; 4.100      ;
; -4.413 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.506     ; 4.133      ;
; -4.409 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.163     ; 4.174      ;
; -4.404 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.004     ; 4.622      ;
; -4.402 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.443     ; 4.181      ;
; -4.401 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.383     ; 4.239      ;
; -4.400 ; async_ram:RAM|ram_block[1][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.299     ; 4.327      ;
; -4.399 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.505     ; 4.112      ;
; -4.385 ; async_ram:RAM|ram_block[7][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.214     ; 4.397      ;
; -4.382 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.464     ; 4.300      ;
; -4.376 ; async_ram:RAM|ram_block[0][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.370     ; 4.232      ;
; -4.374 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.245     ; 4.350      ;
; -4.368 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.070     ; 4.522      ;
; -4.367 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.393     ; 4.192      ;
; -4.363 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.382     ; 4.207      ;
; -4.361 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.129     ; 4.455      ;
; -4.361 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.410     ; 4.177      ;
; -4.360 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.316     ; 4.249      ;
; -4.358 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.053     ; 4.526      ;
; -4.355 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.326     ; 4.411      ;
; -4.354 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.307     ; 4.267      ;
; -4.353 ; async_ram:RAM|ram_block[2][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.547     ; 4.028      ;
; -4.351 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.419     ; 4.318      ;
; -4.351 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.032     ; 4.247      ;
; -4.344 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.060     ; 4.501      ;
; -4.343 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.426     ; 4.139      ;
; -4.341 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.454     ; 4.109      ;
; -4.341 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.374     ; 4.185      ;
; -4.335 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.208     ; 4.351      ;
; -4.329 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.400     ; 4.147      ;
; -4.325 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.072     ; 4.477      ;
; -4.322 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.078      ; 4.328      ;
; -4.322 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.195     ; 4.347      ;
; -4.318 ; async_ram:RAM|ram_block[5][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.418     ; 4.122      ;
; -4.316 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.436     ; 4.102      ;
; -4.315 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.055     ; 4.481      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram_load'                                                                                  ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.051 ; AC[3]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.233      ; 2.824      ;
; 0.054 ; AC[2]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 3.281      ; 2.875      ;
; 0.064 ; AC[1]     ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 3.233      ; 2.837      ;
; 0.064 ; AC[1]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.233      ; 2.837      ;
; 0.132 ; AC[2]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.194      ; 2.866      ;
; 0.155 ; AC[1]     ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 3.138      ; 2.833      ;
; 0.168 ; AC[1]     ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 3.125      ; 2.833      ;
; 0.189 ; AC[3]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.272      ; 3.001      ;
; 0.202 ; AC[1]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.272      ; 3.014      ;
; 0.207 ; AC[3]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 3.078      ; 2.825      ;
; 0.209 ; AC[2]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.132      ; 2.881      ;
; 0.217 ; AC[1]     ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 3.106      ; 2.863      ;
; 0.220 ; AC[3]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.062      ; 2.822      ;
; 0.220 ; AC[1]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 3.078      ; 2.838      ;
; 0.227 ; AC[2]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.231      ; 2.998      ;
; 0.233 ; AC[1]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.062      ; 2.835      ;
; 0.237 ; AC[1]     ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 3.060      ; 2.837      ;
; 0.238 ; AC[0]     ; async_ram:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.235      ; 3.013      ;
; 0.252 ; AC[0]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.231      ; 3.023      ;
; 0.257 ; AC[1]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 3.283      ; 3.080      ;
; 0.267 ; AC[0]     ; async_ram:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 3.141      ; 2.948      ;
; 0.279 ; AC[0]     ; async_ram:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 3.130      ; 2.949      ;
; 0.314 ; AC[3]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 3.103      ; 2.957      ;
; 0.322 ; AC[2]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.234      ; 3.096      ;
; 0.323 ; AC[0]     ; async_ram:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 3.043      ; 2.906      ;
; 0.327 ; AC[2]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.994      ; 2.861      ;
; 0.327 ; AC[1]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 3.103      ; 2.970      ;
; 0.335 ; AC[1]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.196      ; 3.071      ;
; 0.338 ; AC[0]     ; async_ram:RAM|ram_block[1][0] ; clk          ; ram_load    ; -0.500       ; 2.996      ; 2.874      ;
; 0.342 ; AC[0]     ; async_ram:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 3.056      ; 2.938      ;
; 0.362 ; AC[1]     ; async_ram:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.989      ; 2.891      ;
; 0.365 ; AC[2]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.270      ; 3.175      ;
; 0.366 ; MAR[2]    ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.039      ; 2.945      ;
; 0.383 ; AC[2]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 3.076      ; 2.999      ;
; 0.389 ; AC[0]     ; async_ram:RAM|ram_block[5][0] ; clk          ; ram_load    ; -0.500       ; 3.113      ; 3.042      ;
; 0.390 ; AC[0]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.270      ; 3.200      ;
; 0.394 ; AC[2]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 3.105      ; 3.039      ;
; 0.396 ; AC[2]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.060      ; 2.996      ;
; 0.403 ; AC[1]     ; async_ram:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.991      ; 2.934      ;
; 0.408 ; AC[0]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 3.076      ; 3.024      ;
; 0.412 ; AC[1]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.134      ; 3.086      ;
; 0.420 ; AC[2]     ; async_ram:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.901      ; 2.861      ;
; 0.421 ; AC[0]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 3.060      ; 3.021      ;
; 0.431 ; AC[0]     ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 3.231      ; 3.202      ;
; 0.435 ; AC[3]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.986      ; 2.961      ;
; 0.435 ; AC[0]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 3.281      ; 3.256      ;
; 0.447 ; AC[1]     ; async_ram:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.904      ; 2.891      ;
; 0.448 ; AC[1]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.986      ; 2.974      ;
; 0.478 ; MAR[2]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 3.089      ; 3.107      ;
; 0.490 ; AC[2]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 3.101      ; 3.131      ;
; 0.504 ; MAR[2]    ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.078      ; 3.122      ;
; 0.513 ; AC[0]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.194      ; 3.247      ;
; 0.515 ; AC[0]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 3.101      ; 3.156      ;
; 0.522 ; AC[0]     ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 3.136      ; 3.198      ;
; 0.522 ; MAR[2]    ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.884      ; 2.946      ;
; 0.525 ; AC[1]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.236      ; 3.301      ;
; 0.530 ; AC[1]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.996      ; 3.066      ;
; 0.535 ; AC[0]     ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 3.123      ; 3.198      ;
; 0.535 ; MAR[2]    ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.868      ; 2.943      ;
; 0.550 ; MAR[2]    ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 3.039      ; 3.129      ;
; 0.556 ; AC[3]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.903      ; 2.999      ;
; 0.556 ; MAR[2]    ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 3.002      ; 3.098      ;
; 0.569 ; AC[1]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.903      ; 3.012      ;
; 0.584 ; AC[0]     ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 3.104      ; 3.228      ;
; 0.590 ; AC[0]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 3.132      ; 3.262      ;
; 0.597 ; AC[1]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 3.107      ; 3.244      ;
; 0.603 ; AC[3]     ; async_ram:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.857      ; 3.000      ;
; 0.604 ; AC[0]     ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 3.058      ; 3.202      ;
; 0.606 ; MAR[0]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 3.053      ; 3.199      ;
; 0.611 ; AC[2]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.984      ; 3.135      ;
; 0.616 ; AC[1]     ; async_ram:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.857      ; 3.013      ;
; 0.623 ; AC[1]     ; async_ram:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.903      ; 3.066      ;
; 0.628 ; MAR[2]    ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.909      ; 3.077      ;
; 0.633 ; MAR[2]    ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.940      ; 3.113      ;
; 0.636 ; AC[0]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.984      ; 3.160      ;
; 0.637 ; AC[0]     ; async_ram:RAM|ram_block[3][0] ; clk          ; ram_load    ; -0.500       ; 2.863      ; 3.040      ;
; 0.639 ; MAR[0]    ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 3.003      ; 3.182      ;
; 0.641 ; AC[2]     ; async_ram:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.856      ; 3.037      ;
; 0.641 ; MAR[2]    ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.944      ; 3.125      ;
; 0.654 ; MAR[2]    ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.931      ; 3.125      ;
; 0.678 ; MAR[2]    ; async_ram:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 3.043      ; 3.261      ;
; 0.684 ; MAR[0]    ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.966      ; 3.190      ;
; 0.703 ; MAR[2]    ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.912      ; 3.155      ;
; 0.703 ; AC[0]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.234      ; 3.477      ;
; 0.707 ; MAR[2]    ; async_ram:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.949      ; 3.196      ;
; 0.708 ; AC[0]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.994      ; 3.242      ;
; 0.719 ; MAR[2]    ; async_ram:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 2.938      ; 3.197      ;
; 0.719 ; MAR[1]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 3.053      ; 3.312      ;
; 0.723 ; MAR[2]    ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.866      ; 3.129      ;
; 0.729 ; AC[0]     ; async_ram:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.987      ; 3.256      ;
; 0.732 ; AC[2]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.901      ; 3.173      ;
; 0.746 ; MAR[2]    ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 3.042      ; 3.328      ;
; 0.749 ; MAR[2]    ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.792      ; 3.081      ;
; 0.751 ; MAR[2]    ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.802      ; 3.093      ;
; 0.757 ; AC[0]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.901      ; 3.198      ;
; 0.761 ; MAR[0]    ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.904      ; 3.205      ;
; 0.763 ; MAR[2]    ; async_ram:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.851      ; 3.154      ;
; 0.770 ; AC[0]     ; async_ram:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.989      ; 3.299      ;
; 0.775 ; AC[0]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 3.105      ; 3.420      ;
; 0.777 ; MAR[0]    ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 3.042      ; 3.359      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                     ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 2.155 ; AC[1]                         ; AC[1]   ; clk          ; clk         ; 0.000        ; 0.064      ; 2.376      ;
; 2.186 ; AC[0]                         ; AC[0]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.406      ;
; 2.430 ; AC[3]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.064      ; 2.651      ;
; 2.443 ; AC[1]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.064      ; 2.664      ;
; 2.444 ; AC[2]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.664      ;
; 2.522 ; AC[0]                         ; AC[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.741      ;
; 2.606 ; AC[2]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.825      ;
; 2.614 ; MAR[2]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.117     ; 2.654      ;
; 2.629 ; MAR[2]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.118     ; 2.668      ;
; 2.631 ; AC[0]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.850      ;
; 2.647 ; AC[1]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.065      ; 2.869      ;
; 2.733 ; MAR[2]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.118     ; 2.772      ;
; 2.825 ; AC[0]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 3.045      ;
; 2.856 ; MAR[2]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.117     ; 2.896      ;
; 2.866 ; MAR[0]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.154     ; 2.869      ;
; 2.969 ; MAR[1]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.154     ; 2.972      ;
; 2.984 ; MAR[0]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.153     ; 2.988      ;
; 3.006 ; MAR[0]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.154     ; 3.009      ;
; 3.024 ; MAR[1]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.153     ; 3.028      ;
; 3.097 ; MAR[1]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.153     ; 3.101      ;
; 3.130 ; MAR[0]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.153     ; 3.134      ;
; 3.157 ; MAR[1]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.154     ; 3.160      ;
; 5.154 ; async_ram:RAM|ram_block[3][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.613     ; 2.238      ;
; 5.366 ; async_ram:RAM|ram_block[7][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.656     ; 2.407      ;
; 5.524 ; async_ram:RAM|ram_block[5][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.850     ; 2.371      ;
; 5.701 ; async_ram:RAM|ram_block[3][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.742     ; 2.656      ;
; 5.765 ; async_ram:RAM|ram_block[1][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.737     ; 2.725      ;
; 5.833 ; async_ram:RAM|ram_block[2][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.975     ; 2.555      ;
; 5.857 ; async_ram:RAM|ram_block[0][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.810     ; 2.744      ;
; 5.867 ; async_ram:RAM|ram_block[2][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.975     ; 2.589      ;
; 5.940 ; async_ram:RAM|ram_block[0][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.808     ; 2.829      ;
; 5.954 ; async_ram:RAM|ram_block[3][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.613     ; 3.038      ;
; 5.955 ; async_ram:RAM|ram_block[4][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.827     ; 2.825      ;
; 5.965 ; async_ram:RAM|ram_block[6][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.881     ; 2.781      ;
; 5.969 ; async_ram:RAM|ram_block[7][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.657     ; 3.009      ;
; 5.982 ; async_ram:RAM|ram_block[7][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.655     ; 3.024      ;
; 5.989 ; async_ram:RAM|ram_block[3][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.742     ; 2.944      ;
; 5.998 ; async_ram:RAM|ram_block[1][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.740     ; 2.955      ;
; 6.009 ; async_ram:RAM|ram_block[3][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.620     ; 3.086      ;
; 6.021 ; async_ram:RAM|ram_block[3][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.614     ; 3.104      ;
; 6.049 ; async_ram:RAM|ram_block[7][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.656     ; 3.090      ;
; 6.076 ; async_ram:RAM|ram_block[6][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -3.011     ; 2.762      ;
; 6.079 ; async_ram:RAM|ram_block[4][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.872     ; 2.904      ;
; 6.082 ; async_ram:RAM|ram_block[7][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.793     ; 2.986      ;
; 6.121 ; async_ram:RAM|ram_block[2][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.975     ; 2.843      ;
; 6.122 ; async_ram:RAM|ram_block[7][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.792     ; 3.027      ;
; 6.140 ; async_ram:RAM|ram_block[5][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.853     ; 2.984      ;
; 6.140 ; async_ram:RAM|ram_block[3][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.621     ; 3.216      ;
; 6.187 ; async_ram:RAM|ram_block[3][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.741     ; 3.143      ;
; 6.191 ; async_ram:RAM|ram_block[7][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.793     ; 3.095      ;
; 6.219 ; async_ram:RAM|ram_block[2][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.978     ; 2.938      ;
; 6.228 ; async_ram:RAM|ram_block[0][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.808     ; 3.117      ;
; 6.236 ; async_ram:RAM|ram_block[6][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.886     ; 3.047      ;
; 6.245 ; async_ram:RAM|ram_block[5][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.862     ; 3.080      ;
; 6.249 ; async_ram:RAM|ram_block[3][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.621     ; 3.325      ;
; 6.257 ; async_ram:RAM|ram_block[7][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.657     ; 3.297      ;
; 6.263 ; async_ram:RAM|ram_block[5][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.853     ; 3.107      ;
; 6.270 ; async_ram:RAM|ram_block[6][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.881     ; 3.086      ;
; 6.271 ; async_ram:RAM|ram_block[2][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.977     ; 2.991      ;
; 6.276 ; async_ram:RAM|ram_block[6][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.885     ; 3.088      ;
; 6.285 ; async_ram:RAM|ram_block[5][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.861     ; 3.121      ;
; 6.286 ; async_ram:RAM|ram_block[1][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.740     ; 3.243      ;
; 6.288 ; async_ram:RAM|ram_block[4][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.878     ; 3.107      ;
; 6.319 ; async_ram:RAM|ram_block[2][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.974     ; 3.042      ;
; 6.328 ; async_ram:RAM|ram_block[4][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.877     ; 3.148      ;
; 6.330 ; async_ram:RAM|ram_block[5][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.854     ; 3.173      ;
; 6.338 ; async_ram:RAM|ram_block[2][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.978     ; 3.057      ;
; 6.343 ; async_ram:RAM|ram_block[0][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.805     ; 3.235      ;
; 6.345 ; async_ram:RAM|ram_block[6][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.886     ; 3.156      ;
; 6.350 ; async_ram:RAM|ram_block[2][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.979     ; 3.068      ;
; 6.354 ; async_ram:RAM|ram_block[5][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.862     ; 3.189      ;
; 6.364 ; async_ram:RAM|ram_block[7][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.792     ; 3.269      ;
; 6.384 ; async_ram:RAM|ram_block[4][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.872     ; 3.209      ;
; 6.395 ; async_ram:RAM|ram_block[1][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.748     ; 3.344      ;
; 6.397 ; async_ram:RAM|ram_block[4][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.878     ; 3.216      ;
; 6.420 ; async_ram:RAM|ram_block[3][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.620     ; 3.497      ;
; 6.426 ; async_ram:RAM|ram_block[0][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.807     ; 3.316      ;
; 6.429 ; async_ram:RAM|ram_block[4][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.997     ; 3.129      ;
; 6.430 ; async_ram:RAM|ram_block[5][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.853     ; 3.274      ;
; 6.453 ; async_ram:RAM|ram_block[7][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.656     ; 3.494      ;
; 6.459 ; async_ram:RAM|ram_block[2][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.979     ; 3.177      ;
; 6.474 ; async_ram:RAM|ram_block[6][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.880     ; 3.291      ;
; 6.479 ; async_ram:RAM|ram_block[0][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.806     ; 3.370      ;
; 6.484 ; async_ram:RAM|ram_block[1][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.739     ; 3.442      ;
; 6.496 ; async_ram:RAM|ram_block[4][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.998     ; 3.195      ;
; 6.518 ; async_ram:RAM|ram_block[6][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.885     ; 3.330      ;
; 6.526 ; async_ram:RAM|ram_block[6][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.876     ; 3.347      ;
; 6.527 ; async_ram:RAM|ram_block[5][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.861     ; 3.363      ;
; 6.531 ; async_ram:RAM|ram_block[1][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.749     ; 3.479      ;
; 6.558 ; async_ram:RAM|ram_block[0][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.938     ; 3.317      ;
; 6.570 ; async_ram:RAM|ram_block[4][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.877     ; 3.390      ;
; 6.588 ; async_ram:RAM|ram_block[0][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.806     ; 3.479      ;
; 6.588 ; async_ram:RAM|ram_block[4][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.871     ; 3.414      ;
; 6.593 ; async_ram:RAM|ram_block[6][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.877     ; 3.413      ;
; 6.604 ; async_ram:RAM|ram_block[1][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.746     ; 3.555      ;
; 6.625 ; async_ram:RAM|ram_block[0][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.939     ; 3.383      ;
; 6.626 ; async_ram:RAM|ram_block[5][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.852     ; 3.471      ;
; 6.630 ; async_ram:RAM|ram_block[2][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.978     ; 3.349      ;
; 6.640 ; async_ram:RAM|ram_block[1][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.749     ; 3.588      ;
; 6.671 ; async_ram:RAM|ram_block[1][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.747     ; 3.621      ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[2]                    ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[0]                     ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[2]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[1]                     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[3]                     ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[2]                    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[0]                    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[1]                    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[0]|clk                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[2]|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[1]|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[3]|clk                 ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[2]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[0]|clk                ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[1]|clk                ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[0]                    ;
; 0.397  ; 0.613        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[1]                    ;
; 0.421  ; 0.637        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[2]                    ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[1]                     ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[3]                     ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[0]                     ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[2]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[0]|clk                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[1]|clk                ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[2]|clk                ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[1]|clk                 ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[3]|clk                 ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[0]|clk                 ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[2]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram_load'                                                              ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                       ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datac      ;
; 0.150  ; 0.150        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][0]  ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datad      ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad      ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datad      ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad      ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad      ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datad      ;
; 0.165  ; 0.165        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|datad      ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datac      ;
; 0.170  ; 0.170        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][3]  ;
; 0.175  ; 0.175        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datad      ;
; 0.175  ; 0.175        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datad      ;
; 0.175  ; 0.175        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datad      ;
; 0.175  ; 0.175        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][1]  ;
; 0.175  ; 0.175        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][2]  ;
; 0.175  ; 0.175        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][3]  ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][1]  ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][2]  ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][3]  ;
; 0.185  ; 0.185        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][0]  ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0] ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk   ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][0]  ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][1]  ;
; 0.195  ; 0.195        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][2]  ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0] ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk   ;
; 0.212  ; 0.212        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0] ;
; 0.212  ; 0.212        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk   ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][2]  ;
; 0.233  ; 0.233        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][0]|datad      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][1]|datad      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][2]|datad      ;
; 0.234  ; 0.234        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|datad      ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datac      ;
; 0.241  ; 0.241        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][1]  ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datad      ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datad      ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad      ;
; 0.251  ; 0.251        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][0]|datac      ;
; 0.253  ; 0.253        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datac      ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][0]  ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][0]  ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datab      ;
; 0.254  ; 0.254        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac      ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][1]  ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][2]  ;
; 0.254  ; 0.254        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][3]  ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][1]  ;
; 0.256  ; 0.256        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][3]  ;
; 0.266  ; 0.266        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][0]  ;
; 0.266  ; 0.266        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][2]  ;
; 0.266  ; 0.266        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][3]  ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|inclk[0] ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|outclk   ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datac      ;
; 0.273  ; 0.273        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][2]  ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad      ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datad      ;
; 0.280  ; 0.280        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datad      ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|combout         ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0] ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk   ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|combout         ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|combout         ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|combout         ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|inclk[0] ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|outclk   ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][3]  ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][1]  ;
; 0.300  ; 0.300        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][0]  ;
; 0.302  ; 0.302        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|dataa           ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|dataa           ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|dataa           ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|dataa           ;
; 0.305  ; 0.305        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|dataa           ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|dataa           ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|dataa           ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|dataa           ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0] ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk   ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|combout         ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|combout         ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|datad      ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datad      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|combout         ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|datad      ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datad      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|combout         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o               ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][0]  ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][2]  ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][1]  ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][3]  ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0] ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clk        ; 2.650 ; 3.042 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; 5.068 ; 5.621 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; 5.068 ; 5.621 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; 5.006 ; 5.439 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; 5.008 ; 5.516 ; Rise       ; clk             ;
; input[*]    ; clk        ; 2.385 ; 2.882 ; Rise       ; clk             ;
;  input[0]   ; clk        ; 2.075 ; 2.605 ; Rise       ; clk             ;
;  input[1]   ; clk        ; 2.385 ; 2.882 ; Rise       ; clk             ;
;  input[2]   ; clk        ; 2.338 ; 2.853 ; Rise       ; clk             ;
;  input[3]   ; clk        ; 2.090 ; 2.493 ; Rise       ; clk             ;
; input_sel   ; clk        ; 2.888 ; 3.392 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; 1.971 ; 2.458 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; 1.971 ; 2.458 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; 1.793 ; 2.293 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; 1.478 ; 1.874 ; Rise       ; clk             ;
; mar_load    ; clk        ; 2.100 ; 2.487 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 4.214 ; 4.773 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 4.214 ; 4.773 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 4.158 ; 4.585 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 4.154 ; 4.668 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clk        ; -2.235 ; -2.692 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; -2.641 ; -3.106 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; -2.695 ; -3.179 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; -2.641 ; -3.106 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; -3.523 ; -3.951 ; Rise       ; clk             ;
; input[*]    ; clk        ; -1.647 ; -2.097 ; Rise       ; clk             ;
;  input[0]   ; clk        ; -1.647 ; -2.140 ; Rise       ; clk             ;
;  input[1]   ; clk        ; -1.992 ; -2.469 ; Rise       ; clk             ;
;  input[2]   ; clk        ; -1.901 ; -2.385 ; Rise       ; clk             ;
;  input[3]   ; clk        ; -1.716 ; -2.097 ; Rise       ; clk             ;
; input_sel   ; clk        ; -2.233 ; -2.749 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; -1.112 ; -1.487 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; -1.589 ; -2.064 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; -1.418 ; -1.906 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; -1.112 ; -1.487 ; Rise       ; clk             ;
; mar_load    ; clk        ; -1.805 ; -2.193 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 0.113  ; -0.341 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.113  ; -0.341 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.109 ; -0.601 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.713 ; -1.162 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AC_out[*]    ; clk        ; 7.132  ; 7.229  ; Rise       ; clk             ;
;  AC_out[0]   ; clk        ; 6.071  ; 6.116  ; Rise       ; clk             ;
;  AC_out[1]   ; clk        ; 7.124  ; 7.170  ; Rise       ; clk             ;
;  AC_out[2]   ; clk        ; 7.132  ; 7.229  ; Rise       ; clk             ;
;  AC_out[3]   ; clk        ; 6.216  ; 6.233  ; Rise       ; clk             ;
; data_chk[*]  ; clk        ; 11.631 ; 11.742 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 10.868 ; 10.957 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 9.469  ; 9.463  ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 11.631 ; 11.742 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 9.997  ; 9.948  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 14.137 ; 14.294 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 13.361 ; 13.388 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 12.029 ; 12.023 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 14.137 ; 14.294 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 12.600 ; 12.551 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 10.447 ; 10.525 ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 8.858  ; 8.837  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 8.750  ; 8.726  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 10.447 ; 10.525 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 9.023  ; 9.005  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 9.302  ; 9.330  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 9.183  ; 9.177  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 8.626  ; 8.568  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 8.873  ; 8.844  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 9.302  ; 9.330  ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AC_out[*]    ; clk        ; 5.875  ; 5.917  ; Rise       ; clk             ;
;  AC_out[0]   ; clk        ; 5.875  ; 5.917  ; Rise       ; clk             ;
;  AC_out[1]   ; clk        ; 6.885  ; 6.927  ; Rise       ; clk             ;
;  AC_out[2]   ; clk        ; 6.894  ; 6.985  ; Rise       ; clk             ;
;  AC_out[3]   ; clk        ; 6.013  ; 6.029  ; Rise       ; clk             ;
; data_chk[*]  ; clk        ; 7.286  ; 7.250  ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 8.834  ; 8.902  ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 7.286  ; 7.250  ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 9.496  ; 9.615  ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 7.951  ; 7.911  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 10.227 ; 10.266 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 12.209 ; 12.279 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 10.384 ; 10.348 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 12.558 ; 12.691 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 10.227 ; 10.266 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 8.457  ; 8.432  ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 8.561  ; 8.539  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 8.457  ; 8.432  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 10.138 ; 10.216 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 8.720  ; 8.701  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 8.339  ; 8.281  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 8.873  ; 8.867  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 8.339  ; 8.281  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 8.576  ; 8.547  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 8.987  ; 9.013  ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 11.270 ; 11.374 ; 11.811 ; 11.933 ;
; alu_sel[0] ; data_chk[1] ; 10.026 ; 10.021 ; 10.579 ; 10.574 ;
; alu_sel[0] ; data_chk[2] ; 11.693 ; 11.850 ; 12.195 ; 12.352 ;
; alu_sel[0] ; data_chk[3] ; 10.441 ; 10.392 ; 10.992 ; 10.943 ;
; alu_sel[1] ; data_chk[0] ; 11.196 ; 11.318 ; 11.641 ; 11.745 ;
; alu_sel[1] ; data_chk[1] ; 9.964  ; 9.959  ; 10.397 ; 10.392 ;
; alu_sel[1] ; data_chk[2] ; 11.197 ; 11.371 ; 11.725 ; 11.803 ;
; alu_sel[1] ; data_chk[3] ; 10.377 ; 10.328 ; 10.812 ; 10.763 ;
; alu_sel[2] ; data_chk[0] ; 11.210 ; 11.314 ; 11.706 ; 11.828 ;
; alu_sel[2] ; data_chk[1] ; 9.966  ; 9.961  ; 10.474 ; 10.469 ;
; alu_sel[2] ; data_chk[2] ; 11.246 ; 11.420 ; 11.723 ; 11.801 ;
; alu_sel[2] ; data_chk[3] ; 10.381 ; 10.332 ; 10.887 ; 10.838 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 9.355  ; 9.535  ; 9.881  ; 9.917  ;
; alu_sel[0] ; data_chk[1] ; 8.085  ; 8.112  ; 8.584  ; 8.541  ;
; alu_sel[0] ; data_chk[2] ; 9.789  ; 9.929  ; 10.243 ; 10.374 ;
; alu_sel[0] ; data_chk[3] ; 8.516  ; 8.550  ; 9.032  ; 8.996  ;
; alu_sel[1] ; data_chk[0] ; 9.301  ; 9.402  ; 9.766  ; 9.898  ;
; alu_sel[1] ; data_chk[1] ; 7.907  ; 7.903  ; 8.384  ; 8.371  ;
; alu_sel[1] ; data_chk[2] ; 10.011 ; 10.165 ; 10.503 ; 10.638 ;
; alu_sel[1] ; data_chk[3] ; 8.535  ; 8.538  ; 9.021  ; 9.015  ;
; alu_sel[2] ; data_chk[0] ; 10.183 ; 10.251 ; 10.611 ; 10.679 ;
; alu_sel[2] ; data_chk[1] ; 8.906  ; 8.870  ; 9.361  ; 9.353  ;
; alu_sel[2] ; data_chk[2] ; 10.615 ; 10.734 ; 11.064 ; 11.183 ;
; alu_sel[2] ; data_chk[3] ; 9.291  ; 9.251  ; 9.756  ; 9.707  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 177.3 MHz  ; 177.3 MHz       ; ram_load   ;      ;
; 235.74 MHz ; 235.74 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -6.023 ; -23.564        ;
; ram_load ; -4.640 ; -124.037       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; ram_load ; 0.180 ; 0.000          ;
; clk      ; 1.962 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -10.000                      ;
; ram_load ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                      ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -6.023 ; async_ram:RAM|ram_block[1][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.670     ; 3.828      ;
; -6.015 ; async_ram:RAM|ram_block[1][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.670     ; 3.820      ;
; -5.959 ; async_ram:RAM|ram_block[0][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.716     ; 3.718      ;
; -5.950 ; async_ram:RAM|ram_block[1][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.672     ; 3.753      ;
; -5.947 ; async_ram:RAM|ram_block[6][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.780     ; 3.642      ;
; -5.934 ; async_ram:RAM|ram_block[0][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.844     ; 3.565      ;
; -5.886 ; async_ram:RAM|ram_block[0][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.718     ; 3.643      ;
; -5.864 ; async_ram:RAM|ram_block[4][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.777     ; 3.562      ;
; -5.853 ; async_ram:RAM|ram_block[2][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.862     ; 3.466      ;
; -5.844 ; async_ram:RAM|ram_block[5][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.751     ; 3.568      ;
; -5.839 ; async_ram:RAM|ram_block[1][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.672     ; 3.642      ;
; -5.832 ; async_ram:RAM|ram_block[1][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.668     ; 3.639      ;
; -5.806 ; async_ram:RAM|ram_block[4][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.782     ; 3.499      ;
; -5.802 ; async_ram:RAM|ram_block[4][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.914     ; 3.363      ;
; -5.780 ; async_ram:RAM|ram_block[2][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.864     ; 3.391      ;
; -5.775 ; async_ram:RAM|ram_block[0][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.718     ; 3.532      ;
; -5.762 ; async_ram:RAM|ram_block[6][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.778     ; 3.459      ;
; -5.751 ; async_ram:RAM|ram_block[0][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.842     ; 3.384      ;
; -5.750 ; async_ram:RAM|ram_block[5][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.758     ; 3.467      ;
; -5.747 ; async_ram:RAM|ram_block[6][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.784     ; 3.438      ;
; -5.746 ; async_ram:RAM|ram_block[6][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.789     ; 3.432      ;
; -5.733 ; async_ram:RAM|ram_block[4][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.784     ; 3.424      ;
; -5.724 ; async_ram:RAM|ram_block[1][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.661     ; 3.538      ;
; -5.687 ; async_ram:RAM|ram_block[1][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.670     ; 3.492      ;
; -5.684 ; async_ram:RAM|ram_block[0][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.718     ; 3.441      ;
; -5.680 ; async_ram:RAM|ram_block[2][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.862     ; 3.293      ;
; -5.678 ; async_ram:RAM|ram_block[7][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.563     ; 3.590      ;
; -5.677 ; async_ram:RAM|ram_block[5][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.760     ; 3.392      ;
; -5.675 ; async_ram:RAM|ram_block[5][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.753     ; 3.397      ;
; -5.673 ; async_ram:RAM|ram_block[6][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.791     ; 3.357      ;
; -5.669 ; async_ram:RAM|ram_block[2][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.864     ; 3.280      ;
; -5.669 ; async_ram:RAM|ram_block[4][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.779     ; 3.365      ;
; -5.650 ; async_ram:RAM|ram_block[5][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.754     ; 3.371      ;
; -5.641 ; async_ram:RAM|ram_block[3][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.529     ; 3.587      ;
; -5.623 ; async_ram:RAM|ram_block[0][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.716     ; 3.382      ;
; -5.622 ; async_ram:RAM|ram_block[4][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.784     ; 3.313      ;
; -5.617 ; async_ram:RAM|ram_block[4][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.912     ; 3.180      ;
; -5.614 ; async_ram:RAM|ram_block[6][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.908     ; 3.181      ;
; -5.577 ; async_ram:RAM|ram_block[2][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.858     ; 3.194      ;
; -5.568 ; async_ram:RAM|ram_block[3][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.531     ; 3.512      ;
; -5.566 ; async_ram:RAM|ram_block[5][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.760     ; 3.281      ;
; -5.562 ; async_ram:RAM|ram_block[6][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.791     ; 3.246      ;
; -5.560 ; async_ram:RAM|ram_block[7][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.693     ; 3.342      ;
; -5.554 ; async_ram:RAM|ram_block[4][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.782     ; 3.247      ;
; -5.552 ; async_ram:RAM|ram_block[6][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.786     ; 3.241      ;
; -5.529 ; async_ram:RAM|ram_block[1][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.663     ; 3.341      ;
; -5.517 ; async_ram:RAM|ram_block[2][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.862     ; 3.130      ;
; -5.514 ; async_ram:RAM|ram_block[1][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.662     ; 3.327      ;
; -5.512 ; async_ram:RAM|ram_block[7][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.565     ; 3.422      ;
; -5.509 ; async_ram:RAM|ram_block[0][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.722     ; 3.262      ;
; -5.499 ; async_ram:RAM|ram_block[2][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.860     ; 3.114      ;
; -5.497 ; async_ram:RAM|ram_block[2][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.860     ; 3.112      ;
; -5.494 ; async_ram:RAM|ram_block[6][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.789     ; 3.180      ;
; -5.491 ; async_ram:RAM|ram_block[0][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.720     ; 3.246      ;
; -5.488 ; async_ram:RAM|ram_block[5][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.758     ; 3.205      ;
; -5.487 ; async_ram:RAM|ram_block[7][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.695     ; 3.267      ;
; -5.473 ; async_ram:RAM|ram_block[4][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.740     ; 3.208      ;
; -5.457 ; async_ram:RAM|ram_block[3][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.531     ; 3.401      ;
; -5.455 ; async_ram:RAM|ram_block[5][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.752     ; 3.178      ;
; -5.425 ; async_ram:RAM|ram_block[3][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.647     ; 3.253      ;
; -5.421 ; async_ram:RAM|ram_block[1][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.663     ; 3.233      ;
; -5.378 ; async_ram:RAM|ram_block[0][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.720     ; 3.133      ;
; -5.376 ; async_ram:RAM|ram_block[7][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.695     ; 3.156      ;
; -5.376 ; async_ram:RAM|ram_block[2][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.860     ; 2.991      ;
; -5.346 ; async_ram:RAM|ram_block[3][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.526     ; 3.295      ;
; -5.340 ; async_ram:RAM|ram_block[7][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.563     ; 3.252      ;
; -5.305 ; async_ram:RAM|ram_block[3][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.529     ; 3.251      ;
; -5.305 ; async_ram:RAM|ram_block[7][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.693     ; 3.087      ;
; -5.274 ; async_ram:RAM|ram_block[2][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.860     ; 2.889      ;
; -5.270 ; async_ram:RAM|ram_block[5][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.753     ; 2.992      ;
; -5.264 ; async_ram:RAM|ram_block[4][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.779     ; 2.960      ;
; -5.226 ; async_ram:RAM|ram_block[3][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.649     ; 3.052      ;
; -5.163 ; async_ram:RAM|ram_block[3][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.524     ; 3.114      ;
; -5.154 ; async_ram:RAM|ram_block[7][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.561     ; 3.068      ;
; -5.147 ; async_ram:RAM|ram_block[6][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.786     ; 2.836      ;
; -5.122 ; async_ram:RAM|ram_block[3][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.649     ; 2.948      ;
; -5.107 ; async_ram:RAM|ram_block[7][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.565     ; 3.017      ;
; -5.066 ; async_ram:RAM|ram_block[5][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.751     ; 2.790      ;
; -4.939 ; async_ram:RAM|ram_block[7][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.563     ; 2.851      ;
; -4.879 ; async_ram:RAM|ram_block[3][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.524     ; 2.830      ;
; -3.242 ; MAR[1]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.293     ; 3.944      ;
; -3.212 ; MAR[0]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.293     ; 3.914      ;
; -3.177 ; MAR[1]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.295     ; 3.877      ;
; -3.150 ; MAR[0]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.295     ; 3.850      ;
; -3.053 ; MAR[1]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.295     ; 3.753      ;
; -3.028 ; MAR[0]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.295     ; 3.728      ;
; -2.960 ; MAR[0]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.293     ; 3.662      ;
; -2.901 ; MAR[1]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.293     ; 3.603      ;
; -2.658 ; MAR[2]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.272     ; 3.381      ;
; -2.620 ; MAR[2]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.274     ; 3.341      ;
; -2.474 ; MAR[2]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.274     ; 3.195      ;
; -2.322 ; MAR[2]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.272     ; 3.045      ;
; -2.149 ; AC[0]                         ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 3.087      ;
; -2.076 ; AC[0]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.059     ; 3.012      ;
; -2.058 ; AC[2]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.994      ;
; -2.039 ; AC[1]                         ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.979      ;
; -1.965 ; AC[0]                         ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.901      ;
; -1.834 ; AC[1]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.772      ;
; -1.811 ; AC[0]                         ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.749      ;
; -1.809 ; AC[2]                         ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.057     ; 2.747      ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram_load'                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.640 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.109     ; 4.005      ;
; -4.507 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.221     ; 3.760      ;
; -4.470 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.301     ; 3.643      ;
; -4.458 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.037     ; 3.895      ;
; -4.447 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.228     ; 3.693      ;
; -4.447 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.197     ; 3.724      ;
; -4.380 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.045     ; 4.051      ;
; -4.316 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.091     ; 3.941      ;
; -4.258 ; async_ram:RAM|ram_block[3][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; 0.032      ; 3.764      ;
; -4.258 ; async_ram:RAM|ram_block[7][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.132     ; 3.600      ;
; -4.210 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.237     ; 3.689      ;
; -4.192 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.133     ; 3.775      ;
; -4.187 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.164     ; 3.739      ;
; -4.145 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.293     ; 4.159      ;
; -4.135 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.045     ; 3.806      ;
; -4.129 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.293     ; 4.138      ;
; -4.085 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.288     ; 4.098      ;
; -4.081 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.339     ; 4.049      ;
; -4.064 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.295     ; 4.071      ;
; -4.061 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.254     ; 4.114      ;
; -4.061 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.403     ; 3.960      ;
; -4.048 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.467     ; 3.883      ;
; -4.021 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.334     ; 3.988      ;
; -4.002 ; async_ram:RAM|ram_block[7][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.068     ; 3.650      ;
; -4.000 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.341     ; 3.961      ;
; -3.999 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.400     ; 3.906      ;
; -3.998 ; async_ram:RAM|ram_block[3][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; 0.096      ; 3.810      ;
; -3.997 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.300     ; 4.004      ;
; -3.979 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.374     ; 3.912      ;
; -3.975 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.485     ; 3.797      ;
; -3.974 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.058      ; 4.063      ;
; -3.964 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.256     ; 4.007      ;
; -3.956 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.254     ; 4.138      ;
; -3.954 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.291     ; 3.970      ;
; -3.952 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.400     ; 3.853      ;
; -3.942 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.103     ; 3.969      ;
; -3.938 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.176     ; 4.203      ;
; -3.932 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.073     ; 4.160      ;
; -3.928 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.405     ; 3.830      ;
; -3.924 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.207     ; 4.004      ;
; -3.916 ; async_ram:RAM|ram_block[4][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.537     ; 3.681      ;
; -3.915 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.480     ; 3.736      ;
; -3.910 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.012      ; 3.953      ;
; -3.900 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.302     ; 3.897      ;
; -3.894 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.487     ; 3.709      ;
; -3.892 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.407     ; 3.786      ;
; -3.891 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.256     ; 4.071      ;
; -3.891 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.446     ; 3.752      ;
; -3.888 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.364     ; 3.960      ;
; -3.886 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; 0.030      ; 4.219      ;
; -3.884 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.401     ; 3.790      ;
; -3.882 ; async_ram:RAM|ram_block[6][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.407     ; 3.782      ;
; -3.877 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.105     ; 3.902      ;
; -3.876 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.270     ; 3.908      ;
; -3.875 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.428     ; 3.883      ;
; -3.874 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.222     ; 4.093      ;
; -3.874 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.213     ; 3.791      ;
; -3.873 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.465     ; 3.715      ;
; -3.873 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.046     ; 4.114      ;
; -3.872 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.381     ; 3.798      ;
; -3.870 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.107     ; 4.062      ;
; -3.869 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.074     ; 4.098      ;
; -3.868 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.119     ; 4.050      ;
; -3.868 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.067     ; 4.099      ;
; -3.868 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.412     ; 3.763      ;
; -3.865 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.376     ; 3.790      ;
; -3.863 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.334     ; 3.831      ;
; -3.859 ; async_ram:RAM|ram_block[1][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.284     ; 3.882      ;
; -3.852 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.074     ; 4.083      ;
; -3.847 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.407     ; 3.742      ;
; -3.844 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.366     ; 3.785      ;
; -3.829 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.045     ; 4.086      ;
; -3.827 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.302     ; 3.961      ;
; -3.822 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; -0.016     ; 4.109      ;
; -3.819 ; async_ram:RAM|ram_block[0][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.341     ; 3.785      ;
; -3.818 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.353     ; 3.752      ;
; -3.815 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.208     ; 3.909      ;
; -3.813 ; async_ram:RAM|ram_block[7][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.186     ; 3.934      ;
; -3.805 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.120     ; 3.988      ;
; -3.805 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.363     ; 3.741      ;
; -3.804 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.113     ; 3.989      ;
; -3.804 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.134     ; 3.701      ;
; -3.795 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.023     ; 3.803      ;
; -3.794 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.448     ; 3.645      ;
; -3.794 ; async_ram:RAM|ram_block[2][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.485     ; 3.611      ;
; -3.791 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.383     ; 3.710      ;
; -3.789 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.376     ; 3.715      ;
; -3.788 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.342     ; 3.753      ;
; -3.787 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.076     ; 4.016      ;
; -3.787 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.414     ; 3.675      ;
; -3.787 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.180     ; 3.908      ;
; -3.785 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.337     ; 3.747      ;
; -3.784 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.184     ; 3.905      ;
; -3.784 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.373     ; 3.718      ;
; -3.783 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.060      ; 3.874      ;
; -3.783 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.402     ; 3.683      ;
; -3.773 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.254     ; 3.818      ;
; -3.771 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.248     ; 3.828      ;
; -3.771 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.273     ; 3.785      ;
; -3.768 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.368     ; 3.841      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram_load'                                                                                   ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; AC[1]     ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.860      ; 2.580      ;
; 0.183 ; AC[1]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.860      ; 2.583      ;
; 0.188 ; AC[2]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.912      ; 2.640      ;
; 0.191 ; AC[3]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.860      ; 2.591      ;
; 0.243 ; AC[2]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.842      ; 2.625      ;
; 0.247 ; AC[1]     ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.786      ; 2.573      ;
; 0.255 ; AC[1]     ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.779      ; 2.574      ;
; 0.281 ; AC[1]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.908      ; 2.729      ;
; 0.289 ; AC[3]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.908      ; 2.737      ;
; 0.302 ; AC[1]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.740      ; 2.582      ;
; 0.310 ; AC[3]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.740      ; 2.590      ;
; 0.318 ; AC[1]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.914      ; 2.772      ;
; 0.321 ; AC[1]     ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.720      ; 2.581      ;
; 0.322 ; AC[1]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.722      ; 2.584      ;
; 0.324 ; AC[1]     ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.753      ; 2.617      ;
; 0.330 ; AC[3]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.722      ; 2.592      ;
; 0.332 ; AC[2]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.778      ; 2.650      ;
; 0.337 ; AC[2]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.858      ; 2.735      ;
; 0.341 ; AC[0]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.858      ; 2.739      ;
; 0.352 ; AC[0]     ; async_ram:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 2.862      ; 2.754      ;
; 0.367 ; AC[0]     ; async_ram:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.789      ; 2.696      ;
; 0.373 ; AC[1]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.844      ; 2.757      ;
; 0.376 ; AC[0]     ; async_ram:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 2.782      ; 2.698      ;
; 0.397 ; AC[1]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.751      ; 2.688      ;
; 0.405 ; AC[3]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.751      ; 2.696      ;
; 0.412 ; AC[2]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.668      ; 2.620      ;
; 0.422 ; AC[0]     ; async_ram:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.693      ; 2.655      ;
; 0.424 ; AC[0]     ; async_ram:RAM|ram_block[1][0] ; clk          ; ram_load    ; -0.500       ; 2.670      ; 2.634      ;
; 0.429 ; AC[0]     ; async_ram:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 2.716      ; 2.685      ;
; 0.430 ; AC[1]     ; async_ram:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.663      ; 2.633      ;
; 0.435 ; AC[2]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.906      ; 2.881      ;
; 0.439 ; AC[0]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.906      ; 2.885      ;
; 0.445 ; AC[2]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.860      ; 2.845      ;
; 0.456 ; AC[2]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.738      ; 2.734      ;
; 0.460 ; MAR[2]    ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.661      ; 2.661      ;
; 0.460 ; AC[0]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.738      ; 2.738      ;
; 0.462 ; AC[1]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.780      ; 2.782      ;
; 0.468 ; AC[1]     ; async_ram:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.649      ; 2.657      ;
; 0.476 ; AC[2]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.720      ; 2.736      ;
; 0.480 ; AC[0]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.720      ; 2.740      ;
; 0.483 ; AC[0]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.912      ; 2.935      ;
; 0.491 ; AC[1]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.662      ; 2.693      ;
; 0.493 ; AC[0]     ; async_ram:RAM|ram_block[5][0] ; clk          ; ram_load    ; -0.500       ; 2.758      ; 2.791      ;
; 0.499 ; AC[3]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.662      ; 2.701      ;
; 0.500 ; AC[0]     ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.858      ; 2.898      ;
; 0.503 ; AC[2]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.752      ; 2.795      ;
; 0.520 ; AC[2]     ; async_ram:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.561      ; 2.621      ;
; 0.528 ; AC[1]     ; async_ram:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.565      ; 2.633      ;
; 0.538 ; AC[0]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.842      ; 2.920      ;
; 0.542 ; AC[1]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.670      ; 2.752      ;
; 0.551 ; AC[2]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.749      ; 2.840      ;
; 0.555 ; AC[0]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.749      ; 2.844      ;
; 0.558 ; MAR[2]    ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.709      ; 2.807      ;
; 0.567 ; AC[0]     ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.784      ; 2.891      ;
; 0.575 ; AC[0]     ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.777      ; 2.892      ;
; 0.575 ; AC[1]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.862      ; 2.977      ;
; 0.579 ; MAR[2]    ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.541      ; 2.660      ;
; 0.580 ; MAR[2]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.715      ; 2.835      ;
; 0.600 ; MAR[2]    ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.523      ; 2.663      ;
; 0.627 ; AC[1]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.563      ; 2.730      ;
; 0.627 ; AC[0]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.778      ; 2.945      ;
; 0.630 ; MAR[2]    ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.661      ; 2.831      ;
; 0.633 ; AC[1]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.754      ; 2.927      ;
; 0.635 ; MAR[2]    ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.645      ; 2.820      ;
; 0.635 ; AC[3]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.563      ; 2.738      ;
; 0.641 ; AC[0]     ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.718      ; 2.899      ;
; 0.645 ; AC[0]     ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.751      ; 2.936      ;
; 0.645 ; AC[2]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.660      ; 2.845      ;
; 0.649 ; AC[0]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.660      ; 2.849      ;
; 0.650 ; AC[1]     ; async_ram:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.563      ; 2.753      ;
; 0.669 ; AC[1]     ; async_ram:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.524      ; 2.733      ;
; 0.674 ; MAR[2]    ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.552      ; 2.766      ;
; 0.676 ; MAR[0]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.695      ; 2.911      ;
; 0.677 ; AC[3]     ; async_ram:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.524      ; 2.741      ;
; 0.697 ; MAR[2]    ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.587      ; 2.824      ;
; 0.705 ; MAR[2]    ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.580      ; 2.825      ;
; 0.707 ; AC[0]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.668      ; 2.915      ;
; 0.721 ; AC[0]     ; async_ram:RAM|ram_block[3][0] ; clk          ; ram_load    ; -0.500       ; 2.529      ; 2.790      ;
; 0.722 ; MAR[0]    ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.641      ; 2.903      ;
; 0.724 ; MAR[0]    ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.625      ; 2.889      ;
; 0.724 ; MAR[2]    ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.581      ; 2.845      ;
; 0.730 ; AC[2]     ; async_ram:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.524      ; 2.794      ;
; 0.740 ; AC[0]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.860      ; 3.140      ;
; 0.750 ; AC[0]     ; async_ram:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.661      ; 2.951      ;
; 0.764 ; MAR[2]    ; async_ram:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 2.665      ; 2.969      ;
; 0.768 ; MAR[2]    ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.463      ; 2.771      ;
; 0.771 ; MAR[2]    ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.521      ; 2.832      ;
; 0.775 ; MAR[2]    ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.554      ; 2.869      ;
; 0.775 ; MAR[2]    ; async_ram:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.592      ; 2.907      ;
; 0.781 ; AC[2]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.561      ; 2.882      ;
; 0.784 ; MAR[2]    ; async_ram:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 2.585      ; 2.909      ;
; 0.785 ; AC[0]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.561      ; 2.886      ;
; 0.785 ; MAR[1]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.695      ; 3.020      ;
; 0.787 ; MAR[0]    ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.641      ; 2.968      ;
; 0.788 ; AC[0]     ; async_ram:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.647      ; 2.975      ;
; 0.795 ; MAR[0]    ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.561      ; 2.896      ;
; 0.798 ; AC[0]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.752      ; 3.090      ;
; 0.804 ; MAR[2]    ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.471      ; 2.815      ;
; 0.815 ; AC[0]     ; async_ram:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.561      ; 2.916      ;
; 0.816 ; MAR[1]    ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.641      ; 2.997      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                      ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 1.962 ; AC[1]                         ; AC[1]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.163      ;
; 1.996 ; AC[0]                         ; AC[0]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.197      ;
; 2.227 ; AC[1]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.428      ;
; 2.235 ; AC[3]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.436      ;
; 2.243 ; AC[2]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.444      ;
; 2.282 ; AC[0]                         ; AC[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 2.481      ;
; 2.373 ; AC[1]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.059      ; 2.576      ;
; 2.381 ; AC[2]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 2.580      ;
; 2.385 ; AC[0]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 2.584      ;
; 2.394 ; MAR[2]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.130     ; 2.408      ;
; 2.402 ; MAR[2]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.132     ; 2.414      ;
; 2.503 ; MAR[2]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.132     ; 2.515      ;
; 2.538 ; AC[0]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.057      ; 2.739      ;
; 2.559 ; MAR[0]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.152     ; 2.551      ;
; 2.625 ; MAR[2]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.130     ; 2.639      ;
; 2.659 ; MAR[1]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.152     ; 2.651      ;
; 2.720 ; MAR[1]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.150     ; 2.714      ;
; 2.721 ; MAR[0]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.150     ; 2.715      ;
; 2.753 ; MAR[0]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.152     ; 2.745      ;
; 2.830 ; MAR[1]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.150     ; 2.824      ;
; 2.859 ; MAR[0]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.150     ; 2.853      ;
; 2.869 ; MAR[1]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.152     ; 2.861      ;
; 4.674 ; async_ram:RAM|ram_block[3][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.310     ; 2.048      ;
; 4.869 ; async_ram:RAM|ram_block[7][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.349     ; 2.204      ;
; 5.018 ; async_ram:RAM|ram_block[5][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.529     ; 2.173      ;
; 5.158 ; async_ram:RAM|ram_block[3][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.429     ; 2.413      ;
; 5.244 ; async_ram:RAM|ram_block[1][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.443     ; 2.485      ;
; 5.266 ; async_ram:RAM|ram_block[2][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.633     ; 2.317      ;
; 5.302 ; async_ram:RAM|ram_block[0][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.500     ; 2.486      ;
; 5.307 ; async_ram:RAM|ram_block[2][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.633     ; 2.358      ;
; 5.354 ; async_ram:RAM|ram_block[6][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.562     ; 2.476      ;
; 5.360 ; async_ram:RAM|ram_block[7][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.351     ; 2.693      ;
; 5.382 ; async_ram:RAM|ram_block[0][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.498     ; 2.568      ;
; 5.404 ; async_ram:RAM|ram_block[3][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.310     ; 2.778      ;
; 5.404 ; async_ram:RAM|ram_block[4][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.518     ; 2.570      ;
; 5.415 ; async_ram:RAM|ram_block[3][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.315     ; 2.784      ;
; 5.422 ; async_ram:RAM|ram_block[3][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.429     ; 2.677      ;
; 5.425 ; async_ram:RAM|ram_block[7][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.347     ; 2.762      ;
; 5.447 ; async_ram:RAM|ram_block[1][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.444     ; 2.687      ;
; 5.454 ; async_ram:RAM|ram_block[3][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.312     ; 2.826      ;
; 5.459 ; async_ram:RAM|ram_block[4][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.555     ; 2.588      ;
; 5.475 ; async_ram:RAM|ram_block[7][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.349     ; 2.810      ;
; 5.497 ; async_ram:RAM|ram_block[7][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.474     ; 2.707      ;
; 5.516 ; async_ram:RAM|ram_block[5][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.531     ; 2.669      ;
; 5.517 ; async_ram:RAM|ram_block[6][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.678     ; 2.523      ;
; 5.530 ; async_ram:RAM|ram_block[2][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.633     ; 2.581      ;
; 5.551 ; async_ram:RAM|ram_block[3][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.317     ; 2.918      ;
; 5.554 ; async_ram:RAM|ram_block[7][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.472     ; 2.766      ;
; 5.596 ; async_ram:RAM|ram_block[2][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.634     ; 2.646      ;
; 5.600 ; async_ram:RAM|ram_block[7][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.474     ; 2.810      ;
; 5.604 ; async_ram:RAM|ram_block[3][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.427     ; 2.861      ;
; 5.640 ; async_ram:RAM|ram_block[5][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.538     ; 2.786      ;
; 5.641 ; async_ram:RAM|ram_block[6][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.566     ; 2.759      ;
; 5.646 ; async_ram:RAM|ram_block[0][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.498     ; 2.832      ;
; 5.654 ; async_ram:RAM|ram_block[3][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.317     ; 3.021      ;
; 5.660 ; async_ram:RAM|ram_block[7][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.351     ; 2.993      ;
; 5.667 ; async_ram:RAM|ram_block[6][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.562     ; 2.789      ;
; 5.680 ; async_ram:RAM|ram_block[2][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.633     ; 2.731      ;
; 5.687 ; async_ram:RAM|ram_block[5][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.530     ; 2.841      ;
; 5.688 ; async_ram:RAM|ram_block[4][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.560     ; 2.812      ;
; 5.697 ; async_ram:RAM|ram_block[5][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.536     ; 2.845      ;
; 5.698 ; async_ram:RAM|ram_block[6][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.564     ; 2.818      ;
; 5.705 ; async_ram:RAM|ram_block[0][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.494     ; 2.895      ;
; 5.711 ; async_ram:RAM|ram_block[1][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.444     ; 2.951      ;
; 5.712 ; async_ram:RAM|ram_block[2][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.631     ; 2.765      ;
; 5.730 ; async_ram:RAM|ram_block[2][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.635     ; 2.779      ;
; 5.732 ; async_ram:RAM|ram_block[2][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.636     ; 2.780      ;
; 5.737 ; async_ram:RAM|ram_block[5][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.532     ; 2.889      ;
; 5.743 ; async_ram:RAM|ram_block[5][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.538     ; 2.889      ;
; 5.744 ; async_ram:RAM|ram_block[6][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.566     ; 2.862      ;
; 5.745 ; async_ram:RAM|ram_block[4][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.558     ; 2.871      ;
; 5.759 ; async_ram:RAM|ram_block[7][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.472     ; 2.971      ;
; 5.772 ; async_ram:RAM|ram_block[4][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.555     ; 2.901      ;
; 5.775 ; async_ram:RAM|ram_block[1][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.450     ; 3.009      ;
; 5.791 ; async_ram:RAM|ram_block[4][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.560     ; 2.915      ;
; 5.823 ; async_ram:RAM|ram_block[3][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.315     ; 3.192      ;
; 5.825 ; async_ram:RAM|ram_block[4][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.661     ; 2.848      ;
; 5.826 ; async_ram:RAM|ram_block[0][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.496     ; 3.014      ;
; 5.829 ; async_ram:RAM|ram_block[5][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.531     ; 2.982      ;
; 5.835 ; async_ram:RAM|ram_block[2][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.636     ; 2.883      ;
; 5.840 ; async_ram:RAM|ram_block[7][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.349     ; 3.175      ;
; 5.841 ; async_ram:RAM|ram_block[0][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.496     ; 3.029      ;
; 5.859 ; async_ram:RAM|ram_block[6][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.560     ; 2.983      ;
; 5.875 ; async_ram:RAM|ram_block[4][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.663     ; 2.896      ;
; 5.888 ; async_ram:RAM|ram_block[1][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.442     ; 3.130      ;
; 5.902 ; async_ram:RAM|ram_block[5][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.536     ; 3.050      ;
; 5.902 ; async_ram:RAM|ram_block[6][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.564     ; 3.022      ;
; 5.911 ; async_ram:RAM|ram_block[1][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.452     ; 3.143      ;
; 5.930 ; async_ram:RAM|ram_block[6][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.554     ; 3.060      ;
; 5.944 ; async_ram:RAM|ram_block[0][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.496     ; 3.132      ;
; 5.946 ; async_ram:RAM|ram_block[0][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.614     ; 3.016      ;
; 5.949 ; async_ram:RAM|ram_block[4][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.558     ; 3.075      ;
; 5.964 ; async_ram:RAM|ram_block[4][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.553     ; 3.095      ;
; 5.980 ; async_ram:RAM|ram_block[6][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.556     ; 3.108      ;
; 5.991 ; async_ram:RAM|ram_block[1][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.449     ; 3.226      ;
; 5.995 ; async_ram:RAM|ram_block[2][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.634     ; 3.045      ;
; 5.996 ; async_ram:RAM|ram_block[0][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.616     ; 3.064      ;
; 6.009 ; async_ram:RAM|ram_block[5][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.529     ; 3.164      ;
; 6.014 ; async_ram:RAM|ram_block[1][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.452     ; 3.246      ;
; 6.041 ; async_ram:RAM|ram_block[1][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.451     ; 3.274      ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[2]                    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[0]                    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[1]                    ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[2]                    ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[1]                     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[3]                     ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[0]                     ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[2]                     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[0]|clk                ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[1]|clk                ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[2]|clk                ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[1]|clk                 ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[3]|clk                 ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[0]|clk                 ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[2]|clk                 ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[0]                     ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[2]                     ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[1]                     ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[3]                     ;
; 0.426  ; 0.642        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[2]                    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[0]                    ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[0]|clk                 ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[2]|clk                 ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[1]|clk                 ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[3]|clk                 ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[2]|clk                ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[0]|clk                ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[1]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram_load'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                       ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datac      ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][0]  ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datad      ;
; 0.303  ; 0.303        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad      ;
; 0.304  ; 0.304        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datad      ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datac      ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0] ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk   ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|datad      ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad      ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datad      ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad      ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][3]  ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datad      ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datad      ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datad      ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][1]  ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][2]  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0] ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk   ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][3]  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0] ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk   ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][0]  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][1]  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][3]  ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][2]  ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][0]  ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][1]  ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][2]  ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|combout         ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|combout         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|combout         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o               ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][2]  ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|combout         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][1]|datad      ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][2]|datad      ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|datad      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][0]|datad      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|dataa           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|dataa           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|dataa           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|dataa           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|dataa           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac      ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][0]|datac      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|dataa           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|inclk[0] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|outclk   ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|dataa           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datac      ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|dataa           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datab      ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][3]  ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][0]  ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datac      ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][1]  ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][1]  ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|combout         ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][1]  ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][2]  ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][3]  ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][0]  ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datad      ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad      ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datad      ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|combout         ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|inclk[0] ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|outclk   ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|combout         ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|combout         ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datac      ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][2]  ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][2]  ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][3]  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad      ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][0]  ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datad      ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datad      ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0] ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk   ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][3]  ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][1]  ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][0]  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datad      ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|datad      ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datad      ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|datad      ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0] ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk   ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][2]  ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][0]  ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][3]  ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clk        ; 2.316 ; 2.624 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; 4.515 ; 4.874 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; 4.515 ; 4.874 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; 4.385 ; 4.797 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; 4.483 ; 4.781 ; Rise       ; clk             ;
; input[*]    ; clk        ; 2.085 ; 2.450 ; Rise       ; clk             ;
;  input[0]   ; clk        ; 1.790 ; 2.196 ; Rise       ; clk             ;
;  input[1]   ; clk        ; 2.085 ; 2.450 ; Rise       ; clk             ;
;  input[2]   ; clk        ; 2.029 ; 2.424 ; Rise       ; clk             ;
;  input[3]   ; clk        ; 1.801 ; 2.094 ; Rise       ; clk             ;
; input_sel   ; clk        ; 2.536 ; 2.887 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; 1.689 ; 2.068 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; 1.689 ; 2.068 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; 1.528 ; 1.915 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; 1.227 ; 1.517 ; Rise       ; clk             ;
; mar_load    ; clk        ; 1.795 ; 2.095 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 3.746 ; 4.153 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 3.746 ; 4.153 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 3.664 ; 4.028 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 3.714 ; 4.060 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clk        ; -1.942 ; -2.299 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; -2.313 ; -2.673 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; -2.355 ; -2.742 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; -2.313 ; -2.673 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; -3.142 ; -3.423 ; Rise       ; clk             ;
; input[*]    ; clk        ; -1.409 ; -1.749 ; Rise       ; clk             ;
;  input[0]   ; clk        ; -1.409 ; -1.787 ; Rise       ; clk             ;
;  input[1]   ; clk        ; -1.738 ; -2.087 ; Rise       ; clk             ;
;  input[2]   ; clk        ; -1.644 ; -2.012 ; Rise       ; clk             ;
;  input[3]   ; clk        ; -1.469 ; -1.749 ; Rise       ; clk             ;
; input_sel   ; clk        ; -1.950 ; -2.322 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; -0.902 ; -1.179 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; -1.352 ; -1.721 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; -1.198 ; -1.574 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; -0.902 ; -1.179 ; Rise       ; clk             ;
; mar_load    ; clk        ; -1.543 ; -1.835 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 0.119  ; -0.237 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.119  ; -0.237 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; -0.092 ; -0.462 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; -0.667 ; -0.975 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AC_out[*]    ; clk        ; 6.431  ; 6.454  ; Rise       ; clk             ;
;  AC_out[0]   ; clk        ; 5.454  ; 5.468  ; Rise       ; clk             ;
;  AC_out[1]   ; clk        ; 6.423  ; 6.425  ; Rise       ; clk             ;
;  AC_out[2]   ; clk        ; 6.431  ; 6.454  ; Rise       ; clk             ;
;  AC_out[3]   ; clk        ; 5.590  ; 5.565  ; Rise       ; clk             ;
; data_chk[*]  ; clk        ; 10.460 ; 10.412 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 9.783  ; 9.746  ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 8.507  ; 8.469  ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 10.460 ; 10.412 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 8.996  ; 8.911  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 12.681 ; 12.673 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 11.990 ; 11.930 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 10.773 ; 10.735 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 12.681 ; 12.673 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 11.314 ; 11.229 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 9.358  ; 9.349  ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 7.930  ; 7.878  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 7.839  ; 7.781  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 9.358  ; 9.349  ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 8.092  ; 8.036  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 8.357  ; 8.331  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 8.253  ; 8.226  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 7.719  ; 7.670  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 7.961  ; 7.923  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 8.357  ; 8.331  ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AC_out[*]    ; clk        ; 5.266  ; 5.279  ; Rise       ; clk             ;
;  AC_out[0]   ; clk        ; 5.266  ; 5.279  ; Rise       ; clk             ;
;  AC_out[1]   ; clk        ; 6.196  ; 6.197  ; Rise       ; clk             ;
;  AC_out[2]   ; clk        ; 6.204  ; 6.225  ; Rise       ; clk             ;
;  AC_out[3]   ; clk        ; 5.396  ; 5.371  ; Rise       ; clk             ;
; data_chk[*]  ; clk        ; 6.557  ; 6.511  ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 7.937  ; 7.938  ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 6.557  ; 6.511  ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 8.569  ; 8.564  ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 7.185  ; 7.103  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 9.182  ; 9.124  ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 10.906 ; 10.916 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 9.310  ; 9.257  ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 11.280 ; 11.247 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 9.182  ; 9.124  ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 7.566  ; 7.510  ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 7.654  ; 7.603  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 7.566  ; 7.510  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 9.069  ; 9.061  ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 7.810  ; 7.754  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 7.452  ; 7.404  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 7.964  ; 7.937  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 7.452  ; 7.404  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 7.685  ; 7.647  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 8.065  ; 8.039  ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 10.060 ; 10.088 ; 10.451 ; 10.495 ;
; alu_sel[0] ; data_chk[1] ; 8.976  ; 8.951  ; 9.335  ; 9.310  ;
; alu_sel[0] ; data_chk[2] ; 10.440 ; 10.432 ; 10.819 ; 10.811 ;
; alu_sel[0] ; data_chk[3] ; 9.359  ; 9.266  ; 9.719  ; 9.626  ;
; alu_sel[1] ; data_chk[0] ; 9.962  ; 10.006 ; 10.342 ; 10.370 ;
; alu_sel[1] ; data_chk[1] ; 8.846  ; 8.821  ; 9.258  ; 9.233  ;
; alu_sel[1] ; data_chk[2] ; 10.009 ; 10.048 ; 10.412 ; 10.346 ;
; alu_sel[1] ; data_chk[3] ; 9.230  ; 9.137  ; 9.641  ; 9.548  ;
; alu_sel[2] ; data_chk[0] ; 10.028 ; 10.056 ; 10.358 ; 10.402 ;
; alu_sel[2] ; data_chk[1] ; 8.944  ; 8.919  ; 9.242  ; 9.217  ;
; alu_sel[2] ; data_chk[2] ; 10.066 ; 10.105 ; 10.409 ; 10.343 ;
; alu_sel[2] ; data_chk[3] ; 9.327  ; 9.234  ; 9.626  ; 9.533  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 8.306 ; 8.398 ; 8.725 ; 8.688 ;
; alu_sel[0] ; data_chk[1] ; 7.201 ; 7.178 ; 7.582 ; 7.503 ;
; alu_sel[0] ; data_chk[2] ; 8.722 ; 8.719 ; 9.078 ; 9.069 ;
; alu_sel[0] ; data_chk[3] ; 7.589 ; 7.558 ; 7.989 ; 7.902 ;
; alu_sel[1] ; data_chk[0] ; 8.264 ; 8.284 ; 8.624 ; 8.672 ;
; alu_sel[1] ; data_chk[1] ; 7.039 ; 6.991 ; 7.409 ; 7.355 ;
; alu_sel[1] ; data_chk[2] ; 8.933 ; 8.945 ; 9.303 ; 9.296 ;
; alu_sel[1] ; data_chk[3] ; 7.621 ; 7.565 ; 7.995 ; 7.933 ;
; alu_sel[2] ; data_chk[0] ; 9.093 ; 9.094 ; 9.374 ; 9.375 ;
; alu_sel[2] ; data_chk[1] ; 7.953 ; 7.900 ; 8.267 ; 8.240 ;
; alu_sel[2] ; data_chk[2] ; 9.508 ; 9.504 ; 9.816 ; 9.808 ;
; alu_sel[2] ; data_chk[3] ; 8.313 ; 8.231 ; 8.630 ; 8.542 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk      ; -4.074 ; -15.845        ;
; ram_load ; -2.639 ; -66.822        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ram_load ; -0.291 ; -3.999        ;
; clk      ; 1.135  ; 0.000         ;
+----------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -10.256                      ;
; ram_load ; -3.000 ; -9.704                       ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                      ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; -4.074 ; async_ram:RAM|ram_block[1][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.095     ; 2.446      ;
; -4.036 ; async_ram:RAM|ram_block[6][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.209     ; 2.294      ;
; -4.019 ; async_ram:RAM|ram_block[1][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.096     ; 2.390      ;
; -4.018 ; async_ram:RAM|ram_block[0][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.126     ; 2.359      ;
; -3.996 ; async_ram:RAM|ram_block[2][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.253     ; 2.210      ;
; -3.987 ; async_ram:RAM|ram_block[1][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.097     ; 2.357      ;
; -3.966 ; async_ram:RAM|ram_block[0][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.202     ; 2.231      ;
; -3.964 ; async_ram:RAM|ram_block[5][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.170     ; 2.261      ;
; -3.960 ; async_ram:RAM|ram_block[6][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.207     ; 2.220      ;
; -3.949 ; async_ram:RAM|ram_block[1][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.094     ; 2.322      ;
; -3.939 ; async_ram:RAM|ram_block[5][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.175     ; 2.231      ;
; -3.932 ; async_ram:RAM|ram_block[6][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.213     ; 2.186      ;
; -3.931 ; async_ram:RAM|ram_block[0][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.128     ; 2.270      ;
; -3.925 ; async_ram:RAM|ram_block[4][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.169     ; 2.223      ;
; -3.921 ; async_ram:RAM|ram_block[1][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.097     ; 2.291      ;
; -3.909 ; async_ram:RAM|ram_block[2][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.255     ; 2.121      ;
; -3.909 ; async_ram:RAM|ram_block[4][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.165     ; 2.211      ;
; -3.896 ; async_ram:RAM|ram_block[0][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.200     ; 2.163      ;
; -3.883 ; async_ram:RAM|ram_block[4][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.260     ; 2.090      ;
; -3.870 ; async_ram:RAM|ram_block[6][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.209     ; 2.128      ;
; -3.865 ; async_ram:RAM|ram_block[0][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.128     ; 2.204      ;
; -3.857 ; async_ram:RAM|ram_block[1][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.090     ; 2.234      ;
; -3.852 ; async_ram:RAM|ram_block[5][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.177     ; 2.142      ;
; -3.851 ; async_ram:RAM|ram_block[7][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.033     ; 2.285      ;
; -3.845 ; async_ram:RAM|ram_block[6][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.215     ; 2.097      ;
; -3.843 ; async_ram:RAM|ram_block[2][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.255     ; 2.055      ;
; -3.841 ; async_ram:RAM|ram_block[2][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.253     ; 2.055      ;
; -3.839 ; async_ram:RAM|ram_block[3][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.004     ; 2.302      ;
; -3.838 ; async_ram:RAM|ram_block[4][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.171     ; 2.134      ;
; -3.837 ; async_ram:RAM|ram_block[5][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.172     ; 2.132      ;
; -3.836 ; async_ram:RAM|ram_block[5][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.173     ; 2.130      ;
; -3.821 ; async_ram:RAM|ram_block[0][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.128     ; 2.160      ;
; -3.814 ; async_ram:RAM|ram_block[1][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.095     ; 2.186      ;
; -3.807 ; async_ram:RAM|ram_block[4][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.258     ; 2.016      ;
; -3.797 ; async_ram:RAM|ram_block[6][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.283     ; 1.981      ;
; -3.797 ; async_ram:RAM|ram_block[2][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.250     ; 2.014      ;
; -3.788 ; async_ram:RAM|ram_block[7][0] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.106     ; 2.149      ;
; -3.786 ; async_ram:RAM|ram_block[5][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.177     ; 2.076      ;
; -3.782 ; async_ram:RAM|ram_block[4][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.167     ; 2.082      ;
; -3.780 ; async_ram:RAM|ram_block[5][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.175     ; 2.072      ;
; -3.779 ; async_ram:RAM|ram_block[6][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.215     ; 2.031      ;
; -3.773 ; async_ram:RAM|ram_block[6][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.213     ; 2.027      ;
; -3.772 ; async_ram:RAM|ram_block[4][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.171     ; 2.068      ;
; -3.771 ; async_ram:RAM|ram_block[2][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.251     ; 1.987      ;
; -3.766 ; async_ram:RAM|ram_block[4][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.169     ; 2.064      ;
; -3.760 ; async_ram:RAM|ram_block[5][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.171     ; 2.056      ;
; -3.759 ; async_ram:RAM|ram_block[2][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.252     ; 1.974      ;
; -3.758 ; async_ram:RAM|ram_block[0][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.126     ; 2.099      ;
; -3.752 ; async_ram:RAM|ram_block[3][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.006     ; 2.213      ;
; -3.743 ; async_ram:RAM|ram_block[6][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.211     ; 1.999      ;
; -3.736 ; async_ram:RAM|ram_block[2][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.253     ; 1.950      ;
; -3.725 ; async_ram:RAM|ram_block[0][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.131     ; 2.061      ;
; -3.724 ; async_ram:RAM|ram_block[7][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.035     ; 2.156      ;
; -3.710 ; async_ram:RAM|ram_block[1][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.092     ; 2.085      ;
; -3.709 ; async_ram:RAM|ram_block[1][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.091     ; 2.085      ;
; -3.701 ; async_ram:RAM|ram_block[7][0] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.108     ; 2.060      ;
; -3.686 ; async_ram:RAM|ram_block[3][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.006     ; 2.147      ;
; -3.685 ; async_ram:RAM|ram_block[4][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.139     ; 2.013      ;
; -3.674 ; async_ram:RAM|ram_block[0][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.130     ; 2.011      ;
; -3.671 ; async_ram:RAM|ram_block[1][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.092     ; 2.046      ;
; -3.665 ; async_ram:RAM|ram_block[3][1] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.071     ; 2.061      ;
; -3.650 ; async_ram:RAM|ram_block[2][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.252     ; 1.865      ;
; -3.635 ; async_ram:RAM|ram_block[7][0] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.108     ; 1.994      ;
; -3.635 ; async_ram:RAM|ram_block[0][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.130     ; 1.972      ;
; -3.629 ; async_ram:RAM|ram_block[7][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.106     ; 1.990      ;
; -3.616 ; async_ram:RAM|ram_block[7][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.034     ; 2.049      ;
; -3.611 ; async_ram:RAM|ram_block[2][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.252     ; 1.826      ;
; -3.602 ; async_ram:RAM|ram_block[5][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.172     ; 1.897      ;
; -3.592 ; async_ram:RAM|ram_block[3][2] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.003     ; 2.056      ;
; -3.579 ; async_ram:RAM|ram_block[3][0] ; AC[0]   ; ram_load     ; clk         ; 0.500        ; -2.004     ; 2.042      ;
; -3.547 ; async_ram:RAM|ram_block[4][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.167     ; 1.847      ;
; -3.540 ; async_ram:RAM|ram_block[7][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.032     ; 1.975      ;
; -3.522 ; async_ram:RAM|ram_block[3][2] ; AC[2]   ; ram_load     ; clk         ; 0.500        ; -2.001     ; 1.988      ;
; -3.518 ; async_ram:RAM|ram_block[3][1] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.073     ; 1.912      ;
; -3.508 ; async_ram:RAM|ram_block[6][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.211     ; 1.764      ;
; -3.489 ; async_ram:RAM|ram_block[7][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.035     ; 1.921      ;
; -3.479 ; async_ram:RAM|ram_block[3][1] ; AC[1]   ; ram_load     ; clk         ; 0.500        ; -2.073     ; 1.873      ;
; -3.440 ; async_ram:RAM|ram_block[5][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.171     ; 1.736      ;
; -3.347 ; async_ram:RAM|ram_block[7][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.034     ; 1.780      ;
; -3.308 ; async_ram:RAM|ram_block[3][3] ; AC[3]   ; ram_load     ; clk         ; 0.500        ; -2.001     ; 1.774      ;
; -1.696 ; MAR[1]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.198     ; 2.485      ;
; -1.694 ; MAR[0]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.198     ; 2.483      ;
; -1.655 ; MAR[1]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.200     ; 2.442      ;
; -1.623 ; MAR[0]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.200     ; 2.410      ;
; -1.543 ; MAR[1]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.200     ; 2.330      ;
; -1.541 ; MAR[0]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.200     ; 2.328      ;
; -1.535 ; MAR[0]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.198     ; 2.324      ;
; -1.436 ; MAR[1]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.198     ; 2.225      ;
; -1.363 ; MAR[2]                        ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.190     ; 2.160      ;
; -1.291 ; MAR[2]                        ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.192     ; 2.086      ;
; -1.210 ; MAR[2]                        ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.192     ; 2.005      ;
; -1.105 ; MAR[2]                        ; AC[0]   ; clk          ; clk         ; 1.000        ; -0.190     ; 1.902      ;
; -1.046 ; AC[0]                         ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.996      ;
; -0.959 ; AC[0]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.907      ;
; -0.952 ; AC[2]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.900      ;
; -0.893 ; AC[0]                         ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.841      ;
; -0.871 ; AC[1]                         ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.823      ;
; -0.817 ; AC[3]                         ; AC[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.767      ;
; -0.792 ; AC[2]                         ; AC[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.742      ;
; -0.785 ; AC[1]                         ; AC[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.735      ;
+--------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram_load'                                                                                                       ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.639 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.073     ; 2.544      ;
; -2.605 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.153     ; 2.430      ;
; -2.598 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.191     ; 2.385      ;
; -2.591 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.147     ; 2.422      ;
; -2.561 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.231     ; 2.308      ;
; -2.503 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.024     ; 2.457      ;
; -2.454 ; async_ram:RAM|ram_block[7][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; -0.084     ; 2.348      ;
; -2.404 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.032     ; 2.576      ;
; -2.404 ; async_ram:RAM|ram_block[3][0] ; async_ram:RAM|ram_block[0][0] ; ram_load     ; ram_load    ; 1.000        ; 0.018      ; 2.400      ;
; -2.370 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.112     ; 2.462      ;
; -2.363 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.150     ; 2.417      ;
; -2.348 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.063     ; 2.489      ;
; -2.326 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.190     ; 2.340      ;
; -2.318 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.192     ; 2.686      ;
; -2.278 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.028     ; 2.454      ;
; -2.262 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.223     ; 2.599      ;
; -2.251 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.306     ; 2.507      ;
; -2.240 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.350     ; 2.450      ;
; -2.234 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.193     ; 2.603      ;
; -2.221 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.162     ; 2.619      ;
; -2.219 ; async_ram:RAM|ram_block[7][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; -0.043     ; 2.380      ;
; -2.212 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.190     ; 2.579      ;
; -2.208 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.267     ; 2.501      ;
; -2.204 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.304     ; 2.460      ;
; -2.202 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.194     ; 2.570      ;
; -2.193 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.191     ; 2.562      ;
; -2.183 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.164     ; 2.578      ;
; -2.183 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.272     ; 2.471      ;
; -2.182 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.039      ; 2.607      ;
; -2.181 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.299     ; 2.444      ;
; -2.178 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.270     ; 2.465      ;
; -2.176 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.310     ; 2.426      ;
; -2.171 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.308     ; 2.420      ;
; -2.169 ; async_ram:RAM|ram_block[3][0] ; async_ram:RAM|ram_block[4][0] ; ram_load     ; ram_load    ; 1.000        ; 0.059      ; 2.432      ;
; -2.169 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.266     ; 2.463      ;
; -2.165 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.193     ; 2.532      ;
; -2.164 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.264     ; 2.457      ;
; -2.157 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.029     ; 2.687      ;
; -2.156 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.221     ; 2.492      ;
; -2.153 ; async_ram:RAM|ram_block[4][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.262     ; 2.451      ;
; -2.146 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.225     ; 2.483      ;
; -2.143 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.320     ; 2.383      ;
; -2.140 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.297     ; 2.403      ;
; -2.137 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.126     ; 2.672      ;
; -2.134 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][0] ; ram_load     ; ram_load    ; 1.000        ; -0.348     ; 2.343      ;
; -2.131 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; 0.045      ; 2.735      ;
; -2.131 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.182     ; 2.403      ;
; -2.130 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.276     ; 2.507      ;
; -2.127 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.195     ; 2.491      ;
; -2.126 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.008      ; 2.520      ;
; -2.124 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.352     ; 2.334      ;
; -2.123 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.138     ; 2.532      ;
; -2.122 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.220     ; 2.462      ;
; -2.114 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.069     ; 2.499      ;
; -2.114 ; async_ram:RAM|ram_block[6][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.306     ; 2.368      ;
; -2.113 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.163     ; 2.603      ;
; -2.105 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.322     ; 2.342      ;
; -2.104 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.119     ; 2.371      ;
; -2.101 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.060     ; 2.600      ;
; -2.101 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.029     ; 2.619      ;
; -2.101 ; async_ram:RAM|ram_block[1][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.187     ; 2.474      ;
; -2.101 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.265     ; 2.383      ;
; -2.098 ; async_ram:RAM|ram_block[4][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.357     ; 2.303      ;
; -2.095 ; async_ram:RAM|ram_block[7][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.130     ; 2.525      ;
; -2.086 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.242     ; 2.404      ;
; -2.083 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][1] ; ram_load     ; ram_load    ; 1.000        ; -0.072     ; 2.570      ;
; -2.082 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[0][3] ; ram_load     ; ram_load    ; 1.000        ; -0.070     ; 2.466      ;
; -2.081 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.157     ; 2.585      ;
; -2.081 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.164     ; 2.570      ;
; -2.079 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.187     ; 2.451      ;
; -2.079 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.280     ; 2.359      ;
; -2.075 ; async_ram:RAM|ram_block[0][0] ; async_ram:RAM|ram_block[2][2] ; ram_load     ; ram_load    ; 1.000        ; 0.014      ; 2.648      ;
; -2.074 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][1] ; ram_load     ; ram_load    ; 1.000        ; -0.030     ; 2.603      ;
; -2.073 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.239     ; 2.393      ;
; -2.072 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[7][1] ; ram_load     ; ram_load    ; 1.000        ; -0.236     ; 2.396      ;
; -2.072 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.036     ; 2.422      ;
; -2.069 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.276     ; 2.352      ;
; -2.068 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.073     ; 2.381      ;
; -2.067 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.274     ; 2.355      ;
; -2.065 ; async_ram:RAM|ram_block[0][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.225     ; 2.400      ;
; -2.060 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[7][3] ; ram_load     ; ram_load    ; 1.000        ; -0.269     ; 2.444      ;
; -2.060 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.312     ; 2.310      ;
; -2.059 ; async_ram:RAM|ram_block[2][0] ; async_ram:RAM|ram_block[3][1] ; ram_load     ; ram_load    ; 1.000        ; -0.284     ; 2.436      ;
; -2.058 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.163     ; 2.454      ;
; -2.057 ; async_ram:RAM|ram_block[1][2] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; 0.040      ; 2.483      ;
; -2.056 ; async_ram:RAM|ram_block[2][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.350     ; 2.268      ;
; -2.053 ; async_ram:RAM|ram_block[4][0] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.268     ; 2.347      ;
; -2.052 ; async_ram:RAM|ram_block[0][2] ; async_ram:RAM|ram_block[1][3] ; ram_load     ; ram_load    ; 1.000        ; -0.213     ; 2.399      ;
; -2.052 ; async_ram:RAM|ram_block[5][1] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.269     ; 2.345      ;
; -2.051 ; async_ram:RAM|ram_block[4][2] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.355     ; 2.256      ;
; -2.051 ; async_ram:RAM|ram_block[5][2] ; async_ram:RAM|ram_block[3][3] ; ram_load     ; ram_load    ; 1.000        ; -0.270     ; 2.343      ;
; -2.049 ; async_ram:RAM|ram_block[1][0] ; async_ram:RAM|ram_block[5][0] ; ram_load     ; ram_load    ; 1.000        ; -0.026     ; 2.580      ;
; -2.048 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.244     ; 2.363      ;
; -2.047 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.041     ; 2.392      ;
; -2.044 ; async_ram:RAM|ram_block[5][0] ; async_ram:RAM|ram_block[1][1] ; ram_load     ; ram_load    ; 1.000        ; -0.187     ; 2.404      ;
; -2.043 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[5][2] ; ram_load     ; ram_load    ; 1.000        ; -0.141     ; 2.461      ;
; -2.041 ; async_ram:RAM|ram_block[2][1] ; async_ram:RAM|ram_block[3][2] ; ram_load     ; ram_load    ; 1.000        ; -0.347     ; 2.254      ;
; -2.041 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[7][2] ; ram_load     ; ram_load    ; 1.000        ; -0.282     ; 2.318      ;
; -2.040 ; async_ram:RAM|ram_block[6][2] ; async_ram:RAM|ram_block[5][3] ; ram_load     ; ram_load    ; 1.000        ; -0.143     ; 2.456      ;
; -2.040 ; async_ram:RAM|ram_block[6][0] ; async_ram:RAM|ram_block[4][2] ; ram_load     ; ram_load    ; 1.000        ; -0.079     ; 2.347      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram_load'                                                                                    ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.291 ; AC[1]     ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.252      ; 1.501      ;
; -0.284 ; AC[1]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.252      ; 1.508      ;
; -0.265 ; AC[3]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.252      ; 1.527      ;
; -0.248 ; AC[2]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.258      ; 1.550      ;
; -0.246 ; AC[1]     ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.211      ; 1.505      ;
; -0.222 ; AC[1]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.283      ; 1.601      ;
; -0.203 ; AC[3]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.283      ; 1.620      ;
; -0.202 ; AC[1]     ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.167      ; 1.505      ;
; -0.193 ; AC[2]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.207      ; 1.554      ;
; -0.188 ; AC[2]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.200      ; 1.552      ;
; -0.188 ; AC[2]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.250      ; 1.602      ;
; -0.186 ; AC[1]     ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.172      ; 1.526      ;
; -0.183 ; AC[0]     ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.250      ; 1.607      ;
; -0.170 ; AC[1]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.139      ; 1.509      ;
; -0.169 ; AC[1]     ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.130      ; 1.501      ;
; -0.168 ; AC[0]     ; async_ram:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 2.253      ; 1.625      ;
; -0.162 ; AC[1]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.131      ; 1.509      ;
; -0.160 ; AC[1]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.260      ; 1.640      ;
; -0.158 ; AC[0]     ; async_ram:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.213      ; 1.595      ;
; -0.151 ; AC[3]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.139      ; 1.528      ;
; -0.143 ; AC[3]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.131      ; 1.528      ;
; -0.137 ; AC[1]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.171      ; 1.574      ;
; -0.126 ; AC[2]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.281      ; 1.695      ;
; -0.121 ; AC[0]     ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.281      ; 1.700      ;
; -0.118 ; AC[3]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.171      ; 1.593      ;
; -0.113 ; AC[2]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.251      ; 1.678      ;
; -0.112 ; AC[0]     ; async_ram:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 2.169      ; 1.597      ;
; -0.105 ; AC[1]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.209      ; 1.644      ;
; -0.100 ; AC[1]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.202      ; 1.642      ;
; -0.098 ; AC[1]     ; async_ram:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.092      ; 1.534      ;
; -0.094 ; AC[0]     ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.250      ; 1.696      ;
; -0.092 ; AC[0]     ; async_ram:RAM|ram_block[1][0] ; clk          ; ram_load    ; -0.500       ; 2.095      ; 1.543      ;
; -0.091 ; AC[0]     ; async_ram:RAM|ram_block[7][0] ; clk          ; ram_load    ; -0.500       ; 2.106      ; 1.555      ;
; -0.087 ; AC[2]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.094      ; 1.547      ;
; -0.079 ; AC[0]     ; async_ram:RAM|ram_block[0][0] ; clk          ; ram_load    ; -0.500       ; 2.126      ; 1.587      ;
; -0.078 ; MAR[2]    ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.111      ; 1.573      ;
; -0.074 ; AC[0]     ; async_ram:RAM|ram_block[5][0] ; clk          ; ram_load    ; -0.500       ; 2.175      ; 1.641      ;
; -0.074 ; AC[2]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.137      ; 1.603      ;
; -0.069 ; AC[0]     ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 2.137      ; 1.608      ;
; -0.066 ; AC[2]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.129      ; 1.603      ;
; -0.061 ; AC[0]     ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 2.129      ; 1.608      ;
; -0.060 ; AC[2]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.171      ; 1.651      ;
; -0.059 ; AC[0]     ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.258      ; 1.739      ;
; -0.053 ; AC[1]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.091      ; 1.578      ;
; -0.051 ; AC[1]     ; async_ram:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.073      ; 1.562      ;
; -0.049 ; AC[0]     ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.209      ; 1.700      ;
; -0.041 ; AC[1]     ; async_ram:RAM|ram_block[7][1] ; clk          ; ram_load    ; -0.500       ; 2.035      ; 1.534      ;
; -0.041 ; AC[2]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.169      ; 1.668      ;
; -0.036 ; AC[0]     ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.169      ; 1.673      ;
; -0.034 ; AC[3]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.091      ; 1.597      ;
; -0.025 ; AC[1]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.253      ; 1.768      ;
; -0.024 ; AC[2]     ; async_ram:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.032      ; 1.548      ;
; -0.016 ; MAR[2]    ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.142      ; 1.666      ;
; -0.005 ; AC[0]     ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.165      ; 1.700      ;
; -0.004 ; AC[0]     ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.207      ; 1.743      ;
; 0.001  ; AC[0]     ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.200      ; 1.741      ;
; 0.001  ; AC[1]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.096      ; 1.637      ;
; 0.002  ; MAR[2]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.119      ; 1.661      ;
; 0.011  ; AC[0]     ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.170      ; 1.721      ;
; 0.015  ; MAR[2]    ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.111      ; 1.666      ;
; 0.027  ; AC[1]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.034      ; 1.601      ;
; 0.028  ; AC[0]     ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 2.128      ; 1.696      ;
; 0.028  ; AC[1]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.173      ; 1.741      ;
; 0.036  ; MAR[2]    ; async_ram:RAM|ram_block[4][3] ; clk          ; ram_load    ; -0.500       ; 1.998      ; 1.574      ;
; 0.043  ; AC[2]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.089      ; 1.672      ;
; 0.044  ; MAR[2]    ; async_ram:RAM|ram_block[0][3] ; clk          ; ram_load    ; -0.500       ; 1.990      ; 1.574      ;
; 0.046  ; AC[3]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.034      ; 1.620      ;
; 0.048  ; AC[0]     ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 2.089      ; 1.677      ;
; 0.057  ; MAR[2]    ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.068      ; 1.665      ;
; 0.058  ; MAR[0]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.111      ; 1.709      ;
; 0.060  ; AC[1]     ; async_ram:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.001      ; 1.601      ;
; 0.060  ; MAR[2]    ; async_ram:RAM|ram_block[6][1] ; clk          ; ram_load    ; -0.500       ; 2.070      ; 1.670      ;
; 0.062  ; MAR[2]    ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.061      ; 1.663      ;
; 0.064  ; AC[1]     ; async_ram:RAM|ram_block[7][2] ; clk          ; ram_load    ; -0.500       ; 2.034      ; 1.638      ;
; 0.067  ; MAR[0]    ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.103      ; 1.710      ;
; 0.069  ; MAR[2]    ; async_ram:RAM|ram_block[5][3] ; clk          ; ram_load    ; -0.500       ; 2.030      ; 1.639      ;
; 0.076  ; AC[0]     ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.251      ; 1.867      ;
; 0.079  ; AC[3]     ; async_ram:RAM|ram_block[3][3] ; clk          ; ram_load    ; -0.500       ; 2.001      ; 1.620      ;
; 0.095  ; MAR[2]    ; async_ram:RAM|ram_block[2][0] ; clk          ; ram_load    ; -0.500       ; 2.114      ; 1.749      ;
; 0.096  ; AC[0]     ; async_ram:RAM|ram_block[3][0] ; clk          ; ram_load    ; -0.500       ; 2.004      ; 1.640      ;
; 0.099  ; AC[0]     ; async_ram:RAM|ram_block[1][1] ; clk          ; ram_load    ; -0.500       ; 2.090      ; 1.729      ;
; 0.102  ; AC[0]     ; async_ram:RAM|ram_block[1][2] ; clk          ; ram_load    ; -0.500       ; 2.094      ; 1.736      ;
; 0.104  ; MAR[2]    ; async_ram:RAM|ram_block[4][1] ; clk          ; ram_load    ; -0.500       ; 2.026      ; 1.670      ;
; 0.105  ; MAR[2]    ; async_ram:RAM|ram_block[6][0] ; clk          ; ram_load    ; -0.500       ; 2.074      ; 1.719      ;
; 0.108  ; AC[2]     ; async_ram:RAM|ram_block[3][2] ; clk          ; ram_load    ; -0.500       ; 2.001      ; 1.649      ;
; 0.113  ; MAR[0]    ; async_ram:RAM|ram_block[6][2] ; clk          ; ram_load    ; -0.500       ; 2.060      ; 1.713      ;
; 0.118  ; MAR[0]    ; async_ram:RAM|ram_block[0][2] ; clk          ; ram_load    ; -0.500       ; 2.053      ; 1.711      ;
; 0.120  ; MAR[2]    ; async_ram:RAM|ram_block[5][1] ; clk          ; ram_load    ; -0.500       ; 2.031      ; 1.691      ;
; 0.121  ; MAR[0]    ; async_ram:RAM|ram_block[2][1] ; clk          ; ram_load    ; -0.500       ; 2.103      ; 1.764      ;
; 0.123  ; AC[2]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.032      ; 1.695      ;
; 0.125  ; MAR[1]    ; async_ram:RAM|ram_block[4][2] ; clk          ; ram_load    ; -0.500       ; 2.111      ; 1.776      ;
; 0.128  ; AC[0]     ; async_ram:RAM|ram_block[7][3] ; clk          ; ram_load    ; -0.500       ; 2.032      ; 1.700      ;
; 0.129  ; MAR[0]    ; async_ram:RAM|ram_block[6][3] ; clk          ; ram_load    ; -0.500       ; 2.134      ; 1.803      ;
; 0.129  ; AC[0]     ; async_ram:RAM|ram_block[5][2] ; clk          ; ram_load    ; -0.500       ; 2.171      ; 1.840      ;
; 0.137  ; MAR[2]    ; async_ram:RAM|ram_block[0][1] ; clk          ; ram_load    ; -0.500       ; 1.989      ; 1.666      ;
; 0.137  ; MAR[2]    ; async_ram:RAM|ram_block[2][2] ; clk          ; ram_load    ; -0.500       ; 2.112      ; 1.789      ;
; 0.137  ; MAR[1]    ; async_ram:RAM|ram_block[2][3] ; clk          ; ram_load    ; -0.500       ; 2.103      ; 1.780      ;
; 0.146  ; AC[0]     ; async_ram:RAM|ram_block[3][1] ; clk          ; ram_load    ; -0.500       ; 2.071      ; 1.757      ;
; 0.151  ; MAR[2]    ; async_ram:RAM|ram_block[4][0] ; clk          ; ram_load    ; -0.500       ; 2.030      ; 1.721      ;
; 0.153  ; MAR[2]    ; async_ram:RAM|ram_block[1][3] ; clk          ; ram_load    ; -0.500       ; 1.950      ; 1.643      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                      ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+
; 1.135 ; AC[1]                         ; AC[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.256      ;
; 1.172 ; AC[0]                         ; AC[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.293      ;
; 1.295 ; AC[1]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.416      ;
; 1.314 ; AC[3]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.435      ;
; 1.317 ; AC[2]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.438      ;
; 1.332 ; AC[0]                         ; AC[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.451      ;
; 1.391 ; AC[2]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.510      ;
; 1.396 ; AC[0]                         ; AC[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.515      ;
; 1.405 ; AC[1]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.039      ; 1.528      ;
; 1.427 ; MAR[2]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.094     ; 1.417      ;
; 1.433 ; MAR[2]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.096     ; 1.421      ;
; 1.493 ; MAR[2]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.096     ; 1.481      ;
; 1.506 ; AC[0]                         ; AC[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 1.627      ;
; 1.539 ; MAR[0]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.104     ; 1.519      ;
; 1.559 ; MAR[2]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.094     ; 1.549      ;
; 1.608 ; MAR[1]                        ; AC[1]   ; clk          ; clk         ; 0.000        ; -0.104     ; 1.588      ;
; 1.615 ; MAR[0]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.102     ; 1.597      ;
; 1.638 ; MAR[0]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.104     ; 1.618      ;
; 1.643 ; MAR[1]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.102     ; 1.625      ;
; 1.682 ; MAR[1]                        ; AC[2]   ; clk          ; clk         ; 0.000        ; -0.102     ; 1.664      ;
; 1.685 ; MAR[0]                        ; AC[0]   ; clk          ; clk         ; 0.000        ; -0.102     ; 1.667      ;
; 1.708 ; MAR[1]                        ; AC[3]   ; clk          ; clk         ; 0.000        ; -0.104     ; 1.688      ;
; 3.428 ; async_ram:RAM|ram_block[3][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.858     ; 1.194      ;
; 3.552 ; async_ram:RAM|ram_block[7][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.888     ; 1.288      ;
; 3.659 ; async_ram:RAM|ram_block[5][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.021     ; 1.262      ;
; 3.716 ; async_ram:RAM|ram_block[3][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -1.926     ; 1.414      ;
; 3.763 ; async_ram:RAM|ram_block[1][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.944     ; 1.443      ;
; 3.817 ; async_ram:RAM|ram_block[0][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.982     ; 1.459      ;
; 3.826 ; async_ram:RAM|ram_block[2][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.096     ; 1.354      ;
; 3.849 ; async_ram:RAM|ram_block[3][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.858     ; 1.615      ;
; 3.851 ; async_ram:RAM|ram_block[2][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.096     ; 1.379      ;
; 3.856 ; async_ram:RAM|ram_block[0][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -1.980     ; 1.500      ;
; 3.862 ; async_ram:RAM|ram_block[7][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -1.890     ; 1.596      ;
; 3.867 ; async_ram:RAM|ram_block[4][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.988     ; 1.503      ;
; 3.868 ; async_ram:RAM|ram_block[7][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.886     ; 1.606      ;
; 3.873 ; async_ram:RAM|ram_block[3][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -1.860     ; 1.637      ;
; 3.876 ; async_ram:RAM|ram_block[3][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.926     ; 1.574      ;
; 3.884 ; async_ram:RAM|ram_block[3][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.860     ; 1.648      ;
; 3.891 ; async_ram:RAM|ram_block[1][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -1.945     ; 1.570      ;
; 3.903 ; async_ram:RAM|ram_block[7][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.888     ; 1.639      ;
; 3.917 ; async_ram:RAM|ram_block[6][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.059     ; 1.482      ;
; 3.921 ; async_ram:RAM|ram_block[7][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -1.960     ; 1.585      ;
; 3.939 ; async_ram:RAM|ram_block[7][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -1.958     ; 1.605      ;
; 3.943 ; async_ram:RAM|ram_block[4][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.016     ; 1.551      ;
; 3.955 ; async_ram:RAM|ram_block[3][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -1.862     ; 1.717      ;
; 3.975 ; async_ram:RAM|ram_block[6][3] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.127     ; 1.472      ;
; 3.982 ; async_ram:RAM|ram_block[5][1] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.022     ; 1.584      ;
; 3.985 ; async_ram:RAM|ram_block[7][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.960     ; 1.649      ;
; 3.986 ; async_ram:RAM|ram_block[3][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.924     ; 1.686      ;
; 3.986 ; async_ram:RAM|ram_block[2][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.096     ; 1.514      ;
; 4.016 ; async_ram:RAM|ram_block[0][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.980     ; 1.660      ;
; 4.019 ; async_ram:RAM|ram_block[3][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.862     ; 1.781      ;
; 4.020 ; async_ram:RAM|ram_block[2][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.096     ; 1.548      ;
; 4.026 ; async_ram:RAM|ram_block[7][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.890     ; 1.760      ;
; 4.047 ; async_ram:RAM|ram_block[5][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.026     ; 1.645      ;
; 4.047 ; async_ram:RAM|ram_block[4][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.020     ; 1.651      ;
; 4.049 ; async_ram:RAM|ram_block[0][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -1.977     ; 1.696      ;
; 4.051 ; async_ram:RAM|ram_block[1][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.945     ; 1.730      ;
; 4.054 ; async_ram:RAM|ram_block[6][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.062     ; 1.616      ;
; 4.055 ; async_ram:RAM|ram_block[5][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.021     ; 1.658      ;
; 4.062 ; async_ram:RAM|ram_block[2][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.095     ; 1.591      ;
; 4.065 ; async_ram:RAM|ram_block[5][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.024     ; 1.665      ;
; 4.065 ; async_ram:RAM|ram_block[4][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.018     ; 1.671      ;
; 4.072 ; async_ram:RAM|ram_block[6][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -2.060     ; 1.636      ;
; 4.081 ; async_ram:RAM|ram_block[6][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.059     ; 1.646      ;
; 4.090 ; async_ram:RAM|ram_block[5][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.023     ; 1.691      ;
; 4.095 ; async_ram:RAM|ram_block[7][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.958     ; 1.761      ;
; 4.096 ; async_ram:RAM|ram_block[2][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.094     ; 1.626      ;
; 4.097 ; async_ram:RAM|ram_block[2][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.097     ; 1.624      ;
; 4.100 ; async_ram:RAM|ram_block[1][0] ; AC[0]   ; ram_load     ; clk         ; -0.500       ; -1.948     ; 1.776      ;
; 4.102 ; async_ram:RAM|ram_block[2][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -2.098     ; 1.628      ;
; 4.107 ; async_ram:RAM|ram_block[4][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.016     ; 1.715      ;
; 4.111 ; async_ram:RAM|ram_block[5][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.026     ; 1.709      ;
; 4.111 ; async_ram:RAM|ram_block[4][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.020     ; 1.715      ;
; 4.112 ; async_ram:RAM|ram_block[4][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.089     ; 1.647      ;
; 4.118 ; async_ram:RAM|ram_block[6][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.062     ; 1.680      ;
; 4.126 ; async_ram:RAM|ram_block[0][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.978     ; 1.772      ;
; 4.128 ; async_ram:RAM|ram_block[3][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.860     ; 1.892      ;
; 4.131 ; async_ram:RAM|ram_block[0][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -1.979     ; 1.776      ;
; 4.136 ; async_ram:RAM|ram_block[7][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.888     ; 1.872      ;
; 4.146 ; async_ram:RAM|ram_block[5][1] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.022     ; 1.748      ;
; 4.147 ; async_ram:RAM|ram_block[4][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.091     ; 1.680      ;
; 4.161 ; async_ram:RAM|ram_block[1][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.943     ; 1.842      ;
; 4.166 ; async_ram:RAM|ram_block[2][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.098     ; 1.692      ;
; 4.182 ; async_ram:RAM|ram_block[1][0] ; AC[1]   ; ram_load     ; clk         ; -0.500       ; -1.950     ; 1.856      ;
; 4.185 ; async_ram:RAM|ram_block[0][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.047     ; 1.762      ;
; 4.191 ; async_ram:RAM|ram_block[6][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.057     ; 1.758      ;
; 4.195 ; async_ram:RAM|ram_block[0][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.979     ; 1.840      ;
; 4.212 ; async_ram:RAM|ram_block[6][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.054     ; 1.782      ;
; 4.213 ; async_ram:RAM|ram_block[1][2] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -1.946     ; 1.891      ;
; 4.217 ; async_ram:RAM|ram_block[4][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.014     ; 1.827      ;
; 4.220 ; async_ram:RAM|ram_block[0][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.049     ; 1.795      ;
; 4.221 ; async_ram:RAM|ram_block[5][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.024     ; 1.821      ;
; 4.221 ; async_ram:RAM|ram_block[4][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.018     ; 1.827      ;
; 4.228 ; async_ram:RAM|ram_block[6][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.060     ; 1.792      ;
; 4.246 ; async_ram:RAM|ram_block[1][0] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.950     ; 1.920      ;
; 4.247 ; async_ram:RAM|ram_block[6][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -2.056     ; 1.815      ;
; 4.248 ; async_ram:RAM|ram_block[1][2] ; AC[3]   ; ram_load     ; clk         ; -0.500       ; -1.948     ; 1.924      ;
; 4.256 ; async_ram:RAM|ram_block[5][1] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.020     ; 1.860      ;
; 4.275 ; async_ram:RAM|ram_block[2][0] ; AC[2]   ; ram_load     ; clk         ; -0.500       ; -2.096     ; 1.803      ;
+-------+-------------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; AC[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; MAR[2]                    ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[0]                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[1]                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[2]                     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; AC[3]                     ;
; 0.015  ; 0.199        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[2]                    ;
; 0.018  ; 0.202        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[0]                    ;
; 0.018  ; 0.202        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; MAR[1]                    ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[0]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[1]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[2]|clk                 ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; AC[3]|clk                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.193  ; 0.193        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[2]|clk                ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[0]|clk                ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.581  ; 0.797        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[0]                    ;
; 0.581  ; 0.797        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[1]                    ;
; 0.584  ; 0.800        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; MAR[2]                    ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[0]                     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[2]                     ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[1]                     ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; AC[3]                     ;
; 0.801  ; 0.801        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[0]|clk                ;
; 0.801  ; 0.801        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[1]|clk                ;
; 0.804  ; 0.804        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; MAR[2]|clk                ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[0]|clk                 ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[2]|clk                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[1]|clk                 ;
; 0.884  ; 0.884        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; AC[3]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram_load'                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ram_load ; Rise       ; ram_load                       ;
; -0.135 ; -0.135       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][3]  ;
; -0.132 ; -0.132       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][3]|datac      ;
; -0.130 ; -0.130       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][0]|datad      ;
; -0.129 ; -0.129       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][1]|datad      ;
; -0.128 ; -0.128       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[6][2]|datad      ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][0]|datad      ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][1]|datad      ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][2]|datad      ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[2][3]|datad      ;
; -0.125 ; -0.125       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][0]  ;
; -0.124 ; -0.124       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][1]  ;
; -0.123 ; -0.123       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[6][2]  ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][0]  ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][1]  ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][2]  ;
; -0.120 ; -0.120       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[2][3]  ;
; -0.117 ; -0.117       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][0]  ;
; -0.116 ; -0.116       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][2]  ;
; -0.114 ; -0.114       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][0]|datac      ;
; -0.111 ; -0.111       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][2]|datad      ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][1]|datad      ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[7][3]|datad      ;
; -0.106 ; -0.106       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][2]  ;
; -0.105 ; -0.105       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][1]  ;
; -0.105 ; -0.105       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[7][3]  ;
; -0.099 ; -0.099       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][2]|datab      ;
; -0.099 ; -0.099       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][0]  ;
; -0.099 ; -0.099       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][1]  ;
; -0.096 ; -0.096       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][0]|datac      ;
; -0.096 ; -0.096       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][1]|datac      ;
; -0.093 ; -0.093       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[4][3]  ;
; -0.090 ; -0.090       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[4][3]|datac      ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|inclk[0] ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5clkctrl|outclk   ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][0]|datad      ;
; -0.086 ; -0.086       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][1]|datad      ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][2]|datad      ;
; -0.085 ; -0.085       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[5][3]|datad      ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|inclk[0] ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0clkctrl|outclk   ;
; -0.082 ; -0.082       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][1]  ;
; -0.081 ; -0.081       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][0]  ;
; -0.081 ; -0.081       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][1]  ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][2]  ;
; -0.080 ; -0.080       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[5][3]  ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][1]|datac      ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][0]|datad      ;
; -0.076 ; -0.076       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][2]|datad      ;
; -0.075 ; -0.075       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[3][3]|datad      ;
; -0.075 ; -0.075       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][2]  ;
; -0.072 ; -0.072       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][2]|datac      ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][0]  ;
; -0.071 ; -0.071       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][2]  ;
; -0.070 ; -0.070       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[3][3]  ;
; -0.069 ; -0.069       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|inclk[0] ;
; -0.069 ; -0.069       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7clkctrl|outclk   ;
; -0.069 ; -0.069       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][1]|datad      ;
; -0.069 ; -0.069       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][3]|datad      ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[0][0]|datad      ;
; -0.064 ; -0.064       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][1]  ;
; -0.064 ; -0.064       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][3]  ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[0][0]  ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][0]|datad      ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][2]|datad      ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][1]|datad      ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|ram_block[1][3]|datad      ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][0]  ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][2]  ;
; -0.050 ; -0.050       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][1]  ;
; -0.050 ; -0.050       ; 0.000          ; High Pulse Width ; ram_load ; Fall       ; async_ram:RAM|ram_block[1][3]  ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|inclk[0] ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4clkctrl|outclk   ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|inclk[0] ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6clkctrl|outclk   ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|inclk[0] ;
; -0.034 ; -0.034       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3clkctrl|outclk   ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|inclk[0] ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2clkctrl|outclk   ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|inclk[0] ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1clkctrl|outclk   ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|combout         ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|combout         ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|combout         ;
; 0.036  ; 0.036        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|combout         ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~3|dataa           ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~7|dataa           ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~0|dataa           ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|dataa           ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|dataa           ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|dataa           ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|dataa           ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~5|dataa           ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~2|combout         ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~6|combout         ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~1|combout         ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; RAM|Decoder0~4|combout         ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|o               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram_load ; Rise       ; ram_load~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram_load ; Rise       ; ram_load~input|i               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clk        ; 1.484 ; 2.099 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; 2.901 ; 3.608 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; 2.811 ; 3.608 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; 2.901 ; 3.397 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; 2.789 ; 3.556 ; Rise       ; clk             ;
; input[*]    ; clk        ; 1.365 ; 2.017 ; Rise       ; clk             ;
;  input[0]   ; clk        ; 1.205 ; 1.851 ; Rise       ; clk             ;
;  input[1]   ; clk        ; 1.365 ; 2.017 ; Rise       ; clk             ;
;  input[2]   ; clk        ; 1.323 ; 1.983 ; Rise       ; clk             ;
;  input[3]   ; clk        ; 1.163 ; 1.769 ; Rise       ; clk             ;
; input_sel   ; clk        ; 1.637 ; 2.328 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; 1.100 ; 1.743 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; 1.100 ; 1.743 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; 1.022 ; 1.647 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; 0.796 ; 1.361 ; Rise       ; clk             ;
; mar_load    ; clk        ; 1.151 ; 1.732 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 2.101 ; 2.808 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 2.032 ; 2.808 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 2.101 ; 2.618 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 2.010 ; 2.756 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clk        ; -1.267 ; -1.886 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; -1.487 ; -2.107 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; -1.503 ; -2.140 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; -1.487 ; -2.107 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; -1.952 ; -2.601 ; Rise       ; clk             ;
; input[*]    ; clk        ; -0.952 ; -1.544 ; Rise       ; clk             ;
;  input[0]   ; clk        ; -0.966 ; -1.587 ; Rise       ; clk             ;
;  input[1]   ; clk        ; -1.148 ; -1.781 ; Rise       ; clk             ;
;  input[2]   ; clk        ; -1.079 ; -1.719 ; Rise       ; clk             ;
;  input[3]   ; clk        ; -0.952 ; -1.544 ; Rise       ; clk             ;
; input_sel   ; clk        ; -1.295 ; -1.958 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; -0.587 ; -1.140 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; -0.886 ; -1.518 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; -0.811 ; -1.426 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; -0.587 ; -1.140 ; Rise       ; clk             ;
; mar_load    ; clk        ; -0.992 ; -1.557 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 0.505  ; -0.123 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.505  ; -0.123 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 0.366  ; -0.274 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 0.065  ; -0.596 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AC_out[*]    ; clk        ; 4.203 ; 4.375 ; Rise       ; clk             ;
;  AC_out[0]   ; clk        ; 3.580 ; 3.686 ; Rise       ; clk             ;
;  AC_out[1]   ; clk        ; 4.185 ; 4.358 ; Rise       ; clk             ;
;  AC_out[2]   ; clk        ; 4.203 ; 4.375 ; Rise       ; clk             ;
;  AC_out[3]   ; clk        ; 3.657 ; 3.749 ; Rise       ; clk             ;
; data_chk[*]  ; clk        ; 6.861 ; 7.089 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 6.499 ; 6.663 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 5.463 ; 5.521 ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 6.861 ; 7.089 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 5.807 ; 5.867 ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 8.698 ; 8.947 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 8.268 ; 8.422 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 7.321 ; 7.379 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 8.698 ; 8.947 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 7.668 ; 7.728 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 6.642 ; 6.798 ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 5.532 ; 5.613 ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.481 ; 5.544 ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 6.642 ; 6.798 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.640 ; 5.728 ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 5.819 ; 5.942 ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.776 ; 5.891 ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.397 ; 5.449 ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 5.554 ; 5.636 ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 5.819 ; 5.942 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AC_out[*]    ; clk        ; 3.463 ; 3.565 ; Rise       ; clk             ;
;  AC_out[0]   ; clk        ; 3.463 ; 3.565 ; Rise       ; clk             ;
;  AC_out[1]   ; clk        ; 4.044 ; 4.210 ; Rise       ; clk             ;
;  AC_out[2]   ; clk        ; 4.061 ; 4.226 ; Rise       ; clk             ;
;  AC_out[3]   ; clk        ; 3.537 ; 3.625 ; Rise       ; clk             ;
; data_chk[*]  ; clk        ; 4.179 ; 4.216 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 5.279 ; 5.409 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 4.179 ; 4.216 ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 5.645 ; 5.819 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 4.551 ; 4.617 ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 6.232 ; 6.345 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.528 ; 7.659 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.308 ; 6.345 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 7.725 ; 7.943 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 6.232 ; 6.417 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 5.307 ; 5.368 ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 5.357 ; 5.435 ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.307 ; 5.368 ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 6.459 ; 6.611 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.461 ; 5.545 ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 5.227 ; 5.278 ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.592 ; 5.702 ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.227 ; 5.278 ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 5.378 ; 5.456 ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 5.633 ; 5.751 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 6.674 ; 6.835 ; 7.447 ; 7.611 ;
; alu_sel[0] ; data_chk[1] ; 5.751 ; 5.809 ; 6.548 ; 6.606 ;
; alu_sel[0] ; data_chk[2] ; 6.918 ; 7.167 ; 7.581 ; 7.830 ;
; alu_sel[0] ; data_chk[3] ; 5.981 ; 6.041 ; 6.778 ; 6.838 ;
; alu_sel[1] ; data_chk[0] ; 6.740 ; 6.904 ; 7.260 ; 7.421 ;
; alu_sel[1] ; data_chk[1] ; 5.841 ; 5.899 ; 6.337 ; 6.395 ;
; alu_sel[1] ; data_chk[2] ; 6.652 ; 6.858 ; 7.338 ; 7.503 ;
; alu_sel[1] ; data_chk[3] ; 6.071 ; 6.131 ; 6.567 ; 6.627 ;
; alu_sel[2] ; data_chk[0] ; 6.652 ; 6.813 ; 7.395 ; 7.559 ;
; alu_sel[2] ; data_chk[1] ; 5.729 ; 5.787 ; 6.496 ; 6.554 ;
; alu_sel[2] ; data_chk[2] ; 6.677 ; 6.883 ; 7.344 ; 7.509 ;
; alu_sel[2] ; data_chk[3] ; 5.959 ; 6.019 ; 6.726 ; 6.786 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 5.618 ; 5.822 ; 6.294 ; 6.412 ;
; alu_sel[0] ; data_chk[1] ; 4.685 ; 4.786 ; 5.344 ; 5.402 ;
; alu_sel[0] ; data_chk[2] ; 5.848 ; 6.066 ; 6.476 ; 6.687 ;
; alu_sel[0] ; data_chk[3] ; 4.940 ; 5.066 ; 5.603 ; 5.686 ;
; alu_sel[1] ; data_chk[0] ; 5.602 ; 5.764 ; 6.222 ; 6.404 ;
; alu_sel[1] ; data_chk[1] ; 4.602 ; 4.692 ; 5.243 ; 5.326 ;
; alu_sel[1] ; data_chk[2] ; 5.987 ; 6.207 ; 6.627 ; 6.836 ;
; alu_sel[1] ; data_chk[3] ; 4.951 ; 5.066 ; 5.605 ; 5.713 ;
; alu_sel[2] ; data_chk[0] ; 6.069 ; 6.199 ; 6.716 ; 6.846 ;
; alu_sel[2] ; data_chk[1] ; 5.127 ; 5.164 ; 5.827 ; 5.883 ;
; alu_sel[2] ; data_chk[2] ; 6.288 ; 6.462 ; 6.949 ; 7.123 ;
; alu_sel[2] ; data_chk[3] ; 5.335 ; 5.401 ; 6.045 ; 6.104 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -6.825   ; -0.291 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -6.825   ; 1.135  ; N/A      ; N/A     ; -3.000              ;
;  ram_load        ; -5.248   ; -0.291 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -168.013 ; -3.999 ; 0.0      ; 0.0     ; -19.96              ;
;  clk             ; -26.571  ; 0.000  ; N/A      ; N/A     ; -10.256             ;
;  ram_load        ; -141.442 ; -3.999 ; N/A      ; N/A     ; -9.704              ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ac_load     ; clk        ; 2.650 ; 3.042 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; 5.068 ; 5.621 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; 5.068 ; 5.621 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; 5.006 ; 5.439 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; 5.008 ; 5.516 ; Rise       ; clk             ;
; input[*]    ; clk        ; 2.385 ; 2.882 ; Rise       ; clk             ;
;  input[0]   ; clk        ; 2.075 ; 2.605 ; Rise       ; clk             ;
;  input[1]   ; clk        ; 2.385 ; 2.882 ; Rise       ; clk             ;
;  input[2]   ; clk        ; 2.338 ; 2.853 ; Rise       ; clk             ;
;  input[3]   ; clk        ; 2.090 ; 2.493 ; Rise       ; clk             ;
; input_sel   ; clk        ; 2.888 ; 3.392 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; 1.971 ; 2.458 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; 1.971 ; 2.458 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; 1.793 ; 2.293 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; 1.478 ; 1.874 ; Rise       ; clk             ;
; mar_load    ; clk        ; 2.100 ; 2.487 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 4.214 ; 4.773 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 4.214 ; 4.773 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 4.158 ; 4.585 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 4.154 ; 4.668 ; Fall       ; ram_load        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ac_load     ; clk        ; -1.267 ; -1.886 ; Rise       ; clk             ;
; alu_sel[*]  ; clk        ; -1.487 ; -2.107 ; Rise       ; clk             ;
;  alu_sel[0] ; clk        ; -1.503 ; -2.140 ; Rise       ; clk             ;
;  alu_sel[1] ; clk        ; -1.487 ; -2.107 ; Rise       ; clk             ;
;  alu_sel[2] ; clk        ; -1.952 ; -2.601 ; Rise       ; clk             ;
; input[*]    ; clk        ; -0.952 ; -1.544 ; Rise       ; clk             ;
;  input[0]   ; clk        ; -0.966 ; -1.587 ; Rise       ; clk             ;
;  input[1]   ; clk        ; -1.148 ; -1.781 ; Rise       ; clk             ;
;  input[2]   ; clk        ; -1.079 ; -1.719 ; Rise       ; clk             ;
;  input[3]   ; clk        ; -0.952 ; -1.544 ; Rise       ; clk             ;
; input_sel   ; clk        ; -1.295 ; -1.958 ; Rise       ; clk             ;
; mar_in[*]   ; clk        ; -0.587 ; -1.140 ; Rise       ; clk             ;
;  mar_in[0]  ; clk        ; -0.886 ; -1.518 ; Rise       ; clk             ;
;  mar_in[1]  ; clk        ; -0.811 ; -1.426 ; Rise       ; clk             ;
;  mar_in[2]  ; clk        ; -0.587 ; -1.140 ; Rise       ; clk             ;
; mar_load    ; clk        ; -0.992 ; -1.557 ; Rise       ; clk             ;
; alu_sel[*]  ; ram_load   ; 0.505  ; -0.123 ; Fall       ; ram_load        ;
;  alu_sel[0] ; ram_load   ; 0.505  ; -0.123 ; Fall       ; ram_load        ;
;  alu_sel[1] ; ram_load   ; 0.366  ; -0.274 ; Fall       ; ram_load        ;
;  alu_sel[2] ; ram_load   ; 0.065  ; -0.596 ; Fall       ; ram_load        ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; AC_out[*]    ; clk        ; 7.132  ; 7.229  ; Rise       ; clk             ;
;  AC_out[0]   ; clk        ; 6.071  ; 6.116  ; Rise       ; clk             ;
;  AC_out[1]   ; clk        ; 7.124  ; 7.170  ; Rise       ; clk             ;
;  AC_out[2]   ; clk        ; 7.132  ; 7.229  ; Rise       ; clk             ;
;  AC_out[3]   ; clk        ; 6.216  ; 6.233  ; Rise       ; clk             ;
; data_chk[*]  ; clk        ; 11.631 ; 11.742 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 10.868 ; 10.957 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 9.469  ; 9.463  ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 11.631 ; 11.742 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 9.997  ; 9.948  ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 14.137 ; 14.294 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 13.361 ; 13.388 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 12.029 ; 12.023 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 14.137 ; 14.294 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 12.600 ; 12.551 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 10.447 ; 10.525 ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 8.858  ; 8.837  ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 8.750  ; 8.726  ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 10.447 ; 10.525 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 9.023  ; 9.005  ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 9.302  ; 9.330  ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 9.183  ; 9.177  ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 8.626  ; 8.568  ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 8.873  ; 8.844  ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 9.302  ; 9.330  ; Fall       ; ram_load        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; AC_out[*]    ; clk        ; 3.463 ; 3.565 ; Rise       ; clk             ;
;  AC_out[0]   ; clk        ; 3.463 ; 3.565 ; Rise       ; clk             ;
;  AC_out[1]   ; clk        ; 4.044 ; 4.210 ; Rise       ; clk             ;
;  AC_out[2]   ; clk        ; 4.061 ; 4.226 ; Rise       ; clk             ;
;  AC_out[3]   ; clk        ; 3.537 ; 3.625 ; Rise       ; clk             ;
; data_chk[*]  ; clk        ; 4.179 ; 4.216 ; Rise       ; clk             ;
;  data_chk[0] ; clk        ; 5.279 ; 5.409 ; Rise       ; clk             ;
;  data_chk[1] ; clk        ; 4.179 ; 4.216 ; Rise       ; clk             ;
;  data_chk[2] ; clk        ; 5.645 ; 5.819 ; Rise       ; clk             ;
;  data_chk[3] ; clk        ; 4.551 ; 4.617 ; Rise       ; clk             ;
; data_chk[*]  ; ram_load   ; 6.232 ; 6.345 ; Fall       ; ram_load        ;
;  data_chk[0] ; ram_load   ; 7.528 ; 7.659 ; Fall       ; ram_load        ;
;  data_chk[1] ; ram_load   ; 6.308 ; 6.345 ; Fall       ; ram_load        ;
;  data_chk[2] ; ram_load   ; 7.725 ; 7.943 ; Fall       ; ram_load        ;
;  data_chk[3] ; ram_load   ; 6.232 ; 6.417 ; Fall       ; ram_load        ;
; m1_out[*]    ; ram_load   ; 5.307 ; 5.368 ; Fall       ; ram_load        ;
;  m1_out[0]   ; ram_load   ; 5.357 ; 5.435 ; Fall       ; ram_load        ;
;  m1_out[1]   ; ram_load   ; 5.307 ; 5.368 ; Fall       ; ram_load        ;
;  m1_out[2]   ; ram_load   ; 6.459 ; 6.611 ; Fall       ; ram_load        ;
;  m1_out[3]   ; ram_load   ; 5.461 ; 5.545 ; Fall       ; ram_load        ;
; m2_out[*]    ; ram_load   ; 5.227 ; 5.278 ; Fall       ; ram_load        ;
;  m2_out[0]   ; ram_load   ; 5.592 ; 5.702 ; Fall       ; ram_load        ;
;  m2_out[1]   ; ram_load   ; 5.227 ; 5.278 ; Fall       ; ram_load        ;
;  m2_out[2]   ; ram_load   ; 5.378 ; 5.456 ; Fall       ; ram_load        ;
;  m2_out[3]   ; ram_load   ; 5.633 ; 5.751 ; Fall       ; ram_load        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; alu_sel[0] ; data_chk[0] ; 11.270 ; 11.374 ; 11.811 ; 11.933 ;
; alu_sel[0] ; data_chk[1] ; 10.026 ; 10.021 ; 10.579 ; 10.574 ;
; alu_sel[0] ; data_chk[2] ; 11.693 ; 11.850 ; 12.195 ; 12.352 ;
; alu_sel[0] ; data_chk[3] ; 10.441 ; 10.392 ; 10.992 ; 10.943 ;
; alu_sel[1] ; data_chk[0] ; 11.196 ; 11.318 ; 11.641 ; 11.745 ;
; alu_sel[1] ; data_chk[1] ; 9.964  ; 9.959  ; 10.397 ; 10.392 ;
; alu_sel[1] ; data_chk[2] ; 11.197 ; 11.371 ; 11.725 ; 11.803 ;
; alu_sel[1] ; data_chk[3] ; 10.377 ; 10.328 ; 10.812 ; 10.763 ;
; alu_sel[2] ; data_chk[0] ; 11.210 ; 11.314 ; 11.706 ; 11.828 ;
; alu_sel[2] ; data_chk[1] ; 9.966  ; 9.961  ; 10.474 ; 10.469 ;
; alu_sel[2] ; data_chk[2] ; 11.246 ; 11.420 ; 11.723 ; 11.801 ;
; alu_sel[2] ; data_chk[3] ; 10.381 ; 10.332 ; 10.887 ; 10.838 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; data_chk[0] ; 5.618 ; 5.822 ; 6.294 ; 6.412 ;
; alu_sel[0] ; data_chk[1] ; 4.685 ; 4.786 ; 5.344 ; 5.402 ;
; alu_sel[0] ; data_chk[2] ; 5.848 ; 6.066 ; 6.476 ; 6.687 ;
; alu_sel[0] ; data_chk[3] ; 4.940 ; 5.066 ; 5.603 ; 5.686 ;
; alu_sel[1] ; data_chk[0] ; 5.602 ; 5.764 ; 6.222 ; 6.404 ;
; alu_sel[1] ; data_chk[1] ; 4.602 ; 4.692 ; 5.243 ; 5.326 ;
; alu_sel[1] ; data_chk[2] ; 5.987 ; 6.207 ; 6.627 ; 6.836 ;
; alu_sel[1] ; data_chk[3] ; 4.951 ; 5.066 ; 5.605 ; 5.713 ;
; alu_sel[2] ; data_chk[0] ; 6.069 ; 6.199 ; 6.716 ; 6.846 ;
; alu_sel[2] ; data_chk[1] ; 5.127 ; 5.164 ; 5.827 ; 5.883 ;
; alu_sel[2] ; data_chk[2] ; 6.288 ; 6.462 ; 6.949 ; 7.123 ;
; alu_sel[2] ; data_chk[3] ; 5.335 ; 5.401 ; 6.045 ; 6.104 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_chk[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_chk[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AC_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; alu_sel[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ram_load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mar_in[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input_sel               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ac_load                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; AC_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; AC_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; AC_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; AC_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; AC_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; AC_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; AC_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; AC_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_chk[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; data_chk[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_chk[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; data_chk[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AC_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; m1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m2_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 144      ; 0        ; 0        ; 0        ;
; ram_load   ; clk      ; 0        ; 144      ; 0        ; 0        ;
; clk        ; ram_load ; 0        ; 0        ; 1152     ; 0        ;
; ram_load   ; ram_load ; 0        ; 0        ; 0        ; 1152     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 144      ; 0        ; 0        ; 0        ;
; ram_load   ; clk      ; 0        ; 144      ; 0        ; 0        ;
; clk        ; ram_load ; 0        ; 0        ; 1152     ; 0        ;
; ram_load   ; ram_load ; 0        ; 0        ; 0        ; 1152     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 145   ; 145  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 126   ; 126  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat May 07 04:05:31 2022
Info: Command: quartus_sta data_processor1 -c data_processor1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'data_processor1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ram_load ram_load
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.825
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.825             -26.571 clk 
    Info (332119):    -5.248            -141.442 ram_load 
Info (332146): Worst-case hold slack is 0.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.051               0.000 ram_load 
    Info (332119):     2.155               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 clk 
    Info (332119):    -3.000              -3.000 ram_load 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.023
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.023             -23.564 clk 
    Info (332119):    -4.640            -124.037 ram_load 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 ram_load 
    Info (332119):     1.962               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 clk 
    Info (332119):    -3.000              -3.000 ram_load 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.074             -15.845 clk 
    Info (332119):    -2.639             -66.822 ram_load 
Info (332146): Worst-case hold slack is -0.291
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.291              -3.999 ram_load 
    Info (332119):     1.135               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.256 clk 
    Info (332119):    -3.000              -9.704 ram_load 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4664 megabytes
    Info: Processing ended: Sat May 07 04:05:33 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


