<html>
   <head>
      <meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
      <title>DDR PHY</title>
   </head>
   <body bgcolor="white" text="black" link="#0000FF" vlink="#840084" alink="#0000FF">
      <h2 class="title">Руководство пользователя ehl_ddr_phy</h2>
      <table summary="Reference" cellpadding="4" width="50%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col></colgroup>
         <tbody>
            <tr> <td bgcolor="#C0C0C0">Версия</td> <td>1.0</td> </tr>
            <tr> <td bgcolor="#C0C0C0">Дата</td> <td>2020.01.16</td> </tr>
            <tr> <td bgcolor="#C0C0C0">Разработчик</td> <td>А.В. Корнюхин (kornukhin@mail.ru)</td> </tr>
         </tbody>
      </table>

<!-- TODO: keep link to this register, also refer it in initialization procedure and datasheet / API / tests -->
      <p><a name="ehl-PHY_DLL_CTRL"></a><b style="color: #0000CC">PHY_DLL_CTRL [0x00] : </b>DLL Control Register</p>
      <table summary="Fields for Register: PHY_DLL_CTRL" cellpadding="4" width="100%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Биты</th>
               <th>Название</th>
               <th>Описание</th>
               <th>Доступ</th>
               <th>Начальное значение</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td>31:16</td>
               <td>-</td>
               <td><b>Резерв</b></td>
               <td>R</td>
               <td>0</td>
            </tr>
            <tr>
               <td>15</td>
               <td>DLLR</td>
               <td>
                  <b>DLL Reset</b>. Управление сбросом DLL. Запись 1 переводит DLL в состояние сброса. Запись 0 переводит DLL в рабочий режим. Сброс DLL требуется перед началом работы с ним, после установки корректной опорной частоты. Следует иметь в виду, что если опорная частота (даже в режиме <b>DLL Bypass</b>) находится за пределами допустимого диапазона (менее 100 МГц), DLL может перейти в нерабочее состояние, вывести из которого может только <b>DLL Reset</b>.
               </td>
               <td>R/W</td>
               <td>1</td>
            </tr>
            <tr>
               <td>14:12</td>
               <td>-</td>
               <td><b>Резерв</b></td>
               <td>R</td>
               <td>0</td>
            </tr>
            <tr>
               <td>11</td>
               <td>HF</td>
               <td>
                  <b>Диапазон опорных частот PHY</b>:
                  <li>0 - [100 - 200] МГц</li>
                  <li>1 - (200 - 400] МГц</li>
               </td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>10</td>
               <td>DB</td>
               <td>
                  <b>DLL Bypass. </b>Перевод DLL в режим bypass:
                  <li>0 - рабочий режим</li>
                  <li>1 - режим bypass</li>
               </td>
               <td>R/W</td>
               <td>1</td>
            </tr>
            <tr>
               <td>9:0</td>
               <td>DL</td>
               <td>
                  <p><b>DLL Locked. </b>Устанавливается в 1 при переходе DLL в рабочий режим.</p>
                  <p>Бит 0 соответствует DLL в составе PHYC.</p>
                  <p>Биты 9:1 соответствуют DLL в составе PHYD байт 8:0. Байт ECC соответствует старшему из присутствующих в конфигурации бит.</p>
               </td>
               <td>R</td>
               <td>0</td>
            </tr>
         </tbody>
      </table>

      <p><a name="ehl-PHY_IO_CTRL"></a><b style="color: #0000CC">PHY_IO_CTRL [0x04] : </b>IO Control Register</p>
      <table summary="Fields for Register: PHY_IO_CTRL" cellpadding="4" width="100%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Биты</th>
               <th>Название</th>
               <th>Описание</th>
               <th>Доступ</th>
               <th>Начальное значение</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td>31:6</td>
               <td>-</td>
               <td><b>Резерв</b></td>
               <td>R</td>
               <td>0</td>
            </tr>
            <tr>
               <td>6</td>
               <td>DMOS</td>
               <td><b>DM Off State</b>. Состояние вывода DM, когда он не выдает данные:<li>0 - хранит последнее записанное значение;</li><li>1 - высокоимпедансное состояние.</li></td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>5</td>
               <td>W1CK</td>
               <td><b>DDR4 Write 1CK Preamble</b>. Управление активацией режима записи в память DDR4 с преамбулой 1CK.</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>4:3</td>
               <td>ODT</td>
               <td>
                  <b>Управление входным импедансом контактных площадок.</b>
                  <li>00 - бесконечное сопротивление</li>
                  <li>01 - 75 Ом</li>
                  <li>10 - 150 Ом</li>
                  <li>11 - 50 Ом</li>
               </td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>2</td>
               <td>EDQS</td>
               <td><b>Enable DQS.</b> Разрешение использования дифференциальных стробов. Соответствует регистру MR1[10] в DDR2.</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>1</td>
               <td>TOID</td>
               <td><b>Turn Off Inactive Driver</b>. Если установлен, позволяет переводить драйверы контактных площадок (WE_N, RAS_N, CAS_N, ADDR, BA) в третье состояние, если они не содержат валидную команду. Поскольку рабочее напряжение SSTL составляет VDD/2, это позволяет сократить потребляемую мощность.</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>0</td>
               <td>PWD</td>
               <td>
                  <b>SSTL PWD. </b>Управление режимом пониженного энергопотребления SSTL контактных площадок. Установка в 1 приводит к переводу площадок в режим пониженного энергопотребления.
               </td>
               <td>R/W</td>
               <td>0</td>
            </tr>
         </tbody>
      </table>

      <p><a name="ehl-PHY_TRAIN_CTRL"></a><b style="color: #0000CC">PHY_TRAIN_CTRL [0x10] : </b>Training Control Register</p>
      <table summary="Fields for Register: PHY_TRAIN_CTRL" cellpadding="4" width="100%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Биты</th>
               <th>Название</th>
               <th>Описание</th>
               <th>Доступ</th>
               <th>Начальное значение</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td>31:7</td>
               <td>-</td>
               <td><b>Резерв</b></td>
               <td>R</td>
               <td>0</td>
            </tr>
<!--
            <tr>
               <td>20:17</td>
               <td>TA</td>
               <td>
                  <p><b>Training Address</b></p>
TODO: задать весь адрес программно, чтобы иметь возможность писать в любой регион? На самом деле требуется только обеспечить возможность пользователю писать в тот адрес, который впоследствии будет использоваться для тренинга
такой адрес выбирается пользователем, но должен быть задан равным тому, что может использовать контроллер.
И вот тут контроллер может использовать только часть адресов и надо, чтобы пользователь также мог писать в них.
                  <p>Старшие 4 бита адреса страницы, используемые при проведении тренинга.</p>
                  <p>По умолчанию, тренинг проводится по физическому адресу 0x0 для каждого CS_N. Содержимое памяти по выбранному адресу должно быть записано перед проведением Date Eye тренинга паттерном 0x00-0xFF.</p>
                  <p>Не всегда адрес 0x0 может быть доступен пользователю. <b>TA</b> позволяет задать 4 старших бита адреса страницы, используемыx при проведении тренинга.</p>
               </td>
               <td>PHY_TYPE = 0</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
-->
            <tr>
               <td>6:3</td>
               <td>ERT</td>
               <td>
                  <p><b>Enable Rank Training. </b>Разрешение тренинга указанного RANK памяти в режиме автоматического тренинга. Установка бита ERT[0] приводит к запуску тренинга RANK0, ERT[1] - RANK1, ERT[2] - RANK2, ERT[3] - RANK[3].</p>
                  <p>Не допускается запуск тренинга, если данный регистр равен 0.</p>
                  <p>Перед запуском ручного тренинга следует установить в значение с одним выбранным ранком.</p>
                  <p>В конфигурации с RANK_CNT != 4 биты, отвечающие за отсутствующие ранки доступны только по чтению.</p>
                  <p>В конфигурации с RANK_CNT = 1 доступен только по чтению.</p>
               </td>
               <td>R/W</td>
               <td>1</td>
            </tr>
            <tr>
               <td>2</td>
               <td>MGT</td>
               <td>
                  <p><b>Manual Gate Training.</b></p>
<!-- TODO: check DDR_GT registers referenced here -->
                  <p>Команда запуска процедуры тренинга маски стробов для заданного в <b>TRNG_BYTEx</b> набора коэффициентов. Бит сбрасывается по окончании процедуры. Результат тренинга доступен в <b>TRNG_BYTEx.RLS</b>. В отличие от <b>PHY_TRAIN_CTRL.RGT</b> процедура проводится для 1 набора коэффициентов и не приводит к изменению DDR_GT по окончании процедуры.</p>
                  <p>При запуске процедуры следует задать значение <b>ERT</b> соответствующее только одному ранку памяти, для которого и будет проводиться тренинг.</p>
               </td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>1</td>
               <td>RGT</td>
               <td>
                  <p><b>Запуск процедуры Gate Training.</b></p>
                  <p>Сбрасывается по окончании тренинга маски строба. По окончании процедуры результат тренинга записывается в <b>TRNG_BYTEx</b>. На время тренинга не допускается работа с регистрами контроллера, за исключением чтения данного регистра.</p>
               </td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>0</td>
               <td>RDET</td>
               <td>
                  <p><b>Запуск процедуры Data Eye Training.</b></p>
                  <p>Перед началом процедуры следует записать данные 0xFF-0x00 по адресу 0x0 SDRAM. Эти данные будут использоваться контроллером для тренинга смещения стробов.</p>
                  <p>Сбрасывается по окончании тренинга. По окончании процедуры результат тренинга записывается в <b>TRNG_BYTEx</b>. На время тренинга не допускается работа с регистрами контроллера, за исключением чтения данного регистра.</p>
               </td>
               <td>R/W</td>
               <td>0</td>
            </tr>

<!--
                  <p>Не допускается работы с SDRAM памятью до окончания процедуры инициализации и тренингов (за исключением записи данных, требуемых Data Eye Training).</p>

-->
<!--            <tr>
               <td>27:21</td>
               <td>-</td>
               <td><b>Резерв</b></td>
               <td>-</td>
               <td>R</td>
               <td>0</td>
            </tr>
            <tr>
               <td>20:17</td>
               <td>TA</td>
               <td>
                  <p><b>Training Address</b></p>
TODO: задать весь адрес программно, чтобы иметь возможность писать в любой регион? На самом деле требуется только обеспечить возможность пользователю писать в тот адрес, который впоследствии будет использоваться для тренинга
такой адрес выбирается пользователем, но должен быть задан равным тому, что может использовать контроллер.
И вот тут контроллер может использовать только часть адресов и надо, чтобы пользователь также мог писать в них.
                  <p>Старшие 4 бита адреса страницы, используемые при проведении тренинга.</p>
                  <p>По умолчанию, тренинг проводится по физическому адресу 0x0 для каждого CS_N. Содержимое памяти по выбранному адресу должно быть записано перед проведением Date Eye тренинга паттерном 0x00-0xFF.</p>
                  <p>Не всегда адрес 0x0 может быть доступен пользователю. <b>TA</b> позволяет задать 4 старших бита адреса страницы, используемыx при проведении тренинга.</p>
               </td>
               <td>PHY_TYPE = 0</td>
               <td>R/W</td>
               <td>0</td>
            </tr>-->
         </tbody>
      </table>

      <p><a name="ehl-PHY_MODE"></a><b style="color: #0000CC">PHY_MODE [0x18] : </b>Mode Register</p>
      <table summary="Fields for Register: PHY_MODE" cellpadding="4" width="100%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Биты</th>
               <th>Название</th>
               <th>Описание</th>
               <th>Доступ</th>
               <th>Начальное значение</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td>31:3</td>
               <td>-</td>
               <td><b>Резерв</b></td>
               <td>R</td>
               <td>0</td>
            </tr>
            <tr>
               <td>2</td>
               <td>D2M</td>
               <td>
                  <b>DDR2 Mode</b>. Активация режима DDR2.<li>1 - PHY в режиме DDR2;</li><li>0 - PHY не в режиме DDR2.</li>
                  Не допускается устанавливать одновременно с <b>D4M</b>.
               </td>
               <td>R/W</td>
               <td>1</td>
            </tr>
            <tr>
               <td>1</td>
               <td>-</td>
               <td><b>Резерв</b></td>
               <td>R</td>
               <td>0</td>
            </tr>
            <tr>
               <td>0</td>
               <td>D4M</td>
               <td>
                  <b>DDR4 Mode</b>. Активация режима DDR4.<li>1 - PHY в режиме DDR4;</li><li>0 - PHY не в режиме DDR4.</li>
                  Не допускается устанавливать одновременно с <b>D2M</b>.
               </td>
               <td>R/W</td>
               <td>0</td>
            </tr>
         </tbody>
      </table>

      <p><a name="ehl-TRNG_BYTE0"></a><b style="color: #0000CC">TRNG_BYTE0 [0x1C] : </b>Training Byte 0 Register</p>
      <p>Регистр ассоциирован с параметрами младшего байта данных.</p>
      <table summary="Fields for Register: TRNG_BYTE0" cellpadding="4" width="100%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>Биты</th>
               <th>Название</th>
               <th>Описание</th>
               <th>Присутствие</th>
               <th>Доступ</th>
               <th>Начальное значение</th>
            </tr>
         </thead>
         <tbody>
            <tr>
               <td>31</td>
               <td>RLS</td>
               <td>
                  <p>Отражает текущее значение <b>dfi_rdlvl_resp</b> для байта 0. Может быть использован для проведения Gate Training в ручном режиме. Значение соответствует последнему <b>RANK_CNT</b> для которого проводилось чтение и не содержит информации о том, какой <b>dfi_rdlvl_cs_n</b> использовался для чтения.</p>
                  <p>До проведения первого чтения из памяти (это должен выполнять Gate Training) регистр содержит невалидную информацию.</p>
               </td>
               <td>всегда</td>
               <td>R</td>
               <td>x</td>
            </tr>
            <tr>
               <td>30</td>
               <td>-</td>
               <td><b>Резерв</b></td>
               <td>R</td>
               <td>0</td>
            </tr>
<!--
TODO: not supported
            <tr>
               <td>30</td>
               <td>DRV</td>
               <td>
                  <p><b>DFI Rddata Valid.</b> Регистр записывается текущим значением <b>dfi_rddata_valid</b>[0], если не все биты данного вектора установлены в начале транзакции.</p>
                  <p>При некорректно спроектированной системе DDR (память, печатная плата, корпус, PHY, контроллер памяти) возможно, что стробы DQS для различных байтовых линий имеют разброс во времени прихода. Если задержка прихода стробов превышает разрешенный лимит, то возможно, что данные, захваченные частью стробов будут захвачены на одном фронте частоты в PHY, а часть на другом. В этом случае сигнал <b>dfi_rddata_valid</b> будет установлен для части бит. Значение DRV, отличное от 0 сигнализирует об ошибке в проектировании и требует внесения изменений в систему.</p>
                  <p>Этот регистр может быть установлен во время Data Eye Training, когда стробы смещаются относительно данных и могут оказаться по разные стороны фронта синхросигнала из-за разброса технологических параметров. Такое функционирование ожидаемо. Следует сбросить регистр после проведения Data Eye Training. Сброс регистра происходит путем записи в него <b>любого</b> значения.</p>
                  <p>Данный регистр служит исключительно для начальной отладки системы.</p>
                  <p>В конфигурации <b>SDRAM_BYTE_COUNT</b> = 1 регистр всегда равен 0.</p>
               </td>
               <td>всегда</td>
               <td>R/W0</td>
               <td>0</td>
            </tr>
-->
            <tr>
               <td>29:28</td>
               <td>ET</td>
               <td>
                  <p><b>Error Type.</b> Регистр отражает текущее значение полей ошибок тренинга для последнего проверенного RANK. Коды ошибок следующие:</p>
                  <li>00 - ошибок не обнаружено;</li>
<!-- TODO: для DET возвращать другие коды ошибок -->
                  <li>01 - первое захваченное значение при Gate Training равно 1;</li>
                  <li>10 - не обнаружено значений 0 во время Gate Training;</li>
                  <li>11 - не обнаружено значений 1 во время Gate Training.</li>
                  <p>Значение поля валидно только при завершенном тренинге (сброшены <b>PHY_TRAIN_CTRL.MGT</b>, <b>PHY_TRAIN_CTRL.RGT</b>, <b>PHY_TRAIN_CTRL.RDET</b>).</p>
                  <p>Сбрасывается в момент начала Gate Training или Data Eye Training.</p>
               </td>
               <td>всегда</td>
               <td>R</td>
               <td>x</td>
            </tr>
            <tr>
               <td>27:25</td>
               <td>DETr3</td>
               <td> <p>Аналогично <b>DETr0</b> только для RANK-3.</p></td>
               <td>RANK_CNT > 2</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>24:22</td>
               <td>DETr2</td>
               <td> <p>Аналогично <b>DETr0</b> только для RANK-2.</p></td>
               <td>RANK_CNT > 2</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>21:19</td>
               <td>DETr1</td>
               <td> <p>Аналогично <b>DETr0</b> только для RANK-1.</p></td>
               <td>RANK_CNT > 1</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>18:16</td>
               <td>DETr0</td>
               <td>
<!-- TODO:<p>Коэффициенты в регистре задают смещение (в градусах относительно периода частоты памяти) строба DQS в середину диапазона данных для каждого канала данных (выводы <b>dfi_rdlvl_delay</b>). Соответствие значений регистров коэффициентам смещения определяется используемым PHY. Значение регистров обновляется автоматически по окончании процедуры Data Eye Training (<b>PHY_TRAIN_CTRL.RDET</b>).</p> -->
                  Смещение стробов DQS/DQS_N байта 0 для RANK-0.
                  <li>000 - 18 градусов</li>
                  <li>001 - 36 градусов</li>
                  <li>010 - 54 градусов</li>
                  <li>011 - 72 градусов</li>
                  <li>100 - 90 градусов</li>
                  <li>101 - 108 градусов</li>
                  <li>110 - 126 градусов</li>
                  <li>111 - 144 градусов</li>
               </td>
               <td>всегда</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>15:12</td>
               <td>GTr3</td>
               <td> <p>Аналогично <b>GTr0</b> только для RANK-3.</p></td>
               <td>RANK_CNT > 2</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>11:8</td>
               <td>GTr2</td>
               <td> <p>Аналогично <b>GTr0</b> только для RANK-2.</p></td>
               <td>RANK_CNT > 2</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>7:4</td>
               <td>GTr1</td>
               <td> <p>Аналогично <b>GTr0</b> только для RANK-1.</p></td>
               <td>RANK_CNT > 1</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
            <tr>
               <td>3:0</td>
               <td>GTr0</td>
               <td>
<!-- TODO: <p>Коэффициенты в регистре задают смещение (в градусах относительно периода частоты памяти) маски для строба DQS при чтении данных из памяти (<b>dfi_rdlvl_gate_delay</b>). Соответствие значений регистров коэффициентам смещения определяется используемым PHY. Значение регистров обновляется автоматически по окончании процедуры Gate Training (<b>PHY_TRAIN_CTRL.RGT</b>).</p> -->
                  <p>Смещение маски стробов DQS/DQS_N байта 0 для RANK-0. Управление сдвигом <b>dfi_rddata_en</b> на 1 такт для формирования маски при Gate Training определяется старшим разрядом <b>GTr0</b>.</p>
                  <li>0000 - 0 градусов</li>
                  <li>0001 - 45 градусов</li>
                  <li>0010 - 90 градусов</li>
                  <li>0011 - 135 градусов</li>
                  <li>0100 - 180 градусов</li>
                  <li>0101 - 225 градусов</li>
                  <li>0110 - 270 градусов</li>
                  <li>0111 - 315 градусов</li>
                  <li>1000 - 360+0 градусов</li>
                  <li>1001 - 360+45 градусов</li>
                  <li>1010 - 360+90 градусов</li>
                  <li>1011 - 360+135 градусов</li>
                  <li>1100 - 360+180 градусов</li>
                  <li>1101 - 360+225 градусов</li>
                  <li>1110 - 360+270 градусов</li>
                  <li>1111 - 360+315 градусов</li>
               </td>
               <td>всегда</td>
               <td>R/W</td>
               <td>0</td>
            </tr>
         </tbody>
      </table>

<!-- TODO: rewrite XML -->
      <p><a name="ehl-TRNG_BYTE1"></a><b style="color: #0000CC">TRNG_BYTE1 [0x20] : </b>Training Byte 1 Register. Регистр ассоциирован с параметрами байта 1 данных. Регистр присутствует только в конфигурации <b>SDRAM_BYTE_COUNT</b> > 1. Описание регистра аналогично описанию <b>TRNG_BYTE0</b>.</p>
      <p><a name="ehl-TRNG_BYTE2"></a><b style="color: #0000CC">TRNG_BYTE2 [0x24] : </b>Training Byte 2 Register. Регистр ассоциирован с параметрами байта 2 данных. Регистр присутствует только в конфигурации <b>SDRAM_BYTE_COUNT</b> > 2. Описание регистра аналогично описанию <b>TRNG_BYTE0</b>.</p>
      <p><a name="ehl-TRNG_BYTE3"></a><b style="color: #0000CC">TRNG_BYTE3 [0x28] : </b>Training Byte 3 Register. Регистр ассоциирован с параметрами байта 3 данных. Регистр присутствует только в конфигурации <b>SDRAM_BYTE_COUNT</b> > 3. Описание регистра аналогично описанию <b>TRNG_BYTE0</b>.</p>
      <p><a name="ehl-TRNG_BYTE4"></a><b style="color: #0000CC">TRNG_BYTE4 [0x2C] : </b>Training Byte 4 Register. Регистр ассоциирован с параметрами байта 4 данных. Регистр присутствует только в конфигурации <b>SDRAM_BYTE_COUNT</b> > 4. Описание регистра аналогично описанию <b>TRNG_BYTE0</b>.</p>
      <p><a name="ehl-TRNG_BYTE5"></a><b style="color: #0000CC">TRNG_BYTE5 [0x30] : </b>Training Byte 5 Register. Регистр ассоциирован с параметрами байта 5 данных. Регистр присутствует только в конфигурации <b>SDRAM_BYTE_COUNT</b> > 5. Описание регистра аналогично описанию <b>TRNG_BYTE0</b>.</p>
      <p><a name="ehl-TRNG_BYTE6"></a><b style="color: #0000CC">TRNG_BYTE6 [0x34] : </b>Training Byte 6 Register. Регистр ассоциирован с параметрами байта 6 данных. Регистр присутствует только в конфигурации <b>SDRAM_BYTE_COUNT</b> > 6. Описание регистра аналогично описанию <b>TRNG_BYTE0</b>.</p>
      <p><a name="ehl-TRNG_BYTE7"></a><b style="color: #0000CC">TRNG_BYTE7 [0x38] : </b>Training Byte 7 Register. Регистр ассоциирован с параметрами байта 7 данных. Регистр присутствует только в конфигурации <b>SDRAM_BYTE_COUNT</b> > 7. Описание регистра аналогично описанию <b>TRNG_BYTE0</b>.</p>
      <p><a name="ehl-TRNG_BYTE8"></a><b style="color: #0000CC">TRNG_BYTE8 [0x3C] : </b>Training Byte 8 Register. Регистр ассоциирован с параметрами байта 8 данных . Регистр присутствует только в конфигурации <b>SDRAM_BYTE_COUNT</b> > 8. Описание регистра аналогично описанию <b>TRNG_BYTE0</b>.</p>

      <hr>
      <h2><a name="TRNG"></a>Тренинги</h2>
      <hr>
      <p>Для обеспечения корректного функционирования PHY должен быть инициализирован и настроен в соответствии с характеристиками системы памяти. Для проверки временных характеристик и адаптации к системе используются процедуры тренинга. При запросе проведения тренинга <b>ehl_ddr_phy</b> переходит в один из двух режимом тренинга: тренинг положения маски стробов (Gate Training) или тренинг положения стробов (Data Eye Training). По окончании тренинга коэффициенты записываются в регистры <b>ehl_ddr_phy</b>. Значения коэффициентов могут быть записаны в регистры без проведения тренингов (например, в случае предварительно рассчитанных и сохраненных в памяти коэффициентов). Коэффициенты рассчитываются независимо для каждого байта данных.</p>

      <h3 style="color: #0000CC">Тренинг положения маски стробов</h3>
      <p>Положение маски стробов <b>dfi_rddata_en</b> рассчитывается путем захвата сигнала <b>sdram_dqs</b> нарастающим фронтом <b>dfi_rddata_en</b>, задержанного в соответствии с заданным коэффициентом <b>dfi_rdlvl_gate_delay</b> (см. рисунок). Расширение диапазона ожидания строба доступно с помощью старшего бита <b>dfi_rdlvl_gate_delay</b> (регистры <b>DDR_BYTEx.GTRy[3]</b>). Если соответствующие биты установлены PHY использует в качестве маски сигнал <b>dfi_rddata_en</b>, задержанный на 1 такт синхросигнала памяти. Таким образом достигается покрытие 2 тактов при поиске валидного положения маски.</p>
      <hr>
      <p>Тренинг положения маски строба DQS</p>
      <img src="um_trng_gate.png"></a>
      <hr>
      <p>Результат тренинга записывается в <b>dfi_rdlvl_resp</b>. Каждому байту данных соответствует своё значение <b>dfi_rdlvl_resp</b>, ассоциированное с соответствующим <b>sdram_dqs</b>.</p>
      <p>Для набора коэффициентов <b>dfi_rdlvl_gate_delay</b> составляется таблица значений <b>dfi_rdlvl_resp</b>. В соответствии с таблицей <b>ehl_ddr</b> производит выбор положения маски. Первая 1 в таблице результатов означает положение смещенной маски не более, чем в 45 градусах от фронта <b>sdram_dqs</b>. Оптимальное значение <b>dfi_rdlvl_gate_delay</b> задается после тренинга на 2 меньше текущего значения при получении первой единицы на <b>dfi_rdlvl_resp</b> (0b010 для следующей таблицы).</p>
      <table summary="gate_trng" cellpadding="4" width="0%" border="1" cellspacing="0" rules="all">
         <colgroup><col><col></colgroup>
         <thead>
            <tr bgcolor="#C0C0C0">
               <th>dfi_rdlvl_gate_delay</th>
               <th>dfi_rdlvl_resp</th>
            </tr>
         </thead>
         <tbody>
            <tr> <td>0000</td> <td>0</td> </tr>
            <tr> <td>0001</td> <td>0</td> </tr>
            <tr> <td>0010</td> <td>0</td> </tr>
            <tr> <td>0011</td> <td>0</td> </tr>
            <tr> <td>0100</td> <td>1</td> </tr>
            <tr> <td>0101</td> <td>1</td> </tr>
            <tr> <td>0110</td> <td>1</td> </tr>
            <tr> <td>0111</td> <td>1</td> </tr>
            <tr> <td>1000</td> <td>0</td> </tr>
            <tr> <td>1001</td> <td>0</td> </tr>
            <tr> <td>1010</td> <td>0</td> </tr>
            <tr> <td>1011</td> <td>0</td> </tr>
            <tr> <td>1100</td> <td>1</td> </tr>
            <tr> <td>1101</td> <td>1</td> </tr>
            <tr> <td>1110</td> <td>1</td> </tr>
            <tr> <td>1111</td> <td>1</td> </tr>
         </tbody>
      </table>

      <h3 style="color: #0000CC">Тренинг положения стробов</h3>
      <p>Тренинг положения стробов выполняется для gated версии сигнала <b>sdram_dqs</b> (<b>sdram_dqs_n</b> использует тот же коэффициент).<!-- Перед процедурой следует записать по нулевому адресу данные вида 0xFF00FF00. В зависимости от параметров <b>AXI_WIDTH</b> и <b>SDRAM_WIDTH</b> записываемые данные должны иметь следующий вид (младший байт 0x00 соответствует наименьшему адресу, т.е. 0x0 в Big Endian):--></p>
<!--      <p>1. AXI_WIDTH = 32 и SDRAM_WIDTH = 8: 0xFF00FF00</p>
      <p>2. AXI_WIDTH = 32 и SDRAM_WIDTH = 16: 0xFFFF0000</p>
      <p>3. AXI_WIDTH = 64 и SDRAM_WIDTH = 8: 0xFF00FF00FF00FF00</p>
      <p>4. AXI_WIDTH = 64 и SDRAM_WIDTH = 16: 0xFFFF0000FFFF0000</p>
      <p>5. AXI_WIDTH = 64 и SDRAM_WIDTH = 32: 0xFFFFFFFF00000000</p>
      <p>6. AXI_WIDTH = 128 и SDRAM_WIDTH = 16: 0xFFFF0000FFFF0000FFFF0000FFFF0000</p>
      <p>7. AXI_WIDTH = 128 и SDRAM_WIDTH = 32: 0xFFFFFFFF00000000FFFFFFFF00000000</p>
      <p>8. AXI_WIDTH = 128 и SDRAM_WIDTH = 64: 0xFFFFFFFFFFFFFFFF0000000000000000</p>-->
      <p><!--Далее -->Происходит чтение из памяти для каждого значения <b>dfi_rdlvl_delay</b> для каждой байтовой линии данных.</p>
      <hr>
      <p>Тренинг положения строба DQS</p>
      <img src="um_trng_data.png"></a>
      <hr>
      <p>Если для всех значений <b>dfi_rdlvl_delay</b> прочитанные данные совпадают с ожидаемым значением (0x00), оптимальный результат соответствует смещению 90 градусов. В противном случае выбирается середина интервала, на котором были получены ожидаемые значения.</p>

      <h3 style="color: #0000CC">Запуск режима тренинга</h3>
      <p>Тренинг положения маски и стробов может быть выполнен в одном из двух режимов: автоматическом или ручном.</p>
      <p>В автоматическом режиме следует выполнить следующую последовательность:</p>
      <li> Убедиться, что в контроллере нет данных для записи/чтения (данная проверка должна выполняться мастером независимо от контроллера);</li>
      <li> Установить бит <b>PHY_TRAIN_CTRL.RGT</b>;</li>
      <li> Ожидать сброса бита <b>PHY_TRAIN_CTRL.RGT</b>, коэффициенты будут записаны в регистр <b>TRNG_BYTE</b>x.<b>GTr</b>y;</li>
      <li> Установить бит <b>PHY_TRAIN_CTRL.RDET</b>;</li>
      <li> Ожидать сброса бита <b>PHY_TRAIN_CTRL.RDET</b>, коэффициенты будут записаны в <b>DDR_BYTE</b>x.<b>DETr</b>y;</li>
      <p>Если результаты автоматического тренинга не приводят к стабильной работе контроллера, то следует провести тренинги в ручном режиме. Изначально проверить стабильность работы можно записав и прочитав тестовые данные по выбранному адресу памяти перед началом работы.</p>
      <p>В ручном режиме следует выполнить следующую последовательность:</p>
      <li> Убедиться, что в контроллере нет данных для записи/чтения (данная проверка должна выполняться мастером независимо от контроллера);</li>
      <li> Для каждого коэффициента (от 0 до 15) повторить следующую последовательность:</li>
      <ul><li> Записать коэффициент в <b>TRNG_BYTE</b>x.<b>GTr</b>y;</li></ul>
      <ul><li> Установить <b>PHY_TRAIN_CTRL.MGT</b>;</li></ul>
      <ul><li> Дождаться сброса <b>PHY_TRAIN_CTRL.MGT</b>;</li></ul>
      <ul><li> Сохранить значение <b>TRNG_BYTE</b>x<b>.RLS</b> для каждой байтовой линии;</li></ul>
      <li> Для каждой байтовой линии задать коэффициент таким образом, что он на 2 меньше коэффициента тренинга, при котором была обнаружена первая единица в <b>TRNG_BYTE</b>x<b>.RLS</b>;</li>
      <li> Для каждого коэффициента (от 0 до 7) повторить следующую последовательность:</li>
      <ul><li> Записать коэффициент в <b>TRNG_BYTE</b>x.<b>DETr</b>y;</li></ul>
      <ul><li> Прочитать данные из адреса 0x0;</li></ul>
      <ul><li> Для каждой байтовой линии считать результат 1, если данные первый байт для данной линии равен 0x00;</li></ul>
      <ul><ul><li> Считать результат 1, если младший байт равен 0x0;</li></ul></ul>
      <li> Для каждой байтовой линии задать коэффициент <b>TRNG_BYTE</b>x.<b>DETr</b>y таким образом, что он равен половине разницы первого и последнего коэффициентов, давших результат 1, прибавленных к первому коэффициенту.</li>

      <h3 style="color: #0000CC"><a name="DLL_INIT"></a>Сокращение токов контактных площадок</h3>
      <p>Возможно снизить потребляемый ток контактных площадок, установив <b>PHY_IO_CTRL.TOID</b>.
      Это реализуется переводом драйверов контактных площадок команд и адреса в третье состояние вместо подачи на них неактивных логических значений. Поскольку логические уровни SSTL отличаются от земли и питания, неактивные логические уровни приводят к токам утечки. Если же драйверы отключены (что допускается стандартом), то утечек не происходит.
      </p>

   </body>
</html>
