digraph "CFG for '_Z17TgvSolveEtaKernelffPfS_S_S_S_S_iii' function" {
	label="CFG for '_Z17TgvSolveEtaKernelffPfS_S_S_S_S_iii' function";

	Node0x5132f70 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%11:\l  %12 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %13 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %14 = getelementptr i8, i8 addrspace(4)* %13, i64 6\l  %15 = bitcast i8 addrspace(4)* %14 to i16 addrspace(4)*\l  %16 = load i16, i16 addrspace(4)* %15, align 2, !range !4, !invariant.load !5\l  %17 = zext i16 %16 to i32\l  %18 = mul i32 %12, %17\l  %19 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %20 = add i32 %18, %19\l  %21 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %22 = getelementptr i8, i8 addrspace(4)* %13, i64 4\l  %23 = bitcast i8 addrspace(4)* %22 to i16 addrspace(4)*\l  %24 = load i16, i16 addrspace(4)* %23, align 4, !range !4, !invariant.load !5\l  %25 = zext i16 %24 to i32\l  %26 = mul i32 %21, %25\l  %27 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %28 = add i32 %26, %27\l  %29 = icmp slt i32 %20, %9\l  %30 = icmp slt i32 %28, %8\l  %31 = select i1 %29, i1 %30, i1 false\l  br i1 %31, label %32, label %68\l|{<s0>T|<s1>F}}"];
	Node0x5132f70:s0 -> Node0x5137590;
	Node0x5132f70:s1 -> Node0x5137620;
	Node0x5137590 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%32:\l32:                                               \l  %33 = mul nsw i32 %20, %10\l  %34 = add nsw i32 %28, %33\l  %35 = sext i32 %34 to i64\l  %36 = getelementptr inbounds float, float addrspace(1)* %2, i64 %35\l  %37 = load float, float addrspace(1)* %36, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %38 = getelementptr inbounds float, float addrspace(1)* %3, i64 %35\l  %39 = load float, float addrspace(1)* %38, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %40 = getelementptr inbounds float, float addrspace(1)* %4, i64 %35\l  %41 = load float, float addrspace(1)* %40, align 4, !tbaa !7,\l... !amdgpu.noclobber !5\l  %42 = fmul contract float %37, %37\l  %43 = fmul contract float %39, %39\l  %44 = fadd contract float %42, %43\l  %45 = fmul contract float %41, 2.000000e+00\l  %46 = fmul contract float %41, %45\l  %47 = fadd contract float %44, %46\l  %48 = fadd contract float %37, %41\l  %49 = fmul contract float %48, %48\l  %50 = fadd contract float %49, %47\l  %51 = fadd contract float %39, %41\l  %52 = fmul contract float %51, %51\l  %53 = fadd contract float %52, %50\l  %54 = fmul contract float %1, %1\l  %55 = fmul contract float %54, %53\l  %56 = getelementptr inbounds float, float addrspace(1)* %5, i64 %35\l  store float %55, float addrspace(1)* %56, align 4, !tbaa !7\l  %57 = fmul contract float %41, %41\l  %58 = fadd contract float %43, %57\l  %59 = fmul contract float %54, %58\l  %60 = fmul contract float %0, 4.000000e+00\l  %61 = fmul contract float %60, %0\l  %62 = fadd contract float %61, %59\l  %63 = getelementptr inbounds float, float addrspace(1)* %6, i64 %35\l  store float %62, float addrspace(1)* %63, align 4, !tbaa !7\l  %64 = fadd contract float %42, %57\l  %65 = fmul contract float %54, %64\l  %66 = fadd contract float %61, %65\l  %67 = getelementptr inbounds float, float addrspace(1)* %7, i64 %35\l  store float %66, float addrspace(1)* %67, align 4, !tbaa !7\l  br label %68\l}"];
	Node0x5137590 -> Node0x5137620;
	Node0x5137620 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%68:\l68:                                               \l  ret void\l}"];
}
