# üîé Sistema de Zoom Embarcado - DE1-SoC (Cyclone V)

**Disciplina:** Sistemas Digitais (TEC499) - 2025.2, UEFS

**Equipe:** Luis Felipe Carneiro Pimentel e Walace de Jesus Venas

## üéØ Descri√ß√£o e Objetivo do Projeto

Este projeto consiste no desenvolvimento de um **m√≥dulo de redimensionamento de imagens (zoom)** embarcado na placa **DE1-SoC (FPGA Cyclone V)**. O hardware foi projetado para simular um sistema b√°sico de vigil√¢ncia e exibi√ß√£o em tempo real, aplicando algoritmos de amplia√ß√£o (Zoom In) e redu√ß√£o (Zoom Out) em passos de 2X. Todo o controle e *feedback* ao usu√°rio s√£o realizados atrav√©s dos componentes f√≠sicos da placa e do proprio programa feito em C.

---

## üíª 2. Detalhes de Implementa√ß√£o

### 2.1. Requisitos Funcionais e Algoritmos
  
O sistema implementa quatro algoritmos distintos, controlados pelas **chaves SW[0] a SW[3]**:

| Chave | Fun√ß√£o | Algoritmo | Tipo de Zoom | N√≠vel de Zoom |
| :---: | :--- | :--- | :--- | :--- |
| **SW[0]** | Amplia√ß√£o | Vizinho Mais Pr√≥ximo | Zoom In | 1x ‚Üí 2x ‚Üí 4x |
| **SW[1]** | Amplia√ß√£o | Replica√ß√£o de Pixel | Zoom In | 1x ‚Üí 2x ‚Üí 4x |
| **SW[2]** | Redu√ß√£o | Decima√ß√£o | Zoom Out | 1x ‚Üí 0.5x ‚Üí 0.25x |
| **SW[3]** | Redu√ß√£o | M√©dia de Blocos | Zoom Out | 1x ‚Üí 0.5x ‚Üí 0.25x |

### 2.2. Hardware e Software

| Categoria | Componente/Software | Especifica√ß√£o |
| :--- | :--- | :--- |
| **Placa** | Terasic DE1-SoC | FPGA Intel Cyclone V SE 5CSEMA5F31C6N |
| **Linguagem** | Verilog HDL | Verilog-2001 (C√≥digo modular e comentado) |
| **IDE** | Intel Quartus Prime Lite Edition | Vers√£o 23.1std.0 |
| **Simulador** | ModelSim - Intel FPGA Edition | Vers√£o 2020.1 |
| **Exibi√ß√£o** | Sa√≠da VGA | Resolu√ß√£o 640x480 @ 60Hz |

### 2.3. Mapeamento de Controles F√≠sicos

| Fun√ß√£o | Componente | Descri√ß√£o |
| :--- | :--- | :--- |
| **Reset Geral** | **KEY[0]** | Reinicia o sistema e retorna a imagem ao estado padr√£o (1x). |
| **Zoom Out** | **KEY[2]** | Aplica o zoom do algoritmo selecionado (ex.: 1x ‚Üí 2x). |
| **Zoom In** | **KEY[3]** | Aplica o zoom reverso do algoritmo selecionado (ex.: 2x ‚Üí 1x). |
| Voltar Zoom | KEY[1] | *L√≥gica presente no c√≥digo, mas pino n√£o atribu√≠do no projeto final.* |
| Sele√ß√£o Alg. | SW[0]-SW[3] | Sele√ß√£o do algoritmo de redimensionamento. |

---

## üõ†Ô∏è 3. Guia de Instala√ß√£o e Uso

### 3.1. Compila√ß√£o e Programa√ß√£o no Quartus

1.  **Abrir o Projeto:** Abra o ficheiro `Coprocessador.qpf` no **Intel Quartus Prime**. Certifique-se de que o *hardware* selecionado √© o **DE-SOC**.
2.  **Gera√ß√£o de IPs de Mem√≥ria:** Caso esteja configurando o projeto pela primeira vez, utilize o **IP Catalog** para gerar:
    * **ImgRom.qip:** ROM: 1-PORT (19200x8 bits), inicializada com o ficheiro `.mif` da imagem.
    * **VdRam.qip:** RAM: 2-PORT (307.200x8 bits).
    > **NOTA:** Se todos os arquivos do projeto foram baixados, esta etapa e a atribui√ß√£o de pinos n√£o s√£o necess√°rias.
3.  **Compila√ß√£o:** No menu, selecione **Processing > Start Compilation**. Aguarde a mensagem **"Successful"** na barra de progresso.
4.  **Programa√ß√£o:** Abra a ferramenta **Programmer**, carregue o ficheiro **`.sof`** (localizado em `output_files/`) e clique em **Start** para programar a FPGA.

### 3.2. Uso da Placa Programada üéÆ

1.  **Conex√µes:** Conecte os cabos de **alimenta√ß√£o**, **VGA** (para monitor) e **USB** (para programa√ß√£o) na DE1-SoC.
2.  **Ligar:** Ligue a placa pelo bot√£o de **Power**. A imagem inicial (1x) deve ser exibida no monitor.
3.  **Sele√ß√£o:** Use as chaves **SW[0] a SW[3]** para selecionar **apenas um** algoritmo:
    * **Sele√ß√£o V√°lida:** Display de 7 segmentos deve mostrar **"SELECT AN ALGORITHM"**.
    * **Erro de Sele√ß√£o:** Se mais de uma chave estiver ligada, o display mostrar√° **"SELECTION ERROR"**.
4.  **Opera√ß√£o de Zoom:**
    * Pressione **KEY[2]** para aplicar o **Zoom IN** (se selecionado SW[0] ou SW[1]).
    * Pressione **KEY[3]** para aplicar o **Zoom OUT** (se selecionado SW[2] ou SW[3]).
5.  **Reset:** Pressione **KEY[0]** a qualquer momento para reiniciar o sistema e retornar a imagem ao seu estado original (1x).

---

## ‚ö†Ô∏è 4. An√°lise e Limita√ß√µes

### 4.1. Feedback Visual dos Displays (7 Segmentos)

| Mensagem do Display | Significado |
| :--- | :--- |
| **"SELECT AN ALGORITHM"** | Estado inicial, esperando a sele√ß√£o de um √∫nico algoritmo (SW). |
| **"SELECTION ERROR"** | Mais de uma chave de algoritmo (SW[0] - SW[3]) est√° ligada. |
| **"INVALID ZOOM"** | Tentativa de aplicar Zoom Out (KEY[3]) em um algoritmo de Zoom In (SW[0]/SW[1]), ou vice-versa. |

### 4.2. Limita√ß√µes e Desafios (Etapa 1)

O projeto final desta etapa apresenta as seguintes limita√ß√µes de uso, que podem ser abordadas em futuras itera√ß√µes:

* **Distor√ß√£o ao Trocar Algoritmos:** A **troca de algoritmo** enquanto a imagem est√° em um n√≠vel de zoom diferente de 1x (padr√£o) causa **distor√ß√£o severa**.
    * ***Solu√ß√£o Proposta:*** Recomenda-se apertar **KEY[0] (Reset)** sempre antes de trocar o algoritmo para garantir a imagem padr√£o (1x). Uma solu√ß√£o futura seria implementar um "reset autom√°tico" ao detectar a troca de SW fora do n√≠vel 1x.
* **Limita√ß√£o do N√≠vel de Zoom:** Os algoritmos s√£o limitados a **duas etapas** de amplia√ß√£o (at√© 4x) e duas de redu√ß√£o (at√© 0.25x).
* **Bot√£o KEY[1]:** A funcionalidade de "Voltar Zoom" est√° implementada no Verilog, mas **o pino f√≠sico n√£o foi atribu√≠do** no projeto final, desativando o bot√£o.

| Erro Vis√≠vel no Monitor | Causa |
| :---: | :--- |
|  | Acionar Zoom Out (KEY[3]) ap√≥s atingir o zoom m√°ximo (4x) com um algoritmo de Zoom In (SW[0] ou SW[1]) causa distor√ß√£o. |
|  | Acionar Zoom In (KEY[2]) ap√≥s atingir o zoom m√≠nimo (0.25x) com um algoritmo de Zoom Out (SW[2] ou SW[3]) causa distor√ß√£o. |

---

O que mais voc√™ gostaria de adicionar ou detalhar neste README?
