`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 17.11-s014_1
// Generated on: Jan 27 2021 14:54:28 KST (Jan 27 2021 05:54:28 UTC)

module cache_Add2i9s10_1(in1, out1);
  input [9:0] in1;
  output [10:0] out1;
  wire [9:0] in1;
  wire [10:0] out1;
  wire add_21_2_n_0, add_21_2_n_1, add_21_2_n_2, add_21_2_n_3,
       add_21_2_n_4, add_21_2_n_5, add_21_2_n_6, add_21_2_n_7;
  wire add_21_2_n_8, add_21_2_n_9, add_21_2_n_10, add_21_2_n_11,
       add_21_2_n_12, add_21_2_n_14, add_21_2_n_15, add_21_2_n_16;
  wire add_21_2_n_18, add_21_2_n_19, add_21_2_n_21, add_21_2_n_22,
       add_21_2_n_23, add_21_2_n_24, add_21_2_n_26;
  INVX1 g7(.A (in1[0]), .Y (out1[0]));
  MXI2X1 add_21_2_g179(.A (add_21_2_n_9), .B (in1[9]), .S0
       (add_21_2_n_26), .Y (out1[9]));
  NOR2XL add_21_2_g180(.A (add_21_2_n_9), .B (add_21_2_n_26), .Y
       (out1[10]));
  MXI2XL add_21_2_g181(.A (add_21_2_n_3), .B (in1[5]), .S0
       (add_21_2_n_23), .Y (out1[5]));
  MXI2XL add_21_2_g182(.A (add_21_2_n_4), .B (in1[8]), .S0
       (add_21_2_n_22), .Y (out1[8]));
  MXI2XL add_21_2_g183(.A (add_21_2_n_8), .B (in1[7]), .S0
       (add_21_2_n_21), .Y (out1[7]));
  MXI2XL add_21_2_g184(.A (add_21_2_n_6), .B (in1[6]), .S0
       (add_21_2_n_24), .Y (out1[6]));
  NOR3BX4 add_21_2_g185(.AN (add_21_2_n_14), .B (add_21_2_n_4), .C
       (add_21_2_n_19), .Y (add_21_2_n_26));
  MXI2XL add_21_2_g186(.A (add_21_2_n_5), .B (in1[4]), .S0
       (add_21_2_n_0), .Y (out1[4]));
  NOR2X1 add_21_2_g187(.A (add_21_2_n_12), .B (add_21_2_n_19), .Y
       (add_21_2_n_24));
  NOR2X1 add_21_2_g188(.A (add_21_2_n_5), .B (add_21_2_n_19), .Y
       (add_21_2_n_23));
  NOR2BX1 add_21_2_g189(.AN (add_21_2_n_14), .B (add_21_2_n_19), .Y
       (add_21_2_n_22));
  NOR2X1 add_21_2_g190(.A (add_21_2_n_15), .B (add_21_2_n_19), .Y
       (add_21_2_n_21));
  NAND2BX1 add_21_2_g192(.AN (add_21_2_n_18), .B (add_21_2_n_0), .Y
       (out1[3]));
  INVX1 add_21_2_g193(.A (add_21_2_n_19), .Y (add_21_2_n_0));
  NOR2X4 add_21_2_g194(.A (in1[3]), .B (add_21_2_n_16), .Y
       (add_21_2_n_19));
  NOR3BXL add_21_2_g195(.AN (in1[2]), .B (add_21_2_n_1), .C
       (add_21_2_n_10), .Y (add_21_2_n_18));
  MXI2XL add_21_2_g196(.A (in1[2]), .B (add_21_2_n_7), .S0
       (add_21_2_n_10), .Y (out1[2]));
  NOR2X2 add_21_2_g197(.A (add_21_2_n_7), .B (add_21_2_n_10), .Y
       (add_21_2_n_16));
  OR2XL add_21_2_g198(.A (add_21_2_n_6), .B (add_21_2_n_12), .Y
       (add_21_2_n_15));
  NOR2X4 add_21_2_g199(.A (add_21_2_n_11), .B (add_21_2_n_12), .Y
       (add_21_2_n_14));
  MXI2XL add_21_2_g200(.A (add_21_2_n_2), .B (in1[1]), .S0 (in1[0]), .Y
       (out1[1]));
  NAND2X6 add_21_2_g201(.A (in1[5]), .B (in1[4]), .Y (add_21_2_n_12));
  NAND2X8 add_21_2_g202(.A (in1[7]), .B (in1[6]), .Y (add_21_2_n_11));
  NAND2X2 add_21_2_g203(.A (in1[1]), .B (in1[0]), .Y (add_21_2_n_10));
  INVX1 add_21_2_g204(.A (in1[9]), .Y (add_21_2_n_9));
  INVXL add_21_2_g205(.A (in1[7]), .Y (add_21_2_n_8));
  INVX1 add_21_2_g206(.A (in1[2]), .Y (add_21_2_n_7));
  INVX1 add_21_2_g207(.A (in1[6]), .Y (add_21_2_n_6));
  INVX1 add_21_2_g208(.A (in1[4]), .Y (add_21_2_n_5));
  INVX1 add_21_2_g209(.A (in1[8]), .Y (add_21_2_n_4));
  INVXL add_21_2_g210(.A (in1[5]), .Y (add_21_2_n_3));
  INVX1 add_21_2_g211(.A (in1[1]), .Y (add_21_2_n_2));
  INVX1 add_21_2_g212(.A (in1[3]), .Y (add_21_2_n_1));
endmodule


