#1、硬件层数据一致性
    https://www.cnblogs.com/z00377750/p/9180644.html
    
    单核Cache中每个Cache line有2个标志：dirty和valid标志，它们很好的描述了Cache和Memory(内存)之间的
    数据关系(数据是否有效，数据是否被修改)，而在多核处理器中，多个核会共享一些数据，用MESI--CPU缓存一致性协议
        MESI(Modified Exclusive Shared Or Invalid)是一种广泛使用的支持【写回策略】的缓存一致性协议。
        读取缓存以cache line为基本单位，目前64bytes
        现代CPU的数据一致性实现 = 缓存锁(MESI ...) + 总线锁
       
    MESI协议中的状态#  CPU中每个缓存行（caceh line)使用4种状态进行标记（使用额外的两位(bit)表示):
        M: 被修改（Modified)
            该缓存行只被缓存在该CPU的缓存中，并且是被修改过的（dirty),与主存中的数据不一致，该缓存行中的数据需要
            在未来的某个时间点（其它CPU读取请主存中相应内存之前）写回（write back）主存。
            当被写回主存之后，该缓存行的状态会变成独享（exclusive)状态。
        E: 独享的（Exclusive)
            该缓存行只被缓存在该CPU的缓存中，它是未被修改过的（clean)，与主存中数据一致。该状态可以在任何时刻
            当其它CPU读取该内存时变成共享状态（shared)。
            当该CPU修改该缓存行中内容时，该状态可以变成Modified状态。
        S: 共享的（Shared)
            该状态意味着该缓存行可能被多个CPU缓存，并且各个缓存中的数据与主存数据一致（clean)，
            当有一个CPU修改该缓存行中，其它CPU中该缓存行可以被作废（变成无效状态（Invalid））。
        I: 无效的（Invalid）
            该缓存是无效的（可能有其它CPU修改了该缓存行）。 
              
    一个缓存除在Invalid状态外都可以满足cpu的读请求，一个Invalid的缓存行必须从主存中读取（变成S或者 E状态）
    来满足该CPU的读请求。
            
   
#2、伪共享(False Sharing)
     读缓存以cache line为基本单位，目前64bytes
     
     位于同一缓存行的两个不同数据，被两个不同CPU锁定，产生互相影响的伪共享问题,就会无意中影响彼此的性能。
     有人将伪共享描述成无声的性能杀手，因为从代码中很难看清楚是否会出现伪共享。
     
     伪共享问题：JUC/c_028_FalseSharing
    
     缓存行对齐
         使用缓存行的对齐能够提高效率（即将要操作的数据凑一个缓存行进行操作）
         https://blog.csdn.net/mofeizhi/article/details/106816026
         
#3、CPU乱序执行问题
    CPU为了提高指令执行效率，会在一条指令执行过程中（比如去内存读数据（慢100倍）），去同时执行另一条指令，
    前提是，两条指令没有依赖关系
    
    读乱序：如果一个cpu在读取数据的时候缓存不能命中，那么必须要到主存中取，在cpu到主存，再从主存返回cpu的这段时间里，
    相对于cpu来说，可以执行上百条指令了，如果cpu空闲等待，那么就会降低性能，所以cpu会在后面执行的指令中挑选与之前
    指令没有依赖关系的指令进行执行。
    
    写乱序：同样的，当cpu执行写操作的时候，如果它在缓存中不能命中，那么它就必须到主存中进行操作，
    L2高速缓存的速度大约比cpu慢20-30倍，再到后面就更加慢了。所以cpu会进行合并写操作，在L1中查询数据时，
    如果缓存没能命中，那么cpu会使用另外一个缓冲区（合并写存储缓冲区），在L2尚未结束操作的时候，
    cpu会把待写入的数据一并放入合并写存储缓冲区中，该缓冲区大小一般是64字节。这个缓冲区允许cpu在写入或者读取
    该缓冲区数据的同时继续执行其他指令。
    
    写操作也可以进行合并
    https://www.cnblogs.com/liushaodong/p/4777308.html
    
    JUC/029_WriteCombining
    乱序执行的证明：JVM/jmm/Disorder.java
    原始参考：https://preshing.com/20120515/memory-reordering-caught-in-the-act/
#4、内存屏障
    这个使内存数据对CPU核可见的技术被称为内存屏障或内存栅栏。
    
    Store Barrier  处理器将存储缓存值写回主存（阻塞方式）
        Store屏障，是x86的”sfence“指令，强制所有在store屏障指令之前的store指令，都在该store屏障指令执行之前被执行，
        并把store缓冲区的数据都刷到CPU缓存。这会使得程序状态对其它CPU可见，这样其它CPU可以根据需要介入。
    Load Barrier  处理器，处理失效队列（阻塞方式）。
        Load屏障，是x86上的”ifence“指令，强制所有在load屏障指令之后的load指令，都在该load屏障指令执行之后被执行，
        并且一直等到load缓冲区被该CPU读完才能执行之后的load指令。这使得从其它CPU暴露出来的程序状态对该CPU可见，
        这之后CPU可以进行后续处理。
    Full Barrier
        Full屏障，是x86上的”mfence“指令，复合了load和save屏障的功能。 
    Java内存模型
        Java内存模型中volatile变量在写操作之后会插入一个store屏障，在读操作之前会插入一个load屏障。
        一个类的final字段会在初始化后插入一个store屏障，来确保final字段在构造函数初始化完成并可被使用时可见。
        
    原子指令和Software Locks
        原子指令，如x86上的”lock …” 指令是一个Full Barrier，执行时会锁住内存子系统来确保执行顺序，甚至跨多个CPU。
        Software Locks通常使用了内存屏障或原子指令来实现变量可见性和保持程序顺序。       
#5、如何保证CPU特定情况下不乱序
    硬件内存屏障 X86
    >  sfence:  store| 在sfence指令前的写操作当必须在sfence指令后的写操作前完成。
    >  lfence： load | 在lfence指令前的读操作当必须在lfence指令后的读操作前完成。
    >  mfence： modify/mix | 在mfence指令前的读写操作当必须在mfence指令后的读写操作前完成。
    > 原子指令，如x86上的”lock …” 指令是一个Full Barrier，执行时会锁住内存子系统来确保执行顺序，甚至跨多个CPU。
    Software Locks通常使用了内存屏障或原子指令来实现变量可见性和保持程序顺序
    
    JVM级别如何规范（JSR133）
    > LoadLoad屏障：
    >   对于这样的语句Load1; LoadLoad; Load2， 
    >   在Load2及后续读取操作要读取的数据被访问前，保证Load1要读取的数据被读取完毕。
    >
    > StoreStore屏障：
    >  	对于这样的语句Store1; StoreStore; Store2，
    >  	在Store2及后续写入操作执行前，保证Store1的写入操作对其它处理器可见。
    >
    > LoadStore屏障：
    >  	对于这样的语句Load1; LoadStore; Store2，
    >  	在Store2及后续写入操作被刷出前，保证Load1要读取的数据被读取完毕。
    >
    > StoreLoad屏障：
    > 	对于这样的语句Store1; StoreLoad; Load2，
    > ​	 在Load2及后续所有读取操作执行前，保证Store1的写入对所有处理器可见。

    volatile的实现细节
        1. 字节码层面
           ACC_VOLATILE
        
        2. JVM层面
           volatile内存区的读写 都加屏障
        
           > StoreStoreBarrier
           > volatile 写操作
           > StoreLoadBarrier
           > LoadLoadBarrier
           > volatile 读操作
           > LoadStoreBarrier
        
        3. OS和硬件层面
           https://blog.csdn.net/qq_26222859/article/details/52235930
           hsdis - HotSpot Dis Assembler
           windows lock 指令实现 | MESI实现
        
        synchronized实现细节
        
        1. 字节码层面
           ACC_SYNCHRONIZED
           monitorenter monitorexit
        2. JVM层面
           C C++ 调用了操作系统提供的同步机制
        3. OS和硬件层面
           X86 : lock cmpxchg / xxx
           [https](https://blog.csdn.net/21aspnet/article/details/88571740)[://blog.csdn.net/21aspnet/article/details/](https://blog.csdn.net/21aspnet/article/details/88571740)[88571740](https://blog.csdn.net/21aspnet/article/details/88571740)
    
