library ieee;
use ieee.std_logic_1164.all;

-- 定义 74374 寄存器的实体
entity Register74374 is
    port (
        D   : in  std_logic_vector(7 downto 0); -- 8位数据输入
        CLK : in  std_logic;                    -- 时钟信号
        OE  : in  std_logic;                    -- 输出使能 (低电平有效)
        Q   : out std_logic_vector(7 downto 0)  -- 8位数据输出
    );
end Register74374;

-- 定义 74374 寄存器的行为结构体
architecture behavioral of Register74374 is
    -- 内部信号，用于存储寄存器中的数据
    signal temp : std_logic_vector(7 downto 0);
begin

    -- 时钟控制的进程，用于锁存数据
    -- 当 CLK 的上升沿到来时，输入 D 的数据被锁存到 q_internal
    -- 如果没有时钟上升沿，q_internal 保持其原有值
    process (CLK,OE)
    begin
		if OE = '1'	then 
			Q <= (others => 'Z');
		elsif rising_edge(CLK)	then
			temp <= D;
		end if;
		
		if OE = '1'	then 
			Q <= temp;
		end if;
    end process;


end architecture behavioral;