#ifndef INCLUDED_CYFITTERIAR_INC
#define INCLUDED_CYFITTERIAR_INC
    INCLUDE cydeviceiar_trm.inc

/* Red */
Red__0__DR EQU CYREG_GPIO_PRT2_DR
Red__0__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Red__0__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Red__0__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Red__0__HSIOM EQU CYREG_HSIOM_PORT_SEL2
Red__0__HSIOM_MASK EQU 0x0F000000
Red__0__HSIOM_SHIFT EQU 24
Red__0__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Red__0__INTR EQU CYREG_GPIO_PRT2_INTR
Red__0__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Red__0__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Red__0__MASK EQU 0x40
Red__0__OUT_SEL EQU CYREG_UDB_PA2_CFG10
Red__0__OUT_SEL_SHIFT EQU 12
Red__0__OUT_SEL_VAL EQU 1
Red__0__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Red__0__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Red__0__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Red__0__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Red__0__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Red__0__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Red__0__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Red__0__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Red__0__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Red__0__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Red__0__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Red__0__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Red__0__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Red__0__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Red__0__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Red__0__PC EQU CYREG_GPIO_PRT2_PC
Red__0__PC2 EQU CYREG_GPIO_PRT2_PC2
Red__0__PORT EQU 2
Red__0__PS EQU CYREG_GPIO_PRT2_PS
Red__0__SHIFT EQU 6
Red__DR EQU CYREG_GPIO_PRT2_DR
Red__DR_CLR EQU CYREG_GPIO_PRT2_DR_CLR
Red__DR_INV EQU CYREG_GPIO_PRT2_DR_INV
Red__DR_SET EQU CYREG_GPIO_PRT2_DR_SET
Red__INTCFG EQU CYREG_GPIO_PRT2_INTR_CFG
Red__INTR EQU CYREG_GPIO_PRT2_INTR
Red__INTR_CFG EQU CYREG_GPIO_PRT2_INTR_CFG
Red__INTSTAT EQU CYREG_GPIO_PRT2_INTR
Red__MASK EQU 0x40
Red__PA__CFG0 EQU CYREG_UDB_PA2_CFG0
Red__PA__CFG1 EQU CYREG_UDB_PA2_CFG1
Red__PA__CFG10 EQU CYREG_UDB_PA2_CFG10
Red__PA__CFG11 EQU CYREG_UDB_PA2_CFG11
Red__PA__CFG12 EQU CYREG_UDB_PA2_CFG12
Red__PA__CFG13 EQU CYREG_UDB_PA2_CFG13
Red__PA__CFG14 EQU CYREG_UDB_PA2_CFG14
Red__PA__CFG2 EQU CYREG_UDB_PA2_CFG2
Red__PA__CFG3 EQU CYREG_UDB_PA2_CFG3
Red__PA__CFG4 EQU CYREG_UDB_PA2_CFG4
Red__PA__CFG5 EQU CYREG_UDB_PA2_CFG5
Red__PA__CFG6 EQU CYREG_UDB_PA2_CFG6
Red__PA__CFG7 EQU CYREG_UDB_PA2_CFG7
Red__PA__CFG8 EQU CYREG_UDB_PA2_CFG8
Red__PA__CFG9 EQU CYREG_UDB_PA2_CFG9
Red__PC EQU CYREG_GPIO_PRT2_PC
Red__PC2 EQU CYREG_GPIO_PRT2_PC2
Red__PORT EQU 2
Red__PS EQU CYREG_GPIO_PRT2_PS
Red__SHIFT EQU 6

/* Blue */
Blue__0__DR EQU CYREG_GPIO_PRT3_DR
Blue__0__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Blue__0__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Blue__0__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Blue__0__HSIOM EQU CYREG_HSIOM_PORT_SEL3
Blue__0__HSIOM_MASK EQU 0xF0000000
Blue__0__HSIOM_SHIFT EQU 28
Blue__0__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Blue__0__INTR EQU CYREG_GPIO_PRT3_INTR
Blue__0__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Blue__0__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Blue__0__MASK EQU 0x80
Blue__0__OUT_SEL EQU CYREG_UDB_PA3_CFG10
Blue__0__OUT_SEL_SHIFT EQU 14
Blue__0__OUT_SEL_VAL EQU 1
Blue__0__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Blue__0__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Blue__0__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Blue__0__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Blue__0__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Blue__0__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Blue__0__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Blue__0__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Blue__0__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Blue__0__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Blue__0__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Blue__0__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Blue__0__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Blue__0__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Blue__0__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Blue__0__PC EQU CYREG_GPIO_PRT3_PC
Blue__0__PC2 EQU CYREG_GPIO_PRT3_PC2
Blue__0__PORT EQU 3
Blue__0__PS EQU CYREG_GPIO_PRT3_PS
Blue__0__SHIFT EQU 7
Blue__DR EQU CYREG_GPIO_PRT3_DR
Blue__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Blue__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Blue__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Blue__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Blue__INTR EQU CYREG_GPIO_PRT3_INTR
Blue__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Blue__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Blue__MASK EQU 0x80
Blue__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Blue__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Blue__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Blue__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Blue__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Blue__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Blue__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Blue__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Blue__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Blue__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Blue__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Blue__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Blue__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Blue__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Blue__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Blue__PC EQU CYREG_GPIO_PRT3_PC
Blue__PC2 EQU CYREG_GPIO_PRT3_PC2
Blue__PORT EQU 3
Blue__PS EQU CYREG_GPIO_PRT3_PS
Blue__SHIFT EQU 7

/* Green */
Green__0__DR EQU CYREG_GPIO_PRT3_DR
Green__0__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Green__0__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Green__0__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Green__0__HSIOM EQU CYREG_HSIOM_PORT_SEL3
Green__0__HSIOM_MASK EQU 0x0F000000
Green__0__HSIOM_SHIFT EQU 24
Green__0__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Green__0__INTR EQU CYREG_GPIO_PRT3_INTR
Green__0__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Green__0__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Green__0__MASK EQU 0x40
Green__0__OUT_SEL EQU CYREG_UDB_PA3_CFG10
Green__0__OUT_SEL_SHIFT EQU 12
Green__0__OUT_SEL_VAL EQU 0
Green__0__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Green__0__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Green__0__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Green__0__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Green__0__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Green__0__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Green__0__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Green__0__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Green__0__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Green__0__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Green__0__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Green__0__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Green__0__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Green__0__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Green__0__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Green__0__PC EQU CYREG_GPIO_PRT3_PC
Green__0__PC2 EQU CYREG_GPIO_PRT3_PC2
Green__0__PORT EQU 3
Green__0__PS EQU CYREG_GPIO_PRT3_PS
Green__0__SHIFT EQU 6
Green__DR EQU CYREG_GPIO_PRT3_DR
Green__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Green__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Green__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Green__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Green__INTR EQU CYREG_GPIO_PRT3_INTR
Green__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Green__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Green__MASK EQU 0x40
Green__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Green__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Green__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Green__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Green__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Green__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Green__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Green__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Green__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Green__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Green__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Green__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Green__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Green__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Green__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Green__PC EQU CYREG_GPIO_PRT3_PC
Green__PC2 EQU CYREG_GPIO_PRT3_PC2
Green__PORT EQU 3
Green__PS EQU CYREG_GPIO_PRT3_PS
Green__SHIFT EQU 6

/* Accel_X */
Accel_X__0__DR EQU CYREG_GPIO_PRT3_DR
Accel_X__0__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Accel_X__0__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Accel_X__0__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Accel_X__0__HSIOM EQU CYREG_HSIOM_PORT_SEL3
Accel_X__0__HSIOM_MASK EQU 0x0000000F
Accel_X__0__HSIOM_SHIFT EQU 0
Accel_X__0__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_X__0__INTR EQU CYREG_GPIO_PRT3_INTR
Accel_X__0__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_X__0__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Accel_X__0__MASK EQU 0x01
Accel_X__0__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Accel_X__0__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Accel_X__0__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Accel_X__0__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Accel_X__0__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Accel_X__0__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Accel_X__0__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Accel_X__0__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Accel_X__0__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Accel_X__0__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Accel_X__0__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Accel_X__0__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Accel_X__0__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Accel_X__0__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Accel_X__0__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Accel_X__0__PC EQU CYREG_GPIO_PRT3_PC
Accel_X__0__PC2 EQU CYREG_GPIO_PRT3_PC2
Accel_X__0__PORT EQU 3
Accel_X__0__PS EQU CYREG_GPIO_PRT3_PS
Accel_X__0__SHIFT EQU 0
Accel_X__DR EQU CYREG_GPIO_PRT3_DR
Accel_X__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Accel_X__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Accel_X__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Accel_X__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_X__INTR EQU CYREG_GPIO_PRT3_INTR
Accel_X__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_X__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Accel_X__MASK EQU 0x01
Accel_X__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Accel_X__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Accel_X__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Accel_X__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Accel_X__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Accel_X__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Accel_X__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Accel_X__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Accel_X__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Accel_X__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Accel_X__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Accel_X__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Accel_X__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Accel_X__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Accel_X__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Accel_X__PC EQU CYREG_GPIO_PRT3_PC
Accel_X__PC2 EQU CYREG_GPIO_PRT3_PC2
Accel_X__PORT EQU 3
Accel_X__PS EQU CYREG_GPIO_PRT3_PS
Accel_X__SHIFT EQU 0

/* Accel_y */
Accel_y__0__DR EQU CYREG_GPIO_PRT3_DR
Accel_y__0__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Accel_y__0__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Accel_y__0__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Accel_y__0__HSIOM EQU CYREG_HSIOM_PORT_SEL3
Accel_y__0__HSIOM_MASK EQU 0x000000F0
Accel_y__0__HSIOM_SHIFT EQU 4
Accel_y__0__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_y__0__INTR EQU CYREG_GPIO_PRT3_INTR
Accel_y__0__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_y__0__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Accel_y__0__MASK EQU 0x02
Accel_y__0__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Accel_y__0__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Accel_y__0__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Accel_y__0__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Accel_y__0__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Accel_y__0__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Accel_y__0__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Accel_y__0__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Accel_y__0__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Accel_y__0__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Accel_y__0__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Accel_y__0__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Accel_y__0__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Accel_y__0__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Accel_y__0__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Accel_y__0__PC EQU CYREG_GPIO_PRT3_PC
Accel_y__0__PC2 EQU CYREG_GPIO_PRT3_PC2
Accel_y__0__PORT EQU 3
Accel_y__0__PS EQU CYREG_GPIO_PRT3_PS
Accel_y__0__SHIFT EQU 1
Accel_y__DR EQU CYREG_GPIO_PRT3_DR
Accel_y__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Accel_y__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Accel_y__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Accel_y__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_y__INTR EQU CYREG_GPIO_PRT3_INTR
Accel_y__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_y__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Accel_y__MASK EQU 0x02
Accel_y__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Accel_y__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Accel_y__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Accel_y__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Accel_y__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Accel_y__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Accel_y__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Accel_y__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Accel_y__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Accel_y__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Accel_y__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Accel_y__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Accel_y__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Accel_y__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Accel_y__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Accel_y__PC EQU CYREG_GPIO_PRT3_PC
Accel_y__PC2 EQU CYREG_GPIO_PRT3_PC2
Accel_y__PORT EQU 3
Accel_y__PS EQU CYREG_GPIO_PRT3_PS
Accel_y__SHIFT EQU 1

/* Accel_z */
Accel_z__0__DR EQU CYREG_GPIO_PRT3_DR
Accel_z__0__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Accel_z__0__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Accel_z__0__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Accel_z__0__HSIOM EQU CYREG_HSIOM_PORT_SEL3
Accel_z__0__HSIOM_MASK EQU 0x00000F00
Accel_z__0__HSIOM_SHIFT EQU 8
Accel_z__0__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_z__0__INTR EQU CYREG_GPIO_PRT3_INTR
Accel_z__0__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_z__0__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Accel_z__0__MASK EQU 0x04
Accel_z__0__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Accel_z__0__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Accel_z__0__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Accel_z__0__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Accel_z__0__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Accel_z__0__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Accel_z__0__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Accel_z__0__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Accel_z__0__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Accel_z__0__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Accel_z__0__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Accel_z__0__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Accel_z__0__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Accel_z__0__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Accel_z__0__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Accel_z__0__PC EQU CYREG_GPIO_PRT3_PC
Accel_z__0__PC2 EQU CYREG_GPIO_PRT3_PC2
Accel_z__0__PORT EQU 3
Accel_z__0__PS EQU CYREG_GPIO_PRT3_PS
Accel_z__0__SHIFT EQU 2
Accel_z__DR EQU CYREG_GPIO_PRT3_DR
Accel_z__DR_CLR EQU CYREG_GPIO_PRT3_DR_CLR
Accel_z__DR_INV EQU CYREG_GPIO_PRT3_DR_INV
Accel_z__DR_SET EQU CYREG_GPIO_PRT3_DR_SET
Accel_z__INTCFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_z__INTR EQU CYREG_GPIO_PRT3_INTR
Accel_z__INTR_CFG EQU CYREG_GPIO_PRT3_INTR_CFG
Accel_z__INTSTAT EQU CYREG_GPIO_PRT3_INTR
Accel_z__MASK EQU 0x04
Accel_z__PA__CFG0 EQU CYREG_UDB_PA3_CFG0
Accel_z__PA__CFG1 EQU CYREG_UDB_PA3_CFG1
Accel_z__PA__CFG10 EQU CYREG_UDB_PA3_CFG10
Accel_z__PA__CFG11 EQU CYREG_UDB_PA3_CFG11
Accel_z__PA__CFG12 EQU CYREG_UDB_PA3_CFG12
Accel_z__PA__CFG13 EQU CYREG_UDB_PA3_CFG13
Accel_z__PA__CFG14 EQU CYREG_UDB_PA3_CFG14
Accel_z__PA__CFG2 EQU CYREG_UDB_PA3_CFG2
Accel_z__PA__CFG3 EQU CYREG_UDB_PA3_CFG3
Accel_z__PA__CFG4 EQU CYREG_UDB_PA3_CFG4
Accel_z__PA__CFG5 EQU CYREG_UDB_PA3_CFG5
Accel_z__PA__CFG6 EQU CYREG_UDB_PA3_CFG6
Accel_z__PA__CFG7 EQU CYREG_UDB_PA3_CFG7
Accel_z__PA__CFG8 EQU CYREG_UDB_PA3_CFG8
Accel_z__PA__CFG9 EQU CYREG_UDB_PA3_CFG9
Accel_z__PC EQU CYREG_GPIO_PRT3_PC
Accel_z__PC2 EQU CYREG_GPIO_PRT3_PC2
Accel_z__PORT EQU 3
Accel_z__PS EQU CYREG_GPIO_PRT3_PS
Accel_z__SHIFT EQU 2

/* Miscellaneous */
CYDEV_BCLK__HFCLK__HZ EQU 48000000
CYDEV_BCLK__HFCLK__KHZ EQU 48000
CYDEV_BCLK__HFCLK__MHZ EQU 48
CYDEV_BCLK__SYSCLK__HZ EQU 48000000
CYDEV_BCLK__SYSCLK__KHZ EQU 48000
CYDEV_BCLK__SYSCLK__MHZ EQU 48
CYDEV_CHIP_DIE_LEOPARD EQU 1
CYDEV_CHIP_DIE_PANTHER EQU 6
CYDEV_CHIP_DIE_PSOC4A EQU 3
CYDEV_CHIP_DIE_PSOC5LP EQU 5
CYDEV_CHIP_DIE_UNKNOWN EQU 0
CYDEV_CHIP_FAMILY_PSOC3 EQU 1
CYDEV_CHIP_FAMILY_PSOC4 EQU 2
CYDEV_CHIP_FAMILY_PSOC5 EQU 3
CYDEV_CHIP_FAMILY_UNKNOWN EQU 0
CYDEV_CHIP_FAMILY_USED EQU CYDEV_CHIP_FAMILY_PSOC4
CYDEV_CHIP_JTAG_ID EQU 0x0E34119E
CYDEV_CHIP_MEMBER_3A EQU 1
CYDEV_CHIP_MEMBER_4A EQU 3
CYDEV_CHIP_MEMBER_4D EQU 2
CYDEV_CHIP_MEMBER_4F EQU 4
CYDEV_CHIP_MEMBER_5A EQU 6
CYDEV_CHIP_MEMBER_5B EQU 5
CYDEV_CHIP_MEMBER_UNKNOWN EQU 0
CYDEV_CHIP_MEMBER_USED EQU CYDEV_CHIP_MEMBER_4F
CYDEV_CHIP_DIE_EXPECT EQU CYDEV_CHIP_MEMBER_USED
CYDEV_CHIP_DIE_ACTUAL EQU CYDEV_CHIP_DIE_EXPECT
CYDEV_CHIP_REV_LEOPARD_ES1 EQU 0
CYDEV_CHIP_REV_LEOPARD_ES2 EQU 1
CYDEV_CHIP_REV_LEOPARD_ES3 EQU 3
CYDEV_CHIP_REV_LEOPARD_PRODUCTION EQU 3
CYDEV_CHIP_REV_PANTHER_ES0 EQU 0
CYDEV_CHIP_REV_PANTHER_ES1 EQU 1
CYDEV_CHIP_REV_PANTHER_PRODUCTION EQU 1
CYDEV_CHIP_REV_PSOC4A_ES0 EQU 17
CYDEV_CHIP_REV_PSOC4A_PRODUCTION EQU 17
CYDEV_CHIP_REV_PSOC5LP_ES0 EQU 0
CYDEV_CHIP_REV_PSOC5LP_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_3A_ES1 EQU 0
CYDEV_CHIP_REVISION_3A_ES2 EQU 1
CYDEV_CHIP_REVISION_3A_ES3 EQU 3
CYDEV_CHIP_REVISION_3A_PRODUCTION EQU 3
CYDEV_CHIP_REVISION_4A_ES0 EQU 17
CYDEV_CHIP_REVISION_4A_PRODUCTION EQU 17
CYDEV_CHIP_REVISION_4D_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_4F_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_5A_ES0 EQU 0
CYDEV_CHIP_REVISION_5A_ES1 EQU 1
CYDEV_CHIP_REVISION_5A_PRODUCTION EQU 1
CYDEV_CHIP_REVISION_5B_ES0 EQU 0
CYDEV_CHIP_REVISION_5B_PRODUCTION EQU 0
CYDEV_CHIP_REVISION_USED EQU CYDEV_CHIP_REVISION_4F_PRODUCTION
CYDEV_CHIP_REV_EXPECT EQU CYDEV_CHIP_REVISION_USED
CYDEV_CONFIG_READ_ACCELERATOR EQU 1
CYDEV_CONFIG_UNUSED_IO_AllowButWarn EQU 0
CYDEV_CONFIG_UNUSED_IO EQU CYDEV_CONFIG_UNUSED_IO_AllowButWarn
CYDEV_CONFIG_UNUSED_IO_AllowWithInfo EQU 1
CYDEV_CONFIG_UNUSED_IO_Disallowed EQU 2
CYDEV_CONFIGURATION_COMPRESSED EQU 1
CYDEV_CONFIGURATION_MODE_COMPRESSED EQU 0
CYDEV_CONFIGURATION_MODE EQU CYDEV_CONFIGURATION_MODE_COMPRESSED
CYDEV_CONFIGURATION_MODE_DMA EQU 2
CYDEV_CONFIGURATION_MODE_UNCOMPRESSED EQU 1
CYDEV_DEBUG_PROTECT_KILL EQU 4
CYDEV_DEBUG_PROTECT_OPEN EQU 1
CYDEV_DEBUG_PROTECT EQU CYDEV_DEBUG_PROTECT_OPEN
CYDEV_DEBUG_PROTECT_PROTECTED EQU 2
CYDEV_DEBUGGING_DPS_Disable EQU 3
CYDEV_DEBUGGING_DPS_SWD EQU 2
CYDEV_DEBUGGING_DPS EQU CYDEV_DEBUGGING_DPS_SWD
CYDEV_DEBUGGING_ENABLE EQU 1
CYDEV_HEAP_SIZE EQU 0x80
CYDEV_PROJ_TYPE EQU 0
CYDEV_PROJ_TYPE_BOOTLOADER EQU 1
CYDEV_PROJ_TYPE_LOADABLE EQU 2
CYDEV_PROJ_TYPE_MULTIAPPBOOTLOADER EQU 3
CYDEV_PROJ_TYPE_STANDARD EQU 0
CYDEV_STACK_SIZE EQU 0x0800
CYDEV_USE_BUNDLED_CMSIS EQU 1
CYDEV_VARIABLE_VDDA EQU 1
CYDEV_VDDA_MV EQU 3300
CYDEV_VDDD_MV EQU 3300
CYDEV_VDDR_MV EQU 3300
CYIPBLOCK_m0s8bless_VERSION EQU 1
CYIPBLOCK_m0s8cpussv2_VERSION EQU 1
CYIPBLOCK_m0s8csd_VERSION EQU 1
CYIPBLOCK_m0s8ioss_VERSION EQU 1
CYIPBLOCK_m0s8lcd_VERSION EQU 2
CYIPBLOCK_m0s8lpcomp_VERSION EQU 2
CYIPBLOCK_m0s8peri_VERSION EQU 1
CYIPBLOCK_m0s8scb_VERSION EQU 2
CYIPBLOCK_m0s8srssv2_VERSION EQU 1
CYIPBLOCK_m0s8tcpwm_VERSION EQU 2
CYIPBLOCK_m0s8udbif_VERSION EQU 1
CYIPBLOCK_s8pass4al_VERSION EQU 1
CYDEV_BOOTLOADER_ENABLE EQU 0

#endif /* INCLUDED_CYFITTERIAR_INC */
