Fitter report for top_level_fsm
Tue Nov 27 17:56:27 2012
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing
 37. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 27 17:56:27 2012        ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
; Revision Name                      ; top_level_fsm                                ;
; Top-level Entity Name              ; wrapper                                      ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C20F484C7                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 5,474 / 18,752 ( 29 % )                      ;
;     Total combinational functions  ; 4,913 / 18,752 ( 26 % )                      ;
;     Dedicated logic registers      ; 2,999 / 18,752 ( 16 % )                      ;
; Total registers                    ; 3148                                         ;
; Total pins                         ; 152 / 315 ( 48 % )                           ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 30,720 / 239,616 ( 13 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                               ;
; Total PLLs                         ; 2 / 4 ( 50 % )                               ;
+------------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                     ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|bit_to_send       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SD_CMD                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|bit_to_send       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|bit_to_send~_Duplicate_1                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|bit_to_send       ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|dataout_1bit                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SD_DATA                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|dataout_1bit                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|dataout_1bit~_Duplicate_1                                                                                           ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|dataout_1bit                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[0] ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SD_CMD                                                                                                                                                                                                                                                                           ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[0]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[1]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[2]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[3]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[4]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[5]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[6]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[7]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[8]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[9]                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[10]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[11]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[12]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[13]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[14]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|o_buffer_data_out[15]                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|serial_audio_out_data                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUD_DACDAT                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges|cur_test_clk                                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; AUD_ADCLRCK                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_clock_edge:Bit_Clock_Edges|cur_test_clk                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; AUD_BCLK                                                                                                                                                                                                                                                                         ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; AUD_DACLRCK                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[0]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[1]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[2]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[3]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[4]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[5]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[6]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[7]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[8]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[9]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[10]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[11]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_bank[0]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_bank[1]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                   ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[3]                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_cmd[3]                                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[0]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[0]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[1]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[1]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[2]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[2]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[3]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[3]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[4]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[4]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[5]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[5]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[6]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[6]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[7]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[7]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[8]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[8]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[9]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[9]                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                  ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[10]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[10]                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[11]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[11]                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[12]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[12]                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[13]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[13]                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[14]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[14]                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[15]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[15]                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                 ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_dqm[0]                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_dqm[1]                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                                                                                                                                                         ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                       ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                                                                                                                                                        ; REGOUT           ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[0]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[1]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[2]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[3]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[4]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[5]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[6]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[7]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[8]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[9]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[10]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[11]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[12]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[13]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[14]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|za_data[15]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[0]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[0]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[1]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[1]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[2]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[2]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[3]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[3]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[4]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[4]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[5]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[5]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[6]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[6]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[7]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[7]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[8]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[8]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[9]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[9]                                                                                                                                                                                                                                                                     ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[10]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[10]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[11]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[11]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[12]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[12]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[13]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[13]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[14]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[14]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[15]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[15]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[16]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[16]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_ADDR[17]                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_ADDR[17]                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_CE_N                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_CE_N                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_LB_N                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_LB_N                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_OE_N                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_OE_N                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_UB_N                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_UB_N                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|SRAM_WE_N                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_WE_N                                                                                                                                                                                                                                                                        ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[0]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[1]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[2]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[3]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[4]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[5]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[6]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[7]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[8]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[9]                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                                                                                                                                       ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[10]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[11]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[12]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[13]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[14]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|readdata[15]                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                                                                                                                                      ; COMBOUT          ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[0]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[0]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[1]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[1]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[2]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[2]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[3]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[3]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[4]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[4]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[5]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[5]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[6]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[6]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[7]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[7]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[8]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[8]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[9]                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[9]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[10]                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[10]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[11]                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[11]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[12]                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[12]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[13]                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[13]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[14]                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[14]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|writedata_reg[15]                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; SRAM_DQ[15]                                                                                                                                                                                                                                                                      ; DATAIN           ;                       ;
; top_level_fsm:fsm|RCServo:lid_servo|RCServo_pulse                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; pwm[3]                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level_fsm:fsm|async_receiver:rec1|RxD_sync_inv[0]                                                                                                                                                    ; Inverted        ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ;                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; top_level_fsm:fsm|async_receiver:rec1|RxD_sync_inv[0]                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; serial_receive                                                                                                                                                                                                                                                                   ; COMBOUT          ;                       ;
; top_level_fsm:fsm|async_receiver:rec1|RxD_sync_inv[0]~INV                                                                                                                                                ; Created         ; Register Packing ; Fast Input Register assignment         ; COMBOUT   ;                ;                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; top_level_fsm:fsm|async_transmitter:tran1|TxD                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; serial_return                                                                                                                                                                                                                                                                    ; DATAIN           ;                       ;
; top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|RCServo_pulse                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; pwm[2]                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|RCServo_pulse                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; pwm[1]                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|RCServo_pulse                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; pwm[0]                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level_fsm:fsm|led_out[0]                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; led_out[0]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; top_level_fsm:fsm|led_out[1]                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; led_out[1]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; top_level_fsm:fsm|led_out[2]                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; led_out[2]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; top_level_fsm:fsm|led_out[3]                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; led_out[3]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; top_level_fsm:fsm|led_out[4]                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; led_out[4]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; top_level_fsm:fsm|led_out[5]                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; led_out[5]                                                                                                                                                                                                                                                                       ; DATAIN           ;                       ;
; top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|RCServo_pulse                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; pwm[4]                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level_fsm:fsm|state[0]                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[0]                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; top_level_fsm:fsm|state[0]                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level_fsm:fsm|state[0]~_Duplicate_1                                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; top_level_fsm:fsm|state[1]                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[1]                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; top_level_fsm:fsm|state[1]                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level_fsm:fsm|state[1]~_Duplicate_1                                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; top_level_fsm:fsm|state[2]                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[2]                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; top_level_fsm:fsm|state[2]                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level_fsm:fsm|state[2]~_Duplicate_1                                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; top_level_fsm:fsm|state[3]                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[3]                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; top_level_fsm:fsm|state[3]                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level_fsm:fsm|state[3]~_Duplicate_1                                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; top_level_fsm:fsm|state[4]                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[4]                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; top_level_fsm:fsm|state[4]                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level_fsm:fsm|state[4]~_Duplicate_1                                                                                                                                                                                                                                          ; REGOUT           ;                       ;
; top_level_fsm:fsm|state[5]                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; LEDG[5]                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; top_level_fsm:fsm|state[5]                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level_fsm:fsm|state[5]~_Duplicate_1                                                                                                                                                                                                                                          ; REGOUT           ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                       ;
+-----------------------------+----------------+--------------+----------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+----------------+---------------+----------------------------+
; Fast Output Enable Register ; sdram_0        ;              ; m_data[0]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[10]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[11]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[12]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[13]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[14]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[15]     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[1]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[2]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[3]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[4]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[5]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[6]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[7]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[8]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[9]      ; ON            ; Compiler or HDL Assignment ;
; Current Strength            ; wrapper        ;              ; serial_receive ; 12MA          ; QSF Assignment             ;
+-----------------------------+----------------+--------------+----------------+---------------+----------------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 8259 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 8259 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                 ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Partition Name   ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents         ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Top              ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                  ;
; sld_hub:auto_hub ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                               ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name   ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Top              ; 8063    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub ; 196     ; 0                 ; N/A                     ; Post-Synthesis    ;
+------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Docs/documents/docs/GitHub/systems-project-verilog/top_level_fsm.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                           ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Total logic elements                        ; 5,474 / 18,752 ( 29 % )                                                                   ;
;     -- Combinational with no register       ; 2475                                                                                      ;
;     -- Register only                        ; 561                                                                                       ;
;     -- Combinational with a register        ; 2438                                                                                      ;
;                                             ;                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                           ;
;     -- 4 input functions                    ; 2737                                                                                      ;
;     -- 3 input functions                    ; 1262                                                                                      ;
;     -- <=2 input functions                  ; 914                                                                                       ;
;     -- Register only                        ; 561                                                                                       ;
;                                             ;                                                                                           ;
; Logic elements by mode                      ;                                                                                           ;
;     -- normal mode                          ; 4310                                                                                      ;
;     -- arithmetic mode                      ; 603                                                                                       ;
;                                             ;                                                                                           ;
; Total registers*                            ; 3,148 / 19,649 ( 16 % )                                                                   ;
;     -- Dedicated logic registers            ; 2,999 / 18,752 ( 16 % )                                                                   ;
;     -- I/O registers                        ; 149 / 897 ( 17 % )                                                                        ;
;                                             ;                                                                                           ;
; Total LABs:  partially or completely used   ; 408 / 1,172 ( 35 % )                                                                      ;
; User inserted logic elements                ; 0                                                                                         ;
; Virtual pins                                ; 0                                                                                         ;
; I/O pins                                    ; 152 / 315 ( 48 % )                                                                        ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                            ;
; Global signals                              ; 16                                                                                        ;
; M4Ks                                        ; 11 / 52 ( 21 % )                                                                          ;
; Total block memory bits                     ; 30,720 / 239,616 ( 13 % )                                                                 ;
; Total block memory implementation bits      ; 50,688 / 239,616 ( 21 % )                                                                 ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )                                                                            ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                            ;
; Global clocks                               ; 16 / 16 ( 100 % )                                                                         ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                             ;
; Average interconnect usage (total/H/V)      ; 8% / 9% / 8%                                                                              ;
; Peak interconnect usage (total/H/V)         ; 26% / 26% / 25%                                                                           ;
; Maximum fan-out node                        ; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk0~clkctrl ;
; Maximum fan-out                             ; 2400                                                                                      ;
; Highest non-global fan-out signal           ; reset                                                                                     ;
; Highest non-global fan-out                  ; 246                                                                                       ;
; Total fan-out                               ; 27827                                                                                     ;
; Average fan-out                             ; 3.29                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                 ;
+---------------------------------------------+-----------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ;
+---------------------------------------------+-----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ;
;                                             ;                       ;                       ;
; Total logic elements                        ; 5344 / 18752 ( 28 % ) ; 130 / 18752 ( < 1 % ) ;
;     -- Combinational with no register       ; 2421                  ; 54                    ;
;     -- Register only                        ; 549                   ; 12                    ;
;     -- Combinational with a register        ; 2374                  ; 64                    ;
;                                             ;                       ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                       ;
;     -- 4 input functions                    ; 2674                  ; 63                    ;
;     -- 3 input functions                    ; 1230                  ; 32                    ;
;     -- <=2 input functions                  ; 891                   ; 23                    ;
;     -- Register only                        ; 549                   ; 12                    ;
;                                             ;                       ;                       ;
; Logic elements by mode                      ;                       ;                       ;
;     -- normal mode                          ; 4196                  ; 114                   ;
;     -- arithmetic mode                      ; 599                   ; 4                     ;
;                                             ;                       ;                       ;
; Total registers                             ; 3072                  ; 76                    ;
;     -- Dedicated logic registers            ; 2923 / 18752 ( 15 % ) ; 76 / 18752 ( < 1 % )  ;
;     -- I/O registers                        ; 149                   ; 0                     ;
;                                             ;                       ;                       ;
; Total LABs:  partially or completely used   ; 400 / 1172 ( 34 % )   ; 11 / 1172 ( < 1 % )   ;
;                                             ;                       ;                       ;
; Virtual pins                                ; 0                     ; 0                     ;
; I/O pins                                    ; 152                   ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )        ;
; Total memory bits                           ; 30720                 ; 0                     ;
; Total RAM block bits                        ; 50688                 ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 2 / 4 ( 50 % )        ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 11 / 52 ( 21 % )      ; 0 / 52 ( 0 % )        ;
; Clock control block                         ; 15 / 20 ( 75 % )      ; 2 / 20 ( 10 % )       ;
;                                             ;                       ;                       ;
; Connections                                 ;                       ;                       ;
;     -- Input Connections                    ; 288                   ; 121                   ;
;     -- Registered Input Connections         ; 125                   ; 83                    ;
;     -- Output Connections                   ; 213                   ; 196                   ;
;     -- Registered Output Connections        ; 4                     ; 159                   ;
;                                             ;                       ;                       ;
; Internal Connections                        ;                       ;                       ;
;     -- Total Connections                    ; 27330                 ; 861                   ;
;     -- Registered Connections               ; 10483                 ; 551                   ;
;                                             ;                       ;                       ;
; External Connections                        ;                       ;                       ;
;     -- Top                                  ; 186                   ; 315                   ;
;     -- sld_hub:auto_hub                     ; 315                   ; 2                     ;
;                                             ;                       ;                       ;
; Partition Interface                         ;                       ;                       ;
;     -- Input Ports                          ; 50                    ; 22                    ;
;     -- Output Ports                         ; 110                   ; 39                    ;
;     -- Bidir Ports                          ; 39                    ; 0                     ;
;                                             ;                       ;                       ;
; Registered Ports                            ;                       ;                       ;
;     -- Registered Input Ports               ; 0                     ; 2                     ;
;     -- Registered Output Ports              ; 0                     ; 29                    ;
;                                             ;                       ;                       ;
; Port Connectivity                           ;                       ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ;
+---------------------------------------------+-----------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT     ; B6    ; 3        ; 3            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0]    ; D12   ; 3        ; 24           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1]    ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50       ; L1    ; 2        ; 0            ; 13           ; 0           ; 9                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]         ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]         ; R21   ; 6        ; 50           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]         ; T22   ; 6        ; 50           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]         ; T21   ; 6        ; 50           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset          ; B14   ; 4        ; 29           ; 27           ; 0           ; 246                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; serial_receive ; B13   ; 4        ; 26           ; 27           ; 0           ; 0                     ; 1                  ; no     ; yes            ; yes           ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; C22   ; 5        ; 50           ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; V20   ; 6        ; 50           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[0]    ; A15   ; 4        ; 33           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[1]    ; R19   ; 6        ; 50           ; 8            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[2]    ; U19   ; 6        ; 50           ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[3]    ; Y19   ; 6        ; 50           ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[4]    ; T18   ; 6        ; 50           ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_out[5]    ; V19   ; 6        ; 50           ; 2            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; mtne_flags[0] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; mtne_flags[1] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; mtne_flags[2] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; mtne_flags[3] ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; mtne_flags[4] ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; mtne_flags[5] ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pwm[0]        ; L18   ; 5        ; 50           ; 15           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pwm[1]        ; L19   ; 5        ; 50           ; 15           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pwm[2]        ; K20   ; 5        ; 50           ; 17           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pwm[3]        ; J18   ; 5        ; 50           ; 17           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pwm[4]        ; J20   ; 5        ; 50           ; 16           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; serial_return ; A14   ; 4        ; 29           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                 ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK ; A6    ; 3        ; 3            ; 27           ; 1           ; 0                     ; 5                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                                    ; -                   ;
; AUD_BCLK    ; A4    ; 3        ; 1            ; 27           ; 1           ; 0                     ; 3                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                                    ; -                   ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; 0                     ; 5                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                                    ; -                   ;
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                   ; -                   ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2                             ; -                   ;
; SD_CMD      ; Y20   ; 6        ; 50           ; 3            ; 2           ; 4                     ; 2                  ; no     ; yes            ; yes             ; no                     ; yes           ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line ; -                   ;
; SD_DAT3     ; U20   ; 6        ; 50           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                                                                                    ; -                   ;
; SD_DATA     ; W20   ; 6        ; 50           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; yes           ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0       ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                      ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 41 ( 93 % ) ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 10 / 43 ( 23 % ) ; 3.3V          ; --           ;
; 4        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 6 / 39 ( 15 % )  ; 3.3V          ; --           ;
; 6        ; 26 / 36 ( 72 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 39 / 43 ( 91 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; serial_return                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; led_out[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; serial_receive                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; pwm[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; pwm[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; pwm[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; pwm[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 207        ; 5        ; pwm[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; mtne_flags[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; mtne_flags[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; led_out[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; mtne_flags[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; led_out[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; mtne_flags[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; led_out[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; led_out[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; SD_DATA                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; mtne_flags[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; led_out[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; mtne_flags[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                         ;
+----------------------------------+---------------------------------------------------------------------------------+--------------------------------------------------------------------------------+
; Name                             ; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|pll ; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|pll ;
+----------------------------------+---------------------------------------------------------------------------------+--------------------------------------------------------------------------------+
; SDC pin name                     ; sopc_inst|the_clocks_0|DE_Clock_Generator_System|pll                            ; sopc_inst|the_clocks_0|DE_Clock_Generator_Audio|pll                            ;
; PLL mode                         ; Normal                                                                          ; Normal                                                                         ;
; Compensate clock                 ; clock0                                                                          ; clock1                                                                         ;
; Compensated input/output pins    ; --                                                                              ; --                                                                             ;
; Self reset on gated loss of lock ; Off                                                                             ; Off                                                                            ;
; Gate lock counter                ; --                                                                              ; --                                                                             ;
; Input frequency 0                ; 50.0 MHz                                                                        ; 27.0 MHz                                                                       ;
; Input frequency 1                ; --                                                                              ; --                                                                             ;
; Nominal PFD frequency            ; 50.0 MHz                                                                        ; 27.0 MHz                                                                       ;
; Nominal VCO frequency            ; 750.2 MHz                                                                       ; 377.9 MHz                                                                      ;
; VCO post scale                   ; --                                                                              ; 2                                                                              ;
; VCO multiply                     ; --                                                                              ; --                                                                             ;
; VCO divide                       ; --                                                                              ; --                                                                             ;
; Freq min lock                    ; 33.33 MHz                                                                       ; 21.43 MHz                                                                      ;
; Freq max lock                    ; 66.67 MHz                                                                       ; 35.71 MHz                                                                      ;
; M VCO Tap                        ; 2                                                                               ; 0                                                                              ;
; M Initial                        ; 3                                                                               ; 1                                                                              ;
; M value                          ; 15                                                                              ; 14                                                                             ;
; N value                          ; 1                                                                               ; 1                                                                              ;
; Preserve PLL counter order       ; Off                                                                             ; Off                                                                            ;
; PLL location                     ; PLL_1                                                                           ; PLL_3                                                                          ;
; Inclk0 signal                    ; CLOCK_50                                                                        ; CLOCK_27[0]                                                                    ;
; Inclk1 signal                    ; --                                                                              ; --                                                                             ;
; Inclk0 signal type               ; Dedicated Pin                                                                   ; Dedicated Pin                                                                  ;
; Inclk1 signal type               ; --                                                                              ; --                                                                             ;
+----------------------------------+---------------------------------------------------------------------------------+--------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------------------------+
; Name                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                                ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------------------------+
; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 15            ; 8/7 Odd    ; 3       ; 2       ; sopc_inst|the_clocks_0|DE_Clock_Generator_System|pll|clk[0] ;
; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; 1       ; 0       ; sopc_inst|the_clocks_0|DE_Clock_Generator_System|pll|clk[1] ;
; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|_clk1  ; clock1       ; 14   ; 31  ; 12.19 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 31            ; 16/15 Odd  ; 1       ; 0       ; sopc_inst|the_clocks_0|DE_Clock_Generator_Audio|pll|clk[1]  ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                               ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |wrapper                                                                                                                                              ; 5474 (2)    ; 2999 (0)                  ; 149 (149)     ; 30720       ; 11   ; 0            ; 0       ; 0         ; 152  ; 0            ; 2475 (2)     ; 561 (0)           ; 2438 (0)         ; |wrapper                                                                                                                                                                                                                                                                          ; work         ;
;    |AUDIO_SOPC:sopc_inst|                                                                                                                             ; 4378 (1)    ; 2371 (0)                  ; 0 (0)         ; 30720       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2007 (1)     ; 457 (0)           ; 1914 (0)         ; |wrapper|AUDIO_SOPC:sopc_inst                                                                                                                                                                                                                                                     ;              ;
;       |AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|                                                                                                     ; 40 (7)      ; 29 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 16 (6)            ; 14 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0                                                                                                                                                                                                           ;              ;
;          |AUDIO_SOPC_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                  ;              ;
;          |AUDIO_SOPC_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                               ;              ;
;          |AUDIO_SOPC_clock_0_edge_to_pulse:write_done_edge_to_pulse|                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                 ;              ;
;          |AUDIO_SOPC_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                              ;              ;
;          |AUDIO_SOPC_clock_0_master_FSM:master_FSM|                                                                                                   ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_master_FSM:master_FSM                                                                                                                                                                  ;              ;
;          |AUDIO_SOPC_clock_0_slave_FSM:slave_FSM|                                                                                                     ; 12 (12)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_slave_FSM:slave_FSM                                                                                                                                                                    ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                      ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                      ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                      ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                       ;              ;
;       |AUDIO_SOPC_clock_0_in_arbitrator:the_AUDIO_SOPC_clock_0_in|                                                                                    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0_in_arbitrator:the_AUDIO_SOPC_clock_0_in                                                                                                                                                                                          ;              ;
;       |AUDIO_SOPC_reset_clk_50_domain_synch_module:AUDIO_SOPC_reset_clk_50_domain_synch|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clk_50_domain_synch_module:AUDIO_SOPC_reset_clk_50_domain_synch                                                                                                                                                                    ;              ;
;       |AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch_module:AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch_module:AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch                                                                                                                                        ;              ;
;       |SDCARD:the_SDCARD|                                                                                                                             ; 1428 (0)    ; 878 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 550 (0)      ; 250 (0)           ; 628 (0)          ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD                                                                                                                                                                                                                                   ;              ;
;          |Altera_UP_SD_Card_Avalon_Interface:sdcard|                                                                                                  ; 1428 (291)  ; 878 (138)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 550 (152)    ; 250 (26)          ; 628 (268)        ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard                                                                                                                                                                                         ;              ;
;             |Altera_UP_SD_Card_Interface:SD_Card_Port|                                                                                                ; 1142 (392)  ; 740 (369)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (25)     ; 224 (98)          ; 520 (226)        ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port                                                                                                                                                ;              ;
;                |Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|                                                                         ; 242 (235)   ; 72 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (167)    ; 5 (0)             ; 70 (68)          ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator                                                                                   ;              ;
;                   |Altera_UP_SD_CRC7_Generator:CRC7_Gen|                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|Altera_UP_SD_CRC7_Generator:CRC7_Gen                                              ;              ;
;                |Altera_UP_SD_Card_Buffer:data_line|                                                                                                   ; 129 (109)   ; 80 (64)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (45)      ; 0 (0)             ; 80 (64)          ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line                                                                                                             ;              ;
;                   |Altera_UP_SD_CRC16_Generator:crc16_checker|                                                                                        ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker                                                                  ;              ;
;                   |Altera_UP_SD_Card_Memory_Block:packet_memory|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory                                                                ;              ;
;                      |altsyncram:altsyncram_component|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component                                ;              ;
;                         |altsyncram_7n92:auto_generated|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated ;              ;
;                |Altera_UP_SD_Card_Clock:clock_generator|                                                                                              ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator                                                                                                        ;              ;
;                |Altera_UP_SD_Card_Control_FSM:control_FSM|                                                                                            ; 85 (85)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 52 (52)          ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM                                                                                                      ;              ;
;                |Altera_UP_SD_Card_Response_Receiver:response_receiver|                                                                                ; 321 (314)   ; 158 (151)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 120 (115)         ; 85 (83)          ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver                                                                                          ;              ;
;                   |Altera_UP_SD_CRC7_Generator:crc_checker|                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Altera_UP_SD_CRC7_Generator:crc_checker                                                  ;              ;
;                |Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger|                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Signal_Trigger:SD_clock_pulse_trigger                                                                                             ;              ;
;       |SDCARD_avalon_sdcard_slave_arbitrator:the_SDCARD_avalon_sdcard_slave|                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |wrapper|AUDIO_SOPC:sopc_inst|SDCARD_avalon_sdcard_slave_arbitrator:the_SDCARD_avalon_sdcard_slave                                                                                                                                                                                ;              ;
;       |audio:the_audio|                                                                                                                               ; 453 (80)    ; 279 (41)                  ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (39)     ; 3 (0)             ; 276 (41)         ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio                                                                                                                                                                                                                                     ;              ;
;          |altera_up_audio_in_deserializer:Audio_In_Deserializer|                                                                                      ; 172 (54)    ; 120 (48)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (6)       ; 0 (0)             ; 120 (48)         ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer                                                                                                                                                                               ;              ;
;             |altera_up_audio_bit_counter:Audio_Out_Bit_Counter|                                                                                       ; 14 (14)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter                                                                                                                             ;              ;
;             |altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|                                                                                          ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO                                                                                                                                ;              ;
;                |scfifo:Sync_FIFO|                                                                                                                     ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                               ;              ;
;                   |scfifo_5041:auto_generated|                                                                                                        ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated                                                                                    ;              ;
;                      |a_dpfifo_on31:dpfifo|                                                                                                           ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo                                                               ;              ;
;                         |altsyncram_rc81:FIFOram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram                                       ;              ;
;                         |cntr_d5b:rd_ptr_msb|                                                                                                         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb                                           ;              ;
;                         |cntr_e5b:wr_ptr|                                                                                                             ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr                                               ;              ;
;                         |cntr_q57:usedw_counter|                                                                                                      ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter                                        ;              ;
;             |altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|                                                                                         ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO                                                                                                                               ;              ;
;                |scfifo:Sync_FIFO|                                                                                                                     ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                              ;              ;
;                   |scfifo_5041:auto_generated|                                                                                                        ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated                                                                                   ;              ;
;                      |a_dpfifo_on31:dpfifo|                                                                                                           ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo                                                              ;              ;
;                         |altsyncram_rc81:FIFOram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram                                      ;              ;
;                         |cntr_d5b:rd_ptr_msb|                                                                                                         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb                                          ;              ;
;                         |cntr_e5b:wr_ptr|                                                                                                             ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr                                              ;              ;
;                         |cntr_q57:usedw_counter|                                                                                                      ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter                                       ;              ;
;          |altera_up_audio_out_serializer:Audio_Out_Serializer|                                                                                        ; 196 (92)    ; 115 (49)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (43)      ; 0 (0)             ; 115 (49)         ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer                                                                                                                                                                                 ;              ;
;             |altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|                                                                                         ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO                                                                                                                                 ;              ;
;                |scfifo:Sync_FIFO|                                                                                                                     ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                                ;              ;
;                   |scfifo_5041:auto_generated|                                                                                                        ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated                                                                                     ;              ;
;                      |a_dpfifo_on31:dpfifo|                                                                                                           ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo                                                                ;              ;
;                         |altsyncram_rc81:FIFOram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram                                        ;              ;
;                         |cntr_d5b:rd_ptr_msb|                                                                                                         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb                                            ;              ;
;                         |cntr_e5b:wr_ptr|                                                                                                             ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr                                                ;              ;
;                         |cntr_q57:usedw_counter|                                                                                                      ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter                                         ;              ;
;             |altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|                                                                                        ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO                                                                                                                                ;              ;
;                |scfifo:Sync_FIFO|                                                                                                                     ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                               ;              ;
;                   |scfifo_5041:auto_generated|                                                                                                        ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated                                                                                    ;              ;
;                      |a_dpfifo_on31:dpfifo|                                                                                                           ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo                                                               ;              ;
;                         |altsyncram_rc81:FIFOram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram                                       ;              ;
;                         |cntr_d5b:rd_ptr_msb|                                                                                                         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb                                           ;              ;
;                         |cntr_e5b:wr_ptr|                                                                                                             ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr                                               ;              ;
;                         |cntr_q57:usedw_counter|                                                                                                      ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter                                        ;              ;
;          |altera_up_clock_edge:ADC_Left_Right_Clock_Edges|                                                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_clock_edge:ADC_Left_Right_Clock_Edges                                                                                                                                                                                     ;              ;
;          |altera_up_clock_edge:Bit_Clock_Edges|                                                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_clock_edge:Bit_Clock_Edges                                                                                                                                                                                                ;              ;
;          |altera_up_clock_edge:DAC_Left_Right_Clock_Edges|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_clock_edge:DAC_Left_Right_Clock_Edges                                                                                                                                                                                     ;              ;
;       |audio_and_video_config_0:the_audio_and_video_config_0|                                                                                         ; 258 (87)    ; 156 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (36)     ; 15 (5)            ; 141 (38)         ; |wrapper|AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0                                                                                                                                                                                               ;              ;
;          |altera_up_av_config_auto_init:AV_Config_Auto_Init|                                                                                          ; 28 (28)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 21 (21)          ; |wrapper|AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init                                                                                                                                             ;              ;
;          |altera_up_av_config_auto_init_ob_audio:Auto_Init_OB_Devices_ROM|                                                                            ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_auto_init_ob_audio:Auto_Init_OB_Devices_ROM                                                                                                                               ;              ;
;          |altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|                                                                            ; 144 (126)   ; 81 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (48)      ; 7 (6)             ; 85 (72)          ; |wrapper|AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller                                                                                                                               ;              ;
;             |altera_up_slow_clock_generator:Serial_Config_Clock_Generator|                                                                            ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |wrapper|AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator                                                                  ;              ;
;       |audio_and_video_config_0_avalon_av_config_slave_arbitrator:the_audio_and_video_config_0_avalon_av_config_slave|                                ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio_and_video_config_0_avalon_av_config_slave_arbitrator:the_audio_and_video_config_0_avalon_av_config_slave                                                                                                                                      ;              ;
;       |audio_avalon_audio_slave_arbitrator:the_audio_avalon_audio_slave|                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|audio_avalon_audio_slave_arbitrator:the_audio_avalon_audio_slave                                                                                                                                                                                    ;              ;
;       |clocks_0:the_clocks_0|                                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |wrapper|AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0                                                                                                                                                                                                                               ;              ;
;          |altpll:DE_Clock_Generator_Audio|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio                                                                                                                                                                                               ;              ;
;          |altpll:DE_Clock_Generator_System|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System                                                                                                                                                                                              ;              ;
;       |clocks_0_avalon_clocks_slave_arbitrator:the_clocks_0_avalon_clocks_slave|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|clocks_0_avalon_clocks_slave_arbitrator:the_clocks_0_avalon_clocks_slave                                                                                                                                                                            ;              ;
;       |cpu_0:the_cpu_0|                                                                                                                               ; 1173 (841)  ; 527 (314)                 ; 0 (0)         ; 9216        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 646 (527)    ; 67 (17)           ; 460 (298)        ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0                                                                                                                                                                                                                                     ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                                                        ; 331 (36)    ; 212 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (36)     ; 50 (0)            ; 162 (1)          ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                                 ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                                                     ; 148 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 49 (0)            ; 47 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                             ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                                                                    ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 43 (40)           ; 6 (5)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3      ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                                                                          ; 93 (89)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 6 (2)             ; 41 (41)          ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                                 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer             ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                          ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                                                       ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                               ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                                 ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                                 ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                                               ; 65 (65)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 45 (45)          ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                       ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                        ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                              ;              ;
;                      |altsyncram_c572:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated               ;              ;
;          |cpu_0_rf_module:cpu_0_rf|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_rf_module:cpu_0_rf                                                                                                                                                                                                            ;              ;
;             |altsyncram:the_altsyncram|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_rf_module:cpu_0_rf|altsyncram:the_altsyncram                                                                                                                                                                                  ;              ;
;                |altsyncram_1l22:auto_generated|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_rf_module:cpu_0_rf|altsyncram:the_altsyncram|altsyncram_1l22:auto_generated                                                                                                                                                   ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                               ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                                            ; 178 (178)   ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 72 (72)          ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                                  ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                                              ; 37 (37)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 18 (18)          ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                                    ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                                                ; 56 (56)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 1 (1)             ; 12 (12)          ; |wrapper|AUDIO_SOPC:sopc_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                      ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                                                   ; 172 (46)    ; 108 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (33)      ; 29 (8)            ; 79 (5)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                         ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                                            ; 75 (75)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 21 (21)           ; 34 (34)          ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                         ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                           ;              ;
;             |scfifo:rfifo|                                                                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                              ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                   ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                              ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                        ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                      ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                 ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                        ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                              ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                           ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                               ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                           ;              ;
;             |scfifo:wfifo|                                                                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                              ;              ;
;                |scfifo_1n21:auto_generated|                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                   ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                              ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                        ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                      ;              ;
;                         |cntr_rj7:count_usedw|                                                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                 ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                        ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                                                ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                              ;              ;
;                      |dpram_5h21:FIFOram|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                           ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                               ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                          ;              ;
;       |sdram_0:the_sdram_0|                                                                                                                           ; 333 (230)   ; 213 (127)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (103)    ; 63 (16)           ; 150 (111)        ; |wrapper|AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0                                                                                                                                                                                                                                 ;              ;
;          |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|                                                                                  ; 103 (103)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 47 (47)           ; 39 (39)          ; |wrapper|AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                                       ;              ;
;       |sdram_0_s1_arbitrator:the_sdram_0_s1|                                                                                                          ; 131 (62)    ; 50 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (46)      ; 5 (2)             ; 49 (14)          ; |wrapper|AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1                                                                                                                                                                                                                ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|                                           ; 35 (35)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 18 (18)          ; |wrapper|AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1                                                                                                               ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|                             ; 35 (35)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 18 (18)          ; |wrapper|AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1                                                                                                 ;              ;
;       |sounds_ids:the_sounds_ids|                                                                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |wrapper|AUDIO_SOPC:sopc_inst|sounds_ids:the_sounds_ids                                                                                                                                                                                                                           ;              ;
;       |sounds_ids_s1_arbitrator:the_sounds_ids_s1|                                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|sounds_ids_s1_arbitrator:the_sounds_ids_s1                                                                                                                                                                                                          ;              ;
;       |sram_0:the_sram_0|                                                                                                                             ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 2 (2)            ; |wrapper|AUDIO_SOPC:sopc_inst|sram_0:the_sram_0                                                                                                                                                                                                                                   ;              ;
;       |sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|                                                                              ; 87 (60)     ; 27 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (48)      ; 5 (4)             ; 23 (8)           ; |wrapper|AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave                                                                                                                                                                                    ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|               ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 7 (7)            ; |wrapper|AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave                                                       ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave| ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |wrapper|AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave                                         ;              ;
;       |start_sound:the_start_sound|                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|AUDIO_SOPC:sopc_inst|start_sound:the_start_sound                                                                                                                                                                                                                         ;              ;
;       |start_sound_s1_arbitrator:the_start_sound_s1|                                                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|start_sound_s1_arbitrator:the_start_sound_s1                                                                                                                                                                                                        ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                                        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |wrapper|AUDIO_SOPC:sopc_inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                              ;              ;
;    |sld_hub:auto_hub|                                                                                                                                 ; 130 (89)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (41)      ; 12 (10)           ; 64 (39)          ; |wrapper|sld_hub:auto_hub                                                                                                                                                                                                                                                         ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                       ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |wrapper|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                 ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                     ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 17 (17)          ; |wrapper|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                               ;              ;
;    |top_level_fsm:fsm|                                                                                                                                ; 964 (311)   ; 552 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 412 (207)    ; 92 (36)           ; 460 (62)         ; |wrapper|top_level_fsm:fsm                                                                                                                                                                                                                                                        ;              ;
;       |RCServo:lid_servo|                                                                                                                             ; 44 (44)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 8 (8)             ; 29 (29)          ; |wrapper|top_level_fsm:fsm|RCServo:lid_servo                                                                                                                                                                                                                                      ; work         ;
;       |async_receiver:rec1|                                                                                                                           ; 45 (45)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 7 (7)             ; 28 (28)          ; |wrapper|top_level_fsm:fsm|async_receiver:rec1                                                                                                                                                                                                                                    ;              ;
;       |async_transmitter:tran1|                                                                                                                       ; 38 (38)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 4 (4)             ; 25 (25)          ; |wrapper|top_level_fsm:fsm|async_transmitter:tran1                                                                                                                                                                                                                                ;              ;
;       |disp_x_token:blue_tokens|                                                                                                                      ; 97 (49)     ; 70 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (16)      ; 8 (7)             ; 62 (34)          ; |wrapper|top_level_fsm:fsm|disp_x_token:blue_tokens                                                                                                                                                                                                                               ; work         ;
;          |RCServo:rc1|                                                                                                                                ; 48 (48)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 36 (36)          ; |wrapper|top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1                                                                                                                                                                                                                   ; work         ;
;       |disp_x_token:green_tokens|                                                                                                                     ; 96 (49)     ; 70 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (16)      ; 8 (8)             ; 62 (33)          ; |wrapper|top_level_fsm:fsm|disp_x_token:green_tokens                                                                                                                                                                                                                              ; work         ;
;          |RCServo:rc1|                                                                                                                                ; 47 (47)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 37 (37)          ; |wrapper|top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1                                                                                                                                                                                                                  ; work         ;
;       |disp_x_token:red_tokens|                                                                                                                       ; 95 (48)     ; 70 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 9 (9)             ; 61 (32)          ; |wrapper|top_level_fsm:fsm|disp_x_token:red_tokens                                                                                                                                                                                                                                ; work         ;
;          |RCServo:rc1|                                                                                                                                ; 47 (47)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 37 (37)          ; |wrapper|top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1                                                                                                                                                                                                                    ; work         ;
;       |hexdisplay:h1|                                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |wrapper|top_level_fsm:fsm|hexdisplay:h1                                                                                                                                                                                                                                          ; work         ;
;       |hexdisplay:h2|                                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |wrapper|top_level_fsm:fsm|hexdisplay:h2                                                                                                                                                                                                                                          ; work         ;
;       |hexdisplay:h3|                                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |wrapper|top_level_fsm:fsm|hexdisplay:h3                                                                                                                                                                                                                                          ; work         ;
;       |hexdisplay:h4|                                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |wrapper|top_level_fsm:fsm|hexdisplay:h4                                                                                                                                                                                                                                          ; work         ;
;       |led_control:led|                                                                                                                               ; 77 (17)     ; 38 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (7)       ; 1 (0)             ; 43 (10)          ; |wrapper|top_level_fsm:fsm|led_control:led                                                                                                                                                                                                                                        ;              ;
;          |clk_div:c5hz|                                                                                                                               ; 60 (60)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 33 (33)          ; |wrapper|top_level_fsm:fsm|led_control:led|clk_div:c5hz                                                                                                                                                                                                                           ; work         ;
;       |motor_control:motor1|                                                                                                                          ; 139 (34)    ; 99 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (6)       ; 11 (7)            ; 88 (21)          ; |wrapper|top_level_fsm:fsm|motor_control:motor1                                                                                                                                                                                                                                   ; work         ;
;          |RCServo:servo_m|                                                                                                                            ; 44 (44)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 33 (33)          ; |wrapper|top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m                                                                                                                                                                                                                   ; work         ;
;          |clk_div:s|                                                                                                                                  ; 61 (61)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 34 (34)          ; |wrapper|top_level_fsm:fsm|motor_control:motor1|clk_div:s                                                                                                                                                                                                                         ; work         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+------------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ;
+----------------+----------+---------------+---------------+-----------------------+------------+
; DRAM_DQ[0]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[1]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[2]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[3]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[4]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[5]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[6]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[7]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[8]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[9]     ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[10]    ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[11]    ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[12]    ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[13]    ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[14]    ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; DRAM_DQ[15]    ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; SRAM_DQ[0]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[1]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[2]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[3]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[4]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[5]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[6]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[7]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[8]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[9]     ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[10]    ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[11]    ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[12]    ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[13]    ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[14]    ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SRAM_DQ[15]    ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; (0) 95 ps  ;
; SD_CMD         ; Bidir    ; --            ; (0) 325 ps    ; (6) 4029 ps           ; (0) 101 ps ;
; SD_DATA        ; Bidir    ; (0) 325 ps    ; (4) 3116 ps   ; --                    ; (0) 101 ps ;
; SD_DAT3        ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --         ;
; AUD_BCLK       ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; --         ;
; AUD_ADCLRCK    ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; --         ;
; AUD_DACLRCK    ; Bidir    ; --            ; (0) 312 ps    ; (6) 4096 ps           ; --         ;
; I2C_SDAT       ; Bidir    ; (0) 312 ps    ; (2) 1805 ps   ; --                    ; --         ;
; DRAM_ADDR[0]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[1]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[2]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[3]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[4]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[5]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[6]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[7]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[8]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[9]   ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[10]  ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_ADDR[11]  ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_LDQM      ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_UDQM      ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_WE_N      ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_CAS_N     ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_RAS_N     ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_CS_N      ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_BA_0      ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_BA_1      ; Output   ; --            ; --            ; --                    ; (1) 727 ps ;
; DRAM_CLK       ; Output   ; --            ; --            ; --                    ; --         ;
; DRAM_CKE       ; Output   ; --            ; --            ; --                    ; --         ;
; KEY[1]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --         ;
; KEY[2]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --         ;
; KEY[3]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --         ;
; LEDG[0]        ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[1]        ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[2]        ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[3]        ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[4]        ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[5]        ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; LEDG[6]        ; Output   ; --            ; --            ; --                    ; --         ;
; LEDG[7]        ; Output   ; --            ; --            ; --                    ; --         ;
; CLOCK_27[1]    ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --         ;
; SRAM_ADDR[0]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[1]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[2]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[3]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[4]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[5]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[6]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[7]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[8]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[9]   ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[10]  ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[11]  ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[12]  ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[13]  ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[14]  ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[15]  ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[16]  ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_ADDR[17]  ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_CE_N      ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_WE_N      ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_OE_N      ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_UB_N      ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SRAM_LB_N      ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; AUD_XCK        ; Output   ; --            ; --            ; --                    ; --         ;
; AUD_DACDAT     ; Output   ; --            ; --            ; --                    ; (1) 712 ps ;
; SD_CLK         ; Output   ; --            ; --            ; --                    ; --         ;
; I2C_SCLK       ; Output   ; --            ; --            ; --                    ; --         ;
; serial_return  ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; HEX0[0]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[1]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[2]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[3]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[4]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[5]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX0[6]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[0]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[1]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[2]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[3]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[4]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[5]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX1[6]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[0]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[1]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[2]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[3]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[4]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[5]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX2[6]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[0]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[1]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[2]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[3]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[4]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[5]        ; Output   ; --            ; --            ; --                    ; --         ;
; HEX3[6]        ; Output   ; --            ; --            ; --                    ; --         ;
; pwm[0]         ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; pwm[1]         ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; pwm[2]         ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; pwm[3]         ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; pwm[4]         ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; led_out[0]     ; Output   ; --            ; --            ; --                    ; (0) 95 ps  ;
; led_out[1]     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; led_out[2]     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; led_out[3]     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; led_out[4]     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; led_out[5]     ; Output   ; --            ; --            ; --                    ; (0) 101 ps ;
; mtne_flags[0]  ; Output   ; --            ; --            ; --                    ; --         ;
; mtne_flags[1]  ; Output   ; --            ; --            ; --                    ; --         ;
; mtne_flags[2]  ; Output   ; --            ; --            ; --                    ; --         ;
; mtne_flags[3]  ; Output   ; --            ; --            ; --                    ; --         ;
; mtne_flags[4]  ; Output   ; --            ; --            ; --                    ; --         ;
; mtne_flags[5]  ; Output   ; --            ; --            ; --                    ; --         ;
; CLOCK_50       ; Input    ; --            ; --            ; --                    ; --         ;
; reset          ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --         ;
; CLOCK_27[0]    ; Input    ; --            ; --            ; --                    ; --         ;
; KEY[0]         ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --         ;
; serial_receive ; Input    ; --            ; (0) 312 ps    ; (7) 4748 ps           ; --         ;
; AUD_ADCDAT     ; Input    ; (0) 312 ps    ; (3) 2446 ps   ; --                    ; --         ;
+----------------+----------+---------------+---------------+-----------------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                  ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                                                 ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                                                 ;                   ;         ;
; SD_CMD                                                                                                                                                                                                      ;                   ;         ;
;      - AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|start_reading_bits~2 ; 1                 ; 0       ;
;      - AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector5~0          ; 1                 ; 0       ;
;      - AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector3~2          ; 1                 ; 0       ;
;      - AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Selector4~0          ; 1                 ; 0       ;
; SD_DATA                                                                                                                                                                                                     ;                   ;         ;
;      - AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|data_in_reg~0                           ; 1                 ; 4       ;
; SD_DAT3                                                                                                                                                                                                     ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                    ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                                                                                 ;                   ;         ;
; AUD_DACLRCK                                                                                                                                                                                                 ;                   ;         ;
; I2C_SDAT                                                                                                                                                                                                    ;                   ;         ;
;      - AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|new_data~0                                                ; 1                 ; 2       ;
; KEY[1]                                                                                                                                                                                                      ;                   ;         ;
; KEY[2]                                                                                                                                                                                                      ;                   ;         ;
; KEY[3]                                                                                                                                                                                                      ;                   ;         ;
; CLOCK_27[1]                                                                                                                                                                                                 ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                    ;                   ;         ;
; reset                                                                                                                                                                                                       ;                   ;         ;
;      - top_level_fsm:fsm|mtne_motor_clk                                                                                                                                                                     ; 0                 ; 6       ;
;      - top_level_fsm:fsm|mtne_servo_lid_clk                                                                                                                                                                 ; 0                 ; 6       ;
;      - top_level_fsm:fsm|mtne_servo3_clk                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_level_fsm:fsm|mtne_servo2_clk                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_level_fsm:fsm|mtne_servo1_clk                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_level_fsm:fsm|mled_clk                                                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|tran_trig_clk                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg3_clk[0]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg3_clk[1]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg3_clk[2]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg3_clk[3]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg2_clk[0]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg2_clk[1]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg2_clk[2]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg2_clk[3]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg1_clk[0]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg1_clk[1]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg1_clk[2]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg1_clk[3]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg1_clk[4]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg1_clk[5]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg1_clk[6]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg1_clk[7]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|verb_clk[0]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|verb_clk[1]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|verb_clk[2]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|verb_clk[3]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|verb_clk[4]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|verb_clk[5]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|verb_clk[6]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|verb_clk[7]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|state[0]~dup                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|state[1]~dup                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|state[2]~dup                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|state[3]~dup                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|state[4]~dup                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|state[5]~dup                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|serial_in[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|serial_in[1]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|serial_in[2]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|serial_in[3]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|serial_in[4]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|serial_in[5]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|serial_in[6]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|serial_in[7]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[5]                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[7]                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|state.s_init                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|state.s_init                                                                                                                                             ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|state.s_init                                                                                                                                               ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_en[0]                                                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_en[1]                                                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|led_counter[1]                                                                                                                                                     ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|led_counter[0]                                                                                                                                                     ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_en[2]                                                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_en[3]                                                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|led_counter[2]                                                                                                                                                     ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|led_counter[3]                                                                                                                                                     ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_en[4]                                                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_en[5]                                                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|state.s_reset                                                                                                                                             ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|state.s_comp                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|state.s_reset                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|state.s_comp                                                                                                                                             ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|state.s_reset                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|state.s_comp                                                                                                                                               ; 0                 ; 6       ;
;      - top_level_fsm:fsm|trans_word_clk[5]                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_level_fsm:fsm|trans_word_clk[6]                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_level_fsm:fsm|trans_word_clk[4]                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_level_fsm:fsm|trans_word_clk[7]                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_level_fsm:fsm|trans_word_clk[2]                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_level_fsm:fsm|trans_word_clk[1]                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_level_fsm:fsm|trans_word_clk[0]                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_level_fsm:fsm|trans_word_clk[3]                                                                                                                                                                  ; 0                 ; 6       ;
;      - top_level_fsm:fsm|start_disp_clk                                                                                                                                                                     ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|state.s_pause2                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|state.s_s_in                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|state.s_pause2                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|state.s_s_in                                                                                                                                             ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|state.s_pause2                                                                                                                                             ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|state.s_s_in                                                                                                                                               ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos_lid[7]                                                                                                                                                                   ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos_lid[6]                                                                                                                                                                   ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos_lid[5]                                                                                                                                                                   ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos_lid[4]                                                                                                                                                                   ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos_lid[3]                                                                                                                                                                   ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos_lid[2]                                                                                                                                                                   ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos_lid[1]                                                                                                                                                                   ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos_lid[0]                                                                                                                                                                   ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[6]                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[4]                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[3]                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[2]                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[1]                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[0]                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[22]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[19]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[18]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[14]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[11]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[10]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[9]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[8]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[7]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[6]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[13]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[12]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[15]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[17]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[16]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[21]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[20]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[23]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[32]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[31]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[30]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[29]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[28]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[27]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[26]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[25]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[24]                                                                                                                                           ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|state.s_s_out                                                                                                                                             ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|state.s_pause                                                                                                                                             ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|state.s_s_out                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|state.s_pause                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|state.s_s_out                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|state.s_pause                                                                                                                                              ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos1[7]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|servo_pos_clked[7]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos1[6]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|servo_pos_clked[6]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos1[5]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|servo_pos_clked[5]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos1[4]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|servo_pos_clked[4]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos1[3]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|servo_pos_clked[3]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos1[2]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|servo_pos_clked[2]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos1[1]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|servo_pos_clked[1]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos1[0]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:red_tokens|servo_pos_clked[0]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos2[7]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|servo_pos_clked[7]                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos2[6]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|servo_pos_clked[6]                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos2[5]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|servo_pos_clked[5]                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos2[4]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|servo_pos_clked[4]                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos2[3]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|servo_pos_clked[3]                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos2[2]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|servo_pos_clked[2]                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos2[1]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|servo_pos_clked[1]                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos2[0]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:green_tokens|servo_pos_clked[0]                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos3[7]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|servo_pos_clked[7]                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos3[6]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|servo_pos_clked[6]                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos3[5]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|servo_pos_clked[5]                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos3[4]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|servo_pos_clked[4]                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos3[3]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|servo_pos_clked[3]                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos3[2]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|servo_pos_clked[2]                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos3[1]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|servo_pos_clked[1]                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_pos3[0]                                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|disp_x_token:blue_tokens|servo_pos_clked[0]                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg2_clk[7]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|servo_anim_clk                                                                                                                                                                     ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg2_clk[6]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg2_clk[5]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|arg2_clk[4]                                                                                                                                                                        ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|state[2]                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|state[0]                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|state[1]                                                                                                                                                      ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[5]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[4]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[3]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[2]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[1]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|led_control:led|clk_div:c5hz|counter[0]                                                                                                                                            ; 0                 ; 6       ;
;      - top_level_fsm:fsm|start_sound_clk                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_level_fsm:fsm|sound_ID_clk[0]                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_level_fsm:fsm|sound_ID_clk[3]                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_level_fsm:fsm|sound_ID_clk[2]                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_level_fsm:fsm|sound_ID_clk[1]                                                                                                                                                                    ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_pos[0]                                                                                                                                                                       ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|last_direct_clk                                                                                                                                               ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|Mux2~1                                                                                                                                                        ; 1                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|counter_en_clk                                                                                                                                                ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|counter[0]~15                                                                                                                                                 ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_anim_clk                                                                                                                                                                     ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[25]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[24]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[23]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[17]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[16]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[15]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[11]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[14]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[13]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[12]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[6]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[10]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[9]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[8]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[7]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[18]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[22]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[21]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[20]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[19]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[32]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[31]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[30]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[29]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[28]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[27]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[26]                                                                                                                                         ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[5]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[4]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[3]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[2]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[1]                                                                                                                                          ; 0                 ; 6       ;
;      - top_level_fsm:fsm|motor_control:motor1|clk_div:s|counter[0]                                                                                                                                          ; 0                 ; 6       ;
;      - LEDG[0]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - LEDG[1]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - LEDG[2]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - LEDG[3]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - LEDG[4]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - LEDG[5]                                                                                                                                                                                              ; 0                 ; 6       ;
;      - led_out[0]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - led_out[1]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - led_out[2]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - led_out[3]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - led_out[4]                                                                                                                                                                                           ; 0                 ; 6       ;
;      - led_out[5]                                                                                                                                                                                           ; 0                 ; 6       ;
; CLOCK_27[0]                                                                                                                                                                                                 ;                   ;         ;
; KEY[0]                                                                                                                                                                                                      ;                   ;         ;
;      - AUDIO_SOPC:sopc_inst|reset_n_sources~0                                                                                                                                                               ; 0                 ; 6       ;
; serial_receive                                                                                                                                                                                              ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                  ;                   ;         ;
;      - AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg~0                                                                                       ; 1                 ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_master_FSM:master_FSM|master_read_done~0                                                                                                                 ; LCCOMB_X9_Y7_N4    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_master_FSM:master_FSM|master_write_done~0                                                                                                                ; LCCOMB_X9_Y7_N2    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|AUDIO_SOPC_clock_0_slave_FSM:slave_FSM|slave_state.001                                                                                                                      ; LCFF_X9_Y7_N1      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_clock_0:the_AUDIO_SOPC_clock_0|always0~0                                                                                                                                                                   ; LCCOMB_X9_Y7_N30   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clk_50_domain_synch_module:AUDIO_SOPC_reset_clk_50_domain_synch|data_out                                                                                                                             ; LCFF_X14_Y12_N27   ; 16      ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch_module:AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch|data_out                                                                                                 ; LCFF_X22_Y13_N1    ; 114     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch_module:AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch|data_out                                                                                                 ; LCFF_X22_Y13_N1    ; 1598    ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|last_command_id[5]~2                                ; LCCOMB_X37_Y8_N0   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|message_bits[32]~152                                ; LCCOMB_X36_Y10_N18 ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[1]~5                              ; LCCOMB_X36_Y10_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_CRC16_Generator:crc16_checker|shift_register[15]~21              ; LCCOMB_X39_Y7_N12  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|bit_counter[0]~3                                                              ; LCCOMB_X39_Y8_N0   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|crc_counter[3]~15                                                             ; LCCOMB_X38_Y8_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|crc_counter[3]~8                                                              ; LCCOMB_X39_Y6_N20  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_RECEIVING_DATA                                                ; LCFF_X39_Y6_N29    ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|local_reset~0                                                                 ; LCCOMB_X40_Y6_N12  ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|o_dat_direction~0                                                             ; LCCOMB_X39_Y6_N22  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|shift_register[7]~20                                                          ; LCCOMB_X39_Y6_N14  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_register[13]~44                                                       ; LCCOMB_X38_Y6_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|timeout_reg~1                                                                 ; LCCOMB_X39_Y5_N4   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|Equal0~1                                                                 ; LCCOMB_X37_Y6_N22  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_receive~2                                                      ; LCCOMB_X34_Y6_N0   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Clock:clock_generator|o_trigger_send~1                                                         ; LCCOMB_X37_Y6_N24  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_AWAIT_USER_COMMAND                                     ; LCFF_X37_Y7_N23    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_RESET                                                  ; LCFF_X36_Y8_N19    ; 40      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|current_state.s_WAIT_DEASSERT                                          ; LCFF_X36_Y8_N29    ; 30      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]                                              ; LCFF_X35_Y6_N23    ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|id_sequence_step_index[3]~6                                            ; LCCOMB_X37_Y7_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|initial_delay_counter~1                                                ; LCCOMB_X38_Y7_N20  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_drive_CMD_line                                                       ; LCCOMB_X37_Y8_N20  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Control_FSM:control_FSM|o_generate_command                                                     ; LCCOMB_X36_Y8_N30  ; 36      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|counter[4]~26                                              ; LCCOMB_X29_Y7_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|enable_crc_unit                                            ; LCCOMB_X33_Y6_N20  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[100]~0                               ; LCCOMB_X30_Y7_N20  ; 136     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[7]~18                                      ; LCCOMB_X31_Y7_N6   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|timeout_counter[7]~19                                      ; LCCOMB_X31_Y7_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_operating_conditions_register[8]~1                                                                        ; LCCOMB_X36_Y8_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_response_R1~1                                                                                             ; LCCOMB_X36_Y7_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|SD_REG_status_register[0]~2                                                                                      ; LCCOMB_X35_Y8_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                                   ; LCCOMB_X35_Y8_N0   ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~2                                                                                                   ; LCCOMB_X35_Y8_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                                   ; LCCOMB_X35_Y8_N20  ; 128     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|argument_reg[17]~1                                                                                                                                        ; LCCOMB_X23_Y9_N22  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|buffer_enable~1                                                                                                                                           ; LCCOMB_X24_Y8_N6   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|buffer_write                                                                                                                                              ; LCCOMB_X24_Y8_N26  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|command_ready~3                                                                                                                                           ; LCCOMB_X23_Y9_N30  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|current_state.s_RECEIVE_FIRST_WORD                                                                                                                        ; LCFF_X23_Y8_N29    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|current_state.s_RECEIVE_SECOND_WORD                                                                                                                       ; LCFF_X23_Y8_N11    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|current_state.s_WAIT_REQUEST                                                                                                                              ; LCFF_X23_Y8_N19    ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|send_command_ready                                                                                                                                        ; LCCOMB_X37_Y7_N12  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_audio_bit_counter:Audio_Out_Bit_Counter|bit_counter[3]~2                                                                              ; LCCOMB_X22_Y17_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~2         ; LCCOMB_X19_Y17_N12 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~2             ; LCCOMB_X18_Y17_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~2      ; LCCOMB_X20_Y15_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~3                    ; LCCOMB_X23_Y16_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~2        ; LCCOMB_X19_Y17_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~2            ; LCCOMB_X19_Y16_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~2     ; LCCOMB_X21_Y16_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|rd_ptr_lsb~1                   ; LCCOMB_X22_Y16_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~2                                                                                                                                          ; LCCOMB_X22_Y15_N28 ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|comb~5                                                                                                                                          ; LCCOMB_X22_Y15_N6  ; 15      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|data_in_shift_reg[3]~1                                                                                                                          ; LCCOMB_X21_Y17_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~2          ; LCCOMB_X31_Y13_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~2              ; LCCOMB_X37_Y13_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~2       ; LCCOMB_X31_Y13_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff~5                       ; LCCOMB_X31_Y13_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_d5b:rd_ptr_msb|_~2         ; LCCOMB_X29_Y13_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_e5b:wr_ptr|_~0             ; LCCOMB_X27_Y13_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|cntr_q57:usedw_counter|_~2      ; LCCOMB_X29_Y13_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|full_dff~5                      ; LCCOMB_X29_Y13_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~4                                                                                                                                            ; LCCOMB_X27_Y13_N10 ; 15      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|comb~5                                                                                                                                            ; LCCOMB_X27_Y13_N12 ; 13      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|data_out_shift_reg[21]~70                                                                                                                         ; LCCOMB_X37_Y13_N12 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|comb~0                                                                                                                                                                                                ; LCCOMB_X31_Y13_N8  ; 80      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|comb~1                                                                                                                                                                                                ; LCCOMB_X21_Y15_N30 ; 65      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|read_interrupt_en~3                                                                                                                                                                                   ; LCCOMB_X22_Y13_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|readdata[1]~2                                                                                                                                                                                         ; LCCOMB_X20_Y13_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|address_reg[3]~2                                                                                                                                                ; LCCOMB_X15_Y15_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                            ; LCFF_X8_Y16_N25    ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2                                                                                   ; LCCOMB_X8_Y23_N16  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[19]~70                                                                            ; LCCOMB_X9_Y15_N22  ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~4                                                                                 ; LCCOMB_X15_Y15_N6  ; 135     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|control_reg[16]~4                                                                                                                                               ; LCCOMB_X15_Y15_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|control_reg[1]~8                                                                                                                                                ; LCCOMB_X15_Y15_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|data_reg[1]~4                                                                                                                                                   ; LCCOMB_X14_Y15_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|device_for_transfer[1]~1                                                                                                                                        ; LCCOMB_X16_Y15_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|external_read_transfer~0                                                                                                                                        ; LCCOMB_X13_Y15_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|readdata[3]~24                                                                                                                                                  ; LCCOMB_X13_Y15_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk0                                                                                                                                                          ; PLL_1              ; 2360    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|E_new_inst                                                                                                                                                                                            ; LCFF_X13_Y6_N23    ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|F_valid                                                                                                                                                                                               ; LCCOMB_X13_Y7_N16  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|W_ienable_reg_nxt~1                                                                                                                                                                                   ; LCCOMB_X18_Y5_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|W_rf_wren_a                                                                                                                                                                                           ; LCCOMB_X19_Y6_N0   ; 7       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|W_valid                                                                                                                                                                                               ; LCFF_X16_Y6_N21    ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|av_ld_byte0_data[7]~0                                                                                                                                                                                 ; LCCOMB_X20_Y10_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|av_ld_byte1_data_en~0                                                                                                                                                                                 ; LCCOMB_X20_Y11_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|av_ld_rshift8~1                                                                                                                                                                                       ; LCCOMB_X19_Y7_N0   ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|comb~0                                                                                                                                                                                                ; LCCOMB_X16_Y6_N24  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                       ; LCFF_X10_Y11_N21   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a        ; LCCOMB_X13_Y12_N2  ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0      ; LCCOMB_X13_Y12_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0    ; LCCOMB_X13_Y12_N14 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe           ; LCFF_X14_Y13_N15   ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[19]~17                         ; LCCOMB_X12_Y12_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[36]~26                         ; LCCOMB_X11_Y11_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[6]~10                          ; LCCOMB_X10_Y11_N18 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                 ; LCCOMB_X16_Y9_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_ocireg~0                                                                                            ; LCCOMB_X16_Y9_N30  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[29]~3                                                                                                           ; LCCOMB_X13_Y12_N8  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                   ; LCFF_X13_Y12_N11   ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|comb~2                                                                                                                  ; LCCOMB_X16_Y9_N0   ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always1~0                                                                                                                                                          ; LCCOMB_X22_Y8_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always1~1                                                                                                                                                          ; LCCOMB_X13_Y7_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always2~0                                                                                                                                                          ; LCCOMB_X22_Y8_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always3~0                                                                                                                                                          ; LCCOMB_X20_Y7_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_count_enable~10                                                                                                                                                ; LCCOMB_X11_Y7_N18  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always0~0                                                                                                                                            ; LCCOMB_X8_Y6_N18   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|pre_dbs_count_enable                                                                                                                                 ; LCCOMB_X8_Y6_N20   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|always2~1                                                                                                                                              ; LCCOMB_X13_Y10_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_counter_enable~0                                                                                                           ; LCCOMB_X13_Y10_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_unreg_firsttransfer~0                                                                                                          ; LCCOMB_X13_Y9_N28  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|always0~0                                                                                                                                 ; LCCOMB_X18_Y15_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                   ; LCCOMB_X18_Y14_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_req~5                                                                                                                                ; LCCOMB_X18_Y15_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                              ; LCCOMB_X18_Y15_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[1]~7                                                                                                                             ; LCCOMB_X18_Y15_N0  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~0                                                                                                                           ; LCCOMB_X18_Y15_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~0                                                                                                                                                                                 ; LCCOMB_X20_Y12_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~1                                                                                                                                                                                 ; LCCOMB_X24_Y12_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                   ; LCFF_X20_Y12_N5    ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|fifo_wr~1                                                                                                                                                                                 ; LCCOMB_X24_Y12_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|ien_AF~0                                                                                                                                                                                  ; LCCOMB_X24_Y12_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                    ; LCCOMB_X22_Y12_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                    ; LCCOMB_X19_Y12_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                   ; LCCOMB_X18_Y14_N28 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                                  ; LCCOMB_X22_Y12_N8  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|reset_n_sources~0                                                                                                                                                                                                     ; LCCOMB_X18_Y10_N0  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|WideOr16~0                                                                                                                                                                                        ; LCCOMB_X4_Y5_N2    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|active_rnw~1                                                                                                                                                                                      ; LCCOMB_X6_Y5_N26   ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|always5~2                                                                                                                                                                                         ; LCCOMB_X7_Y6_N28   ; 18      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|i_count[0]~3                                                                                                                                                                                      ; LCCOMB_X3_Y6_N4    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|i_state.101                                                                                                                                                                                       ; LCFF_X4_Y6_N31     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_addr[2]~2                                                                                                                                                                                       ; LCCOMB_X4_Y5_N24   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                           ; LCCOMB_X12_Y7_N22  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                           ; LCCOMB_X12_Y7_N20  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|always2~0                                                                                                                                                                        ; LCCOMB_X13_Y8_N14  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always0~0                                                                       ; LCCOMB_X12_Y9_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always10~0                                                                      ; LCCOMB_X11_Y9_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always12~0                                                                      ; LCCOMB_X11_Y9_N20  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always15~0                                                                      ; LCCOMB_X8_Y9_N22   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always1~0                                                                       ; LCCOMB_X11_Y9_N2   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always2~0                                                                       ; LCCOMB_X12_Y9_N14  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always4~0                                                                       ; LCCOMB_X12_Y9_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always6~0                                                                       ; LCCOMB_X11_Y9_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always8~0                                                                       ; LCCOMB_X11_Y9_N24  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always0~0                                                         ; LCCOMB_X10_Y8_N18  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always10~0                                                        ; LCCOMB_X7_Y8_N14   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always12~0                                                        ; LCCOMB_X7_Y8_N0    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always1~0                                                         ; LCCOMB_X8_Y8_N0    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always2~0                                                         ; LCCOMB_X9_Y8_N16   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always4~0                                                         ; LCCOMB_X9_Y8_N2    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always6~0                                                         ; LCCOMB_X9_Y8_N0    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|always8~0                                                         ; LCCOMB_X8_Y8_N20   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_counter_enable~0                                                                                                                                                  ; LCCOMB_X13_Y8_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_unreg_firsttransfer~0                                                                                                                                                 ; LCCOMB_X12_Y8_N6   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0:the_sram_0|is_write                                                                                                                                                                                            ; LCFF_X11_Y3_N11    ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|always0~0               ; LCCOMB_X11_Y3_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|always1~0               ; LCCOMB_X11_Y3_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|always2~0               ; LCCOMB_X11_Y3_N16  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_data_master_to_sram_0_avalon_sram_slave|always5~0               ; LCCOMB_X11_Y5_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave|always0~0 ; LCCOMB_X9_Y3_N16   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave|always1~0 ; LCCOMB_X10_Y3_N20  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave_module:rdv_fifo_for_cpu_0_instruction_master_to_sram_0_avalon_sram_slave|always2~0 ; LCCOMB_X10_Y3_N2   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|sram_0_avalon_sram_slave_arb_counter_enable                                                                                                          ; LCCOMB_X10_Y5_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|sram_0_avalon_sram_slave_arb_share_counter_next_value[0]~0                                                                                           ; LCCOMB_X11_Y6_N8   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AUDIO_SOPC:sopc_inst|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|sram_0_avalon_sram_slave_unreg_firsttransfer~1                                                                                                       ; LCCOMB_X10_Y6_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_27[0]                                                                                                                                                                                                                                ; PIN_D12            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                   ; PIN_L1             ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                   ; PIN_L1             ; 508     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                               ; JTAG_X1_Y14_N0     ; 159     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                               ; JTAG_X1_Y14_N0     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset                                                                                                                                                                                                                                      ; PIN_B14            ; 246     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                   ; LCFF_X10_Y12_N29   ; 67      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                           ; LCCOMB_X13_Y13_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~10                                                                                                                                                                                                          ; LCCOMB_X13_Y13_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                            ; LCCOMB_X11_Y13_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~4                                                                                                                                                                                                                ; LCCOMB_X10_Y12_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                    ; LCCOMB_X12_Y13_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                    ; LCCOMB_X12_Y13_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                                                                                                                                                                                      ; LCCOMB_X10_Y14_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~14                                                                                                                                                                                ; LCCOMB_X10_Y14_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                ; LCCOMB_X11_Y14_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                        ; LCFF_X10_Y12_N27   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                       ; LCFF_X9_Y12_N1     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                        ; LCFF_X10_Y12_N15   ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                        ; LCFF_X10_Y12_N7    ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                        ; LCFF_X10_Y12_N11   ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                 ; LCCOMB_X9_Y12_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                       ; LCFF_X9_Y13_N9     ; 30      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|RCServo:lid_servo|ClkTick                                                                                                                                                                                                ; LCFF_X49_Y14_N31   ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; top_level_fsm:fsm|RCServo:lid_servo|ClkTick                                                                                                                                                                                                ; LCFF_X49_Y14_N31   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|RCServo:lid_servo|Equal1~3                                                                                                                                                                                               ; LCCOMB_X5_Y19_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|arg1_clk[4]~1                                                                                                                                                                                                            ; LCCOMB_X3_Y21_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|arg2_clk[4]~3                                                                                                                                                                                                            ; LCCOMB_X3_Y23_N24  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|async_receiver:rec1|Baud8GeneratorAcc[16]                                                                                                                                                                                ; LCFF_X12_Y24_N27   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|async_receiver:rec1|RxD_data_ready                                                                                                                                                                                       ; LCFF_X4_Y24_N29    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|async_receiver:rec1|always5~0                                                                                                                                                                                            ; LCCOMB_X4_Y24_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|async_receiver:rec1|bit_spacing[2]~1                                                                                                                                                                                     ; LCCOMB_X5_Y24_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|async_transmitter:tran1|Equal0~0                                                                                                                                                                                         ; LCCOMB_X5_Y23_N16  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|async_transmitter:tran1|always1~0                                                                                                                                                                                        ; LCCOMB_X5_Y23_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkTick                                                                                                                                                                             ; LCFF_X24_Y26_N1    ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkTick                                                                                                                                                                             ; LCFF_X24_Y26_N1    ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|Equal1~3                                                                                                                                                                            ; LCCOMB_X8_Y19_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:blue_tokens|WideOr7                                                                                                                                                                                         ; LCCOMB_X11_Y19_N30 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:blue_tokens|disp_count[1]~1                                                                                                                                                                                 ; LCCOMB_X3_Y19_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkTick                                                                                                                                                                            ; LCFF_X49_Y14_N29   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkTick                                                                                                                                                                            ; LCFF_X49_Y14_N29   ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|Equal1~3                                                                                                                                                                           ; LCCOMB_X9_Y22_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:green_tokens|WideOr7                                                                                                                                                                                        ; LCCOMB_X7_Y22_N6   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:green_tokens|disp_count[3]~1                                                                                                                                                                                ; LCCOMB_X6_Y22_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkTick                                                                                                                                                                              ; LCFF_X24_Y26_N25   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkTick                                                                                                                                                                              ; LCFF_X24_Y26_N25   ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|Equal1~3                                                                                                                                                                             ; LCCOMB_X9_Y21_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:red_tokens|WideOr7                                                                                                                                                                                          ; LCCOMB_X6_Y21_N16  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|disp_x_token:red_tokens|disp_count[2]~1                                                                                                                                                                                  ; LCCOMB_X7_Y19_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|led_control:led|clk_div:c5hz|r_new_clock                                                                                                                                                                                 ; LCFF_X24_Y26_N27   ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkTick                                                                                                                                                                             ; LCFF_X49_Y14_N23   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkTick                                                                                                                                                                             ; LCFF_X49_Y14_N23   ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|Equal1~3                                                                                                                                                                            ; LCCOMB_X47_Y17_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|clk_div:s|r_new_clock                                                                                                                                                                               ; LCFF_X1_Y13_N29    ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|counter[0]~15                                                                                                                                                                                       ; LCCOMB_X45_Y17_N2  ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|motor_pos_clk[4]~0                                                                                                                                                                                  ; LCCOMB_X44_Y17_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|state[1]                                                                                                                                                                                            ; LCFF_X44_Y17_N31   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|servo_pos1[3]~0                                                                                                                                                                                                          ; LCCOMB_X3_Y21_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|servo_pos2[4]~0                                                                                                                                                                                                          ; LCCOMB_X3_Y22_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|servo_pos3[7]~0                                                                                                                                                                                                          ; LCCOMB_X3_Y20_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|servo_pos_lid[4]~13                                                                                                                                                                                                      ; LCCOMB_X2_Y19_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|set_sound~1                                                                                                                                                                                                              ; LCCOMB_X4_Y20_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top_level_fsm:fsm|start_led~1                                                                                                                                                                                                              ; LCCOMB_X4_Y20_N0   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                       ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clk_50_domain_synch_module:AUDIO_SOPC_reset_clk_50_domain_synch|data_out                             ; LCFF_X14_Y12_N27  ; 16      ; Global Clock         ; GCLK14           ; --                        ;
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch_module:AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch|data_out ; LCFF_X22_Y13_N1   ; 1598    ; Global Clock         ; GCLK15           ; --                        ;
; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|_clk1                                                           ; PLL_3             ; 1       ; Global Clock         ; GCLK11           ; --                        ;
; AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk0                                                          ; PLL_1             ; 2360    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_50                                                                                                                                   ; PIN_L1            ; 508     ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                               ; JTAG_X1_Y14_N0    ; 159     ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                   ; LCFF_X10_Y12_N29  ; 67      ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                        ; LCFF_X10_Y12_N27  ; 12      ; Global Clock         ; GCLK13           ; --                        ;
; top_level_fsm:fsm|RCServo:lid_servo|ClkTick                                                                                                ; LCFF_X49_Y14_N31  ; 12      ; Global Clock         ; GCLK4            ; --                        ;
; top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkTick                                                                             ; LCFF_X24_Y26_N1   ; 12      ; Global Clock         ; GCLK9            ; --                        ;
; top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkTick                                                                            ; LCFF_X49_Y14_N29  ; 12      ; Global Clock         ; GCLK5            ; --                        ;
; top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkTick                                                                              ; LCFF_X24_Y26_N25  ; 12      ; Global Clock         ; GCLK8            ; --                        ;
; top_level_fsm:fsm|led_control:led|clk_div:c5hz|r_new_clock                                                                                 ; LCFF_X24_Y26_N27  ; 4       ; Global Clock         ; GCLK10           ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkTick                                                                             ; LCFF_X49_Y14_N23  ; 12      ; Global Clock         ; GCLK6            ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|clk_div:s|r_new_clock                                                                               ; LCFF_X1_Y13_N29   ; 12      ; Global Clock         ; GCLK1            ; --                        ;
; top_level_fsm:fsm|motor_control:motor1|counter[0]~15                                                                                       ; LCCOMB_X45_Y17_N2 ; 12      ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                                                                                                                                                   ; 246     ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|W_alu_result[3]                                                                                                                                                                                    ; 238     ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|W_alu_result[2]                                                                                                                                                                                    ; 212     ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|registered_data_input[100]~0                            ; 136     ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~4                                                                              ; 135     ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~3                                                                                                ; 128     ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|control_regs~0                                                                                                ; 128     ;
; AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch_module:AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch|data_out                                                                                              ; 113     ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[0]                             ; 107     ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[2]                             ; 106     ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_48_bit_Command_Generator:command_generator|response_type_reg[1]                             ; 106     ;
; top_level_fsm:fsm|state[5]~_Duplicate_1                                                                                                                                                                                                 ; 98      ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Response_Receiver:response_receiver|Equal10~0                                               ; 94      ;
; ~GND                                                                                                                                                                                                                                    ; 82      ;
; top_level_fsm:fsm|state[2]~_Duplicate_1                                                                                                                                                                                                 ; 81      ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|comb~0                                                                                                                                                                                             ; 80      ;
; top_level_fsm:fsm|state[0]~_Duplicate_1                                                                                                                                                                                                 ; 80      ;
; top_level_fsm:fsm|state[1]~_Duplicate_1                                                                                                                                                                                                 ; 78      ;
; top_level_fsm:fsm|state[3]~_Duplicate_1                                                                                                                                                                                                 ; 76      ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|clear_read_fifos                                                                                                                                                                                   ; 67      ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|comb~1                                                                                                                                                                                             ; 65      ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|current_state.s_WAIT_REQUEST                                                                                                                           ; 61      ;
; top_level_fsm:fsm|state[4]~_Duplicate_1                                                                                                                                                                                                 ; 58      ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|read_left_channel                                                                                                                              ; 56      ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|read_right_channel~0                                                                                                                           ; 56      ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|R_ctrl_shift_rot                                                                                                                                                                                   ; 53      ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                            ; 52      ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|d_read                                                                                                                                                                                             ; 52      ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_requests_sdram_0_s1~0                                                                                                                                       ; 50      ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[19]~70                                                                         ; 49      ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|E_valid                                                                                                                                                                                            ; 46      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                     ; 45      ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_requests_sdram_0_s1~0                                                                                                                                ; 44      ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|m_state.000010000                                                                                                                                                                              ; 44      ;
; AUDIO_SOPC:sopc_inst|audio_and_video_config_0:the_audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                         ; 43      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                          ; 42      ;
; AUDIO_SOPC:sopc_inst|SDCARD_avalon_sdcard_slave_arbitrator:the_SDCARD_avalon_sdcard_slave|cpu_0_data_master_requests_SDCARD_avalon_sdcard_slave                                                                                         ; 42      ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|E_new_inst                                                                                                                                                                                         ; 42      ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                           ; 42      ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                        ; 41      ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                        ; 41      ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|current_state.s_WAIT_REQUEST                                               ; 41      ;
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|command_ready~3                                                                                                                                        ; 41      ;
; AUDIO_SOPC:sopc_inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~1                                                                                                                ; 41      ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|R_ctrl_br_cmp                                                                                                                                                                                      ; 41      ;
; AUDIO_SOPC:sopc_inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_granted_sdram_0_s1~0                                                                                                                                        ; 41      ;
; AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|active_rnw~1                                                                                                                                                                                   ; 41      ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|d_write                                                                                                                                                      ; 41      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                          ; 40      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------+
; Name                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------+
; AUDIO_SOPC:sopc_inst|SDCARD:the_SDCARD|Altera_UP_SD_Card_Avalon_Interface:sdcard|Altera_UP_SD_Card_Interface:SD_Card_Port|Altera_UP_SD_Card_Buffer:data_line|Altera_UP_SD_Card_Memory_Block:packet_memory|altsyncram:altsyncram_component|altsyncram_7n92:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 16           ; 4096         ; 1            ; yes                    ; yes                     ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 4096                        ; 1                           ; 4096                ; 1    ; None                              ; M4K_X41_Y8               ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                              ; M4K_X17_Y17              ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_in_deserializer:Audio_In_Deserializer|altera_up_sync_fifo:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                              ; M4K_X17_Y16              ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                              ; M4K_X41_Y13              ;
; AUDIO_SOPC:sopc_inst|audio:the_audio|altera_up_audio_out_serializer:Audio_Out_Serializer|altera_up_sync_fifo:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_5041:auto_generated|a_dpfifo_on31:dpfifo|altsyncram_rc81:FIFOram|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None                              ; M4K_X41_Y12              ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM               ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X17_Y11, M4K_X17_Y10 ;
; AUDIO_SOPC:sopc_inst|cpu_0:the_cpu_0|cpu_0_rf_module:cpu_0_rf|altsyncram:the_altsyncram|altsyncram_1l22:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; True Dual Port   ; Dual Clocks  ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 2    ; cpu_0_rf_ram.mif                  ; M4K_X17_Y6, M4K_X17_Y7   ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X17_Y12              ;
; AUDIO_SOPC:sopc_inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X17_Y14              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 7,364 / 54,004 ( 14 % ) ;
; C16 interconnects          ; 52 / 2,100 ( 2 % )      ;
; C4 interconnects           ; 3,103 / 36,000 ( 9 % )  ;
; Direct links               ; 1,531 / 54,004 ( 3 % )  ;
; Global clocks              ; 16 / 16 ( 100 % )       ;
; Local interconnects        ; 3,078 / 18,752 ( 16 % ) ;
; R24 interconnects          ; 146 / 1,900 ( 8 % )     ;
; R4 interconnects           ; 3,990 / 46,920 ( 9 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.42) ; Number of LABs  (Total = 408) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 5                             ;
; 3                                           ; 4                             ;
; 4                                           ; 5                             ;
; 5                                           ; 12                            ;
; 6                                           ; 4                             ;
; 7                                           ; 7                             ;
; 8                                           ; 4                             ;
; 9                                           ; 9                             ;
; 10                                          ; 8                             ;
; 11                                          ; 12                            ;
; 12                                          ; 17                            ;
; 13                                          ; 20                            ;
; 14                                          ; 24                            ;
; 15                                          ; 33                            ;
; 16                                          ; 229                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.23) ; Number of LABs  (Total = 408) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 270                           ;
; 1 Clock                            ; 372                           ;
; 1 Clock enable                     ; 112                           ;
; 1 Sync. clear                      ; 27                            ;
; 1 Sync. load                       ; 16                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 94                            ;
; 2 Clocks                           ; 14                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.15) ; Number of LABs  (Total = 408) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 10                            ;
; 2                                            ; 6                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 9                             ;
; 7                                            ; 7                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 3                             ;
; 12                                           ; 5                             ;
; 13                                           ; 8                             ;
; 14                                           ; 4                             ;
; 15                                           ; 6                             ;
; 16                                           ; 19                            ;
; 17                                           ; 12                            ;
; 18                                           ; 23                            ;
; 19                                           ; 24                            ;
; 20                                           ; 34                            ;
; 21                                           ; 28                            ;
; 22                                           ; 24                            ;
; 23                                           ; 28                            ;
; 24                                           ; 29                            ;
; 25                                           ; 25                            ;
; 26                                           ; 18                            ;
; 27                                           ; 23                            ;
; 28                                           ; 18                            ;
; 29                                           ; 10                            ;
; 30                                           ; 4                             ;
; 31                                           ; 7                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.60) ; Number of LABs  (Total = 408) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 32                            ;
; 2                                               ; 19                            ;
; 3                                               ; 23                            ;
; 4                                               ; 20                            ;
; 5                                               ; 25                            ;
; 6                                               ; 19                            ;
; 7                                               ; 18                            ;
; 8                                               ; 32                            ;
; 9                                               ; 28                            ;
; 10                                              ; 45                            ;
; 11                                              ; 33                            ;
; 12                                              ; 24                            ;
; 13                                              ; 25                            ;
; 14                                              ; 15                            ;
; 15                                              ; 14                            ;
; 16                                              ; 28                            ;
; 17                                              ; 4                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.50) ; Number of LABs  (Total = 408) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 7                             ;
; 3                                            ; 7                             ;
; 4                                            ; 19                            ;
; 5                                            ; 16                            ;
; 6                                            ; 15                            ;
; 7                                            ; 17                            ;
; 8                                            ; 10                            ;
; 9                                            ; 13                            ;
; 10                                           ; 9                             ;
; 11                                           ; 15                            ;
; 12                                           ; 15                            ;
; 13                                           ; 11                            ;
; 14                                           ; 19                            ;
; 15                                           ; 17                            ;
; 16                                           ; 16                            ;
; 17                                           ; 11                            ;
; 18                                           ; 15                            ;
; 19                                           ; 17                            ;
; 20                                           ; 15                            ;
; 21                                           ; 14                            ;
; 22                                           ; 10                            ;
; 23                                           ; 10                            ;
; 24                                           ; 16                            ;
; 25                                           ; 11                            ;
; 26                                           ; 7                             ;
; 27                                           ; 11                            ;
; 28                                           ; 12                            ;
; 29                                           ; 8                             ;
; 30                                           ; 12                            ;
; 31                                           ; 13                            ;
; 32                                           ; 13                            ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 27 17:55:00 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off top_level_fsm -c top_level_fsm
Info: Selected device EP2C20F484C7 for design "top_level_fsm"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk1 port
Warning: Compensate clock of PLL "AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|pll" has been set to clock1
Info: Implemented PLL "AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 14, clock division of 31, and phase shift of 0 degrees (0 ps) for AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 1 pins of 152 total pins
    Info: Pin LEDG[7] not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|_clk1 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_System|_clk1 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkTick
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkTick
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkTick
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkTick
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkTick
        Info: Destination node top_level_fsm:fsm|led_control:led|clk_div:c5hz|r_new_clock
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|clk_div:s|r_new_clock
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkTick 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkCount[0]
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkCount[1]
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkCount[2]
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkCount[3]
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkCount[4]
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkCount[5]
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkCount[6]
        Info: Destination node top_level_fsm:fsm|disp_x_token:blue_tokens|RCServo:rc1|ClkCount[7]
Info: Automatically promoted node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkTick 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkCount[0]
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkCount[1]
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkCount[2]
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkCount[3]
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkCount[4]
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkCount[5]
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkCount[6]
        Info: Destination node top_level_fsm:fsm|disp_x_token:green_tokens|RCServo:rc1|ClkCount[7]
Info: Automatically promoted node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkTick 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkCount[0]
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkCount[1]
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkCount[2]
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkCount[3]
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkCount[4]
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkCount[5]
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkCount[6]
        Info: Destination node top_level_fsm:fsm|disp_x_token:red_tokens|RCServo:rc1|ClkCount[7]
Info: Automatically promoted node top_level_fsm:fsm|motor_control:motor1|clk_div:s|r_new_clock 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkTick 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkCount[0]
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkCount[1]
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkCount[2]
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkCount[3]
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkCount[4]
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkCount[5]
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkCount[6]
        Info: Destination node top_level_fsm:fsm|motor_control:motor1|RCServo:servo_m|ClkCount[7]
Info: Automatically promoted node top_level_fsm:fsm|RCServo:lid_servo|ClkTick 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkCount[0]
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkCount[1]
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkCount[2]
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkCount[3]
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkCount[4]
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkCount[5]
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkCount[6]
        Info: Destination node top_level_fsm:fsm|RCServo:lid_servo|ClkCount[7]
Info: Automatically promoted node top_level_fsm:fsm|led_control:led|clk_div:c5hz|r_new_clock 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch_module:AUDIO_SOPC_reset_clocks_0_sys_clk_out_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node AUDIO_SOPC:sopc_inst|sdram_0:the_sdram_0|active_cs_n
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|done_dac_channel_sync
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|readdata[0]
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|irq
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|readdata[9]
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|readdata[8]
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|readdata[3]
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|readdata[2]
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|readdata[1]
        Info: Destination node AUDIO_SOPC:sopc_inst|audio:the_audio|read_interrupt
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node AUDIO_SOPC:sopc_inst|AUDIO_SOPC_reset_clk_50_domain_synch_module:AUDIO_SOPC_reset_clk_50_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node top_level_fsm:fsm|motor_control:motor1|counter[0]~15 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 16 registers into blocks of type EC
    Extra Info: Packed 149 registers into blocks of type I/O
    Extra Info: Created 42 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  3 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 35 total pin(s) used --  2 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  33 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  36 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  34 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 26 total pin(s) used --  10 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 39 total pin(s) used --  4 pins available
Warning: PLL "AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[1] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning: PLL "AUDIO_SOPC:sopc_inst|clocks_0:the_clocks_0|altpll:DE_Clock_Generator_Audio|pll" output port clk[1] feeds output pin "AUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:20
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:07
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:29
Info: Estimated most critical path is register to pin delay of 9.506 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X1_Y22; Fanout = 80; REG Node = 'top_level_fsm:fsm|state[0]~_Duplicate_1'
    Info: 2: + IC(1.099 ns) + CELL(0.521 ns) = 1.620 ns; Loc. = LAB_X3_Y21; Fanout = 2; COMB Node = 'top_level_fsm:fsm|Selector39~1'
    Info: 3: + IC(0.131 ns) + CELL(0.545 ns) = 2.296 ns; Loc. = LAB_X3_Y21; Fanout = 1; COMB Node = 'top_level_fsm:fsm|Selector39~2'
    Info: 4: + IC(0.131 ns) + CELL(0.545 ns) = 2.972 ns; Loc. = LAB_X3_Y21; Fanout = 7; COMB Node = 'top_level_fsm:fsm|Selector39~5'
    Info: 5: + IC(0.354 ns) + CELL(0.322 ns) = 3.648 ns; Loc. = LAB_X3_Y21; Fanout = 2; COMB Node = 'top_level_fsm:fsm|Selector39~6'
    Info: 6: + IC(2.932 ns) + CELL(2.926 ns) = 9.506 ns; Loc. = PIN_Y21; Fanout = 0; PIN Node = 'mtne_flags[5]'
    Info: Total cell delay = 4.859 ns ( 51.12 % )
    Info: Total interconnect delay = 4.647 ns ( 48.88 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 8% of the available device resources
    Info: Peak interconnect usage is 24% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info: Fitter routing operations ending: elapsed time is 00:00:12
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Warning: Found 142 output pins without output pin load capacitance assignment
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DATA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "serial_return" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pwm[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pwm[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pwm[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pwm[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pwm[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mtne_flags[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mtne_flags[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mtne_flags[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mtne_flags[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mtne_flags[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mtne_flags[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin SD_DAT3 has a permanently disabled output enable
    Info: Pin AUD_BCLK has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently disabled output enable
    Info: Pin AUD_DACLRCK has a permanently disabled output enable
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 262 megabytes
    Info: Processing ended: Tue Nov 27 17:56:31 2012
    Info: Elapsed time: 00:01:31
    Info: Total CPU time (on all processors): 00:01:33


