TimeQuest Timing Analyzer report for tx_uart
Thu Nov 23 14:16:34 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; tx_uart                                                            ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 421.76 MHz ; 420.17 MHz      ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.371 ; -33.642       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -33.380            ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                               ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.371 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.407      ;
; -1.331 ; tx_baud_counter:inst3|count[2]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.368      ;
; -1.327 ; tx_baud_counter:inst3|count[10]      ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.364      ;
; -1.299 ; tx_baud_counter:inst3|count[1]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.336      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.281 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.317      ;
; -1.274 ; tx_baud_counter:inst3|count[4]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.311      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.249 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.285      ;
; -1.243 ; tx_baud_counter:inst3|count[6]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.280      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.199 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.235      ;
; -1.184 ; tx_counter:inst5|count[1]            ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.220      ;
; -1.184 ; tx_counter:inst5|count[3]            ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.220      ;
; -1.183 ; tx_counter:inst5|count[1]            ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.219      ;
; -1.183 ; tx_counter:inst5|count[3]            ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.219      ;
; -1.155 ; tx_baud_counter:inst3|count[9]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.192      ;
; -1.151 ; tx_counter:inst5|count[0]            ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.187      ;
; -1.150 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.150 ; tx_counter:inst5|count[0]            ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.184      ;
; -1.147 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.183      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.131 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.167      ;
; -1.129 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.165      ;
; -1.129 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.165      ;
; -1.129 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.165      ;
; -1.129 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.165      ;
; -1.129 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.165      ;
; -1.129 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.165      ;
; -1.129 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.165      ;
; -1.129 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; tx_baud_counter:inst3|count[3]       ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.164      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.136      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.133      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:inst4|ctrl_sr_shift    ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:inst4|ctrl_sr_load     ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_shift_register:inst6|tmp_data[10] ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; tx_single_pulser:inst|current_state  ; tx_single_pulser:inst|pulser_out     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.534 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.539 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.805      ;
; 0.660 ; tx_shift_register:inst6|tmp_data[3]  ; tx_shift_register:inst6|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.699 ; tx_shift_register:inst6|tmp_data[2]  ; tx_shift_register:inst6|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.965      ;
; 0.736 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.002      ;
; 0.738 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.004      ;
; 0.741 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.007      ;
; 0.743 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.009      ;
; 0.745 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.011      ;
; 0.765 ; tx_shift_register:inst6|tmp_data[8]  ; tx_shift_register:inst6|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.031      ;
; 0.765 ; tx_shift_register:inst6|tmp_data[6]  ; tx_shift_register:inst6|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.031      ;
; 0.766 ; tx_shift_register:inst6|tmp_data[5]  ; tx_shift_register:inst6|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.032      ;
; 0.766 ; tx_shift_register:inst6|tmp_data[1]  ; tx_shift_register:inst6|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.032      ;
; 0.770 ; tx_shift_register:inst6|tmp_data[9]  ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.036      ;
; 0.795 ; tx_single_pulser:inst|pulser_out     ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.805 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.807 ; tx_shift_register:inst6|tmp_data[10] ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; tx_shift_register:inst6|tmp_data[7]  ; tx_shift_register:inst6|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; tx_shift_register:inst6|tmp_data[4]  ; tx_shift_register:inst6|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.830 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.844 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.846 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.850 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.853 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.120      ;
; 0.885 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.151      ;
; 0.951 ; tx_controller:inst4|ctrl_sr_shift    ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.215      ;
; 0.979 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.243      ;
; 1.181 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.188 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.193 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.460      ;
; 1.196 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.198 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.464      ;
; 1.215 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.481      ;
; 1.216 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.482      ;
; 1.230 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.232 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.499      ;
; 1.240 ; tx_controller:inst4|ctrl_sr_shift    ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.506      ;
; 1.243 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.509      ;
; 1.244 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.510      ;
; 1.252 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.264 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.534      ;
; 1.269 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.535      ;
; 1.287 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.553      ;
; 1.290 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.556      ;
; 1.301 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.303 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.304 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.570      ;
; 1.323 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.589      ;
; 1.335 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.601      ;
; 1.339 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.605      ;
; 1.340 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.606      ;
; 1.361 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.372 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.374 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.640      ;
; 1.391 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.406 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.672      ;
; 1.410 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.676      ;
; 1.432 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.445 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.711      ;
; 1.462 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.463 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.729      ;
; 1.477 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.743      ;
; 1.481 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.747      ;
; 1.499 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.765      ;
; 1.503 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.769      ;
; 1.533 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.799      ;
; 1.534 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.800      ;
; 1.548 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.814      ;
; 1.570 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.836      ;
; 1.593 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.859      ;
; 1.593 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.859      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_load     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_load     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_shift    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_shift    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|pulser_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|pulser_out     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[10]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[10]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_load|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_load|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_shift|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_shift|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|current_state[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|current_state[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|current_state[1]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLOCK_50   ; 5.351 ; 5.351 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; 3.814 ; 3.814 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.228 ; 2.228 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.142 ; 0.142 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.479 ; 1.479 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.988 ; 0.988 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.228 ; 2.228 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.485 ; 1.485 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.823 ; 1.823 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.844 ; 1.844 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLOCK_50   ; -3.742 ; -3.742 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; -3.581 ; -3.581 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.377  ; 0.377  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.377  ; 0.377  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.540 ; -0.540 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.330 ; -0.330 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.647 ; -0.647 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.019  ; 0.019  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.284 ; -0.284 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.548 ; -0.548 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 7.278 ; 7.278 ; Rise       ; CLOCK_50        ;
; count_enabe    ; CLOCK_50   ; 6.450 ; 6.450 ; Rise       ; CLOCK_50        ;
; ctrl_counter   ; CLOCK_50   ; 7.260 ; 7.260 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.493 ; 6.493 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.472 ; 6.472 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.493 ; 6.493 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 7.278 ; 7.278 ; Rise       ; CLOCK_50        ;
; count_enabe    ; CLOCK_50   ; 6.450 ; 6.450 ; Rise       ; CLOCK_50        ;
; ctrl_counter   ; CLOCK_50   ; 6.958 ; 6.958 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.472 ; 6.472 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.472 ; 6.472 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.493 ; 6.493 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 6.994 ; 6.994 ; 6.994 ; 6.994 ;
; SW[2]      ; HEX4[1]     ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; SW[2]      ; HEX4[2]     ;       ; 7.009 ; 7.009 ;       ;
; SW[2]      ; HEX4[3]     ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; SW[2]      ; HEX4[4]     ; 6.880 ;       ;       ; 6.880 ;
; SW[2]      ; HEX4[5]     ; 7.004 ;       ;       ; 7.004 ;
; SW[2]      ; HEX4[6]     ; 6.707 ; 6.707 ; 6.707 ; 6.707 ;
; SW[3]      ; HEX4[0]     ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; SW[3]      ; HEX4[1]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; HEX4[2]     ; 7.162 ;       ;       ; 7.162 ;
; SW[3]      ; HEX4[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; SW[3]      ; HEX4[4]     ;       ; 7.001 ; 7.001 ;       ;
; SW[3]      ; HEX4[5]     ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; SW[3]      ; HEX4[6]     ; 6.871 ; 6.871 ; 6.871 ; 6.871 ;
; SW[4]      ; HEX4[0]     ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; SW[4]      ; HEX4[1]     ; 6.803 ;       ;       ; 6.803 ;
; SW[4]      ; HEX4[2]     ; 6.810 ; 6.810 ; 6.810 ; 6.810 ;
; SW[4]      ; HEX4[3]     ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; SW[4]      ; HEX4[4]     ; 6.681 ; 6.681 ; 6.681 ; 6.681 ;
; SW[4]      ; HEX4[5]     ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; SW[4]      ; HEX4[6]     ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; SW[5]      ; HEX4[0]     ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; SW[5]      ; HEX4[1]     ; 7.187 ; 7.187 ; 7.187 ; 7.187 ;
; SW[5]      ; HEX4[2]     ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; SW[5]      ; HEX4[3]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[5]      ; HEX4[4]     ;       ; 7.018 ; 7.018 ;       ;
; SW[5]      ; HEX4[5]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[5]      ; HEX4[6]     ; 6.888 ; 6.888 ; 6.888 ; 6.888 ;
; SW[6]      ; HEX5[0]     ; 6.283 ; 6.283 ; 6.283 ; 6.283 ;
; SW[6]      ; HEX5[1]     ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; SW[6]      ; HEX5[2]     ;       ; 6.251 ; 6.251 ;       ;
; SW[6]      ; HEX5[3]     ; 6.437 ; 6.437 ; 6.437 ; 6.437 ;
; SW[6]      ; HEX5[4]     ; 6.543 ;       ;       ; 6.543 ;
; SW[6]      ; HEX5[5]     ; 6.550 ;       ;       ; 6.550 ;
; SW[6]      ; HEX5[6]     ; 6.563 ;       ;       ; 6.563 ;
; SW[7]      ; HEX5[0]     ;       ; 6.750 ; 6.750 ;       ;
; SW[7]      ; HEX5[1]     ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; SW[7]      ; HEX5[2]     ; 6.724 ;       ;       ; 6.724 ;
; SW[7]      ; HEX5[3]     ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; SW[7]      ; HEX5[4]     ;       ; 7.014 ; 7.014 ;       ;
; SW[7]      ; HEX5[5]     ; 7.008 ;       ;       ; 7.008 ;
; SW[7]      ; HEX5[6]     ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; SW[8]      ; HEX5[0]     ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; SW[8]      ; HEX5[1]     ; 6.937 ;       ;       ; 6.937 ;
; SW[8]      ; HEX5[2]     ;       ; 6.906 ; 6.906 ;       ;
; SW[8]      ; HEX5[3]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[8]      ; HEX5[4]     ; 7.230 ;       ;       ; 7.230 ;
; SW[8]      ; HEX5[5]     ;       ; 7.221 ; 7.221 ;       ;
; SW[8]      ; HEX5[6]     ; 7.232 ; 7.232 ; 7.232 ; 7.232 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 6.994 ; 6.994 ; 6.994 ; 6.994 ;
; SW[2]      ; HEX4[1]     ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; SW[2]      ; HEX4[2]     ;       ; 7.009 ; 7.009 ;       ;
; SW[2]      ; HEX4[3]     ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; SW[2]      ; HEX4[4]     ; 6.880 ;       ;       ; 6.880 ;
; SW[2]      ; HEX4[5]     ; 7.004 ;       ;       ; 7.004 ;
; SW[2]      ; HEX4[6]     ; 6.707 ; 6.707 ; 6.707 ; 6.707 ;
; SW[3]      ; HEX4[0]     ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; SW[3]      ; HEX4[1]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; HEX4[2]     ; 7.162 ;       ;       ; 7.162 ;
; SW[3]      ; HEX4[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; SW[3]      ; HEX4[4]     ;       ; 7.001 ; 7.001 ;       ;
; SW[3]      ; HEX4[5]     ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; SW[3]      ; HEX4[6]     ; 6.871 ; 6.871 ; 6.871 ; 6.871 ;
; SW[4]      ; HEX4[0]     ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; SW[4]      ; HEX4[1]     ; 6.803 ;       ;       ; 6.803 ;
; SW[4]      ; HEX4[2]     ; 6.810 ; 6.810 ; 6.810 ; 6.810 ;
; SW[4]      ; HEX4[3]     ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; SW[4]      ; HEX4[4]     ; 6.681 ; 6.681 ; 6.681 ; 6.681 ;
; SW[4]      ; HEX4[5]     ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; SW[4]      ; HEX4[6]     ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; SW[5]      ; HEX4[0]     ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; SW[5]      ; HEX4[1]     ; 7.187 ; 7.187 ; 7.187 ; 7.187 ;
; SW[5]      ; HEX4[2]     ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; SW[5]      ; HEX4[3]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[5]      ; HEX4[4]     ;       ; 7.018 ; 7.018 ;       ;
; SW[5]      ; HEX4[5]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[5]      ; HEX4[6]     ; 6.888 ; 6.888 ; 6.888 ; 6.888 ;
; SW[6]      ; HEX5[0]     ; 6.283 ; 6.283 ; 6.283 ; 6.283 ;
; SW[6]      ; HEX5[1]     ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; SW[6]      ; HEX5[2]     ;       ; 6.251 ; 6.251 ;       ;
; SW[6]      ; HEX5[3]     ; 6.437 ; 6.437 ; 6.437 ; 6.437 ;
; SW[6]      ; HEX5[4]     ; 6.543 ;       ;       ; 6.543 ;
; SW[6]      ; HEX5[5]     ; 6.550 ;       ;       ; 6.550 ;
; SW[6]      ; HEX5[6]     ; 6.563 ;       ;       ; 6.563 ;
; SW[7]      ; HEX5[0]     ;       ; 6.750 ; 6.750 ;       ;
; SW[7]      ; HEX5[1]     ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; SW[7]      ; HEX5[2]     ; 6.724 ;       ;       ; 6.724 ;
; SW[7]      ; HEX5[3]     ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; SW[7]      ; HEX5[4]     ;       ; 7.014 ; 7.014 ;       ;
; SW[7]      ; HEX5[5]     ; 7.008 ;       ;       ; 7.008 ;
; SW[7]      ; HEX5[6]     ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; SW[8]      ; HEX5[0]     ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; SW[8]      ; HEX5[1]     ; 6.937 ;       ;       ; 6.937 ;
; SW[8]      ; HEX5[2]     ;       ; 6.906 ; 6.906 ;       ;
; SW[8]      ; HEX5[3]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[8]      ; HEX5[4]     ; 7.230 ;       ;       ; 7.230 ;
; SW[8]      ; HEX5[5]     ;       ; 7.221 ; 7.221 ;       ;
; SW[8]      ; HEX5[6]     ; 7.232 ; 7.232 ; 7.232 ; 7.232 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.117 ; -1.446        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -33.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.117 ; tx_baud_counter:inst3|count[10] ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.149      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; tx_baud_counter:inst3|count[2]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.106      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.064 ; tx_baud_counter:inst3|count[1]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.096      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; tx_baud_counter:inst3|count[9]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.082      ;
; -0.047 ; tx_baud_counter:inst3|count[2]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.080      ;
; -0.037 ; tx_baud_counter:inst3|count[1]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.070      ;
; -0.028 ; tx_counter:inst5|count[1]       ; tx_counter:inst5|count[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; tx_counter:inst5|count[1]       ; tx_counter:inst5|count[2]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; tx_counter:inst5|count[1]       ; tx_counter:inst5|count[3]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; tx_counter:inst5|count[1]       ; tx_counter:inst5|count[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; tx_counter:inst5|count[3]       ; tx_counter:inst5|count[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; tx_counter:inst5|count[3]       ; tx_counter:inst5|count[2]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; tx_counter:inst5|count[3]       ; tx_counter:inst5|count[3]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; tx_counter:inst5|count[3]       ; tx_counter:inst5|count[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.060      ;
; -0.026 ; tx_baud_counter:inst3|count[4]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.059      ;
; -0.023 ; tx_baud_counter:inst3|count[10] ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.056      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; tx_baud_counter:inst3|count[8]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.052      ;
; -0.017 ; tx_counter:inst5|count[0]       ; tx_counter:inst5|count[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; tx_counter:inst5|count[0]       ; tx_counter:inst5|count[2]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; tx_counter:inst5|count[0]       ; tx_counter:inst5|count[3]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; tx_counter:inst5|count[0]       ; tx_counter:inst5|count[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.049      ;
; -0.015 ; tx_baud_counter:inst3|count[6]  ; tx_controller:inst4|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.048      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.013 ; tx_baud_counter:inst3|count[4]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.045      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; -0.002 ; tx_baud_counter:inst3|count[6]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.034      ;
; 0.003  ; tx_baud_counter:inst3|count[0]  ; tx_baud_counter:inst3|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.029      ;
; 0.005  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.027      ;
; 0.005  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.027      ;
; 0.005  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.027      ;
; 0.005  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.027      ;
; 0.005  ; tx_baud_counter:inst3|count[3]  ; tx_baud_counter:inst3|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.027      ;
+--------+---------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:inst4|ctrl_sr_shift    ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:inst4|ctrl_sr_load     ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_shift_register:inst6|tmp_data[10] ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; tx_single_pulser:inst|current_state  ; tx_single_pulser:inst|pulser_out     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.245 ; tx_counter:inst5|count[3]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.250 ; tx_baud_counter:inst3|count[10]      ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.295 ; tx_shift_register:inst6|tmp_data[3]  ; tx_shift_register:inst6|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.447      ;
; 0.319 ; tx_shift_register:inst6|tmp_data[2]  ; tx_shift_register:inst6|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.337 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.489      ;
; 0.339 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.491      ;
; 0.342 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.494      ;
; 0.344 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.496      ;
; 0.345 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.497      ;
; 0.357 ; tx_shift_register:inst6|tmp_data[8]  ; tx_shift_register:inst6|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; tx_shift_register:inst6|tmp_data[6]  ; tx_shift_register:inst6|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; tx_shift_register:inst6|tmp_data[5]  ; tx_shift_register:inst6|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; tx_single_pulser:inst|pulser_out     ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tx_shift_register:inst6|tmp_data[9]  ; tx_shift_register:inst6|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; tx_shift_register:inst6|tmp_data[1]  ; tx_shift_register:inst6|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; tx_shift_register:inst6|tmp_data[7]  ; tx_shift_register:inst6|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; tx_shift_register:inst6|tmp_data[4]  ; tx_shift_register:inst6|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; tx_shift_register:inst6|tmp_data[10] ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.407 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.559      ;
; 0.408 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.560      ;
; 0.415 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.567      ;
; 0.418 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.570      ;
; 0.418 ; tx_controller:inst4|ctrl_sr_load     ; tx_shift_register:inst6|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.570      ;
; 0.434 ; tx_controller:inst4|ctrl_sr_shift    ; tx_shift_register:inst6|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.584      ;
; 0.450 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.600      ;
; 0.496 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.501 ; tx_counter:inst5|count[2]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.517 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; tx_baud_counter:inst3|count[9]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.531 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.538 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; tx_baud_counter:inst3|count[8]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; tx_counter:inst5|count[1]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.549 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; tx_controller:inst4|current_state[1] ; tx_controller:inst4|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.699      ;
; 0.550 ; tx_controller:inst4|ctrl_sr_shift    ; tx_counter:inst5|count[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.557 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; tx_controller:inst4|current_state[0] ; tx_controller:inst4|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.566 ; tx_counter:inst5|count[0]            ; tx_counter:inst5|count[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.573 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.728      ;
; 0.587 ; tx_baud_counter:inst3|count[7]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.596 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.608 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.764      ;
; 0.623 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.631 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.783      ;
; 0.643 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; tx_baud_counter:inst3|count[1]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.647 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.666 ; tx_baud_counter:inst3|count[6]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.818      ;
; 0.670 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.678 ; tx_baud_counter:inst3|count[0]       ; tx_baud_counter:inst3|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.682 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.834      ;
; 0.690 ; tx_controller:inst4|ctrl_sr_shift    ; tx_counter:inst5|count[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.842      ;
; 0.705 ; tx_baud_counter:inst3|count[3]       ; tx_baud_counter:inst3|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.857      ;
; 0.712 ; tx_counter:inst5|count[2]            ; tx_controller:inst4|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.864      ;
; 0.713 ; tx_counter:inst5|count[2]            ; tx_controller:inst4|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.865      ;
; 0.717 ; tx_baud_counter:inst3|count[5]       ; tx_baud_counter:inst3|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; tx_baud_counter:inst3|count[2]       ; tx_baud_counter:inst3|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; tx_baud_counter:inst3|count[4]       ; tx_baud_counter:inst3|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.869      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:inst3|count[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_load     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_load     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_shift    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|ctrl_sr_shift    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:inst4|current_state[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:inst5|count[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:inst6|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|pulser_out     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:inst|pulser_out     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[10]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[10]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[8]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst3|count[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst3|count[9]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_load|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_load|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_shift|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|ctrl_sr_shift|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|current_state[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst4|current_state[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst4|current_state[1]|clk           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLOCK_50   ; 2.791  ; 2.791  ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; 2.039  ; 2.039  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.782  ; 0.782  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.275 ; -0.275 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.464  ; 0.464  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.220  ; 0.220  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.782  ; 0.782  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.365  ; 0.365  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.573  ; 0.573  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.584  ; 0.584  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLOCK_50   ; -2.057 ; -2.057 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; -1.917 ; -1.917 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.505  ; 0.505  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.505  ; 0.505  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.039 ; -0.039 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.060  ; 0.060  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.073 ; -0.073 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.285  ; 0.285  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.079  ; 0.079  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.023 ; -0.023 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.089 ; 4.089 ; Rise       ; CLOCK_50        ;
; count_enabe    ; CLOCK_50   ; 3.621 ; 3.621 ; Rise       ; CLOCK_50        ;
; ctrl_counter   ; CLOCK_50   ; 3.968 ; 3.968 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.650 ; 3.650 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.635 ; 3.635 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.650 ; 3.650 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.089 ; 4.089 ; Rise       ; CLOCK_50        ;
; count_enabe    ; CLOCK_50   ; 3.621 ; 3.621 ; Rise       ; CLOCK_50        ;
; ctrl_counter   ; CLOCK_50   ; 3.844 ; 3.844 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.635 ; 3.635 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.635 ; 3.635 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.650 ; 3.650 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[2]      ; HEX4[1]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[2]      ; HEX4[2]     ;       ; 3.623 ; 3.623 ;       ;
; SW[2]      ; HEX4[3]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[2]      ; HEX4[4]     ; 3.562 ;       ;       ; 3.562 ;
; SW[2]      ; HEX4[5]     ; 3.617 ;       ;       ; 3.617 ;
; SW[2]      ; HEX4[6]     ; 3.483 ; 3.483 ; 3.483 ; 3.483 ;
; SW[3]      ; HEX4[0]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[3]      ; HEX4[1]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[3]      ; HEX4[2]     ; 3.749 ;       ;       ; 3.749 ;
; SW[3]      ; HEX4[3]     ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[3]      ; HEX4[4]     ;       ; 3.681 ; 3.681 ;       ;
; SW[3]      ; HEX4[5]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[3]      ; HEX4[6]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[4]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[4]      ; HEX4[1]     ; 3.565 ;       ;       ; 3.565 ;
; SW[4]      ; HEX4[2]     ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]     ; 3.546 ; 3.546 ; 3.546 ; 3.546 ;
; SW[4]      ; HEX4[4]     ; 3.512 ; 3.512 ; 3.512 ; 3.512 ;
; SW[4]      ; HEX4[5]     ; 3.567 ; 3.567 ; 3.567 ; 3.567 ;
; SW[4]      ; HEX4[6]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[5]      ; HEX4[0]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
; SW[5]      ; HEX4[1]     ; 3.738 ; 3.738 ; 3.738 ; 3.738 ;
; SW[5]      ; HEX4[2]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[3]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[5]      ; HEX4[4]     ;       ; 3.665 ; 3.665 ;       ;
; SW[5]      ; HEX4[5]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
; SW[5]      ; HEX4[6]     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; SW[6]      ; HEX5[0]     ; 3.290 ; 3.290 ; 3.290 ; 3.290 ;
; SW[6]      ; HEX5[1]     ; 3.257 ; 3.257 ; 3.257 ; 3.257 ;
; SW[6]      ; HEX5[2]     ;       ; 3.261 ; 3.261 ;       ;
; SW[6]      ; HEX5[3]     ; 3.359 ; 3.359 ; 3.359 ; 3.359 ;
; SW[6]      ; HEX5[4]     ; 3.393 ;       ;       ; 3.393 ;
; SW[6]      ; HEX5[5]     ; 3.398 ;       ;       ; 3.398 ;
; SW[6]      ; HEX5[6]     ; 3.415 ;       ;       ; 3.415 ;
; SW[7]      ; HEX5[0]     ;       ; 3.554 ; 3.554 ;       ;
; SW[7]      ; HEX5[1]     ; 3.520 ; 3.520 ; 3.520 ; 3.520 ;
; SW[7]      ; HEX5[2]     ; 3.555 ;       ;       ; 3.555 ;
; SW[7]      ; HEX5[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[7]      ; HEX5[4]     ;       ; 3.663 ; 3.663 ;       ;
; SW[7]      ; HEX5[5]     ; 3.658 ;       ;       ; 3.658 ;
; SW[7]      ; HEX5[6]     ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[8]      ; HEX5[0]     ; 3.637 ; 3.637 ; 3.637 ; 3.637 ;
; SW[8]      ; HEX5[1]     ; 3.604 ;       ;       ; 3.604 ;
; SW[8]      ; HEX5[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; HEX5[3]     ; 3.698 ; 3.698 ; 3.698 ; 3.698 ;
; SW[8]      ; HEX5[4]     ; 3.731 ;       ;       ; 3.731 ;
; SW[8]      ; HEX5[5]     ;       ; 3.744 ; 3.744 ;       ;
; SW[8]      ; HEX5[6]     ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[2]      ; HEX4[1]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[2]      ; HEX4[2]     ;       ; 3.623 ; 3.623 ;       ;
; SW[2]      ; HEX4[3]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[2]      ; HEX4[4]     ; 3.562 ;       ;       ; 3.562 ;
; SW[2]      ; HEX4[5]     ; 3.617 ;       ;       ; 3.617 ;
; SW[2]      ; HEX4[6]     ; 3.483 ; 3.483 ; 3.483 ; 3.483 ;
; SW[3]      ; HEX4[0]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[3]      ; HEX4[1]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[3]      ; HEX4[2]     ; 3.749 ;       ;       ; 3.749 ;
; SW[3]      ; HEX4[3]     ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[3]      ; HEX4[4]     ;       ; 3.681 ; 3.681 ;       ;
; SW[3]      ; HEX4[5]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[3]      ; HEX4[6]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[4]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[4]      ; HEX4[1]     ; 3.565 ;       ;       ; 3.565 ;
; SW[4]      ; HEX4[2]     ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]     ; 3.546 ; 3.546 ; 3.546 ; 3.546 ;
; SW[4]      ; HEX4[4]     ; 3.512 ; 3.512 ; 3.512 ; 3.512 ;
; SW[4]      ; HEX4[5]     ; 3.567 ; 3.567 ; 3.567 ; 3.567 ;
; SW[4]      ; HEX4[6]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[5]      ; HEX4[0]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
; SW[5]      ; HEX4[1]     ; 3.738 ; 3.738 ; 3.738 ; 3.738 ;
; SW[5]      ; HEX4[2]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[3]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[5]      ; HEX4[4]     ;       ; 3.665 ; 3.665 ;       ;
; SW[5]      ; HEX4[5]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
; SW[5]      ; HEX4[6]     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; SW[6]      ; HEX5[0]     ; 3.290 ; 3.290 ; 3.290 ; 3.290 ;
; SW[6]      ; HEX5[1]     ; 3.257 ; 3.257 ; 3.257 ; 3.257 ;
; SW[6]      ; HEX5[2]     ;       ; 3.261 ; 3.261 ;       ;
; SW[6]      ; HEX5[3]     ; 3.359 ; 3.359 ; 3.359 ; 3.359 ;
; SW[6]      ; HEX5[4]     ; 3.393 ;       ;       ; 3.393 ;
; SW[6]      ; HEX5[5]     ; 3.398 ;       ;       ; 3.398 ;
; SW[6]      ; HEX5[6]     ; 3.415 ;       ;       ; 3.415 ;
; SW[7]      ; HEX5[0]     ;       ; 3.554 ; 3.554 ;       ;
; SW[7]      ; HEX5[1]     ; 3.520 ; 3.520 ; 3.520 ; 3.520 ;
; SW[7]      ; HEX5[2]     ; 3.555 ;       ;       ; 3.555 ;
; SW[7]      ; HEX5[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[7]      ; HEX5[4]     ;       ; 3.663 ; 3.663 ;       ;
; SW[7]      ; HEX5[5]     ; 3.658 ;       ;       ; 3.658 ;
; SW[7]      ; HEX5[6]     ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[8]      ; HEX5[0]     ; 3.637 ; 3.637 ; 3.637 ; 3.637 ;
; SW[8]      ; HEX5[1]     ; 3.604 ;       ;       ; 3.604 ;
; SW[8]      ; HEX5[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; HEX5[3]     ; 3.698 ; 3.698 ; 3.698 ; 3.698 ;
; SW[8]      ; HEX5[4]     ; 3.731 ;       ;       ; 3.731 ;
; SW[8]      ; HEX5[5]     ;       ; 3.744 ; 3.744 ;       ;
; SW[8]      ; HEX5[6]     ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.371  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -1.371  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -33.642 ; 0.0   ; 0.0      ; 0.0     ; -33.38              ;
;  CLOCK_50        ; -33.642 ; 0.000 ; N/A      ; N/A     ; -33.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY0      ; CLOCK_50   ; 5.351 ; 5.351 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; 3.814 ; 3.814 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.228 ; 2.228 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.142 ; 0.142 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.479 ; 1.479 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.988 ; 0.988 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.228 ; 2.228 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.485 ; 1.485 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.823 ; 1.823 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.844 ; 1.844 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY0      ; CLOCK_50   ; -2.057 ; -2.057 ; Rise       ; CLOCK_50        ;
; KEY3      ; CLOCK_50   ; -1.917 ; -1.917 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.505  ; 0.505  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.505  ; 0.505  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.039 ; -0.039 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.060  ; 0.060  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.073 ; -0.073 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.285  ; 0.285  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.079  ; 0.079  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.023 ; -0.023 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 7.278 ; 7.278 ; Rise       ; CLOCK_50        ;
; count_enabe    ; CLOCK_50   ; 6.450 ; 6.450 ; Rise       ; CLOCK_50        ;
; ctrl_counter   ; CLOCK_50   ; 7.260 ; 7.260 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.493 ; 6.493 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.472 ; 6.472 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.493 ; 6.493 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.089 ; 4.089 ; Rise       ; CLOCK_50        ;
; count_enabe    ; CLOCK_50   ; 3.621 ; 3.621 ; Rise       ; CLOCK_50        ;
; ctrl_counter   ; CLOCK_50   ; 3.844 ; 3.844 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.635 ; 3.635 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.635 ; 3.635 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.650 ; 3.650 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 6.994 ; 6.994 ; 6.994 ; 6.994 ;
; SW[2]      ; HEX4[1]     ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; SW[2]      ; HEX4[2]     ;       ; 7.009 ; 7.009 ;       ;
; SW[2]      ; HEX4[3]     ; 6.985 ; 6.985 ; 6.985 ; 6.985 ;
; SW[2]      ; HEX4[4]     ; 6.880 ;       ;       ; 6.880 ;
; SW[2]      ; HEX4[5]     ; 7.004 ;       ;       ; 7.004 ;
; SW[2]      ; HEX4[6]     ; 6.707 ; 6.707 ; 6.707 ; 6.707 ;
; SW[3]      ; HEX4[0]     ; 7.128 ; 7.128 ; 7.128 ; 7.128 ;
; SW[3]      ; HEX4[1]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; HEX4[2]     ; 7.162 ;       ;       ; 7.162 ;
; SW[3]      ; HEX4[3]     ; 7.139 ; 7.139 ; 7.139 ; 7.139 ;
; SW[3]      ; HEX4[4]     ;       ; 7.001 ; 7.001 ;       ;
; SW[3]      ; HEX4[5]     ; 7.158 ; 7.158 ; 7.158 ; 7.158 ;
; SW[3]      ; HEX4[6]     ; 6.871 ; 6.871 ; 6.871 ; 6.871 ;
; SW[4]      ; HEX4[0]     ; 6.795 ; 6.795 ; 6.795 ; 6.795 ;
; SW[4]      ; HEX4[1]     ; 6.803 ;       ;       ; 6.803 ;
; SW[4]      ; HEX4[2]     ; 6.810 ; 6.810 ; 6.810 ; 6.810 ;
; SW[4]      ; HEX4[3]     ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; SW[4]      ; HEX4[4]     ; 6.681 ; 6.681 ; 6.681 ; 6.681 ;
; SW[4]      ; HEX4[5]     ; 6.806 ; 6.806 ; 6.806 ; 6.806 ;
; SW[4]      ; HEX4[6]     ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; SW[5]      ; HEX4[0]     ; 7.152 ; 7.152 ; 7.152 ; 7.152 ;
; SW[5]      ; HEX4[1]     ; 7.187 ; 7.187 ; 7.187 ; 7.187 ;
; SW[5]      ; HEX4[2]     ; 7.180 ; 7.180 ; 7.180 ; 7.180 ;
; SW[5]      ; HEX4[3]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[5]      ; HEX4[4]     ;       ; 7.018 ; 7.018 ;       ;
; SW[5]      ; HEX4[5]     ; 7.154 ; 7.154 ; 7.154 ; 7.154 ;
; SW[5]      ; HEX4[6]     ; 6.888 ; 6.888 ; 6.888 ; 6.888 ;
; SW[6]      ; HEX5[0]     ; 6.283 ; 6.283 ; 6.283 ; 6.283 ;
; SW[6]      ; HEX5[1]     ; 6.242 ; 6.242 ; 6.242 ; 6.242 ;
; SW[6]      ; HEX5[2]     ;       ; 6.251 ; 6.251 ;       ;
; SW[6]      ; HEX5[3]     ; 6.437 ; 6.437 ; 6.437 ; 6.437 ;
; SW[6]      ; HEX5[4]     ; 6.543 ;       ;       ; 6.543 ;
; SW[6]      ; HEX5[5]     ; 6.550 ;       ;       ; 6.550 ;
; SW[6]      ; HEX5[6]     ; 6.563 ;       ;       ; 6.563 ;
; SW[7]      ; HEX5[0]     ;       ; 6.750 ; 6.750 ;       ;
; SW[7]      ; HEX5[1]     ; 6.703 ; 6.703 ; 6.703 ; 6.703 ;
; SW[7]      ; HEX5[2]     ; 6.724 ;       ;       ; 6.724 ;
; SW[7]      ; HEX5[3]     ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; SW[7]      ; HEX5[4]     ;       ; 7.014 ; 7.014 ;       ;
; SW[7]      ; HEX5[5]     ; 7.008 ;       ;       ; 7.008 ;
; SW[7]      ; HEX5[6]     ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; SW[8]      ; HEX5[0]     ; 6.978 ; 6.978 ; 6.978 ; 6.978 ;
; SW[8]      ; HEX5[1]     ; 6.937 ;       ;       ; 6.937 ;
; SW[8]      ; HEX5[2]     ;       ; 6.906 ; 6.906 ;       ;
; SW[8]      ; HEX5[3]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[8]      ; HEX5[4]     ; 7.230 ;       ;       ; 7.230 ;
; SW[8]      ; HEX5[5]     ;       ; 7.221 ; 7.221 ;       ;
; SW[8]      ; HEX5[6]     ; 7.232 ; 7.232 ; 7.232 ; 7.232 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.608 ; 3.608 ; 3.608 ; 3.608 ;
; SW[2]      ; HEX4[1]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[2]      ; HEX4[2]     ;       ; 3.623 ; 3.623 ;       ;
; SW[2]      ; HEX4[3]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[2]      ; HEX4[4]     ; 3.562 ;       ;       ; 3.562 ;
; SW[2]      ; HEX4[5]     ; 3.617 ;       ;       ; 3.617 ;
; SW[2]      ; HEX4[6]     ; 3.483 ; 3.483 ; 3.483 ; 3.483 ;
; SW[3]      ; HEX4[0]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[3]      ; HEX4[1]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[3]      ; HEX4[2]     ; 3.749 ;       ;       ; 3.749 ;
; SW[3]      ; HEX4[3]     ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[3]      ; HEX4[4]     ;       ; 3.681 ; 3.681 ;       ;
; SW[3]      ; HEX4[5]     ; 3.742 ; 3.742 ; 3.742 ; 3.742 ;
; SW[3]      ; HEX4[6]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[4]      ; HEX4[0]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[4]      ; HEX4[1]     ; 3.565 ;       ;       ; 3.565 ;
; SW[4]      ; HEX4[2]     ; 3.576 ; 3.576 ; 3.576 ; 3.576 ;
; SW[4]      ; HEX4[3]     ; 3.546 ; 3.546 ; 3.546 ; 3.546 ;
; SW[4]      ; HEX4[4]     ; 3.512 ; 3.512 ; 3.512 ; 3.512 ;
; SW[4]      ; HEX4[5]     ; 3.567 ; 3.567 ; 3.567 ; 3.567 ;
; SW[4]      ; HEX4[6]     ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; SW[5]      ; HEX4[0]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
; SW[5]      ; HEX4[1]     ; 3.738 ; 3.738 ; 3.738 ; 3.738 ;
; SW[5]      ; HEX4[2]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[3]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[5]      ; HEX4[4]     ;       ; 3.665 ; 3.665 ;       ;
; SW[5]      ; HEX4[5]     ; 3.727 ; 3.727 ; 3.727 ; 3.727 ;
; SW[5]      ; HEX4[6]     ; 3.600 ; 3.600 ; 3.600 ; 3.600 ;
; SW[6]      ; HEX5[0]     ; 3.290 ; 3.290 ; 3.290 ; 3.290 ;
; SW[6]      ; HEX5[1]     ; 3.257 ; 3.257 ; 3.257 ; 3.257 ;
; SW[6]      ; HEX5[2]     ;       ; 3.261 ; 3.261 ;       ;
; SW[6]      ; HEX5[3]     ; 3.359 ; 3.359 ; 3.359 ; 3.359 ;
; SW[6]      ; HEX5[4]     ; 3.393 ;       ;       ; 3.393 ;
; SW[6]      ; HEX5[5]     ; 3.398 ;       ;       ; 3.398 ;
; SW[6]      ; HEX5[6]     ; 3.415 ;       ;       ; 3.415 ;
; SW[7]      ; HEX5[0]     ;       ; 3.554 ; 3.554 ;       ;
; SW[7]      ; HEX5[1]     ; 3.520 ; 3.520 ; 3.520 ; 3.520 ;
; SW[7]      ; HEX5[2]     ; 3.555 ;       ;       ; 3.555 ;
; SW[7]      ; HEX5[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[7]      ; HEX5[4]     ;       ; 3.663 ; 3.663 ;       ;
; SW[7]      ; HEX5[5]     ; 3.658 ;       ;       ; 3.658 ;
; SW[7]      ; HEX5[6]     ; 3.683 ; 3.683 ; 3.683 ; 3.683 ;
; SW[8]      ; HEX5[0]     ; 3.637 ; 3.637 ; 3.637 ; 3.637 ;
; SW[8]      ; HEX5[1]     ; 3.604 ;       ;       ; 3.604 ;
; SW[8]      ; HEX5[2]     ;       ; 3.612 ; 3.612 ;       ;
; SW[8]      ; HEX5[3]     ; 3.698 ; 3.698 ; 3.698 ; 3.698 ;
; SW[8]      ; HEX5[4]     ; 3.731 ;       ;       ; 3.731 ;
; SW[8]      ; HEX5[5]     ;       ; 3.744 ; 3.744 ;       ;
; SW[8]      ; HEX5[6]     ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 302      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 302      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 57    ; 57   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 23 14:16:32 2023
Info: Command: quartus_sta tx_uart -c tx_uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tx_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.371
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.371       -33.642 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.117
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.117        -1.446 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4575 megabytes
    Info: Processing ended: Thu Nov 23 14:16:34 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


