Bei der gegebenen Zielarchitektur besteht das Hardware/Software Codesign aus dem Zusammenspiel des Cortex-A53 Prozessors und des Zynq UltraScale XCZU9EG-2FFVB1156 FPGAs. Die Hauptanwendung läuft auf dem Prozessor, während einzelne Komponenten zur Beschleunigung auf den FPGA ausgelagert werden. Dazu wird im folgenden zunächst die Softwareimplementierung und anschließend die Auslagerung mittels \ac{HLS} vorgestellt.
