<models>
  <module name="ICAPE2_VPR">
    <input_ports>
      <port is_clock="1" name="CLK"/>
      <port clock="CLK"  name="CSIB"/>
      <port clock="CLK"  name="RDWRB"/>
      <port clock="CLK"  name="I"/>
    </input_ports>
    <output_ports>
      <port clock="CLK"  name="O"/>
    </output_ports>
   
  </module>
</models>