TimeQuest Timing Analyzer report for pepinosDigitais
Tue Aug 29 18:11:22 2023
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 12. Slow Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 13. Slow Model Setup: 'clock_50M'
 14. Slow Model Hold: 'clock_50M'
 15. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 16. Slow Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 17. Slow Model Minimum Pulse Width: 'clock_50M'
 18. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 19. Slow Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 30. Fast Model Setup: 'clock_50M'
 31. Fast Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 32. Fast Model Hold: 'clock_50M'
 33. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 34. Fast Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 35. Fast Model Minimum Pulse Width: 'clock_50M'
 36. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 37. Fast Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_1Hz_divider:inst_clock_1Hz|clk_out } ;
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 116.52 MHz ; 116.52 MHz      ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
; 118.98 MHz ; 118.98 MHz      ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;      ;
; 122.88 MHz ; 122.88 MHz      ; clock_50M                                ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_25M_divider:inst_clock_25M|clk_out ; -7.931 ; -276.583      ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -7.405 ; -219.189      ;
; clock_50M                                ; -7.138 ; -238.705      ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -2.558 ; -5.104        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.809  ; 0.000         ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.752  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -67.380       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -0.500 ; -32.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                    ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -7.931 ; pos[27]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.989      ;
; -7.927 ; pos[27]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.985      ;
; -7.871 ; pos[16]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.944      ;
; -7.867 ; pos[16]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.940      ;
; -7.855 ; pos[18]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.922      ;
; -7.851 ; pos[18]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.918      ;
; -7.778 ; pos[20]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.836      ;
; -7.774 ; pos[20]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.832      ;
; -7.756 ; pos[27]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.954     ; 7.838      ;
; -7.755 ; pos[25]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.813      ;
; -7.753 ; pos[30]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.820      ;
; -7.751 ; pos[25]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.809      ;
; -7.749 ; pos[30]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.816      ;
; -7.747 ; pos[8]                  ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.974     ; 7.809      ;
; -7.743 ; pos[8]                  ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.974     ; 7.805      ;
; -7.704 ; pos[17]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.777      ;
; -7.700 ; pos[17]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.773      ;
; -7.696 ; pos[16]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.939     ; 7.793      ;
; -7.696 ; pos[10]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.974     ; 7.758      ;
; -7.692 ; pos[10]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.974     ; 7.754      ;
; -7.680 ; pos[18]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 7.771      ;
; -7.666 ; pos[27]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.724      ;
; -7.630 ; pos[28]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.697      ;
; -7.629 ; pos[23]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.696      ;
; -7.626 ; pos[27]                 ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.949     ; 7.713      ;
; -7.626 ; pos[27]                 ; vga_b[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.949     ; 7.713      ;
; -7.626 ; pos[24]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.684      ;
; -7.626 ; pos[28]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.693      ;
; -7.625 ; pos[23]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.692      ;
; -7.624 ; pos[27]                 ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.954     ; 7.706      ;
; -7.623 ; pos[27]                 ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.949     ; 7.710      ;
; -7.622 ; pos[24]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.680      ;
; -7.617 ; pos[31]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.968     ; 7.685      ;
; -7.613 ; pos[31]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.968     ; 7.681      ;
; -7.610 ; pos[27]                 ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.961     ; 7.685      ;
; -7.609 ; pos[27]                 ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.961     ; 7.684      ;
; -7.608 ; pos[29]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.675      ;
; -7.606 ; pos[16]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.679      ;
; -7.605 ; pos[11]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.974     ; 7.667      ;
; -7.604 ; pos[29]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.671      ;
; -7.603 ; pos[20]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.954     ; 7.685      ;
; -7.601 ; pos[11]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.974     ; 7.663      ;
; -7.595 ; pos[27]                 ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.949     ; 7.682      ;
; -7.595 ; pos[27]                 ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.949     ; 7.682      ;
; -7.594 ; pos[27]                 ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.949     ; 7.681      ;
; -7.591 ; pos[27]                 ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.949     ; 7.678      ;
; -7.590 ; pos[18]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.657      ;
; -7.589 ; pos[27]                 ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.949     ; 7.676      ;
; -7.583 ; pos[19]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.650      ;
; -7.582 ; vga:instancia_vga|sy[6] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.046     ; 8.572      ;
; -7.580 ; pos[25]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.954     ; 7.662      ;
; -7.579 ; vga:instancia_vga|sy[6] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.046     ; 8.569      ;
; -7.579 ; pos[19]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.646      ;
; -7.578 ; pos[8]                  ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.950     ; 7.664      ;
; -7.578 ; pos[30]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 7.669      ;
; -7.575 ; pos[2]                  ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.648      ;
; -7.571 ; pos[2]                  ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.644      ;
; -7.566 ; pos[16]                 ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.934     ; 7.668      ;
; -7.566 ; pos[16]                 ; vga_b[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.934     ; 7.668      ;
; -7.564 ; pos[16]                 ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.939     ; 7.661      ;
; -7.563 ; pos[16]                 ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.934     ; 7.665      ;
; -7.561 ; vga:instancia_vga|sy[2] ; vga_g[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.022     ; 8.575      ;
; -7.550 ; pos[16]                 ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.946     ; 7.640      ;
; -7.550 ; pos[18]                 ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 7.646      ;
; -7.550 ; pos[18]                 ; vga_b[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 7.646      ;
; -7.549 ; pos[16]                 ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.946     ; 7.639      ;
; -7.548 ; vga:instancia_vga|sx[6] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.058     ; 8.526      ;
; -7.548 ; pos[18]                 ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.945     ; 7.639      ;
; -7.547 ; vga:instancia_vga|sy[2] ; vga_g[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.029     ; 8.554      ;
; -7.547 ; pos[18]                 ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 7.643      ;
; -7.546 ; vga:instancia_vga|sy[2] ; vga_g[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.029     ; 8.553      ;
; -7.545 ; vga:instancia_vga|sx[6] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.058     ; 8.523      ;
; -7.541 ; vga:instancia_vga|sx[6] ; vga_g[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.034     ; 8.543      ;
; -7.540 ; vga:instancia_vga|sy[6] ; vga_g[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.022     ; 8.554      ;
; -7.535 ; pos[16]                 ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.934     ; 7.637      ;
; -7.535 ; pos[16]                 ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.934     ; 7.637      ;
; -7.534 ; pos[16]                 ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.934     ; 7.636      ;
; -7.534 ; pos[18]                 ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.952     ; 7.618      ;
; -7.533 ; pos[12]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.606      ;
; -7.533 ; pos[18]                 ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.952     ; 7.617      ;
; -7.531 ; pos[16]                 ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.934     ; 7.633      ;
; -7.529 ; pos[12]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.602      ;
; -7.529 ; pos[17]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.939     ; 7.626      ;
; -7.529 ; pos[16]                 ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.934     ; 7.631      ;
; -7.527 ; vga:instancia_vga|sx[6] ; vga_g[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.041     ; 8.522      ;
; -7.527 ; pos[10]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.950     ; 7.613      ;
; -7.526 ; vga:instancia_vga|sy[6] ; vga_g[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.029     ; 8.533      ;
; -7.526 ; vga:instancia_vga|sx[6] ; vga_g[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.041     ; 8.521      ;
; -7.525 ; vga:instancia_vga|sy[6] ; vga_g[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.029     ; 8.532      ;
; -7.525 ; pos[27]                 ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.583      ;
; -7.519 ; pos[18]                 ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 7.615      ;
; -7.519 ; pos[18]                 ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 7.615      ;
; -7.518 ; pos[18]                 ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 7.614      ;
; -7.515 ; pos[18]                 ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 7.611      ;
; -7.513 ; pos[20]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.978     ; 7.571      ;
; -7.513 ; pos[18]                 ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.940     ; 7.609      ;
; -7.511 ; pos[21]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.578      ;
; -7.507 ; pos[21]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.969     ; 7.574      ;
; -7.496 ; pos[13]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.569      ;
; -7.492 ; pos[13]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.963     ; 7.565      ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -7.405 ; pos[0]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.033      ; 8.474      ;
; -7.390 ; pos[5]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.430      ;
; -7.352 ; pos[2]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.403      ;
; -7.349 ; pos[0]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.403      ;
; -7.349 ; pos[0]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.403      ;
; -7.348 ; pos[0]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.402      ;
; -7.347 ; pos[0]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.401      ;
; -7.346 ; pos[1]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.033      ; 8.415      ;
; -7.343 ; pos[0]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.397      ;
; -7.313 ; pos[3]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 8.352      ;
; -7.305 ; pos[0]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.365      ;
; -7.290 ; pos[1]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.344      ;
; -7.290 ; pos[1]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.344      ;
; -7.290 ; pos[5]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.321      ;
; -7.289 ; pos[1]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.343      ;
; -7.288 ; pos[1]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.342      ;
; -7.284 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.338      ;
; -7.276 ; pos[0]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 8.342      ;
; -7.274 ; pos[0]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 8.340      ;
; -7.274 ; pos[4]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 8.313      ;
; -7.272 ; pos[0]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.332      ;
; -7.269 ; pos[0]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.329      ;
; -7.269 ; pos[0]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.329      ;
; -7.268 ; pos[0]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.328      ;
; -7.268 ; pos[0]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.328      ;
; -7.266 ; pos[0]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.326      ;
; -7.260 ; pos[7]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.300      ;
; -7.252 ; pos[2]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.294      ;
; -7.246 ; pos[1]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.306      ;
; -7.224 ; pos[2]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.260      ;
; -7.224 ; pos[2]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.260      ;
; -7.223 ; pos[2]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.259      ;
; -7.222 ; pos[2]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.258      ;
; -7.218 ; pos[2]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 8.254      ;
; -7.217 ; pos[1]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 8.283      ;
; -7.215 ; pos[1]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 8.281      ;
; -7.213 ; pos[1]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.273      ;
; -7.213 ; pos[3]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.006     ; 8.243      ;
; -7.210 ; pos[1]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.270      ;
; -7.210 ; pos[1]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.270      ;
; -7.209 ; pos[1]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.269      ;
; -7.209 ; pos[1]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.269      ;
; -7.207 ; pos[1]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.024      ; 8.267      ;
; -7.184 ; pos[5]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 8.209      ;
; -7.184 ; pos[5]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 8.209      ;
; -7.183 ; pos[5]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 8.208      ;
; -7.182 ; pos[5]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 8.207      ;
; -7.179 ; pos[0]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.023      ; 8.238      ;
; -7.178 ; pos[5]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 8.203      ;
; -7.174 ; pos[4]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.006     ; 8.204      ;
; -7.164 ; pos[5]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.006     ; 8.194      ;
; -7.160 ; pos[7]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.191      ;
; -7.151 ; pos[0]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.033      ; 8.220      ;
; -7.151 ; pos[2]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.012      ; 8.199      ;
; -7.149 ; pos[2]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.012      ; 8.197      ;
; -7.147 ; pos[2]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.189      ;
; -7.144 ; pos[2]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.186      ;
; -7.144 ; pos[2]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.186      ;
; -7.143 ; pos[2]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.185      ;
; -7.143 ; pos[2]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.185      ;
; -7.141 ; pos[2]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 8.183      ;
; -7.136 ; pos[5]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.176      ;
; -7.126 ; pos[2]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.005      ; 8.167      ;
; -7.120 ; pos[1]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.023      ; 8.179      ;
; -7.111 ; pos[5]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.001      ; 8.148      ;
; -7.109 ; pos[5]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.001      ; 8.146      ;
; -7.107 ; pos[5]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.138      ;
; -7.107 ; pos[3]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.131      ;
; -7.107 ; pos[3]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.131      ;
; -7.106 ; pos[3]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.130      ;
; -7.105 ; pos[3]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.129      ;
; -7.104 ; pos[5]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.135      ;
; -7.104 ; pos[5]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.135      ;
; -7.103 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.029      ; 8.168      ;
; -7.103 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.029      ; 8.168      ;
; -7.103 ; pos[5]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.134      ;
; -7.101 ; pos[5]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.132      ;
; -7.101 ; pos[5]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 8.132      ;
; -7.101 ; pos[3]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.125      ;
; -7.099 ; pos[0]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.029      ; 8.164      ;
; -7.099 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.029      ; 8.164      ;
; -7.099 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.029      ; 8.164      ;
; -7.099 ; pos[0]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.029      ; 8.164      ;
; -7.098 ; pos[2]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.015      ; 8.149      ;
; -7.097 ; pos[0]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.029      ; 8.162      ;
; -7.092 ; pos[1]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.033      ; 8.161      ;
; -7.090 ; pos[6]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.130      ;
; -7.087 ; pos[3]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.007     ; 8.116      ;
; -7.068 ; pos[4]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.092      ;
; -7.068 ; pos[4]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.092      ;
; -7.067 ; pos[0]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.033      ; 8.136      ;
; -7.067 ; pos[4]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.091      ;
; -7.066 ; pos[4]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.090      ;
; -7.062 ; pos[4]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.012     ; 8.086      ;
; -7.059 ; pos[0]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.033      ; 8.128      ;
; -7.059 ; pos[3]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 8.098      ;
; -7.057 ; pos[8]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.004      ; 8.097      ;
; -7.056 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.110      ;
; -7.056 ; pos[0]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.018      ; 8.110      ;
; -7.054 ; pos[7]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 8.079      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.138 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.174      ;
; -7.138 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.174      ;
; -7.136 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.172      ;
; -7.135 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.171      ;
; -7.134 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.170      ;
; -7.134 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.170      ;
; -7.131 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.167      ;
; -7.130 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.166      ;
; -7.130 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 8.166      ;
; -7.070 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.115      ;
; -7.070 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.115      ;
; -7.068 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.113      ;
; -7.067 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.112      ;
; -7.066 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.111      ;
; -7.066 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.111      ;
; -7.063 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.108      ;
; -7.062 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.107      ;
; -7.062 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.107      ;
; -6.999 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.044      ;
; -6.999 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.044      ;
; -6.997 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.042      ;
; -6.996 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.041      ;
; -6.995 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.040      ;
; -6.995 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.040      ;
; -6.992 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.037      ;
; -6.991 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.036      ;
; -6.991 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 8.036      ;
; -6.939 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.984      ;
; -6.939 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.984      ;
; -6.937 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.982      ;
; -6.936 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.981      ;
; -6.935 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.980      ;
; -6.935 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.980      ;
; -6.932 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.977      ;
; -6.931 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.976      ;
; -6.931 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.976      ;
; -6.926 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.962      ;
; -6.926 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.962      ;
; -6.924 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.960      ;
; -6.923 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.959      ;
; -6.922 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.958      ;
; -6.922 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.958      ;
; -6.919 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.955      ;
; -6.918 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.954      ;
; -6.918 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.954      ;
; -6.900 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.945      ;
; -6.900 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.945      ;
; -6.898 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.943      ;
; -6.897 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.942      ;
; -6.896 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.941      ;
; -6.896 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.941      ;
; -6.893 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.938      ;
; -6.892 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.937      ;
; -6.892 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.937      ;
; -6.849 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.885      ;
; -6.849 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.885      ;
; -6.847 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.883      ;
; -6.846 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.882      ;
; -6.845 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.881      ;
; -6.845 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.881      ;
; -6.842 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.878      ;
; -6.841 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.877      ;
; -6.841 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.877      ;
; -6.797 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.842      ;
; -6.797 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.842      ;
; -6.795 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.840      ;
; -6.794 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.839      ;
; -6.793 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.838      ;
; -6.793 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.838      ;
; -6.790 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.835      ;
; -6.789 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.834      ;
; -6.789 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.834      ;
; -6.758 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.803      ;
; -6.758 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.803      ;
; -6.756 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.801      ;
; -6.755 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.800      ;
; -6.754 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.799      ;
; -6.754 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.799      ;
; -6.751 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.796      ;
; -6.750 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.795      ;
; -6.750 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.795      ;
; -6.700 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.736      ;
; -6.700 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.736      ;
; -6.698 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.734      ;
; -6.697 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.733      ;
; -6.696 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.732      ;
; -6.696 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.732      ;
; -6.693 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.729      ;
; -6.692 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.728      ;
; -6.692 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.728      ;
; -6.588 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.633      ;
; -6.588 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.633      ;
; -6.586 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.631      ;
; -6.585 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.630      ;
; -6.584 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.629      ;
; -6.584 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.629      ;
; -6.581 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.626      ;
; -6.580 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.625      ;
; -6.580 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.009      ; 7.625      ;
; -6.517 ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 7.553      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 2.699      ; 0.657      ;
; -2.546 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; 0.000        ; 2.687      ; 0.657      ;
; -2.058 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 2.699      ; 0.657      ;
; -2.046 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; -0.500       ; 2.687      ; 0.657      ;
; 0.524  ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.790      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.054      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.065      ;
; 0.821  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.087      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.828  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.094      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.097      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.098      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.171  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.437      ;
; 1.178  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.444      ;
; 1.181  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.181  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.447      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.448      ;
; 1.214  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.480      ;
; 1.214  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.480      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.483      ;
; 1.218  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 1.484      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.809 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.075      ;
; 0.814 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.080      ;
; 0.846 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.112      ;
; 0.848 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.114      ;
; 0.867 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.133      ;
; 0.935 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.201      ;
; 0.990 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.256      ;
; 1.012 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.278      ;
; 1.016 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.282      ;
; 1.021 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.287      ;
; 1.027 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.293      ;
; 1.043 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.309      ;
; 1.149 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.415      ;
; 1.159 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.425      ;
; 1.188 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.007      ; 1.461      ;
; 1.188 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.454      ;
; 1.197 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.463      ;
; 1.234 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.500      ;
; 1.253 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.275 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.541      ;
; 1.284 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.550      ;
; 1.324 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.590      ;
; 1.371 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.666      ;
; 1.373 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.639      ;
; 1.395 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.661      ;
; 1.399 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.665      ;
; 1.410 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.676      ;
; 1.418 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.684      ;
; 1.429 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.724      ;
; 1.442 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.737      ;
; 1.444 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.710      ;
; 1.445 ; vga:instancia_vga|sx[1] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.711      ;
; 1.483 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.749      ;
; 1.497 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.763      ;
; 1.513 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.808      ;
; 1.522 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.788      ;
; 1.537 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.803      ;
; 1.554 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.820      ;
; 1.558 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.824      ;
; 1.568 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.834      ;
; 1.568 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.834      ;
; 1.569 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.835      ;
; 1.593 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.859      ;
; 1.599 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.022     ; 1.843      ;
; 1.603 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.869      ;
; 1.608 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.874      ;
; 1.621 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.887      ;
; 1.629 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.895      ;
; 1.639 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.905      ;
; 1.640 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.906      ;
; 1.642 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.937      ;
; 1.652 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.918      ;
; 1.664 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.930      ;
; 1.672 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.022     ; 1.916      ;
; 1.672 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 1.967      ;
; 1.674 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.940      ;
; 1.678 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.007      ; 1.951      ;
; 1.688 ; vga:instancia_vga|sx[0] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.954      ;
; 1.692 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.958      ;
; 1.709 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.022     ; 1.953      ;
; 1.710 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.976      ;
; 1.713 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 2.008      ;
; 1.741 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.007      ;
; 1.743 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 2.038      ;
; 1.750 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.016      ;
; 1.765 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.031      ;
; 1.771 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.037      ;
; 1.784 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 2.079      ;
; 1.796 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.796 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.796 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.796 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.796 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.796 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.796 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.062      ;
; 1.812 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.078      ;
; 1.816 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.082      ;
; 1.821 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.087      ;
; 1.823 ; vga:instancia_vga|sx[3] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.089      ;
; 1.823 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.089      ;
; 1.829 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.029     ; 2.066      ;
; 1.829 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.029     ; 2.066      ;
; 1.835 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.029     ; 2.072      ;
; 1.841 ; vga:instancia_vga|sx[2] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.107      ;
; 1.842 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.108      ;
; 1.853 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.012      ; 2.131      ;
; 1.869 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.135      ;
; 1.887 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.153      ;
; 1.894 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.160      ;
; 1.923 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.012      ; 2.201      ;
; 1.940 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.206      ;
; 1.941 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.207      ;
; 1.943 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 2.238      ;
; 1.963 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.229      ;
; 1.980 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.022     ; 2.224      ;
; 1.981 ; vga:instancia_vga|sy[8] ; vga_g[9]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.022     ; 2.225      ;
; 1.984 ; vga:instancia_vga|sy[8] ; vga_g[2]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.022     ; 2.228      ;
; 1.988 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.254      ;
; 1.989 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.255      ;
; 2.014 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.029      ; 2.309      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.752 ; pos[0]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.018      ;
; 1.778 ; pos[7]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.044      ;
; 1.778 ; pos[19]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.044      ;
; 1.788 ; pos[24]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.054      ;
; 1.817 ; pos[9]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.083      ;
; 1.819 ; pos[8]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.085      ;
; 1.819 ; pos[18]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.085      ;
; 1.933 ; pos[1]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.199      ;
; 1.938 ; pos[1]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.204      ;
; 1.945 ; pos[15]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.211      ;
; 2.044 ; pos[17]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.310      ;
; 2.106 ; pos[0]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.372      ;
; 2.152 ; pos[21]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.418      ;
; 2.176 ; pos[25]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.442      ;
; 2.277 ; pos[14]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.543      ;
; 2.557 ; pos[2]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 2.823      ;
; 2.735 ; pos[13]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.001      ;
; 2.905 ; pos[20]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.171      ;
; 2.962 ; pos[27]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.228      ;
; 2.974 ; pos[16]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.240      ;
; 3.023 ; pos[23]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.289      ;
; 3.041 ; pos[30]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.307      ;
; 3.047 ; pos[16]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.319      ;
; 3.050 ; pos[6]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.316      ;
; 3.078 ; pos[5]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.344      ;
; 3.143 ; pos[29]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.409      ;
; 3.144 ; pos[7]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.410      ;
; 3.160 ; pos[15]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.426      ;
; 3.165 ; pos[4]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.431      ;
; 3.184 ; pos[6]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.450      ;
; 3.189 ; pos[4]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.454      ;
; 3.201 ; pos[8]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.467      ;
; 3.205 ; pos[31]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.471      ;
; 3.207 ; pos[16]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.479      ;
; 3.213 ; pos[18]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.479      ;
; 3.235 ; pos[3]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.500      ;
; 3.247 ; pos[6]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.513      ;
; 3.250 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.029      ; 3.545      ;
; 3.275 ; pos[28]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.541      ;
; 3.275 ; pos[5]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.541      ;
; 3.301 ; pos[18]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.567      ;
; 3.306 ; pos[14]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.572      ;
; 3.307 ; pos[17]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.579      ;
; 3.356 ; pos[19]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.009      ; 3.631      ;
; 3.361 ; pos[7]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.627      ;
; 3.370 ; pos[19]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.636      ;
; 3.372 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.029      ; 3.667      ;
; 3.385 ; pos[16]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.015      ; 3.666      ;
; 3.386 ; pos[4]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.651      ;
; 3.392 ; pos[22]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.658      ;
; 3.404 ; pos[17]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.676      ;
; 3.406 ; pos[5]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.672      ;
; 3.417 ; pos[15]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.683      ;
; 3.423 ; pos[14]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.689      ;
; 3.426 ; pos[1]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.029      ; 3.721      ;
; 3.432 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.029      ; 3.727      ;
; 3.432 ; pos[3]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.697      ;
; 3.435 ; pos[25]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.009     ; 3.692      ;
; 3.439 ; pos[26]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.705      ;
; 3.452 ; pos[22]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.718      ;
; 3.461 ; pos[21]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.727      ;
; 3.464 ; pos[6]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.730      ;
; 3.480 ; pos[22]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.009      ; 3.755      ;
; 3.480 ; pos[16]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.752      ;
; 3.481 ; pos[1]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.030      ; 3.777      ;
; 3.492 ; pos[17]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.764      ;
; 3.492 ; pos[5]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.758      ;
; 3.499 ; pos[15]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.771      ;
; 3.509 ; pos[16]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.775      ;
; 3.521 ; pos[31]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 3.788      ;
; 3.523 ; pos[27]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.009     ; 3.780      ;
; 3.535 ; pos[20]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.009     ; 3.792      ;
; 3.548 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.029      ; 3.843      ;
; 3.551 ; pos[0]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.030      ; 3.847      ;
; 3.553 ; pos[18]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.819      ;
; 3.554 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.029      ; 3.849      ;
; 3.557 ; pos[18]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.009      ; 3.832      ;
; 3.557 ; pos[14]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.829      ;
; 3.559 ; pos[16]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.831      ;
; 3.563 ; pos[14]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.829      ;
; 3.572 ; pos[15]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.844      ;
; 3.590 ; pos[27]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.009     ; 3.847      ;
; 3.597 ; pos[20]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.863      ;
; 3.603 ; pos[4]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.868      ;
; 3.611 ; pos[2]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.011      ; 3.888      ;
; 3.614 ; pos[24]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.009     ; 3.871      ;
; 3.614 ; pos[20]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.009     ; 3.871      ;
; 3.622 ; pos[19]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.888      ;
; 3.623 ; pos[1]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.024      ; 3.913      ;
; 3.624 ; pos[23]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.009      ; 3.899      ;
; 3.629 ; pos[1]    ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.024      ; 3.919      ;
; 3.646 ; pos[18]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.912      ;
; 3.649 ; pos[3]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.001     ; 3.914      ;
; 3.667 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.018      ; 3.951      ;
; 3.668 ; pos[1]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.024      ; 3.958      ;
; 3.670 ; pos[3]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 3.936      ;
; 3.676 ; pos[1]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.024      ; 3.966      ;
; 3.676 ; pos[11]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.011     ; 3.931      ;
; 3.684 ; pos[13]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 3.956      ;
; 3.697 ; pos[15]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.015      ; 3.978      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[53] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 5.358  ; 5.358  ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 10.168 ; 10.168 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -3.578 ; -3.578 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -4.028 ; -4.028 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.057 ; 7.057 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.038 ; 7.038 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.057 ; 7.057 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.745 ; 6.745 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.740 ; 6.740 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.870 ; 6.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.806 ; 6.806 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.862 ; 6.862 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.788 ; 6.788 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.565 ; 6.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.792 ; 6.792 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.628 ; 7.628 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.628 ; 7.628 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.349 ; 7.349 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.375 ; 7.375 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.289 ; 7.289 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.379 ; 7.379 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.309 ; 7.309 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.310 ; 7.310 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.325 ; 7.325 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.149 ; 7.149 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.157 ; 7.157 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.151 ; 8.151 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.796 ; 7.796 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.796 ; 7.796 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.578 ; 7.578 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.306 ; 7.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.577 ; 7.577 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.310 ; 7.310 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.532 ; 7.532 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.297 ; 7.297 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.489 ; 7.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.254 ; 7.254 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.502 ; 7.502 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.816 ; 7.816 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.565 ; 6.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.038 ; 7.038 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.057 ; 7.057 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.745 ; 6.745 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.740 ; 6.740 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.870 ; 6.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.806 ; 6.806 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.862 ; 6.862 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.788 ; 6.788 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.565 ; 6.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.792 ; 6.792 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.149 ; 7.149 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.628 ; 7.628 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.349 ; 7.349 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.375 ; 7.375 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.289 ; 7.289 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.379 ; 7.379 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.309 ; 7.309 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.310 ; 7.310 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.325 ; 7.325 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.149 ; 7.149 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.157 ; 7.157 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.151 ; 8.151 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.254 ; 7.254 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.796 ; 7.796 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.578 ; 7.578 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.306 ; 7.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.577 ; 7.577 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.310 ; 7.310 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.532 ; 7.532 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.297 ; 7.297 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.489 ; 7.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.254 ; 7.254 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.502 ; 7.502 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.816 ; 7.816 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_25M_divider:inst_clock_25M|clk_out ; -3.063 ; -99.771       ;
; clock_50M                                ; -2.926 ; -84.507       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.827 ; -82.712       ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.598 ; -3.184        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.361  ; 0.000         ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.765  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -67.380       ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -52.000       ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -0.500 ; -32.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                    ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -3.063 ; pos[27]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.561      ;
; -3.059 ; pos[27]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.557      ;
; -3.027 ; pos[18]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.533      ;
; -3.023 ; pos[18]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.529      ;
; -3.015 ; pos[16]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.527      ;
; -3.014 ; pos[27]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.512     ; 3.534      ;
; -3.011 ; pos[16]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.523      ;
; -2.990 ; pos[20]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.488      ;
; -2.986 ; pos[20]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.484      ;
; -2.982 ; pos[8]                  ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.531     ; 3.483      ;
; -2.978 ; pos[8]                  ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.531     ; 3.479      ;
; -2.978 ; pos[18]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.504     ; 3.506      ;
; -2.966 ; pos[10]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.531     ; 3.467      ;
; -2.966 ; pos[16]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.498     ; 3.500      ;
; -2.962 ; pos[10]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.531     ; 3.463      ;
; -2.961 ; pos[27]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.459      ;
; -2.960 ; pos[30]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.466      ;
; -2.957 ; pos[27]                 ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.512     ; 3.477      ;
; -2.956 ; pos[30]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.462      ;
; -2.953 ; pos[25]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.451      ;
; -2.950 ; pos[27]                 ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.518     ; 3.464      ;
; -2.949 ; pos[25]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.447      ;
; -2.948 ; pos[27]                 ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.518     ; 3.462      ;
; -2.941 ; pos[20]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.512     ; 3.461      ;
; -2.936 ; pos[28]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.442      ;
; -2.933 ; pos[8]                  ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.509     ; 3.456      ;
; -2.932 ; pos[28]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.438      ;
; -2.929 ; pos[17]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.441      ;
; -2.928 ; vga:instancia_vga|sy[6] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.040     ; 3.920      ;
; -2.925 ; vga:instancia_vga|sy[6] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.040     ; 3.917      ;
; -2.925 ; pos[17]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.437      ;
; -2.925 ; pos[18]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.431      ;
; -2.921 ; pos[29]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.427      ;
; -2.921 ; pos[18]                 ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.504     ; 3.449      ;
; -2.917 ; pos[29]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.423      ;
; -2.917 ; pos[10]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.509     ; 3.440      ;
; -2.916 ; pos[27]                 ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.438      ;
; -2.915 ; pos[27]                 ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.437      ;
; -2.914 ; pos[27]                 ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.436      ;
; -2.914 ; pos[23]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.420      ;
; -2.914 ; pos[18]                 ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.436      ;
; -2.913 ; pos[16]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.425      ;
; -2.912 ; pos[18]                 ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.434      ;
; -2.911 ; pos[27]                 ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.433      ;
; -2.911 ; pos[30]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.504     ; 3.439      ;
; -2.910 ; pos[19]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.416      ;
; -2.910 ; pos[23]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.416      ;
; -2.909 ; pos[27]                 ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.431      ;
; -2.909 ; pos[16]                 ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.498     ; 3.443      ;
; -2.906 ; pos[19]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.412      ;
; -2.905 ; pos[24]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.403      ;
; -2.904 ; pos[25]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.512     ; 3.424      ;
; -2.904 ; pos[31]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.525     ; 3.411      ;
; -2.902 ; pos[16]                 ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.504     ; 3.430      ;
; -2.901 ; pos[24]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.399      ;
; -2.900 ; pos[27]                 ; vga_b[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.422      ;
; -2.900 ; pos[11]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.531     ; 3.401      ;
; -2.900 ; pos[31]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.525     ; 3.407      ;
; -2.900 ; pos[16]                 ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.504     ; 3.428      ;
; -2.898 ; pos[27]                 ; vga_b[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.420      ;
; -2.897 ; pos[27]                 ; vga_r[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.395      ;
; -2.896 ; pos[11]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.531     ; 3.397      ;
; -2.895 ; pos[27]                 ; vga_b[2]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.510     ; 3.417      ;
; -2.894 ; pos[27]                 ; vga_r[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.392      ;
; -2.890 ; pos[27]                 ; vga_g[3]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.388      ;
; -2.888 ; pos[20]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.534     ; 3.386      ;
; -2.887 ; pos[28]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.504     ; 3.415      ;
; -2.884 ; pos[20]                 ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.512     ; 3.404      ;
; -2.880 ; pos[17]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.498     ; 3.414      ;
; -2.880 ; pos[8]                  ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.531     ; 3.381      ;
; -2.880 ; pos[18]                 ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.502     ; 3.410      ;
; -2.879 ; pos[12]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.391      ;
; -2.879 ; pos[21]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.385      ;
; -2.879 ; pos[18]                 ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.502     ; 3.409      ;
; -2.878 ; pos[18]                 ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.502     ; 3.408      ;
; -2.877 ; pos[20]                 ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.518     ; 3.391      ;
; -2.876 ; pos[8]                  ; vga_g[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.509     ; 3.399      ;
; -2.875 ; pos[12]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.387      ;
; -2.875 ; pos[21]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.526     ; 3.381      ;
; -2.875 ; pos[20]                 ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.518     ; 3.389      ;
; -2.875 ; pos[18]                 ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.502     ; 3.405      ;
; -2.873 ; pos[18]                 ; vga_b[4]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.502     ; 3.403      ;
; -2.872 ; pos[29]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.504     ; 3.400      ;
; -2.869 ; vga:instancia_vga|sy[1] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.040     ; 3.861      ;
; -2.869 ; pos[8]                  ; vga_g[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.515     ; 3.386      ;
; -2.869 ; pos[13]                 ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.381      ;
; -2.868 ; pos[16]                 ; vga_b[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.496     ; 3.404      ;
; -2.867 ; pos[2]                  ; vga_g[5]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.379      ;
; -2.867 ; pos[8]                  ; vga_g[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.515     ; 3.384      ;
; -2.867 ; pos[16]                 ; vga_b[1]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.496     ; 3.403      ;
; -2.866 ; vga:instancia_vga|sy[1] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.040     ; 3.858      ;
; -2.866 ; pos[16]                 ; vga_b[0]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.496     ; 3.402      ;
; -2.865 ; vga:instancia_vga|sy[4] ; vga_r[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.040     ; 3.857      ;
; -2.865 ; pos[23]                 ; vga_g[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.504     ; 3.393      ;
; -2.865 ; pos[13]                 ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.377      ;
; -2.864 ; pos[18]                 ; vga_b[8]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.502     ; 3.394      ;
; -2.864 ; pos[10]                 ; vga_b[9]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.531     ; 3.365      ;
; -2.863 ; pos[2]                  ; vga_g[7]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.520     ; 3.375      ;
; -2.863 ; pos[16]                 ; vga_b[6]~reg0 ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.496     ; 3.399      ;
; -2.862 ; vga:instancia_vga|sy[4] ; vga_r[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.040     ; 3.854      ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                          ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.926 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.958      ;
; -2.926 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.958      ;
; -2.924 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.956      ;
; -2.923 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.955      ;
; -2.922 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.954      ;
; -2.922 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.954      ;
; -2.920 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.952      ;
; -2.920 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.952      ;
; -2.919 ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.951      ;
; -2.902 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.942      ;
; -2.902 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.942      ;
; -2.900 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.940      ;
; -2.899 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.939      ;
; -2.898 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.938      ;
; -2.898 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.938      ;
; -2.896 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.936      ;
; -2.896 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.936      ;
; -2.895 ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.935      ;
; -2.867 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.907      ;
; -2.867 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.907      ;
; -2.865 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.905      ;
; -2.864 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.904      ;
; -2.863 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.903      ;
; -2.863 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.903      ;
; -2.861 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.901      ;
; -2.861 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.901      ;
; -2.860 ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.900      ;
; -2.837 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.877      ;
; -2.837 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.877      ;
; -2.835 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.875      ;
; -2.834 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.874      ;
; -2.833 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.873      ;
; -2.833 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.873      ;
; -2.831 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.871      ;
; -2.831 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.871      ;
; -2.830 ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.870      ;
; -2.813 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.853      ;
; -2.813 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.853      ;
; -2.811 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.851      ;
; -2.810 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.850      ;
; -2.809 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.849      ;
; -2.809 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.849      ;
; -2.807 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.847      ;
; -2.807 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.847      ;
; -2.806 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.838      ;
; -2.806 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.838      ;
; -2.806 ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.846      ;
; -2.804 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.836      ;
; -2.803 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.835      ;
; -2.802 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.834      ;
; -2.802 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.834      ;
; -2.800 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.832      ;
; -2.800 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.832      ;
; -2.799 ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.831      ;
; -2.768 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.808      ;
; -2.768 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.808      ;
; -2.767 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.799      ;
; -2.767 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.799      ;
; -2.766 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.806      ;
; -2.765 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.797      ;
; -2.765 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.805      ;
; -2.764 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.796      ;
; -2.764 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.804      ;
; -2.764 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.804      ;
; -2.763 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.795      ;
; -2.763 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.795      ;
; -2.762 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.802      ;
; -2.762 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.802      ;
; -2.761 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.793      ;
; -2.761 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.793      ;
; -2.761 ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.801      ;
; -2.760 ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.792      ;
; -2.743 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.783      ;
; -2.743 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.783      ;
; -2.741 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.781      ;
; -2.740 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.780      ;
; -2.739 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.779      ;
; -2.739 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.779      ;
; -2.737 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.777      ;
; -2.737 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.777      ;
; -2.736 ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.776      ;
; -2.693 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.725      ;
; -2.693 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.725      ;
; -2.691 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.723      ;
; -2.690 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.722      ;
; -2.689 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.721      ;
; -2.689 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.721      ;
; -2.687 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.719      ;
; -2.687 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.719      ;
; -2.686 ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.718      ;
; -2.659 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.699      ;
; -2.659 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[8]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.699      ;
; -2.657 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[11] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.697      ;
; -2.656 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.696      ;
; -2.655 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[9]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.695      ;
; -2.655 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.695      ;
; -2.653 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[18] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.693      ;
; -2.653 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[19] ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.693      ;
; -2.652 ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[6]  ; clock_50M    ; clock_50M   ; 1.000        ; 0.008      ; 3.692      ;
; -2.623 ; clock_1Hz_divider:inst_clock_1Hz|count[14] ; clock_1Hz_divider:inst_clock_1Hz|count[22] ; clock_50M    ; clock_50M   ; 1.000        ; 0.000      ; 3.655      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -2.827 ; pos[0]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.875      ;
; -2.827 ; pos[0]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.875      ;
; -2.826 ; pos[0]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.874      ;
; -2.826 ; pos[0]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.874      ;
; -2.822 ; pos[0]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.870      ;
; -2.801 ; pos[1]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.849      ;
; -2.801 ; pos[1]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.849      ;
; -2.800 ; pos[5]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.835      ;
; -2.800 ; pos[1]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.848      ;
; -2.800 ; pos[1]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.848      ;
; -2.797 ; pos[0]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 3.859      ;
; -2.796 ; pos[1]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.844      ;
; -2.784 ; pos[2]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.014      ; 3.830      ;
; -2.782 ; pos[0]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.836      ;
; -2.782 ; pos[0]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.836      ;
; -2.782 ; pos[0]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.836      ;
; -2.779 ; pos[0]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.833      ;
; -2.777 ; pos[0]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.836      ;
; -2.777 ; pos[0]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.836      ;
; -2.773 ; pos[3]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.808      ;
; -2.772 ; pos[0]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.826      ;
; -2.771 ; pos[0]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.825      ;
; -2.771 ; pos[1]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 3.833      ;
; -2.769 ; pos[5]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.796      ;
; -2.766 ; pos[0]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.820      ;
; -2.764 ; pos[2]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.796      ;
; -2.764 ; pos[2]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.796      ;
; -2.763 ; pos[2]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.795      ;
; -2.763 ; pos[2]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.795      ;
; -2.759 ; pos[2]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.791      ;
; -2.756 ; pos[1]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.810      ;
; -2.756 ; pos[1]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.810      ;
; -2.756 ; pos[1]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.810      ;
; -2.753 ; pos[1]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.807      ;
; -2.753 ; pos[2]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.791      ;
; -2.751 ; pos[4]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.786      ;
; -2.751 ; pos[1]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.810      ;
; -2.751 ; pos[1]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.810      ;
; -2.746 ; pos[1]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.800      ;
; -2.745 ; pos[1]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.799      ;
; -2.742 ; pos[3]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.769      ;
; -2.740 ; pos[1]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.022      ; 3.794      ;
; -2.733 ; pos[5]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.754      ;
; -2.733 ; pos[5]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.754      ;
; -2.732 ; pos[7]    ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.003      ; 3.767      ;
; -2.732 ; pos[5]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.753      ;
; -2.732 ; pos[5]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.753      ;
; -2.728 ; pos[5]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.749      ;
; -2.720 ; pos[4]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.747      ;
; -2.719 ; pos[2]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.757      ;
; -2.719 ; pos[2]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.757      ;
; -2.719 ; pos[2]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.757      ;
; -2.716 ; pos[2]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.754      ;
; -2.714 ; pos[2]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 3.757      ;
; -2.714 ; pos[2]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.011      ; 3.757      ;
; -2.712 ; pos[5]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.006     ; 3.738      ;
; -2.711 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.770      ;
; -2.711 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.770      ;
; -2.710 ; pos[0]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.769      ;
; -2.710 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.769      ;
; -2.709 ; pos[0]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.768      ;
; -2.709 ; pos[2]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.747      ;
; -2.709 ; pos[0]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.021      ; 3.762      ;
; -2.708 ; pos[2]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.006      ; 3.746      ;
; -2.707 ; pos[0]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.766      ;
; -2.706 ; pos[3]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.727      ;
; -2.706 ; pos[3]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.727      ;
; -2.705 ; pos[3]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.726      ;
; -2.705 ; pos[3]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.726      ;
; -2.704 ; pos[0]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.763      ;
; -2.701 ; pos[7]    ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.728      ;
; -2.701 ; pos[3]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.722      ;
; -2.696 ; pos[2]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.005      ; 3.733      ;
; -2.688 ; pos[5]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.715      ;
; -2.688 ; pos[5]    ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.715      ;
; -2.688 ; pos[5]    ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.715      ;
; -2.687 ; pos[0]    ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.735      ;
; -2.686 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.016      ; 3.734      ;
; -2.685 ; pos[0]    ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 3.747      ;
; -2.685 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.744      ;
; -2.685 ; pos[1]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.744      ;
; -2.685 ; pos[5]    ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.712      ;
; -2.685 ; pos[3]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.006     ; 3.711      ;
; -2.684 ; pos[4]    ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.705      ;
; -2.684 ; pos[4]    ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.705      ;
; -2.684 ; pos[1]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.743      ;
; -2.684 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.743      ;
; -2.683 ; pos[4]    ; pos[12] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.704      ;
; -2.683 ; pos[4]    ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.704      ;
; -2.683 ; pos[1]    ; pos[10] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.742      ;
; -2.683 ; pos[1]    ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.021      ; 3.736      ;
; -2.683 ; pos[5]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.715      ;
; -2.683 ; pos[5]    ; pos[3]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.000      ; 3.715      ;
; -2.681 ; pos[1]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.740      ;
; -2.679 ; pos[0]    ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 3.741      ;
; -2.679 ; pos[4]    ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.011     ; 3.700      ;
; -2.678 ; pos[1]    ; pos[11] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.027      ; 3.737      ;
; -2.678 ; pos[5]    ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.705      ;
; -2.677 ; pos[5]    ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; -0.005     ; 3.704      ;
; -2.676 ; pos[0]    ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 1.000        ; 0.030      ; 3.738      ;
+--------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                       ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.598 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.672      ; 0.367      ;
; -1.586 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; 0.000        ; 1.660      ; 0.367      ;
; -1.098 ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out   ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.672      ; 0.367      ;
; -1.086 ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M   ; -0.500       ; 1.660      ; 0.367      ;
; 0.241  ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.393      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_1Hz_divider:inst_clock_1Hz|count[23] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_1Hz_divider:inst_clock_1Hz|count[15] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_1Hz_divider:inst_clock_1Hz|count[7]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.511      ;
; 0.365  ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_1Hz_divider:inst_clock_1Hz|count[10] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[32] ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[16] ; clock_1Hz_divider:inst_clock_1Hz|count[17] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[48] ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.643      ;
; 0.494  ; clock_1Hz_divider:inst_clock_1Hz|count[20] ; clock_1Hz_divider:inst_clock_1Hz|count[21] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; clock_1Hz_divider:inst_clock_1Hz|count[33] ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; clock_1Hz_divider:inst_clock_1Hz|count[49] ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[34] ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[50] ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_1Hz_divider:inst_clock_1Hz|count[60] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_1Hz_divider:inst_clock_1Hz|count[63] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[46] ; clock_1Hz_divider:inst_clock_1Hz|count[47] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[30] ; clock_1Hz_divider:inst_clock_1Hz|count[31] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[61] ; clock_1Hz_divider:inst_clock_1Hz|count[62] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_1Hz_divider:inst_clock_1Hz|count[5]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_1Hz_divider:inst_clock_1Hz|count[37] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_1Hz_divider:inst_clock_1Hz|count[53] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.649      ;
; 0.507  ; clock_1Hz_divider:inst_clock_1Hz|count[12] ; clock_1Hz_divider:inst_clock_1Hz|count[13] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.659      ;
; 0.507  ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[42] ; clock_1Hz_divider:inst_clock_1Hz|count[43] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[40] ; clock_1Hz_divider:inst_clock_1Hz|count[41] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[26] ; clock_1Hz_divider:inst_clock_1Hz|count[27] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[24] ; clock_1Hz_divider:inst_clock_1Hz|count[25] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[56] ; clock_1Hz_divider:inst_clock_1Hz|count[57] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[58] ; clock_1Hz_divider:inst_clock_1Hz|count[59] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[35] ; clock_1Hz_divider:inst_clock_1Hz|count[36] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clock_1Hz_divider:inst_clock_1Hz|count[51] ; clock_1Hz_divider:inst_clock_1Hz|count[52] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[38] ; clock_1Hz_divider:inst_clock_1Hz|count[39] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[44] ; clock_1Hz_divider:inst_clock_1Hz|count[45] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[28] ; clock_1Hz_divider:inst_clock_1Hz|count[29] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; clock_1Hz_divider:inst_clock_1Hz|count[54] ; clock_1Hz_divider:inst_clock_1Hz|count[55] ; clock_50M                                ; clock_50M   ; 0.000        ; 0.000      ; 0.662      ;
+--------+--------------------------------------------+--------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.361 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.374 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.527      ;
; 0.386 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.538      ;
; 0.412 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.564      ;
; 0.444 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.596      ;
; 0.452 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.604      ;
; 0.457 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.609      ;
; 0.465 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.617      ;
; 0.466 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.618      ;
; 0.472 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.624      ;
; 0.501 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.653      ;
; 0.515 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.667      ;
; 0.520 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.672      ;
; 0.526 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.679      ;
; 0.533 ; vga:instancia_vga|sy[9] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 0.691      ;
; 0.534 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.686      ;
; 0.561 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.713      ;
; 0.570 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.722      ;
; 0.582 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.762      ;
; 0.590 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.742      ;
; 0.595 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.771      ;
; 0.595 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.747      ;
; 0.603 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.755      ;
; 0.617 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.769      ;
; 0.621 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.797      ;
; 0.647 ; vga:instancia_vga|sx[1] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.799      ;
; 0.655 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.807      ;
; 0.656 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.832      ;
; 0.657 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.809      ;
; 0.659 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.811      ;
; 0.660 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.812      ;
; 0.680 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.832      ;
; 0.689 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.842      ;
; 0.692 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.844      ;
; 0.693 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.845      ;
; 0.695 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.849      ;
; 0.700 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.876      ;
; 0.711 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.863      ;
; 0.715 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.867      ;
; 0.724 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.876      ;
; 0.727 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.879      ;
; 0.728 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.880      ;
; 0.732 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.884      ;
; 0.735 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.911      ;
; 0.745 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.898      ;
; 0.748 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.018     ; 0.882      ;
; 0.750 ; vga:instancia_vga|sx[0] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.926      ;
; 0.750 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.902      ;
; 0.759 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.911      ;
; 0.767 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.006      ; 0.925      ;
; 0.768 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.018     ; 0.902      ;
; 0.770 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.946      ;
; 0.779 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.931      ;
; 0.780 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.932      ;
; 0.785 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 0.961      ;
; 0.790 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.942      ;
; 0.790 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.018     ; 0.924      ;
; 0.794 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.946      ;
; 0.806 ; vga:instancia_vga|sx[2] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.958      ;
; 0.811 ; vga:instancia_vga|sx[3] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.963      ;
; 0.814 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.966      ;
; 0.816 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.968      ;
; 0.821 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.973      ;
; 0.829 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.981      ;
; 0.830 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.011      ; 0.993      ;
; 0.844 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.996      ;
; 0.851 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.003      ;
; 0.856 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.008      ;
; 0.863 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.011      ; 1.026      ;
; 0.864 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 1.040      ;
; 0.874 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.026      ;
; 0.879 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.031      ;
; 0.884 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.036      ;
; 0.886 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.038      ;
; 0.899 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.024      ; 1.075      ;
; 0.903 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.018     ; 1.037      ;
; 0.905 ; vga:instancia_vga|sx[8] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.057      ;
; 0.915 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.067      ;
; 0.916 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.024     ; 1.044      ;
; 0.916 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.024     ; 1.044      ;
; 0.919 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.071      ;
; 0.920 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.024     ; 1.048      ;
; 0.924 ; vga:instancia_vga|sy[8] ; vga_g[2]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.018     ; 1.058      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                                ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.765 ; pos[0]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.917      ;
; 0.788 ; pos[19]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.940      ;
; 0.796 ; pos[24]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.948      ;
; 0.802 ; pos[7]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.954      ;
; 0.812 ; pos[18]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.964      ;
; 0.813 ; pos[8]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.965      ;
; 0.814 ; pos[9]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.966      ;
; 0.846 ; pos[1]    ; pos[1]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 0.998      ;
; 0.853 ; pos[1]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.005      ;
; 0.874 ; pos[15]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.026      ;
; 0.907 ; pos[17]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.926 ; pos[0]    ; pos[0]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.078      ;
; 0.959 ; pos[21]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.111      ;
; 0.976 ; pos[25]   ; pos[25] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.128      ;
; 1.031 ; pos[14]   ; pos[14] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.183      ;
; 1.122 ; pos[2]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.274      ;
; 1.227 ; pos[13]   ; pos[13] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.379      ;
; 1.273 ; pos[20]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.425      ;
; 1.317 ; pos[6]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.469      ;
; 1.320 ; pos[16]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.331 ; pos[27]   ; pos[27] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.335 ; pos[16]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.493      ;
; 1.336 ; pos[15]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.336 ; pos[5]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.355 ; pos[18]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.507      ;
; 1.368 ; pos[7]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.520      ;
; 1.376 ; pos[30]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.528      ;
; 1.383 ; pos[23]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.535      ;
; 1.385 ; pos[4]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.537      ;
; 1.393 ; pos[8]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.545      ;
; 1.398 ; pos[16]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.556      ;
; 1.401 ; pos[29]   ; pos[29] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.553      ;
; 1.403 ; pos[17]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.561      ;
; 1.409 ; pos[18]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.561      ;
; 1.410 ; pos[14]   ; pos[16] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.562      ;
; 1.411 ; pos[3]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.563      ;
; 1.420 ; pos[6]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.572      ;
; 1.432 ; pos[4]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.584      ;
; 1.435 ; pos[6]    ; pos[6]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.587      ;
; 1.439 ; pos[5]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.591      ;
; 1.441 ; pos[31]   ; pos[31] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.593      ;
; 1.441 ; pos[19]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.593      ;
; 1.445 ; pos[17]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.603      ;
; 1.449 ; pos[19]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.609      ;
; 1.457 ; pos[14]   ; pos[15] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.609      ;
; 1.458 ; pos[1]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.027      ; 1.637      ;
; 1.460 ; pos[15]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.612      ;
; 1.466 ; pos[21]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.618      ;
; 1.477 ; pos[28]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.629      ;
; 1.481 ; pos[7]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.633      ;
; 1.484 ; pos[16]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.014      ; 1.650      ;
; 1.488 ; pos[4]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.640      ;
; 1.494 ; pos[22]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.646      ;
; 1.499 ; pos[17]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.657      ;
; 1.504 ; pos[0]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.027      ; 1.683      ;
; 1.504 ; pos[25]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.008     ; 1.648      ;
; 1.514 ; pos[3]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.666      ;
; 1.516 ; pos[18]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.668      ;
; 1.517 ; pos[1]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.027      ; 1.696      ;
; 1.525 ; pos[22]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.685      ;
; 1.527 ; pos[5]    ; pos[5]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.679      ;
; 1.527 ; pos[16]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.679      ;
; 1.533 ; pos[18]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.008      ; 1.693      ;
; 1.533 ; pos[1]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.027      ; 1.712      ;
; 1.533 ; pos[6]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.685      ;
; 1.534 ; pos[14]   ; pos[17] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.686      ;
; 1.536 ; pos[26]   ; pos[26] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.688      ;
; 1.539 ; pos[1]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.027      ; 1.718      ;
; 1.540 ; pos[31]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.001      ; 1.693      ;
; 1.542 ; pos[27]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.008     ; 1.686      ;
; 1.543 ; pos[15]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.701      ;
; 1.547 ; pos[22]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.699      ;
; 1.548 ; pos[19]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.700      ;
; 1.549 ; pos[15]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.707      ;
; 1.549 ; pos[16]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.707      ;
; 1.552 ; pos[5]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.704      ;
; 1.553 ; pos[0]    ; pos[4]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.027      ; 1.732      ;
; 1.561 ; pos[18]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.713      ;
; 1.567 ; pos[16]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.725      ;
; 1.573 ; pos[24]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.008     ; 1.717      ;
; 1.574 ; pos[27]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.008     ; 1.718      ;
; 1.578 ; pos[1]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.016      ; 1.746      ;
; 1.579 ; pos[0]    ; pos[8]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.027      ; 1.758      ;
; 1.581 ; pos[2]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.011      ; 1.744      ;
; 1.581 ; pos[20]   ; pos[24] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.733      ;
; 1.581 ; pos[20]   ; pos[23] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.008     ; 1.725      ;
; 1.587 ; pos[0]    ; pos[7]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.027      ; 1.766      ;
; 1.589 ; pos[28]   ; pos[30] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.741      ;
; 1.593 ; pos[14]   ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.751      ;
; 1.593 ; pos[19]   ; pos[22] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.745      ;
; 1.593 ; pos[20]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.008     ; 1.737      ;
; 1.601 ; pos[4]    ; pos[9]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.753      ;
; 1.604 ; pos[25]   ; pos[28] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; -0.008     ; 1.748      ;
; 1.606 ; pos[17]   ; pos[21] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.764      ;
; 1.608 ; pos[1]    ; pos[19] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.022      ; 1.782      ;
; 1.614 ; pos[15]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.014      ; 1.780      ;
; 1.614 ; pos[0]    ; pos[2]  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.016      ; 1.782      ;
; 1.615 ; pos[17]   ; pos[20] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.014      ; 1.781      ;
; 1.616 ; pos[28]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.000      ; 1.768      ;
; 1.617 ; pos[14]   ; pos[18] ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 0.000        ; 0.006      ; 1.775      ;
+-------+-----------+---------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[48] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[49] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[50] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[51] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[52] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|count[53] ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_g[9]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0           ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_1Hz_divider:inst_clock_1Hz|clk_out'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[23]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[24]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[25]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[26]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[27]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[28]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[29]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[2]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[30]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[31]                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[3]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[4]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[5]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[6]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[7]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[8]                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[9]                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; inst_clock_1Hz|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[12]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[13]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[14]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[15]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[16]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[17]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[18]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[19]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[20]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[21]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; Rise       ; pos[22]|clk                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 2.920 ; 2.920 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 5.040 ; 5.040 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.017 ; -2.017 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.316 ; -2.316 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.874 ; 3.874 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.862 ; 3.862 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.874 ; 3.874 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.715 ; 3.715 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.707 ; 3.707 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.814 ; 3.814 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.770 ; 3.770 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.794 ; 3.794 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.750 ; 3.750 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.749 ; 3.749 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.161 ; 4.161 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.161 ; 4.161 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.020 ; 4.020 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.038 ; 4.038 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.977 ; 3.977 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.046 ; 4.046 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.990 ; 3.990 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.983 ; 3.983 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.993 ; 3.993 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.963 ; 3.963 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.941 ; 3.941 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.414 ; 4.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ; 4.120 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.024 ; 4.024 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.114 ; 4.114 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.034 ; 4.034 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.093 ; 4.093 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.979 ; 3.979 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.061 ; 4.061 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.982 ; 3.982 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.099 ; 4.099 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.238 ; 4.238 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.862 ; 3.862 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.874 ; 3.874 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.715 ; 3.715 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.707 ; 3.707 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.814 ; 3.814 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.770 ; 3.770 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.794 ; 3.794 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.750 ; 3.750 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.749 ; 3.749 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.941 ; 3.941 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.161 ; 4.161 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.020 ; 4.020 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.038 ; 4.038 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.977 ; 3.977 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.046 ; 4.046 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.990 ; 3.990 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.983 ; 3.983 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.993 ; 3.993 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.963 ; 3.963 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.941 ; 3.941 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.414 ; 4.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.979 ; 3.979 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ; 4.120 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.024 ; 4.024 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.114 ; 4.114 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.034 ; 4.034 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.093 ; 4.093 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.979 ; 3.979 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.061 ; 4.061 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.982 ; 3.982 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.099 ; 4.099 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.238 ; 4.238 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -7.931   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  clock_1Hz_divider:inst_clock_1Hz|clk_out ; -7.405   ; 0.765  ; N/A      ; N/A     ; -0.500              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -7.931   ; 0.361  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; -7.138   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                           ; -734.477 ; -5.104 ; 0.0      ; 0.0     ; -151.38             ;
;  clock_1Hz_divider:inst_clock_1Hz|clk_out ; -219.189 ; 0.000  ; N/A      ; N/A     ; -32.000             ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -276.583 ; 0.000  ; N/A      ; N/A     ; -52.000             ;
;  clock_50M                                ; -238.705 ; -5.104 ; N/A      ; N/A     ; -67.380             ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 5.358  ; 5.358  ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 10.168 ; 10.168 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                     ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+
; move_x    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.017 ; -2.017 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
; move_y    ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; -2.316 ; -2.316 ; Rise       ; clock_1Hz_divider:inst_clock_1Hz|clk_out ;
+-----------+------------------------------------------+--------+--------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.057 ; 7.057 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.038 ; 7.038 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.057 ; 7.057 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.745 ; 6.745 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.740 ; 6.740 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.870 ; 6.870 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.806 ; 6.806 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.862 ; 6.862 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.788 ; 6.788 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.565 ; 6.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.792 ; 6.792 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.628 ; 7.628 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.628 ; 7.628 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.349 ; 7.349 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.375 ; 7.375 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.289 ; 7.289 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.379 ; 7.379 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.309 ; 7.309 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.310 ; 7.310 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.325 ; 7.325 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.149 ; 7.149 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.157 ; 7.157 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 8.151 ; 8.151 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 7.796 ; 7.796 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.796 ; 7.796 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.578 ; 7.578 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.306 ; 7.306 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.577 ; 7.577 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.310 ; 7.310 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.532 ; 7.532 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.297 ; 7.297 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.489 ; 7.489 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.254 ; 7.254 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 7.502 ; 7.502 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 7.816 ; 7.816 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 4.120 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.158 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.862 ; 3.862 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.874 ; 3.874 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.715 ; 3.715 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.707 ; 3.707 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.814 ; 3.814 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.770 ; 3.770 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.794 ; 3.794 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.750 ; 3.750 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.649 ; 3.649 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.749 ; 3.749 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_g[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.941 ; 3.941 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.161 ; 4.161 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.020 ; 4.020 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.038 ; 4.038 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.977 ; 3.977 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.046 ; 4.046 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.990 ; 3.990 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.983 ; 3.983 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.993 ; 3.993 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.963 ; 3.963 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_g[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.941 ; 3.941 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.414 ; 4.414 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.979 ; 3.979 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.217 ; 4.217 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.120 ; 4.120 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.024 ; 4.024 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.114 ; 4.114 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.034 ; 4.034 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.093 ; 4.093 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.979 ; 3.979 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.061 ; 4.061 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.982 ; 3.982 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 4.099 ; 4.099 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 4.238 ; 4.238 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.158 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 68314    ; 0        ; 0        ; 0        ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 11584    ; 0        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 42978    ; 0        ; 0        ; 0        ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
; clock_50M                                ; clock_50M                                ; 20800    ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_1Hz_divider:inst_clock_1Hz|clk_out ; 68314    ; 0        ; 0        ; 0        ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 11584    ; 0        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 42978    ; 0        ; 0        ; 0        ;
; clock_1Hz_divider:inst_clock_1Hz|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
; clock_50M                                ; clock_50M                                ; 20800    ; 0        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 62    ; 62   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 29 18:11:21 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
    Info (332105): create_clock -period 1.000 -name clock_1Hz_divider:inst_clock_1Hz|clk_out clock_1Hz_divider:inst_clock_1Hz|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.931      -276.583 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -7.405      -219.189 clock_1Hz_divider:inst_clock_1Hz|clk_out 
    Info (332119):    -7.138      -238.705 clock_50M 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -5.104 clock_50M 
    Info (332119):     0.809         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.752         0.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -0.500       -32.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.063
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.063       -99.771 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -2.926       -84.507 clock_50M 
    Info (332119):    -2.827       -82.712 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332146): Worst-case hold slack is -1.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.598        -3.184 clock_50M 
    Info (332119):     0.361         0.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     0.765         0.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -67.380 clock_50M 
    Info (332119):    -0.500       -52.000 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):    -0.500       -32.000 clock_1Hz_divider:inst_clock_1Hz|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 331 megabytes
    Info: Processing ended: Tue Aug 29 18:11:22 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


