# Функциональная схемотехника. Лабораторная работа 2.

Вариант 3: (1 сумматор, 2 умножителя) 
```math
\sqrt{a^2+b^2}
```
## Цель работы:

Получить навыки описания арифметических блоков на RTL-уровне с использованием языка описания аппаратуры Verilog HDL.

## Схема:

![image](https://user-images.githubusercontent.com/68964770/230856259-bd89b001-cfb1-4a30-aba6-60a69a264b6d.png)

![image](https://user-images.githubusercontent.com/68964770/230856269-ff6530fe-8264-48fd-88ba-0f172d1367ee.png)

## Описание работы разработанного блока:

- Блок сначала обнуляет значения и переходит в состояние IDLE
- Затем сбрасывает `rst` и переходит в состояние `WORK_MULT`
- Передает сигнал готовности в модули умножителей
- Дожидается сигнала от модулей и меняет состояние на `WORK_SQRT`
- Передает сигнал готовности в модуль вычисления корня
- Дожидается сигнала от модуля, выславляет значение на выходе и меняет состояние на `IDLE`

## Область допустимых значений для разработанного блока:
- `0 <= a, b <= 2^8 - 1`
- `0 <= y <= 2^8 - 1`

## Результат тестирования разработанного блока:

Тест проверяет работу модуля на нескольких значениях (см ниже) и сравнивает их с посчитанными изначально руками 

```
0 Correct a=  3 b=  4 res=  5
1 Correct a=  5 b= 12 res= 13
2 Correct a=  8 b= 15 res= 17
3 Correct a=  1 b=  1 res=  1
4 Correct a=  2 b=  2 res=  2
5 Correct a=  1 b=  5 res=  5
6 Correct a= 10 b= 20 res= 22
7 Correct a= 15 b=  6 res= 16
8 Correct a= 55 b= 55 res= 77
9 Correct a=  8 b=  9 res= 12
```

![image](https://user-images.githubusercontent.com/68964770/227804647-e7e12629-d7e7-46a4-adf1-c28670d64229.png)

![image](https://user-images.githubusercontent.com/68964770/227804652-a0722459-e040-4067-87c6-6c2d1962f20d.png)

## Вывод:

Вывод: в процессе работы мы научились разрабатывать компоненты последовательностной логики и моделировать их работу на языке Verilog в среде разработки Vivado. Мы проанализировали функцию, заданную вариантом, после чего на основе полученных данных спроектировали схему, вычисляющую значение этой функции.

