[Inputs]
clk
rst
en
=inV[15:0]=
[Outputs]
=outV[15:0]=
[BiDir]
[ATTRIBUTES]
VeriModel REG16

