let b:verilog_indent_width = 2

