module d_flip_flop (
    input  clk,
    input  rst_n, // Асинхронный сброс (активный ноль)
    input  d,
    output reg q
);

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            q <= 1'b0;
        end else begin
            q <= d;
        end
    end

endmodule