<!DOCTYPE html><html lang="zh-CN" data-theme="light"><head><meta charset="UTF-8"><meta http-equiv="X-UA-Compatible" content="IE=edge"><meta name="viewport" content="width=device-width, initial-scale=1.0,viewport-fit=cover"><title>VLSI超大规模集成电路物理设计 | Zdon</title><meta name="author" content="Zdon"><meta name="copyright" content="Zdon"><meta name="format-detection" content="telephone=no"><meta name="theme-color" content="#ffffff"><meta name="description" content="第一章 绪论电子设计自动化（EDA）EDA（Electronic Design Automation），全称电子设计自动化，是用来辅助超大规模集成电路设计生产的工业软件，涵盖电路芯片设计、制造、封装、测试整个流程。随着芯片设计的复杂程度不断提升，基于先进工艺节点的集成电路规模可达到数十亿个半导体器件，不借助EDA已经无法完成芯片设计。 EDA工具是集成电路设计和制造流程的支撑，是集成电路设计方法学">
<meta property="og:type" content="article">
<meta property="og:title" content="VLSI超大规模集成电路物理设计">
<meta property="og:url" content="http://zdon.fun/2023/08/28/VLSI-Physical-Design/">
<meta property="og:site_name" content="Zdon">
<meta property="og:description" content="第一章 绪论电子设计自动化（EDA）EDA（Electronic Design Automation），全称电子设计自动化，是用来辅助超大规模集成电路设计生产的工业软件，涵盖电路芯片设计、制造、封装、测试整个流程。随着芯片设计的复杂程度不断提升，基于先进工艺节点的集成电路规模可达到数十亿个半导体器件，不借助EDA已经无法完成芯片设计。 EDA工具是集成电路设计和制造流程的支撑，是集成电路设计方法学">
<meta property="og:locale" content="zh_CN">
<meta property="og:image" content="http://zdon.fun/img/default_cover03.jpg">
<meta property="article:published_time" content="2023-08-28T08:33:37.000Z">
<meta property="article:modified_time" content="2024-06-05T09:03:03.624Z">
<meta property="article:author" content="Zdon">
<meta property="article:tag" content="物理设计">
<meta property="article:tag" content="EDA">
<meta property="article:tag" content="电子设计自动化">
<meta property="article:tag" content="VLSI">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="http://zdon.fun/img/default_cover03.jpg"><link rel="shortcut icon" href="/img/favicon.png"><link rel="canonical" href="http://zdon.fun/2023/08/28/VLSI-Physical-Design/"><link rel="preconnect" href="//cdn.jsdelivr.net"/><link rel="preconnect" href="//busuanzi.ibruce.info"/><link rel="stylesheet" href="/css/index.css?v=4.12.0"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fortawesome/fontawesome-free@6.5.1/css/all.min.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fancyapps/ui@5.0.32/dist/fancybox/fancybox.min.css" media="print" onload="this.media='all'"><script>const GLOBAL_CONFIG = {
  root: '/',
  algolia: undefined,
  localSearch: {"path":"/search.xml","preload":false,"top_n_per_article":1,"unescape":false,"languages":{"hits_empty":"找不到您查询的内容：${query}","hits_stats":"共找到 ${hits} 篇文章"}},
  translate: undefined,
  noticeOutdate: undefined,
  highlight: {"plugin":"highlight.js","highlightCopy":true,"highlightLang":true,"highlightHeightLimit":false},
  copy: {
    success: '复制成功',
    error: '复制错误',
    noSupport: '浏览器不支持'
  },
  relativeDate: {
    homepage: false,
    post: false
  },
  runtime: '',
  dateSuffix: {
    just: '刚刚',
    min: '分钟前',
    hour: '小时前',
    day: '天前',
    month: '个月前'
  },
  copyright: undefined,
  lightbox: 'fancybox',
  Snackbar: undefined,
  infinitegrid: {
    js: 'https://cdn.jsdelivr.net/npm/@egjs/infinitegrid@4.11.0/dist/infinitegrid.min.js',
    buttonText: '加载更多'
  },
  isPhotoFigcaption: false,
  islazyload: false,
  isAnchor: false,
  percent: {
    toc: true,
    rightside: false,
  },
  autoDarkmode: false
}</script><script id="config-diff">var GLOBAL_CONFIG_SITE = {
  title: 'VLSI超大规模集成电路物理设计',
  isPost: true,
  isHome: false,
  isHighlightShrink: false,
  isToc: true,
  postUpdate: '2024-06-05 17:03:03'
}</script><script>(win=>{
      win.saveToLocal = {
        set: (key, value, ttl) => {
          if (ttl === 0) return
          const now = Date.now()
          const expiry = now + ttl * 86400000
          const item = {
            value,
            expiry
          }
          localStorage.setItem(key, JSON.stringify(item))
        },
      
        get: key => {
          const itemStr = localStorage.getItem(key)
      
          if (!itemStr) {
            return undefined
          }
          const item = JSON.parse(itemStr)
          const now = Date.now()
      
          if (now > item.expiry) {
            localStorage.removeItem(key)
            return undefined
          }
          return item.value
        }
      }
    
      win.getScript = (url, attr = {}) => new Promise((resolve, reject) => {
        const script = document.createElement('script')
        script.src = url
        script.async = true
        script.onerror = reject
        script.onload = script.onreadystatechange = function() {
          const loadState = this.readyState
          if (loadState && loadState !== 'loaded' && loadState !== 'complete') return
          script.onload = script.onreadystatechange = null
          resolve()
        }

        Object.keys(attr).forEach(key => {
          script.setAttribute(key, attr[key])
        })

        document.head.appendChild(script)
      })
    
      win.getCSS = (url, id = false) => new Promise((resolve, reject) => {
        const link = document.createElement('link')
        link.rel = 'stylesheet'
        link.href = url
        if (id) link.id = id
        link.onerror = reject
        link.onload = link.onreadystatechange = function() {
          const loadState = this.readyState
          if (loadState && loadState !== 'loaded' && loadState !== 'complete') return
          link.onload = link.onreadystatechange = null
          resolve()
        }
        document.head.appendChild(link)
      })
    
      win.activateDarkMode = () => {
        document.documentElement.setAttribute('data-theme', 'dark')
        if (document.querySelector('meta[name="theme-color"]') !== null) {
          document.querySelector('meta[name="theme-color"]').setAttribute('content', '#0d0d0d')
        }
      }
      win.activateLightMode = () => {
        document.documentElement.setAttribute('data-theme', 'light')
        if (document.querySelector('meta[name="theme-color"]') !== null) {
          document.querySelector('meta[name="theme-color"]').setAttribute('content', '#ffffff')
        }
      }
      const t = saveToLocal.get('theme')
    
        if (t === 'dark') activateDarkMode()
        else if (t === 'light') activateLightMode()
      
      const asideStatus = saveToLocal.get('aside-status')
      if (asideStatus !== undefined) {
        if (asideStatus === 'hide') {
          document.documentElement.classList.add('hide-aside')
        } else {
          document.documentElement.classList.remove('hide-aside')
        }
      }
    
      const detectApple = () => {
        if(/iPad|iPhone|iPod|Macintosh/.test(navigator.userAgent)){
          document.documentElement.classList.add('apple')
        }
      }
      detectApple()
    })(window)</script><!-- hexo injector head_end start -->
<link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.12.0/dist/katex.min.css">
<!-- hexo injector head_end end --><meta name="generator" content="Hexo 7.0.0"></head><body><div id="sidebar"><div id="menu-mask"></div><div id="sidebar-menus"><div class="avatar-img is-center"><img src="/img/favicon.png" onerror="onerror=null;src='/img/friend_404.gif'" alt="avatar"/></div><div class="sidebar-site-data site-data is-center"><a href="/archives/"><div class="headline">文章</div><div class="length-num">42</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">61</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">3</div></a></div><hr class="custom-hr"/><div class="menus_items"><div class="menus_item"><a class="site-page" href="/"><i class="fa-fw fas fa-home"></i><span> Home</span></a></div><div class="menus_item"><a class="site-page" href="/archives/"><i class="fa-fw fas fa-archive"></i><span> Archives</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><i class="fa-fw fas fa-tags"></i><span> Tags</span></a></div><div class="menus_item"><a class="site-page" href="/categories/"><i class="fa-fw fas fa-folder-open"></i><span> Categories</span></a></div></div></div></div><div class="post" id="body-wrap"><header class="post-bg" id="page-header" style="background-image: url('/img/default_cover03.jpg')"><nav id="nav"><span id="blog-info"><a href="/" title="Zdon"><span class="site-name">Zdon</span></a></span><div id="menus"><div id="search-button"><a class="site-page social-icon search" href="javascript:void(0);"><i class="fas fa-search fa-fw"></i><span> 搜索</span></a></div><div class="menus_items"><div class="menus_item"><a class="site-page" href="/"><i class="fa-fw fas fa-home"></i><span> Home</span></a></div><div class="menus_item"><a class="site-page" href="/archives/"><i class="fa-fw fas fa-archive"></i><span> Archives</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><i class="fa-fw fas fa-tags"></i><span> Tags</span></a></div><div class="menus_item"><a class="site-page" href="/categories/"><i class="fa-fw fas fa-folder-open"></i><span> Categories</span></a></div></div><div id="toggle-menu"><a class="site-page" href="javascript:void(0);"><i class="fas fa-bars fa-fw"></i></a></div></div></nav><div id="post-info"><h1 class="post-title">VLSI超大规模集成电路物理设计</h1><div id="post-meta"><div class="meta-firstline"><span class="post-meta-date"><i class="fa-fw post-meta-icon far fa-calendar-alt"></i><span class="post-meta-label">发表于</span><time datetime="2023-08-28T08:33:37.000Z" title="发表于 2023-08-28 16:33:37">2023-08-28</time></span><span class="post-meta-categories"><span class="post-meta-separator">|</span><i class="fas fa-inbox fa-fw post-meta-icon"></i><a class="post-meta-categories" href="/categories/%E5%AD%A6%E4%B9%A0%E7%AC%94%E8%AE%B0/">学习笔记</a></span></div><div class="meta-secondline"><span class="post-meta-separator">|</span><span class="post-meta-pv-cv" id="" data-flag-title="VLSI超大规模集成电路物理设计"><i class="far fa-eye fa-fw post-meta-icon"></i><span class="post-meta-label">阅读量:</span><span id="busuanzi_value_page_pv"><i class="fa-solid fa-spinner fa-spin"></i></span></span></div></div></div></header><main class="layout" id="content-inner"><div id="post"><article class="post-content" id="article-container"><h2 id="第一章-绪论"><a href="#第一章-绪论" class="headerlink" title="第一章 绪论"></a>第一章 绪论</h2><h3 id="电子设计自动化（EDA）"><a href="#电子设计自动化（EDA）" class="headerlink" title="电子设计自动化（EDA）"></a>电子设计自动化（EDA）</h3><p>EDA（Electronic Design Automation），全称电子设计自动化，是用来辅助超大规模集成电路设计生产的工业软件，涵盖电路芯片设计、制造、封装、测试整个流程。随着芯片设计的复杂程度不断提升，基于先进工艺节点的集成电路规模可达到数十亿个半导体器件，不借助EDA已经无法完成芯片设计。</p>
<p>EDA工具是集成电路设计和制造流程的支撑，是集成电路设计方法学的载体，也是连接设计和制造两个环节的纽带和桥梁。</p>
<p>采用软件来实现自动化</p>
<blockquote>
<p>EDA将设计者的需求分为电子系统层次结构中的多个级别，包括集成电路、多芯片模块和印制电路板</p>
</blockquote>
<p>EDA工具总是面向整个设计过程的自动化，并将设计步骤链接成一个完整的设计流。</p>
<h3 id="VLSI设计流程"><a href="#VLSI设计流程" class="headerlink" title="VLSI设计流程"></a>VLSI设计流程</h3><img src="/2023/08/28/VLSI-Physical-Design/image-20230817170808037.png" class="" title="image-20230817170808037">
<p>系统规范—架构设计—功能和逻辑设计—电路设计—物理设计—物理验证和签收—制造—封装和测试—芯片</p>
<p>物理设计关键步骤还可以细分</p>
<p>划分—芯片规划—布局—时钟树综合—布线—时序收敛</p>
<ul>
<li><p>系统规范</p>
<p>定义系统的总体目标和高级需求：功能、性能、物理尺寸、生产技术</p>
</li>
<li><p>架构设计</p>
<p>模拟和混合信号模块集成</p>
<p>存储管理——串行或者并行——寻址方案</p>
<p>计算核的类型核数量（处理器，数字信号处理单元，特别的DSP算法）</p>
<p>芯片内外的通信，对标准协议的支持</p>
<p>硬、软IP模块的使用</p>
<p>引脚分配、封装、管芯封装接口</p>
<p>电源需求</p>
<p>工艺技术核层堆栈的选择</p>
</li>
<li><p>功能和逻辑设计</p>
<ul>
<li><p>功能设计</p>
<p>每个模块的输入、输出和时序行为</p>
</li>
<li><p>逻辑设计（用硬件描述语言HDL，如Verilog和VHDL定义芯片的功能和时序行为）</p>
</li>
<li><p>逻辑综合工具自动使HDL转变为底层的电路单元。即映射为信号网列表或网表和特定的电路单元</p>
</li>
</ul>
</li>
<li><p>电路设计</p>
<p>一些关键的低端的单元必须在晶体管级来进行设计，这就是所谓的电路设计。</p>
<p>包括：静态RAM模块、I/O、模拟电路、高速函数（乘法器）以及静电放电保护电路</p>
</li>
<li><p>物理设计</p>
<p>所有的设计组件（宏模块、单元、门）都实例化为几何表示</p>
<ul>
<li>划分</li>
<li>布线规划</li>
<li>电源和地网布线</li>
<li>布局</li>
<li>时钟网综合</li>
<li>总体布线</li>
<li>详细布线</li>
<li>时序收敛</li>
</ul>
</li>
<li><p>物理验证</p>
</li>
<li><p>制造：fabrication</p>
</li>
<li><p>封装和测试</p>
</li>
</ul>
<h3 id="VLSI设计模式"><a href="#VLSI设计模式" class="headerlink" title="VLSI设计模式"></a>VLSI设计模式</h3><blockquote>
<p>全定制和半定制</p>
</blockquote>
<ul>
<li><p>半定制标准设计模式：</p>
<ul>
<li>基于单元：通常采用标准单元和宏单元，包含许多预定义元件（从元件库复制而来）</li>
<li>基于阵列：采用门阵列或者FPGA，包含若干制备好的元件，通过预布线相连</li>
</ul>
</li>
<li><p>全制定设计</p>
<p>需要有版图编辑器</p>
</li>
<li><p>标准单元设计，有固定的电源和接地端口</p>
<p>布局的自由度较少，复杂度大大降低</p>
</li>
<li><p>宏单元</p>
<p>较大块逻辑，执行可重用的功能</p>
</li>
<li><p>门阵列</p>
<p>具有标准逻辑功能的硅片，但是没有链接</p>
</li>
<li><p>现场可编程门阵列（FPGA）</p>
<p>逻辑单元和互连都是预先制造好，但是用户可以通过开关来配置</p>
</li>
<li><p>结构化ASIC（无通道门阵列）</p>
</li>
</ul>
<h3 id="版图层和设计规则"><a href="#版图层和设计规则" class="headerlink" title="版图层和设计规则"></a>版图层和设计规则</h3><ul>
<li><p>版图层</p>
<p>硅作为扩散层，多晶硅、铝和铜作为互连层；多晶硅作称为poly层，其余曾称为Metal1层、Metal2层等。</p>
<p>单元之间的布线是完全在金属层进行的。</p>
</li>
<li><p>设计规则</p>
<p>大致分为三类</p>
<ul>
<li>尺寸规则：任何组件（形状）的尺寸</li>
<li>间距规则：组件形状之间的间距</li>
<li>覆盖规则：组件形状之间的覆盖量</li>
</ul>
</li>
</ul>
<h3 id="物理设计优化"><a href="#物理设计优化" class="headerlink" title="物理设计优化"></a>物理设计优化</h3><p>物理设计的目标：最小芯片面积、最小线长和最少过孔</p>
<p>最优化的目标：提升电路性能，可靠性</p>
<ul>
<li><p>版图优化</p>
<blockquote>
<p>满足约束：工艺约束、电气约束、几何约束</p>
</blockquote>
</li>
</ul>
<h3 id="EDA常用术语"><a href="#EDA常用术语" class="headerlink" title="EDA常用术语"></a>EDA常用术语</h3><p>逻辑设计：将HDL描述映射到电路门和门在网表级的连接的过程。</p>
<ul>
<li>结果通常是单元或其他基本电路元件和连接的网表。</li>
</ul>
<p>物理设计：决定单元（或者其他电路元件）和它们的连接在集成电路版图中几何布置的过程。连接拓扑从网表中得到。</p>
<ul>
<li>物理设计的结果是几何和功能都正确的表示，用标准文件格式，例如GDSII流。</li>
</ul>
<p>版图验证包括：</p>
<ul>
<li>设计规则检验（DRC）——遵守所有的技术需求</li>
<li>版图和原理图一致性检验（LVS）——是否和原始网表一致</li>
<li>天线规则检验——没有天线效应</li>
<li>电气规则检验——遵守所有的电气需求</li>
</ul>
<figure class="highlight mipsasm"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br><span class="line">12</span><br><span class="line">13</span><br><span class="line">14</span><br><span class="line">15</span><br><span class="line">16</span><br><span class="line">17</span><br></pre></td><td class="code"><pre><code class="hljs mipsasm">组件：有基本功能的电路元件<br>模块：一个电路划分或者一部分构件的集合<br>块：具有形状的组件，有固定尺寸的电路划分<br>单元：用不同构建建立的逻辑或者功能单位。如：INV，NAND，<span class="hljs-keyword">NOR，常用来指标准单元和宏单元</span><br><span class="hljs-keyword"></span>标准单元：一种预先决定功能的单元，在标准单元里，逻辑设计是将标准单元排列在行里来实现的<br>宏单元：一种没有预先定义尺寸的单元。可以指大型物理版图，如<span class="hljs-keyword">SRAM，CPU核</span><br><span class="hljs-keyword"></span>引脚：一个电子终端，用于连接给定的构件到它的外部环境<br>层：制造工艺等级，在这个等几种，设计构件在芯片上成型。<br>接触层：硅核金属层之间的直接连接，接触层经常用在单元内<br>过孔：金属层之间的连接，通常用来连接不同层的布线结构<br>线网或信号：必须在相同电势下连接的引脚或终端的集合<br>供电网：提供电流给单元的电源（VDD）和地网（GND）<br>网表：设计中连接的所有信号网和构件的集合，或者是所有网和分段设计的连接引脚的列表。<br>网表可以组成：<span class="hljs-number">1</span>、面向引脚，每个设计构件都有一个相关线网的列表。<span class="hljs-number">2</span>、面向线网，每一个线网都有一个相关构件的列表。网表在逻辑综合中创建，是物理设计的关键输入。<br>线网权重（W）：用来表示线网的重要性或关键性<br><br>网表的表示方法：连接图和连接矩阵<br></code></pre></td></tr></table></figure>
<h3 id="第一章总结"><a href="#第一章总结" class="headerlink" title="第一章总结"></a>第一章总结</h3><ul>
<li><p>什么是EDA？</p>
<p>EDA全称是Electrical Design Automation（电子设计自动化），是芯片设计中的辅助软件工具也是必不可少的一个工具，随着芯片中集成的半导体和电路规模越来越大，EDA工具也越来越重要。</p>
</li>
<li><p>超大规模集成电路（VLSI）的设计流程？</p>
<p>系统规范—架构设计—逻辑功能设计—物理设计—物理验证—制造—封装—测试—芯片</p>
</li>
<li><p>其中物理设计包括哪些部分？</p>
<p>物理设计包括：布图规划，布局规划，布线，时钟树综合，时序分析</p>
</li>
</ul>
<h2 id="第二章-网表和系统划分"><a href="#第二章-网表和系统划分" class="headerlink" title="第二章 网表和系统划分"></a>第二章 网表和系统划分</h2><p>一般采用分治的策略进行芯片设计，先将模块进行布局，然后将结果转换为几何划分。</p>
<h3 id="介绍"><a href="#介绍" class="headerlink" title="介绍"></a>介绍</h3><blockquote>
<p>降低现代集成电路设计复杂度的方法是将它们划分为更小的模块。</p>
</blockquote>
<p>划分的主要目标是将电路进行划分，使得子电路之间的连接数最小化，且符合设计约束。</p>
<h3 id="术语"><a href="#术语" class="headerlink" title="术语"></a>术语</h3><figure class="highlight mathematica"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><code class="hljs mathematica">元胞：构成组件的任何逻辑或功能单元<br>划分或块是由元胞和组件构成的<br>多元划分的问题是将电路划分为<span class="hljs-built_in">K</span>个部分<br></code></pre></td></tr></table></figure>
<h3 id="优化目标"><a href="#优化目标" class="headerlink" title="优化目标"></a>优化目标</h3><p>在平衡划分大小时，将所有割边数或割边的权重数最小化，称为最小割划分算法</p>
<h3 id="划分算法"><a href="#划分算法" class="headerlink" title="划分算法"></a>划分算法</h3><blockquote>
<p>Kernighan-Lin算法（KL）、KL拓展算法、Fiduccia-Mattheyses（FM）算法</p>
<p><strong>模拟退火法</strong>、随机爬山算法</p>
</blockquote>
<p>KL算法：对于一个含有2*N个元胞且要划分的区域为N：N的，使用的是两个不同划分之间的元胞进行交换，通过计算能够是当前增益达到最大。</p>
<p>FM算法：划分不平衡的算法，其中需要一个平衡因子来控制移动以后是否平衡。通过计算能够使得移动以后使得当前达到增益最大。可用于超图中。</p>
<h3 id="多级划分框架"><a href="#多级划分框架" class="headerlink" title="多级划分框架"></a>多级划分框架</h3><blockquote>
<p>从粗粒度网表，到细粒度网表</p>
</blockquote>
<p>为了提高网表划分的可扩展性，FM算法被嵌入到了一个多级框架中去，包含几个不同的步骤。</p>
<p>1、原始的展平的网表被进行层次结群。</p>
<p>2、将FM算法应用到这个结群网表中。</p>
<p>3、部分网表在非粗粒度阶段被解开结群。</p>
<p>4、在细粒度阶段，FM算法增量式应用到部分被解开结群的网表中。</p>
<p>5、第3和第4一直继续知道所有网表解开结群为止。</p>
<ul>
<li><p>结群</p>
<p>连接紧密的结点被结群，结群之外的连接保持原来网表的结构。通常结群的大小会受到限制，从而防止结群的退化。</p>
<p>合并结点后，结群的权重是它所包含的成员结点的权重综合</p>
</li>
<li><p>多级划分</p>
<p>当结构过多的时候，FM算法会收到一定的限制，复杂度会很高，所以通过多级划分的方式可以减小复杂度</p>
</li>
<li><p>基于多FPGA的系统划分</p>
</li>
</ul>
<h2 id="第三章-芯片规划"><a href="#第三章-芯片规划" class="headerlink" title="第三章 芯片规划"></a>第三章 芯片规划</h2><p>芯片规划处理大规模模块：高速缓存、嵌入式内存及面积已知、形状固定或可变或集成电路IP核等。</p>
<p><strong>芯片规划主要包括了三个主要阶段：布图规划、引脚分配、电源规划</strong></p>
<p>布局规划：根据模块的面积和长宽比来优化芯片的大小、降低互连线长度和改善时延，从而确定了这些模型的位置和大小。</p>
<p>引脚分配：通过输出信号线连接到块引脚。I/O布局为芯片的输入和输出引脚确定焊盘的位置，通常在芯片的边缘。这一步最理想在布局规划前进行。</p>
<p>电源规划：建立电源供电网，电源网和底线网。</p>
<h3 id="布图规划介绍"><a href="#布图规划介绍" class="headerlink" title="布图规划介绍"></a>布图规划介绍</h3><p>布图描述了模块之间的关系</p>
<p>布局规划阶段确保：1、每个芯片模块被分配了一个形状或位置，便于进行门布局。2、每个有外部连接的引脚被分配了一个位置，这样内部和外部的线网都可以进行布线了。</p>
<h3 id="布图规划的优化目标"><a href="#布图规划的优化目标" class="headerlink" title="布图规划的优化目标"></a>布图规划的优化目标</h3><p>每个模块的位置和它的长宽比</p>
<ul>
<li>全局边界框的面积和形状：影响电路性能、成品率、制造代价</li>
<li>总线长，最小生成树</li>
<li>面积和总线长的组合</li>
<li>信号时延</li>
</ul>
<h3 id="术语-1"><a href="#术语-1" class="headerlink" title="术语"></a>术语</h3><figure class="highlight subunit"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br></pre></td><td class="code"><pre><code class="hljs subunit">矩形划分：将芯片面积划分为一组块或非重叠矩形的几何<br>布图规划二划分：通过不断对矩形进行划分得到的一个矩形划分，从整个芯片开始，反复用水平或垂直割线将其划分为两个小矩形。<br>二划分树或者二划分布图规划树：有k个叶子和k<span class="hljs-string">-1</span>个内部节点的二叉树，每个叶子代表一个块，每个内部节点代表一条水平或垂直割线。<br>布图树：一棵表示层次化布图的树。每个叶子节点代表一个块，每个内部节点代表一个水平分割或垂直分割。<br>约束图：对一个布图表示，包括两个有向图，垂直约束图和水平约束图，可以得到块之间的相对位置关系。<br>垂直约束图：节点权重表示块的高度。最长路径，相当于布局所需的最小垂直高度。<br>水平约束图：结点权重代表块的宽度。最长路径，相当于布局所需的最小水平宽度。<br>序列对：块排列的一个有序对。用S+和S-表示，用于区分序列是左右关系还是上下关系。<br></code></pre></td></tr></table></figure>
<h3 id="布图的表示"><a href="#布图的表示" class="headerlink" title="布图的表示"></a>布图的表示</h3><blockquote>
<p>布图的表示方法：1、约束图，2、序列对</p>
</blockquote>
<p>布图、约束图（垂直约束图，水平约束图）、序列对</p>
<p>问题：</p>
<p>如何将一个布图转化为一个约束图对（垂直&amp;水平）</p>
<ul>
<li>垂直约束图：从下到上，从左到右，先绘制所有的有向箭头，再删除不能直接相连的箭头</li>
</ul>
<p>如何将一个布图转化为一个序列对</p>
<ul>
<li>序列的规则，先考虑垂直方向，再考虑水平方向<ul>
<li>a在b的左边，s1<a,b> s2<a,b></li>
<li>a在b的上面，s1<a,b> s2<b,a></li>
</ul>
</li>
</ul>
<p>如何将一个序列对转化为一个布图</p>
<blockquote>
<p>已知布图的起始点，每个块的宽和高，布图的布局方向（一般是左下到右上）</p>
</blockquote>
<h3 id="布图规划算法"><a href="#布图规划算法" class="headerlink" title="布图规划算法"></a>布图规划算法</h3><blockquote>
<p>布图优化算法：给定一个块的几何，布图尺寸的选择决定了布图面积的最小值，以及每个块的方向和大小。</p>
<p><strong>群生长，模拟退火法</strong>：寻求1、在满足布图面积上限的条件下，最小化互连线总长度。2、同时优化总线长和面积。</p>
</blockquote>
<ul>
<li><p>布局尺寸变化</p>
<p>寻找最小面积布图的尺寸和相应的每个块的尺寸。</p>
<ul>
<li>构造所有块的形状函数</li>
<li>确定顶层布图的形状函数</li>
<li>找出布图和每个独立块的尺寸和位置</li>
</ul>
</li>
</ul>
<p>群生长</p>
<p>基于群生长的方法中，布图是由迭代的增加块，直到所有块都被分配完。</p>
<ul>
<li><p>线性排序</p>
<p>终端网：没有被其他没被安置的相关块</p>
<p>新网：在部分构造排序的任何块上都没有引脚</p>
<p>持续网：在部分构造排序上至少在块上有一个引脚，以及在无序块上至少有一个引脚</p>
<p>以终端网减去新网的值作为增益，排序后每次都进行迭代，得到最终线性排序的序列</p>
</li>
<li><p>群生长</p>
<p>按照线性排序的顺序，依次将最优块放置在布图上</p>
</li>
</ul>
<p>模拟退火（SA）</p>
<p>是一种迭代算法，从一个初始解开始，寻求目标函数解的不断改进。在每次迭代中，要考虑当前解的局部邻域解。</p>
<h3 id="引脚分配"><a href="#引脚分配" class="headerlink" title="引脚分配"></a>引脚分配</h3><p>在引脚分配中，所有线网（信号）被分配到唯一的引脚位置，这样设计性能才是最优化的。优化目标包括块内外的最大化线网可布性和最小化电寄生参数。</p>
<p>引脚分配可以用来连接功能或电等价的元胞引脚。</p>
<p>优化目标：建立一个块和所有它与其他块的引脚的连接关系。</p>
<h3 id="电源和地线布线"><a href="#电源和地线布线" class="headerlink" title="电源和地线布线"></a>电源和地线布线</h3><p>电源和地线网分布设计</p>
<blockquote>
<p>供电网VDD和GND，为每个元胞提供电源，每个元胞都必须与VDD和GND相连。</p>
<p>供电网是：大型的、跨越整个芯片的、再信号布线之前布线</p>
</blockquote>
<p>电源和地线网的物理设计有两种方法：平面法，主要用于模拟电路或者定制块设计中。网格法，主要用于数字集成电路设计中。</p>
<ul>
<li>芯片规划的步骤：布图规划、引脚分配、电源和地线分配</li>
<li>布图用什么来表示？</li>
<li>布图规划有哪些算法？</li>
</ul>
<h2 id="第4章-全局和详细布局"><a href="#第4章-全局和详细布局" class="headerlink" title="第4章 全局和详细布局"></a>第4章 全局和详细布局</h2><p>将电路划分成小模块和对版图进行布局规划，从而确定块的轮廓线和引脚位置后，要求解优化目标（最小化元件间的总线长），布局要确定每个块中的标准单元或逻辑元件的位置。</p>
<p>全局布局：分配大概的位置，给可变动的器件</p>
<ul>
<li>忽视可布目标的特殊形状和大小，不会试图去排列它们的位置到有效的行和列中去。</li>
<li>进行全局定位和全局分布密度</li>
</ul>
<p>详细布局：明确器件的位置使其成为合理的元胞位置并确保没有重叠</p>
<ul>
<li>通过局部操作（交换两个元件）或移动一个行中的几个元件来为其他元件提供位置空间，从而增量式的改进每个标准单元的位置。</li>
</ul>
<p>合法化：将可布元件布置到行列中去，并消除重叠。</p>
<h3 id="介绍-1"><a href="#介绍-1" class="headerlink" title="介绍"></a>介绍</h3><p>布局的目标：为了确定所有电路元件在一个（平面）版图中的位置和方向，给出解的约束（如没有元胞的重叠）和优化目标（如总线长最小化）</p>
<h3 id="优化目标-1"><a href="#优化目标-1" class="headerlink" title="优化目标"></a>优化目标</h3><p>布局器通常优化目标是总线长。</p>
<ul>
<li><p>几种划线模型的选择</p>
<ul>
<li>单链模型</li>
<li>星形模型</li>
<li>最小生成树模型（克鲁斯卡尔）（RMST）</li>
<li>直线最小树</li>
</ul>
</li>
<li><p>带线网权重的总线长</p>
<ul>
<li>所有网络的线长与权重的乘积之和</li>
</ul>
</li>
<li><p>最大割数</p>
<p>最小化某一个布局总的割数</p>
</li>
<li><p>布线拥挤度（可以使用密度来表示：即布线所需要的轨道数与可提供的轨道数的比值）</p>
<p>当所有穿过边的布线数小于最大的布线数时，则说明该布局是可布线的</p>
</li>
<li><p>信号延时</p>
<p>对于给定的涉及，布局的总线长影响最大时钟频率，主要依赖于线网的时延和门时延。</p>
<p>电路时序通常使用静态时序分析法（STA）进行验证，对线网和门时延进行估算。常见的术语包括实际到达时间（AAT）和需求到达时间（RAT），可对电路中每个结点v进行估算。</p>
</li>
</ul>
<h3 id="全局布局"><a href="#全局布局" class="headerlink" title="全局布局"></a>全局布局</h3><blockquote>
<p>全局布局确定布局的大致位置，详细布局消除重叠的因素</p>
</blockquote>
<p>最小割划分、二次布局、力矢量布局、模拟退火</p>
<ul>
<li><p>最小割布局：利用划分算法将网表和版图区域划分为较小的子网表和子区域。子网表和子区域重复划分到更小的部分，直到每个子区域包含少量的元胞。当实现最小割布局时，网表被划分为每个子区域拥有它自己唯一的子网表。</p>
<p>版图划分的方向：割方向交替法（垂直割线和水平割线交替划分）、割方向重复法（先用单一方向划分，直到达到最小以后，在换方向）</p>
<p>在版图划分的过程中，通常会将版图划分的方向和最小割划分算法结合起来，这样才能够在版图上最终定位某一个模块的位置。</p>
<ul>
<li><p>最小化割网的标准算法KL算法和FM算法</p>
</li>
<li><p>有外部链接的最小割布局</p>
<p>假设每个元胞分别被布置在它们各自的区域中心。如果相关的i拦截接近下一个划分割线，在做下一个割线时则不用考虑这些结点。</p>
</li>
</ul>
</li>
<li><p>解析布局（最小化目标函数）</p>
<ul>
<li><strong>二次线长布局</strong>：分为两个阶段<ul>
<li>第一阶段：依据元胞的中心对元胞进行布局，<strong>从而对二次线长函数最小化</strong>。</li>
<li>第二阶段：将元胞中集中在许多元胞重叠的大的结群打散，从而使所有的单元原来的重叠消除。<strong>详细布局将所有元胞位置合法化并产生一个高质量的、无重叠的布局。</strong></li>
</ul>
</li>
</ul>
</li>
</ul>
<p>  第一阶段方法：迭代求解线性方程：共轭梯度法（CG）、逐次超松弛法（SOR）</p>
<p>  第二阶段方法：详细布局：最小割布局、力矢量布局</p>
<ul>
<li><p>二次线长布局具体算法：</p>
<figure class="highlight llvm"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br></pre></td><td class="code"><pre><code class="hljs llvm">已知线网的的连接，限制的版图区域，求不同元胞在版图中摆放的位置，使得所有元胞在版图中的连线最短。求：所有的元胞的<span class="hljs-keyword">x</span>坐标和y坐标。<br><br><span class="hljs-number">1</span>、列出所有连接的元胞线网的X的总线长L(p)：所有的<span class="hljs-keyword">x</span>距离的差的平方<br><span class="hljs-number">2</span>、分别对所有参数中的<span class="hljs-keyword">x</span>求偏导，并令偏导为<span class="hljs-number">0</span><br><span class="hljs-number">3</span>、列出方程组，解出来的<span class="hljs-keyword">x</span>阵列就是所需要求的解<br>对于Y方向也是同理<br><br>该算法只是以中心点作为元胞的坐标，所有没有考虑到不同元胞的大小，会存在重叠的问题<br></code></pre></td></tr></table></figure>
</li>
<li><p><strong>力矢量布局</strong></p>
<p>用于在已经布置好的版图中，新加入一个元胞，通过找到让该元胞平衡的状态，来确定该元胞在版图中的位置。</p>
<p>采用力学中的质点弹簧系统来建模，每个元胞运动吸引其他元胞，其中吸引力与距离成正比。如果所有元胞到达它们的平衡位置，线长将得到最小化。<strong>将目标转化为将所有的元胞放在一个力平衡的位置上。</strong>——<strong>称为零力目标</strong>（ZFT）</p>
<ul>
<li>对于每一个元胞，都有一个理想的最小ZFT位置。</li>
<li>通过迭代的移动每个单元或者交换元胞到这个位置或相邻近位置，逐步改善布局结果</li>
</ul>
<blockquote>
<p>个人认为：这个方法不能让每一个元胞都到达力的平衡状态，使用一次迭代或者交换，就会打乱原始平衡的元胞。</p>
</blockquote>
</li>
<li><p>基本力矢量布局算法</p>
<blockquote>
<p>Loss为权重乘以坐标差的累计和</p>
</blockquote>
<figure class="highlight css"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br></pre></td><td class="code"><pre><code class="hljs css"><span class="hljs-number">1</span>、任意初始布局<br><span class="hljs-number">2</span>、为每个布局中的元胞设定坐标，并标记为UNMOVED<br><span class="hljs-number">3</span>、对元胞按照元胞的连接数进行排序，该顺序就是元胞迭代的顺序<br><span class="hljs-number">4</span>、迭代的取出每一个元胞，并寻找它的ZFT位置，直到所有的都完成<br><span class="hljs-number">5</span>、若ZFT位置被占据，则移动到其他的位置<br><br>第<span class="hljs-number">5</span>步确定<span class="hljs-selector-tag">p</span>的ZFT时，若ZFT被元胞<span class="hljs-selector-tag">q</span>占据，则移动位置的确定<br><span class="hljs-number">1</span>、如果可能，将<span class="hljs-selector-tag">p</span>移动到靠近<span class="hljs-selector-tag">q</span>的位置<br><span class="hljs-number">2</span>、若交换<span class="hljs-selector-tag">p</span>，<span class="hljs-selector-tag">q</span>后，代价变小，则交换<br><span class="hljs-number">3</span>、链式移动，<span class="hljs-selector-tag">p</span>移动到<span class="hljs-selector-tag">q</span>，<span class="hljs-selector-tag">q</span>移动到下一个，以此类推<br><span class="hljs-number">4</span>、波状移动，<span class="hljs-selector-tag">p</span>移动到<span class="hljs-selector-tag">q</span>，再重新计算<span class="hljs-selector-tag">q</span>的ZFT<br></code></pre></td></tr></table></figure>
</li>
</ul>
<ul>
<li><p>模拟退火算法</p>
<p>列出损失函数，使用带动量的梯度下降，最终计算出使得损失函数最小的最优解</p>
</li>
<li><p>现代布局算法</p>
</li>
</ul>
<h3 id="合法化和详细布局"><a href="#合法化和详细布局" class="headerlink" title="合法化和详细布局"></a>合法化和详细布局</h3><blockquote>
<p>合法化：寻求合法的、没有重叠的布局，从而减少对线长、时序和其他设计目标的不利影响。</p>
</blockquote>
<p>目标：消除元胞中的重叠</p>
<p>使用贪心算法</p>
<ul>
<li><p>按照x坐标进行排序，并进行贪心处理，贪心选择策略为移动到当前元胞最近的，可用的合法位置，但不能超出行的范围。</p>
</li>
<li><p>缺点</p>
<ul>
<li>没有对网表进行考虑</li>
<li>产生了大量的空白区域</li>
</ul>
</li>
</ul>
<h2 id="第五章-总体布线"><a href="#第五章-总体布线" class="headerlink" title="第五章  总体布线"></a>第五章  总体布线</h2><p>在总体布线中，具有相同点位的引脚用线路相连。</p>
<h3 id="介绍-2"><a href="#介绍-2" class="headerlink" title="介绍"></a>介绍</h3><p>给定一个布局和一个网表：确定必要的连接数</p>
<p>需要优化的布线目标：最小化总线长，最大时序松弛</p>
<p>总体布线可分为：固定的裸片布线（芯片外形和所有布线资源都是固定的），可变的裸片布线（可以根据需要添加新布线轨道）</p>
<p>常见的几种布线算法</p>
<ul>
<li>总体布线：粗粒分配布线到<strong>布线区域</strong></li>
<li>详细布线：细粒分配布线到<strong>布线轨道</strong>，包括线网排序，引脚排序。用于完善总体布线。</li>
<li>时序驱动布线：线网拓扑优化和资源分配到关键线网</li>
<li>大信号网布线：电源（VDD）和地线（GND）布线</li>
<li>几何技术：非曼哈顿和时钟布线</li>
</ul>
<h3 id="术语和定义"><a href="#术语和定义" class="headerlink" title="术语和定义"></a>术语和定义</h3><figure class="highlight mathematica"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br><span class="line">7</span><br><span class="line">8</span><br><span class="line">9</span><br><span class="line">10</span><br><span class="line">11</span><br></pre></td><td class="code"><pre><code class="hljs mathematica">布线轨道（列）：一条可用的水平（垂直）接线通路。<br>布线区域：包含了布线轨道的区域。<br>规格一致的布线区域：由均匀分布的水平和垂直网格线形成，产生芯片区域上规格一致的网格。<br>规格不一致的布线区域：由水平和垂直边界形成，与外部引脚连接或宏单元边界对齐。<br>通道：一个矩形不限区域，在两个相对边上由引脚，而在另两边则没有引脚。<br>水平通道：在顶端和低端边界上有引脚的通道。<br>垂直通道：在左右边界上有引脚的通道。<br>通道容量：代表了可用的布线轨道或者列的数量。<br>开关盒：水平和垂直通道的交集。<br><span class="hljs-number">2</span><span class="hljs-built_in">D</span>开关盒：四个边界都有端子的开关盒。<br><span class="hljs-number">3</span><span class="hljs-built_in">D</span>开关盒：六个边界都有端子的开关盒，包括顶部和底部。<br></code></pre></td></tr></table></figure>
<p>优化目标</p>
<blockquote>
<p>最小总线长度，减少线网上的信号时延</p>
</blockquote>
<p>1、确定一个给定布局是否可布线。2、在可用布线区域中确定所有线网的一个粗略布线。</p>
</article><div class="post-copyright"><div class="post-copyright__author"><span class="post-copyright-meta"><i class="fas fa-circle-user fa-fw"></i>文章作者: </span><span class="post-copyright-info"><a href="http://zdon.fun">Zdon</a></span></div><div class="post-copyright__type"><span class="post-copyright-meta"><i class="fas fa-square-arrow-up-right fa-fw"></i>文章链接: </span><span class="post-copyright-info"><a href="http://zdon.fun/2023/08/28/VLSI-Physical-Design/">http://zdon.fun/2023/08/28/VLSI-Physical-Design/</a></span></div><div class="post-copyright__notice"><span class="post-copyright-meta"><i class="fas fa-circle-exclamation fa-fw"></i>版权声明: </span><span class="post-copyright-info">本博客所有文章除特别声明外，均采用 <a href="https://creativecommons.org/licenses/by-nc-sa/4.0/" target="_blank">CC BY-NC-SA 4.0</a> 许可协议。转载请注明来自 <a href="http://zdon.fun" target="_blank">Zdon</a>！</span></div></div><div class="tag_share"><div class="post-meta__tag-list"><a class="post-meta__tags" href="/tags/%E7%89%A9%E7%90%86%E8%AE%BE%E8%AE%A1/">物理设计</a><a class="post-meta__tags" href="/tags/EDA/">EDA</a><a class="post-meta__tags" href="/tags/%E7%94%B5%E5%AD%90%E8%AE%BE%E8%AE%A1%E8%87%AA%E5%8A%A8%E5%8C%96/">电子设计自动化</a><a class="post-meta__tags" href="/tags/VLSI/">VLSI</a></div><div class="post_share"><div class="social-share" data-image="/img/default_cover03.jpg" data-sites="facebook,twitter,wechat,weibo,qq"></div><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/butterfly-extsrc@1.1.3/sharejs/dist/css/share.min.css" media="print" onload="this.media='all'"><script src="https://cdn.jsdelivr.net/npm/butterfly-extsrc@1.1.3/sharejs/dist/js/social-share.min.js" defer></script></div></div><nav class="pagination-post" id="pagination"><div class="prev-post pull-left"><a href="/2023/09/04/eda-summary/" title="EDA基础知识总结"><img class="cover" src="/img/default_cover11.jpg" onerror="onerror=null;src='/img/404.jpg'" alt="cover of previous post"><div class="pagination-info"><div class="label">上一篇</div><div class="prev_info">EDA基础知识总结</div></div></a></div><div class="next-post pull-right"><a href="/2023/08/26/static-timing-analysis/" title="集成电路静态时序分析学习笔记"><img class="cover" src="/img/default_cover04.jpg" onerror="onerror=null;src='/img/404.jpg'" alt="cover of next post"><div class="pagination-info"><div class="label">下一篇</div><div class="next_info">集成电路静态时序分析学习笔记</div></div></a></div></nav><div class="relatedPosts"><div class="headline"><i class="fas fa-thumbs-up fa-fw"></i><span>相关推荐</span></div><div class="relatedPosts-list"><div><a href="/2023/08/09/Physical-design/" title="集成电路物理设计学习笔记"><img class="cover" src="/img/default_cover05.jpg" alt="cover"><div class="content is-center"><div class="date"><i class="far fa-calendar-alt fa-fw"></i> 2023-08-09</div><div class="title">集成电路物理设计学习笔记</div></div></a></div><div><a href="/2023/09/04/eda-summary/" title="EDA基础知识总结"><img class="cover" src="/img/default_cover11.jpg" alt="cover"><div class="content is-center"><div class="date"><i class="far fa-calendar-alt fa-fw"></i> 2023-09-04</div><div class="title">EDA基础知识总结</div></div></a></div><div><a href="/2023/09/10/iEDA-test/" title="iEDA项目代码实践"><img class="cover" src="/img/default_cover04.jpg" alt="cover"><div class="content is-center"><div class="date"><i class="far fa-calendar-alt fa-fw"></i> 2023-09-10</div><div class="title">iEDA项目代码实践</div></div></a></div><div><a href="/2023/08/26/static-timing-analysis/" title="集成电路静态时序分析学习笔记"><img class="cover" src="/img/default_cover04.jpg" alt="cover"><div class="content is-center"><div class="date"><i class="far fa-calendar-alt fa-fw"></i> 2023-08-26</div><div class="title">集成电路静态时序分析学习笔记</div></div></a></div></div></div><hr class="custom-hr"/><div id="post-comment"><div class="comment-head"><div class="comment-headline"><i class="fas fa-comments fa-fw"></i><span> 评论</span></div></div><div class="comment-wrap"><div><div class="vcomment" id="vcomment"></div></div></div></div></div><div class="aside-content" id="aside-content"><div class="card-widget card-info"><div class="is-center"><div class="avatar-img"><img src="/img/favicon.png" onerror="this.onerror=null;this.src='/img/friend_404.gif'" alt="avatar"/></div><div class="author-info__name">Zdon</div><div class="author-info__description">我来自偶然，像一颗尘土。</div></div><div class="card-info-data site-data is-center"><a href="/archives/"><div class="headline">文章</div><div class="length-num">42</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">61</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">3</div></a></div><a id="card-info-btn" target="_blank" rel="noopener" href="https://gitee.com/wzd520"><i class="fab fa-github"></i><span>Follow Me</span></a><div class="card-info-social-icons is-center"><a class="social-icon" href="https://gitee.com/wzd520" target="_blank" title="Gitee"><i class="fab fa-github" style="color: #24292e;"></i></a><a class="social-icon" href="mailto:wuzdon@qq.com" target="_blank" title="Email"><i class="fas fa-envelope" style="color: #4a7dbe;"></i></a></div></div><div class="card-widget card-announcement"><div class="item-headline"><i class="fas fa-bullhorn fa-shake"></i><span>公告</span></div><div class="announcement_content">This is my Blog</div></div><div class="sticky_layout"><div class="card-widget" id="card-toc"><div class="item-headline"><i class="fas fa-stream"></i><span>目录</span><span class="toc-percentage"></span></div><div class="toc-content"><ol class="toc"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E7%AC%AC%E4%B8%80%E7%AB%A0-%E7%BB%AA%E8%AE%BA"><span class="toc-number">1.</span> <span class="toc-text">第一章 绪论</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E7%94%B5%E5%AD%90%E8%AE%BE%E8%AE%A1%E8%87%AA%E5%8A%A8%E5%8C%96%EF%BC%88EDA%EF%BC%89"><span class="toc-number">1.1.</span> <span class="toc-text">电子设计自动化（EDA）</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#VLSI%E8%AE%BE%E8%AE%A1%E6%B5%81%E7%A8%8B"><span class="toc-number">1.2.</span> <span class="toc-text">VLSI设计流程</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#VLSI%E8%AE%BE%E8%AE%A1%E6%A8%A1%E5%BC%8F"><span class="toc-number">1.3.</span> <span class="toc-text">VLSI设计模式</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E7%89%88%E5%9B%BE%E5%B1%82%E5%92%8C%E8%AE%BE%E8%AE%A1%E8%A7%84%E5%88%99"><span class="toc-number">1.4.</span> <span class="toc-text">版图层和设计规则</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E7%89%A9%E7%90%86%E8%AE%BE%E8%AE%A1%E4%BC%98%E5%8C%96"><span class="toc-number">1.5.</span> <span class="toc-text">物理设计优化</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#EDA%E5%B8%B8%E7%94%A8%E6%9C%AF%E8%AF%AD"><span class="toc-number">1.6.</span> <span class="toc-text">EDA常用术语</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E7%AC%AC%E4%B8%80%E7%AB%A0%E6%80%BB%E7%BB%93"><span class="toc-number">1.7.</span> <span class="toc-text">第一章总结</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E7%AC%AC%E4%BA%8C%E7%AB%A0-%E7%BD%91%E8%A1%A8%E5%92%8C%E7%B3%BB%E7%BB%9F%E5%88%92%E5%88%86"><span class="toc-number">2.</span> <span class="toc-text">第二章 网表和系统划分</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%BB%8B%E7%BB%8D"><span class="toc-number">2.1.</span> <span class="toc-text">介绍</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%9C%AF%E8%AF%AD"><span class="toc-number">2.2.</span> <span class="toc-text">术语</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%BC%98%E5%8C%96%E7%9B%AE%E6%A0%87"><span class="toc-number">2.3.</span> <span class="toc-text">优化目标</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%88%92%E5%88%86%E7%AE%97%E6%B3%95"><span class="toc-number">2.4.</span> <span class="toc-text">划分算法</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%A4%9A%E7%BA%A7%E5%88%92%E5%88%86%E6%A1%86%E6%9E%B6"><span class="toc-number">2.5.</span> <span class="toc-text">多级划分框架</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E7%AC%AC%E4%B8%89%E7%AB%A0-%E8%8A%AF%E7%89%87%E8%A7%84%E5%88%92"><span class="toc-number">3.</span> <span class="toc-text">第三章 芯片规划</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%B8%83%E5%9B%BE%E8%A7%84%E5%88%92%E4%BB%8B%E7%BB%8D"><span class="toc-number">3.1.</span> <span class="toc-text">布图规划介绍</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%B8%83%E5%9B%BE%E8%A7%84%E5%88%92%E7%9A%84%E4%BC%98%E5%8C%96%E7%9B%AE%E6%A0%87"><span class="toc-number">3.2.</span> <span class="toc-text">布图规划的优化目标</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%9C%AF%E8%AF%AD-1"><span class="toc-number">3.3.</span> <span class="toc-text">术语</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%B8%83%E5%9B%BE%E7%9A%84%E8%A1%A8%E7%A4%BA"><span class="toc-number">3.4.</span> <span class="toc-text">布图的表示</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%B8%83%E5%9B%BE%E8%A7%84%E5%88%92%E7%AE%97%E6%B3%95"><span class="toc-number">3.5.</span> <span class="toc-text">布图规划算法</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%BC%95%E8%84%9A%E5%88%86%E9%85%8D"><span class="toc-number">3.6.</span> <span class="toc-text">引脚分配</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E7%94%B5%E6%BA%90%E5%92%8C%E5%9C%B0%E7%BA%BF%E5%B8%83%E7%BA%BF"><span class="toc-number">3.7.</span> <span class="toc-text">电源和地线布线</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E7%AC%AC4%E7%AB%A0-%E5%85%A8%E5%B1%80%E5%92%8C%E8%AF%A6%E7%BB%86%E5%B8%83%E5%B1%80"><span class="toc-number">4.</span> <span class="toc-text">第4章 全局和详细布局</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%BB%8B%E7%BB%8D-1"><span class="toc-number">4.1.</span> <span class="toc-text">介绍</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%BC%98%E5%8C%96%E7%9B%AE%E6%A0%87-1"><span class="toc-number">4.2.</span> <span class="toc-text">优化目标</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%85%A8%E5%B1%80%E5%B8%83%E5%B1%80"><span class="toc-number">4.3.</span> <span class="toc-text">全局布局</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E5%90%88%E6%B3%95%E5%8C%96%E5%92%8C%E8%AF%A6%E7%BB%86%E5%B8%83%E5%B1%80"><span class="toc-number">4.4.</span> <span class="toc-text">合法化和详细布局</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E7%AC%AC%E4%BA%94%E7%AB%A0-%E6%80%BB%E4%BD%93%E5%B8%83%E7%BA%BF"><span class="toc-number">5.</span> <span class="toc-text">第五章  总体布线</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#%E4%BB%8B%E7%BB%8D-2"><span class="toc-number">5.1.</span> <span class="toc-text">介绍</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#%E6%9C%AF%E8%AF%AD%E5%92%8C%E5%AE%9A%E4%B9%89"><span class="toc-number">5.2.</span> <span class="toc-text">术语和定义</span></a></li></ol></li></ol></div></div><div class="card-widget card-recent-post"><div class="item-headline"><i class="fas fa-history"></i><span>最新文章</span></div><div class="aside-list"><div class="aside-list-item"><a class="thumbnail" href="/2024/07/12/c-stl-use/" title="C++中常见容器的使用方法"><img src="/img/default_cover07.jpg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="C++中常见容器的使用方法"/></a><div class="content"><a class="title" href="/2024/07/12/c-stl-use/" title="C++中常见容器的使用方法">C++中常见容器的使用方法</a><time datetime="2024-07-12T01:52:08.000Z" title="发表于 2024-07-12 09:52:08">2024-07-12</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2024/07/11/gdb-debug/" title="如何使用GDB进行调试"><img src="/img/default_cover07.jpg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="如何使用GDB进行调试"/></a><div class="content"><a class="title" href="/2024/07/11/gdb-debug/" title="如何使用GDB进行调试">如何使用GDB进行调试</a><time datetime="2024-07-11T07:12:23.000Z" title="发表于 2024-07-11 15:12:23">2024-07-11</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2024/07/10/go-base/" title="Go语言学习-基本语法"><img src="/img/default_cover05.jpg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="Go语言学习-基本语法"/></a><div class="content"><a class="title" href="/2024/07/10/go-base/" title="Go语言学习-基本语法">Go语言学习-基本语法</a><time datetime="2024-07-10T09:16:50.000Z" title="发表于 2024-07-10 17:16:50">2024-07-10</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2024/07/09/go-function/" title="Go语言学习-函数、方法、接口"><img src="/img/default_cover10.jpg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="Go语言学习-函数、方法、接口"/></a><div class="content"><a class="title" href="/2024/07/09/go-function/" title="Go语言学习-函数、方法、接口">Go语言学习-函数、方法、接口</a><time datetime="2024-07-09T08:41:53.000Z" title="发表于 2024-07-09 16:41:53">2024-07-09</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2024/06/26/design-model/" title="设计模式"><img src="/img/default_cover01.jpg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="设计模式"/></a><div class="content"><a class="title" href="/2024/06/26/design-model/" title="设计模式">设计模式</a><time datetime="2024-06-26T06:19:26.000Z" title="发表于 2024-06-26 14:19:26">2024-06-26</time></div></div></div></div></div></div></main><footer id="footer" style="background-image: url('/img/default_cover03.jpg')"><div id="footer-wrap"><div class="copyright">&copy;2023 - 2024 By Zdon</div><div class="footer_custom_text">没有人是一座孤岛</div></div></footer></div><div id="rightside"><div id="rightside-config-hide"><button id="readmode" type="button" title="阅读模式"><i class="fas fa-book-open"></i></button><button id="darkmode" type="button" title="浅色和深色模式转换"><i class="fas fa-adjust"></i></button><button id="hide-aside-btn" type="button" title="单栏和双栏切换"><i class="fas fa-arrows-alt-h"></i></button></div><div id="rightside-config-show"><button id="rightside-config" type="button" title="设置"><i class="fas fa-cog fa-spin"></i></button><button class="close" id="mobile-toc-button" type="button" title="目录"><i class="fas fa-list-ul"></i></button><a id="to_comment" href="#post-comment" title="直达评论"><i class="fas fa-comments"></i></a><button id="go-up" type="button" title="回到顶部"><span class="scroll-percent"></span><i class="fas fa-arrow-up"></i></button></div></div><div><script src="/js/utils.js?v=4.12.0"></script><script src="/js/main.js?v=4.12.0"></script><script src="https://cdn.jsdelivr.net/npm/@fancyapps/ui@5.0.32/dist/fancybox/fancybox.umd.min.js"></script><div class="js-pjax"><script>(() => {
  const initValine = () => {
    const valine = new Valine(Object.assign({
      el: '#vcomment',
      appId: 'QABC9cDUiFvfbJkVsG3I0mp1-gzGzoHsz',
      appKey: '7s6lJmCCK7Bczu8Z93wTmEWb',
      avatar: 'monsterid',
      serverURLs: '',
      emojiMaps: "",
      path: window.location.pathname,
      visitor: false
    }, null))
  }

  const loadValine = async () => {
    if (typeof Valine === 'function') initValine()
    else {
      await getScript('https://cdn.jsdelivr.net/npm/valine@1.5.1/dist/Valine.min.js')
      initValine()
    }
  }

  if ('Valine' === 'Valine' || !true) {
    if (true) btf.loadComment(document.getElementById('vcomment'),loadValine)
    else setTimeout(loadValine, 0)
  } else {
    window.loadOtherComment = loadValine
  }
})()</script></div><script defer="defer" id="ribbon" src="https://cdn.jsdelivr.net/npm/butterfly-extsrc@1.1.3/dist/canvas-ribbon.min.js" size="150" alpha="0.6" zIndex="-1" mobile="true" data-click="false"></script><script id="canvas_nest" defer="defer" color="0,0,255" opacity="0.7" zIndex="-1" count="99" mobile="false" src="https://cdn.jsdelivr.net/npm/butterfly-extsrc@1.1.3/dist/canvas-nest.min.js"></script><script id="click-heart" src="https://cdn.jsdelivr.net/npm/butterfly-extsrc@1.1.3/dist/click-heart.min.js" async="async" mobile="false"></script><script async data-pjax src="//busuanzi.ibruce.info/busuanzi/2.3/busuanzi.pure.mini.js"></script><div id="local-search"><div class="search-dialog"><nav class="search-nav"><span class="search-dialog-title">搜索</span><span id="loading-status"></span><button class="search-close-button"><i class="fas fa-times"></i></button></nav><div class="is-center" id="loading-database"><i class="fas fa-spinner fa-pulse"></i><span>  数据库加载中</span></div><div class="search-wrap"><div id="local-search-input"><div class="local-search-box"><input class="local-search-box--input" placeholder="搜索文章" type="text"/></div></div><hr/><div id="local-search-results"></div><div id="local-search-stats-wrap"></div></div></div><div id="search-mask"></div><script src="/js/search/local-search.js?v=4.12.0"></script></div></div></body></html>