Timing Analyzer report for simple_operations
Fri Jul 31 22:56:42 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; simple_operations                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 281.61 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.551 ; -117.101           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.384 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -82.670                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.551 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.532 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.476 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.393      ;
; -2.476 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.393      ;
; -2.476 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.393      ;
; -2.476 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.393      ;
; -2.458 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.375      ;
; -2.458 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.375      ;
; -2.458 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.375      ;
; -2.458 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.375      ;
; -2.439 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.924      ;
; -2.439 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.924      ;
; -2.439 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.924      ;
; -2.439 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.924      ;
; -2.436 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.921      ;
; -2.436 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.921      ;
; -2.436 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.921      ;
; -2.436 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.921      ;
; -2.428 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.345      ;
; -2.428 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.345      ;
; -2.428 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.345      ;
; -2.428 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.345      ;
; -2.428 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.913      ;
; -2.428 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.913      ;
; -2.428 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.913      ;
; -2.428 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.913      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.377 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.515     ; 2.860      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.373 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.290      ;
; -2.346 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.831      ;
; -2.346 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.831      ;
; -2.346 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.831      ;
; -2.346 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.513     ; 2.831      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.335 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.252      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
; -2.315 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.514     ; 2.799      ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; r_tx_dv                                      ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.446 ; uart_tx:transmitter|r_clk_count[12]          ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.730      ;
; 0.473 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.740      ;
; 0.542 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.241      ;
; 0.547 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.246      ;
; 0.559 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.514      ; 1.259      ;
; 0.601 ; uart_tx:transmitter|r_tx_done                ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.868      ;
; 0.602 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.869      ;
; 0.616 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.900      ;
; 0.618 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.884      ;
; 0.622 ; uart_tx:transmitter|r_clk_count[2]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.906      ;
; 0.624 ; uart_tx:transmitter|r_clk_count[9]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.908      ;
; 0.627 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.894      ;
; 0.627 ; uart_tx:transmitter|r_clk_count[7]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.911      ;
; 0.629 ; uart_tx:transmitter|r_clk_count[10]          ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.098      ; 0.913      ;
; 0.641 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[3]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.642 ; fifo:fifo_tx|r_fifo_count[2]                 ; fifo:fifo_tx|r_fifo_count[2]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.908      ;
; 0.644 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[5]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.646 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; fifo:fifo_tx|r_fifo_count[4]                 ; fifo:fifo_tx|r_fifo_count[4]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.913      ;
; 0.647 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.914      ;
; 0.650 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.349      ;
; 0.653 ; fifo:fifo_tx|r_fifo_count[3]                 ; fifo:fifo_tx|r_fifo_count[3]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.919      ;
; 0.655 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.354      ;
; 0.656 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[6]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_rx:receiver|r_clk_count[2]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; fifo:fifo_tx|r_fifo_count[1]                 ; fifo:fifo_tx|r_fifo_count[1]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[7]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; uart_rx:receiver|r_clk_count[12]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.662 ; fifo:fifo_tx|r_fifo_count[0]                 ; fifo:fifo_tx|r_fifo_count[0]                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.665 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[10]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.932      ;
; 0.666 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[9]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.933      ;
; 0.668 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.367      ;
; 0.671 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.514      ; 1.371      ;
; 0.673 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.513      ; 1.372      ;
; 0.679 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.378      ;
; 0.682 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.949      ;
; 0.683 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.950      ;
; 0.684 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.951      ;
; 0.684 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.383      ;
; 0.685 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.081      ; 0.952      ;
; 0.686 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.953      ;
; 0.691 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.958      ;
; 0.692 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.959      ;
; 0.693 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.960      ;
; 0.697 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.964      ;
; 0.698 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.965      ;
; 0.702 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.969      ;
; 0.703 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.098      ; 0.987      ;
; 0.704 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.514      ; 1.404      ;
; 0.714 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.981      ;
; 0.722 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.989      ;
; 0.734 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.756 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.023      ;
; 0.774 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.473      ;
; 0.776 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.475      ;
; 0.779 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.478      ;
; 0.781 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.513      ; 1.480      ;
; 0.789 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.514      ; 1.489      ;
; 0.794 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.513      ; 1.493      ;
; 0.799 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.513      ; 1.498      ;
; 0.802 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.514      ; 1.502      ;
; 0.802 ; uart_tx:transmitter|r_clk_count[11]          ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.098      ; 1.086      ;
; 0.805 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.513      ; 1.504      ;
; 0.806 ; uart_tx:transmitter|r_clk_count[8]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.090      ;
; 0.810 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.513      ; 1.509      ;
; 0.818 ; uart_rx:receiver|r_clk_count[5]              ; uart_rx:receiver|r_clk_count[5]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.085      ;
; 0.821 ; uart_rx:receiver|r_clk_count[3]              ; uart_rx:receiver|r_clk_count[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.088      ;
; 0.822 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.089      ;
; 0.843 ; uart_rx:receiver|r_rx_data_r                 ; uart_rx:receiver|r_rx_data                   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.124      ;
; 0.843 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.080      ; 1.109      ;
; 0.851 ; uart_rx:receiver|r_clk_count[4]              ; uart_rx:receiver|r_clk_count[4]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.118      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 309.41 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.232 ; -101.152          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -82.670                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.232 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.159      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.215 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.142      ;
; -2.170 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.170 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.170 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.170 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.170 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.170 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.170 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.170 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.097      ;
; -2.156 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.688      ;
; -2.156 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.688      ;
; -2.156 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.688      ;
; -2.156 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.688      ;
; -2.148 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.075      ;
; -2.148 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.075      ;
; -2.148 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.075      ;
; -2.148 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.075      ;
; -2.144 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.676      ;
; -2.144 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.676      ;
; -2.144 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.676      ;
; -2.144 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.676      ;
; -2.137 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.669      ;
; -2.137 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.669      ;
; -2.137 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.669      ;
; -2.137 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.669      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.095 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.022      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.092 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.469     ; 2.622      ;
; -2.089 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.621      ;
; -2.089 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.621      ;
; -2.089 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.621      ;
; -2.089 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.467     ; 2.621      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.043 ; uart_rx:receiver|r_clk_count[6]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.970      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
; -2.034 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.469     ; 2.564      ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; r_tx_dv                                      ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.402 ; uart_tx:transmitter|r_clk_count[12]          ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.088      ; 0.661      ;
; 0.427 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.670      ;
; 0.485 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.123      ;
; 0.496 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.134      ;
; 0.498 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.138      ;
; 0.552 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.795      ;
; 0.556 ; uart_tx:transmitter|r_tx_done                ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.800      ;
; 0.563 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.822      ;
; 0.569 ; uart_tx:transmitter|r_clk_count[2]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.828      ;
; 0.571 ; uart_tx:transmitter|r_clk_count[9]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.830      ;
; 0.571 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.813      ;
; 0.574 ; uart_tx:transmitter|r_clk_count[7]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.833      ;
; 0.575 ; uart_tx:transmitter|r_clk_count[10]          ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.088      ; 0.834      ;
; 0.581 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.581 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.219      ;
; 0.586 ; fifo:fifo_tx|r_fifo_count[2]                 ; fifo:fifo_tx|r_fifo_count[2]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[3]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.589 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.590 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[5]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.592 ; fifo:fifo_tx|r_fifo_count[4]                 ; fifo:fifo_tx|r_fifo_count[4]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.836      ;
; 0.592 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.230      ;
; 0.595 ; fifo:fifo_tx|r_fifo_count[3]                 ; fifo:fifo_tx|r_fifo_count[3]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.838      ;
; 0.595 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.233      ;
; 0.599 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[6]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.239      ;
; 0.600 ; uart_rx:receiver|r_clk_count[2]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; fifo:fifo_tx|r_fifo_count[1]                 ; fifo:fifo_tx|r_fifo_count[1]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; uart_rx:receiver|r_clk_count[12]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.604 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[7]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.242      ;
; 0.606 ; fifo:fifo_tx|r_fifo_count[0]                 ; fifo:fifo_tx|r_fifo_count[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.467      ; 1.244      ;
; 0.607 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[10]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.850      ;
; 0.610 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[9]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.853      ;
; 0.615 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.253      ;
; 0.624 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[0]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.624 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[8]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.624 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.867      ;
; 0.625 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.625 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.265      ;
; 0.628 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.871      ;
; 0.629 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.072      ; 0.872      ;
; 0.632 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.633 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.638 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.088      ; 0.897      ;
; 0.640 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.883      ;
; 0.641 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.884      ;
; 0.644 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
; 0.652 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.895      ;
; 0.661 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.904      ;
; 0.663 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.906      ;
; 0.687 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.325      ;
; 0.691 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.329      ;
; 0.692 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.935      ;
; 0.698 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.336      ;
; 0.702 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.467      ; 1.340      ;
; 0.703 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.343      ;
; 0.705 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.467      ; 1.343      ;
; 0.710 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.469      ; 1.350      ;
; 0.714 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.467      ; 1.352      ;
; 0.716 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.467      ; 1.354      ;
; 0.725 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.467      ; 1.363      ;
; 0.747 ; uart_rx:receiver|r_rx_data_r                 ; uart_rx:receiver|r_rx_data                   ; clk          ; clk         ; 0.000        ; 0.085      ; 1.003      ;
; 0.747 ; uart_tx:transmitter|r_clk_count[11]          ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.088      ; 1.006      ;
; 0.748 ; uart_tx:transmitter|r_clk_count[8]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.088      ; 1.007      ;
; 0.762 ; uart_rx:receiver|r_clk_count[5]              ; uart_rx:receiver|r_clk_count[5]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.005      ;
; 0.763 ; uart_rx:receiver|r_clk_count[3]              ; uart_rx:receiver|r_clk_count[3]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.006      ;
; 0.763 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.007      ;
; 0.781 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.071      ; 1.023      ;
; 0.785 ; uart_rx:receiver|r_clk_count[4]              ; uart_rx:receiver|r_clk_count[4]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.028      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.691 ; -26.412           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -69.438                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.691 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.636      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.682 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.647 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.592      ;
; -0.647 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.592      ;
; -0.647 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.592      ;
; -0.647 ; uart_tx:transmitter|r_clk_count[4]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.592      ;
; -0.637 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.582      ;
; -0.637 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.582      ;
; -0.637 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.582      ;
; -0.637 ; uart_tx:transmitter|r_clk_count[5]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.582      ;
; -0.624 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.569      ;
; -0.624 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.569      ;
; -0.624 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.569      ;
; -0.624 ; uart_tx:transmitter|r_clk_count[3]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.569      ;
; -0.623 ; uart_rx:receiver|r_clk_count[4]          ; uart_rx:receiver|r_rx_dv           ; clk          ; clk         ; 1.000        ; -0.042     ; 1.568      ;
; -0.623 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.365      ;
; -0.623 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.365      ;
; -0.623 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.365      ;
; -0.623 ; uart_tx:transmitter|r_clk_count[11]      ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.365      ;
; -0.614 ; uart_rx:receiver|r_clk_count[3]          ; uart_rx:receiver|r_rx_dv           ; clk          ; clk         ; 1.000        ; -0.042     ; 1.559      ;
; -0.613 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.355      ;
; -0.613 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.355      ;
; -0.613 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.355      ;
; -0.613 ; uart_tx:transmitter|r_clk_count[9]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.355      ;
; -0.607 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.349      ;
; -0.607 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.349      ;
; -0.607 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.349      ;
; -0.607 ; uart_tx:transmitter|r_clk_count[7]       ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.349      ;
; -0.594 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[6] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.336      ;
; -0.594 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[3] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.336      ;
; -0.594 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[4] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.336      ;
; -0.594 ; uart_tx:transmitter|r_clk_count[12]      ; uart_tx:transmitter|r_clk_count[5] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.336      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.594 ; uart_rx:receiver|r_clk_count[8]          ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.539      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.593 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.246     ; 1.334      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.584 ; uart_rx:receiver|r_clk_count[11]         ; uart_rx:receiver|r_clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.245     ; 1.326      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[0]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[1]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[2]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[3]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[4]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[5]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
; -0.579 ; uart_rx:receiver|r_clk_count[5]          ; uart_rx:receiver|r_clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.524      ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; uart_rx:receiver|r_rx_byte[7]                ; uart_rx:receiver|r_rx_byte[7]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[6]                ; uart_rx:receiver|r_rx_byte[6]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[5]                ; uart_rx:receiver|r_rx_byte[5]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[4]                ; uart_rx:receiver|r_rx_byte[4]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[3]                ; uart_rx:receiver|r_rx_byte[3]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[2]                ; uart_rx:receiver|r_rx_byte[2]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[1]                ; uart_rx:receiver|r_rx_byte[1]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_rx_byte[0]                ; uart_rx:receiver|r_rx_byte[0]                ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; uart_rx:receiver|r_sm_main.s_rx_stop_bit     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_rx:receiver|r_bit_index[2]              ; uart_rx:receiver|r_bit_index[2]              ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_rx_dv                     ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_idle            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_bit_index[0]              ; uart_rx:receiver|r_bit_index[0]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:receiver|r_bit_index[1]              ; uart_rx:receiver|r_bit_index[1]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|o_tx_serial              ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|o_tx_active              ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; r_tx_dv                                      ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_bit_index[2]           ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.202 ; uart_tx:transmitter|r_clk_count[12]          ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.336      ;
; 0.218 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.343      ;
; 0.249 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.578      ;
; 0.252 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.581      ;
; 0.260 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.245      ; 0.589      ;
; 0.270 ; uart_tx:transmitter|r_tx_done                ; r_tx_dv                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.396      ;
; 0.272 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.396      ;
; 0.275 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_sm_main.s_cleanup      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.400      ;
; 0.279 ; uart_tx:transmitter|r_clk_count[1]           ; uart_tx:transmitter|r_clk_count[1]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.413      ;
; 0.279 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.405      ;
; 0.282 ; uart_tx:transmitter|r_clk_count[2]           ; uart_tx:transmitter|r_clk_count[2]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.416      ;
; 0.285 ; uart_tx:transmitter|r_clk_count[9]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.419      ;
; 0.285 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.410      ;
; 0.286 ; uart_tx:transmitter|r_clk_count[10]          ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.420      ;
; 0.286 ; uart_tx:transmitter|r_clk_count[7]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.420      ;
; 0.292 ; uart_tx:transmitter|r_clk_count[0]           ; uart_tx:transmitter|r_clk_count[0]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[3]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; fifo:fifo_tx|r_fifo_count[2]                 ; fifo:fifo_tx|r_fifo_count[2]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[5]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; uart_rx:receiver|r_clk_count[11]             ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.050      ; 0.427      ;
; 0.294 ; fifo:fifo_tx|r_fifo_count[4]                 ; fifo:fifo_tx|r_fifo_count[4]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[6]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; fifo:fifo_tx|r_fifo_count[3]                 ; fifo:fifo_tx|r_fifo_count[3]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[6]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; uart_rx:receiver|r_clk_count[12]             ; uart_rx:receiver|r_clk_count[12]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_rx:receiver|r_clk_count[1]              ; uart_rx:receiver|r_clk_count[1]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_rx:receiver|r_clk_count[2]              ; uart_rx:receiver|r_clk_count[2]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[7]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[4]           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; fifo:fifo_tx|r_fifo_count[1]                 ; fifo:fifo_tx|r_fifo_count[1]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.631      ;
; 0.303 ; fifo:fifo_tx|r_fifo_count[0]                 ; fifo:fifo_tx|r_fifo_count[0]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.304 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[9]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; uart_rx:receiver|r_clk_count[10]             ; uart_rx:receiver|r_clk_count[10]             ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.634      ;
; 0.311 ; uart_rx:receiver|r_clk_count[0]              ; uart_rx:receiver|r_clk_count[0]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; clk          ; clk         ; 0.000        ; 0.041      ; 0.437      ;
; 0.313 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[8]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.439      ;
; 0.313 ; uart_rx:receiver|r_sm_main.s_idle            ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.439      ;
; 0.313 ; uart_rx:receiver|r_clk_count[9]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.245      ; 0.642      ;
; 0.315 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.440      ;
; 0.315 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.644      ;
; 0.318 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.245      ; 0.647      ;
; 0.319 ; uart_tx:transmitter|r_bit_index[0]           ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.444      ;
; 0.321 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.446      ;
; 0.321 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.446      ;
; 0.321 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.650      ;
; 0.323 ; uart_rx:receiver|r_sm_main.s_rx_start_bit    ; uart_rx:receiver|r_rx_dv                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.449      ;
; 0.323 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|o_tx_serial              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.448      ;
; 0.324 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_sm_main.s_idle         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.449      ;
; 0.324 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.653      ;
; 0.327 ; uart_rx:receiver|r_rx_data                   ; uart_rx:receiver|r_sm_main.s_rx_data_bits    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.461      ;
; 0.329 ; uart_tx:transmitter|r_sm_main.s_idle         ; uart_tx:transmitter|r_bit_index[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.454      ;
; 0.334 ; uart_rx:receiver|r_clk_count[8]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.245      ; 0.663      ;
; 0.337 ; uart_tx:transmitter|r_sm_main.s_cleanup      ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.462      ;
; 0.342 ; uart_tx:transmitter|r_sm_main.s_tx_data_bits ; uart_tx:transmitter|r_bit_index[1]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.467      ;
; 0.350 ; uart_tx:transmitter|r_sm_main.s_tx_stop_bit  ; uart_tx:transmitter|r_tx_done                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.475      ;
; 0.359 ; uart_tx:transmitter|r_clk_count[11]          ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.050      ; 0.493      ;
; 0.360 ; uart_tx:transmitter|r_clk_count[8]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.050      ; 0.494      ;
; 0.365 ; uart_rx:receiver|r_rx_data_r                 ; uart_rx:receiver|r_rx_data                   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.498      ;
; 0.367 ; uart_rx:receiver|r_clk_count[5]              ; uart_rx:receiver|r_clk_count[5]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.493      ;
; 0.367 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[7]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.696      ;
; 0.368 ; uart_rx:receiver|r_clk_count[3]              ; uart_rx:receiver|r_clk_count[3]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.494      ;
; 0.368 ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; uart_tx:transmitter|o_tx_active              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.494      ;
; 0.368 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.697      ;
; 0.370 ; uart_tx:transmitter|r_clk_count[3]           ; uart_tx:transmitter|r_clk_count[8]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.699      ;
; 0.371 ; uart_tx:transmitter|r_clk_count[5]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.245      ; 0.700      ;
; 0.375 ; uart_rx:receiver|r_clk_count[7]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.245      ; 0.704      ;
; 0.378 ; r_tx_dv                                      ; uart_tx:transmitter|r_sm_main.s_tx_start_bit ; clk          ; clk         ; 0.000        ; 0.040      ; 0.502      ;
; 0.381 ; uart_rx:receiver|r_clk_count[4]              ; uart_rx:receiver|r_clk_count[4]              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.507      ;
; 0.381 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[11]          ; clk          ; clk         ; 0.000        ; 0.245      ; 0.710      ;
; 0.384 ; uart_tx:transmitter|r_clk_count[6]           ; uart_tx:transmitter|r_clk_count[12]          ; clk          ; clk         ; 0.000        ; 0.245      ; 0.713      ;
; 0.386 ; uart_rx:receiver|r_clk_count[6]              ; uart_rx:receiver|r_clk_count[11]             ; clk          ; clk         ; 0.000        ; 0.245      ; 0.715      ;
; 0.387 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[9]           ; clk          ; clk         ; 0.000        ; 0.245      ; 0.716      ;
; 0.390 ; uart_tx:transmitter|r_clk_count[4]           ; uart_tx:transmitter|r_clk_count[10]          ; clk          ; clk         ; 0.000        ; 0.245      ; 0.719      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.551   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.551   ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -117.101 ; 0.0   ; 0.0      ; 0.0     ; -82.67              ;
;  clk             ; -117.101 ; 0.000 ; N/A      ; N/A     ; -82.670             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_fifo_rx_full       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_full       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_active          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_serial          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_tx_done            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rx_dv              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_fifo_rx_wr_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_wr_data[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_rx_rd_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_wr_data[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_fifo_tx_rd_en         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_tx_dv                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rx_serial             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_fifo_rx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_rx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_rx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_full       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_rd_data[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_fifo_tx_rd_data[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_fifo_tx_empty      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_active          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_tx_serial          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_tx_done            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rx_dv              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; rx_data[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1392     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1392     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rx_serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; o_fifo_tx_empty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_full  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_dv         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_active     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_done       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_serial     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_rx_serial ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; o_fifo_tx_empty ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_fifo_tx_full  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_rx_dv         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_active     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_done       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_tx_serial     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_data[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Fri Jul 31 22:56:40 2020
Info: Command: quartus_sta simple_operations -c simple_operations
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 6 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_operations.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.551            -117.101 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -82.670 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.232            -101.152 clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -82.670 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.691             -26.412 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.438 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4854 megabytes
    Info: Processing ended: Fri Jul 31 22:56:42 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


