- ## [[差分信号]]
- 若将计算机堪称一个巨大的FSM，则其内部的所有的存储部件的值确定了一个唯一状态，其到下一个状态的迁移也是唯一确定的
- # 寄存器与寄存器组
	- 给D触发器加上置数功能则构成一个一位寄存器
	- ![image.png](../assets/image_1664955807047_0.png){:height 261, :width 677}
- # 储存器的工作模式
	- ## 单口储存器
		- 某一时刻，只读或者只写
	- ## 简单双口储存器
		- 简单双口模式支持同时读写（一读一写）
	- ## 混合宽度的简单双口存储器模式
		- 读写使用不同的数据宽度的简单双口模式
	- ## 真双口储存器模式
		- 真双口模式支持任何组合的双口操作：两个读口、两个写口和两个不同时钟频率下的一读口一写口
	- ## 混合宽度的真双口存储器模式
		- 读写使用不同的数据宽度的真双口模式
	- ## ROM
		- 工作于ROM模式，ROM中的内容已经初始化
	- ## FIFO缓冲器
		- 可以实现单时钟或双时钟的FIFO
- # 寄存器和储存器的异同
	- ## 寄存器
		- 存取速度快，并行访问要求高
		- 容量小
		- 存取延时在一个周期以内
		- 在高要求下，寄存器需要异步输出读取结果，即不在时钟沿上读取，而是随着输入地址实时改变
			- 资源消耗很大
	- ## 储存器
		- 容量较大
		- 有读写过程有严格的时序要求
	- 在verilog中，都是使用二维数组表示寄存器和储存器
		- 但是会根据不同的代码特征综合出寄存器或储存器
	- 如果读写没有严格的时序要求，会认为对读写的要求很高，会使用FPGA逻辑单元来实现，消耗大量资源
		- 一般只能支持几KB的储存单元
	- 如果读写严格按照时序要求，仅在时钟上升沿进行单次读写，系统可以用大容量的M10K实现储存
-