Flow report for cxltyp3_memexp_ddr4_top
Wed Aug 30 13:58:01 2023
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------+
; Flow Summary                                        ;
+-------------+---------------------------------------+
; Flow Status ; Successful - Wed Aug 30 13:58:01 2023 ;
+-------------+---------------------------------------+


+---------------------------------------------+
; Flow Settings                               ;
+-------------------+-------------------------+
; Option            ; Setting                 ;
+-------------------+-------------------------+
; Start date & time ; 08/30/2023 13:41:18     ;
; Main task         ; Compilation             ;
; Revision Name     ; cxltyp3_memexp_ddr4_top ;
+-------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------+------------+
; Assignment Name                            ; Value                                                                                                                                                                                                    ; Default Value      ; Entity Name                                                    ; Section Id ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------+------------+
; ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP        ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; ALLOW_DSP_RETIMING                         ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; ALLOW_RAM_RETIMING                         ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; ALM_REGISTER_PACKING_EFFORT                ; Low                                                                                                                                                                                                      ; Medium             ; --                                                             ; --         ;
; COMPILER_SIGNATURE_ID                      ; 273718778446981.169337407835872                                                                                                                                                                          ; --                 ; --                                                             ; --         ;
; ENABLE_CLOCK_LATENCY                       ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; FINAL_PLACEMENT_OPTIMIZATION               ; Always                                                                                                                                                                                                   ; Automatically      ; --                                                             ; --         ;
; FITTER_AGGRESSIVE_ROUTABILITY_OPTIMIZATION ; Always                                                                                                                                                                                                   ; Automatically      ; --                                                             ; --         ;
; FITTER_EFFORT                              ; -- (Not supported for targeted family)                                                                                                                                                                   ; Auto Fit           ; --                                                             ; --         ;
; FLOW_ENABLE_HYPER_RETIMER_FAST_FORWARD     ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; GENERATE_COMPRESSED_SOF                    ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; GLOBAL_PLACEMENT_EFFORT                    ; Maximum Effort                                                                                                                                                                                           ; Normal             ; --                                                             ; --         ;
; MAX_CORE_JUNCTION_TEMP                     ; 100                                                                                                                                                                                                      ; --                 ; --                                                             ; --         ;
; MAX_FANOUT                                 ; 100                                                                                                                                                                                                      ; --                 ; --                                                             ; --         ;
; MIN_CORE_JUNCTION_TEMP                     ; 0                                                                                                                                                                                                        ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rnr_cxl_soft_ip_intf.svh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rnr_ial_sip_intf.svh.iv                                                                                                                ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rtlgen_pkg_latest.vh.iv                                                                                                                ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_customsb_cfg_pkg.vh.iv                                                                                                      ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_customsb_cfg_struct_ports.vh.iv                                                                                             ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_customsb_rdl_assigns.svh.iv                                                                                                 ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_custom_sb_global_struct.svh.iv                                                                                                  ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pm_data_struct.vh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_rtlgen_include_cmb_customsb.vh.iv                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_rtlgen_pkg_cmb_customsb.vh.iv                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_global_pkg.vh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_global_struct_ports.vh.iv                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_pf0_struct_ports.vh.iv                                                                                                      ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_adapter_rdl_assigns.svh.iv                                                                                                  ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_adapter_cfg_struct_ports.vh.iv                                                                                              ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cxp_flopmacro.vm.iv                                                                                                             ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pld_if.svh.iv                                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_tlp_enum.svh.iv                                                                                                                 ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_straps_core.vh.iv                                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_gtunit_struct.svh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_glb_rdl_assigns.svh.iv                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_glb_xtra_logic.svh.iv                                                                                                           ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf0_0_xtra_logic.svh.iv                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf0_1_xtra_logic.svh.iv                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf0_2_xtra_logic.svh.iv                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf0_rdl_assigns.svh.iv                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf1_rdl_assigns.svh.iv                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_adapter_cfg_pkg.vh.iv                                                                                                       ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_pf0_pkg.vh.iv                                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_rtlgen_pkg_cmb_adapter.vh.iv                                                                                                    ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_pf1_pkg.vh.iv                                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_pf1_struct_ports.vh.iv                                                                                                      ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_rtlgen_include_cmb_adapter.vh.iv                                                                                                ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rtlgen_include_latest.vh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rtlgen_include_v12.vh.iv                                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/ial_tc_bbs_reg_macros.vh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_cxltyp3_ed.cmp                                                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/../intel_rtile_cxl_top_cxltyp3_ed.ip                                                                                                                                 ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/altecc_dec_latency1.cmp                                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/../altecc_dec_latency1.ip                                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/altecc_dec_latency2.cmp                                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/../altecc_dec_latency2.ip                                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/altecc_enc_latency0.cmp                                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/../altecc_enc_latency0.ip                                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif/emif.cmp                                                                                                                                                                    ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif/../emif.ip                                                                                                                                                                  ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif_cal_two_ch/emif_cal_two_ch.cmp                                                                                                                                              ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif_cal_two_ch/../emif_cal_two_ch.ip                                                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/reqfifo.cmp                                                                                                                                           ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/../reqfifo.ip                                                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/rspfifo.cmp                                                                                                                                           ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/../rspfifo.ip                                                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; common/intel_reset_release/intel_reset_release/intel_reset_release.cmp                                                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; common/intel_reset_release/intel_reset_release/../intel_reset_release.ip                                                                                                                                 ; --                 ; --                                                             ; --         ;
; MUX_RESTRUCTURE                            ; Off                                                                                                                                                                                                      ; Auto               ; --                                                             ; --         ;
; NUM_PARALLEL_PROCESSORS                    ; 16                                                                                                                                                                                                       ; --                 ; --                                                             ; --         ;
; OPTIMIZATION_MODE                          ; Superior Performance with Maximum Placement Effort                                                                                                                                                       ; Balanced           ; --                                                             ; --         ;
; OPTIMIZATION_TECHNIQUE                     ; Speed                                                                                                                                                                                                    ; Balanced           ; --                                                             ; --         ;
; OPTIMIZE_POWER_DURING_FITTING              ; Off                                                                                                                                                                                                      ; Normal compilation ; --                                                             ; --         ;
; OPTIMIZE_POWER_DURING_SYNTHESIS            ; Off                                                                                                                                                                                                      ; Normal compilation ; --                                                             ; --         ;
; PHYSICAL_SYNTHESIS_HIGH_EFFORT             ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; POST_ROUTE_PHYSICAL_SYNTHESIS              ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; PROJECT_OUTPUT_DIRECTORY                   ; output_files                                                                                                                                                                                             ; --                 ; --                                                             ; --         ;
; QII_AUTO_PACKED_REGISTERS                  ; Normal                                                                                                                                                                                                   ; Auto               ; --                                                             ; --         ;
; REMOVE_DUPLICATE_REGISTERS                 ; Off                                                                                                                                                                                                      ; On                 ; --                                                             ; --         ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL           ; MAXIMUM                                                                                                                                                                                                  ; Normal             ; --                                                             ; --         ;
; RTM_HIGH_PERFORMANCE_EFFORT                ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; SDC_ENTITY_FILE                            ; common/intel_reset_release/intel_reset_release/altera_s10_user_rst_clkgate_1941/synth/altera_s10_user_rst_clkgate_fm.sdc                                                                                 ; --                 ; altera_s10_user_rst_clkgate                                    ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc             ; --                 ; cxl_ip_top                                                     ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc           ; --                 ; cxl_ip_top                                                     ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc ; --                 ; cxl_ip_top                                                     ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_ip_top.sdc                                                                                                                         ; --                 ; cxl_ip_top                                                     ; --         ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy.sdc                                                                                                      ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a.sdc                                                                                 ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a       ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_ast_101/synth/intel_rtile_cxl.sdc                                                                                                                    ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_intel_rtile_cxl_ast_101_2lhya4y ; --         ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/fifo_1920/synth/reqfifo_fifo_1920_tthg67i.sdc                                                                                                         ; --                 ; reqfifo_fifo_1920_tthg67i                                      ; --         ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc                                                                                                         ; --                 ; rspfifo_fifo_1920_vhzfndq                                      ; --         ;
; SEARCH_PATH                                ; ./common                                                                                                                                                                                                 ; --                 ; --                                                             ; --         ;
; SEARCH_PATH                                ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth                                                                                                                                        ; --                 ; --                                                             ; --         ;
; SLD_INFO                                   ; QSYS_NAME altecc_dec_latency1 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                             ; --                 ; altecc_dec_latency1                                            ; --         ;
; SLD_INFO                                   ; QSYS_NAME altecc_dec_latency2 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                             ; --                 ; altecc_dec_latency2                                            ; --         ;
; SLD_INFO                                   ; QSYS_NAME altecc_enc_latency0 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                             ; --                 ; altecc_enc_latency0                                            ; --         ;
; SLD_INFO                                   ; QSYS_NAME emif HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                                            ; --                 ; emif                                                           ; --         ;
; SLD_INFO                                   ; QSYS_NAME emif_cal_two_ch HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                                 ; --                 ; emif_cal_two_ch                                                ; --         ;
; SLD_INFO                                   ; QSYS_NAME intel_reset_release HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                             ; --                 ; intel_reset_release                                            ; --         ;
; SLD_INFO                                   ; QSYS_NAME intel_rtile_cxl_top_cxltyp3_ed HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                  ; --                 ; intel_rtile_cxl_top_cxltyp3_ed                                 ; --         ;
; SLD_INFO                                   ; QSYS_NAME reqfifo HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                                         ; --                 ; reqfifo                                                        ; --         ;
; SLD_INFO                                   ; QSYS_NAME rspfifo HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                                         ; --                 ; rspfifo                                                        ; --         ;
; SOPCINFO_FILE                              ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_cxltyp3_ed.sopcinfo                                                                                                                              ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/altecc_dec_latency1.sopcinfo                                                                                                                       ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/altecc_dec_latency2.sopcinfo                                                                                                                       ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/altecc_enc_latency0.sopcinfo                                                                                                                       ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/emif_ip/emif/emif.sopcinfo                                                                                                                                                               ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/emif_ip/emif_cal_two_ch/emif_cal_two_ch.sopcinfo                                                                                                                                         ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/reqfifo.sopcinfo                                                                                                                                      ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/rspfifo.sopcinfo                                                                                                                                      ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; common/intel_reset_release/intel_reset_release/intel_reset_release.sopcinfo                                                                                                                              ; --                 ; --                                                             ; --         ;
; STATE_MACHINE_PROCESSING                   ; One-Hot                                                                                                                                                                                                  ; Auto               ; --                                                             ; --         ;
; SYNCHRONIZATION_REGISTER_CHAIN_LENGTH      ; 2                                                                                                                                                                                                        ; 3                  ; --                                                             ; --         ;
; SYNTH_GATED_CLOCK_CONVERSION               ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; SYNTH_TIMING_DRIVEN_SYNTHESIS              ; -- (Not supported for targeted family)                                                                                                                                                                   ; --                 ; --                                                             ; --         ;
; TAO_FILE                                   ; myresults.tao                                                                                                                                                                                            ; --                 ; --                                                             ; --         ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxltyp3ddr_quartus_constraints_ed_dis.tcl                                                                                              ; --                 ; cxl_ip_top                                                     ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_ip_parameters.tcl                                                                                        ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_utils.tcl                                                                                                ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_parameters.tcl                                                                                           ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_pin_map.tcl                                                                                              ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_report_io_timing.tcl                                                                                     ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_report_timing.tcl                                                                                        ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_report_timing_core.tcl                                                                                   ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a_all_ip_params.tcl                                                                   ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a       ; --         ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a_parameters.tcl                                                                      ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a       ; --         ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a_pin_map.tcl                                                                         ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a       ; --         ;
; TIMING_ANALYZER_DO_REPORT_TIMING           ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; VERILOG_INPUT_VERSION                      ; SystemVerilog_2009                                                                                                                                                                                       ; Verilog_2001       ; --                                                             ; --         ;
; VERILOG_MACRO                              ; RNR_CXL_SOFT_WRAPPER_MODELSIM                                                                                                                                                                            ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; QUARTUS_FPGA_SYNTH                                                                                                                                                                                       ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; HYC                                                                                                                                                                                                      ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; CXL_POR_TYPE3                                                                                                                                                                                            ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; HDM_64G                                                                                                                                                                                                  ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; SPR_D0                                                                                                                                                                                                   ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; INCLUDE_CXLMEM_READY                                                                                                                                                                                     ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; HYC_BOARD                                                                                                                                                                                                ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; BRDREV_1_BOARD                                                                                                                                                                                           ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; CXL_LINK_WIDTH_X16                                                                                                                                                                                       ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; ENABLE_DDR_DBI_PINS                                                                                                                                                                                      ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEVKIT_BOARD                                                                                                                                                                                             ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; MEM_EXPANDER                                                                                                                                                                                             ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEF_ENABLE_PARSER                                                                                                                                                                                        ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEF_ENABLE_CRD_ADD                                                                                                                                                                                       ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEF_ENABLE_CRD_STEAL                                                                                                                                                                                     ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEF_ENABLE_MERGER                                                                                                                                                                                        ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DIEREV_B_BOARD                                                                                                                                                                                           ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; RNR_TWO_SLICE_CXL_X16                                                                                                                                                                                    ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; RNR_B0_TILE                                                                                                                                                                                              ; --                 ; --                                                             ; --         ;
; ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP        ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; ALLOW_DSP_RETIMING                         ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; ALLOW_RAM_RETIMING                         ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; ALM_REGISTER_PACKING_EFFORT                ; Low                                                                                                                                                                                                      ; Medium             ; --                                                             ; --         ;
; COMPILER_SIGNATURE_ID                      ; 273718778446981.169337422136942                                                                                                                                                                          ; --                 ; --                                                             ; --         ;
; ENABLE_CLOCK_LATENCY                       ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; FINAL_PLACEMENT_OPTIMIZATION               ; Always                                                                                                                                                                                                   ; Automatically      ; --                                                             ; --         ;
; FITTER_AGGRESSIVE_ROUTABILITY_OPTIMIZATION ; Always                                                                                                                                                                                                   ; Automatically      ; --                                                             ; --         ;
; FITTER_EFFORT                              ; -- (Not supported for targeted family)                                                                                                                                                                   ; Auto Fit           ; --                                                             ; --         ;
; FLOW_ENABLE_HYPER_RETIMER_FAST_FORWARD     ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; GENERATE_COMPRESSED_SOF                    ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; GLOBAL_PLACEMENT_EFFORT                    ; Maximum Effort                                                                                                                                                                                           ; Normal             ; --                                                             ; --         ;
; MAX_CORE_JUNCTION_TEMP                     ; 100                                                                                                                                                                                                      ; --                 ; --                                                             ; --         ;
; MAX_FANOUT                                 ; 100                                                                                                                                                                                                      ; --                 ; --                                                             ; --         ;
; MIN_CORE_JUNCTION_TEMP                     ; 0                                                                                                                                                                                                        ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rnr_cxl_soft_ip_intf.svh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rnr_ial_sip_intf.svh.iv                                                                                                                ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rtlgen_pkg_latest.vh.iv                                                                                                                ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_customsb_cfg_pkg.vh.iv                                                                                                      ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_customsb_cfg_struct_ports.vh.iv                                                                                             ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_customsb_rdl_assigns.svh.iv                                                                                                 ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_custom_sb_global_struct.svh.iv                                                                                                  ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pm_data_struct.vh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_rtlgen_include_cmb_customsb.vh.iv                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_rtlgen_pkg_cmb_customsb.vh.iv                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_global_pkg.vh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_global_struct_ports.vh.iv                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_pf0_struct_ports.vh.iv                                                                                                      ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_adapter_rdl_assigns.svh.iv                                                                                                  ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_adapter_cfg_struct_ports.vh.iv                                                                                              ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cxp_flopmacro.vm.iv                                                                                                             ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pld_if.svh.iv                                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_tlp_enum.svh.iv                                                                                                                 ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_straps_core.vh.iv                                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_gtunit_struct.svh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_glb_rdl_assigns.svh.iv                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_glb_xtra_logic.svh.iv                                                                                                           ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf0_0_xtra_logic.svh.iv                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf0_1_xtra_logic.svh.iv                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf0_2_xtra_logic.svh.iv                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf0_rdl_assigns.svh.iv                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_pf1_rdl_assigns.svh.iv                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_adapter_cfg_pkg.vh.iv                                                                                                       ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_pf0_pkg.vh.iv                                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_rtlgen_pkg_cmb_adapter.vh.iv                                                                                                    ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_pf1_pkg.vh.iv                                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_cmb_pf1_struct_ports.vh.iv                                                                                                      ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_io_rtlgen_include_cmb_adapter.vh.iv                                                                                                ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rtlgen_include_latest.vh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/rtlgen_include_v12.vh.iv                                                                                                               ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/ial_tc_bbs_reg_macros.vh.iv                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_cxltyp3_ed.cmp                                                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./../intel_rtile_cxl_top_cxltyp3_ed/../intel_rtile_cxl_top_cxltyp3_ed.ip                                                                                                                                 ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/altecc_dec_latency1.cmp                                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/../altecc_dec_latency1.ip                                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/altecc_dec_latency2.cmp                                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/../altecc_dec_latency2.ip                                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/altecc_enc_latency0.cmp                                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/../altecc_enc_latency0.ip                                                                                                                          ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif/emif.cmp                                                                                                                                                                    ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif/../emif.ip                                                                                                                                                                  ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif_cal_two_ch/emif_cal_two_ch.cmp                                                                                                                                              ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/emif_ip/emif_cal_two_ch/../emif_cal_two_ch.ip                                                                                                                                            ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/reqfifo.cmp                                                                                                                                           ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/../reqfifo.ip                                                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/rspfifo.cmp                                                                                                                                           ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/../rspfifo.ip                                                                                                                                         ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; common/intel_reset_release/intel_reset_release/intel_reset_release.cmp                                                                                                                                   ; --                 ; --                                                             ; --         ;
; MISC_FILE                                  ; common/intel_reset_release/intel_reset_release/../intel_reset_release.ip                                                                                                                                 ; --                 ; --                                                             ; --         ;
; MUX_RESTRUCTURE                            ; Off                                                                                                                                                                                                      ; Auto               ; --                                                             ; --         ;
; NUM_PARALLEL_PROCESSORS                    ; 16                                                                                                                                                                                                       ; --                 ; --                                                             ; --         ;
; OPTIMIZATION_MODE                          ; Superior Performance with Maximum Placement Effort                                                                                                                                                       ; Balanced           ; --                                                             ; --         ;
; OPTIMIZATION_TECHNIQUE                     ; Speed                                                                                                                                                                                                    ; Balanced           ; --                                                             ; --         ;
; OPTIMIZE_POWER_DURING_FITTING              ; Off                                                                                                                                                                                                      ; Normal compilation ; --                                                             ; --         ;
; OPTIMIZE_POWER_DURING_SYNTHESIS            ; Off                                                                                                                                                                                                      ; Normal compilation ; --                                                             ; --         ;
; PHYSICAL_SYNTHESIS_HIGH_EFFORT             ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; POST_ROUTE_PHYSICAL_SYNTHESIS              ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; PROJECT_OUTPUT_DIRECTORY                   ; output_files                                                                                                                                                                                             ; --                 ; --                                                             ; --         ;
; QII_AUTO_PACKED_REGISTERS                  ; Normal                                                                                                                                                                                                   ; Auto               ; --                                                             ; --         ;
; REMOVE_DUPLICATE_REGISTERS                 ; Off                                                                                                                                                                                                      ; On                 ; --                                                             ; --         ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL           ; MAXIMUM                                                                                                                                                                                                  ; Normal             ; --                                                             ; --         ;
; RTM_HIGH_PERFORMANCE_EFFORT                ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; SDC_ENTITY_FILE                            ; common/intel_reset_release/intel_reset_release/altera_s10_user_rst_clkgate_1941/synth/altera_s10_user_rst_clkgate_fm.sdc                                                                                 ; --                 ; altera_s10_user_rst_clkgate                                    ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_slave/st_dc_fifo_1941/synth/cxl_io_slave_st_dc_fifo_1941_t2zlahy.sdc             ; --                 ; cxl_ip_top                                                     ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/cxl_io_master/st_dc_fifo_1941/synth/cxl_io_master_st_dc_fifo_1941_t2zlahy.sdc           ; --                 ; cxl_ip_top                                                     ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/avmm_interconnect_network/ip/avmm_interconnect/hip_reconfig_slave/st_dc_fifo_1941/synth/hip_reconfig_slave_st_dc_fifo_1941_t2zlahy.sdc ; --                 ; cxl_ip_top                                                     ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxl_ip_top.sdc                                                                                                                         ; --                 ; cxl_ip_top                                                     ; --         ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy.sdc                                                                                                      ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a.sdc                                                                                 ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a       ; --         ;
; SDC_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_ast_101/synth/intel_rtile_cxl.sdc                                                                                                                    ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_intel_rtile_cxl_ast_101_2lhya4y ; --         ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/fifo_1920/synth/reqfifo_fifo_1920_tthg67i.sdc                                                                                                         ; --                 ; reqfifo_fifo_1920_tthg67i                                      ; --         ;
; SDC_ENTITY_FILE                            ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/fifo_1920/synth/rspfifo_fifo_1920_vhzfndq.sdc                                                                                                         ; --                 ; rspfifo_fifo_1920_vhzfndq                                      ; --         ;
; SEARCH_PATH                                ; ./common                                                                                                                                                                                                 ; --                 ; --                                                             ; --         ;
; SEARCH_PATH                                ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth                                                                                                                                        ; --                 ; --                                                             ; --         ;
; SLD_INFO                                   ; QSYS_NAME altecc_dec_latency1 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                             ; --                 ; altecc_dec_latency1                                            ; --         ;
; SLD_INFO                                   ; QSYS_NAME altecc_dec_latency2 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                             ; --                 ; altecc_dec_latency2                                            ; --         ;
; SLD_INFO                                   ; QSYS_NAME altecc_enc_latency0 HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                             ; --                 ; altecc_enc_latency0                                            ; --         ;
; SLD_INFO                                   ; QSYS_NAME emif HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                                            ; --                 ; emif                                                           ; --         ;
; SLD_INFO                                   ; QSYS_NAME emif_cal_two_ch HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                                 ; --                 ; emif_cal_two_ch                                                ; --         ;
; SLD_INFO                                   ; QSYS_NAME intel_reset_release HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                             ; --                 ; intel_reset_release                                            ; --         ;
; SLD_INFO                                   ; QSYS_NAME intel_rtile_cxl_top_cxltyp3_ed HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                  ; --                 ; intel_rtile_cxl_top_cxltyp3_ed                                 ; --         ;
; SLD_INFO                                   ; QSYS_NAME reqfifo HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                                         ; --                 ; reqfifo                                                        ; --         ;
; SLD_INFO                                   ; QSYS_NAME rspfifo HAS_SOPCINFO 1 GENERATION_ID 0                                                                                                                                                         ; --                 ; rspfifo                                                        ; --         ;
; SOPCINFO_FILE                              ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_cxltyp3_ed.sopcinfo                                                                                                                              ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency1/altecc_dec_latency1.sopcinfo                                                                                                                       ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_dec_latency2/altecc_dec_latency2.sopcinfo                                                                                                                       ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/altecc_enc_dec_ip/altecc_enc_latency0/altecc_enc_latency0.sopcinfo                                                                                                                       ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/emif_ip/emif/emif.sopcinfo                                                                                                                                                               ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/emif_ip/emif_cal_two_ch/emif_cal_two_ch.sopcinfo                                                                                                                                         ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/sip_quartus_ips/reqfifo_IP/reqfifo/reqfifo.sopcinfo                                                                                                                                      ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; ./common/mc_top/sip_quartus_ips/rspfifo_IP/rspfifo/rspfifo.sopcinfo                                                                                                                                      ; --                 ; --                                                             ; --         ;
; SOPCINFO_FILE                              ; common/intel_reset_release/intel_reset_release/intel_reset_release.sopcinfo                                                                                                                              ; --                 ; --                                                             ; --         ;
; STATE_MACHINE_PROCESSING                   ; One-Hot                                                                                                                                                                                                  ; Auto               ; --                                                             ; --         ;
; SYNCHRONIZATION_REGISTER_CHAIN_LENGTH      ; 2                                                                                                                                                                                                        ; 3                  ; --                                                             ; --         ;
; SYNTH_GATED_CLOCK_CONVERSION               ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; SYNTH_TIMING_DRIVEN_SYNTHESIS              ; -- (Not supported for targeted family)                                                                                                                                                                   ; --                 ; --                                                             ; --         ;
; TAO_FILE                                   ; myresults.tao                                                                                                                                                                                            ; --                 ; --                                                             ; --         ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/intel_rtile_cxl_top_170/synth/cxltyp3ddr_quartus_constraints_ed_dis.tcl                                                                                              ; --                 ; cxl_ip_top                                                     ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_ip_parameters.tcl                                                                                        ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_utils.tcl                                                                                                ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_parameters.tcl                                                                                           ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_pin_map.tcl                                                                                              ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_report_io_timing.tcl                                                                                     ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_report_timing.tcl                                                                                        ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/synth/emif_altera_emif_arch_fm_191_upxq4vy_report_timing_core.tcl                                                                                   ; --                 ; emif_altera_emif_arch_fm_191_upxq4vy                           ; --         ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a_all_ip_params.tcl                                                                   ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a       ; --         ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a_parameters.tcl                                                                      ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a       ; --         ;
; TCL_ENTITY_FILE                            ; ./../intel_rtile_cxl_top_cxltyp3_ed/altera_iopll_1931/synth/intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a_pin_map.tcl                                                                         ; --                 ; intel_rtile_cxl_top_cxltyp3_ed_altera_iopll_1931_lsetw4a       ; --         ;
; TIMING_ANALYZER_DO_REPORT_TIMING           ; On                                                                                                                                                                                                       ; Off                ; --                                                             ; --         ;
; VERILOG_INPUT_VERSION                      ; SystemVerilog_2009                                                                                                                                                                                       ; Verilog_2001       ; --                                                             ; --         ;
; VERILOG_MACRO                              ; RNR_CXL_SOFT_WRAPPER_MODELSIM                                                                                                                                                                            ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; QUARTUS_FPGA_SYNTH                                                                                                                                                                                       ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; HYC                                                                                                                                                                                                      ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; CXL_POR_TYPE3                                                                                                                                                                                            ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; HDM_64G                                                                                                                                                                                                  ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; SPR_D0                                                                                                                                                                                                   ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; INCLUDE_CXLMEM_READY                                                                                                                                                                                     ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; HYC_BOARD                                                                                                                                                                                                ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; BRDREV_1_BOARD                                                                                                                                                                                           ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; CXL_LINK_WIDTH_X16                                                                                                                                                                                       ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; ENABLE_DDR_DBI_PINS                                                                                                                                                                                      ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEVKIT_BOARD                                                                                                                                                                                             ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; MEM_EXPANDER                                                                                                                                                                                             ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEF_ENABLE_PARSER                                                                                                                                                                                        ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEF_ENABLE_CRD_ADD                                                                                                                                                                                       ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEF_ENABLE_CRD_STEAL                                                                                                                                                                                     ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DEF_ENABLE_MERGER                                                                                                                                                                                        ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; DIEREV_B_BOARD                                                                                                                                                                                           ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; RNR_TWO_SLICE_CXL_X16                                                                                                                                                                                    ; --                 ; --                                                             ; --         ;
; VERILOG_MACRO                              ; RNR_B0_TILE                                                                                                                                                                                              ; --                 ; --                                                             ; --         ;
+--------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------+------------+


+--------------------------------------------------+
; Flow Elapsed Time                                ;
+-------------+--------------+---------------------+
; Module Name ; Elapsed Time ; Peak Virtual Memory ;
+-------------+--------------+---------------------+
; Synthesis   ; 00:00:57     ; 3604 MB             ;
; Synthesis   ; 00:14:21     ; 7345 MB             ;
; Total       ; 00:15:18     ; --                  ;
+-------------+--------------+---------------------+


+----------------------------------------------------------------------------------+
; Flow OS Summary                                                                  ;
+-------------+-----------------------+--------------+------------+----------------+
; Module Name ; Machine Hostname      ; OS Name      ; OS Version ; Processor type ;
+-------------+-----------------------+--------------+------------+----------------+
; Synthesis   ; localhost.localdomain ; CentOS Linux ; 7          ; x86_64         ;
; Synthesis   ; localhost.localdomain ; CentOS Linux ; 7          ; x86_64         ;
+-------------+-----------------------+--------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_syn --read_settings_files=on --write_settings_files=off cxltyp3_memexp_ddr4_top -c cxltyp3_memexp_ddr4_top --quick_elab
quartus_syn --read_settings_files=on --write_settings_files=off cxltyp3_memexp_ddr4_top -c cxltyp3_memexp_ddr4_top



