TimeQuest Timing Analyzer report for uart_loopback_top
Mon Aug 07 00:38:16 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'sys_clk'
 27. Slow 1200mV 0C Model Hold: 'sys_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'sys_clk'
 40. Fast 1200mV 0C Model Hold: 'sys_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; uart_loopback_top                                                  ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE10F17C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                        ;
+-----------+-----------------+------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                           ;
+-----------+-----------------+------------+------------------------------------------------+
; 268.6 MHz ; 238.04 MHz      ; sys_clk    ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -2.723 ; -149.337         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.434 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.201 ; -140.689                       ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                  ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.723 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.644      ;
; -2.723 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.644      ;
; -2.706 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.627      ;
; -2.706 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.627      ;
; -2.706 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.627      ;
; -2.706 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.627      ;
; -2.706 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.627      ;
; -2.691 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.612      ;
; -2.691 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.612      ;
; -2.691 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.612      ;
; -2.691 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.612      ;
; -2.691 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.612      ;
; -2.656 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.578      ;
; -2.650 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.572      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.639 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.127     ; 3.428      ;
; -2.631 ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.553      ;
; -2.625 ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.547      ;
; -2.595 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.517      ;
; -2.591 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                          ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.513      ;
; -2.589 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.511      ;
; -2.585 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                          ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.507      ;
; -2.543 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.464      ;
; -2.543 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.464      ;
; -2.543 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.464      ;
; -2.543 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.464      ;
; -2.543 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.464      ;
; -2.525 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.446      ;
; -2.525 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.446      ;
; -2.525 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.446      ;
; -2.525 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.446      ;
; -2.525 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.446      ;
; -2.521 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.443      ;
; -2.515 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.437      ;
; -2.503 ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.425      ;
; -2.502 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.423      ;
; -2.502 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.423      ;
; -2.502 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.423      ;
; -2.502 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.423      ;
; -2.502 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.423      ;
; -2.497 ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.419      ;
; -2.450 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.372      ;
; -2.449 ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.371      ;
; -2.444 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.366      ;
; -2.443 ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.365      ;
; -2.433 ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                                            ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.354      ;
; -2.427 ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                                            ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.348      ;
; -2.414 ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                          ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.336      ;
; -2.408 ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                          ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.330      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.380 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.301      ;
; -2.377 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.298      ;
; -2.377 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.298      ;
; -2.377 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.298      ;
; -2.377 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.298      ;
; -2.377 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.080     ; 3.298      ;
; -2.370 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                          ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.079     ; 3.292      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
; -2.370 ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.082     ; 3.289      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                 ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; uart_recv:u_uart_recv|rxdata[1]   ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[2]   ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[3]   ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[4]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[5]   ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[6]   ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[7]   ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[8]   ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[9]   ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[10]  ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[11]  ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[12]  ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[13]  ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[14]  ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; uart_recv:u_uart_recv|rxdata[15]  ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_flag       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[0]   ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.648 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.434      ;
; 0.666 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.452      ;
; 0.743 ; uart_recv:u_uart_recv|rxdata[0]   ; uart_recv:u_uart_recv|uart_data[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.036      ;
; 0.747 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.059      ;
; 0.752 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.540      ;
; 0.762 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.550      ;
; 0.764 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rx_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.773 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.066      ;
; 0.786 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.078      ;
; 0.786 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.078      ;
; 0.786 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.078      ;
; 0.786 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[13]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.078      ;
; 0.787 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[11]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.079      ;
; 0.788 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|clk_cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.574      ;
; 0.789 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.081      ;
; 0.789 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.081      ;
; 0.789 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.082      ;
; 0.790 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.082      ;
; 0.790 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.082      ;
; 0.790 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[14]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.082      ;
; 0.790 ; uart_recv:u_uart_recv|rx_cnt[4]   ; uart_recv:u_uart_recv|rx_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.083      ;
; 0.804 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.591      ;
; 0.805 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.592      ;
; 0.806 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.592      ;
; 0.811 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.103      ;
; 0.826 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.613      ;
; 0.826 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.613      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.614      ;
; 0.828 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.615      ;
; 0.850 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.143      ;
; 0.864 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.651      ;
; 0.864 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.651      ;
; 0.864 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.651      ;
; 0.864 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.651      ;
; 0.864 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.651      ;
; 0.928 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.714      ;
; 0.945 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.731      ;
; 0.991 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.777      ;
; 1.001 ; uart_recv:u_uart_recv|uart_rxd_d0 ; uart_recv:u_uart_recv|uart_rxd_d1   ; sys_clk      ; sys_clk     ; 0.000        ; 0.077      ; 1.290      ;
; 1.031 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.819      ;
; 1.036 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.824      ;
; 1.040 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.576      ; 1.828      ;
; 1.067 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.853      ;
; 1.068 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.362      ;
; 1.068 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.362      ;
; 1.068 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.362      ;
; 1.069 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.363      ;
; 1.069 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.363      ;
; 1.070 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.364      ;
; 1.070 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.364      ;
; 1.070 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.364      ;
; 1.070 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.364      ;
; 1.070 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.082      ; 1.364      ;
; 1.085 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.377      ;
; 1.085 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.377      ;
; 1.085 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.377      ;
; 1.085 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.377      ;
; 1.085 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.080      ; 1.377      ;
; 1.086 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.872      ;
; 1.086 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.872      ;
; 1.086 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.872      ;
; 1.087 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.873      ;
; 1.087 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.873      ;
; 1.087 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.873      ;
; 1.089 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.875      ;
; 1.089 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.875      ;
; 1.090 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.876      ;
; 1.090 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.876      ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[10]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[11]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[12]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[13]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[14]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[15]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[8]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[9]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[10]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[11]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[12]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[13]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[14]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[15]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[8]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[9]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rxd_d0                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                          ;
; 0.165  ; 0.400        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; 0.166  ; 0.401        ; 0.235          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                          ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[10]                                                                                                                           ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[11]                                                                                                                           ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[12]                                                                                                                           ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[13]                                                                                                                           ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[14]                                                                                                                           ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[15]                                                                                                                           ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                            ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rxd  ; sys_clk    ; 2.747 ; 3.082 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rxd  ; sys_clk    ; -2.254 ; -2.564 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; dac_data[*]         ; sys_clk    ; 8.948 ; 8.875 ; Rise       ; sys_clk         ;
;  dac_data[0]        ; sys_clk    ; 7.513 ; 7.317 ; Rise       ; sys_clk         ;
;  dac_data[1]        ; sys_clk    ; 8.948 ; 8.875 ; Rise       ; sys_clk         ;
;  dac_data[2]        ; sys_clk    ; 7.825 ; 7.591 ; Rise       ; sys_clk         ;
;  dac_data[3]        ; sys_clk    ; 7.479 ; 7.282 ; Rise       ; sys_clk         ;
;  dac_data[4]        ; sys_clk    ; 7.582 ; 7.397 ; Rise       ; sys_clk         ;
;  dac_data[5]        ; sys_clk    ; 7.556 ; 7.374 ; Rise       ; sys_clk         ;
;  dac_data[6]        ; sys_clk    ; 7.589 ; 7.403 ; Rise       ; sys_clk         ;
;  dac_data[7]        ; sys_clk    ; 7.492 ; 7.294 ; Rise       ; sys_clk         ;
;  dac_data[8]        ; sys_clk    ; 7.574 ; 7.404 ; Rise       ; sys_clk         ;
;  dac_data[9]        ; sys_clk    ; 7.530 ; 7.357 ; Rise       ; sys_clk         ;
;  dac_data[10]       ; sys_clk    ; 7.433 ; 7.250 ; Rise       ; sys_clk         ;
;  dac_data[11]       ; sys_clk    ; 7.509 ; 7.351 ; Rise       ; sys_clk         ;
;  dac_data[12]       ; sys_clk    ; 7.340 ; 7.169 ; Rise       ; sys_clk         ;
;  dac_data[13]       ; sys_clk    ; 7.763 ; 7.509 ; Rise       ; sys_clk         ;
;  dac_data[14]       ; sys_clk    ; 7.584 ; 7.419 ; Rise       ; sys_clk         ;
;  dac_data[15]       ; sys_clk    ; 7.545 ; 7.373 ; Rise       ; sys_clk         ;
; uart_recv_data[*]   ; sys_clk    ; 7.724 ; 7.549 ; Rise       ; sys_clk         ;
;  uart_recv_data[0]  ; sys_clk    ; 7.142 ; 7.029 ; Rise       ; sys_clk         ;
;  uart_recv_data[1]  ; sys_clk    ; 7.089 ; 6.974 ; Rise       ; sys_clk         ;
;  uart_recv_data[2]  ; sys_clk    ; 7.465 ; 7.313 ; Rise       ; sys_clk         ;
;  uart_recv_data[3]  ; sys_clk    ; 7.120 ; 7.007 ; Rise       ; sys_clk         ;
;  uart_recv_data[4]  ; sys_clk    ; 7.139 ; 7.027 ; Rise       ; sys_clk         ;
;  uart_recv_data[5]  ; sys_clk    ; 7.724 ; 7.549 ; Rise       ; sys_clk         ;
;  uart_recv_data[6]  ; sys_clk    ; 7.339 ; 7.184 ; Rise       ; sys_clk         ;
;  uart_recv_data[7]  ; sys_clk    ; 7.055 ; 6.934 ; Rise       ; sys_clk         ;
;  uart_recv_data[8]  ; sys_clk    ; 7.409 ; 7.254 ; Rise       ; sys_clk         ;
;  uart_recv_data[9]  ; sys_clk    ; 7.467 ; 7.337 ; Rise       ; sys_clk         ;
;  uart_recv_data[10] ; sys_clk    ; 7.119 ; 7.005 ; Rise       ; sys_clk         ;
;  uart_recv_data[11] ; sys_clk    ; 7.103 ; 6.988 ; Rise       ; sys_clk         ;
;  uart_recv_data[12] ; sys_clk    ; 7.110 ; 6.997 ; Rise       ; sys_clk         ;
;  uart_recv_data[13] ; sys_clk    ; 7.130 ; 7.013 ; Rise       ; sys_clk         ;
;  uart_recv_data[14] ; sys_clk    ; 7.475 ; 7.311 ; Rise       ; sys_clk         ;
;  uart_recv_data[15] ; sys_clk    ; 7.409 ; 7.229 ; Rise       ; sys_clk         ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; dac_data[*]         ; sys_clk    ; 7.102 ; 6.938 ; Rise       ; sys_clk         ;
;  dac_data[0]        ; sys_clk    ; 7.276 ; 7.085 ; Rise       ; sys_clk         ;
;  dac_data[1]        ; sys_clk    ; 8.710 ; 8.643 ; Rise       ; sys_clk         ;
;  dac_data[2]        ; sys_clk    ; 7.575 ; 7.349 ; Rise       ; sys_clk         ;
;  dac_data[3]        ; sys_clk    ; 7.243 ; 7.051 ; Rise       ; sys_clk         ;
;  dac_data[4]        ; sys_clk    ; 7.341 ; 7.162 ; Rise       ; sys_clk         ;
;  dac_data[5]        ; sys_clk    ; 7.317 ; 7.140 ; Rise       ; sys_clk         ;
;  dac_data[6]        ; sys_clk    ; 7.348 ; 7.167 ; Rise       ; sys_clk         ;
;  dac_data[7]        ; sys_clk    ; 7.255 ; 7.063 ; Rise       ; sys_clk         ;
;  dac_data[8]        ; sys_clk    ; 7.334 ; 7.169 ; Rise       ; sys_clk         ;
;  dac_data[9]        ; sys_clk    ; 7.291 ; 7.123 ; Rise       ; sys_clk         ;
;  dac_data[10]       ; sys_clk    ; 7.198 ; 7.020 ; Rise       ; sys_clk         ;
;  dac_data[11]       ; sys_clk    ; 7.271 ; 7.118 ; Rise       ; sys_clk         ;
;  dac_data[12]       ; sys_clk    ; 7.102 ; 6.938 ; Rise       ; sys_clk         ;
;  dac_data[13]       ; sys_clk    ; 7.516 ; 7.270 ; Rise       ; sys_clk         ;
;  dac_data[14]       ; sys_clk    ; 7.343 ; 7.183 ; Rise       ; sys_clk         ;
;  dac_data[15]       ; sys_clk    ; 7.306 ; 7.139 ; Rise       ; sys_clk         ;
; uart_recv_data[*]   ; sys_clk    ; 6.813 ; 6.694 ; Rise       ; sys_clk         ;
;  uart_recv_data[0]  ; sys_clk    ; 6.895 ; 6.785 ; Rise       ; sys_clk         ;
;  uart_recv_data[1]  ; sys_clk    ; 6.845 ; 6.733 ; Rise       ; sys_clk         ;
;  uart_recv_data[2]  ; sys_clk    ; 7.207 ; 7.058 ; Rise       ; sys_clk         ;
;  uart_recv_data[3]  ; sys_clk    ; 6.876 ; 6.766 ; Rise       ; sys_clk         ;
;  uart_recv_data[4]  ; sys_clk    ; 6.892 ; 6.783 ; Rise       ; sys_clk         ;
;  uart_recv_data[5]  ; sys_clk    ; 7.456 ; 7.286 ; Rise       ; sys_clk         ;
;  uart_recv_data[6]  ; sys_clk    ; 7.085 ; 6.934 ; Rise       ; sys_clk         ;
;  uart_recv_data[7]  ; sys_clk    ; 6.813 ; 6.694 ; Rise       ; sys_clk         ;
;  uart_recv_data[8]  ; sys_clk    ; 7.153 ; 7.002 ; Rise       ; sys_clk         ;
;  uart_recv_data[9]  ; sys_clk    ; 7.209 ; 7.082 ; Rise       ; sys_clk         ;
;  uart_recv_data[10] ; sys_clk    ; 6.874 ; 6.763 ; Rise       ; sys_clk         ;
;  uart_recv_data[11] ; sys_clk    ; 6.859 ; 6.746 ; Rise       ; sys_clk         ;
;  uart_recv_data[12] ; sys_clk    ; 6.866 ; 6.755 ; Rise       ; sys_clk         ;
;  uart_recv_data[13] ; sys_clk    ; 6.884 ; 6.770 ; Rise       ; sys_clk         ;
;  uart_recv_data[14] ; sys_clk    ; 7.218 ; 7.058 ; Rise       ; sys_clk         ;
;  uart_recv_data[15] ; sys_clk    ; 7.152 ; 6.977 ; Rise       ; sys_clk         ;
+---------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                         ;
+-----------+-----------------+------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                           ;
+-----------+-----------------+------------+------------------------------------------------+
; 289.6 MHz ; 238.04 MHz      ; sys_clk    ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -2.453 ; -133.891        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.383 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.201 ; -140.689                      ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                  ; To Node                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.453 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.383      ;
; -2.453 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.383      ;
; -2.453 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.383      ;
; -2.453 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.383      ;
; -2.453 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.383      ;
; -2.412 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.343      ;
; -2.408 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.338      ;
; -2.408 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.338      ;
; -2.408 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.338      ;
; -2.408 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.338      ;
; -2.408 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.338      ;
; -2.403 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.334      ;
; -2.398 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.329      ;
; -2.397 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.327      ;
; -2.397 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.327      ;
; -2.397 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.327      ;
; -2.397 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.327      ;
; -2.397 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.327      ;
; -2.389 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.320      ;
; -2.382 ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.313      ;
; -2.368 ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.299      ;
; -2.345 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                          ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.276      ;
; -2.331 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                          ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.262      ;
; -2.329 ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.260      ;
; -2.315 ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.246      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.308 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0 ; sys_clk      ; sys_clk     ; 1.000        ; -0.113     ; 3.119      ;
; -2.279 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.210      ;
; -2.272 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.202      ;
; -2.272 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.202      ;
; -2.272 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.202      ;
; -2.272 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.202      ;
; -2.272 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.202      ;
; -2.265 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.196      ;
; -2.256 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.186      ;
; -2.256 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.186      ;
; -2.256 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.186      ;
; -2.256 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.186      ;
; -2.256 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.186      ;
; -2.230 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.161      ;
; -2.226 ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.157      ;
; -2.219 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.149      ;
; -2.219 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.149      ;
; -2.219 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.149      ;
; -2.219 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.149      ;
; -2.219 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.149      ;
; -2.216 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.147      ;
; -2.212 ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                           ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.143      ;
; -2.205 ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                                            ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.136      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.201 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.130      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.194 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                       ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.123      ;
; -2.191 ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                                            ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.122      ;
; -2.179 ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                          ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.110      ;
; -2.165 ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                          ; uart_recv:u_uart_recv|rx_flag                                                                                                           ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.096      ;
; -2.145 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.076      ;
; -2.144 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                          ; uart_recv:u_uart_recv|rxdata[0]                                                                                                         ; sys_clk      ; sys_clk     ; 1.000        ; -0.071     ; 3.075      ;
; -2.142 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.071      ;
; -2.142 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                        ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.071      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                  ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; uart_recv:u_uart_recv|rxdata[1]   ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[2]   ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[3]   ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[4]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[5]   ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[6]   ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[7]   ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[8]   ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[9]   ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[10]  ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[11]  ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[12]  ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[13]  ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[14]  ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart_recv:u_uart_recv|rxdata[15]  ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_flag       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_recv:u_uart_recv|rxdata[0]   ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.585 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.318      ;
; 0.602 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.335      ;
; 0.634 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.370      ;
; 0.655 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.391      ;
; 0.682 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.417      ;
; 0.683 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.418      ;
; 0.693 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.091      ; 0.979      ;
; 0.694 ; uart_recv:u_uart_recv|rxdata[0]   ; uart_recv:u_uart_recv|uart_data[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.961      ;
; 0.709 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.444      ;
; 0.709 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.444      ;
; 0.710 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rx_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.446      ;
; 0.711 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.444      ;
; 0.713 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.980      ;
; 0.718 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.985      ;
; 0.724 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.457      ;
; 0.727 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.995      ;
; 0.727 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.995      ;
; 0.727 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[13]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.995      ;
; 0.728 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.996      ;
; 0.728 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[11]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.996      ;
; 0.729 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.997      ;
; 0.729 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.997      ;
; 0.730 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|clk_cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.998      ;
; 0.730 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.998      ;
; 0.732 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.000      ;
; 0.733 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[14]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; uart_recv:u_uart_recv|rx_cnt[4]   ; uart_recv:u_uart_recv|rx_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.000      ;
; 0.737 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.004      ;
; 0.755 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.023      ;
; 0.809 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.076      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.814 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.549      ;
; 0.833 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.566      ;
; 0.842 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.575      ;
; 0.846 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.581      ;
; 0.846 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.581      ;
; 0.846 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.581      ;
; 0.846 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.581      ;
; 0.846 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.581      ;
; 0.848 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.583      ;
; 0.889 ; uart_recv:u_uart_recv|uart_rxd_d0 ; uart_recv:u_uart_recv|uart_rxd_d1   ; sys_clk      ; sys_clk     ; 0.000        ; 0.070      ; 1.154      ;
; 0.912 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.648      ;
; 0.915 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.651      ;
; 0.919 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.655      ;
; 0.939 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.674      ;
; 0.939 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.674      ;
; 0.940 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.675      ;
; 0.940 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.675      ;
; 0.940 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.675      ;
; 0.943 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.678      ;
; 0.943 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.678      ;
; 0.943 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.678      ;
; 0.944 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.540      ; 1.679      ;
; 0.950 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.683      ;
; 0.968 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.701      ;
; 0.978 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.714      ;
; 0.982 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.718      ;
; 0.982 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.718      ;
; 0.999 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.735      ;
; 0.999 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.735      ;
; 1.002 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.738      ;
; 1.002 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.738      ;
; 1.008 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.744      ;
; 1.009 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.745      ;
; 1.014 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.750      ;
; 1.015 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.751      ;
; 1.016 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.541      ; 1.752      ;
; 1.023 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.292      ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                                                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[10]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[11]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[12]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[13]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[14]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[15]                                                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[8]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[9]                                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[10]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[11]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[12]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[13]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[14]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[15]                                                                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[8]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[9]                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rxd_d0                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                          ;
; 0.168  ; 0.398        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; 0.175  ; 0.405        ; 0.230          ; Low Pulse Width  ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                          ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[11]                                                                                                                           ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[13]                                                                                                                           ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[15]                                                                                                                           ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                            ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                            ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                            ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                            ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rxd  ; sys_clk    ; 2.467 ; 2.613 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rxd  ; sys_clk    ; -2.024 ; -2.156 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; dac_data[*]         ; sys_clk    ; 8.079 ; 7.919 ; Rise       ; sys_clk         ;
;  dac_data[0]        ; sys_clk    ; 6.845 ; 6.581 ; Rise       ; sys_clk         ;
;  dac_data[1]        ; sys_clk    ; 8.079 ; 7.919 ; Rise       ; sys_clk         ;
;  dac_data[2]        ; sys_clk    ; 7.129 ; 6.834 ; Rise       ; sys_clk         ;
;  dac_data[3]        ; sys_clk    ; 6.813 ; 6.549 ; Rise       ; sys_clk         ;
;  dac_data[4]        ; sys_clk    ; 6.893 ; 6.660 ; Rise       ; sys_clk         ;
;  dac_data[5]        ; sys_clk    ; 6.868 ; 6.641 ; Rise       ; sys_clk         ;
;  dac_data[6]        ; sys_clk    ; 6.900 ; 6.664 ; Rise       ; sys_clk         ;
;  dac_data[7]        ; sys_clk    ; 6.823 ; 6.564 ; Rise       ; sys_clk         ;
;  dac_data[8]        ; sys_clk    ; 6.894 ; 6.668 ; Rise       ; sys_clk         ;
;  dac_data[9]        ; sys_clk    ; 6.852 ; 6.625 ; Rise       ; sys_clk         ;
;  dac_data[10]       ; sys_clk    ; 6.759 ; 6.522 ; Rise       ; sys_clk         ;
;  dac_data[11]       ; sys_clk    ; 6.833 ; 6.617 ; Rise       ; sys_clk         ;
;  dac_data[12]       ; sys_clk    ; 6.663 ; 6.449 ; Rise       ; sys_clk         ;
;  dac_data[13]       ; sys_clk    ; 7.089 ; 6.754 ; Rise       ; sys_clk         ;
;  dac_data[14]       ; sys_clk    ; 6.908 ; 6.680 ; Rise       ; sys_clk         ;
;  dac_data[15]       ; sys_clk    ; 6.867 ; 6.639 ; Rise       ; sys_clk         ;
; uart_recv_data[*]   ; sys_clk    ; 7.085 ; 6.810 ; Rise       ; sys_clk         ;
;  uart_recv_data[0]  ; sys_clk    ; 6.518 ; 6.344 ; Rise       ; sys_clk         ;
;  uart_recv_data[1]  ; sys_clk    ; 6.466 ; 6.298 ; Rise       ; sys_clk         ;
;  uart_recv_data[2]  ; sys_clk    ; 6.826 ; 6.603 ; Rise       ; sys_clk         ;
;  uart_recv_data[3]  ; sys_clk    ; 6.494 ; 6.329 ; Rise       ; sys_clk         ;
;  uart_recv_data[4]  ; sys_clk    ; 6.521 ; 6.342 ; Rise       ; sys_clk         ;
;  uart_recv_data[5]  ; sys_clk    ; 7.085 ; 6.810 ; Rise       ; sys_clk         ;
;  uart_recv_data[6]  ; sys_clk    ; 6.729 ; 6.475 ; Rise       ; sys_clk         ;
;  uart_recv_data[7]  ; sys_clk    ; 6.441 ; 6.259 ; Rise       ; sys_clk         ;
;  uart_recv_data[8]  ; sys_clk    ; 6.780 ; 6.544 ; Rise       ; sys_clk         ;
;  uart_recv_data[9]  ; sys_clk    ; 6.834 ; 6.625 ; Rise       ; sys_clk         ;
;  uart_recv_data[10] ; sys_clk    ; 6.493 ; 6.327 ; Rise       ; sys_clk         ;
;  uart_recv_data[11] ; sys_clk    ; 6.485 ; 6.310 ; Rise       ; sys_clk         ;
;  uart_recv_data[12] ; sys_clk    ; 6.490 ; 6.317 ; Rise       ; sys_clk         ;
;  uart_recv_data[13] ; sys_clk    ; 6.506 ; 6.332 ; Rise       ; sys_clk         ;
;  uart_recv_data[14] ; sys_clk    ; 6.853 ; 6.599 ; Rise       ; sys_clk         ;
;  uart_recv_data[15] ; sys_clk    ; 6.785 ; 6.521 ; Rise       ; sys_clk         ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; dac_data[*]         ; sys_clk    ; 6.428 ; 6.223 ; Rise       ; sys_clk         ;
;  dac_data[0]        ; sys_clk    ; 6.607 ; 6.352 ; Rise       ; sys_clk         ;
;  dac_data[1]        ; sys_clk    ; 7.842 ; 7.689 ; Rise       ; sys_clk         ;
;  dac_data[2]        ; sys_clk    ; 6.880 ; 6.596 ; Rise       ; sys_clk         ;
;  dac_data[3]        ; sys_clk    ; 6.576 ; 6.322 ; Rise       ; sys_clk         ;
;  dac_data[4]        ; sys_clk    ; 6.653 ; 6.428 ; Rise       ; sys_clk         ;
;  dac_data[5]        ; sys_clk    ; 6.630 ; 6.411 ; Rise       ; sys_clk         ;
;  dac_data[6]        ; sys_clk    ; 6.659 ; 6.432 ; Rise       ; sys_clk         ;
;  dac_data[7]        ; sys_clk    ; 6.586 ; 6.336 ; Rise       ; sys_clk         ;
;  dac_data[8]        ; sys_clk    ; 6.655 ; 6.436 ; Rise       ; sys_clk         ;
;  dac_data[9]        ; sys_clk    ; 6.614 ; 6.394 ; Rise       ; sys_clk         ;
;  dac_data[10]       ; sys_clk    ; 6.524 ; 6.295 ; Rise       ; sys_clk         ;
;  dac_data[11]       ; sys_clk    ; 6.595 ; 6.387 ; Rise       ; sys_clk         ;
;  dac_data[12]       ; sys_clk    ; 6.428 ; 6.223 ; Rise       ; sys_clk         ;
;  dac_data[13]       ; sys_clk    ; 6.842 ; 6.520 ; Rise       ; sys_clk         ;
;  dac_data[14]       ; sys_clk    ; 6.667 ; 6.447 ; Rise       ; sys_clk         ;
;  dac_data[15]       ; sys_clk    ; 6.629 ; 6.408 ; Rise       ; sys_clk         ;
; uart_recv_data[*]   ; sys_clk    ; 6.201 ; 6.025 ; Rise       ; sys_clk         ;
;  uart_recv_data[0]  ; sys_clk    ; 6.274 ; 6.105 ; Rise       ; sys_clk         ;
;  uart_recv_data[1]  ; sys_clk    ; 6.224 ; 6.061 ; Rise       ; sys_clk         ;
;  uart_recv_data[2]  ; sys_clk    ; 6.571 ; 6.355 ; Rise       ; sys_clk         ;
;  uart_recv_data[3]  ; sys_clk    ; 6.252 ; 6.092 ; Rise       ; sys_clk         ;
;  uart_recv_data[4]  ; sys_clk    ; 6.277 ; 6.103 ; Rise       ; sys_clk         ;
;  uart_recv_data[5]  ; sys_clk    ; 6.819 ; 6.553 ; Rise       ; sys_clk         ;
;  uart_recv_data[6]  ; sys_clk    ; 6.477 ; 6.232 ; Rise       ; sys_clk         ;
;  uart_recv_data[7]  ; sys_clk    ; 6.201 ; 6.025 ; Rise       ; sys_clk         ;
;  uart_recv_data[8]  ; sys_clk    ; 6.527 ; 6.298 ; Rise       ; sys_clk         ;
;  uart_recv_data[9]  ; sys_clk    ; 6.578 ; 6.376 ; Rise       ; sys_clk         ;
;  uart_recv_data[10] ; sys_clk    ; 6.250 ; 6.089 ; Rise       ; sys_clk         ;
;  uart_recv_data[11] ; sys_clk    ; 6.243 ; 6.074 ; Rise       ; sys_clk         ;
;  uart_recv_data[12] ; sys_clk    ; 6.248 ; 6.080 ; Rise       ; sys_clk         ;
;  uart_recv_data[13] ; sys_clk    ; 6.263 ; 6.094 ; Rise       ; sys_clk         ;
;  uart_recv_data[14] ; sys_clk    ; 6.598 ; 6.353 ; Rise       ; sys_clk         ;
;  uart_recv_data[15] ; sys_clk    ; 6.531 ; 6.276 ; Rise       ; sys_clk         ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.568 ; -20.703         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.179 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -82.163                       ;
+---------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.568 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.521      ;
; -0.568 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.521      ;
; -0.568 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.521      ;
; -0.568 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.521      ;
; -0.568 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.521      ;
; -0.565 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.518      ;
; -0.565 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.518      ;
; -0.565 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.518      ;
; -0.565 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.518      ;
; -0.565 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.518      ;
; -0.557 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.510      ;
; -0.557 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.510      ;
; -0.557 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.510      ;
; -0.557 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.510      ;
; -0.557 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.510      ;
; -0.552 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.505      ;
; -0.548 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.501      ;
; -0.535 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.488      ;
; -0.531 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.484      ;
; -0.520 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.473      ;
; -0.516 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.469      ;
; -0.515 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.468      ;
; -0.515 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.468      ;
; -0.499 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.452      ;
; -0.496 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.449      ;
; -0.496 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.449      ;
; -0.496 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.449      ;
; -0.496 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.449      ;
; -0.496 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.449      ;
; -0.495 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.448      ;
; -0.493 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.446      ;
; -0.489 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.442      ;
; -0.477 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.430      ;
; -0.477 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.430      ;
; -0.477 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.430      ;
; -0.477 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.430      ;
; -0.477 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.430      ;
; -0.457 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.410      ;
; -0.453 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.406      ;
; -0.449 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.402      ;
; -0.445 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.398      ;
; -0.445 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.398      ;
; -0.445 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.398      ;
; -0.445 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.398      ;
; -0.445 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.398      ;
; -0.445 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.398      ;
; -0.444 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.397      ;
; -0.440 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.393      ;
; -0.437 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.390      ;
; -0.437 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.390      ;
; -0.437 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.390      ;
; -0.437 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.390      ;
; -0.437 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.390      ;
; -0.432 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.385      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.381      ;
; -0.430 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.383      ;
; -0.428 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.381      ;
; -0.426 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.379      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[0]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[1]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[2]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[3]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[4]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[5]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[6]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[7]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[8]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[9]  ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[10] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[11] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[14] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[15] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|clk_cnt[13] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.372      ;
; -0.420 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.373      ;
; -0.420 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.373      ;
; -0.420 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.373      ;
; -0.420 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[3]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.373      ;
; -0.420 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|rx_cnt[4]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.373      ;
; -0.420 ; uart_recv:u_uart_recv|rx_cnt[4]   ; uart_recv:u_uart_recv|rxdata[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.371      ;
; -0.418 ; uart_recv:u_uart_recv|rx_cnt[4]   ; uart_recv:u_uart_recv|rx_flag     ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.369      ;
; -0.413 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_cnt[0]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.366      ;
; -0.413 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_cnt[1]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.366      ;
; -0.413 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|rx_cnt[2]   ; sys_clk      ; sys_clk     ; 1.000        ; -0.034     ; 1.366      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                  ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; uart_recv:u_uart_recv|rxdata[1]   ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[2]   ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[3]   ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[4]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[5]   ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[6]   ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[7]   ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[8]   ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[9]   ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[10]  ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[11]  ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[12]  ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[13]  ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[14]  ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_recv:u_uart_recv|rxdata[15]  ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_flag       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_recv:u_uart_recv|rxdata[0]   ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.266 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.586      ;
; 0.280 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.600      ;
; 0.295 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.613      ;
; 0.297 ; uart_recv:u_uart_recv|rxdata[0]   ; uart_recv:u_uart_recv|uart_data[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; uart_recv:u_uart_recv|clk_cnt[12] ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.045      ; 0.428      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.304 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.621      ;
; 0.306 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rx_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.624      ;
; 0.307 ; uart_recv:u_uart_recv|rx_cnt[3]   ; uart_recv:u_uart_recv|rx_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rx_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.628      ;
; 0.310 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.628      ;
; 0.310 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.628      ;
; 0.310 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.628      ;
; 0.310 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.628      ;
; 0.311 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.632      ;
; 0.314 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.632      ;
; 0.314 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.632      ;
; 0.315 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.633      ;
; 0.316 ; uart_recv:u_uart_recv|clk_cnt[3]  ; uart_recv:u_uart_recv|clk_cnt[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; uart_recv:u_uart_recv|clk_cnt[5]  ; uart_recv:u_uart_recv|clk_cnt[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; uart_recv:u_uart_recv|clk_cnt[15] ; uart_recv:u_uart_recv|clk_cnt[15]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; uart_recv:u_uart_recv|clk_cnt[1]  ; uart_recv:u_uart_recv|clk_cnt[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; uart_recv:u_uart_recv|clk_cnt[11] ; uart_recv:u_uart_recv|clk_cnt[11]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; uart_recv:u_uart_recv|clk_cnt[13] ; uart_recv:u_uart_recv|clk_cnt[13]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; uart_recv:u_uart_recv|clk_cnt[2]  ; uart_recv:u_uart_recv|clk_cnt[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|clk_cnt[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[9]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; uart_recv:u_uart_recv|clk_cnt[14] ; uart_recv:u_uart_recv|clk_cnt[14]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|rx_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; uart_recv:u_uart_recv|rx_cnt[4]   ; uart_recv:u_uart_recv|rx_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; uart_recv:u_uart_recv|clk_cnt[4]  ; uart_recv:u_uart_recv|clk_cnt[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[8]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; uart_recv:u_uart_recv|clk_cnt[10] ; uart_recv:u_uart_recv|clk_cnt[10]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.638      ;
; 0.328 ; uart_recv:u_uart_recv|clk_cnt[0]  ; uart_recv:u_uart_recv|clk_cnt[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.448      ;
; 0.328 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rxdata[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.448      ;
; 0.333 ; uart_recv:u_uart_recv|clk_cnt[9]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.653      ;
; 0.346 ; uart_recv:u_uart_recv|clk_cnt[8]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.666      ;
; 0.393 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.710      ;
; 0.399 ; uart_recv:u_uart_recv|clk_cnt[7]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.719      ;
; 0.401 ; uart_recv:u_uart_recv|uart_rxd_d0 ; uart_recv:u_uart_recv|uart_rxd_d1   ; sys_clk      ; sys_clk     ; 0.000        ; 0.034      ; 0.519      ;
; 0.410 ; uart_recv:u_uart_recv|clk_cnt[6]  ; uart_recv:u_uart_recv|clk_cnt[12]   ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.730      ;
; 0.412 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.532      ;
; 0.412 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.532      ;
; 0.412 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.532      ;
; 0.412 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.532      ;
; 0.412 ; uart_recv:u_uart_recv|rx_flag     ; uart_recv:u_uart_recv|rx_cnt[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.532      ;
; 0.426 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.743      ;
; 0.426 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.743      ;
; 0.426 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.744      ;
; 0.427 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.744      ;
; 0.427 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.744      ;
; 0.427 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.744      ;
; 0.427 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.745      ;
; 0.430 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.747      ;
; 0.430 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.747      ;
; 0.430 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.747      ;
; 0.431 ; uart_recv:u_uart_recv|uart_rxd_d1 ; uart_recv:u_uart_recv|rxdata[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.233      ; 0.748      ;
; 0.431 ; uart_recv:u_uart_recv|rx_cnt[1]   ; uart_recv:u_uart_recv|rxdata[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.749      ;
; 0.433 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[11] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.553      ;
; 0.433 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[12] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.553      ;
; 0.434 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[8]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.554      ;
; 0.435 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[15] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.555      ;
; 0.435 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[0]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.555      ;
; 0.436 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[2]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.556      ;
; 0.436 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[6]  ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.556      ;
; 0.436 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[10] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.556      ;
; 0.437 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[13] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.557      ;
; 0.437 ; uart_recv:u_uart_recv|rx_cnt[0]   ; uart_recv:u_uart_recv|uart_data[14] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.557      ;
; 0.444 ; uart_recv:u_uart_recv|rx_cnt[2]   ; uart_recv:u_uart_recv|rxdata[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.762      ;
; 0.445 ; uart_recv:u_uart_recv|rxdata[9]   ; uart_recv:u_uart_recv|uart_data[9]  ; sys_clk      ; sys_clk     ; 0.000        ; -0.157     ; 0.372      ;
+-------+-----------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                                                                                                          ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk                                                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_cnt[4]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rx_flag                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[10]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[11]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[12]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[13]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[14]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[15]                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[8]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[9]                                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[10]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[11]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[12]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[13]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[14]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[15]                                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[8]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_data[9]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rxd_d0                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst1|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a0                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a1                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a2                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a3                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a4                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a5                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a6                    ;
; -0.126 ; 0.104        ; 0.230          ; Low Pulse Width ; sys_clk ; Rise       ; dds:dds_inst2|dds_ctrl:dds_ctrl_inst|rom_wave:rom_wave_inst|altsyncram:altsyncram_component|altsyncram_n5b1:auto_generated|ram_block1a7                    ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[10]                                                                                                                           ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[11]                                                                                                                           ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[12]                                                                                                                           ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[13]                                                                                                                           ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[14]                                                                                                                           ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[15]                                                                                                                           ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                            ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                            ;
; -0.092 ; 0.092        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                            ;
+--------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rxd  ; sys_clk    ; 1.320 ; 1.996 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rxd  ; sys_clk    ; -1.105 ; -1.762 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; dac_data[*]         ; sys_clk    ; 4.440 ; 4.536 ; Rise       ; sys_clk         ;
;  dac_data[0]        ; sys_clk    ; 3.503 ; 3.544 ; Rise       ; sys_clk         ;
;  dac_data[1]        ; sys_clk    ; 4.440 ; 4.536 ; Rise       ; sys_clk         ;
;  dac_data[2]        ; sys_clk    ; 3.635 ; 3.689 ; Rise       ; sys_clk         ;
;  dac_data[3]        ; sys_clk    ; 3.482 ; 3.521 ; Rise       ; sys_clk         ;
;  dac_data[4]        ; sys_clk    ; 3.542 ; 3.593 ; Rise       ; sys_clk         ;
;  dac_data[5]        ; sys_clk    ; 3.537 ; 3.586 ; Rise       ; sys_clk         ;
;  dac_data[6]        ; sys_clk    ; 3.541 ; 3.591 ; Rise       ; sys_clk         ;
;  dac_data[7]        ; sys_clk    ; 3.489 ; 3.531 ; Rise       ; sys_clk         ;
;  dac_data[8]        ; sys_clk    ; 3.549 ; 3.604 ; Rise       ; sys_clk         ;
;  dac_data[9]        ; sys_clk    ; 3.517 ; 3.569 ; Rise       ; sys_clk         ;
;  dac_data[10]       ; sys_clk    ; 3.458 ; 3.494 ; Rise       ; sys_clk         ;
;  dac_data[11]       ; sys_clk    ; 3.515 ; 3.565 ; Rise       ; sys_clk         ;
;  dac_data[12]       ; sys_clk    ; 3.408 ; 3.447 ; Rise       ; sys_clk         ;
;  dac_data[13]       ; sys_clk    ; 3.594 ; 3.638 ; Rise       ; sys_clk         ;
;  dac_data[14]       ; sys_clk    ; 3.551 ; 3.601 ; Rise       ; sys_clk         ;
;  dac_data[15]       ; sys_clk    ; 3.529 ; 3.583 ; Rise       ; sys_clk         ;
; uart_recv_data[*]   ; sys_clk    ; 3.564 ; 3.658 ; Rise       ; sys_clk         ;
;  uart_recv_data[0]  ; sys_clk    ; 3.320 ; 3.387 ; Rise       ; sys_clk         ;
;  uart_recv_data[1]  ; sys_clk    ; 3.297 ; 3.362 ; Rise       ; sys_clk         ;
;  uart_recv_data[2]  ; sys_clk    ; 3.472 ; 3.548 ; Rise       ; sys_clk         ;
;  uart_recv_data[3]  ; sys_clk    ; 3.319 ; 3.387 ; Rise       ; sys_clk         ;
;  uart_recv_data[4]  ; sys_clk    ; 3.312 ; 3.385 ; Rise       ; sys_clk         ;
;  uart_recv_data[5]  ; sys_clk    ; 3.564 ; 3.658 ; Rise       ; sys_clk         ;
;  uart_recv_data[6]  ; sys_clk    ; 3.386 ; 3.462 ; Rise       ; sys_clk         ;
;  uart_recv_data[7]  ; sys_clk    ; 3.284 ; 3.344 ; Rise       ; sys_clk         ;
;  uart_recv_data[8]  ; sys_clk    ; 3.438 ; 3.510 ; Rise       ; sys_clk         ;
;  uart_recv_data[9]  ; sys_clk    ; 3.474 ; 3.565 ; Rise       ; sys_clk         ;
;  uart_recv_data[10] ; sys_clk    ; 3.319 ; 3.387 ; Rise       ; sys_clk         ;
;  uart_recv_data[11] ; sys_clk    ; 3.316 ; 3.379 ; Rise       ; sys_clk         ;
;  uart_recv_data[12] ; sys_clk    ; 3.313 ; 3.378 ; Rise       ; sys_clk         ;
;  uart_recv_data[13] ; sys_clk    ; 3.321 ; 3.389 ; Rise       ; sys_clk         ;
;  uart_recv_data[14] ; sys_clk    ; 3.480 ; 3.557 ; Rise       ; sys_clk         ;
;  uart_recv_data[15] ; sys_clk    ; 3.414 ; 3.490 ; Rise       ; sys_clk         ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; dac_data[*]         ; sys_clk    ; 3.299 ; 3.336 ; Rise       ; sys_clk         ;
;  dac_data[0]        ; sys_clk    ; 3.390 ; 3.430 ; Rise       ; sys_clk         ;
;  dac_data[1]        ; sys_clk    ; 4.326 ; 4.421 ; Rise       ; sys_clk         ;
;  dac_data[2]        ; sys_clk    ; 3.517 ; 3.569 ; Rise       ; sys_clk         ;
;  dac_data[3]        ; sys_clk    ; 3.369 ; 3.408 ; Rise       ; sys_clk         ;
;  dac_data[4]        ; sys_clk    ; 3.428 ; 3.476 ; Rise       ; sys_clk         ;
;  dac_data[5]        ; sys_clk    ; 3.423 ; 3.471 ; Rise       ; sys_clk         ;
;  dac_data[6]        ; sys_clk    ; 3.426 ; 3.474 ; Rise       ; sys_clk         ;
;  dac_data[7]        ; sys_clk    ; 3.376 ; 3.417 ; Rise       ; sys_clk         ;
;  dac_data[8]        ; sys_clk    ; 3.434 ; 3.488 ; Rise       ; sys_clk         ;
;  dac_data[9]        ; sys_clk    ; 3.403 ; 3.453 ; Rise       ; sys_clk         ;
;  dac_data[10]       ; sys_clk    ; 3.346 ; 3.381 ; Rise       ; sys_clk         ;
;  dac_data[11]       ; sys_clk    ; 3.401 ; 3.449 ; Rise       ; sys_clk         ;
;  dac_data[12]       ; sys_clk    ; 3.299 ; 3.336 ; Rise       ; sys_clk         ;
;  dac_data[13]       ; sys_clk    ; 3.478 ; 3.520 ; Rise       ; sys_clk         ;
;  dac_data[14]       ; sys_clk    ; 3.436 ; 3.485 ; Rise       ; sys_clk         ;
;  dac_data[15]       ; sys_clk    ; 3.415 ; 3.467 ; Rise       ; sys_clk         ;
; uart_recv_data[*]   ; sys_clk    ; 3.178 ; 3.235 ; Rise       ; sys_clk         ;
;  uart_recv_data[0]  ; sys_clk    ; 3.212 ; 3.277 ; Rise       ; sys_clk         ;
;  uart_recv_data[1]  ; sys_clk    ; 3.190 ; 3.253 ; Rise       ; sys_clk         ;
;  uart_recv_data[2]  ; sys_clk    ; 3.359 ; 3.433 ; Rise       ; sys_clk         ;
;  uart_recv_data[3]  ; sys_clk    ; 3.212 ; 3.277 ; Rise       ; sys_clk         ;
;  uart_recv_data[4]  ; sys_clk    ; 3.205 ; 3.275 ; Rise       ; sys_clk         ;
;  uart_recv_data[5]  ; sys_clk    ; 3.448 ; 3.538 ; Rise       ; sys_clk         ;
;  uart_recv_data[6]  ; sys_clk    ; 3.276 ; 3.349 ; Rise       ; sys_clk         ;
;  uart_recv_data[7]  ; sys_clk    ; 3.178 ; 3.235 ; Rise       ; sys_clk         ;
;  uart_recv_data[8]  ; sys_clk    ; 3.326 ; 3.396 ; Rise       ; sys_clk         ;
;  uart_recv_data[9]  ; sys_clk    ; 3.361 ; 3.449 ; Rise       ; sys_clk         ;
;  uart_recv_data[10] ; sys_clk    ; 3.212 ; 3.278 ; Rise       ; sys_clk         ;
;  uart_recv_data[11] ; sys_clk    ; 3.209 ; 3.271 ; Rise       ; sys_clk         ;
;  uart_recv_data[12] ; sys_clk    ; 3.206 ; 3.269 ; Rise       ; sys_clk         ;
;  uart_recv_data[13] ; sys_clk    ; 3.214 ; 3.279 ; Rise       ; sys_clk         ;
;  uart_recv_data[14] ; sys_clk    ; 3.368 ; 3.442 ; Rise       ; sys_clk         ;
;  uart_recv_data[15] ; sys_clk    ; 3.302 ; 3.376 ; Rise       ; sys_clk         ;
+---------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.723   ; 0.179 ; N/A      ; N/A     ; -3.201              ;
;  sys_clk         ; -2.723   ; 0.179 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -149.337 ; 0.0   ; 0.0      ; 0.0     ; -140.689            ;
;  sys_clk         ; -149.337 ; 0.000 ; N/A      ; N/A     ; -140.689            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rxd  ; sys_clk    ; 2.747 ; 3.082 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rxd  ; sys_clk    ; -1.105 ; -1.762 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; dac_data[*]         ; sys_clk    ; 8.948 ; 8.875 ; Rise       ; sys_clk         ;
;  dac_data[0]        ; sys_clk    ; 7.513 ; 7.317 ; Rise       ; sys_clk         ;
;  dac_data[1]        ; sys_clk    ; 8.948 ; 8.875 ; Rise       ; sys_clk         ;
;  dac_data[2]        ; sys_clk    ; 7.825 ; 7.591 ; Rise       ; sys_clk         ;
;  dac_data[3]        ; sys_clk    ; 7.479 ; 7.282 ; Rise       ; sys_clk         ;
;  dac_data[4]        ; sys_clk    ; 7.582 ; 7.397 ; Rise       ; sys_clk         ;
;  dac_data[5]        ; sys_clk    ; 7.556 ; 7.374 ; Rise       ; sys_clk         ;
;  dac_data[6]        ; sys_clk    ; 7.589 ; 7.403 ; Rise       ; sys_clk         ;
;  dac_data[7]        ; sys_clk    ; 7.492 ; 7.294 ; Rise       ; sys_clk         ;
;  dac_data[8]        ; sys_clk    ; 7.574 ; 7.404 ; Rise       ; sys_clk         ;
;  dac_data[9]        ; sys_clk    ; 7.530 ; 7.357 ; Rise       ; sys_clk         ;
;  dac_data[10]       ; sys_clk    ; 7.433 ; 7.250 ; Rise       ; sys_clk         ;
;  dac_data[11]       ; sys_clk    ; 7.509 ; 7.351 ; Rise       ; sys_clk         ;
;  dac_data[12]       ; sys_clk    ; 7.340 ; 7.169 ; Rise       ; sys_clk         ;
;  dac_data[13]       ; sys_clk    ; 7.763 ; 7.509 ; Rise       ; sys_clk         ;
;  dac_data[14]       ; sys_clk    ; 7.584 ; 7.419 ; Rise       ; sys_clk         ;
;  dac_data[15]       ; sys_clk    ; 7.545 ; 7.373 ; Rise       ; sys_clk         ;
; uart_recv_data[*]   ; sys_clk    ; 7.724 ; 7.549 ; Rise       ; sys_clk         ;
;  uart_recv_data[0]  ; sys_clk    ; 7.142 ; 7.029 ; Rise       ; sys_clk         ;
;  uart_recv_data[1]  ; sys_clk    ; 7.089 ; 6.974 ; Rise       ; sys_clk         ;
;  uart_recv_data[2]  ; sys_clk    ; 7.465 ; 7.313 ; Rise       ; sys_clk         ;
;  uart_recv_data[3]  ; sys_clk    ; 7.120 ; 7.007 ; Rise       ; sys_clk         ;
;  uart_recv_data[4]  ; sys_clk    ; 7.139 ; 7.027 ; Rise       ; sys_clk         ;
;  uart_recv_data[5]  ; sys_clk    ; 7.724 ; 7.549 ; Rise       ; sys_clk         ;
;  uart_recv_data[6]  ; sys_clk    ; 7.339 ; 7.184 ; Rise       ; sys_clk         ;
;  uart_recv_data[7]  ; sys_clk    ; 7.055 ; 6.934 ; Rise       ; sys_clk         ;
;  uart_recv_data[8]  ; sys_clk    ; 7.409 ; 7.254 ; Rise       ; sys_clk         ;
;  uart_recv_data[9]  ; sys_clk    ; 7.467 ; 7.337 ; Rise       ; sys_clk         ;
;  uart_recv_data[10] ; sys_clk    ; 7.119 ; 7.005 ; Rise       ; sys_clk         ;
;  uart_recv_data[11] ; sys_clk    ; 7.103 ; 6.988 ; Rise       ; sys_clk         ;
;  uart_recv_data[12] ; sys_clk    ; 7.110 ; 6.997 ; Rise       ; sys_clk         ;
;  uart_recv_data[13] ; sys_clk    ; 7.130 ; 7.013 ; Rise       ; sys_clk         ;
;  uart_recv_data[14] ; sys_clk    ; 7.475 ; 7.311 ; Rise       ; sys_clk         ;
;  uart_recv_data[15] ; sys_clk    ; 7.409 ; 7.229 ; Rise       ; sys_clk         ;
+---------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; dac_data[*]         ; sys_clk    ; 3.299 ; 3.336 ; Rise       ; sys_clk         ;
;  dac_data[0]        ; sys_clk    ; 3.390 ; 3.430 ; Rise       ; sys_clk         ;
;  dac_data[1]        ; sys_clk    ; 4.326 ; 4.421 ; Rise       ; sys_clk         ;
;  dac_data[2]        ; sys_clk    ; 3.517 ; 3.569 ; Rise       ; sys_clk         ;
;  dac_data[3]        ; sys_clk    ; 3.369 ; 3.408 ; Rise       ; sys_clk         ;
;  dac_data[4]        ; sys_clk    ; 3.428 ; 3.476 ; Rise       ; sys_clk         ;
;  dac_data[5]        ; sys_clk    ; 3.423 ; 3.471 ; Rise       ; sys_clk         ;
;  dac_data[6]        ; sys_clk    ; 3.426 ; 3.474 ; Rise       ; sys_clk         ;
;  dac_data[7]        ; sys_clk    ; 3.376 ; 3.417 ; Rise       ; sys_clk         ;
;  dac_data[8]        ; sys_clk    ; 3.434 ; 3.488 ; Rise       ; sys_clk         ;
;  dac_data[9]        ; sys_clk    ; 3.403 ; 3.453 ; Rise       ; sys_clk         ;
;  dac_data[10]       ; sys_clk    ; 3.346 ; 3.381 ; Rise       ; sys_clk         ;
;  dac_data[11]       ; sys_clk    ; 3.401 ; 3.449 ; Rise       ; sys_clk         ;
;  dac_data[12]       ; sys_clk    ; 3.299 ; 3.336 ; Rise       ; sys_clk         ;
;  dac_data[13]       ; sys_clk    ; 3.478 ; 3.520 ; Rise       ; sys_clk         ;
;  dac_data[14]       ; sys_clk    ; 3.436 ; 3.485 ; Rise       ; sys_clk         ;
;  dac_data[15]       ; sys_clk    ; 3.415 ; 3.467 ; Rise       ; sys_clk         ;
; uart_recv_data[*]   ; sys_clk    ; 3.178 ; 3.235 ; Rise       ; sys_clk         ;
;  uart_recv_data[0]  ; sys_clk    ; 3.212 ; 3.277 ; Rise       ; sys_clk         ;
;  uart_recv_data[1]  ; sys_clk    ; 3.190 ; 3.253 ; Rise       ; sys_clk         ;
;  uart_recv_data[2]  ; sys_clk    ; 3.359 ; 3.433 ; Rise       ; sys_clk         ;
;  uart_recv_data[3]  ; sys_clk    ; 3.212 ; 3.277 ; Rise       ; sys_clk         ;
;  uart_recv_data[4]  ; sys_clk    ; 3.205 ; 3.275 ; Rise       ; sys_clk         ;
;  uart_recv_data[5]  ; sys_clk    ; 3.448 ; 3.538 ; Rise       ; sys_clk         ;
;  uart_recv_data[6]  ; sys_clk    ; 3.276 ; 3.349 ; Rise       ; sys_clk         ;
;  uart_recv_data[7]  ; sys_clk    ; 3.178 ; 3.235 ; Rise       ; sys_clk         ;
;  uart_recv_data[8]  ; sys_clk    ; 3.326 ; 3.396 ; Rise       ; sys_clk         ;
;  uart_recv_data[9]  ; sys_clk    ; 3.361 ; 3.449 ; Rise       ; sys_clk         ;
;  uart_recv_data[10] ; sys_clk    ; 3.212 ; 3.278 ; Rise       ; sys_clk         ;
;  uart_recv_data[11] ; sys_clk    ; 3.209 ; 3.271 ; Rise       ; sys_clk         ;
;  uart_recv_data[12] ; sys_clk    ; 3.206 ; 3.269 ; Rise       ; sys_clk         ;
;  uart_recv_data[13] ; sys_clk    ; 3.214 ; 3.279 ; Rise       ; sys_clk         ;
;  uart_recv_data[14] ; sys_clk    ; 3.368 ; 3.442 ; Rise       ; sys_clk         ;
;  uart_recv_data[15] ; sys_clk    ; 3.302 ; 3.376 ; Rise       ; sys_clk         ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dac_data[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_data[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_recv_data[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_data[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dac_data[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dac_data[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_data[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dac_data[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_data[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dac_data[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dac_data[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_recv_data[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1050     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1050     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 57    ; 57   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Aug 07 00:38:15 2023
Info: Command: quartus_sta uart_loopback_top -c uart_loopback_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_loopback_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.723      -149.337 sys_clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.434         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -140.689 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.453      -133.891 sys_clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.383         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -140.689 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.568
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.568       -20.703 sys_clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -82.163 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4714 megabytes
    Info: Processing ended: Mon Aug 07 00:38:16 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


