應用於視訊與磁性儲存之高編碼率低密度奇偶校驗碼(I) 
計劃編號：NSC99-2221-E-002-215 
執行期間：99 年 8 月 1 日 至 100 年 7 月 31 日 
主持人：顧孟愷 台灣大學資訊工程系教授 
 
一、 中文摘要 
在視訊與磁性儲存系統上使用低密度奇
偶校驗碼（LDPC）時，解碼延遲與所需是十
分重要的。因此本計畫提出一適用於多重碼
率分層解碼器的部份平行解碼迴圈控制演算
法，其中包涵解碼收斂偵測與提前終止解
碼。此兩種演算法分別對於可解碼區塊與不
可解碼區塊節省非必要的解碼迴圈。相較於
完全平行解碼編碼症狀測試約可減少 0.5 解
碼迴圈延遲。對於不可解碼區塊約可以節省
77.23%的解碼迴圈。以一 16 執行緒的部份平
行多編碼率解碼器來說，約可以節省 32.81%
的硬體成本。 
我們所提出的解碼收斂偵測藉由計算奇
偶校驗條件與跨解碼迴圈的解碼決策反轉，
再不影響解碼錯誤率的情況下降低解碼迴圈
與延遲。我們提出的提前終止解碼演算法利
用解碼收斂的計算結果，偵測不可以解碼區
塊。我們所提出的部份平行解碼器解碼迴圈
控制演算法不需要複製解碼決策記憶體，或
是修改現有解碼器記憶體存取方式。因此非
常適合於多重碼率分層解碼器。 
 
英文摘要 
We propose a low complexity partially 
parallel iteration control algorithm (PPICA). 
PPICA reduces unnecessary decoding iterations 
from decodable and undecodable blocks by early 
detection (ED) and early termination (ET) 
algorithms, respectively.  PPICA with a novel 
parity-check equation can outperform 
conventional fully parallel syndrome by 0.5 
iteration, reduce unnecessary iteration up to 
77.23% from undecodable blocks, and reduce a 
16-thread multi-rate layered LDPC decoder 
hardware cost by 32.81%. Proposed ED 
concurrently computes parity-check constraints 
and monitors a hard decision flipping across 
iteration boundary to reduce decoding iteration 
without bit-error rate (BER) degradation. 
Proposed ET shares ED hardware and makes 
good use of native ED outputs to identify 
undecodable blocks. PPICA does not duplicate 
hard decision memory or modify decoder 
addressing in any code rates so that it is very 
suitable for multi-rate layered decoder. 
 
二、 計劃的緣由與目的 
目前的視訊與磁性儲存系統中，降低解
碼延遲是一個不可或缺的關鍵技術。藉由降
低解碼延遲與減少解碼迴圈可以有效降低功
率消耗與傳輸速率的提昇。先前計畫已經實
做一高速解碼器，為了使解碼器能夠更適合
於視訊與磁性儲存系統。本計畫欲整合一低
成本解碼迴圈控制演算法，減少不必要的解
碼迴圈，除了減少不必要能量消耗並藉由提
昇傳輸效率實現一符合應用需求之解碼器。 
本計畫將此整合解碼器進行 ASIC 晶片設計與
下線，以量測其電路的實際耗電量。 
 
四、 結論與討論 
本研究著重於降低部分平行多碼率分層
解碼器解碼延遲，根據模擬結果顯示所提出
的方法可以從無法解碼區塊降低約 77.23%的
不必要解碼迴圈。同時降低使用完全平寫解
碼症狀偵測的 16執行緒解碼器 32.81%的硬體
實現成本。甚至在使用具有雙對角線的奇偶
校驗矩陣，可以在減少約 0.5個解碼迴圈。 
整合本研究所提出的部份平行解碼迴圈
控制的多碼率分層解碼器,已完成 FPGA 之驗
證,研究成果於本年度投稿至國際期刊。此外
本研究所提出的部分平行解碼迴圈控制演算
法已完成和可程式規劃解碼器 ASIC 整合。此
解碼器已整合研究團隊發展之省電與高效能
演算法，可彰顯本研究所提出技術的優勢。
此整合成果亦將在本年度投稿至國際期刊。 
 
五、計劃成果自評 
本研究相關之雙向奇偶位元修正編碼演
算法[5]，使用於具雙對角線結構的奇偶校驗
矩陣編碼器，提供編碼優秀的速度/硬體面積
比值。此外，低功率解碼運算解碼器結構
[6]，利用選擇性暫停節點運算與喚醒機制，
有效避免影響位元錯誤率並減少解碼運算。 
部份平行解碼迴圈控制演算法[7]，可以以低
硬體成本下與解碼器整合。在不影響位元錯
誤綠的情況下，大幅降低不必要得解碼迴圈
與解碼延遲。 
雙向奇偶位元修正編碼演算法[5]與低功
率解碼運算解碼器結構[6]皆已於本年度已被
國際期刊接受。部份平行解碼迴圈控制演算
法成果已完成撰寫[7]，亦於本年度投稿至國
際期刊。 
於人才培育方面，多位參與本計劃之研
究生已具備 LDPC 編解碼器實作之知識與經
驗，畢業可以立即投入業界工作。 
 
六、參考文獻 
[1] Amador, E.; Knopp, R.; Pacalet, R.; Rezard, V.; , "On-the-Fly 
Syndrome Check for LDPC Decoders," Wireless and Mobile 
Communications (ICWMC), 2010 6th International Conference 
on , vol., no., pp.33-37, 20-25 Sept. 2010 
[2] Erick Amador, Raymond Knopp, Vincent Rezard, Renaud 
Pacalet, "Hybrid Iteration Control on LDPC Decoders," Wireless 
and Mobile Communications, International Conference on, pp. 
102-106, 2010 6th International Conference on Wireless and 
Mobile Communications, 2010 
[3] Chia-Yu Lin; Mong-Kai Ku; , "Node operation reduced decoding 
for LDPC codes," Circuits and Systems, 2009. ISCAS 2009. IEEE 
International Symposium on , vol., no., pp.896-899, 24-27 May 
2009 
[4] Chia-Yu Lin; Mong-Kai Ku; , "Early detection of successful 
decoding for dual-diagonal block-based LDPC codes," 
Electronics Letters , vol.44, no.23, pp.1368-1370, November 6 
2008 
[5] Chia-Yu Lin, Chih-Chun Wei, and Mong-Kai Ku, "Two-way 
parity bit correction encoding algorithm for dual-diagonal LDPC 
codes," IEICE Transactions on Fundamentals of Electronics, 
Communications and Computer Sciences, vol. E94-A, no. 2, Feb. 
2011.  
[6] Chia-Yu Lin, Su-Cheng, and Mong-Kai Ku, "Operation Reduced 
LDPC Decoding Algorithms For Low Power Communication 
Systems," International Journal of Communication Systems 
(accepted) 
[7] Yi-Hsing Chien, Jian-Bang Liu and Mong-Kai Ku, “A Low 
Complexity Partially Parallel Iteration Control for Multi-Rate 
Layered LDPC Decoder” 
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4
10
-8
10
-7
10
-6
10
-5
10
-4
10
-3
10
-2
10
-1
10
0
B
it 
E
rr
or
 R
at
e 
(B
E
R
)
SNR (dB)
 Fully parallel syndrome
 Proposed, Ti=6, Tud=120
 [4] on-the-fly syndrome check
 [7] with Tmin=625, Tmax=675, d=6
 
Fig. 1.  BER performances of proposed PPICA and related works 
0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4
0
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
A
ve
ra
ge
 It
er
at
io
ns
SNR (dB)
 Fully parallel syndrome
 Proposed, Ti=6, Tud=120
 [4] on-the-fly syndrome check
 [7] with Tmin=625, Tmax=675, d=6
Fig. 2. Average iterations of proposed algorithm and related works 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：顧孟愷 計畫編號：99-2221-E-002-215- 
計畫名稱：應用於視訊與磁性儲存之高編碼率低密度奇偶校驗碼(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 2 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 3 3 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
