<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:18.3518</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0016517</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 드라이버, 이를 포함하는 표시 장치, 및 이를 포함하는 전자 기기</inventionTitle><inventionTitleEng>GATE DRIVER, DISPLAY DEVICE INCLUDING THE SAME, AND  ELECTRONIC APPARATUS INCLUDING THE SAME</inventionTitleEng><openDate>2025.08.12</openDate><openNumber>10-2025-0121181</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/32</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 복수의 스테이지들을 포함하는 게이트 드라이버에 있어서, 복수의 스테이지들 각각은 이전 스테이지들의 캐리 신호들 중 하나인 이전 캐리 신호에 응답하여 이전 캐리 신호를 제1 제어 노드에 인가하는 제1 풀업 제어 회로, 제1 제어 노드의 신호에 응답하여 게이트 클럭 신호를 게이트 출력 신호로 출력하는 버퍼 회로, 및 다음 스테이지들의 캐리 신호들 중 하나인 제1 다음 캐리 신호에 응답하여 제2 로우 전압을 게이트 출력 신호로 출력하는 풀다운 회로를 포함한다. 제1 풀업 제어 회로는 이전 캐리 신호가 인가되는 제어 전극, 이전 캐리 신호가 인가되는 제1 전극, 및 제2 제어 노드에 연결되는 제2 전극을 포함하는 제4-1 트랜지스터, 이전 캐리 신호가 인가되는 제어 전극, 제2 제어 노드에 연결되는 제1 전극, 및 제1 제어 노드에 연결되는 제2 전극을 포함하는 제4-2 트랜지스터, 및 제2 제어 노드에 연결되는 제1 전극 및 정 전압이 인가되는 제2 전극을 포함하는 홀드 커패시터를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 스테이지들을 포함하는 게이트 드라이버에 있어서, 상기 복수의 스테이지들 각각은, 이전 스테이지들의 캐리 신호들 중 하나인 이전 캐리 신호에 응답하여 상기 이전 캐리 신호를 제1 제어 노드에 인가하는 제1 풀업 제어 회로; 상기 제1 제어 노드의 신호에 응답하여 게이트 클럭 신호를 게이트 출력 신호로 출력하는 버퍼 회로; 및 다음 스테이지들의 캐리 신호들 중 하나인 제1 다음 캐리 신호에 응답하여 제2 로우 전압을 상기 게이트 출력 신호로 출력하는 풀다운 회로를 포함하고, 상기 제1 풀업 제어 회로는, 상기 이전 캐리 신호가 인가되는 제어 전극, 상기 이전 캐리 신호가 인가되는 제1 전극, 및 제2 제어 노드에 연결되는 제2 전극을 포함하는 제4-1 트랜지스터; 상기 이전 캐리 신호가 인가되는 제어 전극, 상기 제2 제어 노드에 연결되는 제1 전극, 및 상기 제1 제어 노드에 연결되는 제2 전극을 포함하는 제4-2 트랜지스터; 및 상기 제2 제어 노드에 연결되는 제1 전극 및 정 전압이 인가되는 제2 전극을 포함하는 홀드 커패시터를 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 정 전압은 상기 제2 로우 전압보다 작은 제1 로우 전압인, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 정 전압은 상기 제2 로우 전압인, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 상기 정 전압은 상기 게이트 출력 신호의 하이 레벨을 정의하는 하이 게이트 전압인, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 이전 캐리 신호가 상기 제2 로우 전압보다 작은 제1 로우 전압에서 상기 게이트 출력 신호의 하이 레벨을 정의하는 하이 게이트 전압으로 전이할 때, 상기 제2 제어 노드 및 상기 제1 제어 노드에 상기 하이 게이트 전압이 인가되고, 상기 이전 캐리 신호가 상기 하이 게이트 전압에서 상기 제1 로우 전압으로 전이할 때, 상기 제2 제어 노드의 신호는 상기 하이 게이트 전압으로 유지되는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 제1 제어 노드의 상기 신호가 상기 하이 게이트 전압보다 큰 구간에서 상기 제2 제어 노드의 상기 신호는 상기 하이 게이트 전압으로 유지되는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 복수의 스테이지들 각각은, 직류 인버터 전압 및 상기 제1 제어 노드의 상기 신호에 응답하여 상기 직류 인버터 전압 및 상기 제2 로우 전압보다 작은 제1 로우 전압 중 하나를 제3 제어 노드로 출력하는 인버터를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 상기 인버터는, 상기 직류 인버터 전압이 인가되는 제어 전극, 상기 직류 인버터 전압이 인가되는 제1 전극, 및 제12 중간 노드에 연결되는 제2 전극을 포함하는 제12-1 트랜지스터; 상기 직류 인버터 전압이 인가되는 제어 전극, 상기 제12 중간 노드에 연결되는 제1 전극, 및 제2 전극을 포함하는 제12-2 트랜지스터; 상기 제12-2 트랜지스터의 상기 제2 전극에 연결되는 제어 전극, 상기 직류 인버터 전압이 인가되는 제1 전극, 및 상기 제3 제어 노드에 연결되는 제2 전극을 포함하는 제7 트랜지스터; 상기 제1 제어 노드에 연결되는 제어 전극, 상기 제7 트랜지스터의 상기 제어 전극에 연결되는 제1 전극, 및 상기 제2 로우 전압이 인가되는 제2 전극을 포함하는 제13 트랜지스터; 및 상기 제1 제어 노드에 연결되는 제어 전극, 상기 제3 제어 노드에 연결되는 제1 전극, 및 상기 제1 로우 전압이 인가되는 제2 전극을 포함하는 제8 트랜지스터를 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서, 상기 복수의 스테이지들 각각은, 상기 다음 스테이지들의 상기 캐리 신호들 중 하나인 제2 다음 캐리 신호에 응답하여 상기 제1 로우 전압을 상기 제1 제어 노드에 인가하는 제2 풀업 제어 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>10. 제7 항에 있어서, 상기 복수의 스테이지들 각각은, 상기 제3 제어 노드의 신호에 응답하여 상기 제1 로우 전압을 상기 제1 제어 노드에 인가하는 제1 홀드 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>11. 제7 항에 있어서, 상기 복수의 스테이지들 각각은, 상기 제3 제어 노드의 신호에 응답하여 상기 제2 로우 전압을 상기 게이트 출력 신호로 출력하는 제2 홀드 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>12. 제7 항에 있어서, 상기 복수의 스테이지들 각각은, 상기 제1 제어 노드의 상기 신호에 응답하여 캐리 클럭 신호를 캐리 신호로 출력하는 캐리 버퍼 회로; 및 상기 제1 다음 캐리 신호에 응답하여 상기 제1 로우 전압을 상기 캐리 신호로 출력하는 캐리 풀다운 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서, 상기 복수의 스테이지들 각각은, 상기 제3 제어 노드의 신호에 응답하여 상기 제1 로우 전압을 상기 캐리 신호로 출력하는 제3 홀딩 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>14. 제7 항에 있어서, 상기 복수의 스테이지들 각각은, 리셋 신호에 응답하여 상기 제1 로우 전압을 상기 제1 제어 노드에 인가하는 리셋 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>15. 제7 항에 있어서, 상기 복수의 스테이지들 각각은, 제1 센싱 신호에 응답하여 상기 이전 캐리 신호를 센싱 제어 노드에 인가하는 센싱 선택 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 상기 복수의 스테이지들 각각은, 상기 센싱 제어 노드의 신호 및 제2 센싱 신호에 응답하여 상기 게이트 출력 신호의 하이 레벨을 정의하는 게이트 하이 전압을 상기 제1 제어 노드에 인가하는 제1 센싱 제어 회로; 및 상기 센싱 제어 노드의 신호 및 상기 제2 센싱 신호에 응답하여 상기 제1 로우 전압을 상기 제3 제어 노드에 인가하는 제2 센싱 제어 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>17. 제1 항에 있어서, 상기 복수의 스테이지들 각각은, 상기 제1 제어 노드의 상기 신호에 응답하여 제2 게이트 클럭 신호를 제2 게이트 출력 신호로 출력하는 제2 버퍼 회로; 및 상기 제1 다음 캐리 신호에 응답하여 상기 제2 로우 전압을 상기 제2 게이트 출력 신호로 출력하는 제2 풀다운 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서, 상기 복수의 스테이지들 각각은, 상기 제3 제어 노드의 신호에 응답하여 상기 제2 로우 전압을 상기 제2 게이트 출력 신호로 출력하는 제4 홀드 회로를 더 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>19. 제1 항에 있어서, 상기 버퍼 회로는, 상기 제1 제어 노드에 연결되는 제어 전극, 상기 게이트 클럭 신호가 인가되는 제1 전극, 및 게이트 출력 단자에 연결되는 제2 전극을 포함하는 제1 트랜지스터; 및 상기 제1 트랜지스터의 상기 제어 전극에 연결되는 제1 전극 및 상기 게이트 출력 단자에 연결되는 제2 전극을 포함하는 제1 커패시터를 포함하고, 상기 풀다운 회로는, 상기 제1 다음 캐리 신호가 인가되는 제어 전극, 상기 제2 로우 전압이 인가되는 제1 전극, 및 상기 게이트 출력 단자에 연결되는 제2 전극을 포함하는 제2 트랜지스터를 포함하는, 게이트 드라이버.</claim></claimInfo><claimInfo><claim>20. 표시 패널; 상기 표시 패널의 게이트 라인들에 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 드라이버; 및 상기 표시 패널의 데이터 라인에 데이터 전압을 출력하는 데이터 드라이버를 포함하고, 상기 복수의 스테이지들 각각은, 이전 스테이지들의 캐리 신호들 중 하나인 이전 캐리 신호에 응답하여 상기 이전 캐리 신호를 제1 제어 노드에 인가하는 제1 풀업 제어 회로; 상기 제1 제어 노드의 신호에 응답하여 게이트 클럭 신호를 게이트 출력 신호로 출력하는 버퍼 회로; 및 다음 스테이지들의 캐리 신호들 중 하나인 제1 다음 캐리 신호에 응답하여 제2 로우 전압을 상기 게이트 출력 신호로 출력하는 풀다운 회로를 포함하고, 상기 제1 풀업 제어 회로는, 상기 이전 캐리 신호가 인가되는 제어 전극, 상기 이전 캐리 신호가 인가되는 제1 전극, 및 제2 제어 노드에 연결되는 제2 전극을 포함하는 제4-1 트랜지스터; 상기 이전 캐리 신호가 인가되는 제어 전극, 상기 제2 제어 노드에 연결되는 제1 전극, 및 상기 제1 제어 노드에 연결되는 제2 전극을 포함하는 제4-2 트랜지스터; 및 상기 제2 제어 노드에 연결되는 제1 전극 및 정 전압이 인가되는 제2 전극을 포함하는 홀드 커패시터를 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>21. 표시 패널, 및 상기 표시 패널의 게이트 라인들에 게이트 신호들을 출력하는 복수의 스테이지들을 포함하는 게이트 드라이버를 포함하는 표시 모듈; 및 상기 표시 모듈에 전원을 공급하는 전력 관리 회로를 포함하는 전원 모듈을 포함하고, 상기 복수의 스테이지들 각각은, 이전 스테이지들의 캐리 신호들 중 하나인 이전 캐리 신호에 응답하여 상기 이전 캐리 신호를 제1 제어 노드에 인가하는 제1 풀업 제어 회로; 상기 제1 제어 노드의 신호에 응답하여 게이트 클럭 신호를 게이트 출력 신호로 출력하는 버퍼 회로; 및 다음 스테이지들의 캐리 신호들 중 하나인 제1 다음 캐리 신호에 응답하여 제2 로우 전압을 상기 게이트 출력 신호로 출력하는 풀다운 회로를 포함하고, 상기 제1 풀업 제어 회로는, 상기 이전 캐리 신호가 인가되는 제어 전극, 상기 이전 캐리 신호가 인가되는 제1 전극, 및 제2 제어 노드에 연결되는 제2 전극을 포함하는 제4-1 트랜지스터; 상기 이전 캐리 신호가 인가되는 제어 전극, 상기 제2 제어 노드에 연결되는 제1 전극, 및 상기 제1 제어 노드에 연결되는 제2 전극을 포함하는 제4-2 트랜지스터; 및 상기 제2 제어 노드에 연결되는 제1 전극 및 정 전압이 인가되는 제2 전극을 포함하는 홀드 커패시터를 포함하는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM Eok Su</engName><name>김억수</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로 ***, *층 **세기특허법률사무소 (역삼동, 세일빌딩)</address><code>919980002302</code><country>대한민국</country><engName>PARK, Young Woo</engName><name>박영우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.02</receiptDate><receiptNumber>1-1-2024-0133885-86</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240016517.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931c70029ce4aa30edc8c422874ac9a50b9be1e2a2dfd75a1e114eb779c3cf1132eb3679c66d604a69f296f424d56912111b533e8fb483474c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf439a52ed1fc0317a528a4c51e43e0b068fd0ebb1bfa4da30ad1e6747f5a034853e9ba443e1b54ea4930bba1c227e69b69a7a74ac2e2972d6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>