<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:01:49.149</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.06.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7043526</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리-기반 기계 학습 가속기 아키텍처에서의 컴퓨팅</inventionTitle><inventionTitleEng>COMPUTE IN MEMORY-BASED MACHINE LEARNING ACCELERATOR ARCHITECTURE</inventionTitleEng><openDate>2024.02.28</openDate><openNumber>10-2024-0026450</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.06.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.12.15</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0442</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/045</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/048</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0464</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/0499</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 7/523</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03M 1/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/413</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/54</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시내용의 소정 양상들은 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 기법들을 제공하고, 이러한 기법들은: 기계 학습 모델을 프로세싱하도록 기계 학습 태스크 가속기의 하나 이상의 신호 프로세싱 유닛(SPU)들을 구성하는 것; 하나 이상의 구성된 SPU들에 모델 입력 데이터를 제공하는 것; 하나 이상의 구성된 SPU들을 사용하여 기계 학습 모델로 모델 입력 데이터를 프로세싱하는 것; 및 하나 이상의 구성된 SPU들로부터 출력 데이터를 수신하는 것을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.12.29</internationOpenDate><internationOpenNumber>WO2022272303</internationOpenNumber><internationalApplicationDate>2022.06.24</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/073154</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기계 학습 태스크 가속기(machine learning task accelerator)로서, 하나 이상의 혼합 신호 프로세싱 유닛(MSPU)들 — 상기 하나 이상의 MSPU들의 각각의 개개의 MSPU는: CIM(compute-in-memory) 회로;  상기 CIM 회로에 연결되고, 상기 CIM 회로에 의한 프로세싱을 위한 활성화 데이터를 저장하도록 구성된 로컬 활성화 버퍼; 상기 CIM 회로에 연결되고, 상기 CIM 회로로부터의 아날로그 컴퓨테이션 결과 신호들을 디지털 컴퓨터이션 결과 데이터로 변환하도록 구성된 하나 이상의 ADC(analog to digital converter)들; 상기 하나 이상의 ADC들의 하나 이상의 출력들에 연결되고, 상기 디지털 컴퓨터이션 결과 데이터에 대해 비선형 프로세싱을 수행하도록 구성된 제1 비선형 연산 회로; 호스트 시스템으로부터 수신된 명령들을 실행하고 상기 MSPU의 동작을 제어하도록 구성된 하드웨어 시퀀서 회로; 및 공유 활성화 버퍼(shared activation buffer)에 대한 액세스를 제어하도록 구성된 로컬 직접 메모리 액세스(DMA: direct memory access) 제어기를 포함함 —;상기 하나 이상의 MSPU들에 연결되고, 상기 하나 이상의 MSPU들 중 하나 이상으로부터 출력된 활성화 데이터에 대해 곱셈 및 누산 연산들을 수행하도록 구성된 디지털 곱셈 및 누산(DMAC) 회로;상기 하나 이상의 MSPU들에 연결되고, 상기 하나 이상의 MSPU들 중 하나 이상으로부터 출력된 활성화 데이터에 대해 요소별 곱셈 및 요소별 누산 연산들을 수행하도록 구성된 디지털 요소별 곱셈 및 누산 회로(digital element-wise multiplication and accumulation circuit); 및상기 하나 이상의 MSPU들에 연결된 제2 비선형 연산 회로를 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,하나 이상의 디지털 신호 프로세싱 유닛(DSPU)들을 더 포함하고, 상기 하나 이상의 DSPU들의 각각의 개개의 DSPU는: 디지털 곱셈 및 누산 연산들을 수행하도록 구성된 DSPU DMAC 회로; 상기 DMAC 회로에 연결되고, 상기 DMAC 회로에 의한 프로세싱을 위한 활성화 데이터를 저장하도록 구성된 DSPU 로컬 활성화 버퍼; 상기 DMAC 회로에 연결되고, 상기 DMAC 회로로부터 출력된 데이터에 대해 비선형 프로세싱을 수행하도록 구성된 DSPU 비선형 연산 회로; 상기 호스트 시스템으로부터 수신된 명령들을 실행하고 상기 개개의 DSPU의 동작을 제어하도록 구성된 DSPU 하드웨어 시퀀서 회로; 및 공유 활성화 버퍼에 대한 액세스를 제어하도록 구성된 DSPU 로컬 직접 메모리 액세스(DMA) 제어기를 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 하나 이상의 MSPU들에 연결되고, 상기 하나 이상의 MSPU들에 의해 생성된 출력 활성화 데이터를 저장하도록 구성된 공유 활성화 버퍼를 더 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제1 비선형 연산 회로는 3차 근사화기(cubic approximator) 및 이득 블록을 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 하나 이상의 MSPU들 중 적어도 하나의 개개의 MSPU는 상기 개개의 MSPU의 CIM 회로에 대한 가중치 데이터 및 활성화 데이터의 쓰기(writing)를 제어하도록 구성된 CIM FSM(finite state machine)을 더 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 하나 이상의 MSPU들에 연결되고, 상기 MSPU들 사이의 직접적인 데이터 통신을 가능하게 하도록 구성된 복수의 레지스터들을 더 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 하나 이상의 MSPU들 중 적어도 하나의 개개의 MSPU는 이득, 바이어스, 시프트 또는 풀링 연산(pooling operation) 중 하나를 적용하도록 구성된 디지털 포스트 프로세싱 회로(digital post processing circuit)를 더 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 디지털 포스트 프로세싱 회로는 상기 개개의 MSPU의 상기 하나 이상의 ADC들 중 적어도 하나의 ADC를 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,  신경망 모델의 단일 계층에 대한 가중치 데이터가 상기 하나 이상의 MSPU들의 2개의 개별 MSPU들의 적어도 2개의 개별 CIM 회로들에 로드(load)되게 하고;  상기 2개의 개별 MSPU들로부터 부분 출력을 수신하며; 그리고  부분 출력들에 기반하여 최종 출력을 생성하도록 구성된 타일링 제어 회로(tiling control circuit)를 더 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 타일링 제어 회로는 상기 적어도 2개의 개별 CIM 회로들 사이의 행(row)들의 상호연결을 제어하도록 추가로 구성되는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 하나 이상의 MSPU들은 컨볼루션 신경망 모델(convolutional neural network model)의 컨볼루션 신경망 계층의 프로세싱을 수행하도록 구성되는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 하나 이상의 MSPU들은 상기 컨볼루션 신경망 모델의 완전 연결 계층(fully connected layer)의 프로세싱을 수행하도록 구성되는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서, 상기 컨볼루션 신경망 계층의 포인트별 컨볼루션(pointwise convolution)의 프로세싱을 수행하도록 구성된 공유 비선형 연산 회로를 더 포함하고, 상기 컨볼루션 신경망 계층은 깊이별 분리 가능한 컨볼루션 신경망 계층을 포함하고, 상기 하나 이상의 MSPU들 중 적어도 하나는 상기 컨볼루션 신경망 계층의 깊이별 컨볼루션(depthwise convolution)의 프로세싱을 수행하도록 구성되는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서,상기 하나 이상의 MSPU들은 신경망 모델의 순환 계층의 프로세싱을 수행하도록 구성되는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서,상기 하나 이상의 MSPU들은 신경망 모델의 LSTM(long short-term memory) 계층의 프로세싱을 수행하도록 구성되는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 하나 이상의 MSPU들은 신경망 모델의 GRU(gated recurrent unit) 계층의 프로세싱을 수행하도록 구성되는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>17. 제1 항에 있어서,상기 하나 이상의 MSPU들은 신경망 모델의 변환기 계층의 프로세싱을 수행하도록 구성되는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 변환기 계층은 주의 컴포넌트(attention component) 및 피드 포워드 컴포넌트(feed forward component)를 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>19. 제1 항에 있어서,상기 하드웨어 시퀀서 회로에 연결되고, 상기 호스트 시스템으로부터 수신된 명령들을 저장하도록 구성된 하드웨어 시퀀서 메모리를 더 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>20. 제1 항에 있어서,CIM 회로를 포함하는 상기 하나 이상의 MSPU들 각각의 상기 CIM 회로는 복수의 SRAM(static random-access memory) 비트 셀들을 포함하는, 기계 학습 태스크 가속기.</claim></claimInfo><claimInfo><claim>21. 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법으로서,기계 학습 모델을 프로세싱하도록 상기 기계 학습 태스크 가속기의 하나 이상의 혼합 신호 프로세싱 유닛(MSPU)들을 구성하는 단계;상기 하나 이상의 구성된 MSPU들에 모델 입력 데이터를 제공하는 단계; 상기 하나 이상의 구성된 MSPU들을 사용하여 상기 기계 학습 모델로 상기 모델 입력 데이터를 프로세싱하는 단계; 및상기 하나 이상의 구성된 MSPU들로부터 출력 데이터를 수신하는 단계를 포함하는, 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>22. 제21 항에 있어서, 상기 하나 이상의 MSPU들 각각은: CIM(compute-in-memory) 회로;  상기 CIM 회로에 연결되고, 상기 CIM 회로에 의한 프로세싱을 위한 활성화 데이터를 저장하도록 구성된 로컬 활성화 버퍼; 상기 CIM 회로에 연결되고, 상기 CIM 회로로부터의 아날로그 컴퓨테이션 결과 신호들을 디지털 컴퓨터이션 결과 데이터로 변환하도록 구성된 하나 이상의 ADC(analog to digital converter)들; 상기 하나 이상의 ADC들의 하나 이상의 출력들에 연결되고, 상기 디지털 컴퓨터이션 결과 데이터에 대해 비선형 프로세싱을 수행하도록 구성된 제1 비선형 연산 회로; 호스트 시스템으로부터 수신된 명령들을 실행하고 상기 MSPU의 동작을 제어하도록 구성된 하드웨어 시퀀서 회로; 및 공유 활성화 버퍼에 대한 액세스를 제어하도록 구성된 로컬 직접 메모리 액세스(DMA) 제어기를 포함하고,상기 기계 학습 태스크 가속기는: 상기 하나 이상의 MSPU들에 연결되고, 상기 하나 이상의 MSPU들 중 하나 이상으로부터 출력된 활성화 데이터에 대해 곱셈 및 누산 연산들을 수행하도록 구성된 디지털 곱셈 및 누산(DMAC) 회로; 상기 하나 이상의 MSPU들에 연결되고, 상기 하나 이상의 MSPU들 중 하나 이상으로부터 출력된 활성화 데이터에 대해 요소별 곱셈 및 요소별 누산 연산들을 수행하도록 구성된 디지털 요소별 곱셈 및 누산 회로; 및 상기 하나 이상의 MSPU들에 연결된 제2 비선형 연산 회로를 포함하는,기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 기계 학습 태스크 가속기는, 상기 하나 이상의 MSPU들에 연결되고 상기 하나 이상의 MSPU들에 의해 생성된 출력 활성화 데이터를 저장하도록 구성된 공유 활성화 버퍼를 더 포함하는, 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>24. 제22 항에 있어서,상기 기계 학습 모델은 컨볼루션 신경망 모델을 포함하는, 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>25. 제22 항에 있어서,상기 기계 학습 모델로 상기 모델 입력 데이터를 프로세싱하는 단계는:  상기 하나 이상의 MSPU들의 CIM 회로를 사용하여 깊이별 분리 가능한 컨볼루션 연산 중의 깊이별 컨볼루션 연산을 수행하는 단계; 및 상기 DMAC 회로를 사용하여 상기 깊이별 분리 가능한 컨볼루션 연산의 포인트별 컨볼루션 연산을 수행하는 단계를 포함하는, 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>26. 제22 항에 있어서,상기 기계 학습 모델은 순환 신경망 모델을 포함하는, 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>27. 제26 항에 있어서,상기 기계 학습 모델은 적어도 하나의 LSTM(long short-term memory) 계층을 포함하는, 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>28. 제26 항에 있어서,상기 기계 학습 모델은 적어도 하나의 GRU(gated recurrent unit) 계층을 포함하는, 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>29. 제22 항에 있어서,상기 기계 학습 모델은, 주의 컴포넌트 및 피드 포워드 컴포넌트를 포함하는 변환기 신경망 모델을 포함하는, 기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo><claimInfo><claim>30. 제22 항에 있어서,상기 하나 이상의 MSPU들 중 2개의 개별 MSPU들의 적어도 2개의 개별 CIM 회로들에 상기 기계 학습 모델의 단일 계층에 대한 가중치 데이터를 로딩하는 단계; 상기 2개의 개별 MSPU들로부터 부분 출력을 수신하는 단계; 및수신된 부분 출력들에 기반하여 최종 출력을 생성하는 단계를 더 포함하는,기계 학습 태스크 가속기로 기계 학습 모델 데이터를 프로세싱하는 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 *****-**** 캘리포...</address><code> </code><country> </country><engName>LI, Ren</engName><name>리, 렌</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 서소문로**(서소문동, 정안빌딩*층)</address><code>920121001826</code><country>대한민국</country><engName>NAM &amp; NAM</engName><name>특허법인 남앤남</name></agentInfo><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.06.25</priorityApplicationDate><priorityApplicationNumber>17/359,297</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.12.15</receiptDate><receiptNumber>1-1-2023-1410619-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.01.29</receiptDate><receiptNumber>1-5-2024-0018723-72</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2024.03.22</receiptDate><receiptNumber>1-1-2024-0326924-40</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.06.09</receiptDate><receiptNumber>1-1-2025-0637269-93</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237043526.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9310ca2f1dcb8d138bac7b70e57c1c7c8cea8ae86ece8ff8867aa5f7b7cc7b13f01c2b6f0632c2e4d121b66051152ee66954b67a19f959aca6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf150d69b8d83d9b5fa63cbd29b51449810242bccd049f78d7dc6b9276f051907d6f5fca85dc30b1e4d46a04a0b6708ef44643f94cb055d6ea</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>