#define	_PCIE_CORE_H
#define	_PADLINE(line)	pad ## line
#define	_XSTR(line)	_PADLINE(line)
#define	PAD		_XSTR(__LINE__)
#define  PCIE_CORE_CONFIG_OFFSET	0x0
#define  PCIE_FUNC0_CONFIG_OFFSET	0x400
#define  PCIE_FUNC1_CONFIG_OFFSET	0x500
#define  PCIE_FUNC2_CONFIG_OFFSET	0x600
#define  PCIE_FUNC3_CONFIG_OFFSET	0x700
#define  PCIE_SPROM_SHADOW_OFFSET	0x800
#define  PCIE_SBCONFIG_OFFSET		0xE00
#define PCIE_DEV_BAR0_SIZE		0x4000
#define PCIE_BAR0_WINMAPCORE_OFFSET	0x0
#define PCIE_BAR0_EXTSPROM_OFFSET	0x1000
#define PCIE_BAR0_PCIECORE_OFFSET	0x2000
#define PCIE_BAR0_CCCOREREG_OFFSET	0x3000
#define PCIE_CONFIGREGS 	1
#define PCIE_PCIEREGS 		2
typedef struct sbpcieregs  sbpcieregs_t;
#define PCIE_RST_OE	0x01
#define PCIE_RST	0x02
#define	PCIE_CFGADDR	0x120
#define	PCIE_CFGDATA	0x124
#define PCIE_INTA	0x01
#define PCIE_INTB	0x02
#define PCIE_INTFATAL	0x04
#define PCIE_INTNFATAL	0x08
#define PCIE_INTCORR	0x10
#define PCIE_INTPME	0x20
#define SBTOPCIE0_MASK	0xfc000000
#define SBTOPCIE1_MASK	0xfc000000
#define SBTOPCIE2_MASK	0xc0000000
#define SBTOPCIE_MEM	0
#define SBTOPCIE_IO	1
#define SBTOPCIE_CFG0	2
#define SBTOPCIE_CFG1	3
#define SBTOPCIE_PF		4
#define SBTOPCIE_WR_BURST	8
#define CONFIGADDR_FUNC_MASK	0x7000
#define CONFIGADDR_FUNC_SHF	12
#define CONFIGADDR_REG_MASK	0x0FFF
#define CONFIGADDR_REG_SHF	0
#define PCIE_CONFIG_INDADDR(f, r)	\
((((f) & CONFIGADDR_FUNC_MASK) << CONFIGADDR_FUNC_SHF) | \
(((r) & CONFIGADDR_REG_MASK) << CONFIGADDR_REG_SHF))
#define PCIEADDR_PROT_MASK	0x300
#define PCIEADDR_PROT_SHF	8
#define PCIEADDR_PL_TLP		0
#define PCIEADDR_PL_DLLP	1
#define PCIEADDR_PL_PLP		2
#define	PCIE_PLP_MODEREG		0x200
#define	PCIE_PLP_STATUSREG		0x204
#define PCIE_PLP_LTSSMCTRLREG		0x208
#define PCIE_PLP_LTLINKNUMREG		0x20c
#define PCIE_PLP_LTLANENUMREG		0x210
#define PCIE_PLP_LTNFTSREG		0x214
#define PCIE_PLP_ATTNREG		0x218
#define PCIE_PLP_ATTNMASKREG		0x21C
#define PCIE_PLP_RXERRCTR		0x220
#define PCIE_PLP_RXFRMERRCTR		0x224
#define PCIE_PLP_RXERRTHRESHREG		0x228
#define PCIE_PLP_TESTCTRLREG		0x22C
#define PCIE_PLP_SERDESCTRLOVRDREG	0x230
#define PCIE_PLP_TIMINGOVRDREG		0x234
#define PCIE_PLP_RXTXSMDIAGREG		0x238
#define PCIE_PLP_LTSSMDIAGREG		0x23C
#define PCIE_DLLP_LCREG			0x100
#define PCIE_DLLP_LSREG			0x104
#define PCIE_DLLP_LAREG			0x108
#define PCIE_DLLP_LAMASKREG		0x10C
#define PCIE_DLLP_NEXTTXSEQNUMREG	0x110
#define PCIE_DLLP_ACKEDTXSEQNUMREG	0x114
#define PCIE_DLLP_PURGEDTXSEQNUMREG	0x118
#define PCIE_DLLP_RXSEQNUMREG		0x11C
#define PCIE_DLLP_LRREG			0x120
#define PCIE_DLLP_LACKTOREG		0x124
#define PCIE_DLLP_PMTHRESHREG		0x128
#define PCIE_DLLP_RTRYWPREG		0x12C
#define PCIE_DLLP_RTRYRPREG		0x130
#define PCIE_DLLP_RTRYPPREG		0x134
#define PCIE_DLLP_RTRRWREG		0x138
#define PCIE_DLLP_ECTHRESHREG		0x13C
#define PCIE_DLLP_TLPERRCTRREG		0x140
#define PCIE_DLLP_ERRCTRREG		0x144
#define PCIE_DLLP_NAKRXCTRREG		0x148
#define PCIE_DLLP_TESTREG		0x14C
#define PCIE_DLLP_PKTBIST		0x150
#define PCIE_DLLP_PCIE11		0x154
#define PCIE_DLLP_LSREG_LINKUP		(1 << 16)
#define PCIE_TLP_CONFIGREG		0x000
#define PCIE_TLP_WORKAROUNDSREG		0x004
#define PCIE_TLP_WRDMAUPPER		0x010
#define PCIE_TLP_WRDMALOWER		0x014
#define PCIE_TLP_WRDMAREQ_LBEREG	0x018
#define PCIE_TLP_RDDMAUPPER		0x01C
#define PCIE_TLP_RDDMALOWER		0x020
#define PCIE_TLP_RDDMALENREG		0x024
#define PCIE_TLP_MSIDMAUPPER		0x028
#define PCIE_TLP_MSIDMALOWER		0x02C
#define PCIE_TLP_MSIDMALENREG		0x030
#define PCIE_TLP_SLVREQLENREG		0x034
#define PCIE_TLP_FCINPUTSREQ		0x038
#define PCIE_TLP_TXSMGRSREQ		0x03C
#define PCIE_TLP_ADRACKCNTARBLEN	0x040
#define PCIE_TLP_DMACPLHDR0		0x044
#define PCIE_TLP_DMACPLHDR1		0x048
#define PCIE_TLP_DMACPLHDR2		0x04C
#define PCIE_TLP_DMACPLMISC0		0x050
#define PCIE_TLP_DMACPLMISC1		0x054
#define PCIE_TLP_DMACPLMISC2		0x058
#define PCIE_TLP_SPTCTRLLEN		0x05C
#define PCIE_TLP_SPTCTRLMSIC0		0x060
#define PCIE_TLP_SPTCTRLMSIC1		0x064
#define PCIE_TLP_BUSDEVFUNC		0x068
#define PCIE_TLP_RESETCTR		0x06C
#define PCIE_TLP_RTRYBUF		0x070
#define PCIE_TLP_TGTDEBUG1		0x074
#define PCIE_TLP_TGTDEBUG2		0x078
#define PCIE_TLP_TGTDEBUG3		0x07C
#define PCIE_TLP_TGTDEBUG4		0x080
#define MDIOCTL_DIVISOR_MASK		0x7f
#define MDIOCTL_DIVISOR_VAL		0x2
#define MDIOCTL_PREAM_EN		0x80
#define MDIOCTL_ACCESS_DONE		0x100
#define MDIODATA_MASK			0x0000ffff
#define MDIODATA_TA			0x00020000
#define MDIODATA_REGADDR_SHF_OLD	18
#define MDIODATA_REGADDR_MASK_OLD	0x003c0000
#define MDIODATA_DEVADDR_SHF_OLD	22
#define MDIODATA_DEVADDR_MASK_OLD	0x0fc00000
#define MDIODATA_REGADDR_SHF		18
#define MDIODATA_REGADDR_MASK		0x007c0000
#define MDIODATA_DEVADDR_SHF		23
#define MDIODATA_DEVADDR_MASK		0x0f800000
#define MDIODATA_WRITE			0x10000000
#define MDIODATA_READ			0x20000000
#define MDIODATA_START			0x40000000
#define MDIODATA_DEV_ADDR		0x0
#define	MDIODATA_BLK_ADDR		0x1F
#define MDIO_DEV_IEEE0		0x000
#define MDIO_DEV_IEEE1		0x001
#define MDIO_DEV_BLK0		0x800
#define MDIO_DEV_BLK1		0x801
#define MDIO_DEV_BLK2		0x802
#define MDIO_DEV_BLK3		0x803
#define MDIO_DEV_BLK4		0x804
#define MDIO_DEV_TXPLL		0x808
#define MDIO_DEV_TXCTRL0	0x820
#define MDIO_DEV_SERDESID	0x831
#define MDIO_DEV_RXCTRL0	0x840
#define MDIODATA_DEV_PLL       		0x1d
#define MDIODATA_DEV_TX        		0x1e
#define MDIODATA_DEV_RX        		0x1f
#define SERDES_RX_CTRL			1
#define SERDES_RX_TIMER1		2
#define SERDES_RX_CDR			6
#define SERDES_RX_CDRBW			7
#define SERDES_RX_CTRL_FORCE		0x80
#define SERDES_RX_CTRL_POLARITY		0x40
#define SERDES_PLL_CTRL                 1
#define PLL_CTRL_FREQDET_EN             0x4000
#define PCIE_L0THRESHOLDTIME_MASK       0xFF00
#define PCIE_L1THRESHOLDTIME_MASK       0xFF00
#define PCIE_L1THRESHOLDTIME_SHIFT      8
#define PCIE_L1THRESHOLD_WARVAL         0x72
#define PCIE_ASPMTIMER_EXTEND		0x01000000
#define SRSH_ASPM_OFFSET		4
#define SRSH_ASPM_ENB			0x18
#define SRSH_ASPM_L1_ENB		0x10
#define SRSH_ASPM_L0s_ENB		0x8
#define SRSH_PCIE_MISC_CONFIG		5
#define SRSH_L23READY_EXIT_NOPERST	0x8000
#define SRSH_CLKREQ_OFFSET_REV5		20
#define SRSH_CLKREQ_OFFSET_REV8		52
#define SRSH_CLKREQ_ENB			0x0800
#define SRSH_BD_OFFSET                  6
#define SRSH_AUTOINIT_OFFSET            18
#define PCIE_CAP_LINKCTRL_OFFSET	16
#define PCIE_CAP_LCREG_ASPML0s		0x01
#define PCIE_CAP_LCREG_ASPML1		0x02
#define PCIE_CLKREQ_ENAB		0x100
#define PCIE_ASPM_ENAB			3
#define PCIE_ASPM_L1_ENAB		2
#define PCIE_ASPM_L0s_ENAB		1
#define PCIE_ASPM_DISAB			0
#define PCIE_PLP_POLARITYINV_STAT	0x10
