---
layout: post
title: "为LLVM添加简易RISCV后端(五)：算术指令"
toc: true
date: 2020-12-11 11:30:38 +0800
categories: LLVM
keywords: LLVM
description: 无
---

为一个新的指令集编写编译器是一件复杂的事情，尽管LLVM的出现使这个过程比之前简单多了！
一个匪夷所思的困难是缺乏一个简单的、循序渐进的教程[^1][^2]。
因此，本系列博客试图提供一个从头开始编写LLVM后端的简易教程来解决（部分）问题。

## 算术指令

现在，我们将把上一篇文章讨论的关于LLVM后端中的指令选择付诸实践。
我们将通过查看RISCW后端的算术指令(比如加法、减法和乘法)的具体实现来做到这一点。

**注意：**这篇文章中讨论的代码可以在[这里](https://github.com/andresag01/llvm-project/commit/38ac00579c9e84cb4374d34da917a37142f072ca)找到。


RISCW的算术指令相对简单，
在指令选择过程中仅需要配置指令选择器和合法化器，这主要需编写三部分代码。
首先，使用TableGen描述目标平台支持的指令集。
其次，通知LLVM需要合法化的算术运算和类型。
最后，添加自定义C++代码来增强指令选择器的功能。

**注意：**在为不同体系结构实现指令选择时，总体思路大致相似，但是具体情况将有所不同。
例如，您的指令集可能具有有趣的/复杂的算术指令，例如长乘或多次累加，可能需要额外的代码来正确地支持这些指令。
另外，我们不会自定义优化，但是您可以查看其他后端有关自定义优化的内容，例如XCore和ARM有很多很好的例子。


**注意：**这里显示的大部分代码最初来自LLVM现有的RISCV后端，但是为了照顾本教程的读者，它已经被大大简化了。



### TableGen

TableGen是描述体系结构（包括寄存器，指令集，调用约定等）的专用编程语言，
其目标是创建可维护、易于阅读的代码来描述体系结构。
在构建LLVM时，TableGen工具将TableGen代码翻译为C++并将其与手工编码的C++文件一起编译。

**注意：**实际上，我发现TableGen代码很难阅读，更难编码！

简而言之，TableGen是具有以下功能的声明性编程语言：

+ 有两个主要组件： `record`和`class`。
`record`是`class`的实例，包含了名称和相关字段的值。
`class`是`record`的抽象，可用于生成具体的`record`。
两者相互配合可以很好地提取公共代码并减少重复。

+ `record`可以从一个或多个`class`继承，还可以定义自己的字段。

+ 字段具有名称和值（或值列表），值具有特定的类型（如bit或int）。[这是](https://llvm.org/docs/TableGen/ProgRef.html#types)类型列表。

+ `include`指令用于将TableGen代码从一个文件包含到另一个文件中，就像C的`#include`一样。

以下是从LLVM[文档](https://llvm.org/docs/TableGen/ProgRef.html#examples-classes-and-records)中获取的示例，其中显示了一个非常简单的TableGen文件。
它包含一个`class`C，该`class`定义了值为1的bit类型的字段V，
还声明了一个从类C派生的记录X。

```llvm
class C {
  bit V = 1;
}
def X : C;
```
后端需要定义TableGen的`record`，用以声明指令、寄存器等。
这些`record`必须从内部类继承，这样TableGen工具才能魔术地为这些`record`生成适当的C++代码。
例如，声明寄存器的`record`必须从内部的Register类继承。
在这篇文章中，我们将查看声明寄存器和指令的TableGen代码。

**注意:**TableGen文档在解释它是什么和语法方面做得很好。
但是，介绍后端应该重用的内部类和预定义记录的文档却很少；要了解这些内容您必须查看源代码。

**注意:**回想一下之前的文章，
我们的CMake文件使用带各种参数的TableGen命令把扩展名为`.td`的TableGen代码文件转化为扩展名为`.inc`的C++文件。
在构建系统发出TableGen命令之后，可以在`build/lib/Target/RISCW`的构建目录中找到生成的文件。
Tablegen的参数可以[这里](https://llvm.org/docs/CommandGuide/tblgen.html)(非常简短地)查看。

**注意:**TableGen还可以配置指令选择过程中的调度和形成阶段，但是我不会在本教程中讨论这一点。
如果你感兴趣，可以看看[这个视频](https://www.youtube.com/watch?v=brpomKUynEA&ab_channel=LLVM)。


### 定义寄存器
RISCW的寄存器定义非常简单，
可以在`llvm/lib/Target/RISCW/RISCWRegisterInfo.td`中找到。 
让我们对其进行剖析，以了解TableGen的工作方式。

在文件的顶部，我们找到以下类。
```llvm
let Namespace = "RISCW" in {
class RISCWReg<bits<5> Enc, string n, list<string> alt = []> : Register<n> {
  let HWEncoding{4-0} = Enc;
  let AltNames = alt;
}
} // end Namespace
```
该代码声明了一个`RISCWReg`类，该类继承自在`include/llvm/Target/Target.td`中定义的内部类Register。
该代码还告诉我们，从此类继承时，我们必须提供最多三个参数：

+ 寄存器编码`Enc`，它是类型为`bits<5>`的5位整数。

+ 字符串`n`，表示人类可读的寄存器名称，如RISCV中的`x0`、`x1`等。

+ 寄存器的别名列表，该列表是可选的。
例如，RISCV中的x2也可以称为sp，即堆栈指针。
但请注意，此列表是可选的，因为可以声明没有别名的寄存器，如果寄存器没有别名，则把`alt`设置`[]`。

另外，请注意Register类接受一个参数：类型为字符串的寄存器名称。
RISCWReg的其余两个参数（`Enc`和`alt`）被`let`语句用于覆盖Register类定义的`HWEncoding`和`AltNames`域。
您可以在[这里](https://github.com/andresag01/llvm-project/blob/38ac00579c9e84cb4374d34da917a37142f072ca/llvm/include/llvm/Target/Target.td#L180)和[这里](https://github.com/andresag01/llvm-project/blob/38ac00579c9e84cb4374d34da917a37142f072ca/llvm/include/llvm/Target/Target.td#L136)阅读Register的代码。

接下来，我们在该文件中找到以下Register定义。
每一行代码都是一个`record`，它定义了一个寄存器。
这些`record`继承自两个类:`RISCWReg`(我们已经讨论过了)和`DwarfRegNum`。
`DwarfRegNum`是这里定义的另一个内部类，用于为GCC和GDB提供调试信息。
```llvm
def X0  : RISCWReg<0, "x0", ["zero"]>, DwarfRegNum<[0]>;
...
def X31 : RISCWReg<31,"x31", ["t6"]>, DwarfRegNum<[31]>;
```
文件的最后几行定义寄存器组，
RISCW定义了两种寄存器组：`GPR`通用寄存器和堆栈指针`SP`寄存器。
```llvm
def GPR : RegisterClass<"RISCW", [i32], 32, (add
    (sequence "X%u", 10, 17),
    (sequence "X%u", 5, 7),
    (sequence "X%u", 28, 31),
    (sequence "X%u", 8, 9),
    (sequence "X%u", 18, 27),
    (sequence "X%u", 0, 4)
  )>;

def SP : RegisterClass<"RISCW", [i32], 32, (add X2)>;
```
定义Register组的`record`继承自RegisterClass类，后者具有四个参数（还有一个可选的第五个参数，我们将不讨论）：

+ 命名空间在我们的例子中是RISCW，这与我们在上面的RISCWReg类中重写的名称空间字段相匹配。

+ 此组寄存器支持的数据类型列表。
这是一个列表，因为某些体系结构中的寄存器可以支持多种数据类型。
例如，一些64位计算机的寄存器可以在32位和64位模式下工作。
RISCW只适用于32位机器，因此寄存器总是32位，它们的类型就是i32。

+ 从内存中存储或加载寄存器时寄存器的对齐方式。

+ 一个DAG，指示此寄存器组包含的寄存器。还有…

    + 我是说DAG！注意，`GPR`的DAG有一个`ADD`模式，该模式有6个`sequence`节点。
    `sequence`是一种操作，它接受字符串格式参数以及起始值和结束值。
    序列中的每个元素都是TableGen工具根据格式参数指定的格式生成。
    所以，这个DAG的另一种写法是(add X10, X17,..., X3, X4)。

    + 此DAG还指定了寄存器分配器使用寄存器的顺序。
    例如，如果两者都可用，分配器将优先使用来自GPR的`x10`而不是`x4`。

寄存器组稍后用于配置合法化器。

### 定义指令

计算机体系结构使用一组格式对指令进行编码。
例如，RISCV体系结构使用32位编码和4种基本指令格式来编码指令。
此外，每种格式都有一组唯一的操作码(或操作码)。
然后使用格式和操作码对特定指令进行编码，这使处理器能够识别指令并确定它们的操作数。

在LLVM中，定义指令的方式与定义指令集编码的方式类似。
定义指令的代码通常由两部分组成: 格式定义和指令定义。

#### 定义格式

定义格式的同时也定义了唯一的标识符，
这些标识符指示指令的格式，
C++代码使用它来正确地发出指令编码。
RISCW后端定义格式的代码，如下所示:

```llvm
class InstFormat<bits<5> val> {
  bits<5> Value = val;
}
def InstFormatPseudo : InstFormat<0>;
def InstFormatR      : InstFormat<1>;
...
def InstFormatOther  : InstFormat<17>;
```
**注意：**
在LLVM后端中，定义指令格式的代码通常在文件`llvm/lib/Target/<BACKEND>/<BACKEND>InstrFormats.td`中，
而实际定义指令的代码在文件`llvm/lib/Target/<BACKEND>/<BACKEND>InstrInfo.td`中。
但是在复杂的后端中，
指令定义可以拆分为多个文件，
例如，RISCV的每个扩展都对应一个不同的文件。 
这些文件称为`llvm/lib/Target/RISCV/RISCVInstrInfo<EXT>.td`，
其中`<EXT>`是扩展字母，如M，A等。
RISCW后端相对简单，
用于定义格式和指令的TableGen代码分别存储在`llvm/lib/Target/RISCW/RISCWInstrFormats.td`和`llvm/lib/Target/RISCWInstrInfo.td`中。

**注意:**RISCW后端基于RISCV后端。
两者都试图严格地根据RISCV的参考手册定义指令，
但这不是必须的。
你也可以针对你的体系结构和编译器构造只属于你的TableGen代码。

RISCW后端为操作码定义了如下`record`:
```llvm
class RISCWOpcode<bits<7> val> {
  bits<7> Value = val;
}
def OPC_LOAD      : RISCWOpcode<0b0000011>;
def OPC_LOAD_FP   : RISCWOpcode<0b0000111>;
...
def OPC_SYSTEM    : RISCWOpcode<0b1110011>;
```
所有指令必须继承自LLVM内部的`Instruction`类。
方便起见，RISCW后端还定义了`Instruction`的子类`RWInst`，
它覆盖了许多字段，例如`Size`和`TSFlags`，同时添加了额外的字段。
`Instruction`类实际上非常庞大，
需要配置许多选项，
我建议您通读LLVM的源代码以了解什么样的配置满足你的需求。


## 注释

[^1]:公平地说，有不少关于LLVM的书籍和网站，但大多数都是对这个工具的一般性描述，还有是关于如何编写新前端的实践教程，但后端的教程非常少。
[^2]:[这个教程](https://jonathan2251.github.io/lbd/)描述了如何开发LLVM后端，但我发现很难理解。
