TimeQuest Timing Analyzer report for Uni_Projektas
Sun Jan 15 10:22:16 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                    ;
; Clock_divider:clock_divider1|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:clock_divider1|clock_out } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 35.68 MHz  ; 35.68 MHz       ; CLK                                    ;      ;
; 145.37 MHz ; 145.37 MHz      ; Clock_divider:clock_divider1|clock_out ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; CLK                                    ; -27.026 ; -16250.013    ;
; Clock_divider:clock_divider1|clock_out ; -5.879  ; -1872.995     ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.499 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.499 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.567 ; -2346.413     ;
; Clock_divider:clock_divider1|clock_out ; -2.269 ; -740.408      ;
+----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                      ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.026 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.025      ; 28.091     ;
; -26.921 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.977     ;
; -26.785 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.815     ;
; -26.744 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.793     ;
; -26.694 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.750     ;
; -26.683 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.720     ;
; -26.654 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.025      ; 27.719     ;
; -26.589 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.645     ;
; -26.569 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.625     ;
; -26.525 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.574     ;
; -26.525 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.555     ;
; -26.512 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.542     ;
; -26.474 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 27.508     ;
; -26.470 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.500     ;
; -26.464 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.025      ; 27.529     ;
; -26.383 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 27.426     ;
; -26.372 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.421     ;
; -26.362 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.418     ;
; -26.338 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.387     ;
; -26.337 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.025      ; 27.402     ;
; -26.331 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.380     ;
; -26.330 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.379     ;
; -26.310 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.347     ;
; -26.283 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 27.326     ;
; -26.258 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 27.301     ;
; -26.237 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.293     ;
; -26.210 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.240     ;
; -26.197 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.227     ;
; -26.182 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.231     ;
; -26.181 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 27.224     ;
; -26.165 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.205     ;
; -26.159 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.190     ;
; -26.144 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.181     ;
; -26.142 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 27.176     ;
; -26.129 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.178     ;
; -26.128 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.177     ;
; -26.122 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.178     ;
; -26.120 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.157     ;
; -26.114 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.163     ;
; -26.105 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 27.150     ;
; -26.098 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.138     ;
; -26.091 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.140     ;
; -26.088 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.119     ;
; -26.073 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.104     ;
; -26.067 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.123     ;
; -26.064 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.104     ;
; -26.055 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.104     ;
; -26.034 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 27.077     ;
; -26.020 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.051     ;
; -26.008 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 27.051     ;
; -26.003 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 27.033     ;
; -26.002 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 27.033     ;
; -25.993 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 27.030     ;
; -25.972 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 27.028     ;
; -25.961 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.010     ;
; -25.939 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.988     ;
; -25.938 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.987     ;
; -25.927 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.976     ;
; -25.920 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.969     ;
; -25.895 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.951     ;
; -25.889 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.938     ;
; -25.884 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.933     ;
; -25.883 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 26.914     ;
; -25.882 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.938     ;
; -25.878 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.918     ;
; -25.872 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 26.915     ;
; -25.863 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.025      ; 26.928     ;
; -25.859 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 26.890     ;
; -25.847 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 26.890     ;
; -25.846 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.012     ; 26.874     ;
; -25.843 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 26.874     ;
; -25.818 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 26.861     ;
; -25.814 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.854     ;
; -25.812 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.861     ;
; -25.812 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 26.843     ;
; -25.811 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.851     ;
; -25.811 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.860     ;
; -25.801 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.857     ;
; -25.787 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 26.821     ;
; -25.784 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.840     ;
; -25.773 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 26.804     ;
; -25.771 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 26.808     ;
; -25.770 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 26.813     ;
; -25.770 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.826     ;
; -25.755 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.811     ;
; -25.743 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 26.773     ;
; -25.730 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 26.775     ;
; -25.730 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 26.760     ;
; -25.729 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.785     ;
; -25.723 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.772     ;
; -25.718 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.767     ;
; -25.699 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 26.748     ;
; -25.691 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 26.734     ;
; -25.688 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.728     ;
; -25.675 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 26.709     ;
; -25.666 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 26.697     ;
; -25.660 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 26.696     ;
; -25.653 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 26.684     ;
; -25.650 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.706     ;
; -25.643 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 26.699     ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[16]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[17]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[18]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[19]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[20]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[21]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[22]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[23]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[24]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[25]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[26]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[27]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[28]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[29]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[30]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.879 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[31]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.919      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[16]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[17]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[18]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[19]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[20]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[21]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[22]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[23]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[24]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[25]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[26]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[27]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[28]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[29]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[30]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.771 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[31]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.811      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[16]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[17]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[18]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[19]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[20]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[21]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[22]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[23]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[24]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[25]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[26]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[27]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[28]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[29]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[30]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.672 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[31]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.712      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[16]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[17]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[18]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[19]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[20]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[21]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[22]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[23]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[24]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[25]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[26]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[27]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[28]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[29]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[30]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.612 ; ADC_Manager:ADC_Manager1|counter[27] ; ADC_Manager:ADC_Manager1|counter[31]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.652      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.608 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 6.644      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.598 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.002     ; 6.636      ;
; -5.574 ; ADC_Manager:ADC_Manager1|counter[26] ; ADC_Manager:ADC_Manager1|counter[16]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.614      ;
; -5.574 ; ADC_Manager:ADC_Manager1|counter[26] ; ADC_Manager:ADC_Manager1|counter[17]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.614      ;
; -5.574 ; ADC_Manager:ADC_Manager1|counter[26] ; ADC_Manager:ADC_Manager1|counter[18]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.614      ;
; -5.574 ; ADC_Manager:ADC_Manager1|counter[26] ; ADC_Manager:ADC_Manager1|counter[19]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.614      ;
; -5.574 ; ADC_Manager:ADC_Manager1|counter[26] ; ADC_Manager:ADC_Manager1|counter[20]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 6.614      ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|readDataFromRam                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.039      ;
; 0.733 ; ADC_Manager:ADC_Manager1|c_preamb_func[4][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[4][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.039      ;
; 0.739 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.749 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; Clock_divider:clock_divider1|counter[7]              ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.770 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.897 ; ADC_Manager:ADC_Manager1|c_0_func[7][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.203      ;
; 0.898 ; ADC_Manager:ADC_Manager1|c_0_func[9][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; ADC_Manager:ADC_Manager1|c_1_func[9][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.205      ;
; 0.906 ; ADC_Manager:ADC_Manager1|c_1_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.212      ;
; 0.909 ; ADC_Manager:ADC_Manager1|c_1_func[9][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[27][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.215      ;
; 0.911 ; ADC_Manager:ADC_Manager1|c_0_func[0][2]              ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.217      ;
; 0.911 ; ADC_Manager:ADC_Manager1|data_buffer[0]              ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.217      ;
; 0.915 ; ADC_Manager:ADC_Manager1|data_buffer[1]              ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.221      ;
; 0.918 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 0.918 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 0.981 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.287      ;
; 1.040 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.347      ;
; 1.046 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.353      ;
; 1.052 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.359      ;
; 1.052 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.358      ;
; 1.052 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.358      ;
; 1.062 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.368      ;
; 1.097 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.403      ;
; 1.155 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.461      ;
; 1.156 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.462      ;
; 1.157 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.463      ;
; 1.158 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][0]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.464      ;
; 1.160 ; ADC_Manager:ADC_Manager1|c_preamb_func[7][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.466      ;
; 1.163 ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.171 ; ADC_Manager:ADC_Manager1|c_0_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Clock_divider:clock_divider1|counter[6]              ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; Clock_divider:clock_divider1|counter[4]              ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.188 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.494      ;
; 1.191 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.497      ;
; 1.210 ; ADC_Manager:ADC_Manager1|c_preamb_func[7][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.516      ;
; 1.214 ; ADC_Manager:ADC_Manager1|c_preamb_func[7][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.520      ;
; 1.217 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.523      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; Clock_divider:clock_divider1|half_clock[1]           ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.233 ; Clock_divider:clock_divider1|counter[1]              ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; Clock_divider:clock_divider1|counter[3]              ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; Clock_divider:clock_divider1|counter[5]              ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.246 ; ADC_Manager:ADC_Manager1|c_0_func[9][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.552      ;
; 1.256 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.562      ;
; 1.263 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.569      ;
; 1.379 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.685      ;
; 1.384 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.690      ;
; 1.387 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[15][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.697      ;
; 1.388 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.006      ; 1.700      ;
; 1.409 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.715      ;
; 1.411 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.717      ;
; 1.415 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.718      ;
; 1.426 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.735      ;
; 1.429 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.732      ;
; 1.431 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.737      ;
; 1.435 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.743      ;
; 1.436 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][5]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.739      ;
; 1.440 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.746      ;
; 1.441 ; ADC_Manager:ADC_Manager1|c_0_func[0][7]              ; ADC_Manager:ADC_Manager1|c_long_func_input[0][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.749      ;
; 1.446 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.754      ;
; 1.447 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.755      ;
; 1.459 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[2]          ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 1.834      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|data_counts[0]                ; ADC_Manager:ADC_Manager1|data_counts[0]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_done                     ; ADC_Manager:ADC_Manager1|data_done            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; ADC_Manager:ADC_Manager1|preambule_delay_done ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.740 ; ADC_Manager:ADC_Manager1|adc_buffer[36][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.046      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[20][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[24][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[30][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[36][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[34][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; ADC_Manager:ADC_Manager1|adc_buffer[34][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; ADC_Manager:ADC_Manager1|adc_buffer[46][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; ADC_Manager:ADC_Manager1|adc_buffer[38][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.051      ;
; 0.747 ; ADC_Manager:ADC_Manager1|adc_buffer[35][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[36][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; ADC_Manager:ADC_Manager1|adc_buffer[36][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; ADC_Manager:ADC_Manager1|adc_buffer[22][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; ADC_Manager:ADC_Manager1|adc_buffer[20][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; ADC_Manager:ADC_Manager1|adc_buffer[46][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.057      ;
; 0.753 ; ADC_Manager:ADC_Manager1|counter[31]                   ; ADC_Manager:ADC_Manager1|counter[31]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; ADC_Manager:ADC_Manager1|data_counts[31]               ; ADC_Manager:ADC_Manager1|data_counts[31]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[30][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][7]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[34][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[20][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[22][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[34][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[36][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[46][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][6]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; ADC_Manager:ADC_Manager1|adc_buffer[36][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; ADC_Manager:ADC_Manager1|adc_buffer[20][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; ADC_Manager:ADC_Manager1|adc_buffer[23][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[24][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][2]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; ADC_Manager:ADC_Manager1|adc_buffer[44][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[34][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[40][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[40][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[24][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[42][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[46][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[32][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[33][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[46][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[38][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[42][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[24][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[38][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[30][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[30][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.921 ; ADC_Manager:ADC_Manager1|adc_buffer[32][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[33][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.227      ;
; 0.930 ; ADC_Manager:ADC_Manager1|adc_buffer[11][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[12][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.236      ;
; 1.059 ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[36][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.003      ; 1.368      ;
; 1.129 ; ADC_Manager:ADC_Manager1|adc_buffer[20][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.435      ;
; 1.130 ; ADC_Manager:ADC_Manager1|adc_buffer[34][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.436      ;
; 1.166 ; ADC_Manager:ADC_Manager1|data_counts[16]               ; ADC_Manager:ADC_Manager1|data_counts[16]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; ADC_Manager:ADC_Manager1|counter[0]                    ; ADC_Manager:ADC_Manager1|counter[0]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; ADC_Manager:ADC_Manager1|counter[16]                   ; ADC_Manager:ADC_Manager1|counter[16]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.477      ;
; 1.175 ; ADC_Manager:ADC_Manager1|counter[1]                    ; ADC_Manager:ADC_Manager1|counter[1]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|counter[17]                   ; ADC_Manager:ADC_Manager1|counter[17]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|data_counts[17]               ; ADC_Manager:ADC_Manager1|data_counts[17]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[9]                    ; ADC_Manager:ADC_Manager1|counter[9]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[18]                   ; ADC_Manager:ADC_Manager1|counter[18]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[25]                   ; ADC_Manager:ADC_Manager1|counter[25]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[1]                ; ADC_Manager:ADC_Manager1|data_counts[1]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[2]                ; ADC_Manager:ADC_Manager1|data_counts[2]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[9]                ; ADC_Manager:ADC_Manager1|data_counts[9]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[18]               ; ADC_Manager:ADC_Manager1|data_counts[18]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[25]               ; ADC_Manager:ADC_Manager1|data_counts[25]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[4]                    ; ADC_Manager:ADC_Manager1|counter[4]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[7]                    ; ADC_Manager:ADC_Manager1|counter[7]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[11]                   ; ADC_Manager:ADC_Manager1|counter[11]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[13]                   ; ADC_Manager:ADC_Manager1|counter[13]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[14]                   ; ADC_Manager:ADC_Manager1|counter[14]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[15]                   ; ADC_Manager:ADC_Manager1|counter[15]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[20]                   ; ADC_Manager:ADC_Manager1|counter[20]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[23]                   ; ADC_Manager:ADC_Manager1|counter[23]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[27]                   ; ADC_Manager:ADC_Manager1|counter[27]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[29]                   ; ADC_Manager:ADC_Manager1|counter[29]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[30]                   ; ADC_Manager:ADC_Manager1|counter[30]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[4]                ; ADC_Manager:ADC_Manager1|data_counts[4]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[7]                ; ADC_Manager:ADC_Manager1|data_counts[7]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[11]               ; ADC_Manager:ADC_Manager1|data_counts[11]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[13]               ; ADC_Manager:ADC_Manager1|data_counts[13]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[20]               ; ADC_Manager:ADC_Manager1|data_counts[20]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[23]               ; ADC_Manager:ADC_Manager1|data_counts[23]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[27]               ; ADC_Manager:ADC_Manager1|data_counts[27]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[29]               ; ADC_Manager:ADC_Manager1|data_counts[29]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[30]               ; ADC_Manager:ADC_Manager1|data_counts[30]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; ADC_Manager:ADC_Manager1|data_counts[14]               ; ADC_Manager:ADC_Manager1|data_counts[14]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; ADC_Manager:ADC_Manager1|data_counts[15]               ; ADC_Manager:ADC_Manager1|data_counts[15]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.488      ;
; 1.185 ; ADC_Manager:ADC_Manager1|counter[2]                    ; ADC_Manager:ADC_Manager1|counter[2]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.491      ;
; 1.211 ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[32][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.517      ;
; 1.211 ; ADC_Manager:ADC_Manager1|adc_buffer[20][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.517      ;
; 1.211 ; ADC_Manager:ADC_Manager1|adc_buffer[37][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.517      ;
; 1.212 ; ADC_Manager:ADC_Manager1|adc_buffer[32][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[33][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.518      ;
; 1.214 ; ADC_Manager:ADC_Manager1|adc_buffer[38][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.520      ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][0] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][0] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][1] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][1] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][2] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][2] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][3] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][3] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][4] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][4] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][5] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][5] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][6] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][6] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][7] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][7] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 4.960 ; 4.960 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 4.785 ; 4.785 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 4.867 ; 4.867 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 4.876 ; 4.876 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 4.960 ; 4.960 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.867 ; 4.867 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 4.908 ; 4.908 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 4.916 ; 4.916 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 2.657 ; 2.657 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -2.391 ; -2.391 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -4.519 ; -4.519 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -4.601 ; -4.601 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -4.610 ; -4.610 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -4.694 ; -4.694 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -4.601 ; -4.601 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -4.642 ; -4.642 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -4.650 ; -4.650 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -2.391 ; -2.391 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 8.081 ; 8.081 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.563 ; 7.563 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.516 ; 7.516 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 8.081 ; 8.081 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.282 ; 7.282 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.548 ; 7.548 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.283 ; 7.283 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 3.731 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 3.731 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.282 ; 7.282 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.563 ; 7.563 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.516 ; 7.516 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 8.081 ; 8.081 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.282 ; 7.282 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.548 ; 7.548 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.283 ; 7.283 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 3.731 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 3.731 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -7.280 ; -4492.385     ;
; Clock_divider:clock_divider1|clock_out ; -1.228 ; -340.315      ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.215 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.215 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.000 ; -1594.676     ;
; Clock_divider:clock_divider1|clock_out ; -1.519 ; -498.608      ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                     ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.280 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.336      ;
; -7.207 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.250      ;
; -7.197 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.240      ;
; -7.197 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.222      ;
; -7.190 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.214      ;
; -7.177 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.220      ;
; -7.169 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.225      ;
; -7.169 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.202      ;
; -7.150 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.183      ;
; -7.149 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.182      ;
; -7.142 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 8.191      ;
; -7.116 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.159      ;
; -7.095 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.119      ;
; -7.093 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.136      ;
; -7.091 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.116      ;
; -7.089 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.132      ;
; -7.084 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.119      ;
; -7.083 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.111      ;
; -7.079 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.103      ;
; -7.079 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 8.128      ;
; -7.075 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.131      ;
; -7.073 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.116      ;
; -7.071 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 8.107      ;
; -7.069 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.100      ;
; -7.068 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.111      ;
; -7.065 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 8.114      ;
; -7.063 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.087      ;
; -7.059 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.092      ;
; -7.054 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.087      ;
; -7.050 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.083      ;
; -7.048 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.076      ;
; -7.045 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.076      ;
; -7.041 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.066      ;
; -7.041 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.066      ;
; -7.040 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 8.089      ;
; -7.035 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 8.068      ;
; -7.032 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.063      ;
; -7.031 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 8.087      ;
; -7.030 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 8.079      ;
; -7.027 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.062      ;
; -7.022 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.048      ;
; -7.017 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 8.066      ;
; -7.013 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 8.049      ;
; -7.012 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.055      ;
; -7.002 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.028      ;
; -6.999 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.042      ;
; -6.997 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 8.022      ;
; -6.990 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 8.039      ;
; -6.987 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 8.013      ;
; -6.984 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.008     ; 8.008      ;
; -6.984 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.027      ;
; -6.982 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 8.031      ;
; -6.979 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.022      ;
; -6.970 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 8.006      ;
; -6.969 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.012      ;
; -6.968 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 7.994      ;
; -6.968 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.008     ; 7.992      ;
; -6.967 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 7.993      ;
; -6.966 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 8.001      ;
; -6.965 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.990      ;
; -6.964 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.007      ;
; -6.960 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.993      ;
; -6.957 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 8.000      ;
; -6.957 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.988      ;
; -6.956 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.989      ;
; -6.955 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 7.998      ;
; -6.954 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 7.982      ;
; -6.953 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.978      ;
; -6.946 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 7.972      ;
; -6.941 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.974      ;
; -6.941 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.974      ;
; -6.940 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 7.983      ;
; -6.940 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.971      ;
; -6.936 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 7.985      ;
; -6.935 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 7.964      ;
; -6.935 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 7.978      ;
; -6.933 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 7.959      ;
; -6.930 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 7.965      ;
; -6.927 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 7.976      ;
; -6.925 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.958      ;
; -6.923 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.007     ; 7.948      ;
; -6.921 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.954      ;
; -6.920 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.008     ; 7.944      ;
; -6.918 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.011      ; 7.961      ;
; -6.916 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.947      ;
; -6.916 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 7.944      ;
; -6.913 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.010     ; 7.935      ;
; -6.911 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 7.937      ;
; -6.909 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 7.944      ;
; -6.906 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.939      ;
; -6.898 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 7.947      ;
; -6.896 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 7.945      ;
; -6.895 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.931      ;
; -6.893 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 7.919      ;
; -6.891 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.024      ; 7.947      ;
; -6.889 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.925      ;
; -6.889 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 7.938      ;
; -6.888 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 7.937      ;
; -6.876 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.912      ;
; -6.876 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.909      ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[16]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[17]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[18]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[19]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[20]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[21]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[22]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[23]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[24]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[25]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[26]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[27]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[28]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[29]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[30]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.228 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|counter[31]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.260      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.189 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.217      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[16]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[17]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[18]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[19]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[20]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[21]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[22]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[23]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[24]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[25]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[26]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[27]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[28]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[29]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[30]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.186 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|counter[31]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.218      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.179 ; ADC_Manager:ADC_Manager1|counter[24] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.210      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[16]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[17]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[18]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[19]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[20]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[21]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[22]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[23]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[24]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[25]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[26]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[27]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[28]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[29]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[30]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.154 ; ADC_Manager:ADC_Manager1|counter[25] ; ADC_Manager:ADC_Manager1|counter[31]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.186      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.147 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.004     ; 2.175      ;
; -1.137 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.168      ;
; -1.137 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.168      ;
; -1.137 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.168      ;
; -1.137 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.168      ;
; -1.137 ; ADC_Manager:ADC_Manager1|counter[20] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.001     ; 2.168      ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|readDataFromRam                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_found             ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; ADC_Manager:ADC_Manager1|c_preamb_func[19][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; ADC_Manager:ADC_Manager1|c_preamb_func[4][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[4][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; ADC_Manager:ADC_Manager1|ram_counter[31]             ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Clock_divider:clock_divider1|counter[7]              ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; ADC_Manager:ADC_Manager1|readDataFromRam             ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.313 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[27][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.465      ;
; 0.319 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.475      ;
; 0.324 ; ADC_Manager:ADC_Manager1|c_0_func[7][1]              ; ADC_Manager:ADC_Manager1|c_long_func_input[17][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|c_0_func[9][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|c_1_func[9][6]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|c_1_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.478      ;
; 0.329 ; ADC_Manager:ADC_Manager1|c_0_func[0][2]              ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|c_1_func[9][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|data_buffer[0]              ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; ADC_Manager:ADC_Manager1|data_buffer[1]              ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.486      ;
; 0.348 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.500      ;
; 0.355 ; ADC_Manager:ADC_Manager1|ram_counter[16]             ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; ADC_Manager:ADC_Manager1|ram_counter[4]              ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; ADC_Manager:ADC_Manager1|ram_counter[0]              ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; ADC_Manager:ADC_Manager1|c_preamb_func[2][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[9]              ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[11]             ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][0]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|ram_counter[17]             ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|c_preamb_func[7][4]         ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[18]             ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[25]             ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[27]             ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[13]             ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[14]             ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[15]             ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[20]             ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[23]             ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[29]             ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[30]             ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Clock_divider:clock_divider1|counter[6]              ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; Clock_divider:clock_divider1|counter[4]              ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; ADC_Manager:ADC_Manager1|c_preamb_func[7][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][7]        ; ADC_Manager:ADC_Manager1|c_long_func_input[26][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Clock_divider:clock_divider1|counter[2]              ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; ADC_Manager:ADC_Manager1|c_preamb_func[7][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[3]              ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[8]              ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[10]             ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[19]             ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[24]             ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[26]             ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[5]              ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[6]              ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[12]             ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[21]             ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[22]             ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[28]             ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Clock_divider:clock_divider1|half_clock[1]           ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Clock_divider:clock_divider1|counter[1]              ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Clock_divider:clock_divider1|counter[3]              ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Clock_divider:clock_divider1|counter[5]              ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.388 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.540      ;
; 0.401 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1] ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.553      ;
; 0.416 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][2]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.568      ;
; 0.418 ; ADC_Manager:ADC_Manager1|c_preamb_func[48][4]        ; ADC_Manager:ADC_Manager1|c_long_func_input[48][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.006      ; 0.576      ;
; 0.419 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][1]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.570      ;
; 0.419 ; ADC_Manager:ADC_Manager1|c_preamb_func[15][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[15][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.574      ;
; 0.428 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][7]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; ADC_Manager:ADC_Manager1|c_0_func[9][5]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.581      ;
; 0.432 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.584      ;
; 0.434 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[11][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.584      ;
; 0.434 ; ADC_Manager:ADC_Manager1|c_0_func[9][4]              ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.586      ;
; 0.435 ; Clock_divider:clock_divider1|counter[0]              ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.587      ;
; 0.438 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][5]        ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.592      ;
; 0.442 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][3]         ; ADC_Manager:ADC_Manager1|c_long_func_input[5][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.594      ;
; 0.443 ; ADC_Manager:ADC_Manager1|c_preamb_func[13][3]        ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.594      ;
; 0.443 ; ADC_Manager:ADC_Manager1|c_preamb_func[6][5]         ; ADC_Manager:ADC_Manager1|c_long_func_input[6][5]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.593      ;
; 0.444 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[2]          ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.652      ;
; 0.444 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][0]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][0]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.596      ;
; 0.444 ; ADC_Manager:ADC_Manager1|c_preamb_func[14][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[14][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.596      ;
; 0.445 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][2]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.601      ;
; 0.445 ; ADC_Manager:ADC_Manager1|c_preamb_func[16][6]        ; ADC_Manager:ADC_Manager1|c_long_func_input[16][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.598      ;
+-------+------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                       ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|data_counts[0]                ; ADC_Manager:ADC_Manager1|data_counts[0]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_done                     ; ADC_Manager:ADC_Manager1|data_done            ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; ADC_Manager:ADC_Manager1|preambule_delay_done ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[20][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[24][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[36][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[30][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[36][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[34][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[34][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[46][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[46][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[22][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[38][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[35][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[36][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[36][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ADC_Manager:ADC_Manager1|adc_buffer[20][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; ADC_Manager:ADC_Manager1|adc_buffer[46][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; ADC_Manager:ADC_Manager1|counter[31]                   ; ADC_Manager:ADC_Manager1|counter[31]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|data_counts[31]               ; ADC_Manager:ADC_Manager1|data_counts[31]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[34][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[30][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[20][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[22][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[36][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[23][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[24][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[36][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[46][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][7]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[20][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[21][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[34][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[34][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[35][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[36][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.003      ; 0.482      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[40][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[40][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[24][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[42][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[44][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[46][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[38][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][6]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[32][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[33][7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[46][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][2]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[42][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[24][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[38][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; ADC_Manager:ADC_Manager1|adc_buffer[30][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; ADC_Manager:ADC_Manager1|adc_buffer[30][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.483      ;
; 0.335 ; ADC_Manager:ADC_Manager1|adc_buffer[32][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[33][3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; ADC_Manager:ADC_Manager1|adc_buffer[11][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[12][0]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.492      ;
; 0.355 ; ADC_Manager:ADC_Manager1|counter[0]                    ; ADC_Manager:ADC_Manager1|counter[0]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|data_counts[16]               ; ADC_Manager:ADC_Manager1|data_counts[16]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; ADC_Manager:ADC_Manager1|counter[16]                   ; ADC_Manager:ADC_Manager1|counter[16]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[1]                    ; ADC_Manager:ADC_Manager1|counter[1]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[17]                   ; ADC_Manager:ADC_Manager1|counter[17]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|data_counts[17]               ; ADC_Manager:ADC_Manager1|data_counts[17]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[9]                    ; ADC_Manager:ADC_Manager1|counter[9]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[11]                   ; ADC_Manager:ADC_Manager1|counter[11]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[18]                   ; ADC_Manager:ADC_Manager1|counter[18]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[25]                   ; ADC_Manager:ADC_Manager1|counter[25]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[27]                   ; ADC_Manager:ADC_Manager1|counter[27]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[2]                ; ADC_Manager:ADC_Manager1|data_counts[2]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[9]                ; ADC_Manager:ADC_Manager1|data_counts[9]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[11]               ; ADC_Manager:ADC_Manager1|data_counts[11]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[18]               ; ADC_Manager:ADC_Manager1|data_counts[18]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[25]               ; ADC_Manager:ADC_Manager1|data_counts[25]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[27]               ; ADC_Manager:ADC_Manager1|data_counts[27]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[4]                    ; ADC_Manager:ADC_Manager1|counter[4]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[7]                    ; ADC_Manager:ADC_Manager1|counter[7]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[13]                   ; ADC_Manager:ADC_Manager1|counter[13]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[14]                   ; ADC_Manager:ADC_Manager1|counter[14]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[15]                   ; ADC_Manager:ADC_Manager1|counter[15]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[20]                   ; ADC_Manager:ADC_Manager1|counter[20]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[23]                   ; ADC_Manager:ADC_Manager1|counter[23]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[29]                   ; ADC_Manager:ADC_Manager1|counter[29]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[30]                   ; ADC_Manager:ADC_Manager1|counter[30]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[4]                ; ADC_Manager:ADC_Manager1|data_counts[4]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[7]                ; ADC_Manager:ADC_Manager1|data_counts[7]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[20]               ; ADC_Manager:ADC_Manager1|data_counts[20]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[23]               ; ADC_Manager:ADC_Manager1|data_counts[23]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[29]               ; ADC_Manager:ADC_Manager1|data_counts[29]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[30]               ; ADC_Manager:ADC_Manager1|data_counts[30]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ADC_Manager:ADC_Manager1|data_counts[1]                ; ADC_Manager:ADC_Manager1|data_counts[1]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; ADC_Manager:ADC_Manager1|counter[2]                    ; ADC_Manager:ADC_Manager1|counter[2]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; ADC_Manager:ADC_Manager1|data_counts[13]               ; ADC_Manager:ADC_Manager1|data_counts[13]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; ADC_Manager:ADC_Manager1|data_counts[14]               ; ADC_Manager:ADC_Manager1|data_counts[14]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; ADC_Manager:ADC_Manager1|data_counts[15]               ; ADC_Manager:ADC_Manager1|data_counts[15]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[3]                    ; ADC_Manager:ADC_Manager1|counter[3]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[8]                    ; ADC_Manager:ADC_Manager1|counter[8]           ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[10]                   ; ADC_Manager:ADC_Manager1|counter[10]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[19]                   ; ADC_Manager:ADC_Manager1|counter[19]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[24]                   ; ADC_Manager:ADC_Manager1|counter[24]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[26]                   ; ADC_Manager:ADC_Manager1|counter[26]          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[3]                ; ADC_Manager:ADC_Manager1|data_counts[3]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
+-------+--------------------------------------------------------+-----------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[20][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][0] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][0] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][1] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][1] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][2] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][2] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][3] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][3] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][4] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][4] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][5] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][5] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][6] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][6] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][7] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[48][7] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 2.417 ; 2.417 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 2.338 ; 2.338 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 2.373 ; 2.373 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 2.383 ; 2.383 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 2.411 ; 2.411 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 2.386 ; 2.386 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 2.414 ; 2.414 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 2.417 ; 2.417 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.683 ; 0.683 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.563 ; -0.563 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.218 ; -2.218 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.253 ; -2.253 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.263 ; -2.263 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.291 ; -2.291 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.266 ; -2.266 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.294 ; -2.294 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.297 ; -2.297 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.563 ; -0.563 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.715 ; 3.715 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.477 ; 3.477 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.458 ; 3.458 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.715 ; 3.715 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.468 ; 3.468 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.474 ; 3.474 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.467 ; 3.467 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.658 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.658 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.458 ; 3.458 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.477 ; 3.477 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.458 ; 3.458 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.715 ; 3.715 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.468 ; 3.468 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.474 ; 3.474 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.467 ; 3.467 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.658 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.658 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                   ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -27.026    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  CLK                                    ; -27.026    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  Clock_divider:clock_divider1|clock_out ; -5.879     ; 0.215 ; N/A      ; N/A     ; -2.269              ;
; Design-wide TNS                         ; -18123.008 ; 0.0   ; 0.0      ; 0.0     ; -3086.821           ;
;  CLK                                    ; -16250.013 ; 0.000 ; N/A      ; N/A     ; -2346.413           ;
;  Clock_divider:clock_divider1|clock_out ; -1872.995  ; 0.000 ; N/A      ; N/A     ; -740.408            ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 4.960 ; 4.960 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 4.785 ; 4.785 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 4.867 ; 4.867 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 4.876 ; 4.876 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 4.960 ; 4.960 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.867 ; 4.867 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 4.908 ; 4.908 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 4.916 ; 4.916 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 2.657 ; 2.657 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.563 ; -0.563 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.218 ; -2.218 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.253 ; -2.253 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.263 ; -2.263 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.291 ; -2.291 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.266 ; -2.266 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.294 ; -2.294 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.297 ; -2.297 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.563 ; -0.563 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 8.081 ; 8.081 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.563 ; 7.563 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.516 ; 7.516 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 8.081 ; 8.081 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.282 ; 7.282 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 7.548 ; 7.548 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.283 ; 7.283 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 3.731 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 3.731 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.458 ; 3.458 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.477 ; 3.477 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.458 ; 3.458 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.715 ; 3.715 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.468 ; 3.468 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.474 ; 3.474 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.467 ; 3.467 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.658 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.658 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 532          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 4188         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 532          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 4188         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 15 10:22:15 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Uni_Projektas.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Clock_divider:clock_divider1|clock_out Clock_divider:clock_divider1|clock_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.026    -16250.013 CLK 
    Info (332119):    -5.879     -1872.995 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
    Info (332119):     0.499         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2346.413 CLK 
    Info (332119):    -2.269      -740.408 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.280
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.280     -4492.385 CLK 
    Info (332119):    -1.228      -340.315 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
    Info (332119):     0.215         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1594.676 CLK 
    Info (332119):    -1.519      -498.608 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4593 megabytes
    Info: Processing ended: Sun Jan 15 10:22:16 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


