---
title: "컴퓨터구조론 최신 기억장치 기술 간단 정리"
date: 2021-11-06
categories: ComputerArchitecture
---

# 최신 기억장치 기술

    CPU와 주기억장치의 속도 차이에 의한 병목 현상 발생함

    - SDRAM

        액세스 및 데이터 전송 동작이 시스템 클록 신호에 동기화되어 수행되는 DRAM

        CPU는 한 클록 주기 동안 시스템 버스를 통해 주소와 읽기/쓰기 신호를 기억장치로 보낸 다음 결과 가다리지 않고 내부적으로 다른 연산을 수행할 수 있음

        액세스 끝날 때까지 CPU와 시스템 버스가 대기하는 것을 보완하기 위함

        데이터 액세스 동시성을 높이기 위해 여러 뱅크들로 구성됨

        액세스 동작을 파이프라이닝함으로써 뱅크마다 서로 단른 주소에 대한 액세스 동작 동시 수행가능

        - 버스트 모드

            한 번의 액세스 동작 때 여러 바이트들을 연속적으로 전송하는 방식

        - 버스트 길이

            버스트 모드에서 연속적으로 전송되는 바이트들의 수

        - CAS 지연

            DRAM 칩으로 CAS 신호가 열 주소로 인가되는 순간부터 데이터가 인출되어 버스에 실릴 때까지의 시간

        - 버스트 쓰기

            주소와 함께 데이터들이 함께 인가되는 것

            행 주소가 인가된 다음 주기에 열 주소가 들어오는 순간 연속적으로 네 개의 데이터들이 저장될 수 있어 쓰기 지연이 발생하지 않음

    - DDR SDRAM

        SDRAM에서 액세스된 데이터들을 전송할 때 버스 클록의 상승 에지와 하강 에지에서 각각 하나씩 전송함으로써 클록 당 두 번 전송하는 기법

        - 기억장치 대역폭

            기억장치로부터 CPU로 제공될 수 있는 단위시간당 데이터 전송량

        - 기억장치 랭크

            데이터 입출력 폭이 64비트가 되도록 구성한 기억장치 모듈

        - SIMM

            칩들과 접속 핀들을 한 면에만 부착한 기억장치 모듈 기판

        - DIMM

            칩들과 접속 핀들을 양면에 부착한 기억장치 모듈 기판

        - 단일 랭크 모듈

            하나의 랭크로 구성된 기억장치 모듈

        - n중 랭크 모듈

            두 개의 랭크들로 구성된 기억장치 모듈

    - 차세대 비휘발성 기억장치

        EEPROM의 비휘발성과 DRAM 의 읽기/쓰기 속도를 합친 기억장치

        - PRAM

            화합물 반도체의 상태 변화를 이용하여 2진 정보를 저장하는 RAM

        - FRAM

            강유전체의 전극 위치를 조절하여 2진 정보를 저장하는 반도체 기억장치

        - MRAM

            강자성체에서 자화되는 방향을 조절하여 2진 정보를 저장하는 반도체 기억장치
