

================================================================
== Vitis HLS Report for 'feedforward'
================================================================
* Date:           Fri Jan 28 22:03:47 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        neural_network_hls
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  9.806 ns|     2.00 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    16410|    16410|  0.164 ms|  0.164 ms|  16411|  16411|     none|
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                              |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |           Loop Name          |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- Loop 1                      |       72|       72|         1|          1|          1|    72|       yes|
        |- Loop 2                      |       72|       72|         1|          1|          1|    72|       yes|
        |- loop_input_1                |    14774|    14774|        83|         83|         10|   178|       yes|
        |- loop_activation_function_1  |      720|      720|        10|         10|         10|    72|       yes|
        |- loop_input_2                |      725|      725|        11|         10|         10|    72|       yes|
        +------------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   1422|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|   12|     661|   1675|    -|
|Memory           |       37|    -|       0|      0|    -|
|Multiplexer      |        -|    -|       -|   2297|    -|
|Register         |        -|    -|    3107|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |       37|   12|    3768|   5394|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       13|    5|       3|     10|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance             |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |CTRL_BUS_s_axi_U                   |CTRL_BUS_s_axi                  |        0|   0|   36|   40|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U1  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|  205|  390|    0|
    |fcmp_32ns_32ns_1_2_no_dsp_1_U4     |fcmp_32ns_32ns_1_2_no_dsp_1     |        0|   0|    0|    0|    0|
    |fdiv_32ns_32ns_32_16_no_dsp_1_U3   |fdiv_32ns_32ns_32_16_no_dsp_1   |        0|   0|    0|    0|    0|
    |fexp_32ns_32ns_32_9_full_dsp_1_U5  |fexp_32ns_32ns_32_9_full_dsp_1  |        0|   7|  277|  924|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U2   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  321|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                              |                                |        0|  12|  661| 1675|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +----------+--------+---------+---+----+-----+-------+-----+------+-------------+
    |  Memory  | Module | BRAM_18K| FF| LUT| URAM| Words | Bits| Banks| W*Bits*Banks|
    +----------+--------+---------+---+----+-----+-------+-----+------+-------------+
    |b1_U      |b1      |        1|  0|   0|    0|     72|   32|     1|         2304|
    |l1y_U     |l1y     |        1|  0|   0|    0|     72|   32|     1|         2304|
    |w1_U      |w1      |       32|  0|   0|    0|  12816|   32|     1|       410112|
    |w2_0_U    |w2_0    |        1|  0|   0|    0|     72|   32|     1|         2304|
    |wy_sum_U  |wy_sum  |        2|  0|   0|    0|     72|   32|     1|         2304|
    +----------+--------+---------+---+----+-----+-------+-----+------+-------------+
    |Total     |        |       37|  0|   0|    0|  13104|  160|     5|       419328|
    +----------+--------+---------+---+----+-----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------+----------+----+---+----+------------+------------+
    |      Variable Name     | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------+----------+----+---+----+------------+------------+
    |add_ln31_fu_1943_p2     |         +|   0|  0|  15|           8|           1|
    |add_ln34_10_fu_2155_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_11_fu_2165_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_12_fu_2175_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_13_fu_2185_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_14_fu_2195_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_15_fu_2205_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_16_fu_2215_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_17_fu_2225_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_18_fu_2235_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_19_fu_2245_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_1_fu_2065_p2   |         +|   0|  0|  17|          14|           4|
    |add_ln34_20_fu_2255_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_21_fu_2265_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_22_fu_2275_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_23_fu_2285_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_24_fu_2295_p2  |         +|   0|  0|  17|          14|           5|
    |add_ln34_25_fu_2305_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_26_fu_2315_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_27_fu_2325_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_28_fu_2335_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_29_fu_2345_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_2_fu_2075_p2   |         +|   0|  0|  17|          14|           4|
    |add_ln34_30_fu_2355_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_31_fu_2365_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_32_fu_2375_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_33_fu_2385_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_34_fu_2395_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_35_fu_2405_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_36_fu_2415_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_37_fu_2425_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_38_fu_2435_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_39_fu_2445_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_3_fu_2085_p2   |         +|   0|  0|  17|          14|           4|
    |add_ln34_40_fu_2455_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_41_fu_2465_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_42_fu_2475_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_43_fu_2485_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_44_fu_2495_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_45_fu_2505_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_46_fu_2515_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_47_fu_2525_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_48_fu_2535_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_49_fu_2545_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_4_fu_2095_p2   |         +|   0|  0|  17|          14|           4|
    |add_ln34_50_fu_2555_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_51_fu_2565_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_52_fu_2575_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_53_fu_2585_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_54_fu_2595_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_55_fu_2605_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_56_fu_2615_p2  |         +|   0|  0|  17|          14|           6|
    |add_ln34_57_fu_2625_p2  |         +|   0|  0|  17|          14|           7|
    |add_ln34_58_fu_2635_p2  |         +|   0|  0|  17|          14|           7|
    |add_ln34_59_fu_2645_p2  |         +|   0|  0|  17|          14|           7|
    |add_ln34_5_fu_2105_p2   |         +|   0|  0|  17|          14|           4|
    |add_ln34_60_fu_2655_p2  |         +|   0|  0|  17|          14|           7|
    |add_ln34_61_fu_2665_p2  |         +|   0|  0|  17|          14|           7|
    |add_ln34_62_fu_2675_p2  |         +|   0|  0|  17|          14|           7|
    |add_ln34_63_fu_2685_p2  |         +|   0|  0|  17|          14|           7|
    |add_ln34_64_fu_2695_p2  |         +|   0|  0|  17|          14|           7|
    |add_ln34_6_fu_2115_p2   |         +|   0|  0|  17|          14|           4|
    |add_ln34_7_fu_2125_p2   |         +|   0|  0|  17|          14|           4|
    |add_ln34_8_fu_2135_p2   |         +|   0|  0|  17|          14|           4|
    |add_ln34_9_fu_2145_p2   |         +|   0|  0|  17|          14|           5|
    |add_ln34_fu_1980_p2     |         +|   0|  0|  17|          14|          14|
    |add_ln38_fu_2705_p2     |         +|   0|  0|  14|           7|           1|
    |add_ln44_fu_2789_p2     |         +|   0|  0|  14|           7|           1|
    |empty_12_fu_1909_p2     |         +|   0|  0|  14|           7|           1|
    |empty_15_fu_1926_p2     |         +|   0|  0|  14|           7|           1|
    |and_ln9_fu_2759_p2      |       and|   0|  0|   2|           1|           1|
    |exitcond188_fu_1932_p2  |      icmp|   0|  0|  10|           7|           7|
    |exitcond199_fu_1915_p2  |      icmp|   0|  0|  10|           7|           7|
    |icmp_ln31_fu_1949_p2    |      icmp|   0|  0|  11|           8|           8|
    |icmp_ln38_fu_2711_p2    |      icmp|   0|  0|  10|           7|           7|
    |icmp_ln44_fu_2777_p2    |      icmp|   0|  0|  10|           7|           7|
    |icmp_ln9_1_fu_2747_p2   |      icmp|   0|  0|  15|          23|           1|
    |icmp_ln9_fu_2741_p2     |      icmp|   0|  0|  11|           8|           2|
    |or_ln34_1_fu_2001_p2    |        or|   0|  0|  14|           2|          14|
    |or_ln34_2_fu_2015_p2    |        or|   0|  0|  14|           2|          14|
    |or_ln34_3_fu_2025_p2    |        or|   0|  0|  14|           3|          14|
    |or_ln34_4_fu_2035_p2    |        or|   0|  0|  14|           3|          14|
    |or_ln34_5_fu_2045_p2    |        or|   0|  0|  14|           3|          14|
    |or_ln34_6_fu_2055_p2    |        or|   0|  0|  14|           3|          14|
    |or_ln34_fu_1991_p2      |        or|   0|  0|  14|           1|          14|
    |or_ln9_fu_2753_p2       |        or|   0|  0|   2|           1|           1|
    |select_ln9_fu_2765_p3   |    select|   0|  0|  32|           1|           1|
    |ap_enable_pp4           |       xor|   0|  0|   2|           1|           2|
    |xor_ln13_fu_2799_p2     |       xor|   0|  0|  33|          32|          33|
    +------------------------+----------+----+---+----+------------+------------+
    |Total                   |          |   0|  0|1422|        1066|         554|
    +------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                      |  796|        149|    1|        149|
    |ap_enable_reg_pp4_iter1        |    9|          2|    1|          2|
    |ap_phi_mux_i_1_phi_fu_1623_p4  |    9|          2|    7|         14|
    |empty_14_reg_1586              |    9|          2|    7|         14|
    |empty_20_reg_1631              |    9|          2|   32|         64|
    |empty_reg_1575                 |    9|          2|    7|         14|
    |grp_fu_1641_p0                 |  209|         48|   32|       1536|
    |grp_fu_1641_p1                 |   48|          9|   32|        288|
    |grp_fu_1648_p0                 |   31|          6|   32|        192|
    |grp_fu_1648_p1                 |   20|          4|   32|        128|
    |i_1_reg_1619                   |    9|          2|    7|         14|
    |i_reg_1597                     |    9|          2|    8|         16|
    |l1y_address0                   |   20|          4|    7|         28|
    |l1y_d0                         |   14|          3|   32|         96|
    |o_reg_1608                     |    9|          2|    7|         14|
    |reg_1672                       |    9|          2|   32|         64|
    |reg_1693                       |    9|          2|   32|         64|
    |reg_1709                       |    9|          2|   32|         64|
    |reg_1725                       |    9|          2|   32|         64|
    |reg_1741                       |    9|          2|   32|         64|
    |reg_1757                       |    9|          2|   32|         64|
    |reg_1773                       |    9|          2|   32|         64|
    |reg_1789                       |    9|          2|   32|         64|
    |reg_1805                       |    9|          2|   32|         64|
    |reg_1820                       |    9|          2|   32|         64|
    |reg_1832                       |    9|          2|   32|         64|
    |reg_1844                       |    9|          2|   32|         64|
    |reg_1856                       |    9|          2|   32|         64|
    |w1_address0                    |  345|         73|   14|       1022|
    |wy_sum_address0                |  217|         50|    7|        350|
    |wy_sum_address1                |  217|         50|    7|        350|
    |wy_sum_d0                      |   87|         18|   32|        576|
    |wy_sum_d1                      |   81|         17|   32|        544|
    |y_Addr_A_orig                  |   14|          3|   32|         96|
    |y_WEN_A                        |    9|          2|    4|          8|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          | 2297|        478|  788|       6347|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------+-----+----+-----+-----------+
    |           Name          |  FF | LUT| Bits| Const Bits|
    +-------------------------+-----+----+-----+-----------+
    |add_12_reg_3476          |   32|   0|   32|          0|
    |add_13_reg_3491          |   32|   0|   32|          0|
    |add_14_reg_3506          |   32|   0|   32|          0|
    |add_15_reg_3521          |   32|   0|   32|          0|
    |add_16_reg_3536          |   32|   0|   32|          0|
    |add_17_reg_3551          |   32|   0|   32|          0|
    |add_18_reg_3566          |   32|   0|   32|          0|
    |add_19_reg_3581          |   32|   0|   32|          0|
    |add_20_reg_3596          |   32|   0|   32|          0|
    |add_21_reg_3611          |   32|   0|   32|          0|
    |add_22_reg_3626          |   32|   0|   32|          0|
    |add_23_reg_3641          |   32|   0|   32|          0|
    |add_24_reg_3656          |   32|   0|   32|          0|
    |add_ln31_reg_3213        |    8|   0|    8|          0|
    |add_ln34_reg_3221        |   11|   0|   14|          3|
    |add_ln38_reg_3851        |    7|   0|    7|          0|
    |add_ln44_reg_3918        |    7|   0|    7|          0|
    |ap_CS_fsm                |  148|   0|  148|          0|
    |ap_enable_reg_pp4_iter0  |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1  |    1|   0|    1|          0|
    |b1_load_reg_3874         |   32|   0|   32|          0|
    |div_i_reg_3938           |   32|   0|   32|          0|
    |empty_14_reg_1586        |    7|   0|    7|          0|
    |empty_18_reg_3321        |   32|   0|   32|          0|
    |empty_20_reg_1631        |   32|   0|   32|          0|
    |empty_reg_1575           |    7|   0|    7|          0|
    |i_1_reg_1619             |    7|   0|    7|          0|
    |i_reg_1597               |    8|   0|    8|          0|
    |icmp_ln44_reg_3894       |    1|   0|    1|          0|
    |l1y_load_reg_3913        |   32|   0|   32|          0|
    |o_reg_1608               |    7|   0|    7|          0|
    |reg_1667                 |   32|   0|   32|          0|
    |reg_1672                 |   32|   0|   32|          0|
    |reg_1678                 |   32|   0|   32|          0|
    |reg_1683                 |   32|   0|   32|          0|
    |reg_1688                 |   32|   0|   32|          0|
    |reg_1693                 |   32|   0|   32|          0|
    |reg_1699                 |   32|   0|   32|          0|
    |reg_1704                 |   32|   0|   32|          0|
    |reg_1709                 |   32|   0|   32|          0|
    |reg_1715                 |   32|   0|   32|          0|
    |reg_1720                 |   32|   0|   32|          0|
    |reg_1725                 |   32|   0|   32|          0|
    |reg_1731                 |   32|   0|   32|          0|
    |reg_1736                 |   32|   0|   32|          0|
    |reg_1741                 |   32|   0|   32|          0|
    |reg_1747                 |   32|   0|   32|          0|
    |reg_1752                 |   32|   0|   32|          0|
    |reg_1757                 |   32|   0|   32|          0|
    |reg_1763                 |   32|   0|   32|          0|
    |reg_1768                 |   32|   0|   32|          0|
    |reg_1773                 |   32|   0|   32|          0|
    |reg_1779                 |   32|   0|   32|          0|
    |reg_1784                 |   32|   0|   32|          0|
    |reg_1789                 |   32|   0|   32|          0|
    |reg_1795                 |   32|   0|   32|          0|
    |reg_1800                 |   32|   0|   32|          0|
    |reg_1805                 |   32|   0|   32|          0|
    |reg_1811                 |   32|   0|   32|          0|
    |reg_1820                 |   32|   0|   32|          0|
    |reg_1826                 |   32|   0|   32|          0|
    |reg_1832                 |   32|   0|   32|          0|
    |reg_1838                 |   32|   0|   32|          0|
    |reg_1844                 |   32|   0|   32|          0|
    |reg_1850                 |   32|   0|   32|          0|
    |reg_1856                 |   32|   0|   32|          0|
    |reg_1862                 |   32|   0|   32|          0|
    |reg_1868                 |   32|   0|   32|          0|
    |reg_1874                 |   32|   0|   32|          0|
    |reg_1879                 |   32|   0|   32|          0|
    |reg_1884                 |   32|   0|   32|          0|
    |reg_1889                 |   32|   0|   32|          0|
    |reg_1894                 |   32|   0|   32|          0|
    |reg_1899                 |   32|   0|   32|          0|
    |reg_1904                 |   32|   0|   32|          0|
    |select_ln9_reg_3879      |   32|   0|   32|          0|
    |tmp_reg_3933             |   32|   0|   32|          0|
    |w2_0_load_reg_3908       |   32|   0|   32|          0|
    |wy_sum_load_28_reg_3386  |   32|   0|   32|          0|
    |wy_sum_load_30_reg_3396  |   32|   0|   32|          0|
    |wy_sum_load_32_reg_3406  |   32|   0|   32|          0|
    |wy_sum_load_34_reg_3416  |   32|   0|   32|          0|
    |wy_sum_load_36_reg_3426  |   32|   0|   32|          0|
    |wy_sum_load_38_reg_3436  |   32|   0|   32|          0|
    |wy_sum_load_40_reg_3446  |   32|   0|   32|          0|
    |wy_sum_load_42_reg_3456  |   32|   0|   32|          0|
    |wy_sum_load_44_reg_3466  |   32|   0|   32|          0|
    |wy_sum_load_46_reg_3481  |   32|   0|   32|          0|
    |wy_sum_load_48_reg_3496  |   32|   0|   32|          0|
    |wy_sum_load_50_reg_3511  |   32|   0|   32|          0|
    |wy_sum_load_52_reg_3526  |   32|   0|   32|          0|
    |wy_sum_load_54_reg_3541  |   32|   0|   32|          0|
    |wy_sum_load_56_reg_3556  |   32|   0|   32|          0|
    |wy_sum_load_58_reg_3571  |   32|   0|   32|          0|
    |wy_sum_load_60_reg_3586  |   32|   0|   32|          0|
    |wy_sum_load_62_reg_3601  |   32|   0|   32|          0|
    |wy_sum_load_64_reg_3616  |   32|   0|   32|          0|
    |wy_sum_load_66_reg_3631  |   32|   0|   32|          0|
    |wy_sum_load_68_reg_3646  |   32|   0|   32|          0|
    |wy_sum_load_70_reg_3661  |   32|   0|   32|          0|
    |wy_sum_load_72_reg_3671  |   32|   0|   32|          0|
    |x_load_reg_3311          |   32|   0|   32|          0|
    |xor_ln13_reg_3923        |   32|   0|   32|          0|
    |zext_ln38_reg_3859       |    7|   0|   64|         57|
    +-------------------------+-----+----+-----+-----------+
    |Total                    | 3107|   0| 3167|         60|
    +-------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+------------------------+-----+-----+------------+--------------+--------------+
|s_axi_CTRL_BUS_AWVALID  |   in|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_AWREADY  |  out|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_AWADDR   |   in|    4|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_WVALID   |   in|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_WREADY   |  out|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_WDATA    |   in|   32|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_WSTRB    |   in|    4|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_ARVALID  |   in|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_ARREADY  |  out|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_ARADDR   |   in|    4|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_RVALID   |  out|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_RREADY   |   in|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_RDATA    |  out|   32|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_RRESP    |  out|    2|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_BVALID   |  out|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_BREADY   |   in|    1|       s_axi|      CTRL_BUS|   return void|
|s_axi_CTRL_BUS_BRESP    |  out|    2|       s_axi|      CTRL_BUS|   return void|
|ap_clk                  |   in|    1|  ap_ctrl_hs|   feedforward|  return value|
|ap_rst_n                |   in|    1|  ap_ctrl_hs|   feedforward|  return value|
|interrupt               |  out|    1|  ap_ctrl_hs|   feedforward|  return value|
|x_Addr_A                |  out|   32|        bram|             x|         array|
|x_EN_A                  |  out|    1|        bram|             x|         array|
|x_WEN_A                 |  out|    4|        bram|             x|         array|
|x_Din_A                 |  out|   32|        bram|             x|         array|
|x_Dout_A                |   in|   32|        bram|             x|         array|
|x_Clk_A                 |  out|    1|        bram|             x|         array|
|x_Rst_A                 |  out|    1|        bram|             x|         array|
|y_Addr_A                |  out|   32|        bram|             y|         array|
|y_EN_A                  |  out|    1|        bram|             y|         array|
|y_WEN_A                 |  out|    4|        bram|             y|         array|
|y_Din_A                 |  out|   32|        bram|             y|         array|
|y_Dout_A                |   in|   32|        bram|             y|         array|
|y_Clk_A                 |  out|    1|        bram|             y|         array|
|y_Rst_A                 |  out|    1|        bram|             y|         array|
+------------------------+-----+-----+------------+--------------+--------------+

