## üóìÔ∏è Diario de Trabajo

---

### ‚úÖ **03 / 02 / 2025**
> **Avance:**
> - [x] Creamos paso a paso una emulaci√≥n b√°sica.
> - [x] Mostramos la ventana por pantalla y algunos paneles.
> - [x] **Problema:** No consigo a√∫n arrancar la simulaci√≥n (resuelto m√°s adelante).

---

### ‚úÖ **04 / 02 / 2025**
> **Logros:**
> - [x] He conseguido montar un b√°sico con **reloj**, **reset** y **CPU**.
> - [x] Clonado la **CPU6502** a una **CPU65816**.

---

### ‚úÖ **05 / 02 / 2025**
> **Observaciones:**
> - [x] Los **devices** (un *device* es un emulador) originales est√°n:
>   - [x] `PET`, `PETlite` y `Minimal6502`.
> - [x] No tienen m√°s que el **oscilador** y la **CPU**.
> - [x] Creados:
>   - [x] `dev_nova_64` y `dev_minimal_65816` ‚Üí ser√°n las bases para construir mi emulador.
> - **Conceptos entendidos:**
>   - [x] `Single step`: el paso m√°s peque√±o de la simulaci√≥n.
>   - [x] `Step clock`: medio ciclo de reloj.
> - [x] Comprendido a grandes rasgos el funcionamiento del emulador.
>   - [x] ¬°Gracias ChatGPT! Documentado.

---

## ‚úÖ **Tareas Pendientes**

> - [ ] **Oscilador y Reset:**
>   - [ ] Entender su funcionamiento. Schedule es la clave.
>   - [ ] Crear un panel para el oscilador.
>   - [ ] Crear un panel para el reset
> 
> - [ ] A√±adir **Logic Analyzer**
>   - [ ] Solo lo tiene `PET`. A√±adirlo y comprobar que funciona.
>   - [ ] Entender su funcionamiento y documentarlo.
>   - [ ] A√±adirlo al resto de devices y documentar el proceso.
> 
> - [ ] **Schematic:**
>   - [ ] Crear un panel para `schematic` (*dependiente del dispositivo*).
>     - [ ] Como dibujar un `schematic` fijo
>     - [ ] Como colorear un `schematic` fijo
>     - [ ] Puedo autogenerar el `schematic` a partir del device?
>   - [ ] Emscripten. Como funciona?
> 
> - [ ] **Visualizaci√≥n:**
>   - [ ] Pintar toda la informaci√≥n posible:
>     - [ ] Ver la CPU.
>     - [ ] Pintar `reset` y `clock`.
>     - [ ] ¬øEs posible ver el circuito completo? Evaluar esta opci√≥n.
> 
> - [ ] **Simulaciones:**
>   - [ ] Simular chips `74xx`.
> 
> - [ ] **Nuevos Chips:**
>   - [ ] Crear un chip nuevo llamado **HELIUM** (*FPGA*):
>     - [ ] Debe tener como input el **master clock** y como output un **PHI** dividido por `n` (¬ø4? ¬ø16?).
>   - [ ] Power button
>   - [ ] PSRam
>   - [ ] SD Card
> 
> - [ ] **CPU:**
>   - [ ] Entender el funcionamiento interno de la CPU.
>   - [ ] Enganchar una memoria al `minimal65816`.
>   - [ ] Conseguir ejecutar algo b√°sico (aunque siga siendo un `6502` a pesar del nombre).
>     - [ ] Test de `NOP`.
>     - [ ] Instrucciones b√°sicas como `LDA`.
> 
> - [ ] **Desarrollo CPU65816:**
>   - [ ] Destripar la `CPU65816` de todo su contenido.
>   - [ ] Comenzar a a√±adir funcionalidades poco a poco.
>     - [ ] Unicamente, avanza el PC en cada ciclo. 
>     - [ ] A√±adir NOP para un NOP free loop
>     - [ ] A√±adir registros internos del 65816
>     - [ ] Timing y comportamiento del bus. Necesito implementer el BankAddress
 
---

> ### üöÄ **Siguientes Pasos:**
> - Priorizar la visualizaci√≥n y an√°lisis del reloj y el oscilador.
> - Consolidar la documentaci√≥n para facilitar futuras iteraciones.
> - Foco en pruebas b√°sicas de la `CPU65816` antes de extender funcionalidades.
