|adc128s022_driver
Clk => Conv_Done~reg0.CLK
Clk => Data[0]~reg0.CLK
Clk => Data[1]~reg0.CLK
Clk => Data[2]~reg0.CLK
Clk => Data[3]~reg0.CLK
Clk => Data[4]~reg0.CLK
Clk => Data[5]~reg0.CLK
Clk => Data[6]~reg0.CLK
Clk => Data[7]~reg0.CLK
Clk => Data[8]~reg0.CLK
Clk => Data[9]~reg0.CLK
Clk => Data[10]~reg0.CLK
Clk => Data[11]~reg0.CLK
Clk => r_Data[0].CLK
Clk => r_Data[1].CLK
Clk => r_Data[2].CLK
Clk => r_Data[3].CLK
Clk => r_Data[4].CLK
Clk => r_Data[5].CLK
Clk => r_Data[6].CLK
Clk => r_Data[7].CLK
Clk => r_Data[8].CLK
Clk => r_Data[9].CLK
Clk => r_Data[10].CLK
Clk => r_Data[11].CLK
Clk => DIN~reg0.CLK
Clk => CS_N~reg0.CLK
Clk => SCLK~reg0.CLK
Clk => SCLK_GEN_CNT[0].CLK
Clk => SCLK_GEN_CNT[1].CLK
Clk => SCLK_GEN_CNT[2].CLK
Clk => SCLK_GEN_CNT[3].CLK
Clk => SCLK_GEN_CNT[4].CLK
Clk => SCLK_GEN_CNT[5].CLK
Clk => SLCK2X.CLK
Clk => DIV_CNT[0].CLK
Clk => DIV_CNT[1].CLK
Clk => DIV_CNT[2].CLK
Clk => DIV_CNT[3].CLK
Clk => DIV_CNT[4].CLK
Clk => DIV_CNT[5].CLK
Clk => DIV_CNT[6].CLK
Clk => DIV_CNT[7].CLK
Clk => en.CLK
Clk => r_Channel[0].CLK
Clk => r_Channel[1].CLK
Clk => r_Channel[2].CLK
Rst_n => DIN~reg0.PRESET
Rst_n => CS_N~reg0.PRESET
Rst_n => SCLK~reg0.PRESET
Rst_n => Conv_Done~reg0.ACLR
Rst_n => Data[0]~reg0.ACLR
Rst_n => Data[1]~reg0.ACLR
Rst_n => Data[2]~reg0.ACLR
Rst_n => Data[3]~reg0.ACLR
Rst_n => Data[4]~reg0.ACLR
Rst_n => Data[5]~reg0.ACLR
Rst_n => Data[6]~reg0.ACLR
Rst_n => Data[7]~reg0.ACLR
Rst_n => Data[8]~reg0.ACLR
Rst_n => Data[9]~reg0.ACLR
Rst_n => Data[10]~reg0.ACLR
Rst_n => Data[11]~reg0.ACLR
Rst_n => r_Channel[0].ACLR
Rst_n => r_Channel[1].ACLR
Rst_n => r_Channel[2].ACLR
Rst_n => en.ACLR
Rst_n => DIV_CNT[0].ACLR
Rst_n => DIV_CNT[1].ACLR
Rst_n => DIV_CNT[2].ACLR
Rst_n => DIV_CNT[3].ACLR
Rst_n => DIV_CNT[4].ACLR
Rst_n => DIV_CNT[5].ACLR
Rst_n => DIV_CNT[6].ACLR
Rst_n => DIV_CNT[7].ACLR
Rst_n => SLCK2X.ACLR
Rst_n => SCLK_GEN_CNT[0].ACLR
Rst_n => SCLK_GEN_CNT[1].ACLR
Rst_n => SCLK_GEN_CNT[2].ACLR
Rst_n => SCLK_GEN_CNT[3].ACLR
Rst_n => SCLK_GEN_CNT[4].ACLR
Rst_n => SCLK_GEN_CNT[5].ACLR
Rst_n => r_Data[11].ENA
Rst_n => r_Data[10].ENA
Rst_n => r_Data[9].ENA
Rst_n => r_Data[8].ENA
Rst_n => r_Data[7].ENA
Rst_n => r_Data[6].ENA
Rst_n => r_Data[5].ENA
Rst_n => r_Data[4].ENA
Rst_n => r_Data[3].ENA
Rst_n => r_Data[2].ENA
Rst_n => r_Data[1].ENA
Rst_n => r_Data[0].ENA
Div_PARM[0] => Add0.IN16
Div_PARM[1] => Add0.IN15
Div_PARM[2] => Add0.IN14
Div_PARM[3] => Add0.IN13
Div_PARM[4] => Add0.IN12
Div_PARM[5] => Add0.IN11
Div_PARM[6] => Add0.IN10
Div_PARM[7] => Add0.IN9
Channel[0] => r_Channel[0].DATAIN
Channel[1] => r_Channel[1].DATAIN
Channel[2] => r_Channel[2].DATAIN
En_Conv => en.OUTPUTSELECT
En_Conv => r_Channel[2].ENA
En_Conv => r_Channel[1].ENA
En_Conv => r_Channel[0].ENA
DIN << DIN~reg0.DB_MAX_OUTPUT_PORT_TYPE
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
DOUT => r_Data.DATAB
CS_N << CS_N~reg0.DB_MAX_OUTPUT_PORT_TYPE
ADC_STATE << CS_N~reg0.DB_MAX_OUTPUT_PORT_TYPE
Conv_Done << Conv_Done~reg0.DB_MAX_OUTPUT_PORT_TYPE
SCLK << SCLK~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[0] << Data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[1] << Data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[2] << Data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[3] << Data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[4] << Data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[5] << Data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[6] << Data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[7] << Data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[8] << Data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[9] << Data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[10] << Data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Data[11] << Data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE


