
module muxx(
input [3:0]i0,i1,i2,i3,
input [1:0]s,
output reg [3:0]y);
always@(*)
 begin
 case(s) 
 2'b00:y =i3[3:0];
 2'b01:y =i2[3:0];
 2'b10:y =i1[3:0];
 2'b11:y =i0[3:0];
endcase
end
endmodule
