# Implement-Nexys4-With-MIPS-Pipeline-In-Verilog

```
透過verilog軟體模擬MIPS-5-Level-Pipeline-Structure
共分為instruction fetch、instruction decode、excution、memory acess、write back五個階段
透過vivado燒錄Nexys4，以顯示最靠近兩個質數為測試CODE。
```

