TimeQuest Timing Analyzer report for DSP
Tue May 15 18:52:01 2018
Quartus II 64-Bit Version 15.0.1 Build 150 06/03/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.1 Build 150 06/03/2015 SJ Web Edition ;
; Revision Name      ; DSP                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DSP.sdc       ; OK     ; Tue May 15 18:51:59 2018 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_50                                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 488.281 ; 2.05 MHz  ; 0.000 ; 244.140 ; 50.00      ; 3125      ; 128         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 57.22 MHz ; 57.22 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 470.805 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.358 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.747   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.802 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 470.805 ; BP_v1:inst4|s1_16[2]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 17.392     ;
; 470.884 ; BP_v1:inst4|s1_16[0]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 17.313     ;
; 470.966 ; BP_v1:inst4|s1_16[3]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 17.231     ;
; 470.970 ; BP_v1:inst4|s1_16[4]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.088     ; 17.218     ;
; 471.005 ; BP_v1:inst4|s1_16[6]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.088     ; 17.183     ;
; 471.070 ; BP_v1:inst4|s1_16[5]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.088     ; 17.118     ;
; 471.106 ; BP_v1:inst4|s1_16[1]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 17.091     ;
; 471.150 ; BP_v1:inst4|s1_16[7]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.088     ; 17.038     ;
; 471.182 ; BP_v1:inst4|s1_16[9]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 17.015     ;
; 471.205 ; BP_v1:inst4|s1_16[8]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 16.992     ;
; 471.230 ; BP_v1:inst4|s1_16[11] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 16.967     ;
; 471.492 ; BP_v1:inst4|s1_16[13] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 16.704     ;
; 471.496 ; BP_v1:inst4|s1_16[10] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 16.701     ;
; 471.496 ; BP_v1:inst4|s1_16[14] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 16.700     ;
; 471.555 ; BP_v1:inst4|s1_16[15] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 16.641     ;
; 471.754 ; BP_v1:inst9|s1_16[2]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.469     ;
; 471.778 ; BP_v1:inst4|s1_16[12] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.080     ; 16.418     ;
; 471.794 ; BP_v1:inst10|s1_16[1] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 16.425     ;
; 471.853 ; BP_v1:inst9|s1_16[1]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.370     ;
; 471.892 ; BP_v1:inst9|s1_16[4]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.331     ;
; 472.020 ; BP_v1:inst9|s1_16[3]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.203     ;
; 472.082 ; BP_v1:inst9|s1_16[6]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.141     ;
; 472.124 ; BP_v1:inst9|s1_16[7]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.099     ;
; 472.167 ; BP_v1:inst9|s1_16[0]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.056     ;
; 472.207 ; BP_v1:inst5|s1_16[6]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.016     ;
; 472.210 ; BP_v1:inst9|s1_16[5]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 16.013     ;
; 472.238 ; BP_v1:inst5|s1_16[2]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.985     ;
; 472.284 ; BP_v1:inst5|s1_16[0]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.939     ;
; 472.293 ; BP_v1:inst5|s1_16[1]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.930     ;
; 472.475 ; BP_v1:inst7|s1_16[1]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 15.724     ;
; 472.521 ; BP_v1:inst5|s1_16[7]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.708     ;
; 472.533 ; BP_v1:inst5|s1_16[5]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.696     ;
; 472.581 ; BP_v1:inst7|s1_16[10] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 15.619     ;
; 472.582 ; BP_v1:inst5|s1_16[3]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.641     ;
; 472.590 ; BP_v1:inst9|s1_16[8]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.633     ;
; 472.651 ; BP_v1:inst6|s1_16[9]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.553     ;
; 472.668 ; BP_v1:inst5|s1_16[8]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 15.551     ;
; 472.685 ; BP_v1:inst6|s1_16[10] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.519     ;
; 472.703 ; BP_v1:inst5|s1_16[4]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 15.526     ;
; 472.751 ; BP_v1:inst7|s1_16[2]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 15.448     ;
; 472.810 ; BP_v1:inst3|s1_16[12] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 15.396     ;
; 472.817 ; BP_v1:inst3|s1_16[1]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.387     ;
; 472.821 ; BP_v1:inst3|s1_16[8]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 15.384     ;
; 472.841 ; BP_v1:inst3|s1_16[13] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 15.365     ;
; 472.842 ; BP_v1:inst3|s1_16[10] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 15.363     ;
; 472.848 ; BP_v1:inst6|s1_16[11] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.356     ;
; 472.856 ; BP_v1:inst7|s1_16[12] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 15.344     ;
; 472.863 ; BP_v1:inst9|s1_16[10] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.360     ;
; 472.868 ; BP_v1:inst3|s1_16[14] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 15.338     ;
; 472.871 ; BP_v1:inst3|s1_16[9]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 15.334     ;
; 472.894 ; BP_v1:inst7|s1_16[3]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 15.305     ;
; 472.902 ; BP_v1:inst6|s1_16[0]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 15.304     ;
; 472.903 ; BP_v1:inst3|s1_16[11] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 15.302     ;
; 472.905 ; BP_v1:inst6|s1_16[2]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 15.301     ;
; 472.912 ; BP_v1:inst7|s1_16[8]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 15.288     ;
; 472.915 ; BP_v1:inst5|s1_16[9]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 15.304     ;
; 472.932 ; BP_v1:inst5|s1_16[11] ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 15.287     ;
; 472.955 ; BP_v1:inst9|s1_16[12] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 15.267     ;
; 472.959 ; BP_v1:inst3|s1_16[0]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.245     ;
; 472.989 ; BP_v1:inst9|s1_16[14] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 15.233     ;
; 472.997 ; BP_v1:inst9|s1_16[11] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.226     ;
; 473.012 ; BP_v1:inst3|s1_16[4]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 15.193     ;
; 473.024 ; BP_v1:inst7|s1_16[13] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 15.176     ;
; 473.027 ; BP_v1:inst3|s1_16[3]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.177     ;
; 473.035 ; BP_v1:inst3|s1_16[6]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 15.170     ;
; 473.051 ; BP_v1:inst6|s1_16[3]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 15.155     ;
; 473.052 ; BP_v1:inst6|s1_16[8]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 15.152     ;
; 473.054 ; BP_v1:inst6|s1_16[1]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 15.152     ;
; 473.056 ; BP_v1:inst7|s1_16[0]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.077     ; 15.143     ;
; 473.080 ; BP_v1:inst7|s1_16[5]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 15.117     ;
; 473.084 ; BP_v1:inst3|s1_16[7]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 15.121     ;
; 473.090 ; BP_v1:inst7|s1_16[11] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 15.110     ;
; 473.107 ; BP_v1:inst9|s1_16[15] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 15.115     ;
; 473.111 ; BP_v1:inst9|s1_16[9]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 15.112     ;
; 473.130 ; BP_v1:inst9|s1_16[13] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 15.092     ;
; 473.164 ; BP_v1:inst7|s1_16[4]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 15.033     ;
; 473.193 ; BP_v1:inst3|s1_16[15] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 15.013     ;
; 473.211 ; BP_v1:inst7|s1_16[9]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 14.989     ;
; 473.213 ; BP_v1:inst10|s1_16[2] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.992     ;
; 473.224 ; BP_v1:inst5|s1_16[10] ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.995     ;
; 473.228 ; BP_v1:inst3|s1_16[2]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.072     ; 14.976     ;
; 473.235 ; BP_v1:inst10|s1_16[3] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.970     ;
; 473.263 ; BP_v1:inst3|s1_16[5]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.942     ;
; 473.274 ; BP_v1:inst6|s1_16[4]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.948     ;
; 473.284 ; BP_v1:inst6|s1_16[7]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.938     ;
; 473.300 ; BP_v1:inst8|s1_16[1]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.056     ; 14.920     ;
; 473.365 ; BP_v1:inst7|s1_16[15] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 14.835     ;
; 473.377 ; BP_v1:inst7|s1_16[6]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 14.820     ;
; 473.397 ; BP_v1:inst6|s1_16[13] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.812     ;
; 473.418 ; BP_v1:inst6|s1_16[12] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.791     ;
; 473.431 ; BP_v1:inst6|s1_16[6]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.791     ;
; 473.451 ; BP_v1:inst8|s1_16[3]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.062     ; 14.763     ;
; 473.465 ; BP_v1:inst10|s1_16[0] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.071     ; 14.740     ;
; 473.489 ; BP_v1:inst7|s1_16[14] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.076     ; 14.711     ;
; 473.508 ; BP_v1:inst10|s1_16[7] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.711     ;
; 473.514 ; BP_v1:inst6|s1_16[15] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 14.695     ;
; 473.560 ; BP_v1:inst6|s1_16[5]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.054     ; 14.662     ;
; 473.563 ; BP_v1:inst7|s1_16[7]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.079     ; 14.634     ;
; 473.587 ; BP_v1:inst10|s1_16[5] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.632     ;
; 473.685 ; BP_v1:inst10|s1_16[6] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.057     ; 14.534     ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.358 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.377 ; capa3:inst14|estat     ; capa3:inst14|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.596      ;
; 0.381 ; capa2:capa2|s_c2[3]    ; capa3:inst14|caracter[3]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; capa2:capa2|s_c2[2]    ; capa3:inst14|caracter[2]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.601      ;
; 0.392 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.611      ;
; 0.392 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.611      ;
; 0.392 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.612      ;
; 0.393 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.396 ; capa2:capa2|s_c2[1]    ; capa3:inst14|caracter[1]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.615      ;
; 0.398 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.617      ;
; 0.399 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.618      ;
; 0.414 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.633      ;
; 0.418 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.637      ;
; 0.422 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.641      ;
; 0.424 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.643      ;
; 0.427 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.645      ;
; 0.437 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.655      ;
; 0.440 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.659      ;
; 0.443 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.662      ;
; 0.444 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.663      ;
; 0.445 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.664      ;
; 0.449 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.668      ;
; 0.453 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.672      ;
; 0.456 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.675      ;
; 0.458 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.677      ;
; 0.459 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.678      ;
; 0.464 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.683      ;
; 0.466 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.685      ;
; 0.468 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.687      ;
; 0.498 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.717      ;
; 0.504 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.723      ;
; 0.504 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.723      ;
; 0.504 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.723      ;
; 0.506 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.725      ;
; 0.528 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.746      ;
; 0.530 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.748      ;
; 0.534 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.752      ;
; 0.536 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.755      ;
; 0.539 ; capa2:capa2|s_c2[0]    ; capa3:inst14|caracter[0]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.759      ;
; 0.541 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.760      ;
; 0.541 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.759      ;
; 0.544 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.763      ;
; 0.544 ; ADC:inst2|shftreg[4]   ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.763      ;
; 0.555 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.774      ;
; 0.559 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.562 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.781      ;
; 0.565 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.785      ;
; 0.572 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.792      ;
; 0.577 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.799      ;
; 0.580 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.800      ;
; 0.583 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.802      ;
; 0.587 ; BP_v1:inst3|s1_16[9]   ; BP_v1:inst3|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.807      ;
; 0.588 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.807      ;
; 0.589 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.808      ;
; 0.590 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.809      ;
; 0.602 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.821      ;
; 0.633 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.852      ;
; 0.654 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.873      ;
; 0.663 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.882      ;
; 0.666 ; ADC:inst2|shftreg[6]   ; ADC:inst2|shftreg[7]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.885      ;
; 0.669 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.888      ;
; 0.691 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.910      ;
; 0.699 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.918      ;
; 0.705 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.924      ;
; 0.711 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.930      ;
; 0.731 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.951      ;
; 0.747 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.753 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.979      ;
; 0.753 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.972      ;
; 0.766 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.985      ;
; 0.781 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.013      ;
; 0.782 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.001      ;
; 0.788 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.015      ;
; 0.809 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.029      ;
; 0.820 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.041      ;
; 0.825 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.049      ;
; 0.832 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.053      ;
; 0.838 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.064      ;
; 0.840 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.058      ;
; 0.845 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.064      ;
; 0.849 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.072      ;
; 0.853 ; BP_v1:inst10|n[1]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.072      ;
; 0.854 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.073      ;
; 0.854 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.073      ;
; 0.855 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.082      ;
; 0.857 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.075      ;
; 0.859 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.862 ; BP_v1:inst10|n[2]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.081      ;
; 0.864 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.083      ;
; 0.866 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.085      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.771  ; 9.771        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.228 ; 10.228       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]              ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]~_Duplicate_1 ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[5]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[5]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[6]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[6]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[8]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[8]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[9]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[9]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[0]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[10]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[11]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[12]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[13]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[14]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[14]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[15]               ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[15]~_Duplicate_1  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[1]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[2]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[3]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[4]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[5]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[6]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[6]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[7]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[8]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[8]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]                ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|s2_16[9]~_Duplicate_1   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[0]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[10]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[11]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[12]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[13]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[14]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[15]~_Duplicate_2  ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[1]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[2]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[3]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[4]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[5]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[6]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[7]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[8]~_Duplicate_2   ;
; 243.802 ; 244.096      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[9]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]~_Duplicate_2  ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[1]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[2]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[3]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[4]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[5]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[8]~_Duplicate_2   ;
; 243.803 ; 244.097      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[0]~_Duplicate_2   ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[10]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]~_Duplicate_2  ;
; 243.804 ; 244.098      ; 0.294          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[12]~_Duplicate_2  ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.831 ; 2.048 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.237 ; -1.454 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.781 ; 3.730 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.279 ; 4.223 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 4.587 ; 4.596 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 4.430 ; 4.500 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 4.235 ; 4.297 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 4.635 ; 4.686 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 4.515 ; 4.528 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.476 ; 4.497 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.775 ; 4.742 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 5.083 ; 5.077 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.083 ; 5.077 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.011 ; 3.955 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.442 ; 4.377 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.272 ; 3.220 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.750 ; 3.692 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 4.048 ; 4.056 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 3.898 ; 3.963 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 3.710 ; 3.769 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 4.094 ; 4.142 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 3.981 ; 3.992 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.937 ; 3.954 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.108 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.229 ; 4.194 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.493 ; 3.436 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.522 ; 4.513 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.493 ; 3.436 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.906 ; 3.840 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.008 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+-----------+-----------------+--------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                       ; Note ;
+-----------+-----------------+--------------------------------------------------+------+
; 64.07 MHz ; 64.07 MHz       ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 472.673 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.311 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.709   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.827 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 472.673 ; BP_v1:inst4|s1_16[2]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.534     ;
; 472.762 ; BP_v1:inst4|s1_16[0]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.445     ;
; 472.842 ; BP_v1:inst4|s1_16[3]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.365     ;
; 472.851 ; BP_v1:inst4|s1_16[4]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 15.350     ;
; 472.884 ; BP_v1:inst4|s1_16[6]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 15.317     ;
; 472.942 ; BP_v1:inst4|s1_16[5]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 15.259     ;
; 472.950 ; BP_v1:inst4|s1_16[1]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.257     ;
; 473.001 ; BP_v1:inst4|s1_16[9]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.206     ;
; 473.017 ; BP_v1:inst4|s1_16[7]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.075     ; 15.184     ;
; 473.033 ; BP_v1:inst4|s1_16[8]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.174     ;
; 473.038 ; BP_v1:inst4|s1_16[11] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 15.169     ;
; 473.279 ; BP_v1:inst4|s1_16[13] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 14.927     ;
; 473.285 ; BP_v1:inst4|s1_16[10] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.069     ; 14.922     ;
; 473.291 ; BP_v1:inst4|s1_16[14] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 14.915     ;
; 473.407 ; BP_v1:inst4|s1_16[15] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 14.799     ;
; 473.537 ; BP_v1:inst4|s1_16[12] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 14.669     ;
; 473.569 ; BP_v1:inst9|s1_16[2]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.659     ;
; 473.570 ; BP_v1:inst10|s1_16[1] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 14.655     ;
; 473.660 ; BP_v1:inst9|s1_16[1]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.568     ;
; 473.694 ; BP_v1:inst9|s1_16[4]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.534     ;
; 473.803 ; BP_v1:inst9|s1_16[3]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.425     ;
; 473.865 ; BP_v1:inst9|s1_16[6]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.363     ;
; 473.892 ; BP_v1:inst9|s1_16[7]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.336     ;
; 473.939 ; BP_v1:inst9|s1_16[0]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.289     ;
; 473.970 ; BP_v1:inst9|s1_16[5]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 14.258     ;
; 474.038 ; BP_v1:inst5|s1_16[6]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.189     ;
; 474.055 ; BP_v1:inst5|s1_16[2]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.172     ;
; 474.086 ; BP_v1:inst5|s1_16[0]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.141     ;
; 474.089 ; BP_v1:inst5|s1_16[1]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 14.138     ;
; 474.265 ; BP_v1:inst7|s1_16[1]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 13.943     ;
; 474.299 ; BP_v1:inst5|s1_16[5]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.934     ;
; 474.302 ; BP_v1:inst5|s1_16[7]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.931     ;
; 474.309 ; BP_v1:inst9|s1_16[8]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 13.919     ;
; 474.345 ; BP_v1:inst7|s1_16[10] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 13.864     ;
; 474.348 ; BP_v1:inst5|s1_16[3]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.879     ;
; 474.356 ; BP_v1:inst3|s1_16[8]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.855     ;
; 474.371 ; BP_v1:inst6|s1_16[9]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 13.842     ;
; 474.375 ; BP_v1:inst3|s1_16[12] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 13.837     ;
; 474.377 ; BP_v1:inst3|s1_16[13] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 13.835     ;
; 474.393 ; BP_v1:inst5|s1_16[8]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.830     ;
; 474.402 ; BP_v1:inst3|s1_16[9]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.809     ;
; 474.402 ; BP_v1:inst3|s1_16[10] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.809     ;
; 474.410 ; BP_v1:inst6|s1_16[10] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 13.803     ;
; 474.417 ; BP_v1:inst3|s1_16[14] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 13.795     ;
; 474.456 ; BP_v1:inst5|s1_16[4]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 13.777     ;
; 474.456 ; BP_v1:inst3|s1_16[11] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.755     ;
; 474.525 ; BP_v1:inst3|s1_16[1]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.066     ; 13.685     ;
; 474.535 ; BP_v1:inst3|s1_16[0]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.066     ; 13.675     ;
; 474.539 ; BP_v1:inst7|s1_16[2]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 13.669     ;
; 474.551 ; BP_v1:inst6|s1_16[11] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 13.662     ;
; 474.557 ; BP_v1:inst9|s1_16[10] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 13.671     ;
; 474.572 ; BP_v1:inst3|s1_16[4]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.639     ;
; 474.589 ; BP_v1:inst3|s1_16[3]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.066     ; 13.621     ;
; 474.589 ; BP_v1:inst3|s1_16[6]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.622     ;
; 474.608 ; BP_v1:inst7|s1_16[12] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.603     ;
; 474.609 ; BP_v1:inst5|s1_16[9]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.614     ;
; 474.620 ; BP_v1:inst3|s1_16[7]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.591     ;
; 474.624 ; BP_v1:inst5|s1_16[11] ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.599     ;
; 474.627 ; BP_v1:inst6|s1_16[0]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.589     ;
; 474.635 ; BP_v1:inst6|s1_16[2]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.581     ;
; 474.641 ; BP_v1:inst9|s1_16[12] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.586     ;
; 474.643 ; BP_v1:inst7|s1_16[8]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 13.566     ;
; 474.674 ; BP_v1:inst9|s1_16[11] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 13.554     ;
; 474.674 ; BP_v1:inst9|s1_16[14] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.553     ;
; 474.684 ; BP_v1:inst7|s1_16[3]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 13.524     ;
; 474.694 ; BP_v1:inst3|s1_16[15] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 13.518     ;
; 474.729 ; BP_v1:inst6|s1_16[8]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 13.484     ;
; 474.746 ; BP_v1:inst7|s1_16[13] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.465     ;
; 474.772 ; BP_v1:inst6|s1_16[1]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.444     ;
; 474.775 ; BP_v1:inst6|s1_16[3]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.060     ; 13.441     ;
; 474.775 ; BP_v1:inst9|s1_16[15] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.452     ;
; 474.778 ; BP_v1:inst9|s1_16[9]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 13.450     ;
; 474.788 ; BP_v1:inst3|s1_16[5]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.423     ;
; 474.803 ; BP_v1:inst7|s1_16[11] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 13.406     ;
; 474.805 ; BP_v1:inst9|s1_16[13] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.422     ;
; 474.805 ; BP_v1:inst7|s1_16[5]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 13.401     ;
; 474.810 ; BP_v1:inst7|s1_16[0]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.068     ; 13.398     ;
; 474.847 ; BP_v1:inst3|s1_16[2]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.066     ; 13.363     ;
; 474.882 ; BP_v1:inst7|s1_16[4]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 13.324     ;
; 474.885 ; BP_v1:inst7|s1_16[9]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.067     ; 13.324     ;
; 474.896 ; BP_v1:inst10|s1_16[3] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 13.316     ;
; 474.897 ; BP_v1:inst10|s1_16[2] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 13.315     ;
; 474.906 ; BP_v1:inst5|s1_16[10] ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.317     ;
; 474.970 ; BP_v1:inst6|s1_16[7]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 13.259     ;
; 474.970 ; BP_v1:inst6|s1_16[4]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 13.259     ;
; 475.033 ; BP_v1:inst8|s1_16[1]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 13.194     ;
; 475.035 ; BP_v1:inst7|s1_16[15] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.176     ;
; 475.059 ; BP_v1:inst6|s1_16[13] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.159     ;
; 475.072 ; BP_v1:inst7|s1_16[6]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 13.134     ;
; 475.081 ; BP_v1:inst6|s1_16[12] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.137     ;
; 475.098 ; BP_v1:inst10|s1_16[0] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.064     ; 13.114     ;
; 475.110 ; BP_v1:inst6|s1_16[6]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 13.119     ;
; 475.146 ; BP_v1:inst7|s1_16[14] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.065     ; 13.065     ;
; 475.154 ; BP_v1:inst6|s1_16[15] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.058     ; 13.064     ;
; 475.155 ; BP_v1:inst10|s1_16[7] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 13.070     ;
; 475.170 ; BP_v1:inst8|s1_16[3]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.053     ; 13.053     ;
; 475.223 ; BP_v1:inst6|s1_16[5]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.047     ; 13.006     ;
; 475.229 ; BP_v1:inst7|s1_16[7]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.070     ; 12.977     ;
; 475.263 ; BP_v1:inst10|s1_16[5] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.962     ;
; 475.328 ; BP_v1:inst10|s1_16[4] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 12.897     ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.311 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.335 ; capa3:inst14|estat     ; capa3:inst14|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.535      ;
; 0.345 ; capa2:capa2|s_c2[2]    ; capa3:inst14|caracter[2]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.544      ;
; 0.347 ; capa2:capa2|s_c2[3]    ; capa3:inst14|caracter[3]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.546      ;
; 0.355 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.554      ;
; 0.356 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.555      ;
; 0.356 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.555      ;
; 0.356 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.556      ;
; 0.357 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.557      ;
; 0.358 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; capa2:capa2|s_c2[1]    ; capa3:inst14|caracter[1]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.558      ;
; 0.362 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.561      ;
; 0.374 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.573      ;
; 0.375 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.574      ;
; 0.384 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.583      ;
; 0.386 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.585      ;
; 0.387 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.585      ;
; 0.388 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.586      ;
; 0.393 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.592      ;
; 0.401 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.600      ;
; 0.403 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.602      ;
; 0.404 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.603      ;
; 0.406 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.605      ;
; 0.409 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.608      ;
; 0.411 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.610      ;
; 0.414 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.613      ;
; 0.415 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.614      ;
; 0.417 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.616      ;
; 0.421 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.620      ;
; 0.421 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.621      ;
; 0.446 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.645      ;
; 0.446 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.645      ;
; 0.449 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.648      ;
; 0.454 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.654      ;
; 0.455 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.654      ;
; 0.472 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.671      ;
; 0.478 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.676      ;
; 0.483 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.682      ;
; 0.483 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.681      ;
; 0.483 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.683      ;
; 0.489 ; ADC:inst2|shftreg[4]   ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.688      ;
; 0.493 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.692      ;
; 0.494 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.693      ;
; 0.495 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.694      ;
; 0.497 ; capa2:capa2|s_c2[0]    ; capa3:inst14|caracter[0]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.697      ;
; 0.502 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.702      ;
; 0.504 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.512 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.712      ;
; 0.514 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.517 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.717      ;
; 0.518 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.718      ;
; 0.518 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.718      ;
; 0.519 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.719      ;
; 0.520 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.720      ;
; 0.522 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.722      ;
; 0.527 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.726      ;
; 0.530 ; BP_v1:inst3|s1_16[9]   ; BP_v1:inst3|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.730      ;
; 0.532 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.731      ;
; 0.533 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.732      ;
; 0.537 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.737      ;
; 0.540 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.739      ;
; 0.570 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.770      ;
; 0.583 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.782      ;
; 0.604 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.803      ;
; 0.610 ; ADC:inst2|shftreg[6]   ; ADC:inst2|shftreg[7]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.809      ;
; 0.612 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.811      ;
; 0.632 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.831      ;
; 0.638 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.837      ;
; 0.642 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.840      ;
; 0.644 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.843      ;
; 0.678 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.878      ;
; 0.683 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.883      ;
; 0.686 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.885      ;
; 0.690 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.897      ;
; 0.698 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.903      ;
; 0.707 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.906      ;
; 0.716 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.928      ;
; 0.725 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.932      ;
; 0.733 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.932      ;
; 0.748 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.950      ;
; 0.753 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.960      ;
; 0.753 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.957      ;
; 0.756 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.955      ;
; 0.762 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.962      ;
; 0.764 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.964      ;
; 0.764 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.965      ;
; 0.766 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.966      ;
; 0.767 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.967      ;
; 0.767 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.967      ;
; 0.770 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.970      ;
; 0.771 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.971      ;
; 0.772 ; BP_v1:inst10|n[1]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; BP_v1:inst10|n[2]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 0.774 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.974      ;
; 0.777 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.977      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.774  ; 9.774        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.225 ; 10.225       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock                                            ; Clock Edge ; Target                              ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[0]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[10]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[11]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[12]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[13]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[14]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[15]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[1]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[2]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[3]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[4]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[5]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[6]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[7]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[8]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst3|s2_16[9]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[0]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[10]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[11]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[12]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[13]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[14]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[15]~_Duplicate_2  ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[1]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[2]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[3]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[4]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[5]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[6]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[7]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[8]~_Duplicate_2   ;
; 243.827 ; 244.098      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s2_16[9]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[0]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[10]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[11]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[12]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[13]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[14]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]              ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[15]~_Duplicate_1 ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[1]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[2]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[3]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[4]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[5]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[5]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[6]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[6]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[7]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[8]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[8]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[9]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst10|s2_16[9]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[0]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[10]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[12]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[13]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[14]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[15]~_Duplicate_2  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[1]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[2]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[3]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[4]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[5]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[6]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[7]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[8]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[9]~_Duplicate_2   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[0]                ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[0]~_Duplicate_1   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[10]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[10]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[11]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[11]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[12]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[12]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[13]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[13]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[14]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[14]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[15]               ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[15]~_Duplicate_1  ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[1]                ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[1]~_Duplicate_1   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[2]                ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[2]~_Duplicate_1   ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[3]                ;
; 243.828 ; 244.099      ; 0.271          ; Low Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|s2_16[3]~_Duplicate_1   ;
+---------+--------------+----------------+-----------------+--------------------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.605 ; 1.858 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.075 ; -1.327 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.469 ; 3.392 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.926 ; 3.833 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 4.165 ; 4.161 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 4.025 ; 4.033 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 3.846 ; 3.864 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 4.224 ; 4.207 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 4.127 ; 4.075 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.114 ; 4.068 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.346 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.348 ; 4.233 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 4.669 ; 4.580 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.669 ; 4.580 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.682 ; 3.578 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.075 ; 3.970 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.236 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.003 ; 2.925 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.442 ; 3.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 3.673 ; 3.668 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 3.538 ; 3.546 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 3.367 ; 3.383 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 3.729 ; 3.712 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 3.638 ; 3.587 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 3.621 ; 3.573 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.933 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 3.849 ; 3.734 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.208 ; 3.104 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.155 ; 4.066 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.208 ; 3.104 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.585 ; 3.481 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.825 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 478.141 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.416   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.921 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 478.141 ; BP_v1:inst4|s1_16[2]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 10.079     ;
; 478.175 ; BP_v1:inst4|s1_16[0]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 10.045     ;
; 478.219 ; BP_v1:inst4|s1_16[3]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 10.001     ;
; 478.242 ; BP_v1:inst4|s1_16[4]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.975      ;
; 478.265 ; BP_v1:inst4|s1_16[6]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.952      ;
; 478.276 ; BP_v1:inst4|s1_16[8]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 9.943      ;
; 478.296 ; BP_v1:inst4|s1_16[1]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.048     ; 9.924      ;
; 478.306 ; BP_v1:inst4|s1_16[5]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.911      ;
; 478.307 ; BP_v1:inst4|s1_16[9]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 9.912      ;
; 478.316 ; BP_v1:inst4|s1_16[11] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 9.903      ;
; 478.346 ; BP_v1:inst4|s1_16[7]  ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.051     ; 9.871      ;
; 478.469 ; BP_v1:inst4|s1_16[10] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 9.750      ;
; 478.470 ; BP_v1:inst4|s1_16[13] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 9.749      ;
; 478.494 ; BP_v1:inst4|s1_16[15] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 9.725      ;
; 478.496 ; BP_v1:inst4|s1_16[14] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 9.723      ;
; 478.546 ; BP_v1:inst10|s1_16[1] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 9.687      ;
; 478.625 ; BP_v1:inst4|s1_16[12] ; BP_v1:inst4|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.049     ; 9.594      ;
; 478.722 ; BP_v1:inst9|s1_16[2]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.513      ;
; 478.783 ; BP_v1:inst9|s1_16[1]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.452      ;
; 478.802 ; BP_v1:inst9|s1_16[4]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.434      ;
; 478.882 ; BP_v1:inst9|s1_16[3]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.353      ;
; 478.916 ; BP_v1:inst9|s1_16[6]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.320      ;
; 478.945 ; BP_v1:inst9|s1_16[7]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.291      ;
; 478.963 ; BP_v1:inst9|s1_16[0]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 9.272      ;
; 478.994 ; BP_v1:inst9|s1_16[5]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 9.242      ;
; 479.002 ; BP_v1:inst5|s1_16[6]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.232      ;
; 479.022 ; BP_v1:inst5|s1_16[2]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.212      ;
; 479.108 ; BP_v1:inst5|s1_16[0]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.126      ;
; 479.113 ; BP_v1:inst5|s1_16[1]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 9.121      ;
; 479.139 ; BP_v1:inst7|s1_16[1]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 9.085      ;
; 479.212 ; BP_v1:inst5|s1_16[7]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 9.027      ;
; 479.230 ; BP_v1:inst3|s1_16[8]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 8.993      ;
; 479.239 ; BP_v1:inst3|s1_16[12] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.985      ;
; 479.244 ; BP_v1:inst9|s1_16[8]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.992      ;
; 479.248 ; BP_v1:inst3|s1_16[13] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.976      ;
; 479.252 ; BP_v1:inst3|s1_16[10] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 8.971      ;
; 479.266 ; BP_v1:inst5|s1_16[3]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.968      ;
; 479.267 ; BP_v1:inst3|s1_16[9]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 8.956      ;
; 479.270 ; BP_v1:inst5|s1_16[5]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.969      ;
; 479.274 ; BP_v1:inst3|s1_16[14] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.950      ;
; 479.276 ; BP_v1:inst6|s1_16[9]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.951      ;
; 479.293 ; BP_v1:inst7|s1_16[10] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.932      ;
; 479.293 ; BP_v1:inst3|s1_16[11] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 8.930      ;
; 479.296 ; BP_v1:inst6|s1_16[10] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.931      ;
; 479.306 ; BP_v1:inst7|s1_16[2]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.918      ;
; 479.314 ; BP_v1:inst5|s1_16[8]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.916      ;
; 479.317 ; BP_v1:inst5|s1_16[4]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.029     ; 8.922      ;
; 479.322 ; BP_v1:inst3|s1_16[0]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.900      ;
; 479.334 ; BP_v1:inst3|s1_16[1]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.888      ;
; 479.360 ; BP_v1:inst3|s1_16[3]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.862      ;
; 479.367 ; BP_v1:inst3|s1_16[4]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 8.856      ;
; 479.385 ; BP_v1:inst3|s1_16[6]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 8.838      ;
; 479.387 ; BP_v1:inst6|s1_16[11] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.840      ;
; 479.387 ; BP_v1:inst7|s1_16[3]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.837      ;
; 479.410 ; BP_v1:inst9|s1_16[10] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.826      ;
; 479.413 ; BP_v1:inst3|s1_16[7]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 8.810      ;
; 479.442 ; BP_v1:inst10|s1_16[2] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.782      ;
; 479.453 ; BP_v1:inst6|s1_16[0]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.776      ;
; 479.458 ; BP_v1:inst7|s1_16[12] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.767      ;
; 479.459 ; BP_v1:inst9|s1_16[12] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.776      ;
; 479.462 ; BP_v1:inst5|s1_16[9]  ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.768      ;
; 479.470 ; BP_v1:inst6|s1_16[2]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.759      ;
; 479.480 ; BP_v1:inst7|s1_16[0]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.744      ;
; 479.481 ; BP_v1:inst3|s1_16[15] ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.743      ;
; 479.487 ; BP_v1:inst9|s1_16[11] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.749      ;
; 479.488 ; BP_v1:inst5|s1_16[11] ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.742      ;
; 479.491 ; BP_v1:inst7|s1_16[8]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.734      ;
; 479.499 ; BP_v1:inst3|s1_16[5]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.045     ; 8.724      ;
; 479.507 ; BP_v1:inst6|s1_16[8]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.041     ; 8.720      ;
; 479.509 ; BP_v1:inst9|s1_16[14] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.726      ;
; 479.513 ; BP_v1:inst10|s1_16[3] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.711      ;
; 479.521 ; BP_v1:inst7|s1_16[5]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.701      ;
; 479.538 ; BP_v1:inst3|s1_16[2]  ; BP_v1:inst3|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.684      ;
; 479.550 ; BP_v1:inst9|s1_16[9]  ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.032     ; 8.686      ;
; 479.550 ; BP_v1:inst6|s1_16[1]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.679      ;
; 479.551 ; BP_v1:inst6|s1_16[3]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.039     ; 8.678      ;
; 479.554 ; BP_v1:inst7|s1_16[13] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.671      ;
; 479.564 ; BP_v1:inst9|s1_16[15] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.671      ;
; 479.565 ; BP_v1:inst9|s1_16[13] ; BP_v1:inst9|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.033     ; 8.670      ;
; 479.574 ; BP_v1:inst7|s1_16[4]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.648      ;
; 479.594 ; BP_v1:inst7|s1_16[11] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.631      ;
; 479.626 ; BP_v1:inst10|s1_16[7] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.607      ;
; 479.663 ; BP_v1:inst7|s1_16[9]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.562      ;
; 479.664 ; BP_v1:inst5|s1_16[10] ; BP_v1:inst5|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.038     ; 8.566      ;
; 479.673 ; BP_v1:inst10|s1_16[0] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.044     ; 8.551      ;
; 479.685 ; BP_v1:inst10|s1_16[5] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.548      ;
; 479.689 ; BP_v1:inst8|s1_16[1]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.034     ; 8.545      ;
; 479.692 ; BP_v1:inst7|s1_16[6]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.530      ;
; 479.716 ; BP_v1:inst6|s1_16[4]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.524      ;
; 479.721 ; BP_v1:inst6|s1_16[7]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.519      ;
; 479.749 ; BP_v1:inst7|s1_16[15] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.476      ;
; 479.763 ; BP_v1:inst6|s1_16[13] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.468      ;
; 479.768 ; BP_v1:inst6|s1_16[12] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.463      ;
; 479.769 ; BP_v1:inst10|s1_16[6] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.464      ;
; 479.772 ; BP_v1:inst8|s1_16[3]  ; BP_v1:inst8|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.459      ;
; 479.777 ; BP_v1:inst7|s1_16[7]  ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.046     ; 8.445      ;
; 479.777 ; BP_v1:inst10|s1_16[4] ; BP_v1:inst10|test ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.035     ; 8.456      ;
; 479.802 ; BP_v1:inst6|s1_16[6]  ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.028     ; 8.438      ;
; 479.819 ; BP_v1:inst7|s1_16[14] ; BP_v1:inst7|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.043     ; 8.406      ;
; 479.830 ; BP_v1:inst6|s1_16[15] ; BP_v1:inst6|test  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 8.401      ;
+---------+-----------------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.186 ; ADC:inst2|cnt[8]       ; ADC:inst2|cnt[8]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.198 ; capa2:capa2|s_c2[2]    ; capa3:inst14|caracter[2]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; capa2:capa2|s_c2[3]    ; capa3:inst14|caracter[3]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.320      ;
; 0.202 ; capa3:inst14|estat     ; capa3:inst14|enable3M               ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; BP_v1:inst8|s1_16[11]  ; BP_v1:inst8|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; BP_v1:inst8|s1_16[10]  ; BP_v1:inst8|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; BP_v1:inst10|s1_16[13] ; BP_v1:inst10|s2_16[13]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; BP_v1:inst8|s1_16[1]   ; BP_v1:inst8|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; BP_v1:inst3|s1_16[8]   ; BP_v1:inst3|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; capa2:capa2|s_c2[1]    ; capa3:inst14|caracter[1]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.208 ; ADC:inst2|cnt[6]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; BP_v1:inst8|s1_16[9]   ; BP_v1:inst8|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.218 ; BP_v1:inst9|s1_16[8]   ; BP_v1:inst9|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.339      ;
; 0.221 ; BP_v1:inst10|s1_16[10] ; BP_v1:inst10|s2_16[10]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.341      ;
; 0.224 ; BP_v1:inst5|s1_16[10]  ; BP_v1:inst5|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.344      ;
; 0.225 ; BP_v1:inst8|s1_16[4]   ; BP_v1:inst8|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.345      ;
; 0.225 ; BP_v1:inst5|s1_16[3]   ; BP_v1:inst5|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.345      ;
; 0.231 ; BP_v1:inst5|s1_16[7]   ; BP_v1:inst5|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.351      ;
; 0.232 ; BP_v1:inst6|s1_16[14]  ; BP_v1:inst6|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.353      ;
; 0.234 ; BP_v1:inst4|s1_16[14]  ; BP_v1:inst4|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.355      ;
; 0.236 ; BP_v1:inst4|s1_16[13]  ; BP_v1:inst4|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.357      ;
; 0.239 ; BP_v1:inst7|s1_16[14]  ; BP_v1:inst7|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.360      ;
; 0.242 ; BP_v1:inst9|s1_16[5]   ; BP_v1:inst9|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.363      ;
; 0.242 ; BP_v1:inst9|s1_16[7]   ; BP_v1:inst9|s2_16[7]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.363      ;
; 0.243 ; BP_v1:inst9|s1_16[6]   ; BP_v1:inst9|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.364      ;
; 0.244 ; BP_v1:inst4|s1_16[12]  ; BP_v1:inst4|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.365      ;
; 0.245 ; BP_v1:inst9|s1_16[9]   ; BP_v1:inst9|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.366      ;
; 0.245 ; BP_v1:inst7|s1_16[9]   ; BP_v1:inst7|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.366      ;
; 0.252 ; BP_v1:inst6|s1_16[0]   ; BP_v1:inst6|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.255 ; BP_v1:inst6|s1_16[9]   ; BP_v1:inst6|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.376      ;
; 0.264 ; BP_v1:inst10|s1_16[6]  ; BP_v1:inst10|s2_16[6]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.384      ;
; 0.268 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; ADC:inst2|cnt[7]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; BP_v1:inst8|s1_16[8]   ; BP_v1:inst8|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.390      ;
; 0.275 ; capa2:capa2|s_c2[0]    ; capa3:inst14|caracter[0]            ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.396      ;
; 0.278 ; ADC:inst2|shftreg[2]   ; ADC:inst2|shftreg[3]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.398      ;
; 0.283 ; ADC:inst2|shftreg[4]   ; ADC:inst2|shftreg[5]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; BP_v1:inst5|s1_16[4]   ; BP_v1:inst5|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.404      ;
; 0.284 ; BP_v1:inst5|s1_16[11]  ; BP_v1:inst5|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.404      ;
; 0.287 ; BP_v1:inst5|s1_16[5]   ; BP_v1:inst5|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.407      ;
; 0.288 ; BP_v1:inst9|s1_16[3]   ; BP_v1:inst9|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.409      ;
; 0.289 ; BP_v1:inst4|s1_16[15]  ; BP_v1:inst4|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.410      ;
; 0.296 ; BP_v1:inst6|s1_16[15]  ; BP_v1:inst6|s2_16[15]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.299 ; BP_v1:inst9|s1_16[13]  ; BP_v1:inst9|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; BP_v1:inst9|s1_16[10]  ; BP_v1:inst9|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.305 ; BP_v1:inst3|s1_16[9]   ; BP_v1:inst3|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; BP_v1:inst10|n[5]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; BP_v1:inst3|s1_16[10]  ; BP_v1:inst3|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; ADC:inst2|cnt[7]       ; ADC:inst2|cnt[7]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; ADC:inst2|cnt[6]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; ADC:inst2|cnt[2]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[1]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[5]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ADC:inst2|cnt[4]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[3]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|s2_16[12]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[2]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.314 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[7]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[3]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.322 ; ADC:inst2|cnt[0]       ; ADC:inst2|cnt[0]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.443      ;
; 0.343 ; ADC:inst2|cnt[8]       ; ADC:inst2|ADC_CS_N                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.464      ;
; 0.344 ; ADC:inst2|shftreg[6]   ; ADC:inst2|shftreg[7]                ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.464      ;
; 0.353 ; BP_v1:inst6|s1_16[5]   ; BP_v1:inst6|s2_16[5]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.473      ;
; 0.353 ; BP_v1:inst10|s1_16[4]  ; BP_v1:inst10|s2_16[4]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.473      ;
; 0.357 ; BP_v1:inst10|s1_16[14] ; BP_v1:inst10|s2_16[14]~_Duplicate_3 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.477      ;
; 0.369 ; BP_v1:inst9|s1_16[14]  ; BP_v1:inst9|s2_16[14]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.489      ;
; 0.369 ; BP_v1:inst5|s1_16[2]   ; BP_v1:inst5|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.489      ;
; 0.371 ; BP_v1:inst8|s1_16[0]   ; BP_v1:inst8|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.492      ;
; 0.371 ; BP_v1:inst10|s1_16[5]  ; BP_v1:inst10|s2_16[5]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.491      ;
; 0.381 ; BP_v1:inst4|s1_16[11]  ; BP_v1:inst4|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.502      ;
; 0.390 ; BP_v1:inst7|s1_16[3]   ; BP_v1:inst7|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.514      ;
; 0.394 ; BP_v1:inst7|s1_16[10]  ; BP_v1:inst7|s2_16[10]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.520      ;
; 0.394 ; BP_v1:inst3|s1_16[2]   ; BP_v1:inst3|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.515      ;
; 0.402 ; BP_v1:inst8|s1_16[12]  ; BP_v1:inst8|s2_16[12]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.523      ;
; 0.410 ; BP_v1:inst4|s1_16[8]   ; BP_v1:inst4|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.045      ; 0.539      ;
; 0.410 ; BP_v1:inst7|s1_16[11]  ; BP_v1:inst7|s2_16[11]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.536      ;
; 0.418 ; BP_v1:inst10|n[0]      ; BP_v1:inst10|n[0]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.538      ;
; 0.427 ; BP_v1:inst8|s1_16[3]   ; BP_v1:inst8|s2_16[3]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.548      ;
; 0.438 ; BP_v1:inst4|s1_16[6]   ; BP_v1:inst4|s2_16[6]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.564      ;
; 0.443 ; BP_v1:inst7|s1_16[2]   ; BP_v1:inst7|s2_16[2]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.567      ;
; 0.444 ; BP_v1:inst9|s1_16[0]   ; BP_v1:inst9|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.565      ;
; 0.445 ; ADC:inst2|cnt[5]       ; ADC:inst2|smpl_rdy                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.565      ;
; 0.448 ; BP_v1:inst5|s1_16[8]   ; BP_v1:inst5|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; ADC:inst2|cnt[0]       ; ADC:inst2|ADC_sclk                  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.569      ;
; 0.449 ; BP_v1:inst10|s1_16[7]  ; BP_v1:inst10|s2_16[7]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.569      ;
; 0.451 ; BP_v1:inst5|s1_16[9]   ; BP_v1:inst5|s2_16[9]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.571      ;
; 0.451 ; BP_v1:inst5|s1_16[0]   ; BP_v1:inst5|s2_16[0]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.571      ;
; 0.454 ; BP_v1:inst10|n[1]      ; BP_v1:inst10|n[1]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; BP_v1:inst8|s1_16[13]  ; BP_v1:inst8|s2_16[13]~_Duplicate_3  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; BP_v1:inst9|s1_16[1]   ; BP_v1:inst9|s2_16[1]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; BP_v1:inst7|s1_16[8]   ; BP_v1:inst7|s2_16[8]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.582      ;
; 0.456 ; BP_v1:inst10|n[3]      ; BP_v1:inst10|n[4]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; ADC:inst2|cnt[1]       ; ADC:inst2|cnt[2]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; BP_v1:inst10|n[4]      ; BP_v1:inst10|n[5]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; ADC:inst2|cnt[5]       ; ADC:inst2|cnt[6]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; ADC:inst2|cnt[3]       ; ADC:inst2|cnt[4]                    ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; BP_v1:inst6|s1_16[4]   ; BP_v1:inst6|s2_16[4]~_Duplicate_3   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.464 ; BP_v1:inst10|n[6]      ; BP_v1:inst10|n[6]                   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
+-------+------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.459  ; 9.459        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                             ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[0]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[1]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[2]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[3]               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst6|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[12]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[13]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[15]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[14]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst4|s2_16[15]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[12]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[13]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[15]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[7]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[3]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[4]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[5]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[6]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst5|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst7|test                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[12]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[13]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[15]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[8]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s1_16[9]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[0]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[10]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[11]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[12]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[13]~_Duplicate_3 ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[1]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[2]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[5]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[6]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[7]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[8]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst8|s2_16[9]~_Duplicate_3  ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[0]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[10]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[11]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[12]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[13]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[14]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[15]              ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[1]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[2]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[3]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[4]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[5]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[6]               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; BP_v1:inst9|s1_16[7]               ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.094 ; 1.575 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -0.744 ; -1.227 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 2.204 ; 2.212 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.468 ; 2.511 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 2.585 ; 2.705 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 2.480 ; 2.614 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 2.376 ; 2.492 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 2.607 ; 2.737 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 2.512 ; 2.640 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.595 ; 2.688 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.524 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.767 ; 2.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.966 ; 3.064 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.966 ; 3.064 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.320 ; 2.337 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.572 ; 2.620 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.494 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 1.897 ; 1.902 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.151 ; 2.189 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 2.260 ; 2.376 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 2.160 ; 2.289 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 2.060 ; 2.172 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 2.281 ; 2.406 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 2.195 ; 2.318 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.273 ; 2.360 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.441 ; 2.495 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.009 ; 2.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.628 ; 2.720 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.009 ; 2.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.251 ; 2.294 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 470.805 ; 0.186 ; N/A      ; N/A     ; 9.416               ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 9.416               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 470.805 ; 0.186 ; N/A      ; N/A     ; 243.802             ;
; Design-wide TNS                                   ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.831 ; 2.048 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -0.744 ; -1.227 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 3.781 ; 3.730 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.279 ; 4.223 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 4.587 ; 4.596 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 4.430 ; 4.500 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 4.235 ; 4.297 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 4.635 ; 4.686 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 4.515 ; 4.528 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 4.476 ; 4.497 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.775 ; 4.742 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 5.083 ; 5.077 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 5.083 ; 5.077 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.011 ; 3.955 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.442 ; 4.377 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_CS_N  ; CLOCK_50   ; 1.897 ; 1.902 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.151 ; 2.189 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_21   ; CLOCK_50   ; 2.260 ; 2.376 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_23   ; CLOCK_50   ; 2.160 ; 2.289 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_25   ; CLOCK_50   ; 2.060 ; 2.172 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_27   ; CLOCK_50   ; 2.281 ; 2.406 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_29   ; CLOCK_50   ; 2.195 ; 2.318 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D5   ; CLOCK_50   ; 2.273 ; 2.360 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.441 ; 2.495 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.009 ; 2.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.628 ; 2.720 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.009 ; 2.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.251 ; 2.294 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_21   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_23   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_25   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_27   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_29   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDAT ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; GPIO_21   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_23   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_25   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_27   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GPIO_29   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; GPIO_21   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_23   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_25   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_27   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_29   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; GPIO_21   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_23   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_25   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_27   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GPIO_29   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39175471 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 39175471 ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.1 Build 150 06/03/2015 SJ Web Edition
    Info: Processing started: Tue May 15 18:51:58 2018
Info: Command: quartus_sta DTMF -c DSP
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'DSP.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3125 -multiply_by 128 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 470.805
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   470.805               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.747               0.000 CLOCK_50 
    Info (332119):   243.802               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 472.673
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   472.673               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.709               0.000 CLOCK_50 
    Info (332119):   243.827               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 478.141
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   478.141               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.416               0.000 CLOCK_50 
    Info (332119):   243.921               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 904 megabytes
    Info: Processing ended: Tue May 15 18:52:01 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


