# Reading C:/intelFPGA_lite/17.0/modelsim_ase/tcl/vsim/pref.tcl
# do transpuesta_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/17.0/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta {C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta/transpuesta.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 12:02:47 on Nov 24,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta" C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta/transpuesta.v 
# -- Compiling module transpuesta
# 
# Top level modules:
# 	transpuesta
# End time: 12:02:47 on Nov 24,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta {C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta/transpuesta_test.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 12:02:47 on Nov 24,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta" C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta/transpuesta_test.v 
# -- Compiling module transpuesta_test
# 
# Top level modules:
# 	transpuesta_test
# End time: 12:02:47 on Nov 24,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  transpuesta_test
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" transpuesta_test 
# Start time: 12:02:48 on Nov 24,2017
# Loading work.transpuesta_test
# Loading work.transpuesta
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
#                    0 << Starting the Simulation >>
#                    4 << Coming out of reset >>
#                    4 << Loading value 2 >>
#                    8 << Loading value 2 >>
#                   12 << Loading value 2 >>
#                  334 << Simulation Complete >>
# ** Note: $finish    : C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta/transpuesta_test.v(228)
#    Time: 334 ns  Iteration: 0  Instance: /transpuesta_test
# 1
# Break in Module transpuesta_test at C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta/transpuesta_test.v line 228
add wave -position 36  sim:/transpuesta_test/i1/temp
restart
run
#                    0 << Starting the Simulation >>
#                    4 << Coming out of reset >>
#                    4 << Loading value 2 >>
#                    8 << Loading value 2 >>
#                   12 << Loading value 2 >>
#                  334 << Simulation Complete >>
# ** Note: $finish    : C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta/transpuesta_test.v(228)
#    Time: 334 ns  Iteration: 0  Instance: /transpuesta_test
# 1
# Break in Module transpuesta_test at C:/Users/Usuario/Documents/Tesis/codigo/Nov18_sabado/Nov16_2/transpuesta/transpuesta_test.v line 228
# End time: 12:04:43 on Nov 24,2017, Elapsed time: 0:01:55
# Errors: 0, Warnings: 0
