<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:41.1041</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.07.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0095097</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>이미지 센서</inventionTitle><inventionTitleEng>IMAGE SENSOR</inventionTitleEng><openDate>2025.02.03</openDate><openNumber>10-2025-0014680</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10F 39/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예는, 복수의 픽셀 소자들이 형성된 반도체 기판과, 상기 제1 반도체 기판의 하면에 배치되며 제1 본딩 패드를 갖는 제1 배선 구조물를 포함하는 제1 반도체 칩과, 픽셀 신호 생성 소자들이 형성된 제2 반도체 기판과, 상기 제2 반도체 기판의 상면에 배치되고 상기 제1 본딩 패드와 본딩된 상부 본딩 패드를 갖는 제2 배선 구조물과, 상기 제2 반도체 기판의 하면에 배치되며 차폐용 금속 패턴이 매립된 후면 절연층과, 상기 후면 절연층 및 상기 제2 반도체 기판을 관통하는 도전성 관통 비아를 갖는 제2 반도체 칩과, 상기 후면 절연층 상에 배치되며 상기 도전성 관통 비아에 연결된 하부 본딩 패드를 갖는 본딩층과, 로직 소자들이 형성된 제3 반도체 기판과, 상기 제3 반도체 기판 상에 배치되며, 상기 하부 본딩 패드와 본딩된 제3 본딩 패드를 갖는 제3 배선 구조물을 갖는 제3 반도체 칩;을 포함하는 이미지 센서를 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 픽셀들이 배열된 제1 영역과, 상기 제1 영역의 주위에 제2 영역을 갖는 제1 반도체 기판과, 상기 제1 반도체 기판의 하면에 배치되며, 제1 배선층을 갖는 제1 배선 구조물과, 상기 제1 배선 구조물의 하면에 노출되며, 상기 제1 배선층에 연결된 제1 본딩 패드를 포함하는 제1 반도체 칩; 픽셀 신호 생성 회로를 위한 소자들이 배치된 상면을 갖는 제2 반도체 기판과, 상기 제2 반도체 기판의 상면에 배치되고 상기 제1 배선 구조물의 상기 하면과 본딩되는 상면을 가지며, 제2 배선층을 갖는 제2 배선 구조물과, 상기 제2 배선 구조물의 상기 상면에 노출되며 상기 제1 본딩 패드와 본딩되는 상부 본딩 패드와, 상기 제2 반도체 기판의 하면에 배치된 제1 후면 절연층과, 상기 제1 후면 절연층 및 상기 제2 반도체 기판을 관통하며 상기 제2 배선층에 연결된 도전성 관통 비아를 포함하는 제2 반도체 칩;상기 제1 후면 절연층 상의 차폐용 금속 패턴과, 상기 제1 후면 절연층 상에서 상기 도전성 관통 비아에 연결된 연결 패턴과, 상기 제1 후면 절연층 상에서 상기 차폐용 금속 패턴 및 상기 연결 패턴을 둘러싸는 제2 후면 절연층을 포함하는 차폐 구조층; 상기 제2 후면 절연층 상에 배치된 본딩 절연층과, 상기 본딩 절연층의 하면에 노출되며, 상기 연결 패턴을 통해 상기 도전성 관통 비아에 연결된 하부 본딩 패드를 포함하는 본딩층; 및로직 소자들이 배치된 일 면을 갖는 제3 반도체 기판과, 상기 제3 반도체 기판의 상면에 배치되며, 상기 본딩 절연층의 상기 하면과 본딩된 상면을 가지며, 제3 배선층을 갖는 제3 배선 구조물과, 상기 하부 본딩 패드와 본딩되며 상기 제3 배선층에 연결된 제3 본딩 패드를 갖는 제3 반도체 칩;을 포함하는 이미지 센서.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 도전성 관통 비아는 상기 제2 반도체 기판에서 상기 제1 반도체 기판의 제2 영역과 수직 방향으로 중첩되는 영역에 배치되고,상기 차폐용 금속 패턴은 상기 제1 후면 절연층에서 상기 제1 반도체 기판의 상기 제1 영역과 상기 수직 방향으로 중첩된 영역 상에 배치되며, 상기 연결 패턴은 상기 제1 후면 절연층에서 상기 제1 반도체 기판의 상기 제2 영역과 수직 방향으로 중첩된 영역에 배치되는 이미지 센서.   </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 차폐용 금속 패턴은 상기 연결 패턴의 물질과 동일한 물질을 포함하는 이미지 센서.   </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 차폐용 금속 패턴은 상기 제1 후면 절연층에서 상기 픽셀 신호 생성 회로를 위한 소자들과 수직 방향으로 중첩된 영역에 배치되는 이미지 센서.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 차폐용 금속 패턴은 상기 복수의 픽셀들 중 적어도 하나의 픽셀의 단위로 반복되는 패턴을 갖는 이미지 센서.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 후면 절연층 및 상기 제2 후면 절연층 사이에 배치된 식각 정지막을 더 포함하는 이미지 센서. </claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 식각 정지막은 상기 도전성 관통 비아와 상기 연결 패턴 사이에 연장된 부분을 가지며, 상기 식각 정지막의 상기 연장된 부분은 복수의 홀을 가지며, 상기 연결 패턴은 상기 복수의 홀을 통해 상기 도전성 관통 비아와 연결된 복수의 비아를 갖는 이미지 센서. </claim></claimInfo><claimInfo><claim>8. 복수의 픽셀들이 배열된 제1 영역과, 상기 제1 영역의 주위에 제2 영역을 갖는 제1 반도체 기판과, 상기 제1 반도체 기판의 하면에 배치된 제1 배선 구조물과, 상기 제1 배선 구조물의 하면에 노출된 제1 본딩 패드를 포함하는 제1 반도체 칩; 픽셀 신호 생성 회로를 위한 소자들이 배치된 상면을 갖는 제2 반도체 기판과, 상기 제2 반도체 기판의 상면에 배치되어 상기 제1 배선 구조물의 상기 하면과 본딩된 상면을 갖는 제2 배선 구조물과, 상기 제2 배선 구조물의 상기 상면에 노출되며 상기 제1 본딩 패드와 본딩되는 제2 상부 본딩 패드와, 상기 제2 반도체 기판의 하면 상에 배치된 후면 절연층과, 상기 후면 절연층 및 상기 제2 반도체 기판을 관통하며 상기 제2 배선 구조물과 전기적으로 연결된 도전성 관통 비아와, 상기 후면 절연층에 매립된 차폐용 금속 패턴을 포함하는 제2 반도체 칩;상기 후면 절연층 상에 배치된 본딩 절연층과, 상기 본딩 절연층의 하면에 노출되며 상기 도전성 관통 비아에 연결된 하부 본딩 패드를 포함하는 본딩층; 및로직 소자들이 배치된 상면을 갖는 제3 반도체 기판과, 상기 제3 반도체 기판의 상기 상면 상에 배치되며 상기 본딩 절연층의 상기 하면과 본딩된 상면을 갖는 제3 배선 구조물과, 상기 제3 배선 구조물의 상기 상면에 노출되며 상기 하부 본딩 패드와 본딩된 제3 본딩 패드를 갖는 제3 반도체 칩;을 포함하는 이미지 센서.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 차폐용 금속 패턴은 상기 도전성 관통 비아와 실질적으로 평탄한 표면을 가지며, 상기 후면 절연층의 일부에 의해 상기 제2 반도체 기판의 하면과 전기적으로 분리되는 이미지 센서.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 도전성 관통 비아와 상기 차폐용 금속 패턴은 상기 후면 절연층의 일 면과 실질적으로 평탄한 표면들을 갖는 이미지 센서.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JANG, Min Ho</engName><name>장민호</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>GO, Jong Hyun</engName><name>고종현</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KWON, Doo Won</engName><name>권두원</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Chang Kyu</engName><name>이창규</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JO, Yong Kun</engName><name>조용건</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.07.21</receiptDate><receiptNumber>1-1-2023-0805347-28</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230095097.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e7d4a77dfa1f64b70e19fd746bbfd59e8f13e0d46b47e029f057cb4be17c754d06877449e7068ffa0c5d002c4c12c467d2a290d0b7e44f4c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4935a89fef392ac9d02de9f626b216a8281eaac6e13f61f4e5bbec103ed2dff131a2739393ef7d49edd2105c5a69ddc8e62ffa9c1ebf7ef6</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>