<div style="text-align:center;font-size:2em;font-weight:bold">中国科学技术大学计算机学院</div>




<div style="text-align:center;font-size:2em;font-weight:bold">《数字电路实验报告》</div>







<img src="../logo.png" style="zoom: 50%;" />







<div style="display:flex;justify-content:center;font-size:2em">
<div>
<p>实验题目：FPGA 原理及 Vivado 综合</p>
<p>学生姓名：刘良宇</p>
<p>学生学号：PB20000180</p>
<p>完成时间：2021. 11. 23</p>
</div>
</div>





<div style="page-break-after:always"></div>

## 实验题目

前文说到过,电路设计的最终目标是运行,本课程所设计的电路最终运行载体是 FPGA 实验平台,FPGA 中文名为现场可编程逻辑门阵列,是目前最为流行的一种可编程逻辑器件,本次实验我们将学习FPGA 的基本工作原理,并通过 Logisim 搭建一个最基本的 FPGA 原型,力图使读者明白为何这种器件能够实现硬件编程。

## 实验目的

- 了解 FPGA 工作原理

- 了解 Verilog 文件和约束文件在 FPGA 开发中的作用

- 学会使用 Vivado 进行 FPGA 开发的完整流程

## 实验环境

- VLAB 平台: vlab.ustc.edu.cn

- FPGAOL 实验平台:fpgaol.ustc.edu.cn

- Logisim

- Vivado 工具

## 实验练习

## 总结与思考